Fitter report for DE1_SOC
Tue Jun 11 15:14:34 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Tue Jun 11 15:14:34 2024           ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                   ; DE1_SOC                                         ;
; Top-level Entity Name           ; DE1_SOC                                         ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 23,277 / 32,070 ( 73 % )                        ;
; Total registers                 ; 5426                                            ;
; Total pins                      ; 147 / 457 ( 32 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 2,400,256 / 4,065,280 ( 59 % )                  ;
; Total RAM Blocks                ; 238 / 397 ( 60 % )                              ;
; Total DSP Blocks                ; 32 / 87 ( 37 % )                                ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.5%      ;
;     Processor 3            ;   7.5%      ;
;     Processor 4            ;   7.5%      ;
;     Processor 5            ;   7.5%      ;
;     Processor 6            ;   7.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                             ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                  ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------+------------------+-----------------------+
; video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0|video_pll2_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                   ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                   ;                  ;                       ;
; SW[0]~inputCLKENA0                                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                   ;                  ;                       ;
; aMIPI_PIXEL_CLK~inputCLKENA0                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                   ;                  ;                       ;
; bMIPI_PIXEL_CLK~inputCLKENA0                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                   ;                  ;                       ;
; ps2_clk~inputCLKENA0                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                   ;                  ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[2]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[2]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGa[2]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[3]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[3]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGa[3]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[4]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[4]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGa[4]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[5]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[5]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGa[5]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[6]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[6]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGa[6]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[7]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[7]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGa[7]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[8]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[8]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGa[8]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[9]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGa[9]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGa[9]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[2]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[2]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGb[2]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[3]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[3]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGb[3]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[4]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[4]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGb[4]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[5]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[5]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGb[5]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[6]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[6]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGb[6]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[7]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[7]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGb[7]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[8]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[8]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGb[8]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[9]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; AY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oGb[9]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oGb[9]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[2]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[2]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRa[2]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[3]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[3]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRa[3]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[4]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[4]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRa[4]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[5]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[5]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRa[5]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[6]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[6]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRa[6]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[7]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[7]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRa[7]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[8]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[8]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRa[8]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[9]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:graya|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRa[9]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRa[9]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[2]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[2]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRb[2]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[3]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[3]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRb[3]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[4]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[4]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRb[4]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[5]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[5]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRb[5]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[6]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[6]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRb[6]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[7]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[7]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRb[7]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[8]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[8]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRb[8]~_Duplicate_1                                                       ; Q                ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[9]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|grayscale:grayb|Add0~8                                                             ; BY               ;                       ;
; RAWDATA_TO_RGB:rawtorgb|oRb[9]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RAWDATA_TO_RGB:rawtorgb|oRb[9]~_Duplicate_1                                                       ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult2~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_1                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_1                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult2~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_1                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_2                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_2                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult1~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_2                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_3                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_3                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult1~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_3                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_4                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_4                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult0~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_4                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_5                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_5                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult0~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_5                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_6                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_6                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult2~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_6                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_7                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_7                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult2~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_7                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_8                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_8                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult1~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_8                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_9                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_9                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult1~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_9                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_10                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_10                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult0~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_10                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_11                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_11                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult0~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_11                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[0]~_Duplicate_12                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult2~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_1                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_1                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult2~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_1                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_2                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_2                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult1~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_2                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_3                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_3                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult1~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_3                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_4                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_4                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult0~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_4                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_5                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_5                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult0~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_5                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_6                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_6                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult2~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_6                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_7                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_7                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult2~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_7                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_8                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_8                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult1~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_8                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_9                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_9                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult1~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_9                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_10                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_10                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult0~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_10                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_11                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_11                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult0~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[1]~_Duplicate_11                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[1]~_Duplicate_12                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult2~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_1                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_1                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult2~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_1                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_2                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_2                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult1~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_2                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_3                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_3                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult1~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_3                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_4                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_4                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult0~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_4                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_5                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_5                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult0~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_5                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_6                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_6                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult2~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_6                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_7                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_7                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult2~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_7                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_8                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_8                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult1~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_8                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_9                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_9                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult1~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_9                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_10                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_10                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult0~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_10                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_11                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_11                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult0~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[2]~_Duplicate_11                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[2]~_Duplicate_12                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult2~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_1                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_1                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult2~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_1                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_2                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_2                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult1~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_2                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_3                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_3                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult1~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_3                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_4                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_4                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult0~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_4                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_5                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_5                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult0~8                                                     ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_5                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_6                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_6                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult2~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_6                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_7                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_7                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult2~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_7                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_8                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_8                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult1~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_8                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_9                                                          ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_9                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult1~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_9                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_10                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_10                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrasta|Mult0~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_10                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_11                                                         ; Q                ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_11                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rgb_contrast:contrastb|Mult0~mult_hlmac                                            ; AX               ;                       ;
; RGB_Process:p1|rmb_latch[3]~_Duplicate_11                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RGB_Process:p1|rmb_latch[3]~_Duplicate_12                                                         ; Q                ;                       ;
; CSCT:acsct|r1[22]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r1[22]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:acsct|r2[3]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r2[3]~DUPLICATE                                                                        ;                  ;                       ;
; CSCT:acsct|r2[19]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r2[19]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:acsct|r2[21]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r2[21]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:acsct|r2[30]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r2[30]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:acsct|r3[9]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r3[9]~DUPLICATE                                                                        ;                  ;                       ;
; CSCT:acsct|r3[30]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r3[30]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:acsct|r4[5]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r4[5]~DUPLICATE                                                                        ;                  ;                       ;
; CSCT:acsct|r4[15]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r4[15]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:acsct|r5[7]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r5[7]~DUPLICATE                                                                        ;                  ;                       ;
; CSCT:acsct|r5[15]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:acsct|r5[15]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:bcsct|r1[22]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:bcsct|r1[22]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:bcsct|r2[21]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:bcsct|r2[21]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:bcsct|r2[31]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:bcsct|r2[31]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:bcsct|r4[26]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:bcsct|r4[26]~DUPLICATE                                                                       ;                  ;                       ;
; CSCT:bcsct|r5[6]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CSCT:bcsct|r5[6]~DUPLICATE                                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[1][15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[1][15]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[1][22]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[1][22]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[2][21]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[2][21]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[3][15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[3][15]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[3][18]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[3][18]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[3][22]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[3][22]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[4][20]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[4][20]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[5][3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[5][3]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|bHist[5][4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[5][4]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|bHist[6][4]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[6][4]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|bHist[6][7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[6][7]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|bHist[6][8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[6][8]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|bHist[7][13]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[7][13]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[8][7]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[8][7]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|bHist[8][8]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[8][8]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|bHist[8][15]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[8][15]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[8][18]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[8][18]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[8][20]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[8][20]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[10][16]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[10][16]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[12][1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[12][1]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[12][2]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[12][2]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[12][20]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[12][20]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[13][7]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[13][7]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[15][14]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[15][14]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[17][20]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[17][20]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[18][2]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[18][2]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[18][3]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[18][3]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[19][8]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[19][8]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[19][20]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[19][20]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[24][1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[24][1]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[24][17]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[24][17]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[25][2]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[25][2]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[25][9]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[25][9]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[25][11]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[25][11]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[26][4]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[26][4]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[26][20]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[26][20]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[28][10]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[28][10]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[28][21]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[28][21]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[31][2]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[31][2]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[33][6]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[33][6]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[33][8]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[33][8]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[33][15]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[33][15]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[35][10]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[35][10]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[35][15]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[35][15]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[35][16]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[35][16]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[35][21]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[35][21]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[35][22]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[35][22]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[40][6]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[40][6]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[41][8]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[41][8]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[43][8]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[43][8]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[44][8]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[44][8]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[47][6]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[47][6]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[52][6]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[52][6]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[53][11]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[53][11]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[56][8]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[56][8]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[56][16]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[56][16]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|bHist[61][6]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[61][6]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[61][8]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[61][8]~DUPLICATE                                                        ;                  ;                       ;
; DISPARITY:disparity|bHist[62][20]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|bHist[62][20]~DUPLICATE                                                       ;                  ;                       ;
; DISPARITY:disparity|disp[24][2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|disp[24][2]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|disp[27][2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|disp[27][2]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|disp[33][2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|disp[33][2]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|disp[35][2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|disp[35][2]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|disp[60][0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|disp[60][0]~DUPLICATE                                                         ;                  ;                       ;
; DISPARITY:disparity|e[7][0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[7][0]~DUPLICATE                                                             ;                  ;                       ;
; DISPARITY:disparity|e[7][1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[7][1]~DUPLICATE                                                             ;                  ;                       ;
; DISPARITY:disparity|e[10][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[10][3]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[11][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[11][0]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[18][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[18][3]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[22][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[22][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[24][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[24][3]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[25][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[25][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[26][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[26][3]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[28][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[28][3]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[30][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[30][0]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[30][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[30][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[30][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[30][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[30][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[30][3]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[31][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[31][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[34][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[34][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[35][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[35][0]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[35][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[35][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[36][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[36][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[39][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[39][0]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[39][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[39][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[41][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[41][3]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[43][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[43][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[44][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[44][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[44][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[44][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[46][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[46][3]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[47][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[47][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[50][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[50][0]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[52][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[52][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[52][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[52][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[53][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[53][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[54][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[54][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[54][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[54][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[56][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[56][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[57][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[57][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[58][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[58][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[59][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[59][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|e[61][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|e[61][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|w[3][0]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[3][0]~DUPLICATE                                                             ;                  ;                       ;
; DISPARITY:disparity|w[4][3]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[4][3]~DUPLICATE                                                             ;                  ;                       ;
; DISPARITY:disparity|w[5][3]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[5][3]~DUPLICATE                                                             ;                  ;                       ;
; DISPARITY:disparity|w[6][2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[6][2]~DUPLICATE                                                             ;                  ;                       ;
; DISPARITY:disparity|w[11][0]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[11][0]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|w[29][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[29][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|w[30][3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[30][3]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|w[32][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[32][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|w[40][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[40][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|w[52][1]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[52][1]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|w[57][2]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w[57][2]~DUPLICATE                                                            ;                  ;                       ;
; DISPARITY:disparity|w_min[3]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DISPARITY:disparity|w_min[3]~DUPLICATE                                                            ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[2]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[2]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[7]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[7]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[10]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[10]~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[12]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[12]~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[17]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[17]~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[0]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[0]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[1]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[4]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[4]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[7]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[7]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[11]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[11]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[27]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[27]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~DUPLICATE         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[1]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[1]~DUPLICATE          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|END_OK                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|END_OK~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[0]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[0]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[0]~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|ST[3]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|ST[3]~DUPLICATE                           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[1]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[5]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[5]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[2]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[2]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[3]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[6]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[6]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[11]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[11]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[12]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[12]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[13]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[13]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[15]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[15]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[16]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[16]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[23]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[23]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[27]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[27]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[6]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[6]~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[0]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[0]~DUPLICATE         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[4]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[4]~DUPLICATE      ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|END_OK                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|END_OK~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[0]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[0]~DUPLICATE     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[4]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[4]~DUPLICATE      ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[0]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[0]~DUPLICATE            ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[4]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[4]~DUPLICATE            ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[22]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[22]~DUPLICATE           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[3]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[6]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[6]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[12]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[12]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[13]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[13]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[0]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[0]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[3]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[3]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[12]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[12]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[16]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[16]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[27]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[27]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[7]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[7]~DUPLICATE         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[5]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[5]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[6]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[6]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|ST[0]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|ST[0]~DUPLICATE         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[1]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[1]~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[4]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[4]~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|ST[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|ST[1]~DUPLICATE                           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|W_POINTER_GO                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|W_POINTER_GO~DUPLICATE                    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|CNT[5]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|CNT[5]~DUPLICATE                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[1]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[1]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[3]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[4]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[4]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[6]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[6]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[11]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[11]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[12]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[12]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[14]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[14]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[16]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[16]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[22]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[22]~DUPLICATE                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[2]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[2]~DUPLICATE     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[4]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[4]~DUPLICATE     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[5]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[5]~DUPLICATE     ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|SDAO                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|SDAO~DUPLICATE          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|BYTE[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|BYTE[0]~DUPLICATE      ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[1]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[1]~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[1]~DUPLICATE      ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|END_OK                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|END_OK~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[0]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[0]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[3]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[3]~DUPLICATE        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]~DUPLICATE    ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|SDAO                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|SDAO~DUPLICATE       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[0]~DUPLICATE      ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[3]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[3]~DUPLICATE            ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[5]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[5]~DUPLICATE            ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[14]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[14]~DUPLICATE           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[17]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[17]~DUPLICATE           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[18]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[18]~DUPLICATE           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[22]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[22]~DUPLICATE           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[2]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[2]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[3]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[5]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[5]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[6]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[6]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[7]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[7]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[9]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[9]~DUPLICATE                        ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|W_POINTER_GO                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|W_POINTER_GO~DUPLICATE                   ;                  ;                       ;
; RAWDATA_TO_RGB:rawtorgb|aD0last[3]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAWDATA_TO_RGB:rawtorgb|aD0last[3]~DUPLICATE                                                      ;                  ;                       ;
; RAWDATA_TO_RGB:rawtorgb|aD1last[8]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAWDATA_TO_RGB:rawtorgb|aD1last[8]~DUPLICATE                                                      ;                  ;                       ;
; RAWDATA_TO_RGB:rawtorgb|bD0last[4]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAWDATA_TO_RGB:rawtorgb|bD0last[4]~DUPLICATE                                                      ;                  ;                       ;
; RAWDATA_TO_RGB:rawtorgb|bD0last[8]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAWDATA_TO_RGB:rawtorgb|bD0last[8]~DUPLICATE                                                      ;                  ;                       ;
; RAWDATA_TO_RGB:rawtorgb|bD1last[5]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAWDATA_TO_RGB:rawtorgb|bD1last[5]~DUPLICATE                                                      ;                  ;                       ;
; RAWDATA_TO_RGB:rawtorgb|bD1last[6]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RAWDATA_TO_RGB:rawtorgb|bD1last[6]~DUPLICATE                                                      ;                  ;                       ;
; RECTIFY:rectifier|rd_ptr[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RECTIFY:rectifier|rd_ptr[1]~DUPLICATE                                                             ;                  ;                       ;
; RECTIFY:rectifier|rd_ptr[2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RECTIFY:rectifier|rd_ptr[2]~DUPLICATE                                                             ;                  ;                       ;
; RECTIFY:rectifier|rd_ptr[4]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RECTIFY:rectifier|rd_ptr[4]~DUPLICATE                                                             ;                  ;                       ;
; RECTIFY:rectifier|rd_ptr[5]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RECTIFY:rectifier|rd_ptr[5]~DUPLICATE                                                             ;                  ;                       ;
; RECTIFY:rectifier|rd_ptr[8]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RECTIFY:rectifier|rd_ptr[8]~DUPLICATE                                                             ;                  ;                       ;
; RECTIFY:rectifier|rd_ptr[12]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RECTIFY:rectifier|rd_ptr[12]~DUPLICATE                                                            ;                  ;                       ;
; RGB_Process:p1|cursor_col[6]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|cursor_col[6]~DUPLICATE                                                            ;                  ;                       ;
; RGB_Process:p1|cursor_col[7]                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|cursor_col[7]~DUPLICATE                                                            ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|horizontal_conv:horiz_conv|prev_pixel3[7]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|horizontal_conv:horiz_conv|prev_pixel3[7]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|horizontal_conv:horiz_conv|prev_pixel4[2]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|horizontal_conv:horiz_conv|prev_pixel4[2]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|horizontal_conv:horiz_conv|prev_pixel4[3]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|horizontal_conv:horiz_conv|prev_pixel4[3]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|horizontal_conv:horiz_conv|prev_pixel4[7]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|horizontal_conv:horiz_conv|prev_pixel4[7]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|horizontal_conv:horiz_conv|prev_pixel3[2]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|horizontal_conv:horiz_conv|prev_pixel3[2]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|horizontal_conv:horiz_conv|prev_pixel4[2]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|horizontal_conv:horiz_conv|prev_pixel4[2]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|horizontal_conv:horiz_conv|prev_pixel4[5]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|horizontal_conv:horiz_conv|prev_pixel4[5]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|horizontal_conv:horiz_conv|prev_pixel2[1]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|horizontal_conv:horiz_conv|prev_pixel2[1]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|horizontal_conv:horiz_conv|prev_pixel3[4]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|horizontal_conv:horiz_conv|prev_pixel3[4]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|horizontal_conv:horiz_conv|prev_pixel4[2]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|horizontal_conv:horiz_conv|prev_pixel4[2]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|horizontal_conv:horiz_conv|prev_pixel4[7]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|horizontal_conv:horiz_conv|prev_pixel4[7]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|temp_pixel[14]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|temp_pixel[14]~DUPLICATE                            ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|horizontal_conv:horiz_conv|prev_pixel3[4]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|horizontal_conv:horiz_conv|prev_pixel3[4]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|horizontal_conv:horiz_conv|prev_pixel4[1]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|horizontal_conv:horiz_conv|prev_pixel4[1]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|horizontal_conv:horiz_conv|prev_pixel4[6]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|horizontal_conv:horiz_conv|prev_pixel4[6]~DUPLICATE ;                  ;                       ;
; RGB_Process:p1|mouse:u2|transmit:u0|cont_track_y[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|mouse:u2|transmit:u0|cont_track_y[1]~DUPLICATE                                     ;                  ;                       ;
; RGB_Process:p1|mouse:u2|transmit:u0|hex_out4[2]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|mouse:u2|transmit:u0|hex_out4[2]~DUPLICATE                                         ;                  ;                       ;
; RGB_Process:p1|mouse:u2|transmit:u0|hex_out4[3]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|mouse:u2|transmit:u0|hex_out4[3]~DUPLICATE                                         ;                  ;                       ;
; RGB_Process:p1|mouse:u2|transmit:u0|hex_out4[4]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|mouse:u2|transmit:u0|hex_out4[4]~DUPLICATE                                         ;                  ;                       ;
; RGB_Process:p1|mouse:u2|transmit:u0|state_value_y[0]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|mouse:u2|transmit:u0|state_value_y[0]~DUPLICATE                                    ;                  ;                       ;
; RGB_Process:p1|mouse:u2|transmit:u0|xy_counter[1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|mouse:u2|transmit:u0|xy_counter[1]~DUPLICATE                                       ;                  ;                       ;
; RGB_Process:p1|ui_3_latch                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|ui_3_latch~DUPLICATE                                                               ;                  ;                       ;
; RGB_Process:p1|ui_4_latch                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RGB_Process:p1|ui_4_latch~DUPLICATE                                                               ;                  ;                       ;
; SOBELMAG:asobel|r1[1]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r1[1]~DUPLICATE                                                                   ;                  ;                       ;
; SOBELMAG:asobel|r1[2]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r1[2]~DUPLICATE                                                                   ;                  ;                       ;
; SOBELMAG:asobel|r1[4]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r1[4]~DUPLICATE                                                                   ;                  ;                       ;
; SOBELMAG:asobel|r1[7]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r1[7]~DUPLICATE                                                                   ;                  ;                       ;
; SOBELMAG:asobel|r1[19]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r1[19]~DUPLICATE                                                                  ;                  ;                       ;
; SOBELMAG:asobel|r1[20]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r1[20]~DUPLICATE                                                                  ;                  ;                       ;
; SOBELMAG:asobel|r1[22]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r1[22]~DUPLICATE                                                                  ;                  ;                       ;
; SOBELMAG:asobel|r1[23]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r1[23]~DUPLICATE                                                                  ;                  ;                       ;
; SOBELMAG:asobel|r3[7]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r3[7]~DUPLICATE                                                                   ;                  ;                       ;
; SOBELMAG:asobel|r3[12]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r3[12]~DUPLICATE                                                                  ;                  ;                       ;
; SOBELMAG:asobel|r3[13]                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; SOBELMAG:asobel|r3[13]~DUPLICATE                                                                  ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                 ;
+--------------------------+----------------+--------------+-----------------------------------------------------------+---------------+--------------------------------------------------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                                                ; Ignored Value ; Ignored Source                                               ;
+--------------------------+----------------+--------------+-----------------------------------------------------------+---------------+--------------------------------------------------------------+
; PLL Bandwidth Preset     ; DE1_SOC        ;              ; *vgapll_video_pll_0_video_pll*|altera_pll:altera_pll_i*|* ; AUTO          ; vgapll/synthesis/submodules/vgapll_video_pll_0_video_pll.qip ;
; PLL Compensation Mode    ; DE1_SOC        ;              ; *vgapll_video_pll_0_video_pll*|altera_pll:altera_pll_i*|* ; DIRECT        ; vgapll/synthesis/submodules/vgapll_video_pll_0_video_pll.qip ;
; PLL Automatic Self-Reset ; DE1_SOC        ;              ; *vgapll_video_pll_0_video_pll*|altera_pll:altera_pll_i*|* ; OFF           ; vgapll/synthesis/submodules/vgapll_video_pll_0_video_pll.qip ;
+--------------------------+----------------+--------------+-----------------------------------------------------------+---------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 46885 ) ; 0.00 % ( 0 / 46885 )       ; 0.00 % ( 0 / 46885 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 46885 ) ; 0.00 % ( 0 / 46885 )       ; 0.00 % ( 0 / 46885 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 46873 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/deval/Desktop/181dualcam/DE1_SOC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 23,277 / 32,070       ; 73 %  ;
; ALMs needed [=A-B+C]                                        ; 23,277                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 24,086 / 32,070       ; 75 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,686                 ;       ;
;         [b] ALMs used for LUT logic                         ; 21,511                ;       ;
;         [c] ALMs used for registers                         ; 889                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 856 / 32,070          ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 47 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 47                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 2,803 / 3,207         ; 87 %  ;
;     -- Logic LABs                                           ; 2,803                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 39,425                ;       ;
;     -- 7 input functions                                    ; 69                    ;       ;
;     -- 6 input functions                                    ; 9,074                 ;       ;
;     -- 5 input functions                                    ; 6,207                 ;       ;
;     -- 4 input functions                                    ; 4,867                 ;       ;
;     -- <=3 input functions                                  ; 19,208                ;       ;
; Combinational ALUT usage for route-throughs                 ; 556                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 5,426                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 5,149 / 64,140        ; 8 %   ;
;         -- Secondary logic registers                        ; 277 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 5,154                 ;       ;
;         -- Routing optimization registers                   ; 272                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 147 / 457             ; 32 %  ;
;     -- Clock pins                                           ; 7 / 8                 ; 88 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 238 / 397             ; 60 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,400,256 / 4,065,280 ; 59 %  ;
; Total block memory implementation bits                      ; 2,437,120 / 4,065,280 ; 60 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 32 / 87               ; 37 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 6                     ;       ;
;     -- Global clocks                                        ; 6 / 16                ; 38 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 17.2% / 17.8% / 15.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 30.6% / 33.1% / 28.7% ;       ;
; Maximum fan-out                                             ; 4593                  ;       ;
; Highest non-global fan-out                                  ; 768                   ;       ;
; Total fan-out                                               ; 164234                ;       ;
; Average fan-out                                             ; 3.57                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 23277 / 32070 ( 73 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 23277                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 24086 / 32070 ( 75 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1686                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 21511                  ; 0                              ;
;         [c] ALMs used for registers                         ; 889                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 856 / 32070 ( 3 % )    ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 47 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 47                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 2803 / 3207 ( 87 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 2803                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 39425                  ; 0                              ;
;     -- 7 input functions                                    ; 69                     ; 0                              ;
;     -- 6 input functions                                    ; 9074                   ; 0                              ;
;     -- 5 input functions                                    ; 6207                   ; 0                              ;
;     -- 4 input functions                                    ; 4867                   ; 0                              ;
;     -- <=3 input functions                                  ; 19208                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 556                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 5149 / 64140 ( 8 % )   ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 277 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 5154                   ; 0                              ;
;         -- Routing optimization registers                   ; 272                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 144                    ; 3                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 2400256                ; 0                              ;
; Total block memory implementation bits                      ; 2437120                ; 0                              ;
; M10K block                                                  ; 238 / 397 ( 59 % )     ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 32 / 87 ( 36 % )       ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 4 / 116 ( 3 % )        ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 70                     ; 0                              ;
;     -- Registered Input Connections                         ; 58                     ; 0                              ;
;     -- Output Connections                                   ; 12                     ; 58                             ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 187538                 ; 95                             ;
;     -- Registered Connections                               ; 64701                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 24                     ; 58                             ;
;     -- hard_block:auto_generated_inst                       ; 58                     ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 44                     ; 1                              ;
;     -- Output Ports                                         ; 91                     ; 3                              ;
;     -- Bidir Ports                                          ; 12                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK2_50        ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50        ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50        ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50         ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 59                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]           ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]           ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]           ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]           ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]            ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 192                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]            ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 36                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]            ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]            ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]            ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]            ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]            ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]            ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]            ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]            ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_CLK  ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 4594                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[0] ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[1] ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[2] ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[3] ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[4] ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[5] ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[6] ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[7] ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[8] ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_D[9] ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_HS   ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; aMIPI_PIXEL_VS   ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_CLK  ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 17                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[0] ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[1] ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[2] ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[3] ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[4] ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[5] ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[6] ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[7] ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[8] ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_D[9] ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_HS   ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; bMIPI_PIXEL_VS   ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]        ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]        ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]        ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]        ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]        ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]        ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]        ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]        ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]        ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]        ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]        ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]        ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]        ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]        ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]        ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]        ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]        ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]        ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]        ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]        ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]        ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]        ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]        ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]        ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]        ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]        ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]        ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]        ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]        ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]        ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]        ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]        ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]        ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]        ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]        ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]        ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]        ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]        ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]        ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]        ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]        ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]        ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]        ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]        ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]        ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]        ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]        ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]        ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]        ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]        ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]        ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]        ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N    ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]       ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]       ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]       ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]       ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]       ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]       ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]       ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]       ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK        ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]       ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]       ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]       ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]       ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]       ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]       ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]       ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]       ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS         ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]       ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]       ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]       ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]       ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]       ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]       ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]       ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]       ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N     ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS         ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; aCAMERA_PWDN_n ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; aMIPI_CS_n     ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; aMIPI_MCLK     ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; aMIPI_REFCLK   ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; aMIPI_RESET_n  ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; bCAMERA_PWDN_n ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; bMIPI_CS_n     ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; bMIPI_MCLK     ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; bMIPI_REFCLK   ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; bMIPI_RESET_n  ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+
; aCAMERA_I2C_SCL ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; aCAMERA_I2C_SDA ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SDAO (inverted)     ;
; aMIPI_I2C_SCL   ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; aMIPI_I2C_SDA   ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1 (inverted) ;
; bCAMERA_I2C_SCL ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; bCAMERA_I2C_SDA ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SDAO (inverted)     ;
; bMIPI_I2C_SCL   ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; bMIPI_I2C_SDA   ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1 (inverted) ;
; ps2_clk         ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 25                    ; 0                  ; yes    ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; RGB_Process:p1|mouse:u2|send_start                                           ;
; ps2_clk2        ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; ps2_data        ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; RGB_Process:p1|mouse:u2|ps2_data~1 (inverted)                                ;
; ps2_data2       ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 14 / 32 ( 44 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 48 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 52 / 80 ( 65 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 14 / 16 ( 88 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 30 / 80 ( 38 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; bMIPI_PIXEL_CLK                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; bMIPI_PIXEL_D[0]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; ps2_clk                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; ps2_clk2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; aMIPI_RESET_n                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; aCAMERA_PWDN_n                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; bMIPI_PIXEL_D[1]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; ps2_data                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; ps2_data2                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; aMIPI_REFCLK                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; aCAMERA_I2C_SCL                 ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; aCAMERA_I2C_SDA                 ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; bMIPI_PIXEL_D[2]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; bMIPI_PIXEL_D[3]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; aMIPI_I2C_SCL                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; aMIPI_MCLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; bMIPI_I2C_SDA                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; bMIPI_I2C_SCL                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; bMIPI_PIXEL_D[4]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; bMIPI_PIXEL_D[5]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; aMIPI_PIXEL_D[9]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; aMIPI_I2C_SDA                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; bMIPI_CS_n                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; bMIPI_PIXEL_D[6]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; bMIPI_PIXEL_D[7]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; aMIPI_PIXEL_D[8]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; aMIPI_PIXEL_D[7]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; aMIPI_PIXEL_VS                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; aMIPI_PIXEL_HS                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; bMIPI_MCLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; bCAMERA_PWDN_n                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; bMIPI_PIXEL_D[8]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; bMIPI_PIXEL_D[9]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; aMIPI_PIXEL_D[6]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; aMIPI_PIXEL_D[5]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; aMIPI_PIXEL_D[4]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; bCAMERA_I2C_SDA                 ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; bMIPI_PIXEL_VS                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; aMIPI_PIXEL_D[1]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; aMIPI_PIXEL_D[2]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; aMIPI_PIXEL_D[3]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; aMIPI_CS_n                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; bCAMERA_I2C_SCL                 ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; bMIPI_RESET_n                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; bMIPI_PIXEL_HS                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; bMIPI_REFCLK                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; aMIPI_PIXEL_CLK                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; aMIPI_PIXEL_D[0]                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; LEDR[0]         ; Missing drive strength and slew rate ;
; LEDR[1]         ; Missing drive strength and slew rate ;
; LEDR[2]         ; Missing drive strength and slew rate ;
; LEDR[3]         ; Missing drive strength and slew rate ;
; LEDR[4]         ; Missing drive strength and slew rate ;
; LEDR[5]         ; Missing drive strength and slew rate ;
; LEDR[6]         ; Missing drive strength and slew rate ;
; LEDR[7]         ; Missing drive strength and slew rate ;
; LEDR[8]         ; Missing drive strength and slew rate ;
; LEDR[9]         ; Missing drive strength and slew rate ;
; HEX4[2]         ; Missing drive strength and slew rate ;
; HEX4[3]         ; Missing drive strength and slew rate ;
; HEX4[4]         ; Missing drive strength and slew rate ;
; HEX4[5]         ; Missing drive strength and slew rate ;
; HEX4[6]         ; Missing drive strength and slew rate ;
; HEX5[2]         ; Missing drive strength and slew rate ;
; HEX5[3]         ; Missing drive strength and slew rate ;
; HEX5[4]         ; Missing drive strength and slew rate ;
; HEX5[5]         ; Missing drive strength and slew rate ;
; VGA_CLK         ; Missing drive strength and slew rate ;
; HEX0[0]         ; Missing drive strength and slew rate ;
; HEX0[1]         ; Missing drive strength and slew rate ;
; HEX0[2]         ; Missing drive strength and slew rate ;
; HEX0[3]         ; Missing drive strength and slew rate ;
; HEX0[4]         ; Missing drive strength and slew rate ;
; HEX0[5]         ; Missing drive strength and slew rate ;
; HEX1[1]         ; Missing drive strength and slew rate ;
; HEX1[2]         ; Missing drive strength and slew rate ;
; HEX1[3]         ; Missing drive strength and slew rate ;
; HEX1[4]         ; Missing drive strength and slew rate ;
; HEX1[5]         ; Missing drive strength and slew rate ;
; HEX1[6]         ; Missing drive strength and slew rate ;
; HEX2[0]         ; Missing drive strength and slew rate ;
; HEX2[1]         ; Missing drive strength and slew rate ;
; HEX2[2]         ; Missing drive strength and slew rate ;
; HEX2[3]         ; Missing drive strength and slew rate ;
; HEX2[4]         ; Missing drive strength and slew rate ;
; HEX2[5]         ; Missing drive strength and slew rate ;
; HEX2[6]         ; Missing drive strength and slew rate ;
; HEX3[2]         ; Missing drive strength and slew rate ;
; HEX3[3]         ; Missing drive strength and slew rate ;
; HEX3[4]         ; Missing drive strength and slew rate ;
; HEX3[5]         ; Missing drive strength and slew rate ;
; HEX3[6]         ; Missing drive strength and slew rate ;
; aMIPI_REFCLK    ; Missing drive strength and slew rate ;
; bMIPI_REFCLK    ; Missing drive strength and slew rate ;
; aCAMERA_PWDN_n  ; Missing drive strength and slew rate ;
; aMIPI_RESET_n   ; Missing drive strength and slew rate ;
; bCAMERA_PWDN_n  ; Missing drive strength and slew rate ;
; bMIPI_RESET_n   ; Missing drive strength and slew rate ;
; VGA_BLANK_N     ; Missing drive strength and slew rate ;
; VGA_B[0]        ; Missing drive strength and slew rate ;
; VGA_B[1]        ; Missing drive strength and slew rate ;
; VGA_B[2]        ; Missing drive strength and slew rate ;
; VGA_B[3]        ; Missing drive strength and slew rate ;
; VGA_B[4]        ; Missing drive strength and slew rate ;
; VGA_B[5]        ; Missing drive strength and slew rate ;
; VGA_B[6]        ; Missing drive strength and slew rate ;
; VGA_B[7]        ; Missing drive strength and slew rate ;
; VGA_G[0]        ; Missing drive strength and slew rate ;
; VGA_G[1]        ; Missing drive strength and slew rate ;
; VGA_G[2]        ; Missing drive strength and slew rate ;
; VGA_G[3]        ; Missing drive strength and slew rate ;
; VGA_G[4]        ; Missing drive strength and slew rate ;
; VGA_G[5]        ; Missing drive strength and slew rate ;
; VGA_G[6]        ; Missing drive strength and slew rate ;
; VGA_G[7]        ; Missing drive strength and slew rate ;
; VGA_HS          ; Missing drive strength and slew rate ;
; VGA_R[0]        ; Missing drive strength and slew rate ;
; VGA_R[1]        ; Missing drive strength and slew rate ;
; VGA_R[2]        ; Missing drive strength and slew rate ;
; VGA_R[3]        ; Missing drive strength and slew rate ;
; VGA_R[4]        ; Missing drive strength and slew rate ;
; VGA_R[5]        ; Missing drive strength and slew rate ;
; VGA_R[6]        ; Missing drive strength and slew rate ;
; VGA_R[7]        ; Missing drive strength and slew rate ;
; VGA_VS          ; Missing drive strength and slew rate ;
; HEX0[6]         ; Missing drive strength and slew rate ;
; HEX1[0]         ; Missing drive strength and slew rate ;
; HEX3[0]         ; Missing drive strength and slew rate ;
; HEX3[1]         ; Missing drive strength and slew rate ;
; HEX4[0]         ; Missing drive strength and slew rate ;
; HEX4[1]         ; Missing drive strength and slew rate ;
; HEX5[0]         ; Missing drive strength and slew rate ;
; HEX5[1]         ; Missing drive strength and slew rate ;
; HEX5[6]         ; Missing drive strength and slew rate ;
; VGA_SYNC_N      ; Missing drive strength and slew rate ;
; aMIPI_CS_n      ; Missing drive strength and slew rate ;
; aMIPI_MCLK      ; Missing drive strength and slew rate ;
; bMIPI_CS_n      ; Missing drive strength and slew rate ;
; bMIPI_MCLK      ; Missing drive strength and slew rate ;
; ps2_clk         ; Missing drive strength and slew rate ;
; ps2_data        ; Missing drive strength and slew rate ;
; bCAMERA_I2C_SCL ; Missing drive strength and slew rate ;
; bCAMERA_I2C_SDA ; Missing drive strength and slew rate ;
; aCAMERA_I2C_SCL ; Missing drive strength and slew rate ;
; aCAMERA_I2C_SDA ; Missing drive strength and slew rate ;
; aMIPI_I2C_SCL   ; Missing drive strength and slew rate ;
; aMIPI_I2C_SDA   ; Missing drive strength and slew rate ;
; bMIPI_I2C_SCL   ; Missing drive strength and slew rate ;
; bMIPI_I2C_SDA   ; Missing drive strength and slew rate ;
; ps2_clk2        ; Missing drive strength and slew rate ;
; ps2_data2       ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                                                         ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0|video_pll2_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                                                         ; Integer PLL                ;
;     -- PLL Location                                                                                                                                                     ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                                                                          ; none                       ;
;     -- PLL Bandwidth                                                                                                                                                    ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                                                          ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                                                        ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                                                       ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                                                ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                                               ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                                                ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                                                ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                                                                       ; On                         ;
;     -- PLL Fractional Division                                                                                                                                          ; N/A                        ;
;     -- M Counter                                                                                                                                                        ; 12                         ;
;     -- N Counter                                                                                                                                                        ; 2                          ;
;     -- PLL Refclk Select                                                                                                                                                ;                            ;
;             -- PLL Refclk Select Location                                                                                                                               ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                       ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                                                       ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                                                          ; N/A                        ;
;             -- CORECLKIN source                                                                                                                                         ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                                                       ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                                                        ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                                                         ; N/A                        ;
;             -- CLKIN(0) source                                                                                                                                          ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                                                                          ; N/A                        ;
;             -- CLKIN(2) source                                                                                                                                          ; N/A                        ;
;             -- CLKIN(3) source                                                                                                                                          ; N/A                        ;
;     -- PLL Output Counter                                                                                                                                               ;                            ;
;         -- video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0|video_pll2_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                                                                   ; 20.0 MHz                   ;
;             -- Output Clock Location                                                                                                                                    ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                                   ; On                         ;
;             -- Duty Cycle                                                                                                                                               ; 50.0000                    ;
;             -- Phase Shift                                                                                                                                              ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                                                ; 15                         ;
;             -- C Counter PH Mux PRST                                                                                                                                    ; 0                          ;
;             -- C Counter PRST                                                                                                                                           ; 1                          ;
;                                                                                                                                                                         ;                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
; Compilation Hierarchy Node                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                      ; Entity Name                      ; Library Name ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
; |DE1_SOC                                              ; 23276.9 (44.4)       ; 24085.3 (45.5)                   ; 854.9 (3.4)                                       ; 46.5 (2.3)                       ; 0.0 (0.0)            ; 39425 (72)          ; 5426 (27)                 ; 0 (0)         ; 2400256           ; 238   ; 32         ; 147  ; 0            ; |DE1_SOC                                                                                                                                                 ; DE1_SOC                          ; work         ;
;    |CSCT:acsct|                                       ; 76.8 (76.8)          ; 112.3 (112.3)                    ; 35.4 (35.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 211 (211)                 ; 0 (0)         ; 40960             ; 8     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct                                                                                                                                      ; CSCT                             ; work         ;
;       |linebuffer:l1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l1                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l1|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l1|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l2|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l2                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l2|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l2|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l3|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l3                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l3|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l3|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l4|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l4                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l4|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l4|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l5|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l5                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l5|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:acsct|linebuffer:l5|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;    |CSCT:bcsct|                                       ; 85.9 (85.9)          ; 117.8 (117.8)                    ; 31.9 (31.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 205 (205)                 ; 0 (0)         ; 40960             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct                                                                                                                                      ; CSCT                             ; work         ;
;       |linebuffer:l1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l1                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l1|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l1|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l2|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l2                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l2|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l2|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l3|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l3                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l3|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l3|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l4|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l4                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l4|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l4|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l5|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l5                                                                                                                        ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l5|altsyncram:altsyncram_component                                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|CSCT:bcsct|linebuffer:l5|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                         ; altsyncram_krt1                  ; work         ;
;    |DISPARITY:disparity|                              ; 19804.6 (19804.6)    ; 20141.0 (20141.0)                ; 358.9 (358.9)                                     ; 22.5 (22.5)                      ; 0.0 (0.0)            ; 33704 (33704)       ; 2647 (2647)               ; 0 (0)         ; 1470464           ; 146   ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity                                                                                                                             ; DISPARITY                        ; work         ;
;       |DISPBUFFER:n_buffer|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 26    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DISPBUFFER:n_buffer                                                                                                         ; DISPBUFFER                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 26    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DISPBUFFER:n_buffer|altsyncram:altsyncram_component                                                                         ; altsyncram                       ; work         ;
;             |altsyncram_u1u1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 26    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DISPBUFFER:n_buffer|altsyncram:altsyncram_component|altsyncram_u1u1:auto_generated                                          ; altsyncram_u1u1                  ; work         ;
;       |DISPBUFFER:ne_buffer|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 26    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DISPBUFFER:ne_buffer                                                                                                        ; DISPBUFFER                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 26    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DISPBUFFER:ne_buffer|altsyncram:altsyncram_component                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_u1u1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 26    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DISPBUFFER:ne_buffer|altsyncram:altsyncram_component|altsyncram_u1u1:auto_generated                                         ; altsyncram_u1u1                  ; work         ;
;       |DISPBUFFER:nw_buffer|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 26    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DISPBUFFER:nw_buffer                                                                                                        ; DISPBUFFER                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 26    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DISPBUFFER:nw_buffer|altsyncram:altsyncram_component                                                                        ; altsyncram                       ; work         ;
;             |altsyncram_u1u1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 26    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DISPBUFFER:nw_buffer|altsyncram:altsyncram_component|altsyncram_u1u1:auto_generated                                         ; altsyncram_u1u1                  ; work         ;
;       |DOUBLEDISPBUFFER:d_buffer|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 15    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DOUBLEDISPBUFFER:d_buffer                                                                                                   ; DOUBLEDISPBUFFER                 ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 15    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DOUBLEDISPBUFFER:d_buffer|altsyncram:altsyncram_component                                                                   ; altsyncram                       ; work         ;
;             |altsyncram_e2u1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 15    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DOUBLEDISPBUFFER:d_buffer|altsyncram:altsyncram_component|altsyncram_e2u1:auto_generated                                    ; altsyncram_e2u1                  ; work         ;
;       |DOUBLEDISPBUFFER:l_buffer|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 50    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DOUBLEDISPBUFFER:l_buffer                                                                                                   ; DOUBLEDISPBUFFER                 ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 50    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DOUBLEDISPBUFFER:l_buffer|altsyncram:altsyncram_component                                                                   ; altsyncram                       ; work         ;
;             |altsyncram_e2u1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 50    ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DOUBLEDISPBUFFER:l_buffer|altsyncram:altsyncram_component|altsyncram_e2u1:auto_generated                                    ; altsyncram_e2u1                  ; work         ;
;       |DOUBLEWEIGHTBUFFER:p_buffer|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DOUBLEWEIGHTBUFFER:p_buffer                                                                                                 ; DOUBLEWEIGHTBUFFER               ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DOUBLEWEIGHTBUFFER:p_buffer|altsyncram:altsyncram_component                                                                 ; altsyncram                       ; work         ;
;             |altsyncram_4st1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|DOUBLEWEIGHTBUFFER:p_buffer|altsyncram:altsyncram_component|altsyncram_4st1:auto_generated                                  ; altsyncram_4st1                  ; work         ;
;       |MINBUFFER:n_min_buffer|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|MINBUFFER:n_min_buffer                                                                                                      ; MINBUFFER                        ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|MINBUFFER:n_min_buffer|altsyncram:altsyncram_component                                                                      ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|MINBUFFER:n_min_buffer|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                       ; altsyncram_krt1                  ; work         ;
;       |MINBUFFER:ne_min_buffer|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|MINBUFFER:ne_min_buffer                                                                                                     ; MINBUFFER                        ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|MINBUFFER:ne_min_buffer|altsyncram:altsyncram_component                                                                     ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|MINBUFFER:ne_min_buffer|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                      ; altsyncram_krt1                  ; work         ;
;       |MINBUFFER:nw_min_buffer|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|MINBUFFER:nw_min_buffer                                                                                                     ; MINBUFFER                        ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|MINBUFFER:nw_min_buffer|altsyncram:altsyncram_component                                                                     ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|DISPARITY:disparity|MINBUFFER:nw_min_buffer|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                      ; altsyncram_krt1                  ; work         ;
;    |HIGHPASS:ahighpass|                               ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|HIGHPASS:ahighpass                                                                                                                              ; HIGHPASS                         ; work         ;
;    |MIPI_BRIDGE_CAMERA_Config:acfin|                  ; 839.5 (0.5)          ; 878.0 (0.5)                      ; 41.0 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 1277 (1)            ; 510 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin                                                                                                                 ; MIPI_BRIDGE_CAMERA_Config        ; work         ;
;       |MIPI_BRIDGE_CONFIG:mpiv|                       ; 272.2 (127.8)        ; 286.3 (132.0)                    ; 14.2 (4.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 435 (202)           ; 251 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv                                                                                         ; MIPI_BRIDGE_CONFIG               ; work         ;
;          |CLOCKMEM:c1|                                ; 22.0 (22.0)          ; 22.2 (22.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1                                                                             ; CLOCKMEM                         ; work         ;
;          |I2C_READ_DATA:rd|                           ; 44.0 (44.0)          ; 51.1 (51.1)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd                                                                        ; I2C_READ_DATA                    ; work         ;
;          |I2C_WRITE_PTR:wpt|                          ; 46.9 (46.9)          ; 48.0 (48.0)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt                                                                       ; I2C_WRITE_PTR                    ; work         ;
;          |I2C_WRITE_WDATA:wrd|                        ; 31.5 (31.5)          ; 33.0 (33.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd                                                                     ; I2C_WRITE_WDATA                  ; work         ;
;       |MIPI_CAMERA_CONFIG:camiv|                      ; 566.8 (448.2)        ; 591.2 (456.5)                    ; 26.8 (10.8)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 841 (654)           ; 259 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv                                                                                        ; MIPI_CAMERA_CONFIG               ; work         ;
;          |CLOCKMEM:c1|                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1                                                                            ; CLOCKMEM                         ; work         ;
;          |I2C_READ_DATA:rd|                           ; 39.3 (39.3)          ; 48.7 (48.7)                      ; 9.3 (9.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd                                                                       ; I2C_READ_DATA                    ; work         ;
;          |I2C_WRITE_PTR:wpt|                          ; 46.3 (46.3)          ; 50.2 (50.2)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt                                                                      ; I2C_WRITE_PTR                    ; work         ;
;          |I2C_WRITE_WDATA:wrd|                        ; 32.2 (32.2)          ; 35.0 (35.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd                                                                    ; I2C_WRITE_WDATA                  ; work         ;
;    |MIPI_BRIDGE_CAMERA_Config:bcfin|                  ; 815.0 (0.3)          ; 864.5 (0.3)                      ; 51.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 1238 (1)            ; 486 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin                                                                                                                 ; MIPI_BRIDGE_CAMERA_Config        ; work         ;
;       |MIPI_BRIDGE_CONFIG:mpiv|                       ; 250.3 (128.0)        ; 268.7 (134.7)                    ; 18.3 (6.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 396 (202)           ; 213 (102)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv                                                                                         ; MIPI_BRIDGE_CONFIG               ; work         ;
;          |CLOCKMEM:c1|                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1                                                                             ; CLOCKMEM                         ; work         ;
;          |I2C_READ_DATA:rd|                           ; 44.2 (44.2)          ; 51.0 (51.0)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd                                                                        ; I2C_READ_DATA                    ; work         ;
;          |I2C_WRITE_PTR:wpt|                          ; 46.7 (46.7)          ; 50.2 (50.2)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt                                                                       ; I2C_WRITE_PTR                    ; work         ;
;          |I2C_WRITE_WDATA:wrd|                        ; 31.1 (31.1)          ; 32.5 (32.5)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd                                                                     ; I2C_WRITE_WDATA                  ; work         ;
;       |MIPI_CAMERA_CONFIG:camiv|                      ; 564.2 (443.3)        ; 595.5 (458.8)                    ; 32.8 (16.6)                                       ; 1.5 (1.1)                        ; 0.0 (0.0)            ; 841 (654)           ; 273 (147)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv                                                                                        ; MIPI_CAMERA_CONFIG               ; work         ;
;          |CLOCKMEM:c1|                                ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1                                                                            ; CLOCKMEM                         ; work         ;
;          |I2C_READ_DATA:rd|                           ; 40.7 (40.7)          ; 50.2 (50.2)                      ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd                                                                       ; I2C_READ_DATA                    ; work         ;
;          |I2C_WRITE_PTR:wpt|                          ; 45.9 (45.9)          ; 50.6 (50.6)                      ; 5.0 (5.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 68 (68)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt                                                                      ; I2C_WRITE_PTR                    ; work         ;
;          |I2C_WRITE_WDATA:wrd|                        ; 34.2 (34.2)          ; 34.9 (34.9)                      ; 0.9 (0.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 52 (52)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd                                                                    ; I2C_WRITE_WDATA                  ; work         ;
;    |RAWDATA_TO_RGB:rawtorgb|                          ; 139.5 (139.5)        ; 156.2 (156.2)                    ; 16.7 (16.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 250 (250)           ; 157 (157)                 ; 0 (0)         ; 61440             ; 6     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb                                                                                                                         ; RAWDATA_TO_RGB                   ; work         ;
;       |LINEBUFFER_RD:line1a|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a                                                                                                    ; LINEBUFFER_RD                    ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component                                                                    ; altsyncram                       ; work         ;
;             |altsyncram_rqr1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated                                     ; altsyncram_rqr1                  ; work         ;
;       |LINEBUFFER_RD:line1b|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b                                                                                                    ; LINEBUFFER_RD                    ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component                                                                    ; altsyncram                       ; work         ;
;             |altsyncram_rqr1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated                                     ; altsyncram_rqr1                  ; work         ;
;       |LINEBUFFER_RD:line2a|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a                                                                                                    ; LINEBUFFER_RD                    ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component                                                                    ; altsyncram                       ; work         ;
;             |altsyncram_rqr1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated                                     ; altsyncram_rqr1                  ; work         ;
;       |LINEBUFFER_RD:line2b|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b                                                                                                    ; LINEBUFFER_RD                    ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component                                                                    ; altsyncram                       ; work         ;
;             |altsyncram_rqr1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated                                     ; altsyncram_rqr1                  ; work         ;
;       |LINEBUFFER_RD:line3a|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a                                                                                                    ; LINEBUFFER_RD                    ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component                                                                    ; altsyncram                       ; work         ;
;             |altsyncram_rqr1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated                                     ; altsyncram_rqr1                  ; work         ;
;       |LINEBUFFER_RD:line3b|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b                                                                                                    ; LINEBUFFER_RD                    ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component                                                                    ; altsyncram                       ; work         ;
;             |altsyncram_rqr1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated                                     ; altsyncram_rqr1                  ; work         ;
;    |RECTIFY:rectifier|                                ; 49.3 (43.7)          ; 58.8 (45.7)                      ; 10.1 (2.5)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 90 (90)             ; 78 (40)                   ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier                                                                                                                               ; RECTIFY                          ; work         ;
;       |INTDIV:div_ax|                                 ; 3.5 (0.0)            ; 8.8 (0.0)                        ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ax                                                                                                                 ; INTDIV                           ; work         ;
;          |lpm_divide:LPM_DIVIDE_component|            ; 3.5 (0.0)            ; 8.8 (0.0)                        ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ax|lpm_divide:LPM_DIVIDE_component                                                                                 ; lpm_divide                       ; work         ;
;             |lpm_divide_ums:auto_generated|           ; 3.5 (0.0)            ; 8.8 (0.0)                        ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ax|lpm_divide:LPM_DIVIDE_component|lpm_divide_ums:auto_generated                                                   ; lpm_divide_ums                   ; work         ;
;                |sign_div_unsign_ubi:divider|          ; 3.5 (0.0)            ; 8.8 (0.0)                        ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ax|lpm_divide:LPM_DIVIDE_component|lpm_divide_ums:auto_generated|sign_div_unsign_ubi:divider                       ; sign_div_unsign_ubi              ; work         ;
;                   |alt_u_div_01h:divider|             ; 3.5 (3.5)            ; 8.8 (8.8)                        ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ax|lpm_divide:LPM_DIVIDE_component|lpm_divide_ums:auto_generated|sign_div_unsign_ubi:divider|alt_u_div_01h:divider ; alt_u_div_01h                    ; work         ;
;       |INTDIV:div_ay|                                 ; 2.1 (0.0)            ; 4.3 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ay                                                                                                                 ; INTDIV                           ; work         ;
;          |lpm_divide:LPM_DIVIDE_component|            ; 2.1 (0.0)            ; 4.3 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ay|lpm_divide:LPM_DIVIDE_component                                                                                 ; lpm_divide                       ; work         ;
;             |lpm_divide_ums:auto_generated|           ; 2.1 (0.0)            ; 4.3 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ay|lpm_divide:LPM_DIVIDE_component|lpm_divide_ums:auto_generated                                                   ; lpm_divide_ums                   ; work         ;
;                |sign_div_unsign_ubi:divider|          ; 2.1 (0.0)            ; 4.3 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ay|lpm_divide:LPM_DIVIDE_component|lpm_divide_ums:auto_generated|sign_div_unsign_ubi:divider                       ; sign_div_unsign_ubi              ; work         ;
;                   |alt_u_div_01h:divider|             ; 2.1 (2.1)            ; 4.3 (4.3)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|INTDIV:div_ay|lpm_divide:LPM_DIVIDE_component|lpm_divide_ums:auto_generated|sign_div_unsign_ubi:divider|alt_u_div_01h:divider ; alt_u_div_01h                    ; work         ;
;       |RECTBUFFER:buffer_a|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|RECTBUFFER:buffer_a                                                                                                           ; RECTBUFFER                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|RECTBUFFER:buffer_a|altsyncram:altsyncram_component                                                                           ; altsyncram                       ; work         ;
;             |altsyncram_kst1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |DE1_SOC|RECTIFY:rectifier|RECTBUFFER:buffer_a|altsyncram:altsyncram_component|altsyncram_kst1:auto_generated                                            ; altsyncram_kst1                  ; work         ;
;    |RGB_Process:p1|                                   ; 1344.3 (481.7)       ; 1616.2 (513.2)                   ; 289.1 (37.1)                                      ; 17.2 (5.6)                       ; 0.0 (0.0)            ; 2395 (744)          ; 1022 (133)                ; 0 (0)         ; 696320            ; 68    ; 30         ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1                                                                                                                                  ; RGB_Process                      ; work         ;
;       |gaussian_blur:gaussian_blur_aB|                ; 168.5 (152.5)        ; 244.3 (220.8)                    ; 77.0 (69.5)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 334 (302)           ; 228 (180)                 ; 0 (0)         ; 174080            ; 24    ; 4          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB                                                                                                   ; gaussian_blur                    ; work         ;
;          |M10K_BLOCK:row1|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 13    ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row1                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 13    ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row1|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 13    ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row1|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row10|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row10                                                                                  ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row10|altsyncram:altsyncram_component                                                  ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row10|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                   ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row2|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row2                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row2|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row2|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row3|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row3                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row3|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row3|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row4|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row4                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row4|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row4|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row5|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row5                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row5|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row5|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row6|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row6                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row6|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row6|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row7|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row7                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row7|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row7|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row8|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row8                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row8|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row8|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row9|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row9                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row9|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row9|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |horizontal_conv:horiz_conv|                 ; 16.0 (16.0)          ; 23.5 (23.5)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aB|horizontal_conv:horiz_conv                                                                        ; horizontal_conv                  ; work         ;
;       |gaussian_blur:gaussian_blur_aG|                ; 168.8 (152.4)        ; 223.0 (198.0)                    ; 55.2 (46.6)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 334 (302)           ; 181 (134)                 ; 0 (0)         ; 174080            ; 17    ; 4          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG                                                                                                   ; gaussian_blur                    ; work         ;
;          |M10K_BLOCK:row1|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 11    ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row1                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 11    ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row1|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 11    ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row1|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row10|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row10                                                                                  ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row10|altsyncram:altsyncram_component                                                  ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row10|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                   ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row2|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row2                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row2|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row2|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row3|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row3                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row3|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row3|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row4|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row4                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row4|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row4|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row5|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row5                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row5|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row5|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row6|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row6                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row6|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row6|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row7|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row7                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row7|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row7|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row8|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row8                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row8|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row8|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row9|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row9                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row9|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row9|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |horizontal_conv:horiz_conv|                 ; 16.3 (16.3)          ; 25.0 (25.0)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aG|horizontal_conv:horiz_conv                                                                        ; horizontal_conv                  ; work         ;
;       |gaussian_blur:gaussian_blur_aR|                ; 175.2 (159.2)        ; 218.9 (196.3)                    ; 49.3 (42.7)                                       ; 5.5 (5.5)                        ; 0.0 (0.0)            ; 334 (302)           ; 183 (135)                 ; 0 (0)         ; 174080            ; 17    ; 4          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR                                                                                                   ; gaussian_blur                    ; work         ;
;          |M10K_BLOCK:row1|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 10    ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row1                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 10    ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row1|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 10    ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row1|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row10|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row10                                                                                  ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row10|altsyncram:altsyncram_component                                                  ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row10|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                   ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row2|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row2                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row2|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row2|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row3|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row3                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row3|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row3|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row4|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row4                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row4|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row4|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row5|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row5                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row5|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row5|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row6|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row6                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row6|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row6|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row7|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row7                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row7|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row7|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row8|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row8                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row8|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row8|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row9|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row9                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row9|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row9|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |horizontal_conv:horiz_conv|                 ; 16.0 (16.0)          ; 22.6 (22.6)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_aR|horizontal_conv:horiz_conv                                                                        ; horizontal_conv                  ; work         ;
;       |gaussian_blur:gaussian_blur_bR|                ; 173.7 (157.7)        ; 228.5 (206.0)                    ; 58.1 (51.6)                                       ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 341 (309)           ; 181 (134)                 ; 0 (0)         ; 174080            ; 10    ; 4          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR                                                                                                   ; gaussian_blur                    ; work         ;
;          |M10K_BLOCK:row1|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row1                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row1|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 3     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row1|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row10|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row10                                                                                  ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row10|altsyncram:altsyncram_component                                                  ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row10|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                   ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row2|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row2                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row2|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row2|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row3|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row3                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row3|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row3|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row4|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row4                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row4|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row4|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row5|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row5                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row5|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row5|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row6|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row6                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row6|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row6|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row7|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row7                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row7|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row7|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row8|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row8                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row8|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row8|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |M10K_BLOCK:row9|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row9                                                                                   ; M10K_BLOCK                       ; work         ;
;             |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row9|altsyncram:altsyncram_component                                                   ; altsyncram                       ; work         ;
;                |altsyncram_amn1:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row9|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated                    ; altsyncram_amn1                  ; work         ;
;          |horizontal_conv:horiz_conv|                 ; 16.0 (16.0)          ; 22.5 (22.5)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|gaussian_blur:gaussian_blur_bR|horizontal_conv:horiz_conv                                                                        ; horizontal_conv                  ; work         ;
;       |grayscale:graya|                               ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|grayscale:graya                                                                                                                  ; grayscale                        ; work         ;
;       |grayscale:grayb|                               ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|grayscale:grayb                                                                                                                  ; grayscale                        ; work         ;
;       |mouse:u2|                                      ; 81.9 (27.5)          ; 91.2 (30.5)                      ; 9.3 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 136 (49)            ; 116 (36)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|mouse:u2                                                                                                                         ; mouse                            ; work         ;
;          |transmit:u0|                                ; 54.4 (54.4)          ; 60.7 (60.7)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|mouse:u2|transmit:u0                                                                                                             ; transmit                         ; work         ;
;       |rgb_contrast:contrasta|                        ; 41.6 (41.6)          ; 42.5 (42.5)                      ; 1.5 (1.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 74 (74)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|rgb_contrast:contrasta                                                                                                           ; rgb_contrast                     ; work         ;
;       |rgb_contrast:contrastb|                        ; 38.0 (38.0)          ; 39.5 (39.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |DE1_SOC|RGB_Process:p1|rgb_contrast:contrastb                                                                                                           ; rgb_contrast                     ; work         ;
;    |SOBELMAG:asobel|                                  ; 65.0 (65.0)          ; 82.5 (82.5)                      ; 17.5 (17.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (122)           ; 83 (83)                   ; 0 (0)         ; 24576             ; 2     ; 2          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel                                                                                                                                 ; SOBELMAG                         ; work         ;
;       |linebuffer:l1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel|linebuffer:l1                                                                                                                   ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel|linebuffer:l1|altsyncram:altsyncram_component                                                                                   ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel|linebuffer:l1|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                    ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l2|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel|linebuffer:l2                                                                                                                   ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel|linebuffer:l2|altsyncram:altsyncram_component                                                                                   ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel|linebuffer:l2|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                    ; altsyncram_krt1                  ; work         ;
;       |linebuffer:l3|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel|linebuffer:l3                                                                                                                   ; linebuffer                       ; work         ;
;          |altsyncram:altsyncram_component|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel|linebuffer:l3|altsyncram:altsyncram_component                                                                                   ; altsyncram                       ; work         ;
;             |altsyncram_krt1:auto_generated|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|SOBELMAG:asobel|linebuffer:l3|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated                                                    ; altsyncram_krt1                  ; work         ;
;    |video_pll2:MIPI_clk|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|video_pll2:MIPI_clk                                                                                                                             ; video_pll2                       ; video_pll2   ;
;       |video_pll2_video_pll_0:video_pll_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0                                                                                          ; video_pll2_video_pll_0           ; video_pll2   ;
;          |video_pll2_video_pll_0_video_pll:video_pll| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0|video_pll2_video_pll_0_video_pll:video_pll                                               ; video_pll2_video_pll_0_video_pll ; video_pll2   ;
;             |altera_pll:altera_pll_i|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC|video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0|video_pll2_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i                       ; altera_pll                       ; work         ;
+-------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aMIPI_REFCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bMIPI_REFCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aCAMERA_PWDN_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aMIPI_RESET_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bCAMERA_PWDN_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bMIPI_RESET_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[2]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_SYNC_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aMIPI_CS_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aMIPI_MCLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bMIPI_CS_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bMIPI_MCLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_VS   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ps2_clk          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ps2_data         ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bCAMERA_I2C_SCL  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bCAMERA_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aCAMERA_I2C_SCL  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aCAMERA_I2C_SDA  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aMIPI_I2C_SCL    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aMIPI_I2C_SDA    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bMIPI_I2C_SCL    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; bMIPI_I2C_SDA    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ps2_clk2         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ps2_data2        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_CLK  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50         ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_HS   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_VS   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_HS   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_CLK  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[3] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[2] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[4] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[4] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[5] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[5] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[6] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[6] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[7] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[7] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[8] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[8] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[9] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[9] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[1] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; aMIPI_PIXEL_D[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; bMIPI_PIXEL_D[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                       ;                   ;         ;
; CLOCK3_50                                                                                                                       ;                   ;         ;
; CLOCK4_50                                                                                                                       ;                   ;         ;
; KEY[2]                                                                                                                          ;                   ;         ;
; SW[3]                                                                                                                           ;                   ;         ;
; SW[4]                                                                                                                           ;                   ;         ;
; SW[5]                                                                                                                           ;                   ;         ;
; SW[6]                                                                                                                           ;                   ;         ;
; SW[7]                                                                                                                           ;                   ;         ;
; SW[8]                                                                                                                           ;                   ;         ;
; SW[9]                                                                                                                           ;                   ;         ;
; bMIPI_PIXEL_VS                                                                                                                  ;                   ;         ;
; ps2_clk                                                                                                                         ;                   ;         ;
;      - RGB_Process:p1|mouse:u2|transmit:u0|xyb_stop                                                                             ; 0                 ; 0       ;
;      - ps2_clk~inputCLKENA0                                                                                                     ; 0                 ; 0       ;
; ps2_data                                                                                                                        ;                   ;         ;
;      - RGB_Process:p1|mouse:u2|transmit:u0|xyb_value[3]~0                                                                       ; 0                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|transmit:u0|xyb_value[2]~1                                                                       ; 0                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|transmit:u0|xyb_value[1]~2                                                                       ; 0                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|transmit:u0|xyb_value[4]~3                                                                       ; 0                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|transmit:u0|xyb_value[30]~4                                                                      ; 0                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|transmit:u0|xyb_value[19]~5                                                                      ; 0                 ; 0       ;
; bCAMERA_I2C_SCL                                                                                                                 ;                   ;         ;
; bCAMERA_I2C_SDA                                                                                                                 ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|SCLO~0                                        ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~4                                  ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector11~0                                  ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[0]~feeder                               ; 0                 ; 0       ;
; aCAMERA_I2C_SCL                                                                                                                 ;                   ;         ;
; aCAMERA_I2C_SDA                                                                                                                 ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[0]                                      ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|SCLO~0                                        ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~4                                  ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector11~0                                  ; 1                 ; 0       ;
; aMIPI_I2C_SCL                                                                                                                   ;                   ;         ;
; aMIPI_I2C_SDA                                                                                                                   ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|SCLO~0                                         ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector11~0                                   ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~8                                   ; 1                 ; 0       ;
; bMIPI_I2C_SCL                                                                                                                   ;                   ;         ;
; bMIPI_I2C_SDA                                                                                                                   ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|SCLO~0                                         ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector11~0                                   ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~8                                   ; 0                 ; 0       ;
; ps2_clk2                                                                                                                        ;                   ;         ;
; ps2_data2                                                                                                                       ;                   ;         ;
; aMIPI_PIXEL_CLK                                                                                                                 ;                   ;         ;
;      - RGB_Process:p1|clk[18]                                                                                                   ; 0                 ; 0       ;
;      - aMIPI_PIXEL_CLK~inputCLKENA0                                                                                             ; 0                 ; 0       ;
; SW[0]                                                                                                                           ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|oT[1]                                                                                            ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|oT[0]                                                                                            ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_SCL~1                                                       ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SDAO                                                            ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_SCL~1                                                       ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SDAO                                                            ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SCL                                                          ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1                                                        ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SCL                                                          ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1                                                        ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|aHSold~2                                                                                         ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|rdX_c~8                                                                                          ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|aVSold~2                                                                                         ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|rdY_c~0                                                                                          ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|rdY[15]~0                                                                                        ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|comb~0                                                                                   ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|comb~0                                                                                   ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|oT_c~0                                                                                           ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|oT_c~1                                                                                           ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLAVE_ADDR[3]~2                                                 ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WORD_DATA[7]~2                                                  ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SLAVE_ADDR[3]~2                                                 ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WORD_DATA[7]~2                                                  ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[6]~2                                                     ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WORD_DATA[15]~1                                                  ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[6]~2                                                     ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|WORD_DATA[15]~1                                                  ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|bHSold~2                                                                                         ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|aHSold~1                                                                                         ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|aVSold~1                                                                                         ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|bHSold~1                                                                                         ; 0                 ; 0       ;
;      - SW[0]~inputCLKENA0                                                                                                       ; 0                 ; 0       ;
; CLOCK_50                                                                                                                        ;                   ;         ;
;      - RGB_Process:p1|mouse:u2|clk                                                                                              ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                              ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ                                               ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ                                               ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                              ; 1                 ; 0       ;
; SW[1]                                                                                                                           ;                   ;         ;
;      - RGB_Process:p1|mouse:u2|clk                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[14]                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[1]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[2]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[13]                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[10]                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[15]                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[11]                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[12]                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[0]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[9]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[8]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[7]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[6]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[5]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[4]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_div[3]                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|PS2_COUNTER[6]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|PS2_COUNTER[5]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|PS2_COUNTER[4]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|PS2_COUNTER[3]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|PS2_COUNTER[2]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|PS2_COUNTER[1]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|PS2_COUNTER[0]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|send_stop                                                                                        ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|PSCLK                                                                                            ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|send_start                                                                                       ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|PSO                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|send_recieved                                                                                    ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_counter[3]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_counter[2]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_counter[1]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|send_data~0                                                                                      ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|transmit:u0|counter_xy~0                                                                         ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_counter[0]                                                                                   ; 1                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_stop                                                                                         ; 1                 ; 0       ;
; aMIPI_PIXEL_HS                                                                                                                  ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|aHSold~2                                                                                         ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|rdX_c~8                                                                                          ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|rdY[15]~0                                                                                        ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|aHSold~3                                                                                         ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|comb~3                                                                                           ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|comb~4                                                                                           ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|comb~5                                                                                           ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|always2~0                                                                                        ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|always0~0                                                                                        ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|aXcnt[15]~0                                                                                      ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|aHSold~1                                                                                         ; 0                 ; 0       ;
; aMIPI_PIXEL_VS                                                                                                                  ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|aVSold~2                                                                                         ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|rdY_c~0                                                                                          ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|rdY[15]~0                                                                                        ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|aVSold~3                                                                                         ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|aVSold~1                                                                                         ; 1                 ; 0       ;
; KEY[3]                                                                                                                          ;                   ;         ;
;      - RGB_Process:p1|ui_state_machine[0]~0                                                                                     ; 1                 ; 0       ;
;      - RGB_Process:p1|ui_state_machine[1]~1                                                                                     ; 1                 ; 0       ;
;      - RGB_Process:p1|latch~0                                                                                                   ; 1                 ; 0       ;
; KEY[1]                                                                                                                          ;                   ;         ;
;      - RGB_Process:p1|KEY1_row[12]                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[11]                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[10]                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[9]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[8]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[7]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[6]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[5]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[4]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[3]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[2]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[1]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_row[0]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[12]                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[11]                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[10]                                                                                              ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[9]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[8]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[7]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[6]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[5]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[4]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[3]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[2]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[1]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY1_col[0]                                                                                               ; 1                 ; 0       ;
;      - RGB_Process:p1|KEY0_row[12]~0                                                                                            ; 1                 ; 0       ;
; KEY[0]                                                                                                                          ;                   ;         ;
;      - RGB_Process:p1|KEY0_row[12]~0                                                                                            ; 1                 ; 0       ;
; SW[2]                                                                                                                           ;                   ;         ;
;      - RGB_Process:p1|mouse:u2|clk_counter[3]~0                                                                                 ; 0                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_counter[2]~1                                                                                 ; 0                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_counter~2                                                                                    ; 0                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_counter[1]~3                                                                                 ; 0                 ; 0       ;
;      - RGB_Process:p1|mouse:u2|clk_counter~4                                                                                    ; 0                 ; 0       ;
; bMIPI_PIXEL_HS                                                                                                                  ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|comb~0                                                                                           ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|comb~1                                                                                           ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|comb~2                                                                                           ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|bHSold~2                                                                                         ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|always3~0                                                                                        ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|always1~0                                                                                        ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|bXcnt[10]~0                                                                                      ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|bHSold~3                                                                                         ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|bHSold~1                                                                                         ; 1                 ; 0       ;
; bMIPI_PIXEL_CLK                                                                                                                 ;                   ;         ;
;      - bMIPI_PIXEL_CLK~inputCLKENA0                                                                                             ; 0                 ; 0       ;
; bMIPI_PIXEL_D[3]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; aMIPI_PIXEL_D[3]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; aMIPI_PIXEL_D[2]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; bMIPI_PIXEL_D[2]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; bMIPI_PIXEL_D[4]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; aMIPI_PIXEL_D[4]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; bMIPI_PIXEL_D[5]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; aMIPI_PIXEL_D[5]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; bMIPI_PIXEL_D[6]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; aMIPI_PIXEL_D[6]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; bMIPI_PIXEL_D[7]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; aMIPI_PIXEL_D[7]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; aMIPI_PIXEL_D[8]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; bMIPI_PIXEL_D[8]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; aMIPI_PIXEL_D[9]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; bMIPI_PIXEL_D[9]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; aMIPI_PIXEL_D[1]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; bMIPI_PIXEL_D[1]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
; aMIPI_PIXEL_D[0]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; bMIPI_PIXEL_D[0]                                                                                                                ;                   ;         ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                    ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                ; PIN_AF14            ; 53      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLOCK_50                                                                                ; PIN_AF14            ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY[1]                                                                                  ; PIN_AA15            ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ              ; FF_X16_Y5_N59       ; 214     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|LessThan0~6         ; LABCELL_X17_Y3_N12  ; 41      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[2]~0                        ; LABCELL_X17_Y3_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~0                       ; MLABCELL_X15_Y5_N0  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~12                      ; MLABCELL_X15_Y3_N54 ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~13                      ; LABCELL_X17_Y2_N30  ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|Decoder0~0                      ; LABCELL_X18_Y2_N36  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[7]~0      ; LABCELL_X17_Y9_N27  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[7]~2      ; LABCELL_X16_Y8_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[5]~0       ; LABCELL_X16_Y8_N33  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[5]~1       ; LABCELL_X16_Y8_N24  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|DELY[4]~0      ; MLABCELL_X15_Y9_N54 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[3]          ; FF_X16_Y8_N17       ; 37      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector26~1   ; LABCELL_X13_Y7_N36  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector27~0   ; LABCELL_X13_Y7_N15  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1                       ; LABCELL_X17_Y7_N21  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|A[8]~1        ; LABCELL_X19_Y7_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[5]~1      ; MLABCELL_X15_Y7_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|DELY[6]~0     ; LABCELL_X17_Y7_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|ST[5]~0       ; LABCELL_X17_Y7_N15  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~3  ; MLABCELL_X15_Y7_N54 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[8]~1      ; LABCELL_X18_Y3_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[0]~0   ; LABCELL_X18_Y3_N0   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[1]~0    ; LABCELL_X18_Y7_N48  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[1]~2    ; LABCELL_X18_Y7_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[2]       ; FF_X17_Y7_N35       ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[6]~2                    ; LABCELL_X12_Y3_N36  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[4]~1               ; LABCELL_X11_Y3_N12  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|ST[5]                           ; FF_X17_Y3_N32       ; 43      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|Selector7~0                     ; MLABCELL_X15_Y4_N3  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[0]                         ; FF_X16_Y3_N53       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[2]                         ; FF_X16_Y3_N59       ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[3]                         ; FF_X11_Y3_N8        ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[5]~3                       ; MLABCELL_X15_Y3_N48 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|WORD_DATA[15]~1                 ; LABCELL_X12_Y3_N45  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ             ; FF_X16_Y5_N53       ; 259     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|CNT[0]~0                       ; LABCELL_X18_Y5_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[9]~0                      ; LABCELL_X19_Y4_N30  ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|DELY[9]~6                      ; LABCELL_X19_Y4_N48  ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[0]~0     ; MLABCELL_X15_Y8_N30 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[0]~2     ; LABCELL_X13_Y8_N48  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[4]~0      ; LABCELL_X13_Y6_N36  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[4]~1      ; MLABCELL_X15_Y8_N39 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[2]~1   ; MLABCELL_X15_Y6_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DELY[6]~0     ; LABCELL_X12_Y6_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[2]         ; FF_X15_Y8_N2        ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[3]         ; FF_X15_Y8_N38       ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector26~1  ; MLABCELL_X15_Y6_N48 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector27~0  ; MLABCELL_X15_Y6_N45 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[8]~2       ; LABCELL_X19_Y6_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[6]~1     ; LABCELL_X22_Y6_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[0]~1    ; LABCELL_X19_Y6_N6   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[1]~0      ; LABCELL_X19_Y6_N24  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~5 ; MLABCELL_X21_Y7_N57 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[8]~2     ; LABCELL_X18_Y5_N54  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[8]~4     ; LABCELL_X17_Y5_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[3]~1  ; LABCELL_X17_Y5_N6   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[0]~0   ; MLABCELL_X21_Y5_N27 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[0]~3   ; MLABCELL_X21_Y5_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[2]      ; FF_X17_Y5_N26       ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|ID1[7]~1                       ; LABCELL_X19_Y5_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SDAO                           ; LABCELL_X22_Y5_N9   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|SLAVE_ADDR[3]~2                ; LABCELL_X18_Y5_N48  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|ST[1]                          ; FF_X19_Y5_N17       ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|ST[3]                          ; FF_X18_Y4_N5        ; 48      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|Selector5~1                    ; LABCELL_X18_Y4_N9   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[4]~1                      ; LABCELL_X11_Y4_N51  ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WCNT[4]~4                      ; LABCELL_X11_Y4_N54  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|WORD_DATA[7]~2                 ; LABCELL_X18_Y5_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:acfin|comb~0                                                  ; LABCELL_X22_Y4_N27  ; 87      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ              ; FF_X65_Y3_N16       ; 213     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[2]~0                        ; LABCELL_X63_Y5_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~0                       ; LABCELL_X61_Y5_N33  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~12                      ; LABCELL_X64_Y4_N54  ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~13                      ; MLABCELL_X65_Y5_N30 ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|Decoder0~0                      ; MLABCELL_X65_Y5_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[7]~0      ; LABCELL_X68_Y6_N57  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[7]~2      ; LABCELL_X67_Y6_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[5]~0       ; LABCELL_X67_Y6_N12  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[5]~1       ; MLABCELL_X65_Y7_N33 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|DELY[4]~0      ; LABCELL_X66_Y6_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[3]          ; FF_X66_Y6_N26       ; 37      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector26~1   ; MLABCELL_X65_Y7_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector27~0   ; MLABCELL_X65_Y7_N9  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1                       ; LABCELL_X66_Y5_N39  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|A[8]~1        ; LABCELL_X63_Y3_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[5]~1      ; LABCELL_X61_Y1_N54  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|DELY[6]~0     ; LABCELL_X62_Y4_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|ST[5]~0       ; LABCELL_X63_Y3_N9   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~3  ; LABCELL_X61_Y1_N48  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[8]~1      ; LABCELL_X66_Y4_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[3]~0   ; LABCELL_X66_Y4_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[6]~0    ; LABCELL_X62_Y4_N24  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[6]~2    ; LABCELL_X66_Y5_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[2]       ; FF_X66_Y5_N29       ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[6]~2                    ; LABCELL_X62_Y5_N48  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[4]~1               ; MLABCELL_X65_Y4_N9  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|ST[5]                           ; FF_X65_Y5_N56       ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|Selector7~0                     ; MLABCELL_X65_Y6_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[0]                         ; FF_X65_Y4_N5        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[2]                         ; FF_X65_Y4_N17       ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[3]                         ; FF_X65_Y4_N20       ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[5]~3                       ; LABCELL_X64_Y4_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|WORD_DATA[15]~1                 ; LABCELL_X62_Y5_N57  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ             ; FF_X65_Y3_N20       ; 273     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|CNT[0]~0                       ; LABCELL_X66_Y1_N6   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[9]~0                      ; LABCELL_X67_Y2_N30  ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|DELY[9]~6                      ; MLABCELL_X65_Y1_N48 ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[0]~0     ; MLABCELL_X59_Y3_N54 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[0]~2     ; MLABCELL_X59_Y3_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[4]~0      ; LABCELL_X64_Y3_N57  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[4]~1      ; LABCELL_X64_Y3_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[2]~1   ; LABCELL_X62_Y3_N0   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DELY[6]~0     ; LABCELL_X60_Y3_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[2]         ; FF_X63_Y1_N32       ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[3]         ; FF_X62_Y3_N59       ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector26~1  ; LABCELL_X64_Y3_N36  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector27~0  ; LABCELL_X64_Y3_N45  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[8]~2       ; LABCELL_X63_Y2_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[6]~1     ; LABCELL_X63_Y2_N24  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[0]~1    ; LABCELL_X63_Y2_N36  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[1]~0      ; LABCELL_X63_Y2_N45  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~5 ; LABCELL_X67_Y4_N24  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[7]~2     ; LABCELL_X66_Y3_N0   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[7]~4     ; LABCELL_X66_Y3_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]~1  ; LABCELL_X66_Y3_N36  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[6]~0   ; LABCELL_X67_Y3_N9   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[6]~3   ; LABCELL_X66_Y3_N51  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[2]      ; FF_X66_Y3_N26       ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|ID1[7]~1                       ; LABCELL_X68_Y1_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SDAO                           ; MLABCELL_X65_Y2_N0  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|SLAVE_ADDR[3]~2                ; LABCELL_X67_Y2_N42  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|ST[1]                          ; FF_X65_Y1_N5        ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|ST[3]                          ; FF_X66_Y1_N2        ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|Selector5~1                    ; MLABCELL_X65_Y1_N21 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[4]~1                      ; LABCELL_X70_Y1_N6   ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WCNT[4]~4                      ; LABCELL_X70_Y1_N54  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|WORD_DATA[7]~2                 ; LABCELL_X68_Y2_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:bcfin|comb~0                                                  ; MLABCELL_X65_Y2_N57 ; 91      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|WideNor0~0                                                      ; LABCELL_X31_Y4_N15  ; 40      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|aXcnt[15]~0                                                     ; LABCELL_X30_Y3_N57  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|always0~0                                                       ; LABCELL_X30_Y3_N54  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|always1~0                                                       ; LABCELL_X42_Y2_N54  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|always2~0                                                       ; LABCELL_X30_Y3_N51  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|always3~0                                                       ; LABCELL_X42_Y2_N48  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|bXcnt[10]~0                                                     ; LABCELL_X42_Y2_N57  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|comb~0                                                          ; LABCELL_X42_Y2_N36  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|comb~1                                                          ; LABCELL_X42_Y2_N33  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|comb~2                                                          ; LABCELL_X43_Y2_N0   ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|comb~3                                                          ; LABCELL_X30_Y3_N9   ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|comb~4                                                          ; LABCELL_X30_Y3_N12  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|comb~5                                                          ; LABCELL_X30_Y3_N15  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|rdX_c~8                                                         ; LABCELL_X30_Y3_N42  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|rdY[15]~0                                                       ; LABCELL_X30_Y3_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAWDATA_TO_RGB:rawtorgb|rdY_c~0                                                         ; LABCELL_X30_Y3_N24  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RECTIFY:rectifier|LessThan1~0                                                           ; LABCELL_X40_Y10_N36 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|KEY0_row[12]~0                                                           ; MLABCELL_X39_Y4_N3  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|WideNor0                                                                 ; LABCELL_X16_Y1_N39  ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|WideNor1~0                                                               ; MLABCELL_X21_Y2_N54 ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|clk[0]                                                                   ; FF_X67_Y10_N8       ; 273     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|clk[18]                                                                  ; FF_X43_Y3_N56       ; 127     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|cursor_col[4]~0                                                          ; MLABCELL_X34_Y5_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|cursor_row[0]~0                                                          ; LABCELL_X35_Y5_N51  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|wr_enable                                 ; FF_X56_Y8_N43       ; 68      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|temp_row10[0]~0                           ; LABCELL_X64_Y8_N57  ; 313     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|LessThan0~1                                                     ; LABCELL_X23_Y2_N0   ; 67      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|LessThan1~2                                                     ; LABCELL_X22_Y1_N54  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|PS2_COUNTER[1]~0                                                ; LABCELL_X19_Y2_N42  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|clk                                                             ; FF_X22_Y1_N50       ; 74      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|clk_counter[1]~3                                                ; MLABCELL_X21_Y1_N21 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|ps2_data~1                                                      ; MLABCELL_X21_Y1_N42 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|send_data                                                       ; FF_X21_Y1_N2        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|send_data~0                                                     ; MLABCELL_X21_Y1_N27 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|send_data~1                                                     ; LABCELL_X22_Y1_N48  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|send_recieved~1                                                 ; LABCELL_X19_Y2_N51  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|send_start                                                      ; FF_X22_Y1_N34       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|LessThan0~0                                         ; LABCELL_X24_Y2_N54  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|WideOr22~0                                          ; LABCELL_X19_Y1_N9   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|WideOr22~1                                          ; LABCELL_X19_Y1_N54  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|cont_down[1]~0                                      ; MLABCELL_X21_Y2_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|cont_track_y[0]~0                                   ; LABCELL_X22_Y2_N48  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|cont_up[0]~0                                        ; LABCELL_X22_Y2_N27  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|hex_out1[1]~0                                       ; MLABCELL_X21_Y2_N9  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|hex_out4[3]~0                                       ; LABCELL_X23_Y3_N24  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|state_value_y[2]                                    ; FF_X22_Y2_N29       ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|state_value_y[3]                                    ; FF_X22_Y2_N23       ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse:u2|transmit:u0|xyb_stop                                            ; FF_X17_Y1_N41       ; 14      ; Clock, Clock enable        ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse_state_left_right.10_4123                                           ; LABCELL_X16_Y1_N15  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|mouse_state_up_down.10_4099                                              ; MLABCELL_X21_Y2_N51 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|rmb_latch[0]~_Duplicate_12                                               ; FF_X40_Y8_N47       ; 152     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_10_latch~0                                                            ; MLABCELL_X34_Y5_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_11_latch~0                                                            ; LABCELL_X40_Y7_N48  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_12_latch~0                                                            ; LABCELL_X31_Y7_N51  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_1_latch~0                                                             ; LABCELL_X40_Y7_N3   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_2_latch~0                                                             ; LABCELL_X40_Y7_N27  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_3_latch~0                                                             ; LABCELL_X40_Y7_N18  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_4_latch~0                                                             ; LABCELL_X40_Y7_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_5_latch~0                                                             ; LABCELL_X40_Y7_N9   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_6_latch~0                                                             ; MLABCELL_X39_Y7_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_7_latch~0                                                             ; MLABCELL_X39_Y7_N27 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_8_latch~0                                                             ; MLABCELL_X39_Y7_N21 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RGB_Process:p1|ui_9_latch~0                                                             ; MLABCELL_X39_Y7_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                                                   ; PIN_AB12            ; 32      ; Latch enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                                                   ; PIN_AB12            ; 161     ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SW[1]                                                                                   ; PIN_AC12            ; 36      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; aMIPI_PIXEL_CLK                                                                         ; PIN_Y17             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; aMIPI_PIXEL_CLK                                                                         ; PIN_Y17             ; 4426    ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; bMIPI_PIXEL_CLK                                                                         ; PIN_AA21            ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; orequest~1                                                                              ; LABCELL_X37_Y4_N42  ; 586     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ps2_clk                                                                                 ; PIN_AD7             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ps2_clk                                                                                 ; PIN_AD7             ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                     ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                 ; PIN_AF14                   ; 53      ; Global Clock         ; GCLK5            ; --                        ;
; SW[0]                                                                                                                                    ; PIN_AB12                   ; 161     ; Global Clock         ; GCLK4            ; --                        ;
; aMIPI_PIXEL_CLK                                                                                                                          ; PIN_Y17                    ; 4426    ; Global Clock         ; GCLK6            ; --                        ;
; bMIPI_PIXEL_CLK                                                                                                                          ; PIN_AA21                   ; 17      ; Global Clock         ; GCLK9            ; --                        ;
; ps2_clk                                                                                                                                  ; PIN_AD7                    ; 24      ; Global Clock         ; GCLK2            ; --                        ;
; video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0|video_pll2_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 2       ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------+
; Non-Global High Fan-Out Signals             ;
+-----------------------------------+---------+
; Name                              ; Fan-Out ;
+-----------------------------------+---------+
; DISPARITY:disparity|LessThan389~1 ; 768     ;
; orequest~1                        ; 586     ;
+-----------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                     ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; CSCT:acsct|linebuffer:l1|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X38_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; CSCT:acsct|linebuffer:l2|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2           ; 0     ; None ; M10K_X38_Y7_N0, M10K_X38_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; CSCT:acsct|linebuffer:l3|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X38_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; CSCT:acsct|linebuffer:l4|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2           ; 0     ; None ; M10K_X41_Y11_N0, M10K_X38_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; CSCT:acsct|linebuffer:l5|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2           ; 0     ; None ; M10K_X41_Y9_N0, M10K_X41_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; CSCT:bcsct|linebuffer:l1|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2           ; 0     ; None ; M10K_X38_Y9_N0, M10K_X38_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; CSCT:bcsct|linebuffer:l2|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2           ; 0     ; None ; M10K_X38_Y11_N0, M10K_X38_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; CSCT:bcsct|linebuffer:l3|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X41_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; CSCT:bcsct|linebuffer:l4|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2           ; 0     ; None ; M10K_X38_Y10_N0, M10K_X41_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; CSCT:bcsct|linebuffer:l5|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X41_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; DISPARITY:disparity|DISPBUFFER:n_buffer|altsyncram:altsyncram_component|altsyncram_u1u1:auto_generated|ALTSYNCRAM                        ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 256          ; 1024         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 1024                        ; 256                         ; 1024                        ; 256                         ; 262144              ; 26          ; 0     ; None ; M10K_X14_Y18_N0, M10K_X14_Y17_N0, M10K_X14_Y14_N0, M10K_X14_Y13_N0, M10K_X14_Y15_N0, M10K_X14_Y16_N0, M10K_X26_Y16_N0, M10K_X26_Y18_N0, M10K_X26_Y17_N0, M10K_X26_Y13_N0, M10K_X38_Y15_N0, M10K_X38_Y16_N0, M10K_X41_Y16_N0, M10K_X49_Y19_N0, M10K_X58_Y19_N0, M10K_X58_Y21_N0, M10K_X69_Y21_N0, M10K_X69_Y23_N0, M10K_X58_Y23_N0, M10K_X58_Y22_N0, M10K_X58_Y20_N0, M10K_X49_Y21_N0, M10K_X49_Y20_N0, M10K_X41_Y20_N0, M10K_X38_Y19_N0, M10K_X38_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; DISPARITY:disparity|DISPBUFFER:ne_buffer|altsyncram:altsyncram_component|altsyncram_u1u1:auto_generated|ALTSYNCRAM                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 256          ; 1024         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 1024                        ; 256                         ; 1024                        ; 256                         ; 262144              ; 26          ; 0     ; None ; M10K_X26_Y42_N0, M10K_X26_Y43_N0, M10K_X26_Y36_N0, M10K_X26_Y38_N0, M10K_X14_Y35_N0, M10K_X26_Y31_N0, M10K_X26_Y27_N0, M10K_X26_Y25_N0, M10K_X26_Y26_N0, M10K_X26_Y28_N0, M10K_X38_Y29_N0, M10K_X38_Y32_N0, M10K_X41_Y33_N0, M10K_X38_Y35_N0, M10K_X38_Y36_N0, M10K_X38_Y38_N0, M10K_X38_Y39_N0, M10K_X41_Y41_N0, M10K_X38_Y43_N0, M10K_X41_Y43_N0, M10K_X38_Y41_N0, M10K_X41_Y38_N0, M10K_X41_Y35_N0, M10K_X38_Y33_N0, M10K_X38_Y28_N0, M10K_X14_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; DISPARITY:disparity|DISPBUFFER:nw_buffer|altsyncram:altsyncram_component|altsyncram_u1u1:auto_generated|ALTSYNCRAM                       ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 256          ; 1024         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 1024                        ; 256                         ; 1024                        ; 256                         ; 262144              ; 26          ; 0     ; None ; M10K_X5_Y41_N0, M10K_X14_Y40_N0, M10K_X5_Y38_N0, M10K_X14_Y38_N0, M10K_X14_Y34_N0, M10K_X14_Y32_N0, M10K_X14_Y25_N0, M10K_X14_Y23_N0, M10K_X26_Y24_N0, M10K_X26_Y23_N0, M10K_X38_Y24_N0, M10K_X41_Y28_N0, M10K_X49_Y29_N0, M10K_X49_Y34_N0, M10K_X58_Y35_N0, M10K_X58_Y32_N0, M10K_X58_Y33_N0, M10K_X69_Y30_N0, M10K_X69_Y34_N0, M10K_X69_Y33_N0, M10K_X69_Y32_N0, M10K_X69_Y31_N0, M10K_X58_Y31_N0, M10K_X58_Y29_N0, M10K_X49_Y27_N0, M10K_X49_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; DISPARITY:disparity|DOUBLEDISPBUFFER:d_buffer|altsyncram:altsyncram_component|altsyncram_e2u1:auto_generated|ALTSYNCRAM                  ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 256          ; 2048         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 524288 ; 2048                        ; 64                          ; 2048                        ; 64                          ; 131072              ; 15          ; 0     ; None ; M10K_X26_Y48_N0, M10K_X26_Y41_N0, M10K_X14_Y31_N0, M10K_X14_Y33_N0, M10K_X5_Y35_N0, M10K_X14_Y36_N0, M10K_X26_Y40_N0, M10K_X26_Y39_N0, M10K_X26_Y47_N0, M10K_X14_Y42_N0, M10K_X5_Y45_N0, M10K_X14_Y45_N0, M10K_X5_Y43_N0, M10K_X26_Y44_N0, M10K_X5_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; DISPARITY:disparity|DOUBLEDISPBUFFER:l_buffer|altsyncram:altsyncram_component|altsyncram_e2u1:auto_generated|ALTSYNCRAM                  ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 256          ; 2048         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 524288 ; 2048                        ; 256                         ; 2048                        ; 256                         ; 524288              ; 52          ; 0     ; None ; M10K_X26_Y48_N0, M10K_X14_Y43_N0, M10K_X14_Y48_N0, M10K_X14_Y46_N0, M10K_X5_Y42_N0, M10K_X5_Y39_N0, M10K_X14_Y39_N0, M10K_X14_Y47_N0, M10K_X14_Y44_N0, M10K_X14_Y41_N0, M10K_X14_Y37_N0, M10K_X26_Y32_N0, M10K_X14_Y29_N0, M10K_X26_Y37_N0, M10K_X26_Y34_N0, M10K_X26_Y35_N0, M10K_X26_Y33_N0, M10K_X26_Y29_N0, M10K_X26_Y30_N0, M10K_X38_Y34_N0, M10K_X41_Y30_N0, M10K_X41_Y29_N0, M10K_X38_Y31_N0, M10K_X41_Y37_N0, M10K_X41_Y32_N0, M10K_X49_Y32_N0, M10K_X41_Y34_N0, M10K_X41_Y39_N0, M10K_X49_Y38_N0, M10K_X38_Y37_N0, M10K_X38_Y46_N0, M10K_X49_Y40_N0, M10K_X41_Y45_N0, M10K_X41_Y47_N0, M10K_X38_Y42_N0, M10K_X41_Y42_N0, M10K_X38_Y45_N0, M10K_X49_Y44_N0, M10K_X38_Y48_N0, M10K_X41_Y46_N0, M10K_X38_Y44_N0, M10K_X41_Y44_N0, M10K_X49_Y43_N0, M10K_X49_Y39_N0, M10K_X49_Y46_N0, M10K_X41_Y36_N0, M10K_X41_Y40_N0, M10K_X49_Y33_N0, M10K_X38_Y40_N0, M10K_X38_Y30_N0, M10K_X26_Y41_N0, M10K_X26_Y45_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; DISPARITY:disparity|DOUBLEWEIGHTBUFFER:p_buffer|altsyncram:altsyncram_component|altsyncram_4st1:auto_generated|ALTSYNCRAM                ; AUTO       ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 3           ; 0     ; None ; M10K_X26_Y45_N0, M10K_X26_Y46_N0, M10K_X14_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; DISPARITY:disparity|MINBUFFER:n_min_buffer|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                     ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 4                           ; 1024                        ; 4                           ; 4096                ; 1           ; 0     ; None ; M10K_X41_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; DISPARITY:disparity|MINBUFFER:ne_min_buffer|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 4                           ; 1024                        ; 4                           ; 4096                ; 2           ; 0     ; None ; M10K_X41_Y25_N0, M10K_X41_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; DISPARITY:disparity|MINBUFFER:nw_min_buffer|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                    ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 4                           ; 1024                        ; 4                           ; 4096                ; 1           ; 0     ; None ; M10K_X41_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ALTSYNCRAM                   ; M10K block ; Simple Dual Port ; Single Clock ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 10240  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 1           ; 0     ; None ; M10K_X26_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line1b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ALTSYNCRAM                   ; M10K block ; Simple Dual Port ; Dual Clocks  ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 10240  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 1           ; 0     ; None ; M10K_X38_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ALTSYNCRAM                   ; M10K block ; Simple Dual Port ; Single Clock ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 10240  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 1           ; 0     ; None ; M10K_X26_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ALTSYNCRAM                   ; M10K block ; Simple Dual Port ; Dual Clocks  ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 10240  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 1           ; 0     ; None ; M10K_X41_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3a|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ALTSYNCRAM                   ; M10K block ; Simple Dual Port ; Single Clock ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 10240  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 1           ; 0     ; None ; M10K_X26_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line3b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ALTSYNCRAM                   ; M10K block ; Simple Dual Port ; Dual Clocks  ; 1024         ; 10           ; 1024         ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 10240  ; 1024                        ; 10                          ; 1024                        ; 10                          ; 10240               ; 1           ; 0     ; None ; M10K_X38_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RECTIFY:rectifier|RECTBUFFER:buffer_a|altsyncram:altsyncram_component|altsyncram_kst1:auto_generated|ALTSYNCRAM                          ; AUTO       ; Simple Dual Port ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0     ; None ; M10K_X26_Y8_N0, M10K_X26_Y9_N0, M10K_X14_Y9_N0, M10K_X14_Y10_N0, M10K_X26_Y11_N0, M10K_X26_Y10_N0, M10K_X14_Y11_N0, M10K_X14_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row10|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 9           ; 0     ; None ; M10K_X58_Y1_N0, M10K_X49_Y6_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X58_Y9_N0, M10K_X58_Y3_N0, M10K_X58_Y10_N0, M10K_X58_Y5_N0, M10K_X41_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row1|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 13          ; 0     ; None ; M10K_X49_Y6_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X58_Y9_N0, M10K_X58_Y3_N0, M10K_X58_Y8_N0, M10K_X58_Y7_N0, M10K_X69_Y5_N0, M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X41_Y7_N0, M10K_X41_Y8_N0, M10K_X49_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row2|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 12          ; 0     ; None ; M10K_X49_Y6_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X58_Y9_N0, M10K_X58_Y3_N0, M10K_X58_Y10_N0, M10K_X58_Y8_N0, M10K_X58_Y7_N0, M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X41_Y8_N0, M10K_X49_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row3|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 11          ; 0     ; None ; M10K_X49_Y6_N0, M10K_X69_Y11_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X58_Y3_N0, M10K_X58_Y10_N0, M10K_X58_Y8_N0, M10K_X58_Y7_N0, M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X41_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row4|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 13          ; 0     ; None ; M10K_X49_Y6_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X58_Y9_N0, M10K_X58_Y3_N0, M10K_X58_Y10_N0, M10K_X58_Y8_N0, M10K_X58_Y7_N0, M10K_X69_Y5_N0, M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X41_Y8_N0, M10K_X49_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row5|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 3           ; 0     ; None ; M10K_X41_Y5_N0, M10K_X41_Y6_N0, M10K_X49_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row6|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 3           ; 0     ; None ; M10K_X41_Y7_N0, M10K_X41_Y4_N0, M10K_X41_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row7|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X49_Y4_N0, M10K_X58_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row8|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X49_Y3_N0, M10K_X58_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|M10K_BLOCK:row9|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X49_Y2_N0, M10K_X58_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row10|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 7           ; 0     ; None ; M10K_X69_Y8_N0, M10K_X69_Y9_N0, M10K_X69_Y7_N0, M10K_X69_Y4_N0, M10K_X69_Y3_N0, M10K_X69_Y6_N0, M10K_X58_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row1|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 11          ; 0     ; None ; M10K_X69_Y9_N0, M10K_X69_Y7_N0, M10K_X69_Y4_N0, M10K_X69_Y3_N0, M10K_X76_Y7_N0, M10K_X49_Y9_N0, M10K_X69_Y6_N0, M10K_X69_Y2_N0, M10K_X76_Y4_N0, M10K_X69_Y14_N0, M10K_X76_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row2|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 10          ; 0     ; None ; M10K_X69_Y9_N0, M10K_X69_Y7_N0, M10K_X69_Y4_N0, M10K_X69_Y3_N0, M10K_X76_Y7_N0, M10K_X49_Y9_N0, M10K_X69_Y6_N0, M10K_X69_Y2_N0, M10K_X69_Y14_N0, M10K_X76_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row3|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 8           ; 0     ; None ; M10K_X69_Y9_N0, M10K_X69_Y7_N0, M10K_X69_Y4_N0, M10K_X69_Y3_N0, M10K_X76_Y7_N0, M10K_X69_Y6_N0, M10K_X69_Y2_N0, M10K_X76_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row4|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 10          ; 0     ; None ; M10K_X69_Y9_N0, M10K_X69_Y7_N0, M10K_X69_Y4_N0, M10K_X69_Y3_N0, M10K_X76_Y7_N0, M10K_X49_Y9_N0, M10K_X69_Y6_N0, M10K_X69_Y2_N0, M10K_X69_Y14_N0, M10K_X76_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row5|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X76_Y3_N0, M10K_X76_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row6|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 3           ; 0     ; None ; M10K_X76_Y4_N0, M10K_X76_Y5_N0, M10K_X69_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row7|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 3           ; 0     ; None ; M10K_X58_Y5_N0, M10K_X76_Y9_N0, M10K_X69_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row8|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 3           ; 0     ; None ; M10K_X76_Y2_N0, M10K_X76_Y8_N0, M10K_X69_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|M10K_BLOCK:row9|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X69_Y5_N0, M10K_X69_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row10|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 8           ; 0     ; None ; M10K_X49_Y11_N0, M10K_X49_Y15_N0, M10K_X49_Y13_N0, M10K_X49_Y12_N0, M10K_X41_Y12_N0, M10K_X58_Y12_N0, M10K_X69_Y2_N0, M10K_X58_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row1|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 11          ; 0     ; None ; M10K_X49_Y11_N0, M10K_X49_Y15_N0, M10K_X49_Y13_N0, M10K_X49_Y12_N0, M10K_X41_Y12_N0, M10K_X69_Y15_N0, M10K_X69_Y16_N0, M10K_X58_Y13_N0, M10K_X69_Y14_N0, M10K_X58_Y15_N0, M10K_X49_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row2|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 10          ; 0     ; None ; M10K_X49_Y11_N0, M10K_X49_Y15_N0, M10K_X49_Y13_N0, M10K_X49_Y12_N0, M10K_X41_Y12_N0, M10K_X69_Y15_N0, M10K_X58_Y12_N0, M10K_X58_Y13_N0, M10K_X58_Y15_N0, M10K_X49_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row3|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 9           ; 0     ; None ; M10K_X49_Y11_N0, M10K_X49_Y15_N0, M10K_X49_Y13_N0, M10K_X49_Y12_N0, M10K_X41_Y12_N0, M10K_X69_Y15_N0, M10K_X69_Y16_N0, M10K_X58_Y13_N0, M10K_X69_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row4|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 10          ; 0     ; None ; M10K_X49_Y11_N0, M10K_X49_Y15_N0, M10K_X49_Y13_N0, M10K_X49_Y12_N0, M10K_X41_Y12_N0, M10K_X69_Y15_N0, M10K_X58_Y12_N0, M10K_X58_Y13_N0, M10K_X58_Y15_N0, M10K_X49_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row5|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X58_Y14_N0, M10K_X41_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row6|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X58_Y16_N0, M10K_X58_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row7|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X58_Y11_N0, M10K_X58_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row8|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 3           ; 0     ; None ; M10K_X41_Y13_N0, M10K_X41_Y14_N0, M10K_X58_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|M10K_BLOCK:row9|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X49_Y9_N0, M10K_X49_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row10|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 9           ; 0     ; None ; M10K_X69_Y12_N0, M10K_X69_Y10_N0, M10K_X69_Y11_N0, M10K_X49_Y5_N0, M10K_X58_Y9_N0, M10K_X58_Y3_N0, M10K_X58_Y10_N0, M10K_X58_Y4_N0, M10K_X69_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row1|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 13          ; 0     ; None ; M10K_X69_Y10_N0, M10K_X69_Y11_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X58_Y9_N0, M10K_X58_Y10_N0, M10K_X58_Y8_N0, M10K_X58_Y7_N0, M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X76_Y11_N0, M10K_X41_Y8_N0, M10K_X76_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row2|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 14          ; 0     ; None ; M10K_X69_Y12_N0, M10K_X69_Y10_N0, M10K_X69_Y11_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X58_Y9_N0, M10K_X58_Y3_N0, M10K_X58_Y10_N0, M10K_X58_Y8_N0, M10K_X58_Y7_N0, M10K_X58_Y4_N0, M10K_X58_Y2_N0, M10K_X41_Y8_N0, M10K_X76_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row3|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 11          ; 0     ; None ; M10K_X69_Y10_N0, M10K_X49_Y2_N0, M10K_X69_Y11_N0, M10K_X49_Y8_N0, M10K_X58_Y9_N0, M10K_X58_Y3_N0, M10K_X58_Y10_N0, M10K_X58_Y8_N0, M10K_X58_Y5_N0, M10K_X58_Y6_N0, M10K_X76_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row4|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 13          ; 0     ; None ; M10K_X69_Y10_N0, M10K_X69_Y11_N0, M10K_X49_Y8_N0, M10K_X49_Y5_N0, M10K_X58_Y9_N0, M10K_X58_Y3_N0, M10K_X58_Y10_N0, M10K_X58_Y8_N0, M10K_X58_Y7_N0, M10K_X58_Y5_N0, M10K_X58_Y2_N0, M10K_X41_Y8_N0, M10K_X76_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row5|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 3           ; 0     ; None ; M10K_X69_Y16_N0, M10K_X76_Y16_N0, M10K_X76_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row6|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 3           ; 0     ; None ; M10K_X76_Y11_N0, M10K_X76_Y15_N0, M10K_X41_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row7|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 3           ; 0     ; None ; M10K_X69_Y15_N0, M10K_X76_Y14_N0, M10K_X49_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row8|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X76_Y13_N0, M10K_X76_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|M10K_BLOCK:row9|altsyncram:altsyncram_component|altsyncram_amn1:auto_generated|ALTSYNCRAM  ; M10K block ; Single Port      ; Single Clock ; 1024         ; 17           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 17408  ; 1024                        ; 17                          ; --                          ; --                          ; 17408               ; 2           ; 0     ; None ; M10K_X69_Y13_N0, M10K_X69_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; SOBELMAG:asobel|linebuffer:l1|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 3           ; 0     ; None ; M10K_X38_Y17_N0, M10K_X26_Y12_N0, M10K_X14_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; SOBELMAG:asobel|linebuffer:l2|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X14_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; SOBELMAG:asobel|linebuffer:l3|altsyncram:altsyncram_component|altsyncram_krt1:auto_generated|ALTSYNCRAM                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 3           ; 0     ; None ; M10K_X38_Y17_N0, M10K_X26_Y12_N0, M10K_X14_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Fitter DSP Block Usage Summary                         ;
+------------------------------------------+-------------+
; Statistic                                ; Number Used ;
+------------------------------------------+-------------+
; Two Independent 18x18                    ; 6           ;
; Independent 18x18 plus 36                ; 22          ;
; Sum of two 18x18                         ; 2           ;
; Independent 27x27                        ; 2           ;
; Total number of DSP blocks               ; 32          ;
;                                          ;             ;
; Fixed Point Unsigned Multiplier          ; 34          ;
; Fixed Point Dedicated Output Adder Chain ; 1           ;
+------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                    ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; RGB_Process:p1|rgb_contrast:contrastb|Mult2~8           ; Two Independent 18x18     ; DSP_X20_Y6_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrasta|Mult2~8           ; Two Independent 18x18     ; DSP_X32_Y4_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrastb|Mult1~8           ; Two Independent 18x18     ; DSP_X32_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrasta|Mult1~8           ; Two Independent 18x18     ; DSP_X32_Y12_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrastb|Mult0~8           ; Two Independent 18x18     ; DSP_X32_Y16_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrasta|Mult0~8           ; Two Independent 18x18     ; DSP_X20_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrasta|Mult2~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X32_Y2_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrastb|Mult2~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X20_Y2_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|grayscale:graya|Add0~8                   ; Sum of two 18x18          ; DSP_X20_Y4_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|grayscale:grayb|Add0~8                   ; Sum of two 18x18          ; DSP_X32_Y6_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrasta|Mult1~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X32_Y14_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrastb|Mult1~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X32_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrasta|Mult0~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X20_Y8_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|rgb_contrast:contrastb|Mult0~mult_hlmac  ; Independent 18x18 plus 36 ; DSP_X32_Y18_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|Mult3~mac ; Independent 18x18 plus 36 ; DSP_X86_Y12_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|Mult3~mac ; Independent 18x18 plus 36 ; DSP_X54_Y2_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|Mult3~mac ; Independent 18x18 plus 36 ; DSP_X86_Y8_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|Mult3~mac ; Independent 18x18 plus 36 ; DSP_X54_Y10_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X86_Y14_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X54_Y4_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X86_Y6_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X54_Y12_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|Mult1~mac ; Independent 18x18 plus 36 ; DSP_X86_Y16_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|Mult1~mac ; Independent 18x18 plus 36 ; DSP_X54_Y6_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SOBELMAG:asobel|Mult1~8                                 ; Independent 27x27         ; DSP_X20_Y12_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; yes                          ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|Mult1~mac ; Independent 18x18 plus 36 ; DSP_X86_Y2_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|Mult1~mac ; Independent 18x18 plus 36 ; DSP_X54_Y14_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_bR|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X86_Y10_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aB|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X54_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; SOBELMAG:asobel|Mult0~8                                 ; Independent 27x27         ; DSP_X20_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aG|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X86_Y4_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RGB_Process:p1|gaussian_blur:gaussian_blur_aR|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X54_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 67,050 / 289,320 ( 23 % ) ;
; C12 interconnects                           ; 730 / 13,420 ( 5 % )      ;
; C2 interconnects                            ; 17,880 / 119,108 ( 15 % ) ;
; C4 interconnects                            ; 10,975 / 56,300 ( 19 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 7,451 / 289,320 ( 3 % )   ;
; Global clocks                               ; 6 / 16 ( 38 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 16,838 / 84,580 ( 20 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,219 / 12,676 ( 10 % )   ;
; R14/C12 interconnect drivers                ; 1,717 / 20,720 ( 8 % )    ;
; R3 interconnects                            ; 25,619 / 130,992 ( 20 % ) ;
; R6 interconnects                            ; 40,159 / 266,960 ( 15 % ) ;
; Spine clocks                                ; 21 / 360 ( 6 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 147       ; 0            ; 147       ; 0            ; 0            ; 147       ; 147       ; 0            ; 147       ; 147       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 147          ; 0         ; 147          ; 147          ; 0         ; 0         ; 147          ; 0         ; 0         ; 147          ; 147          ; 147          ; 147          ; 147          ; 147          ; 147          ; 147          ; 147          ; 147          ; 145          ; 147          ; 147          ; 147          ; 147          ; 147          ; 147          ; 147          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_REFCLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_REFCLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aCAMERA_PWDN_n     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_RESET_n      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bCAMERA_PWDN_n     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_RESET_n      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_CS_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_MCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_CS_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_MCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_VS     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2_data           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bCAMERA_I2C_SCL    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bCAMERA_I2C_SDA    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aCAMERA_I2C_SCL    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aCAMERA_I2C_SDA    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_I2C_SCL      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_I2C_SDA      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_I2C_SCL      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_I2C_SDA      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2_clk2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2_data2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_CLK    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_HS     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_VS     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_HS     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_CLK    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[3]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[2]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[4]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[5]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[6]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[7]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[7]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[8]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[8]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[9]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[9]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aMIPI_PIXEL_D[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; bMIPI_PIXEL_D[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 2.0               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Register                                                                   ; Destination Register                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; RGB_Process:p1|mouse:u2|clk_div[14]                                               ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[13]                                               ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[15]                                               ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[10]                                               ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[12]                                               ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[9]                                                ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[8]                                                ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[7]                                                ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[6]                                                ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[4]                                                ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[3]                                                ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[5]                                                ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk_div[11]                                               ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; RGB_Process:p1|mouse:u2|clk                                                       ; RGB_Process:p1|mouse:u2|clk                                                       ; 0.082             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[19] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.079             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[7]  ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.079             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[27] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.077             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[18] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.067             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[15] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.064             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[1]  ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.064             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[9]  ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.063             ;
; RGB_Process:p1|mouse:u2|clk_div[1]                                                ; RGB_Process:p1|mouse:u2|clk_div[14]                                               ; 0.063             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[29] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.062             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[21] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.062             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[12] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.060             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[8]  ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.059             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[20] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.058             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[5]  ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.058             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[25] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.057             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[28] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.056             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[13] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.055             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[3]  ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.054             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[23] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.052             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[6]  ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.051             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[16] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.050             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[26] ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.048             ;
; RGB_Process:p1|mouse:u2|clk_div[0]                                                ; RGB_Process:p1|mouse:u2|clk_div[14]                                               ; 0.037             ;
; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[0]  ; MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CLK_DELAY[31] ; 0.036             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 38 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SOC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0|video_pll2_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: d:/intelfpga/20.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0|video_pll2_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): video_pll2:MIPI_clk|video_pll2_video_pll_0:video_pll_0|video_pll2_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 5 clocks (5 global)
    Info (11162): aMIPI_PIXEL_CLK~inputCLKENA0 with 7228 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): CLOCK_50~inputCLKENA0 with 48 fanout uses global clock CLKCTRL_G5
    Info (11162): bMIPI_PIXEL_CLK~inputCLKENA0 with 44 fanout uses global clock CLKCTRL_G9
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): SW[0]~inputCLKENA0 with 143 fanout uses global clock CLKCTRL_G4
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): ps2_clk~inputCLKENA0 with 23 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 4 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver ps2_clk~inputCLKENA0, placed at CLKCTRL_G2
        Info (179012): Refclk input I/O pad ps2_clk is placed onto PIN_AD7
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver aMIPI_PIXEL_CLK~inputCLKENA0, placed at CLKCTRL_G6
        Info (179012): Refclk input I/O pad aMIPI_PIXEL_CLK is placed onto PIN_Y17
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver SW[0]~inputCLKENA0, placed at CLKCTRL_G4
        Info (179012): Refclk input I/O pad SW[0] is placed onto PIN_AB12
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver bMIPI_PIXEL_CLK~inputCLKENA0, placed at CLKCTRL_G9
        Info (179012): Refclk input I/O pad bMIPI_PIXEL_CLK is placed onto PIN_AA21
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 47 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'DE1_SOC.SDC'
Warning (332174): Ignored filter at DE1_SOC.sdc(24): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 24
Warning (332049): Ignored create_clock at DE1_SOC.sdc(24): Argument <targets> is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 24
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck} File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 24
Warning (332174): Ignored filter at DE1_SOC.sdc(25): altera_reserved_tdi could not be matched with a port File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 25
Warning (332174): Ignored filter at DE1_SOC.sdc(25): altera_reserved_tck could not be matched with a clock File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 25
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(25): Argument <targets> is an empty collection File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 25
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 25
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(25): Argument -clock is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 25
Warning (332174): Ignored filter at DE1_SOC.sdc(26): altera_reserved_tms could not be matched with a port File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 26
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(26): Argument <targets> is an empty collection File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 26
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 26
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(26): Argument -clock is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 26
Warning (332174): Ignored filter at DE1_SOC.sdc(27): altera_reserved_tdo could not be matched with a port File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 27
Warning (332049): Ignored set_output_delay at DE1_SOC.sdc(27): Argument <targets> is an empty collection File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 27
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 27
Warning (332049): Ignored set_output_delay at DE1_SOC.sdc(27): Argument -clock is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 27
Warning (332174): Ignored filter at DE1_SOC.sdc(30): u0|pll_sys|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 30
Warning (332049): Ignored create_generated_clock at DE1_SOC.sdc(30): Argument -source is an empty collection File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 30
    Info (332050): create_generated_clock -source [get_pins { u0|pll_sys|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk }] \
                      -name clk_vga_ext [get_ports {VGA_CLK}] -invert File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 30
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 15 -duty_cycle 50.00 -name {MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE1_SOC.sdc(60): MIPI_PIXEL_D[*] could not be matched with a port File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 60
Warning (332174): Ignored filter at DE1_SOC.sdc(60): MIPI_PIXEL_HS could not be matched with a port File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 60
Warning (332174): Ignored filter at DE1_SOC.sdc(60): MIPI_PIXEL_VS could not be matched with a port File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 60
Warning (332174): Ignored filter at DE1_SOC.sdc(60): MIPI_PIXEL_CLK_ext could not be matched with a clock File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 60
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(60): Argument <targets> is an empty collection File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 60
    Info (332050): set_input_delay -max 6.1 -clock  MIPI_PIXEL_CLK_ext  [get_ports {MIPI_PIXEL_VS MIPI_PIXEL_HS MIPI_PIXEL_D[*]}] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 60
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(60): Argument -clock is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 60
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(61): Argument <targets> is an empty collection File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 61
    Info (332050): set_input_delay -min 0.9 -clock  MIPI_PIXEL_CLK_ext  [get_ports {MIPI_PIXEL_VS MIPI_PIXEL_HS MIPI_PIXEL_D[*]}] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 61
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(61): Argument -clock is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 61
Warning (332174): Ignored filter at DE1_SOC.sdc(81): aMIPI_PIXEL_CLK_ext could not be matched with a clock File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 81
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(81): Argument -clock is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 81
    Info (332050): set_input_delay -max 6.1 -clock  aMIPI_PIXEL_CLK_ext  [get_ports {aMIPI_PIXEL_VS aMIPI_PIXEL_HS aMIPI_PIXEL_D[*]}] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 81
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(82): Argument -clock is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 82
    Info (332050): set_input_delay -min 0.9 -clock  aMIPI_PIXEL_CLK_ext  [get_ports {aMIPI_PIXEL_VS aMIPI_PIXEL_HS aMIPI_PIXEL_D[*]}] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 82
Warning (332174): Ignored filter at DE1_SOC.sdc(83): bMIPI_PIXEL_CLK_ext could not be matched with a clock File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 83
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(83): Argument -clock is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 83
    Info (332050): set_input_delay -max 6.1 -clock  bMIPI_PIXEL_CLK_ext  [get_ports {bMIPI_PIXEL_VS bMIPI_PIXEL_HS bMIPI_PIXEL_D[*]}] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 83
Warning (332049): Ignored set_input_delay at DE1_SOC.sdc(84): Argument -clock is not an object ID File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 84
    Info (332050): set_input_delay -min 0.9 -clock  bMIPI_PIXEL_CLK_ext  [get_ports {bMIPI_PIXEL_VS bMIPI_PIXEL_HS bMIPI_PIXEL_D[*]}] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 84
Warning (332174): Ignored filter at DE1_SOC.sdc(93): u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 93
Warning (332174): Ignored filter at DE1_SOC.sdc(94): MIPI_PIXEL_CLK could not be matched with a clock File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 94
Warning (332049): Ignored set_clock_groups at DE1_SOC.sdc(93): Argument -group with value [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 93
    Info (332050): set_clock_groups -asynchronous -group [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                               -group [get_clocks {MIPI_PIXEL_CLK}] File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 93
Warning (332049): Ignored set_clock_groups at DE1_SOC.sdc(93): Argument -group with value [get_clocks {MIPI_PIXEL_CLK}] contains zero elements File: C:/Users/deval/Desktop/181dualcam/DE1_SOC.sdc Line: 93
Warning (332060): Node: aMIPI_PIXEL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_G[1]~reg0 is being clocked by aMIPI_PIXEL_CLK
Warning (332060): Node: RAWDATA_TO_RGB:rawtorgb|oT[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch RAWDATA_TO_RGB:rawtorgb|bD0[3] is being clocked by RAWDATA_TO_RGB:rawtorgb|oT[0]
Warning (332060): Node: SW[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch RAWDATA_TO_RGB:rawtorgb|aVSold~1 is being clocked by SW[0]
Warning (332060): Node: RGB_Process:p1|clk[18] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register RGB_Process:p1|ui_11_latch is being clocked by RGB_Process:p1|clk[18]
Warning (332060): Node: RGB_Process:p1|mouse:u2|transmit:u0|hex_out2[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch RGB_Process:p1|mouse_state_left_right.00_4139 is being clocked by RGB_Process:p1|mouse:u2|transmit:u0|hex_out2[0]
Warning (332060): Node: RGB_Process:p1|mouse:u2|clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register RGB_Process:p1|mouse:u2|transmit:u0|hex_out2[6] is being clocked by RGB_Process:p1|mouse:u2|clk
Warning (332060): Node: ps2_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register RGB_Process:p1|mouse:u2|transmit:u0|xyb_stop is being clocked by ps2_clk
Warning (332060): Node: RGB_Process:p1|mouse:u2|transmit:u0|xyb_stop was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register RGB_Process:p1|mouse:u2|transmit:u0|counter_xy[0] is being clocked by RGB_Process:p1|mouse:u2|transmit:u0|xyb_stop
Warning (332060): Node: RGB_Process:p1|mouse:u2|transmit:u0|hex_out0[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch RGB_Process:p1|mouse_state_up_down.10_4099 is being clocked by RGB_Process:p1|mouse:u2|transmit:u0|hex_out0[0]
Warning (332060): Node: bMIPI_PIXEL_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register RAWDATA_TO_RGB:rawtorgb|LINEBUFFER_RD:line2b|altsyncram:altsyncram_component|altsyncram_rqr1:auto_generated|ram_block1a7~porta_memory_reg is being clocked by bMIPI_PIXEL_CLK
Warning (332060): Node: MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|ST[3] is being clocked by MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|MIPI_BRIDGE_CONFIG_RELEASE is being clocked by MIPI_BRIDGE_CAMERA_Config:bcfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|ST[3] is being clocked by MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|MIPI_BRIDGE_CONFIG_RELEASE is being clocked by MIPI_BRIDGE_CAMERA_Config:acfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   50.000 MIPI_clk|video_pll_0|video_pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 80 registers into blocks of type DSP block
    Extra Info (176220): Created 80 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:24
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 15% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:18
Info (11888): Total time spent on timing analysis during the Fitter is 9.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:56
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 6 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin bCAMERA_I2C_SCL has a permanently enabled output enable File: C:/Users/deval/Desktop/181dualcam/de1_soc.v Line: 63
    Info (169065): Pin aCAMERA_I2C_SCL has a permanently enabled output enable File: C:/Users/deval/Desktop/181dualcam/de1_soc.v Line: 48
    Info (169065): Pin aMIPI_I2C_SCL has a permanently enabled output enable File: C:/Users/deval/Desktop/181dualcam/de1_soc.v Line: 52
    Info (169065): Pin bMIPI_I2C_SCL has a permanently enabled output enable File: C:/Users/deval/Desktop/181dualcam/de1_soc.v Line: 67
    Info (169065): Pin ps2_clk2 has a permanently disabled output enable File: C:/Users/deval/Desktop/181dualcam/de1_soc.v Line: 30
    Info (169065): Pin ps2_data2 has a permanently disabled output enable File: C:/Users/deval/Desktop/181dualcam/de1_soc.v Line: 32
Info (144001): Generated suppressed messages file C:/Users/deval/Desktop/181dualcam/DE1_SOC.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 58 warnings
    Info: Peak virtual memory: 7554 megabytes
    Info: Processing ended: Tue Jun 11 15:14:43 2024
    Info: Elapsed time: 00:05:06
    Info: Total CPU time (on all processors): 00:07:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/deval/Desktop/181dualcam/DE1_SOC.fit.smsg.


