//Verilog instantiation template

Clarity _inst (.IDDR_datain(), .IDDR_q(), .IDDR_alignwd(), .IDDR_clkin(), 
        .IDDR_ready(), .IDDR_sclk(), .IDDR_start(), .IDDR_sync_clk(), 
        .IDDR_sync_reset(), .PLL_SerDes_PHASESEL(), .PLL_SerDes_CLKI(), 
        .PLL_SerDes_CLKOP(), .PLL_SerDes_CLKOS(), .PLL_SerDes_CLKOS2(), 
        .PLL_SerDes_CLKOS3(), .PLL_SerDes_LOCK(), .PLL_SerDes_PHASEDIR(), 
        .PLL_SerDes_PHASELOADREG(), .PLL_SerDes_PHASESTEP(), .PLL_DSP_CLKI(), 
        .PLL_DSP_CLKOP(), .PLL_DSP_CLKOS(), .Dummy_slice_AA(), .Dummy_slice_AB(), 
        .Dummy_slice_AMuxsel(), .Dummy_slice_BA(), .Dummy_slice_BB(), 
        .Dummy_slice_BMuxsel(), .Dummy_slice_C(), .Dummy_slice_CMuxsel(), 
        .Dummy_slice_Cin(), .Dummy_slice_Opcode(), .Dummy_slice_Result(), 
        .Dummy_slice_SROA(), .Dummy_slice_SROB(), .Dummy_slice_CE0(), 
        .Dummy_slice_CLK0(), .Dummy_slice_EQOM(), .Dummy_slice_EQPAT(), 
        .Dummy_slice_EQPATB(), .Dummy_slice_EQZ(), .Dummy_slice_EQZM(), 
        .Dummy_slice_OVER(), .Dummy_slice_RST0(), .Dummy_slice_SignCin(), 
        .Dummy_slice_SignR(), .Dummy_slice_UNDER());