import{o as a,c as l,k as e,q as s,s as n,A as o,e as i}from"./modules/vue-CzHRG3tJ.js";import{I as d}from"./slidev/two-cols-header-Bsb5_QQ0.js";import{_ as c,dI as t}from"./index-Bxv0B-Cu.js";import{p as m,u,f as p}from"./slidev/context-BRdP0yFI.js";import"./modules/shiki-C5i64R19.js";const _="/logica/3_6.png",g=i("h2",null,"Ora tocca a te",-1),f=i("p",null,"Costruire una gerarchia di tali dispositivi di memoria, tutti larghi 16 bit, ma di dimensioni variabili: unità RAM8, RAM64, RAM512, RAM4K e RAM16K. Tutti questi chip di memoria hanno esattamente la stessa API, e quindi li descriviamo in un unico diagramma parametrico",-1),h=i("p",null,"La logica di accesso diretto della RAM selezionerà il registro numero m, che poi emetterà il suo valore di output al pin di output della RAM. Questa è un’operazione combinatoria, indipen- dente dal clock.",-1),v=i("p",null,[i("img",{src:_,alt:"dflipflop"})],-1),A=i("p",null,"Leggi: Per leggere il contenuto del registro numero m, inseriamo m nell’input dell’indirizzo.",-1),z=i("p",null,"Scrivi: Per scrivere un nuovo valore di dati d nel registro numero m, inseriamo m nel input dell’indirizzo, d nell’input in, e affermiamo il bit di input di load. Questo fa sì che la logica di accesso diretto della RAM selezioni il registro numero m, e il bit di carico lo abiliti. Nel prossimo ciclo di clock, il registro selezionato si impegnerà con il nuovo valore (d), e l’ output della RAM inizierà a emetterlo.",-1),R={__name:"222",setup(M){return m(t),u(),(P,b)=>(a(),l(d,s(n(o(p)(o(t),221))),{right:e(r=>[v]),left:e(r=>[A,z]),default:e(()=>[g,f,h]),_:1},16))}},C=c(R,[["__file","/@slidev/slides/222.md"]]);export{C as default};
