<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
Max Top 5 critical clocks will be reported. For rest user needs to refer to Detailed report
*******************************************************************************************-->
<report_table display_priority="2" name="Timing Summary">
<report_link name="Detailed report">
<data>C:\repo2\gpb\dmd\P1060973_FPGA\synthesis\synlog\top_fpga_mapper.srr</data>
<title>START OF TIMING REPORT</title>
</report_link>
<row>
<data tcl_name="clock_name">Clock Name</data>
<data tcl_name="req_freq">Req Freq</data>
<data tcl_name="est_freq">Est Freq</data>
<data tcl_name="slack">Slack</data>
</row>
<row>
<data>ADC_ADS8864_IF|ram_wr_clk_inferred_clock</data>
<data>100.0 MHz</data>
<data>NA</data>
<data>NA</data>
</row>
<row>
<data>CLOCK_DIV_9|N_17_inferred_clock</data>
<data>100.0 MHz</data>
<data>220.4 MHz</data>
<data>2.731</data>
</row>
<row>
<data>CLOCK_DIV_10|N_17_inferred_clock</data>
<data>100.0 MHz</data>
<data>252.6 MHz</data>
<data>6.041</data>
</row>
<row>
<data>CLOCK_DIV_11_0|N_17_inferred_clock</data>
<data>100.0 MHz</data>
<data>216.5 MHz</data>
<data>5.380</data>
</row>
<row>
<data>CLOCK_DIV_11_1|N_17_inferred_clock</data>
<data>100.0 MHz</data>
<data>216.5 MHz</data>
<data>5.380</data>
</row>
<row>
<data>CLOCK_DIV_11_2|N_17_inferred_clock</data>
<data>100.0 MHz</data>
<data>216.5 MHz</data>
<data>5.380</data>
</row>
<row>
<data>CLOCK_DIV_11_3|N_17_inferred_clock</data>
<data>100.0 MHz</data>
<data>216.5 MHz</data>
<data>5.380</data>
</row>
<row>
<data>CLOCK_DIV_11_4|N_17_inferred_clock</data>
<data>100.0 MHz</data>
<data>216.5 MHz</data>
<data>5.380</data>
</row>
<row>
<data>CLOCK_DIV_11_5|N_17_inferred_clock</data>
<data>100.0 MHz</data>
<data>216.5 MHz</data>
<data>5.380</data>
</row>
<row>
<data>CLOCK_DIV_11_6|N_17_inferred_clock</data>
<data>100.0 MHz</data>
<data>252.6 MHz</data>
<data>6.041</data>
</row>
<row>
<data>top|DBUG_HEADER10</data>
<data>100.0 MHz</data>
<data>405.1 MHz</data>
<data>7.531</data>
</row>
<row>
<data>top|FPGA_100M_CLK</data>
<data>100.0 MHz</data>
<data>115.0 MHz</data>
<data>0.653</data>
</row>
</report_table>
