# Generated by Yosys 0.45+139 (git sha1 4d581a97d, clang++ 14.0.0-1ubuntu1.1 -fPIC -O3)
autoidx 169
attribute \keep 1
attribute \hdlname "fifo_buffer"
attribute \top 1
attribute \src "input_fifo.sv:1.1-62.10"
module \fifo_buffer
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 3 $0$memwr$\FIFO$input_fifo.sv:31$4_ADDR[2:0]$10
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 32 $0$memwr$\FIFO$input_fifo.sv:31$4_DATA[31:0]$11
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 32 $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 3 $0\count[2:0]
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 3 $0\read_addr[2:0]
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 3 $0\write_addr[2:0]
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 3 $2$memwr$\FIFO$input_fifo.sv:31$4_ADDR[2:0]$16
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 32 $2$memwr$\FIFO$input_fifo.sv:31$4_DATA[31:0]$17
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 32 $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 3 $3$memwr$\FIFO$input_fifo.sv:31$4_ADDR[2:0]$21
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 32 $3$memwr$\FIFO$input_fifo.sv:31$4_DATA[31:0]$22
  attribute \src "input_fifo.sv:23.5-47.8"
  wire width 32 $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23
  wire width 3 $add$input_fifo.sv:32$24_Y
  attribute \src "input_fifo.sv:33.26-33.35"
  attribute \unused_bits "3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $add$input_fifo.sv:33$25_Y
  wire width 3 $add$input_fifo.sv:36$29_Y
  wire width 4 $add$input_fifo.sv:58$50_Y
  attribute \src "input_fifo.sv:58.34-58.44"
  wire $eq$input_fifo.sv:58$47_Y
  attribute \src "input_fifo.sv:58.48-58.69"
  wire $eq$input_fifo.sv:58$48_Y
  attribute \src "input_fifo.sv:58.73-58.98"
  wire $eq$input_fifo.sv:58$51_Y
  attribute \src "input_fifo.sv:58.102-58.127"
  wire $eq$input_fifo.sv:58$54_Y
  attribute \src "input_fifo.sv:54.48-54.58"
  wire $ge$input_fifo.sv:54$39_Y
  attribute \src "input_fifo.sv:55.35-55.49"
  wire $ge$input_fifo.sv:55$41_Y
  attribute \src "input_fifo.sv:56.35-56.50"
  wire $ge$input_fifo.sv:56$44_Y
  attribute \src "input_fifo.sv:35.29-35.38"
  wire $gt$input_fifo.sv:35$27_Y
  attribute \src "input_fifo.sv:30.23-30.33"
  wire $le$input_fifo.sv:30$19_Y
  attribute \src "input_fifo.sv:55.53-55.67"
  wire $le$input_fifo.sv:55$42_Y
  attribute \src "input_fifo.sv:56.54-56.69"
  wire $le$input_fifo.sv:56$45_Y
  attribute \src "input_fifo.sv:30.17-30.33"
  wire $logic_and$input_fifo.sv:30$20_Y
  attribute \src "input_fifo.sv:35.22-35.38"
  wire $logic_and$input_fifo.sv:35$28_Y
  attribute \src "input_fifo.sv:54.34-54.58"
  wire $logic_and$input_fifo.sv:54$40_Y
  attribute \src "input_fifo.sv:55.35-55.67"
  wire $logic_and$input_fifo.sv:55$43_Y
  attribute \src "input_fifo.sv:56.35-56.69"
  wire $logic_and$input_fifo.sv:56$46_Y
  attribute \src "input_fifo.sv:35.22-35.25"
  wire $logic_not$input_fifo.sv:35$26_Y
  attribute \src "input_fifo.sv:58.34-58.69"
  wire $logic_or$input_fifo.sv:58$49_Y
  attribute \src "input_fifo.sv:58.34-58.98"
  wire $logic_or$input_fifo.sv:58$52_Y
  attribute \src "input_fifo.sv:58.34-58.127"
  wire $logic_or$input_fifo.sv:58$55_Y
  attribute \src "input_fifo.sv:19.26-19.30"
  wire width 32 $memrd$\FIFO$input_fifo.sv:19$7_DATA
  attribute \src "input_fifo.sv:0.0-0.0"
  wire width 3 $past$input_fifo.sv:58$1$0
  attribute \src "input_fifo.sv:0.0-0.0"
  wire width 3 $past$input_fifo.sv:58$2$0
  attribute \src "input_fifo.sv:0.0-0.0"
  wire width 3 $past$input_fifo.sv:58$3$0
  wire width 3 $procmux$122_Y
  wire width 3 $procmux$125_Y
  wire width 3 $procmux$127_Y
  wire width 3 $procmux$136_Y
  wire width 3 $procmux$138_Y
  wire width 3 $procmux$146_Y
  wire width 3 $procmux$149_Y
  wire width 3 $procmux$151_Y
  attribute \src "input_fifo.sv:37.26-37.35"
  attribute \unused_bits "3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $sub$input_fifo.sv:37$30_Y
  attribute \src "input_fifo.sv:58.111-58.127"
  wire width 32 $sub$input_fifo.sv:58$53_Y
  attribute \src "input_fifo.sv:5.16-5.18"
  wire input 4 \ce
  attribute \src "input_fifo.sv:2.16-2.19"
  wire input 1 \clk
  attribute \init 3'000
  attribute \src "input_fifo.sv:15.15-15.20"
  wire width 3 \count
  attribute \src "input_fifo.sv:54.13-54.59"
  wire \count_bound_EN
  attribute \src "input_fifo.sv:58.13-58.128"
  wire \count_change_EN
  attribute \src "input_fifo.sv:7.23-7.29"
  wire width 32 input 6 \data_i
  attribute \src "input_fifo.sv:8.24-8.30"
  wire width 32 output 7 \data_o
  attribute \src "input_fifo.sv:6.17-6.21"
  wire output 5 \full
  attribute \src "input_fifo.sv:55.13-55.68"
  wire \r_addr_bound_EN
  attribute \init 3'000
  attribute \src "input_fifo.sv:16.31-16.40"
  wire width 3 \read_addr
  attribute \src "input_fifo.sv:4.16-4.19"
  wire input 3 \rst
  attribute \src "input_fifo.sv:56.13-56.70"
  wire \w_addr_bound_EN
  attribute \src "input_fifo.sv:3.16-3.18"
  wire input 2 \we
  attribute \init 3'000
  attribute \src "input_fifo.sv:16.15-16.25"
  wire width 3 \write_addr
  attribute \src "input_fifo.sv:32.31-32.45"
  cell $add $add$input_fifo.sv:32$24
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \write_addr
    connect \B 1'1
    connect \Y $add$input_fifo.sv:32$24_Y
  end
  attribute \src "input_fifo.sv:33.26-33.35"
  cell $add $add$input_fifo.sv:33$25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \count
    connect \B 1'1
    connect \Y $add$input_fifo.sv:33$25_Y [2:0]
  end
  attribute \src "input_fifo.sv:36.30-36.41"
  cell $add $add$input_fifo.sv:36$29
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \read_addr
    connect \B 1'1
    connect \Y $add$input_fifo.sv:36$29_Y
  end
  attribute \src "input_fifo.sv:58.82-58.98"
  cell $add $add$input_fifo.sv:58$50
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 4
    connect \A $past$input_fifo.sv:58$2$0
    connect \B 1'1
    connect \Y $add$input_fifo.sv:58$50_Y
  end
  attribute \src "input_fifo.sv:58.34-58.44"
  cell $logic_not $eq$input_fifo.sv:58$47
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \count
    connect \Y $eq$input_fifo.sv:58$47_Y
  end
  attribute \src "input_fifo.sv:58.48-58.69"
  cell $eq $eq$input_fifo.sv:58$48
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B $past$input_fifo.sv:58$1$0
    connect \Y $eq$input_fifo.sv:58$48_Y
  end
  attribute \src "input_fifo.sv:58.73-58.98"
  cell $eq $eq$input_fifo.sv:58$51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B $add$input_fifo.sv:58$50_Y
    connect \Y $eq$input_fifo.sv:58$51_Y
  end
  attribute \src "input_fifo.sv:58.102-58.127"
  cell $eq $eq$input_fifo.sv:58$54
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B { $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [2:0] }
    connect \Y $eq$input_fifo.sv:58$54_Y
  end
  attribute \src "input_fifo.sv:54.48-54.58"
  cell $ge $ge$input_fifo.sv:54$39
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B 1'0
    connect \Y $ge$input_fifo.sv:54$39_Y
  end
  attribute \src "input_fifo.sv:55.35-55.49"
  cell $ge $ge$input_fifo.sv:55$41
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \read_addr
    connect \B 1'0
    connect \Y $ge$input_fifo.sv:55$41_Y
  end
  attribute \src "input_fifo.sv:56.35-56.50"
  cell $ge $ge$input_fifo.sv:56$44
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \write_addr
    connect \B 1'0
    connect \Y $ge$input_fifo.sv:56$44_Y
  end
  attribute \src "input_fifo.sv:35.29-35.38"
  cell $gt $gt$input_fifo.sv:35$27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B 1'0
    connect \Y $gt$input_fifo.sv:35$27_Y
  end
  attribute \src "input_fifo.sv:30.23-30.33"
  cell $le $le$input_fifo.sv:30$19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 1
    connect \A \count
    connect \B 4'1000
    connect \Y $le$input_fifo.sv:30$19_Y
  end
  attribute \src "input_fifo.sv:55.53-55.67"
  cell $le $le$input_fifo.sv:55$42
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \read_addr
    connect \B 3'111
    connect \Y $le$input_fifo.sv:55$42_Y
  end
  attribute \src "input_fifo.sv:56.54-56.69"
  cell $le $le$input_fifo.sv:56$45
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 1
    connect \A \write_addr
    connect \B 3'111
    connect \Y $le$input_fifo.sv:56$45_Y
  end
  attribute \src "input_fifo.sv:30.17-30.33"
  cell $logic_and $logic_and$input_fifo.sv:30$20
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \we
    connect \B $le$input_fifo.sv:30$19_Y
    connect \Y $logic_and$input_fifo.sv:30$20_Y
  end
  attribute \src "input_fifo.sv:35.22-35.38"
  cell $logic_and $logic_and$input_fifo.sv:35$28
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_not$input_fifo.sv:35$26_Y
    connect \B $gt$input_fifo.sv:35$27_Y
    connect \Y $logic_and$input_fifo.sv:35$28_Y
  end
  attribute \src "input_fifo.sv:54.34-54.58"
  cell $logic_and $logic_and$input_fifo.sv:54$40
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $le$input_fifo.sv:30$19_Y
    connect \B $ge$input_fifo.sv:54$39_Y
    connect \Y $logic_and$input_fifo.sv:54$40_Y
  end
  attribute \src "input_fifo.sv:55.35-55.67"
  cell $logic_and $logic_and$input_fifo.sv:55$43
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $ge$input_fifo.sv:55$41_Y
    connect \B $le$input_fifo.sv:55$42_Y
    connect \Y $logic_and$input_fifo.sv:55$43_Y
  end
  attribute \src "input_fifo.sv:56.35-56.69"
  cell $logic_and $logic_and$input_fifo.sv:56$46
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $ge$input_fifo.sv:56$44_Y
    connect \B $le$input_fifo.sv:56$45_Y
    connect \Y $logic_and$input_fifo.sv:56$46_Y
  end
  attribute \src "input_fifo.sv:35.22-35.25"
  cell $logic_not $logic_not$input_fifo.sv:35$26
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \we
    connect \Y $logic_not$input_fifo.sv:35$26_Y
  end
  attribute \src "input_fifo.sv:58.34-58.69"
  cell $logic_or $logic_or$input_fifo.sv:58$49
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $eq$input_fifo.sv:58$47_Y
    connect \B $eq$input_fifo.sv:58$48_Y
    connect \Y $logic_or$input_fifo.sv:58$49_Y
  end
  attribute \src "input_fifo.sv:58.34-58.98"
  cell $logic_or $logic_or$input_fifo.sv:58$52
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_or$input_fifo.sv:58$49_Y
    connect \B $eq$input_fifo.sv:58$51_Y
    connect \Y $logic_or$input_fifo.sv:58$52_Y
  end
  attribute \src "input_fifo.sv:58.34-58.127"
  cell $logic_or $logic_or$input_fifo.sv:58$55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_or$input_fifo.sv:58$52_Y
    connect \B $eq$input_fifo.sv:58$54_Y
    connect \Y $logic_or$input_fifo.sv:58$55_Y
  end
  attribute \src "input_fifo.sv:52.5-60.8"
  cell $dff $procdff$156
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 3
    connect \CLK \clk
    connect \D \count
    connect \Q $past$input_fifo.sv:58$1$0
  end
  attribute \src "input_fifo.sv:52.5-60.8"
  cell $dff $procdff$157
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 3
    connect \CLK \clk
    connect \D \count
    connect \Q $past$input_fifo.sv:58$2$0
  end
  attribute \src "input_fifo.sv:52.5-60.8"
  cell $dff $procdff$158
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 3
    connect \CLK \clk
    connect \D \count
    connect \Q $past$input_fifo.sv:58$3$0
  end
  attribute \src "input_fifo.sv:23.5-47.8"
  cell $dff $procdff$159
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 3
    connect \CLK \clk
    connect \D $0\count[2:0]
    connect \Q \count
  end
  attribute \src "input_fifo.sv:23.5-47.8"
  cell $dff $procdff$160
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 3
    connect \CLK \clk
    connect \D $0\write_addr[2:0]
    connect \Q \write_addr
  end
  attribute \src "input_fifo.sv:23.5-47.8"
  cell $dff $procdff$161
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 3
    connect \CLK \clk
    connect \D $0\read_addr[2:0]
    connect \Q \read_addr
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:29.18-29.20|input_fifo.sv:29.14-39.12"
  cell $mux $procmux$101
    parameter \WIDTH 32
    connect \A 32'x
    connect \B $3$memwr$\FIFO$input_fifo.sv:31$4_DATA[31:0]$22
    connect \S \ce
    connect \Y $2$memwr$\FIFO$input_fifo.sv:31$4_DATA[31:0]$17
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:29.18-29.20|input_fifo.sv:29.14-39.12"
  cell $mux $procmux$107
    parameter \WIDTH 3
    connect \A 3'x
    connect \B $3$memwr$\FIFO$input_fifo.sv:31$4_ADDR[2:0]$21
    connect \S \ce
    connect \Y $2$memwr$\FIFO$input_fifo.sv:31$4_ADDR[2:0]$16
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:24.13-24.16|input_fifo.sv:24.9-39.12"
  cell $mux $procmux$113
    parameter \WIDTH 1
    connect \A $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31]
    connect \B 1'0
    connect \S \rst
    connect \Y $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:24.13-24.16|input_fifo.sv:24.9-39.12"
  cell $mux $procmux$116
    parameter \WIDTH 32
    connect \A $2$memwr$\FIFO$input_fifo.sv:31$4_DATA[31:0]$17
    connect \B 32'x
    connect \S \rst
    connect \Y $0$memwr$\FIFO$input_fifo.sv:31$4_DATA[31:0]$11
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:24.13-24.16|input_fifo.sv:24.9-39.12"
  cell $mux $procmux$119
    parameter \WIDTH 3
    connect \A $2$memwr$\FIFO$input_fifo.sv:31$4_ADDR[2:0]$16
    connect \B 3'x
    connect \S \rst
    connect \Y $0$memwr$\FIFO$input_fifo.sv:31$4_ADDR[2:0]$10
  end
  attribute \src "input_fifo.sv:35.22-35.38|input_fifo.sv:35.18-38.16"
  cell $mux $procmux$122
    parameter \WIDTH 3
    connect \A \read_addr
    connect \B $add$input_fifo.sv:36$29_Y
    connect \S $logic_and$input_fifo.sv:35$28_Y
    connect \Y $procmux$122_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:30.17-30.33|input_fifo.sv:30.13-38.16"
  cell $mux $procmux$125
    parameter \WIDTH 3
    connect \A $procmux$122_Y
    connect \B \read_addr
    connect \S $logic_and$input_fifo.sv:30$20_Y
    connect \Y $procmux$125_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:29.18-29.20|input_fifo.sv:29.14-39.12"
  cell $mux $procmux$127
    parameter \WIDTH 3
    connect \A \read_addr
    connect \B $procmux$125_Y
    connect \S \ce
    connect \Y $procmux$127_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:24.13-24.16|input_fifo.sv:24.9-39.12"
  cell $mux $procmux$130
    parameter \WIDTH 3
    connect \A $procmux$127_Y
    connect \B 3'000
    connect \S \rst
    connect \Y $0\read_addr[2:0]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:30.17-30.33|input_fifo.sv:30.13-38.16"
  cell $mux $procmux$136
    parameter \WIDTH 3
    connect \A \write_addr
    connect \B $add$input_fifo.sv:32$24_Y
    connect \S $logic_and$input_fifo.sv:30$20_Y
    connect \Y $procmux$136_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:29.18-29.20|input_fifo.sv:29.14-39.12"
  cell $mux $procmux$138
    parameter \WIDTH 3
    connect \A \write_addr
    connect \B $procmux$136_Y
    connect \S \ce
    connect \Y $procmux$138_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:24.13-24.16|input_fifo.sv:24.9-39.12"
  cell $mux $procmux$141
    parameter \WIDTH 3
    connect \A $procmux$138_Y
    connect \B 3'000
    connect \S \rst
    connect \Y $0\write_addr[2:0]
  end
  attribute \src "input_fifo.sv:35.22-35.38|input_fifo.sv:35.18-38.16"
  cell $mux $procmux$146
    parameter \WIDTH 3
    connect \A \count
    connect \B $sub$input_fifo.sv:37$30_Y [2:0]
    connect \S $logic_and$input_fifo.sv:35$28_Y
    connect \Y $procmux$146_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:30.17-30.33|input_fifo.sv:30.13-38.16"
  cell $mux $procmux$149
    parameter \WIDTH 3
    connect \A $procmux$146_Y
    connect \B $add$input_fifo.sv:33$25_Y [2:0]
    connect \S $logic_and$input_fifo.sv:30$20_Y
    connect \Y $procmux$149_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:29.18-29.20|input_fifo.sv:29.14-39.12"
  cell $mux $procmux$151
    parameter \WIDTH 3
    connect \A \count
    connect \B $procmux$149_Y
    connect \S \ce
    connect \Y $procmux$151_Y
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:24.13-24.16|input_fifo.sv:24.9-39.12"
  cell $mux $procmux$154
    parameter \WIDTH 3
    connect \A $procmux$151_Y
    connect \B 3'000
    connect \S \rst
    connect \Y $0\count[2:0]
  end
  attribute \src "input_fifo.sv:53.13-53.17|input_fifo.sv:53.9-59.12"
  cell $mux $procmux$59
    parameter \WIDTH 1
    connect \A 1'1
    connect \B 1'0
    connect \S \rst
    connect \Y \count_bound_EN
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:30.17-30.33|input_fifo.sv:30.13-38.16"
  cell $mux $procmux$69
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S $logic_and$input_fifo.sv:30$20_Y
    connect \Y $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31]
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:30.17-30.33|input_fifo.sv:30.13-38.16"
  cell $mux $procmux$78
    parameter \WIDTH 32
    connect \A 32'x
    connect \B \data_i
    connect \S $logic_and$input_fifo.sv:30$20_Y
    connect \Y $3$memwr$\FIFO$input_fifo.sv:31$4_DATA[31:0]$22
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:30.17-30.33|input_fifo.sv:30.13-38.16"
  cell $mux $procmux$87
    parameter \WIDTH 3
    connect \A 3'x
    connect \B \write_addr
    connect \S $logic_and$input_fifo.sv:30$20_Y
    connect \Y $3$memwr$\FIFO$input_fifo.sv:31$4_ADDR[2:0]$21
  end
  attribute \full_case 1
  attribute \src "input_fifo.sv:29.18-29.20|input_fifo.sv:29.14-39.12"
  cell $mux $procmux$95
    parameter \WIDTH 1
    connect \A 1'0
    connect \B $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31]
    connect \S \ce
    connect \Y $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31]
  end
  attribute \src "input_fifo.sv:37.26-37.35"
  cell $sub $sub$input_fifo.sv:37$30
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \count
    connect \B 1'1
    connect \Y $sub$input_fifo.sv:37$30_Y [2:0]
  end
  attribute \src "input_fifo.sv:58.111-58.127"
  cell $sub $sub$input_fifo.sv:58$53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 4
    connect \A $past$input_fifo.sv:58$3$0
    connect \B 1'1
    connect \Y { $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [2:0] }
  end
  attribute \src "input_fifo.sv:19.21-19.49"
  cell $mux $ternary$input_fifo.sv:19$8
    parameter \WIDTH 32
    connect \A 0
    connect \B $memrd$\FIFO$input_fifo.sv:19$7_DATA
    connect \S \ce
    connect \Y \data_o
  end
  attribute \src "input_fifo.sv:14.16-14.20"
  cell $mem_v2 \FIFO
    parameter \ABITS 3
    parameter \INIT 256'x
    parameter \MEMID "\\FIFO"
    parameter \OFFSET 0
    parameter \RD_ARST_VALUE 32'x
    parameter \RD_CE_OVER_SRST 1'0
    parameter \RD_CLK_ENABLE 1'0
    parameter \RD_CLK_POLARITY 1'0
    parameter \RD_COLLISION_X_MASK 1'0
    parameter \RD_INIT_VALUE 32'x
    parameter \RD_PORTS 1
    parameter \RD_SRST_VALUE 32'x
    parameter \RD_TRANSPARENCY_MASK 1'0
    parameter \RD_WIDE_CONTINUATION 1'0
    parameter \SIZE 8
    parameter \WIDTH 32
    parameter \WR_CLK_ENABLE 1'1
    parameter \WR_CLK_POLARITY 1'1
    parameter \WR_PORTS 1
    parameter \WR_PRIORITY_MASK 1'0
    parameter \WR_WIDE_CONTINUATION 1'0
    connect \RD_ADDR \read_addr
    connect \RD_ARST 1'0
    connect \RD_CLK 1'x
    connect \RD_DATA $memrd$\FIFO$input_fifo.sv:19$7_DATA
    connect \RD_EN 1'1
    connect \RD_SRST 1'0
    connect \WR_ADDR $0$memwr$\FIFO$input_fifo.sv:31$4_ADDR[2:0]$10
    connect \WR_CLK \clk
    connect \WR_DATA $0$memwr$\FIFO$input_fifo.sv:31$4_DATA[31:0]$11
    connect \WR_EN { $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] }
  end
  attribute \src "input_fifo.sv:54.13-54.59"
  cell $check \count_bound
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A $logic_and$input_fifo.sv:54$40_Y
    connect \ARGS { }
    connect \EN \count_bound_EN
    connect \TRG \clk
  end
  attribute \src "input_fifo.sv:58.13-58.128"
  cell $check \count_change
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111100
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A $logic_or$input_fifo.sv:58$55_Y
    connect \ARGS { }
    connect \EN \count_bound_EN
    connect \TRG \clk
  end
  attribute \src "input_fifo.sv:55.13-55.68"
  cell $check \r_addr_bound
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111110
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A $logic_and$input_fifo.sv:55$43_Y
    connect \ARGS { }
    connect \EN \count_bound_EN
    connect \TRG \clk
  end
  attribute \src "input_fifo.sv:56.13-56.70"
  cell $check \w_addr_bound
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111101
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 1'1
    parameter \TRG_WIDTH 1
    connect \A $logic_and$input_fifo.sv:56$46_Y
    connect \ARGS { }
    connect \EN \count_bound_EN
    connect \TRG \clk
  end
  connect $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [30:0] { $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] $0$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$12 [31] }
  connect $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [30:0] { $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] $2$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$18 [31] }
  connect $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [30:0] { $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] $3$memwr$\FIFO$input_fifo.sv:31$4_EN[31:0]$23 [31] }
  connect $sub$input_fifo.sv:58$53_Y [30:3] { $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] $sub$input_fifo.sv:58$53_Y [31] }
  connect \count_change_EN \count_bound_EN
  connect \full 1'0
  connect \r_addr_bound_EN \count_bound_EN
  connect \w_addr_bound_EN \count_bound_EN
end
