Homework - Verilog Practice
=========

# 題目
[下載連結](http://icdc.ee.nsysu.edu.tw/history/Xilinx/2007_A/2007_FPGA.zip)
# 繳交時間
2018/10/14 23:59

以 pull request 時間準。

# 繳交格式

請在此資料夾底下創建以其中一位組員的學號為名稱的資料夾:

```shell
/Lab00/verilog_hw/學號
```
該資料夾內必須要有一文件命名為 `README`:

```shell
/Lab00/verilog_hw/學號/README.md
or
/Lab00/verilog_hw/學號/README.txt
or
/Lab00/verilog_hw/學號/README.doc
```

該 `README` 檔案內基本一定要有所有組員的學號、模擬結果截圖、波形截圖。

> 作為專案基本要記錄好自己的進度，請抱著不只是交作業的心態來做每一份作業，README 不是有寫就好，能詳細就詳細，這是公開的平台任何人都可以檢視。

最後一定要有設計的 HDL code。
