TimeQuest Timing Analyzer report for CPU
Wed May 11 22:16:41 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'matrix_driver:matrix_driver_inst|cnt[11]'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'matrix_driver:matrix_driver_inst|cnt[11]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'matrix_driver:matrix_driver_inst|cnt[11]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Setup: 'matrix_driver:matrix_driver_inst|cnt[11]'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Hold: 'matrix_driver:matrix_driver_inst|cnt[11]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'matrix_driver:matrix_driver_inst|cnt[11]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLK'
 46. Fast 1200mV 0C Model Setup: 'matrix_driver:matrix_driver_inst|cnt[11]'
 47. Fast 1200mV 0C Model Hold: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'matrix_driver:matrix_driver_inst|cnt[11]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'matrix_driver:matrix_driver_inst|cnt[11]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; CPU                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; CLK                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                      ;
; matrix_driver:matrix_driver_inst|cnt[11] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { matrix_driver:matrix_driver_inst|cnt[11] } ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                       ;
+------------+-----------------+------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note                                           ;
+------------+-----------------+------------------------------------------+------------------------------------------------+
; 23.75 MHz  ; 23.75 MHz       ; CLK                                      ;                                                ;
; 740.74 MHz ; 402.09 MHz      ; matrix_driver:matrix_driver_inst|cnt[11] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; CLK                                      ; -20.555 ; -5606.645     ;
; matrix_driver:matrix_driver_inst|cnt[11] ; -0.350  ; -0.393        ;
+------------------------------------------+---------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                               ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK                                      ; 0.433 ; 0.000         ;
; matrix_driver:matrix_driver_inst|cnt[11] ; 0.454 ; 0.000         ;
+------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                 ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK                                      ; -3.201 ; -859.670      ;
; matrix_driver:matrix_driver_inst|cnt[11] ; -1.487 ; -4.461        ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                               ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -20.555 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 21.379     ;
; -20.472 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 21.319     ;
; -20.378 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 21.225     ;
; -20.255 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 21.102     ;
; -19.913 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 20.760     ;
; -19.912 ; core:core_inst|regfile:regfile_inst|registers[5][14] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.355      ; 20.768     ;
; -19.729 ; core:core_inst|regfile:regfile_inst|registers[5][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 20.111     ;
; -19.687 ; core:core_inst|regfile:regfile_inst|registers[5][15] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.149     ; 20.039     ;
; -19.653 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 20.500     ;
; -19.641 ; core:core_inst|regfile:regfile_inst|registers[6][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.326      ; 20.468     ;
; -19.602 ; core:core_inst|regfile:regfile_inst|registers[4][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 20.426     ;
; -19.593 ; core:core_inst|regfile:regfile_inst|registers[5][11] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 20.409     ;
; -19.552 ; core:core_inst|regfile:regfile_inst|registers[2][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.125     ; 19.928     ;
; -19.435 ; core:core_inst|regfile:regfile_inst|registers[1][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.175     ; 19.761     ;
; -19.428 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 20.275     ;
; -19.370 ; core:core_inst|ram_q_dff[11]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 20.217     ;
; -19.328 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 20.175     ;
; -19.302 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 19.604     ;
; -19.292 ; core:core_inst|regfile:regfile_inst|registers[5][25] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 19.594     ;
; -19.278 ; core:core_inst|regfile:regfile_inst|registers[0][7]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.163     ; 19.616     ;
; -19.248 ; core:core_inst|regfile:regfile_inst|registers[2][16] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.138     ; 19.611     ;
; -19.213 ; core:core_inst|regfile:regfile_inst|registers[5][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.151     ; 19.563     ;
; -19.174 ; core:core_inst|regfile:regfile_inst|registers[5][16] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.151     ; 19.524     ;
; -19.160 ; core:core_inst|ram_q_dff[1]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.169     ; 19.492     ;
; -19.113 ; core:core_inst|regfile:regfile_inst|registers[2][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.105     ; 19.509     ;
; -19.091 ; core:core_inst|regfile:regfile_inst|registers[5][9]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.119     ; 19.473     ;
; -19.032 ; core:core_inst|regfile:regfile_inst|registers[0][13] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.199     ; 19.334     ;
; -19.032 ; core:core_inst|regfile:regfile_inst|registers[5][5]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.326      ; 19.859     ;
; -19.017 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 19.841     ;
; -19.014 ; core:core_inst|regfile:regfile_inst|registers[2][5]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.105     ; 19.410     ;
; -19.011 ; core:core_inst|regfile:regfile_inst|registers[6][15] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.089     ; 19.423     ;
; -19.004 ; core:core_inst|regfile:regfile_inst|registers[4][5]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.112     ; 19.393     ;
; -18.986 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 19.833     ;
; -18.982 ; core:core_inst|regfile:regfile_inst|registers[5][23] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.140     ; 19.343     ;
; -18.942 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[14] ; CLK          ; CLK         ; 0.500        ; -0.132     ; 19.311     ;
; -18.935 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.162     ; 19.274     ;
; -18.909 ; core:core_inst|regfile:regfile_inst|registers[2][25] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.219     ; 19.191     ;
; -18.883 ; core:core_inst|regfile:regfile_inst|registers[7][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.208     ; 19.176     ;
; -18.879 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.326      ; 19.706     ;
; -18.874 ; core:core_inst|regfile:regfile_inst|registers[2][26] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.219     ; 19.156     ;
; -18.852 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.139     ; 19.214     ;
; -18.831 ; core:core_inst|regfile:regfile_inst|registers[5][26] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.196     ; 19.136     ;
; -18.815 ; core:core_inst|regfile:regfile_inst|registers[2][4]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.149     ; 19.167     ;
; -18.788 ; core:core_inst|regfile:regfile_inst|registers[1][10] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.192     ; 19.097     ;
; -18.784 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.148     ; 19.137     ;
; -18.758 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.139     ; 19.120     ;
; -18.751 ; core:core_inst|regfile:regfile_inst|registers[1][30] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.175     ; 19.077     ;
; -18.721 ; core:core_inst|regfile:regfile_inst|registers[4][21] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.171     ; 19.051     ;
; -18.717 ; core:core_inst|regfile:regfile_inst|registers[4][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.175     ; 19.043     ;
; -18.713 ; core:core_inst|regfile:regfile_inst|registers[1][28] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.175     ; 19.039     ;
; -18.699 ; core:core_inst|regfile:regfile_inst|registers[0][12] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 19.124     ;
; -18.680 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[15] ; CLK          ; CLK         ; 0.500        ; -0.132     ; 19.049     ;
; -18.660 ; core:core_inst|regfile:regfile_inst|registers[2][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.105     ; 19.056     ;
; -18.660 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.133     ; 19.028     ;
; -18.645 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.110     ; 19.036     ;
; -18.635 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.139     ; 18.997     ;
; -18.632 ; core:core_inst|regfile:regfile_inst|registers[0][30] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.220     ; 18.913     ;
; -18.604 ; core:core_inst|regfile:regfile_inst|registers[3][7]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.112     ; 18.993     ;
; -18.593 ; core:core_inst|regfile:regfile_inst|registers[0][25] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.220     ; 18.874     ;
; -18.588 ; core:core_inst|regfile:regfile_inst|registers[3][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.179     ; 18.910     ;
; -18.584 ; core:core_inst|regfile:regfile_inst|registers[5][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.326      ; 19.411     ;
; -18.538 ; core:core_inst|regfile:regfile_inst|registers[4][24] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.175     ; 18.864     ;
; -18.534 ; core:core_inst|regfile:regfile_inst|registers[5][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.326      ; 19.361     ;
; -18.526 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.133     ; 18.894     ;
; -18.525 ; core:core_inst|regfile:regfile_inst|registers[3][13] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.156     ; 18.870     ;
; -18.522 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.110     ; 18.913     ;
; -18.521 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.308      ; 19.330     ;
; -18.520 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.312      ; 19.333     ;
; -18.514 ; core:core_inst|ram_q_dff[10]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.308      ; 19.323     ;
; -18.504 ; core:core_inst|regfile:regfile_inst|registers[0][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.220     ; 18.785     ;
; -18.503 ; core:core_inst|regfile:regfile_inst|registers[2][7]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.314      ; 19.318     ;
; -18.501 ; core:core_inst|ram_q_dff[4]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.169     ; 18.833     ;
; -18.501 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[3]  ; CLK          ; CLK         ; 0.500        ; -0.148     ; 18.854     ;
; -18.499 ; core:core_inst|regfile:regfile_inst|registers[5][17] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.151     ; 18.849     ;
; -18.491 ; core:core_inst|regfile:regfile_inst|registers[0][9]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.076     ; 18.916     ;
; -18.491 ; core:core_inst|regfile:regfile_inst|registers[0][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.165     ; 18.827     ;
; -18.491 ; core:core_inst|regfile:regfile_inst|registers[5][29] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.129     ; 18.863     ;
; -18.488 ; core:core_inst|regfile:regfile_inst|registers[4][0]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 19.312     ;
; -18.486 ; core:core_inst|regfile:regfile_inst|registers[6][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.109     ; 18.878     ;
; -18.480 ; core:core_inst|regfile:regfile_inst|registers[6][28] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.218     ; 18.763     ;
; -18.468 ; core:core_inst|regfile:regfile_inst|registers[2][27] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.219     ; 18.750     ;
; -18.462 ; core:core_inst|regfile:regfile_inst|registers[5][12] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.315      ; 19.278     ;
; -18.445 ; core:core_inst|ram_q_dff[12]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.346      ; 19.292     ;
; -18.440 ; core:core_inst|regfile:regfile_inst|registers[1][21] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.143     ; 18.798     ;
; -18.437 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.335      ; 19.273     ;
; -18.433 ; core:core_inst|regfile:regfile_inst|registers[5][3]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.326      ; 19.260     ;
; -18.428 ; core:core_inst|regfile:regfile_inst|registers[0][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.165     ; 18.764     ;
; -18.427 ; core:core_inst|regfile:regfile_inst|registers[7][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.208     ; 18.720     ;
; -18.426 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.125     ; 18.802     ;
; -18.423 ; core:core_inst|regfile:regfile_inst|registers[6][30] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.111     ; 18.813     ;
; -18.411 ; core:core_inst|regfile:regfile_inst|registers[1][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.175     ; 18.737     ;
; -18.405 ; core:core_inst|regfile:regfile_inst|registers[1][29] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.175     ; 18.731     ;
; -18.394 ; core:core_inst|regfile:regfile_inst|registers[1][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.155     ; 18.740     ;
; -18.393 ; core:core_inst|regfile:regfile_inst|registers[0][29] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.220     ; 18.674     ;
; -18.376 ; core:core_inst|regfile:regfile_inst|registers[4][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 19.200     ;
; -18.363 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.331      ; 19.195     ;
; -18.359 ; core:core_inst|regfile:regfile_inst|registers[5][0]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.326      ; 19.186     ;
; -18.357 ; core:core_inst|regfile:regfile_inst|registers[2][14] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.354      ; 19.212     ;
; -18.348 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.125     ; 18.724     ;
; -18.346 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[3]  ; CLK          ; CLK         ; 0.500        ; -0.125     ; 18.722     ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'matrix_driver:matrix_driver_inst|cnt[11]'                                                                                                                                                             ;
+--------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.350 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.080     ; 1.271      ;
; -0.043 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.080     ; 0.964      ;
; -0.024 ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.080     ; 0.945      ;
; 0.063  ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.080     ; 0.858      ;
+--------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                 ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 0.433 ; core:core_inst|reg_in[27]                ; core:core_inst|reg_in[27]                                                                                    ; CLK                                      ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; core:core_inst|reg_in[12]                ; core:core_inst|reg_in[12]                                                                                    ; CLK                                      ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.443 ; matrix_driver:matrix_driver_inst|cnt[0]  ; matrix_driver:matrix_driver_inst|cnt[0]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.103      ; 0.758      ;
; 0.452 ; core:core_inst|cpu_state[3]              ; core:core_inst|cpu_state[3]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|cpu_state[8]              ; core:core_inst|cpu_state[8]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|ip[0]                     ; core:core_inst|ip[0]                                                                                         ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|RAM_WREN                  ; core:core_inst|RAM_WREN                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|cpu_state[0]              ; core:core_inst|cpu_state[0]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|cpu_state[2]              ; core:core_inst|cpu_state[2]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|tctr[0]                   ; core:core_inst|tctr[0]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|mem_to_reg_wa[0]          ; core:core_inst|mem_to_reg_wa[0]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|mem_to_reg_wa[2]          ; core:core_inst|mem_to_reg_wa[2]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; core:core_inst|mem_to_reg_wa[1]          ; core:core_inst|mem_to_reg_wa[1]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; lfsr16:lfsr16_inst|Q[15]                 ; lfsr16:lfsr16_inst|Q[15]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; core:core_inst|RAM_DATA[0]               ; core:core_inst|RAM_DATA[0]                                                                                   ; CLK                                      ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|reg_in[3]                 ; core:core_inst|reg_in[3]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|reg_in[0]                 ; core:core_inst|reg_in[0]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; core:core_inst|sp[0]                     ; core:core_inst|sp[0]                                                                                         ; CLK                                      ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.484 ; lfsr16:lfsr16_inst|Q[14]                 ; lfsr16:lfsr16_inst|Q[13]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.778      ;
; 0.486 ; lfsr16:lfsr16_inst|Q[15]                 ; lfsr16:lfsr16_inst|Q[14]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.780      ;
; 0.491 ; lfsr16:lfsr16_inst|Q[5]                  ; lfsr16:lfsr16_inst|Q[4]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.785      ;
; 0.491 ; lfsr16:lfsr16_inst|Q[9]                  ; lfsr16:lfsr16_inst|Q[8]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.785      ;
; 0.563 ; core:core_inst|cpu_state[4]              ; core:core_inst|cpu_state[2]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.857      ;
; 0.631 ; lfsr16:lfsr16_inst|Q[4]                  ; lfsr16:lfsr16_inst|Q[3]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.925      ;
; 0.697 ; lfsr16:lfsr16_inst|Q[6]                  ; lfsr16:lfsr16_inst|Q[5]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.991      ;
; 0.698 ; lfsr16:lfsr16_inst|Q[13]                 ; lfsr16:lfsr16_inst|Q[12]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.992      ;
; 0.700 ; lfsr16:lfsr16_inst|Q[11]                 ; lfsr16:lfsr16_inst|Q[10]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.994      ;
; 0.700 ; lfsr16:lfsr16_inst|Q[12]                 ; lfsr16:lfsr16_inst|Q[11]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.994      ;
; 0.704 ; lfsr16:lfsr16_inst|Q[10]                 ; lfsr16:lfsr16_inst|Q[9]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 0.998      ;
; 0.707 ; lfsr16:lfsr16_inst|Q[7]                  ; lfsr16:lfsr16_inst|Q[6]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.001      ;
; 0.724 ; lfsr16:lfsr16_inst|Q[1]                  ; lfsr16:lfsr16_inst|Q[0]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.018      ;
; 0.736 ; matrix_driver:matrix_driver_inst|cnt[4]  ; matrix_driver:matrix_driver_inst|cnt[4]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; matrix_driver:matrix_driver_inst|cnt[2]  ; matrix_driver:matrix_driver_inst|cnt[2]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; matrix_driver:matrix_driver_inst|cnt[10] ; matrix_driver:matrix_driver_inst|cnt[10]                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; matrix_driver:matrix_driver_inst|cnt[9]  ; matrix_driver:matrix_driver_inst|cnt[9]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; matrix_driver:matrix_driver_inst|cnt[8]  ; matrix_driver:matrix_driver_inst|cnt[8]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; matrix_driver:matrix_driver_inst|cnt[6]  ; matrix_driver:matrix_driver_inst|cnt[6]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; matrix_driver:matrix_driver_inst|cnt[3]  ; matrix_driver:matrix_driver_inst|cnt[3]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.032      ;
; 0.740 ; matrix_driver:matrix_driver_inst|cnt[7]  ; matrix_driver:matrix_driver_inst|cnt[7]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.034      ;
; 0.740 ; matrix_driver:matrix_driver_inst|cnt[5]  ; matrix_driver:matrix_driver_inst|cnt[5]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.034      ;
; 0.746 ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11]                                                                     ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; 0.000        ; 2.634      ; 3.883      ;
; 0.756 ; matrix_driver:matrix_driver_inst|cnt[1]  ; matrix_driver:matrix_driver_inst|cnt[1]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.050      ;
; 0.761 ; lfsr16:lfsr16_inst|Q[8]                  ; lfsr16:lfsr16_inst|Q[7]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.814 ; core:core_inst|RAM_DATA[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.561      ; 1.149      ;
; 0.815 ; core:core_inst|RAM_DATA[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.561      ; 1.150      ;
; 0.863 ; core:core_inst|RAM_DATA[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.561      ; 1.198      ;
; 0.864 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.548      ; 1.186      ;
; 0.889 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.560      ; 1.223      ;
; 0.890 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.560      ; 1.224      ;
; 0.891 ; core:core_inst|RAM_DATA[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_datain_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.579      ; 1.244      ;
; 0.894 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.563      ; 1.231      ;
; 0.895 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.563      ; 1.232      ;
; 0.895 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.562      ; 1.231      ;
; 0.896 ; core:core_inst|cpu_state[3]              ; core:core_inst|mem_to_reg_h                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.190      ;
; 0.897 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.548      ; 1.219      ;
; 0.897 ; core:core_inst|RAM_ADDR[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.548      ; 1.219      ;
; 0.899 ; core:core_inst|cpu_state[3]              ; core:core_inst|mem_to_reg_l                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.193      ;
; 0.903 ; core:core_inst|RAM_ADDR[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.565      ; 1.242      ;
; 0.906 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.565      ; 1.245      ;
; 0.908 ; lfsr16:lfsr16_inst|Q[3]                  ; lfsr16:lfsr16_inst|Q[2]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.083      ; 1.203      ;
; 0.908 ; core:core_inst|RAM_ADDR[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.565      ; 1.247      ;
; 0.913 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.565      ; 1.252      ;
; 0.927 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.560      ; 1.261      ;
; 0.928 ; core:core_inst|RAM_ADDR[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.565      ; 1.267      ;
; 0.933 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.563      ; 1.270      ;
; 0.933 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.563      ; 1.270      ;
; 0.933 ; core:core_inst|RAM_ADDR[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.562      ; 1.269      ;
; 0.940 ; core:core_inst|RAM_DATA[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.577      ; 1.291      ;
; 0.941 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.563      ; 1.278      ;
; 0.942 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.563      ; 1.279      ;
; 0.944 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.560      ; 1.278      ;
; 0.952 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.565      ; 1.291      ;
; 0.962 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.563      ; 1.299      ;
; 0.964 ; core:core_inst|RAM_DATA[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.561      ; 1.299      ;
; 0.969 ; core:core_inst|RAM_DATA[8]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.577      ; 1.320      ;
; 0.972 ; core:core_inst|stat[0]                   ; core:core_inst|stat[0]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.266      ;
; 0.992 ; lfsr16:lfsr16_inst|Q[12]                 ; lfsr16:lfsr16_inst|Q[15]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.286      ;
; 1.024 ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11]                                                                     ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 2.634      ; 3.661      ;
; 1.031 ; core:core_inst|RAM_DATA[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.559      ; 1.364      ;
; 1.040 ; core:core_inst|cpu_state[2]              ; core:core_inst|cpu_state[8]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.080      ; 1.332      ;
; 1.055 ; core:core_inst|RAM_DATA[5]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.559      ; 1.388      ;
; 1.059 ; core:core_inst|cpu_state[0]              ; core:core_inst|RAM_ADDR[3]                                                                                   ; CLK                                      ; CLK         ; 0.000        ; 0.081      ; 1.352      ;
; 1.064 ; core:core_inst|ip[8]                     ; core:core_inst|ip[8]                                                                                         ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.358      ;
; 1.072 ; lfsr16:lfsr16_inst|Q[8]                  ; lfsr16:lfsr16_inst|Q[15]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.366      ;
; 1.079 ; core:core_inst|RAM_ADDR[0]               ; core:core_inst|RAM_ADDR[0]                                                                                   ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.373      ;
; 1.088 ; core:core_inst|stat[0]                   ; core:core_inst|iwrk[1]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.102      ; 1.402      ;
; 1.090 ; core:core_inst|stat[0]                   ; core:core_inst|iwrk[2]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.102      ; 1.404      ;
; 1.091 ; matrix_driver:matrix_driver_inst|cnt[2]  ; matrix_driver:matrix_driver_inst|cnt[3]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.385      ;
; 1.091 ; matrix_driver:matrix_driver_inst|cnt[4]  ; matrix_driver:matrix_driver_inst|cnt[5]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.385      ;
; 1.092 ; matrix_driver:matrix_driver_inst|cnt[10] ; matrix_driver:matrix_driver_inst|cnt[11]                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.386      ;
; 1.092 ; matrix_driver:matrix_driver_inst|cnt[8]  ; matrix_driver:matrix_driver_inst|cnt[9]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.386      ;
; 1.092 ; matrix_driver:matrix_driver_inst|cnt[6]  ; matrix_driver:matrix_driver_inst|cnt[7]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.386      ;
; 1.098 ; matrix_driver:matrix_driver_inst|cnt[1]  ; matrix_driver:matrix_driver_inst|cnt[2]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; matrix_driver:matrix_driver_inst|cnt[3]  ; matrix_driver:matrix_driver_inst|cnt[4]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; matrix_driver:matrix_driver_inst|cnt[9]  ; matrix_driver:matrix_driver_inst|cnt[10]                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.393      ;
; 1.101 ; matrix_driver:matrix_driver_inst|cnt[7]  ; matrix_driver:matrix_driver_inst|cnt[8]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.395      ;
; 1.101 ; matrix_driver:matrix_driver_inst|cnt[5]  ; matrix_driver:matrix_driver_inst|cnt[6]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.395      ;
; 1.103 ; lfsr16:lfsr16_inst|Q[2]                  ; lfsr16:lfsr16_inst|Q[15]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.397      ;
; 1.107 ; matrix_driver:matrix_driver_inst|cnt[1]  ; matrix_driver:matrix_driver_inst|cnt[3]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; matrix_driver:matrix_driver_inst|cnt[3]  ; matrix_driver:matrix_driver_inst|cnt[5]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.082      ; 1.402      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'matrix_driver:matrix_driver_inst|cnt[11]'                                                                                                                                                             ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.454 ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.080      ; 0.758      ;
; 0.533 ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.080      ; 0.825      ;
; 0.544 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.080      ; 0.836      ;
; 0.801 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.080      ; 1.093      ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~portb_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~portb_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~portb_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~portb_datain_reg0   ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[12]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[13]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[14]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[15]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_WREN                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[1]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[2]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[3]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[4]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[5]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[6]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[7]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[10]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[11]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[5]                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'matrix_driver:matrix_driver_inst|cnt[11]'                                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[2] ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[0] ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[1] ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[2] ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[0] ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[1] ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[2] ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[0]|clk           ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[1]|clk           ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[2]|clk           ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|inclk[0]  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]|q                 ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|inclk[0]  ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|outclk    ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[0]|clk           ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[1]|clk           ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[2]|clk           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEYS[*]   ; CLK        ; 6.357 ; 6.494 ; Rise       ; CLK             ;
;  KEYS[0]  ; CLK        ; 4.868 ; 5.131 ; Rise       ; CLK             ;
;  KEYS[1]  ; CLK        ; 3.870 ; 4.243 ; Rise       ; CLK             ;
;  KEYS[2]  ; CLK        ; 4.697 ; 4.933 ; Rise       ; CLK             ;
;  KEYS[3]  ; CLK        ; 6.357 ; 6.494 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEYS[*]   ; CLK        ; -3.222 ; -3.518 ; Rise       ; CLK             ;
;  KEYS[0]  ; CLK        ; -4.232 ; -4.479 ; Rise       ; CLK             ;
;  KEYS[1]  ; CLK        ; -3.222 ; -3.518 ; Rise       ; CLK             ;
;  KEYS[2]  ; CLK        ; -4.009 ; -4.167 ; Rise       ; CLK             ;
;  KEYS[3]  ; CLK        ; -5.631 ; -5.791 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; LED[*]      ; CLK                                      ; 10.617 ; 10.417 ; Rise       ; CLK                                      ;
;  LED[0]     ; CLK                                      ; 8.475  ; 8.273  ; Rise       ; CLK                                      ;
;  LED[1]     ; CLK                                      ; 8.010  ; 7.920  ; Rise       ; CLK                                      ;
;  LED[2]     ; CLK                                      ; 9.094  ; 8.870  ; Rise       ; CLK                                      ;
;  LED[3]     ; CLK                                      ; 8.508  ; 8.399  ; Rise       ; CLK                                      ;
;  LED[4]     ; CLK                                      ; 10.617 ; 10.417 ; Rise       ; CLK                                      ;
;  LED[5]     ; CLK                                      ; 8.504  ; 8.358  ; Rise       ; CLK                                      ;
;  LED[6]     ; CLK                                      ; 7.914  ; 7.794  ; Rise       ; CLK                                      ;
;  LED[7]     ; CLK                                      ; 8.258  ; 8.149  ; Rise       ; CLK                                      ;
; L_GREEN[*]  ; CLK                                      ; 11.823 ; 12.073 ; Fall       ; CLK                                      ;
;  L_GREEN[0] ; CLK                                      ; 11.327 ; 11.545 ; Fall       ; CLK                                      ;
;  L_GREEN[1] ; CLK                                      ; 11.818 ; 12.073 ; Fall       ; CLK                                      ;
;  L_GREEN[2] ; CLK                                      ; 11.823 ; 12.064 ; Fall       ; CLK                                      ;
;  L_GREEN[3] ; CLK                                      ; 11.256 ; 11.414 ; Fall       ; CLK                                      ;
;  L_GREEN[4] ; CLK                                      ; 11.786 ; 12.044 ; Fall       ; CLK                                      ;
;  L_GREEN[5] ; CLK                                      ; 11.768 ; 12.007 ; Fall       ; CLK                                      ;
;  L_GREEN[6] ; CLK                                      ; 11.768 ; 12.057 ; Fall       ; CLK                                      ;
;  L_GREEN[7] ; CLK                                      ; 11.664 ; 11.906 ; Fall       ; CLK                                      ;
; L_RED[*]    ; CLK                                      ; 13.395 ; 13.617 ; Fall       ; CLK                                      ;
;  L_RED[0]   ; CLK                                      ; 12.946 ; 13.065 ; Fall       ; CLK                                      ;
;  L_RED[1]   ; CLK                                      ; 11.172 ; 11.346 ; Fall       ; CLK                                      ;
;  L_RED[2]   ; CLK                                      ; 11.021 ; 11.217 ; Fall       ; CLK                                      ;
;  L_RED[3]   ; CLK                                      ; 11.282 ; 11.521 ; Fall       ; CLK                                      ;
;  L_RED[4]   ; CLK                                      ; 11.745 ; 11.996 ; Fall       ; CLK                                      ;
;  L_RED[5]   ; CLK                                      ; 11.381 ; 11.573 ; Fall       ; CLK                                      ;
;  L_RED[6]   ; CLK                                      ; 13.395 ; 13.617 ; Fall       ; CLK                                      ;
;  L_RED[7]   ; CLK                                      ; 12.106 ; 12.363 ; Fall       ; CLK                                      ;
; L_VCC[*]    ; matrix_driver:matrix_driver_inst|cnt[11] ; 11.202 ; 11.409 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[0]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.388  ; 9.710  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[1]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.279  ; 8.948  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[2]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.928  ; 10.229 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[3]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 10.050 ; 9.652  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[4]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 11.202 ; 11.409 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[5]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.973  ; 8.680  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[6]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.514  ; 8.799  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[7]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.783  ; 9.532  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; LED[*]      ; CLK                                      ; 7.634  ; 7.516  ; Rise       ; CLK                                      ;
;  LED[0]     ; CLK                                      ; 8.175  ; 7.980  ; Rise       ; CLK                                      ;
;  LED[1]     ; CLK                                      ; 7.729  ; 7.641  ; Rise       ; CLK                                      ;
;  LED[2]     ; CLK                                      ; 8.769  ; 8.553  ; Rise       ; CLK                                      ;
;  LED[3]     ; CLK                                      ; 8.206  ; 8.100  ; Rise       ; CLK                                      ;
;  LED[4]     ; CLK                                      ; 10.286 ; 10.097 ; Rise       ; CLK                                      ;
;  LED[5]     ; CLK                                      ; 8.200  ; 8.058  ; Rise       ; CLK                                      ;
;  LED[6]     ; CLK                                      ; 7.634  ; 7.516  ; Rise       ; CLK                                      ;
;  LED[7]     ; CLK                                      ; 7.964  ; 7.857  ; Rise       ; CLK                                      ;
; L_GREEN[*]  ; CLK                                      ; 10.848 ; 11.002 ; Fall       ; CLK                                      ;
;  L_GREEN[0] ; CLK                                      ; 10.916 ; 11.127 ; Fall       ; CLK                                      ;
;  L_GREEN[1] ; CLK                                      ; 11.387 ; 11.634 ; Fall       ; CLK                                      ;
;  L_GREEN[2] ; CLK                                      ; 11.392 ; 11.626 ; Fall       ; CLK                                      ;
;  L_GREEN[3] ; CLK                                      ; 10.848 ; 11.002 ; Fall       ; CLK                                      ;
;  L_GREEN[4] ; CLK                                      ; 11.357 ; 11.607 ; Fall       ; CLK                                      ;
;  L_GREEN[5] ; CLK                                      ; 11.340 ; 11.571 ; Fall       ; CLK                                      ;
;  L_GREEN[6] ; CLK                                      ; 11.338 ; 11.618 ; Fall       ; CLK                                      ;
;  L_GREEN[7] ; CLK                                      ; 11.238 ; 11.473 ; Fall       ; CLK                                      ;
; L_RED[*]    ; CLK                                      ; 10.622 ; 10.812 ; Fall       ; CLK                                      ;
;  L_RED[0]   ; CLK                                      ; 12.532 ; 12.644 ; Fall       ; CLK                                      ;
;  L_RED[1]   ; CLK                                      ; 10.767 ; 10.936 ; Fall       ; CLK                                      ;
;  L_RED[2]   ; CLK                                      ; 10.622 ; 10.812 ; Fall       ; CLK                                      ;
;  L_RED[3]   ; CLK                                      ; 10.873 ; 11.104 ; Fall       ; CLK                                      ;
;  L_RED[4]   ; CLK                                      ; 11.317 ; 11.560 ; Fall       ; CLK                                      ;
;  L_RED[5]   ; CLK                                      ; 10.967 ; 11.154 ; Fall       ; CLK                                      ;
;  L_RED[6]   ; CLK                                      ; 12.963 ; 13.174 ; Fall       ; CLK                                      ;
;  L_RED[7]   ; CLK                                      ; 11.663 ; 11.912 ; Fall       ; CLK                                      ;
; L_VCC[*]    ; matrix_driver:matrix_driver_inst|cnt[11] ; 7.621  ; 7.889  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[0]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.360  ; 8.533  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[1]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.367  ; 8.042  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[2]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.081  ; 9.443  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[3]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.107  ; 8.717  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[4]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 10.336 ; 10.545 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[5]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.007  ; 7.889  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[6]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 7.621  ; 7.907  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[7]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.783  ; 8.705  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                        ;
+------------+-----------------+------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note                                           ;
+------------+-----------------+------------------------------------------+------------------------------------------------+
; 25.34 MHz  ; 25.34 MHz       ; CLK                                      ;                                                ;
; 822.37 MHz ; 402.09 MHz      ; matrix_driver:matrix_driver_inst|cnt[11] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; CLK                                      ; -19.234 ; -5287.659     ;
; matrix_driver:matrix_driver_inst|cnt[11] ; -0.216  ; -0.216        ;
+------------------------------------------+---------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK                                      ; 0.383 ; 0.000         ;
; matrix_driver:matrix_driver_inst|cnt[11] ; 0.403 ; 0.000         ;
+------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                  ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK                                      ; -3.201 ; -859.670      ;
; matrix_driver:matrix_driver_inst|cnt[11] ; -1.487 ; -4.461        ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -19.234 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.329      ; 20.065     ;
; -19.117 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 19.968     ;
; -18.948 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 19.799     ;
; -18.807 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 19.658     ;
; -18.662 ; core:core_inst|regfile:regfile_inst|registers[5][14] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.356      ; 19.520     ;
; -18.503 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 19.354     ;
; -18.413 ; core:core_inst|regfile:regfile_inst|registers[5][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 18.857     ;
; -18.391 ; core:core_inst|regfile:regfile_inst|registers[5][15] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.084     ; 18.809     ;
; -18.360 ; core:core_inst|regfile:regfile_inst|registers[6][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.331      ; 19.193     ;
; -18.331 ; core:core_inst|regfile:regfile_inst|registers[4][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.329      ; 19.162     ;
; -18.315 ; core:core_inst|regfile:regfile_inst|registers[5][11] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.324      ; 19.141     ;
; -18.249 ; core:core_inst|regfile:regfile_inst|registers[2][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.063     ; 18.688     ;
; -18.215 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 19.066     ;
; -18.155 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[14] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 18.562     ;
; -18.144 ; core:core_inst|regfile:regfile_inst|registers[1][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.111     ; 18.535     ;
; -18.052 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 18.903     ;
; -18.017 ; core:core_inst|ram_q_dff[11]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 18.868     ;
; -18.012 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 18.863     ;
; -17.997 ; core:core_inst|regfile:regfile_inst|registers[0][7]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 18.404     ;
; -17.969 ; core:core_inst|regfile:regfile_inst|registers[5][25] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.123     ; 18.348     ;
; -17.965 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.123     ; 18.344     ;
; -17.939 ; core:core_inst|regfile:regfile_inst|registers[2][16] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.075     ; 18.366     ;
; -17.926 ; core:core_inst|regfile:regfile_inst|registers[5][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.084     ; 18.344     ;
; -17.903 ; core:core_inst|regfile:regfile_inst|registers[5][16] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.084     ; 18.321     ;
; -17.867 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.109     ; 18.260     ;
; -17.856 ; core:core_inst|ram_q_dff[1]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 18.258     ;
; -17.831 ; core:core_inst|regfile:regfile_inst|registers[2][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.044     ; 18.289     ;
; -17.829 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.098     ; 18.233     ;
; -17.819 ; core:core_inst|regfile:regfile_inst|registers[5][9]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.058     ; 18.263     ;
; -17.807 ; core:core_inst|regfile:regfile_inst|registers[5][5]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.331      ; 18.640     ;
; -17.781 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[15] ; CLK          ; CLK         ; 0.500        ; -0.095     ; 18.188     ;
; -17.769 ; core:core_inst|regfile:regfile_inst|registers[0][13] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.133     ; 18.138     ;
; -17.767 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.329      ; 18.598     ;
; -17.732 ; core:core_inst|regfile:regfile_inst|registers[6][15] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.033     ; 18.201     ;
; -17.718 ; core:core_inst|regfile:regfile_inst|registers[4][5]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.052     ; 18.168     ;
; -17.715 ; core:core_inst|regfile:regfile_inst|registers[2][5]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.044     ; 18.173     ;
; -17.691 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.349      ; 18.542     ;
; -17.684 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.098     ; 18.088     ;
; -17.683 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.078     ; 18.107     ;
; -17.664 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; 0.313      ; 18.479     ;
; -17.630 ; core:core_inst|regfile:regfile_inst|registers[5][23] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.075     ; 18.057     ;
; -17.629 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.125     ; 18.006     ;
; -17.624 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.331      ; 18.457     ;
; -17.623 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[3]  ; CLK          ; CLK         ; 0.500        ; -0.109     ; 18.016     ;
; -17.614 ; core:core_inst|regfile:regfile_inst|registers[7][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.142     ; 17.974     ;
; -17.595 ; core:core_inst|regfile:regfile_inst|registers[2][25] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.148     ; 17.949     ;
; -17.578 ; core:core_inst|regfile:regfile_inst|registers[2][26] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.148     ; 17.932     ;
; -17.542 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.078     ; 17.966     ;
; -17.521 ; core:core_inst|regfile:regfile_inst|registers[2][4]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.085     ; 17.938     ;
; -17.520 ; core:core_inst|regfile:regfile_inst|registers[5][26] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.126     ; 17.896     ;
; -17.517 ; core:core_inst|regfile:regfile_inst|registers[1][10] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.122     ; 17.897     ;
; -17.512 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.105     ; 17.909     ;
; -17.478 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[19] ; CLK          ; CLK         ; 0.500        ; -0.098     ; 17.882     ;
; -17.452 ; core:core_inst|regfile:regfile_inst|registers[1][30] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.111     ; 17.843     ;
; -17.423 ; core:core_inst|regfile:regfile_inst|registers[4][21] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.097     ; 17.828     ;
; -17.422 ; core:core_inst|regfile:regfile_inst|registers[0][12] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.021     ; 17.903     ;
; -17.422 ; core:core_inst|regfile:regfile_inst|registers[1][28] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.111     ; 17.813     ;
; -17.397 ; core:core_inst|regfile:regfile_inst|registers[4][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.111     ; 17.788     ;
; -17.392 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[14] ; CLK          ; CLK         ; 0.500        ; -0.075     ; 17.819     ;
; -17.377 ; core:core_inst|regfile:regfile_inst|registers[2][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.044     ; 17.835     ;
; -17.372 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[11] ; CLK          ; CLK         ; 0.500        ; -0.098     ; 17.776     ;
; -17.370 ; core:core_inst|regfile:regfile_inst|registers[5][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.331      ; 18.203     ;
; -17.359 ; core:core_inst|regfile:regfile_inst|registers[3][7]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.050     ; 17.811     ;
; -17.349 ; core:core_inst|regfile:regfile_inst|registers[0][30] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.149     ; 17.702     ;
; -17.343 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.105     ; 17.740     ;
; -17.337 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[12] ; CLK          ; CLK         ; 0.500        ; 0.321      ; 18.160     ;
; -17.332 ; core:core_inst|regfile:regfile_inst|registers[5][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.331      ; 18.165     ;
; -17.326 ; core:core_inst|regfile:regfile_inst|registers[3][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.106     ; 17.722     ;
; -17.301 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[3]  ; CLK          ; CLK         ; 0.500        ; -0.089     ; 17.714     ;
; -17.296 ; core:core_inst|regfile:regfile_inst|registers[2][7]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.323      ; 18.121     ;
; -17.287 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.089     ; 17.700     ;
; -17.269 ; core:core_inst|regfile:regfile_inst|registers[5][12] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.324      ; 18.095     ;
; -17.269 ; core:core_inst|regfile:regfile_inst|registers[3][13] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.096     ; 17.675     ;
; -17.266 ; core:core_inst|regfile:regfile_inst|registers[0][25] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.149     ; 17.619     ;
; -17.264 ; core:core_inst|ram_q_dff[10]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.316      ; 18.082     ;
; -17.256 ; core:core_inst|regfile:regfile_inst|registers[4][0]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.329      ; 18.087     ;
; -17.238 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.078     ; 17.662     ;
; -17.236 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[8]  ; CLK          ; CLK         ; 0.500        ; -0.111     ; 17.627     ;
; -17.226 ; core:core_inst|regfile:regfile_inst|registers[5][17] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.084     ; 17.644     ;
; -17.224 ; core:core_inst|ram_q_dff[4]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.100     ; 17.626     ;
; -17.224 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.320      ; 18.046     ;
; -17.220 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[4]  ; CLK          ; CLK         ; 0.500        ; -0.108     ; 17.614     ;
; -17.219 ; core:core_inst|regfile:regfile_inst|registers[0][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.149     ; 17.572     ;
; -17.217 ; core:core_inst|regfile:regfile_inst|registers[0][9]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.021     ; 17.698     ;
; -17.215 ; core:core_inst|regfile:regfile_inst|registers[5][29] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.065     ; 17.652     ;
; -17.205 ; core:core_inst|regfile:regfile_inst|registers[2][27] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.148     ; 17.559     ;
; -17.204 ; core:core_inst|regfile:regfile_inst|registers[5][3]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.331      ; 18.037     ;
; -17.203 ; core:core_inst|regfile:regfile_inst|registers[0][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.105     ; 17.600     ;
; -17.202 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.105     ; 17.599     ;
; -17.199 ; core:core_inst|regfile:regfile_inst|registers[6][28] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.148     ; 17.553     ;
; -17.190 ; core:core_inst|regfile:regfile_inst|registers[4][24] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.111     ; 17.581     ;
; -17.188 ; core:core_inst|regfile:regfile_inst|registers[6][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.051     ; 17.639     ;
; -17.184 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[9]  ; CLK          ; CLK         ; 0.500        ; -0.091     ; 17.595     ;
; -17.165 ; core:core_inst|regfile:regfile_inst|registers[6][30] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.049     ; 17.618     ;
; -17.160 ; core:core_inst|regfile:regfile_inst|registers[2][1]  ; core:core_inst|reg_in[14] ; CLK          ; CLK         ; 0.500        ; -0.477     ; 17.185     ;
; -17.160 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[3]  ; CLK          ; CLK         ; 0.500        ; -0.089     ; 17.573     ;
; -17.159 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; 0.340      ; 18.001     ;
; -17.158 ; core:core_inst|regfile:regfile_inst|registers[0][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.105     ; 17.555     ;
; -17.156 ; core:core_inst|regfile:regfile_inst|registers[5][0]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; 0.331      ; 17.989     ;
; -17.146 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; -0.098     ; 17.550     ;
+---------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'matrix_driver:matrix_driver_inst|cnt[11]'                                                                                                                                                              ;
+--------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.216 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.071     ; 1.147      ;
; 0.056  ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.071     ; 0.875      ;
; 0.072  ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.071     ; 0.859      ;
; 0.161  ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.071     ; 0.770      ;
+--------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                  ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 0.383 ; core:core_inst|reg_in[27]                ; core:core_inst|reg_in[27]                                                                                    ; CLK                                      ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; core:core_inst|reg_in[12]                ; core:core_inst|reg_in[12]                                                                                    ; CLK                                      ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.395 ; matrix_driver:matrix_driver_inst|cnt[0]  ; matrix_driver:matrix_driver_inst|cnt[0]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.094      ; 0.684      ;
; 0.400 ; core:core_inst|cpu_state[8]              ; core:core_inst|cpu_state[8]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; core:core_inst|ip[0]                     ; core:core_inst|ip[0]                                                                                         ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; core:core_inst|RAM_WREN                  ; core:core_inst|RAM_WREN                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; core:core_inst|cpu_state[0]              ; core:core_inst|cpu_state[0]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; core:core_inst|tctr[0]                   ; core:core_inst|tctr[0]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; core:core_inst|RAM_DATA[0]               ; core:core_inst|RAM_DATA[0]                                                                                   ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|cpu_state[3]              ; core:core_inst|cpu_state[3]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|reg_in[3]                 ; core:core_inst|reg_in[3]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|reg_in[0]                 ; core:core_inst|reg_in[0]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|cpu_state[2]              ; core:core_inst|cpu_state[2]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|sp[0]                     ; core:core_inst|sp[0]                                                                                         ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|mem_to_reg_wa[0]          ; core:core_inst|mem_to_reg_wa[0]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|mem_to_reg_wa[2]          ; core:core_inst|mem_to_reg_wa[2]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; core:core_inst|mem_to_reg_wa[1]          ; core:core_inst|mem_to_reg_wa[1]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; lfsr16:lfsr16_inst|Q[15]                 ; lfsr16:lfsr16_inst|Q[15]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.448 ; lfsr16:lfsr16_inst|Q[14]                 ; lfsr16:lfsr16_inst|Q[13]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.716      ;
; 0.451 ; lfsr16:lfsr16_inst|Q[15]                 ; lfsr16:lfsr16_inst|Q[14]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.719      ;
; 0.453 ; lfsr16:lfsr16_inst|Q[5]                  ; lfsr16:lfsr16_inst|Q[4]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 0.722      ;
; 0.457 ; lfsr16:lfsr16_inst|Q[9]                  ; lfsr16:lfsr16_inst|Q[8]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.725      ;
; 0.525 ; core:core_inst|cpu_state[4]              ; core:core_inst|cpu_state[2]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.793      ;
; 0.585 ; lfsr16:lfsr16_inst|Q[4]                  ; lfsr16:lfsr16_inst|Q[3]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 0.854      ;
; 0.644 ; lfsr16:lfsr16_inst|Q[6]                  ; lfsr16:lfsr16_inst|Q[5]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 0.913      ;
; 0.645 ; lfsr16:lfsr16_inst|Q[13]                 ; lfsr16:lfsr16_inst|Q[12]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.913      ;
; 0.648 ; lfsr16:lfsr16_inst|Q[11]                 ; lfsr16:lfsr16_inst|Q[10]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.916      ;
; 0.648 ; lfsr16:lfsr16_inst|Q[12]                 ; lfsr16:lfsr16_inst|Q[11]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.916      ;
; 0.652 ; lfsr16:lfsr16_inst|Q[10]                 ; lfsr16:lfsr16_inst|Q[9]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.920      ;
; 0.654 ; lfsr16:lfsr16_inst|Q[7]                  ; lfsr16:lfsr16_inst|Q[6]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 0.923      ;
; 0.667 ; lfsr16:lfsr16_inst|Q[1]                  ; lfsr16:lfsr16_inst|Q[0]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.935      ;
; 0.684 ; matrix_driver:matrix_driver_inst|cnt[4]  ; matrix_driver:matrix_driver_inst|cnt[4]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.952      ;
; 0.686 ; matrix_driver:matrix_driver_inst|cnt[3]  ; matrix_driver:matrix_driver_inst|cnt[3]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; matrix_driver:matrix_driver_inst|cnt[10] ; matrix_driver:matrix_driver_inst|cnt[10]                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; matrix_driver:matrix_driver_inst|cnt[9]  ; matrix_driver:matrix_driver_inst|cnt[9]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; matrix_driver:matrix_driver_inst|cnt[8]  ; matrix_driver:matrix_driver_inst|cnt[8]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; matrix_driver:matrix_driver_inst|cnt[2]  ; matrix_driver:matrix_driver_inst|cnt[2]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; matrix_driver:matrix_driver_inst|cnt[6]  ; matrix_driver:matrix_driver_inst|cnt[6]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.956      ;
; 0.690 ; matrix_driver:matrix_driver_inst|cnt[7]  ; matrix_driver:matrix_driver_inst|cnt[7]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; matrix_driver:matrix_driver_inst|cnt[5]  ; matrix_driver:matrix_driver_inst|cnt[5]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.697 ; lfsr16:lfsr16_inst|Q[8]                  ; lfsr16:lfsr16_inst|Q[7]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.965      ;
; 0.709 ; matrix_driver:matrix_driver_inst|cnt[1]  ; matrix_driver:matrix_driver_inst|cnt[1]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.811 ; core:core_inst|RAM_DATA[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.489      ; 1.050      ;
; 0.812 ; core:core_inst|RAM_DATA[2]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.489      ; 1.051      ;
; 0.837 ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11]                                                                     ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; 0.000        ; 2.421      ; 3.723      ;
; 0.841 ; core:core_inst|cpu_state[3]              ; core:core_inst|mem_to_reg_h                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 1.110      ;
; 0.845 ; core:core_inst|cpu_state[3]              ; core:core_inst|mem_to_reg_l                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 1.114      ;
; 0.854 ; core:core_inst|RAM_ADDR[3]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.477      ; 1.081      ;
; 0.855 ; lfsr16:lfsr16_inst|Q[3]                  ; lfsr16:lfsr16_inst|Q[2]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 1.124      ;
; 0.855 ; core:core_inst|RAM_DATA[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.489      ; 1.094      ;
; 0.877 ; lfsr16:lfsr16_inst|Q[12]                 ; lfsr16:lfsr16_inst|Q[15]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.145      ;
; 0.878 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.493      ; 1.121      ;
; 0.882 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.490      ; 1.122      ;
; 0.883 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.491      ; 1.124      ;
; 0.883 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.491      ; 1.124      ;
; 0.883 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.490      ; 1.123      ;
; 0.885 ; core:core_inst|RAM_ADDR[0]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.476      ; 1.111      ;
; 0.887 ; core:core_inst|RAM_DATA[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_datain_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.506      ; 1.143      ;
; 0.887 ; core:core_inst|RAM_ADDR[1]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.477      ; 1.114      ;
; 0.893 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.494      ; 1.137      ;
; 0.894 ; core:core_inst|RAM_ADDR[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.494      ; 1.138      ;
; 0.898 ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11]                                                                     ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 2.421      ; 3.284      ;
; 0.899 ; core:core_inst|RAM_ADDR[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.494      ; 1.143      ;
; 0.900 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.494      ; 1.144      ;
; 0.909 ; core:core_inst|RAM_ADDR[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.490      ; 1.149      ;
; 0.913 ; core:core_inst|RAM_ADDR[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.495      ; 1.158      ;
; 0.913 ; core:core_inst|RAM_ADDR[10]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.493      ; 1.156      ;
; 0.916 ; core:core_inst|stat[0]                   ; core:core_inst|stat[0]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 1.185      ;
; 0.922 ; core:core_inst|RAM_ADDR[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.491      ; 1.163      ;
; 0.923 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.491      ; 1.164      ;
; 0.926 ; core:core_inst|cpu_state[2]              ; core:core_inst|cpu_state[8]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.070      ; 1.191      ;
; 0.929 ; core:core_inst|RAM_DATA[9]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.506      ; 1.185      ;
; 0.930 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.491      ; 1.171      ;
; 0.931 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.491      ; 1.172      ;
; 0.933 ; core:core_inst|RAM_ADDR[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.490      ; 1.173      ;
; 0.934 ; core:core_inst|RAM_ADDR[11]              ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.495      ; 1.179      ;
; 0.938 ; core:core_inst|RAM_DATA[6]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.489      ; 1.177      ;
; 0.948 ; core:core_inst|RAM_ADDR[7]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.491      ; 1.189      ;
; 0.952 ; core:core_inst|RAM_DATA[8]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.506      ; 1.208      ;
; 0.967 ; lfsr16:lfsr16_inst|Q[8]                  ; lfsr16:lfsr16_inst|Q[15]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.235      ;
; 0.972 ; core:core_inst|stat[0]                   ; core:core_inst|iwrk[1]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.091      ; 1.258      ;
; 0.974 ; core:core_inst|stat[0]                   ; core:core_inst|iwrk[2]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.091      ; 1.260      ;
; 0.975 ; core:core_inst|cpu_state[0]              ; core:core_inst|RAM_ADDR[3]                                                                                   ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.243      ;
; 0.985 ; lfsr16:lfsr16_inst|Q[2]                  ; lfsr16:lfsr16_inst|Q[15]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.253      ;
; 0.999 ; core:core_inst|ip[8]                     ; core:core_inst|ip[8]                                                                                         ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.267      ;
; 1.002 ; core:core_inst|RAM_DATA[4]               ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.488      ; 1.240      ;
; 1.005 ; matrix_driver:matrix_driver_inst|cnt[3]  ; matrix_driver:matrix_driver_inst|cnt[4]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; matrix_driver:matrix_driver_inst|cnt[1]  ; matrix_driver:matrix_driver_inst|cnt[2]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; matrix_driver:matrix_driver_inst|cnt[4]  ; matrix_driver:matrix_driver_inst|cnt[5]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; matrix_driver:matrix_driver_inst|cnt[9]  ; matrix_driver:matrix_driver_inst|cnt[10]                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.008 ; matrix_driver:matrix_driver_inst|cnt[7]  ; matrix_driver:matrix_driver_inst|cnt[8]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.276      ;
; 1.008 ; matrix_driver:matrix_driver_inst|cnt[5]  ; matrix_driver:matrix_driver_inst|cnt[6]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.276      ;
; 1.009 ; core:core_inst|mem_to_reg_h              ; core:core_inst|mem_to_reg_wa[2]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.079      ; 1.283      ;
; 1.011 ; matrix_driver:matrix_driver_inst|cnt[10] ; matrix_driver:matrix_driver_inst|cnt[11]                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.279      ;
; 1.011 ; matrix_driver:matrix_driver_inst|cnt[2]  ; matrix_driver:matrix_driver_inst|cnt[3]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.279      ;
; 1.011 ; matrix_driver:matrix_driver_inst|cnt[8]  ; matrix_driver:matrix_driver_inst|cnt[9]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.279      ;
; 1.012 ; matrix_driver:matrix_driver_inst|cnt[6]  ; matrix_driver:matrix_driver_inst|cnt[7]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.280      ;
; 1.014 ; core:core_inst|RAM_ADDR[0]               ; core:core_inst|RAM_ADDR[0]                                                                                   ; CLK                                      ; CLK         ; 0.000        ; 0.074      ; 1.283      ;
; 1.020 ; matrix_driver:matrix_driver_inst|cnt[3]  ; matrix_driver:matrix_driver_inst|cnt[5]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.288      ;
; 1.020 ; matrix_driver:matrix_driver_inst|cnt[1]  ; matrix_driver:matrix_driver_inst|cnt[3]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.073      ; 1.288      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'matrix_driver:matrix_driver_inst|cnt[11]'                                                                                                                                                              ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.403 ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.071      ; 0.684      ;
; 0.492 ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.071      ; 0.758      ;
; 0.504 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.071      ; 0.770      ;
; 0.744 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.071      ; 1.010      ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~portb_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~portb_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~portb_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~portb_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Fall       ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~portb_datain_reg0   ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[10]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[11]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[12]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[13]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[14]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[15]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[8]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[9]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_WREN                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[0]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[1]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[2]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[3]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[4]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[8]                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[0]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[1]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[2]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[3]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[4]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[5]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[6]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[7]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[10]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[11]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[5]                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'matrix_driver:matrix_driver_inst|cnt[11]'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[2] ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[0] ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[1] ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[2] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[0] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[1] ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[2] ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[0]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[1]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[2]|clk           ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|inclk[0]  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]|q                 ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|inclk[0]  ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|outclk    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[0]|clk           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[1]|clk           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[2]|clk           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEYS[*]   ; CLK        ; 5.893 ; 5.737 ; Rise       ; CLK             ;
;  KEYS[0]  ; CLK        ; 4.474 ; 4.505 ; Rise       ; CLK             ;
;  KEYS[1]  ; CLK        ; 3.487 ; 3.643 ; Rise       ; CLK             ;
;  KEYS[2]  ; CLK        ; 4.339 ; 4.270 ; Rise       ; CLK             ;
;  KEYS[3]  ; CLK        ; 5.893 ; 5.737 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEYS[*]   ; CLK        ; -2.912 ; -3.026 ; Rise       ; CLK             ;
;  KEYS[0]  ; CLK        ; -3.852 ; -3.876 ; Rise       ; CLK             ;
;  KEYS[1]  ; CLK        ; -2.912 ; -3.026 ; Rise       ; CLK             ;
;  KEYS[2]  ; CLK        ; -3.697 ; -3.581 ; Rise       ; CLK             ;
;  KEYS[3]  ; CLK        ; -5.170 ; -5.049 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; LED[*]      ; CLK                                      ; 9.768  ; 9.308  ; Rise       ; CLK                                      ;
;  LED[0]     ; CLK                                      ; 7.851  ; 7.440  ; Rise       ; CLK                                      ;
;  LED[1]     ; CLK                                      ; 7.370  ; 7.132  ; Rise       ; CLK                                      ;
;  LED[2]     ; CLK                                      ; 8.437  ; 8.003  ; Rise       ; CLK                                      ;
;  LED[3]     ; CLK                                      ; 7.840  ; 7.582  ; Rise       ; CLK                                      ;
;  LED[4]     ; CLK                                      ; 9.768  ; 9.308  ; Rise       ; CLK                                      ;
;  LED[5]     ; CLK                                      ; 7.852  ; 7.512  ; Rise       ; CLK                                      ;
;  LED[6]     ; CLK                                      ; 7.265  ; 7.025  ; Rise       ; CLK                                      ;
;  LED[7]     ; CLK                                      ; 7.604  ; 7.342  ; Rise       ; CLK                                      ;
; L_GREEN[*]  ; CLK                                      ; 10.671 ; 11.036 ; Fall       ; CLK                                      ;
;  L_GREEN[0] ; CLK                                      ; 10.216 ; 10.528 ; Fall       ; CLK                                      ;
;  L_GREEN[1] ; CLK                                      ; 10.671 ; 11.026 ; Fall       ; CLK                                      ;
;  L_GREEN[2] ; CLK                                      ; 10.671 ; 11.027 ; Fall       ; CLK                                      ;
;  L_GREEN[3] ; CLK                                      ; 10.160 ; 10.404 ; Fall       ; CLK                                      ;
;  L_GREEN[4] ; CLK                                      ; 10.638 ; 11.001 ; Fall       ; CLK                                      ;
;  L_GREEN[5] ; CLK                                      ; 10.621 ; 10.968 ; Fall       ; CLK                                      ;
;  L_GREEN[6] ; CLK                                      ; 10.608 ; 11.036 ; Fall       ; CLK                                      ;
;  L_GREEN[7] ; CLK                                      ; 10.518 ; 10.882 ; Fall       ; CLK                                      ;
; L_RED[*]    ; CLK                                      ; 12.004 ; 12.402 ; Fall       ; CLK                                      ;
;  L_RED[0]   ; CLK                                      ; 11.610 ; 11.879 ; Fall       ; CLK                                      ;
;  L_RED[1]   ; CLK                                      ; 10.088 ; 10.339 ; Fall       ; CLK                                      ;
;  L_RED[2]   ; CLK                                      ; 9.947  ; 10.217 ; Fall       ; CLK                                      ;
;  L_RED[3]   ; CLK                                      ; 10.176 ; 10.504 ; Fall       ; CLK                                      ;
;  L_RED[4]   ; CLK                                      ; 10.587 ; 10.992 ; Fall       ; CLK                                      ;
;  L_RED[5]   ; CLK                                      ; 10.269 ; 10.573 ; Fall       ; CLK                                      ;
;  L_RED[6]   ; CLK                                      ; 12.004 ; 12.402 ; Fall       ; CLK                                      ;
;  L_RED[7]   ; CLK                                      ; 10.918 ; 11.304 ; Fall       ; CLK                                      ;
; L_VCC[*]    ; matrix_driver:matrix_driver_inst|cnt[11] ; 10.111 ; 10.463 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[0]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.426  ; 8.970  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[1]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.573  ; 8.024  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[2]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.034  ; 9.445  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[3]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.299  ; 8.663  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[4]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 10.111 ; 10.463 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[5]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.275  ; 7.775  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[6]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 7.661  ; 8.119  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[7]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.016  ; 8.582  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; LED[*]      ; CLK                                      ; 6.989  ; 6.757  ; Rise       ; CLK                                      ;
;  LED[0]     ; CLK                                      ; 7.555  ; 7.159  ; Rise       ; CLK                                      ;
;  LED[1]     ; CLK                                      ; 7.093  ; 6.864  ; Rise       ; CLK                                      ;
;  LED[2]     ; CLK                                      ; 8.118  ; 7.699  ; Rise       ; CLK                                      ;
;  LED[3]     ; CLK                                      ; 7.545  ; 7.295  ; Rise       ; CLK                                      ;
;  LED[4]     ; CLK                                      ; 9.442  ; 9.002  ; Rise       ; CLK                                      ;
;  LED[5]     ; CLK                                      ; 7.552  ; 7.225  ; Rise       ; CLK                                      ;
;  LED[6]     ; CLK                                      ; 6.989  ; 6.757  ; Rise       ; CLK                                      ;
;  LED[7]     ; CLK                                      ; 7.314  ; 7.062  ; Rise       ; CLK                                      ;
; L_GREEN[*]  ; CLK                                      ; 9.774  ; 10.010 ; Fall       ; CLK                                      ;
;  L_GREEN[0] ; CLK                                      ; 9.827  ; 10.128 ; Fall       ; CLK                                      ;
;  L_GREEN[1] ; CLK                                      ; 10.264 ; 10.606 ; Fall       ; CLK                                      ;
;  L_GREEN[2] ; CLK                                      ; 10.265 ; 10.607 ; Fall       ; CLK                                      ;
;  L_GREEN[3] ; CLK                                      ; 9.774  ; 10.010 ; Fall       ; CLK                                      ;
;  L_GREEN[4] ; CLK                                      ; 10.233 ; 10.583 ; Fall       ; CLK                                      ;
;  L_GREEN[5] ; CLK                                      ; 10.216 ; 10.551 ; Fall       ; CLK                                      ;
;  L_GREEN[6] ; CLK                                      ; 10.204 ; 10.616 ; Fall       ; CLK                                      ;
;  L_GREEN[7] ; CLK                                      ; 10.118 ; 10.468 ; Fall       ; CLK                                      ;
; L_RED[*]    ; CLK                                      ; 9.569  ; 9.829  ; Fall       ; CLK                                      ;
;  L_RED[0]   ; CLK                                      ; 11.219 ; 11.476 ; Fall       ; CLK                                      ;
;  L_RED[1]   ; CLK                                      ; 9.705  ; 9.947  ; Fall       ; CLK                                      ;
;  L_RED[2]   ; CLK                                      ; 9.569  ; 9.829  ; Fall       ; CLK                                      ;
;  L_RED[3]   ; CLK                                      ; 9.789  ; 10.104 ; Fall       ; CLK                                      ;
;  L_RED[4]   ; CLK                                      ; 10.183 ; 10.574 ; Fall       ; CLK                                      ;
;  L_RED[5]   ; CLK                                      ; 9.878  ; 10.171 ; Fall       ; CLK                                      ;
;  L_RED[6]   ; CLK                                      ; 11.598 ; 11.978 ; Fall       ; CLK                                      ;
;  L_RED[7]   ; CLK                                      ; 10.501 ; 10.874 ; Fall       ; CLK                                      ;
; L_VCC[*]    ; matrix_driver:matrix_driver_inst|cnt[11] ; 6.843  ; 7.062  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[0]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 7.482  ; 7.816  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[1]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 7.648  ; 7.227  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[2]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.130  ; 8.702  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[3]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.345  ; 7.840  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[4]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.197  ; 9.635  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[5]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 7.321  ; 7.062  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[6]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 6.843  ; 7.213  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[7]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.032  ; 7.836  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK                                      ; -9.208 ; -2292.544     ;
; matrix_driver:matrix_driver_inst|cnt[11] ; 0.407  ; 0.000         ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; CLK                                      ; 0.178 ; 0.000         ;
; matrix_driver:matrix_driver_inst|cnt[11] ; 0.187 ; 0.000         ;
+------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                  ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; CLK                                      ; -3.000 ; -586.482      ;
; matrix_driver:matrix_driver_inst|cnt[11] ; -1.000 ; -3.000        ;
+------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                               ;
+--------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -9.208 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 9.455      ;
; -9.137 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.254     ; 9.370      ;
; -9.064 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 9.311      ;
; -9.005 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 9.252      ;
; -8.846 ; core:core_inst|ram_q_dff[15]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 9.093      ;
; -8.824 ; core:core_inst|regfile:regfile_inst|registers[5][14] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.239     ; 9.072      ;
; -8.764 ; core:core_inst|regfile:regfile_inst|registers[5][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.459     ; 8.792      ;
; -8.741 ; core:core_inst|ram_q_dff[8]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 8.988      ;
; -8.719 ; core:core_inst|regfile:regfile_inst|registers[5][15] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.473     ; 8.733      ;
; -8.718 ; core:core_inst|regfile:regfile_inst|registers[6][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.252     ; 8.953      ;
; -8.713 ; core:core_inst|ram_q_dff[6]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 8.960      ;
; -8.703 ; core:core_inst|regfile:regfile_inst|registers[4][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.254     ; 8.936      ;
; -8.698 ; core:core_inst|regfile:regfile_inst|registers[2][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.463     ; 8.722      ;
; -8.674 ; core:core_inst|regfile:regfile_inst|registers[5][11] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.257     ; 8.904      ;
; -8.618 ; core:core_inst|ram_q_dff[11]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 8.865      ;
; -8.586 ; core:core_inst|ram_q_dff[5]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 8.833      ;
; -8.535 ; core:core_inst|regfile:regfile_inst|registers[5][24] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.493     ; 8.529      ;
; -8.532 ; core:core_inst|ram_q_dff[1]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.484     ; 8.535      ;
; -8.522 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[14] ; CLK          ; CLK         ; 0.500        ; -0.434     ; 8.575      ;
; -8.521 ; core:core_inst|ram_q_dff[9]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.240     ; 8.768      ;
; -8.519 ; core:core_inst|regfile:regfile_inst|registers[2][16] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.469     ; 8.537      ;
; -8.517 ; core:core_inst|regfile:regfile_inst|registers[5][23] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.466     ; 8.538      ;
; -8.503 ; core:core_inst|regfile:regfile_inst|registers[0][7]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.479     ; 8.511      ;
; -8.497 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.436     ; 8.548      ;
; -8.491 ; core:core_inst|regfile:regfile_inst|registers[2][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.451     ; 8.527      ;
; -8.471 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.439     ; 8.519      ;
; -8.471 ; core:core_inst|regfile:regfile_inst|registers[5][25] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.493     ; 8.465      ;
; -8.469 ; core:core_inst|regfile:regfile_inst|registers[1][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.485     ; 8.471      ;
; -8.462 ; core:core_inst|regfile:regfile_inst|registers[6][15] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.443     ; 8.506      ;
; -8.452 ; core:core_inst|regfile:regfile_inst|registers[5][9]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.459     ; 8.480      ;
; -8.444 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.443     ; 8.488      ;
; -8.441 ; core:core_inst|regfile:regfile_inst|registers[0][13] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.498     ; 8.430      ;
; -8.435 ; core:core_inst|ram_q_dff[2]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.254     ; 8.668      ;
; -8.433 ; core:core_inst|regfile:regfile_inst|registers[5][16] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.473     ; 8.447      ;
; -8.431 ; core:core_inst|regfile:regfile_inst|registers[2][5]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.451     ; 8.467      ;
; -8.426 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.450     ; 8.463      ;
; -8.410 ; core:core_inst|regfile:regfile_inst|registers[5][5]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.252     ; 8.645      ;
; -8.400 ; core:core_inst|regfile:regfile_inst|registers[4][5]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.456     ; 8.431      ;
; -8.395 ; core:core_inst|regfile:regfile_inst|registers[6][0]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.252     ; 8.630      ;
; -8.389 ; core:core_inst|regfile:regfile_inst|registers[5][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.473     ; 8.403      ;
; -8.387 ; core:core_inst|regfile:regfile_inst|registers[7][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.507     ; 8.367      ;
; -8.377 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.429     ; 8.435      ;
; -8.374 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[15] ; CLK          ; CLK         ; 0.500        ; -0.434     ; 8.427      ;
; -8.366 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.425     ; 8.428      ;
; -8.364 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.242     ; 8.609      ;
; -8.356 ; core:core_inst|regfile:regfile_inst|registers[2][25] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.507     ; 8.336      ;
; -8.353 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.436     ; 8.404      ;
; -8.350 ; core:core_inst|regfile:regfile_inst|registers[2][4]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.470     ; 8.367      ;
; -8.346 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.256     ; 8.577      ;
; -8.341 ; core:core_inst|regfile:regfile_inst|registers[4][24] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.484     ; 8.344      ;
; -8.331 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.245     ; 8.573      ;
; -8.320 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.439     ; 8.368      ;
; -8.318 ; core:core_inst|regfile:regfile_inst|registers[7][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.507     ; 8.298      ;
; -8.317 ; core:core_inst|regfile:regfile_inst|registers[0][12] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.436     ; 8.368      ;
; -8.307 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[20] ; CLK          ; CLK         ; 0.500        ; -0.425     ; 8.369      ;
; -8.306 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[3]  ; CLK          ; CLK         ; 0.500        ; -0.443     ; 8.350      ;
; -8.305 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.429     ; 8.363      ;
; -8.300 ; core:core_inst|regfile:regfile_inst|registers[6][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.455     ; 8.332      ;
; -8.294 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[28] ; CLK          ; CLK         ; 0.500        ; -0.436     ; 8.345      ;
; -8.291 ; core:core_inst|regfile:regfile_inst|registers[5][26] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.499     ; 8.279      ;
; -8.285 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.242     ; 8.530      ;
; -8.281 ; core:core_inst|regfile:regfile_inst|registers[2][26] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.507     ; 8.261      ;
; -8.275 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[11] ; CLK          ; CLK         ; 0.500        ; -0.439     ; 8.323      ;
; -8.272 ; core:core_inst|ram_q_dff[4]                          ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.484     ; 8.275      ;
; -8.272 ; core:core_inst|regfile:regfile_inst|registers[1][30] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.485     ; 8.274      ;
; -8.272 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[14] ; CLK          ; CLK         ; 0.500        ; -0.420     ; 8.339      ;
; -8.269 ; core:core_inst|regfile:regfile_inst|registers[1][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.476     ; 8.280      ;
; -8.264 ; core:core_inst|regfile:regfile_inst|registers[1][10] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.492     ; 8.259      ;
; -8.260 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.259     ; 8.488      ;
; -8.258 ; core:core_inst|regfile:regfile_inst|registers[2][8]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.451     ; 8.294      ;
; -8.257 ; core:core_inst|regfile:regfile_inst|registers[4][21] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.481     ; 8.263      ;
; -8.252 ; core:core_inst|regfile:regfile_inst|registers[0][25] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.508     ; 8.231      ;
; -8.249 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[19] ; CLK          ; CLK         ; 0.500        ; -0.439     ; 8.297      ;
; -8.246 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[3]  ; CLK          ; CLK         ; 0.500        ; -0.429     ; 8.304      ;
; -8.246 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[0]  ; CLK          ; CLK         ; 0.500        ; -0.429     ; 8.304      ;
; -8.245 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[3]  ; CLK          ; CLK         ; 0.500        ; -0.429     ; 8.303      ;
; -8.238 ; core:core_inst|ram_q_dff[10]                         ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.264     ; 8.461      ;
; -8.238 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[26] ; CLK          ; CLK         ; 0.500        ; -0.425     ; 8.300      ;
; -8.233 ; core:core_inst|regfile:regfile_inst|registers[1][28] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.485     ; 8.235      ;
; -8.229 ; core:core_inst|regfile:regfile_inst|registers[3][7]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.454     ; 8.262      ;
; -8.228 ; core:core_inst|regfile:regfile_inst|registers[3][13] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.476     ; 8.239      ;
; -8.227 ; core:core_inst|regfile:regfile_inst|registers[5][17] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.473     ; 8.241      ;
; -8.220 ; core:core_inst|regfile:regfile_inst|registers[0][9]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.436     ; 8.271      ;
; -8.220 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.242     ; 8.465      ;
; -8.214 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[29] ; CLK          ; CLK         ; 0.500        ; -0.256     ; 8.445      ;
; -8.213 ; core:core_inst|regfile:regfile_inst|registers[4][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.254     ; 8.446      ;
; -8.209 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[24] ; CLK          ; CLK         ; 0.500        ; -0.425     ; 8.271      ;
; -8.200 ; core:core_inst|ram_q_dff[0]                          ; core:core_inst|reg_in[12] ; CLK          ; CLK         ; 0.500        ; -0.237     ; 8.450      ;
; -8.193 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[12] ; CLK          ; CLK         ; 0.500        ; -0.251     ; 8.429      ;
; -8.190 ; core:core_inst|regfile:regfile_inst|registers[5][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.252     ; 8.425      ;
; -8.189 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[8]  ; CLK          ; CLK         ; 0.500        ; -0.446     ; 8.230      ;
; -8.189 ; core:core_inst|regfile:regfile_inst|registers[0][30] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.508     ; 8.168      ;
; -8.187 ; core:core_inst|ram_q_dff[14]                         ; core:core_inst|reg_in[30] ; CLK          ; CLK         ; 0.500        ; -0.245     ; 8.429      ;
; -8.187 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[3]  ; CLK          ; CLK         ; 0.500        ; -0.429     ; 8.245      ;
; -8.184 ; core:core_inst|regfile:regfile_inst|registers[5][2]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.252     ; 8.419      ;
; -8.180 ; core:core_inst|ram_q_dff[3]                          ; core:core_inst|reg_in[4]  ; CLK          ; CLK         ; 0.500        ; -0.441     ; 8.226      ;
; -8.176 ; core:core_inst|regfile:regfile_inst|registers[0][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.485     ; 8.178      ;
; -8.173 ; core:core_inst|regfile:regfile_inst|registers[1][1]  ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.488     ; 8.172      ;
; -8.161 ; core:core_inst|ram_q_dff[13]                         ; core:core_inst|reg_in[31] ; CLK          ; CLK         ; 0.500        ; -0.242     ; 8.406      ;
; -8.160 ; core:core_inst|regfile:regfile_inst|registers[4][31] ; core:core_inst|reg_in[27] ; CLK          ; CLK         ; 0.500        ; -0.484     ; 8.163      ;
+--------+------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'matrix_driver:matrix_driver_inst|cnt[11]'                                                                                                                                                             ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.407 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.036     ; 0.544      ;
; 0.545 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.036     ; 0.406      ;
; 0.556 ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.036     ; 0.395      ;
; 0.592 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 1.000        ; -0.036     ; 0.359      ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                      ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 0.178 ; core:core_inst|reg_in[12]                    ; core:core_inst|reg_in[12]                                                                                    ; CLK                                      ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; core:core_inst|reg_in[27]                    ; core:core_inst|reg_in[27]                                                                                    ; CLK                                      ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.184 ; matrix_driver:matrix_driver_inst|cnt[0]      ; matrix_driver:matrix_driver_inst|cnt[0]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.046      ; 0.314      ;
; 0.186 ; core:core_inst|RAM_DATA[0]                   ; core:core_inst|RAM_DATA[0]                                                                                   ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|cpu_state[3]                  ; core:core_inst|cpu_state[3]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|ip[0]                         ; core:core_inst|ip[0]                                                                                         ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|cpu_state[0]                  ; core:core_inst|cpu_state[0]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|cpu_state[2]                  ; core:core_inst|cpu_state[2]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|sp[0]                         ; core:core_inst|sp[0]                                                                                         ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|tctr[0]                       ; core:core_inst|tctr[0]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|mem_to_reg_wa[0]              ; core:core_inst|mem_to_reg_wa[0]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|mem_to_reg_wa[2]              ; core:core_inst|mem_to_reg_wa[2]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; core:core_inst|mem_to_reg_wa[1]              ; core:core_inst|mem_to_reg_wa[1]                                                                              ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; lfsr16:lfsr16_inst|Q[15]                     ; lfsr16:lfsr16_inst|Q[15]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; core:core_inst|cpu_state[8]                  ; core:core_inst|cpu_state[8]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|RAM_WREN                      ; core:core_inst|RAM_WREN                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|reg_in[3]                     ; core:core_inst|reg_in[3]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; core:core_inst|reg_in[0]                     ; core:core_inst|reg_in[0]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; matrix_driver:matrix_driver_inst|cnt[11]     ; matrix_driver:matrix_driver_inst|cnt[11]                                                                     ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; 0.000        ; 1.200      ; 1.607      ;
; 0.198 ; lfsr16:lfsr16_inst|Q[14]                     ; lfsr16:lfsr16_inst|Q[13]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.319      ;
; 0.200 ; lfsr16:lfsr16_inst|Q[5]                      ; lfsr16:lfsr16_inst|Q[4]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; lfsr16:lfsr16_inst|Q[15]                     ; lfsr16:lfsr16_inst|Q[14]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.321      ;
; 0.203 ; lfsr16:lfsr16_inst|Q[9]                      ; lfsr16:lfsr16_inst|Q[8]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.324      ;
; 0.222 ; core:core_inst|cpu_state[4]                  ; core:core_inst|cpu_state[2]                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.343      ;
; 0.227 ; core:core_inst|RAM_DATA[2]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.620      ; 0.471      ;
; 0.228 ; core:core_inst|RAM_DATA[3]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.620      ; 0.472      ;
; 0.244 ; core:core_inst|RAM_DATA[7]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.620      ; 0.488      ;
; 0.248 ; core:core_inst|RAM_ADDR[11]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.624      ; 0.496      ;
; 0.252 ; core:core_inst|RAM_ADDR[3]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.611      ; 0.487      ;
; 0.253 ; core:core_inst|RAM_ADDR[4]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.621      ; 0.498      ;
; 0.255 ; core:core_inst|RAM_ADDR[7]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.621      ; 0.500      ;
; 0.256 ; lfsr16:lfsr16_inst|Q[4]                      ; lfsr16:lfsr16_inst|Q[3]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.377      ;
; 0.259 ; core:core_inst|RAM_ADDR[9]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.622      ; 0.505      ;
; 0.259 ; core:core_inst|RAM_ADDR[10]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.625      ; 0.508      ;
; 0.260 ; core:core_inst|RAM_ADDR[9]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.622      ; 0.506      ;
; 0.260 ; core:core_inst|RAM_ADDR[11]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.625      ; 0.509      ;
; 0.262 ; core:core_inst|RAM_ADDR[10]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.624      ; 0.510      ;
; 0.264 ; core:core_inst|RAM_ADDR[10]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.625      ; 0.513      ;
; 0.266 ; lfsr16:lfsr16_inst|Q[6]                      ; lfsr16:lfsr16_inst|Q[5]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; lfsr16:lfsr16_inst|Q[13]                     ; lfsr16:lfsr16_inst|Q[12]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; core:core_inst|RAM_DATA[10]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_datain_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.632      ; 0.522      ;
; 0.266 ; core:core_inst|RAM_ADDR[0]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.610      ; 0.500      ;
; 0.266 ; core:core_inst|RAM_ADDR[9]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.621      ; 0.511      ;
; 0.267 ; core:core_inst|RAM_ADDR[10]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.626      ; 0.517      ;
; 0.267 ; core:core_inst|RAM_ADDR[11]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.625      ; 0.516      ;
; 0.269 ; lfsr16:lfsr16_inst|Q[11]                     ; lfsr16:lfsr16_inst|Q[10]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; lfsr16:lfsr16_inst|Q[12]                     ; lfsr16:lfsr16_inst|Q[11]                                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; lfsr16:lfsr16_inst|Q[10]                     ; lfsr16:lfsr16_inst|Q[9]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; core:core_inst|RAM_ADDR[4]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.622      ; 0.517      ;
; 0.273 ; lfsr16:lfsr16_inst|Q[7]                      ; lfsr16:lfsr16_inst|Q[6]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.394      ;
; 0.273 ; core:core_inst|RAM_ADDR[1]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.611      ; 0.508      ;
; 0.274 ; core:core_inst|RAM_ADDR[7]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.622      ; 0.520      ;
; 0.274 ; core:core_inst|RAM_ADDR[6]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.621      ; 0.519      ;
; 0.278 ; lfsr16:lfsr16_inst|Q[1]                      ; lfsr16:lfsr16_inst|Q[0]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.399      ;
; 0.279 ; core:core_inst|RAM_ADDR[11]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.626      ; 0.529      ;
; 0.279 ; core:core_inst|RAM_ADDR[6]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.622      ; 0.525      ;
; 0.280 ; core:core_inst|RAM_ADDR[6]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.622      ; 0.526      ;
; 0.283 ; core:core_inst|RAM_ADDR[7]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.622      ; 0.529      ;
; 0.285 ; core:core_inst|RAM_DATA[9]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.632      ; 0.541      ;
; 0.289 ; core:core_inst|RAM_DATA[6]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.620      ; 0.533      ;
; 0.292 ; matrix_driver:matrix_driver_inst|cnt[4]      ; matrix_driver:matrix_driver_inst|cnt[4]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.414      ;
; 0.293 ; matrix_driver:matrix_driver_inst|cnt[10]     ; matrix_driver:matrix_driver_inst|cnt[10]                                                                     ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; matrix_driver:matrix_driver_inst|cnt[9]      ; matrix_driver:matrix_driver_inst|cnt[9]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; matrix_driver:matrix_driver_inst|cnt[8]      ; matrix_driver:matrix_driver_inst|cnt[8]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; matrix_driver:matrix_driver_inst|cnt[6]      ; matrix_driver:matrix_driver_inst|cnt[6]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; matrix_driver:matrix_driver_inst|cnt[3]      ; matrix_driver:matrix_driver_inst|cnt[3]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; matrix_driver:matrix_driver_inst|cnt[2]      ; matrix_driver:matrix_driver_inst|cnt[2]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.415      ;
; 0.294 ; matrix_driver:matrix_driver_inst|cnt[7]      ; matrix_driver:matrix_driver_inst|cnt[7]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; matrix_driver:matrix_driver_inst|cnt[5]      ; matrix_driver:matrix_driver_inst|cnt[5]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.416      ;
; 0.295 ; lfsr16:lfsr16_inst|Q[8]                      ; lfsr16:lfsr16_inst|Q[7]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; core:core_inst|RAM_DATA[8]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.632      ; 0.551      ;
; 0.299 ; matrix_driver:matrix_driver_inst|cnt[1]      ; matrix_driver:matrix_driver_inst|cnt[1]                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.421      ;
; 0.318 ; core:core_inst|RAM_DATA[4]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.619      ; 0.561      ;
; 0.329 ; core:core_inst|RAM_DATA[5]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~porta_datain_reg0   ; CLK                                      ; CLK         ; -0.500       ; 0.619      ; 0.572      ;
; 0.339 ; lfsr16:lfsr16_inst|Q[3]                      ; lfsr16:lfsr16_inst|Q[2]                                                                                      ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.461      ;
; 0.342 ; core:core_inst|reg_in[26]                    ; core:core_inst|regfile:regfile_inst|registers[6][26]                                                         ; CLK                                      ; CLK         ; -0.500       ; 0.691      ; 0.637      ;
; 0.344 ; core:core_inst|reg_in[9]                     ; core:core_inst|regfile:regfile_inst|registers[1][9]                                                          ; CLK                                      ; CLK         ; -0.500       ; 0.676      ; 0.624      ;
; 0.348 ; matrix_driver:matrix_driver_inst|line_num[0] ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a6~portb_address_reg0  ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 0.738      ; 0.720      ;
; 0.354 ; matrix_driver:matrix_driver_inst|line_num[2] ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~portb_address_reg0 ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 0.740      ; 0.728      ;
; 0.355 ; core:core_inst|cpu_state[3]                  ; core:core_inst|mem_to_reg_h                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.477      ;
; 0.356 ; core:core_inst|cpu_state[3]                  ; core:core_inst|mem_to_reg_l                                                                                  ; CLK                                      ; CLK         ; 0.000        ; 0.038      ; 0.478      ;
; 0.362 ; core:core_inst|reg_in[26]                    ; core:core_inst|regfile:regfile_inst|registers[4][26]                                                         ; CLK                                      ; CLK         ; -0.500       ; 0.669      ; 0.635      ;
; 0.363 ; matrix_driver:matrix_driver_inst|line_num[1] ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~portb_address_reg0 ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 0.740      ; 0.737      ;
; 0.375 ; core:core_inst|RAM_ADDR[3]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.612      ; 0.611      ;
; 0.379 ; matrix_driver:matrix_driver_inst|line_num[0] ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a12~portb_address_reg0 ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 0.740      ; 0.753      ;
; 0.379 ; matrix_driver:matrix_driver_inst|line_num[1] ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a2~portb_address_reg0  ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 0.739      ; 0.752      ;
; 0.385 ; core:core_inst|reg_in[9]                     ; core:core_inst|regfile:regfile_inst|registers[7][9]                                                          ; CLK                                      ; CLK         ; -0.500       ; 0.634      ; 0.623      ;
; 0.385 ; core:core_inst|RAM_DATA[11]                  ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_datain_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.627      ; 0.636      ;
; 0.386 ; core:core_inst|RAM_ADDR[3]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.612      ; 0.622      ;
; 0.388 ; matrix_driver:matrix_driver_inst|line_num[1] ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a4~portb_address_reg0  ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 0.737      ; 0.759      ;
; 0.389 ; matrix_driver:matrix_driver_inst|line_num[1] ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~portb_address_reg0  ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 0.744      ; 0.767      ;
; 0.394 ; core:core_inst|RAM_ADDR[5]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.621      ; 0.639      ;
; 0.397 ; core:core_inst|stat[0]                       ; core:core_inst|stat[0]                                                                                       ; CLK                                      ; CLK         ; 0.000        ; 0.037      ; 0.518      ;
; 0.398 ; matrix_driver:matrix_driver_inst|line_num[0] ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~portb_address_reg0  ; matrix_driver:matrix_driver_inst|cnt[11] ; CLK         ; -0.500       ; 0.744      ; 0.776      ;
; 0.401 ; core:core_inst|reg_in[3]                     ; core:core_inst|regfile:regfile_inst|registers[0][3]                                                          ; CLK                                      ; CLK         ; -0.500       ; 0.657      ; 0.662      ;
; 0.402 ; core:core_inst|RAM_ADDR[4]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a10~porta_address_reg0 ; CLK                                      ; CLK         ; -0.500       ; 0.622      ; 0.648      ;
; 0.404 ; core:core_inst|reg_in[13]                    ; core:core_inst|regfile:regfile_inst|registers[4][13]                                                         ; CLK                                      ; CLK         ; -0.500       ; 0.635      ; 0.643      ;
; 0.404 ; core:core_inst|RAM_WREN                      ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a8~porta_we_reg        ; CLK                                      ; CLK         ; -0.500       ; 0.611      ; 0.639      ;
; 0.405 ; core:core_inst|RAM_WREN                      ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a14~porta_we_reg       ; CLK                                      ; CLK         ; -0.500       ; 0.612      ; 0.641      ;
; 0.405 ; core:core_inst|RAM_ADDR[0]                   ; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_qom2:auto_generated|ram_block1a0~porta_address_reg0  ; CLK                                      ; CLK         ; -0.500       ; 0.611      ; 0.640      ;
+-------+----------------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'matrix_driver:matrix_driver_inst|cnt[11]'                                                                                                                                                              ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.187 ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.036      ; 0.314      ;
; 0.216 ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.036      ; 0.336      ;
; 0.224 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[1] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.036      ; 0.344      ;
; 0.324 ; matrix_driver:matrix_driver_inst|line_num[0] ; matrix_driver:matrix_driver_inst|line_num[2] ; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 0.000        ; 0.036      ; 0.444      ;
+-------+----------------------------------------------+----------------------------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                            ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|OUT[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_ADDR[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_DATA[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|RAM_WREN         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|cpu_state[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ienb[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|ip[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iret_ip[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iwrk[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|iwrk[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_h     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_l     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_wa[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_wa[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|mem_to_reg_wa[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; core:core_inst|ram_q_dff[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; core:core_inst|reg_in[0]        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'matrix_driver:matrix_driver_inst|cnt[11]'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[2] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[0] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[1] ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[2] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[0] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[1] ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver:matrix_driver_inst|line_num[2] ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[0]|clk           ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[1]|clk           ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[2]|clk           ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|inclk[0]  ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]|q                 ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|inclk[0]  ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|cnt[11]~clkctrl|outclk    ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[0]|clk           ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[1]|clk           ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; matrix_driver:matrix_driver_inst|cnt[11] ; Rise       ; matrix_driver_inst|line_num[2]|clk           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEYS[*]   ; CLK        ; 2.748 ; 3.475 ; Rise       ; CLK             ;
;  KEYS[0]  ; CLK        ; 2.127 ; 2.799 ; Rise       ; CLK             ;
;  KEYS[1]  ; CLK        ; 1.789 ; 2.483 ; Rise       ; CLK             ;
;  KEYS[2]  ; CLK        ; 2.088 ; 2.837 ; Rise       ; CLK             ;
;  KEYS[3]  ; CLK        ; 2.748 ; 3.475 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEYS[*]   ; CLK        ; -1.473 ; -2.130 ; Rise       ; CLK             ;
;  KEYS[0]  ; CLK        ; -1.846 ; -2.512 ; Rise       ; CLK             ;
;  KEYS[1]  ; CLK        ; -1.473 ; -2.130 ; Rise       ; CLK             ;
;  KEYS[2]  ; CLK        ; -1.762 ; -2.490 ; Rise       ; CLK             ;
;  KEYS[3]  ; CLK        ; -2.400 ; -3.100 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-------------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------------------------------------+-------+-------+------------+------------------------------------------+
; LED[*]      ; CLK                                      ; 5.096 ; 5.333 ; Rise       ; CLK                                      ;
;  LED[0]     ; CLK                                      ; 3.905 ; 4.063 ; Rise       ; CLK                                      ;
;  LED[1]     ; CLK                                      ; 3.730 ; 3.877 ; Rise       ; CLK                                      ;
;  LED[2]     ; CLK                                      ; 4.123 ; 4.304 ; Rise       ; CLK                                      ;
;  LED[3]     ; CLK                                      ; 3.910 ; 4.057 ; Rise       ; CLK                                      ;
;  LED[4]     ; CLK                                      ; 5.096 ; 5.333 ; Rise       ; CLK                                      ;
;  LED[5]     ; CLK                                      ; 3.878 ; 4.038 ; Rise       ; CLK                                      ;
;  LED[6]     ; CLK                                      ; 3.655 ; 3.785 ; Rise       ; CLK                                      ;
;  LED[7]     ; CLK                                      ; 3.817 ; 3.977 ; Rise       ; CLK                                      ;
; L_GREEN[*]  ; CLK                                      ; 5.736 ; 5.618 ; Fall       ; CLK                                      ;
;  L_GREEN[0] ; CLK                                      ; 5.447 ; 5.365 ; Fall       ; CLK                                      ;
;  L_GREEN[1] ; CLK                                      ; 5.736 ; 5.618 ; Fall       ; CLK                                      ;
;  L_GREEN[2] ; CLK                                      ; 5.734 ; 5.616 ; Fall       ; CLK                                      ;
;  L_GREEN[3] ; CLK                                      ; 5.439 ; 5.339 ; Fall       ; CLK                                      ;
;  L_GREEN[4] ; CLK                                      ; 5.706 ; 5.596 ; Fall       ; CLK                                      ;
;  L_GREEN[5] ; CLK                                      ; 5.696 ; 5.590 ; Fall       ; CLK                                      ;
;  L_GREEN[6] ; CLK                                      ; 5.675 ; 5.574 ; Fall       ; CLK                                      ;
;  L_GREEN[7] ; CLK                                      ; 5.630 ; 5.527 ; Fall       ; CLK                                      ;
; L_RED[*]    ; CLK                                      ; 6.711 ; 6.551 ; Fall       ; CLK                                      ;
;  L_RED[0]   ; CLK                                      ; 6.488 ; 6.339 ; Fall       ; CLK                                      ;
;  L_RED[1]   ; CLK                                      ; 5.390 ; 5.307 ; Fall       ; CLK                                      ;
;  L_RED[2]   ; CLK                                      ; 5.304 ; 5.240 ; Fall       ; CLK                                      ;
;  L_RED[3]   ; CLK                                      ; 5.424 ; 5.353 ; Fall       ; CLK                                      ;
;  L_RED[4]   ; CLK                                      ; 5.668 ; 5.553 ; Fall       ; CLK                                      ;
;  L_RED[5]   ; CLK                                      ; 5.486 ; 5.391 ; Fall       ; CLK                                      ;
;  L_RED[6]   ; CLK                                      ; 6.711 ; 6.551 ; Fall       ; CLK                                      ;
;  L_RED[7]   ; CLK                                      ; 5.858 ; 5.732 ; Fall       ; CLK                                      ;
; L_VCC[*]    ; matrix_driver:matrix_driver_inst|cnt[11] ; 5.690 ; 5.505 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[0]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.536 ; 4.341 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[1]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.188 ; 4.339 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[2]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.806 ; 4.619 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[3]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.507 ; 4.716 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[4]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 5.690 ; 5.505 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[5]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.048 ; 4.187 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[6]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.095 ; 3.990 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[7]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.499 ; 4.745 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
+-------------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-------------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------------------------------------+-------+-------+------------+------------------------------------------+
; LED[*]      ; CLK                                      ; 3.537 ; 3.662 ; Rise       ; CLK                                      ;
;  LED[0]     ; CLK                                      ; 3.779 ; 3.932 ; Rise       ; CLK                                      ;
;  LED[1]     ; CLK                                      ; 3.611 ; 3.753 ; Rise       ; CLK                                      ;
;  LED[2]     ; CLK                                      ; 3.989 ; 4.163 ; Rise       ; CLK                                      ;
;  LED[3]     ; CLK                                      ; 3.783 ; 3.925 ; Rise       ; CLK                                      ;
;  LED[4]     ; CLK                                      ; 4.958 ; 5.187 ; Rise       ; CLK                                      ;
;  LED[5]     ; CLK                                      ; 3.751 ; 3.905 ; Rise       ; CLK                                      ;
;  LED[6]     ; CLK                                      ; 3.537 ; 3.662 ; Rise       ; CLK                                      ;
;  LED[7]     ; CLK                                      ; 3.692 ; 3.846 ; Rise       ; CLK                                      ;
; L_GREEN[*]  ; CLK                                      ; 5.228 ; 5.132 ; Fall       ; CLK                                      ;
;  L_GREEN[0] ; CLK                                      ; 5.235 ; 5.156 ; Fall       ; CLK                                      ;
;  L_GREEN[1] ; CLK                                      ; 5.512 ; 5.399 ; Fall       ; CLK                                      ;
;  L_GREEN[2] ; CLK                                      ; 5.511 ; 5.398 ; Fall       ; CLK                                      ;
;  L_GREEN[3] ; CLK                                      ; 5.228 ; 5.132 ; Fall       ; CLK                                      ;
;  L_GREEN[4] ; CLK                                      ; 5.484 ; 5.378 ; Fall       ; CLK                                      ;
;  L_GREEN[5] ; CLK                                      ; 5.474 ; 5.373 ; Fall       ; CLK                                      ;
;  L_GREEN[6] ; CLK                                      ; 5.455 ; 5.357 ; Fall       ; CLK                                      ;
;  L_GREEN[7] ; CLK                                      ; 5.411 ; 5.312 ; Fall       ; CLK                                      ;
; L_RED[*]    ; CLK                                      ; 5.097 ; 5.036 ; Fall       ; CLK                                      ;
;  L_RED[0]   ; CLK                                      ; 6.274 ; 6.128 ; Fall       ; CLK                                      ;
;  L_RED[1]   ; CLK                                      ; 5.180 ; 5.100 ; Fall       ; CLK                                      ;
;  L_RED[2]   ; CLK                                      ; 5.097 ; 5.036 ; Fall       ; CLK                                      ;
;  L_RED[3]   ; CLK                                      ; 5.212 ; 5.144 ; Fall       ; CLK                                      ;
;  L_RED[4]   ; CLK                                      ; 5.447 ; 5.336 ; Fall       ; CLK                                      ;
;  L_RED[5]   ; CLK                                      ; 5.272 ; 5.181 ; Fall       ; CLK                                      ;
;  L_RED[6]   ; CLK                                      ; 6.488 ; 6.333 ; Fall       ; CLK                                      ;
;  L_RED[7]   ; CLK                                      ; 5.630 ; 5.509 ; Fall       ; CLK                                      ;
; L_VCC[*]    ; matrix_driver:matrix_driver_inst|cnt[11] ; 3.658 ; 3.627 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[0]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.028 ; 3.865 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[1]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 3.835 ; 3.893 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[2]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.425 ; 4.226 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[3]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.159 ; 4.256 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[4]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 5.290 ; 5.057 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[5]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 3.664 ; 3.804 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[6]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 3.658 ; 3.627 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[7]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.113 ; 4.337 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
+-------------+------------------------------------------+-------+-------+------------+------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+-------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                     ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                          ; -20.555   ; 0.178 ; N/A      ; N/A     ; -3.201              ;
;  CLK                                      ; -20.555   ; 0.178 ; N/A      ; N/A     ; -3.201              ;
;  matrix_driver:matrix_driver_inst|cnt[11] ; -0.350    ; 0.187 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                           ; -5607.038 ; 0.0   ; 0.0      ; 0.0     ; -864.131            ;
;  CLK                                      ; -5606.645 ; 0.000 ; N/A      ; N/A     ; -859.670            ;
;  matrix_driver:matrix_driver_inst|cnt[11] ; -0.393    ; 0.000 ; N/A      ; N/A     ; -4.461              ;
+-------------------------------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEYS[*]   ; CLK        ; 6.357 ; 6.494 ; Rise       ; CLK             ;
;  KEYS[0]  ; CLK        ; 4.868 ; 5.131 ; Rise       ; CLK             ;
;  KEYS[1]  ; CLK        ; 3.870 ; 4.243 ; Rise       ; CLK             ;
;  KEYS[2]  ; CLK        ; 4.697 ; 4.933 ; Rise       ; CLK             ;
;  KEYS[3]  ; CLK        ; 6.357 ; 6.494 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEYS[*]   ; CLK        ; -1.473 ; -2.130 ; Rise       ; CLK             ;
;  KEYS[0]  ; CLK        ; -1.846 ; -2.512 ; Rise       ; CLK             ;
;  KEYS[1]  ; CLK        ; -1.473 ; -2.130 ; Rise       ; CLK             ;
;  KEYS[2]  ; CLK        ; -1.762 ; -2.490 ; Rise       ; CLK             ;
;  KEYS[3]  ; CLK        ; -2.400 ; -3.100 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port   ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+
; LED[*]      ; CLK                                      ; 10.617 ; 10.417 ; Rise       ; CLK                                      ;
;  LED[0]     ; CLK                                      ; 8.475  ; 8.273  ; Rise       ; CLK                                      ;
;  LED[1]     ; CLK                                      ; 8.010  ; 7.920  ; Rise       ; CLK                                      ;
;  LED[2]     ; CLK                                      ; 9.094  ; 8.870  ; Rise       ; CLK                                      ;
;  LED[3]     ; CLK                                      ; 8.508  ; 8.399  ; Rise       ; CLK                                      ;
;  LED[4]     ; CLK                                      ; 10.617 ; 10.417 ; Rise       ; CLK                                      ;
;  LED[5]     ; CLK                                      ; 8.504  ; 8.358  ; Rise       ; CLK                                      ;
;  LED[6]     ; CLK                                      ; 7.914  ; 7.794  ; Rise       ; CLK                                      ;
;  LED[7]     ; CLK                                      ; 8.258  ; 8.149  ; Rise       ; CLK                                      ;
; L_GREEN[*]  ; CLK                                      ; 11.823 ; 12.073 ; Fall       ; CLK                                      ;
;  L_GREEN[0] ; CLK                                      ; 11.327 ; 11.545 ; Fall       ; CLK                                      ;
;  L_GREEN[1] ; CLK                                      ; 11.818 ; 12.073 ; Fall       ; CLK                                      ;
;  L_GREEN[2] ; CLK                                      ; 11.823 ; 12.064 ; Fall       ; CLK                                      ;
;  L_GREEN[3] ; CLK                                      ; 11.256 ; 11.414 ; Fall       ; CLK                                      ;
;  L_GREEN[4] ; CLK                                      ; 11.786 ; 12.044 ; Fall       ; CLK                                      ;
;  L_GREEN[5] ; CLK                                      ; 11.768 ; 12.007 ; Fall       ; CLK                                      ;
;  L_GREEN[6] ; CLK                                      ; 11.768 ; 12.057 ; Fall       ; CLK                                      ;
;  L_GREEN[7] ; CLK                                      ; 11.664 ; 11.906 ; Fall       ; CLK                                      ;
; L_RED[*]    ; CLK                                      ; 13.395 ; 13.617 ; Fall       ; CLK                                      ;
;  L_RED[0]   ; CLK                                      ; 12.946 ; 13.065 ; Fall       ; CLK                                      ;
;  L_RED[1]   ; CLK                                      ; 11.172 ; 11.346 ; Fall       ; CLK                                      ;
;  L_RED[2]   ; CLK                                      ; 11.021 ; 11.217 ; Fall       ; CLK                                      ;
;  L_RED[3]   ; CLK                                      ; 11.282 ; 11.521 ; Fall       ; CLK                                      ;
;  L_RED[4]   ; CLK                                      ; 11.745 ; 11.996 ; Fall       ; CLK                                      ;
;  L_RED[5]   ; CLK                                      ; 11.381 ; 11.573 ; Fall       ; CLK                                      ;
;  L_RED[6]   ; CLK                                      ; 13.395 ; 13.617 ; Fall       ; CLK                                      ;
;  L_RED[7]   ; CLK                                      ; 12.106 ; 12.363 ; Fall       ; CLK                                      ;
; L_VCC[*]    ; matrix_driver:matrix_driver_inst|cnt[11] ; 11.202 ; 11.409 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[0]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.388  ; 9.710  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[1]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.279  ; 8.948  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[2]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.928  ; 10.229 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[3]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 10.050 ; 9.652  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[4]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 11.202 ; 11.409 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[5]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.973  ; 8.680  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[6]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 8.514  ; 8.799  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[7]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 9.783  ; 9.532  ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
+-------------+------------------------------------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-------------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port   ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-------------+------------------------------------------+-------+-------+------------+------------------------------------------+
; LED[*]      ; CLK                                      ; 3.537 ; 3.662 ; Rise       ; CLK                                      ;
;  LED[0]     ; CLK                                      ; 3.779 ; 3.932 ; Rise       ; CLK                                      ;
;  LED[1]     ; CLK                                      ; 3.611 ; 3.753 ; Rise       ; CLK                                      ;
;  LED[2]     ; CLK                                      ; 3.989 ; 4.163 ; Rise       ; CLK                                      ;
;  LED[3]     ; CLK                                      ; 3.783 ; 3.925 ; Rise       ; CLK                                      ;
;  LED[4]     ; CLK                                      ; 4.958 ; 5.187 ; Rise       ; CLK                                      ;
;  LED[5]     ; CLK                                      ; 3.751 ; 3.905 ; Rise       ; CLK                                      ;
;  LED[6]     ; CLK                                      ; 3.537 ; 3.662 ; Rise       ; CLK                                      ;
;  LED[7]     ; CLK                                      ; 3.692 ; 3.846 ; Rise       ; CLK                                      ;
; L_GREEN[*]  ; CLK                                      ; 5.228 ; 5.132 ; Fall       ; CLK                                      ;
;  L_GREEN[0] ; CLK                                      ; 5.235 ; 5.156 ; Fall       ; CLK                                      ;
;  L_GREEN[1] ; CLK                                      ; 5.512 ; 5.399 ; Fall       ; CLK                                      ;
;  L_GREEN[2] ; CLK                                      ; 5.511 ; 5.398 ; Fall       ; CLK                                      ;
;  L_GREEN[3] ; CLK                                      ; 5.228 ; 5.132 ; Fall       ; CLK                                      ;
;  L_GREEN[4] ; CLK                                      ; 5.484 ; 5.378 ; Fall       ; CLK                                      ;
;  L_GREEN[5] ; CLK                                      ; 5.474 ; 5.373 ; Fall       ; CLK                                      ;
;  L_GREEN[6] ; CLK                                      ; 5.455 ; 5.357 ; Fall       ; CLK                                      ;
;  L_GREEN[7] ; CLK                                      ; 5.411 ; 5.312 ; Fall       ; CLK                                      ;
; L_RED[*]    ; CLK                                      ; 5.097 ; 5.036 ; Fall       ; CLK                                      ;
;  L_RED[0]   ; CLK                                      ; 6.274 ; 6.128 ; Fall       ; CLK                                      ;
;  L_RED[1]   ; CLK                                      ; 5.180 ; 5.100 ; Fall       ; CLK                                      ;
;  L_RED[2]   ; CLK                                      ; 5.097 ; 5.036 ; Fall       ; CLK                                      ;
;  L_RED[3]   ; CLK                                      ; 5.212 ; 5.144 ; Fall       ; CLK                                      ;
;  L_RED[4]   ; CLK                                      ; 5.447 ; 5.336 ; Fall       ; CLK                                      ;
;  L_RED[5]   ; CLK                                      ; 5.272 ; 5.181 ; Fall       ; CLK                                      ;
;  L_RED[6]   ; CLK                                      ; 6.488 ; 6.333 ; Fall       ; CLK                                      ;
;  L_RED[7]   ; CLK                                      ; 5.630 ; 5.509 ; Fall       ; CLK                                      ;
; L_VCC[*]    ; matrix_driver:matrix_driver_inst|cnt[11] ; 3.658 ; 3.627 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[0]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.028 ; 3.865 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[1]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 3.835 ; 3.893 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[2]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.425 ; 4.226 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[3]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.159 ; 4.256 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[4]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 5.290 ; 5.057 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[5]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 3.664 ; 3.804 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[6]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 3.658 ; 3.627 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
;  L_VCC[7]   ; matrix_driver:matrix_driver_inst|cnt[11] ; 4.113 ; 4.337 ; Rise       ; matrix_driver:matrix_driver_inst|cnt[11] ;
+-------------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_GREEN[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_GREEN[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_GREEN[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_GREEN[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_GREEN[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_GREEN[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_GREEN[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_GREEN[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_RED[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_RED[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_RED[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_RED[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_RED[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_RED[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_RED[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_RED[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_VCC[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_VCC[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_VCC[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_VCC[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_VCC[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_VCC[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_VCC[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; L_VCC[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEYS[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEYS[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEYS[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEYS[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; L_GREEN[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; L_RED[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; L_RED[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; L_VCC[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; L_VCC[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; L_RED[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; L_RED[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; L_VCC[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_GREEN[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; L_RED[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_RED[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; L_RED[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; L_VCC[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; L_VCC[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; CLK                                      ; CLK                                      ; 240788   ; 3236053  ; 4472     ; 6160     ;
; matrix_driver:matrix_driver_inst|cnt[11] ; CLK                                      ; 1        ; 1        ; 24       ; 0        ;
; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 6        ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; CLK                                      ; CLK                                      ; 240788   ; 3236053  ; 4472     ; 6160     ;
; matrix_driver:matrix_driver_inst|cnt[11] ; CLK                                      ; 1        ; 1        ; 24       ; 0        ;
; matrix_driver:matrix_driver_inst|cnt[11] ; matrix_driver:matrix_driver_inst|cnt[11] ; 6        ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Wed May 11 22:16:36 2016
Info: Command: quartus_sta CPU-M -c CPU
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name matrix_driver:matrix_driver_inst|cnt[11] matrix_driver:matrix_driver_inst|cnt[11]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -20.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -20.555           -5606.645 CLK 
    Info (332119):    -0.350              -0.393 matrix_driver:matrix_driver_inst|cnt[11] 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 CLK 
    Info (332119):     0.454               0.000 matrix_driver:matrix_driver_inst|cnt[11] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -859.670 CLK 
    Info (332119):    -1.487              -4.461 matrix_driver:matrix_driver_inst|cnt[11] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -19.234
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.234           -5287.659 CLK 
    Info (332119):    -0.216              -0.216 matrix_driver:matrix_driver_inst|cnt[11] 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 CLK 
    Info (332119):     0.403               0.000 matrix_driver:matrix_driver_inst|cnt[11] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -859.670 CLK 
    Info (332119):    -1.487              -4.461 matrix_driver:matrix_driver_inst|cnt[11] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.208           -2292.544 CLK 
    Info (332119):     0.407               0.000 matrix_driver:matrix_driver_inst|cnt[11] 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLK 
    Info (332119):     0.187               0.000 matrix_driver:matrix_driver_inst|cnt[11] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -586.482 CLK 
    Info (332119):    -1.000              -3.000 matrix_driver:matrix_driver_inst|cnt[11] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 989 megabytes
    Info: Processing ended: Wed May 11 22:16:41 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


