#Projet VHDL

* Le signal "ss" sera à 0 pendant toute la durée de la transmission

##er_1octet: échange d'un octet



