TimeQuest Timing Analyzer report for Ozy_Janus
Wed Nov 09 19:54:34 2011
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 13. Slow Model Setup: 'IF_clk'
 14. Slow Model Setup: 'C5'
 15. Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 16. Slow Model Setup: 'SPI_SCK'
 17. Slow Model Hold: 'C5'
 18. Slow Model Hold: 'IF_clk'
 19. Slow Model Hold: 'SPI_SCK'
 20. Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 21. Slow Model Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 22. Slow Model Minimum Pulse Width: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 23. Slow Model Minimum Pulse Width: 'IF_clk'
 24. Slow Model Minimum Pulse Width: 'C5'
 25. Slow Model Minimum Pulse Width: 'SPI_SCK'
 26. Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 43. Fast Model Setup: 'IF_clk'
 44. Fast Model Setup: 'C5'
 45. Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'
 46. Fast Model Setup: 'SPI_SCK'
 47. Fast Model Hold: 'IF_clk'
 48. Fast Model Hold: 'C5'
 49. Fast Model Hold: 'SPI_SCK'
 50. Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'
 51. Fast Model Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 52. Fast Model Minimum Pulse Width: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 53. Fast Model Minimum Pulse Width: 'IF_clk'
 54. Fast Model Minimum Pulse Width: 'C5'
 55. Fast Model Minimum Pulse Width: 'SPI_SCK'
 56. Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Progagation Delay
 73. Minimum Progagation Delay
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Ozy_Janus                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8Q208C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Ozy_Janus.sdc ; OK     ; Wed Nov 09 19:54:30 2011 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                       ;
+--------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; Clock Name                                 ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                            ; Targets                             ;
+--------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+
; C5                                         ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { C5 }                              ;
; clk_lrclk_gen:clrgen|BCLK                  ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { clk_lrclk_gen:clrgen|BCLK }       ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; Generated ; 6.944  ; 144.01 MHz ; 0.000 ; 3.472  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; IF_clk ; cm3|altpll_component|pll|inclk[0] ; { cm3|altpll_component|pll|clk[0] } ;
; IF_clk                                     ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { IF_clk }                          ;
; SPI_SCK                                    ; Base      ; 20.833 ; 48.0 MHz   ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                   ; { SPI_SCK }                         ;
+--------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------+-------------------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                          ;
+------------+-----------------+--------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note ;
+------------+-----------------+--------------------------------------------+------+
; 83.65 MHz  ; 83.65 MHz       ; IF_clk                                     ;      ;
; 131.98 MHz ; 131.98 MHz      ; clkmult3:cm3|altpll:altpll_component|_clk0 ;      ;
; 137.17 MHz ; 137.17 MHz      ; C5                                         ;      ;
; 197.32 MHz ; 197.32 MHz      ; SPI_SCK                                    ;      ;
; 215.75 MHz ; 215.75 MHz      ; clk_lrclk_gen:clrgen|BCLK                  ;      ;
+------------+-----------------+--------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow Model Setup Summary                                            ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; -0.633 ; -5.788        ;
; IF_clk                                     ; 4.984  ; 0.000         ;
; C5                                         ; 5.099  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 14.432 ; 0.000         ;
; SPI_SCK                                    ; 15.765 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; C5                                         ; 0.499 ; 0.000         ;
; IF_clk                                     ; 0.499 ; 0.000         ;
; SPI_SCK                                    ; 0.499 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 0.499 ; 0.000         ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.499 ; 0.000         ;
+--------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 2.230 ; 0.000         ;
; IF_clk                                     ; 7.349 ; 0.000         ;
; C5                                         ; 9.174 ; 0.000         ;
; SPI_SCK                                    ; 9.174 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 9.174 ; 0.000         ;
+--------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                           ;
+--------+-------------------------------+------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.633 ; NWire_rcv:P_MIC|DB_LEN[0][0]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.647      ;
; -0.604 ; NWire_rcv:P_MIC|DB_LEN[1][1]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.618      ;
; -0.570 ; NWire_rcv:P_MIC|DB_LEN[0][1]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.584      ;
; -0.533 ; NWire_rcv:P_MIC|DB_LEN[3][0]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.019      ; 7.536      ;
; -0.530 ; NWire_rcv:P_MIC|DB_LEN[0][2]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.544      ;
; -0.527 ; NWire_rcv:M_IQ|DB_LEN[2][0]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 7.475      ;
; -0.500 ; NWire_rcv:P_MIC|tb_width[5]   ; NWire_rcv:P_MIC|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.004      ; 7.488      ;
; -0.490 ; NWire_rcv:P_MIC|DB_LEN[1][2]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.504      ;
; -0.488 ; NWire_rcv:M_IQ|DB_LEN[2][1]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 7.436      ;
; -0.455 ; NWire_rcv:M_IQ|DB_LEN[3][1]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.041     ; 7.398      ;
; -0.451 ; NWire_rcv:P_MIC|DB_LEN[1][3]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.465      ;
; -0.420 ; NWire_rcv:P_MIC|DB_LEN[2][1]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.006      ; 7.410      ;
; -0.419 ; NWire_rcv:M_IQ|DB_LEN[2][0]   ; NWire_rcv:M_IQ|tb_width[9]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 7.367      ;
; -0.384 ; NWire_rcv:P_MIC|tb_width[5]   ; NWire_rcv:P_MIC|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.367      ;
; -0.380 ; NWire_rcv:M_IQ|DB_LEN[2][1]   ; NWire_rcv:M_IQ|tb_width[9]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 7.328      ;
; -0.377 ; NWire_rcv:P_MIC|DB_LEN[2][2]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.023      ; 7.384      ;
; -0.347 ; NWire_rcv:M_IQ|DB_LEN[3][1]   ; NWire_rcv:M_IQ|tb_width[9]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.041     ; 7.290      ;
; -0.330 ; NWire_rcv:M_IQ2|DB_LEN[0][1]  ; NWire_rcv:M_IQ2|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 7.311      ;
; -0.329 ; NWire_rcv:P_MIC|DB_LEN[1][0]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.029      ; 7.342      ;
; -0.327 ; NWire_rcv:P_MIC|DB_LEN[0][0]  ; NWire_rcv:P_MIC|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.341      ;
; -0.316 ; NWire_rcv:P_MIC|DB_LEN[0][4]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.330      ;
; -0.299 ; NWire_rcv:M_IQ3|DB_LEN[2][0]  ; NWire_rcv:M_IQ3|tb_width[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.283      ;
; -0.298 ; NWire_rcv:P_MIC|DB_LEN[1][1]  ; NWire_rcv:P_MIC|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.312      ;
; -0.274 ; NWire_rcv:P_MIC|DB_LEN[3][3]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.019      ; 7.277      ;
; -0.267 ; NWire_rcv:P_MIC|DB_LEN[1][5]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.281      ;
; -0.264 ; NWire_rcv:P_MIC|DB_LEN[0][1]  ; NWire_rcv:P_MIC|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.278      ;
; -0.260 ; NWire_rcv:P_MIC|DB_LEN[2][3]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.274      ;
; -0.255 ; NWire_rcv:M_IQ|DB_LEN[0][2]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 7.211      ;
; -0.255 ; NWire_rcv:M_IQ|DB_LEN[3][3]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.019     ; 7.220      ;
; -0.252 ; NWire_rcv:M_IQ|DB_LEN[2][3]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 7.208      ;
; -0.232 ; NWire_rcv:M_IQ|DB_LEN[2][0]   ; NWire_rcv:M_IQ|tb_width[11]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 7.180      ;
; -0.231 ; NWire_rcv:P_MIC|DB_LEN[0][5]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.245      ;
; -0.229 ; NWire_rcv:P_MIC|DB_LEN[0][0]  ; NWire_rcv:P_MIC|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.010      ; 7.223      ;
; -0.224 ; NWire_rcv:P_MIC|DB_LEN[0][2]  ; NWire_rcv:P_MIC|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.238      ;
; -0.212 ; NWire_rcv:P_MIC|tb_width[5]   ; NWire_rcv:P_MIC|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.001      ; 7.197      ;
; -0.208 ; NWire_rcv:P_MIC|tb_width[4]   ; NWire_rcv:P_MIC|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.004      ; 7.196      ;
; -0.202 ; NWire_rcv:SPD|tb_width[4]     ; NWire_rcv:SPD|pass[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.030     ; 7.156      ;
; -0.200 ; NWire_rcv:P_MIC|DB_LEN[1][1]  ; NWire_rcv:P_MIC|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.010      ; 7.194      ;
; -0.195 ; NWire_rcv:P_MIC|DB_LEN[2][4]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.023      ; 7.202      ;
; -0.193 ; NWire_rcv:M_IQ|DB_LEN[2][1]   ; NWire_rcv:M_IQ|tb_width[11]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 7.141      ;
; -0.185 ; NWire_rcv:M_IQ|DB_LEN[1][3]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 7.141      ;
; -0.184 ; NWire_rcv:P_MIC|DB_LEN[3][4]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.019      ; 7.187      ;
; -0.184 ; NWire_rcv:P_MIC|DB_LEN[1][2]  ; NWire_rcv:P_MIC|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.198      ;
; -0.166 ; NWire_rcv:P_MIC|DB_LEN[0][1]  ; NWire_rcv:P_MIC|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.010      ; 7.160      ;
; -0.160 ; NWire_rcv:M_IQ|DB_LEN[3][1]   ; NWire_rcv:M_IQ|tb_width[11]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.041     ; 7.103      ;
; -0.158 ; NWire_rcv:M_IQ|DB_LEN[1][4]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 7.114      ;
; -0.150 ; NWire_rcv:M_IQ3|DB_LEN[2][0]  ; NWire_rcv:M_IQ3|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.133      ;
; -0.147 ; NWire_rcv:M_IQ|DB_LEN[3][3]   ; NWire_rcv:M_IQ|tb_width[9]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.019     ; 7.112      ;
; -0.146 ; NWire_rcv:M_IQ2|DB_LEN[2][3]  ; NWire_rcv:M_IQ2|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.130      ;
; -0.145 ; NWire_rcv:P_MIC|DB_LEN[1][3]  ; NWire_rcv:P_MIC|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.159      ;
; -0.144 ; NWire_rcv:M_IQ|DB_LEN[2][3]   ; NWire_rcv:M_IQ|tb_width[9]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 7.100      ;
; -0.138 ; NWire_rcv:P_MIC|tb_width[8]   ; NWire_rcv:P_MIC|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.005     ; 7.117      ;
; -0.136 ; NWire_rcv:M_IQ|DB_LEN[0][2]   ; NWire_rcv:M_IQ|tb_width[9]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 7.092      ;
; -0.132 ; NWire_rcv:M_IQ1|tb_width[3]   ; NWire_rcv:M_IQ1|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.009     ; 7.107      ;
; -0.129 ; NWire_rcv:P_MIC|DB_LEN[3][0]  ; NWire_rcv:P_MIC|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.112      ;
; -0.127 ; NWire_rcv:P_MIC|DB_LEN[2][5]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.023      ; 7.134      ;
; -0.126 ; NWire_rcv:P_MIC|DB_LEN[0][2]  ; NWire_rcv:P_MIC|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.010      ; 7.120      ;
; -0.120 ; NWire_rcv:P_MIC|DB_LEN[3][5]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.019      ; 7.123      ;
; -0.120 ; NWire_rcv:SPD|tb_width[1]     ; NWire_rcv:SPD|pass[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.030     ; 7.074      ;
; -0.117 ; NWire_rcv:SPD|tb_width[4]     ; NWire_rcv:SPD|pass[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.101      ;
; -0.111 ; NWire_rcv:P_MIC|DB_LEN[0][6]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.021      ; 7.116      ;
; -0.110 ; NWire_rcv:M_IQ2|DB_LEN[0][1]  ; NWire_rcv:M_IQ2|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.006     ; 7.088      ;
; -0.110 ; NWire_rcv:M_IQ3|tb_width[6]   ; NWire_rcv:M_IQ3|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.002     ; 7.092      ;
; -0.109 ; NWire_rcv:P_MIC|DB_LEN[2][6]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.003      ; 7.096      ;
; -0.097 ; NWire_rcv:M_IQ2|DB_LEN[3][0]  ; NWire_rcv:M_IQ2|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.081      ;
; -0.092 ; NWire_rcv:P_MIC|tb_width[4]   ; NWire_rcv:P_MIC|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.075      ;
; -0.091 ; NWire_rcv:P_MIC|DB_LEN[0][0]  ; NWire_rcv:P_MIC|tb_width[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.021      ; 7.096      ;
; -0.086 ; NWire_rcv:P_MIC|DB_LEN[1][2]  ; NWire_rcv:P_MIC|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.010      ; 7.080      ;
; -0.084 ; NWire_rcv:P_MIC|DB_LEN[0][3]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.029      ; 7.097      ;
; -0.082 ; NWire_rcv:M_IQ|DB_LEN[3][0]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.029     ; 7.037      ;
; -0.080 ; NWire_rcv:P_MIC|DB_LEN[2][0]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.027      ; 7.091      ;
; -0.079 ; NWire_rcv:M_IQ|DB_LEN[2][5]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.019     ; 7.044      ;
; -0.079 ; NWire_rcv:M_IQ|DB_LEN[0][1]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 7.035      ;
; -0.073 ; NWire_rcv:SPD|tb_width[4]     ; NWire_rcv:SPD|pass[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.001     ; 7.056      ;
; -0.072 ; NWire_rcv:P_MIC|DB_LEN[3][1]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.027      ; 7.083      ;
; -0.070 ; NWire_rcv:M_IQ|DB_LEN[3][6]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.041     ; 7.013      ;
; -0.069 ; NWire_rcv:M_IQ1|tb_width[3]   ; NWire_rcv:M_IQ1|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.053      ;
; -0.068 ; NWire_rcv:M_IQ1|DB_LEN[0][0]  ; NWire_rcv:M_IQ1|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.008     ; 7.044      ;
; -0.066 ; NWire_rcv:M_IQ3|DB_LEN[2][0]  ; NWire_rcv:M_IQ3|tb_width[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.050      ;
; -0.066 ; NWire_rcv:M_IQ|DB_LEN[1][3]   ; NWire_rcv:M_IQ|tb_width[9]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 7.022      ;
; -0.062 ; NWire_rcv:M_IQ|DB_LEN[1][5]   ; NWire_rcv:M_IQ|tb_width[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 7.018      ;
; -0.062 ; NWire_rcv:M_IQ2|DB_LEN[2][0]  ; NWire_rcv:M_IQ2|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.046      ;
; -0.062 ; NWire_rcv:P_MIC|DB_LEN[1][1]  ; NWire_rcv:P_MIC|tb_width[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.021      ; 7.067      ;
; -0.057 ; NWire_rcv:P_MIC|DB_LEN[0][0]  ; NWire_rcv:P_MIC|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.071      ;
; -0.054 ; NWire_rcv:M_IQ3|tb_width[6]   ; NWire_rcv:M_IQ3|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.038      ;
; -0.054 ; NWire_rcv:P_MIC|tb_width[6]   ; NWire_rcv:P_MIC|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.004      ; 7.042      ;
; -0.051 ; NWire_rcv:P_MIC|DB_LEN[1][10] ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.003      ; 7.038      ;
; -0.047 ; NWire_rcv:P_MIC|DB_LEN[1][3]  ; NWire_rcv:P_MIC|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.010      ; 7.041      ;
; -0.043 ; NWire_rcv:M_IQ2|tb_width[7]   ; NWire_rcv:M_IQ2|rdata[14]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.047     ; 6.980      ;
; -0.043 ; NWire_rcv:M_IQ2|tb_width[7]   ; NWire_rcv:M_IQ2|rdata[12]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.047     ; 6.980      ;
; -0.043 ; NWire_rcv:M_IQ2|tb_width[7]   ; NWire_rcv:M_IQ2|rdata[15]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.047     ; 6.980      ;
; -0.043 ; NWire_rcv:M_IQ2|tb_width[7]   ; NWire_rcv:M_IQ2|rdata[13]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.047     ; 6.980      ;
; -0.043 ; NWire_rcv:M_IQ2|tb_width[7]   ; NWire_rcv:M_IQ2|rdata[10]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.047     ; 6.980      ;
; -0.043 ; NWire_rcv:M_IQ2|tb_width[7]   ; NWire_rcv:M_IQ2|rdata[11]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.047     ; 6.980      ;
; -0.043 ; NWire_rcv:M_IQ2|tb_width[7]   ; NWire_rcv:M_IQ2|rdata[9]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.047     ; 6.980      ;
; -0.039 ; NWire_rcv:M_IQ|DB_LEN[1][4]   ; NWire_rcv:M_IQ|tb_width[9]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 6.995      ;
; -0.038 ; NWire_rcv:P_MIC|DB_LEN[1][4]  ; NWire_rcv:P_MIC|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.029      ; 7.051      ;
; -0.035 ; NWire_rcv:SPD|tb_width[1]     ; NWire_rcv:SPD|pass[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.000      ; 7.019      ;
; -0.028 ; NWire_rcv:P_MIC|DB_LEN[0][1]  ; NWire_rcv:P_MIC|tb_width[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.021      ; 7.033      ;
; -0.028 ; NWire_rcv:P_MIC|DB_LEN[1][1]  ; NWire_rcv:P_MIC|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.030      ; 7.042      ;
+--------+-------------------------------+------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'IF_clk'                                                                                                                                               ;
+-------+---------------------------+----------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                          ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; 4.984 ; NWire_rcv:P_MIC|idata[14] ; NWire_rcv:P_MIC|DIFF_CLK.xd0[14] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.749      ;
; 5.088 ; NWire_rcv:M_IQ2|idata[45] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[45] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.705      ; 4.602      ;
; 5.088 ; NWire_rcv:M_IQ|idata[16]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[16]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.645      ;
; 5.110 ; NWire_rcv:M_IQ|idata[17]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[17]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.746      ; 4.621      ;
; 5.120 ; NWire_rcv:M_IQ1|idata[30] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[30] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.728      ; 4.593      ;
; 5.129 ; NWire_rcv:M_IQ|idata[15]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[15]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.744      ; 4.600      ;
; 5.172 ; NWire_rcv:M_IQ|idata[23]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[23]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.755      ; 4.568      ;
; 5.174 ; NWire_rcv:M_IQ2|idata[1]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.728      ; 4.539      ;
; 5.175 ; NWire_rcv:M_IQ3|idata[32] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[32] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.700      ; 4.510      ;
; 5.192 ; NWire_rcv:M_IQ3|idata[10] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.745      ; 4.538      ;
; 5.192 ; NWire_rcv:M_IQ1|idata[21] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[21] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.697      ; 4.490      ;
; 5.203 ; NWire_rcv:P_MIC|idata[8]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.729      ; 4.511      ;
; 5.227 ; NWire_rcv:M_IQ2|idata[5]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 4.492      ;
; 5.243 ; NWire_rcv:SPD|idata[13]   ; NWire_rcv:SPD|DIFF_CLK.xd0[13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.490      ;
; 5.245 ; NWire_rcv:M_IQ2|idata[33] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[33] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.747      ; 4.487      ;
; 5.254 ; NWire_rcv:M_IQ|idata[10]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.729      ; 4.460      ;
; 5.256 ; NWire_rcv:M_IQ2|idata[37] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[37] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.709      ; 4.438      ;
; 5.257 ; NWire_rcv:P_MIC|idata[15] ; NWire_rcv:P_MIC|DIFF_CLK.xd0[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.723      ; 4.451      ;
; 5.261 ; NWire_rcv:M_IQ2|idata[14] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[14] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.747      ; 4.471      ;
; 5.264 ; NWire_rcv:M_IQ2|idata[34] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[34] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.741      ; 4.462      ;
; 5.270 ; NWire_rcv:M_IQ3|idata[39] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[39] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.746      ; 4.461      ;
; 5.273 ; NWire_rcv:SPD|idata[14]   ; NWire_rcv:SPD|DIFF_CLK.xd0[14]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.744      ; 4.456      ;
; 5.275 ; NWire_rcv:M_IQ2|idata[46] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[46] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.715      ; 4.425      ;
; 5.276 ; NWire_rcv:M_IQ1|idata[20] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.712      ; 4.421      ;
; 5.277 ; NWire_rcv:M_IQ3|idata[7]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.707      ; 4.415      ;
; 5.279 ; NWire_rcv:M_IQ1|idata[16] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.784      ; 4.490      ;
; 5.280 ; NWire_rcv:M_IQ|idata[18]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[18]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.747      ; 4.452      ;
; 5.280 ; NWire_rcv:M_IQ2|idata[35] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[35] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.737      ; 4.442      ;
; 5.284 ; NWire_rcv:M_IQ2|idata[26] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[26] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 4.435      ;
; 5.285 ; NWire_rcv:P_MIC|idata[2]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.720      ; 4.420      ;
; 5.292 ; NWire_rcv:M_IQ2|idata[10] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.755      ; 4.448      ;
; 5.297 ; NWire_rcv:M_IQ3|idata[35] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[35] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.759      ; 4.447      ;
; 5.299 ; NWire_rcv:P_MIC|idata[0]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.706      ; 4.392      ;
; 5.301 ; NWire_rcv:M_IQ3|idata[33] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[33] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.729      ; 4.413      ;
; 5.302 ; NWire_rcv:M_IQ|idata[26]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[26]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.725      ; 4.408      ;
; 5.304 ; NWire_rcv:M_IQ|idata[13]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[13]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.749      ; 4.430      ;
; 5.306 ; NWire_rcv:SPD|idata[5]    ; NWire_rcv:SPD|DIFF_CLK.xd0[5]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.752      ; 4.431      ;
; 5.310 ; NWire_rcv:M_IQ3|idata[46] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[46] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.708      ; 4.383      ;
; 5.313 ; NWire_rcv:M_IQ2|idata[23] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.743      ; 4.415      ;
; 5.316 ; NWire_rcv:M_IQ1|idata[46] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[46] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.417      ;
; 5.317 ; NWire_rcv:M_IQ|idata[40]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[40]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.416      ;
; 5.319 ; NWire_rcv:M_IQ|idata[12]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[12]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.757      ; 4.423      ;
; 5.321 ; NWire_rcv:M_IQ2|idata[3]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.706      ; 4.370      ;
; 5.324 ; NWire_rcv:M_IQ2|idata[47] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[47] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 4.396      ;
; 5.325 ; NWire_rcv:M_IQ|idata[25]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[25]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 4.390      ;
; 5.326 ; NWire_rcv:M_IQ2|idata[2]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.711      ; 4.370      ;
; 5.326 ; NWire_rcv:M_IQ|idata[46]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[46]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.407      ;
; 5.327 ; NWire_rcv:M_IQ3|idata[6]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.742      ; 4.400      ;
; 5.328 ; NWire_rcv:M_IQ|idata[9]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[9]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.729      ; 4.386      ;
; 5.330 ; NWire_rcv:M_IQ1|idata[1]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.771      ; 4.426      ;
; 5.330 ; NWire_rcv:M_IQ1|idata[7]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.403      ;
; 5.330 ; NWire_rcv:M_IQ2|idata[41] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[41] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.753      ; 4.408      ;
; 5.331 ; NWire_rcv:M_IQ|idata[42]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[42]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.402      ;
; 5.333 ; NWire_rcv:M_IQ1|idata[11] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.709      ; 4.361      ;
; 5.334 ; NWire_rcv:M_IQ1|idata[38] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[38] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.749      ; 4.400      ;
; 5.336 ; NWire_rcv:P_MIC|idata[11] ; NWire_rcv:P_MIC|DIFF_CLK.xd0[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.751      ; 4.400      ;
; 5.337 ; NWire_rcv:M_IQ1|idata[14] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[14] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.704      ; 4.352      ;
; 5.346 ; NWire_rcv:SPD|irdy        ; NWire_rcv:SPD|DIFF_CLK.xr0       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.387      ;
; 5.346 ; NWire_rcv:M_IQ3|idata[2]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[2]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.705      ; 4.344      ;
; 5.347 ; NWire_rcv:M_IQ3|idata[47] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[47] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.740      ; 4.378      ;
; 5.348 ; NWire_rcv:M_IQ|idata[1]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[1]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.385      ;
; 5.348 ; NWire_rcv:M_IQ3|idata[14] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[14] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.740      ; 4.377      ;
; 5.348 ; NWire_rcv:M_IQ|idata[2]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[2]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.385      ;
; 5.348 ; NWire_rcv:M_IQ|idata[35]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[35]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.749      ; 4.386      ;
; 5.349 ; NWire_rcv:M_IQ3|idata[26] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[26] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.708      ; 4.344      ;
; 5.351 ; NWire_rcv:M_IQ2|idata[27] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.730      ; 4.364      ;
; 5.352 ; NWire_rcv:M_IQ2|idata[0]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.706      ; 4.339      ;
; 5.353 ; NWire_rcv:M_IQ|idata[21]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[21]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.726      ; 4.358      ;
; 5.356 ; NWire_rcv:M_IQ|idata[30]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[30]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.734      ; 4.363      ;
; 5.356 ; NWire_rcv:M_IQ1|idata[8]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.723      ; 4.352      ;
; 5.358 ; NWire_rcv:M_IQ3|idata[28] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[28] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.735      ; 4.362      ;
; 5.360 ; NWire_rcv:M_IQ3|idata[38] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[38] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.710      ; 4.335      ;
; 5.362 ; NWire_rcv:M_IQ|idata[4]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[4]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.767      ; 4.390      ;
; 5.363 ; NWire_rcv:M_IQ2|idata[16] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.782      ; 4.404      ;
; 5.366 ; NWire_rcv:M_IQ3|idata[5]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.747      ; 4.366      ;
; 5.366 ; NWire_rcv:M_IQ1|idata[35] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[35] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.741      ; 4.360      ;
; 5.367 ; NWire_rcv:M_IQ|idata[0]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[0]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.758      ; 4.376      ;
; 5.367 ; NWire_rcv:M_IQ1|idata[31] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[31] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.785      ; 4.403      ;
; 5.368 ; NWire_rcv:P_MIC|idata[5]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.706      ; 4.323      ;
; 5.368 ; NWire_rcv:M_IQ2|idata[15] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.747      ; 4.364      ;
; 5.370 ; NWire_rcv:M_IQ2|idata[39] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[39] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.743      ; 4.358      ;
; 5.371 ; NWire_rcv:M_IQ|idata[7]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[7]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.744      ; 4.358      ;
; 5.371 ; NWire_rcv:M_IQ2|idata[19] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[19] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.751      ; 4.365      ;
; 5.371 ; NWire_rcv:M_IQ|idata[36]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[36]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.747      ; 4.361      ;
; 5.371 ; NWire_rcv:P_MIC|idata[7]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.729      ; 4.343      ;
; 5.372 ; NWire_rcv:M_IQ3|idata[22] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.768      ; 4.381      ;
; 5.374 ; NWire_rcv:M_IQ1|idata[25] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[25] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.722      ; 4.333      ;
; 5.374 ; NWire_rcv:M_IQ2|idata[32] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[32] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.750      ; 4.361      ;
; 5.375 ; NWire_rcv:M_IQ2|idata[6]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.744      ; 4.354      ;
; 5.377 ; NWire_rcv:M_IQ|idata[33]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[33]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.747      ; 4.355      ;
; 5.377 ; NWire_rcv:M_IQ|idata[34]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[34]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.761      ; 4.369      ;
; 5.379 ; NWire_rcv:M_IQ2|idata[42] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[42] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.711      ; 4.317      ;
; 5.379 ; NWire_rcv:M_IQ|idata[41]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[41]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.728      ; 4.334      ;
; 5.381 ; NWire_rcv:M_IQ2|idata[36] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[36] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.713      ; 4.317      ;
; 5.383 ; NWire_rcv:M_IQ1|idata[17] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.716      ; 4.318      ;
; 5.384 ; NWire_rcv:M_IQ1|idata[23] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.748      ; 4.349      ;
; 5.385 ; NWire_rcv:M_IQ3|idata[4]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.737      ; 4.337      ;
; 5.385 ; NWire_rcv:M_IQ2|idata[31] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[31] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.764      ; 4.364      ;
; 5.386 ; NWire_rcv:M_IQ3|idata[11] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.746      ; 4.345      ;
; 5.388 ; NWire_rcv:M_IQ3|idata[27] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 2.705      ; 4.302      ;
+-------+---------------------------+----------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'C5'                                                                                                                                          ;
+--------+----------------------------------+----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 5.099  ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK ; C5          ; 10.417       ; 4.374      ; 10.036     ;
; 13.543 ; C12_rst                          ; cdc_mcp:lra|b_data[3]            ; C5                        ; C5          ; 20.833       ; 0.050      ; 7.380      ;
; 13.750 ; C12_rst                          ; cdc_mcp:lra|b_data[14]           ; C5                        ; C5          ; 20.833       ; -0.005     ; 7.118      ;
; 13.815 ; clk_lrclk_gen:clrgen|Bfall       ; clk_lrclk_gen:clrgen|BCLK        ; C5                        ; C5          ; 20.833       ; -0.020     ; 7.038      ;
; 13.966 ; C12_rst                          ; cdc_mcp:iqp|b_data[8]            ; C5                        ; C5          ; 20.833       ; -0.005     ; 6.902      ;
; 14.030 ; C12_rst                          ; cdc_mcp:lra|b_data[27]           ; C5                        ; C5          ; 20.833       ; 0.050      ; 6.893      ;
; 14.043 ; C12_rst                          ; cdc_mcp:lra|b_data[24]           ; C5                        ; C5          ; 20.833       ; 0.050      ; 6.880      ;
; 14.045 ; C12_rst                          ; cdc_mcp:lra|b_data[0]            ; C5                        ; C5          ; 20.833       ; 0.040      ; 6.868      ;
; 14.077 ; C12_rst                          ; cdc_mcp:lra|b_data[1]            ; C5                        ; C5          ; 20.833       ; 0.040      ; 6.836      ;
; 14.078 ; C12_rst                          ; cdc_mcp:iqp|b_data[15]           ; C5                        ; C5          ; 20.833       ; 0.015      ; 6.810      ;
; 14.090 ; C12_rst                          ; cdc_mcp:lra|b_data[18]           ; C5                        ; C5          ; 20.833       ; 0.050      ; 6.833      ;
; 14.147 ; C12_rst                          ; cdc_mcp:lra|b_data[2]            ; C5                        ; C5          ; 20.833       ; 0.050      ; 6.776      ;
; 14.235 ; C12_rst                          ; cdc_mcp:iqp|b_data[11]           ; C5                        ; C5          ; 20.833       ; 0.015      ; 6.653      ;
; 14.250 ; C12_rst                          ; cdc_mcp:lra|b_data[30]           ; C5                        ; C5          ; 20.833       ; 0.005      ; 6.628      ;
; 14.268 ; C12_rst                          ; cdc_mcp:iqp|b_data[10]           ; C5                        ; C5          ; 20.833       ; 0.005      ; 6.610      ;
; 14.348 ; C12_rst                          ; cdc_mcp:iqp|b_data[7]            ; C5                        ; C5          ; 20.833       ; 0.050      ; 6.575      ;
; 14.376 ; C12_rst                          ; cdc_mcp:iqp|b_data[6]            ; C5                        ; C5          ; 20.833       ; 0.005      ; 6.502      ;
; 14.431 ; C12_rst                          ; cdc_mcp:lra|b_data[25]           ; C5                        ; C5          ; 20.833       ; 0.014      ; 6.456      ;
; 14.469 ; C12_rst                          ; cdc_mcp:iqp|b_data[0]            ; C5                        ; C5          ; 20.833       ; 0.015      ; 6.419      ;
; 14.530 ; clk_lrclk_gen:clrgen|Brise       ; clk_lrclk_gen:clrgen|BCLK        ; C5                        ; C5          ; 20.833       ; -0.020     ; 6.323      ;
; 14.535 ; C12_rst                          ; cdc_mcp:lra|b_data[16]           ; C5                        ; C5          ; 20.833       ; 0.045      ; 6.383      ;
; 14.565 ; C12_rst                          ; cdc_mcp:iqp|b_data[2]            ; C5                        ; C5          ; 20.833       ; 0.040      ; 6.348      ;
; 14.577 ; C12_rst                          ; cdc_mcp:iqp|b_data[22]           ; C5                        ; C5          ; 20.833       ; 0.050      ; 6.346      ;
; 14.578 ; C12_rst                          ; cdc_mcp:lra|b_data[26]           ; C5                        ; C5          ; 20.833       ; 0.050      ; 6.345      ;
; 14.592 ; C12_rst                          ; cdc_mcp:lra|b_data[17]           ; C5                        ; C5          ; 20.833       ; 0.045      ; 6.326      ;
; 14.602 ; C12_rst                          ; cdc_mcp:lra|b_data[11]           ; C5                        ; C5          ; 20.833       ; 0.015      ; 6.286      ;
; 14.604 ; C12_rst                          ; cdc_mcp:iqp|b_data[3]            ; C5                        ; C5          ; 20.833       ; 0.003      ; 6.272      ;
; 14.620 ; C12_rst                          ; cdc_mcp:lra|b_data[21]           ; C5                        ; C5          ; 20.833       ; 0.005      ; 6.258      ;
; 14.697 ; C12_rst                          ; cdc_mcp:lra|b_data[9]            ; C5                        ; C5          ; 20.833       ; 0.050      ; 6.226      ;
; 14.712 ; C12_rst                          ; cdc_mcp:iqp|b_data[14]           ; C5                        ; C5          ; 20.833       ; 0.005      ; 6.166      ;
; 14.743 ; C12_rst                          ; cdc_mcp:lra|b_data[10]           ; C5                        ; C5          ; 20.833       ; -0.005     ; 6.125      ;
; 14.767 ; C12_rst                          ; cdc_mcp:iqp|b_data[18]           ; C5                        ; C5          ; 20.833       ; 0.045      ; 6.151      ;
; 14.908 ; C12_rst                          ; cdc_mcp:lra|b_data[19]           ; C5                        ; C5          ; 20.833       ; 0.015      ; 5.980      ;
; 14.916 ; C12_rst                          ; cdc_mcp:lra|b_data[22]           ; C5                        ; C5          ; 20.833       ; 0.015      ; 5.972      ;
; 14.939 ; C12_rst                          ; cdc_mcp:iqp|b_data[31]           ; C5                        ; C5          ; 20.833       ; 0.015      ; 5.949      ;
; 15.062 ; C12_rst                          ; cdc_mcp:lra|b_data[8]            ; C5                        ; C5          ; 20.833       ; 0.015      ; 5.826      ;
; 15.105 ; C12_rst                          ; cdc_mcp:lra|b_data[6]            ; C5                        ; C5          ; 20.833       ; 0.015      ; 5.783      ;
; 15.113 ; C12_rst                          ; cdc_mcp:iqp|b_data[1]            ; C5                        ; C5          ; 20.833       ; 0.050      ; 5.810      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[5]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[3]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[4]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.162 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.711      ;
; 15.168 ; C12_rst                          ; cdc_mcp:iqp|b_data[26]           ; C5                        ; C5          ; 20.833       ; 0.040      ; 5.745      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[5]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[3]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[4]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.317 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.556      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[5]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[3]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[4]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.347 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.526      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[1]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[0]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[5]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[3]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[4]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
; 15.349 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; C5                        ; C5          ; 20.833       ; 0.000      ; 5.524      ;
+--------+----------------------------------+----------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                             ;
+--------+------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 14.432 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[14]        ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.017     ; 4.424      ;
; 14.432 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[13]        ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.017     ; 4.424      ;
; 14.432 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[12]        ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.017     ; 4.424      ;
; 14.432 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[11]        ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.017     ; 4.424      ;
; 14.432 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[10]        ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.017     ; 4.424      ;
; 14.432 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[9]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.017     ; 4.424      ;
; 14.432 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[8]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.017     ; 4.424      ;
; 14.432 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[7]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.017     ; 4.424      ;
; 14.432 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[6]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.017     ; 4.424      ;
; 14.445 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[27] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.970     ; 4.458      ;
; 14.445 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[26] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.970     ; 4.458      ;
; 14.445 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[9]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.970     ; 4.458      ;
; 14.445 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[22]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.970     ; 4.458      ;
; 14.445 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[1]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.970     ; 4.458      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[14]      ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[13]      ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[12]      ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[11]      ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[10]      ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[9]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[8]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[7]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[6]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[5]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[4]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.943 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[15]        ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.008     ; 3.922      ;
; 14.957 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.028     ; 3.888      ;
; 14.974 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.028     ; 3.871      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[15]      ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[3]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[2]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[1]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|data[0]       ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[5]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[4]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[3]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[2]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[1]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.167 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|data[0]         ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 3.697      ;
; 15.242 ; clk_lrclk_gen:clrgen|LRCLK   ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.044     ; 3.587      ;
; 15.540 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|bit_count[0]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.028     ; 3.305      ;
; 15.542 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|bit_count[1]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.028     ; 3.303      ;
; 15.586 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.028     ; 3.259      ;
; 15.938 ; clk_lrclk_gen:clrgen|LRCLK   ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.044     ; 2.891      ;
; 15.939 ; clk_lrclk_gen:clrgen|LRCLK   ; I2S_xmit:J_IQPWM|TLV_state~3     ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.044     ; 2.890      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[13] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[12] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[11] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[25] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[24] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[8]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[7]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[6]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[5]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[4]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[31]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[15]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.971 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[11]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.896      ;
; 15.996 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[14] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.025     ; 2.852      ;
; 15.996 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[10] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.025     ; 2.852      ;
; 15.996 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[20] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.025     ; 2.852      ;
; 15.996 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[29]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.025     ; 2.852      ;
; 15.996 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[27]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.025     ; 2.852      ;
; 15.996 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[8]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.025     ; 2.852      ;
; 15.996 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[23]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.025     ; 2.852      ;
; 15.999 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[22] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.005     ; 2.869      ;
; 15.999 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[19] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.005     ; 2.869      ;
; 15.999 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[2]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.005     ; 2.869      ;
; 15.999 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[7]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.005     ; 2.869      ;
; 15.999 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[0]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.005     ; 2.869      ;
; 16.104 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[29] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.980     ; 2.789      ;
; 16.104 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[28] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.980     ; 2.789      ;
; 16.104 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[1]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.980     ; 2.789      ;
; 16.104 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[0]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.980     ; 2.789      ;
; 16.104 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[26]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.980     ; 2.789      ;
; 16.104 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[5]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.980     ; 2.789      ;
; 16.104 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[2]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.980     ; 2.789      ;
; 16.175 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_LRAudio|obit          ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 2.689      ;
; 16.175 ; clk_lrclk_gen:lrgen|Brise    ; I2S_xmit:J_IQPWM|obit            ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.009     ; 2.689      ;
; 16.198 ; I2S_xmit:J_IQPWM|TLV_state~3 ; I2S_xmit:J_LRAudio|last_data[26] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.732      ;
; 16.199 ; I2S_xmit:J_IQPWM|TLV_state~3 ; I2S_xmit:J_LRAudio|last_data[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.731      ;
; 16.199 ; I2S_xmit:J_IQPWM|TLV_state~3 ; I2S_xmit:J_IQPWM|last_data[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.731      ;
; 16.200 ; I2S_xmit:J_IQPWM|TLV_state~3 ; I2S_xmit:J_LRAudio|last_data[27] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.730      ;
; 16.202 ; I2S_xmit:J_IQPWM|TLV_state~3 ; I2S_xmit:J_IQPWM|last_data[22]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.728      ;
; 16.211 ; cdc_mcp:iqp|b_data[9]        ; I2S_xmit:J_IQPWM|last_data[9]    ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.057     ; 2.605      ;
; 16.303 ; C12_rst                      ; I2S_xmit:J_IQPWM|TLV_state~3     ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.027     ; 2.543      ;
; 16.303 ; C12_rst                      ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.027     ; 2.543      ;
; 16.303 ; C12_rst                      ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.027     ; 2.543      ;
; 16.374 ; I2S_xmit:J_IQPWM|TLV_state~4 ; I2S_xmit:J_LRAudio|last_data[26] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.556      ;
; 16.375 ; I2S_xmit:J_IQPWM|TLV_state~4 ; I2S_xmit:J_LRAudio|last_data[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.555      ;
; 16.375 ; I2S_xmit:J_IQPWM|TLV_state~4 ; I2S_xmit:J_IQPWM|last_data[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.555      ;
; 16.376 ; I2S_xmit:J_IQPWM|TLV_state~4 ; I2S_xmit:J_LRAudio|last_data[27] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.554      ;
; 16.378 ; I2S_xmit:J_IQPWM|TLV_state~4 ; I2S_xmit:J_IQPWM|last_data[22]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; 0.057      ; 4.552      ;
; 16.388 ; C12_rst                      ; I2S_xmit:J_LRAudio|xmit_rdy      ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -2.006     ; 2.479      ;
; 16.447 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[3]  ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.975     ; 2.451      ;
; 16.447 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[18] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.975     ; 2.451      ;
; 16.447 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[17] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.975     ; 2.451      ;
; 16.447 ; C12_rst                      ; I2S_xmit:J_LRAudio|last_data[16] ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.975     ; 2.451      ;
; 16.447 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[21]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.975     ; 2.451      ;
; 16.447 ; C12_rst                      ; I2S_xmit:J_IQPWM|last_data[20]   ; C5                        ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -1.975     ; 2.451      ;
+--------+------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SPI_SCK'                                                                                                                                                                                ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.765 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 5.107      ;
; 15.765 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 5.107      ;
; 15.765 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 5.107      ;
; 15.765 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 5.107      ;
; 15.765 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 5.107      ;
; 15.765 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 5.107      ;
; 15.765 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 5.107      ;
; 15.776 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.009     ; 5.088      ;
; 15.901 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 4.972      ;
; 15.970 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 4.903      ;
; 16.075 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.009     ; 4.789      ;
; 16.116 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.009     ; 4.748      ;
; 16.125 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.009     ; 4.739      ;
; 16.184 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.006      ; 4.695      ;
; 16.188 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.004     ; 4.681      ;
; 16.188 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.004     ; 4.681      ;
; 16.188 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.004     ; 4.681      ;
; 16.188 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.004     ; 4.681      ;
; 16.188 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.004     ; 4.681      ;
; 16.188 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.004     ; 4.681      ;
; 16.188 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.004     ; 4.681      ;
; 16.188 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.004     ; 4.681      ;
; 16.225 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 4.648      ;
; 16.225 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 4.648      ;
; 16.264 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.610      ;
; 16.264 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.610      ;
; 16.264 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.610      ;
; 16.264 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.610      ;
; 16.264 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.610      ;
; 16.264 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.610      ;
; 16.264 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.610      ;
; 16.265 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 4.608      ;
; 16.303 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.003     ; 4.567      ;
; 16.385 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.498      ;
; 16.385 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.498      ;
; 16.385 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.498      ;
; 16.385 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.498      ;
; 16.385 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.498      ;
; 16.385 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.498      ;
; 16.413 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.470      ;
; 16.413 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.470      ;
; 16.413 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.470      ;
; 16.413 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.470      ;
; 16.413 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.470      ;
; 16.413 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.470      ;
; 16.418 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.456      ;
; 16.418 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.456      ;
; 16.418 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.456      ;
; 16.418 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.456      ;
; 16.418 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.456      ;
; 16.418 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.456      ;
; 16.418 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.456      ;
; 16.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.452      ;
; 16.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.452      ;
; 16.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.452      ;
; 16.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.452      ;
; 16.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.452      ;
; 16.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.452      ;
; 16.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.452      ;
; 16.429 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.009     ; 4.435      ;
; 16.450 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.424      ;
; 16.450 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.424      ;
; 16.450 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.424      ;
; 16.450 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.424      ;
; 16.450 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.424      ;
; 16.450 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.424      ;
; 16.450 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.424      ;
; 16.454 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 4.419      ;
; 16.482 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 4.391      ;
; 16.491 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.392      ;
; 16.519 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.364      ;
; 16.550 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.009     ; 4.314      ;
; 16.555 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.312      ;
; 16.555 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.312      ;
; 16.555 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.312      ;
; 16.555 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.312      ;
; 16.555 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.312      ;
; 16.555 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.312      ;
; 16.555 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.312      ;
; 16.571 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.312      ;
; 16.571 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.312      ;
; 16.571 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.312      ;
; 16.571 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.312      ;
; 16.571 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.312      ;
; 16.571 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.312      ;
; 16.588 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 4.285      ;
; 16.608 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.266      ;
; 16.608 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.266      ;
; 16.608 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.266      ;
; 16.608 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.266      ;
; 16.608 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.266      ;
; 16.608 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.266      ;
; 16.608 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.001      ; 4.266      ;
; 16.640 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 4.233      ;
; 16.661 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.222      ;
; 16.677 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 4.206      ;
; 16.720 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.147      ;
; 16.720 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.147      ;
; 16.720 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.147      ;
; 16.720 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.006     ; 4.147      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'C5'                                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; clk_lrclk_gen:clrgen|LRCLK        ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; clk_lrclk_gen:lrgen|LRCLK         ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.805      ;
; 0.738 ; cdc_sync:cdc_jack|q1[0]           ; cdc_sync:cdc_jack|sigb[0]         ; C5           ; C5          ; 0.000        ; 0.000      ; 1.044      ;
; 0.744 ; C12_RESET.c0                      ; C12_rst                           ; C5           ; C5          ; 0.000        ; 0.000      ; 1.050      ;
; 0.748 ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.054      ;
; 0.753 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.059      ;
; 0.774 ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; cdc_mcp:dfs|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 1.080      ;
; 0.781 ; C12_rst                           ; cdc_mcp:iqp|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 1.087      ;
; 0.787 ; C12_rst                           ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.093      ;
; 0.881 ; cdc_mcp:dfs|b_data_ack            ; C12_cgen_rst                      ; C5           ; C5          ; 0.000        ; 0.000      ; 1.187      ;
; 1.036 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.019      ; 1.361      ;
; 1.087 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|Brise         ; C5           ; C5          ; 0.000        ; 0.000      ; 1.393      ;
; 1.100 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|Brise        ; C5           ; C5          ; 0.000        ; 0.000      ; 1.406      ;
; 1.138 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|Bfall        ; C5           ; C5          ; 0.000        ; 0.000      ; 1.444      ;
; 1.160 ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.466      ;
; 1.165 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.471      ;
; 1.167 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.473      ;
; 1.173 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.484      ;
; 1.216 ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.522      ;
; 1.225 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; 0.002      ; 1.535      ;
; 1.228 ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; cdc_mcp:iqp|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.535      ;
; 1.260 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.566      ;
; 1.260 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.566      ;
; 1.263 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.569      ;
; 1.263 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.569      ;
; 1.266 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.572      ;
; 1.356 ; cdc_mcp:dfs|b_data[1]             ; clk_lrclk_gen:lrgen|Brise         ; C5           ; C5          ; 0.000        ; 0.000      ; 1.662      ;
; 1.390 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; 0.002      ; 1.698      ;
; 1.416 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|Bfall        ; C5           ; C5          ; 0.000        ; -0.002     ; 1.720      ;
; 1.421 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|Brise        ; C5           ; C5          ; 0.000        ; -0.002     ; 1.725      ;
; 1.453 ; C12_rst                           ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.001      ; 1.760      ;
; 1.457 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.763      ;
; 1.460 ; C12_rst                           ; cdc_mcp:dfs|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.001      ; 1.767      ;
; 1.467 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.773      ;
; 1.477 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.001      ; 1.784      ;
; 1.528 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.001      ; 1.835      ;
; 1.579 ; C12_rst                           ; C12_cgen_rst                      ; C5           ; C5          ; 0.000        ; 0.001      ; 1.886      ;
; 1.608 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.001      ; 1.915      ;
; 1.645 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.951      ;
; 1.651 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.957      ;
; 1.654 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 1.962      ;
; 1.701 ; IF_I_PWM[10]                      ; cdc_mcp:iqp|b_data[26]            ; IF_clk       ; C5          ; 0.000        ; 1.592      ; 3.599      ;
; 1.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.012      ;
; 1.718 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; -0.002     ; 2.022      ;
; 1.718 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; -0.002     ; 2.022      ;
; 1.718 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; -0.002     ; 2.022      ;
; 1.718 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; -0.002     ; 2.022      ;
; 1.718 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; -0.002     ; 2.022      ;
; 1.718 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; -0.002     ; 2.022      ;
; 1.731 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.037      ;
; 1.737 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.043      ;
; 1.740 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.046      ;
; 1.741 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.047      ;
; 1.741 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.048      ;
; 1.758 ; IF_Q_PWM[14]                      ; cdc_mcp:iqp|b_data[14]            ; IF_clk       ; C5          ; 0.000        ; 1.523      ; 3.587      ;
; 1.761 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.067      ;
; 1.762 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 2.068      ;
; 1.766 ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.072      ;
; 1.768 ; cdc_mcp:dfs|b_data[0]             ; clk_lrclk_gen:lrgen|Brise         ; C5           ; C5          ; 0.000        ; 0.000      ; 2.074      ;
; 1.791 ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.019      ; 2.116      ;
; 1.791 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 2.097      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'IF_clk'                                                                                                                         ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; async_usb:usb1|FX_state~6        ; async_usb:usb1|FX_state~6        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|ep_sel            ; async_usb:usb1|ep_sel            ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_PWM_state~3                   ; IF_PWM_state~3                   ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_SYNC_state~4                  ; IF_SYNC_state~4                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_SYNC_state~3                  ; IF_SYNC_state~3                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_SYNC_state~2                  ; IF_SYNC_state~2                  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|usedw[0]                ; FIFO:RXF|usedw[0]                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|AD_timer[5]    ; Tx_fifo_ctrl:TXFC|AD_timer[5]    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|IF_chan[0]     ; Tx_fifo_ctrl:TXFC|IF_chan[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[1]  ; async_usb:usb1|Rx_fifo_wdata[1]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[5]  ; async_usb:usb1|Rx_fifo_wdata[5]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[4]  ; async_usb:usb1|Rx_fifo_wdata[4]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[14] ; async_usb:usb1|Rx_fifo_wdata[14] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[12] ; async_usb:usb1|Rx_fifo_wdata[12] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[15] ; async_usb:usb1|Rx_fifo_wdata[15] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[13] ; async_usb:usb1|Rx_fifo_wdata[13] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[11] ; async_usb:usb1|Rx_fifo_wdata[11] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[9]  ; async_usb:usb1|Rx_fifo_wdata[9]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[8]  ; async_usb:usb1|Rx_fifo_wdata[8]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[10] ; async_usb:usb1|Rx_fifo_wdata[10] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[7]  ; async_usb:usb1|Rx_fifo_wdata[7]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[6]  ; async_usb:usb1|Rx_fifo_wdata[6]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[2]  ; async_usb:usb1|Rx_fifo_wdata[2]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[3]  ; async_usb:usb1|Rx_fifo_wdata[3]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|usedw[0]                ; FIFO:SPF|usedw[0]                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|Rx_fifo_wdata[0]  ; async_usb:usb1|Rx_fifo_wdata[0]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_rcv:J_IQ|b_clk_cnt[0]        ; I2S_rcv:J_IQ|b_clk_cnt[0]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|AD_timer[0]    ; Tx_fifo_ctrl:TXFC|AD_timer[0]    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:SPF|outptr[0]               ; FIFO:SPF|outptr[0]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[4]     ; Tx_fifo_ctrl:TXFC|tx_addr[4]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dash|clean_pb        ; debounce:de_dash|clean_pb        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[3]     ; Tx_fifo_ctrl:TXFC|tx_addr[3]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[2]     ; Tx_fifo_ctrl:TXFC|tx_addr[2]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[1]     ; Tx_fifo_ctrl:TXFC|tx_addr[1]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Tx_fifo_ctrl:TXFC|tx_addr[0]     ; Tx_fifo_ctrl:TXFC|tx_addr[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dot|clean_pb         ; debounce:de_dot|clean_pb         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dash|count[18]       ; debounce:de_dash|count[18]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_PTT|clean_pb         ; debounce:de_PTT|clean_pb         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_rcv:J_MIC|b_clk_cnt[0]       ; I2S_rcv:J_MIC|b_clk_cnt[0]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cdc_mcp:dfs|a_rdy                ; cdc_mcp:dfs|a_rdy                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dot|count[18]        ; debounce:de_dot|count[18]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:p_ser|data_cnt[0]      ; NWire_rcv:p_ser|data_cnt[0]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_PTT|count[18]        ; debounce:de_PTT|count[18]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver2|data_cnt[0]     ; NWire_rcv:m_ver2|data_cnt[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ser|data_cnt[0]      ; NWire_rcv:m_ser|data_cnt[0]      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver3|data_cnt[0]     ; NWire_rcv:m_ver3|data_cnt[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver4|data_cnt[0]     ; NWire_rcv:m_ver4|data_cnt[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:p_ser|TB_state~2       ; NWire_rcv:p_ser|TB_state~2       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:p_ser|TB_state~4       ; NWire_rcv:p_ser|TB_state~4       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver2|TB_state~4      ; NWire_rcv:m_ver2|TB_state~4      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ser|TB_state~4       ; NWire_rcv:m_ser|TB_state~4       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver3|TB_state~4      ; NWire_rcv:m_ver3|TB_state~4      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:m_ver4|TB_state~4      ; NWire_rcv:m_ver4|TB_state~4      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dash|count[0]        ; debounce:de_dash|count[0]        ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_dot|count[0]         ; debounce:de_dot|count[0]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; debounce:de_PTT|count[0]         ; debounce:de_PTT|count[0]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|SLOE              ; async_usb:usb1|SLOE              ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sp_rcv_ctrl:SPC|sp_state         ; sp_rcv_ctrl:SPC|sp_state         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sp_rcv_ctrl:SPC|count[0]         ; sp_rcv_ctrl:SPC|count[0]         ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|LED_state~2 ; led_blinker:BLINK_D1|LED_state~2 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|LED_state~4 ; led_blinker:BLINK_D1|LED_state~4 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|bit_sel[0]  ; led_blinker:BLINK_D1|bit_sel[0]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D1|bit_sel[1]  ; led_blinker:BLINK_D1|bit_sel[1]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|LED_state~4 ; led_blinker:BLINK_D4|LED_state~4 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|ld[0]       ; led_blinker:BLINK_D4|ld[0]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|ld[1]       ; led_blinker:BLINK_D4|ld[1]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; led_blinker:BLINK_D4|bit_sel[0]  ; led_blinker:BLINK_D4|bit_sel[0]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|NW_state~3     ; NWire_xmit:CCxmit|NW_state~3     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|iack           ; NWire_xmit:CCxmit|iack           ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|dly_cnt[24]    ; NWire_xmit:CCxmit|dly_cnt[24]    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:CCxmit|dly_cnt[0]     ; NWire_xmit:CCxmit|dly_cnt[0]     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_count[0]                      ; IF_count[0]                      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; IF_count[28]                     ; IF_count[28]                     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cdc_mcp:iqp|a_rdy                ; cdc_mcp:iqp|a_rdy                ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FIFO:RXF|outptr[0]               ; FIFO:RXF|outptr[0]               ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[2]                    ; CC_address[2]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[1]                    ; CC_address[1]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[3]                    ; CC_address[3]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; CC_address[0]                    ; CC_address[0]                    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|FIFO_ADR[0]       ; async_usb:usb1|FIFO_ADR[0]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; async_usb:usb1|FIFO_ADR[1]       ; async_usb:usb1|FIFO_ADR[1]       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; NWire_rcv:P_MIC|DIFF_CLK.xr0     ; NWire_rcv:P_MIC|DIFF_CLK.xr1     ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.039      ;
; 0.733 ; NWire_rcv:M_IQ|DIFF_CLK.xd0[32]  ; NWire_rcv:M_IQ|DIFF_CLK.xd1[32]  ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[14] ; NWire_rcv:M_IQ1|DIFF_CLK.xd1[14] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[42] ; NWire_rcv:M_IQ3|DIFF_CLK.xd1[42] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[38] ; NWire_rcv:M_IQ2|DIFF_CLK.xd1[38] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[19] ; NWire_rcv:M_IQ3|DIFF_CLK.xd1[19] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; NWire_rcv:SPD|DIFF_CLK.xr1       ; NWire_rcv:SPD|DIFF_CLK.xr2       ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_rcv:M_IQ|DIFF_CLK.xr0      ; NWire_rcv:M_IQ|DIFF_CLK.xr1      ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_rcv:SPD|DIFF_CLK.xd0[0]    ; NWire_rcv:SPD|DIFF_CLK.xd1[0]    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[10] ; NWire_rcv:M_IQ1|DIFF_CLK.xd1[10] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_rcv:M_IQ|DIFF_CLK.xd0[6]   ; NWire_rcv:M_IQ|DIFF_CLK.xd1[6]   ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; I2S_rcv:J_MIC|d1                 ; I2S_rcv:J_MIC|d2                 ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; debounce:de_dot|pb_history[1]    ; debounce:de_dot|pb_history[2]    ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; NWire_rcv:SPD|DIFF_CLK.xd0[13]   ; NWire_rcv:SPD|DIFF_CLK.xd1[13]   ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[21] ; NWire_rcv:M_IQ3|DIFF_CLK.xd1[21] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.043      ;
; 0.739 ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[33] ; NWire_rcv:M_IQ3|DIFF_CLK.xd1[33] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[12] ; NWire_rcv:M_IQ3|DIFF_CLK.xd1[12] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[32] ; NWire_rcv:M_IQ2|DIFF_CLK.xd1[32] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[39] ; NWire_rcv:M_IQ2|DIFF_CLK.xd1[39] ; IF_clk       ; IF_clk      ; 0.000        ; 0.000      ; 1.045      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SPI_SCK'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.059      ;
; 0.756 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.063      ;
; 0.759 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.065      ;
; 0.759 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.065      ;
; 0.764 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.070      ;
; 0.766 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.072      ;
; 0.877 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.183      ;
; 0.878 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.184      ;
; 0.879 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.185      ;
; 1.053 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 1.360      ;
; 1.180 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.487      ;
; 1.185 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.493      ;
; 1.218 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.524      ;
; 1.229 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.535      ;
; 1.237 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.543      ;
; 1.429 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 1.726      ;
; 1.450 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 1.759      ;
; 1.453 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 1.762      ;
; 1.456 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 1.765      ;
; 1.478 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.005      ; 1.789      ;
; 1.594 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 1.903      ;
; 1.603 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 1.912      ;
; 1.614 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 1.923      ;
; 1.623 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 1.932      ;
; 1.741 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.047      ;
; 1.805 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.111      ;
; 1.857 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.154      ;
; 1.894 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 2.195      ;
; 1.921 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.227      ;
; 1.928 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.234      ;
; 1.936 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.242      ;
; 1.984 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.290      ;
; 2.015 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.321      ;
; 2.234 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.540      ;
; 2.236 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.542      ;
; 2.241 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.547      ;
; 2.314 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.620      ;
; 2.391 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.697      ;
; 2.391 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.697      ;
; 2.392 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.698      ;
; 2.458 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.764      ;
; 2.495 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.801      ;
; 2.497 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.003     ; 2.800      ;
; 2.498 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.804      ;
; 2.498 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.804      ;
; 2.525 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.831      ;
; 2.526 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 2.833      ;
; 2.528 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.825      ;
; 2.528 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.825      ;
; 2.528 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.825      ;
; 2.528 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.825      ;
; 2.528 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.825      ;
; 2.528 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.825      ;
; 2.528 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.825      ;
; 2.528 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.825      ;
; 2.573 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.879      ;
; 2.612 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 2.913      ;
; 2.650 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.956      ;
; 2.656 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.962      ;
; 2.688 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 2.985      ;
; 2.693 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 2.999      ;
; 2.694 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.005      ; 3.005      ;
; 2.700 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 3.001      ;
; 2.757 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.063      ;
; 2.771 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.077      ;
; 2.782 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.088      ;
; 2.834 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 3.139      ;
; 2.843 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 3.140      ;
; 2.843 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 3.140      ;
; 2.843 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 3.140      ;
; 2.843 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 3.140      ;
; 2.843 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 3.140      ;
; 2.843 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 3.140      ;
; 2.843 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 3.140      ;
; 2.843 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.009     ; 3.140      ;
; 2.848 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.154      ;
; 2.849 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 3.150      ;
; 2.869 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 3.170      ;
; 2.869 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 3.170      ;
; 2.871 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.005      ; 3.182      ;
; 2.889 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 3.195      ;
; 2.918 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 3.225      ;
; 2.922 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.003     ; 3.225      ;
; 2.933 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.005      ; 3.244      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                                 ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; I2S_xmit:J_LRAudio|xmit_rdy      ; I2S_xmit:J_LRAudio|xmit_rdy      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|TLV_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|TLV_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[3]    ; I2S_xmit:J_IQPWM|bit_count[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|bit_count[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[31] ; I2S_xmit:J_LRAudio|last_data[31] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[15] ; I2S_xmit:J_LRAudio|last_data[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[30] ; I2S_xmit:J_LRAudio|last_data[30] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[14] ; I2S_xmit:J_LRAudio|last_data[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[29] ; I2S_xmit:J_LRAudio|last_data[29] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|last_data[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[28] ; I2S_xmit:J_LRAudio|last_data[28] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[12] ; I2S_xmit:J_LRAudio|last_data[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[27] ; I2S_xmit:J_LRAudio|last_data[27] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[11] ; I2S_xmit:J_LRAudio|last_data[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[26] ; I2S_xmit:J_LRAudio|last_data[26] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[10] ; I2S_xmit:J_LRAudio|last_data[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[25] ; I2S_xmit:J_LRAudio|last_data[25] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[9]  ; I2S_xmit:J_LRAudio|last_data[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[24] ; I2S_xmit:J_LRAudio|last_data[24] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|last_data[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[23] ; I2S_xmit:J_LRAudio|last_data[23] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|last_data[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[22] ; I2S_xmit:J_LRAudio|last_data[22] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|last_data[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[21] ; I2S_xmit:J_LRAudio|last_data[21] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[5]  ; I2S_xmit:J_LRAudio|last_data[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[20] ; I2S_xmit:J_LRAudio|last_data[20] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[4]  ; I2S_xmit:J_LRAudio|last_data[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[19] ; I2S_xmit:J_LRAudio|last_data[19] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[3]  ; I2S_xmit:J_LRAudio|last_data[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[18] ; I2S_xmit:J_LRAudio|last_data[18] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[2]  ; I2S_xmit:J_LRAudio|last_data[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[17] ; I2S_xmit:J_LRAudio|last_data[17] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[1]  ; I2S_xmit:J_LRAudio|last_data[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[0]  ; I2S_xmit:J_LRAudio|last_data[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_LRAudio|last_data[16] ; I2S_xmit:J_LRAudio|last_data[16] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[31]   ; I2S_xmit:J_IQPWM|last_data[31]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[15]   ; I2S_xmit:J_IQPWM|last_data[15]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[30]   ; I2S_xmit:J_IQPWM|last_data[30]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[14]   ; I2S_xmit:J_IQPWM|last_data[14]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[29]   ; I2S_xmit:J_IQPWM|last_data[29]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[13]   ; I2S_xmit:J_IQPWM|last_data[13]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[28]   ; I2S_xmit:J_IQPWM|last_data[28]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[12]   ; I2S_xmit:J_IQPWM|last_data[12]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[27]   ; I2S_xmit:J_IQPWM|last_data[27]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[11]   ; I2S_xmit:J_IQPWM|last_data[11]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[26]   ; I2S_xmit:J_IQPWM|last_data[26]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[10]   ; I2S_xmit:J_IQPWM|last_data[10]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[25]   ; I2S_xmit:J_IQPWM|last_data[25]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[9]    ; I2S_xmit:J_IQPWM|last_data[9]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[24]   ; I2S_xmit:J_IQPWM|last_data[24]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[8]    ; I2S_xmit:J_IQPWM|last_data[8]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[23]   ; I2S_xmit:J_IQPWM|last_data[23]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[7]    ; I2S_xmit:J_IQPWM|last_data[7]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[22]   ; I2S_xmit:J_IQPWM|last_data[22]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[6]    ; I2S_xmit:J_IQPWM|last_data[6]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[21]   ; I2S_xmit:J_IQPWM|last_data[21]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[5]    ; I2S_xmit:J_IQPWM|last_data[5]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[20]   ; I2S_xmit:J_IQPWM|last_data[20]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[4]    ; I2S_xmit:J_IQPWM|last_data[4]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[19]   ; I2S_xmit:J_IQPWM|last_data[19]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[3]    ; I2S_xmit:J_IQPWM|last_data[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[18]   ; I2S_xmit:J_IQPWM|last_data[18]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[2]    ; I2S_xmit:J_IQPWM|last_data[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[17]   ; I2S_xmit:J_IQPWM|last_data[17]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[1]    ; I2S_xmit:J_IQPWM|last_data[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[16]   ; I2S_xmit:J_IQPWM|last_data[16]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; I2S_xmit:J_IQPWM|last_data[0]    ; I2S_xmit:J_IQPWM|last_data[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; I2S_xmit:J_IQPWM|data[7]         ; I2S_xmit:J_IQPWM|data[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; I2S_xmit:J_LRAudio|data[11]      ; I2S_xmit:J_LRAudio|data[12]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; I2S_xmit:J_LRAudio|data[8]       ; I2S_xmit:J_LRAudio|data[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.049      ;
; 0.750 ; I2S_xmit:J_IQPWM|data[12]        ; I2S_xmit:J_IQPWM|data[13]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; I2S_xmit:J_LRAudio|data[15]      ; I2S_xmit:J_LRAudio|obit          ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.057      ;
; 0.792 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|bit_count[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.098      ;
; 0.792 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|bit_count[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.098      ;
; 0.793 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|TLV_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.795 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|bit_count[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.101      ;
; 0.992 ; I2S_xmit:J_LRAudio|data[14]      ; I2S_xmit:J_LRAudio|data[15]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.297      ;
; 1.042 ; I2S_xmit:J_IQPWM|data[15]        ; I2S_xmit:J_IQPWM|obit            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.347      ;
; 1.051 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.356      ;
; 1.052 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|data[13]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.357      ;
; 1.053 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.358      ;
; 1.053 ; I2S_xmit:J_LRAudio|last_data[4]  ; I2S_xmit:J_LRAudio|data[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.358      ;
; 1.057 ; I2S_xmit:J_IQPWM|last_data[10]   ; I2S_xmit:J_IQPWM|data[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.362      ;
; 1.059 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 1.364      ;
; 1.093 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.019      ; 1.418      ;
; 1.093 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|data[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.019      ; 1.418      ;
; 1.122 ; I2S_xmit:J_IQPWM|last_data[24]   ; I2S_xmit:J_IQPWM|data[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.001      ; 1.429      ;
; 1.155 ; I2S_xmit:J_LRAudio|data[1]       ; I2S_xmit:J_LRAudio|data[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.461      ;
; 1.157 ; I2S_xmit:J_LRAudio|data[9]       ; I2S_xmit:J_LRAudio|data[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.463      ;
; 1.157 ; I2S_xmit:J_LRAudio|data[7]       ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.463      ;
; 1.159 ; I2S_xmit:J_LRAudio|data[5]       ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.465      ;
; 1.159 ; I2S_xmit:J_LRAudio|data[6]       ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.465      ;
; 1.163 ; I2S_xmit:J_LRAudio|data[4]       ; I2S_xmit:J_LRAudio|data[5]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.469      ;
; 1.165 ; I2S_xmit:J_LRAudio|data[13]      ; I2S_xmit:J_LRAudio|data[14]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.471      ;
; 1.165 ; I2S_xmit:J_IQPWM|data[4]         ; I2S_xmit:J_IQPWM|data[5]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.471      ;
; 1.166 ; I2S_xmit:J_LRAudio|data[12]      ; I2S_xmit:J_LRAudio|data[13]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 1.472      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.499 ; NWire_xmit:M_LRAudio|iack             ; NWire_xmit:M_LRAudio|iack             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|irdy                    ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:M_LRAudio|NW_state~3       ; NWire_xmit:M_LRAudio|NW_state~3       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ|irdy                   ; NWire_rcv:M_IQ|irdy                   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|irdy                  ; NWire_rcv:P_MIC|irdy                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|data_cnt[0]             ; NWire_rcv:SPD|data_cnt[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ|data_cnt[0]            ; NWire_rcv:M_IQ|data_cnt[0]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|TB_state~2              ; NWire_rcv:SPD|TB_state~2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|TB_state~4              ; NWire_rcv:SPD|TB_state~4              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[9]             ; NWire_rcv:SPD|tb_width[9]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[2]             ; NWire_rcv:SPD|tb_width[2]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[1]             ; NWire_rcv:SPD|tb_width[1]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[4]             ; NWire_rcv:SPD|tb_width[4]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[3]             ; NWire_rcv:SPD|tb_width[3]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[5]             ; NWire_rcv:SPD|tb_width[5]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[6]             ; NWire_rcv:SPD|tb_width[6]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[7]             ; NWire_rcv:SPD|tb_width[7]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[8]             ; NWire_rcv:SPD|tb_width[8]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_xmit:M_LRAudio|bcnt[0]          ; NWire_xmit:M_LRAudio|bcnt[0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|data_cnt[0]           ; NWire_rcv:P_MIC|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ|TB_state~2             ; NWire_rcv:M_IQ|TB_state~2             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ|TB_state~4             ; NWire_rcv:M_IQ|TB_state~4             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|TB_state~2            ; NWire_rcv:P_MIC|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:P_MIC|TB_state~4            ; NWire_rcv:P_MIC|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:SPD|tb_width[0]             ; NWire_rcv:SPD|tb_width[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ1|data_cnt[0]           ; NWire_rcv:M_IQ1|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ2|data_cnt[0]           ; NWire_rcv:M_IQ2|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ3|data_cnt[0]           ; NWire_rcv:M_IQ3|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ1|TB_state~4            ; NWire_rcv:M_IQ1|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ1|TB_state~2            ; NWire_rcv:M_IQ1|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ3|TB_state~2            ; NWire_rcv:M_IQ3|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ3|TB_state~4            ; NWire_rcv:M_IQ3|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ2|TB_state~4            ; NWire_rcv:M_IQ2|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NWire_rcv:M_IQ2|TB_state~2            ; NWire_rcv:M_IQ2|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; NWire_xmit:P_IQPWM|DIFF_CLK.iq0       ; NWire_xmit:P_IQPWM|DIFF_CLK.iq1       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_rcv:M_IQ|rdata[0]               ; NWire_rcv:M_IQ|idata[0]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[27] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[28] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[28] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[8]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[8]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[13]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[14]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[14]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[15]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[15]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[27]   ; NWire_xmit:P_IQPWM|id[27]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; NWire_xmit:P_IQPWM|id[7]              ; NWire_xmit:P_IQPWM|id[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[10] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; NWire_rcv:M_IQ3|rdata[0]              ; NWire_rcv:M_IQ3|idata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[23]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[23]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[0]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; NWire_rcv:SPD|DIFF_CLK.ia1            ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.043      ;
; 0.739 ; NWire_rcv:SPD|DIFF_CLK.ia0            ; NWire_rcv:SPD|DIFF_CLK.ia1            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; NWire_rcv:M_IQ|d0                     ; NWire_rcv:M_IQ|d1                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; NWire_rcv:M_IQ2|DB_LEN[2][6]          ; NWire_rcv:M_IQ2|DB_LEN[3][6]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.740 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[1]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; NWire_rcv:M_IQ1|tb_cnt[13]            ; NWire_rcv:M_IQ1|tb_cnt[13]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:M_IQ2|DB_LEN[0][9]          ; NWire_rcv:M_IQ2|DB_LEN[1][9]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_rcv:M_IQ1|DB_LEN[2][10]         ; NWire_rcv:M_IQ1|DB_LEN[3][10]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[2]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[2]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[4]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[20] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; NWire_rcv:M_IQ|DB_LEN[0][13]          ; NWire_rcv:M_IQ|DB_LEN[1][13]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:M_IQ|rdata[34]              ; NWire_rcv:M_IQ|rdata[33]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:M_IQ2|DB_LEN[0][2]          ; NWire_rcv:M_IQ2|DB_LEN[1][2]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_rcv:M_IQ2|DB_LEN[2][0]          ; NWire_rcv:M_IQ2|DB_LEN[3][0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|id[15]             ; NWire_xmit:P_IQPWM|id[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[21]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[21]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[28]   ; NWire_xmit:P_IQPWM|id[28]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[29]   ; NWire_xmit:P_IQPWM|id[29]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[3]  ; NWire_xmit:M_LRAudio|id[3]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[5]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[26] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[26] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[31] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[31] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; NWire_rcv:M_IQ|d2                     ; NWire_rcv:M_IQ|DBrise                 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:SPD|rdata[10]               ; NWire_rcv:SPD|rdata[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:M_IQ2|rdata[8]              ; NWire_rcv:M_IQ2|idata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:P_MIC|rdata[8]              ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:M_IQ1|rdata[16]             ; NWire_rcv:M_IQ1|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:M_IQ2|rdata[10]             ; NWire_rcv:M_IQ2|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:M_IQ1|rdata[43]             ; NWire_rcv:M_IQ1|rdata[42]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:M_IQ2|rdata[41]             ; NWire_rcv:M_IQ2|rdata[40]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_rcv:M_IQ3|DB_LEN[2][8]          ; NWire_rcv:M_IQ3|DB_LEN[3][8]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:P_IQPWM|id[4]              ; NWire_xmit:P_IQPWM|id[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[6]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[6]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[8]  ; NWire_xmit:M_LRAudio|id[8]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[18] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[24] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; NWire_rcv:M_IQ3|rdata[6]              ; NWire_rcv:M_IQ3|idata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:M_IQ3|rdata[33]             ; NWire_rcv:M_IQ3|idata[33]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:P_MIC|DB_LEN[0][13]         ; NWire_rcv:P_MIC|DB_LEN[1][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:P_MIC|DB_LEN[2][13]         ; NWire_rcv:P_MIC|DB_LEN[3][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:M_IQ2|rdata[21]             ; NWire_rcv:M_IQ2|idata[21]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:P_MIC|rdata[7]              ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:M_IQ2|rdata[1]              ; NWire_rcv:M_IQ2|idata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:M_IQ2|rdata[32]             ; NWire_rcv:M_IQ2|rdata[31]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_rcv:M_IQ3|d0                    ; NWire_rcv:M_IQ3|d1                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[7]    ; NWire_xmit:P_IQPWM|id[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[20]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[20]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[2]  ; NWire_xmit:M_LRAudio|id[2]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[9]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[15] ; NWire_xmit:M_LRAudio|id[15]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; NWire_rcv:P_MIC|DB_LEN[2][7]          ; NWire_rcv:P_MIC|DB_LEN[3][7]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.051      ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------+
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][3]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][4]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][4]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][5]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][5]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][6]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][6]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][7]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][7]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][8]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][8]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][9]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][9]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][3]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][4]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][4]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][5]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][5]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][6]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][6]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][7]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][7]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][8]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][8]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][9]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][9]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][3]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][4]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][4]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][5]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][5]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][6]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][6]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][7]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][7]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][8]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][8]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][9]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][9]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][0]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][0]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][10] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][10] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][11] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][11] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][12] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][12] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][13] ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][13] ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][1]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][1]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][2]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][2]  ;
; 2.230 ; 3.472        ; 1.242          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][3]  ;
; 2.230 ; 3.472        ; 1.242          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][3]  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'IF_clk'                                                                                                                                       ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_we_reg        ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_we_reg        ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg10 ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 7.349 ; 10.416       ; 3.067          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_we_reg        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'C5'                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; C12_RESET.c0                      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; C12_cgen_rst                      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; C12_rst                           ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[0]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[1]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data_ack            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[0]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[10]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[11]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[12]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[13]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[14]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[15]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[16]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[17]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[18]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[19]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[1]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[20]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[21]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[22]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[23]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[24]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[25]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[26]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[27]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[28]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[29]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[2]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[30]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[31]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[3]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[4]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[5]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[6]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[7]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[8]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[9]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data_ack            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[0]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[10]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[11]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[12]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[13]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[14]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[15]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[16]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[17]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[18]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[19]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[1]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[20]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[21]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[22]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[23]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[24]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[25]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[26]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[27]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[28]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[29]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[2]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[30]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[31]            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[3]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[4]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[5]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[6]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[7]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[8]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[9]             ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_sync:cdc_jack|q1[0]           ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; cdc_sync:cdc_jack|sigb[0]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[10] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[3]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[4]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[5]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|Bfall        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|Brise        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SPI_SCK'                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 9.174  ; 10.416       ; 1.242          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 9.175  ; 10.417       ; 1.242          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK|combout                                              ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|inclk[0]                                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|outclk                                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[0]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[1]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[2]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[3]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[4]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[5]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[6]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[7]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[0]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[1]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[2]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[3]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[4]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[5]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[6]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[7]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|spi_regs|BitCounter[0]|clk                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                          ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~2     ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~3     ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~4     ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[1]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[2]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[3]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[0]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[10]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[11]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[12]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[13]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[14]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[15]        ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[1]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[2]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[3]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[4]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[5]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[6]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[7]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[8]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[9]         ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[0]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[10]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[11]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[12]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[13]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[14]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[15]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[16]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[17]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[18]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[19]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[1]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[20]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[21]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[22]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[23]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[24]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[25]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[26]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[27]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[28]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[29]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[2]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[30]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[31]   ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[3]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[4]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[5]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[6]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[7]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[8]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[9]    ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|obit            ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|outbit          ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[0]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[10]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[11]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[12]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[13]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[14]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[15]      ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[1]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[2]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[3]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[4]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[5]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[6]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[7]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[8]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[9]       ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[0]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[10] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[11] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[12] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[13] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[14] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[15] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[16] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[17] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[18] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[19] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[1]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[20] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[21] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[22] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[23] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[24] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[25] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[26] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[27] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[28] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[29] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[2]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[30] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[31] ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[3]  ;
; 9.174 ; 10.416       ; 1.242          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[4]  ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; A2          ; IF_clk     ; 5.718 ; 5.718 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; 4.578 ; 4.578 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; 4.461 ; 4.461 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; 5.839 ; 5.839 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; 5.572 ; 5.572 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; 8.252 ; 8.252 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; 1.670 ; 1.670 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; 4.544 ; 4.544 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; 4.735 ; 4.735 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; 5.060 ; 5.060 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; 4.595 ; 4.595 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; 8.167 ; 8.167 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; 8.760 ; 8.760 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; 9.415 ; 9.415 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; 6.180 ; 6.180 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; 5.656 ; 5.656 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; 5.641 ; 5.641 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; 5.629 ; 5.629 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; 5.737 ; 5.737 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; 5.664 ; 5.664 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; 5.649 ; 5.649 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; 5.692 ; 5.692 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; 5.675 ; 5.675 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; 5.519 ; 5.519 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; 6.180 ; 6.180 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; 5.945 ; 5.945 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; 5.852 ; 5.852 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; 5.496 ; 5.496 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; 5.734 ; 5.734 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; 5.964 ; 5.964 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; 5.902 ; 5.902 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; 5.517 ; 5.517 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; 5.218 ; 5.218 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; 5.517 ; 5.517 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; 5.090 ; 5.090 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; 4.864 ; 4.864 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; 6.267 ; 6.267 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; 4.138 ; 4.138 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; 4.823 ; 4.823 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; 5.309 ; 5.309 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; 5.598 ; 5.598 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; 5.758 ; 5.758 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; 5.179 ; 5.179 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; 6.267 ; 6.267 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; 6.052 ; 6.052 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; 3.787 ; 3.787 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; 8.335 ; 8.335 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; 6.852 ; 6.852 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; 8.259 ; 8.259 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; 7.404 ; 7.404 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; 6.834 ; 6.834 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; 7.404 ; 7.404 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; 6.822 ; 6.822 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; 7.176 ; 7.176 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; A2          ; IF_clk     ; -5.452 ; -5.452 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; -4.312 ; -4.312 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; -4.195 ; -4.195 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; -5.573 ; -5.573 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; -5.306 ; -5.306 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; -6.019 ; -6.019 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; -1.404 ; -1.404 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; -4.278 ; -4.278 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; -4.469 ; -4.469 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; -4.794 ; -4.794 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; -4.329 ; -4.329 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; -7.286 ; -7.286 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; -5.227 ; -5.227 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; -7.708 ; -7.708 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; -5.230 ; -5.230 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; -5.390 ; -5.390 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; -5.375 ; -5.375 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; -5.363 ; -5.363 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; -5.471 ; -5.471 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; -5.398 ; -5.398 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; -5.383 ; -5.383 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; -5.426 ; -5.426 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; -5.409 ; -5.409 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; -5.253 ; -5.253 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; -5.914 ; -5.914 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; -5.679 ; -5.679 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; -5.586 ; -5.586 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; -5.230 ; -5.230 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; -5.468 ; -5.468 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; -5.698 ; -5.698 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; -5.636 ; -5.636 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; -4.824 ; -4.824 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; -4.952 ; -4.952 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; -5.251 ; -5.251 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; -4.824 ; -4.824 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; -4.598 ; -4.598 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; -3.872 ; -3.872 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; -3.872 ; -3.872 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; -4.557 ; -4.557 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; -5.043 ; -5.043 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; -5.332 ; -5.332 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; -5.492 ; -5.492 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; -4.913 ; -4.913 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; -6.001 ; -6.001 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; -5.786 ; -5.786 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; -3.265 ; -3.265 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; -3.931 ; -3.931 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; -6.586 ; -6.586 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; -7.993 ; -7.993 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; -6.556 ; -6.556 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; -6.568 ; -6.568 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; -7.138 ; -7.138 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; -6.556 ; -6.556 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; -6.910 ; -6.910 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; C6            ; C5                        ; 7.595  ; 7.595  ; Rise       ; C5                                         ;
; C7            ; C5                        ; 10.949 ; 10.949 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 12.997 ; 12.997 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 7.595  ; 7.595  ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 9.628  ; 9.628  ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 9.990  ; 9.990  ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 10.572 ; 10.572 ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 8.699  ; 8.699  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 10.775 ; 10.775 ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 9.404  ; 9.404  ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 16.086 ; 16.086 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 8.458  ; 8.458  ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 7.914  ; 7.914  ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 16.183 ; 16.183 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 8.686  ; 8.686  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 8.576  ; 8.576  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 8.686  ; 8.686  ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 13.926 ; 13.926 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 13.557 ; 13.557 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 11.567 ; 11.567 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 11.417 ; 11.417 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 11.584 ; 11.584 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 11.577 ; 11.577 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 11.080 ; 11.080 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 11.193 ; 11.193 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 10.939 ; 10.939 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 11.576 ; 11.576 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 12.385 ; 12.385 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 13.926 ; 13.926 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 12.378 ; 12.378 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 10.984 ; 10.984 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 11.642 ; 11.642 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 12.037 ; 12.037 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 11.501 ; 11.501 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 8.336  ; 8.336  ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 7.592  ; 7.592  ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 7.579  ; 7.579  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 8.077  ; 8.077  ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 9.980  ; 9.980  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 9.713  ; 9.713  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 9.980  ; 9.980  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 9.658  ; 9.658  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 9.301  ; 9.301  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 9.273  ; 9.273  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 9.507  ; 9.507  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 9.391  ; 9.391  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 8.900  ; 8.900  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 9.266  ; 9.266  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 9.638  ; 9.638  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 9.571  ; 9.571  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 9.572  ; 9.572  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 9.632  ; 9.632  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 9.549  ; 9.549  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 9.591  ; 9.591  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 9.560  ; 9.560  ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 10.722 ; 10.722 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 9.179  ; 9.179  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 10.469 ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 9.820  ; 9.820  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;        ; 10.469 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 8.106  ; 8.106  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 7.375  ; 7.375  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; C6            ; C5                        ; 7.595  ; 7.595  ; Rise       ; C5                                         ;
; C7            ; C5                        ; 10.949 ; 10.949 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 12.997 ; 12.997 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 7.595  ; 7.595  ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 9.628  ; 9.628  ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 9.990  ; 9.990  ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 10.572 ; 10.572 ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 8.699  ; 8.699  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 8.077  ; 8.077  ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 8.678  ; 8.678  ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 10.937 ; 10.937 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 8.458  ; 8.458  ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 7.914  ; 7.914  ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 11.308 ; 11.308 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 8.576  ; 8.576  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 8.576  ; 8.576  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 8.686  ; 8.686  ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 9.159  ; 9.159  ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 11.545 ; 11.545 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 10.636 ; 10.636 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 9.983  ; 9.983  ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 10.654 ; 10.654 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 10.083 ; 10.083 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 9.169  ; 9.169  ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 9.159  ; 9.159  ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 10.247 ; 10.247 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 10.080 ; 10.080 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 10.924 ; 10.924 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 11.749 ; 11.749 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 10.864 ; 10.864 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 9.542  ; 9.542  ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 10.034 ; 10.034 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 9.959  ; 9.959  ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 10.119 ; 10.119 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 8.336  ; 8.336  ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 7.592  ; 7.592  ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 7.579  ; 7.579  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 8.077  ; 8.077  ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 8.900  ; 8.900  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 9.713  ; 9.713  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 9.980  ; 9.980  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 9.658  ; 9.658  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 9.301  ; 9.301  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 9.273  ; 9.273  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 9.507  ; 9.507  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 9.391  ; 9.391  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 8.900  ; 8.900  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 9.266  ; 9.266  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 9.638  ; 9.638  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 9.571  ; 9.571  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 9.572  ; 9.572  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 9.632  ; 9.632  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 9.549  ; 9.549  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 9.591  ; 9.591  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 9.560  ; 9.560  ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 10.722 ; 10.722 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 9.179  ; 9.179  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 10.469 ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 9.820  ; 9.820  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;        ; 10.469 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 6.454  ; 6.454  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 6.019  ; 6.019  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SDOBACK    ; FX2_PE1     ; 11.342 ;    ;    ; 11.342 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SDOBACK    ; FX2_PE1     ; 11.342 ;    ;    ; 11.342 ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 9.028  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 9.028  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 9.038  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 9.054  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 9.054  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 9.054  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 9.051  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 9.051  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 9.051  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 10.478 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 10.498 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 10.488 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 10.468 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 10.448 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 10.468 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 9.705  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 9.705  ;      ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 10.929 ;      ; Rise       ; SPI_SCK         ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 9.028  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 9.028  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 9.038  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 9.054  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 9.054  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 9.054  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 9.051  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 9.051  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 9.051  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 10.478 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 10.498 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 10.488 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 10.468 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 10.448 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 10.468 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 9.705  ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 9.705  ;      ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 10.929 ;      ; Rise       ; SPI_SCK         ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 9.028     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 9.028     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 9.038     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 9.054     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 9.054     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 9.054     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 9.051     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 9.051     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 9.051     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 10.478    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 10.498    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 10.488    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 10.468    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 10.448    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 10.468    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 9.705     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 9.705     ;           ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 10.929    ;           ; Rise       ; SPI_SCK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 9.028     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 9.028     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 9.038     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 9.054     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 9.054     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 9.054     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 9.051     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 9.051     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 9.051     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 10.478    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 10.498    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 10.488    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 10.468    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 10.448    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 10.468    ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 9.705     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 9.705     ;           ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 10.929    ;           ; Rise       ; SPI_SCK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------+
; Fast Model Setup Summary                                            ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 4.259  ; 0.000         ;
; IF_clk                                     ; 6.799  ; 0.000         ;
; C5                                         ; 9.453  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 18.392 ; 0.000         ;
; SPI_SCK                                    ; 19.101 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast Model Hold Summary                                             ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; IF_clk                                     ; -0.396 ; -62.722       ;
; C5                                         ; 0.215  ; 0.000         ;
; SPI_SCK                                    ; 0.215  ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 0.215  ; 0.000         ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.215  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ; 2.472 ; 0.000         ;
; IF_clk                                     ; 8.289 ; 0.000         ;
; C5                                         ; 9.416 ; 0.000         ;
; SPI_SCK                                    ; 9.416 ; 0.000         ;
; clk_lrclk_gen:clrgen|BCLK                  ; 9.416 ; 0.000         ;
+--------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                  ;
+-------+------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 4.259 ; Tx_fifo_ctrl:TXFC|AD_state~5 ; NWire_rcv:M_IQ|DIFF_CLK.ia0           ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.608     ; 1.109      ;
; 4.353 ; Tx_fifo_ctrl:TXFC|AD_state~2 ; NWire_rcv:M_IQ|DIFF_CLK.ia0           ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.608     ; 1.015      ;
; 4.361 ; Tx_fifo_ctrl:TXFC|AD_state~3 ; NWire_rcv:M_IQ|DIFF_CLK.ia0           ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.588     ; 1.027      ;
; 4.435 ; IF_I_PWM[3]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[19]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.591     ; 0.950      ;
; 4.462 ; IF_I_PWM[7]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[23]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.553     ; 0.961      ;
; 4.483 ; IF_Left_Data[6]              ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[22] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.577     ; 0.916      ;
; 4.499 ; IF_Left_Data[15]             ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[31] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.578     ; 0.899      ;
; 4.510 ; IF_I_PWM[6]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[22]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.585     ; 0.881      ;
; 4.512 ; NWire_rcv:P_MIC|DB_LEN[0][0] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.026      ; 2.490      ;
; 4.536 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.398      ;
; 4.536 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.398      ;
; 4.536 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.398      ;
; 4.536 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[13]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.398      ;
; 4.536 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[10]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.398      ;
; 4.536 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.398      ;
; 4.536 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.398      ;
; 4.549 ; NWire_rcv:M_IQ|DB_LEN[2][0]  ; NWire_rcv:M_IQ|tb_width[10]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 2.391      ;
; 4.549 ; IF_Right_Data[12]            ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[12] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.555     ; 0.872      ;
; 4.554 ; NWire_rcv:P_MIC|DB_LEN[1][1] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.026      ; 2.448      ;
; 4.558 ; IF_I_PWM[9]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[25]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.552     ; 0.866      ;
; 4.559 ; NWire_rcv:P_MIC|DB_LEN[0][1] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.026      ; 2.443      ;
; 4.560 ; IF_I_PWM[15]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.571     ; 0.845      ;
; 4.563 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[31]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.023     ; 2.390      ;
; 4.563 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[29]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.023     ; 2.390      ;
; 4.563 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[27]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.023     ; 2.390      ;
; 4.563 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[25]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.023     ; 2.390      ;
; 4.563 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[28]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.023     ; 2.390      ;
; 4.563 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[32]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.023     ; 2.390      ;
; 4.563 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[30]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.023     ; 2.390      ;
; 4.563 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[26]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.023     ; 2.390      ;
; 4.566 ; IF_I_PWM[12]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[28]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.572     ; 0.838      ;
; 4.566 ; IF_Left_Data[13]             ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[29] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.570     ; 0.840      ;
; 4.568 ; NWire_rcv:M_IQ|DB_LEN[3][1]  ; NWire_rcv:M_IQ|tb_width[10]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.366      ;
; 4.572 ; NWire_rcv:M_IQ|DB_LEN[2][1]  ; NWire_rcv:M_IQ|tb_width[10]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 2.368      ;
; 4.572 ; IF_I_PWM[8]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[24]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.552     ; 0.852      ;
; 4.574 ; NWire_rcv:P_MIC|DB_LEN[3][0] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.015      ; 2.417      ;
; 4.578 ; IF_Q_PWM[3]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[3]    ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.603     ; 0.795      ;
; 4.579 ; IF_I_PWM[13]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[29]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.572     ; 0.825      ;
; 4.583 ; NWire_rcv:P_MIC|DB_LEN[0][2] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.026      ; 2.419      ;
; 4.583 ; NWire_rcv:P_MIC|DB_LEN[2][1] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.005      ; 2.398      ;
; 4.589 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[37]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 2.384      ;
; 4.589 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[21]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 2.384      ;
; 4.589 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[38]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 2.384      ;
; 4.589 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 2.384      ;
; 4.589 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[23]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 2.384      ;
; 4.589 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[22]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 2.384      ;
; 4.589 ; NWire_rcv:M_IQ2|tb_width[7]  ; NWire_rcv:M_IQ2|rdata[24]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.003     ; 2.384      ;
; 4.591 ; NWire_rcv:P_MIC|DB_LEN[1][2] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.026      ; 2.411      ;
; 4.596 ; NWire_rcv:M_IQ|DB_LEN[2][0]  ; NWire_rcv:M_IQ|tb_width[9]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 2.344      ;
; 4.598 ; NWire_rcv:M_IQ|DB_LEN[2][0]  ; NWire_rcv:M_IQ|tb_width[11]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 2.342      ;
; 4.607 ; NWire_rcv:P_MIC|tb_width[5]  ; NWire_rcv:P_MIC|pass[1]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.003      ; 2.372      ;
; 4.612 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.320      ;
; 4.612 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.320      ;
; 4.612 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.320      ;
; 4.612 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[13]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.320      ;
; 4.612 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[10]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.320      ;
; 4.612 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.320      ;
; 4.612 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.320      ;
; 4.614 ; NWire_rcv:P_MIC|DB_LEN[1][3] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.026      ; 2.388      ;
; 4.615 ; NWire_rcv:M_IQ|DB_LEN[3][1]  ; NWire_rcv:M_IQ|tb_width[9]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.319      ;
; 4.615 ; IF_Left_Data[10]             ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[26] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.604     ; 0.757      ;
; 4.617 ; NWire_rcv:P_MIC|DB_LEN[1][0] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.025      ; 2.384      ;
; 4.617 ; NWire_rcv:M_IQ|DB_LEN[3][1]  ; NWire_rcv:M_IQ|tb_width[11]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.042     ; 2.317      ;
; 4.619 ; NWire_rcv:M_IQ|DB_LEN[2][1]  ; NWire_rcv:M_IQ|tb_width[9]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 2.321      ;
; 4.621 ; NWire_rcv:M_IQ|DB_LEN[2][1]  ; NWire_rcv:M_IQ|tb_width[11]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.036     ; 2.319      ;
; 4.638 ; NWire_rcv:P_MIC|DB_LEN[0][0] ; NWire_rcv:P_MIC|tb_width[7]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.026      ; 2.364      ;
; 4.639 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[31]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.025     ; 2.312      ;
; 4.639 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[29]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.025     ; 2.312      ;
; 4.639 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[27]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.025     ; 2.312      ;
; 4.639 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[25]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.025     ; 2.312      ;
; 4.639 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[28]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.025     ; 2.312      ;
; 4.639 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[32]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.025     ; 2.312      ;
; 4.639 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[30]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.025     ; 2.312      ;
; 4.639 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[26]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.025     ; 2.312      ;
; 4.640 ; NWire_rcv:P_MIC|DB_LEN[0][0] ; NWire_rcv:P_MIC|tb_width[10]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.009      ; 2.345      ;
; 4.644 ; NWire_rcv:P_MIC|DB_LEN[2][2] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.017      ; 2.349      ;
; 4.645 ; NWire_rcv:M_IQ|DB_LEN[0][2]  ; NWire_rcv:M_IQ|tb_width[10]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.028     ; 2.303      ;
; 4.647 ; IF_Right_Data[7]             ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[7]  ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.574     ; 0.755      ;
; 4.648 ; NWire_rcv:M_IQ1|tb_width[3]  ; NWire_rcv:M_IQ1|pass[3]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.010     ; 2.318      ;
; 4.650 ; IF_Right_Data[5]             ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[5]  ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.574     ; 0.752      ;
; 4.651 ; IF_Left_Data[4]              ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[20] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.556     ; 0.769      ;
; 4.652 ; IF_Left_Data[7]              ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[23] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.556     ; 0.768      ;
; 4.659 ; IF_Right_Data[4]             ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[4]  ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.556     ; 0.761      ;
; 4.660 ; IF_xmit_req                  ; NWire_xmit:P_IQPWM|DIFF_CLK.iq0       ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.578     ; 0.738      ;
; 4.661 ; NWire_rcv:P_MIC|DB_LEN[0][4] ; NWire_rcv:P_MIC|tb_width[11]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; 0.026      ; 2.341      ;
; 4.662 ; IF_I_PWM[0]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[16]   ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.600     ; 0.714      ;
; 4.663 ; IF_Left_Data[12]             ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[28] ; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -1.608     ; 0.705      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[1]  ; NWire_rcv:M_IQ2|rdata[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.267      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[1]  ; NWire_rcv:M_IQ2|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.267      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[1]  ; NWire_rcv:M_IQ2|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.267      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[1]  ; NWire_rcv:M_IQ2|rdata[13]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.267      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[1]  ; NWire_rcv:M_IQ2|rdata[10]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.267      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[1]  ; NWire_rcv:M_IQ2|rdata[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.267      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[1]  ; NWire_rcv:M_IQ2|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.044     ; 2.267      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[37]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.005     ; 2.306      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[21]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.005     ; 2.306      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[38]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.005     ; 2.306      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.005     ; 2.306      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[23]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.005     ; 2.306      ;
; 4.665 ; NWire_rcv:M_IQ2|tb_width[5]  ; NWire_rcv:M_IQ2|rdata[22]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944        ; -0.005     ; 2.306      ;
+-------+------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'IF_clk'                                                                                                                                                ;
+-------+---------------------------+-----------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                           ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; 6.799 ; NWire_rcv:P_MIC|idata[14] ; NWire_rcv:P_MIC|DIFF_CLK.xd0[14]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.786      ;
; 6.910 ; NWire_rcv:M_IQ|idata[17]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[17]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.607      ; 1.674      ;
; 6.915 ; NWire_rcv:M_IQ3|idata[6]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[6]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.602      ; 1.664      ;
; 6.922 ; NWire_rcv:M_IQ1|idata[30] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[30]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.590      ; 1.645      ;
; 6.922 ; NWire_rcv:M_IQ1|idata[14] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[14]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.564      ; 1.619      ;
; 6.933 ; NWire_rcv:M_IQ1|idata[21] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[21]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.557      ; 1.601      ;
; 6.952 ; NWire_rcv:M_IQ2|idata[37] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[37]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.568      ; 1.593      ;
; 6.957 ; NWire_rcv:M_IQ2|idata[5]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[5]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.594      ; 1.614      ;
; 6.960 ; NWire_rcv:M_IQ3|idata[32] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[32]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.561      ; 1.578      ;
; 6.991 ; NWire_rcv:M_IQ|idata[23]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[23]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.614      ; 1.600      ;
; 6.995 ; NWire_rcv:M_IQ2|idata[42] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[42]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.580      ; 1.562      ;
; 6.998 ; NWire_rcv:M_IQ|idata[21]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[21]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.587      ; 1.566      ;
; 6.999 ; NWire_rcv:M_IQ|idata[16]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[16]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.586      ;
; 7.002 ; NWire_rcv:P_MIC|idata[8]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[8]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.591      ; 1.566      ;
; 7.002 ; NWire_rcv:M_IQ1|idata[45] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[45]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.607      ; 1.582      ;
; 7.007 ; NWire_rcv:M_IQ2|idata[14] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[14]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.607      ; 1.577      ;
; 7.011 ; NWire_rcv:M_IQ3|idata[5]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[5]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.607      ; 1.573      ;
; 7.015 ; NWire_rcv:P_MIC|idata[0]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.564      ; 1.526      ;
; 7.016 ; NWire_rcv:M_IQ3|idata[47] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[47]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 1.562      ;
; 7.019 ; NWire_rcv:M_IQ2|idata[7]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[7]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.572      ; 1.530      ;
; 7.024 ; NWire_rcv:M_IQ2|idata[8]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[8]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.587      ; 1.540      ;
; 7.025 ; NWire_rcv:SPD|idata[7]    ; NWire_rcv:SPD|DIFF_CLK.xd0[7]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.560      ;
; 7.027 ; NWire_rcv:M_IQ3|idata[46] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[46]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.572      ; 1.522      ;
; 7.027 ; NWire_rcv:M_IQ1|idata[25] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[25]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.582      ; 1.532      ;
; 7.029 ; NWire_rcv:SPD|idata[8]    ; NWire_rcv:SPD|DIFF_CLK.xd0[8]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.599      ; 1.547      ;
; 7.029 ; NWire_rcv:M_IQ3|idata[27] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[27]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.564      ; 1.512      ;
; 7.033 ; NWire_rcv:M_IQ3|idata[1]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[1]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.587      ; 1.531      ;
; 7.034 ; NWire_rcv:SPD|idata[5]    ; NWire_rcv:SPD|DIFF_CLK.xd0[5]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.611      ; 1.554      ;
; 7.034 ; NWire_rcv:M_IQ3|idata[35] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[35]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.619      ; 1.562      ;
; 7.035 ; NWire_rcv:M_IQ3|idata[10] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.550      ;
; 7.035 ; NWire_rcv:M_IQ2|idata[45] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[45]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.569      ; 1.511      ;
; 7.040 ; NWire_rcv:M_IQ|idata[30]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[30]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.596      ; 1.533      ;
; 7.041 ; NWire_rcv:P_MIC|idata[10] ; NWire_rcv:P_MIC|DIFF_CLK.xd0[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.583      ; 1.519      ;
; 7.042 ; NWire_rcv:M_IQ3|idata[33] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[33]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.592      ; 1.527      ;
; 7.044 ; NWire_rcv:M_IQ3|idata[41] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[41]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.573      ; 1.506      ;
; 7.044 ; NWire_rcv:M_IQ|idata[40]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[40]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.541      ;
; 7.045 ; NWire_rcv:SPD|idata[13]   ; NWire_rcv:SPD|DIFF_CLK.xd0[13]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.540      ;
; 7.045 ; NWire_rcv:P_MIC|idata[2]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.580      ; 1.512      ;
; 7.045 ; NWire_rcv:M_IQ2|idata[0]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[0]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.566      ; 1.498      ;
; 7.045 ; NWire_rcv:M_IQ3|idata[23] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[23]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.635      ; 1.567      ;
; 7.046 ; NWire_rcv:M_IQ|idata[12]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[12]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.616      ; 1.547      ;
; 7.046 ; NWire_rcv:M_IQ|idata[10]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[10]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 1.520      ;
; 7.048 ; NWire_rcv:M_IQ2|idata[33] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[33]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.607      ; 1.536      ;
; 7.048 ; NWire_rcv:M_IQ1|idata[39] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[39]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.537      ;
; 7.050 ; NWire_rcv:M_IQ3|idata[26] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[26]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.572      ; 1.499      ;
; 7.051 ; NWire_rcv:M_IQ|idata[13]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.609      ; 1.535      ;
; 7.051 ; NWire_rcv:M_IQ3|idata[2]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[2]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.566      ; 1.492      ;
; 7.054 ; NWire_rcv:M_IQ|idata[18]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[18]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.606      ; 1.529      ;
; 7.054 ; NWire_rcv:M_IQ|idata[31]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[31]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.607      ; 1.530      ;
; 7.058 ; NWire_rcv:M_IQ2|idata[46] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[46]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.573      ; 1.492      ;
; 7.059 ; NWire_rcv:M_IQ3|idata[4]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[4]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.599      ; 1.517      ;
; 7.060 ; NWire_rcv:M_IQ|idata[15]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[15]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.604      ; 1.521      ;
; 7.060 ; NWire_rcv:M_IQ2|idata[6]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[6]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.602      ; 1.519      ;
; 7.061 ; NWire_rcv:M_IQ1|idata[8]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[8]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.581      ; 1.497      ;
; 7.062 ; NWire_rcv:M_IQ2|idata[3]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[3]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.567      ; 1.482      ;
; 7.062 ; NWire_rcv:M_IQ3|idata[39] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[39]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.607      ; 1.522      ;
; 7.063 ; NWire_rcv:M_IQ2|idata[27] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[27]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.588      ; 1.502      ;
; 7.063 ; NWire_rcv:M_IQ3|idata[37] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[37]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.573      ; 1.487      ;
; 7.064 ; NWire_rcv:M_IQ2|idata[26] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[26]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.594      ; 1.507      ;
; 7.066 ; NWire_rcv:M_IQ2|idata[2]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[2]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.572      ; 1.483      ;
; 7.068 ; NWire_rcv:M_IQ3|idata[11] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[11]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.607      ; 1.516      ;
; 7.069 ; NWire_rcv:M_IQ|idata[14]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[14]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.516      ;
; 7.069 ; NWire_rcv:M_IQ1|idata[46] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[46]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.516      ;
; 7.070 ; NWire_rcv:SPD|irdy        ; NWire_rcv:SPD|DIFF_CLK.xr0        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.515      ;
; 7.070 ; NWire_rcv:SPD|idata[6]    ; NWire_rcv:SPD|DIFF_CLK.xd0[6]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.592      ; 1.499      ;
; 7.070 ; NWire_rcv:M_IQ2|idata[1]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[1]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.588      ; 1.495      ;
; 7.070 ; NWire_rcv:M_IQ|idata[42]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[42]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.515      ;
; 7.070 ; NWire_rcv:M_IQ2|idata[35] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[35]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.598      ; 1.505      ;
; 7.070 ; NWire_rcv:M_IQ1|idata[16] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[16]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.643      ; 1.550      ;
; 7.072 ; NWire_rcv:M_IQ|idata[0]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[0]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.619      ; 1.524      ;
; 7.073 ; NWire_rcv:M_IQ1|idata[35] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[35]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 1.505      ;
; 7.074 ; NWire_rcv:M_IQ|idata[11]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.594      ; 1.497      ;
; 7.074 ; NWire_rcv:M_IQ|idata[27]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[27]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.589      ; 1.492      ;
; 7.074 ; NWire_rcv:M_IQ1|idata[38] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[38]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.610      ; 1.513      ;
; 7.074 ; NWire_rcv:M_IQ2|idata[40] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[40]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.571      ; 1.474      ;
; 7.075 ; NWire_rcv:M_IQ2|idata[12] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[12]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.636      ; 1.538      ;
; 7.076 ; NWire_rcv:M_IQ2|idata[41] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[41]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.620      ; 1.521      ;
; 7.077 ; NWire_rcv:M_IQ1|idata[11] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[11]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.572      ; 1.472      ;
; 7.077 ; NWire_rcv:M_IQ1|idata[26] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[26]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.586      ; 1.486      ;
; 7.078 ; NWire_rcv:M_IQ2|idata[10] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[10]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.614      ; 1.513      ;
; 7.078 ; NWire_rcv:M_IQ3|idata[14] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[14]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.603      ; 1.502      ;
; 7.078 ; NWire_rcv:M_IQ|idata[19]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[19]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.622      ; 1.521      ;
; 7.079 ; NWire_rcv:M_IQ|idata[26]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[26]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.587      ; 1.485      ;
; 7.080 ; NWire_rcv:M_IQ2|idata[44] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[44]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.602      ; 1.499      ;
; 7.081 ; NWire_rcv:M_IQ|idata[46]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[46]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.504      ;
; 7.082 ; NWire_rcv:P_MIC|idata[5]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.572      ; 1.467      ;
; 7.085 ; NWire_rcv:SPD|idata[0]    ; NWire_rcv:SPD|DIFF_CLK.xd0[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.604      ; 1.496      ;
; 7.085 ; NWire_rcv:M_IQ|idata[4]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[4]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.629      ; 1.521      ;
; 7.085 ; NWire_rcv:M_IQ|idata[25]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[25]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.590      ; 1.482      ;
; 7.085 ; NWire_rcv:M_IQ1|idata[7]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[7]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.608      ; 1.500      ;
; 7.086 ; NWire_rcv:M_IQ|idata[35]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[35]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.609      ; 1.500      ;
; 7.088 ; NWire_rcv:P_MIC|idata[6]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[6]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.594      ; 1.483      ;
; 7.089 ; NWire_rcv:P_MIC|idata[11] ; NWire_rcv:P_MIC|DIFF_CLK.xd0[11]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.609      ; 1.497      ;
; 7.089 ; NWire_rcv:M_IQ2|idata[23] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[23]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.601      ; 1.489      ;
; 7.091 ; NWire_rcv:M_IQ3|idata[38] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[38]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.573      ; 1.459      ;
; 7.092 ; NWire_xmit:M_LRAudio|irdy ; NWire_xmit:M_LRAudio|DIFF_CLK.xr0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.558      ; 1.443      ;
; 7.094 ; NWire_rcv:M_IQ3|idata[8]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[8]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.585      ; 1.468      ;
; 7.095 ; NWire_rcv:SPD|idata[12]   ; NWire_rcv:SPD|DIFF_CLK.xd0[12]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.599      ; 1.481      ;
; 7.095 ; NWire_rcv:M_IQ3|idata[45] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[45]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.566      ; 1.448      ;
; 7.095 ; NWire_rcv:M_IQ2|idata[38] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[38]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 6.945        ; 1.568      ; 1.450      ;
+-------+---------------------------+-----------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'C5'                                                                                                                                          ;
+--------+----------------------------------+----------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------+-------------+--------------+------------+------------+
; 9.453  ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK        ; clk_lrclk_gen:clrgen|BCLK ; C5          ; 10.417       ; 2.053      ; 3.190      ;
; 18.461 ; C12_rst                          ; cdc_mcp:lra|b_data[14]           ; C5                        ; C5          ; 20.833       ; 0.001      ; 2.405      ;
; 18.476 ; C12_rst                          ; cdc_mcp:lra|b_data[3]            ; C5                        ; C5          ; 20.833       ; 0.051      ; 2.440      ;
; 18.531 ; C12_rst                          ; cdc_mcp:iqp|b_data[8]            ; C5                        ; C5          ; 20.833       ; 0.001      ; 2.335      ;
; 18.600 ; C12_rst                          ; cdc_mcp:lra|b_data[27]           ; C5                        ; C5          ; 20.833       ; 0.051      ; 2.316      ;
; 18.610 ; C12_rst                          ; cdc_mcp:lra|b_data[24]           ; C5                        ; C5          ; 20.833       ; 0.051      ; 2.306      ;
; 18.613 ; C12_rst                          ; cdc_mcp:iqp|b_data[11]           ; C5                        ; C5          ; 20.833       ; 0.021      ; 2.273      ;
; 18.615 ; C12_rst                          ; cdc_mcp:iqp|b_data[15]           ; C5                        ; C5          ; 20.833       ; 0.021      ; 2.271      ;
; 18.615 ; C12_rst                          ; cdc_mcp:iqp|b_data[10]           ; C5                        ; C5          ; 20.833       ; 0.007      ; 2.257      ;
; 18.617 ; clk_lrclk_gen:clrgen|Bfall       ; clk_lrclk_gen:clrgen|BCLK        ; C5                        ; C5          ; 20.833       ; -0.021     ; 2.227      ;
; 18.638 ; C12_rst                          ; cdc_mcp:lra|b_data[1]            ; C5                        ; C5          ; 20.833       ; 0.042      ; 2.269      ;
; 18.645 ; C12_rst                          ; cdc_mcp:lra|b_data[0]            ; C5                        ; C5          ; 20.833       ; 0.042      ; 2.262      ;
; 18.655 ; C12_rst                          ; cdc_mcp:lra|b_data[30]           ; C5                        ; C5          ; 20.833       ; 0.007      ; 2.217      ;
; 18.672 ; C12_rst                          ; cdc_mcp:lra|b_data[2]            ; C5                        ; C5          ; 20.833       ; 0.051      ; 2.244      ;
; 18.684 ; C12_rst                          ; cdc_mcp:lra|b_data[18]           ; C5                        ; C5          ; 20.833       ; 0.051      ; 2.232      ;
; 18.684 ; C12_rst                          ; cdc_mcp:iqp|b_data[7]            ; C5                        ; C5          ; 20.833       ; 0.051      ; 2.232      ;
; 18.704 ; C12_rst                          ; cdc_mcp:iqp|b_data[6]            ; C5                        ; C5          ; 20.833       ; 0.007      ; 2.168      ;
; 18.719 ; C12_rst                          ; cdc_mcp:iqp|b_data[3]            ; C5                        ; C5          ; 20.833       ; 0.004      ; 2.150      ;
; 18.756 ; C12_rst                          ; cdc_mcp:lra|b_data[25]           ; C5                        ; C5          ; 20.833       ; 0.020      ; 2.129      ;
; 18.764 ; C12_rst                          ; cdc_mcp:iqp|b_data[14]           ; C5                        ; C5          ; 20.833       ; 0.007      ; 2.108      ;
; 18.783 ; C12_rst                          ; cdc_mcp:iqp|b_data[0]            ; C5                        ; C5          ; 20.833       ; 0.021      ; 2.103      ;
; 18.786 ; C12_rst                          ; cdc_mcp:lra|b_data[21]           ; C5                        ; C5          ; 20.833       ; 0.007      ; 2.086      ;
; 18.787 ; C12_rst                          ; cdc_mcp:lra|b_data[11]           ; C5                        ; C5          ; 20.833       ; 0.021      ; 2.099      ;
; 18.816 ; clk_lrclk_gen:clrgen|Brise       ; clk_lrclk_gen:clrgen|BCLK        ; C5                        ; C5          ; 20.833       ; -0.021     ; 2.028      ;
; 18.822 ; C12_rst                          ; cdc_mcp:lra|b_data[16]           ; C5                        ; C5          ; 20.833       ; 0.046      ; 2.089      ;
; 18.833 ; C12_rst                          ; cdc_mcp:lra|b_data[10]           ; C5                        ; C5          ; 20.833       ; 0.001      ; 2.033      ;
; 18.839 ; C12_rst                          ; cdc_mcp:iqp|b_data[22]           ; C5                        ; C5          ; 20.833       ; 0.051      ; 2.077      ;
; 18.841 ; C12_rst                          ; cdc_mcp:lra|b_data[26]           ; C5                        ; C5          ; 20.833       ; 0.051      ; 2.075      ;
; 18.843 ; C12_rst                          ; cdc_mcp:lra|b_data[17]           ; C5                        ; C5          ; 20.833       ; 0.046      ; 2.068      ;
; 18.845 ; C12_rst                          ; cdc_mcp:iqp|b_data[2]            ; C5                        ; C5          ; 20.833       ; 0.042      ; 2.062      ;
; 18.846 ; C12_rst                          ; cdc_mcp:lra|b_data[9]            ; C5                        ; C5          ; 20.833       ; 0.051      ; 2.070      ;
; 18.865 ; C12_rst                          ; cdc_mcp:iqp|b_data[18]           ; C5                        ; C5          ; 20.833       ; 0.046      ; 2.046      ;
; 18.902 ; C12_rst                          ; cdc_mcp:lra|b_data[22]           ; C5                        ; C5          ; 20.833       ; 0.021      ; 1.984      ;
; 18.911 ; C12_rst                          ; cdc_mcp:lra|b_data[19]           ; C5                        ; C5          ; 20.833       ; 0.021      ; 1.975      ;
; 18.916 ; C12_rst                          ; cdc_mcp:iqp|b_data[31]           ; C5                        ; C5          ; 20.833       ; 0.021      ; 1.970      ;
; 18.943 ; C12_rst                          ; cdc_mcp:iqp|b_data[1]            ; C5                        ; C5          ; 20.833       ; 0.051      ; 1.973      ;
; 18.947 ; C12_rst                          ; cdc_mcp:iqp|b_data[26]           ; C5                        ; C5          ; 20.833       ; 0.042      ; 1.960      ;
; 18.964 ; C12_rst                          ; cdc_mcp:lra|b_data[8]            ; C5                        ; C5          ; 20.833       ; 0.021      ; 1.922      ;
; 18.990 ; C12_rst                          ; cdc_mcp:lra|b_data[6]            ; C5                        ; C5          ; 20.833       ; 0.021      ; 1.896      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[5]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[3]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[4]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.007 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.858      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[5]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[3]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[4]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.021 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.844      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[1]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[0]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[5]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[3]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[4]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.034 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.831      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[1]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[0]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[15] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[14] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[6]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[9]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[8]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[7]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[5]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[2]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[3]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[4]  ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
; 19.038 ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; clk_lrclk_gen:lrgen|BCLK_cnt[13] ; C5                        ; C5          ; 20.833       ; 0.000      ; 1.827      ;
+--------+----------------------------------+----------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                              ;
+--------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+
; 18.392 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[27] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.847     ; 1.626      ;
; 18.392 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[26] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.847     ; 1.626      ;
; 18.392 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[9]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.847     ; 1.626      ;
; 18.392 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[22]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.847     ; 1.626      ;
; 18.392 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.847     ; 1.626      ;
; 18.440 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[14]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.895     ; 1.530      ;
; 18.440 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[13]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.895     ; 1.530      ;
; 18.440 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[12]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.895     ; 1.530      ;
; 18.440 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[11]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.895     ; 1.530      ;
; 18.440 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[10]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.895     ; 1.530      ;
; 18.440 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[9]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.895     ; 1.530      ;
; 18.440 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[8]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.895     ; 1.530      ;
; 18.440 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[7]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.895     ; 1.530      ;
; 18.440 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[6]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.895     ; 1.530      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[14]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[13]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[12]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[11]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[10]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[9]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[8]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[7]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[6]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[5]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[4]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.608 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[15]        ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.881     ; 1.376      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[15]      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[3]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[2]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[1]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|data[0]       ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[5]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[4]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[3]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[2]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[1]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.681 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|data[0]         ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.302      ;
; 18.725 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.903     ; 1.237      ;
; 18.727 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.903     ; 1.235      ;
; 18.795 ; clk_lrclk_gen:clrgen|LRCLK ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.912     ; 1.158      ;
; 18.895 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[0]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.903     ; 1.067      ;
; 18.901 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.903     ; 1.061      ;
; 18.902 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|bit_count[1]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.903     ; 1.060      ;
; 18.919 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[29] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.856     ; 1.090      ;
; 18.919 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[28] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.856     ; 1.090      ;
; 18.919 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[1]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.856     ; 1.090      ;
; 18.919 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[0]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.856     ; 1.090      ;
; 18.919 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[26]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.856     ; 1.090      ;
; 18.919 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[5]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.856     ; 1.090      ;
; 18.919 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[2]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.856     ; 1.090      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[13] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[12] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[11] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[25] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[24] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[8]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[7]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[6]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[5]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[4]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[31]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[15]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.926 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[11]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.878     ; 1.061      ;
; 18.937 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[14] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.897     ; 1.031      ;
; 18.937 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[10] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.897     ; 1.031      ;
; 18.937 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[20] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.897     ; 1.031      ;
; 18.937 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[29]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.897     ; 1.031      ;
; 18.937 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[27]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.897     ; 1.031      ;
; 18.937 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[8]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.897     ; 1.031      ;
; 18.937 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[23]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.897     ; 1.031      ;
; 18.943 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[22] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.877     ; 1.045      ;
; 18.943 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[19] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.877     ; 1.045      ;
; 18.943 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[2]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.877     ; 1.045      ;
; 18.943 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[7]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.877     ; 1.045      ;
; 18.943 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[0]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.877     ; 1.045      ;
; 18.968 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_LRAudio|obit          ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.015      ;
; 18.968 ; clk_lrclk_gen:lrgen|Brise  ; I2S_xmit:J_IQPWM|obit            ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.882     ; 1.015      ;
; 19.004 ; clk_lrclk_gen:clrgen|LRCLK ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.912     ; 0.949      ;
; 19.005 ; clk_lrclk_gen:clrgen|LRCLK ; I2S_xmit:J_IQPWM|TLV_state~3     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.912     ; 0.948      ;
; 19.011 ; C12_rst                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.901     ; 0.953      ;
; 19.011 ; C12_rst                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.901     ; 0.953      ;
; 19.011 ; C12_rst                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.901     ; 0.953      ;
; 19.015 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[3]  ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.852     ; 0.998      ;
; 19.015 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[18] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.852     ; 0.998      ;
; 19.015 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[17] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.852     ; 0.998      ;
; 19.015 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[16] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.852     ; 0.998      ;
; 19.015 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[21]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.852     ; 0.998      ;
; 19.015 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[20]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.852     ; 0.998      ;
; 19.015 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[4]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.852     ; 0.998      ;
; 19.015 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[19]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.852     ; 0.998      ;
; 19.015 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[18]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.852     ; 0.998      ;
; 19.051 ; cdc_mcp:iqp|b_data[9]      ; I2S_xmit:J_IQPWM|last_data[9]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.936     ; 0.878      ;
; 19.054 ; C12_rst                    ; I2S_xmit:J_LRAudio|xmit_rdy      ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.884     ; 0.927      ;
; 19.152 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[31] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.894     ; 0.819      ;
; 19.152 ; C12_rst                    ; I2S_xmit:J_LRAudio|last_data[15] ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.894     ; 0.819      ;
; 19.152 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[30]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.894     ; 0.819      ;
; 19.152 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[13]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.894     ; 0.819      ;
; 19.152 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[28]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.894     ; 0.819      ;
; 19.152 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[25]   ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.894     ; 0.819      ;
; 19.152 ; C12_rst                    ; I2S_xmit:J_IQPWM|last_data[9]    ; C5           ; clk_lrclk_gen:clrgen|BCLK ; 20.833       ; -0.894     ; 0.819      ;
+--------+----------------------------+----------------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SPI_SCK'                                                                                                                                                                                ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 19.101 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 1.766      ;
; 19.101 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 1.766      ;
; 19.101 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 1.766      ;
; 19.101 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 1.766      ;
; 19.101 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 1.766      ;
; 19.101 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 1.766      ;
; 19.101 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.002      ; 1.766      ;
; 19.203 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.005     ; 1.657      ;
; 19.236 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.634      ;
; 19.240 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 1.624      ;
; 19.240 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 1.624      ;
; 19.240 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 1.624      ;
; 19.240 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 1.624      ;
; 19.240 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 1.624      ;
; 19.240 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 1.624      ;
; 19.240 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 1.624      ;
; 19.240 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.001     ; 1.624      ;
; 19.267 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.005     ; 1.593      ;
; 19.270 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 1.595      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.583      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.583      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.583      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.583      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.583      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.583      ;
; 19.292 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.005     ; 1.568      ;
; 19.292 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 1.573      ;
; 19.297 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.573      ;
; 19.297 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.573      ;
; 19.297 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.573      ;
; 19.297 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.573      ;
; 19.297 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.573      ;
; 19.297 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.573      ;
; 19.297 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.573      ;
; 19.300 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.005     ; 1.560      ;
; 19.304 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.571      ;
; 19.304 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.571      ;
; 19.304 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.571      ;
; 19.304 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.571      ;
; 19.304 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.571      ;
; 19.304 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.571      ;
; 19.330 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.533      ;
; 19.330 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.533      ;
; 19.330 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.533      ;
; 19.330 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.533      ;
; 19.330 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.533      ;
; 19.330 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.533      ;
; 19.330 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.533      ;
; 19.344 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.526      ;
; 19.344 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.526      ;
; 19.344 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.526      ;
; 19.344 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.526      ;
; 19.344 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.526      ;
; 19.344 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.526      ;
; 19.344 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.526      ;
; 19.356 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.514      ;
; 19.356 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.514      ;
; 19.356 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.514      ;
; 19.356 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.514      ;
; 19.356 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.514      ;
; 19.356 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.514      ;
; 19.356 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.514      ;
; 19.363 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.507      ;
; 19.363 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.507      ;
; 19.363 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.507      ;
; 19.363 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.507      ;
; 19.363 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.507      ;
; 19.363 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.507      ;
; 19.363 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.507      ;
; 19.374 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.005     ; 1.486      ;
; 19.374 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 1.491      ;
; 19.376 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.499      ;
; 19.376 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.499      ;
; 19.376 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.499      ;
; 19.376 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.499      ;
; 19.376 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.499      ;
; 19.376 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.499      ;
; 19.395 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 1.470      ;
; 19.396 ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.000      ; 1.469      ;
; 19.397 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.466      ;
; 19.397 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.466      ;
; 19.397 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.466      ;
; 19.397 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.466      ;
; 19.397 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.466      ;
; 19.397 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.466      ;
; 19.397 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.002     ; 1.466      ;
; 19.422 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.453      ;
; 19.424 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.005     ; 1.436      ;
; 19.425 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; -0.003     ; 1.437      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.447      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.447      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.447      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.447      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.447      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.010      ; 1.447      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.442      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.442      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.442      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.442      ;
; 19.428 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 20.833       ; 0.005      ; 1.442      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'IF_clk'                                                                                                                                                 ;
+--------+---------------------------+----------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                          ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -0.396 ; NWire_rcv:SPD|idata[2]    ; NWire_rcv:SPD|DIFF_CLK.xd0[2]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.605      ; 1.362      ;
; -0.385 ; NWire_rcv:M_IQ1|idata[3]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.642      ; 1.410      ;
; -0.382 ; NWire_rcv:SPD|idata[11]   ; NWire_rcv:SPD|DIFF_CLK.xd0[11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.604      ; 1.375      ;
; -0.382 ; NWire_rcv:M_IQ2|idata[30] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[30] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.595      ; 1.366      ;
; -0.376 ; NWire_rcv:M_IQ3|idata[19] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[19] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.635      ; 1.412      ;
; -0.373 ; NWire_rcv:M_IQ3|idata[9]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.658      ; 1.438      ;
; -0.373 ; NWire_rcv:M_IQ3|idata[16] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[16] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.622      ; 1.402      ;
; -0.369 ; NWire_rcv:M_IQ1|idata[47] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[47] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.609      ; 1.393      ;
; -0.360 ; NWire_rcv:SPD|idata[9]    ; NWire_rcv:SPD|DIFF_CLK.xd0[9]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.605      ; 1.398      ;
; -0.358 ; NWire_rcv:M_IQ|idata[32]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[32]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.632      ; 1.427      ;
; -0.357 ; NWire_rcv:M_IQ3|idata[3]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.583      ; 1.379      ;
; -0.351 ; NWire_rcv:SPD|idata[3]    ; NWire_rcv:SPD|DIFF_CLK.xd0[3]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.605      ; 1.407      ;
; -0.350 ; NWire_rcv:M_IQ3|idata[20] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.597      ; 1.400      ;
; -0.349 ; NWire_rcv:M_IQ3|idata[24] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.616      ; 1.420      ;
; -0.348 ; NWire_rcv:M_IQ3|idata[12] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.630      ; 1.435      ;
; -0.348 ; NWire_rcv:M_IQ3|idata[0]  ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.599      ; 1.404      ;
; -0.346 ; NWire_rcv:P_MIC|idata[13] ; NWire_rcv:P_MIC|DIFF_CLK.xd0[13] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.594      ; 1.401      ;
; -0.345 ; NWire_rcv:M_IQ3|idata[17] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[17] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.621      ; 1.429      ;
; -0.343 ; NWire_rcv:M_IQ1|idata[12] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.594      ; 1.404      ;
; -0.342 ; NWire_rcv:M_IQ3|idata[18] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.619      ; 1.430      ;
; -0.341 ; NWire_rcv:M_IQ1|idata[36] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[36] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.419      ;
; -0.339 ; NWire_rcv:M_IQ1|idata[33] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[33] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.602      ; 1.416      ;
; -0.339 ; NWire_rcv:M_IQ3|idata[34] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[34] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.602      ; 1.416      ;
; -0.337 ; NWire_rcv:M_IQ1|idata[5]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.609      ; 1.425      ;
; -0.336 ; NWire_rcv:P_MIC|idata[1]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.593      ; 1.410      ;
; -0.336 ; NWire_rcv:P_MIC|idata[3]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[3]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.593      ; 1.410      ;
; -0.336 ; NWire_rcv:M_IQ3|idata[36] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[36] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.571      ; 1.388      ;
; -0.336 ; NWire_rcv:M_IQ3|idata[43] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[43] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.592      ; 1.409      ;
; -0.336 ; NWire_rcv:M_IQ3|idata[25] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[25] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.568      ; 1.385      ;
; -0.334 ; NWire_rcv:M_IQ|idata[44]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[44]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.427      ;
; -0.333 ; NWire_rcv:M_IQ1|idata[6]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.644      ; 1.464      ;
; -0.333 ; NWire_rcv:M_IQ1|idata[0]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.628      ; 1.448      ;
; -0.332 ; NWire_rcv:P_MIC|idata[4]  ; NWire_rcv:P_MIC|DIFF_CLK.xd0[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.621      ; 1.442      ;
; -0.331 ; NWire_rcv:M_IQ3|idata[15] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.628      ; 1.450      ;
; -0.331 ; NWire_rcv:M_IQ|idata[3]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[3]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.629      ; 1.451      ;
; -0.330 ; NWire_rcv:M_IQ1|idata[44] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[44] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.609      ; 1.432      ;
; -0.330 ; NWire_rcv:M_IQ|idata[45]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[45]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.581      ; 1.404      ;
; -0.330 ; NWire_rcv:M_IQ|idata[43]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[43]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.431      ;
; -0.330 ; NWire_rcv:M_IQ1|idata[10] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.621      ; 1.444      ;
; -0.330 ; NWire_rcv:M_IQ|idata[29]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[29]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.430      ;
; -0.329 ; NWire_rcv:M_IQ1|idata[13] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[13] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.572      ; 1.396      ;
; -0.328 ; NWire_rcv:SPD|idata[10]   ; NWire_rcv:SPD|DIFF_CLK.xd0[10]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.592      ; 1.417      ;
; -0.327 ; NWire_rcv:M_IQ1|idata[22] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.583      ; 1.409      ;
; -0.327 ; NWire_rcv:M_IQ1|idata[27] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.609      ; 1.435      ;
; -0.326 ; NWire_rcv:M_IQ1|idata[19] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[19] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.434      ;
; -0.325 ; NWire_rcv:M_IQ1|idata[4]  ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.612      ; 1.440      ;
; -0.324 ; NWire_rcv:M_IQ1|idata[40] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[40] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.610      ; 1.439      ;
; -0.324 ; NWire_rcv:M_IQ|idata[22]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[22]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.436      ;
; -0.322 ; NWire_rcv:M_IQ|irdy       ; NWire_rcv:M_IQ|DIFF_CLK.xr0      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.439      ;
; -0.322 ; NWire_rcv:M_IQ|idata[28]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[28]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.616      ; 1.447      ;
; -0.321 ; NWire_rcv:M_IQ2|idata[20] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.586      ; 1.418      ;
; -0.321 ; NWire_rcv:M_IQ1|idata[32] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[32] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.439      ;
; -0.320 ; NWire_rcv:M_IQ|idata[6]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[6]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.638      ; 1.471      ;
; -0.319 ; NWire_rcv:P_MIC|irdy      ; NWire_rcv:P_MIC|DIFF_CLK.xr0     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.614      ; 1.448      ;
; -0.318 ; NWire_rcv:M_IQ1|idata[37] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[37] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.609      ; 1.444      ;
; -0.318 ; NWire_rcv:M_IQ1|idata[29] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[29] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.606      ; 1.441      ;
; -0.317 ; NWire_rcv:M_IQ|idata[8]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[8]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.444      ;
; -0.317 ; NWire_rcv:M_IQ|idata[20]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[20]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.613      ; 1.449      ;
; -0.317 ; NWire_rcv:M_IQ|idata[24]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[24]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.598      ; 1.434      ;
; -0.316 ; NWire_rcv:M_IQ1|idata[28] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[28] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.639      ; 1.476      ;
; -0.316 ; NWire_rcv:M_IQ2|idata[9]  ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.613      ; 1.450      ;
; -0.315 ; NWire_rcv:SPD|idata[14]   ; NWire_rcv:SPD|DIFF_CLK.xd0[14]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.605      ; 1.443      ;
; -0.315 ; NWire_rcv:M_IQ|idata[5]   ; NWire_rcv:M_IQ|DIFF_CLK.xd0[5]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.630      ; 1.468      ;
; -0.315 ; NWire_rcv:M_IQ3|idata[21] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[21] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.602      ; 1.440      ;
; -0.315 ; NWire_rcv:M_IQ2|idata[28] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[28] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.617      ; 1.455      ;
; -0.314 ; NWire_rcv:M_IQ3|idata[22] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.628      ; 1.467      ;
; -0.314 ; NWire_rcv:M_IQ2|idata[18] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.573      ; 1.412      ;
; -0.313 ; NWire_rcv:M_IQ2|idata[34] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[34] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.601      ; 1.441      ;
; -0.311 ; NWire_rcv:M_IQ|idata[38]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[38]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.450      ;
; -0.309 ; NWire_rcv:M_IQ2|idata[25] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[25] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.570      ; 1.414      ;
; -0.309 ; NWire_rcv:M_IQ2|idata[39] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[39] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.601      ; 1.445      ;
; -0.308 ; NWire_rcv:SPD|idata[1]    ; NWire_rcv:SPD|DIFF_CLK.xd0[1]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.605      ; 1.450      ;
; -0.308 ; NWire_rcv:SPD|idata[15]   ; NWire_rcv:SPD|DIFF_CLK.xd0[15]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.612      ; 1.457      ;
; -0.308 ; NWire_rcv:P_MIC|idata[12] ; NWire_rcv:P_MIC|DIFF_CLK.xd0[12] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.598      ; 1.443      ;
; -0.308 ; NWire_rcv:M_IQ2|idata[31] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[31] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.617      ; 1.462      ;
; -0.308 ; NWire_rcv:M_IQ|idata[39]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[39]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.614      ; 1.459      ;
; -0.308 ; NWire_rcv:M_IQ|idata[47]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[47]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.453      ;
; -0.307 ; NWire_rcv:SPD|idata[4]    ; NWire_rcv:SPD|DIFF_CLK.xd0[4]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.555      ; 1.401      ;
; -0.307 ; NWire_rcv:M_IQ3|idata[29] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[29] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.599      ; 1.445      ;
; -0.307 ; NWire_rcv:M_IQ1|idata[23] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.453      ;
; -0.306 ; NWire_rcv:P_MIC|idata[15] ; NWire_rcv:P_MIC|DIFF_CLK.xd0[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.586      ; 1.433      ;
; -0.306 ; NWire_rcv:M_IQ2|idata[24] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.573      ; 1.420      ;
; -0.304 ; NWire_rcv:M_IQ3|idata[44] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[44] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.595      ; 1.444      ;
; -0.303 ; NWire_rcv:M_IQ3|idata[13] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[13] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.457      ;
; -0.303 ; NWire_rcv:M_IQ1|idata[18] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[18] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.458      ;
; -0.303 ; NWire_rcv:M_IQ1|idata[31] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[31] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.640      ; 1.490      ;
; -0.302 ; NWire_rcv:M_IQ1|idata[15] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.610      ; 1.461      ;
; -0.302 ; NWire_rcv:M_IQ1|idata[24] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.571      ; 1.422      ;
; -0.302 ; NWire_rcv:M_IQ|idata[37]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[37]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.606      ; 1.457      ;
; -0.302 ; NWire_rcv:M_IQ2|idata[43] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[43] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.600      ; 1.451      ;
; -0.301 ; NWire_rcv:M_IQ2|idata[29] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[29] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.614      ; 1.466      ;
; -0.301 ; NWire_rcv:M_IQ1|idata[41] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[41] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.587      ; 1.439      ;
; -0.301 ; NWire_rcv:M_IQ2|idata[22] ; NWire_rcv:M_IQ2|DIFF_CLK.xd0[22] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.594      ; 1.446      ;
; -0.300 ; NWire_rcv:M_IQ1|idata[34] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[34] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.460      ;
; -0.299 ; NWire_rcv:M_IQ|idata[33]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[33]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.461      ;
; -0.297 ; NWire_rcv:M_IQ1|idata[20] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.571      ; 1.427      ;
; -0.297 ; NWire_rcv:M_IQ|idata[36]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[36]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.607      ; 1.463      ;
; -0.297 ; NWire_rcv:M_IQ1|idata[42] ; NWire_rcv:M_IQ1|DIFF_CLK.xd0[42] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.608      ; 1.464      ;
; -0.294 ; NWire_rcv:M_IQ3|idata[31] ; NWire_rcv:M_IQ3|DIFF_CLK.xd0[31] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.594      ; 1.453      ;
; -0.293 ; NWire_rcv:M_IQ|idata[34]  ; NWire_rcv:M_IQ|DIFF_CLK.xd0[34]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk      ; 0.001        ; 1.622      ; 1.482      ;
+--------+---------------------------+----------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'C5'                                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; clk_lrclk_gen:clrgen|LRCLK        ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_lrclk_gen:lrgen|LRCLK         ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; cdc_sync:cdc_jack|q1[0]           ; cdc_sync:cdc_jack|sigb[0]         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.390      ;
; 0.242 ; C12_RESET.c0                      ; C12_rst                           ; C5           ; C5          ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.395      ;
; 0.257 ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; cdc_mcp:dfs|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; C12_rst                           ; cdc_mcp:iqp|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 0.410      ;
; 0.263 ; C12_rst                           ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.415      ;
; 0.295 ; cdc_mcp:dfs|b_data_ack            ; C12_cgen_rst                      ; C5           ; C5          ; 0.000        ; 0.000      ; 0.447      ;
; 0.311 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK        ; C5           ; C5          ; 0.000        ; 0.013      ; 0.476      ;
; 0.355 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; 0.001      ; 0.528      ;
; 0.381 ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; cdc_mcp:iqp|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.000      ; 0.533      ;
; 0.387 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|Brise        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.539      ;
; 0.392 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.545      ;
; 0.394 ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; clk_lrclk_gen:clrgen|Bfall        ; C5           ; C5          ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; clk_lrclk_gen:lrgen|Bfall         ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.548      ;
; 0.401 ; IF_Right_Data[4]                  ; cdc_mcp:lra|b_data[4]             ; IF_clk       ; C5          ; 0.000        ; 0.614      ; 1.167      ;
; 0.429 ; IF_Left_Data[7]                   ; cdc_mcp:lra|b_data[23]            ; IF_clk       ; C5          ; 0.000        ; 0.601      ; 1.182      ;
; 0.431 ; cdc_mcp:dfs|b_data[1]             ; clk_lrclk_gen:lrgen|Brise         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.583      ;
; 0.436 ; IF_Left_Data[13]                  ; cdc_mcp:lra|b_data[29]            ; IF_clk       ; C5          ; 0.000        ; 0.636      ; 1.224      ;
; 0.436 ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.588      ;
; 0.438 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|Brise        ; C5           ; C5          ; 0.000        ; -0.003     ; 0.587      ;
; 0.438 ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ; clk_lrclk_gen:clrgen|Bfall        ; C5           ; C5          ; 0.000        ; -0.003     ; 0.587      ;
; 0.440 ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.002      ; 0.594      ;
; 0.441 ; C12_cgen_rst                      ; clk_lrclk_gen:lrgen|Brise         ; C5           ; C5          ; 0.000        ; 0.000      ; 0.593      ;
; 0.441 ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.593      ;
; 0.446 ; cdc_mcp:dfs|a_rdy                 ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ; IF_clk       ; C5          ; 0.000        ; 0.590      ; 1.188      ;
; 0.451 ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.002      ; 0.605      ;
; 0.452 ; IF_Right_Data[13]                 ; cdc_mcp:lra|b_data[13]            ; IF_clk       ; C5          ; 0.000        ; 0.595      ; 1.199      ;
; 0.457 ; IF_Left_Data[1]                   ; cdc_mcp:lra|b_data[17]            ; IF_clk       ; C5          ; 0.000        ; 0.589      ; 1.198      ;
; 0.457 ; IF_I_PWM[10]                      ; cdc_mcp:iqp|b_data[26]            ; IF_clk       ; C5          ; 0.000        ; 0.611      ; 1.220      ;
; 0.460 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|Bfall         ; C5           ; C5          ; 0.000        ; 0.001      ; 0.613      ;
; 0.463 ; IF_Right_Data[5]                  ; cdc_mcp:lra|b_data[5]             ; IF_clk       ; C5          ; 0.000        ; 0.615      ; 1.230      ;
; 0.466 ; IF_Left_Data[2]                   ; cdc_mcp:lra|b_data[18]            ; IF_clk       ; C5          ; 0.000        ; 0.593      ; 1.211      ;
; 0.469 ; cdc_mcp:iqp|a_rdy                 ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ; IF_clk       ; C5          ; 0.000        ; 0.568      ; 1.189      ;
; 0.473 ; IF_Q_PWM[2]                       ; cdc_mcp:iqp|b_data[2]             ; IF_clk       ; C5          ; 0.000        ; 0.584      ; 1.209      ;
; 0.475 ; IF_I_PWM[2]                       ; cdc_mcp:iqp|b_data[18]            ; IF_clk       ; C5          ; 0.000        ; 0.582      ; 1.209      ;
; 0.476 ; IF_I_PWM[5]                       ; cdc_mcp:iqp|b_data[21]            ; IF_clk       ; C5          ; 0.000        ; 0.598      ; 1.226      ;
; 0.484 ; cdc_sync:cdc_jrdy|sigb[0]         ; cdc_sync:cdc_jack|q1[0]           ; IF_clk       ; C5          ; 0.000        ; 0.597      ; 1.233      ;
; 0.485 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK         ; C5           ; C5          ; 0.000        ; 0.002      ; 0.639      ;
; 0.486 ; IF_Right_Data[15]                 ; cdc_mcp:lra|b_data[15]            ; IF_clk       ; C5          ; 0.000        ; 0.568      ; 1.206      ;
; 0.487 ; C12_rst                           ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5           ; C5          ; 0.000        ; 0.002      ; 0.641      ;
; 0.490 ; IF_I_PWM[4]                       ; cdc_mcp:iqp|b_data[20]            ; IF_clk       ; C5          ; 0.000        ; 0.598      ; 1.240      ;
; 0.492 ; IF_I_PWM[11]                      ; cdc_mcp:iqp|b_data[27]            ; IF_clk       ; C5          ; 0.000        ; 0.596      ; 1.240      ;
; 0.493 ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; C12_rst                           ; cdc_mcp:dfs|b_data_ack            ; C5           ; C5          ; 0.000        ; 0.002      ; 0.648      ;
; 0.494 ; C12_rst                           ; C12_cgen_rst                      ; C5           ; C5          ; 0.000        ; 0.002      ; 0.648      ;
; 0.496 ; IF_Q_PWM[5]                       ; cdc_mcp:iqp|b_data[5]             ; IF_clk       ; C5          ; 0.000        ; 0.598      ; 1.246      ;
; 0.497 ; IF_Q_PWM[9]                       ; cdc_mcp:iqp|b_data[9]             ; IF_clk       ; C5          ; 0.000        ; 0.598      ; 1.247      ;
; 0.497 ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5           ; C5          ; 0.000        ; 0.000      ; 0.651      ;
; 0.505 ; IF_Q_PWM[4]                       ; cdc_mcp:iqp|b_data[4]             ; IF_clk       ; C5          ; 0.000        ; 0.602      ; 1.259      ;
; 0.507 ; IF_Right_Data[10]                 ; cdc_mcp:lra|b_data[10]            ; IF_clk       ; C5          ; 0.000        ; 0.561      ; 1.220      ;
; 0.508 ; IF_Right_Data[7]                  ; cdc_mcp:lra|b_data[7]             ; IF_clk       ; C5          ; 0.000        ; 0.595      ; 1.255      ;
; 0.509 ; IF_Right_Data[0]                  ; cdc_mcp:lra|b_data[0]             ; IF_clk       ; C5          ; 0.000        ; 0.577      ; 1.238      ;
; 0.510 ; IF_Left_Data[3]                   ; cdc_mcp:lra|b_data[19]            ; IF_clk       ; C5          ; 0.000        ; 0.590      ; 1.252      ;
; 0.511 ; IF_Right_Data[2]                  ; cdc_mcp:lra|b_data[2]             ; IF_clk       ; C5          ; 0.000        ; 0.586      ; 1.249      ;
; 0.511 ; IF_Q_PWM[14]                      ; cdc_mcp:iqp|b_data[14]            ; IF_clk       ; C5          ; 0.000        ; 0.549      ; 1.212      ;
; 0.511 ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5           ; C5          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5           ; C5          ; 0.000        ; 0.000      ; 0.664      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SPI_SCK'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.403      ;
; 0.321 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.473      ;
; 0.321 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.473      ;
; 0.324 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 0.478      ;
; 0.369 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.526      ;
; 0.379 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.531      ;
; 0.437 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.589      ;
; 0.442 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 0.589      ;
; 0.446 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.601      ;
; 0.447 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.602      ;
; 0.451 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.606      ;
; 0.461 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 0.619      ;
; 0.526 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.682      ;
; 0.530 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.685      ;
; 0.534 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.689      ;
; 0.539 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.003      ; 0.694      ;
; 0.545 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.697      ;
; 0.568 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 0.715      ;
; 0.581 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.004     ; 0.729      ;
; 0.602 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.754      ;
; 0.608 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.760      ;
; 0.611 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.763      ;
; 0.623 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.775      ;
; 0.665 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.817      ;
; 0.670 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.822      ;
; 0.673 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.826      ;
; 0.701 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.853      ;
; 0.733 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.885      ;
; 0.737 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.889      ;
; 0.737 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.889      ;
; 0.760 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.912      ;
; 0.778 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.930      ;
; 0.782 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.934      ;
; 0.783 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.935      ;
; 0.787 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.006     ; 0.933      ;
; 0.805 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.957      ;
; 0.811 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.963      ;
; 0.827 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.006     ; 0.973      ;
; 0.833 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.985      ;
; 0.840 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.003     ; 0.989      ;
; 0.843 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 0.995      ;
; 0.848 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 1.006      ;
; 0.858 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.005      ;
; 0.858 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.010      ;
; 0.868 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.006     ; 1.014      ;
; 0.878 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.001     ; 1.029      ;
; 0.878 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.030      ;
; 0.881 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 1.039      ;
; 0.881 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.033      ;
; 0.887 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 1.040      ;
; 0.888 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.040      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.038      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.038      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.038      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.038      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.038      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.038      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.038      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.038      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 1.049      ;
; 0.891 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.006     ; 1.037      ;
; 0.895 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.006     ; 1.041      ;
; 0.909 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.061      ;
; 0.910 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.062      ;
; 0.933 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 1.091      ;
; 0.941 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.093      ;
; 0.959 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 1.117      ;
; 0.964 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.003     ; 1.113      ;
; 0.986 ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.003     ; 1.135      ;
; 0.986 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.000      ; 1.138      ;
; 0.995 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.006      ; 1.153      ;
; 0.998 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.001      ; 1.151      ;
; 0.998 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.145      ;
; 0.998 ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK      ; SPI_SCK     ; 0.000        ; -0.005     ; 1.145      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_lrclk_gen:clrgen|BCLK'                                                                                                                                 ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; I2S_xmit:J_LRAudio|xmit_rdy      ; I2S_xmit:J_LRAudio|xmit_rdy      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|TLV_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|TLV_state~4     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[3]    ; I2S_xmit:J_IQPWM|bit_count[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|bit_count[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[31] ; I2S_xmit:J_LRAudio|last_data[31] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[15] ; I2S_xmit:J_LRAudio|last_data[15] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[30] ; I2S_xmit:J_LRAudio|last_data[30] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[14] ; I2S_xmit:J_LRAudio|last_data[14] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[29] ; I2S_xmit:J_LRAudio|last_data[29] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|last_data[13] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[28] ; I2S_xmit:J_LRAudio|last_data[28] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[12] ; I2S_xmit:J_LRAudio|last_data[12] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[27] ; I2S_xmit:J_LRAudio|last_data[27] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[11] ; I2S_xmit:J_LRAudio|last_data[11] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[26] ; I2S_xmit:J_LRAudio|last_data[26] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[10] ; I2S_xmit:J_LRAudio|last_data[10] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[25] ; I2S_xmit:J_LRAudio|last_data[25] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[9]  ; I2S_xmit:J_LRAudio|last_data[9]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[24] ; I2S_xmit:J_LRAudio|last_data[24] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|last_data[8]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[23] ; I2S_xmit:J_LRAudio|last_data[23] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|last_data[7]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[22] ; I2S_xmit:J_LRAudio|last_data[22] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|last_data[6]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[21] ; I2S_xmit:J_LRAudio|last_data[21] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[5]  ; I2S_xmit:J_LRAudio|last_data[5]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[20] ; I2S_xmit:J_LRAudio|last_data[20] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[4]  ; I2S_xmit:J_LRAudio|last_data[4]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[19] ; I2S_xmit:J_LRAudio|last_data[19] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[3]  ; I2S_xmit:J_LRAudio|last_data[3]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[18] ; I2S_xmit:J_LRAudio|last_data[18] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[2]  ; I2S_xmit:J_LRAudio|last_data[2]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[17] ; I2S_xmit:J_LRAudio|last_data[17] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[1]  ; I2S_xmit:J_LRAudio|last_data[1]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[0]  ; I2S_xmit:J_LRAudio|last_data[0]  ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_LRAudio|last_data[16] ; I2S_xmit:J_LRAudio|last_data[16] ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[31]   ; I2S_xmit:J_IQPWM|last_data[31]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[15]   ; I2S_xmit:J_IQPWM|last_data[15]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[30]   ; I2S_xmit:J_IQPWM|last_data[30]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[14]   ; I2S_xmit:J_IQPWM|last_data[14]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[29]   ; I2S_xmit:J_IQPWM|last_data[29]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[13]   ; I2S_xmit:J_IQPWM|last_data[13]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[28]   ; I2S_xmit:J_IQPWM|last_data[28]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[12]   ; I2S_xmit:J_IQPWM|last_data[12]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[27]   ; I2S_xmit:J_IQPWM|last_data[27]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[11]   ; I2S_xmit:J_IQPWM|last_data[11]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[26]   ; I2S_xmit:J_IQPWM|last_data[26]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[10]   ; I2S_xmit:J_IQPWM|last_data[10]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[25]   ; I2S_xmit:J_IQPWM|last_data[25]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[9]    ; I2S_xmit:J_IQPWM|last_data[9]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[24]   ; I2S_xmit:J_IQPWM|last_data[24]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[8]    ; I2S_xmit:J_IQPWM|last_data[8]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[23]   ; I2S_xmit:J_IQPWM|last_data[23]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[7]    ; I2S_xmit:J_IQPWM|last_data[7]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[22]   ; I2S_xmit:J_IQPWM|last_data[22]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[6]    ; I2S_xmit:J_IQPWM|last_data[6]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[21]   ; I2S_xmit:J_IQPWM|last_data[21]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[5]    ; I2S_xmit:J_IQPWM|last_data[5]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[20]   ; I2S_xmit:J_IQPWM|last_data[20]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[4]    ; I2S_xmit:J_IQPWM|last_data[4]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[19]   ; I2S_xmit:J_IQPWM|last_data[19]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[3]    ; I2S_xmit:J_IQPWM|last_data[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[18]   ; I2S_xmit:J_IQPWM|last_data[18]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[2]    ; I2S_xmit:J_IQPWM|last_data[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[17]   ; I2S_xmit:J_IQPWM|last_data[17]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[1]    ; I2S_xmit:J_IQPWM|last_data[1]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[16]   ; I2S_xmit:J_IQPWM|last_data[16]   ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2S_xmit:J_IQPWM|last_data[0]    ; I2S_xmit:J_IQPWM|last_data[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; I2S_xmit:J_IQPWM|data[7]         ; I2S_xmit:J_IQPWM|data[8]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; I2S_xmit:J_LRAudio|data[11]      ; I2S_xmit:J_LRAudio|data[12]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; I2S_xmit:J_LRAudio|data[8]       ; I2S_xmit:J_LRAudio|data[9]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.392      ;
; 0.245 ; I2S_xmit:J_IQPWM|data[12]        ; I2S_xmit:J_IQPWM|data[13]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; I2S_xmit:J_LRAudio|data[15]      ; I2S_xmit:J_LRAudio|obit          ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.398      ;
; 0.262 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|bit_count[3]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.414      ;
; 0.262 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|bit_count[0]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.414      ;
; 0.263 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|TLV_state~3     ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.415      ;
; 0.265 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|bit_count[2]    ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.417      ;
; 0.320 ; I2S_xmit:J_IQPWM|data[15]        ; I2S_xmit:J_IQPWM|obit            ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.471      ;
; 0.324 ; I2S_xmit:J_LRAudio|last_data[13] ; I2S_xmit:J_LRAudio|data[13]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.475      ;
; 0.326 ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.477      ;
; 0.326 ; I2S_xmit:J_LRAudio|last_data[6]  ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.477      ;
; 0.328 ; I2S_xmit:J_LRAudio|last_data[4]  ; I2S_xmit:J_LRAudio|data[4]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.479      ;
; 0.329 ; I2S_xmit:J_LRAudio|data[14]      ; I2S_xmit:J_LRAudio|data[15]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.480      ;
; 0.330 ; I2S_xmit:J_LRAudio|last_data[7]  ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.001     ; 0.481      ;
; 0.330 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_LRAudio|data[0]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.021      ; 0.503      ;
; 0.331 ; I2S_xmit:J_IQPWM|last_data[10]   ; I2S_xmit:J_IQPWM|data[10]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; -0.002     ; 0.481      ;
; 0.331 ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|data[0]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.021      ; 0.504      ;
; 0.359 ; I2S_xmit:J_LRAudio|data[1]       ; I2S_xmit:J_LRAudio|data[2]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; I2S_xmit:J_LRAudio|data[7]       ; I2S_xmit:J_LRAudio|data[8]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; I2S_xmit:J_LRAudio|data[9]       ; I2S_xmit:J_LRAudio|data[10]      ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; I2S_xmit:J_LRAudio|data[5]       ; I2S_xmit:J_LRAudio|data[6]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2S_xmit:J_LRAudio|data[6]       ; I2S_xmit:J_LRAudio|data[7]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; I2S_xmit:J_LRAudio|data[2]       ; I2S_xmit:J_LRAudio|data[3]       ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_IQPWM|data[13]        ; I2S_xmit:J_IQPWM|data[14]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_IQPWM|data[11]        ; I2S_xmit:J_IQPWM|data[12]        ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_IQPWM|data[2]         ; I2S_xmit:J_IQPWM|data[3]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; I2S_xmit:J_IQPWM|data[1]         ; I2S_xmit:J_IQPWM|data[2]         ; clk_lrclk_gen:clrgen|BCLK ; clk_lrclk_gen:clrgen|BCLK ; 0.000        ; 0.000      ; 0.514      ;
+-------+----------------------------------+----------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.215 ; NWire_xmit:M_LRAudio|iack             ; NWire_xmit:M_LRAudio|iack             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|irdy                    ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:M_LRAudio|NW_state~3       ; NWire_xmit:M_LRAudio|NW_state~3       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ|irdy                   ; NWire_rcv:M_IQ|irdy                   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|irdy                  ; NWire_rcv:P_MIC|irdy                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|data_cnt[0]             ; NWire_rcv:SPD|data_cnt[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ|data_cnt[0]            ; NWire_rcv:M_IQ|data_cnt[0]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|TB_state~2              ; NWire_rcv:SPD|TB_state~2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|TB_state~4              ; NWire_rcv:SPD|TB_state~4              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[9]             ; NWire_rcv:SPD|tb_width[9]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[2]             ; NWire_rcv:SPD|tb_width[2]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[1]             ; NWire_rcv:SPD|tb_width[1]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[4]             ; NWire_rcv:SPD|tb_width[4]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[3]             ; NWire_rcv:SPD|tb_width[3]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[5]             ; NWire_rcv:SPD|tb_width[5]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[6]             ; NWire_rcv:SPD|tb_width[6]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[7]             ; NWire_rcv:SPD|tb_width[7]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[8]             ; NWire_rcv:SPD|tb_width[8]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_xmit:M_LRAudio|bcnt[0]          ; NWire_xmit:M_LRAudio|bcnt[0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|data_cnt[0]           ; NWire_rcv:P_MIC|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ|TB_state~2             ; NWire_rcv:M_IQ|TB_state~2             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ|TB_state~4             ; NWire_rcv:M_IQ|TB_state~4             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|TB_state~2            ; NWire_rcv:P_MIC|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:P_MIC|TB_state~4            ; NWire_rcv:P_MIC|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:SPD|tb_width[0]             ; NWire_rcv:SPD|tb_width[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ1|data_cnt[0]           ; NWire_rcv:M_IQ1|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ2|data_cnt[0]           ; NWire_rcv:M_IQ2|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ3|data_cnt[0]           ; NWire_rcv:M_IQ3|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ1|TB_state~4            ; NWire_rcv:M_IQ1|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ1|TB_state~2            ; NWire_rcv:M_IQ1|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ3|TB_state~2            ; NWire_rcv:M_IQ3|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ3|TB_state~4            ; NWire_rcv:M_IQ3|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ2|TB_state~4            ; NWire_rcv:M_IQ2|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NWire_rcv:M_IQ2|TB_state~2            ; NWire_rcv:M_IQ2|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; NWire_rcv:M_IQ|rdata[0]               ; NWire_rcv:M_IQ|idata[0]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.iq0       ; NWire_xmit:P_IQPWM|DIFF_CLK.iq1       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[8]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[8]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[13]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[14]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[14]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[15]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[15]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[27]   ; NWire_xmit:P_IQPWM|id[27]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[10] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[27] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[28] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[28] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; NWire_rcv:SPD|DIFF_CLK.ia0            ; NWire_rcv:SPD|DIFF_CLK.ia1            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:M_IQ|d0                     ; NWire_rcv:M_IQ|d1                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:M_IQ|DB_LEN[0][13]          ; NWire_rcv:M_IQ|DB_LEN[1][13]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:M_IQ3|rdata[0]              ; NWire_rcv:M_IQ3|idata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:M_IQ1|tb_cnt[13]            ; NWire_rcv:M_IQ1|tb_cnt[13]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:M_IQ|rdata[34]              ; NWire_rcv:M_IQ|rdata[33]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:M_IQ2|DB_LEN[2][6]          ; NWire_rcv:M_IQ2|DB_LEN[3][6]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:M_IQ1|DB_LEN[2][10]         ; NWire_rcv:M_IQ1|DB_LEN[3][10]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:M_IQ2|DB_LEN[0][2]          ; NWire_rcv:M_IQ2|DB_LEN[1][2]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_rcv:M_IQ2|DB_LEN[2][0]          ; NWire_rcv:M_IQ2|DB_LEN[3][0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:P_IQPWM|id[7]              ; NWire_xmit:P_IQPWM|id[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[23]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[23]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[0]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[0]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[4]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; NWire_rcv:SPD|rdata[10]               ; NWire_rcv:SPD|rdata[9]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:P_MIC|DB_LEN[2][13]         ; NWire_rcv:P_MIC|DB_LEN[3][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:M_IQ2|rdata[21]             ; NWire_rcv:M_IQ2|idata[21]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:M_IQ2|rdata[8]              ; NWire_rcv:M_IQ2|idata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:P_MIC|rdata[8]              ; NWire_rcv:P_MIC|rdata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:M_IQ1|rdata[16]             ; NWire_rcv:M_IQ1|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:M_IQ2|rdata[10]             ; NWire_rcv:M_IQ2|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:M_IQ1|rdata[43]             ; NWire_rcv:M_IQ1|rdata[42]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:M_IQ2|rdata[41]             ; NWire_rcv:M_IQ2|rdata[40]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:M_IQ3|DB_LEN[2][8]          ; NWire_rcv:M_IQ3|DB_LEN[3][8]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:M_IQ2|DB_LEN[0][9]          ; NWire_rcv:M_IQ2|DB_LEN[1][9]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[2]    ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[2]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[21]   ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[21]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[1]  ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[1]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[20] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[20] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[26] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[26] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[31] ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[31] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; NWire_rcv:SPD|DIFF_CLK.ia1            ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; NWire_rcv:M_IQ3|rdata[6]              ; NWire_rcv:M_IQ3|idata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ3|rdata[33]             ; NWire_rcv:M_IQ3|idata[33]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:P_MIC|DB_LEN[0][13]         ; NWire_rcv:P_MIC|DB_LEN[1][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:P_MIC|DB_LEN[0][5]          ; NWire_rcv:P_MIC|DB_LEN[1][5]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:P_MIC|DB_LEN[2][7]          ; NWire_rcv:P_MIC|DB_LEN[3][7]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:P_MIC|rdata[7]              ; NWire_rcv:P_MIC|rdata[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ2|rdata[1]              ; NWire_rcv:M_IQ2|idata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ3|rdata[12]             ; NWire_rcv:M_IQ3|rdata[11]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ2|rdata[7]              ; NWire_rcv:M_IQ2|idata[7]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ2|rdata[32]             ; NWire_rcv:M_IQ2|rdata[31]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ|rdata[45]              ; NWire_rcv:M_IQ|idata[45]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:P_MIC|DB_LEN[0][1]          ; NWire_rcv:P_MIC|DB_LEN[1][1]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ2|rdata[35]             ; NWire_rcv:M_IQ2|idata[35]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ2|rdata[40]             ; NWire_rcv:M_IQ2|idata[40]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ2|rdata[26]             ; NWire_rcv:M_IQ2|idata[26]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ|rdata[44]              ; NWire_rcv:M_IQ|rdata[43]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ|rdata[36]              ; NWire_rcv:M_IQ|rdata[35]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ|rdata[29]              ; NWire_rcv:M_IQ|rdata[28]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_rcv:M_IQ3|DB_LEN[0][9]          ; NWire_rcv:M_IQ3|DB_LEN[1][9]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|id[3]              ; NWire_xmit:P_IQPWM|id[2]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|id[4]              ; NWire_xmit:P_IQPWM|id[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|id[15]             ; NWire_xmit:P_IQPWM|id[14]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[28]   ; NWire_xmit:P_IQPWM|id[28]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[29]   ; NWire_xmit:P_IQPWM|id[29]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------+
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][3]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][4]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][4]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][5]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][5]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][6]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][6]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][7]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][7]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][8]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][8]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][9]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[0][9]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][3]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][4]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][4]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][5]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][5]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][6]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][6]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][7]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][7]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][8]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][8]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][9]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[1][9]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][3]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][4]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][4]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][5]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][5]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][6]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][6]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][7]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][7]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][8]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][8]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][9]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[2][9]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][0]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][0]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][10] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][10] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][11] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][11] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][12] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][12] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][13] ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][13] ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][1]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][1]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][2]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][2]  ;
; 2.472 ; 3.472        ; 1.000          ; High Pulse Width ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][3]  ;
; 2.472 ; 3.472        ; 1.000          ; Low Pulse Width  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; Rise       ; NWire_rcv:M_IQ1|DB_LEN[3][3]  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'IF_clk'                                                                                                                                       ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~portb_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~porta_we_reg        ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a2~portb_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~porta_we_reg        ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a3~portb_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg10 ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 8.289 ; 10.416       ; 2.127          ; High Pulse Width ; IF_clk ; Rise       ; FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a4~porta_we_reg        ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'C5'                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; C12_RESET.c0                      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; C12_cgen_rst                      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; C12_rst                           ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[0]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data[1]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|b_data_ack            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[0]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[10]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[11]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[12]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[13]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[14]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[15]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[16]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[17]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[18]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[19]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[1]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[20]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[21]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[22]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[23]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[24]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[25]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[26]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[27]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[28]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[29]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[2]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[30]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[31]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[3]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[4]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[5]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[6]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[7]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[8]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data[9]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|b_data_ack            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|q1[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[0]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[10]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[11]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[12]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[13]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[14]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[15]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[16]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[17]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[18]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[19]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[1]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[20]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[21]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[22]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[23]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[24]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[25]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[26]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[27]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[28]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[29]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[2]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[30]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[31]            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[3]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[4]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[5]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[6]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[7]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[8]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_mcp:lra|b_data[9]             ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_sync:cdc_jack|q1[0]           ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; cdc_sync:cdc_jack|sigb[0]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[10] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[11] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[12] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[13] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[14] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[15] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[1]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[2]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[3]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[4]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[5]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[6]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[7]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[8]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|BCLK_cnt[9]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|Bfall        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|Brise        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; C5    ; Rise       ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SPI_SCK'                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 9.416  ; 10.416       ; 1.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ;
; 9.417  ; 10.417       ; 1.000          ; Low Pulse Width  ; SPI_SCK ; Rise       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK|combout                                              ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|inclk[0]                                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; SPI_SCK~clkctrl|outclk                                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[0]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[1]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[2]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[3]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[4]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[5]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[6]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port1reg|data_reg[7]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[0]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[1]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[2]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[3]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[4]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[5]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[6]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|port2reg|data_reg[7]|clk                     ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; SPI_SCK ; Rise       ; gpio_controlSDR|spi_regs|BitCounter[0]|clk                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_lrclk_gen:clrgen|BCLK'                                                                          ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~2     ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~3     ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|TLV_state~4     ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[1]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[2]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|bit_count[3]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[0]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[10]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[11]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[12]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[13]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[14]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[15]        ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[1]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[2]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[3]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[4]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[5]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[6]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[7]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[8]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|data[9]         ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[0]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[10]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[11]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[12]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[13]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[14]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[15]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[16]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[17]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[18]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[19]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[1]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[20]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[21]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[22]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[23]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[24]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[25]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[26]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[27]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[28]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[29]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[2]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[30]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[31]   ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[3]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[4]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[5]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[6]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[7]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[8]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|last_data[9]    ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|obit            ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_IQPWM|outbit          ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[0]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[10]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[11]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[12]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[13]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[14]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[15]      ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[1]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[2]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[3]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[4]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[5]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[6]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[7]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[8]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|data[9]       ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[0]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[10] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[11] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[12] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[13] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[14] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[15] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[16] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[17] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[18] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[19] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[1]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[20] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[21] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[22] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[23] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[24] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[25] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[26] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[27] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[28] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[29] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[2]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[30] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[31] ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[3]  ;
; 9.416 ; 10.416       ; 1.000          ; High Pulse Width ; clk_lrclk_gen:clrgen|BCLK ; Rise       ; I2S_xmit:J_LRAudio|last_data[4]  ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; A2          ; IF_clk     ; 2.523 ; 2.523 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; 2.099 ; 2.099 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; 2.045 ; 2.045 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; 2.582 ; 2.582 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; 2.488 ; 2.488 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; 3.218 ; 3.218 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; 0.496 ; 0.496 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; 2.085 ; 2.085 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; 2.151 ; 2.151 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; 2.249 ; 2.249 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; 2.100 ; 2.100 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; 3.224 ; 3.224 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; 3.354 ; 3.354 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; 3.613 ; 3.613 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; 2.643 ; 2.643 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; 2.422 ; 2.422 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; 2.415 ; 2.415 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; 2.426 ; 2.426 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; 2.477 ; 2.477 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; 2.381 ; 2.381 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; 2.424 ; 2.424 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; 2.478 ; 2.478 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; 2.478 ; 2.478 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; 2.388 ; 2.388 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; 2.643 ; 2.643 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; 2.593 ; 2.593 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; 2.538 ; 2.538 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; 2.368 ; 2.368 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; 2.522 ; 2.522 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; 2.597 ; 2.597 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; 2.508 ; 2.508 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; 2.444 ; 2.444 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; 2.324 ; 2.324 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; 2.444 ; 2.444 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; 2.205 ; 2.205 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; 2.213 ; 2.213 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; 2.493 ; 2.493 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; 1.777 ; 1.777 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; 1.978 ; 1.978 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; 2.153 ; 2.153 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; 2.183 ; 2.183 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; 2.311 ; 2.311 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; 2.137 ; 2.137 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; 2.493 ; 2.493 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; 2.328 ; 2.328 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; 1.750 ; 1.750 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; 3.182 ; 3.182 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; 3.526 ; 3.526 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; 4.044 ; 4.044 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; 3.722 ; 3.722 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; 3.525 ; 3.525 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; 3.722 ; 3.722 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; 3.499 ; 3.499 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; 3.628 ; 3.628 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; A2          ; IF_clk     ; -2.403 ; -2.403 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; -1.979 ; -1.979 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; -1.925 ; -1.925 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; -2.462 ; -2.462 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; -2.368 ; -2.368 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; -2.546 ; -2.546 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; -0.376 ; -0.376 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; -1.965 ; -1.965 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; -2.031 ; -2.031 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; -2.129 ; -2.129 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; -1.980 ; -1.980 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; -2.936 ; -2.936 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; -2.251 ; -2.251 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; -3.116 ; -3.116 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; -2.248 ; -2.248 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; -2.302 ; -2.302 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; -2.295 ; -2.295 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; -2.306 ; -2.306 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; -2.357 ; -2.357 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; -2.261 ; -2.261 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; -2.304 ; -2.304 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; -2.358 ; -2.358 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; -2.358 ; -2.358 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; -2.268 ; -2.268 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; -2.523 ; -2.523 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; -2.473 ; -2.473 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; -2.418 ; -2.418 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; -2.248 ; -2.248 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; -2.402 ; -2.402 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; -2.477 ; -2.477 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; -2.388 ; -2.388 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; -2.085 ; -2.085 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; -2.204 ; -2.204 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; -2.324 ; -2.324 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; -2.085 ; -2.085 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; -2.093 ; -2.093 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; -1.657 ; -1.657 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; -1.657 ; -1.657 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; -1.858 ; -1.858 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; -2.033 ; -2.033 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; -2.063 ; -2.063 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; -2.191 ; -2.191 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; -2.017 ; -2.017 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; -2.373 ; -2.373 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; -2.208 ; -2.208 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; -1.581 ; -1.581 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; -1.787 ; -1.787 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; -3.406 ; -3.406 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; -3.924 ; -3.924 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; -3.379 ; -3.379 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; -3.405 ; -3.405 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; -3.602 ; -3.602 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; -3.379 ; -3.379 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; -3.508 ; -3.508 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; C6            ; C5                        ; 3.580 ; 3.580 ; Rise       ; C5                                         ;
; C7            ; C5                        ; 4.850 ; 4.850 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 5.437 ; 5.437 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 3.580 ; 3.580 ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 4.266 ; 4.266 ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 4.344 ; 4.344 ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 4.608 ; 4.608 ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 4.014 ; 4.014 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 4.563 ; 4.563 ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 4.150 ; 4.150 ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 6.133 ; 6.133 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 3.826 ; 3.826 ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 3.691 ; 3.691 ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 6.153 ; 6.153 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 3.940 ; 3.940 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 3.872 ; 3.872 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 3.940 ; 3.940 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 5.650 ; 5.650 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 5.518 ; 5.518 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 4.863 ; 4.863 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 4.814 ; 4.814 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 4.875 ; 4.875 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 4.965 ; 4.965 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 4.723 ; 4.723 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 4.795 ; 4.795 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 4.648 ; 4.648 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 4.889 ; 4.889 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 5.179 ; 5.179 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 5.650 ; 5.650 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 5.166 ; 5.166 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 4.703 ; 4.703 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 4.954 ; 4.954 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 5.070 ; 5.070 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 4.834 ; 4.834 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 3.847 ; 3.847 ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 3.525 ; 3.525 ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 3.518 ; 3.518 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.510 ; 3.510 ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 4.538 ; 4.538 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 4.487 ; 4.487 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 4.538 ; 4.538 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 4.456 ; 4.456 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 4.344 ; 4.344 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 4.319 ; 4.319 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 4.463 ; 4.463 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 4.390 ; 4.390 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 4.209 ; 4.209 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 4.320 ; 4.320 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 4.438 ; 4.438 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 4.390 ; 4.390 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 4.390 ; 4.390 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 4.420 ; 4.420 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 4.377 ; 4.377 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 4.404 ; 4.404 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 4.388 ; 4.388 ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 4.912 ; 4.912 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 4.003 ; 4.003 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 4.051 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 4.144 ; 4.144 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;       ; 4.051 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 3.149 ; 3.149 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 2.927 ; 2.927 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; C6            ; C5                        ; 3.580 ; 3.580 ; Rise       ; C5                                         ;
; C7            ; C5                        ; 4.850 ; 4.850 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 5.437 ; 5.437 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 3.580 ; 3.580 ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 4.266 ; 4.266 ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 4.344 ; 4.344 ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 4.608 ; 4.608 ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 4.014 ; 4.014 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.510 ; 3.510 ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 3.915 ; 3.915 ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 4.625 ; 4.625 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 3.826 ; 3.826 ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 3.691 ; 3.691 ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 4.737 ; 4.737 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 3.872 ; 3.872 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 3.872 ; 3.872 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 3.940 ; 3.940 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 4.127 ; 4.127 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 4.827 ; 4.827 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 4.553 ; 4.553 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 4.356 ; 4.356 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 4.566 ; 4.566 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 4.406 ; 4.406 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 4.133 ; 4.133 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 4.127 ; 4.127 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 4.446 ; 4.446 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 4.404 ; 4.404 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 4.637 ; 4.637 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 4.910 ; 4.910 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 4.597 ; 4.597 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 4.242 ; 4.242 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 4.404 ; 4.404 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 4.343 ; 4.343 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 4.428 ; 4.428 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 3.847 ; 3.847 ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 3.525 ; 3.525 ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 3.518 ; 3.518 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.510 ; 3.510 ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 4.209 ; 4.209 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 4.487 ; 4.487 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 4.538 ; 4.538 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 4.456 ; 4.456 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 4.344 ; 4.344 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 4.319 ; 4.319 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 4.463 ; 4.463 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 4.390 ; 4.390 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 4.209 ; 4.209 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 4.320 ; 4.320 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 4.438 ; 4.438 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 4.390 ; 4.390 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 4.390 ; 4.390 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 4.420 ; 4.420 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 4.377 ; 4.377 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 4.404 ; 4.404 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 4.388 ; 4.388 ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 4.912 ; 4.912 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 4.003 ; 4.003 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 4.051 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 4.144 ; 4.144 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;       ; 4.051 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 2.651 ; 2.651 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 2.507 ; 2.507 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 5.445 ;    ;    ; 5.445 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 5.445 ;    ;    ; 5.445 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 4.108 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 4.108 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 4.118 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 4.132 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 4.132 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 4.132 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 4.127 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 4.127 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 4.127 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.628 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.648 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.638 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.618 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.602 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.622 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 4.381 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 4.381 ;      ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 4.824 ;      ; Rise       ; SPI_SCK         ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 4.108 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 4.108 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 4.118 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 4.132 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 4.132 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 4.132 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 4.127 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 4.127 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 4.127 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.628 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.648 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.638 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.618 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.602 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.622 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 4.381 ;      ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 4.381 ;      ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 4.824 ;      ; Rise       ; SPI_SCK         ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 4.108     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 4.108     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 4.118     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 4.132     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 4.132     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 4.132     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 4.127     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 4.127     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 4.127     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.628     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.648     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.638     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.618     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.602     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.622     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 4.381     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 4.381     ;           ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 4.824     ;           ; Rise       ; SPI_SCK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; FX2_FD[*]   ; IF_clk     ; 4.108     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[0]  ; IF_clk     ; 4.108     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[1]  ; IF_clk     ; 4.118     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[2]  ; IF_clk     ; 4.132     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[3]  ; IF_clk     ; 4.132     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[4]  ; IF_clk     ; 4.132     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[5]  ; IF_clk     ; 4.127     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[6]  ; IF_clk     ; 4.127     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[7]  ; IF_clk     ; 4.127     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[8]  ; IF_clk     ; 4.628     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[9]  ; IF_clk     ; 4.648     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[10] ; IF_clk     ; 4.638     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[11] ; IF_clk     ; 4.618     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[12] ; IF_clk     ; 4.602     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[13] ; IF_clk     ; 4.622     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[14] ; IF_clk     ; 4.381     ;           ; Rise       ; IF_clk          ;
;  FX2_FD[15] ; IF_clk     ; 4.381     ;           ; Rise       ; IF_clk          ;
; SPI_SO      ; SPI_SCK    ; 4.824     ;           ; Rise       ; SPI_SCK         ;
+-------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+---------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                       ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                            ; -0.633 ; -0.396  ; N/A      ; N/A     ; 2.230               ;
;  C5                                         ; 5.099  ; 0.215   ; N/A      ; N/A     ; 9.174               ;
;  IF_clk                                     ; 4.984  ; -0.396  ; N/A      ; N/A     ; 7.349               ;
;  SPI_SCK                                    ; 15.765 ; 0.215   ; N/A      ; N/A     ; 9.174               ;
;  clk_lrclk_gen:clrgen|BCLK                  ; 14.432 ; 0.215   ; N/A      ; N/A     ; 9.174               ;
;  clkmult3:cm3|altpll:altpll_component|_clk0 ; -0.633 ; 0.215   ; N/A      ; N/A     ; 2.230               ;
; Design-wide TNS                             ; -5.788 ; -62.722 ; 0.0      ; 0.0     ; 0.0                 ;
;  C5                                         ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  IF_clk                                     ; 0.000  ; -62.722 ; N/A      ; N/A     ; 0.000               ;
;  SPI_SCK                                    ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clk_lrclk_gen:clrgen|BCLK                  ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clkmult3:cm3|altpll:altpll_component|_clk0 ; -5.788 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+--------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------+
; A2          ; IF_clk     ; 5.718 ; 5.718 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; 4.578 ; 4.578 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; 4.461 ; 4.461 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; 5.839 ; 5.839 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; 5.572 ; 5.572 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; 8.252 ; 8.252 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; 1.670 ; 1.670 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; 4.544 ; 4.544 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; 4.735 ; 4.735 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; 5.060 ; 5.060 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; 4.595 ; 4.595 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; 8.167 ; 8.167 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; 8.760 ; 8.760 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; 9.415 ; 9.415 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; 6.180 ; 6.180 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; 5.656 ; 5.656 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; 5.641 ; 5.641 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; 5.629 ; 5.629 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; 5.737 ; 5.737 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; 5.664 ; 5.664 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; 5.649 ; 5.649 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; 5.692 ; 5.692 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; 5.675 ; 5.675 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; 5.519 ; 5.519 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; 6.180 ; 6.180 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; 5.945 ; 5.945 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; 5.852 ; 5.852 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; 5.496 ; 5.496 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; 5.734 ; 5.734 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; 5.964 ; 5.964 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; 5.902 ; 5.902 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; 5.517 ; 5.517 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; 5.218 ; 5.218 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; 5.517 ; 5.517 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; 5.090 ; 5.090 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; 4.864 ; 4.864 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; 6.267 ; 6.267 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; 4.138 ; 4.138 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; 4.823 ; 4.823 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; 5.309 ; 5.309 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; 5.598 ; 5.598 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; 5.758 ; 5.758 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; 5.179 ; 5.179 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; 6.267 ; 6.267 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; 6.052 ; 6.052 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; 3.787 ; 3.787 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; 8.335 ; 8.335 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; 6.852 ; 6.852 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; 8.259 ; 8.259 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; 7.404 ; 7.404 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; 6.834 ; 6.834 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; 7.404 ; 7.404 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; 6.822 ; 6.822 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; 7.176 ; 7.176 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+------------+--------+--------+------------+--------------------------------------------+
; A2          ; IF_clk     ; -2.403 ; -2.403 ; Rise       ; IF_clk                                     ;
; A3          ; IF_clk     ; -1.979 ; -1.979 ; Rise       ; IF_clk                                     ;
; A4          ; IF_clk     ; -1.925 ; -1.925 ; Rise       ; IF_clk                                     ;
; A5          ; IF_clk     ; -2.462 ; -2.462 ; Rise       ; IF_clk                                     ;
; A6          ; IF_clk     ; -2.368 ; -2.368 ; Rise       ; IF_clk                                     ;
; A13         ; IF_clk     ; -2.546 ; -2.546 ; Rise       ; IF_clk                                     ;
; C5          ; IF_clk     ; -0.376 ; -0.376 ; Rise       ; IF_clk                                     ;
; C22         ; IF_clk     ; -1.965 ; -1.965 ; Rise       ; IF_clk                                     ;
; C23         ; IF_clk     ; -2.031 ; -2.031 ; Rise       ; IF_clk                                     ;
; CDOUT       ; IF_clk     ; -2.129 ; -2.129 ; Rise       ; IF_clk                                     ;
; DOUT        ; IF_clk     ; -1.980 ; -1.980 ; Rise       ; IF_clk                                     ;
; FLAGA       ; IF_clk     ; -2.936 ; -2.936 ; Rise       ; IF_clk                                     ;
; FLAGB       ; IF_clk     ; -2.251 ; -2.251 ; Rise       ; IF_clk                                     ;
; FLAGC       ; IF_clk     ; -3.116 ; -3.116 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]   ; IF_clk     ; -2.248 ; -2.248 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]  ; IF_clk     ; -2.302 ; -2.302 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]  ; IF_clk     ; -2.295 ; -2.295 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]  ; IF_clk     ; -2.306 ; -2.306 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]  ; IF_clk     ; -2.357 ; -2.357 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]  ; IF_clk     ; -2.261 ; -2.261 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]  ; IF_clk     ; -2.304 ; -2.304 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]  ; IF_clk     ; -2.358 ; -2.358 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]  ; IF_clk     ; -2.358 ; -2.358 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]  ; IF_clk     ; -2.268 ; -2.268 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]  ; IF_clk     ; -2.523 ; -2.523 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10] ; IF_clk     ; -2.473 ; -2.473 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11] ; IF_clk     ; -2.418 ; -2.418 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12] ; IF_clk     ; -2.248 ; -2.248 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13] ; IF_clk     ; -2.402 ; -2.402 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14] ; IF_clk     ; -2.477 ; -2.477 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15] ; IF_clk     ; -2.388 ; -2.388 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; IF_clk     ; -2.085 ; -2.085 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[5] ; IF_clk     ; -2.204 ; -2.204 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[6] ; IF_clk     ; -2.324 ; -2.324 ; Rise       ; IF_clk                                     ;
;  GPIO_IN[7] ; IF_clk     ; -2.085 ; -2.085 ; Rise       ; IF_clk                                     ;
; PTT_in      ; IF_clk     ; -2.093 ; -2.093 ; Rise       ; IF_clk                                     ;
; GPIO_IN[*]  ; SPI_SCK    ; -1.657 ; -1.657 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[0] ; SPI_SCK    ; -1.657 ; -1.657 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[1] ; SPI_SCK    ; -1.858 ; -1.858 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[2] ; SPI_SCK    ; -2.033 ; -2.033 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[3] ; SPI_SCK    ; -2.063 ; -2.063 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[4] ; SPI_SCK    ; -2.191 ; -2.191 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[5] ; SPI_SCK    ; -2.017 ; -2.017 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[6] ; SPI_SCK    ; -2.373 ; -2.373 ; Rise       ; SPI_SCK                                    ;
;  GPIO_IN[7] ; SPI_SCK    ; -2.208 ; -2.208 ; Rise       ; SPI_SCK                                    ;
; SPI_CS      ; SPI_SCK    ; -1.581 ; -1.581 ; Rise       ; SPI_SCK                                    ;
; SPI_SI      ; SPI_SCK    ; -1.787 ; -1.787 ; Rise       ; SPI_SCK                                    ;
; A12         ; IF_clk     ; -3.406 ; -3.406 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; CDOUT_P     ; IF_clk     ; -3.924 ; -3.924 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; MDOUT[*]    ; IF_clk     ; -3.379 ; -3.379 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[0]   ; IF_clk     ; -3.405 ; -3.405 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[1]   ; IF_clk     ; -3.602 ; -3.602 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[2]   ; IF_clk     ; -3.379 ; -3.379 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
;  MDOUT[3]   ; IF_clk     ; -3.508 ; -3.508 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+-------------+------------+--------+--------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+
; C6            ; C5                        ; 7.595  ; 7.595  ; Rise       ; C5                                         ;
; C7            ; C5                        ; 10.949 ; 10.949 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 12.997 ; 12.997 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 7.595  ; 7.595  ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 9.628  ; 9.628  ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 9.990  ; 9.990  ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 10.572 ; 10.572 ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 8.699  ; 8.699  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 10.775 ; 10.775 ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 9.404  ; 9.404  ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 16.086 ; 16.086 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 8.458  ; 8.458  ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 7.914  ; 7.914  ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 16.183 ; 16.183 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 8.686  ; 8.686  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 8.576  ; 8.576  ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 8.686  ; 8.686  ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 13.926 ; 13.926 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 13.557 ; 13.557 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 11.567 ; 11.567 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 11.417 ; 11.417 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 11.584 ; 11.584 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 11.577 ; 11.577 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 11.080 ; 11.080 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 11.193 ; 11.193 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 10.939 ; 10.939 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 11.576 ; 11.576 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 12.385 ; 12.385 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 13.926 ; 13.926 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 12.378 ; 12.378 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 10.984 ; 10.984 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 11.642 ; 11.642 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 12.037 ; 12.037 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 11.501 ; 11.501 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 8.336  ; 8.336  ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 7.592  ; 7.592  ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 7.579  ; 7.579  ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 8.077  ; 8.077  ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 9.980  ; 9.980  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 9.713  ; 9.713  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 9.980  ; 9.980  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 9.658  ; 9.658  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 9.301  ; 9.301  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 9.273  ; 9.273  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 9.507  ; 9.507  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 9.391  ; 9.391  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 8.900  ; 8.900  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 9.266  ; 9.266  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 9.638  ; 9.638  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 9.571  ; 9.571  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 9.572  ; 9.572  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 9.632  ; 9.632  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 9.549  ; 9.549  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 9.591  ; 9.591  ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 9.560  ; 9.560  ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 10.722 ; 10.722 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 9.179  ; 9.179  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 10.469 ;        ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 9.820  ; 9.820  ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;        ; 10.469 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 8.106  ; 8.106  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 7.375  ; 7.375  ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+
; C6            ; C5                        ; 3.580 ; 3.580 ; Rise       ; C5                                         ;
; C7            ; C5                        ; 4.850 ; 4.850 ; Rise       ; C5                                         ;
; C9            ; C5                        ; 5.437 ; 5.437 ; Rise       ; C5                                         ;
; C6            ; C5                        ; 3.580 ; 3.580 ; Fall       ; C5                                         ;
; AK_reset      ; IF_clk                    ; 4.266 ; 4.266 ; Rise       ; IF_clk                                     ;
; C13           ; IF_clk                    ; 4.344 ; 4.344 ; Rise       ; IF_clk                                     ;
; C14           ; IF_clk                    ; 4.608 ; 4.608 ; Rise       ; IF_clk                                     ;
; C21           ; IF_clk                    ; 4.014 ; 4.014 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.510 ; 3.510 ; Rise       ; IF_clk                                     ;
; CC            ; IF_clk                    ; 3.915 ; 3.915 ; Rise       ; IF_clk                                     ;
; DEBUG_LED0    ; IF_clk                    ; 4.625 ; 4.625 ; Rise       ; IF_clk                                     ;
; DEBUG_LED1    ; IF_clk                    ; 3.826 ; 3.826 ; Rise       ; IF_clk                                     ;
; DEBUG_LED2    ; IF_clk                    ; 3.691 ; 3.691 ; Rise       ; IF_clk                                     ;
; DEBUG_LED3    ; IF_clk                    ; 4.737 ; 4.737 ; Rise       ; IF_clk                                     ;
; FIFO_ADR[*]   ; IF_clk                    ; 3.872 ; 3.872 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[0]  ; IF_clk                    ; 3.872 ; 3.872 ; Rise       ; IF_clk                                     ;
;  FIFO_ADR[1]  ; IF_clk                    ; 3.940 ; 3.940 ; Rise       ; IF_clk                                     ;
; FX2_FD[*]     ; IF_clk                    ; 4.127 ; 4.127 ; Rise       ; IF_clk                                     ;
;  FX2_FD[0]    ; IF_clk                    ; 4.827 ; 4.827 ; Rise       ; IF_clk                                     ;
;  FX2_FD[1]    ; IF_clk                    ; 4.553 ; 4.553 ; Rise       ; IF_clk                                     ;
;  FX2_FD[2]    ; IF_clk                    ; 4.356 ; 4.356 ; Rise       ; IF_clk                                     ;
;  FX2_FD[3]    ; IF_clk                    ; 4.566 ; 4.566 ; Rise       ; IF_clk                                     ;
;  FX2_FD[4]    ; IF_clk                    ; 4.406 ; 4.406 ; Rise       ; IF_clk                                     ;
;  FX2_FD[5]    ; IF_clk                    ; 4.133 ; 4.133 ; Rise       ; IF_clk                                     ;
;  FX2_FD[6]    ; IF_clk                    ; 4.127 ; 4.127 ; Rise       ; IF_clk                                     ;
;  FX2_FD[7]    ; IF_clk                    ; 4.446 ; 4.446 ; Rise       ; IF_clk                                     ;
;  FX2_FD[8]    ; IF_clk                    ; 4.404 ; 4.404 ; Rise       ; IF_clk                                     ;
;  FX2_FD[9]    ; IF_clk                    ; 4.637 ; 4.637 ; Rise       ; IF_clk                                     ;
;  FX2_FD[10]   ; IF_clk                    ; 4.910 ; 4.910 ; Rise       ; IF_clk                                     ;
;  FX2_FD[11]   ; IF_clk                    ; 4.597 ; 4.597 ; Rise       ; IF_clk                                     ;
;  FX2_FD[12]   ; IF_clk                    ; 4.242 ; 4.242 ; Rise       ; IF_clk                                     ;
;  FX2_FD[13]   ; IF_clk                    ; 4.404 ; 4.404 ; Rise       ; IF_clk                                     ;
;  FX2_FD[14]   ; IF_clk                    ; 4.343 ; 4.343 ; Rise       ; IF_clk                                     ;
;  FX2_FD[15]   ; IF_clk                    ; 4.428 ; 4.428 ; Rise       ; IF_clk                                     ;
; SLOE          ; IF_clk                    ; 3.847 ; 3.847 ; Rise       ; IF_clk                                     ;
; SLRD          ; IF_clk                    ; 3.525 ; 3.525 ; Rise       ; IF_clk                                     ;
; SLWR          ; IF_clk                    ; 3.518 ; 3.518 ; Rise       ; IF_clk                                     ;
; C48_clk       ; IF_clk                    ; 3.510 ; 3.510 ; Fall       ; IF_clk                                     ;
; GPIO_OUT[*]   ; SPI_SCK                   ; 4.209 ; 4.209 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[0]  ; SPI_SCK                   ; 4.487 ; 4.487 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[1]  ; SPI_SCK                   ; 4.538 ; 4.538 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[2]  ; SPI_SCK                   ; 4.456 ; 4.456 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[3]  ; SPI_SCK                   ; 4.344 ; 4.344 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[4]  ; SPI_SCK                   ; 4.319 ; 4.319 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[5]  ; SPI_SCK                   ; 4.463 ; 4.463 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[6]  ; SPI_SCK                   ; 4.390 ; 4.390 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[7]  ; SPI_SCK                   ; 4.209 ; 4.209 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[8]  ; SPI_SCK                   ; 4.320 ; 4.320 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[9]  ; SPI_SCK                   ; 4.438 ; 4.438 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[10] ; SPI_SCK                   ; 4.390 ; 4.390 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[11] ; SPI_SCK                   ; 4.390 ; 4.390 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[12] ; SPI_SCK                   ; 4.420 ; 4.420 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[13] ; SPI_SCK                   ; 4.377 ; 4.377 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[14] ; SPI_SCK                   ; 4.404 ; 4.404 ; Rise       ; SPI_SCK                                    ;
;  GPIO_OUT[15] ; SPI_SCK                   ; 4.388 ; 4.388 ; Rise       ; SPI_SCK                                    ;
; SPI_SO        ; SPI_SCK                   ; 4.912 ; 4.912 ; Rise       ; SPI_SCK                                    ;
; C4            ; clk_lrclk_gen:clrgen|BCLK ; 4.003 ; 4.003 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ; 4.051 ;       ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C12           ; clk_lrclk_gen:clrgen|BCLK ; 4.144 ; 4.144 ; Rise       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C8            ; clk_lrclk_gen:clrgen|BCLK ;       ; 4.051 ; Fall       ; clk_lrclk_gen:clrgen|BCLK                  ;
; C19           ; IF_clk                    ; 2.651 ; 2.651 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
; C24           ; IF_clk                    ; 2.507 ; 2.507 ; Rise       ; clkmult3:cm3|altpll:altpll_component|_clk0 ;
+---------------+---------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SDOBACK    ; FX2_PE1     ; 11.342 ;    ;    ; 11.342 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SDOBACK    ; FX2_PE1     ; 5.445 ;    ;    ; 5.445 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; C5                                         ; C5                                         ; 1080     ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; C5                                         ; 1        ; 1        ; 0        ; 0        ;
; IF_clk                                     ; C5                                         ; 69       ; 0        ; 0        ; 0        ;
; C5                                         ; clk_lrclk_gen:clrgen|BCLK                  ; 181      ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; clk_lrclk_gen:clrgen|BCLK                  ; 562      ; 0        ; 0        ; 0        ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 30497    ; 0        ; 0        ; 0        ;
; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 69       ; 0        ; 0        ; 0        ;
; C5                                         ; IF_clk                                     ; 6        ; 1        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; IF_clk                                     ; 2        ; 1        ; 0        ; 0        ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk                                     ; 229      ; 0        ; 0        ; 0        ;
; IF_clk                                     ; IF_clk                                     ; 63732    ; 0        ; 0        ; 0        ;
; SPI_SCK                                    ; SPI_SCK                                    ; 377      ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; C5                                         ; C5                                         ; 1080     ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; C5                                         ; 1        ; 1        ; 0        ; 0        ;
; IF_clk                                     ; C5                                         ; 69       ; 0        ; 0        ; 0        ;
; C5                                         ; clk_lrclk_gen:clrgen|BCLK                  ; 181      ; 0        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; clk_lrclk_gen:clrgen|BCLK                  ; 562      ; 0        ; 0        ; 0        ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 30497    ; 0        ; 0        ; 0        ;
; IF_clk                                     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 69       ; 0        ; 0        ; 0        ;
; C5                                         ; IF_clk                                     ; 6        ; 1        ; 0        ; 0        ;
; clk_lrclk_gen:clrgen|BCLK                  ; IF_clk                                     ; 2        ; 1        ; 0        ; 0        ;
; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk                                     ; 229      ; 0        ; 0        ; 0        ;
; IF_clk                                     ; IF_clk                                     ; 63732    ; 0        ; 0        ; 0        ;
; SPI_SCK                                    ; SPI_SCK                                    ; 377      ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 49    ; 49   ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 178   ; 178  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 09 19:54:28 2011
Info: Command: quartus_sta Ozy_Janus -c Ozy_Janus
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Reading SDC File: 'Ozy_Janus.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {cm3|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {clkmult3:cm3|altpll:altpll_component|_clk0} {cm3|altpll_component|pll|clk[0]}
Warning: Original Global Fmax translated from QSF using derive_clocks
Info: Deriving Clocks
    Info: create_clock -period 20.833 -name IF_clk IF_clk
    Info: create_clock -period 20.833 -name C5 C5
    Info: create_clock -period 20.833 -name clk_lrclk_gen:clrgen|BCLK clk_lrclk_gen:clrgen|BCLK
    Info: create_clock -period 20.833 -name SPI_SCK SPI_SCK
Warning: Ignored filter at Ozy_Janus.sdc(32): IFCLK could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_clock at Ozy_Janus.sdc(32): Argument <targets> is not an object ID
    Info: create_clock -period "20.833 ns" \
             -name {IFCLK} {IFCLK}
Warning: Ignored filter at Ozy_Janus.sdc(38): CLK_12MHZ could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_clock at Ozy_Janus.sdc(38): Argument <targets> is not an object ID
    Info: create_clock -period "81.380 ns" \
             -name {CLK_12MHZ} {CLK_12MHZ}
Warning: Ignored filter at Ozy_Janus.sdc(44): PCLK_12MHZ could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_clock at Ozy_Janus.sdc(44): Argument <targets> is not an object ID
    Info: create_clock -period "80.000 ns" \
             -name {PCLK_12MHZ} {PCLK_12MHZ}
Warning: Ignored filter at Ozy_Janus.sdc(50): MCLK_12MHZ could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_clock at Ozy_Janus.sdc(50): Argument <targets> is not an object ID
    Info: create_clock -period "20.833 ns" \
             -name {MCLK_12MHZ} {MCLK_12MHZ}
Warning: Overwriting existing clock: SPI_SCK
Warning: Ignored filter at Ozy_Janus.sdc(62): FX2_CLK could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_clock at Ozy_Janus.sdc(62): Argument <targets> is not an object ID
    Info: create_clock -period "20.833 ns" \
             -name {FX2_CLK} {FX2_CLK}
Warning: Ignored filter at Ozy_Janus.sdc(69): BCLK could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_generated_clock at Ozy_Janus.sdc(69): Argument <targets> is not an object ID
    Info: create_generated_clock -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {BCLK} \
                       {BCLK}
Warning: Ignored create_generated_clock at Ozy_Janus.sdc(69): Argument -source is not an object ID
Warning: Ignored filter at Ozy_Janus.sdc(78): LRCLK could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_generated_clock at Ozy_Janus.sdc(78): Argument <targets> is not an object ID
    Info: create_generated_clock -divide_by 64 -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {LRCLK} \
                       {LRCLK}
Warning: Ignored create_generated_clock at Ozy_Janus.sdc(78): Argument -source is not an object ID
Warning: Ignored filter at Ozy_Janus.sdc(87): CBCLK could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_generated_clock at Ozy_Janus.sdc(87): Argument <targets> is not an object ID
    Info: create_generated_clock -divide_by 4 -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {CBCLK} \
                       {CBCLK}
Warning: Ignored create_generated_clock at Ozy_Janus.sdc(87): Argument -source is not an object ID
Warning: Ignored filter at Ozy_Janus.sdc(96): CLRCLK could not be matched with a port or pin or register or keeper or net
Warning: Ignored create_generated_clock at Ozy_Janus.sdc(96): Argument <targets> is not an object ID
    Info: create_generated_clock -divide_by 256 -multiply_by 1  \
                       -source CLK_12MHZ \
                       -name {CLRCLK} \
                       {CLRCLK}
Warning: Ignored create_generated_clock at Ozy_Janus.sdc(96): Argument -source is not an object ID
Warning: Ignored filter at Ozy_Janus.sdc(136): *dcfifo_01j1*|delayed_wrptr_g[*] could not be matched with a keeper
Warning: Ignored filter at Ozy_Janus.sdc(136): *dcfifo_01j1*|*rs_dgwp|*dffpipe5|dffe6a[*] could not be matched with a keeper
Warning: Ignored set_false_path at Ozy_Janus.sdc(136): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers {*dcfifo_01j1*|delayed_wrptr_g[*]}] -to [get_keepers {*dcfifo_01j1*|*rs_dgwp|*dffpipe5|dffe6a[*]}]
Warning: Ignored set_false_path at Ozy_Janus.sdc(136): Argument <to> is an empty collection
Warning: Ignored filter at Ozy_Janus.sdc(137): *dcfifo_01j1*|rdptr_g[*] could not be matched with a keeper
Warning: Ignored filter at Ozy_Janus.sdc(137): *dcfifo_01j1*|*ws_dgrp|*dffpipe7|dffe8a[*] could not be matched with a keeper
Warning: Ignored set_false_path at Ozy_Janus.sdc(137): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers {*dcfifo_01j1*|rdptr_g[*]}] -to [get_keepers {*dcfifo_01j1*|*ws_dgrp|*dffpipe7|dffe8a[*]}]
Warning: Ignored set_false_path at Ozy_Janus.sdc(137): Argument <to> is an empty collection
Warning: Ignored filter at Ozy_Janus.sdc(138): *dcfifo_oqj1*|delayed_wrptr_g[*] could not be matched with a keeper
Warning: Ignored filter at Ozy_Janus.sdc(138): *dcfifo_oqj1*|*rs_dgwp|*dffpipe5|dffe6a[*] could not be matched with a keeper
Warning: Ignored set_false_path at Ozy_Janus.sdc(138): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers {*dcfifo_oqj1*|delayed_wrptr_g[*]}] -to [get_keepers {*dcfifo_oqj1*|*rs_dgwp|*dffpipe5|dffe6a[*]}]
Warning: Ignored set_false_path at Ozy_Janus.sdc(138): Argument <to> is an empty collection
Warning: Ignored filter at Ozy_Janus.sdc(139): *dcfifo_oqj1*|rdptr_g[*] could not be matched with a keeper
Warning: Ignored filter at Ozy_Janus.sdc(139): *dcfifo_oqj1*|*ws_dgrp|*dffpipe7|dffe8a[*] could not be matched with a keeper
Warning: Ignored set_false_path at Ozy_Janus.sdc(139): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers {*dcfifo_oqj1*|rdptr_g[*]}] -to [get_keepers {*dcfifo_oqj1*|*ws_dgrp|*dffpipe7|dffe8a[*]}]
Warning: Ignored set_false_path at Ozy_Janus.sdc(139): Argument <to> is an empty collection
Warning: Ignored filter at Ozy_Janus.sdc(148): MCLK_12MHZ could not be matched with a clock
Warning: Ignored filter at Ozy_Janus.sdc(148): FX2_CLK could not be matched with a clock
Warning: Ignored filter at Ozy_Janus.sdc(148): PCLK_12MHZ could not be matched with a clock
Warning: Ignored filter at Ozy_Janus.sdc(148): BCLK could not be matched with a clock
Warning: Ignored filter at Ozy_Janus.sdc(148): CBCLK could not be matched with a clock
Warning: Ignored filter at Ozy_Janus.sdc(148): CLK_12MHZ could not be matched with a clock
Warning: Ignored filter at Ozy_Janus.sdc(148): CLRCLK could not be matched with a clock
Warning: Ignored filter at Ozy_Janus.sdc(148): LRCLK could not be matched with a clock
Warning: Ignored filter at Ozy_Janus.sdc(148): IFCLK could not be matched with a clock
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.633
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.633        -5.788 clkmult3:cm3|altpll:altpll_component|_clk0 
    Info:     4.984         0.000 IF_clk 
    Info:     5.099         0.000 C5 
    Info:    14.432         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info:    15.765         0.000 SPI_SCK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 C5 
    Info:     0.499         0.000 IF_clk 
    Info:     0.499         0.000 SPI_SCK 
    Info:     0.499         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info:     0.499         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 2.230
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.230         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
    Info:     7.349         0.000 IF_clk 
    Info:     9.174         0.000 C5 
    Info:     9.174         0.000 SPI_SCK 
    Info:     9.174         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.633
    Info: -to_clock [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is -0.633 (VIOLATED)
    Info: ===================================================================
    Info: From Node    : NWire_rcv:P_MIC|DB_LEN[0][0]
    Info: To Node      : NWire_rcv:P_MIC|tb_width[11]
    Info: Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: Latch Clock  : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.078      0.078  R        clock network delay
    Info:      0.382      0.304     uTco  NWire_rcv:P_MIC|DB_LEN[0][0]
    Info:      0.382      0.000 FF  CELL  P_MIC|DB_LEN[0][0]|regout
    Info:      1.098      0.716 FF    IC  P_MIC|Add4~0|dataa
    Info:      1.719      0.621 FF  CELL  P_MIC|Add4~0|cout
    Info:      1.719      0.000 FF    IC  P_MIC|Add4~2|cin
    Info:      1.805      0.086 FR  CELL  P_MIC|Add4~2|cout
    Info:      1.805      0.000 RR    IC  P_MIC|Add4~4|cin
    Info:      1.891      0.086 RF  CELL  P_MIC|Add4~4|cout
    Info:      1.891      0.000 FF    IC  P_MIC|Add4~6|cin
    Info:      1.977      0.086 FR  CELL  P_MIC|Add4~6|cout
    Info:      1.977      0.000 RR    IC  P_MIC|Add4~8|cin
    Info:      2.063      0.086 RF  CELL  P_MIC|Add4~8|cout
    Info:      2.063      0.000 FF    IC  P_MIC|Add4~10|cin
    Info:      2.253      0.190 FR  CELL  P_MIC|Add4~10|cout
    Info:      2.253      0.000 RR    IC  P_MIC|Add4~12|cin
    Info:      2.759      0.506 RR  CELL  P_MIC|Add4~12|combout
    Info:      4.224      1.465 RR    IC  P_MIC|tb_width[4]~25|dataa
    Info:      4.959      0.735 RR  CELL  P_MIC|tb_width[4]~25|cout
    Info:      4.959      0.000 RR    IC  P_MIC|tb_width[5]~27|cin
    Info:      5.045      0.086 RF  CELL  P_MIC|tb_width[5]~27|cout
    Info:      5.045      0.000 FF    IC  P_MIC|tb_width[6]~29|cin
    Info:      5.131      0.086 FR  CELL  P_MIC|tb_width[6]~29|cout
    Info:      5.131      0.000 RR    IC  P_MIC|tb_width[7]~31|cin
    Info:      5.217      0.086 RF  CELL  P_MIC|tb_width[7]~31|cout
    Info:      5.217      0.000 FF    IC  P_MIC|tb_width[8]~33|cin
    Info:      5.303      0.086 FR  CELL  P_MIC|tb_width[8]~33|cout
    Info:      5.303      0.000 RR    IC  P_MIC|tb_width[9]~35|cin
    Info:      5.389      0.086 RF  CELL  P_MIC|tb_width[9]~35|cout
    Info:      5.389      0.000 FF    IC  P_MIC|tb_width[10]~37|cin
    Info:      5.475      0.086 FR  CELL  P_MIC|tb_width[10]~37|cout
    Info:      5.475      0.000 RR    IC  P_MIC|tb_width[11]~39|cin
    Info:      5.981      0.506 RR  CELL  P_MIC|tb_width[11]~39|combout
    Info:      7.411      1.430 RR    IC  P_MIC|tb_width[11]~feeder|datad
    Info:      7.617      0.206 RR  CELL  P_MIC|tb_width[11]~feeder|combout
    Info:      7.617      0.000 RR    IC  P_MIC|tb_width[11]|datain
    Info:      7.725      0.108 RR  CELL  NWire_rcv:P_MIC|tb_width[11]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.944      6.944           latch edge time
    Info:      7.052      0.108  R        clock network delay
    Info:      7.092      0.040     uTsu  NWire_rcv:P_MIC|tb_width[11]
    Info: 
    Info: Data Arrival Time  :     7.725
    Info: Data Required Time :     7.092
    Info: Slack              :    -0.633 (VIOLATED)
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.984
    Info: -to_clock [get_clocks {IF_clk}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 4.984 
    Info: ===================================================================
    Info: From Node    : NWire_rcv:P_MIC|idata[14]
    Info: To Node      : NWire_rcv:P_MIC|DIFF_CLK.xd0[14]
    Info: Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: Latch Clock  : IF_clk
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     13.888     13.888           launch edge time
    Info:     13.982      0.094  R        clock network delay
    Info:     14.286      0.304     uTco  NWire_rcv:P_MIC|idata[14]
    Info:     14.286      0.000 RR  CELL  P_MIC|idata[14]|regout
    Info:     18.271      3.985 RR    IC  P_MIC|DIFF_CLK.xd0[14]|sdata
    Info:     18.731      0.460 RR  CELL  NWire_rcv:P_MIC|DIFF_CLK.xd0[14]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.833     20.833           latch edge time
    Info:     23.675      2.842  R        clock network delay
    Info:     23.715      0.040     uTsu  NWire_rcv:P_MIC|DIFF_CLK.xd0[14]
    Info: 
    Info: Data Arrival Time  :    18.731
    Info: Data Required Time :    23.715
    Info: Slack              :     4.984 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.099
    Info: -to_clock [get_clocks {C5}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 5.099 
    Info: ===================================================================
    Info: From Node    : clk_lrclk_gen:clrgen|BCLK
    Info: To Node      : clk_lrclk_gen:clrgen|BCLK
    Info: Launch Clock : clk_lrclk_gen:clrgen|BCLK (INVERTED)
    Info: Latch Clock  : C5
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000  F        clock network delay
    Info:     10.416      0.000 FF  CELL  clrgen|BCLK|regout
    Info:     15.312      4.896 FF    IC  clrgen|BCLK~0|datad
    Info:     15.518      0.206 FF  CELL  clrgen|BCLK~0|combout
    Info:     19.389      3.871 FF    IC  clrgen|BCLK~feeder|dataa
    Info:     20.040      0.651 FF  CELL  clrgen|BCLK~feeder|combout
    Info:     20.040      0.000 FF    IC  clrgen|BCLK|datain
    Info:     20.148      0.108 FF  CELL  clk_lrclk_gen:clrgen|BCLK
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.833     20.833           latch edge time
    Info:     25.207      4.374  R        clock network delay
    Info:     25.247      0.040     uTsu  clk_lrclk_gen:clrgen|BCLK
    Info: 
    Info: Data Arrival Time  :    20.148
    Info: Data Required Time :    25.247
    Info: Slack              :     5.099 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 14.432
    Info: -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 14.432 
    Info: ===================================================================
    Info: From Node    : clk_lrclk_gen:lrgen|Brise
    Info: To Node      : I2S_xmit:J_IQPWM|data[14]
    Info: Launch Clock : C5
    Info: Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      4.377      4.377  R        clock network delay
    Info:      4.681      0.304     uTco  clk_lrclk_gen:lrgen|Brise
    Info:      4.681      0.000 RR  CELL  lrgen|Brise|regout
    Info:      6.263      1.582 RR    IC  J_LRAudio|data~17|datab
    Info:      6.887      0.624 RR  CELL  J_LRAudio|data~17|combout
    Info:      7.946      1.059 RR    IC  J_IQPWM|data[14]|ena
    Info:      8.801      0.855 RR  CELL  I2S_xmit:J_IQPWM|data[14]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.833     20.833           latch edge time
    Info:     23.193      2.360  R        clock network delay
    Info:     23.233      0.040     uTsu  I2S_xmit:J_IQPWM|data[14]
    Info: 
    Info: Data Arrival Time  :     8.801
    Info: Data Required Time :    23.233
    Info: Slack              :    14.432 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 15.765
    Info: -to_clock [get_clocks {SPI_SCK}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 15.765 
    Info: ===================================================================
    Info: From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe
    Info: To Node      : gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1]
    Info: Launch Clock : SPI_SCK
    Info: Latch Clock  : SPI_SCK
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      4.317      4.317  R        clock network delay
    Info:      4.621      0.304     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe
    Info:      4.621      0.000 RR  CELL  gpio_controlSDR|spi_regs|sstrobe|regout
    Info:      5.757      1.136 RR    IC  gpio_controlSDR|port1reg|always0~0|dataa
    Info:      6.404      0.647 RR  CELL  gpio_controlSDR|port1reg|always0~0|combout
    Info:      6.786      0.382 RR    IC  gpio_controlSDR|port2reg|always0~0|datac
    Info:      7.156      0.370 RR  CELL  gpio_controlSDR|port2reg|always0~0|combout
    Info:      8.569      1.413 RR    IC  gpio_controlSDR|port2reg|data_reg[1]|ena
    Info:      9.424      0.855 RR  CELL  gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.833     20.833           latch edge time
    Info:     25.149      4.316  R        clock network delay
    Info:     25.189      0.040     uTsu  gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1]
    Info: 
    Info: Data Arrival Time  :     9.424
    Info: Data Required Time :    25.189
    Info: Slack              :    15.765 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info: -to_clock [get_clocks {C5}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.499 
    Info: ===================================================================
    Info: From Node    : clk_lrclk_gen:clrgen|LRCLK
    Info: To Node      : clk_lrclk_gen:clrgen|LRCLK
    Info: Launch Clock : C5
    Info: Latch Clock  : C5
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      4.393      4.393  R        clock network delay
    Info:      4.697      0.304     uTco  clk_lrclk_gen:clrgen|LRCLK
    Info:      4.697      0.000 RR  CELL  clrgen|LRCLK|regout
    Info:      4.697      0.000 RR    IC  clrgen|LRCLK~0|datac
    Info:      5.090      0.393 RR  CELL  clrgen|LRCLK~0|combout
    Info:      5.090      0.000 RR    IC  clrgen|LRCLK|datain
    Info:      5.198      0.108 RR  CELL  clk_lrclk_gen:clrgen|LRCLK
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      4.393      4.393  R        clock network delay
    Info:      4.699      0.306      uTh  clk_lrclk_gen:clrgen|LRCLK
    Info: 
    Info: Data Arrival Time  :     5.198
    Info: Data Required Time :     4.699
    Info: Slack              :     0.499 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info: -to_clock [get_clocks {IF_clk}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.499 
    Info: ===================================================================
    Info: From Node    : async_usb:usb1|FX_state~6
    Info: To Node      : async_usb:usb1|FX_state~6
    Info: Launch Clock : IF_clk
    Info: Latch Clock  : IF_clk
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.826      2.826  R        clock network delay
    Info:      3.130      0.304     uTco  async_usb:usb1|FX_state~6
    Info:      3.130      0.000 RR  CELL  usb1|FX_state~6|regout
    Info:      3.130      0.000 RR    IC  usb1|FX_state~30|datac
    Info:      3.523      0.393 RR  CELL  usb1|FX_state~30|combout
    Info:      3.523      0.000 RR    IC  usb1|FX_state~6|datain
    Info:      3.631      0.108 RR  CELL  async_usb:usb1|FX_state~6
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.826      2.826  R        clock network delay
    Info:      3.132      0.306      uTh  async_usb:usb1|FX_state~6
    Info: 
    Info: Data Arrival Time  :     3.631
    Info: Data Required Time :     3.132
    Info: Slack              :     0.499 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info: -to_clock [get_clocks {SPI_SCK}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.499 
    Info: ===================================================================
    Info: From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info: To Node      : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info: Launch Clock : SPI_SCK
    Info: Latch Clock  : SPI_SCK
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      4.322      4.322  R        clock network delay
    Info:      4.626      0.304     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info:      4.626      0.000 RR  CELL  gpio_controlSDR|spi_regs|sdata[0]|regout
    Info:      4.626      0.000 RR    IC  gpio_controlSDR|spi_regs|sdata[0]~0|datac
    Info:      5.019      0.393 RR  CELL  gpio_controlSDR|spi_regs|sdata[0]~0|combout
    Info:      5.019      0.000 RR    IC  gpio_controlSDR|spi_regs|sdata[0]|datain
    Info:      5.127      0.108 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      4.322      4.322  R        clock network delay
    Info:      4.628      0.306      uTh  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info: 
    Info: Data Arrival Time  :     5.127
    Info: Data Required Time :     4.628
    Info: Slack              :     0.499 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info: -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.499 
    Info: ===================================================================
    Info: From Node    : I2S_xmit:J_LRAudio|xmit_rdy
    Info: To Node      : I2S_xmit:J_LRAudio|xmit_rdy
    Info: Launch Clock : clk_lrclk_gen:clrgen|BCLK
    Info: Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.370      2.370  R        clock network delay
    Info:      2.674      0.304     uTco  I2S_xmit:J_LRAudio|xmit_rdy
    Info:      2.674      0.000 RR  CELL  J_LRAudio|xmit_rdy|regout
    Info:      2.674      0.000 RR    IC  J_LRAudio|xmit_rdy~1|datac
    Info:      3.067      0.393 RR  CELL  J_LRAudio|xmit_rdy~1|combout
    Info:      3.067      0.000 RR    IC  J_LRAudio|xmit_rdy|datain
    Info:      3.175      0.108 RR  CELL  I2S_xmit:J_LRAudio|xmit_rdy
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.370      2.370  R        clock network delay
    Info:      2.676      0.306      uTh  I2S_xmit:J_LRAudio|xmit_rdy
    Info: 
    Info: Data Arrival Time  :     3.175
    Info: Data Required Time :     2.676
    Info: Slack              :     0.499 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info: -to_clock [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.499 
    Info: ===================================================================
    Info: From Node    : NWire_xmit:M_LRAudio|iack
    Info: To Node      : NWire_xmit:M_LRAudio|iack
    Info: Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: Latch Clock  : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.111      0.111  R        clock network delay
    Info:      0.415      0.304     uTco  NWire_xmit:M_LRAudio|iack
    Info:      0.415      0.000 RR  CELL  M_LRAudio|iack|regout
    Info:      0.415      0.000 RR    IC  M_LRAudio|iack~1|datac
    Info:      0.808      0.393 RR  CELL  M_LRAudio|iack~1|combout
    Info:      0.808      0.000 RR    IC  M_LRAudio|iack|datain
    Info:      0.916      0.108 RR  CELL  NWire_xmit:M_LRAudio|iack
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      0.111      0.111  R        clock network delay
    Info:      0.417      0.306      uTh  NWire_xmit:M_LRAudio|iack
    Info: 
    Info: Data Arrival Time  :     0.916
    Info: Data Required Time :     0.417
    Info: Slack              :     0.499 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.230
    Info: Targets: [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 2.230 
    Info: ===================================================================
    Info: Node             : NWire_rcv:M_IQ1|DB_LEN[0][0]
    Info: Clock            : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           IF_clk
    Info:      1.130      1.130 RR  CELL  IF_clk|combout
    Info:      3.812      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info:     -2.398     -6.210 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info:     -1.482      0.916 RR    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     -1.482      0.000 RR  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info:     -0.568      0.914 RR    IC  M_IQ1|DB_LEN[0][0]|clk
    Info:      0.098      0.666 RR  CELL  NWire_rcv:M_IQ1|DB_LEN[0][0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.472      3.472           launch edge time
    Info:      3.472      0.000           source latency
    Info:      3.472      0.000           IF_clk
    Info:      4.602      1.130 RR  CELL  IF_clk|combout
    Info:      7.284      2.682 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info:      1.074     -6.210 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info:      1.990      0.916 FF    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info:      1.990      0.000 FF  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info:      2.904      0.914 FF    IC  M_IQ1|DB_LEN[0][0]|clk
    Info:      3.570      0.666 FF  CELL  NWire_rcv:M_IQ1|DB_LEN[0][0]
    Info: 
    Info: Required Width   :     1.242
    Info: Actual Width     :     3.472
    Info: Slack            :     2.230
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 7.349
    Info: Targets: [get_clocks {IF_clk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 7.349 
    Info: ===================================================================
    Info: Node             : FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info: Clock            : IF_clk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           IF_clk
    Info:      1.130      1.130 RR  CELL  IF_clk|combout
    Info:      1.266      0.136 RR    IC  IF_clk~clkctrl|inclk[0]
    Info:      1.266      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info:      2.110      0.844 RR    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info:      2.945      0.835 RR  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000           source latency
    Info:     10.416      0.000           IF_clk
    Info:     11.546      1.130 FF  CELL  IF_clk|combout
    Info:     11.682      0.136 FF    IC  IF_clk~clkctrl|inclk[0]
    Info:     11.682      0.000 FF  CELL  IF_clk~clkctrl|outclk
    Info:     12.526      0.844 FF    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info:     13.361      0.835 FF  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Required Width   :     3.067
    Info: Actual Width     :    10.416
    Info: Slack            :     7.349
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.174
    Info: Targets: [get_clocks {C5}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.174 
    Info: ===================================================================
    Info: Node             : C12_RESET.c0
    Info: Clock            : C5
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           C5
    Info:      0.985      0.985 RR  CELL  C5|combout
    Info:      2.837      1.852 RR    IC  C5~clkctrl|inclk[0]
    Info:      2.837      0.000 RR  CELL  C5~clkctrl|outclk
    Info:      3.710      0.873 RR    IC  C12_RESET.c0|clk
    Info:      4.376      0.666 RR  CELL  C12_RESET.c0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000           source latency
    Info:     10.416      0.000           C5
    Info:     11.401      0.985 FF  CELL  C5|combout
    Info:     13.253      1.852 FF    IC  C5~clkctrl|inclk[0]
    Info:     13.253      0.000 FF  CELL  C5~clkctrl|outclk
    Info:     14.126      0.873 FF    IC  C12_RESET.c0|clk
    Info:     14.792      0.666 FF  CELL  C12_RESET.c0
    Info: 
    Info: Required Width   :     1.242
    Info: Actual Width     :    10.416
    Info: Slack            :     9.174
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.174
    Info: Targets: [get_clocks {SPI_SCK}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.174 
    Info: ===================================================================
    Info: Node             : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info: Clock            : SPI_SCK
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           SPI_SCK
    Info:      0.995      0.995 RR  CELL  SPI_SCK|combout
    Info:      2.742      1.747 RR    IC  SPI_SCK~clkctrl|inclk[0]
    Info:      2.742      0.000 RR  CELL  SPI_SCK~clkctrl|outclk
    Info:      3.651      0.909 RR    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info:      4.317      0.666 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000           source latency
    Info:     10.416      0.000           SPI_SCK
    Info:     11.411      0.995 FF  CELL  SPI_SCK|combout
    Info:     13.158      1.747 FF    IC  SPI_SCK~clkctrl|inclk[0]
    Info:     13.158      0.000 FF  CELL  SPI_SCK~clkctrl|outclk
    Info:     14.067      0.909 FF    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info:     14.733      0.666 FF  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info: 
    Info: Required Width   :     1.242
    Info: Actual Width     :    10.416
    Info: Slack            :     9.174
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.174
    Info: Targets: [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.174 
    Info: ===================================================================
    Info: Node             : I2S_xmit:J_IQPWM|TLV_state~2
    Info: Clock            : clk_lrclk_gen:clrgen|BCLK
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           clk_lrclk_gen:clrgen|BCLK
    Info:      0.000      0.000 RR  CELL  clrgen|BCLK|regout
    Info:      0.817      0.817 RR    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info:      0.817      0.000 RR  CELL  clrgen|BCLK~clkctrl|outclk
    Info:      1.683      0.866 RR    IC  J_IQPWM|TLV_state~2|clk
    Info:      2.349      0.666 RR  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000           source latency
    Info:     10.416      0.000           clk_lrclk_gen:clrgen|BCLK
    Info:     10.416      0.000 FF  CELL  clrgen|BCLK|regout
    Info:     11.233      0.817 FF    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info:     11.233      0.000 FF  CELL  clrgen|BCLK~clkctrl|outclk
    Info:     12.099      0.866 FF    IC  J_IQPWM|TLV_state~2|clk
    Info:     12.765      0.666 FF  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info: 
    Info: Required Width   :     1.242
    Info: Actual Width     :    10.416
    Info: Slack            :     9.174
    Info: ===================================================================
    Info: 
Info: Analyzing Fast Model
Info: Worst-case setup slack is 4.259
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     4.259         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
    Info:     6.799         0.000 IF_clk 
    Info:     9.453         0.000 C5 
    Info:    18.392         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info:    19.101         0.000 SPI_SCK 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -0.396
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.396       -62.722 IF_clk 
    Info:     0.215         0.000 C5 
    Info:     0.215         0.000 SPI_SCK 
    Info:     0.215         0.000 clk_lrclk_gen:clrgen|BCLK 
    Info:     0.215         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 2.472
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.472         0.000 clkmult3:cm3|altpll:altpll_component|_clk0 
    Info:     8.289         0.000 IF_clk 
    Info:     9.416         0.000 C5 
    Info:     9.416         0.000 SPI_SCK 
    Info:     9.416         0.000 clk_lrclk_gen:clrgen|BCLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.259
    Info: -to_clock [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 4.259 
    Info: ===================================================================
    Info: From Node    : Tx_fifo_ctrl:TXFC|AD_state~5
    Info: To Node      : NWire_rcv:M_IQ|DIFF_CLK.ia0
    Info: Launch Clock : IF_clk
    Info: Latch Clock  : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.494      1.494  R        clock network delay
    Info:      1.635      0.141     uTco  Tx_fifo_ctrl:TXFC|AD_state~5
    Info:      1.635      0.000 RR  CELL  TXFC|AD_state~5|regout
    Info:      2.024      0.389 RR    IC  TXFC|AD_state.AD_WAIT~0|datac
    Info:      2.159      0.135 RR  CELL  TXFC|AD_state.AD_WAIT~0|combout
    Info:      2.502      0.343 RR    IC  M_IQ|DIFF_CLK.ia0~feeder|datad
    Info:      2.561      0.059 RR  CELL  M_IQ|DIFF_CLK.ia0~feeder|combout
    Info:      2.561      0.000 RR    IC  M_IQ|DIFF_CLK.ia0|datain
    Info:      2.603      0.042 RR  CELL  NWire_rcv:M_IQ|DIFF_CLK.ia0
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      6.944      6.944           latch edge time
    Info:      6.830     -0.114  R        clock network delay
    Info:      6.862      0.032     uTsu  NWire_rcv:M_IQ|DIFF_CLK.ia0
    Info: 
    Info: Data Arrival Time  :     2.603
    Info: Data Required Time :     6.862
    Info: Slack              :     4.259 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.799
    Info: -to_clock [get_clocks {IF_clk}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 6.799 
    Info: ===================================================================
    Info: From Node    : NWire_rcv:P_MIC|idata[14]
    Info: To Node      : NWire_rcv:P_MIC|DIFF_CLK.xd0[14]
    Info: Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: Latch Clock  : IF_clk
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     13.888     13.888           launch edge time
    Info:     13.782     -0.106  R        clock network delay
    Info:     13.923      0.141     uTco  NWire_rcv:P_MIC|idata[14]
    Info:     13.923      0.000 RR  CELL  P_MIC|idata[14]|regout
    Info:     15.383      1.460 RR    IC  P_MIC|DIFF_CLK.xd0[14]|sdata
    Info:     15.568      0.185 RR  CELL  NWire_rcv:P_MIC|DIFF_CLK.xd0[14]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.833     20.833           latch edge time
    Info:     22.335      1.502  R        clock network delay
    Info:     22.367      0.032     uTsu  NWire_rcv:P_MIC|DIFF_CLK.xd0[14]
    Info: 
    Info: Data Arrival Time  :    15.568
    Info: Data Required Time :    22.367
    Info: Slack              :     6.799 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.453
    Info: -to_clock [get_clocks {C5}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 9.453 
    Info: ===================================================================
    Info: From Node    : clk_lrclk_gen:clrgen|BCLK
    Info: To Node      : clk_lrclk_gen:clrgen|BCLK
    Info: Launch Clock : clk_lrclk_gen:clrgen|BCLK (INVERTED)
    Info: Latch Clock  : C5
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000  F        clock network delay
    Info:     10.416      0.000 FF  CELL  clrgen|BCLK|regout
    Info:     11.951      1.535 FF    IC  clrgen|BCLK~0|datad
    Info:     12.010      0.059 FF  CELL  clrgen|BCLK~0|combout
    Info:     13.236      1.226 FF    IC  clrgen|BCLK~feeder|dataa
    Info:     13.423      0.187 FF  CELL  clrgen|BCLK~feeder|combout
    Info:     13.423      0.000 FF    IC  clrgen|BCLK|datain
    Info:     13.465      0.042 FF  CELL  clk_lrclk_gen:clrgen|BCLK
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.833     20.833           latch edge time
    Info:     22.886      2.053  R        clock network delay
    Info:     22.918      0.032     uTsu  clk_lrclk_gen:clrgen|BCLK
    Info: 
    Info: Data Arrival Time  :    13.465
    Info: Data Required Time :    22.918
    Info: Slack              :     9.453 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.392
    Info: -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 18.392 
    Info: ===================================================================
    Info: From Node    : C12_rst
    Info: To Node      : I2S_xmit:J_LRAudio|last_data[27]
    Info: Launch Clock : C5
    Info: Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.055      2.055  R        clock network delay
    Info:      2.196      0.141     uTco  C12_rst
    Info:      2.196      0.000 RR  CELL  C12_rst|regout
    Info:      3.394      1.198 RR    IC  J_LRAudio|last_data[27]|sclr
    Info:      3.681      0.287 RF  CELL  I2S_xmit:J_LRAudio|last_data[27]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.833     20.833           latch edge time
    Info:     22.041      1.208  R        clock network delay
    Info:     22.073      0.032     uTsu  I2S_xmit:J_LRAudio|last_data[27]
    Info: 
    Info: Data Arrival Time  :     3.681
    Info: Data Required Time :    22.073
    Info: Slack              :    18.392 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 19.101
    Info: -to_clock [get_clocks {SPI_SCK}]
    Info: -setup
    Info: -stdout
Info: Path #1: Setup slack is 19.101 
    Info: ===================================================================
    Info: From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe
    Info: To Node      : gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1]
    Info: Launch Clock : SPI_SCK
    Info: Latch Clock  : SPI_SCK
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.132      2.132  R        clock network delay
    Info:      2.273      0.141     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe
    Info:      2.273      0.000 RR  CELL  gpio_controlSDR|spi_regs|sstrobe|regout
    Info:      2.656      0.383 RR    IC  gpio_controlSDR|port1reg|always0~0|dataa
    Info:      2.843      0.187 RR  CELL  gpio_controlSDR|port1reg|always0~0|combout
    Info:      2.958      0.115 RR    IC  gpio_controlSDR|port2reg|always0~0|datac
    Info:      3.093      0.135 RR  CELL  gpio_controlSDR|port2reg|always0~0|combout
    Info:      3.525      0.432 RR    IC  gpio_controlSDR|port2reg|data_reg[1]|ena
    Info:      3.898      0.373 RR  CELL  gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.833     20.833           latch edge time
    Info:     22.967      2.134  R        clock network delay
    Info:     22.999      0.032     uTsu  gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1]
    Info: 
    Info: Data Arrival Time  :     3.898
    Info: Data Required Time :    22.999
    Info: Slack              :    19.101 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (1 violated).  Worst case slack is -0.396
    Info: -to_clock [get_clocks {IF_clk}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is -0.396 (VIOLATED)
    Info: ===================================================================
    Info: From Node    : NWire_rcv:SPD|idata[2]
    Info: To Node      : NWire_rcv:SPD|DIFF_CLK.xd0[2]
    Info: Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: Latch Clock  : IF_clk
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.832     20.832           launch edge time
    Info:     20.741     -0.091  R        clock network delay
    Info:     20.882      0.141     uTco  NWire_rcv:SPD|idata[2]
    Info:     20.882      0.000 RR  CELL  SPD|idata[2]|regout
    Info:     21.881      0.999 RR    IC  SPD|DIFF_CLK.xd0[2]~feeder|datab
    Info:     22.061      0.180 RR  CELL  SPD|DIFF_CLK.xd0[2]~feeder|combout
    Info:     22.061      0.000 RR    IC  SPD|DIFF_CLK.xd0[2]|datain
    Info:     22.103      0.042 RR  CELL  NWire_rcv:SPD|DIFF_CLK.xd0[2]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     20.833     20.833           latch edge time
    Info:     22.347      1.514  R        clock network delay
    Info:     22.499      0.152      uTh  NWire_rcv:SPD|DIFF_CLK.xd0[2]
    Info: 
    Info: Data Arrival Time  :    22.103
    Info: Data Required Time :    22.499
    Info: Slack              :    -0.396 (VIOLATED)
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info: -to_clock [get_clocks {C5}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.215 
    Info: ===================================================================
    Info: From Node    : clk_lrclk_gen:clrgen|LRCLK
    Info: To Node      : clk_lrclk_gen:clrgen|LRCLK
    Info: Launch Clock : C5
    Info: Latch Clock  : C5
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.066      2.066  R        clock network delay
    Info:      2.207      0.141     uTco  clk_lrclk_gen:clrgen|LRCLK
    Info:      2.207      0.000 RR  CELL  clrgen|LRCLK|regout
    Info:      2.207      0.000 RR    IC  clrgen|LRCLK~0|datac
    Info:      2.391      0.184 RR  CELL  clrgen|LRCLK~0|combout
    Info:      2.391      0.000 RR    IC  clrgen|LRCLK|datain
    Info:      2.433      0.042 RR  CELL  clk_lrclk_gen:clrgen|LRCLK
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.066      2.066  R        clock network delay
    Info:      2.218      0.152      uTh  clk_lrclk_gen:clrgen|LRCLK
    Info: 
    Info: Data Arrival Time  :     2.433
    Info: Data Required Time :     2.218
    Info: Slack              :     0.215 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info: -to_clock [get_clocks {SPI_SCK}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.215 
    Info: ===================================================================
    Info: From Node    : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info: To Node      : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info: Launch Clock : SPI_SCK
    Info: Latch Clock  : SPI_SCK
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      2.136      2.136  R        clock network delay
    Info:      2.277      0.141     uTco  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info:      2.277      0.000 RR  CELL  gpio_controlSDR|spi_regs|sdata[0]|regout
    Info:      2.277      0.000 RR    IC  gpio_controlSDR|spi_regs|sdata[0]~0|datac
    Info:      2.461      0.184 RR  CELL  gpio_controlSDR|spi_regs|sdata[0]~0|combout
    Info:      2.461      0.000 RR    IC  gpio_controlSDR|spi_regs|sdata[0]|datain
    Info:      2.503      0.042 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      2.136      2.136  R        clock network delay
    Info:      2.288      0.152      uTh  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]
    Info: 
    Info: Data Arrival Time  :     2.503
    Info: Data Required Time :     2.288
    Info: Slack              :     0.215 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info: -to_clock [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.215 
    Info: ===================================================================
    Info: From Node    : I2S_xmit:J_LRAudio|xmit_rdy
    Info: To Node      : I2S_xmit:J_LRAudio|xmit_rdy
    Info: Launch Clock : clk_lrclk_gen:clrgen|BCLK
    Info: Latch Clock  : clk_lrclk_gen:clrgen|BCLK
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      1.171      1.171  R        clock network delay
    Info:      1.312      0.141     uTco  I2S_xmit:J_LRAudio|xmit_rdy
    Info:      1.312      0.000 RR  CELL  J_LRAudio|xmit_rdy|regout
    Info:      1.312      0.000 RR    IC  J_LRAudio|xmit_rdy~1|datac
    Info:      1.496      0.184 RR  CELL  J_LRAudio|xmit_rdy~1|combout
    Info:      1.496      0.000 RR    IC  J_LRAudio|xmit_rdy|datain
    Info:      1.538      0.042 RR  CELL  I2S_xmit:J_LRAudio|xmit_rdy
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:      1.171      1.171  R        clock network delay
    Info:      1.323      0.152      uTh  I2S_xmit:J_LRAudio|xmit_rdy
    Info: 
    Info: Data Arrival Time  :     1.538
    Info: Data Required Time :     1.323
    Info: Slack              :     0.215 
    Info: ===================================================================
    Info: 
Info: Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info: -to_clock [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info: -hold
    Info: -stdout
Info: Path #1: Hold slack is 0.215 
    Info: ===================================================================
    Info: From Node    : NWire_xmit:M_LRAudio|iack
    Info: To Node      : NWire_xmit:M_LRAudio|iack
    Info: Launch Clock : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: Latch Clock  : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:     -0.092     -0.092  R        clock network delay
    Info:      0.049      0.141     uTco  NWire_xmit:M_LRAudio|iack
    Info:      0.049      0.000 RR  CELL  M_LRAudio|iack|regout
    Info:      0.049      0.000 RR    IC  M_LRAudio|iack~1|datac
    Info:      0.233      0.184 RR  CELL  M_LRAudio|iack~1|combout
    Info:      0.233      0.000 RR    IC  M_LRAudio|iack|datain
    Info:      0.275      0.042 RR  CELL  NWire_xmit:M_LRAudio|iack
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           latch edge time
    Info:     -0.092     -0.092  R        clock network delay
    Info:      0.060      0.152      uTh  NWire_xmit:M_LRAudio|iack
    Info: 
    Info: Data Arrival Time  :     0.275
    Info: Data Required Time :     0.060
    Info: Slack              :     0.215 
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.472
    Info: Targets: [get_clocks {clkmult3:cm3|altpll:altpll_component|_clk0}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 2.472 
    Info: ===================================================================
    Info: Node             : NWire_rcv:M_IQ1|DB_LEN[0][0]
    Info: Clock            : clkmult3:cm3|altpll:altpll_component|_clk0
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           IF_clk
    Info:      0.601      0.601 RR  CELL  IF_clk|combout
    Info:      2.095      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info:     -1.449     -3.544 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info:     -0.937      0.512 RR    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info:     -0.937      0.000 RR  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info:     -0.426      0.511 RR    IC  M_IQ1|DB_LEN[0][0]|clk
    Info:     -0.104      0.322 RR  CELL  NWire_rcv:M_IQ1|DB_LEN[0][0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      3.472      3.472           launch edge time
    Info:      3.472      0.000           source latency
    Info:      3.472      0.000           IF_clk
    Info:      4.073      0.601 RR  CELL  IF_clk|combout
    Info:      5.567      1.494 RR    IC  cm3|altpll_component|pll|inclk[0]
    Info:      2.023     -3.544 RR  CELL  cm3|altpll_component|pll|clk[0]
    Info:      2.535      0.512 FF    IC  cm3|altpll_component|_clk0~clkctrl|inclk[0]
    Info:      2.535      0.000 FF  CELL  cm3|altpll_component|_clk0~clkctrl|outclk
    Info:      3.046      0.511 FF    IC  M_IQ1|DB_LEN[0][0]|clk
    Info:      3.368      0.322 FF  CELL  NWire_rcv:M_IQ1|DB_LEN[0][0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :     3.472
    Info: Slack            :     2.472
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 8.289
    Info: Targets: [get_clocks {IF_clk}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 8.289 
    Info: ===================================================================
    Info: Node             : FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info: Clock            : IF_clk
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           IF_clk
    Info:      0.601      0.601 RR  CELL  IF_clk|combout
    Info:      0.671      0.070 RR    IC  IF_clk~clkctrl|inclk[0]
    Info:      0.671      0.000 RR  CELL  IF_clk~clkctrl|outclk
    Info:      1.140      0.469 RR    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info:      1.567      0.427 RR  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000           source latency
    Info:     10.416      0.000           IF_clk
    Info:     11.017      0.601 FF  CELL  IF_clk|combout
    Info:     11.087      0.070 FF    IC  IF_clk~clkctrl|inclk[0]
    Info:     11.087      0.000 FF  CELL  IF_clk~clkctrl|outclk
    Info:     11.556      0.469 FF    IC  RXF|mem_rtl_0|auto_generated|ram_block1a0|clk0
    Info:     11.983      0.427 FF  CELL  FIFO:RXF|altsyncram:mem_rtl_0|altsyncram_c1h1:auto_generated|ram_block1a0~porta_address_reg0
    Info: 
    Info: Required Width   :     2.127
    Info: Actual Width     :    10.416
    Info: Slack            :     8.289
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.416
    Info: Targets: [get_clocks {C5}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.416 
    Info: ===================================================================
    Info: Node             : C12_RESET.c0
    Info: Clock            : C5
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           C5
    Info:      0.514      0.514 RR  CELL  C5|combout
    Info:      1.268      0.754 RR    IC  C5~clkctrl|inclk[0]
    Info:      1.268      0.000 RR  CELL  C5~clkctrl|outclk
    Info:      1.733      0.465 RR    IC  C12_RESET.c0|clk
    Info:      2.055      0.322 RR  CELL  C12_RESET.c0
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000           source latency
    Info:     10.416      0.000           C5
    Info:     10.930      0.514 FF  CELL  C5|combout
    Info:     11.684      0.754 FF    IC  C5~clkctrl|inclk[0]
    Info:     11.684      0.000 FF  CELL  C5~clkctrl|outclk
    Info:     12.149      0.465 FF    IC  C12_RESET.c0|clk
    Info:     12.471      0.322 FF  CELL  C12_RESET.c0
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.416
    Info: Slack            :     9.416
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.416
    Info: Targets: [get_clocks {SPI_SCK}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.416 
    Info: ===================================================================
    Info: Node             : gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info: Clock            : SPI_SCK
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           SPI_SCK
    Info:      0.524      0.524 RR  CELL  SPI_SCK|combout
    Info:      1.305      0.781 RR    IC  SPI_SCK~clkctrl|inclk[0]
    Info:      1.305      0.000 RR  CELL  SPI_SCK~clkctrl|outclk
    Info:      1.810      0.505 RR    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info:      2.132      0.322 RR  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000           source latency
    Info:     10.416      0.000           SPI_SCK
    Info:     10.940      0.524 FF  CELL  SPI_SCK|combout
    Info:     11.721      0.781 FF    IC  SPI_SCK~clkctrl|inclk[0]
    Info:     11.721      0.000 FF  CELL  SPI_SCK~clkctrl|outclk
    Info:     12.226      0.505 FF    IC  gpio_controlSDR|spi_regs|BitCounter[0]|clk
    Info:     12.548      0.322 FF  CELL  gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0]
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.416
    Info: Slack            :     9.416
    Info: ===================================================================
    Info: 
Info: Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.416
    Info: Targets: [get_clocks {clk_lrclk_gen:clrgen|BCLK}]
    Info: -nworst: 1
    Info: -detail: full_path
Info: Path #1: slack is 9.416 
    Info: ===================================================================
    Info: Node             : I2S_xmit:J_IQPWM|TLV_state~2
    Info: Clock            : clk_lrclk_gen:clrgen|BCLK
    Info: Type             : High Pulse Width
    Info: 
    Info: Late Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      0.000      0.000           source latency
    Info:      0.000      0.000           clk_lrclk_gen:clrgen|BCLK
    Info:      0.000      0.000 RR  CELL  clrgen|BCLK|regout
    Info:      0.370      0.370 RR    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info:      0.370      0.000 RR  CELL  clrgen|BCLK~clkctrl|outclk
    Info:      0.832      0.462 RR    IC  J_IQPWM|TLV_state~2|clk
    Info:      1.154      0.322 RR  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info: 
    Info: Early Clock Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     10.416     10.416           launch edge time
    Info:     10.416      0.000           source latency
    Info:     10.416      0.000           clk_lrclk_gen:clrgen|BCLK
    Info:     10.416      0.000 FF  CELL  clrgen|BCLK|regout
    Info:     10.786      0.370 FF    IC  clrgen|BCLK~clkctrl|inclk[0]
    Info:     10.786      0.000 FF  CELL  clrgen|BCLK~clkctrl|outclk
    Info:     11.248      0.462 FF    IC  J_IQPWM|TLV_state~2|clk
    Info:     11.570      0.322 FF  CELL  I2S_xmit:J_IQPWM|TLV_state~2
    Info: 
    Info: Required Width   :     1.000
    Info: Actual Width     :    10.416
    Info: Slack            :     9.416
    Info: ===================================================================
    Info: 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 52 warnings
    Info: Peak virtual memory: 244 megabytes
    Info: Processing ended: Wed Nov 09 19:54:34 2011
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


