[{"name":"沈耀明","email":"ymshen@ntut.edu.tw","latestUpdate":"2008-04-09 17:35:11","objective":"瞭解組合邏輯與序向邏輯電路之分析，設計及簡化之方法，內容包含：\n１.數系：數位系統所使用之各種數系及其轉換之方法\n２.布氏代數：了解布氏代數的基本運算法和定律，及認識基本邏輯   及邏輯閘\n３.布氏代數之簡化：介紹各種布氏代數之簡化方法\n４.組合邏輯：據布氏代數及邏輯閘，計分析各種組合邏輯電路\n５.可程式邏輯陣列：介紹ＰＬＡ，ＰＡＬ，ＦＰＧＡ等之設計方法\n６.正反器：介紹各種正反器電路及了解其基特性\n７.同步與非同步序向電路：介紹各種同步與非同步序向電路分析與   設計之方法\n８.遞迴網路：介紹遞迴網路之設計方法\n９.ＶＨＤＬ：介紹如何使用ＶＨＤＬ語言設計數位電路","schedule":"週次　　日期　　進     度　　\n一　　2/18　　課程介紹\n二　　2/25　　Ch1 Basic Principles of Digital Systems\n三　　3/3　　Ch2 Logic Functions and Gates\n四　　3/10　　Ch3 Boolean Algebra and Combinational Logic(a)\n五　　3/17　　Ch3 Boolean Algebra and Combinational Logic(b)\n六　　3/24　　Ch5 Introduction to VHDL(a)\n七　　3/31　　Ch5 Introduction to VHDL(b)　　\n八　　4/7　　Ch6 Combinational Logic Functions (a)\n九　　4/14　　Ch6 Combinational Logic Functions (b)\n十　　4/21　　期中考\n十一　　4/28　　Ch7 Digital Arithmetic and Arithmetic Circuits\n十二　　5/5　　Ch8 Introduction to Sequential Logic(a)\n十三　　5/12　　Ch8 Introduction to Sequential Logic(b)\n十四　　5/19　　Ch9 Counters and Shift Registers (a)\n十五　　5/26　　Ch9 Counters and Shift Registers (b)\n十六　　6/2　　Ch10 State Machine Design\n十七　　6/9　　Ch11 Logic Gate Circuitry\n十八　　6/16　　期末考","scorePolicy":"項  目　　百分比　　說明\n作業　　20%　　每次滿分100分, 每遲交一天扣10分.抄襲0分計.\n期中考　　30%　　滿分100分, 除公, 病假外不得補考, 病假需醫院證明.\n期末考　　40%　　滿分100分, 除公, 病假外不得補考, 病假需醫院證明.\n平時成績　　±10%　　為了提供良好的學習環境, 培養同學守法習慣及訓練同學\n                  團隊合作精神, 本部份的成績有可能是負分:\n                  1.缺課一次扣1分, 遲到或早退20分鐘以上扣0.5分.\n                  2.影響教室秩序者扣1分, 不聽勸阻者可連續處分.\n                  3 當天未被扣分者得0.5分.\n                  4 認真學習者, 隨時加分.\n                  5 本部份的成績最高+10分, 最低-10分.\n合計　　100%　　\n","materials":"Digital Design with CPLD     Applications and VHDL, 2E \n出版社:Thomson Delmar\n作者: Dueck\n","foreignLanguageTextbooks":false}]
