Timing Analyzer report for SAR
Thu Jun 13 20:32:08 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'control'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'
 15. Slow 1200mV 85C Model Hold: 'control'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'control'
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 28. Slow 1200mV 0C Model Hold: 'control'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'control'
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 40. Fast 1200mV 0C Model Hold: 'control'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SAR                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.1%      ;
;     Processor 3            ;   5.6%      ;
;     Processor 4            ;   5.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; clock_divider:inst4|counter[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|counter[0] } ;
; control                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control }                        ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 213.72 MHz ; 213.72 MHz      ; clk                            ;                                                               ;
; 278.01 MHz ; 278.01 MHz      ; clock_divider:inst4|counter[0] ;                                                               ;
; 758.73 MHz ; 250.0 MHz       ; control                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; control                        ; -5.609 ; -43.500       ;
; clk                            ; -3.679 ; -329.603      ;
; clock_divider:inst4|counter[0] ; -2.597 ; -52.375       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; control                        ; 0.251 ; 0.000         ;
; clk                            ; 0.357 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.382 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -155.872      ;
; control                        ; -3.000 ; -11.000       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -28.000       ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control'                                                                                                                ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; -5.609 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 5.134      ;
; -5.583 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 5.109      ;
; -5.568 ; sar:inst|b[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 5.093      ;
; -5.558 ; sar:inst|b[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 5.084      ;
; -5.509 ; sar:inst|b[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 5.034      ;
; -5.506 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 5.031      ;
; -5.496 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 5.021      ;
; -5.486 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 5.012      ;
; -5.467 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.992      ;
; -5.465 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.990      ;
; -5.461 ; sar:inst|b[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.987      ;
; -5.446 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.961     ; 4.970      ;
; -5.441 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.967      ;
; -5.439 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.965      ;
; -5.426 ; sar:inst|b[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.951      ;
; -5.424 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.949      ;
; -5.416 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.942      ;
; -5.414 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.940      ;
; -5.410 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.935      ;
; -5.407 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.932      ;
; -5.403 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.929      ;
; -5.399 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.924      ;
; -5.387 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.913      ;
; -5.378 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.903      ;
; -5.378 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.904      ;
; -5.375 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.900      ;
; -5.371 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.897      ;
; -5.367 ; sar:inst|b[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.892      ;
; -5.365 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.890      ;
; -5.364 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.889      ;
; -5.362 ; sar:inst|b[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.888      ;
; -5.362 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.887      ;
; -5.358 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.883      ;
; -5.352 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.877      ;
; -5.346 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.872      ;
; -5.332 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.858      ;
; -5.298 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.823      ;
; -5.295 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.820      ;
; -5.291 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.817      ;
; -5.287 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.812      ;
; -5.285 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.810      ;
; -5.268 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.794      ;
; -5.266 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.792      ;
; -5.250 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.776      ;
; -5.246 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.771      ;
; -5.195 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.720      ;
; -5.188 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.714      ;
; -5.145 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.671      ;
; -5.124 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.650      ;
; -5.122 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.648      ;
; -5.121 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.647      ;
; -5.106 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.632      ;
; -5.048 ; sar:inst|b[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.573      ;
; -5.045 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.570      ;
; -5.033 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.559      ;
; -5.026 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.552      ;
; -5.010 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.536      ;
; -5.008 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.534      ;
; -5.003 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.529      ;
; -4.994 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.961     ; 4.518      ;
; -4.989 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.515      ;
; -4.982 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.507      ;
; -4.972 ; sar:inst|a[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.497      ;
; -4.957 ; sar:inst|b[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.482      ;
; -4.941 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.466      ;
; -4.786 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.312      ;
; -4.780 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.305      ;
; -4.761 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.287      ;
; -4.760 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.286      ;
; -4.743 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.268      ;
; -4.736 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.262      ;
; -4.682 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.961     ; 4.206      ;
; -4.670 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.195      ;
; -4.668 ; sar:inst|a[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.193      ;
; -4.650 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.175      ;
; -4.627 ; sar:inst|b[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 4.152      ;
; -4.616 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 4.142      ;
; -4.447 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 3.972      ;
; -4.431 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 3.956      ;
; -4.307 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 3.833      ;
; -4.293 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 3.819      ;
; -4.283 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 3.809      ;
; -4.249 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 3.774      ;
; -4.240 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.960     ; 3.765      ;
; -4.101 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 3.627      ;
; -4.086 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.959     ; 3.612      ;
; -4.008 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.966     ; 3.527      ;
; -3.814 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.966     ; 3.333      ;
; -3.786 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.966     ; 3.305      ;
; -3.576 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.966     ; 3.095      ;
; -3.569 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.966     ; 3.088      ;
; -3.506 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.966     ; 3.025      ;
; -3.374 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.966     ; 2.893      ;
; -3.278 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.966     ; 2.797      ;
; -0.159 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 0.500        ; 4.519      ; 5.173      ;
; -0.108 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.500        ; 4.519      ; 5.122      ;
; -0.091 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; 0.500        ; 4.519      ; 5.105      ;
; -0.084 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.500        ; 4.519      ; 5.098      ;
; -0.053 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 1.000        ; 4.519      ; 5.567      ;
; -0.040 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.500        ; 4.519      ; 5.054      ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.679 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.814      ;
; -3.677 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.812      ;
; -3.631 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.487     ; 4.139      ;
; -3.551 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.234      ; 4.780      ;
; -3.548 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.234      ; 4.777      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.541 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.469      ; 5.005      ;
; -3.522 ; latch_sync:inst20|counter[0]                                                     ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.427     ; 4.090      ;
; -3.519 ; latch_sync:inst20|counter[0]                                                     ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.427     ; 4.087      ;
; -3.493 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.349     ; 4.139      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[0]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[5]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[1]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[2]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[3]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[4]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[6]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[7]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[8]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[9]   ; clk          ; clk         ; 1.000        ; 0.141      ; 4.608      ;
; -3.458 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.593      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.591      ;
; -3.453 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.234      ; 4.682      ;
; -3.450 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.234      ; 4.679      ;
; -3.443 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.578      ;
; -3.440 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.234      ; 4.669      ;
; -3.440 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.575      ;
; -3.438 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.234      ; 4.667      ;
; -3.421 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|flag          ; clk          ; clk         ; 1.000        ; 0.140      ; 4.556      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.403 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.677     ; 3.721      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.400 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.527     ; 3.868      ;
; -3.390 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.525      ;
; -3.388 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[14]   ; clk          ; clk         ; 1.000        ; 0.140      ; 4.523      ;
; -3.388 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[15]   ; clk          ; clk         ; 1.000        ; 0.140      ; 4.523      ;
; -3.388 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.523      ;
; -3.387 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[13]   ; clk          ; clk         ; 1.000        ; 0.140      ; 4.522      ;
; -3.386 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[12]   ; clk          ; clk         ; 1.000        ; 0.140      ; 4.521      ;
; -3.368 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.503      ;
; -3.365 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.500      ;
; -3.357 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.492      ;
; -3.354 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.489      ;
; -3.345 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[13] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.480      ;
; -3.342 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[13] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.477      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.328 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.886      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.320 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.469      ; 4.784      ;
; -3.316 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.451      ;
; -3.314 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.140      ; 4.449      ;
; -3.306 ; clock_divider:inst4|counter[5]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.234      ; 4.535      ;
; -3.304 ; clock_divider:inst4|counter[5]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.234      ; 4.533      ;
; -3.303 ; clock_divider:inst4|counter[1]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.035      ; 4.333      ;
; -3.302 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.563      ; 4.860      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                     ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.597 ; sar:inst|b[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.531      ;
; -2.595 ; sar:inst|a[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.527      ;
; -2.594 ; sar:inst|a[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.528      ;
; -2.590 ; sar:inst|a[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.525      ;
; -2.586 ; sar:inst|a[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.520      ;
; -2.578 ; sar:inst|a[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.510      ;
; -2.576 ; sar:inst|a[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.508      ;
; -2.569 ; sar:inst|a[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.501      ;
; -2.569 ; sar:inst|a[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.502      ;
; -2.565 ; sar:inst|b[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.500      ;
; -2.554 ; sar:inst|b[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.486      ;
; -2.552 ; sar:inst|a[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.485      ;
; -2.550 ; sar:inst|a[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.483      ;
; -2.545 ; sar:inst|b[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.479      ;
; -2.544 ; sar:inst|b[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.477      ;
; -2.543 ; sar:inst|a[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.476      ;
; -2.541 ; sar:inst|b[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.475      ;
; -2.538 ; sar:inst|a[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.472      ;
; -2.538 ; sar:inst|a[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.472      ;
; -2.537 ; sar:inst|b[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.469      ;
; -2.535 ; sar:inst|b[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.467      ;
; -2.534 ; sar:inst|a[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.469      ;
; -2.532 ; sar:inst|a[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.466      ;
; -2.530 ; sar:inst|a[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.464      ;
; -2.528 ; sar:inst|b[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.460      ;
; -2.527 ; sar:inst|b[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.460      ;
; -2.525 ; sar:inst|b[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.458      ;
; -2.519 ; sar:inst|a[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.452      ;
; -2.518 ; sar:inst|b[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.451      ;
; -2.513 ; sar:inst|a[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.446      ;
; -2.512 ; sar:inst|a[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.447      ;
; -2.509 ; sar:inst|b[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.444      ;
; -2.506 ; sar:inst|a[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.441      ;
; -2.497 ; sar:inst|b[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.431      ;
; -2.495 ; sar:inst|b[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.427      ;
; -2.492 ; sar:inst|a[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.424      ;
; -2.491 ; sar:inst|b[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.425      ;
; -2.489 ; sar:inst|b[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.423      ;
; -2.487 ; sar:inst|b[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.422      ;
; -2.481 ; sar:inst|b[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.416      ;
; -2.472 ; sar:inst|a[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.406      ;
; -2.471 ; sar:inst|b[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.403      ;
; -2.468 ; sar:inst|a[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.400      ;
; -2.468 ; sar:inst|a[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.400      ;
; -2.467 ; sar:inst|b[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.399      ;
; -2.466 ; sar:inst|a[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.398      ;
; -2.465 ; sar:inst|b[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.397      ;
; -2.464 ; sar:inst|a[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.397      ;
; -2.463 ; sar:inst|a[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.395      ;
; -2.462 ; sar:inst|a[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.394      ;
; -2.460 ; sar:inst|a[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.392      ;
; -2.457 ; sar:inst|b[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.389      ;
; -2.456 ; sar:inst|a[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.388      ;
; -2.439 ; sar:inst|b[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.372      ;
; -2.438 ; sar:inst|b[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.372      ;
; -2.435 ; sar:inst|a[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.369      ;
; -2.432 ; sar:inst|b[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.366      ;
; -2.429 ; sar:inst|a[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.363      ;
; -2.425 ; sar:inst|a[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.359      ;
; -2.419 ; sar:inst|a[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.353      ;
; -2.419 ; sar:inst|b[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.351      ;
; -2.416 ; sar:inst|a[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.350      ;
; -2.346 ; sar:inst|b[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.280      ;
; -2.343 ; sar:inst|a[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.277      ;
; -2.339 ; sar:inst|a[0] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.274      ;
; -2.332 ; sar:inst|b[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.266      ;
; -2.332 ; sar:inst|a[3] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.267      ;
; -2.329 ; sar:inst|a[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.263      ;
; -2.325 ; sar:inst|a[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.260      ;
; -2.321 ; sar:inst|a[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.255      ;
; -2.318 ; sar:inst|b[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.252      ;
; -2.315 ; sar:inst|a[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.249      ;
; -2.314 ; sar:inst|b[0] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.249      ;
; -2.311 ; sar:inst|a[0] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.246      ;
; -2.309 ; sar:inst|b[3] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.244      ;
; -2.308 ; sar:inst|b[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.243      ;
; -2.300 ; sar:inst|b[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.235      ;
; -2.299 ; sar:inst|b[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.232      ;
; -2.292 ; sar:inst|b[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.225      ;
; -2.286 ; sar:inst|b[0] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.221      ;
; -2.280 ; sar:inst|b[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.214      ;
; -2.276 ; sar:inst|a[3] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.211      ;
; -2.268 ; sar:inst|b[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.202      ;
; -2.262 ; sar:inst|b[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.061     ; 3.196      ;
; -2.261 ; sar:inst|b[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.196      ;
; -2.255 ; sar:inst|b[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.190      ;
; -2.253 ; sar:inst|b[3] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.188      ;
; -2.252 ; sar:inst|b[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.187      ;
; -2.235 ; sar:inst|a[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.168      ;
; -2.228 ; sar:inst|a[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.161      ;
; -2.217 ; sar:inst|b[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.150      ;
; -2.213 ; sar:inst|a[5] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.148      ;
; -2.210 ; sar:inst|b[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.143      ;
; -2.206 ; sar:inst|a[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.139      ;
; -2.197 ; sar:inst|a[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.132      ;
; -2.191 ; sar:inst|a[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.126      ;
; -2.190 ; sar:inst|b[5] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.125      ;
; -2.183 ; sar:inst|b[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.116      ;
; -2.180 ; sar:inst|a[6] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.113      ;
; -2.179 ; sar:inst|b[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.060     ; 3.114      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control'                                                                                                                ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.251 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; 0.000        ; 4.704      ; 5.112      ;
; 0.265 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; 0.000        ; 4.704      ; 5.126      ;
; 0.283 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 0.000        ; 4.704      ; 5.144      ;
; 0.307 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.000        ; 4.704      ; 5.168      ;
; 0.339 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.000        ; 4.704      ; 5.200      ;
; 0.376 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; 0.000        ; 4.704      ; 5.237      ;
; 0.385 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.000        ; 4.704      ; 5.246      ;
; 0.386 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; -0.500       ; 4.704      ; 4.767      ;
; 0.400 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; -0.500       ; 4.704      ; 4.781      ;
; 0.401 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 0.000        ; 4.704      ; 5.262      ;
; 0.459 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; -0.500       ; 4.704      ; 4.840      ;
; 0.466 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; -0.500       ; 4.704      ; 4.847      ;
; 0.498 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; -0.500       ; 4.704      ; 4.879      ;
; 0.510 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; -0.500       ; 4.704      ; 4.891      ;
; 0.526 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; -0.500       ; 4.704      ; 4.907      ;
; 0.567 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; -0.500       ; 4.704      ; 4.948      ;
; 3.311 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 2.575      ;
; 3.364 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 2.628      ;
; 3.407 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.428     ; 2.666      ;
; 3.475 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 2.739      ;
; 3.512 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.428     ; 2.771      ;
; 3.585 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.428     ; 2.844      ;
; 3.625 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 2.891      ;
; 3.626 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.428     ; 2.885      ;
; 3.635 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 2.901      ;
; 3.636 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 2.900      ;
; 3.683 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 2.947      ;
; 3.695 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.428     ; 2.954      ;
; 3.709 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 2.973      ;
; 3.727 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 2.991      ;
; 3.757 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.023      ;
; 3.775 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.039      ;
; 3.778 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.044      ;
; 3.789 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.428     ; 3.048      ;
; 3.830 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.096      ;
; 3.831 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.095      ;
; 3.845 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.428     ; 3.104      ;
; 3.851 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.115      ;
; 3.869 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.133      ;
; 3.871 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.137      ;
; 3.900 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.164      ;
; 3.924 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.188      ;
; 3.941 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.207      ;
; 3.944 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.210      ;
; 3.961 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.225      ;
; 3.962 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.226      ;
; 3.972 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.238      ;
; 3.981 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.247      ;
; 3.997 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.261      ;
; 3.999 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.263      ;
; 4.004 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.270      ;
; 4.010 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.276      ;
; 4.034 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.300      ;
; 4.035 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.299      ;
; 4.060 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.428     ; 3.319      ;
; 4.063 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.327      ;
; 4.071 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.337      ;
; 4.083 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.349      ;
; 4.101 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.365      ;
; 4.107 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.373      ;
; 4.126 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.392      ;
; 4.131 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.395      ;
; 4.134 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.400      ;
; 4.148 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.412      ;
; 4.149 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.415      ;
; 4.166 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.432      ;
; 4.173 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.439      ;
; 4.191 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.455      ;
; 4.196 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.462      ;
; 4.202 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.466      ;
; 4.224 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.490      ;
; 4.233 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.499      ;
; 4.247 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.513      ;
; 4.252 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.518      ;
; 4.252 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.516      ;
; 4.269 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.533      ;
; 4.272 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.538      ;
; 4.317 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.583      ;
; 4.336 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.600      ;
; 4.357 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.623      ;
; 4.365 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.631      ;
; 4.370 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.636      ;
; 4.453 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.719      ;
; 4.454 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.720      ;
; 4.466 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.730      ;
; 4.470 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.736      ;
; 4.475 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.739      ;
; 4.479 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.745      ;
; 4.486 ; sar:inst|b[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.750      ;
; 4.492 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.756      ;
; 4.496 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.760      ;
; 4.500 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.764      ;
; 4.511 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.777      ;
; 4.523 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.787      ;
; 4.532 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.796      ;
; 4.538 ; sar:inst|a[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.802      ;
; 4.572 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.838      ;
; 4.577 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.421     ; 3.843      ;
; 4.585 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.849      ;
; 4.593 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.423     ; 3.857      ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.357 ; latch_sync:inst20|counter[5]    ; latch_sync:inst20|counter[5]    ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; latch_sync:inst20|counter[2]    ; latch_sync:inst20|counter[2]    ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; latch_sync:inst20|counter[6]    ; latch_sync:inst20|counter[6]    ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; latch_sync:inst20|flag          ; latch_sync:inst20|flag          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.364 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.583      ;
; 0.377 ; rochi_start:inst22|counter[20]  ; rochi_start:inst22|counter[20]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.610      ;
; 0.390 ; divide78:inst1|cnt[24]          ; divide78:inst1|cnt[24]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.474 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.693      ;
; 0.476 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.695      ;
; 0.501 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.404      ; 1.062      ;
; 0.542 ; rochi_start:inst22|counter[13]  ; rochi_start:inst22|counter[13]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.775      ;
; 0.542 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.761      ;
; 0.542 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.761      ;
; 0.542 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.761      ;
; 0.542 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.761      ;
; 0.542 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.761      ;
; 0.542 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.761      ;
; 0.542 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.833      ; 2.761      ;
; 0.543 ; rochi_start:inst22|counter[15]  ; rochi_start:inst22|counter[15]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.776      ;
; 0.544 ; rochi_start:inst22|counter[11]  ; rochi_start:inst22|counter[11]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.544 ; rochi_start:inst22|counter[10]  ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.545 ; rochi_start:inst22|counter[16]  ; rochi_start:inst22|counter[16]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.778      ;
; 0.546 ; rochi_start:inst22|counter[12]  ; rochi_start:inst22|counter[12]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.779      ;
; 0.547 ; rochi_start:inst22|counter[17]  ; rochi_start:inst22|counter[17]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.547 ; rochi_start:inst22|counter[19]  ; rochi_start:inst22|counter[19]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.547 ; rochi_start:inst22|counter[14]  ; rochi_start:inst22|counter[14]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.548 ; rochi_start:inst22|counter[18]  ; rochi_start:inst22|counter[18]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.781      ;
; 0.556 ; divide78:inst1|cnt[15]          ; divide78:inst1|cnt[15]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.557 ; divide78:inst1|cnt[11]          ; divide78:inst1|cnt[11]          ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.558 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.989      ; 2.933      ;
; 0.559 ; rochi_start:inst22|counter[1]   ; rochi_start:inst22|counter[1]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.779      ;
; 0.561 ; divide78:inst1|cnt[19]          ; divide78:inst1|cnt[19]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; divide78:inst1|cnt[21]          ; divide78:inst1|cnt[21]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; divide78:inst1|cnt[20]          ; divide78:inst1|cnt[20]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.567 ; rochi_start:inst22|counter[7]   ; rochi_start:inst22|counter[7]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[9]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.787      ;
; 0.568 ; rochi_start:inst22|counter[5]   ; rochi_start:inst22|counter[5]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; divide78:inst1|cnt[9]           ; divide78:inst1|cnt[9]           ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; divide78:inst1|cnt[7]           ; divide78:inst1|cnt[7]           ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; divide78:inst1|cnt[1]           ; divide78:inst1|cnt[1]           ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; divide78:inst1|cnt[13]          ; divide78:inst1|cnt[13]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; divide78:inst1|cnt[23]          ; divide78:inst1|cnt[23]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; divide78:inst1|cnt[12]          ; divide78:inst1|cnt[12]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; divide78:inst1|cnt[5]           ; divide78:inst1|cnt[5]           ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; rochi_start:inst22|counter[6]   ; rochi_start:inst22|counter[6]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; divide78:inst1|cnt[10]          ; divide78:inst1|cnt[10]          ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; divide78:inst1|cnt[14]          ; divide78:inst1|cnt[14]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; rochi_start:inst22|counter[4]   ; rochi_start:inst22|counter[4]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; divide78:inst1|cnt[8]           ; divide78:inst1|cnt[8]           ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; divide78:inst1|cnt[6]           ; divide78:inst1|cnt[6]           ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; rochi_start:inst22|counter[0]   ; rochi_start:inst22|counter[0]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.795      ;
; 0.578 ; rochi_start:inst22|counter[3]   ; rochi_start:inst22|counter[3]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; divide78:inst1|cnt[0]           ; divide78:inst1|cnt[0]           ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.812      ;
; 0.579 ; divide78:inst1|cnt[2]           ; divide78:inst1|cnt[2]           ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.581 ; divide78:inst1|cnt[3]           ; divide78:inst1|cnt[3]           ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.582 ; divide78:inst1|cnt[4]           ; divide78:inst1|cnt[4]           ; clk                            ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.592 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.787      ;
; 0.592 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.787      ;
; 0.593 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.788      ;
; 0.593 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.788      ;
; 0.594 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.594 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.595 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.790      ;
; 0.595 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.790      ;
; 0.595 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.790      ;
; 0.596 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.596 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.597 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.597 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.597 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.598 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.598 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.793      ;
; 0.611 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[11]  ; clk                            ; clk         ; 0.000        ; 0.404      ; 1.172      ;
; 0.613 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.808      ;
; 0.613 ; rochi_start:inst22|counter[7]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.404      ; 1.174      ;
; 0.613 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[12]  ; clk                            ; clk         ; 0.000        ; 0.404      ; 1.174      ;
; 0.615 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.810      ;
; 0.616 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.617 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.812      ;
; 0.618 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.813      ;
; 0.618 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.813      ;
; 0.632 ; rochi_start:inst22|counter[6]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.404      ; 1.193      ;
; 0.638 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.152      ; 3.176      ;
; 0.639 ; rochi_start:inst22|counter[8]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.404      ; 1.200      ;
; 0.680 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.225      ; 1.062      ;
; 0.691 ; rochi_start:inst22|counter[8]   ; rochi_start:inst22|counter[8]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.911      ;
; 0.694 ; rochi_start:inst22|counter[2]   ; rochi_start:inst22|counter[2]   ; clk                            ; clk         ; 0.000        ; 0.063      ; 0.914      ;
; 0.695 ; divide78:inst1|cnt[18]          ; divide78:inst1|cnt[18]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.914      ;
; 0.697 ; divide78:inst1|cnt[22]          ; divide78:inst1|cnt[22]          ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.916      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                                                   ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.382 ; sar:inst|step[2]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sar:inst|step[1]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sar:inst|step[3]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; sar:inst|step[0]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.580      ;
; 0.551 ; sar:inst|step[1]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.749      ;
; 0.557 ; sar:inst|step[1]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.755      ;
; 0.564 ; sar:inst|step[3]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.762      ;
; 0.564 ; sar:inst|step[3]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.762      ;
; 0.596 ; sar:inst|step[2]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.794      ;
; 0.621 ; sar:inst|step[2]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.819      ;
; 0.625 ; sar:inst|step[3]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.823      ;
; 0.630 ; sar:inst|step[0]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.828      ;
; 0.633 ; sar:inst|step[1]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.831      ;
; 0.665 ; sar:inst|step[0]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.863      ;
; 0.733 ; sar:inst|step[0]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.041      ; 0.931      ;
; 0.877 ; modulador_delta:inst6|out[7] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.096      ;
; 0.881 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.100      ;
; 0.890 ; sar:inst|a[7]                ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.108      ;
; 0.891 ; sar:inst|a[7]                ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.109      ;
; 0.900 ; sar:inst|a[4]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.118      ;
; 0.982 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.201      ;
; 0.983 ; modulador_delta:inst6|out[6] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.202      ;
; 0.983 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.202      ;
; 0.995 ; sar:inst|step[0]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.622      ;
; 0.996 ; sar:inst|step[0]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.623      ;
; 0.998 ; sar:inst|step[0]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.625      ;
; 1.003 ; sar:inst|a[1]                ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.221      ;
; 1.004 ; sar:inst|step[0]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.631      ;
; 1.005 ; sar:inst|step[0]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.632      ;
; 1.007 ; sar:inst|a[1]                ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.225      ;
; 1.015 ; sar:inst|step[3]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.642      ;
; 1.016 ; sar:inst|step[3]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.643      ;
; 1.018 ; sar:inst|step[3]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.645      ;
; 1.024 ; sar:inst|step[3]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.651      ;
; 1.025 ; sar:inst|step[3]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.652      ;
; 1.026 ; sar:inst|a[4]                ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.060      ; 1.243      ;
; 1.053 ; sar:inst|step[0]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.471      ; 1.681      ;
; 1.067 ; sar:inst|step[0]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.694      ;
; 1.073 ; sar:inst|step[3]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.471      ; 1.701      ;
; 1.074 ; sar:inst|step[0]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.701      ;
; 1.077 ; sar:inst|step[2]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.704      ;
; 1.078 ; sar:inst|step[2]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.705      ;
; 1.080 ; sar:inst|step[2]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.707      ;
; 1.082 ; sar:inst|step[0]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.709      ;
; 1.086 ; sar:inst|step[2]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.713      ;
; 1.087 ; sar:inst|step[2]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.714      ;
; 1.087 ; sar:inst|step[3]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.714      ;
; 1.090 ; sar:inst|step[1]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.717      ;
; 1.091 ; sar:inst|step[1]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.718      ;
; 1.093 ; sar:inst|step[1]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.720      ;
; 1.094 ; sar:inst|step[3]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.721      ;
; 1.099 ; sar:inst|step[1]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.726      ;
; 1.100 ; sar:inst|step[1]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.727      ;
; 1.102 ; sar:inst|step[3]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.729      ;
; 1.110 ; sar:inst|a[6]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.328      ;
; 1.135 ; sar:inst|step[2]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.471      ; 1.763      ;
; 1.148 ; sar:inst|step[1]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.471      ; 1.776      ;
; 1.149 ; sar:inst|step[2]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.776      ;
; 1.156 ; sar:inst|step[2]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.783      ;
; 1.162 ; sar:inst|step[1]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.789      ;
; 1.164 ; sar:inst|step[2]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.791      ;
; 1.165 ; sar:inst|a[2]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.383      ;
; 1.169 ; sar:inst|step[1]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.796      ;
; 1.169 ; sar:inst|a[2]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.387      ;
; 1.171 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.390      ;
; 1.175 ; sar:inst|a[6]                ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.394      ;
; 1.176 ; sar:inst|a[5]                ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.395      ;
; 1.177 ; sar:inst|step[1]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.470      ; 1.804      ;
; 1.178 ; sar:inst|a[5]                ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.397      ;
; 1.208 ; modulador_delta:inst6|out[4] ; modulador_delta:inst6|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.427      ;
; 1.209 ; sar:inst|step[0]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.835      ;
; 1.211 ; sar:inst|step[0]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.837      ;
; 1.212 ; sar:inst|step[0]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.838      ;
; 1.220 ; sar:inst|step[0]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.846      ;
; 1.220 ; sar:inst|step[0]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.846      ;
; 1.222 ; sar:inst|a[0]                ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.441      ;
; 1.225 ; sar:inst|a[0]                ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.444      ;
; 1.229 ; sar:inst|step[3]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.855      ;
; 1.231 ; sar:inst|step[3]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.857      ;
; 1.232 ; sar:inst|step[3]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.858      ;
; 1.240 ; sar:inst|step[3]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.866      ;
; 1.240 ; sar:inst|step[3]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.866      ;
; 1.252 ; modulador_delta:inst6|out[2] ; modulador_delta:inst6|out[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.471      ;
; 1.270 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.489      ;
; 1.271 ; sar:inst|a[4]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.489      ;
; 1.272 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.491      ;
; 1.280 ; sar:inst|step[0]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.906      ;
; 1.281 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.500      ;
; 1.286 ; sar:inst|a[3]                ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.505      ;
; 1.288 ; sar:inst|a[4]                ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.506      ;
; 1.289 ; sar:inst|a[4]                ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.061      ; 1.507      ;
; 1.291 ; sar:inst|step[2]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.917      ;
; 1.293 ; sar:inst|step[2]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.919      ;
; 1.293 ; sar:inst|a[3]                ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.512      ;
; 1.294 ; sar:inst|step[2]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.920      ;
; 1.294 ; sar:inst|step[0]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.920      ;
; 1.300 ; sar:inst|step[3]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.926      ;
; 1.302 ; sar:inst|step[2]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.928      ;
; 1.302 ; sar:inst|step[2]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.928      ;
; 1.304 ; sar:inst|step[1]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.469      ; 1.930      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 237.25 MHz ; 237.25 MHz      ; clk                            ;                                                               ;
; 311.14 MHz ; 311.14 MHz      ; clock_divider:inst4|counter[0] ;                                                               ;
; 862.07 MHz ; 250.0 MHz       ; control                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; control                        ; -4.904 ; -38.023       ;
; clk                            ; -3.215 ; -283.979      ;
; clock_divider:inst4|counter[0] ; -2.214 ; -43.832       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; control                        ; 0.168 ; 0.000         ;
; clk                            ; 0.312 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.333 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -155.848      ;
; control                        ; -3.000 ; -11.000       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -28.000       ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control'                                                                                                                 ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; -4.904 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.609      ;
; -4.874 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.581      ;
; -4.867 ; sar:inst|b[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.572      ;
; -4.852 ; sar:inst|b[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.559      ;
; -4.822 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.529      ;
; -4.809 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.514      ;
; -4.807 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.512      ;
; -4.800 ; sar:inst|b[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.507      ;
; -4.798 ; sar:inst|b[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.503      ;
; -4.781 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.486      ;
; -4.776 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.481      ;
; -4.764 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.469      ;
; -4.751 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.458      ;
; -4.746 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.453      ;
; -4.744 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.449      ;
; -4.739 ; sar:inst|b[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.444      ;
; -4.735 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.440      ;
; -4.729 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.436      ;
; -4.727 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.432      ;
; -4.724 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.431      ;
; -4.708 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.413      ;
; -4.705 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.412      ;
; -4.686 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.391      ;
; -4.686 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.391      ;
; -4.684 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.389      ;
; -4.683 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.390      ;
; -4.681 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.386      ;
; -4.678 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.383      ;
; -4.675 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.380      ;
; -4.672 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.379      ;
; -4.671 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.376      ;
; -4.670 ; sar:inst|b[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.375      ;
; -4.658 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.365      ;
; -4.656 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.363      ;
; -4.650 ; sar:inst|b[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.357      ;
; -4.647 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.352      ;
; -4.639 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.344      ;
; -4.634 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.341      ;
; -4.620 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.325      ;
; -4.617 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.324      ;
; -4.609 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.314      ;
; -4.606 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.313      ;
; -4.595 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.302      ;
; -4.591 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.298      ;
; -4.583 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.288      ;
; -4.548 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.253      ;
; -4.535 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.242      ;
; -4.488 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.195      ;
; -4.483 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.190      ;
; -4.468 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.175      ;
; -4.466 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.173      ;
; -4.460 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.167      ;
; -4.433 ; sar:inst|b[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.138      ;
; -4.425 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.130      ;
; -4.400 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.107      ;
; -4.385 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.092      ;
; -4.382 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.089      ;
; -4.378 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.085      ;
; -4.369 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.074      ;
; -4.368 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.075      ;
; -4.363 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 4.070      ;
; -4.337 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.042      ;
; -4.313 ; sar:inst|a[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.018      ;
; -4.301 ; sar:inst|b[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.006      ;
; -4.300 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 4.005      ;
; -4.201 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.906      ;
; -4.177 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.884      ;
; -4.156 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.863      ;
; -4.153 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.858      ;
; -4.150 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.857      ;
; -4.128 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.835      ;
; -4.085 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.790      ;
; -4.073 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.778      ;
; -4.072 ; sar:inst|a[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.777      ;
; -4.069 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.774      ;
; -4.052 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.759      ;
; -4.023 ; sar:inst|b[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.728      ;
; -3.855 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.560      ;
; -3.851 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.556      ;
; -3.715 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.422      ;
; -3.701 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.408      ;
; -3.700 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.407      ;
; -3.690 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.395      ;
; -3.674 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.780     ; 3.379      ;
; -3.571 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.278      ;
; -3.550 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.778     ; 3.257      ;
; -3.494 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.786     ; 3.193      ;
; -3.315 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.786     ; 3.014      ;
; -3.259 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.786     ; 2.958      ;
; -3.104 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.786     ; 2.803      ;
; -3.101 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.786     ; 2.800      ;
; -3.038 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.786     ; 2.737      ;
; -2.942 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.786     ; 2.641      ;
; -2.859 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.786     ; 2.558      ;
; -0.080 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 0.500        ; 4.103      ; 4.678      ;
; -0.037 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.500        ; 4.103      ; 4.635      ;
; -0.033 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; 0.500        ; 4.103      ; 4.631      ;
; -0.024 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.500        ; 4.103      ; 4.622      ;
; 0.013  ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.500        ; 4.103      ; 4.585      ;
; 0.034  ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; 0.500        ; 4.103      ; 4.564      ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.215 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.424     ; 3.786      ;
; -3.170 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.269      ;
; -3.168 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.267      ;
; -3.103 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.312     ; 3.786      ;
; -3.095 ; latch_sync:inst20|counter[0]                                                     ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.382     ; 3.708      ;
; -3.092 ; latch_sync:inst20|counter[0]                                                     ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.382     ; 3.705      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.068 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.461      ;
; -3.033 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.190      ; 4.218      ;
; -3.030 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.190      ; 4.215      ;
; -2.997 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.096      ;
; -2.995 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.190      ; 4.180      ;
; -2.995 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.094      ;
; -2.993 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.190      ; 4.178      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[0]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[5]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[1]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[2]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[3]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[4]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[6]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[7]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[8]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[9]   ; clk          ; clk         ; 1.000        ; 0.105      ; 4.083      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.983 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.431     ; 3.547      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.971 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.585     ; 3.381      ;
; -2.953 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.052      ;
; -2.950 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.049      ;
; -2.944 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.190      ; 4.129      ;
; -2.941 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.190      ; 4.126      ;
; -2.918 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.017      ;
; -2.918 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.017      ;
; -2.916 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.015      ;
; -2.915 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.014      ;
; -2.911 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|flag          ; clk          ; clk         ; 1.000        ; 0.104      ; 4.010      ;
; -2.908 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[13] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.007      ;
; -2.905 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[13] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.104      ; 4.004      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.895 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.398      ; 4.288      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.893 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.372      ;
; -2.891 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.104      ; 3.990      ;
; -2.890 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[14]   ; clk          ; clk         ; 1.000        ; 0.103      ; 3.988      ;
; -2.889 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[15]   ; clk          ; clk         ; 1.000        ; 0.103      ; 3.987      ;
; -2.888 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[12]   ; clk          ; clk         ; 1.000        ; 0.103      ; 3.986      ;
; -2.888 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[13]   ; clk          ; clk         ; 1.000        ; 0.103      ; 3.986      ;
; -2.888 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.104      ; 3.987      ;
; -2.874 ; clock_divider:inst4|counter[5]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.190      ; 4.059      ;
; -2.872 ; clock_divider:inst4|counter[5]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.190      ; 4.057      ;
; -2.871 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.104      ; 3.970      ;
; -2.869 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.104      ; 3.968      ;
; -2.863 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.342      ;
; -2.863 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.484      ; 4.342      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.214 ; sar:inst|b[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.155      ;
; -2.208 ; sar:inst|a[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.146      ;
; -2.206 ; sar:inst|a[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.147      ;
; -2.202 ; sar:inst|a[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.140      ;
; -2.199 ; sar:inst|a[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.137      ;
; -2.197 ; sar:inst|a[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.135      ;
; -2.187 ; sar:inst|a[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.128      ;
; -2.184 ; sar:inst|a[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.052     ; 3.127      ;
; -2.178 ; sar:inst|a[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.118      ;
; -2.172 ; sar:inst|a[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.112      ;
; -2.171 ; sar:inst|b[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.109      ;
; -2.169 ; sar:inst|a[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.109      ;
; -2.167 ; sar:inst|a[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.107      ;
; -2.165 ; sar:inst|b[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.103      ;
; -2.162 ; sar:inst|b[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.100      ;
; -2.162 ; sar:inst|b[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.052     ; 3.105      ;
; -2.160 ; sar:inst|b[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.098      ;
; -2.156 ; sar:inst|b[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.096      ;
; -2.151 ; sar:inst|a[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.091      ;
; -2.150 ; sar:inst|b[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.091      ;
; -2.150 ; sar:inst|b[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.090      ;
; -2.148 ; sar:inst|a[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.088      ;
; -2.147 ; sar:inst|b[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.087      ;
; -2.145 ; sar:inst|b[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.085      ;
; -2.143 ; sar:inst|b[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.083      ;
; -2.135 ; sar:inst|a[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.075      ;
; -2.134 ; sar:inst|a[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.074      ;
; -2.131 ; sar:inst|a[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.071      ;
; -2.125 ; sar:inst|a[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.065      ;
; -2.121 ; sar:inst|a[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 3.063      ;
; -2.118 ; sar:inst|a[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 3.060      ;
; -2.114 ; sar:inst|b[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.054      ;
; -2.113 ; sar:inst|a[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.051      ;
; -2.113 ; sar:inst|a[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 3.055      ;
; -2.111 ; sar:inst|b[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.051      ;
; -2.107 ; sar:inst|a[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.045      ;
; -2.104 ; sar:inst|a[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.042      ;
; -2.103 ; sar:inst|b[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.041      ;
; -2.102 ; sar:inst|a[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.040      ;
; -2.102 ; sar:inst|a[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.040      ;
; -2.100 ; sar:inst|a[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.038      ;
; -2.099 ; sar:inst|b[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 3.041      ;
; -2.096 ; sar:inst|b[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.034      ;
; -2.096 ; sar:inst|b[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.034      ;
; -2.096 ; sar:inst|b[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 3.038      ;
; -2.093 ; sar:inst|b[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.031      ;
; -2.091 ; sar:inst|b[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.029      ;
; -2.091 ; sar:inst|b[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 3.033      ;
; -2.088 ; sar:inst|a[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 3.029      ;
; -2.088 ; sar:inst|b[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.028      ;
; -2.088 ; sar:inst|a[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.026      ;
; -2.069 ; sar:inst|a[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.007      ;
; -2.066 ; sar:inst|a[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.006      ;
; -2.056 ; sar:inst|a[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.996      ;
; -2.054 ; sar:inst|a[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.994      ;
; -2.053 ; sar:inst|a[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.993      ;
; -2.051 ; sar:inst|a[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.991      ;
; -2.049 ; sar:inst|b[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.989      ;
; -2.044 ; sar:inst|b[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.984      ;
; -2.042 ; sar:inst|b[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.982      ;
; -2.032 ; sar:inst|b[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 2.970      ;
; -2.028 ; sar:inst|a[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.968      ;
; -1.972 ; sar:inst|b[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.912      ;
; -1.967 ; sar:inst|a[3] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.052     ; 2.910      ;
; -1.966 ; sar:inst|b[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.906      ;
; -1.964 ; sar:inst|a[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.904      ;
; -1.958 ; sar:inst|a[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.898      ;
; -1.953 ; sar:inst|b[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.893      ;
; -1.951 ; sar:inst|b[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.891      ;
; -1.949 ; sar:inst|b[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.889      ;
; -1.945 ; sar:inst|b[3] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.052     ; 2.888      ;
; -1.942 ; sar:inst|a[0] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.884      ;
; -1.941 ; sar:inst|a[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.881      ;
; -1.940 ; sar:inst|a[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.880      ;
; -1.939 ; sar:inst|b[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.052     ; 2.882      ;
; -1.936 ; sar:inst|a[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.878      ;
; -1.920 ; sar:inst|b[0] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.862      ;
; -1.919 ; sar:inst|a[0] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.861      ;
; -1.918 ; sar:inst|b[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.858      ;
; -1.915 ; sar:inst|b[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.855      ;
; -1.914 ; sar:inst|b[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.856      ;
; -1.905 ; sar:inst|b[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.847      ;
; -1.903 ; sar:inst|b[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.843      ;
; -1.902 ; sar:inst|b[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.844      ;
; -1.901 ; sar:inst|a[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.841      ;
; -1.899 ; sar:inst|a[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.839      ;
; -1.897 ; sar:inst|b[0] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.839      ;
; -1.896 ; sar:inst|a[3] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.838      ;
; -1.886 ; sar:inst|b[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.826      ;
; -1.884 ; sar:inst|b[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.824      ;
; -1.879 ; sar:inst|b[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.821      ;
; -1.874 ; sar:inst|b[3] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.816      ;
; -1.864 ; sar:inst|a[5] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.052     ; 2.807      ;
; -1.853 ; sar:inst|a[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.795      ;
; -1.850 ; sar:inst|a[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.792      ;
; -1.849 ; sar:inst|a[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.789      ;
; -1.848 ; sar:inst|a[6] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.789      ;
; -1.842 ; sar:inst|b[5] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.052     ; 2.785      ;
; -1.838 ; sar:inst|b[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.780      ;
; -1.835 ; sar:inst|b[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.053     ; 2.777      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control'                                                                                                                 ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.168 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; 0.000        ; 4.267      ; 4.579      ;
; 0.186 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 0.000        ; 4.267      ; 4.597      ;
; 0.188 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; 0.000        ; 4.267      ; 4.599      ;
; 0.214 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.000        ; 4.267      ; 4.625      ;
; 0.242 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; 0.000        ; 4.267      ; 4.653      ;
; 0.250 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.000        ; 4.267      ; 4.661      ;
; 0.256 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.000        ; 4.267      ; 4.667      ;
; 0.302 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 0.000        ; 4.267      ; 4.713      ;
; 0.388 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; -0.500       ; 4.267      ; 4.319      ;
; 0.394 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; -0.500       ; 4.267      ; 4.325      ;
; 0.449 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; -0.500       ; 4.267      ; 4.380      ;
; 0.456 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; -0.500       ; 4.267      ; 4.387      ;
; 0.457 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; -0.500       ; 4.267      ; 4.388      ;
; 0.462 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; -0.500       ; 4.267      ; 4.393      ;
; 0.482 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; -0.500       ; 4.267      ; 4.413      ;
; 0.533 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; -0.500       ; 4.267      ; 4.464      ;
; 2.973 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.350      ;
; 2.993 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.370      ;
; 3.061 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.303     ; 2.432      ;
; 3.114 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.298     ; 2.490      ;
; 3.126 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.303     ; 2.497      ;
; 3.193 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.303     ; 2.564      ;
; 3.231 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.303     ; 2.602      ;
; 3.243 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.620      ;
; 3.282 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.661      ;
; 3.297 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.676      ;
; 3.298 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.675      ;
; 3.313 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.303     ; 2.684      ;
; 3.328 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.298     ; 2.704      ;
; 3.331 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.708      ;
; 3.367 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.746      ;
; 3.372 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.751      ;
; 3.378 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.755      ;
; 3.416 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.793      ;
; 3.417 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.303     ; 2.788      ;
; 3.422 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.801      ;
; 3.439 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.303     ; 2.810      ;
; 3.450 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.827      ;
; 3.451 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.828      ;
; 3.463 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.842      ;
; 3.507 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.884      ;
; 3.515 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.894      ;
; 3.518 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.897      ;
; 3.526 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.903      ;
; 3.541 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.920      ;
; 3.541 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.918      ;
; 3.562 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.939      ;
; 3.562 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.939      ;
; 3.564 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.943      ;
; 3.591 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.970      ;
; 3.596 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.973      ;
; 3.596 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 2.973      ;
; 3.598 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.977      ;
; 3.606 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 2.985      ;
; 3.642 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.019      ;
; 3.652 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.303     ; 3.023      ;
; 3.661 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.040      ;
; 3.661 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.040      ;
; 3.676 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.053      ;
; 3.689 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.068      ;
; 3.698 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.075      ;
; 3.700 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.079      ;
; 3.714 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.091      ;
; 3.731 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.110      ;
; 3.737 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.116      ;
; 3.741 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.120      ;
; 3.753 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.132      ;
; 3.756 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.133      ;
; 3.774 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.153      ;
; 3.776 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.155      ;
; 3.778 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.157      ;
; 3.786 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.165      ;
; 3.794 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.173      ;
; 3.801 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.180      ;
; 3.805 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.182      ;
; 3.807 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.184      ;
; 3.865 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.244      ;
; 3.877 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.254      ;
; 3.891 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.268      ;
; 3.891 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.270      ;
; 3.919 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.298      ;
; 3.929 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.308      ;
; 3.965 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.344      ;
; 3.980 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.359      ;
; 3.998 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.375      ;
; 3.999 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.378      ;
; 4.013 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.390      ;
; 4.016 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.395      ;
; 4.019 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.396      ;
; 4.020 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.397      ;
; 4.023 ; sar:inst|b[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.400      ;
; 4.052 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.298     ; 3.428      ;
; 4.070 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.449      ;
; 4.070 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.449      ;
; 4.075 ; sar:inst|a[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.452      ;
; 4.096 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.473      ;
; 4.103 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.480      ;
; 4.103 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.480      ;
; 4.108 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.295     ; 3.487      ;
; 4.111 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.297     ; 3.488      ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.312 ; latch_sync:inst20|counter[2]    ; latch_sync:inst20|counter[2]    ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; latch_sync:inst20|counter[6]    ; latch_sync:inst20|counter[6]    ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; latch_sync:inst20|flag          ; latch_sync:inst20|flag          ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; latch_sync:inst20|counter[5]    ; latch_sync:inst20|counter[5]    ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.336 ; rochi_start:inst22|counter[20]  ; rochi_start:inst22|counter[20]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.547      ;
; 0.340 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.368      ;
; 0.348 ; divide78:inst1|cnt[24]          ; divide78:inst1|cnt[24]          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.546      ;
; 0.429 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.457      ;
; 0.436 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.464      ;
; 0.449 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.360      ; 0.953      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.461 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.834      ; 2.649      ;
; 0.488 ; rochi_start:inst22|counter[13]  ; rochi_start:inst22|counter[13]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.699      ;
; 0.488 ; rochi_start:inst22|counter[11]  ; rochi_start:inst22|counter[11]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.699      ;
; 0.489 ; rochi_start:inst22|counter[15]  ; rochi_start:inst22|counter[15]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.700      ;
; 0.489 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.517      ;
; 0.489 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.517      ;
; 0.489 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.517      ;
; 0.489 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.517      ;
; 0.489 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.517      ;
; 0.489 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.517      ;
; 0.489 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.674      ; 2.517      ;
; 0.490 ; rochi_start:inst22|counter[10]  ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.701      ;
; 0.491 ; rochi_start:inst22|counter[17]  ; rochi_start:inst22|counter[17]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.702      ;
; 0.491 ; rochi_start:inst22|counter[19]  ; rochi_start:inst22|counter[19]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.702      ;
; 0.491 ; rochi_start:inst22|counter[16]  ; rochi_start:inst22|counter[16]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.702      ;
; 0.491 ; rochi_start:inst22|counter[12]  ; rochi_start:inst22|counter[12]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.702      ;
; 0.492 ; rochi_start:inst22|counter[14]  ; rochi_start:inst22|counter[14]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.703      ;
; 0.494 ; rochi_start:inst22|counter[18]  ; rochi_start:inst22|counter[18]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.705      ;
; 0.499 ; divide78:inst1|cnt[11]          ; divide78:inst1|cnt[11]          ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.501 ; divide78:inst1|cnt[15]          ; divide78:inst1|cnt[15]          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.502 ; rochi_start:inst22|counter[1]   ; rochi_start:inst22|counter[1]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.504 ; divide78:inst1|cnt[19]          ; divide78:inst1|cnt[19]          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; divide78:inst1|cnt[21]          ; divide78:inst1|cnt[21]          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.507 ; divide78:inst1|cnt[20]          ; divide78:inst1|cnt[20]          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.705      ;
; 0.510 ; divide78:inst1|cnt[9]           ; divide78:inst1|cnt[9]           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; rochi_start:inst22|counter[7]   ; rochi_start:inst22|counter[7]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[9]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; divide78:inst1|cnt[7]           ; divide78:inst1|cnt[7]           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; divide78:inst1|cnt[1]           ; divide78:inst1|cnt[1]           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; rochi_start:inst22|counter[5]   ; rochi_start:inst22|counter[5]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.513 ; divide78:inst1|cnt[13]          ; divide78:inst1|cnt[13]          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; divide78:inst1|cnt[23]          ; divide78:inst1|cnt[23]          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; divide78:inst1|cnt[5]           ; divide78:inst1|cnt[5]           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; divide78:inst1|cnt[8]           ; divide78:inst1|cnt[8]           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; divide78:inst1|cnt[10]          ; divide78:inst1|cnt[10]          ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; divide78:inst1|cnt[12]          ; divide78:inst1|cnt[12]          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; rochi_start:inst22|counter[6]   ; rochi_start:inst22|counter[6]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; divide78:inst1|cnt[6]           ; divide78:inst1|cnt[6]           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; divide78:inst1|cnt[14]          ; divide78:inst1|cnt[14]          ; clk                            ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; rochi_start:inst22|counter[4]   ; rochi_start:inst22|counter[4]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; rochi_start:inst22|counter[0]   ; rochi_start:inst22|counter[0]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.519 ; divide78:inst1|cnt[0]           ; divide78:inst1|cnt[0]           ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.731      ;
; 0.520 ; divide78:inst1|cnt[2]           ; divide78:inst1|cnt[2]           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; divide78:inst1|cnt[3]           ; divide78:inst1|cnt[3]           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; rochi_start:inst22|counter[3]   ; rochi_start:inst22|counter[3]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.523 ; divide78:inst1|cnt[4]           ; divide78:inst1|cnt[4]           ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.531 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.709      ;
; 0.531 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.709      ;
; 0.532 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.710      ;
; 0.532 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.710      ;
; 0.533 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.534 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.534 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.534 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.535 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.713      ;
; 0.535 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.713      ;
; 0.535 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.713      ;
; 0.536 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.537 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.537 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.715      ;
; 0.538 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[11]  ; clk                            ; clk         ; 0.000        ; 0.360      ; 1.042      ;
; 0.545 ; rochi_start:inst22|counter[7]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.360      ; 1.049      ;
; 0.545 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[12]  ; clk                            ; clk         ; 0.000        ; 0.360      ; 1.049      ;
; 0.550 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.728      ;
; 0.553 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.731      ;
; 0.553 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.731      ;
; 0.555 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.733      ;
; 0.555 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.733      ;
; 0.555 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.733      ;
; 0.562 ; rochi_start:inst22|counter[6]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.360      ; 1.066      ;
; 0.571 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.938      ; 2.863      ;
; 0.577 ; rochi_start:inst22|counter[8]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.360      ; 1.081      ;
; 0.587 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.222      ; 0.953      ;
; 0.621 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.222      ; 0.987      ;
; 0.626 ; rochi_start:inst22|counter[8]   ; rochi_start:inst22|counter[8]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.825      ;
; 0.633 ; rochi_start:inst22|counter[2]   ; rochi_start:inst22|counter[2]   ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.832      ;
; 0.634 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[13]  ; clk                            ; clk         ; 0.000        ; 0.360      ; 1.138      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.333 ; sar:inst|step[2]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sar:inst|step[1]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sar:inst|step[3]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; sar:inst|step[0]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.519      ;
; 0.496 ; sar:inst|step[1]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.678      ;
; 0.501 ; sar:inst|step[1]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.683      ;
; 0.516 ; sar:inst|step[3]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.698      ;
; 0.516 ; sar:inst|step[3]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.698      ;
; 0.532 ; sar:inst|step[2]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.714      ;
; 0.552 ; sar:inst|step[2]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.734      ;
; 0.557 ; sar:inst|step[3]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.739      ;
; 0.562 ; sar:inst|step[1]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.744      ;
; 0.564 ; sar:inst|step[0]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.746      ;
; 0.593 ; sar:inst|step[0]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.775      ;
; 0.671 ; sar:inst|step[0]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.853      ;
; 0.790 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 0.989      ;
; 0.791 ; modulador_delta:inst6|out[7] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 0.990      ;
; 0.798 ; sar:inst|a[7]                ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 0.997      ;
; 0.805 ; sar:inst|a[7]                ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.004      ;
; 0.812 ; sar:inst|a[4]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.011      ;
; 0.880 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.079      ;
; 0.881 ; modulador_delta:inst6|out[6] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.080      ;
; 0.881 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.080      ;
; 0.911 ; sar:inst|a[1]                ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.110      ;
; 0.921 ; sar:inst|a[1]                ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.120      ;
; 0.929 ; sar:inst|a[4]                ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.053      ; 1.126      ;
; 0.936 ; sar:inst|step[0]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.458      ;
; 0.937 ; sar:inst|step[0]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.459      ;
; 0.939 ; sar:inst|step[0]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.461      ;
; 0.945 ; sar:inst|step[0]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.467      ;
; 0.946 ; sar:inst|step[0]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.468      ;
; 0.969 ; sar:inst|step[3]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.491      ;
; 0.970 ; sar:inst|step[3]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.492      ;
; 0.972 ; sar:inst|step[3]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.494      ;
; 0.978 ; sar:inst|step[3]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.500      ;
; 0.979 ; sar:inst|step[3]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.501      ;
; 0.988 ; sar:inst|step[0]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.510      ;
; 0.994 ; sar:inst|step[0]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.516      ;
; 1.000 ; sar:inst|step[0]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.522      ;
; 1.002 ; sar:inst|a[6]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 1.200      ;
; 1.008 ; sar:inst|step[0]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.530      ;
; 1.011 ; sar:inst|step[2]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.533      ;
; 1.012 ; sar:inst|step[2]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.534      ;
; 1.014 ; sar:inst|step[2]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.536      ;
; 1.020 ; sar:inst|step[2]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.542      ;
; 1.021 ; sar:inst|step[2]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.543      ;
; 1.021 ; sar:inst|step[1]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.543      ;
; 1.021 ; sar:inst|step[3]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.543      ;
; 1.022 ; sar:inst|step[1]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.544      ;
; 1.024 ; sar:inst|step[1]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.546      ;
; 1.027 ; sar:inst|step[3]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.549      ;
; 1.030 ; sar:inst|step[1]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.552      ;
; 1.031 ; sar:inst|step[1]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.553      ;
; 1.033 ; sar:inst|step[3]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.555      ;
; 1.041 ; sar:inst|step[3]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.563      ;
; 1.048 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.247      ;
; 1.050 ; sar:inst|a[2]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.249      ;
; 1.061 ; sar:inst|a[2]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.260      ;
; 1.063 ; sar:inst|step[2]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.585      ;
; 1.069 ; sar:inst|step[2]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.591      ;
; 1.073 ; sar:inst|step[1]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.595      ;
; 1.074 ; sar:inst|a[5]                ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.273      ;
; 1.075 ; sar:inst|step[2]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.597      ;
; 1.077 ; sar:inst|a[6]                ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 1.275      ;
; 1.079 ; sar:inst|step[1]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.601      ;
; 1.083 ; sar:inst|step[2]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.605      ;
; 1.083 ; sar:inst|a[5]                ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.282      ;
; 1.085 ; sar:inst|step[1]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.607      ;
; 1.093 ; sar:inst|step[1]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.378      ; 1.615      ;
; 1.103 ; modulador_delta:inst6|out[4] ; modulador_delta:inst6|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.302      ;
; 1.120 ; sar:inst|a[0]                ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.319      ;
; 1.120 ; sar:inst|a[0]                ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.319      ;
; 1.122 ; sar:inst|step[0]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.642      ;
; 1.125 ; sar:inst|step[0]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.645      ;
; 1.125 ; sar:inst|step[0]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.645      ;
; 1.133 ; sar:inst|step[0]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.653      ;
; 1.133 ; sar:inst|a[4]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.332      ;
; 1.134 ; sar:inst|step[0]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.654      ;
; 1.134 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.333      ;
; 1.135 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.334      ;
; 1.141 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.340      ;
; 1.144 ; modulador_delta:inst6|out[2] ; modulador_delta:inst6|out[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.343      ;
; 1.145 ; sar:inst|a[4]                ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.344      ;
; 1.146 ; sar:inst|a[4]                ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.345      ;
; 1.155 ; sar:inst|step[3]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.675      ;
; 1.158 ; sar:inst|step[3]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.678      ;
; 1.158 ; sar:inst|step[3]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.678      ;
; 1.166 ; sar:inst|step[3]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.686      ;
; 1.167 ; sar:inst|step[3]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.687      ;
; 1.173 ; sar:inst|a[3]                ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.372      ;
; 1.175 ; sar:inst|a[6]                ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 1.373      ;
; 1.176 ; sar:inst|a[6]                ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 1.374      ;
; 1.180 ; sar:inst|step[0]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.700      ;
; 1.181 ; sar:inst|a[4]                ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.053      ; 1.378      ;
; 1.185 ; sar:inst|a[3]                ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.384      ;
; 1.187 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.386      ;
; 1.192 ; sar:inst|a[4]                ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.053      ; 1.389      ;
; 1.193 ; sar:inst|step[0]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.713      ;
; 1.193 ; sar:inst|a[3]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.394      ;
; 1.197 ; sar:inst|step[2]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.376      ; 1.717      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; control                        ; -2.677 ; -20.879       ;
; clk                            ; -1.700 ; -131.452      ;
; clock_divider:inst4|counter[0] ; -1.026 ; -18.400       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; control                        ; 0.064 ; 0.000         ;
; clk                            ; 0.187 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.201 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -155.678      ;
; control                        ; -3.000 ; -11.576       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -28.000       ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control'                                                                                                                 ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.677 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.880      ;
; -2.671 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.875      ;
; -2.664 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.868      ;
; -2.658 ; sar:inst|b[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.861      ;
; -2.655 ; sar:inst|b[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.859      ;
; -2.648 ; sar:inst|b[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.852      ;
; -2.642 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.845      ;
; -2.640 ; sar:inst|b[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.843      ;
; -2.631 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.835      ;
; -2.615 ; sar:inst|b[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.819      ;
; -2.612 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.815      ;
; -2.602 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.805      ;
; -2.600 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.804      ;
; -2.597 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.800      ;
; -2.593 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.796      ;
; -2.590 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.794      ;
; -2.584 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.788      ;
; -2.583 ; sar:inst|b[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.786      ;
; -2.583 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.786      ;
; -2.580 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.784      ;
; -2.578 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.782      ;
; -2.578 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.781      ;
; -2.578 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.781      ;
; -2.576 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.779      ;
; -2.574 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.777      ;
; -2.574 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.778      ;
; -2.568 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.771      ;
; -2.566 ; sar:inst|b[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.769      ;
; -2.564 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.768      ;
; -2.562 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.766      ;
; -2.558 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.761      ;
; -2.556 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.759      ;
; -2.556 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.759      ;
; -2.554 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.757      ;
; -2.529 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.732      ;
; -2.528 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.731      ;
; -2.527 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.731      ;
; -2.524 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.727      ;
; -2.517 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.721      ;
; -2.511 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.715      ;
; -2.505 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.708      ;
; -2.505 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.708      ;
; -2.503 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.706      ;
; -2.498 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.702      ;
; -2.486 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.690      ;
; -2.446 ; sar:inst|a[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.649      ;
; -2.439 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.642      ;
; -2.436 ; sar:inst|b[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.639      ;
; -2.434 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.638      ;
; -2.434 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.638      ;
; -2.433 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.637      ;
; -2.422 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.626      ;
; -2.414 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.618      ;
; -2.402 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.606      ;
; -2.391 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.594      ;
; -2.387 ; sar:inst|b[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.590      ;
; -2.369 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.572      ;
; -2.363 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.567      ;
; -2.361 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.565      ;
; -2.357 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.560      ;
; -2.351 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.555      ;
; -2.349 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.553      ;
; -2.343 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.547      ;
; -2.338 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.541      ;
; -2.331 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.535      ;
; -2.240 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.443      ;
; -2.225 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.428      ;
; -2.221 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.425      ;
; -2.214 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.418      ;
; -2.207 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.411      ;
; -2.200 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.404      ;
; -2.197 ; sar:inst|a[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.400      ;
; -2.188 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.391      ;
; -2.177 ; sar:inst|b[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.380      ;
; -2.154 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.357      ;
; -2.145 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.349      ;
; -2.144 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.347      ;
; -2.059 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.262      ;
; -2.043 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.246      ;
; -1.978 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.182      ;
; -1.970 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.174      ;
; -1.963 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.167      ;
; -1.949 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.152      ;
; -1.945 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.274     ; 2.148      ;
; -1.871 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.280     ; 2.068      ;
; -1.858 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.062      ;
; -1.850 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.273     ; 2.054      ;
; -1.739 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.280     ; 1.936      ;
; -1.683 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.280     ; 1.880      ;
; -1.547 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.280     ; 1.744      ;
; -1.539 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.280     ; 1.736      ;
; -1.525 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.280     ; 1.722      ;
; -1.435 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.280     ; 1.632      ;
; -1.387 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.280     ; 1.584      ;
; 0.314  ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 1.000        ; 2.860      ; 3.533      ;
; 0.352  ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 1.000        ; 2.860      ; 3.495      ;
; 0.368  ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 1.000        ; 2.860      ; 3.479      ;
; 0.368  ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 1.000        ; 2.860      ; 3.479      ;
; 0.377  ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; 1.000        ; 2.860      ; 3.470      ;
; 0.407  ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 1.000        ; 2.860      ; 3.440      ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.700 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.281     ; 2.406      ;
; -1.650 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.715      ;
; -1.648 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.713      ;
; -1.626 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.207     ; 2.406      ;
; -1.601 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.138      ; 2.726      ;
; -1.599 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.138      ; 2.724      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.570 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.814      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.567 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.401     ; 2.153      ;
; -1.551 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.616      ;
; -1.549 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.614      ;
; -1.542 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.138      ; 2.667      ;
; -1.540 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.138      ; 2.665      ;
; -1.539 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|flag          ; clk          ; clk         ; 1.000        ; 0.078      ; 2.604      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[0]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[5]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[1]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[2]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[3]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[4]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[6]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[7]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[8]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.536 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[9]   ; clk          ; clk         ; 1.000        ; 0.079      ; 2.602      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.526 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[0]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.272     ; 2.241      ;
; -1.524 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[14]   ; clk          ; clk         ; 1.000        ; 0.078      ; 2.589      ;
; -1.523 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[15]   ; clk          ; clk         ; 1.000        ; 0.078      ; 2.588      ;
; -1.522 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.587      ;
; -1.521 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[13]   ; clk          ; clk         ; 1.000        ; 0.078      ; 2.586      ;
; -1.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[12]   ; clk          ; clk         ; 1.000        ; 0.078      ; 2.585      ;
; -1.520 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.585      ;
; -1.507 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.138      ; 2.632      ;
; -1.505 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.138      ; 2.630      ;
; -1.496 ; latch_sync:inst20|counter[0]                                                     ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.234     ; 2.249      ;
; -1.494 ; latch_sync:inst20|counter[0]                                                     ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.234     ; 2.247      ;
; -1.478 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.543      ;
; -1.476 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.541      ;
; -1.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.537      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.471 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.257      ; 2.715      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.535      ;
; -1.466 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.531      ;
; -1.464 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[14] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.529      ;
; -1.462 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[7]    ; clk          ; clk         ; 1.000        ; 0.267      ; 2.716      ;
; -1.461 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[4]    ; clk          ; clk         ; 1.000        ; 0.267      ; 2.715      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.461 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.317      ; 2.765      ;
; -1.460 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[1]    ; clk          ; clk         ; 1.000        ; 0.267      ; 2.714      ;
; -1.459 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; latch_sync:inst20|counter[3]    ; clk          ; clk         ; 1.000        ; 0.267      ; 2.713      ;
; -1.455 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.520      ;
; -1.455 ; clock_divider:inst4|counter[6]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; 0.138      ; 2.580      ;
; -1.453 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[11] ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.078      ; 2.518      ;
; -1.453 ; clock_divider:inst4|counter[6]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; 0.138      ; 2.578      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.026 ; sar:inst|a[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.979      ;
; -1.023 ; sar:inst|a[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.975      ;
; -1.010 ; sar:inst|b[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.963      ;
; -1.004 ; sar:inst|a[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.956      ;
; -1.004 ; sar:inst|b[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.956      ;
; -1.002 ; sar:inst|b[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.954      ;
; -0.978 ; sar:inst|a[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.929      ;
; -0.977 ; sar:inst|a[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.930      ;
; -0.974 ; sar:inst|a[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.926      ;
; -0.968 ; sar:inst|a[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.919      ;
; -0.966 ; sar:inst|a[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.918      ;
; -0.964 ; sar:inst|a[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.915      ;
; -0.961 ; sar:inst|b[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.914      ;
; -0.959 ; sar:inst|b[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.910      ;
; -0.955 ; sar:inst|a[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.907      ;
; -0.955 ; sar:inst|a[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.907      ;
; -0.955 ; sar:inst|b[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.907      ;
; -0.955 ; sar:inst|a[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.907      ;
; -0.953 ; sar:inst|b[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.905      ;
; -0.951 ; sar:inst|a[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; sar:inst|a[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.903      ;
; -0.950 ; sar:inst|b[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.902      ;
; -0.949 ; sar:inst|b[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.900      ;
; -0.945 ; sar:inst|b[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.896      ;
; -0.944 ; sar:inst|a[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.896      ;
; -0.944 ; sar:inst|a[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.896      ;
; -0.944 ; sar:inst|a[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.895      ;
; -0.942 ; sar:inst|b[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.893      ;
; -0.939 ; sar:inst|a[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.891      ;
; -0.939 ; sar:inst|b[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.891      ;
; -0.939 ; sar:inst|a[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.891      ;
; -0.936 ; sar:inst|a[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.887      ;
; -0.935 ; sar:inst|b[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.887      ;
; -0.934 ; sar:inst|a[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.886      ;
; -0.934 ; sar:inst|a[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.886      ;
; -0.933 ; sar:inst|a[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.884      ;
; -0.932 ; sar:inst|b[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.883      ;
; -0.931 ; sar:inst|a[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.884      ;
; -0.931 ; sar:inst|a[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.884      ;
; -0.931 ; sar:inst|b[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.882      ;
; -0.929 ; sar:inst|a[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.880      ;
; -0.927 ; sar:inst|b[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.878      ;
; -0.925 ; sar:inst|b[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.877      ;
; -0.925 ; sar:inst|b[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.877      ;
; -0.923 ; sar:inst|b[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.875      ;
; -0.923 ; sar:inst|b[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.875      ;
; -0.917 ; sar:inst|a[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.868      ;
; -0.917 ; sar:inst|a[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.868      ;
; -0.917 ; sar:inst|b[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.868      ;
; -0.915 ; sar:inst|b[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.868      ;
; -0.915 ; sar:inst|b[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.868      ;
; -0.915 ; sar:inst|b[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.866      ;
; -0.915 ; sar:inst|b[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.866      ;
; -0.909 ; sar:inst|a[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.861      ;
; -0.909 ; sar:inst|a[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.861      ;
; -0.907 ; sar:inst|b[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.859      ;
; -0.907 ; sar:inst|b[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.859      ;
; -0.906 ; sar:inst|a[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.858      ;
; -0.903 ; sar:inst|a[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.854      ;
; -0.899 ; sar:inst|a[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.850      ;
; -0.879 ; sar:inst|a[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.831      ;
; -0.879 ; sar:inst|a[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.831      ;
; -0.867 ; sar:inst|a[0] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.820      ;
; -0.867 ; sar:inst|a[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.820      ;
; -0.864 ; sar:inst|a[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.816      ;
; -0.860 ; sar:inst|b[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.813      ;
; -0.860 ; sar:inst|a[3] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.813      ;
; -0.851 ; sar:inst|b[0] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.804      ;
; -0.851 ; sar:inst|b[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.804      ;
; -0.848 ; sar:inst|b[3] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.801      ;
; -0.845 ; sar:inst|a[0] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.798      ;
; -0.845 ; sar:inst|a[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.797      ;
; -0.845 ; sar:inst|a[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.797      ;
; -0.845 ; sar:inst|b[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.797      ;
; -0.843 ; sar:inst|b[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.795      ;
; -0.843 ; sar:inst|b[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.795      ;
; -0.829 ; sar:inst|b[0] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.782      ;
; -0.823 ; sar:inst|a[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.775      ;
; -0.821 ; sar:inst|b[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.773      ;
; -0.811 ; sar:inst|b[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.764      ;
; -0.811 ; sar:inst|a[3] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.764      ;
; -0.808 ; sar:inst|b[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.760      ;
; -0.804 ; sar:inst|b[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.756      ;
; -0.799 ; sar:inst|b[3] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.752      ;
; -0.795 ; sar:inst|a[6] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.747      ;
; -0.790 ; sar:inst|b[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.742      ;
; -0.790 ; sar:inst|b[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.742      ;
; -0.789 ; sar:inst|a[5] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.742      ;
; -0.789 ; sar:inst|a[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.741      ;
; -0.785 ; sar:inst|a[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.737      ;
; -0.784 ; sar:inst|b[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.737      ;
; -0.784 ; sar:inst|b[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.737      ;
; -0.777 ; sar:inst|b[5] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.730      ;
; -0.777 ; sar:inst|b[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.729      ;
; -0.773 ; sar:inst|b[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.725      ;
; -0.773 ; sar:inst|a[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.725      ;
; -0.765 ; sar:inst|a[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.718      ;
; -0.765 ; sar:inst|a[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.718      ;
; -0.761 ; sar:inst|b[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.713      ;
; -0.753 ; sar:inst|b[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 1.706      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control'                                                                                                                 ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.064 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; -0.500       ; 2.969      ; 2.637      ;
; 0.079 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; -0.500       ; 2.969      ; 2.652      ;
; 0.091 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; -0.500       ; 2.969      ; 2.664      ;
; 0.102 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; -0.500       ; 2.969      ; 2.675      ;
; 0.113 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; -0.500       ; 2.969      ; 2.686      ;
; 0.116 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; -0.500       ; 2.969      ; 2.689      ;
; 0.127 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; -0.500       ; 2.969      ; 2.700      ;
; 0.152 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; -0.500       ; 2.969      ; 2.725      ;
; 0.154 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; 0.000        ; 2.969      ; 3.207      ;
; 0.155 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; 0.000        ; 2.969      ; 3.208      ;
; 0.171 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 0.000        ; 2.969      ; 3.224      ;
; 0.189 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.000        ; 2.969      ; 3.242      ;
; 0.199 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.000        ; 2.969      ; 3.252      ;
; 0.211 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; 0.000        ; 2.969      ; 3.264      ;
; 0.226 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.000        ; 2.969      ; 3.279      ;
; 0.236 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 0.000        ; 2.969      ; 3.289      ;
; 1.747 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.385      ;
; 1.759 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.397      ;
; 1.828 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.466      ;
; 1.884 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.018      ; 1.516      ;
; 1.915 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.554      ;
; 1.926 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.564      ;
; 1.936 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.574      ;
; 1.937 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.018      ; 1.569      ;
; 1.939 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.578      ;
; 1.968 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.606      ;
; 1.970 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.608      ;
; 1.977 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.616      ;
; 1.981 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.620      ;
; 1.982 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.018      ; 1.614      ;
; 1.996 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.018      ; 1.628      ;
; 2.005 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.643      ;
; 2.007 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.645      ;
; 2.012 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.018      ; 1.644      ;
; 2.022 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.660      ;
; 2.025 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.664      ;
; 2.031 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.669      ;
; 2.037 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.018      ; 1.669      ;
; 2.048 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.687      ;
; 2.056 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.694      ;
; 2.071 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.710      ;
; 2.078 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.716      ;
; 2.083 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.722      ;
; 2.092 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.731      ;
; 2.095 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.734      ;
; 2.096 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.735      ;
; 2.102 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.740      ;
; 2.114 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.752      ;
; 2.122 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.760      ;
; 2.127 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.766      ;
; 2.138 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.776      ;
; 2.142 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.781      ;
; 2.146 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.784      ;
; 2.155 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.018      ; 1.787      ;
; 2.157 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.795      ;
; 2.170 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.808      ;
; 2.174 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.813      ;
; 2.178 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.817      ;
; 2.178 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.816      ;
; 2.180 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.819      ;
; 2.181 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.819      ;
; 2.186 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.825      ;
; 2.186 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.825      ;
; 2.186 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.825      ;
; 2.202 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.840      ;
; 2.207 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.846      ;
; 2.218 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.857      ;
; 2.221 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.859      ;
; 2.221 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.860      ;
; 2.240 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.878      ;
; 2.241 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.880      ;
; 2.241 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.880      ;
; 2.244 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.883      ;
; 2.249 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.888      ;
; 2.252 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.891      ;
; 2.271 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.909      ;
; 2.287 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.925      ;
; 2.289 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.928      ;
; 2.295 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.018      ; 1.927      ;
; 2.313 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.952      ;
; 2.315 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.954      ;
; 2.337 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 1.976      ;
; 2.353 ; sar:inst|b[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.991      ;
; 2.355 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 1.993      ;
; 2.362 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.000      ;
; 2.362 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 2.001      ;
; 2.364 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.002      ;
; 2.368 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 2.007      ;
; 2.370 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.008      ;
; 2.370 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 2.009      ;
; 2.379 ; sar:inst|a[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.017      ;
; 2.379 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 2.018      ;
; 2.385 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.023      ;
; 2.387 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.025      ;
; 2.387 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 2.026      ;
; 2.389 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.027      ;
; 2.433 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.071      ;
; 2.433 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.025      ; 2.072      ;
; 2.435 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.073      ;
; 2.455 ; sar:inst|b[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.024      ; 2.093      ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.187 ; latch_sync:inst20|counter[2]    ; latch_sync:inst20|counter[2]    ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; latch_sync:inst20|counter[6]    ; latch_sync:inst20|counter[6]    ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; latch_sync:inst20|flag          ; latch_sync:inst20|flag          ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; latch_sync:inst20|counter[5]    ; latch_sync:inst20|counter[5]    ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.197 ; rochi_start:inst22|counter[20]  ; rochi_start:inst22|counter[20]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.204 ; divide78:inst1|cnt[24]          ; divide78:inst1|cnt[24]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.229 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.097      ; 1.545      ;
; 0.267 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.222      ; 0.573      ;
; 0.271 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.452      ;
; 0.280 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.461      ;
; 0.280 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.461      ;
; 0.280 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.461      ;
; 0.280 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.461      ;
; 0.280 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.461      ;
; 0.280 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.461      ;
; 0.280 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.461      ;
; 0.280 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.461      ;
; 0.280 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 0.962      ; 1.461      ;
; 0.289 ; rochi_start:inst22|counter[15]  ; rochi_start:inst22|counter[15]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.290 ; rochi_start:inst22|counter[13]  ; rochi_start:inst22|counter[13]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; rochi_start:inst22|counter[11]  ; rochi_start:inst22|counter[11]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; rochi_start:inst22|counter[10]  ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.291 ; rochi_start:inst22|counter[17]  ; rochi_start:inst22|counter[17]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; rochi_start:inst22|counter[12]  ; rochi_start:inst22|counter[12]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; rochi_start:inst22|counter[18]  ; rochi_start:inst22|counter[18]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; rochi_start:inst22|counter[19]  ; rochi_start:inst22|counter[19]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; rochi_start:inst22|counter[16]  ; rochi_start:inst22|counter[16]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; rochi_start:inst22|counter[14]  ; rochi_start:inst22|counter[14]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.296 ; divide78:inst1|cnt[11]          ; divide78:inst1|cnt[11]          ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; divide78:inst1|cnt[15]          ; divide78:inst1|cnt[15]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; divide78:inst1|cnt[19]          ; divide78:inst1|cnt[19]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; divide78:inst1|cnt[20]          ; divide78:inst1|cnt[20]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; divide78:inst1|cnt[21]          ; divide78:inst1|cnt[21]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; rochi_start:inst22|counter[1]   ; rochi_start:inst22|counter[1]   ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.304 ; divide78:inst1|cnt[1]           ; divide78:inst1|cnt[1]           ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; divide78:inst1|cnt[9]           ; divide78:inst1|cnt[9]           ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; divide78:inst1|cnt[13]          ; divide78:inst1|cnt[13]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; divide78:inst1|cnt[23]          ; divide78:inst1|cnt[23]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; rochi_start:inst22|counter[7]   ; rochi_start:inst22|counter[7]   ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[9]   ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; divide78:inst1|cnt[7]           ; divide78:inst1|cnt[7]           ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divide78:inst1|cnt[12]          ; divide78:inst1|cnt[12]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rochi_start:inst22|counter[5]   ; rochi_start:inst22|counter[5]   ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; divide78:inst1|cnt[5]           ; divide78:inst1|cnt[5]           ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divide78:inst1|cnt[10]          ; divide78:inst1|cnt[10]          ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; divide78:inst1|cnt[14]          ; divide78:inst1|cnt[14]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; divide78:inst1|cnt[6]           ; divide78:inst1|cnt[6]           ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; divide78:inst1|cnt[8]           ; divide78:inst1|cnt[8]           ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rochi_start:inst22|counter[6]   ; rochi_start:inst22|counter[6]   ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; rochi_start:inst22|counter[4]   ; rochi_start:inst22|counter[4]   ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; rochi_start:inst22|counter[0]   ; rochi_start:inst22|counter[0]   ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; divide78:inst1|cnt[0]           ; divide78:inst1|cnt[0]           ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.310 ; divide78:inst1|cnt[3]           ; divide78:inst1|cnt[3]           ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; divide78:inst1|cnt[4]           ; divide78:inst1|cnt[4]           ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; rochi_start:inst22|counter[3]   ; rochi_start:inst22|counter[3]   ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; divide78:inst1|cnt[2]           ; divide78:inst1|cnt[2]           ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.176      ; 0.573      ;
; 0.318 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.424      ;
; 0.318 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.151      ; 1.692      ;
; 0.330 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[11]  ; clk                            ; clk         ; 0.000        ; 0.222      ; 0.636      ;
; 0.331 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.437      ;
; 0.332 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.438      ;
; 0.332 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.438      ;
; 0.333 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.439      ;
; 0.333 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.439      ;
; 0.333 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.439      ;
; 0.333 ; rochi_start:inst22|counter[7]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.222      ; 0.639      ;
; 0.333 ; rochi_start:inst22|counter[9]   ; rochi_start:inst22|counter[12]  ; clk                            ; clk         ; 0.000        ; 0.222      ; 0.639      ;
; 0.339 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.176      ; 0.599      ;
; 0.340 ; rochi_start:inst22|counter[8]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.222      ; 0.646      ;
; 0.348 ; rochi_start:inst22|counter[6]   ; rochi_start:inst22|counter[10]  ; clk                            ; clk         ; 0.000        ; 0.222      ; 0.654      ;
; 0.365 ; rochi_start:inst22|counter[8]   ; rochi_start:inst22|counter[8]   ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.485      ;
; 0.367 ; divide78:inst1|cnt[18]          ; divide78:inst1|cnt[18]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.488      ;
; 0.367 ; divide78:inst1|cnt[22]          ; divide78:inst1|cnt[22]          ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.488      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.201 ; sar:inst|step[2]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sar:inst|step[1]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sar:inst|step[3]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; sar:inst|step[0]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.314      ;
; 0.288 ; sar:inst|step[1]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.395      ;
; 0.292 ; sar:inst|step[1]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.399      ;
; 0.300 ; sar:inst|step[3]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.407      ;
; 0.300 ; sar:inst|step[3]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.407      ;
; 0.325 ; sar:inst|step[2]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.432      ;
; 0.333 ; sar:inst|step[2]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.440      ;
; 0.338 ; sar:inst|step[3]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.445      ;
; 0.339 ; sar:inst|step[1]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.446      ;
; 0.340 ; sar:inst|step[0]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.447      ;
; 0.361 ; sar:inst|step[0]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.468      ;
; 0.389 ; sar:inst|step[0]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.023      ; 0.496      ;
; 0.467 ; modulador_delta:inst6|out[7] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.586      ;
; 0.473 ; sar:inst|a[7]                ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.592      ;
; 0.477 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.596      ;
; 0.481 ; sar:inst|a[4]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.600      ;
; 0.481 ; sar:inst|a[7]                ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.600      ;
; 0.485 ; sar:inst|step[0]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.900      ;
; 0.487 ; sar:inst|step[0]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.902      ;
; 0.487 ; sar:inst|step[0]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.902      ;
; 0.493 ; sar:inst|step[0]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.908      ;
; 0.494 ; sar:inst|step[0]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.909      ;
; 0.497 ; sar:inst|step[3]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.912      ;
; 0.499 ; sar:inst|step[3]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.914      ;
; 0.499 ; sar:inst|step[3]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.914      ;
; 0.505 ; sar:inst|step[3]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.920      ;
; 0.506 ; sar:inst|step[3]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.921      ;
; 0.515 ; sar:inst|step[0]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.930      ;
; 0.527 ; sar:inst|step[3]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.942      ;
; 0.530 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.649      ;
; 0.531 ; sar:inst|step[0]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.946      ;
; 0.531 ; modulador_delta:inst6|out[6] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; sar:inst|a[1]                ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.650      ;
; 0.532 ; sar:inst|step[0]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.947      ;
; 0.532 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.651      ;
; 0.535 ; sar:inst|a[1]                ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.654      ;
; 0.540 ; sar:inst|step[0]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.955      ;
; 0.543 ; sar:inst|step[1]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.958      ;
; 0.543 ; sar:inst|step[3]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.958      ;
; 0.544 ; sar:inst|step[3]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.959      ;
; 0.545 ; sar:inst|step[2]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.960      ;
; 0.545 ; sar:inst|step[1]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.960      ;
; 0.545 ; sar:inst|step[1]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.960      ;
; 0.547 ; sar:inst|step[2]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.962      ;
; 0.547 ; sar:inst|step[2]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.962      ;
; 0.550 ; sar:inst|a[4]                ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.668      ;
; 0.551 ; sar:inst|step[1]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.966      ;
; 0.552 ; sar:inst|step[1]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.967      ;
; 0.552 ; sar:inst|step[3]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.967      ;
; 0.553 ; sar:inst|step[2]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.968      ;
; 0.554 ; sar:inst|step[2]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.969      ;
; 0.573 ; sar:inst|step[1]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.988      ;
; 0.575 ; sar:inst|step[2]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 0.990      ;
; 0.589 ; sar:inst|step[1]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 1.004      ;
; 0.590 ; sar:inst|step[1]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 1.005      ;
; 0.591 ; sar:inst|step[2]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 1.006      ;
; 0.592 ; sar:inst|step[2]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 1.007      ;
; 0.592 ; sar:inst|a[6]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.711      ;
; 0.598 ; sar:inst|step[1]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 1.013      ;
; 0.600 ; sar:inst|step[2]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.331      ; 1.015      ;
; 0.600 ; sar:inst|step[0]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.014      ;
; 0.601 ; sar:inst|step[0]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.015      ;
; 0.602 ; sar:inst|step[0]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.016      ;
; 0.610 ; sar:inst|step[0]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.024      ;
; 0.611 ; sar:inst|step[0]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.025      ;
; 0.612 ; sar:inst|step[3]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.026      ;
; 0.613 ; sar:inst|step[3]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.027      ;
; 0.614 ; sar:inst|step[3]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.028      ;
; 0.617 ; sar:inst|a[6]                ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.736      ;
; 0.618 ; sar:inst|a[5]                ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.737      ;
; 0.619 ; sar:inst|a[2]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.738      ;
; 0.619 ; sar:inst|a[2]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.738      ;
; 0.622 ; sar:inst|step[3]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.036      ;
; 0.622 ; sar:inst|a[5]                ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.741      ;
; 0.623 ; sar:inst|step[3]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.037      ;
; 0.638 ; modulador_delta:inst6|out[4] ; modulador_delta:inst6|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.757      ;
; 0.638 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.757      ;
; 0.639 ; sar:inst|a[0]                ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.758      ;
; 0.644 ; sar:inst|a[0]                ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.763      ;
; 0.649 ; sar:inst|step[0]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.063      ;
; 0.657 ; sar:inst|step[0]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.071      ;
; 0.658 ; sar:inst|step[1]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.072      ;
; 0.659 ; sar:inst|step[1]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.073      ;
; 0.660 ; sar:inst|step[2]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.074      ;
; 0.660 ; sar:inst|step[1]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.074      ;
; 0.661 ; sar:inst|step[2]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.075      ;
; 0.661 ; sar:inst|step[3]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.075      ;
; 0.662 ; sar:inst|step[2]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.076      ;
; 0.664 ; modulador_delta:inst6|out[2] ; modulador_delta:inst6|out[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.783      ;
; 0.668 ; sar:inst|step[1]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.082      ;
; 0.669 ; sar:inst|step[1]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.083      ;
; 0.669 ; sar:inst|step[3]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.083      ;
; 0.670 ; sar:inst|step[2]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.084      ;
; 0.671 ; sar:inst|step[2]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.330      ; 1.085      ;
; 0.681 ; sar:inst|a[3]                ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.800      ;
; 0.683 ; sar:inst|a[3]                ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.802      ;
; 0.689 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.808      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -5.609   ; 0.064 ; N/A      ; N/A     ; -3.000              ;
;  clk                            ; -3.679   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:inst4|counter[0] ; -2.597   ; 0.201 ; N/A      ; N/A     ; -1.000              ;
;  control                        ; -5.609   ; 0.064 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                 ; -425.478 ; 0.0   ; 0.0      ; 0.0     ; -195.254            ;
;  clk                            ; -329.603 ; 0.000 ; N/A      ; N/A     ; -155.872            ;
;  clock_divider:inst4|counter[0] ; -52.375  ; 0.000 ; N/A      ; N/A     ; -28.000             ;
;  control                        ; -43.500  ; 0.000 ; N/A      ; N/A     ; -11.576             ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led             ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clock_sh        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_9fs         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clock_filtro    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2            ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; start           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[7]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[6]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[5]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[4]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[3]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[2]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[1]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[0]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[23]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[22]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[21]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[20]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[19]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; control                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; oe                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; eoc_input               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[0]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[1]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[2]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[3]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[4]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[5]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[6]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[7]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; cmp                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; clock_sh        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; clk_9fs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; clock_filtro    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led2            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; start           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.09 V              ; -0.00518 V          ; 0.199 V                              ; 0.274 V                              ; 5.46e-09 s                  ; 5.35e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.56e-08 V                  ; 3.09 V             ; -0.00518 V         ; 0.199 V                             ; 0.274 V                             ; 5.46e-09 s                 ; 5.35e-09 s                 ; Yes                       ; No                        ;
; out[6]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[4]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[3]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[0]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; clock_sh        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; clk_9fs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; clock_filtro    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led2            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; start           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.00235 V          ; 0.081 V                              ; 0.192 V                              ; 6.63e-09 s                  ; 6.71e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.00235 V         ; 0.081 V                             ; 0.192 V                             ; 6.63e-09 s                 ; 6.71e-09 s                 ; Yes                       ; Yes                       ;
; out[6]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[4]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[3]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[0]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; clock_sh        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_9fs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clock_filtro    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led2            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; start           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[7]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; out[6]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[5]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[4]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[3]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[2]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[1]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[0]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 6565     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 100      ; 100      ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1035     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; control                        ; 0        ; 0        ; 354      ; 0        ;
; control                        ; control                        ; 0        ; 0        ; 8        ; 8        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 6565     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 100      ; 100      ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1035     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; control                        ; 0        ; 0        ; 354      ; 0        ;
; control                        ; control                        ; 0        ; 0        ; 8        ; 8        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 78    ; 78   ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 289   ; 289  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; clk                            ; clk                            ; Base ; Constrained ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; Base ; Constrained ;
; control                        ; control                        ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; cmp              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; eoc_input        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oe               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clk_9fs         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_filtro    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_sh        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[21]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[22]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[23]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; cmp              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; eoc_input        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oe               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clk_9fs         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_filtro    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_sh        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[21]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[22]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[23]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu Jun 13 20:32:04 2019
Info: Command: quartus_sta SAR -c SAR
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SAR.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|counter[0] clock_divider:inst4|counter[0]
    Info (332105): create_clock -period 1.000 -name control control
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.609             -43.500 control 
    Info (332119):    -3.679            -329.603 clk 
    Info (332119):    -2.597             -52.375 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.251
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.251               0.000 control 
    Info (332119):     0.357               0.000 clk 
    Info (332119):     0.382               0.000 clock_divider:inst4|counter[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.872 clk 
    Info (332119):    -3.000             -11.000 control 
    Info (332119):    -1.000             -28.000 clock_divider:inst4|counter[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.904
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.904             -38.023 control 
    Info (332119):    -3.215            -283.979 clk 
    Info (332119):    -2.214             -43.832 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.168               0.000 control 
    Info (332119):     0.312               0.000 clk 
    Info (332119):     0.333               0.000 clock_divider:inst4|counter[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.848 clk 
    Info (332119):    -3.000             -11.000 control 
    Info (332119):    -1.000             -28.000 clock_divider:inst4|counter[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.677
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.677             -20.879 control 
    Info (332119):    -1.700            -131.452 clk 
    Info (332119):    -1.026             -18.400 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.064
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.064               0.000 control 
    Info (332119):     0.187               0.000 clk 
    Info (332119):     0.201               0.000 clock_divider:inst4|counter[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -155.678 clk 
    Info (332119):    -3.000             -11.576 control 
    Info (332119):    -1.000             -28.000 clock_divider:inst4|counter[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4798 megabytes
    Info: Processing ended: Thu Jun 13 20:32:08 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


