//===========================================================================
// Verilog module generated by IPexpress    10/02/2024    19:54:05       
// Filename  : dut_defines.v                                    
// IP package: Pixel to Byte Converter 1.3                           
// Copyright(c) 2017 Lattice Semiconductor Corporation. All rights reserved. 
//===========================================================================
`define   TX_CSI2
`define   RGB888
`define   NUM_TX_LANE_2
`define   TX_GEAR_8
`define   NUM_PIX_LANE_1
`define   MISC_ON
`define   TXFR_SIG
