Timing Analyzer report for ParteF
Sun Nov 02 23:59:58 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Setup: 'SCL'
 14. Slow 1200mV 85C Model Hold: 'SCL'
 15. Slow 1200mV 85C Model Hold: 'Clk'
 16. Slow 1200mV 85C Model Recovery: 'SCL'
 17. Slow 1200mV 85C Model Removal: 'SCL'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'Clk'
 26. Slow 1200mV 0C Model Setup: 'SCL'
 27. Slow 1200mV 0C Model Hold: 'SCL'
 28. Slow 1200mV 0C Model Hold: 'Clk'
 29. Slow 1200mV 0C Model Recovery: 'SCL'
 30. Slow 1200mV 0C Model Removal: 'SCL'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'Clk'
 38. Fast 1200mV 0C Model Setup: 'SCL'
 39. Fast 1200mV 0C Model Hold: 'SCL'
 40. Fast 1200mV 0C Model Hold: 'Clk'
 41. Fast 1200mV 0C Model Recovery: 'SCL'
 42. Fast 1200mV 0C Model Removal: 'SCL'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ParteF                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C7                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
;     Processor 3            ;   0.4%      ;
;     Processor 4            ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
; SCL        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCL } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 460.19 MHz ; 250.0 MHz       ; SCL        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 589.28 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -4.160 ; -15.578            ;
; SCL   ; -1.173 ; -7.346             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; SCL   ; 0.413 ; 0.000              ;
; Clk   ; 0.438 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; SCL   ; -2.752 ; -12.184               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; SCL   ; -0.114 ; -0.342               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; SCL   ; -3.000 ; -20.990                          ;
; Clk   ; -3.000 ; -9.425                           ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.160 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.325     ; 2.313      ;
; -4.076 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.325     ; 2.229      ;
; -4.021 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.226     ; 2.273      ;
; -4.021 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.226     ; 2.273      ;
; -3.937 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.325     ; 2.090      ;
; -3.887 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.226     ; 2.139      ;
; -3.879 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.227     ; 2.130      ;
; -3.863 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -2.260     ; 2.081      ;
; -3.843 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.227     ; 2.094      ;
; -3.832 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.325     ; 1.985      ;
; -3.781 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -2.260     ; 1.999      ;
; -3.770 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.226     ; 2.022      ;
; -3.676 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; 0.500        ; -2.162     ; 1.992      ;
; -3.640 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -2.260     ; 1.858      ;
; -3.639 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; 0.500        ; -2.162     ; 1.955      ;
; -3.630 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.882      ;
; -3.626 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.878      ;
; -3.624 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.876      ;
; -3.542 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.227     ; 1.793      ;
; -3.535 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -2.260     ; 1.753      ;
; -3.515 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.767      ;
; -3.509 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.761      ;
; -3.506 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.227     ; 1.757      ;
; -3.496 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.227     ; 1.747      ;
; -3.490 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.742      ;
; -3.483 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.735      ;
; -3.460 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.227     ; 1.711      ;
; -3.391 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.643      ;
; -3.384 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; 0.500        ; -2.162     ; 1.700      ;
; -3.375 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.627      ;
; -3.334 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.226     ; 1.586      ;
; -0.697 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 1.000        ; -0.032     ; 1.663      ;
; -0.675 ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 1.000        ; -0.163     ; 1.510      ;
; -0.656 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.R_W          ; Clk          ; Clk         ; 1.000        ; -0.163     ; 1.491      ;
; -0.620 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 1.000        ; -0.163     ; 1.455      ;
; -0.591 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.517      ;
; -0.236 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 1.000        ; -0.050     ; 1.184      ;
; -0.213 ; I2Control:inst|fstate.ACK          ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 1.000        ; -0.032     ; 1.179      ;
; 0.137  ; I2Control:inst|fstate.R_W          ; I2Control:inst|fstate.ACK          ; Clk          ; Clk         ; 1.000        ; -0.072     ; 0.789      ;
; 0.221  ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 1.000        ; -0.043     ; 0.734      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SCL'                                                                                                       ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.173 ; Registro_Shift:inst2|reg[2] ; Registro_Shift:inst2|reg[3] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 2.101      ;
; -1.105 ; Registro_Shift:inst2|reg[4] ; Registro_Shift:inst2|reg[5] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 2.033      ;
; -1.006 ; Registro_Shift:inst2|reg[1] ; Registro_Shift:inst2|reg[2] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.934      ;
; -0.960 ; Registro_Shift:inst2|reg[3] ; Registro_Shift:inst2|reg[4] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.888      ;
; -0.951 ; Registro_Shift:inst2|reg[0] ; Registro_Shift:inst2|reg[1] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.879      ;
; -0.788 ; Registro_Shift:inst2|reg[5] ; Registro_Shift:inst2|reg[6] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.716      ;
; -0.705 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[2] ; Clk          ; SCL         ; 0.500        ; 1.947      ; 3.130      ;
; -0.704 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[4] ; Clk          ; SCL         ; 0.500        ; 1.947      ; 3.129      ;
; -0.701 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[3] ; Clk          ; SCL         ; 0.500        ; 1.947      ; 3.126      ;
; -0.673 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[5] ; Clk          ; SCL         ; 0.500        ; 1.947      ; 3.098      ;
; -0.597 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[1] ; Clk          ; SCL         ; 0.500        ; 1.947      ; 3.022      ;
; -0.521 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[0] ; Clk          ; SCL         ; 0.500        ; 1.947      ; 2.946      ;
; -0.459 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[6] ; Clk          ; SCL         ; 0.500        ; 1.947      ; 2.884      ;
; -0.258 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.186      ;
; -0.200 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.128      ;
; -0.193 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.121      ;
; -0.191 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.119      ;
; -0.179 ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.107      ;
; -0.179 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 1.107      ;
; -0.047 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.975      ;
; -0.038 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.966      ;
; 0.084  ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.844      ;
; 0.092  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.836      ;
; 0.095  ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.833      ;
; 0.100  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.828      ;
; 0.163  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.765      ;
; 0.163  ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.765      ;
; 0.163  ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.765      ;
; 0.163  ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.765      ;
; 0.163  ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.765      ;
; 0.163  ; Contador_ModN:inst27|cnt[2] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.765      ;
; 0.163  ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.070     ; 0.765      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SCL'                                                                                                       ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.413 ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; Contador_ModN:inst27|cnt[2] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.669      ;
; 0.413 ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.674      ;
; 0.450 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.706      ;
; 0.457 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.713      ;
; 0.460 ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.716      ;
; 0.468 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.724      ;
; 0.622 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.878      ;
; 0.630 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.886      ;
; 0.671 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.927      ;
; 0.673 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.929      ;
; 0.675 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.931      ;
; 0.687 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.943      ;
; 0.711 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[6] ; Clk          ; SCL         ; -0.500       ; 2.226      ; 2.663      ;
; 0.726 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[0] ; Clk          ; SCL         ; -0.500       ; 2.226      ; 2.678      ;
; 0.732 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 0.988      ;
; 0.749 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[1] ; Clk          ; SCL         ; -0.500       ; 2.226      ; 2.701      ;
; 0.750 ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.070      ; 1.006      ;
; 0.860 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[5] ; Clk          ; SCL         ; -0.500       ; 2.226      ; 2.812      ;
; 0.885 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[4] ; Clk          ; SCL         ; -0.500       ; 2.226      ; 2.837      ;
; 0.919 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[3] ; Clk          ; SCL         ; -0.500       ; 2.226      ; 2.871      ;
; 0.920 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[2] ; Clk          ; SCL         ; -0.500       ; 2.226      ; 2.872      ;
; 1.369 ; Registro_Shift:inst2|reg[5] ; Registro_Shift:inst2|reg[6] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 1.625      ;
; 1.415 ; Registro_Shift:inst2|reg[0] ; Registro_Shift:inst2|reg[1] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 1.671      ;
; 1.488 ; Registro_Shift:inst2|reg[3] ; Registro_Shift:inst2|reg[4] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 1.744      ;
; 1.608 ; Registro_Shift:inst2|reg[1] ; Registro_Shift:inst2|reg[2] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 1.864      ;
; 1.665 ; Registro_Shift:inst2|reg[4] ; Registro_Shift:inst2|reg[5] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 1.921      ;
; 1.747 ; Registro_Shift:inst2|reg[2] ; Registro_Shift:inst2|reg[3] ; SCL          ; SCL         ; 0.000        ; 0.070      ; 2.003      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.438 ; I2Control:inst|fstate.R_W          ; I2Control:inst|fstate.ACK          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.696      ;
; 0.440 ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.751 ; I2Control:inst|fstate.ACK          ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 0.000        ; 0.163      ; 1.100      ;
; 0.841 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 0.000        ; 0.050      ; 1.077      ;
; 1.069 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.327      ;
; 1.140 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 0.000        ; 0.032      ; 1.358      ;
; 1.149 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.R_W          ; Clk          ; Clk         ; 0.000        ; 0.032      ; 1.367      ;
; 1.154 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 0.000        ; 0.163      ; 1.503      ;
; 1.156 ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 0.000        ; 0.032      ; 1.374      ;
; 3.655 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.434      ;
; 3.656 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.435      ;
; 3.685 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.464      ;
; 3.716 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; -0.500       ; -1.882     ; 1.560      ;
; 3.774 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.553      ;
; 3.784 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.977     ; 1.533      ;
; 3.784 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.948     ; 1.562      ;
; 3.793 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.948     ; 1.571      ;
; 3.800 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.579      ;
; 3.810 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.589      ;
; 3.827 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.606      ;
; 3.867 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.948     ; 1.645      ;
; 3.876 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.948     ; 1.654      ;
; 3.883 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.662      ;
; 3.904 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.977     ; 1.653      ;
; 3.911 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.690      ;
; 3.915 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.694      ;
; 3.921 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; -0.500       ; -1.882     ; 1.765      ;
; 3.997 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; -0.500       ; -1.882     ; 1.841      ;
; 4.063 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.842      ;
; 4.085 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.977     ; 1.834      ;
; 4.097 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.977     ; 1.846      ;
; 4.101 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -2.043     ; 1.784      ;
; 4.195 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.948     ; 1.973      ;
; 4.201 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.947     ; 1.980      ;
; 4.204 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.948     ; 1.982      ;
; 4.221 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -2.043     ; 1.904      ;
; 4.291 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.947     ; 2.070      ;
; 4.306 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.947     ; 2.085      ;
; 4.399 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -2.043     ; 2.082      ;
; 4.414 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -2.043     ; 2.097      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SCL'                                                                                                          ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.752 ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.681      ;
; -2.752 ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.681      ;
; -2.752 ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.681      ;
; -2.612 ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.541      ;
; -2.612 ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.541      ;
; -2.612 ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.541      ;
; -2.605 ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.534      ;
; -2.605 ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.534      ;
; -2.605 ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.534      ;
; -2.538 ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.467      ;
; -2.538 ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.467      ;
; -2.538 ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.467      ;
; -2.478 ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.407      ;
; -2.478 ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.407      ;
; -2.478 ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.407      ;
; -2.461 ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.390      ;
; -2.461 ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.390      ;
; -2.461 ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.390      ;
; -2.287 ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.216      ;
; -2.287 ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.216      ;
; -2.287 ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.069     ; 3.216      ;
; -0.982 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[0]  ; Clk          ; SCL         ; 0.500        ; 1.977      ; 3.437      ;
; -0.982 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[3]  ; Clk          ; SCL         ; 0.500        ; 1.977      ; 3.437      ;
; -0.982 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[2]  ; Clk          ; SCL         ; 0.500        ; 1.977      ; 3.437      ;
; -0.982 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[1]  ; Clk          ; SCL         ; 0.500        ; 1.977      ; 3.437      ;
; 0.004  ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.500        ; 4.472      ; 4.966      ;
; 0.004  ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.500        ; 4.472      ; 4.966      ;
; 0.004  ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.500        ; 4.472      ; 4.966      ;
; 0.535  ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; 4.472      ; 4.935      ;
; 0.535  ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; 4.472      ; 4.935      ;
; 0.535  ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; 4.472      ; 4.935      ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SCL'                                                                                                           ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.114 ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 4.654      ; 4.726      ;
; -0.114 ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 4.654      ; 4.726      ;
; -0.114 ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 4.654      ; 4.726      ;
; 0.401  ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; -0.500       ; 4.654      ; 4.761      ;
; 0.401  ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; -0.500       ; 4.654      ; 4.761      ;
; 0.401  ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; -0.500       ; 4.654      ; 4.761      ;
; 1.262  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[0]  ; Clk          ; SCL         ; -0.500       ; 2.260      ; 3.248      ;
; 1.262  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[3]  ; Clk          ; SCL         ; -0.500       ; 2.260      ; 3.248      ;
; 1.262  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[2]  ; Clk          ; SCL         ; -0.500       ; 2.260      ; 3.248      ;
; 1.262  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[1]  ; Clk          ; SCL         ; -0.500       ; 2.260      ; 3.248      ;
; 2.822  ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.079      ;
; 2.822  ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.079      ;
; 2.822  ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.079      ;
; 2.911  ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.168      ;
; 2.911  ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.168      ;
; 2.911  ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.168      ;
; 2.952  ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.209      ;
; 2.952  ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.209      ;
; 2.952  ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.209      ;
; 3.016  ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.273      ;
; 3.016  ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.273      ;
; 3.016  ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.273      ;
; 3.050  ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.307      ;
; 3.050  ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.307      ;
; 3.050  ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.307      ;
; 3.058  ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.315      ;
; 3.058  ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.315      ;
; 3.058  ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.315      ;
; 3.169  ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.426      ;
; 3.169  ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.426      ;
; 3.169  ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.071      ; 3.426      ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 492.37 MHz ; 250.0 MHz       ; SCL        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 654.45 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -3.785 ; -14.053           ;
; SCL   ; -1.031 ; -5.820            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; SCL   ; 0.362 ; 0.000             ;
; Clk   ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; SCL   ; -2.447 ; -10.953              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; SCL   ; -0.160 ; -0.480              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; SCL   ; -3.000 ; -20.990                         ;
; Clk   ; -3.000 ; -9.425                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.785 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.145     ; 2.119      ;
; -3.680 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.145     ; 2.014      ;
; -3.642 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 2.083      ;
; -3.593 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 2.034      ;
; -3.591 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.145     ; 1.925      ;
; -3.532 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.973      ;
; -3.490 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -2.069     ; 1.900      ;
; -3.490 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.145     ; 1.824      ;
; -3.484 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.925      ;
; -3.472 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.913      ;
; -3.387 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -2.069     ; 1.797      ;
; -3.370 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.811      ;
; -3.296 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -2.069     ; 1.706      ;
; -3.294 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; 0.500        ; -1.962     ; 1.811      ;
; -3.276 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.717      ;
; -3.268 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.709      ;
; -3.260 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; 0.500        ; -1.962     ; 1.777      ;
; -3.236 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.677      ;
; -3.195 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -2.069     ; 1.605      ;
; -3.170 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.611      ;
; -3.158 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.599      ;
; -3.158 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.599      ;
; -3.158 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.599      ;
; -3.154 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.595      ;
; -3.142 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.583      ;
; -3.124 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.565      ;
; -3.101 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.542      ;
; -3.034 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; 0.500        ; -1.962     ; 1.551      ;
; -3.030 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.471      ;
; -3.014 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.455      ;
; -3.013 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -2.038     ; 1.454      ;
; -0.528 ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 1.000        ; -0.165     ; 1.362      ;
; -0.528 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 1.000        ; -0.010     ; 1.517      ;
; -0.505 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.R_W          ; Clk          ; Clk         ; 1.000        ; -0.165     ; 1.339      ;
; -0.482 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 1.000        ; -0.165     ; 1.316      ;
; -0.431 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 1.000        ; -0.064     ; 1.366      ;
; -0.112 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 1.000        ; -0.045     ; 1.066      ;
; -0.091 ; I2Control:inst|fstate.ACK          ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 1.000        ; -0.010     ; 1.080      ;
; 0.225  ; I2Control:inst|fstate.R_W          ; I2Control:inst|fstate.ACK          ; Clk          ; Clk         ; 1.000        ; -0.064     ; 0.710      ;
; 0.301  ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 1.000        ; -0.039     ; 0.659      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SCL'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.031 ; Registro_Shift:inst2|reg[2] ; Registro_Shift:inst2|reg[3] ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.966      ;
; -0.921 ; Registro_Shift:inst2|reg[4] ; Registro_Shift:inst2|reg[5] ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.856      ;
; -0.866 ; Registro_Shift:inst2|reg[1] ; Registro_Shift:inst2|reg[2] ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.801      ;
; -0.815 ; Registro_Shift:inst2|reg[3] ; Registro_Shift:inst2|reg[4] ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.750      ;
; -0.763 ; Registro_Shift:inst2|reg[0] ; Registro_Shift:inst2|reg[1] ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.698      ;
; -0.630 ; Registro_Shift:inst2|reg[5] ; Registro_Shift:inst2|reg[6] ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.565      ;
; -0.592 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[4] ; Clk          ; SCL         ; 0.500        ; 1.786      ; 2.857      ;
; -0.590 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[2] ; Clk          ; SCL         ; 0.500        ; 1.786      ; 2.855      ;
; -0.585 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[3] ; Clk          ; SCL         ; 0.500        ; 1.786      ; 2.850      ;
; -0.565 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[5] ; Clk          ; SCL         ; 0.500        ; 1.786      ; 2.830      ;
; -0.486 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[1] ; Clk          ; SCL         ; 0.500        ; 1.786      ; 2.751      ;
; -0.426 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[0] ; Clk          ; SCL         ; 0.500        ; 1.786      ; 2.691      ;
; -0.357 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[6] ; Clk          ; SCL         ; 0.500        ; 1.786      ; 2.622      ;
; -0.132 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.067      ;
; -0.082 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.017      ;
; -0.079 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 1.014      ;
; -0.075 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 1.011      ;
; -0.064 ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.999      ;
; -0.063 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.998      ;
; 0.055  ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.880      ;
; 0.069  ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.866      ;
; 0.171  ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 0.765      ;
; 0.177  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.758      ;
; 0.180  ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 0.756      ;
; 0.184  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.751      ;
; 0.252  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.683      ;
; 0.252  ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.683      ;
; 0.252  ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.683      ;
; 0.252  ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 1.000        ; -0.064     ; 0.683      ;
; 0.253  ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 0.683      ;
; 0.253  ; Contador_ModN:inst27|cnt[2] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 0.683      ;
; 0.253  ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 0.683      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SCL'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.362 ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.597      ;
; 0.363 ; Contador_ModN:inst27|cnt[2] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.063      ; 0.597      ;
; 0.373 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.608      ;
; 0.374 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.063      ; 0.608      ;
; 0.405 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.640      ;
; 0.412 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.647      ;
; 0.416 ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.063      ; 0.650      ;
; 0.422 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.063      ; 0.656      ;
; 0.575 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.810      ;
; 0.582 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.817      ;
; 0.611 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.846      ;
; 0.616 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.851      ;
; 0.617 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.852      ;
; 0.627 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.063      ; 0.861      ;
; 0.668 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.903      ;
; 0.682 ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.064      ; 0.917      ;
; 0.693 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[6] ; Clk          ; SCL         ; -0.500       ; 2.038      ; 2.442      ;
; 0.695 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[0] ; Clk          ; SCL         ; -0.500       ; 2.038      ; 2.444      ;
; 0.711 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[1] ; Clk          ; SCL         ; -0.500       ; 2.038      ; 2.460      ;
; 0.825 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[5] ; Clk          ; SCL         ; -0.500       ; 2.038      ; 2.574      ;
; 0.851 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[4] ; Clk          ; SCL         ; -0.500       ; 2.038      ; 2.600      ;
; 0.875 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[3] ; Clk          ; SCL         ; -0.500       ; 2.038      ; 2.624      ;
; 0.878 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[2] ; Clk          ; SCL         ; -0.500       ; 2.038      ; 2.627      ;
; 1.260 ; Registro_Shift:inst2|reg[5] ; Registro_Shift:inst2|reg[6] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.495      ;
; 1.276 ; Registro_Shift:inst2|reg[0] ; Registro_Shift:inst2|reg[1] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.511      ;
; 1.335 ; Registro_Shift:inst2|reg[3] ; Registro_Shift:inst2|reg[4] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.570      ;
; 1.443 ; Registro_Shift:inst2|reg[1] ; Registro_Shift:inst2|reg[2] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.678      ;
; 1.532 ; Registro_Shift:inst2|reg[4] ; Registro_Shift:inst2|reg[5] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.767      ;
; 1.562 ; Registro_Shift:inst2|reg[2] ; Registro_Shift:inst2|reg[3] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 1.797      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.405 ; I2Control:inst|fstate.R_W          ; I2Control:inst|fstate.ACK          ; Clk          ; Clk         ; 0.000        ; 0.064      ; 0.640      ;
; 0.659 ; I2Control:inst|fstate.ACK          ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 0.000        ; 0.165      ; 0.995      ;
; 0.776 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.992      ;
; 0.971 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 0.000        ; 0.064      ; 1.206      ;
; 1.047 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 0.000        ; 0.165      ; 1.383      ;
; 1.071 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 0.000        ; 0.010      ; 1.252      ;
; 1.085 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.R_W          ; Clk          ; Clk         ; 0.000        ; 0.010      ; 1.266      ;
; 1.086 ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 0.000        ; 0.010      ; 1.267      ;
; 3.398 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.323      ;
; 3.399 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.324      ;
; 3.402 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.327      ;
; 3.416 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; -0.500       ; -1.708     ; 1.419      ;
; 3.483 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.810     ; 1.384      ;
; 3.491 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.416      ;
; 3.497 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.422      ;
; 3.500 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.425      ;
; 3.510 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.787     ; 1.434      ;
; 3.524 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.787     ; 1.448      ;
; 3.525 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.450      ;
; 3.591 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.787     ; 1.515      ;
; 3.593 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.810     ; 1.494      ;
; 3.594 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.519      ;
; 3.597 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.522      ;
; 3.600 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; -0.500       ; -1.708     ; 1.603      ;
; 3.605 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.787     ; 1.529      ;
; 3.606 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.531      ;
; 3.681 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; -0.500       ; -1.708     ; 1.684      ;
; 3.770 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.810     ; 1.671      ;
; 3.773 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.698      ;
; 3.787 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.889     ; 1.609      ;
; 3.791 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.810     ; 1.692      ;
; 3.854 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.779      ;
; 3.872 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.787     ; 1.796      ;
; 3.886 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.787     ; 1.810      ;
; 3.897 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.889     ; 1.719      ;
; 3.948 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.873      ;
; 3.982 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.786     ; 1.907      ;
; 4.074 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.889     ; 1.896      ;
; 4.097 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.889     ; 1.919      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SCL'                                                                                                           ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.447 ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.383      ;
; -2.447 ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.383      ;
; -2.447 ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.383      ;
; -2.325 ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.261      ;
; -2.325 ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.261      ;
; -2.325 ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.261      ;
; -2.321 ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.257      ;
; -2.321 ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.257      ;
; -2.321 ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.257      ;
; -2.251 ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.187      ;
; -2.251 ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.187      ;
; -2.251 ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.187      ;
; -2.211 ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.147      ;
; -2.211 ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.147      ;
; -2.211 ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.147      ;
; -2.158 ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.094      ;
; -2.158 ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.094      ;
; -2.158 ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 3.094      ;
; -2.034 ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 2.970      ;
; -2.034 ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 2.970      ;
; -2.034 ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.063     ; 2.970      ;
; -0.903 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[0]  ; Clk          ; SCL         ; 0.500        ; 1.810      ; 3.192      ;
; -0.903 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[3]  ; Clk          ; SCL         ; 0.500        ; 1.810      ; 3.192      ;
; -0.903 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[2]  ; Clk          ; SCL         ; 0.500        ; 1.810      ; 3.192      ;
; -0.903 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[1]  ; Clk          ; SCL         ; 0.500        ; 1.810      ; 3.192      ;
; -0.052 ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.500        ; 4.080      ; 4.631      ;
; -0.052 ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.500        ; 4.080      ; 4.631      ;
; -0.052 ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.500        ; 4.080      ; 4.631      ;
; 0.636  ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; 4.080      ; 4.443      ;
; 0.636  ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; 4.080      ; 4.443      ;
; 0.636  ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; 4.080      ; 4.443      ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SCL'                                                                                                            ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.160 ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 4.245      ; 4.256      ;
; -0.160 ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 4.245      ; 4.256      ;
; -0.160 ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 4.245      ; 4.256      ;
; 0.503  ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; -0.500       ; 4.245      ; 4.439      ;
; 0.503  ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; -0.500       ; 4.245      ; 4.439      ;
; 0.503  ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; -0.500       ; 4.245      ; 4.439      ;
; 1.134  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[0]  ; Clk          ; SCL         ; -0.500       ; 2.069      ; 2.914      ;
; 1.134  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[3]  ; Clk          ; SCL         ; -0.500       ; 2.069      ; 2.914      ;
; 1.134  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[2]  ; Clk          ; SCL         ; -0.500       ; 2.069      ; 2.914      ;
; 1.134  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[1]  ; Clk          ; SCL         ; -0.500       ; 2.069      ; 2.914      ;
; 2.530  ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.765      ;
; 2.530  ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.765      ;
; 2.530  ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.765      ;
; 2.611  ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.846      ;
; 2.611  ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.846      ;
; 2.611  ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.846      ;
; 2.684  ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.919      ;
; 2.684  ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.919      ;
; 2.684  ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.919      ;
; 2.705  ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.940      ;
; 2.705  ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.940      ;
; 2.705  ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.940      ;
; 2.745  ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.980      ;
; 2.745  ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.980      ;
; 2.745  ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.980      ;
; 2.745  ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.980      ;
; 2.745  ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.980      ;
; 2.745  ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 2.980      ;
; 2.851  ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 3.086      ;
; 2.851  ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 3.086      ;
; 2.851  ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.064      ; 3.086      ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -2.066 ; -7.822            ;
; SCL   ; -0.065 ; -0.092            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; SCL   ; 0.186 ; 0.000             ;
; Clk   ; 0.193 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; SCL   ; -0.858 ; -2.754               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; SCL   ; -0.027 ; -0.081              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; SCL   ; -3.000 ; -17.770                         ;
; Clk   ; -3.000 ; -8.168                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.066 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.449     ; 1.084      ;
; -2.062 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.449     ; 1.080      ;
; -2.049 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.410     ; 1.106      ;
; -2.007 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.410     ; 1.064      ;
; -1.994 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.411     ; 1.050      ;
; -1.969 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.411     ; 1.025      ;
; -1.958 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.410     ; 1.015      ;
; -1.942 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.449     ; 0.960      ;
; -1.926 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.983      ;
; -1.923 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -1.411     ; 0.979      ;
; -1.915 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -1.411     ; 0.971      ;
; -1.895 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.449     ; 0.913      ;
; -1.860 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.917      ;
; -1.839 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; 0.500        ; -1.373     ; 0.933      ;
; -1.825 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; 0.500        ; -1.373     ; 0.919      ;
; -1.821 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.878      ;
; -1.818 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.875      ;
; -1.812 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.411     ; 0.868      ;
; -1.799 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -1.411     ; 0.855      ;
; -1.794 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.411     ; 0.850      ;
; -1.791 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.848      ;
; -1.787 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.411     ; 0.843      ;
; -1.774 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.831      ;
; -1.769 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.411     ; 0.825      ;
; -1.769 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.826      ;
; -1.761 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.818      ;
; -1.756 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; 0.500        ; -1.411     ; 0.812      ;
; -1.742 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.799      ;
; -1.737 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.794      ;
; -1.697 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; 0.500        ; -1.373     ; 0.791      ;
; -1.687 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; 0.500        ; -1.410     ; 0.744      ;
; 0.174  ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.R_W          ; Clk          ; Clk         ; 1.000        ; -0.091     ; 0.722      ;
; 0.175  ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 1.000        ; -0.091     ; 0.721      ;
; 0.185  ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 1.000        ; -0.014     ; 0.788      ;
; 0.199  ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 1.000        ; -0.091     ; 0.697      ;
; 0.225  ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 1.000        ; -0.037     ; 0.725      ;
; 0.390  ; I2Control:inst|fstate.ACK          ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 1.000        ; -0.014     ; 0.583      ;
; 0.392  ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 1.000        ; -0.025     ; 0.570      ;
; 0.577  ; I2Control:inst|fstate.R_W          ; I2Control:inst|fstate.ACK          ; Clk          ; Clk         ; 1.000        ; -0.037     ; 0.373      ;
; 0.615  ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 1.000        ; -0.022     ; 0.350      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SCL'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.065 ; Registro_Shift:inst2|reg[2] ; Registro_Shift:inst2|reg[3] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.016      ;
; -0.027 ; Registro_Shift:inst2|reg[4] ; Registro_Shift:inst2|reg[5] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.978      ;
; 0.011  ; Registro_Shift:inst2|reg[1] ; Registro_Shift:inst2|reg[2] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.940      ;
; 0.029  ; Registro_Shift:inst2|reg[0] ; Registro_Shift:inst2|reg[1] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.922      ;
; 0.063  ; Registro_Shift:inst2|reg[3] ; Registro_Shift:inst2|reg[4] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.888      ;
; 0.128  ; Registro_Shift:inst2|reg[5] ; Registro_Shift:inst2|reg[6] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.823      ;
; 0.219  ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[4] ; Clk          ; SCL         ; 0.500        ; 1.266      ; 1.514      ;
; 0.223  ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[3] ; Clk          ; SCL         ; 0.500        ; 1.266      ; 1.510      ;
; 0.225  ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[5] ; Clk          ; SCL         ; 0.500        ; 1.266      ; 1.508      ;
; 0.227  ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[2] ; Clk          ; SCL         ; 0.500        ; 1.266      ; 1.506      ;
; 0.260  ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[1] ; Clk          ; SCL         ; 0.500        ; 1.266      ; 1.473      ;
; 0.327  ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[6] ; Clk          ; SCL         ; 0.500        ; 1.266      ; 1.406      ;
; 0.329  ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[0] ; Clk          ; SCL         ; 0.500        ; 1.266      ; 1.404      ;
; 0.380  ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.571      ;
; 0.406  ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.545      ;
; 0.412  ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.539      ;
; 0.415  ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.535      ;
; 0.422  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.529      ;
; 0.429  ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.522      ;
; 0.484  ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.467      ;
; 0.485  ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.466      ;
; 0.554  ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.396      ;
; 0.555  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.396      ;
; 0.559  ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.391      ;
; 0.562  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.389      ;
; 0.591  ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; Contador_ModN:inst27|cnt[2] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.037     ; 0.359      ;
; 0.592  ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 1.000        ; -0.036     ; 0.359      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SCL'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; Contador_ModN:inst27|cnt[2] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.324      ;
; 0.209 ; Contador_ModN:inst27|cnt[1] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.330      ;
; 0.210 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.330      ;
; 0.212 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.333      ;
; 0.225 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[6] ; Clk          ; SCL         ; -0.500       ; 1.410      ; 1.259      ;
; 0.242 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[0] ; Clk          ; SCL         ; -0.500       ; 1.410      ; 1.276      ;
; 0.261 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[1] ; Clk          ; SCL         ; -0.500       ; 1.410      ; 1.295      ;
; 0.275 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.395      ;
; 0.276 ; Contador_ModN:inst3|cnt[2]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.396      ;
; 0.305 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[5] ; Clk          ; SCL         ; -0.500       ; 1.410      ; 1.339      ;
; 0.307 ; Contador_ModN:inst3|cnt[0]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.427      ;
; 0.313 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; Contador_ModN:inst27|cnt[0] ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 0.435      ;
; 0.314 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[4] ; Clk          ; SCL         ; -0.500       ; 1.410      ; 1.348      ;
; 0.334 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[2] ; Clk          ; SCL         ; -0.500       ; 1.410      ; 1.368      ;
; 0.337 ; I2Control:inst|fstate.ACK   ; Registro_Shift:inst2|reg[3] ; Clk          ; SCL         ; -0.500       ; 1.410      ; 1.371      ;
; 0.340 ; Contador_ModN:inst3|cnt[3]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.460      ;
; 0.344 ; Contador_ModN:inst3|cnt[1]  ; Contador_ModN:inst3|cnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.464      ;
; 0.600 ; Registro_Shift:inst2|reg[5] ; Registro_Shift:inst2|reg[6] ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.720      ;
; 0.633 ; Registro_Shift:inst2|reg[0] ; Registro_Shift:inst2|reg[1] ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.753      ;
; 0.679 ; Registro_Shift:inst2|reg[3] ; Registro_Shift:inst2|reg[4] ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.799      ;
; 0.703 ; Registro_Shift:inst2|reg[1] ; Registro_Shift:inst2|reg[2] ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.823      ;
; 0.739 ; Registro_Shift:inst2|reg[4] ; Registro_Shift:inst2|reg[5] ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.859      ;
; 0.771 ; Registro_Shift:inst2|reg[2] ; Registro_Shift:inst2|reg[3] ; SCL          ; SCL         ; 0.000        ; 0.036      ; 0.891      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; I2Control:inst|fstate.R_W          ; I2Control:inst|fstate.ACK          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.317 ; I2Control:inst|fstate.ACK          ; I2Control:inst|fstate.Guardar_dato ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.492      ;
; 0.378 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 0.000        ; 0.025      ; 0.487      ;
; 0.497 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.517 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 0.000        ; 0.014      ; 0.615      ;
; 0.518 ; I2Control:inst|fstate.Oscioso      ; I2Control:inst|fstate.Guardar_Dir  ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.693      ;
; 0.518 ; I2Control:inst|fstate.Guardar_Dir  ; I2Control:inst|fstate.R_W          ; Clk          ; Clk         ; 0.000        ; 0.014      ; 0.616      ;
; 0.524 ; I2Control:inst|fstate.Guardar_dato ; I2Control:inst|fstate.Oscioso      ; Clk          ; Clk         ; 0.000        ; 0.014      ; 0.622      ;
; 2.291 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.649      ;
; 2.291 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.649      ;
; 2.331 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; -0.500       ; -1.227     ; 0.728      ;
; 2.335 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.693      ;
; 2.354 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.712      ;
; 2.355 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.713      ;
; 2.357 ; Registro_Shift:inst2|reg[5]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.715      ;
; 2.383 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.265     ; 0.742      ;
; 2.383 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.741      ;
; 2.383 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.741      ;
; 2.384 ; Contador_ModN:inst27|cnt[0]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.742      ;
; 2.388 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.746      ;
; 2.401 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.759      ;
; 2.402 ; Registro_Shift:inst2|reg[4]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.760      ;
; 2.429 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; -0.500       ; -1.227     ; 0.826      ;
; 2.436 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.265     ; 0.795      ;
; 2.447 ; Registro_Shift:inst2|reg[6]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.805      ;
; 2.453 ; Contador_ModN:inst27|cnt[2]        ; I2Control:inst|fstate.Guardar_Dir  ; SCL          ; Clk         ; -0.500       ; -1.227     ; 0.850      ;
; 2.456 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.814      ;
; 2.476 ; Registro_Shift:inst2|reg[0]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.834      ;
; 2.478 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.265     ; 0.837      ;
; 2.528 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Guardar_dato ; SCL          ; Clk         ; -0.500       ; -1.265     ; 0.887      ;
; 2.531 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.889      ;
; 2.532 ; Contador_ModN:inst27|cnt[1]        ; I2Control:inst|fstate.R_W          ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.890      ;
; 2.548 ; Contador_ModN:inst3|cnt[0]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.304     ; 0.868      ;
; 2.573 ; Registro_Shift:inst2|reg[2]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.931      ;
; 2.586 ; Registro_Shift:inst2|reg[1]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 0.944      ;
; 2.590 ; Contador_ModN:inst3|cnt[2]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.304     ; 0.910      ;
; 2.630 ; Contador_ModN:inst3|cnt[3]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.304     ; 0.950      ;
; 2.643 ; Registro_Shift:inst2|reg[3]        ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.266     ; 1.001      ;
; 2.693 ; Contador_ModN:inst3|cnt[1]         ; I2Control:inst|fstate.Oscioso      ; SCL          ; Clk         ; -0.500       ; -1.304     ; 1.013      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SCL'                                                                                                           ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.858 ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.809      ;
; -0.821 ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.772      ;
; -0.821 ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.772      ;
; -0.821 ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.772      ;
; -0.798 ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.749      ;
; -0.779 ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.730      ;
; -0.779 ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.730      ;
; -0.730 ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.681      ;
; -0.730 ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.681      ;
; -0.730 ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.681      ;
; -0.698 ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; -0.036     ; 1.649      ;
; -0.045 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[0]  ; Clk          ; SCL         ; 0.500        ; 1.265      ; 1.777      ;
; -0.045 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[3]  ; Clk          ; SCL         ; 0.500        ; 1.265      ; 1.777      ;
; -0.045 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[2]  ; Clk          ; SCL         ; 0.500        ; 1.265      ; 1.777      ;
; -0.045 ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[1]  ; Clk          ; SCL         ; 0.500        ; 1.265      ; 1.777      ;
; 0.655  ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 1.000        ; 2.525      ; 2.857      ;
; 0.655  ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 1.000        ; 2.525      ; 2.857      ;
; 0.655  ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 1.000        ; 2.525      ; 2.857      ;
; 0.721  ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.500        ; 2.525      ; 2.291      ;
; 0.721  ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.500        ; 2.525      ; 2.291      ;
; 0.721  ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.500        ; 2.525      ; 2.291      ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SCL'                                                                                                            ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.027 ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; -0.500       ; 2.618      ; 2.195      ;
; -0.027 ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; -0.500       ; 2.618      ; 2.195      ;
; -0.027 ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; -0.500       ; 2.618      ; 2.195      ;
; 0.037  ; SCL                               ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 2.618      ; 2.739      ;
; 0.037  ; SCL                               ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 2.618      ; 2.739      ;
; 0.037  ; SCL                               ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 2.618      ; 2.739      ;
; 0.512  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[0]  ; Clk          ; SCL         ; -0.500       ; 1.411      ; 1.547      ;
; 0.512  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[3]  ; Clk          ; SCL         ; -0.500       ; 1.411      ; 1.547      ;
; 0.512  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[2]  ; Clk          ; SCL         ; -0.500       ; 1.411      ; 1.547      ;
; 0.512  ; I2Control:inst|fstate.Guardar_Dir ; Contador_ModN:inst3|cnt[1]  ; Clk          ; SCL         ; -0.500       ; 1.411      ; 1.547      ;
; 1.322  ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.443      ;
; 1.322  ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.443      ;
; 1.322  ; Registro_Shift:inst2|reg[0]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.443      ;
; 1.386  ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.507      ;
; 1.386  ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.507      ;
; 1.386  ; Registro_Shift:inst2|reg[5]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.507      ;
; 1.419  ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.540      ;
; 1.419  ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.540      ;
; 1.419  ; Registro_Shift:inst2|reg[2]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.540      ;
; 1.432  ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.553      ;
; 1.432  ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.553      ;
; 1.432  ; Registro_Shift:inst2|reg[1]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.553      ;
; 1.478  ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.599      ;
; 1.478  ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.599      ;
; 1.478  ; Registro_Shift:inst2|reg[4]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.599      ;
; 1.492  ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.613      ;
; 1.492  ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.613      ;
; 1.492  ; Registro_Shift:inst2|reg[3]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.613      ;
; 1.542  ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[2] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.663      ;
; 1.542  ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[1] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.663      ;
; 1.542  ; Registro_Shift:inst2|reg[6]       ; Contador_ModN:inst27|cnt[0] ; SCL          ; SCL         ; 0.000        ; 0.037      ; 1.663      ;
+--------+-----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.796 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.160  ; 0.186 ; -2.752   ; -0.160  ; -3.000              ;
;  Clk             ; -4.160  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  SCL             ; -1.173  ; 0.186 ; -2.752   ; -0.160  ; -3.000              ;
; Design-wide TNS  ; -22.924 ; 0.0   ; -12.184  ; -0.48   ; -30.415             ;
;  Clk             ; -15.578 ; 0.000 ; N/A      ; N/A     ; -9.425              ;
;  SCL             ; -7.346  ; 0.000 ; -12.184  ; -0.480  ; -20.990             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Fin_Dir       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Soy           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ack           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hab_dato      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hab_dir       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Fin_Dato      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Salida[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Salida[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Salida[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Salida[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SCL                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Fin_Dir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Soy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hab_dato      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; hab_dir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Fin_Dato      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Fin_Dir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Soy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hab_dato      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; hab_dir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Fin_Dato      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Fin_Dir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Soy           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hab_dato      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hab_dir       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Fin_Dato      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 9        ; 0        ; 0        ; 0        ;
; SCL        ; Clk      ; 0        ; 31       ; 0        ; 0        ;
; Clk        ; SCL      ; 0        ; 0        ; 7        ; 0        ;
; SCL        ; SCL      ; 0        ; 0        ; 0        ; 25       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 9        ; 0        ; 0        ; 0        ;
; SCL        ; Clk      ; 0        ; 31       ; 0        ; 0        ;
; Clk        ; SCL      ; 0        ; 0        ; 7        ; 0        ;
; SCL        ; SCL      ; 0        ; 0        ; 0        ; 25       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; SCL      ; 0        ; 0        ; 4        ; 0        ;
; SCL        ; SCL      ; 0        ; 0        ; 3        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; SCL      ; 0        ; 0        ; 4        ; 0        ;
; SCL        ; SCL      ; 0        ; 0        ; 3        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; Clk    ; Clk   ; Base ; Constrained ;
; SCL    ; SCL   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Fin_Dato    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fin_Dir     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Salida[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Salida[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Salida[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Soy         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hab_dato    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hab_dir     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Fin_Dato    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fin_Dir     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Salida[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Salida[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Salida[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Soy         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hab_dato    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hab_dir     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun Nov 02 23:59:55 2025
Info: Command: quartus_sta ParteF -c ParteF
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ParteF.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SCL SCL
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.160             -15.578 Clk 
    Info (332119):    -1.173              -7.346 SCL 
Info (332146): Worst-case hold slack is 0.413
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.413               0.000 SCL 
    Info (332119):     0.438               0.000 Clk 
Info (332146): Worst-case recovery slack is -2.752
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.752             -12.184 SCL 
Info (332146): Worst-case removal slack is -0.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.114              -0.342 SCL 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -20.990 SCL 
    Info (332119):    -3.000              -9.425 Clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.785
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.785             -14.053 Clk 
    Info (332119):    -1.031              -5.820 SCL 
Info (332146): Worst-case hold slack is 0.362
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.362               0.000 SCL 
    Info (332119):     0.387               0.000 Clk 
Info (332146): Worst-case recovery slack is -2.447
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.447             -10.953 SCL 
Info (332146): Worst-case removal slack is -0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.160              -0.480 SCL 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -20.990 SCL 
    Info (332119):    -3.000              -9.425 Clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.066
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.066              -7.822 Clk 
    Info (332119):    -0.065              -0.092 SCL 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 SCL 
    Info (332119):     0.193               0.000 Clk 
Info (332146): Worst-case recovery slack is -0.858
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.858              -2.754 SCL 
Info (332146): Worst-case removal slack is -0.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.027              -0.081 SCL 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -17.770 SCL 
    Info (332119):    -3.000              -8.168 Clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.796 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4775 megabytes
    Info: Processing ended: Sun Nov 02 23:59:57 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


