<title>Synthesis&nbsp;Report</title><PRE><FONT&nbsp;FACE="Courier&nbsp;New",&nbsp;monotype><p&nbsp;align=left><b>Synthesis&nbsp;Report</b></p><b><center>Tue&nbsp;Dec&nbsp;8&nbsp;23:28:18&nbsp;2015</center></b><br><hr><br>Release&nbsp;14.6&nbsp;-&nbsp;xst&nbsp;P.68d&nbsp;(nt64)<br>Copyright&nbsp;(c)&nbsp;1995-2013&nbsp;Xilinx,&nbsp;Inc.&nbsp;&nbsp;All&nbsp;rights&nbsp;reserved.<br>-->&nbsp;Parameter&nbsp;TMPDIR&nbsp;set&nbsp;to&nbsp;xst/projnav.tmp<br><br><br>Total&nbsp;REAL&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;0.00&nbsp;secs<br>Total&nbsp;CPU&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;0.12&nbsp;secs<br>&nbsp;<br>-->&nbsp;Parameter&nbsp;xsthdpdir&nbsp;set&nbsp;to&nbsp;xst<br><br><br>Total&nbsp;REAL&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;0.00&nbsp;secs<br>Total&nbsp;CPU&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;0.12&nbsp;secs<br>&nbsp;<br>-->&nbsp;Reading&nbsp;design:&nbsp;XICO.prj<br><br>TABLE&nbsp;OF&nbsp;CONTENTS<br>&nbsp;&nbsp;1)&nbsp;Synthesis&nbsp;Options&nbsp;Summary<br>&nbsp;&nbsp;2)&nbsp;HDL&nbsp;Parsing<br>&nbsp;&nbsp;3)&nbsp;HDL&nbsp;Elaboration<br>&nbsp;&nbsp;4)&nbsp;HDL&nbsp;Synthesis<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.1)&nbsp;HDL&nbsp;Synthesis&nbsp;Report<br>&nbsp;&nbsp;5)&nbsp;Advanced&nbsp;HDL&nbsp;Synthesis<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.1)&nbsp;Advanced&nbsp;HDL&nbsp;Synthesis&nbsp;Report<br>&nbsp;&nbsp;6)&nbsp;Low&nbsp;Level&nbsp;Synthesis<br>&nbsp;&nbsp;7)&nbsp;Partition&nbsp;Report<br>&nbsp;&nbsp;8)&nbsp;Design&nbsp;Summary<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.1)&nbsp;Primitive&nbsp;and&nbsp;Black&nbsp;Box&nbsp;Usage<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.2)&nbsp;Device&nbsp;utilization&nbsp;summary<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.3)&nbsp;Partition&nbsp;Resource&nbsp;Summary<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.4)&nbsp;Timing&nbsp;Report<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.4.1)&nbsp;Clock&nbsp;Information<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.4.2)&nbsp;Asynchronous&nbsp;Control&nbsp;Signals&nbsp;Information<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.4.3)&nbsp;Timing&nbsp;Summary<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.4.4)&nbsp;Timing&nbsp;Details<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.4.5)&nbsp;Cross&nbsp;Clock&nbsp;Domains&nbsp;Report<br><br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Synthesis&nbsp;Options&nbsp;Summary&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>----&nbsp;Source&nbsp;Parameters<br>Input&nbsp;File&nbsp;Name&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;"XICO.prj"<br>Ignore&nbsp;Synthesis&nbsp;Constraint&nbsp;File&nbsp;&nbsp;&nbsp;:&nbsp;NO<br><br>----&nbsp;Target&nbsp;Parameters<br>Output&nbsp;File&nbsp;Name&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;"XICO"<br>Output&nbsp;Format&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NGC<br>Target&nbsp;Device&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;xc6slx16-3-ftg256<br><br>----&nbsp;Source&nbsp;Options<br>Top&nbsp;Module&nbsp;Name&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;XICO<br>Automatic&nbsp;FSM&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>FSM&nbsp;Encoding&nbsp;Algorithm&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Safe&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;No<br>FSM&nbsp;Style&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;LUT<br>RAM&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>RAM&nbsp;Style&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>ROM&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>Shift&nbsp;Register&nbsp;Extraction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>ROM&nbsp;Style&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Resource&nbsp;Sharing&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Asynchronous&nbsp;To&nbsp;Synchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Shift&nbsp;Register&nbsp;Minimum&nbsp;Size&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>Use&nbsp;DSP&nbsp;Block&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Automatic&nbsp;Register&nbsp;Balancing&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;No<br><br>----&nbsp;Target&nbsp;Options<br>LUT&nbsp;Combining&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Reduce&nbsp;Control&nbsp;Sets&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Add&nbsp;IO&nbsp;Buffers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Global&nbsp;Maximum&nbsp;Fanout&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;100000<br>Add&nbsp;Generic&nbsp;Clock&nbsp;Buffer(BUFG)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>Register&nbsp;Duplication&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Optimize&nbsp;Instantiated&nbsp;Primitives&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Use&nbsp;Clock&nbsp;Enable&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Use&nbsp;Synchronous&nbsp;Set&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Use&nbsp;Synchronous&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Pack&nbsp;IO&nbsp;Registers&nbsp;into&nbsp;IOBs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Auto<br>Equivalent&nbsp;register&nbsp;Removal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br><br>----&nbsp;General&nbsp;Options<br>Optimization&nbsp;Goal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Speed<br>Optimization&nbsp;Effort&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>Power&nbsp;Reduction&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Keep&nbsp;Hierarchy&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;No<br>Netlist&nbsp;Hierarchy&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;As_Optimized<br>RTL&nbsp;Output&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Yes<br>Global&nbsp;Optimization&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;AllClockNets<br>Read&nbsp;Cores&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;YES<br>Write&nbsp;Timing&nbsp;Constraints&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Cross&nbsp;Clock&nbsp;Analysis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Hierarchy&nbsp;Separator&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;/<br>Bus&nbsp;Delimiter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;<><br>Case&nbsp;Specifier&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;Maintain<br>Slice&nbsp;Utilization&nbsp;Ratio&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;100<br>BRAM&nbsp;Utilization&nbsp;Ratio&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;100<br>DSP48&nbsp;Utilization&nbsp;Ratio&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;100<br>Auto&nbsp;BRAM&nbsp;Packing&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;NO<br>Slice&nbsp;Utilization&nbsp;Ratio&nbsp;Delta&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br><br>----&nbsp;Other&nbsp;Options<br>Cores&nbsp;Search&nbsp;Directories&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;{"OKLib"&nbsp;"ipcore_dir"&nbsp;&nbsp;}<br><br>=========================================================================<br><br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;HDL&nbsp;Parsing&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ipcore_dir\CLK_PLL.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<CLK_PLL>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ipcore_dir\PULSE_CLK.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<PULSE_CLK>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\YAG_CTRL.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<YAG_CTRL>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\TAC.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<TAC>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<PULSE_PICKER>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PPCORE.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<PPCORE>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PMT_CNT.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<PMT_CNT>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\pipectrl.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<pipe_in>.<br>Parsing&nbsp;module&nbsp;<pipe_out>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\OKLib\okLibrary.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<okHost>.<br>Parsing&nbsp;module&nbsp;<okCore>.<br>Parsing&nbsp;module&nbsp;<okWireIn>.<br>Parsing&nbsp;module&nbsp;<okWireOut>.<br>Parsing&nbsp;module&nbsp;<okTriggerIn>.<br>Parsing&nbsp;module&nbsp;<okTriggerOut>.<br>Parsing&nbsp;module&nbsp;<okPipeIn>.<br>Parsing&nbsp;module&nbsp;<okPipeOut>.<br>Parsing&nbsp;module&nbsp;<okBTPipeIn>.<br>Parsing&nbsp;module&nbsp;<okBTPipeOut>.<br>Parsing&nbsp;module&nbsp;<okWireOR>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ipcore_dir\ppmem_xem6.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<ppmem_xem6>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AWG_AD9958-59.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<AWG_AD9958>.<br>Parsing&nbsp;module&nbsp;<AWG_AD9959>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ADF4360.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;verilog&nbsp;file&nbsp;"PISO.v"&nbsp;included&nbsp;at&nbsp;line&nbsp;2.<br>Parsing&nbsp;module&nbsp;<MUX_MSB>.<br>Parsing&nbsp;module&nbsp;<MUX_MSB_S>.<br>Parsing&nbsp;module&nbsp;<MUX_MSB_SS>.<br>Parsing&nbsp;module&nbsp;<MUX_LSB>.<br>Parsing&nbsp;module&nbsp;<ADF4360>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9959Dr.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<AD9959Dr>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<AD9910_AWG>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910Serial.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;module&nbsp;<AD9910Serial>.<br>Analyzing&nbsp;Verilog&nbsp;file&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;into&nbsp;library&nbsp;work<br>Parsing&nbsp;verilog&nbsp;file&nbsp;"correlator.v"&nbsp;included&nbsp;at&nbsp;line&nbsp;2.<br>Parsing&nbsp;module&nbsp;<MCorrelator>.<br>Parsing&nbsp;verilog&nbsp;file&nbsp;"CLK_TICK.v"&nbsp;included&nbsp;at&nbsp;line&nbsp;3.<br>Parsing&nbsp;module&nbsp;<CLK_TICK>.<br>Parsing&nbsp;module&nbsp;<DIGI_CLICK>.<br>Parsing&nbsp;module&nbsp;<XICO>.<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;HDL&nbsp;Elaboration&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;339:&nbsp;Port&nbsp;LOCKED&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;670:&nbsp;Port&nbsp;wHClk_o&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;683:&nbsp;Port&nbsp;ready_o&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;889:&nbsp;Port&nbsp;oProfile&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;937:&nbsp;Port&nbsp;oProfile&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;959:&nbsp;Port&nbsp;oProfile&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;1025:&nbsp;Port&nbsp;f_o&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br><br>Elaborating&nbsp;module&nbsp;<XICO>.<br><br>Elaborating&nbsp;module&nbsp;<SRL16(INIT=16'b1111111111111111)>.<br><br>Elaborating&nbsp;module&nbsp;<CLK_PLL>.<br><br>Elaborating&nbsp;module&nbsp;<PLL_BASE(BANDWIDTH="OPTIMIZED",CLK_FEEDBACK="CLKFBOUT",COMPENSATION="SYSTEM_SYNCHRONOUS",DIVCLK_DIVIDE=2,CLKFBOUT_MULT=25,CLKFBOUT_PHASE=0.0,CLKOUT0_DIVIDE=12,CLKOUT0_PHASE=0.0,CLKOUT0_DUTY_CYCLE=0.5,CLKOUT1_DIVIDE=6,CLKOUT1_PHASE=0.0,CLKOUT1_DUTY_CYCLE=0.5,CLKOUT2_DIVIDE=2,CLKOUT2_PHASE=0.0,CLKOUT2_DUTY_CYCLE=0.5,CLKIN_PERIOD=20.833,REF_JITTER=0.01)>.<br>WARNING:HDLCompiler:1127&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ipcore_dir\CLK_PLL.v"&nbsp;Line&nbsp;126:&nbsp;Assignment&nbsp;to&nbsp;clkout3_unused&nbsp;ignored,&nbsp;since&nbsp;the&nbsp;identifier&nbsp;is&nbsp;never&nbsp;used<br>WARNING:HDLCompiler:1127&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ipcore_dir\CLK_PLL.v"&nbsp;Line&nbsp;127:&nbsp;Assignment&nbsp;to&nbsp;clkout4_unused&nbsp;ignored,&nbsp;since&nbsp;the&nbsp;identifier&nbsp;is&nbsp;never&nbsp;used<br>WARNING:HDLCompiler:1127&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ipcore_dir\CLK_PLL.v"&nbsp;Line&nbsp;128:&nbsp;Assignment&nbsp;to&nbsp;clkout5_unused&nbsp;ignored,&nbsp;since&nbsp;the&nbsp;identifier&nbsp;is&nbsp;never&nbsp;used<br><br>Elaborating&nbsp;module&nbsp;<BUFG>.<br>WARNING:HDLCompiler:1127&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;343:&nbsp;Assignment&nbsp;to&nbsp;wClk050&nbsp;ignored,&nbsp;since&nbsp;the&nbsp;identifier&nbsp;is&nbsp;never&nbsp;used<br>WARNING:HDLCompiler:1127&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;344:&nbsp;Assignment&nbsp;to&nbsp;wClk100&nbsp;ignored,&nbsp;since&nbsp;the&nbsp;identifier&nbsp;is&nbsp;never&nbsp;used<br>WARNING:HDLCompiler:1127&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;358:&nbsp;Assignment&nbsp;to&nbsp;rTest&nbsp;ignored,&nbsp;since&nbsp;the&nbsp;identifier&nbsp;is&nbsp;never&nbsp;used<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v"&nbsp;Line&nbsp;35:&nbsp;Port&nbsp;INPUT_CLK_STOPPED&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br><br>Elaborating&nbsp;module&nbsp;<PULSE_PICKER>.<br><br>Elaborating&nbsp;module&nbsp;<PULSE_CLK>.<br><br>Elaborating&nbsp;module&nbsp;<DCM_SP(CLKDV_DIVIDE=2.0,CLKFX_DIVIDE=1,CLKFX_MULTIPLY=4,CLKIN_DIVIDE_BY_2="FALSE",CLKIN_PERIOD=13.157,CLKOUT_PHASE_SHIFT="NONE",CLK_FEEDBACK="2X",DESKEW_ADJUST="SYSTEM_SYNCHRONOUS",PHASE_SHIFT=0,STARTUP_WAIT="FALSE")>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v"&nbsp;Line&nbsp;86:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;1-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v"&nbsp;Line&nbsp;91:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;1-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v"&nbsp;Line&nbsp;92:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;8-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v"&nbsp;Line&nbsp;97:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;1-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v"&nbsp;Line&nbsp;98:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br><br>Elaborating&nbsp;module&nbsp;<ADF4360>.<br><br>Elaborating&nbsp;module&nbsp;<MUX_MSB_SS>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"PISO.v"&nbsp;Line&nbsp;60:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;1-bit&nbsp;target.<br><br>Elaborating&nbsp;module&nbsp;<PMT_CNT>.<br><br>Elaborating&nbsp;module&nbsp;<pipe_in>.<br><br>Elaborating&nbsp;module&nbsp;<pipe_out>.<br><br>Elaborating&nbsp;module&nbsp;<ppmem_xem6>.<br>WARNING:HDLCompiler:1499&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ipcore_dir\ppmem_xem6.v"&nbsp;Line&nbsp;39:&nbsp;Empty&nbsp;module&nbsp;<ppmem_xem6>&nbsp;remains&nbsp;a&nbsp;black&nbsp;box.<br><br>Elaborating&nbsp;module&nbsp;<PPCORE>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PPCORE.v"&nbsp;Line&nbsp;340:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;2-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PPCORE.v"&nbsp;Line&nbsp;341:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;2-bit&nbsp;target.<br>WARNING:HDLCompiler:189&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;776:&nbsp;Size&nbsp;mismatch&nbsp;in&nbsp;connection&nbsp;of&nbsp;port&nbsp;<wState_o>.&nbsp;Formal&nbsp;port&nbsp;size&nbsp;is&nbsp;2-bit&nbsp;while&nbsp;actual&nbsp;signal&nbsp;size&nbsp;is&nbsp;4-bit.<br><br>Elaborating&nbsp;module&nbsp;<AD9959Dr(BRDIDX=4'b0)>.<br><br>Elaborating&nbsp;module&nbsp;<MUX_MSB>.<br><br>Elaborating&nbsp;module&nbsp;<AD9959Dr(BRDIDX=4'b01)>.<br><br>Elaborating&nbsp;module&nbsp;<AD9910Serial(P_ADDR=4'b010)>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910Serial.v"&nbsp;Line&nbsp;142:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;7-bit&nbsp;target.<br>WARNING:HDLCompiler:1127&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910Serial.v"&nbsp;Line&nbsp;89:&nbsp;Assignment&nbsp;to&nbsp;rProfile&nbsp;ignored,&nbsp;since&nbsp;the&nbsp;identifier&nbsp;is&nbsp;never&nbsp;used<br><br>Elaborating&nbsp;module&nbsp;<MUX_MSB_SS(DATA_WIDTH=72,IDX_WIDTH=7)>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"PISO.v"&nbsp;Line&nbsp;60:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;1-bit&nbsp;target.<br>WARNING:HDLCompiler:189&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;884:&nbsp;Size&nbsp;mismatch&nbsp;in&nbsp;connection&nbsp;of&nbsp;port&nbsp;<oProfile>.&nbsp;Formal&nbsp;port&nbsp;size&nbsp;is&nbsp;3-bit&nbsp;while&nbsp;actual&nbsp;signal&nbsp;size&nbsp;is&nbsp;4-bit.<br><br>Elaborating&nbsp;module&nbsp;<AD9910Serial(P_ADDR=4'b011)>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910Serial.v"&nbsp;Line&nbsp;142:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;7-bit&nbsp;target.<br>WARNING:HDLCompiler:1127&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910Serial.v"&nbsp;Line&nbsp;89:&nbsp;Assignment&nbsp;to&nbsp;rProfile&nbsp;ignored,&nbsp;since&nbsp;the&nbsp;identifier&nbsp;is&nbsp;never&nbsp;used<br><br>Elaborating&nbsp;module&nbsp;<AWG_AD9959(BRD_IDX=4'b1000)>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AWG_AD9958-59.v"&nbsp;Line&nbsp;405:&nbsp;Result&nbsp;of&nbsp;6-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;5-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AWG_AD9958-59.v"&nbsp;Line&nbsp;412:&nbsp;Result&nbsp;of&nbsp;5-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;4-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AWG_AD9958-59.v"&nbsp;Line&nbsp;422:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;24-bit&nbsp;target.<br><br>Elaborating&nbsp;module&nbsp;<AWG_AD9959(BRD_IDX=4'b1001)>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AWG_AD9958-59.v"&nbsp;Line&nbsp;405:&nbsp;Result&nbsp;of&nbsp;6-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;5-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AWG_AD9958-59.v"&nbsp;Line&nbsp;412:&nbsp;Result&nbsp;of&nbsp;5-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;4-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AWG_AD9958-59.v"&nbsp;Line&nbsp;422:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;24-bit&nbsp;target.<br><br>Elaborating&nbsp;module&nbsp;<AD9910_AWG(P_ADDR=4'b1010)>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;91:&nbsp;Result&nbsp;of&nbsp;17-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;92:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;97:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;1-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;143:&nbsp;Result&nbsp;of&nbsp;17-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;150:&nbsp;Result&nbsp;of&nbsp;17-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;173:&nbsp;Result&nbsp;of&nbsp;17-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;184:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;31-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;189:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;196:&nbsp;Result&nbsp;of&nbsp;29-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;28-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;210:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;216:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;232:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;6-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;236:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;31-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;241:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br><br>Elaborating&nbsp;module&nbsp;<MUX_MSB_SS(DATA_WIDTH=40,IDX_WIDTH=6)>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"PISO.v"&nbsp;Line&nbsp;60:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;1-bit&nbsp;target.<br><br>Elaborating&nbsp;module&nbsp;<AD9910_AWG(P_ADDR=4'b1011)>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;91:&nbsp;Result&nbsp;of&nbsp;17-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;92:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;97:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;1-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;143:&nbsp;Result&nbsp;of&nbsp;17-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;150:&nbsp;Result&nbsp;of&nbsp;17-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;173:&nbsp;Result&nbsp;of&nbsp;17-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;184:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;31-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;189:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;196:&nbsp;Result&nbsp;of&nbsp;29-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;28-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;210:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;216:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;232:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;6-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;236:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;31-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v"&nbsp;Line&nbsp;241:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br><br>Elaborating&nbsp;module&nbsp;<CLK_TICK>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"CLK_TICK.v"&nbsp;Line&nbsp;78:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"CLK_TICK.v"&nbsp;Line&nbsp;79:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"CLK_TICK.v"&nbsp;Line&nbsp;96:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br>WARNING:HDLCompiler:1127&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;992:&nbsp;Assignment&nbsp;to&nbsp;wDCOut&nbsp;ignored,&nbsp;since&nbsp;the&nbsp;identifier&nbsp;is&nbsp;never&nbsp;used<br><br>Elaborating&nbsp;module&nbsp;<TAC>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\TAC.v"&nbsp;Line&nbsp;177:&nbsp;Result&nbsp;of&nbsp;17-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;16-bit&nbsp;target.<br><br>Elaborating&nbsp;module&nbsp;<YAG_CTRL>.<br>WARNING:HDLCompiler:413&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;1053:&nbsp;Result&nbsp;of&nbsp;32-bit&nbsp;expression&nbsp;is&nbsp;truncated&nbsp;to&nbsp;fit&nbsp;in&nbsp;4-bit&nbsp;target.<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\OKLib\okLibrary.v"&nbsp;Line&nbsp;34:&nbsp;Port&nbsp;CLK180&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br>WARNING:HDLCompiler:1016&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\OKLib\okLibrary.v"&nbsp;Line&nbsp;62:&nbsp;Port&nbsp;BUSY&nbsp;is&nbsp;not&nbsp;connected&nbsp;to&nbsp;this&nbsp;instance<br><br>Elaborating&nbsp;module&nbsp;<okHost>.<br><br>Elaborating&nbsp;module&nbsp;<DCM_SP>.<br><br>Elaborating&nbsp;module&nbsp;<FDS>.<br><br>Elaborating&nbsp;module&nbsp;<FD>.<br><br>Elaborating&nbsp;module&nbsp;<IOBUF>.<br><br>Elaborating&nbsp;module&nbsp;<IODELAY2(IDELAY_TYPE="FIXED",IDELAY_VALUE=50,DELAY_SRC="IDATAIN")>.<br><br>Elaborating&nbsp;module&nbsp;<FDRE>.<br><br>Elaborating&nbsp;module&nbsp;<OBUF>.<br><br>Elaborating&nbsp;module&nbsp;<okCore>.<br><br>Elaborating&nbsp;module&nbsp;<okWireIn>.<br><br>Elaborating&nbsp;module&nbsp;<okWireOR(N=11)>.<br><br>Elaborating&nbsp;module&nbsp;<okWireOut>.<br><br>Elaborating&nbsp;module&nbsp;<okTriggerIn>.<br><br>Elaborating&nbsp;module&nbsp;<okPipeIn>.<br><br>Elaborating&nbsp;module&nbsp;<okPipeOut>.<br>WARNING:HDLCompiler:634&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;Line&nbsp;1083:&nbsp;Net&nbsp;<ok2x[186]>&nbsp;does&nbsp;not&nbsp;have&nbsp;a&nbsp;driver.<br>WARNING:Xst:2972&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;1025.&nbsp;All&nbsp;outputs&nbsp;of&nbsp;instance&nbsp;<mYAG_Ctrl>&nbsp;of&nbsp;block&nbsp;<YAG_CTRL>&nbsp;are&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;Underlying&nbsp;logic&nbsp;will&nbsp;be&nbsp;removed.<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;HDL&nbsp;Synthesis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br><br>Synthesizing&nbsp;Unit&nbsp;<XICO>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v".<br>WARNING:Xst:647&nbsp;-&nbsp;Input&nbsp;<button>&nbsp;is&nbsp;never&nbsp;used.&nbsp;This&nbsp;port&nbsp;will&nbsp;be&nbsp;preserved&nbsp;and&nbsp;left&nbsp;unconnected&nbsp;if&nbsp;it&nbsp;belongs&nbsp;to&nbsp;a&nbsp;top-level&nbsp;block&nbsp;or&nbsp;it&nbsp;belongs&nbsp;to&nbsp;a&nbsp;sub-block&nbsp;and&nbsp;the&nbsp;hierarchy&nbsp;of&nbsp;this&nbsp;sub-block&nbsp;is&nbsp;preserved.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;339:&nbsp;Output&nbsp;port&nbsp;<CLK_050>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<u_hclk>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;339:&nbsp;Output&nbsp;port&nbsp;<CLK_100>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<u_hclk>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;339:&nbsp;Output&nbsp;port&nbsp;<LOCKED>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<u_hclk>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;670:&nbsp;Output&nbsp;port&nbsp;<wHClk_o>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<pulse_picker>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;683:&nbsp;Output&nbsp;port&nbsp;<ready_o>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<pll>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;891:&nbsp;Output&nbsp;port&nbsp;<oProfile>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<DDS3>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;939:&nbsp;Output&nbsp;port&nbsp;<oProfile>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<awg2>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;961:&nbsp;Output&nbsp;port&nbsp;<oProfile>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<awg3>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;984:&nbsp;Output&nbsp;port&nbsp;<tick_o>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<dc_inst>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;1025:&nbsp;Output&nbsp;port&nbsp;<f_o>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<mYAG_Ctrl>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\XICO.v"&nbsp;line&nbsp;1025:&nbsp;Output&nbsp;port&nbsp;<q_o>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<mYAG_Ctrl>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>WARNING:Xst:653&nbsp;-&nbsp;Signal&nbsp;<ok2x<186:85>>&nbsp;is&nbsp;used&nbsp;but&nbsp;never&nbsp;assigned.&nbsp;This&nbsp;sourceless&nbsp;signal&nbsp;will&nbsp;be&nbsp;automatically&nbsp;connected&nbsp;to&nbsp;value&nbsp;GND.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDataOut>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPPLReset>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPPStopTrig>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPPStartTrig>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPPStartAddr>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPPDebug>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPPStepTrig>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPPReset>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rExpTime>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAD9959Reset_host>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDDSTrig_host>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAD9910Reset_host>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTacCmdTrig>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTacPmtRst>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTacAddrRst>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rYAGDelay>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rYAGTrig>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPllR>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPllC>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPllN>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPllTrig>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPulseInit>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPulseClk>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;64-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rLastCmd>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPPLStartAddr>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;17-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rHostMemAddr>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;8-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rHostShutter>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDDSBrdIdx_host>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAD9959Data_host>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAD9959Cmd_host>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;34-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAD9910Cmd_host>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTacCmd>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTacData>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPulseDelay>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;8-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPulseWidth>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rRegIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTimer>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPCCState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_0>&nbsp;for&nbsp;signal&nbsp;<rPCCState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;20&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;10&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;16&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;wUsbClk&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;wReset&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;synchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;auto&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rTimer[31]_GND_1_o_sub_272_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;1056.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<n0653[4:0]>&nbsp;created&nbsp;at&nbsp;line&nbsp;1053.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;8-bit&nbsp;8-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<_n0883>&nbsp;created&nbsp;at&nbsp;line&nbsp;1039.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<i2c_sda>&nbsp;created&nbsp;at&nbsp;line&nbsp;327<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<i2c_scl>&nbsp;created&nbsp;at&nbsp;line&nbsp;328<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<wDDSBrdIdx[3]_PWR_1_o_LessThan_259_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;835<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;471&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;52&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Tristate(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>Unit&nbsp;<XICO>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<CLK_PLL>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ipcore_dir\CLK_PLL.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	no&nbsp;macro.<br>Unit&nbsp;<CLK_PLL>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<PULSE_PICKER>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v".<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v"&nbsp;line&nbsp;35:&nbsp;Output&nbsp;port&nbsp;<INPUT_CLK_STOPPED>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<QCLK>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>INFO:Xst:3210&nbsp;-&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PULSE_PICKER.v"&nbsp;line&nbsp;35:&nbsp;Output&nbsp;port&nbsp;<LOCKED>&nbsp;of&nbsp;the&nbsp;instance&nbsp;<QCLK>&nbsp;is&nbsp;unconnected&nbsp;or&nbsp;connected&nbsp;to&nbsp;loadless&nbsp;signal.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTrigEdge>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTrig_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDelay>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;8-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rWidth>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPulseEdge>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_1>&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;11&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;7&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;wClk&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;wInit_i_wReset_i_OR_155_o&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;synchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;auto&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;9-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_8_o_GND_8_o_sub_15_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;92.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;17-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_8_o_GND_8_o_sub_22_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;98.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;29&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;7&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>Unit&nbsp;<PULSE_PICKER>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<PULSE_CLK>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ipcore_dir\PULSE_CLK.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	no&nbsp;macro.<br>Unit&nbsp;<PULSE_CLK>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<ADF4360>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\ADF4360.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDelayTrig>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rClkDiv>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rRegIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rLE>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rReady>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDelayCnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCS>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rR>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rC>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rN>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDelayReset>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_2>&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;9&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;wSClk&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;wDelayReset&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;synchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;auto&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rIdx[4]_GND_11_o_sub_23_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;120.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rDelayCnt[15]_GND_11_o_sub_28_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;142.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rClkDiv[1]_GND_11_o_add_3_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;54.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rRegIdx[1]_GND_11_o_add_28_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;145.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<wCurPReg>&nbsp;created&nbsp;at&nbsp;line&nbsp;73.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;4&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;108&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;13&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>Unit&nbsp;<ADF4360>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<MUX_MSB_SS>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001/PISO.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DATA_WIDTH&nbsp;=&nbsp;24<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IDX_WIDTH&nbsp;=&nbsp;5<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;24-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<idx_i[4]_X_12_o_Mux_1_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;60.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<idx_i[4]_PWR_14_o_LessThan_1_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;60<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Multiplexer(s).<br>Unit&nbsp;<MUX_MSB_SS>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<PMT_CNT>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PMT_CNT.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDelayCnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rACnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rACnt1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPmtCnt_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPmt_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rLastCnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rEdge>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rDelayCnt[31]_GND_13_o_add_3_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;55.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rACnt[31]_GND_13_o_add_6_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;56.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rACnt1[31]_GND_13_o_add_10_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;58.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<rDelayCnt[31]_wExpTime_i[31]_equal_9_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;57<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;comparator&nbsp;not&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<n0019>&nbsp;created&nbsp;at&nbsp;line&nbsp;64<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;3&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;163&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Multiplexer(s).<br>Unit&nbsp;<PMT_CNT>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<pipe_in>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\pipectrl.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<data32_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<wea_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<addr_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<addr_r>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<datal_r>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<addr_r[15]_GND_14_o_add_1_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;67.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;82&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Multiplexer(s).<br>Unit&nbsp;<pipe_in>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<pipe_out>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\pipectrl.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<data16_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<delay_read>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<datah>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<addr_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<addr_o[15]_GND_15_o_add_1_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;140.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;50&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Multiplexer(s).<br>Unit&nbsp;<pipe_out>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<PPCORE>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\PPCORE.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDDSBrdIdx_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;36-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAD9959Cmd_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;34-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAD9910Cmd_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAWG9959StartAddr_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAWG9910StartAddr_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDCTrig_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDCStep_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDCDelay_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDCHlvl_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;8-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDO_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rW>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rI>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDelayCnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;8-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCmd>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCmdPnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCmdPntCache>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCntFlg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rLastCnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCurTS>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rLastTS>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rLastOperand>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCmpFlag>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDOperand>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDDSTrig_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_4>&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;16&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;9&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;7&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;wClk_i&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;enable&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;wReset_i&nbsp;(negative)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;wStopTrig_i_wReset_i_OR_224_o&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;synchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;auto&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rW[31]_GND_17_o_sub_84_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;352.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<wOperand[31]_GND_17_o_sub_85_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;352.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<wOperand[15]_GND_17_o_sub_89_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;353.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rW[31]_wOperand[31]_sub_92_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;356.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rI[15]_wOperand[15]_sub_93_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;358.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<wPMTA_i[31]_rLastCnt[31]_sub_97_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;416.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rCurTS[31]_rLastTS[31]_sub_98_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;433.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rDelayCnt[31]_GND_17_o_sub_157_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;448.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rCurTS[31]_GND_17_o_add_46_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;292.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rCmdPnt[15]_GND_17_o_add_60_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;325.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rW[31]_wOperand[31]_add_72_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;346.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rI[15]_wOperand[15]_add_73_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;348.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rW[31]_GND_17_o_add_75_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;350.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<wOperand[31]_GND_17_o_add_76_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;350.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rI[15]_GND_17_o_add_79_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;351.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<wOperand[15]_GND_17_o_add_80_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;351.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rDOperand[23]_PWR_19_o_add_95_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;396.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rW[31]_GND_17_o_add_158_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;450.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32x32-bit&nbsp;multiplier&nbsp;for&nbsp;signal&nbsp;<n0322>&nbsp;created&nbsp;at&nbsp;line&nbsp;354.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;shifter&nbsp;logical&nbsp;left&nbsp;for&nbsp;signal&nbsp;<rW[31]_wOperand[31]_shift_left_93_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;360<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;shifter&nbsp;logical&nbsp;right&nbsp;for&nbsp;signal&nbsp;<rW[31]_wOperand[31]_shift_right_94_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;362<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<wOperand[31]_rW[31]_LessThan_63_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;340<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<rW[31]_wOperand[31]_LessThan_64_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;340<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<wOperand[15]_rI[15]_LessThan_67_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;341<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<rI[15]_wOperand[15]_LessThan_68_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;341<br>&nbsp;&nbsp;&nbsp;&nbsp;HDL&nbsp;ADVISOR&nbsp;-&nbsp;Describing&nbsp;an&nbsp;operational&nbsp;reset&nbsp;or&nbsp;an&nbsp;explicit&nbsp;power-up&nbsp;state&nbsp;for&nbsp;register&nbsp;<rState>&nbsp;would&nbsp;allow&nbsp;inference&nbsp;of&nbsp;a&nbsp;finite&nbsp;state&nbsp;machine&nbsp;and&nbsp;as&nbsp;consequence&nbsp;better&nbsp;performance&nbsp;and&nbsp;smaller&nbsp;area.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Multiplier(s).<br>	inferred&nbsp;&nbsp;17&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;424&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;4&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;26&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Combinational&nbsp;logic&nbsp;shifter(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>Unit&nbsp;<PPCORE>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<AD9959Dr_1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9959Dr.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;BRDIDX&nbsp;=&nbsp;4'b0000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SYNC_DELAY&nbsp;=&nbsp;4'b0010<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<CSB>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<IO>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;64-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spidata>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<synccnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spiMode>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<MaxState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<synccnt[3]_GND_23_o_add_24_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;165.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<state[4]_GND_23_o_add_27_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;172.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;shifter&nbsp;logical&nbsp;left&nbsp;for&nbsp;signal&nbsp;<GND_23_o_data_i[1]_shift_left_9_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;110<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;64-bit&nbsp;7-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<_n0133>&nbsp;created&nbsp;at&nbsp;line&nbsp;98.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<GND_23_o_data_i[3]_LessThan_9_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;110<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<state[4]_MaxState[4]_equal_30_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;149<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;81&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;25&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Combinational&nbsp;logic&nbsp;shifter(s).<br>Unit&nbsp;<AD9959Dr_1>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<MUX_MSB>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001/PISO.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_24_o_GND_24_o_sub_3_OUT<5:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;29.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_24_o_GND_24_o_sub_7_OUT<5:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;30.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_24_o_GND_24_o_sub_11_OUT<5:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;31.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_24_o_GND_24_o_sub_17_OUT<5:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;32.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_24_o_GND_24_o_sub_15_OUT<5:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;32.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;64-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<GND_24_o_pdata_i[63]_Mux_3_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;29.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;64-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<GND_24_o_pdata_i[63]_Mux_7_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;30.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;64-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<GND_24_o_pdata_i[63]_Mux_11_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;31.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;64-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<GND_24_o_pdata_i[63]_Mux_15_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;32.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;64-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<GND_24_o_pdata_i[63]_Mux_17_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;32.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<GND_24_o_idx_i[4]_LessThan_1_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;29<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<idx_i[4]_PWR_22_o_LessThan_2_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;29<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;5&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;10&nbsp;Multiplexer(s).<br>Unit&nbsp;<MUX_MSB>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<AD9959Dr_2>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9959Dr.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;BRDIDX&nbsp;=&nbsp;4'b0001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SYNC_DELAY&nbsp;=&nbsp;4'b0010<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<CSB>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<IO>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;64-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spidata>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<synccnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spiMode>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<MaxState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<synccnt[3]_GND_25_o_add_24_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;165.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<state[4]_GND_25_o_add_27_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;172.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;shifter&nbsp;logical&nbsp;left&nbsp;for&nbsp;signal&nbsp;<GND_25_o_data_i[1]_shift_left_9_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;110<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;64-bit&nbsp;7-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<_n0133>&nbsp;created&nbsp;at&nbsp;line&nbsp;98.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<GND_25_o_data_i[3]_LessThan_9_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;110<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<state[4]_MaxState[4]_equal_30_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;149<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;81&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;25&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Combinational&nbsp;logic&nbsp;shifter(s).<br>Unit&nbsp;<AD9959Dr_2>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<AD9910Serial_1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910Serial.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;P_ADDR&nbsp;=&nbsp;4'b0010<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;P_DEFP&nbsp;=&nbsp;0<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rFrq>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;14-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAmp>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPhs>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;7-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rIOUpdate_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;72-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rSData>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;7-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_26_o_GND_26_o_sub_22_OUT<6:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;142.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;72-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<iCmd[33]_GND_26_o_wide_mux_10_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;111.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<ioSCLK>&nbsp;created&nbsp;at&nbsp;line&nbsp;82<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<ioSDO>&nbsp;created&nbsp;at&nbsp;line&nbsp;83<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;143&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;8&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Tristate(s).<br>Unit&nbsp;<AD9910Serial_1>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<MUX_MSB_SS_1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001/PISO.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DATA_WIDTH&nbsp;=&nbsp;72<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IDX_WIDTH&nbsp;=&nbsp;7<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;72-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<idx_i[6]_X_24_o_Mux_1_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;60.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;7-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<idx_i[6]_PWR_26_o_LessThan_1_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;60<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Multiplexer(s).<br>Unit&nbsp;<MUX_MSB_SS_1>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<AD9910Serial_2>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910Serial.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;P_ADDR&nbsp;=&nbsp;4'b0011<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;P_DEFP&nbsp;=&nbsp;0<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rFrq>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;14-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rAmp>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPhs>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;7-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rIOUpdate_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;72-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rSData>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;7-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_31_o_GND_31_o_sub_22_OUT<6:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;142.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;72-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<iCmd[33]_GND_31_o_wide_mux_10_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;111.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<ioSCLK>&nbsp;created&nbsp;at&nbsp;line&nbsp;82<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<ioSDO>&nbsp;created&nbsp;at&nbsp;line&nbsp;83<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;143&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;8&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Tristate(s).<br>Unit&nbsp;<AD9910Serial_2>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<AWG_AD9959_1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AWG_AD9958-59.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;BRD_IDX&nbsp;=&nbsp;4'b1000<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SYNC_DELAY&nbsp;=&nbsp;4'b0001<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<cbs_reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<io_reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<63>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<62>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<61>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<60>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<59>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<58>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<57>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<56>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<55>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<54>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<53>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<52>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<51>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<50>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<49>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<48>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<47>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<46>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<45>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<44>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<43>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<42>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<41>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<40>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<39>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<38>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<37>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<36>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<35>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<34>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<33>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<32>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<31>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<30>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<29>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<28>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<27>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<26>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<25>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<24>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<23>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<22>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<21>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<20>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<19>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<18>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<17>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<16>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<15>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<14>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<13>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<12>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<11>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<10>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<9>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<8>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<7>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<6>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<5>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<4>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<3>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<2>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<1>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<0>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_idx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<max_spi_idx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<delay_reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<sync_delay_reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rMemAddr>.<br>INFO:Xst:1799&nbsp;-&nbsp;State&nbsp;0100&nbsp;is&nbsp;never&nbsp;reached&nbsp;in&nbsp;FSM&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_5>&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;16&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;13&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;8&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;clk_i&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;reset_i&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;synchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;0000&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;auto&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rMemAddr[15]_GND_34_o_add_12_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;325.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<spi_idx[4]_GND_34_o_add_104_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;405.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<sync_delay_reg[3]_GND_34_o_add_111_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;412.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_34_o_GND_34_o_sub_114_OUT<23:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;422.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<15>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<14>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<13>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<12>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<11>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<10>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<9>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<8>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<7>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<6>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<5>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<4>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<3>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<2>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<1>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<mem_data_i[23]_GND_34_o_LessThan_14_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;369<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<spi_idx[4]_max_spi_idx[4]_equal_106_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;394<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<delay_reg[23]_GND_34_o_LessThan_113_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;416<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;4&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;111&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;3&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;18&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;16&nbsp;Tristate(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>Unit&nbsp;<AWG_AD9959_1>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<AWG_AD9959_2>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AWG_AD9958-59.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;BRD_IDX&nbsp;=&nbsp;4'b1001<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SYNC_DELAY&nbsp;=&nbsp;4'b0001<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<cbs_reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<io_reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<63>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<62>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<61>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<60>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<59>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<58>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<57>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<56>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<55>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<54>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<53>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<52>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<51>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<50>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<49>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<48>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<47>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<46>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<45>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<44>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<43>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<42>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<41>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<40>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<39>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<38>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<37>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<36>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<35>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<34>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<33>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<32>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<31>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<30>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<29>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<28>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<27>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<26>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<25>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<24>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<23>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<22>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<21>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<20>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<19>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<18>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<17>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<16>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<15>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<14>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<13>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<12>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<11>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<10>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<9>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<8>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<7>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<6>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<5>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<4>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<3>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<2>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<1>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_data_reg<0>>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<spi_idx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<max_spi_idx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<delay_reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<sync_delay_reg>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rMemAddr>.<br>INFO:Xst:1799&nbsp;-&nbsp;State&nbsp;0100&nbsp;is&nbsp;never&nbsp;reached&nbsp;in&nbsp;FSM&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_6>&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;16&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;13&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;8&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;clk_i&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;reset_i&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;synchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;0000&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;auto&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rMemAddr[15]_GND_51_o_add_12_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;325.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<spi_idx[4]_GND_51_o_add_104_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;405.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<sync_delay_reg[3]_GND_51_o_add_111_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;412.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_51_o_GND_51_o_sub_114_OUT<23:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;422.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<15>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<14>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<13>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<12>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<11>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<10>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<9>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<8>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<7>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<6>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<5>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<4>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<3>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<2>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<1>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;277<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<mem_data_i[23]_GND_51_o_LessThan_14_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;369<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;5-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<spi_idx[4]_max_spi_idx[4]_equal_106_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;394<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;24-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<delay_reg[23]_GND_51_o_LessThan_113_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;416<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;4&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;111&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;3&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;18&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;16&nbsp;Tristate(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>Unit&nbsp;<AWG_AD9959_2>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<AD9910_AWG_1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;P_ADDR&nbsp;=&nbsp;4'b1010<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rNextState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rSIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;40-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rSData>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCS_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rIOUpdate_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rStartAddr>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rMemAddr>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rStep>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rStepIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;31-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDelay>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;28-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rRepeat>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;28-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rRepeatIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTxEnable>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<wDataStartAddr>&nbsp;created&nbsp;at&nbsp;line&nbsp;91.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;17-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<n0265[16:0]>&nbsp;created&nbsp;at&nbsp;line&nbsp;92.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<n0180>&nbsp;created&nbsp;at&nbsp;line&nbsp;92.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;17-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<n0270[16:0]>&nbsp;created&nbsp;at&nbsp;line&nbsp;143.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rStepIdx[31]_GND_68_o_add_23_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;181.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;28-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rRepeatIdx[27]_GND_68_o_add_33_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;196.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;31-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_68_o_GND_68_o_sub_26_OUT<30:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;184.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_68_o_GND_68_o_sub_69_OUT<5:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;232.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;31-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_68_o_GND_68_o_sub_72_OUT<30:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;236.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;8-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<_n0472>&nbsp;created&nbsp;at&nbsp;line&nbsp;130.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<15>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<14>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<13>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<12>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<11>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<10>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<9>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<8>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<7>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<6>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<5>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<4>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<3>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<2>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<1>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<ioSCLK>&nbsp;created&nbsp;at&nbsp;line&nbsp;100<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<ioSDO>&nbsp;created&nbsp;at&nbsp;line&nbsp;101<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<17>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<16>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<15>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<14>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<13>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<12>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<11>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<10>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<9>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<8>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<7>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<6>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<5>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<4>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<3>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<2>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<1>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wTxEnable_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;105<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;31-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<GND_68_o_iMemData[30]_LessThan_25_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;182<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<rMemAddr[15]_wDataEndAddr[15]_equal_27_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;189<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<rStepIdx[31]_rStep[31]_equal_33_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;194<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;28-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<rRepeatIdx[27]_rRepeat[27]_equal_35_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;197<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;8&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;240&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;4&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;38&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;37&nbsp;Tristate(s).<br>Unit&nbsp;<AD9910_AWG_1>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<MUX_MSB_SS_2>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001/PISO.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DATA_WIDTH&nbsp;=&nbsp;40<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IDX_WIDTH&nbsp;=&nbsp;6<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;40-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<idx_i[5]_X_100_o_Mux_1_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;60.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<idx_i[5]_PWR_33_o_LessThan_1_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;60<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Multiplexer(s).<br>Unit&nbsp;<MUX_MSB_SS_2>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<AD9910_AWG_2>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\AD9910_AWG.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;P_ADDR&nbsp;=&nbsp;4'b1011<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rNextState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rSIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;40-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rSData>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCS_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rIOUpdate_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rStartAddr>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rMemAddr>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rStep>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rStepIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;31-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rDelay>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;28-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rRepeat>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;28-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rRepeatIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTxEnable>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rState>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<wDataStartAddr>&nbsp;created&nbsp;at&nbsp;line&nbsp;91.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;17-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<n0265[16:0]>&nbsp;created&nbsp;at&nbsp;line&nbsp;92.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<n0180>&nbsp;created&nbsp;at&nbsp;line&nbsp;92.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;17-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<n0270[16:0]>&nbsp;created&nbsp;at&nbsp;line&nbsp;143.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rStepIdx[31]_GND_107_o_add_23_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;181.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;28-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rRepeatIdx[27]_GND_107_o_add_33_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;196.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;31-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_107_o_GND_107_o_sub_26_OUT<30:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;184.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;6-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_107_o_GND_107_o_sub_69_OUT<5:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;232.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;31-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_107_o_GND_107_o_sub_72_OUT<30:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;236.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;4-bit&nbsp;8-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<_n0508>&nbsp;created&nbsp;at&nbsp;line&nbsp;130.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<15>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<14>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<13>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<12>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<11>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<10>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<9>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<8>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<7>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<6>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<5>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<4>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<3>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<2>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<1>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wMemAddr_io<0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;93<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<ioSCLK>&nbsp;created&nbsp;at&nbsp;line&nbsp;100<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<ioSDO>&nbsp;created&nbsp;at&nbsp;line&nbsp;101<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<17>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<16>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<15>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<14>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<13>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<12>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<11>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<10>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<9>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<8>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<7>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<6>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<5>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<4>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<3>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<2>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<1>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wPData_io<0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;104<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;for&nbsp;signal&nbsp;<wTxEnable_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;105<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;31-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<GND_107_o_iMemData[30]_LessThan_25_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;182<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<rMemAddr[15]_wDataEndAddr[15]_equal_27_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;189<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<rStepIdx[31]_rStep[31]_equal_33_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;194<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;28-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<rRepeatIdx[27]_rRepeat[27]_equal_35_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;197<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;8&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;240&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;4&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;38&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;37&nbsp;Tristate(s).<br>Unit&nbsp;<AD9910_AWG_2>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<CLK_TICK>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001/CLK_TICK.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<ready_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<clk_cnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<step_cnt>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<h_level>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<cur_clk>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;1-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<tick_o>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;finite&nbsp;state&nbsp;machine&nbsp;<FSM_7>&nbsp;for&nbsp;signal&nbsp;<state>.<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;States&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Transitions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;10&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Inputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Outputs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;clk_i&nbsp;(rising_edge)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;reset_i&nbsp;(positive)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;type&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;synchronous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Reset&nbsp;State&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Encoding&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;auto&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Implementation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;LUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>&nbsp;&nbsp;&nbsp;&nbsp;-----------------------------------------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_145_o_GND_145_o_sub_8_OUT<15:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;78.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_145_o_GND_145_o_sub_9_OUT<15:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;79.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<GND_145_o_GND_145_o_sub_16_OUT<15:0>>&nbsp;created&nbsp;at&nbsp;line&nbsp;96.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<state[1]_GND_145_o_wide_mux_19_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;56.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<GND_145_o_delay_i[15]_LessThan_3_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;59<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;&nbsp;51&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Comparator(s).<br>	inferred&nbsp;&nbsp;13&nbsp;Multiplexer(s).<br>	inferred&nbsp;&nbsp;&nbsp;1&nbsp;Finite&nbsp;State&nbsp;Machine(s).<br>Unit&nbsp;<CLK_TICK>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<TAC>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\TAC.v".<br>WARNING:Xst:647&nbsp;-&nbsp;Input&nbsp;<cmd_in<11:4>>&nbsp;is&nbsp;never&nbsp;used.&nbsp;This&nbsp;port&nbsp;will&nbsp;be&nbsp;preserved&nbsp;and&nbsp;left&nbsp;unconnected&nbsp;if&nbsp;it&nbsp;belongs&nbsp;to&nbsp;a&nbsp;top-level&nbsp;block&nbsp;or&nbsp;it&nbsp;belongs&nbsp;to&nbsp;a&nbsp;sub-block&nbsp;and&nbsp;the&nbsp;hierarchy&nbsp;of&nbsp;this&nbsp;sub-block&nbsp;is&nbsp;preserved.<br>WARNING:Xst:647&nbsp;-&nbsp;Input&nbsp;<data_in<15:7>>&nbsp;is&nbsp;never&nbsp;used.&nbsp;This&nbsp;port&nbsp;will&nbsp;be&nbsp;preserved&nbsp;and&nbsp;left&nbsp;unconnected&nbsp;if&nbsp;it&nbsp;belongs&nbsp;to&nbsp;a&nbsp;top-level&nbsp;block&nbsp;or&nbsp;it&nbsp;belongs&nbsp;to&nbsp;a&nbsp;sub-block&nbsp;and&nbsp;the&nbsp;hierarchy&nbsp;of&nbsp;this&nbsp;sub-block&nbsp;is&nbsp;preserved.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rOutData1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTimeStamp>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rSyncTS>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rSyncNum>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPhotonNum>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rLPMTTS>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPMTTS>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rLSyncTS>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rCurPhotonNum>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;7-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rTimeDiff>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;2048-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<n0207[2047:0]>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;7-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPipeReadIdx>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rPipeOutData>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;register&nbsp;for&nbsp;signal&nbsp;<rOutData0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rPMTTS[15]_rLSyncTS[15]_sub_36_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;158.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;subtractor&nbsp;for&nbsp;signal&nbsp;<rLSyncTS[15]_rPMTTS[15]_sub_37_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;158.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rTimeStamp[15]_GND_146_o_add_19_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;137.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rSyncNum[31]_GND_146_o_add_23_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;144.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rPhotonNum[31]_GND_146_o_add_28_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;150.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;17-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<n0375>&nbsp;created&nbsp;at&nbsp;line&nbsp;177.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;7-bit&nbsp;adder&nbsp;for&nbsp;signal&nbsp;<rPipeReadIdx[6]_GND_146_o_add_181_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;192.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;128-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<data_in[6]_rHistogram[127][15]_wide_mux_4_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;115.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;13-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<cmd_in[3]_GND_146_o_wide_mux_5_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;107.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;128-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<rTimeDiff[6]_rHistogram[127][15]_wide_mux_40_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;177.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;128-to-1&nbsp;multiplexer&nbsp;for&nbsp;signal&nbsp;<rPipeReadIdx[6]_rHistogram[127][15]_wide_mux_182_OUT>&nbsp;created&nbsp;at&nbsp;line&nbsp;193.<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;16-bit&nbsp;comparator&nbsp;greater&nbsp;for&nbsp;signal&nbsp;<rLSyncTS[15]_rPMTTS[15]_LessThan_35_o>&nbsp;created&nbsp;at&nbsp;line&nbsp;158<br>&nbsp;&nbsp;&nbsp;&nbsp;Found&nbsp;32-bit&nbsp;comparator&nbsp;equal&nbsp;for&nbsp;signal&nbsp;<n0036>&nbsp;created&nbsp;at&nbsp;line&nbsp;173<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	inferred&nbsp;&nbsp;&nbsp;6&nbsp;Adder/Subtractor(s).<br>	inferred&nbsp;2318&nbsp;D-type&nbsp;flip-flop(s).<br>	inferred&nbsp;&nbsp;&nbsp;2&nbsp;Comparator(s).<br>	inferred&nbsp;141&nbsp;Multiplexer(s).<br>Unit&nbsp;<TAC>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<okHost>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\OKLib\okLibrary.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[0].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[0].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[0].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[1].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[1].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[1].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[2].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[2].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[2].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[3].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[3].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[3].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[4].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[4].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[4].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[5].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[5].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[5].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[6].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[6].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[6].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[7].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[7].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[7].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[8].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[8].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[8].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[9].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[9].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[9].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[10].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[10].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[10].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[11].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[11].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[11].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[12].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[12].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[12].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[13].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[13].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[13].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[14].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[14].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[14].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[15].fdrein0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[15].fdreout0>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Set&nbsp;property&nbsp;"IOB&nbsp;=&nbsp;TRUE"&nbsp;for&nbsp;instance&nbsp;<delays[15].fdreout1>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	no&nbsp;macro.<br>Unit&nbsp;<okHost>&nbsp;synthesized.<br><br>Synthesizing&nbsp;Unit&nbsp;<okWireOR>.<br>&nbsp;&nbsp;&nbsp;&nbsp;Related&nbsp;source&nbsp;file&nbsp;is&nbsp;"C:\Users\Admin\Xilinx&nbsp;Projects\XICO-XEM6001\OKLib\okLibrary.v".<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N&nbsp;=&nbsp;11<br>&nbsp;&nbsp;&nbsp;&nbsp;Summary:<br>	no&nbsp;macro.<br>Unit&nbsp;<okWireOR>&nbsp;synthesized.<br><br>=========================================================================<br>HDL&nbsp;Synthesis&nbsp;Report<br><br>Macro&nbsp;Statistics<br>#&nbsp;Multipliers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;32x32-bit&nbsp;multiplier&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Adders/Subtractors&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;88<br>&nbsp;16-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;11<br>&nbsp;16-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;17-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>&nbsp;17-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;2-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;24-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;28-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;31-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;13<br>&nbsp;32-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;7<br>&nbsp;4-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>&nbsp;5-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>&nbsp;5-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;6-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;22<br>&nbsp;7-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;7-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;9-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Registers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;296<br>&nbsp;1-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;162<br>&nbsp;14-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;16-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;37<br>&nbsp;17-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;2-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;2048-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;24-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;9<br>&nbsp;28-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;31-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;28<br>&nbsp;34-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;36-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;4-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;14<br>&nbsp;40-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;5-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;9<br>&nbsp;6-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;64-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;7-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;72-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;8-bit&nbsp;register&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>#&nbsp;Comparators&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;41<br>&nbsp;16-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;16-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;24-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;28-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;31-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;32-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;comparator&nbsp;not&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;4-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;5-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;5-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;9<br>&nbsp;6-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;7-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;Multiplexers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;486<br>&nbsp;1-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;102<br>&nbsp;1-bit&nbsp;24-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;1-bit&nbsp;40-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;1-bit&nbsp;64-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;20<br>&nbsp;1-bit&nbsp;72-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;16-bit&nbsp;128-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;16-bit&nbsp;13-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;16-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;62<br>&nbsp;17-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;128<br>&nbsp;2-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;24-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;9<br>&nbsp;24-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;28-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;31-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;58<br>&nbsp;34-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;36-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;4-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;26<br>&nbsp;4-bit&nbsp;8-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;40-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;5-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;24<br>&nbsp;6-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;10<br>&nbsp;64-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;64-bit&nbsp;7-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;7-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;7<br>&nbsp;72-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;8-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;8-bit&nbsp;8-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Logic&nbsp;shifters&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;32-bit&nbsp;shifter&nbsp;logical&nbsp;left&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;32-bit&nbsp;shifter&nbsp;logical&nbsp;right&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;4-bit&nbsp;shifter&nbsp;logical&nbsp;left&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;Tristates&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;112<br>&nbsp;1-bit&nbsp;tristate&nbsp;buffer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;112<br>#&nbsp;FSMs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;7<br><br>=========================================================================<br>INFO:Xst:1767&nbsp;-&nbsp;HDL&nbsp;ADVISOR&nbsp;-&nbsp;Resource&nbsp;sharing&nbsp;has&nbsp;identified&nbsp;that&nbsp;some&nbsp;arithmetic&nbsp;operations&nbsp;in&nbsp;this&nbsp;design&nbsp;can&nbsp;share&nbsp;the&nbsp;same&nbsp;physical&nbsp;resources&nbsp;for&nbsp;reduced&nbsp;device&nbsp;utilization.&nbsp;For&nbsp;improved&nbsp;clock&nbsp;frequency&nbsp;you&nbsp;may&nbsp;try&nbsp;to&nbsp;disable&nbsp;resource&nbsp;sharing.<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Advanced&nbsp;HDL&nbsp;Synthesis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br><br>Reading&nbsp;core&nbsp;<OKLib/okWireIn.ngc>.<br>Reading&nbsp;core&nbsp;<OKLib/okWireOut.ngc>.<br>Reading&nbsp;core&nbsp;<OKLib/okTriggerIn.ngc>.<br>Reading&nbsp;core&nbsp;<OKLib/okPipeIn.ngc>.<br>Reading&nbsp;core&nbsp;<OKLib/okPipeOut.ngc>.<br>Reading&nbsp;core&nbsp;<ipcore_dir/ppmem_xem6.ngc>.<br>Reading&nbsp;core&nbsp;<OKLib/okCore.ngc>.<br>Loading&nbsp;core&nbsp;<okWireIn>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<ep00>.<br>Loading&nbsp;core&nbsp;<okWireIn>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<ep01>.<br>Loading&nbsp;core&nbsp;<okWireIn>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<ep02>.<br>Loading&nbsp;core&nbsp;<okWireIn>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<ep03>.<br>Loading&nbsp;core&nbsp;<okWireOut>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<wire20>.<br>Loading&nbsp;core&nbsp;<okWireOut>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<wire21>.<br>Loading&nbsp;core&nbsp;<okTriggerIn>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<ep40>.<br>Loading&nbsp;core&nbsp;<okPipeIn>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<ep80>.<br>Loading&nbsp;core&nbsp;<okPipeOut>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<epa0>.<br>Loading&nbsp;core&nbsp;<okPipeOut>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<epa1>.<br>Loading&nbsp;core&nbsp;<ppmem_xem6>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<ppmem>.<br>Loading&nbsp;core&nbsp;<okCore>&nbsp;for&nbsp;timing&nbsp;and&nbsp;area&nbsp;information&nbsp;for&nbsp;instance&nbsp;<hicore>.<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_1>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_1>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_2>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_2>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_3>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_3>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_4>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_4>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_5>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_5>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_10>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_10>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_6>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_6>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_11>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_11>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_7>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_7>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_12>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_12>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_8>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_8>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_13>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_13>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_9>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_9>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_14>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_14>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_15>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_15>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9959StartAddr_o_0>&nbsp;in&nbsp;Unit&nbsp;<ppcore>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9910StartAddr_o_0>&nbsp;<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_10>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_9>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_2>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_1>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<max_spi_idx_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<max_spi_idx_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_1>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_2>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_31>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_30>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_29>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_28>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_27>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_26>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_25>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_24>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_23>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_22>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_21>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_20>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_19>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_18>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_17>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_16>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_15>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_14>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_13>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_12>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_11>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_9>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_10>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_11>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_12>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_14>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_15>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_13>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_17>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_18>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_16>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_20>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_21>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_19>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_22>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_23>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_9>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_10>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_11>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_12>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_14>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_15>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_13>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_17>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_18>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_16>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_20>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_21>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_19>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_22>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_23>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<max_spi_idx_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<max_spi_idx_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_1>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_2>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<spi_data_reg_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<awg0>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rDO_o_7>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<ppcore>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacCmd_4>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacCmd_5>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacCmd_6>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacCmd_7>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacCmd_8>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacCmd_9>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacCmd_10>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacCmd_11>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_7>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_8>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_9>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_10>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_11>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_12>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_13>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<AD9910_AWG_1>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rRepeatIdx>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rRepeatIdx>.<br>Unit&nbsp;<AD9910_AWG_1>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<AD9910_AWG_2>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rRepeatIdx>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rRepeatIdx>.<br>Unit&nbsp;<AD9910_AWG_2>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<ADF4360>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rClkDiv>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rClkDiv>.<br>Unit&nbsp;<ADF4360>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<AWG_AD9959_1>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rMemAddr>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rMemAddr>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<sync_delay_reg>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<sync_delay_reg>.<br>Unit&nbsp;<AWG_AD9959_1>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<AWG_AD9959_2>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rMemAddr>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rMemAddr>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<sync_delay_reg>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<sync_delay_reg>.<br>Unit&nbsp;<AWG_AD9959_2>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<CLK_TICK>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<step_cnt>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<step_cnt>.<br>Unit&nbsp;<CLK_TICK>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<PMT_CNT>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rDelayCnt>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rDelayCnt>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;accumulator&nbsp;<rACnt1>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rACnt1>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;accumulator&nbsp;<rACnt>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rACnt>.<br>Unit&nbsp;<PMT_CNT>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<PPCORE>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rCurTS>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rCurTS>.<br>Unit&nbsp;<PPCORE>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<TAC>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rPipeReadIdx>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rPipeReadIdx>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rTimeStamp>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rTimeStamp>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rPhotonNum>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rPhotonNum>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rSyncNum>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rSyncNum>.<br>Unit&nbsp;<TAC>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<XICO>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<rTimer>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<rTimer>.<br>Unit&nbsp;<XICO>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<pipe_in>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<addr_r>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<addr_r>.<br>Unit&nbsp;<pipe_in>&nbsp;synthesized&nbsp;(advanced).<br><br>Synthesizing&nbsp;(advanced)&nbsp;Unit&nbsp;<pipe_out>.<br>The&nbsp;following&nbsp;registers&nbsp;are&nbsp;absorbed&nbsp;into&nbsp;counter&nbsp;<addr_o>:&nbsp;1&nbsp;register&nbsp;on&nbsp;signal&nbsp;<addr_o>.<br>Unit&nbsp;<pipe_out>&nbsp;synthesized&nbsp;(advanced).<br><br>=========================================================================<br>Advanced&nbsp;HDL&nbsp;Synthesis&nbsp;Report<br><br>Macro&nbsp;Statistics<br>#&nbsp;Multipliers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;32x32-bit&nbsp;multiplier&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Adders/Subtractors&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;69<br>&nbsp;16-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;10<br>&nbsp;16-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;17-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;17-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;2-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;24-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;31-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>&nbsp;32-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;4-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;5-bit&nbsp;adder&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>&nbsp;5-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;6-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;22<br>&nbsp;7-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;9-bit&nbsp;subtractor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Counters&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;17<br>&nbsp;16-bit&nbsp;down&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;16-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;5<br>&nbsp;2-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;28-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;down&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;32-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;4-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;7-bit&nbsp;up&nbsp;counter&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Accumulators&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;up&nbsp;accumulator&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;32-bit&nbsp;up&nbsp;loadable&nbsp;accumulator&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Registers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4505<br>&nbsp;Flip-Flops&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4505<br>#&nbsp;Comparators&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;41<br>&nbsp;16-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;16-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;24-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;28-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;31-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;32-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;32-bit&nbsp;comparator&nbsp;not&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;4-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;5-bit&nbsp;comparator&nbsp;equal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;5-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;9<br>&nbsp;6-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;7-bit&nbsp;comparator&nbsp;greater&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;Multiplexers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;674<br>&nbsp;1-bit&nbsp;13-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>&nbsp;1-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;272<br>&nbsp;1-bit&nbsp;24-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;1-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;24<br>&nbsp;1-bit&nbsp;40-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;1-bit&nbsp;64-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;20<br>&nbsp;1-bit&nbsp;72-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;16-bit&nbsp;128-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>&nbsp;16-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;55<br>&nbsp;17-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;128<br>&nbsp;2-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;24-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;9<br>&nbsp;32-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;54<br>&nbsp;34-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;36-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;4-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;23<br>&nbsp;4-bit&nbsp;8-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;40-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;5-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;24<br>&nbsp;6-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;10<br>&nbsp;64-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;64-bit&nbsp;7-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;7-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;72-bit&nbsp;4-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>&nbsp;8-bit&nbsp;2-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>&nbsp;8-bit&nbsp;8-to-1&nbsp;multiplexer&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Logic&nbsp;shifters&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4<br>&nbsp;32-bit&nbsp;shifter&nbsp;logical&nbsp;left&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;32-bit&nbsp;shifter&nbsp;logical&nbsp;right&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>&nbsp;4-bit&nbsp;shifter&nbsp;logical&nbsp;left&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;FSMs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;7<br><br>=========================================================================<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Low&nbsp;Level&nbsp;Synthesis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<max_spi_idx_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<max_spi_idx_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_1>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_2>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_9>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_10>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_11>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_12>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_14>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_15>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_13>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_17>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_18>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_16>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_20>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_21>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_19>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_22>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_23>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_1>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<max_spi_idx_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<max_spi_idx_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_1>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_2>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_9>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_10>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_11>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_12>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_14>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_15>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_13>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_17>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_18>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_16>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_20>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_21>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_19>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_22>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1895&nbsp;-&nbsp;Due&nbsp;to&nbsp;other&nbsp;FF/Latch&nbsp;trimming,&nbsp;FF/Latch&nbsp;<spi_data_reg_23>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<AWG_AD9959_2>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_20>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_21>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_22>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_23>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_24>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_25>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_26>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_27>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_28>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_29>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_30>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_31>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTacCmd_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTacCmd_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTacCmd_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTacCmd_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTacCmd_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTacCmd_9>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTacCmd_10>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTacCmd_11>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_1>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_2>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_9>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_10>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_11>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_12>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_13>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_14>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_15>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_16>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_17>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_18>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;1&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rExpTime_19>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_1>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_1>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_2>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_2>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_3>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_3>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_4>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_4>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_5>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_5>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_10>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_10>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_6>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_6>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_11>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_11>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_7>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_7>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_12>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_12>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_8>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_8>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_13>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_13>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_9>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_9>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_14>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_14>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_15>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_15>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAWG9910StartAddr_o_0>&nbsp;in&nbsp;Unit&nbsp;<PPCORE>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAWG9959StartAddr_o_0>&nbsp;<br>Analyzing&nbsp;FSM&nbsp;<MFsm>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<FSM_5>&nbsp;on&nbsp;signal&nbsp;<state[1:3]>&nbsp;with&nbsp;sequential&nbsp;encoding.<br>-------------------<br>&nbsp;State&nbsp;|&nbsp;Encoding<br>-------------------<br>&nbsp;0000&nbsp;&nbsp;|&nbsp;000<br>&nbsp;0001&nbsp;&nbsp;|&nbsp;001<br>&nbsp;0010&nbsp;&nbsp;|&nbsp;010<br>&nbsp;0011&nbsp;&nbsp;|&nbsp;011<br>&nbsp;0101&nbsp;&nbsp;|&nbsp;100<br>&nbsp;0100&nbsp;&nbsp;|&nbsp;unreached<br>-------------------<br>Analyzing&nbsp;FSM&nbsp;<MFsm>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<FSM_0>&nbsp;on&nbsp;signal&nbsp;<rPCCState[1:2]>&nbsp;with&nbsp;user&nbsp;encoding.<br>-------------------<br>&nbsp;State&nbsp;|&nbsp;Encoding<br>-------------------<br>&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00<br>&nbsp;01&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;01<br>&nbsp;10&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;10<br>-------------------<br>Analyzing&nbsp;FSM&nbsp;<MFsm>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<FSM_6>&nbsp;on&nbsp;signal&nbsp;<state[1:3]>&nbsp;with&nbsp;sequential&nbsp;encoding.<br>-------------------<br>&nbsp;State&nbsp;|&nbsp;Encoding<br>-------------------<br>&nbsp;0000&nbsp;&nbsp;|&nbsp;000<br>&nbsp;0001&nbsp;&nbsp;|&nbsp;001<br>&nbsp;0010&nbsp;&nbsp;|&nbsp;010<br>&nbsp;0011&nbsp;&nbsp;|&nbsp;011<br>&nbsp;0101&nbsp;&nbsp;|&nbsp;100<br>&nbsp;0100&nbsp;&nbsp;|&nbsp;unreached<br>-------------------<br>Analyzing&nbsp;FSM&nbsp;<MFsm>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<ppcore/FSM_4>&nbsp;on&nbsp;signal&nbsp;<rState[1:2]>&nbsp;with&nbsp;user&nbsp;encoding.<br>-------------------<br>&nbsp;State&nbsp;|&nbsp;Encoding<br>-------------------<br>&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00<br>&nbsp;11&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;11<br>&nbsp;10&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;10<br>&nbsp;01&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;01<br>-------------------<br>Analyzing&nbsp;FSM&nbsp;<MFsm>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<pulse_picker/FSM_1>&nbsp;on&nbsp;signal&nbsp;<rState[1:2]>&nbsp;with&nbsp;user&nbsp;encoding.<br>-------------------<br>&nbsp;State&nbsp;|&nbsp;Encoding<br>-------------------<br>&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00<br>&nbsp;01&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;01<br>&nbsp;10&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;10<br>&nbsp;11&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;11<br>-------------------<br>Analyzing&nbsp;FSM&nbsp;<MFsm>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<pll/FSM_2>&nbsp;on&nbsp;signal&nbsp;<rState[1:2]>&nbsp;with&nbsp;user&nbsp;encoding.<br>-------------------<br>&nbsp;State&nbsp;|&nbsp;Encoding<br>-------------------<br>&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00<br>&nbsp;01&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;01<br>&nbsp;10&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;10<br>-------------------<br>Analyzing&nbsp;FSM&nbsp;<MFsm>&nbsp;for&nbsp;best&nbsp;encoding.<br>Optimizing&nbsp;FSM&nbsp;<dc_inst/FSM_7>&nbsp;on&nbsp;signal&nbsp;<state[1:2]>&nbsp;with&nbsp;user&nbsp;encoding.<br>-------------------<br>&nbsp;State&nbsp;|&nbsp;Encoding<br>-------------------<br>&nbsp;00&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;00<br>&nbsp;01&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;01<br>&nbsp;10&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;10<br>&nbsp;11&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;11<br>-------------------<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<Mmult_n03223>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<PPCORE>.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rAD9959Cmd_o_35>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<PPCORE>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS2/rSData_63>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS2/rSData_64>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS2/rSData_68>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS2/rSData_69>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS2/rSData_70>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS2/rSData_71>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/MaxState_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_1>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_2>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_9>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_10>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_11>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_12>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_13>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_14>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg3/rNextState_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg3/rNextState_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg3/rSData_35>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg3/rSData_36>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg3/rSData_37>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg3/rSData_38>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg3/rSData_39>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg2/rNextState_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg2/rNextState_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg2/rSData_35>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg2/rSData_36>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg2/rSData_37>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg2/rSData_38>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg2/rSData_39>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS3/rSData_62>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS3/rSData_63>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS3/rSData_64>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS3/rSData_68>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS3/rSData_69>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS3/rSData_70>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS3/rSData_71>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS2/rSData_62>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_7>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_8>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_9>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_10>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_11>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_12>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_13>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_14>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_15>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_16>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_17>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_18>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_19>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_20>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_21>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_22>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_23>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_59>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_60>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_61>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_62>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_63>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_15>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_16>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_17>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_18>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_19>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_20>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_21>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_22>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_23>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_59>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_60>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_61>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_62>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS1/spidata_63>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/MaxState_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_0>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_1>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_2>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_4>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_5>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<DDS0/spidata_6>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rHostMemAddr_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rHostMemAddr_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<awg1/rMemAddr_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<awg1/rMemAddr_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<awg0/rMemAddr_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<awg0/rMemAddr_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>INFO:Xst:1901&nbsp;-&nbsp;Instance&nbsp;u_hclk/pll_base_inst&nbsp;in&nbsp;unit&nbsp;u_hclk/pll_base_inst&nbsp;of&nbsp;type&nbsp;PLL_BASE&nbsp;has&nbsp;been&nbsp;replaced&nbsp;by&nbsp;PLL_ADV<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<awg2/rSData_34>&nbsp;in&nbsp;Unit&nbsp;<XICO>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<awg2/rSData_33>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<awg3/rSData_34>&nbsp;in&nbsp;Unit&nbsp;<XICO>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<awg3/rSData_33>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<DDS3/rSData_67>&nbsp;in&nbsp;Unit&nbsp;<XICO>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;2&nbsp;FFs/Latches,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<DDS3/rSData_66>&nbsp;<DDS3/rSData_65>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<rAD9959Reset_host>&nbsp;in&nbsp;Unit&nbsp;<XICO>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;FF/Latch,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<rAD9910Reset_host>&nbsp;<br>INFO:Xst:2261&nbsp;-&nbsp;The&nbsp;FF/Latch&nbsp;<DDS2/rSData_67>&nbsp;in&nbsp;Unit&nbsp;<XICO>&nbsp;is&nbsp;equivalent&nbsp;to&nbsp;the&nbsp;following&nbsp;2&nbsp;FFs/Latches,&nbsp;which&nbsp;will&nbsp;be&nbsp;removed&nbsp;:&nbsp;<DDS2/rSData_66>&nbsp;<DDS2/rSData_65>&nbsp;<br>WARNING:Xst:2042&nbsp;-&nbsp;Unit&nbsp;XICO:&nbsp;28&nbsp;internal&nbsp;tristates&nbsp;are&nbsp;replaced&nbsp;by&nbsp;logic&nbsp;(pull-up&nbsp;yes):&nbsp;wAWG9959Addr0<0>,&nbsp;wAWG9959Addr0<10>,&nbsp;wAWG9959Addr0<11>,&nbsp;wAWG9959Addr0<12>,&nbsp;wAWG9959Addr0<13>,&nbsp;wAWG9959Addr0<1>,&nbsp;wAWG9959Addr0<2>,&nbsp;wAWG9959Addr0<3>,&nbsp;wAWG9959Addr0<4>,&nbsp;wAWG9959Addr0<5>,&nbsp;wAWG9959Addr0<6>,&nbsp;wAWG9959Addr0<7>,&nbsp;wAWG9959Addr0<8>,&nbsp;wAWG9959Addr0<9>,&nbsp;wAWG9959Addr1<0>,&nbsp;wAWG9959Addr1<10>,&nbsp;wAWG9959Addr1<11>,&nbsp;wAWG9959Addr1<12>,&nbsp;wAWG9959Addr1<13>,&nbsp;wAWG9959Addr1<1>,&nbsp;wAWG9959Addr1<2>,&nbsp;wAWG9959Addr1<3>,&nbsp;wAWG9959Addr1<4>,&nbsp;wAWG9959Addr1<5>,&nbsp;wAWG9959Addr1<6>,&nbsp;wAWG9959Addr1<7>,&nbsp;wAWG9959Addr1<8>,&nbsp;wAWG9959Addr1<9>.<br>WARNING:Xst:2040&nbsp;-&nbsp;Unit&nbsp;XICO:&nbsp;34&nbsp;multi-source&nbsp;signals&nbsp;are&nbsp;replaced&nbsp;by&nbsp;logic&nbsp;(pull-up&nbsp;yes):&nbsp;wAD9910SPI_o<0>_MLTSRCEDGE,&nbsp;wAD9910SPI_o<1>_MLTSRCEDGE,&nbsp;wAWG9910Addr<0>,&nbsp;wAWG9910Addr<10>,&nbsp;wAWG9910Addr<11>,&nbsp;wAWG9910Addr<12>,&nbsp;wAWG9910Addr<13>,&nbsp;wAWG9910Addr<1>,&nbsp;wAWG9910Addr<2>,&nbsp;wAWG9910Addr<3>,&nbsp;wAWG9910Addr<4>,&nbsp;wAWG9910Addr<5>,&nbsp;wAWG9910Addr<6>,&nbsp;wAWG9910Addr<7>,&nbsp;wAWG9910Addr<8>,&nbsp;wAWG9910Addr<9>,&nbsp;wAWG9910PData_o<0>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<10>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<11>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<12>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<13>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<14>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<15>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<16>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<17>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<1>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<2>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<3>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<4>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<5>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<6>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<7>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<8>_MLTSRCEDGE,&nbsp;wAWG9910PData_o<9>_MLTSRCEDGE.<br><br>Optimizing&nbsp;unit&nbsp;<XICO>&nbsp;...<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rAD9959Cmd_host_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg2/rState_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<awg3/rState_3>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br><br>Optimizing&nbsp;unit&nbsp;<okHost>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<PMT_CNT>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<TAC>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<PPCORE>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<PULSE_PICKER>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<pipe_in>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<pipe_out>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<ADF4360>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<MUX_MSB>&nbsp;...<br><br>Optimizing&nbsp;unit&nbsp;<CLK_TICK>&nbsp;...<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rPPLStartAddr_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rPPLStartAddr_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_7>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_8>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_9>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_10>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_11>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_12>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_13>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<rTacData_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<ppcore/rDO_o_7>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<ppcore/rDCHlvl_o>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<ppl_in/addr_r_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<ppl_in/addr_r_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<ppl_in/addr_o_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<ppl_in/addr_o_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<ppl_out/addr_o_15>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<ppl_out/addr_o_14>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<pll/rReady>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<dc_inst/tick_o>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:2677&nbsp;-&nbsp;Node&nbsp;<dc_inst/h_level>&nbsp;of&nbsp;sequential&nbsp;type&nbsp;is&nbsp;unconnected&nbsp;in&nbsp;block&nbsp;<XICO>.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTimer_25>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTimer_28>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTimer_26>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTimer_27>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTimer_29>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTimer_30>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br>WARNING:Xst:1710&nbsp;-&nbsp;FF/Latch&nbsp;<rTimer_31>&nbsp;(without&nbsp;init&nbsp;value)&nbsp;has&nbsp;a&nbsp;constant&nbsp;value&nbsp;of&nbsp;0&nbsp;in&nbsp;block&nbsp;<XICO>.&nbsp;This&nbsp;FF/Latch&nbsp;will&nbsp;be&nbsp;trimmed&nbsp;during&nbsp;the&nbsp;optimization&nbsp;process.<br><br>Mapping&nbsp;all&nbsp;equations...<br>Building&nbsp;and&nbsp;optimizing&nbsp;final&nbsp;netlist&nbsp;...<br>Found&nbsp;area&nbsp;constraint&nbsp;ratio&nbsp;of&nbsp;100&nbsp;(+&nbsp;5)&nbsp;on&nbsp;block&nbsp;XICO,&nbsp;actual&nbsp;ratio&nbsp;is&nbsp;127.<br>Optimizing&nbsp;block&nbsp;<XICO>&nbsp;to&nbsp;meet&nbsp;ratio&nbsp;100&nbsp;(+&nbsp;5)&nbsp;of&nbsp;2278&nbsp;slices&nbsp;:<br>WARNING:Xst:2254&nbsp;-&nbsp;Area&nbsp;constraint&nbsp;could&nbsp;not&nbsp;be&nbsp;met&nbsp;for&nbsp;block&nbsp;<XICO>,&nbsp;final&nbsp;ratio&nbsp;is&nbsp;131.<br><br>Final&nbsp;Macro&nbsp;Processing&nbsp;...<br><br>=========================================================================<br>Final&nbsp;Register&nbsp;Report<br><br>Macro&nbsp;Statistics<br>#&nbsp;Registers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4664<br>&nbsp;Flip-Flops&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4664<br><br>=========================================================================<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Partition&nbsp;Report&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br><br>Partition&nbsp;Implementation&nbsp;Status<br>-------------------------------<br><br>&nbsp;&nbsp;No&nbsp;Partitions&nbsp;were&nbsp;found&nbsp;in&nbsp;this&nbsp;design.<br><br>-------------------------------<br><br>=========================================================================<br>*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Design&nbsp;Summary&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*<br>=========================================================================<br><br>Top&nbsp;Level&nbsp;Output&nbsp;File&nbsp;Name&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;XICO.ngc<br><br>Primitive&nbsp;and&nbsp;Black&nbsp;Box&nbsp;Usage:<br>------------------------------<br>#&nbsp;BELS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;11388<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;GND&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;6<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INV&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;171<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;341<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;477<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2468<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;478<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT5&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;828<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4107<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1210<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXF7&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;184<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXF8&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;18<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VCC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XORCY&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1097<br>#&nbsp;FlipFlops/Latches&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;4981<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FD&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;155<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FD_1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDC&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;48<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;509<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE_1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;297<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDRE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3798<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDRE_1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;33<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;18<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDSE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;106<br>#&nbsp;RAMS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;29<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RAMB16BWER&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;29<br>#&nbsp;Shift&nbsp;Registers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SRL16&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br>#&nbsp;Clock&nbsp;Buffers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;8<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;BUFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;8<br>#&nbsp;IO&nbsp;Buffers&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;102<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IBUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;11<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IBUFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IOBUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OBUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;49<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OBUFT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;24<br>#&nbsp;DCMs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DCM_SP&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;2<br>#&nbsp;DSPs&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DSP48A1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;3<br>#&nbsp;Others&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;17<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IODELAY2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;16<br>#&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;PLL_ADV&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;1<br><br>Device&nbsp;utilization&nbsp;summary:<br>---------------------------<br><br>Selected&nbsp;Device&nbsp;:&nbsp;6slx16ftg256-3&nbsp;<br><br><br>Slice&nbsp;Logic&nbsp;Utilization:&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;Slice&nbsp;Registers:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4933&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;18224&nbsp;&nbsp;&nbsp;&nbsp;27%&nbsp;&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;Slice&nbsp;LUTs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8871&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;9112&nbsp;&nbsp;&nbsp;&nbsp;97%&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Logic:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8870&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;9112&nbsp;&nbsp;&nbsp;&nbsp;97%&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;Memory:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;2176&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0%&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;used&nbsp;as&nbsp;SRL:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1<br><br>Slice&nbsp;Logic&nbsp;Distribution:&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;LUT&nbsp;Flip&nbsp;Flop&nbsp;pairs&nbsp;used:&nbsp;&nbsp;&nbsp;9918<br>&nbsp;&nbsp;&nbsp;Number&nbsp;with&nbsp;an&nbsp;unused&nbsp;Flip&nbsp;Flop:&nbsp;&nbsp;&nbsp;&nbsp;4985&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;9918&nbsp;&nbsp;&nbsp;&nbsp;50%&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;Number&nbsp;with&nbsp;an&nbsp;unused&nbsp;LUT:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1047&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;9918&nbsp;&nbsp;&nbsp;&nbsp;10%&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;Number&nbsp;of&nbsp;fully&nbsp;used&nbsp;LUT-FF&nbsp;pairs:&nbsp;&nbsp;3886&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;9918&nbsp;&nbsp;&nbsp;&nbsp;39%&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;Number&nbsp;of&nbsp;unique&nbsp;control&nbsp;sets:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;140<br><br>IO&nbsp;Utilization:&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;IOs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;107<br>&nbsp;Number&nbsp;of&nbsp;bonded&nbsp;IOBs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;102&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;186&nbsp;&nbsp;&nbsp;&nbsp;54%&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;IOB&nbsp;Flip&nbsp;Flops/Latches:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;48<br><br>Specific&nbsp;Feature&nbsp;Utilization:<br>&nbsp;Number&nbsp;of&nbsp;Block&nbsp;RAM/FIFO:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;29&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;32&nbsp;&nbsp;&nbsp;&nbsp;90%&nbsp;&nbsp;<br>&nbsp;&nbsp;&nbsp;&nbsp;Number&nbsp;using&nbsp;Block&nbsp;RAM&nbsp;only:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;29<br>&nbsp;Number&nbsp;of&nbsp;BUFG/BUFGCTRLs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;16&nbsp;&nbsp;&nbsp;&nbsp;50%&nbsp;&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;DSP48A1s:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;32&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;9%&nbsp;&nbsp;<br>&nbsp;Number&nbsp;of&nbsp;PLL_ADVs:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;out&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;&nbsp;50%&nbsp;&nbsp;<br><br>---------------------------<br>Partition&nbsp;Resource&nbsp;Summary:<br>---------------------------<br><br>&nbsp;&nbsp;No&nbsp;Partitions&nbsp;were&nbsp;found&nbsp;in&nbsp;this&nbsp;design.<br><br>---------------------------<br><br><br>=========================================================================<br>Timing&nbsp;Report<br><br>NOTE:&nbsp;THESE&nbsp;TIMING&nbsp;NUMBERS&nbsp;ARE&nbsp;ONLY&nbsp;A&nbsp;SYNTHESIS&nbsp;ESTIMATE.<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FOR&nbsp;ACCURATE&nbsp;TIMING&nbsp;INFORMATION&nbsp;PLEASE&nbsp;REFER&nbsp;TO&nbsp;THE&nbsp;TRACE&nbsp;REPORT<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;GENERATED&nbsp;AFTER&nbsp;PLACE-and-ROUTE.<br><br>Clock&nbsp;Information:<br>------------------<br>---------------------------------------------+--------------------------------------+-------+<br>Clock&nbsp;Signal&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Clock&nbsp;buffer(FF&nbsp;name)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Load&nbsp;&nbsp;|<br>---------------------------------------------+--------------------------------------+-------+<br>hi_in<0>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;DCM_SP:CLK0&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;4578&nbsp;&nbsp;|<br>u_hclk/pll_base_inst/CLKOUT2&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;BUFG&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;146&nbsp;&nbsp;&nbsp;|<br>sync_in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;IBUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;64&nbsp;&nbsp;&nbsp;&nbsp;|<br>pmt_in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;IBUF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;96&nbsp;&nbsp;&nbsp;&nbsp;|<br>pulse_picker/wClk(pulse_picker/Mmux_wClk11:O)|&nbsp;NONE(*)(pulse_picker/rState_FSM_FFd2)|&nbsp;31&nbsp;&nbsp;&nbsp;&nbsp;|<br>pll/rClkDiv_1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;NONE(pll/rState_FSM_FFd1)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;99&nbsp;&nbsp;&nbsp;&nbsp;|<br>---------------------------------------------+--------------------------------------+-------+<br>(*)&nbsp;This&nbsp;1&nbsp;clock&nbsp;signal(s)&nbsp;are&nbsp;generated&nbsp;by&nbsp;combinatorial&nbsp;logic,<br>and&nbsp;XST&nbsp;is&nbsp;not&nbsp;able&nbsp;to&nbsp;identify&nbsp;which&nbsp;are&nbsp;the&nbsp;primary&nbsp;clock&nbsp;signals.<br>Please&nbsp;use&nbsp;the&nbsp;CLOCK_SIGNAL&nbsp;constraint&nbsp;to&nbsp;specify&nbsp;the&nbsp;clock&nbsp;signal(s)&nbsp;generated&nbsp;by&nbsp;combinatorial&nbsp;logic.<br>INFO:Xst:2169&nbsp;-&nbsp;HDL&nbsp;ADVISOR&nbsp;-&nbsp;Some&nbsp;clock&nbsp;signals&nbsp;were&nbsp;not&nbsp;automatically&nbsp;buffered&nbsp;by&nbsp;XST&nbsp;with&nbsp;BUFG/BUFR&nbsp;resources.&nbsp;Please&nbsp;use&nbsp;the&nbsp;buffer_type&nbsp;constraint&nbsp;in&nbsp;order&nbsp;to&nbsp;insert&nbsp;these&nbsp;buffers&nbsp;to&nbsp;the&nbsp;clock&nbsp;signals&nbsp;to&nbsp;help&nbsp;prevent&nbsp;skew&nbsp;problems.<br><br>Asynchronous&nbsp;Control&nbsp;Signals&nbsp;Information:<br>----------------------------------------<br>No&nbsp;asynchronous&nbsp;control&nbsp;signals&nbsp;found&nbsp;in&nbsp;this&nbsp;design<br><br>Timing&nbsp;Summary:<br>---------------<br>Speed&nbsp;Grade:&nbsp;-3<br><br>&nbsp;&nbsp;&nbsp;Minimum&nbsp;period:&nbsp;17.202ns&nbsp;(Maximum&nbsp;Frequency:&nbsp;58.134MHz)<br>&nbsp;&nbsp;&nbsp;Minimum&nbsp;input&nbsp;arrival&nbsp;time&nbsp;before&nbsp;clock:&nbsp;5.560ns<br>&nbsp;&nbsp;&nbsp;Maximum&nbsp;output&nbsp;required&nbsp;time&nbsp;after&nbsp;clock:&nbsp;13.400ns<br>&nbsp;&nbsp;&nbsp;Maximum&nbsp;combinational&nbsp;path&nbsp;delay:&nbsp;1.222ns<br><br>Timing&nbsp;Details:<br>---------------<br>All&nbsp;values&nbsp;displayed&nbsp;in&nbsp;nanoseconds&nbsp;(ns)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;period&nbsp;analysis&nbsp;for&nbsp;Clock&nbsp;'hi_in<0>'<br>&nbsp;&nbsp;Clock&nbsp;period:&nbsp;17.202ns&nbsp;(frequency:&nbsp;58.134MHz)<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;21654919&nbsp;/&nbsp;14104<br>-------------------------------------------------------------------------<br>Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;17.202ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;8)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ppmem/U0/xst_blk_mem_generator/gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[11].ram.r/s6_noinit.ram/TRUE_DP.PRIM18.ram&nbsp;(RAM)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ppcore/Mmult_n03221&nbsp;(DSP)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;hi_in<0>&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;hi_in<0>&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;ppmem/U0/xst_blk_mem_generator/gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[11].ram.r/s6_noinit.ram/TRUE_DP.PRIM18.ram&nbsp;to&nbsp;ppcore/Mmult_n03221<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RAMB16BWER:CLKB->DOB1&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;1.850&nbsp;&nbsp;&nbsp;0.827&nbsp;&nbsp;U0/xst_blk_mem_generator/gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[11].ram.r/s6_noinit.ram/TRUE_DP.PRIM18.ram&nbsp;(U0/xst_blk_mem_generator/gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[11].ram.ram_doutb<1>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I2->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;U0/xst_blk_mem_generator/gnativebmg.native_blk_mem_gen/valid.cstr/has_mux_b.B/Mmux_dout_mux_323&nbsp;(U0/xst_blk_mem_generator/gnativebmg.native_blk_mem_gen/valid.cstr/has_mux_b.B/Mmux_dout_mux_323)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXF7:I1->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;18&nbsp;&nbsp;&nbsp;0.140&nbsp;&nbsp;&nbsp;1.050&nbsp;&nbsp;U0/xst_blk_mem_generator/gnativebmg.native_blk_mem_gen/valid.cstr/has_mux_b.B/Mmux_dout_mux_2_f7_22&nbsp;(doutb<6>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;end&nbsp;scope:&nbsp;'ppmem:doutb<6>'<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT5:I4->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;15&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.981&nbsp;&nbsp;ppcore/Mmux_wOperand291&nbsp;(ppcore/wOperand<6>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DSP48A1:B6->P47&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;18&nbsp;&nbsp;&nbsp;4.394&nbsp;&nbsp;&nbsp;1.049&nbsp;&nbsp;ppcore/Mmult_n0322&nbsp;(ppcore/Mmult_n0322_P47_to_Mmult_n03221)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DSP48A1:C30->PCOUT47&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;2.689&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;ppcore/Mmult_n03221&nbsp;(ppcore/Mmult_n03221_PCOUT_to_Mmult_n03222_PCIN_47)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DSP48A1:PCIN47->P14&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;2.264&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;ppcore/Mmult_n03222&nbsp;(ppcore/n0322<31>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I5->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.616&nbsp;&nbsp;ppcore/Mmux_rState[1]_rW[31]_wide_mux_165_OUT2513&nbsp;(ppcore/rState[1]_rW[31]_wide_mux_165_OUT<31>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DSP48A1:A14&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.149&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ppcore/Mmult_n03221<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;17.202ns&nbsp;(12.099ns&nbsp;logic,&nbsp;5.103ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(70.3%&nbsp;logic,&nbsp;29.7%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;period&nbsp;analysis&nbsp;for&nbsp;Clock&nbsp;'u_hclk/pll_base_inst/CLKOUT2'<br>&nbsp;&nbsp;Clock&nbsp;period:&nbsp;5.657ns&nbsp;(frequency:&nbsp;176.781MHz)<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;38775&nbsp;/&nbsp;177<br>-------------------------------------------------------------------------<br>Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.657ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;40)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;u_pmt_cnt/rDelayCnt_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;u_pmt_cnt/rDelayCnt_31&nbsp;(FF)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;u_hclk/pll_base_inst/CLKOUT2&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;u_hclk/pll_base_inst/CLKOUT2&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;u_pmt_cnt/rDelayCnt_0&nbsp;to&nbsp;u_pmt_cnt/rDelayCnt_31<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDR:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;0.447&nbsp;&nbsp;&nbsp;0.981&nbsp;&nbsp;u_pmt_cnt/rDelayCnt_0&nbsp;(u_pmt_cnt/rDelayCnt_0)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I0->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_lut<0>&nbsp;(u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_lut<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:S->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.172&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<0>&nbsp;(u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<1>&nbsp;(u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<1>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<2>&nbsp;(u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<2>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<3>&nbsp;(u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<3>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<4>&nbsp;(u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<4>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;98&nbsp;&nbsp;&nbsp;0.258&nbsp;&nbsp;&nbsp;1.864&nbsp;&nbsp;u_pmt_cnt/Mcompar_rDelayCnt[31]_wExpTime_i[31]_equal_9_o_cy<5>&nbsp;(u_pmt_cnt/rDelayCnt[31]_wExpTime_i[31]_equal_9_o)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INV:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.206&nbsp;&nbsp;&nbsp;0.579&nbsp;&nbsp;u_pmt_cnt/Eqn_011_INV_0&nbsp;(u_pmt_cnt/Eqn_0_mand)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<0>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<1>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<1>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<2>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<2>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<3>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<3>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<4>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<4>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<5>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<5>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<6>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<6>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<7>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<7>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<8>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<8>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<9>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<9>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<10>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<10>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<11>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<11>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<12>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<12>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<13>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<13>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<14>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<14>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<15>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<15>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<16>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<16>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<17>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<17>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<18>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<18>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<19>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<19>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<20>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<20>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<21>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<21>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<22>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<22>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<23>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<23>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<24>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<24>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<25>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<25>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<26>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<26>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<27>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<27>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<28>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<28>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<29>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<29>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_cy<30>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt_cy<30>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XORCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.180&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;u_pmt_cnt/Mcount_rDelayCnt_xor<31>&nbsp;(u_pmt_cnt/Mcount_rDelayCnt31)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDR:D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.102&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;u_pmt_cnt/rDelayCnt_31<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.657ns&nbsp;(2.233ns&nbsp;logic,&nbsp;3.424ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(39.5%&nbsp;logic,&nbsp;60.5%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;period&nbsp;analysis&nbsp;for&nbsp;Clock&nbsp;'sync_in'<br>&nbsp;&nbsp;Clock&nbsp;period:&nbsp;2.293ns&nbsp;(frequency:&nbsp;436.062MHz)<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;544&nbsp;/&nbsp;48<br>-------------------------------------------------------------------------<br>Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.293ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;33)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tac/rSyncNum_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tac/rSyncNum_31&nbsp;(FF)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;sync_in&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;sync_in&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;tac/rSyncNum_0&nbsp;to&nbsp;tac/rSyncNum_31<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDR:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;0.447&nbsp;&nbsp;&nbsp;0.616&nbsp;&nbsp;tac/rSyncNum_0&nbsp;(tac/rSyncNum_0)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INV:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.206&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_lut<0>_INV_0&nbsp;(tac/Mcount_rSyncNum_lut<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:S->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.172&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<0>&nbsp;(tac/Mcount_rSyncNum_cy<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<1>&nbsp;(tac/Mcount_rSyncNum_cy<1>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<2>&nbsp;(tac/Mcount_rSyncNum_cy<2>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<3>&nbsp;(tac/Mcount_rSyncNum_cy<3>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<4>&nbsp;(tac/Mcount_rSyncNum_cy<4>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<5>&nbsp;(tac/Mcount_rSyncNum_cy<5>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<6>&nbsp;(tac/Mcount_rSyncNum_cy<6>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<7>&nbsp;(tac/Mcount_rSyncNum_cy<7>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<8>&nbsp;(tac/Mcount_rSyncNum_cy<8>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<9>&nbsp;(tac/Mcount_rSyncNum_cy<9>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<10>&nbsp;(tac/Mcount_rSyncNum_cy<10>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<11>&nbsp;(tac/Mcount_rSyncNum_cy<11>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<12>&nbsp;(tac/Mcount_rSyncNum_cy<12>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<13>&nbsp;(tac/Mcount_rSyncNum_cy<13>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<14>&nbsp;(tac/Mcount_rSyncNum_cy<14>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<15>&nbsp;(tac/Mcount_rSyncNum_cy<15>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<16>&nbsp;(tac/Mcount_rSyncNum_cy<16>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<17>&nbsp;(tac/Mcount_rSyncNum_cy<17>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<18>&nbsp;(tac/Mcount_rSyncNum_cy<18>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<19>&nbsp;(tac/Mcount_rSyncNum_cy<19>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<20>&nbsp;(tac/Mcount_rSyncNum_cy<20>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<21>&nbsp;(tac/Mcount_rSyncNum_cy<21>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<22>&nbsp;(tac/Mcount_rSyncNum_cy<22>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<23>&nbsp;(tac/Mcount_rSyncNum_cy<23>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<24>&nbsp;(tac/Mcount_rSyncNum_cy<24>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<25>&nbsp;(tac/Mcount_rSyncNum_cy<25>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<26>&nbsp;(tac/Mcount_rSyncNum_cy<26>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<27>&nbsp;(tac/Mcount_rSyncNum_cy<27>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<28>&nbsp;(tac/Mcount_rSyncNum_cy<28>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<29>&nbsp;(tac/Mcount_rSyncNum_cy<29>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_cy<30>&nbsp;(tac/Mcount_rSyncNum_cy<30>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XORCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.180&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rSyncNum_xor<31>&nbsp;(tac/Result<31>1)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDR:D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.102&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tac/rSyncNum_31<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.293ns&nbsp;(1.677ns&nbsp;logic,&nbsp;0.616ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(73.1%&nbsp;logic,&nbsp;26.9%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;period&nbsp;analysis&nbsp;for&nbsp;Clock&nbsp;'pmt_in'<br>&nbsp;&nbsp;Clock&nbsp;period:&nbsp;2.360ns&nbsp;(frequency:&nbsp;423.809MHz)<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;560&nbsp;/&nbsp;64<br>-------------------------------------------------------------------------<br>Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.360ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;33)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tac/rPhotonNum_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tac/rPhotonNum_31&nbsp;(FF)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pmt_in&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;pmt_in&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;tac/rPhotonNum_0&nbsp;to&nbsp;tac/rPhotonNum_31<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDR:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4&nbsp;&nbsp;&nbsp;0.447&nbsp;&nbsp;&nbsp;0.683&nbsp;&nbsp;tac/rPhotonNum_0&nbsp;(tac/rPhotonNum_0)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INV:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.206&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_lut<0>_INV_0&nbsp;(tac/Mcount_rPhotonNum_lut<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:S->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.172&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<0>&nbsp;(tac/Mcount_rPhotonNum_cy<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<1>&nbsp;(tac/Mcount_rPhotonNum_cy<1>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<2>&nbsp;(tac/Mcount_rPhotonNum_cy<2>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<3>&nbsp;(tac/Mcount_rPhotonNum_cy<3>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<4>&nbsp;(tac/Mcount_rPhotonNum_cy<4>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<5>&nbsp;(tac/Mcount_rPhotonNum_cy<5>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<6>&nbsp;(tac/Mcount_rPhotonNum_cy<6>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<7>&nbsp;(tac/Mcount_rPhotonNum_cy<7>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<8>&nbsp;(tac/Mcount_rPhotonNum_cy<8>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<9>&nbsp;(tac/Mcount_rPhotonNum_cy<9>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<10>&nbsp;(tac/Mcount_rPhotonNum_cy<10>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<11>&nbsp;(tac/Mcount_rPhotonNum_cy<11>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<12>&nbsp;(tac/Mcount_rPhotonNum_cy<12>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<13>&nbsp;(tac/Mcount_rPhotonNum_cy<13>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<14>&nbsp;(tac/Mcount_rPhotonNum_cy<14>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<15>&nbsp;(tac/Mcount_rPhotonNum_cy<15>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<16>&nbsp;(tac/Mcount_rPhotonNum_cy<16>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<17>&nbsp;(tac/Mcount_rPhotonNum_cy<17>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<18>&nbsp;(tac/Mcount_rPhotonNum_cy<18>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<19>&nbsp;(tac/Mcount_rPhotonNum_cy<19>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<20>&nbsp;(tac/Mcount_rPhotonNum_cy<20>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<21>&nbsp;(tac/Mcount_rPhotonNum_cy<21>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<22>&nbsp;(tac/Mcount_rPhotonNum_cy<22>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<23>&nbsp;(tac/Mcount_rPhotonNum_cy<23>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<24>&nbsp;(tac/Mcount_rPhotonNum_cy<24>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<25>&nbsp;(tac/Mcount_rPhotonNum_cy<25>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<26>&nbsp;(tac/Mcount_rPhotonNum_cy<26>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<27>&nbsp;(tac/Mcount_rPhotonNum_cy<27>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<28>&nbsp;(tac/Mcount_rPhotonNum_cy<28>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<29>&nbsp;(tac/Mcount_rPhotonNum_cy<29>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;MUXCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;&nbsp;&nbsp;0.019&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_cy<30>&nbsp;(tac/Mcount_rPhotonNum_cy<30>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XORCY:CI->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.180&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;tac/Mcount_rPhotonNum_xor<31>&nbsp;(tac/Result<31>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDR:D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.102&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tac/rPhotonNum_31<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.360ns&nbsp;(1.677ns&nbsp;logic,&nbsp;0.683ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(71.1%&nbsp;logic,&nbsp;28.9%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;period&nbsp;analysis&nbsp;for&nbsp;Clock&nbsp;'pulse_picker/wClk'<br>&nbsp;&nbsp;Clock&nbsp;period:&nbsp;4.224ns&nbsp;(frequency:&nbsp;236.748MHz)<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;639&nbsp;/&nbsp;53<br>-------------------------------------------------------------------------<br>Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.224ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;3)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pulse_picker/rDelay_1&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pulse_picker/rDelay_15&nbsp;(FF)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pulse_picker/wClk&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;pulse_picker/wClk&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;pulse_picker/rDelay_1&nbsp;to&nbsp;pulse_picker/rDelay_15<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;0.447&nbsp;&nbsp;&nbsp;0.981&nbsp;&nbsp;pulse_picker/rDelay_1&nbsp;(pulse_picker/rDelay_1)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I0->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;0.827&nbsp;&nbsp;pulse_picker/GND_8_o_GND_8_o_equal_17_o<15>1&nbsp;(pulse_picker/GND_8_o_GND_8_o_equal_17_o<15>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I2->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;17&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;1.256&nbsp;&nbsp;pulse_picker/GND_8_o_GND_8_o_equal_17_o<15>3&nbsp;(pulse_picker/GND_8_o_GND_8_o_equal_17_o)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I1->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;pulse_picker/Mmux_rState[1]_GND_8_o_wide_mux_25_OUT17&nbsp;(pulse_picker/rState[1]_GND_8_o_wide_mux_25_OUT<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE:D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.102&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pulse_picker/rDelay_0<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;4.224ns&nbsp;(1.160ns&nbsp;logic,&nbsp;3.064ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(27.5%&nbsp;logic,&nbsp;72.5%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;period&nbsp;analysis&nbsp;for&nbsp;Clock&nbsp;'pll/rClkDiv_1'<br>&nbsp;&nbsp;Clock&nbsp;period:&nbsp;5.570ns&nbsp;(frequency:&nbsp;179.546MHz)<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;905&nbsp;/&nbsp;122<br>-------------------------------------------------------------------------<br>Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.570ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;4)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pll/rDelayCnt_7&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pll/rRegIdx_1&nbsp;(FF)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pll/rClkDiv_1&nbsp;rising<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;pll/rClkDiv_1&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;pll/rDelayCnt_7&nbsp;to&nbsp;pll/rRegIdx_1<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;0.447&nbsp;&nbsp;&nbsp;0.981&nbsp;&nbsp;pll/rDelayCnt_7&nbsp;(pll/rDelayCnt_7)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I0->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;0.827&nbsp;&nbsp;pll/n0032<15>2&nbsp;(pll/n0032<15>1)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I2->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;0.715&nbsp;&nbsp;pll/n0032<15>3&nbsp;(pll/n0032)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT3:I2->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.845&nbsp;&nbsp;pll/rState_FSM_FFd2-In11&nbsp;(pll/rState_FSM_FFd2-In1)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT5:I2->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.616&nbsp;&nbsp;pll/_n0196_inv1&nbsp;(pll/_n0196_inv)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE:CE&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.322&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pll/rRegIdx_0<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.570ns&nbsp;(1.585ns&nbsp;logic,&nbsp;3.985ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(28.5%&nbsp;logic,&nbsp;71.5%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;OFFSET&nbsp;IN&nbsp;BEFORE&nbsp;for&nbsp;Clock&nbsp;'hi_in<0>'<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;547&nbsp;/&nbsp;136<br>-------------------------------------------------------------------------<br>Offset:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.560ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;hi_in<7>&nbsp;(PAD)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;okHI/hicore/ti_dataout_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;hi_in<0>&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;hi_in<7>&nbsp;to&nbsp;okHI/hicore/ti_dataout_0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IBUF:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;20&nbsp;&nbsp;&nbsp;1.222&nbsp;&nbsp;&nbsp;1.340&nbsp;&nbsp;hi_in_7_IBUF&nbsp;(hi_in_7_IBUF)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;begin&nbsp;scope:&nbsp;'okHI/hicore:hi_in<7>'<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I0->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;18&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;1.278&nbsp;&nbsp;hi_addr[3]_hi_addr[3]_OR_57_o1&nbsp;(hi_addr[3]_hi_addr[3]_OR_57_o)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT5:I2->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;16&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;1.005&nbsp;&nbsp;state[31]_ti_dataout[15]_select_91_OUT<0>12&nbsp;(N2)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I5->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;state[31]_ti_dataout[15]_select_91_OUT<0>2&nbsp;(state[31]_ti_dataout[15]_select_91_OUT<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE:D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.102&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ti_dataout_0<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;5.560ns&nbsp;(1.937ns&nbsp;logic,&nbsp;3.623ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(34.8%&nbsp;logic,&nbsp;65.2%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;OFFSET&nbsp;IN&nbsp;BEFORE&nbsp;for&nbsp;Clock&nbsp;'u_hclk/pll_base_inst/CLKOUT2'<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;1&nbsp;/&nbsp;1<br>-------------------------------------------------------------------------<br>Offset:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.181ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pmt_in&nbsp;(PAD)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;u_pmt_cnt/rEdge_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;u_hclk/pll_base_inst/CLKOUT2&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;pmt_in&nbsp;to&nbsp;u_pmt_cnt/rEdge_0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IBUF:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;97&nbsp;&nbsp;&nbsp;1.222&nbsp;&nbsp;&nbsp;1.857&nbsp;&nbsp;pmt_in_IBUF&nbsp;(pmt_in_IBUF)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FD:D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.102&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;u_pmt_cnt/rEdge_0<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.181ns&nbsp;(1.324ns&nbsp;logic,&nbsp;1.857ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(41.6%&nbsp;logic,&nbsp;58.4%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;OFFSET&nbsp;IN&nbsp;BEFORE&nbsp;for&nbsp;Clock&nbsp;'pulse_picker/wClk'<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;2&nbsp;/&nbsp;2<br>-------------------------------------------------------------------------<br>Offset:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.903ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wPTrig_i&nbsp;(PAD)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pulse_picker/rTrigEdge_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination&nbsp;Clock:&nbsp;pulse_picker/wClk&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;wPTrig_i&nbsp;to&nbsp;pulse_picker/rTrigEdge_0<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IBUF:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;1.222&nbsp;&nbsp;&nbsp;0.579&nbsp;&nbsp;wPTrig_i_IBUF&nbsp;(wPTrig_i_IBUF)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FD:D&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.102&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pulse_picker/rTrigEdge_0<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.903ns&nbsp;(1.324ns&nbsp;logic,&nbsp;0.579ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(69.6%&nbsp;logic,&nbsp;30.4%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;OFFSET&nbsp;OUT&nbsp;AFTER&nbsp;for&nbsp;Clock&nbsp;'hi_in<0>'<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;1840&nbsp;/&nbsp;78<br>-------------------------------------------------------------------------<br>Offset:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.400ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;8)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ppcore/rState_FSM_FFd2&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wAD9910SPI_o<0>&nbsp;(PAD)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;hi_in<0>&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;ppcore/rState_FSM_FFd2&nbsp;to&nbsp;wAD9910SPI_o<0><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDRE:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;493&nbsp;&nbsp;&nbsp;0.447&nbsp;&nbsp;&nbsp;2.191&nbsp;&nbsp;ppcore/rState_FSM_FFd2&nbsp;(ppcore/rState_FSM_FFd2)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT2:I0->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;150&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;2.353&nbsp;&nbsp;ppcore/wBusy_o1&nbsp;(wPPActive)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I1->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;25&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;1.440&nbsp;&nbsp;DDS2/iAddr[3]_GND_26_o_equal_10_o<3>11&nbsp;(DDS2/iAddr[3]_GND_26_o_equal_10_o<3>1)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I0->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;0.651&nbsp;&nbsp;wAD9910SPI_o<0>_MLTSRCEDGELogicTrst11&nbsp;(wAD9910SPI_o<0>_MLTSRCEDGELogicTrst1)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I5->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;wAD9910SPI_o<0>_MLTSRCEDGELogicTrst1&nbsp;(wAD9910SPI_o<0>_MLTSRCEDGELogicTrst)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I5->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;wAD9910SPI_o<0>_MLTSRCEDGELogicTrst2&nbsp;(wAD9910SPI_o<0>_MLTSRCEDGELogicTrst2)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I5->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;wAD9910SPI_o<0>_MLTSRCEDGELogicTrst5&nbsp;(wAD9910SPI_o<0>_MLTSRCEDGELogicTrst5)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I5->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.579&nbsp;&nbsp;wAD9910SPI_o<0>_MLTSRCEDGELogicTrst8&nbsp;(wAD9910SPI_o<0>_MLTSRCEDGE)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OBUFT:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.571&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wAD9910SPI_o_0_OBUFT&nbsp;(wAD9910SPI_o<0>)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;13.400ns&nbsp;(4.447ns&nbsp;logic,&nbsp;8.953ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(33.2%&nbsp;logic,&nbsp;66.8%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;OFFSET&nbsp;OUT&nbsp;AFTER&nbsp;for&nbsp;Clock&nbsp;'pll/rClkDiv_1'<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;139&nbsp;/&nbsp;3<br>-------------------------------------------------------------------------<br>Offset:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.323ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;5)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pll/rRegIdx_0&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pll_sdo&nbsp;(PAD)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pll/rClkDiv_1&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;pll/rRegIdx_0&nbsp;to&nbsp;pll_sdo<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDE:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;35&nbsp;&nbsp;&nbsp;0.447&nbsp;&nbsp;&nbsp;1.679&nbsp;&nbsp;pll/rRegIdx_0&nbsp;(pll/rRegIdx_0)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT5:I0->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;0.827&nbsp;&nbsp;pll/mux1111&nbsp;(pll/wCurPReg<10>)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I2->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;0.827&nbsp;&nbsp;pll/msb_s/Mmux_idx_i[4]_X_12_o_Mux_1_o_101&nbsp;(pll/msb_s/Mmux_idx_i[4]_X_12_o_Mux_1_o_101)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT6:I2->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.203&nbsp;&nbsp;&nbsp;0.580&nbsp;&nbsp;pll/msb_s/Mmux_n00051_SW0&nbsp;(N184)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;LUT4:I3->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1&nbsp;&nbsp;&nbsp;0.205&nbsp;&nbsp;&nbsp;0.579&nbsp;&nbsp;pll/msb_s/Mmux_n00051&nbsp;(pll_sdo_OBUF)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OBUF:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.571&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pll_sdo_OBUF&nbsp;(pll_sdo)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;8.323ns&nbsp;(3.832ns&nbsp;logic,&nbsp;4.491ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(46.0%&nbsp;logic,&nbsp;54.0%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;OFFSET&nbsp;OUT&nbsp;AFTER&nbsp;for&nbsp;Clock&nbsp;'pulse_picker/wClk'<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;1&nbsp;/&nbsp;1<br>-------------------------------------------------------------------------<br>Offset:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.668ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pulse_picker/rTrig_o&nbsp;(FF)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wPOut_o&nbsp;(PAD)<br>&nbsp;&nbsp;Source&nbsp;Clock:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pulse_picker/wClk&nbsp;rising<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;pulse_picker/rTrig_o&nbsp;to&nbsp;wPOut_o<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;FDR:C->Q&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3&nbsp;&nbsp;&nbsp;0.447&nbsp;&nbsp;&nbsp;0.650&nbsp;&nbsp;pulse_picker/rTrig_o&nbsp;(pulse_picker/rTrig_o)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OBUF:I->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;2.571&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wPOut_o_OBUF&nbsp;(wPOut_o)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;3.668ns&nbsp;(3.018ns&nbsp;logic,&nbsp;0.650ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(82.3%&nbsp;logic,&nbsp;17.7%&nbsp;route)<br><br>=========================================================================<br>Timing&nbsp;constraint:&nbsp;Default&nbsp;path&nbsp;analysis<br>&nbsp;&nbsp;Total&nbsp;number&nbsp;of&nbsp;paths&nbsp;/&nbsp;destination&nbsp;ports:&nbsp;16&nbsp;/&nbsp;16<br>-------------------------------------------------------------------------<br>Delay:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.222ns&nbsp;(Levels&nbsp;of&nbsp;Logic&nbsp;=&nbsp;1)<br>&nbsp;&nbsp;Source:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;hi_inout<15>&nbsp;(PAD)<br>&nbsp;&nbsp;Destination:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;okHI/delays[15].iodelay_inst:IDATAIN&nbsp;(PAD)<br><br>&nbsp;&nbsp;Data&nbsp;Path:&nbsp;hi_inout<15>&nbsp;to&nbsp;okHI/delays[15].iodelay_inst:IDATAIN<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Gate&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Net<br>&nbsp;&nbsp;&nbsp;&nbsp;Cell:in->out&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;fanout&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;&nbsp;Delay&nbsp;&nbsp;Logical&nbsp;Name&nbsp;(Net&nbsp;Name)<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------&nbsp;&nbsp;------------<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IOBUF:IO->O&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;&nbsp;&nbsp;1.222&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;okHI/delays[15].iobf0&nbsp;(okHI/iobf0_hi_datain<15>)<br>&nbsp;&nbsp;&nbsp;&nbsp;IODELAY2:IDATAIN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;0.000&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;okHI/delays[15].iodelay_inst<br>&nbsp;&nbsp;&nbsp;&nbsp;----------------------------------------<br>&nbsp;&nbsp;&nbsp;&nbsp;Total&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;1.222ns&nbsp;(1.222ns&nbsp;logic,&nbsp;0.000ns&nbsp;route)<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(100.0%&nbsp;logic,&nbsp;0.0%&nbsp;route)<br><br>=========================================================================<br><br>Cross&nbsp;Clock&nbsp;Domains&nbsp;Report:<br>--------------------------<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;hi_in<0><br>----------------------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>----------------------------+---------+---------+---------+---------+<br>hi_in<0>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;17.202|&nbsp;&nbsp;&nbsp;&nbsp;4.244|&nbsp;&nbsp;&nbsp;&nbsp;6.339|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>pmt_in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;5.858|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>sync_in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;3.077|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>u_hclk/pll_base_inst/CLKOUT2|&nbsp;&nbsp;&nbsp;&nbsp;7.713|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>----------------------------+---------+---------+---------+---------+<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;pll/rClkDiv_1<br>---------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>---------------+---------+---------+---------+---------+<br>hi_in<0>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;5.374|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>pll/rClkDiv_1&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;5.570|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>---------------+---------+---------+---------+---------+<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;pmt_in<br>----------------------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>----------------------------+---------+---------+---------+---------+<br>hi_in<0>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;7.653|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>pmt_in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;2.360|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>sync_in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;1.199|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>u_hclk/pll_base_inst/CLKOUT2|&nbsp;&nbsp;&nbsp;&nbsp;1.232|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>----------------------------+---------+---------+---------+---------+<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;pulse_picker/wClk<br>-----------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>-----------------+---------+---------+---------+---------+<br>hi_in<0>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;6.322|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>pulse_picker/wClk|&nbsp;&nbsp;&nbsp;&nbsp;4.224|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>-----------------+---------+---------+---------+---------+<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;sync_in<br>----------------------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>----------------------------+---------+---------+---------+---------+<br>hi_in<0>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;4.878|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>sync_in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;2.293|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>u_hclk/pll_base_inst/CLKOUT2|&nbsp;&nbsp;&nbsp;&nbsp;1.232|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>----------------------------+---------+---------+---------+---------+<br><br>Clock&nbsp;to&nbsp;Setup&nbsp;on&nbsp;destination&nbsp;clock&nbsp;u_hclk/pll_base_inst/CLKOUT2<br>----------------------------+---------+---------+---------+---------+<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;Src:Rise|&nbsp;Src:Fall|&nbsp;Src:Rise|&nbsp;Src:Fall|<br>Source&nbsp;Clock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|<br>----------------------------+---------+---------+---------+---------+<br>hi_in<0>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;4.878|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>u_hclk/pll_base_inst/CLKOUT2|&nbsp;&nbsp;&nbsp;&nbsp;5.657|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;|<br>----------------------------+---------+---------+---------+---------+<br><br>=========================================================================<br><br><br>Total&nbsp;REAL&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;76.00&nbsp;secs<br>Total&nbsp;CPU&nbsp;time&nbsp;to&nbsp;Xst&nbsp;completion:&nbsp;75.70&nbsp;secs<br>&nbsp;<br>-->&nbsp;<br><br>Total&nbsp;memory&nbsp;usage&nbsp;is&nbsp;417392&nbsp;kilobytes<br><br>Number&nbsp;of&nbsp;errors&nbsp;&nbsp;&nbsp;:&nbsp;&nbsp;&nbsp;&nbsp;0&nbsp;(&nbsp;&nbsp;&nbsp;0&nbsp;filtered)<br>Number&nbsp;of&nbsp;warnings&nbsp;:&nbsp;&nbsp;404&nbsp;(&nbsp;&nbsp;&nbsp;0&nbsp;filtered)<br>Number&nbsp;of&nbsp;infos&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;&nbsp;&nbsp;55&nbsp;(&nbsp;&nbsp;&nbsp;0&nbsp;filtered)<br><br></PRE></FONT>