$date
2020-11-25T07:12+0000
$end
$version
0.2
$end
$comment

$end
$timescale 1ns  $end
$scope module ChiselImProc $end
 $var wire 2 # io_state_reg $end
 $var wire 1 ( io_enq_user $end
 $var wire 24 / io_deq_bits $end
 $var wire 1 ; io_enq_ready $end
 $var wire 1 = io_deq_valid $end
 $var wire 24 @ io_enq_bits $end
 $var wire 1 F NothingFilter $end
 $var wire 1 J clock $end
 $var wire 1 N io_shadow_last $end
 $var wire 1 P io_shadow_user $end
 $var wire 1 ` io_deq_ready $end
 $var wire 1 a reset $end
 $var wire 24 c io_shadow_reg $end
 $var wire 1 i io_enq_last $end
 $var wire 1 j io_deq_last $end
 $var wire 1 m io_enq_valid $end
 $var wire 1 n io_deq_user $end
  $scope module NothingFilter $end
   $var wire 1 ! io_shadow_last $end
   $var wire 1 " io_deq_valid $end
   $var wire 2 $ _GEN_38 $end
   $var wire 1 % io_enq_user $end
   $var wire 1 & io_enq_last $end
   $var wire 1 ' io_deq_user $end
   $var wire 24 ) _GEN_11 $end
   $var wire 24 * _GEN_26 $end
   $var wire 1 + _GEN_6 $end
   $var wire 24 , _GEN_32 $end
   $var wire 2 - _GEN_0 $end
   $var wire 2 . _GEN_29 $end
   $var wire 2 0 _GEN_14 $end
   $var wire 1 1 io_shadow_user $end
   $var wire 1 2 _GEN_35 $end
   $var wire 1 3 userReg $end
   $var wire 1 4 _GEN_20 $end
   $var wire 1 5 reset $end
   $var wire 1 6 _GEN_9 $end
   $var wire 24 7 shadowReg $end
   $var wire 1 8 _GEN_17 $end
   $var wire 1 9 lastReg $end
   $var wire 1 : _GEN_23 $end
   $var wire 2 < _GEN_3 $end
   $var wire 24 > io_enq_bits $end
   $var wire 24 ? io_deq_bits $end
   $var wire 1 A _GEN_22 $end
   $var wire 1 B _GEN_2 $end
   $var wire 1 C io_deq_ready $end
   $var wire 1 D _GEN_5 $end
   $var wire 1 E _GEN_31 $end
   $var wire 1 G _GEN_19 $end
   $var wire 2 H _GEN_25 $end
   $var wire 1 I _GEN_10 $end
   $var wire 24 K _GEN_8 $end
   $var wire 1 L _GEN_13 $end
   $var wire 24 M _GEN_34 $end
   $var wire 1 O _GEN_28 $end
   $var wire 24 Q _GEN_16 $end
   $var wire 2 R stateReg $end
   $var wire 1 S io_enq_valid $end
   $var wire 24 T dataReg $end
   $var wire 2 U io_state_reg $end
   $var wire 1 V _T $end
   $var wire 1 W _GEN_33 $end
   $var wire 1 X shadowUserReg $end
   $var wire 2 Y _GEN_7 $end
   $var wire 24 Z _GEN_1 $end
   $var wire 1 [ _GEN_36 $end
   $var wire 24 \ _GEN_21 $end
   $var wire 1 ] shadowLastReg $end
   $var wire 1 ^ _GEN_15 $end
   $var wire 24 _ io_shadow_reg $end
   $var wire 24 b _GEN_18 $end
   $var wire 2 d _GEN_24 $end
   $var wire 2 e _GEN_30 $end
   $var wire 1 f io_deq_last $end
   $var wire 1 g clock $end
   $var wire 24 h _GEN_4 $end
   $var wire 1 k _GEN_12 $end
   $var wire 1 l _GEN_27 $end
   $var wire 1 o io_enq_ready $end
  $upscope $end
$upscope $end
$enddefinitions $end
$dumpvars
0X
0C
b00 Y
0;
0&
b000000000000000000000000 Z
0o
0=
b000000000000000000000000 T
b000000000000000000000000 ?
0i
b000000000000000000000000 7
b00 U
0"
b00 #
0k
0V
0N
09
0m
0P
b00 <
03
0g
0J
05
0a
0L
b000000000000000000000000 /
0D
b00 0
b000000000000000000000000 c
b00 d
0F
01
0[
b000000000000000000000000 )
0]
b000000000000000000000000 @
0+
b000000000000000000000000 _
0W
0B
b00 .
0%
0n
0'
b000000000000000000000000 >
0S
06
0!
0j
b000000000000000000000000 M
08
b00 $
0l
0O
0:
02
b000000000000000000000000 Q
0f
0I
04
b00 R
b000000000000000000000000 h
b000000000000000000000000 K
0`
b000000000000000000000000 b
0E
0(
b000000000000000000000000 \
b00 e
0G
b000000000000000000000000 *
b00 H
0^
b000000000000000000000000 ,
0A
b00 -
$end
#0
15
1V
1o
1a
1;
#1
1g
1J
#6
0g
0J
#11
1g
1J
#16
0g
0J
#21
1g
1J
#26
0g
0J
#31
1g
1J
#36
0g
0J
#41
1g
1J
#46
0J
0a
