<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1679064371">
  <File Type="PA-TCL" Name="lab3_7seg_vhdl.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="lab3_7seg_vhdl_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="lab3_7seg_vhdl_reports.tcl"/>
  <File Type="RDS-RDS" Name="lab3_7seg_vhdl.vds"/>
  <File Type="RDS-UTIL" Name="lab3_7seg_vhdl_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="lab3_7seg_vhdl_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="lab3_7seg_vhdl.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="lab3_7seg_vhdl_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="lab3_7seg_vhdl_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/tmp/adder.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../C1/4bit_scitacka/4bit_scitacka.srcs/sources_1/imports/tmp/adder.vhd"/>
        <Attr Name="ImportTime" Val="1677249630"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/tmp/adder4.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../C1/4bit_scitacka/4bit_scitacka.srcs/sources_1/imports/tmp/adder4.vhd"/>
        <Attr Name="ImportTime" Val="1677249947"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/clk_200hz.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//drive.fit.cvut.cz/home/spirimi2/Downloads/clk_200hz.vhd"/>
        <Attr Name="ImportTime" Val="1679059940"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/decoder_algebra.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//drive.fit.cvut.cz/home/spirimi2/Downloads/decoder_algebra.vhd"/>
        <Attr Name="ImportTime" Val="1679061077"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/tmp/lab3_7seg.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/tmp/lab3_7seg.vhd"/>
        <Attr Name="ImportTime" Val="1679064359"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/l2_algebra_4x2.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="//drive.fit.cvut.cz/home/spirimi2/Downloads/l2_algebra_4x2.vhd"/>
        <Attr Name="ImportTime" Val="1678457298"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/lab3_7seg/lab3_7seg.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/adder/adder.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../C1/4bit_scitacka/4bit_scitacka.srcs/sources_1/bd/adder/adder.bd"/>
        <Attr Name="ImportTime" Val="1677249630"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/adder4/adder4.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../C1/4bit_scitacka/4bit_scitacka.srcs/sources_1/bd/adder4/adder4.bd"/>
        <Attr Name="ImportTime" Val="1677249859"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="lab3_7seg_vhdl"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/7seg_from_maps.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/7seg_from_maps.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
