 -- Copyright (C) 2020  Intel Corporation. All rights reserved.
 -- Your use of Intel Corporation's design tools, logic functions 
 -- and other software and tools, and any partner logic 
 -- functions, and any output files from any of the foregoing 
 -- (including device programming or simulation files), and any 
 -- associated documentation or information are expressly subject 
 -- to the terms and conditions of the Intel Program License 
 -- Subscription Agreement, the Intel Quartus Prime License Agreement,
 -- the Intel FPGA IP License Agreement, or other applicable license
 -- agreement, including, without limitation, that your use is for
 -- the sole purpose of programming logic devices manufactured by
 -- Intel and sold by Intel or its authorized distributors.  Please
 -- refer to the applicable agreement for further details, at
 -- https://fpgasoftware.intel.com/eula.
 -- 
 -- This is a Quartus Prime output file. It is for reporting purposes only, and is
 -- not intended for use as a Quartus Prime input file. This file cannot be used
 -- to make Quartus Prime pin assignments - for instructions on how to make pin
 -- assignments, please see Quartus Prime help.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- NC            : No Connect. This pin has no internal connection to the device.
 -- DNU           : Do Not Use. This pin MUST NOT be connected.
 -- VCCINT        : Dedicated power pin, which MUST be connected to VCC  (1.8V).
 -- VCCIO         : Dedicated power pin, which MUST be connected to VCC
 --                 of its bank.
 --                  Bank 1:       3.3V
 --                  Bank 2:       3.3V
 -- GND           : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
 --                  It can also be used to report unused dedicated pins. The connection
 --                  on the board for unused dedicated pins depends on whether this will
 --                  be used in a future design. One example is device migration. When
 --                  using device migration, refer to the device pin-tables. If it is a
 --                  GND pin in the pin table or if it will not be used in a future design
 --                  for another purpose the it MUST be connected to GND. If it is an unused
 --                  dedicated pin, then it can be connected to a valid signal on the board
 --                  (low, high, or toggling) if that signal is required for a different
 --                  revision of the design.
 -- GND+          : Unused input pin. It can also be used to report unused dual-purpose pins.
 --                  This pin should be connected to GND. It may also be connected  to a
 --                  valid signal  on the board  (low, high, or toggling)  if that signal
 --                  is required for a different revision of the design.
 -- GND*          : Unused  I/O  pin. Connect each pin marked GND* directly to GND
 --                  or leave it unconnected.
 -- RESERVED      : Unused I/O pin, which MUST be left unconnected.
 -- RESERVED_INPUT    : Pin is tri-stated and should be connected to the board.
 -- RESERVED_INPUT_WITH_WEAK_PULLUP    : Pin is tri-stated with internal weak pull-up resistor.
 -- RESERVED_INPUT_WITH_BUS_HOLD       : Pin is tri-stated with bus-hold circuitry.
 -- RESERVED_OUTPUT_DRIVEN_HIGH        : Pin is output driven high.
 ---------------------------------------------------------------------------------



 ---------------------------------------------------------------------------------
 -- Pin directions (input, output or bidir) are based on device operating in user mode.
 ---------------------------------------------------------------------------------

Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
CHIP  "EightbitKogStonAddSub"  ASSIGNED TO AN: 5M40ZE64C4

Pin Name/Usage               : Location  : Dir.   : I/O Standard      : Voltage : I/O Bank  : User Assignment
-------------------------------------------------------------------------------------------------------------
a[1]                         : 1         : input  : 3.3-V LVTTL       :         : 1         : N              
GND*                         : 2         :        :                   :         : 1         :                
c[3]                         : 3         : output : 3.3-V LVTTL       :         : 1         : N              
d[1]                         : 4         : output : 3.3-V LVTTL       :         : 1         : N              
a[7]                         : 5         : input  : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : 6         : power  :                   : 3.3V    : 1         :                
a[5]                         : 7         : input  : 3.3-V LVTTL       :         : 1         : N              
VCCINT                       : 8         : power  :                   : 1.8V    :           :                
GND*                         : 9         :        :                   :         : 1         :                
c[1]                         : 10        : output : 3.3-V LVTTL       :         : 1         : N              
b[7]                         : 11        : input  : 3.3-V LVTTL       :         : 1         : N              
GND*                         : 12        :        :                   :         : 1         :                
b[2]                         : 13        : input  : 3.3-V LVTTL       :         : 1         : N              
TMS                          : 14        : input  :                   :         : 1         :                
TDI                          : 15        : input  :                   :         : 1         :                
TCK                          : 16        : input  :                   :         : 1         :                
TDO                          : 17        : output :                   :         : 1         :                
GND*                         : 18        :        :                   :         : 1         :                
GND*                         : 19        :        :                   :         : 1         :                
GND*                         : 20        :        :                   :         : 1         :                
GND*                         : 21        :        :                   :         : 1         :                
b[6]                         : 22        : input  : 3.3-V LVTTL       :         : 1         : N              
VCCIO1                       : 23        : power  :                   : 3.3V    : 1         :                
a[4]                         : 24        : input  : 3.3-V LVTTL       :         : 1         : N              
GND*                         : 25        :        :                   :         : 1         :                
d[0]                         : 26        : output : 3.3-V LVTTL       :         : 1         : N              
b[3]                         : 27        : input  : 3.3-V LVTTL       :         : 1         : N              
GND*                         : 28        :        :                   :         : 1         :                
b[0]                         : 29        : input  : 3.3-V LVTTL       :         : 1         : N              
c[4]                         : 30        : output : 3.3-V LVTTL       :         : 1         : N              
a[3]                         : 31        : input  : 3.3-V LVTTL       :         : 1         : N              
GND*                         : 32        :        :                   :         : 1         :                
b[1]                         : 33        : input  : 3.3-V LVTTL       :         : 1         : N              
a[0]                         : 34        : input  : 3.3-V LVTTL       :         : 2         : N              
d[3]                         : 35        : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : 36        :        :                   :         : 2         :                
b[4]                         : 37        : input  : 3.3-V LVTTL       :         : 2         : N              
d[2]                         : 38        : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : 39        : power  :                   : 3.3V    : 2         :                
GND*                         : 40        :        :                   :         : 2         :                
VCCINT                       : 41        : power  :                   : 1.8V    :           :                
GND*                         : 42        :        :                   :         : 2         :                
GND*                         : 43        :        :                   :         : 2         :                
GND*                         : 44        :        :                   :         : 2         :                
c[2]                         : 45        : output : 3.3-V LVTTL       :         : 2         : N              
a[2]                         : 46        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : 47        :        :                   :         : 2         :                
d[4]                         : 48        : output : 3.3-V LVTTL       :         : 2         : N              
b[5]                         : 49        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : 50        :        :                   :         : 2         :                
GND*                         : 51        :        :                   :         : 2         :                
GND*                         : 52        :        :                   :         : 2         :                
c[5]                         : 53        : output : 3.3-V LVTTL       :         : 2         : N              
GND*                         : 54        :        :                   :         : 2         :                
c[0]                         : 55        : output : 3.3-V LVTTL       :         : 2         : N              
d[5]                         : 56        : output : 3.3-V LVTTL       :         : 2         : N              
VCCIO2                       : 57        : power  :                   : 3.3V    : 2         :                
c[7]                         : 58        : output : 3.3-V LVTTL       :         : 2         : N              
d[7]                         : 59        : output : 3.3-V LVTTL       :         : 2         : N              
d[6]                         : 60        : output : 3.3-V LVTTL       :         : 2         : N              
a[6]                         : 61        : input  : 3.3-V LVTTL       :         : 2         : N              
GND*                         : 62        :        :                   :         : 2         :                
GND*                         : 63        :        :                   :         : 2         :                
c[6]                         : 64        : output : 3.3-V LVTTL       :         : 1         : N              
