 <models>
  <model name="FDRE">
   <input_ports>
    <port name="C"  is_clock="1" />
    <port name="CE" clock="C" />
    <port name="R"  clock="C" />
    <port name="D"  clock="C" />
   </input_ports>
   <output_ports>
    <port name="Q" clock="C"  />
   </output_ports>
  </model>
 </models>
