`default_nettype none
module top_module(input [15:0]in,output[7:0] out_lo,out_hi);
assign out_lo=in[7:0];
assign out_hi=in[15:8];
endmodule
