# üìñ Te√≥rico

## üòØ Frecuencia vs Periodo
$$
\frac{1}{T} = f, \quad T = \frac{1}{f} 
$$
- Cuando te dan un ejercicio que tiene *GHz* y te piden calcular el tiempo de ejecuci√≥n ten√©s que usar la f√≥rmula que define al *periodo*, tal que $T = \frac{1}{f}$.

- Por otro lado cuando te dan un ejercicio que tiene el *periodo de clock* y te piden calcular la $Vel_{clock}$ entonces utilizar la f√≥rmula que define *frecuencia*. 
## ü™ñ Forwarding
√önicas formas de hacer *forwarding*:
- Desde la salida de la *ALU* hacia OPERANDOS.
- Desde la salida de *MEMORY* hacia OPERANDOS.
- *CASO PARTICULAR*: Buscamos un dato de la memoria y lo necesito usar en la siguiente instrucci√≥n. *Necesariamente* tengo que esperar 1 ciclo de clock para reci√©n *forwardear*.

## üêä Hazard vs Dependencias
- *Dependencias de datos*: Por c√≥mo escribo el c√≥digo tengo una dependencia entre distintos operandos que voy utilizando. *Pej: Este X2 usado en l√≠nea 2 depende de X2 almacenado en l√≠nea 1*.

- *Hazard*: Causado por una dependencia en alg√∫n tipo de Hardware. Se resuelven mediante forwarding. 

### üêä Hazard
- *Hazard estructurales:* Cuando se requiere un recurso que est√° ocupado.
- *Hazard de control:* Decidir sobre una acci√≥n de control depende de la instrucci√≥n previa.
- *Hazard de dato:* Necesita esperar a la intrucci√≥n previa complete la lectura/escritura del dato.

### üêä Hazard de control
T√©cnicas para evitar *hazards de control*.
- T√©cnicas est√°ticas:
	- Not Taken (NT): Por defecto se asume que el salto NO SE TOMA y se carga la siguiente instrucci√≥n. En caso que el salto deba tomarse, se hace flush y se realiza el fetch de la instrucci√≥n correcta. La penalidad es de 3 ciclos de clock.
	- Taken (T): Por defecto el procesador asume que el salto SE TOMA y carga la instrucci√≥n que indica el salto. Esto en un procesador como el que venimos estudiando tiene una penalidad de 3 clocks siempre (la decisi√≥n de si el salto debe tomarse se realiza en la etapa de memory).
- T√©cnicas din√°micas: El procesador decide si saltar o no considerando el historial de saltos propios o global.


## ü§∏‚Äç‚ôÇÔ∏è Procesador optimizado para saltos
- Inicialmente es un *procesador con pipeline*.
- Agrega un *Hazard Detection Unit*.
- Agrega un *Forwarding Unit*.
---
# ü™ñ Pr√°ctico 
## Ejercicio 1
En un microprocesador con tres etapas de pipeline: *S1 -> S2 -> S3* , con tiempos de ejecuci√≥n *T1 = T3 = T y T2 = 3T.*

![[Pasted image 20250910172324.png]]

*a) ¬øCu√°l de los tres segmentos o etapas causa la congesti√≥n? (el cuello de botella)*

- De los tres segmentos o etapas la que causa congesti√≥n (cuello de botella) es la *etapa 2*

*b) Asumiendo que el segmento problem√°tico se puede dividir en dos etapas consecutivas, ninguna de ellas con duraci√≥n menor que T, ¬øcu√°l ser√≠a la mejor partici√≥n posible? ¬øCu√°l ser√≠a el per√≠odo de clock resultante para este nuevo pipeline de 4 etapas? *

- La mejor partici√≥n posible ser√≠a *1.5T* cada una de esas etapas por lo tanto el per√≠odo de clock resultante para este nuevo pipeline de 4 etapas ser√≠a de *1.5T*

*c) Asumiendo que el segmento problem√°tico se puede dividir en varias etapas consecutivas de duraci√≥n T, ¬øcu√°l es el per√≠odo de clock del microprocesador? ¬øCu√°l es el tiempo de ejecuci√≥n entre instrucciones?*

- El periodo de clock del microprocesador ser√≠a de *T*
- El tiempo de ejecuci√≥n entre instrucciones ser√≠a de *T*

## Ejercicio 2
Asumiendo que las etapas de un procesador ARM tienen las siguientes latencias:

|  IF  |  ID  | EX  | MEM  |  WB  |
|:----:|:----:|:---:|:----:|:----:|
| 30ns | 10ns | 9ns | 40ns | 20ns |
*a) ¬øCu√°nto tiempo se requiere en un microprocesador sin pipeline para completar la ejecuci√≥n de la instrucci√≥n de mayor latencia, es decir, la latencia del procesador completo?*

$\text{Latencia del procesador completo} = 30ns+10ns+9ns+40ns+20ns = 109ns$

Particularmente la suma de todas las etapas.

*b) Si se requiere ejecutar esa instrucci√≥n en un microprocesador con pipeline, ¬øa qu√© velocidad deber√≠a trabajar el clock?*

Para este caso sumo la etapa mas lenta en la cantidad de etapas:

Periodo de cada clock : $T = 40ns$

$Vel_{clock} = \frac{1}{T} = \frac{1}{200ns} = 25MHz$

*c) ¬øCu√°l es el tiempo de ejecuci√≥n de una instrucci√≥n en un microprocesador con pipeline? ¬øCada cuanto se ejecuta una nueva instrucci√≥n en este procesador? *

- Tiempo de ejecuci√≥n de una instrucci√≥n en un micro con pipeline: $40ns*5 = 200ns$
- Una nueva instrucci√≥n se ejecuta en el procesador cada: $40ns$

*d) Si un microprocesador con pipeline ejecuta 3 instrucciones consecutivas ¬øcu√°l es la ganancia de velocidad de un procesador con pipeline respecto de uno sin pipeline? ¬øY si se ejecutan 1000 instrucciones consecutivas?*

$$
\text{Ganancia de velocidad} = \frac{\text{Tiempo de ejecuci√≥n sin pipeline}}{\text{Tiempo de ejecuci√≥n con pipeline}}
$$

Como se ejecutan 3 instrucciones consecutivas tenemos: 
- Con pipeline: $(40ns*5)*3 = 600ns$
- Sin pipeline: $109ns * 3 = 327ns$

Luego tenemos:
$$
\text{Ganancia de velocidad} = \frac{109ns * 3}{(40ns * 5)+ 2*40} = 1.168 
$$
Ahora si se ejecutan 1000 instrucciones consecutivas:

$$
\text{Ganancia de velocidad} = \frac{109ns * 1000}{(40ns * 5)+ 999*40} = 2.714
$$

## Ejercicio 3
Asumiendo que las etapas individuales del pipeline de dos procesadores ARM distintos tienen las siguientes latencias:

| CASO | IF  | ID  | EX  | MEM | WB  | Unidad |
|:----:|:---:|:---:|:---:|:---:|:---:|:------:|
|  1   | 300 | 400 | 350 | 500 | 100 |   ps   |
|  2   | 200 | 150 | 120 | 190 | 140 |   ps   |
*a) ¬øCu√°l es el ciclo de clock para la versi√≥n con y sin pipeline para cada caso?*
- Versi√≥n con pipeline:
	- Caso 1: 500ns
	- Caso 2: 200ns
- Versi√≥n *sin* pipeline:
	- Caso 1: 300ns+400ns+350ns+500ns+100ns = 1650ns 
	- Caso 2: 200ns+150ns+120ns+190ns+140ns = 700ns

*b) ¬øCu√°l es la latencia de la instrucci√≥n LDUR para ambos, considerando las versiones de procesador con y sin pipeline?*

- Versi√≥n con pipeline: 
	- Caso 1: 500ns * 5 = 2500ns
	- Caso 2: 200ns * 5 = 1000ns
- Versi√≥n sin pipeline: 
	- Caso 1: 1650ns
	- Caso 2: 700ns

*c) Si se pudiera partir una etapa del pipeline en dos nuevas etapas, cada una con la mitad de la latencia de la etapa original, ¬øQue etapa elegir√≠a y cu√°l ser√° el nuevo ciclo de clock?*

- Caso 1: Elegir√≠a la etapa de MEM y el nuevo clock ser√≠a 400ns por el IF.
- Caso 2: Elegir√≠a la etapa de IF y el nuevo clock ser√≠a 190ns por el MEM.

## Ejercicio 4
Dados los siguientes fragmentos de c√≥digo de instrucciones LEGv8:
![[Pasted image 20250910222823.png]]
*a) Analizar en el c√≥digo las dependencias de datos. En cada caso indicar: los n√∫meros de las instrucciones involucradas y el operando en conflicto.*

### C√≥digo A
| Dependencia de tipo | N√∫meros de instrucciones involucradas | Operando en conflicto |
| ------------------- | ------------------------------------- | --------------------- |
| Dato                | 1,2                                   | X6                    |

### C√≥digo B

| Dependencia de tipo | N√∫meros de instrucciones involucradas | Operando en conflicto |
| ------------------- | ------------------------------------- | --------------------- |
| Dato                | 1,2                                   | X10                   |
| Dato                | 1,3                                   | X10                   |

### C√≥digo C

| Dependencia de tipo | N√∫meros de instrucciones involucradas | Operando en conflicto |
| ------------------- | ------------------------------------- | --------------------- |
| Dato                | 1,3                                   | X1                    |
| Dato                | 2,3                                   | X2                    |
| Dato                | 3,4                                   | X3                    |
| Dato                | 5,6                                   | X4                    |
| Dato                | 1,6                                   | X1                    |
| Dato                | 6,7                                   | X5                    |


*b) Mostrar el orden de ejecuci√≥n de las instrucciones y determinar cuales generan data hazards. En cada caso indicar en qu√© etapa se genera el hazard.*

**C√≥digo A**

![[Pasted image 20250910230759.png]]

**C√≥digo B**

**C√≥digo C**

![[Pasted image 20250911115245.png]]

*b') Mostrar el orden de ejecuci√≥n de las instrucciones utilizando un procesador con forwarding stall.* 

**C√≥digo A**

![[Pasted image 20250910232248.png]]

**C√≥digo B **

**C√≥digo C**

![[Pasted image 20250911115301.png]]

*c) Reescribir la secci√≥n de c√≥digo alterando el orden de las instrucciones para evitar stalls innecesarios. Mostrar el nuevo orden de ejecuci√≥n.* 

- *C√≥digo A*: Como tiene dos instrucciones y la *l√≠nea 2* s√≠ o si depende de la otra no se puede reescribir la secci√≥n de c√≥digo S√ìLO alterando el √≥rden.
- C√≥digo B:
- *C√≥digo C:*

![[Pasted image 20250911120526.png]]

*d) ¬øCu√°ntos ciclos toma la ejecuci√≥n del c√≥digo en cada caso?*
- *C√≥digo A:* 
	- En el caso de utilizar *stall* toma 8 ciclos de clock.
	- En el caso de utilizar *forwarding-stall* toma 6 ciclos de clock.
- C√≥digo B:
- *C√≥digo C:*
	- En el caso de utilizar *stall* toma 19 ciclos de clock.
	- En el caso de utilizar *forwarding-stall* toma  13 ciclos de clock
	- *Alterando el √≥rden* de las instrucciones para evitar stalls innecesarios toma 11 ciclos de clock

## Ejercicio 5
Dados los siguientes fragmentos de c√≥digo de instrucciones LEGv8:

![[Pasted image 20250914104651.png]]

a) Mostrar el orden de ejecuci√≥n de las instrucciones utilizando un procesador con stall.

**C√≥digo A**
![[Pasted image 20250914113314.png]]

**C√≥digo B**
![[Pasted image 20250914113337.png]]

b) Mostrar el orden de ejecuci√≥n de las instrucciones utilizando un procesador con forwarding stall

**C√≥digo A**
![[Pasted image 20250914114724.png]]

**C√≥digo B**

![[Pasted image 20250914114740.png]]

c) Agregar instrucciones nop a las secuencias ‚ÄòA‚Äô y ‚ÄòB‚Äô para asegurar la correcta ejecuci√≥n en un procesador sin soporte de forwarding stall. Mostrar gr√°ficamente el orden de ejecuci√≥n del programa en el pipeline. 

**C√≥digo A**
![[Pasted image 20250914120318.png]]

**C√≥digo B**
![[Pasted image 20250914120300.png]]

d) Considerando un clock de 1GHz, calcular el tiempo de ejecuci√≥n de ambos programas para los tres casos anteriores.

Tenemos que el clock es de *1GHz*
Sea $\frac{1}{T} = 1GHz$
Tenemos que $T = \frac{1}{1GHz}$ donde $f=1GHz$
Como
$$
\begin{align}
1GHz &= 1 * 10‚Åπ Hz \\[0.1cm]
\end{align}
$$
Entonces
$$
\begin{align}
	\frac{1}{T} &= \frac{1}{1 * 10‚Åπ}s\\
	T	&= 1 * 10^{-9}s\\
	T   &= 1 ns
\end{align}
$$
En cada caso debemos multiplicar 1ns por la cantidad de ciclos de clock que llevaron en ejecutarse cada programa

- Caso 1
	- C√≥digo A: 12ns
	
	- C√≥digo B: 14ns
- Caso 2
	- C√≥digo A: 8ns
	- C√≥digo B: 9ns
- Caso 3
	- C√≥digo A: 12ns
	- C√≥digo B: 12ns

## Ejercicio 6
Dado el siguiente fragmento de c√≥digo de instrucciones LEGv8:
![[Pasted image 20250915064634.png]]
a) Analizar en el c√≥digo las dependencias de datos y de control, determinar cuales generan hazards. En cada caso indicar: los n√∫meros de las instrucciones involucradas, en qu√© etapa se encuentra c/u, el operando en conflicto y el tipo de hazard.

![[Pasted image 20250915071010.png]]

b) Mostrar el orden de ejecuci√≥n de las instrucciones utilizando un procesador con forwarding stall suponiendo que X1 != X2. ¬øCu√°l es la penalidad por el hazard de control? 

![[Pasted image 20250915071630.png]]
No hay penalidad ya que se resuelve con *forwarding*

c) Mostrar el orden de ejecuci√≥n de las instrucciones utilizando un procesador con forwarding stall suponiendo que X1 = X2. ¬øCu√°l es la penalidad por el hazard de control?
![[Pasted image 20250915072018.png]]
No hay penalidad por Hazzard ya que se maneja con *forwarding*

## Ejercicio 7
Para el siguiente fragmento de c√≥digo de instrucciones LEGv8 que se ejecuta en un procesador con forwarding stall:
![[Pasted image 20250915073801.png]]
a) Analizar en el c√≥digo las dependencias de datos y de control, determinar cuales generar√≠an hazards y mediante qu√© t√©cnica se evita. En cada caso indicar: los n√∫meros de las instrucciones involucradas, el operando en conflicto y el tipo de hazard. 

![[Pasted image 20250915073740.png]]

b) Mostrar el orden de ejecuci√≥n y los recursos utilizados por las instrucciones para el segmento de c√≥digo dado, suponiendo que CBNZ no se toma. 

![[Pasted image 20250915075452.png]]

c) Mostrar el orden de ejecuci√≥n y los recursos utilizados por las instrucciones para el segmento de c√≥digo dado, suponiendo que CBNZ se toma una vez.

![[Pasted image 20250915075532.png]]

## Ejercicio 8
En la siguiente secuencia de c√≥digo los registros X6 y X7 han sido inicializados con los valores 0 y 8N respectivamente.

![[Pasted image 20250915113052.png]]

a) Determinar qu√© t√©cnica de predicci√≥n de salto (no din√°mica) generar√° la menor cantidad de demoras por flush instructions si N > 1. 

*Considerando el caso del procesador No optimizado para saltos*
Si consideramos demoras *POR FLUSH* debemos optar por la t√©cnica de predicci√≥n de salto (No din√°mica) TAKEN, **aunque** la penalidad es la misma dado que se sabe a d√≥nde se va a saltar reci√©n en la etapa de MEMORY.

*Considerando el caso del procesador Optimizado para saltos*
En este caso voy a tener el mismo resultado, es decir una penalidad de la misma longitud pero, en este caso, tengo 1 ciclo de penalidad tanto para el flush como para saber a d√≥nde debo saltar.

b) Analizar la ejecuci√≥n del c√≥digo considerando que el resultado y la direcci√≥n del salto se determinan en la etapa de decodificaci√≥n (ID) y se aplican en la etapa de ejecuci√≥n (EX) y que no hay hazards de datos (Figura 4.61 de ‚ÄúComputer organization and design - ARM edition‚Äù Patterson & Hennessy).

![[Pasted image 20250915182118.png]]

## Ejercicio 9
Asumiendo que los saltos condicionales son perfectamente predichos (elimina el riesgo de hazard de control), si *se tiene una √∫nica unidad de memoria para instrucciones y datos*, existe un riesgo estructural cada vez que se necesita leer una instrucci√≥n en el mismo ciclo en que otra instrucci√≥n accede a un dato. Dados el siguiente fragmento de c√≥digo de instrucciones LEGv8:

![[Pasted image 20250915182203.png]]

a) Asumiendo forwarding stall (el cual solo elimina los hazards de datos), mostrar gr√°ficamente el orden de ejecuci√≥n del programa en el pipeline. Identificar d√≥nde se generan los Hazards estructurales. 

![[Pasted image 20250915184107.png]]

*HAZARD* üêä: Tenemos que agregar si o si stalls donde est√°n ya que podemos ver que
- En el *ciclo 4*, STUR est√° utilizando MEM para acceder, mientras que en ese mismo clock se intentar√≠a fetchear CBZ.
- En el *ciclo 5*, LDUR est√° utilizando MEM para sacar dato, mientras que en ese mismo clock se intentar√≠a fetchear CBZ.

b) Anteriormente, se vio que los riesgos de datos se pueden eliminar agregando instrucciones nop en el c√≥digo. ¬øSe puede hacer lo mismo con este hazard? ¬øPor qu√©?

No se puede hacer lo mismo dado que un NOP es una instrucci√≥n que b√°sicamente no altera el funcionamiento del programa, pero justamente al ser una instrucci√≥n se necesitar√≠a fetchearla! Por lo tanto no nos salvamos del STALL üêä.

## Ejercicio 10
El segmento de c√≥digo dado se ejecuta en el procesador LEGv8 con pipeline de la figura (sin forwarding stall). Analizando el estado del procesador en el ciclo de clock n√∫mero 5 (considerando que el fetch de la primera instrucci√≥n se realiza en el ciclo n√∫mero 1), responder:
![[Pasted image 20250915190037.png]]

a) ¬øQu√© valor hay a la salida del PC? 
	0x110 dado que 0x100 + 16
b) ¬øQu√© valor hay en la entrada ‚ÄúWrite register‚Äù del bloque Registers? 
	Valor 1 pues en el 5to clock se escribe en X9
c) ¬øQu√© operaci√≥n realiza la ALU? Calcula la direcci√≥n X2 + #0
d) Completar el siguiente cuadro con los valores que tienen las se√±ales de control:

| Reg2Loc | ALUSrc | MemtoReg | RegWrite | MemRead | MemWrite | Branch |
| ------- | ------ | -------- | -------- | ------- | -------- |:------:|
| 0       | 1      | 0        | 0        | 0       | 1        |   0    |
