Timing Analyzer report for UART_Transmitter
Mon Nov 23 17:55:29 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK'
 13. Slow 1200mV 85C Model Hold: 'CLOCK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK'
 22. Slow 1200mV 0C Model Hold: 'CLOCK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK'
 30. Fast 1200mV 0C Model Hold: 'CLOCK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; UART_Transmitter                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 356.13 MHz ; 250.0 MHz       ; CLOCK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLOCK ; -1.808 ; -33.573            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLOCK ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLOCK ; -3.000 ; -30.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK'                                                                                      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.808 ; r_clock_count[4]     ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.741      ;
; -1.806 ; r_clock_count[4]     ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.739      ;
; -1.804 ; r_clock_count[4]     ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.737      ;
; -1.798 ; r_clock_count[5]     ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.731      ;
; -1.796 ; r_clock_count[4]     ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.729      ;
; -1.796 ; r_clock_count[5]     ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.729      ;
; -1.794 ; r_clock_count[5]     ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.727      ;
; -1.786 ; r_clock_count[5]     ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.719      ;
; -1.765 ; r_clock_count[4]     ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.698      ;
; -1.755 ; r_clock_count[5]     ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.688      ;
; -1.674 ; r_clock_count[1]     ; r_clock_count[8]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.607      ;
; -1.661 ; r_clock_count[7]     ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.594      ;
; -1.659 ; r_clock_count[7]     ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.592      ;
; -1.657 ; r_clock_count[7]     ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.590      ;
; -1.655 ; r_clock_count[1]     ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.588      ;
; -1.653 ; r_clock_count[1]     ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.586      ;
; -1.651 ; r_clock_count[1]     ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.584      ;
; -1.649 ; r_clock_count[7]     ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.582      ;
; -1.647 ; r_clock_count[0]     ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.580      ;
; -1.645 ; r_clock_count[0]     ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.578      ;
; -1.643 ; r_clock_count[1]     ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.576      ;
; -1.643 ; r_clock_count[0]     ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.576      ;
; -1.635 ; r_clock_count[0]     ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.568      ;
; -1.618 ; r_clock_count[7]     ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.551      ;
; -1.612 ; r_clock_count[1]     ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.545      ;
; -1.604 ; r_clock_count[0]     ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.537      ;
; -1.601 ; r_clock_count[4]     ; r_clock_count[0]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.534      ;
; -1.601 ; r_clock_count[4]     ; r_clock_count[2]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.534      ;
; -1.601 ; r_clock_count[4]     ; r_clock_count[3]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.534      ;
; -1.591 ; r_clock_count[5]     ; r_clock_count[0]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.524      ;
; -1.591 ; r_clock_count[5]     ; r_clock_count[2]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.524      ;
; -1.591 ; r_clock_count[5]     ; r_clock_count[3]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.524      ;
; -1.589 ; r_state.TX_DATA_BITS ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 2.141      ;
; -1.587 ; r_state.TX_DATA_BITS ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 2.139      ;
; -1.585 ; r_state.TX_DATA_BITS ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 2.137      ;
; -1.577 ; r_state.TX_DATA_BITS ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 2.129      ;
; -1.564 ; r_clock_count[0]     ; r_clock_count[8]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.497      ;
; -1.560 ; r_clock_count[4]     ; r_clock_count[8]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.493      ;
; -1.552 ; r_clock_count[3]     ; r_clock_count[8]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.485      ;
; -1.550 ; r_clock_count[5]     ; r_clock_count[8]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.483      ;
; -1.546 ; r_state.TX_DATA_BITS ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 2.098      ;
; -1.534 ; r_clock_count[6]     ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.467      ;
; -1.532 ; r_clock_count[6]     ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.465      ;
; -1.530 ; r_clock_count[6]     ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.463      ;
; -1.522 ; r_clock_count[6]     ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.455      ;
; -1.491 ; r_clock_count[6]     ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.424      ;
; -1.484 ; r_clock_count[3]     ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.417      ;
; -1.483 ; r_clock_count[8]     ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.416      ;
; -1.482 ; r_clock_count[3]     ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.415      ;
; -1.481 ; r_clock_count[8]     ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.414      ;
; -1.480 ; r_clock_count[3]     ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.413      ;
; -1.479 ; r_clock_count[8]     ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.412      ;
; -1.472 ; r_clock_count[3]     ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.405      ;
; -1.471 ; r_clock_count[8]     ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.404      ;
; -1.464 ; r_data_bits[0]       ; O_TX_SERIAL~reg0    ; CLOCK        ; CLOCK       ; 1.000        ; -0.058     ; 2.401      ;
; -1.454 ; r_clock_count[7]     ; r_clock_count[0]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; r_clock_count[7]     ; r_clock_count[2]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; r_clock_count[7]     ; r_clock_count[3]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.387      ;
; -1.450 ; r_data_bits[1]       ; O_TX_SERIAL~reg0    ; CLOCK        ; CLOCK       ; 1.000        ; -0.058     ; 2.387      ;
; -1.448 ; r_clock_count[1]     ; r_clock_count[0]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.381      ;
; -1.448 ; r_clock_count[1]     ; r_clock_count[2]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.381      ;
; -1.448 ; r_clock_count[1]     ; r_clock_count[3]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.381      ;
; -1.447 ; r_clock_count[2]     ; r_clock_count[8]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.380      ;
; -1.441 ; r_clock_count[3]     ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.374      ;
; -1.440 ; r_clock_count[8]     ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.373      ;
; -1.440 ; r_clock_count[0]     ; r_clock_count[0]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.373      ;
; -1.440 ; r_clock_count[0]     ; r_clock_count[2]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.373      ;
; -1.440 ; r_clock_count[0]     ; r_clock_count[3]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.373      ;
; -1.427 ; r_clock_count[4]     ; r_data_bits[0]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.699      ;
; -1.427 ; r_clock_count[4]     ; r_data_bits[1]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.699      ;
; -1.427 ; r_clock_count[4]     ; r_data_bits[2]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.699      ;
; -1.427 ; r_clock_count[4]     ; r_data_bits[3]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.699      ;
; -1.427 ; r_clock_count[4]     ; r_data_bits[6]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.699      ;
; -1.417 ; r_clock_count[5]     ; r_data_bits[0]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.689      ;
; -1.417 ; r_clock_count[5]     ; r_data_bits[1]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.689      ;
; -1.417 ; r_clock_count[5]     ; r_data_bits[2]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.689      ;
; -1.417 ; r_clock_count[5]     ; r_data_bits[3]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.689      ;
; -1.417 ; r_clock_count[5]     ; r_data_bits[6]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.277      ; 2.689      ;
; -1.413 ; r_clock_count[7]     ; r_clock_count[8]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.346      ;
; -1.388 ; r_clock_count[2]     ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.321      ;
; -1.386 ; r_clock_count[2]     ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.319      ;
; -1.384 ; r_clock_count[2]     ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.317      ;
; -1.383 ; r_bit_index[0]       ; O_TX_SERIAL~reg0    ; CLOCK        ; CLOCK       ; 1.000        ; -0.086     ; 2.292      ;
; -1.376 ; r_clock_count[2]     ; r_clock_count[1]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.309      ;
; -1.345 ; r_clock_count[2]     ; r_clock_count[7]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.278      ;
; -1.341 ; r_state.TX_DATA_BITS ; r_clock_count[8]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 1.893      ;
; -1.334 ; r_state.TX_DATA_BITS ; r_clock_count[3]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 1.886      ;
; -1.329 ; r_state.TX_DATA_BITS ; r_clock_count[0]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 1.881      ;
; -1.328 ; r_state.TX_DATA_BITS ; r_clock_count[2]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 1.880      ;
; -1.327 ; r_clock_count[6]     ; r_clock_count[0]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.260      ;
; -1.327 ; r_clock_count[6]     ; r_clock_count[2]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.260      ;
; -1.327 ; r_clock_count[6]     ; r_clock_count[3]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.260      ;
; -1.296 ; r_clock_count[4]     ; r_state.TX_STOP_BIT ; CLOCK        ; CLOCK       ; 1.000        ; 0.303      ; 2.594      ;
; -1.292 ; r_clock_count[4]     ; r_bit_index[1]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.303      ; 2.590      ;
; -1.288 ; r_state.TX_START_BIT ; r_clock_count[5]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 1.840      ;
; -1.286 ; r_state.TX_START_BIT ; r_clock_count[4]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 1.838      ;
; -1.286 ; r_clock_count[6]     ; r_clock_count[8]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.062     ; 2.219      ;
; -1.286 ; r_clock_count[5]     ; r_state.TX_STOP_BIT ; CLOCK        ; CLOCK       ; 1.000        ; 0.303      ; 2.584      ;
; -1.284 ; r_state.TX_START_BIT ; r_clock_count[6]    ; CLOCK        ; CLOCK       ; 1.000        ; -0.443     ; 1.836      ;
; -1.282 ; r_clock_count[5]     ; r_bit_index[1]      ; CLOCK        ; CLOCK       ; 1.000        ; 0.303      ; 2.580      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK'                                                                                       ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; r_state.TX_START_BIT ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; r_state.TX_STOP_BIT  ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; r_state.TX_DATA_BITS ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; r_bit_index[0]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; r_bit_index[1]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.577      ;
; 0.358 ; r_clock_count[7]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; r_state.IDLE         ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next[2]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next[1]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next[0]              ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.577      ;
; 0.389 ; r_bit_index[2]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.624      ;
; 0.407 ; next[0]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.626      ;
; 0.589 ; next[1]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.808      ;
; 0.594 ; next[0]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.813      ;
; 0.601 ; r_state.TX_DATA_BITS ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.836      ;
; 0.616 ; r_state.TX_STOP_BIT  ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.851      ;
; 0.628 ; r_state.TX_DATA_BITS ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.863      ;
; 0.630 ; r_state.TX_START_BIT ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 0.865      ;
; 0.657 ; next[2]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.230      ;
; 0.671 ; r_state.IDLE         ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.434      ; 1.262      ;
; 0.678 ; next[2]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.251      ;
; 0.681 ; next[2]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.254      ;
; 0.684 ; next[2]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.257      ;
; 0.684 ; next[2]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.257      ;
; 0.694 ; r_clock_count[6]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.294      ;
; 0.702 ; r_state.IDLE         ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.302      ;
; 0.726 ; r_state.CLEANUP      ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.944      ;
; 0.730 ; r_state.CLEANUP      ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.948      ;
; 0.738 ; r_state.CLEANUP      ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 0.957      ;
; 0.741 ; next[1]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.314      ;
; 0.741 ; next[2]              ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.444      ; 1.342      ;
; 0.766 ; next[1]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.339      ;
; 0.767 ; next[1]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.340      ;
; 0.768 ; next[1]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.341      ;
; 0.790 ; r_bit_index[0]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.025      ;
; 0.803 ; r_state.IDLE         ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.023      ;
; 0.811 ; r_clock_count[2]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.411      ;
; 0.814 ; r_clock_count[8]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.414      ;
; 0.865 ; r_TX_DONE            ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.084      ;
; 0.868 ; r_state.CLEANUP      ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.434      ; 1.459      ;
; 0.871 ; r_bit_index[2]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.106      ;
; 0.872 ; r_bit_index[1]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.107      ;
; 0.880 ; next[0]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.453      ;
; 0.880 ; r_state.TX_DATA_BITS ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.115      ;
; 0.885 ; next[0]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.458      ;
; 0.893 ; next[0]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.466      ;
; 0.908 ; r_state.CLEANUP      ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.126      ;
; 0.910 ; r_clock_count[6]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.129      ;
; 0.911 ; r_clock_count[3]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.511      ;
; 0.915 ; r_bit_index[0]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.150      ;
; 0.942 ; next[0]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.416      ; 1.515      ;
; 0.943 ; r_clock_count[6]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.543      ;
; 0.944 ; next[2]              ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.164      ;
; 0.965 ; r_state.IDLE         ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.184      ;
; 0.970 ; r_state.CLEANUP      ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.063      ; 1.190      ;
; 0.972 ; r_state.IDLE         ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.191      ;
; 0.975 ; r_state.IDLE         ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.194      ;
; 0.977 ; r_state.CLEANUP      ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.196      ;
; 0.981 ; r_state.IDLE         ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.200      ;
; 0.984 ; r_state.CLEANUP      ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.203      ;
; 0.986 ; r_bit_index[0]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.221      ;
; 0.987 ; r_state.CLEANUP      ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.206      ;
; 0.990 ; r_bit_index[1]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.225      ;
; 0.993 ; r_state.CLEANUP      ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.212      ;
; 1.000 ; r_clock_count[6]     ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.600      ;
; 1.004 ; r_bit_index[0]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.239      ;
; 1.006 ; r_clock_count[7]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.606      ;
; 1.027 ; r_clock_count[2]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.246      ;
; 1.030 ; r_clock_count[8]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.249      ;
; 1.037 ; O_TX_SERIAL~reg0     ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.077      ; 1.271      ;
; 1.043 ; r_state.TX_START_BIT ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.278      ;
; 1.045 ; r_state.TX_STOP_BIT  ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; -0.303     ; 0.899      ;
; 1.059 ; r_state.TX_START_BIT ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.294      ;
; 1.060 ; r_clock_count[2]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.660      ;
; 1.061 ; r_bit_index[1]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.296      ;
; 1.063 ; r_clock_count[8]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.663      ;
; 1.069 ; r_state.TX_DATA_BITS ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.295      ;
; 1.073 ; r_clock_count[0]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.673      ;
; 1.074 ; r_clock_count[1]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.674      ;
; 1.079 ; r_bit_index[1]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.314      ;
; 1.089 ; r_clock_count[6]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.308      ;
; 1.111 ; r_clock_count[6]     ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.711      ;
; 1.117 ; r_clock_count[2]     ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.717      ;
; 1.118 ; r_clock_count[4]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.718      ;
; 1.120 ; r_clock_count[8]     ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.720      ;
; 1.121 ; r_clock_count[5]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.721      ;
; 1.127 ; r_clock_count[3]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.346      ;
; 1.128 ; r_data_bits[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.095      ; 1.380      ;
; 1.129 ; r_clock_count[4]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.348      ;
; 1.129 ; r_state.TX_STOP_BIT  ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; -0.303     ; 0.983      ;
; 1.144 ; r_data_bits[6]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.095      ; 1.396      ;
; 1.150 ; r_clock_count[6]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.369      ;
; 1.150 ; r_bit_index[2]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.385      ;
; 1.160 ; r_clock_count[3]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.760      ;
; 1.166 ; r_bit_index[2]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.078      ; 1.401      ;
; 1.172 ; r_clock_count[6]     ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.443      ; 1.772      ;
; 1.173 ; r_state.IDLE         ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.392      ;
; 1.182 ; r_state.IDLE         ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.401      ;
; 1.182 ; r_state.IDLE         ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.401      ;
; 1.184 ; r_state.IDLE         ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.403      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 399.04 MHz ; 250.0 MHz       ; CLOCK      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLOCK ; -1.506 ; -27.267           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLOCK ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLOCK ; -3.000 ; -30.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK'                                                                                    ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.506 ; r_clock_count[4]     ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.446      ;
; -1.504 ; r_clock_count[4]     ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.444      ;
; -1.501 ; r_clock_count[4]     ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.441      ;
; -1.497 ; r_clock_count[4]     ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.437      ;
; -1.495 ; r_clock_count[5]     ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.435      ;
; -1.493 ; r_clock_count[5]     ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.433      ;
; -1.490 ; r_clock_count[5]     ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.430      ;
; -1.486 ; r_clock_count[5]     ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.426      ;
; -1.473 ; r_clock_count[4]     ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.413      ;
; -1.462 ; r_clock_count[5]     ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.402      ;
; -1.379 ; r_clock_count[7]     ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.319      ;
; -1.377 ; r_clock_count[7]     ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.317      ;
; -1.374 ; r_clock_count[7]     ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.314      ;
; -1.370 ; r_clock_count[7]     ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.310      ;
; -1.369 ; r_clock_count[1]     ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.309      ;
; -1.367 ; r_clock_count[1]     ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.307      ;
; -1.365 ; r_clock_count[1]     ; r_clock_count[8] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.305      ;
; -1.364 ; r_clock_count[1]     ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.304      ;
; -1.362 ; r_clock_count[0]     ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.302      ;
; -1.360 ; r_clock_count[1]     ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.300      ;
; -1.360 ; r_clock_count[0]     ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.300      ;
; -1.357 ; r_clock_count[0]     ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.297      ;
; -1.353 ; r_clock_count[0]     ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.293      ;
; -1.346 ; r_clock_count[7]     ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.286      ;
; -1.339 ; r_clock_count[4]     ; r_clock_count[0] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.279      ;
; -1.339 ; r_clock_count[4]     ; r_clock_count[2] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.279      ;
; -1.339 ; r_clock_count[4]     ; r_clock_count[3] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.279      ;
; -1.336 ; r_clock_count[1]     ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.276      ;
; -1.329 ; r_clock_count[0]     ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.269      ;
; -1.328 ; r_clock_count[5]     ; r_clock_count[0] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; r_clock_count[5]     ; r_clock_count[2] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.268      ;
; -1.328 ; r_clock_count[5]     ; r_clock_count[3] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.268      ;
; -1.323 ; r_state.TX_DATA_BITS ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.921      ;
; -1.321 ; r_state.TX_DATA_BITS ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.919      ;
; -1.318 ; r_state.TX_DATA_BITS ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.916      ;
; -1.314 ; r_state.TX_DATA_BITS ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.912      ;
; -1.290 ; r_state.TX_DATA_BITS ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.888      ;
; -1.285 ; r_clock_count[4]     ; r_clock_count[8] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.225      ;
; -1.275 ; r_clock_count[0]     ; r_clock_count[8] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.215      ;
; -1.274 ; r_clock_count[5]     ; r_clock_count[8] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.214      ;
; -1.261 ; r_clock_count[6]     ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.201      ;
; -1.259 ; r_clock_count[6]     ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.199      ;
; -1.259 ; r_clock_count[3]     ; r_clock_count[8] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.199      ;
; -1.256 ; r_clock_count[6]     ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.196      ;
; -1.252 ; r_clock_count[6]     ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.192      ;
; -1.228 ; r_clock_count[6]     ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.168      ;
; -1.224 ; r_clock_count[3]     ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.164      ;
; -1.222 ; r_data_bits[0]       ; O_TX_SERIAL~reg0 ; CLOCK        ; CLOCK       ; 1.000        ; -0.050     ; 2.167      ;
; -1.222 ; r_clock_count[3]     ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.162      ;
; -1.219 ; r_clock_count[3]     ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.159      ;
; -1.215 ; r_clock_count[3]     ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.155      ;
; -1.212 ; r_clock_count[7]     ; r_clock_count[0] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.152      ;
; -1.212 ; r_clock_count[7]     ; r_clock_count[2] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.152      ;
; -1.212 ; r_clock_count[7]     ; r_clock_count[3] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.152      ;
; -1.210 ; r_data_bits[1]       ; O_TX_SERIAL~reg0 ; CLOCK        ; CLOCK       ; 1.000        ; -0.050     ; 2.155      ;
; -1.209 ; r_clock_count[8]     ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.149      ;
; -1.207 ; r_clock_count[8]     ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.147      ;
; -1.204 ; r_clock_count[8]     ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.144      ;
; -1.202 ; r_clock_count[1]     ; r_clock_count[0] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.142      ;
; -1.202 ; r_clock_count[1]     ; r_clock_count[2] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.142      ;
; -1.202 ; r_clock_count[1]     ; r_clock_count[3] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.142      ;
; -1.200 ; r_clock_count[8]     ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.140      ;
; -1.195 ; r_clock_count[0]     ; r_clock_count[0] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.135      ;
; -1.195 ; r_clock_count[0]     ; r_clock_count[2] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.135      ;
; -1.195 ; r_clock_count[0]     ; r_clock_count[3] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.135      ;
; -1.191 ; r_clock_count[3]     ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.131      ;
; -1.187 ; r_clock_count[4]     ; r_data_bits[0]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.430      ;
; -1.187 ; r_clock_count[4]     ; r_data_bits[1]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.430      ;
; -1.187 ; r_clock_count[4]     ; r_data_bits[2]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.430      ;
; -1.187 ; r_clock_count[4]     ; r_data_bits[3]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.430      ;
; -1.187 ; r_clock_count[4]     ; r_data_bits[6]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.430      ;
; -1.176 ; r_clock_count[8]     ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.116      ;
; -1.176 ; r_clock_count[5]     ; r_data_bits[0]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.419      ;
; -1.176 ; r_clock_count[5]     ; r_data_bits[1]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.419      ;
; -1.176 ; r_clock_count[5]     ; r_data_bits[2]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.419      ;
; -1.176 ; r_clock_count[5]     ; r_data_bits[3]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.419      ;
; -1.176 ; r_clock_count[5]     ; r_data_bits[6]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.419      ;
; -1.172 ; r_clock_count[2]     ; r_clock_count[8] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.112      ;
; -1.158 ; r_clock_count[7]     ; r_clock_count[8] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.098      ;
; -1.156 ; r_bit_index[0]       ; O_TX_SERIAL~reg0 ; CLOCK        ; CLOCK       ; 1.000        ; -0.076     ; 2.075      ;
; -1.135 ; r_clock_count[2]     ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.075      ;
; -1.133 ; r_clock_count[2]     ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.073      ;
; -1.130 ; r_clock_count[2]     ; r_clock_count[5] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.070      ;
; -1.126 ; r_clock_count[2]     ; r_clock_count[1] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.066      ;
; -1.103 ; r_state.TX_DATA_BITS ; r_clock_count[0] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.701      ;
; -1.103 ; r_state.TX_DATA_BITS ; r_clock_count[3] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.701      ;
; -1.102 ; r_clock_count[2]     ; r_clock_count[7] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.042      ;
; -1.102 ; r_state.TX_DATA_BITS ; r_clock_count[8] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.700      ;
; -1.098 ; r_state.TX_DATA_BITS ; r_clock_count[2] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.696      ;
; -1.094 ; r_clock_count[6]     ; r_clock_count[0] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.034      ;
; -1.094 ; r_clock_count[6]     ; r_clock_count[2] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.034      ;
; -1.094 ; r_clock_count[6]     ; r_clock_count[3] ; CLOCK        ; CLOCK       ; 1.000        ; -0.055     ; 2.034      ;
; -1.060 ; r_clock_count[7]     ; r_data_bits[0]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.303      ;
; -1.060 ; r_clock_count[7]     ; r_data_bits[1]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.303      ;
; -1.060 ; r_clock_count[7]     ; r_data_bits[2]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.303      ;
; -1.060 ; r_clock_count[7]     ; r_data_bits[3]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.303      ;
; -1.060 ; r_clock_count[7]     ; r_data_bits[6]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.248      ; 2.303      ;
; -1.059 ; r_state.TX_START_BIT ; r_clock_count[4] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.657      ;
; -1.058 ; r_clock_count[4]     ; r_bit_index[1]   ; CLOCK        ; CLOCK       ; 1.000        ; 0.273      ; 2.326      ;
; -1.057 ; r_state.TX_START_BIT ; r_clock_count[6] ; CLOCK        ; CLOCK       ; 1.000        ; -0.397     ; 1.655      ;
+--------+----------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK'                                                                                        ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; r_state.TX_START_BIT ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; r_state.TX_STOP_BIT  ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; r_state.TX_DATA_BITS ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; r_bit_index[0]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; r_bit_index[1]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; next[2]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; next[1]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; next[0]              ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; r_clock_count[7]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; r_state.IDLE         ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.511      ;
; 0.344 ; r_bit_index[2]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.557      ;
; 0.357 ; next[0]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.557      ;
; 0.524 ; next[1]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.724      ;
; 0.527 ; next[0]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.727      ;
; 0.539 ; r_state.TX_DATA_BITS ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.752      ;
; 0.556 ; r_state.TX_STOP_BIT  ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.769      ;
; 0.560 ; r_state.TX_DATA_BITS ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.773      ;
; 0.567 ; r_state.TX_START_BIT ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.780      ;
; 0.587 ; next[2]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.103      ;
; 0.605 ; next[2]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.121      ;
; 0.607 ; r_state.IDLE         ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.390      ; 1.141      ;
; 0.607 ; next[2]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.123      ;
; 0.610 ; next[2]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.126      ;
; 0.610 ; next[2]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.126      ;
; 0.627 ; r_state.IDLE         ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.168      ;
; 0.631 ; r_clock_count[6]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.172      ;
; 0.656 ; next[1]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.172      ;
; 0.662 ; r_state.CLEANUP      ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.861      ;
; 0.666 ; r_state.CLEANUP      ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.865      ;
; 0.674 ; r_state.CLEANUP      ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.873      ;
; 0.677 ; next[1]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.193      ;
; 0.678 ; next[1]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.194      ;
; 0.679 ; next[1]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.195      ;
; 0.681 ; next[2]              ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.398      ; 1.223      ;
; 0.700 ; r_bit_index[0]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.913      ;
; 0.730 ; r_state.IDLE         ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 0.930      ;
; 0.734 ; r_clock_count[2]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.275      ;
; 0.751 ; r_clock_count[8]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.292      ;
; 0.781 ; r_bit_index[2]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.994      ;
; 0.783 ; r_TX_DONE            ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.982      ;
; 0.784 ; r_bit_index[1]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 0.997      ;
; 0.792 ; r_state.TX_DATA_BITS ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.005      ;
; 0.795 ; next[0]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.311      ;
; 0.796 ; r_state.CLEANUP      ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.390      ; 1.330      ;
; 0.801 ; next[0]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.317      ;
; 0.807 ; next[0]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.323      ;
; 0.820 ; r_clock_count[6]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.019      ;
; 0.822 ; r_clock_count[3]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.363      ;
; 0.824 ; r_bit_index[0]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.037      ;
; 0.828 ; r_state.CLEANUP      ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.027      ;
; 0.835 ; next[0]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.372      ; 1.351      ;
; 0.858 ; r_state.IDLE         ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.057      ;
; 0.863 ; next[2]              ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 1.063      ;
; 0.864 ; r_state.IDLE         ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.063      ;
; 0.864 ; r_clock_count[6]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.405      ;
; 0.868 ; r_state.IDLE         ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.067      ;
; 0.873 ; r_state.IDLE         ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.072      ;
; 0.883 ; r_state.CLEANUP      ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.082      ;
; 0.884 ; r_bit_index[0]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.097      ;
; 0.889 ; r_state.CLEANUP      ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.088      ;
; 0.893 ; r_state.CLEANUP      ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.056      ; 1.093      ;
; 0.893 ; r_state.CLEANUP      ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.092      ;
; 0.895 ; r_bit_index[1]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.108      ;
; 0.898 ; r_state.CLEANUP      ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.097      ;
; 0.899 ; r_bit_index[0]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.112      ;
; 0.903 ; r_clock_count[6]     ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.444      ;
; 0.915 ; r_clock_count[7]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.456      ;
; 0.923 ; r_clock_count[2]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.122      ;
; 0.936 ; O_TX_SERIAL~reg0     ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.149      ;
; 0.940 ; r_clock_count[8]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.139      ;
; 0.946 ; r_state.TX_START_BIT ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.159      ;
; 0.951 ; r_state.TX_STOP_BIT  ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; -0.273     ; 0.822      ;
; 0.953 ; r_state.TX_START_BIT ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.166      ;
; 0.955 ; r_bit_index[1]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.168      ;
; 0.967 ; r_clock_count[2]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.508      ;
; 0.969 ; r_clock_count[0]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.510      ;
; 0.970 ; r_clock_count[1]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.511      ;
; 0.970 ; r_bit_index[1]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.183      ;
; 0.978 ; r_state.TX_DATA_BITS ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.062      ; 1.184      ;
; 0.979 ; r_clock_count[6]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.178      ;
; 0.984 ; r_clock_count[8]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.525      ;
; 0.992 ; r_data_bits[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.087      ; 1.223      ;
; 1.006 ; r_clock_count[2]     ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.547      ;
; 1.011 ; r_clock_count[3]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.210      ;
; 1.013 ; r_clock_count[4]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.554      ;
; 1.015 ; r_clock_count[6]     ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.556      ;
; 1.018 ; r_clock_count[5]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.559      ;
; 1.023 ; r_clock_count[8]     ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.564      ;
; 1.027 ; r_state.TX_STOP_BIT  ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; -0.273     ; 0.898      ;
; 1.036 ; r_clock_count[4]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.235      ;
; 1.047 ; r_state.IDLE         ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.246      ;
; 1.047 ; r_bit_index[2]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.260      ;
; 1.054 ; r_clock_count[6]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.253      ;
; 1.054 ; r_data_bits[6]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.087      ; 1.285      ;
; 1.055 ; r_state.IDLE         ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.254      ;
; 1.055 ; r_clock_count[3]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.397      ; 1.596      ;
; 1.056 ; r_state.IDLE         ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.255      ;
; 1.057 ; r_state.IDLE         ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.256      ;
; 1.057 ; r_state.IDLE         ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 1.256      ;
; 1.058 ; r_bit_index[2]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.069      ; 1.271      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLOCK ; -0.574 ; -8.264            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLOCK ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLOCK ; -3.000 ; -31.824                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK'                                                                                        ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.574 ; r_clock_count[4]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.524      ;
; -0.573 ; r_clock_count[4]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.523      ;
; -0.571 ; r_clock_count[5]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.521      ;
; -0.570 ; r_clock_count[5]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.520      ;
; -0.569 ; r_clock_count[4]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.519      ;
; -0.566 ; r_clock_count[4]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.516      ;
; -0.566 ; r_clock_count[5]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.516      ;
; -0.563 ; r_clock_count[5]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.513      ;
; -0.543 ; r_clock_count[4]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.493      ;
; -0.540 ; r_clock_count[5]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.490      ;
; -0.509 ; r_clock_count[1]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.459      ;
; -0.490 ; r_clock_count[1]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.440      ;
; -0.489 ; r_clock_count[1]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.439      ;
; -0.486 ; r_clock_count[7]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.436      ;
; -0.485 ; r_clock_count[7]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.435      ;
; -0.485 ; r_clock_count[1]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.435      ;
; -0.482 ; r_clock_count[1]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.432      ;
; -0.482 ; r_clock_count[0]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.432      ;
; -0.481 ; r_clock_count[7]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.431      ;
; -0.481 ; r_clock_count[0]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.431      ;
; -0.478 ; r_clock_count[7]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.428      ;
; -0.477 ; r_clock_count[0]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.427      ;
; -0.474 ; r_clock_count[0]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.424      ;
; -0.459 ; r_clock_count[1]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.409      ;
; -0.455 ; r_clock_count[7]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.405      ;
; -0.451 ; r_clock_count[0]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.401      ;
; -0.446 ; r_clock_count[4]     ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.396      ;
; -0.446 ; r_clock_count[4]     ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.396      ;
; -0.446 ; r_clock_count[4]     ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.396      ;
; -0.446 ; r_clock_count[0]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.396      ;
; -0.443 ; r_clock_count[5]     ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; r_clock_count[5]     ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.393      ;
; -0.443 ; r_clock_count[5]     ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.393      ;
; -0.440 ; r_clock_count[3]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.390      ;
; -0.436 ; r_state.TX_DATA_BITS ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.241     ; 1.182      ;
; -0.435 ; r_state.TX_DATA_BITS ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.241     ; 1.181      ;
; -0.431 ; r_state.TX_DATA_BITS ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.241     ; 1.177      ;
; -0.429 ; r_clock_count[4]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.379      ;
; -0.428 ; r_state.TX_DATA_BITS ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.241     ; 1.174      ;
; -0.426 ; r_clock_count[5]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.376      ;
; -0.421 ; r_clock_count[6]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.371      ;
; -0.420 ; r_clock_count[6]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.370      ;
; -0.416 ; r_clock_count[6]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.366      ;
; -0.413 ; r_clock_count[6]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.363      ;
; -0.405 ; r_state.TX_DATA_BITS ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.241     ; 1.151      ;
; -0.401 ; r_clock_count[8]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.351      ;
; -0.400 ; r_clock_count[8]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.350      ;
; -0.396 ; r_clock_count[8]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.346      ;
; -0.393 ; r_clock_count[8]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.343      ;
; -0.391 ; r_data_bits[0]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.343      ;
; -0.390 ; r_clock_count[6]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.340      ;
; -0.383 ; r_clock_count[3]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.333      ;
; -0.382 ; r_clock_count[3]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.332      ;
; -0.382 ; r_data_bits[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.334      ;
; -0.380 ; r_clock_count[2]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.330      ;
; -0.378 ; r_clock_count[3]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.328      ;
; -0.375 ; r_clock_count[3]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.325      ;
; -0.370 ; r_clock_count[8]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.320      ;
; -0.366 ; r_clock_count[4]     ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.499      ;
; -0.366 ; r_clock_count[4]     ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.499      ;
; -0.366 ; r_clock_count[4]     ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.499      ;
; -0.366 ; r_clock_count[4]     ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.499      ;
; -0.366 ; r_clock_count[4]     ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.499      ;
; -0.363 ; r_clock_count[5]     ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.496      ;
; -0.363 ; r_clock_count[5]     ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.496      ;
; -0.363 ; r_clock_count[5]     ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.496      ;
; -0.363 ; r_clock_count[5]     ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.496      ;
; -0.363 ; r_clock_count[5]     ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.496      ;
; -0.362 ; r_clock_count[1]     ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; r_clock_count[1]     ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; r_clock_count[1]     ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.312      ;
; -0.358 ; r_clock_count[7]     ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; r_clock_count[7]     ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.308      ;
; -0.358 ; r_clock_count[7]     ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.308      ;
; -0.354 ; r_clock_count[0]     ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; r_clock_count[0]     ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; r_clock_count[0]     ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.304      ;
; -0.352 ; r_clock_count[3]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.302      ;
; -0.341 ; r_clock_count[7]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; r_bit_index[0]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 1.000        ; -0.049     ; 1.279      ;
; -0.335 ; r_clock_count[2]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.285      ;
; -0.334 ; r_clock_count[2]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.284      ;
; -0.330 ; r_clock_count[2]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.280      ;
; -0.327 ; r_clock_count[2]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.277      ;
; -0.304 ; r_clock_count[2]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.254      ;
; -0.299 ; r_clock_count[4]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 1.000        ; 0.160      ; 1.446      ;
; -0.296 ; r_clock_count[5]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 1.000        ; 0.160      ; 1.443      ;
; -0.293 ; r_clock_count[6]     ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.243      ;
; -0.293 ; r_clock_count[6]     ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.243      ;
; -0.293 ; r_clock_count[6]     ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 1.243      ;
; -0.291 ; r_state.TX_DATA_BITS ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.241     ; 1.037      ;
; -0.289 ; r_state.TX_DATA_BITS ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.241     ; 1.035      ;
; -0.287 ; r_clock_count[4]     ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; 0.160      ; 1.434      ;
; -0.286 ; r_clock_count[4]     ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.160      ; 1.433      ;
; -0.285 ; r_state.TX_DATA_BITS ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.241     ; 1.031      ;
; -0.284 ; r_state.TX_DATA_BITS ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 1.000        ; -0.241     ; 1.030      ;
; -0.284 ; r_clock_count[5]     ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 1.000        ; 0.160      ; 1.431      ;
; -0.283 ; r_clock_count[5]     ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.160      ; 1.430      ;
; -0.282 ; r_clock_count[1]     ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.415      ;
; -0.282 ; r_clock_count[1]     ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 1.000        ; 0.146      ; 1.415      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK'                                                                                        ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; r_state.TX_START_BIT ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; r_state.TX_STOP_BIT  ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; r_state.TX_DATA_BITS ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; r_bit_index[0]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; r_bit_index[1]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; r_clock_count[7]     ; r_clock_count[7]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_state.IDLE         ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; next[2]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; next[1]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; next[0]              ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.307      ;
; 0.210 ; r_bit_index[2]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.338      ;
; 0.215 ; next[0]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.336      ;
; 0.316 ; next[1]              ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.437      ;
; 0.322 ; next[0]              ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.443      ;
; 0.327 ; r_state.TX_DATA_BITS ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.455      ;
; 0.334 ; r_state.TX_STOP_BIT  ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.462      ;
; 0.339 ; r_state.TX_DATA_BITS ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.467      ;
; 0.339 ; r_state.TX_START_BIT ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.467      ;
; 0.353 ; next[2]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.665      ;
; 0.365 ; r_state.IDLE         ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.236      ; 0.685      ;
; 0.366 ; next[2]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.678      ;
; 0.369 ; next[2]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.681      ;
; 0.370 ; next[2]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.682      ;
; 0.370 ; next[2]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.682      ;
; 0.371 ; r_clock_count[6]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.696      ;
; 0.382 ; r_state.CLEANUP      ; next[1]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.502      ;
; 0.385 ; r_state.CLEANUP      ; next[0]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.505      ;
; 0.389 ; r_state.CLEANUP      ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.510      ;
; 0.393 ; r_state.IDLE         ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.718      ;
; 0.398 ; next[1]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.710      ;
; 0.407 ; next[2]              ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.242      ; 0.733      ;
; 0.410 ; next[1]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.722      ;
; 0.415 ; next[1]              ; r_data_bits[6]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.727      ;
; 0.416 ; next[1]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.728      ;
; 0.418 ; r_bit_index[0]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.546      ;
; 0.422 ; r_state.IDLE         ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.543      ;
; 0.431 ; r_clock_count[8]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.756      ;
; 0.438 ; r_clock_count[2]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.763      ;
; 0.458 ; r_TX_DONE            ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; next[0]              ; r_data_bits[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.770      ;
; 0.459 ; next[0]              ; r_data_bits[3]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.771      ;
; 0.460 ; r_state.CLEANUP      ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.236      ; 0.780      ;
; 0.467 ; r_bit_index[2]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.595      ;
; 0.469 ; r_bit_index[1]       ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.597      ;
; 0.472 ; r_state.TX_DATA_BITS ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.600      ;
; 0.482 ; next[0]              ; r_data_bits[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.794      ;
; 0.484 ; r_clock_count[6]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.605      ;
; 0.484 ; r_state.CLEANUP      ; next[2]              ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.604      ;
; 0.490 ; r_clock_count[3]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.815      ;
; 0.492 ; r_bit_index[0]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.620      ;
; 0.495 ; next[2]              ; r_state.IDLE         ; CLOCK        ; CLOCK       ; 0.000        ; 0.038      ; 0.617      ;
; 0.504 ; r_clock_count[6]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.829      ;
; 0.506 ; r_state.CLEANUP      ; r_TX_DONE            ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.627      ;
; 0.508 ; next[0]              ; r_data_bits[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.228      ; 0.820      ;
; 0.522 ; r_state.CLEANUP      ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.643      ;
; 0.524 ; r_state.CLEANUP      ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; r_state.CLEANUP      ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; r_state.CLEANUP      ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.648      ;
; 0.528 ; r_state.IDLE         ; r_clock_count[2]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.649      ;
; 0.530 ; r_state.IDLE         ; r_clock_count[0]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; r_bit_index[0]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.659      ;
; 0.532 ; r_state.IDLE         ; r_clock_count[3]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; r_state.IDLE         ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; r_bit_index[1]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.662      ;
; 0.537 ; r_clock_count[7]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.862      ;
; 0.541 ; r_clock_count[6]     ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.866      ;
; 0.542 ; r_bit_index[0]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.670      ;
; 0.544 ; r_clock_count[8]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.665      ;
; 0.549 ; r_state.TX_START_BIT ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.677      ;
; 0.551 ; r_state.TX_STOP_BIT  ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; -0.160     ; 0.475      ;
; 0.551 ; r_clock_count[2]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.672      ;
; 0.556 ; O_TX_SERIAL~reg0     ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.684      ;
; 0.561 ; r_state.TX_DATA_BITS ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.039      ; 0.684      ;
; 0.564 ; r_clock_count[8]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.889      ;
; 0.571 ; r_clock_count[2]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.896      ;
; 0.573 ; r_state.TX_START_BIT ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.701      ;
; 0.573 ; r_bit_index[1]       ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.701      ;
; 0.575 ; r_clock_count[0]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.900      ;
; 0.576 ; r_clock_count[1]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.901      ;
; 0.584 ; r_bit_index[1]       ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.712      ;
; 0.585 ; r_clock_count[6]     ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.706      ;
; 0.588 ; r_clock_count[6]     ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.913      ;
; 0.591 ; r_clock_count[4]     ; r_clock_count[4]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.712      ;
; 0.598 ; r_data_bits[1]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.053      ; 0.735      ;
; 0.600 ; r_clock_count[6]     ; r_clock_count[6]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.721      ;
; 0.600 ; r_state.TX_STOP_BIT  ; r_clock_count[8]     ; CLOCK        ; CLOCK       ; 0.000        ; -0.160     ; 0.524      ;
; 0.601 ; r_clock_count[4]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.926      ;
; 0.601 ; r_bit_index[2]       ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.729      ;
; 0.601 ; r_clock_count[8]     ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.926      ;
; 0.602 ; r_clock_count[5]     ; r_state.TX_STOP_BIT  ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.927      ;
; 0.603 ; r_clock_count[3]     ; r_state.CLEANUP      ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.724      ;
; 0.607 ; r_data_bits[6]       ; O_TX_SERIAL~reg0     ; CLOCK        ; CLOCK       ; 0.000        ; 0.053      ; 0.744      ;
; 0.608 ; r_clock_count[2]     ; r_bit_index[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.933      ;
; 0.616 ; r_clock_count[5]     ; r_clock_count[5]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.737      ;
; 0.618 ; r_bit_index[2]       ; r_bit_index[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.746      ;
; 0.620 ; r_clock_count[6]     ; r_state.TX_DATA_BITS ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.945      ;
; 0.622 ; r_clock_count[1]     ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.743      ;
; 0.623 ; r_clock_count[3]     ; r_state.TX_START_BIT ; CLOCK        ; CLOCK       ; 0.000        ; 0.241      ; 0.948      ;
; 0.624 ; r_state.TX_START_BIT ; r_bit_index[2]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.044      ; 0.752      ;
; 0.633 ; r_state.CLEANUP      ; r_clock_count[1]     ; CLOCK        ; CLOCK       ; 0.000        ; 0.037      ; 0.754      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.808  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK           ; -1.808  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -33.573 ; 0.0   ; 0.0      ; 0.0     ; -31.824             ;
;  CLOCK           ; -33.573 ; 0.000 ; N/A      ; N/A     ; -31.824             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; O_TX_SERIAL   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_TX_DONE     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; TX_BYTE[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_BYTE[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TX_DATA_VALID           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; O_TX_SERIAL   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; O_TX_DONE     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; O_TX_SERIAL   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; O_TX_DONE     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; O_TX_SERIAL   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; O_TX_DONE     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 503      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 503      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLOCK  ; CLOCK ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; TX_DATA_VALID ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; O_TX_DONE   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; O_TX_SERIAL ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; TX_DATA_VALID ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; O_TX_DONE   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; O_TX_SERIAL ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Mon Nov 23 17:55:26 2020
Info: Command: quartus_sta UART_Transmitter -c UART_Transmitter
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_Transmitter.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.808
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.808             -33.573 CLOCK 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 CLOCK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.506
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.506             -27.267 CLOCK 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.000 CLOCK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.574              -8.264 CLOCK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.824 CLOCK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4768 megabytes
    Info: Processing ended: Mon Nov 23 17:55:29 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


