Timing Analyzer report for fft64x8
Sat Dec 27 21:11:15 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_Clk'
 13. Slow 1200mV 85C Model Hold: 'i_Clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_Clk'
 22. Slow 1200mV 0C Model Hold: 'i_Clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_Clk'
 30. Fast 1200mV 0C Model Hold: 'i_Clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; fft64x8                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.85        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  24.6%      ;
;     Processor 3            ;  10.8%      ;
;     Processor 4            ;   8.2%      ;
;     Processors 5-10        ;   7.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_Clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 50.96 MHz ; 50.96 MHz       ; i_Clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; i_Clk ; -18.622 ; -12633.148        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_Clk ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_Clk ; -3.000 ; -2060.058                        ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_Clk'                                                                                 ;
+---------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; -18.622 ; r_DFT_Size[3] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 19.428     ;
; -18.462 ; r_DFT_Size[3] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 19.268     ;
; -18.431 ; r_DFT_Size[3] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 19.247     ;
; -18.402 ; r_DFT_Size[6] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 19.208     ;
; -18.374 ; r_DFT_Size[3] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 19.180     ;
; -18.308 ; r_DFT_Size[3] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 19.114     ;
; -18.300 ; r_DFT_Size[4] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.056      ; 19.108     ;
; -18.286 ; r_DFT_Size[3] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 19.092     ;
; -18.260 ; r_DFT_Size[3] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 19.076     ;
; -18.256 ; r_DFT_Size[3] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 19.062     ;
; -18.242 ; r_DFT_Size[3] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 19.058     ;
; -18.242 ; r_DFT_Size[6] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 19.048     ;
; -18.241 ; r_DFT_Size[3] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 19.057     ;
; -18.229 ; r_DFT_Size[3] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 19.045     ;
; -18.220 ; r_DFT_Size[3] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 19.036     ;
; -18.211 ; r_DFT_Size[6] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 19.027     ;
; -18.154 ; r_DFT_Size[6] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.960     ;
; -18.140 ; r_DFT_Size[4] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.056      ; 18.948     ;
; -18.109 ; r_DFT_Size[4] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.066      ; 18.927     ;
; -18.094 ; r_DFT_Size[1] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.900     ;
; -18.088 ; r_DFT_Size[6] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.894     ;
; -18.066 ; r_DFT_Size[6] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.872     ;
; -18.060 ; r_DFT_Size[2] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.866     ;
; -18.052 ; r_DFT_Size[4] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.056      ; 18.860     ;
; -18.040 ; r_DFT_Size[6] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.856     ;
; -18.039 ; r_DFT_Size[5] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.845     ;
; -18.036 ; r_DFT_Size[6] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.842     ;
; -18.022 ; r_DFT_Size[6] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.838     ;
; -18.021 ; r_DFT_Size[6] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.837     ;
; -18.009 ; r_DFT_Size[6] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.825     ;
; -18.000 ; r_DFT_Size[6] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.816     ;
; -17.986 ; r_DFT_Size[4] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.056      ; 18.794     ;
; -17.964 ; r_DFT_Size[4] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.056      ; 18.772     ;
; -17.957 ; r_DFT_Size[3] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.773     ;
; -17.938 ; r_DFT_Size[4] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.066      ; 18.756     ;
; -17.934 ; r_DFT_Size[1] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.740     ;
; -17.934 ; r_DFT_Size[4] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.056      ; 18.742     ;
; -17.925 ; r_DFT_Size[3] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.731     ;
; -17.920 ; r_DFT_Size[4] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.066      ; 18.738     ;
; -17.919 ; r_DFT_Size[4] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.066      ; 18.737     ;
; -17.909 ; r_DFT_Size[3] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.715     ;
; -17.907 ; r_DFT_Size[4] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.066      ; 18.725     ;
; -17.903 ; r_DFT_Size[1] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.719     ;
; -17.900 ; r_DFT_Size[2] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.706     ;
; -17.898 ; r_DFT_Size[4] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.066      ; 18.716     ;
; -17.896 ; r_DFT_Size[3] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.712     ;
; -17.879 ; r_DFT_Size[5] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.685     ;
; -17.869 ; r_DFT_Size[2] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.685     ;
; -17.848 ; r_DFT_Size[5] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.664     ;
; -17.846 ; r_DFT_Size[1] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.652     ;
; -17.812 ; r_DFT_Size[2] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.618     ;
; -17.791 ; r_DFT_Size[5] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.597     ;
; -17.780 ; r_DFT_Size[1] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.586     ;
; -17.758 ; r_DFT_Size[1] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.564     ;
; -17.746 ; r_DFT_Size[2] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.552     ;
; -17.737 ; r_DFT_Size[6] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.553     ;
; -17.732 ; r_DFT_Size[1] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.548     ;
; -17.728 ; r_DFT_Size[1] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.534     ;
; -17.725 ; r_DFT_Size[5] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.531     ;
; -17.724 ; r_DFT_Size[2] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.530     ;
; -17.714 ; r_DFT_Size[1] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.530     ;
; -17.713 ; r_DFT_Size[1] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.529     ;
; -17.705 ; r_DFT_Size[6] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.511     ;
; -17.703 ; r_DFT_Size[5] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.509     ;
; -17.701 ; r_DFT_Size[1] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.517     ;
; -17.698 ; r_DFT_Size[2] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.514     ;
; -17.694 ; r_DFT_Size[2] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.500     ;
; -17.692 ; r_DFT_Size[1] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.508     ;
; -17.689 ; r_DFT_Size[6] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.495     ;
; -17.680 ; r_DFT_Size[2] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.496     ;
; -17.679 ; r_DFT_Size[2] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.495     ;
; -17.677 ; r_DFT_Size[5] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.493     ;
; -17.676 ; r_DFT_Size[6] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.492     ;
; -17.673 ; r_DFT_Size[5] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.479     ;
; -17.667 ; r_DFT_Size[2] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.483     ;
; -17.659 ; r_DFT_Size[5] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.475     ;
; -17.658 ; r_DFT_Size[5] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.474     ;
; -17.658 ; r_DFT_Size[2] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.474     ;
; -17.646 ; r_DFT_Size[5] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.462     ;
; -17.637 ; r_DFT_Size[5] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.453     ;
; -17.635 ; r_DFT_Size[4] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.066      ; 18.453     ;
; -17.603 ; r_DFT_Size[4] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.056      ; 18.411     ;
; -17.587 ; r_DFT_Size[4] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.056      ; 18.395     ;
; -17.574 ; r_DFT_Size[4] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.066      ; 18.392     ;
; -17.569 ; r_DFT_Size[3] ; r_Wi[6]              ; i_Clk        ; i_Clk       ; 1.000        ; -0.100     ; 18.470     ;
; -17.524 ; r_DFT_Size[0] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.330     ;
; -17.456 ; r_DFT_Size[3] ; r_Wi[7]              ; i_Clk        ; i_Clk       ; 1.000        ; -0.101     ; 18.356     ;
; -17.429 ; r_DFT_Size[1] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.245     ;
; -17.397 ; r_DFT_Size[1] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.203     ;
; -17.395 ; r_DFT_Size[2] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.211     ;
; -17.382 ; r_DFT_Size[3] ; r_Wi[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.337      ; 18.720     ;
; -17.381 ; r_DFT_Size[1] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.187     ;
; -17.374 ; r_DFT_Size[5] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.190     ;
; -17.368 ; r_DFT_Size[1] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.184     ;
; -17.364 ; r_DFT_Size[0] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.170     ;
; -17.363 ; r_DFT_Size[2] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.169     ;
; -17.349 ; r_DFT_Size[6] ; r_Wi[6]              ; i_Clk        ; i_Clk       ; 1.000        ; -0.100     ; 18.250     ;
; -17.347 ; r_DFT_Size[2] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.153     ;
; -17.342 ; r_DFT_Size[5] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.054      ; 18.148     ;
; -17.334 ; r_DFT_Size[2] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 18.150     ;
+---------+---------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_Clk'                                                                                           ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; r_SM.s_TX_DATABITS     ; r_SM.s_TX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_SM.s_TX_STARTBIT     ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_Point_Idx[6]         ; r_Point_Idx[6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_Stage[2]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_Stage[1]             ; r_Stage[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; r_RX_Byte[5]           ; r_RX_Byte[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Byte[2]           ; r_RX_Byte[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Byte[0]           ; r_RX_Byte[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_Byte[7]           ; r_RX_Byte[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_RX_STOPBIT      ; r_SM.s_RX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_TX_STOPBIT      ; r_SM.s_TX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Idx[3]           ; r_Bit_Idx[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_RX_DATABITS     ; r_SM.s_RX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_IDLE            ; r_SM.s_IDLE            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_BIT_REV_PROCESS ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Stage[0]             ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Butterfly[5]         ; r_Butterfly[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Group[3]             ; r_Group[3]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Group[1]             ; r_Group[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Group[0]             ; r_Group[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; r_RX_Byte[3]           ; r_RX_Byte[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[4]           ; r_RX_Byte[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[6]           ; r_RX_Byte[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_RX_Byte[1]           ; r_RX_Byte[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Bit_Idx[1]           ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[5]             ; r_Group[5]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[4]             ; r_Group[4]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[2]             ; r_Group[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[6]             ; r_Group[6]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; r_Bit_Idx[0]           ; r_Bit_Idx[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.758      ;
; 0.510 ; r_Stage[1]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.804      ;
; 0.549 ; r_SM.s_CALC_READ       ; r_SM.s_FFT_BUTTERFLY   ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.842      ;
; 0.676 ; r_Sqrt_Rem[5]          ; r_Sqrt_Rem[7]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.969      ;
; 0.682 ; r_SM.s_FFT_BUTTERFLY   ; r_SM.s_FFT_STAGE       ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.975      ;
; 0.684 ; r_SM.s_FFT_BUTTERFLY   ; r_SM.s_CALC_READ       ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.977      ;
; 0.698 ; r_Sqrt_Op[6]           ; r_Sqrt_Op[8]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; r_Sqrt_Op[13]          ; r_Sqrt_Op[15]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; r_Sqrt_Op[7]           ; r_Sqrt_Op[9]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; r_Sqrt_Op[5]           ; r_Sqrt_Op[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; r_Sqrt_Op[8]           ; r_Sqrt_Op[10]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.993      ;
; 0.701 ; r_Sqrt_Op[9]           ; r_Sqrt_Op[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.994      ;
; 0.728 ; r_New_Ai[2]            ; mem_Imag[28][2]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 1.020      ;
; 0.738 ; r_SM.s_BIT_REV_START   ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.077      ; 1.027      ;
; 0.748 ; r_Sqrt_Iter[2]         ; r_Sqrt_Iter[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.041      ;
; 0.763 ; r_Ar[4]~_Duplicate_2   ; r_New_Ar[3]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; r_Bit_Ctr[11]          ; r_Bit_Ctr[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; r_Ai[5]~_Duplicate_2   ; r_New_Bi[4]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Ai[2]~_Duplicate_2   ; r_New_Ai[1]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Sqrt_Iter[1]         ; r_Sqrt_Iter[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Bit_Ctr[13]          ; r_Bit_Ctr[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Bit_Ctr[7]           ; r_Bit_Ctr[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Bit_Ctr[9]           ; r_Bit_Ctr[9]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; r_Ar[6]~_Duplicate_2   ; r_New_Ar[5]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; r_Ar[5]~_Duplicate_2   ; r_New_Ar[4]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; r_Ar[2]~_Duplicate_2   ; r_New_Ar[1]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; r_Ar[3]~_Duplicate_2   ; r_New_Ar[2]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; r_Bit_Ctr[8]           ; r_Bit_Ctr[8]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; r_Bit_Ctr[10]          ; r_Bit_Ctr[10]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; r_Bit_Ctr[12]          ; r_Bit_Ctr[12]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.768 ; r_Bit_Ctr[3]           ; r_Bit_Ctr[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.061      ;
; 0.769 ; r_Bit_Ctr[1]           ; r_Bit_Ctr[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.062      ;
; 0.770 ; r_Ar[7]~_Duplicate_2   ; r_New_Br[7]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.063      ;
; 0.770 ; r_Bit_Ctr[5]           ; r_Bit_Ctr[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; r_Bit_Ctr[2]           ; r_Bit_Ctr[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; r_Sqrt_Iter[0]         ; r_Sqrt_Iter[0]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; r_Bit_Ctr[4]           ; r_Bit_Ctr[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; r_Bit_Ctr[6]           ; r_Bit_Ctr[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; r_SM.s_CALC_WRITE      ; r_SM.s_CALC_READ       ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; r_SM.s_FFT_STAGE       ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.067      ;
; 0.784 ; r_RX_Data              ; r_SM.s_RX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.077      ;
; 0.788 ; r_Sqrt_Root[3]         ; r_Sqrt_Root[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.081      ;
; 0.789 ; r_SM.s_CALC_READ       ; r_SM.s_CALC_EXEC       ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.082      ;
; 0.792 ; r_Sqrt_Rem[0]          ; r_Sqrt_Rem[2]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.085      ;
; 0.792 ; r_SM.s_TX_STARTBIT     ; r_SM.s_TX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 1.086      ;
; 0.793 ; r_Bit_Ctr[0]           ; r_Bit_Ctr[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.086      ;
; 0.794 ; r_Sqrt_Iter[3]         ; r_Sqrt_Iter[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.087      ;
; 0.798 ; r_Sqrt_Iter[4]         ; r_Sqrt_Iter[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.091      ;
; 0.801 ; r_SM.s_TX_NEXT_BYTE    ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 1.095      ;
; 0.816 ; r_Point_Idx[6]         ; r_SM.s_MAG_ITER        ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 1.110      ;
; 0.819 ; r_Sqrt_Rem[2]          ; r_Sqrt_Rem[4]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.112      ;
; 0.820 ; r_Sqrt_Rem[1]          ; r_Sqrt_Rem[3]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.113      ;
; 0.821 ; r_Sqrt_Rem[3]          ; r_Sqrt_Rem[5]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.114      ;
; 0.822 ; r_Sqrt_Rem[4]          ; r_Sqrt_Rem[6]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.115      ;
; 0.825 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[7]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.118      ;
; 0.826 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.119      ;
; 0.827 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[0]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.120      ;
; 0.827 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.120      ;
; 0.827 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.120      ;
; 0.828 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.121      ;
; 0.828 ; r_Point_Idx[6]         ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 1.122      ;
; 0.829 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.122      ;
; 0.830 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.123      ;
; 0.838 ; r_Bit_Idx[0]           ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 1.130      ;
; 0.900 ; r_Sqrt_Op[3]           ; r_Sqrt_Op[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.193      ;
; 0.902 ; r_Sqrt_Op[0]           ; r_Sqrt_Op[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.195      ;
; 0.903 ; r_Sqrt_Op[11]          ; r_Sqrt_Op[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.196      ;
; 0.905 ; r_Sqrt_Op[12]          ; r_Sqrt_Op[14]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.198      ;
; 0.905 ; r_New_Bi[3]            ; mem_Imag[12][3]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.079      ; 1.196      ;
; 0.907 ; r_Sqrt_Op[1]           ; r_Sqrt_Op[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.200      ;
; 0.907 ; r_Sqrt_Op[2]           ; r_Sqrt_Op[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.200      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 55.39 MHz ; 55.39 MHz       ; i_Clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; i_Clk ; -17.053 ; -11891.776       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_Clk ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_Clk ; -3.000 ; -2059.114                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_Clk'                                                                                  ;
+---------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; -17.053 ; r_DFT_Size[3] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.860     ;
; -16.885 ; r_DFT_Size[3] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.692     ;
; -16.863 ; r_DFT_Size[3] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.682     ;
; -16.829 ; r_DFT_Size[6] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.636     ;
; -16.807 ; r_DFT_Size[3] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.614     ;
; -16.748 ; r_DFT_Size[4] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 17.557     ;
; -16.731 ; r_DFT_Size[3] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.538     ;
; -16.722 ; r_DFT_Size[3] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.529     ;
; -16.686 ; r_DFT_Size[3] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.505     ;
; -16.676 ; r_DFT_Size[3] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.483     ;
; -16.674 ; r_DFT_Size[3] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.493     ;
; -16.661 ; r_DFT_Size[6] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.468     ;
; -16.660 ; r_DFT_Size[3] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.479     ;
; -16.656 ; r_DFT_Size[3] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.475     ;
; -16.643 ; r_DFT_Size[3] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.462     ;
; -16.639 ; r_DFT_Size[6] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.458     ;
; -16.583 ; r_DFT_Size[6] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.390     ;
; -16.580 ; r_DFT_Size[4] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 17.389     ;
; -16.558 ; r_DFT_Size[4] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.052      ; 17.379     ;
; -16.542 ; r_DFT_Size[1] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.349     ;
; -16.540 ; r_DFT_Size[2] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.347     ;
; -16.507 ; r_DFT_Size[6] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.314     ;
; -16.502 ; r_DFT_Size[4] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 17.311     ;
; -16.498 ; r_DFT_Size[6] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.305     ;
; -16.469 ; r_DFT_Size[5] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.276     ;
; -16.462 ; r_DFT_Size[6] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.281     ;
; -16.452 ; r_DFT_Size[6] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.259     ;
; -16.450 ; r_DFT_Size[6] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.269     ;
; -16.436 ; r_DFT_Size[6] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.255     ;
; -16.432 ; r_DFT_Size[6] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.251     ;
; -16.426 ; r_DFT_Size[4] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 17.235     ;
; -16.419 ; r_DFT_Size[6] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.238     ;
; -16.417 ; r_DFT_Size[4] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 17.226     ;
; -16.391 ; r_DFT_Size[3] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.210     ;
; -16.381 ; r_DFT_Size[4] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.052      ; 17.202     ;
; -16.377 ; r_DFT_Size[3] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.184     ;
; -16.374 ; r_DFT_Size[1] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.181     ;
; -16.372 ; r_DFT_Size[2] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.179     ;
; -16.371 ; r_DFT_Size[4] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 17.180     ;
; -16.369 ; r_DFT_Size[4] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.052      ; 17.190     ;
; -16.364 ; r_DFT_Size[3] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.171     ;
; -16.361 ; r_DFT_Size[3] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.180     ;
; -16.355 ; r_DFT_Size[4] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.052      ; 17.176     ;
; -16.352 ; r_DFT_Size[1] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.171     ;
; -16.351 ; r_DFT_Size[4] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.052      ; 17.172     ;
; -16.350 ; r_DFT_Size[2] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.169     ;
; -16.338 ; r_DFT_Size[4] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.052      ; 17.159     ;
; -16.301 ; r_DFT_Size[5] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.108     ;
; -16.296 ; r_DFT_Size[1] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.103     ;
; -16.294 ; r_DFT_Size[2] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.101     ;
; -16.279 ; r_DFT_Size[5] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 17.098     ;
; -16.223 ; r_DFT_Size[5] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.030     ;
; -16.220 ; r_DFT_Size[1] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.027     ;
; -16.218 ; r_DFT_Size[2] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.025     ;
; -16.211 ; r_DFT_Size[1] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.018     ;
; -16.209 ; r_DFT_Size[2] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 17.016     ;
; -16.175 ; r_DFT_Size[1] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.994     ;
; -16.173 ; r_DFT_Size[2] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.992     ;
; -16.167 ; r_DFT_Size[6] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.986     ;
; -16.165 ; r_DFT_Size[1] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.972     ;
; -16.163 ; r_DFT_Size[2] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.970     ;
; -16.163 ; r_DFT_Size[1] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.982     ;
; -16.161 ; r_DFT_Size[2] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.980     ;
; -16.153 ; r_DFT_Size[6] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.960     ;
; -16.149 ; r_DFT_Size[1] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.968     ;
; -16.147 ; r_DFT_Size[5] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.954     ;
; -16.147 ; r_DFT_Size[2] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.966     ;
; -16.145 ; r_DFT_Size[1] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.964     ;
; -16.143 ; r_DFT_Size[2] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.962     ;
; -16.140 ; r_DFT_Size[6] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.947     ;
; -16.138 ; r_DFT_Size[5] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.945     ;
; -16.137 ; r_DFT_Size[6] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.956     ;
; -16.132 ; r_DFT_Size[1] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.951     ;
; -16.130 ; r_DFT_Size[2] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.949     ;
; -16.102 ; r_DFT_Size[5] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.921     ;
; -16.092 ; r_DFT_Size[5] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.899     ;
; -16.090 ; r_DFT_Size[5] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.909     ;
; -16.086 ; r_DFT_Size[4] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.052      ; 16.907     ;
; -16.076 ; r_DFT_Size[5] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.895     ;
; -16.072 ; r_DFT_Size[5] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.891     ;
; -16.072 ; r_DFT_Size[4] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 16.881     ;
; -16.059 ; r_DFT_Size[5] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.878     ;
; -16.059 ; r_DFT_Size[4] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 16.868     ;
; -16.056 ; r_DFT_Size[4] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.052      ; 16.877     ;
; -16.023 ; r_DFT_Size[0] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.830     ;
; -16.008 ; r_DFT_Size[3] ; r_Wi[6]              ; i_Clk        ; i_Clk       ; 1.000        ; -0.090     ; 16.920     ;
; -15.880 ; r_DFT_Size[1] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.699     ;
; -15.878 ; r_DFT_Size[2] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.697     ;
; -15.877 ; r_DFT_Size[3] ; r_Wi[7]              ; i_Clk        ; i_Clk       ; 1.000        ; -0.090     ; 16.789     ;
; -15.866 ; r_DFT_Size[1] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.673     ;
; -15.864 ; r_DFT_Size[2] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.671     ;
; -15.855 ; r_DFT_Size[0] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.662     ;
; -15.853 ; r_DFT_Size[1] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.660     ;
; -15.851 ; r_DFT_Size[3] ; r_Wi[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.316      ; 17.169     ;
; -15.851 ; r_DFT_Size[2] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.658     ;
; -15.850 ; r_DFT_Size[1] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.669     ;
; -15.848 ; r_DFT_Size[2] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.667     ;
; -15.833 ; r_DFT_Size[0] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.652     ;
; -15.807 ; r_DFT_Size[5] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 16.626     ;
; -15.793 ; r_DFT_Size[5] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.038      ; 16.600     ;
+---------+---------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_Clk'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; r_RX_Byte[5]           ; r_RX_Byte[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[2]           ; r_RX_Byte[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[0]           ; r_RX_Byte[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[7]           ; r_RX_Byte[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM.s_TX_DATABITS     ; r_SM.s_TX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM.s_TX_STARTBIT     ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Point_Idx[6]         ; r_Point_Idx[6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM.s_RX_STOPBIT      ; r_SM.s_RX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM.s_TX_STOPBIT      ; r_SM.s_TX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Bit_Idx[3]           ; r_Bit_Idx[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM.s_RX_DATABITS     ; r_SM.s_RX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM.s_IDLE            ; r_SM.s_IDLE            ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Stage[2]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Stage[1]             ; r_Stage[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Group[3]             ; r_Group[3]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Group[1]             ; r_Group[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Group[0]             ; r_Group[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; r_RX_Byte[3]           ; r_RX_Byte[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[4]           ; r_RX_Byte[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[6]           ; r_RX_Byte[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_Byte[1]           ; r_RX_Byte[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Bit_Idx[1]           ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM.s_BIT_REV_PROCESS ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Stage[0]             ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Butterfly[5]         ; r_Butterfly[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[5]             ; r_Group[5]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[4]             ; r_Group[4]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[2]             ; r_Group[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[6]             ; r_Group[6]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; r_Bit_Idx[0]           ; r_Bit_Idx[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.684      ;
; 0.471 ; r_Stage[1]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.739      ;
; 0.515 ; r_SM.s_CALC_READ       ; r_SM.s_FFT_BUTTERFLY   ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.782      ;
; 0.628 ; r_Sqrt_Rem[5]          ; r_Sqrt_Rem[7]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.896      ;
; 0.635 ; r_SM.s_FFT_BUTTERFLY   ; r_SM.s_FFT_STAGE       ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.902      ;
; 0.637 ; r_SM.s_FFT_BUTTERFLY   ; r_SM.s_CALC_READ       ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.904      ;
; 0.644 ; r_Sqrt_Op[6]           ; r_Sqrt_Op[8]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.912      ;
; 0.645 ; r_Sqrt_Op[13]          ; r_Sqrt_Op[15]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; r_Sqrt_Op[7]           ; r_Sqrt_Op[9]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; r_Sqrt_Op[5]           ; r_Sqrt_Op[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.913      ;
; 0.647 ; r_Sqrt_Op[9]           ; r_Sqrt_Op[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.915      ;
; 0.647 ; r_Sqrt_Op[8]           ; r_Sqrt_Op[10]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.915      ;
; 0.652 ; r_New_Ai[2]            ; mem_Imag[28][2]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.069      ; 0.916      ;
; 0.653 ; r_SM.s_BIT_REV_START   ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.920      ;
; 0.699 ; r_Sqrt_Iter[2]         ; r_Sqrt_Iter[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.966      ;
; 0.707 ; r_Ar[4]~_Duplicate_2   ; r_New_Ar[3]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; r_Bit_Ctr[11]          ; r_Bit_Ctr[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; r_Ai[5]~_Duplicate_2   ; r_New_Bi[4]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; r_Bit_Ctr[13]          ; r_Bit_Ctr[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; r_Ai[2]~_Duplicate_2   ; r_New_Ai[1]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; r_Ar[5]~_Duplicate_2   ; r_New_Ar[4]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; r_Sqrt_Iter[1]         ; r_Sqrt_Iter[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; r_Ar[2]~_Duplicate_2   ; r_New_Ar[1]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; r_Bit_Ctr[7]           ; r_Bit_Ctr[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; r_Bit_Ctr[9]           ; r_Bit_Ctr[9]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; r_Ar[6]~_Duplicate_2   ; r_New_Ar[5]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.978      ;
; 0.713 ; r_Ar[3]~_Duplicate_2   ; r_New_Ar[2]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; r_Bit_Ctr[1]           ; r_Bit_Ctr[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; r_Bit_Ctr[5]           ; r_Bit_Ctr[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; r_Bit_Ctr[8]           ; r_Bit_Ctr[8]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; r_Bit_Ctr[10]          ; r_Bit_Ctr[10]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; r_Bit_Ctr[12]          ; r_Bit_Ctr[12]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; r_Bit_Ctr[3]           ; r_Bit_Ctr[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.981      ;
; 0.717 ; r_Ar[7]~_Duplicate_2   ; r_New_Br[7]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; r_Bit_Ctr[6]           ; r_Bit_Ctr[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; r_Bit_Ctr[2]           ; r_Bit_Ctr[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; r_SM.s_CALC_WRITE      ; r_SM.s_CALC_READ       ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; r_Bit_Ctr[4]           ; r_Bit_Ctr[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; r_SM.s_FFT_STAGE       ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.987      ;
; 0.722 ; r_Sqrt_Iter[0]         ; r_Sqrt_Iter[0]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.989      ;
; 0.725 ; r_RX_Data              ; r_SM.s_RX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.993      ;
; 0.730 ; r_Sqrt_Root[3]         ; r_Sqrt_Root[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.998      ;
; 0.732 ; r_SM.s_CALC_READ       ; r_SM.s_CALC_EXEC       ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.999      ;
; 0.738 ; r_Sqrt_Iter[3]         ; r_Sqrt_Iter[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.005      ;
; 0.740 ; r_Sqrt_Rem[0]          ; r_Sqrt_Rem[2]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.008      ;
; 0.741 ; r_Bit_Ctr[0]           ; r_Bit_Ctr[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.008      ;
; 0.743 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[7]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.010      ;
; 0.744 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.011      ;
; 0.744 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.011      ;
; 0.745 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[0]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.012      ;
; 0.745 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.012      ;
; 0.745 ; r_Sqrt_Iter[4]         ; r_Sqrt_Iter[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.012      ;
; 0.746 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.013      ;
; 0.747 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.014      ;
; 0.748 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.015      ;
; 0.748 ; r_SM.s_TX_STARTBIT     ; r_SM.s_TX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.016      ;
; 0.750 ; r_SM.s_TX_NEXT_BYTE    ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.018      ;
; 0.759 ; r_Sqrt_Rem[2]          ; r_Sqrt_Rem[4]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.027      ;
; 0.760 ; r_Sqrt_Rem[1]          ; r_Sqrt_Rem[3]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.028      ;
; 0.762 ; r_Sqrt_Rem[3]          ; r_Sqrt_Rem[5]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.030      ;
; 0.763 ; r_Sqrt_Rem[4]          ; r_Sqrt_Rem[6]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.031      ;
; 0.764 ; r_Point_Idx[6]         ; r_SM.s_MAG_ITER        ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.032      ;
; 0.768 ; r_Point_Idx[6]         ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.036      ;
; 0.785 ; r_Bit_Idx[0]           ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.052      ;
; 0.828 ; r_New_Bi[3]            ; mem_Imag[12][3]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.071      ; 1.094      ;
; 0.830 ; r_New_Ai[6]            ; mem_Imag[1][6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.075      ; 1.100      ;
; 0.834 ; r_Sqrt_Op[0]           ; r_Sqrt_Op[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.102      ;
; 0.835 ; r_Sqrt_Op[11]          ; r_Sqrt_Op[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.103      ;
; 0.836 ; r_Sqrt_Op[1]           ; r_Sqrt_Op[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.104      ;
; 0.837 ; r_Sqrt_Op[12]          ; r_Sqrt_Op[14]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.105      ;
; 0.837 ; r_Sqrt_Op[4]           ; r_Sqrt_Op[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.105      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_Clk ; -7.347 ; -4976.259         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_Clk ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_Clk ; -3.000 ; -1395.098                       ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_Clk'                                                                                 ;
+--------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------------------+--------------+-------------+--------------+------------+------------+
; -7.347 ; r_DFT_Size[3] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.254      ;
; -7.271 ; r_DFT_Size[3] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.178      ;
; -7.268 ; r_DFT_Size[3] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.181      ;
; -7.255 ; r_DFT_Size[3] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.162      ;
; -7.250 ; r_DFT_Size[3] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.157      ;
; -7.250 ; r_DFT_Size[6] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.157      ;
; -7.226 ; r_DFT_Size[3] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.133      ;
; -7.216 ; r_DFT_Size[4] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 8.124      ;
; -7.204 ; r_DFT_Size[3] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.111      ;
; -7.203 ; r_DFT_Size[3] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.116      ;
; -7.201 ; r_DFT_Size[3] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.114      ;
; -7.199 ; r_DFT_Size[3] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.112      ;
; -7.194 ; r_DFT_Size[3] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.107      ;
; -7.174 ; r_DFT_Size[6] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.081      ;
; -7.172 ; r_DFT_Size[3] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.085      ;
; -7.171 ; r_DFT_Size[6] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.084      ;
; -7.161 ; r_DFT_Size[1] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.068      ;
; -7.158 ; r_DFT_Size[6] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.065      ;
; -7.153 ; r_DFT_Size[6] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.060      ;
; -7.140 ; r_DFT_Size[4] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 8.048      ;
; -7.137 ; r_DFT_Size[4] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.042      ; 8.051      ;
; -7.132 ; r_DFT_Size[2] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.039      ;
; -7.129 ; r_DFT_Size[6] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.036      ;
; -7.124 ; r_DFT_Size[4] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 8.032      ;
; -7.119 ; r_DFT_Size[4] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 8.027      ;
; -7.117 ; r_DFT_Size[5] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.024      ;
; -7.107 ; r_DFT_Size[6] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 8.014      ;
; -7.106 ; r_DFT_Size[6] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.019      ;
; -7.104 ; r_DFT_Size[6] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.017      ;
; -7.102 ; r_DFT_Size[6] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.015      ;
; -7.100 ; r_DFT_Size[3] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.013      ;
; -7.097 ; r_DFT_Size[6] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 8.010      ;
; -7.095 ; r_DFT_Size[4] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 8.003      ;
; -7.085 ; r_DFT_Size[1] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.992      ;
; -7.083 ; r_DFT_Size[3] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.990      ;
; -7.082 ; r_DFT_Size[1] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.995      ;
; -7.075 ; r_DFT_Size[6] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.988      ;
; -7.073 ; r_DFT_Size[4] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 7.981      ;
; -7.072 ; r_DFT_Size[4] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.042      ; 7.986      ;
; -7.070 ; r_DFT_Size[4] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.042      ; 7.984      ;
; -7.069 ; r_DFT_Size[1] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.976      ;
; -7.068 ; r_DFT_Size[4] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.042      ; 7.982      ;
; -7.064 ; r_DFT_Size[1] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.971      ;
; -7.063 ; r_DFT_Size[4] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.042      ; 7.977      ;
; -7.056 ; r_DFT_Size[2] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.963      ;
; -7.053 ; r_DFT_Size[2] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.966      ;
; -7.041 ; r_DFT_Size[5] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.948      ;
; -7.041 ; r_DFT_Size[4] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.042      ; 7.955      ;
; -7.040 ; r_DFT_Size[2] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.947      ;
; -7.040 ; r_DFT_Size[1] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.947      ;
; -7.038 ; r_DFT_Size[5] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.951      ;
; -7.035 ; r_DFT_Size[2] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.942      ;
; -7.032 ; r_DFT_Size[3] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.939      ;
; -7.025 ; r_DFT_Size[5] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.932      ;
; -7.022 ; r_DFT_Size[3] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.935      ;
; -7.020 ; r_DFT_Size[5] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.927      ;
; -7.018 ; r_DFT_Size[1] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.925      ;
; -7.017 ; r_DFT_Size[1] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.930      ;
; -7.015 ; r_DFT_Size[1] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.928      ;
; -7.013 ; r_DFT_Size[1] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.926      ;
; -7.011 ; r_DFT_Size[2] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.918      ;
; -7.008 ; r_DFT_Size[1] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.921      ;
; -7.003 ; r_DFT_Size[6] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.916      ;
; -6.996 ; r_DFT_Size[5] ; r_Wr[0]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.903      ;
; -6.989 ; r_DFT_Size[2] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.896      ;
; -6.988 ; r_DFT_Size[2] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.901      ;
; -6.986 ; r_DFT_Size[2] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.899      ;
; -6.986 ; r_DFT_Size[1] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.899      ;
; -6.986 ; r_DFT_Size[6] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.893      ;
; -6.984 ; r_DFT_Size[2] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.897      ;
; -6.979 ; r_DFT_Size[2] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.892      ;
; -6.974 ; r_DFT_Size[5] ; r_Wr[4]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.881      ;
; -6.973 ; r_DFT_Size[5] ; r_Wr[1]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.886      ;
; -6.971 ; r_DFT_Size[5] ; r_Wr[0]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.884      ;
; -6.969 ; r_DFT_Size[5] ; r_Wr[2]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.882      ;
; -6.969 ; r_DFT_Size[4] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.042      ; 7.883      ;
; -6.964 ; r_DFT_Size[5] ; r_Wr[4]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.877      ;
; -6.957 ; r_DFT_Size[2] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.870      ;
; -6.952 ; r_DFT_Size[4] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 7.860      ;
; -6.942 ; r_DFT_Size[5] ; r_Wr[3]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.855      ;
; -6.938 ; r_DFT_Size[0] ; r_Wr[2]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.845      ;
; -6.935 ; r_DFT_Size[6] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.842      ;
; -6.925 ; r_DFT_Size[6] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.838      ;
; -6.914 ; r_DFT_Size[1] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.827      ;
; -6.901 ; r_DFT_Size[4] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 7.809      ;
; -6.897 ; r_DFT_Size[1] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.804      ;
; -6.895 ; r_DFT_Size[3] ; r_Wi[6]              ; i_Clk        ; i_Clk       ; 1.000        ; -0.044     ; 7.838      ;
; -6.891 ; r_DFT_Size[4] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.042      ; 7.805      ;
; -6.885 ; r_DFT_Size[2] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.798      ;
; -6.870 ; r_DFT_Size[5] ; r_Wr[6]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.783      ;
; -6.868 ; r_DFT_Size[2] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.775      ;
; -6.862 ; r_DFT_Size[0] ; r_Wr[3]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.769      ;
; -6.859 ; r_DFT_Size[0] ; r_Wr[5]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.772      ;
; -6.853 ; r_DFT_Size[5] ; r_Wr[6]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.760      ;
; -6.846 ; r_DFT_Size[0] ; r_Wr[5]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.753      ;
; -6.846 ; r_DFT_Size[1] ; r_Wr[7]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.753      ;
; -6.845 ; r_DFT_Size[3] ; r_Wi[7]              ; i_Clk        ; i_Clk       ; 1.000        ; -0.044     ; 7.788      ;
; -6.841 ; r_DFT_Size[0] ; r_Wr[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.035      ; 7.748      ;
; -6.836 ; r_DFT_Size[1] ; r_Wr[7]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 7.749      ;
; -6.827 ; r_DFT_Size[3] ; r_Wi[1]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.134      ; 7.948      ;
+--------+---------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_Clk'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; r_RX_Byte[3]           ; r_RX_Byte[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[4]           ; r_RX_Byte[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[5]           ; r_RX_Byte[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[6]           ; r_RX_Byte[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[2]           ; r_RX_Byte[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[1]           ; r_RX_Byte[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[0]           ; r_RX_Byte[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[7]           ; r_RX_Byte[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_SM.s_TX_DATABITS     ; r_SM.s_TX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_SM.s_TX_STARTBIT     ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Point_Idx[6]         ; r_Point_Idx[6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Bit_Idx[1]           ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_SM.s_IDLE            ; r_SM.s_IDLE            ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Stage[2]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Stage[1]             ; r_Stage[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; r_SM.s_RX_STOPBIT      ; r_SM.s_RX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_TX_STOPBIT      ; r_SM.s_TX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Bit_Idx[3]           ; r_Bit_Idx[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_RX_DATABITS     ; r_SM.s_RX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_BIT_REV_PROCESS ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Stage[0]             ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Butterfly[5]         ; r_Butterfly[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[5]             ; r_Group[5]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[4]             ; r_Group[4]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[3]             ; r_Group[3]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[2]             ; r_Group[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[1]             ; r_Group[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[0]             ; r_Group[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[6]             ; r_Group[6]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; r_Bit_Idx[0]           ; r_Bit_Idx[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.314      ;
; 0.206 ; r_Stage[1]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.327      ;
; 0.218 ; r_SM.s_CALC_READ       ; r_SM.s_FFT_BUTTERFLY   ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.338      ;
; 0.265 ; r_Sqrt_Op[6]           ; r_Sqrt_Op[8]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; r_Sqrt_Op[13]          ; r_Sqrt_Op[15]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; r_Sqrt_Op[7]           ; r_Sqrt_Op[9]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; r_Sqrt_Rem[5]          ; r_Sqrt_Rem[7]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; r_Sqrt_Op[5]           ; r_Sqrt_Op[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; r_Sqrt_Op[9]           ; r_Sqrt_Op[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; r_Sqrt_Op[8]           ; r_Sqrt_Op[10]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.389      ;
; 0.273 ; r_SM.s_FFT_BUTTERFLY   ; r_SM.s_FFT_STAGE       ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; r_SM.s_FFT_BUTTERFLY   ; r_SM.s_CALC_READ       ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.393      ;
; 0.277 ; r_SM.s_BIT_REV_START   ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.397      ;
; 0.279 ; r_New_Ai[2]            ; mem_Imag[28][2]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.035      ; 0.398      ;
; 0.300 ; r_Sqrt_Iter[2]         ; r_Sqrt_Iter[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; r_Bit_Ctr[11]          ; r_Bit_Ctr[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; r_Bit_Ctr[13]          ; r_Bit_Ctr[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; r_Bit_Ctr[7]           ; r_Bit_Ctr[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; r_Sqrt_Iter[1]         ; r_Sqrt_Iter[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; r_Ar[4]~_Duplicate_2   ; r_New_Ar[3]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; r_Bit_Ctr[8]           ; r_Bit_Ctr[8]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; r_Bit_Ctr[9]           ; r_Bit_Ctr[9]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; r_Ai[5]~_Duplicate_2   ; r_New_Bi[4]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; r_Ar[5]~_Duplicate_2   ; r_New_Ar[4]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; r_Bit_Ctr[1]           ; r_Bit_Ctr[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; r_Bit_Ctr[10]          ; r_Bit_Ctr[10]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; r_Bit_Ctr[12]          ; r_Bit_Ctr[12]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; r_Ai[2]~_Duplicate_2   ; r_New_Ai[1]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; r_Ar[6]~_Duplicate_2   ; r_New_Ar[5]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; r_Ar[2]~_Duplicate_2   ; r_New_Ar[1]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; r_Bit_Ctr[3]           ; r_Bit_Ctr[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; r_Bit_Ctr[5]           ; r_Bit_Ctr[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; r_Ar[3]~_Duplicate_2   ; r_New_Ar[2]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; r_Sqrt_Iter[0]         ; r_Sqrt_Iter[0]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; r_Ar[7]~_Duplicate_2   ; r_New_Br[7]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; r_Bit_Ctr[2]           ; r_Bit_Ctr[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; r_Bit_Ctr[6]           ; r_Bit_Ctr[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; r_SM.s_CALC_WRITE      ; r_SM.s_CALC_READ       ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; r_Bit_Ctr[4]           ; r_Bit_Ctr[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.432      ;
; 0.313 ; r_SM.s_FFT_STAGE       ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[7]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; r_Sqrt_Rem[0]          ; r_Sqrt_Rem[2]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; r_Sqrt_Root[3]         ; r_Sqrt_Root[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[0]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; r_RX_Data              ; r_SM.s_RX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.439      ;
; 0.319 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.440      ;
; 0.319 ; r_Bit_Ctr[0]           ; r_Bit_Ctr[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.440      ;
; 0.320 ; r_Sqrt_Iter[4]         ; r_Sqrt_Root[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; r_SM.s_CALC_READ       ; r_SM.s_CALC_EXEC       ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; r_SM.s_TX_STARTBIT     ; r_SM.s_TX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.442      ;
; 0.323 ; r_Sqrt_Iter[3]         ; r_Sqrt_Iter[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.444      ;
; 0.323 ; r_SM.s_TX_NEXT_BYTE    ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.444      ;
; 0.324 ; r_Sqrt_Iter[4]         ; r_Sqrt_Iter[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.445      ;
; 0.331 ; r_Sqrt_Rem[1]          ; r_Sqrt_Rem[3]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; r_Sqrt_Rem[2]          ; r_Sqrt_Rem[4]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; r_Sqrt_Rem[3]          ; r_Sqrt_Rem[5]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; r_Sqrt_Rem[4]          ; r_Sqrt_Rem[6]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.453      ;
; 0.334 ; r_Sqrt_Op[11]          ; r_Sqrt_Op[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.455      ;
; 0.334 ; r_Sqrt_Op[3]           ; r_Sqrt_Op[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.455      ;
; 0.334 ; r_Sqrt_Op[0]           ; r_Sqrt_Op[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.455      ;
; 0.335 ; r_Sqrt_Op[1]           ; r_Sqrt_Op[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.456      ;
; 0.335 ; r_Point_Idx[6]         ; r_SM.s_MAG_ITER        ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.456      ;
; 0.336 ; r_Sqrt_Op[4]           ; r_Sqrt_Op[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.457      ;
; 0.337 ; r_Sqrt_Op[12]          ; r_Sqrt_Op[14]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.458      ;
; 0.337 ; r_Sqrt_Op[10]          ; r_Sqrt_Op[12]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.458      ;
; 0.337 ; r_Sqrt_Op[2]           ; r_Sqrt_Op[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.458      ;
; 0.341 ; r_Point_Idx[6]         ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.462      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -18.622    ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  i_Clk           ; -18.622    ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -12633.148 ; 0.0   ; 0.0      ; 0.0     ; -2060.058           ;
;  i_Clk           ; -12633.148 ; 0.000 ; N/A      ; N/A     ; -2060.058           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_UART_TX     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED_Idle    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED_Busy    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_Clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Rst_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_UART_RX               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_UART_TX     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Idle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Busy    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_UART_TX     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Idle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Busy    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_UART_TX     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Idle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_LED_Busy    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_Clk      ; i_Clk    ; 7883807  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_Clk      ; i_Clk    ; 7883807  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 1306  ; 1306 ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_Clk  ; i_Clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rst_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_UART_RX  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_LED_Busy  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED_Idle  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_UART_TX   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rst_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_UART_RX  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_LED_Busy  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED_Idle  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_UART_TX   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sat Dec 27 21:11:12 2025
Info: Command: quartus_sta fft64x8 -c fft64x8
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fft64x8.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_Clk i_Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -18.622
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.622          -12633.148 i_Clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 i_Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2060.058 i_Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -17.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.053          -11891.776 i_Clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 i_Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2059.114 i_Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.347
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.347           -4976.259 i_Clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 i_Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1395.098 i_Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4906 megabytes
    Info: Processing ended: Sat Dec 27 21:11:15 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


