<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üßëüèø‚Äçü§ù‚Äçüßëüèª ‚ò∫Ô∏è ü§öüèº UDB Que es esto Parte 5. Ruta de datos. Peque√±as cosas √∫tiles ‚úåüèø üë∂ üè•</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Continuamos considerando UDB basado en la documentaci√≥n patentada de Cypress, es decir, trivia √∫til relacionada con Datapath. 

 El contenido general ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>UDB Que es esto Parte 5. Ruta de datos. Peque√±as cosas √∫tiles</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/438818/"><img src="https://habrastorage.org/webt/lq/y7/bs/lqy7bsxoniqleiuwlg1fvtdx5fm.jpeg"><br><br>  Continuamos considerando UDB basado en la documentaci√≥n patentada de Cypress, es decir, trivia √∫til relacionada con Datapath. <br><a name="habracut"></a><br>  El contenido general del ciclo ‚ÄúUDB.  ¬øQu√© es esto? <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 1. Introducci√≥n.</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Pld.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 2. Ruta de datos.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 3. Datapath FIFO.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 4. Datapath ALU.</a> <br>  Parte 5. Ruta de datos.  Peque√±as cosas √∫tiles.  (Art√≠culo actual) <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 6. M√≥dulo de gesti√≥n y estado.</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 7. M√≥dulo de control de temporizaci√≥n y reinicio</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte 8. Abordar UDB</a> <br><br><h2>  21.3.2.6 Soporte CRC / PRS </h2><br>  Datapath admite la generaci√≥n de la verificaci√≥n de redundancia c√≠clica (CRC) y secuencias pseudoaleatorias (secuencia pseudoaleatoria, PRS).  Las se√±ales encadenadas se rastrean entre los bloques de Datapath para admitir CRC / PRS de m√°s de 8 bits. <br><br>  El n√∫mero de bit m√°s significativo (MSB) del bloque CRC / PRS m√°s alto se selecciona y rastrea (y encadena a otros bloques) a los bloques m√°s bajos.  Despu√©s de eso, la operaci√≥n XOR con datos de entrada (datos SI) se aplica al MSB, proporcionando una se√±al de retroalimentaci√≥n (retroalimentaci√≥n, FB).  Despu√©s de eso, la se√±al de retroalimentaci√≥n se rastrea (y se conecta en una cadena con otros bloques) a los bloques inferiores.  Este valor de retroalimentaci√≥n se utiliza en todos los bloques para realizar la operaci√≥n <b>XOR</b> del polinomio (del registro Data0 o Data1) con el valor actual de la bater√≠a. <br><br>  La figura 21-18 muestra la configuraci√≥n estructural de la operaci√≥n CRC.  La configuraci√≥n PRS es id√©ntica, pero la entrada de desplazamiento (SI) se extrae a 0. En modo PRS, D0 o D1 contiene el valor polinomial, y A0 o A1 contiene el valor inicial (semilla) y el valor CRC obtenido despu√©s del c√°lculo. <br><br>  <b><i>Nota del traductor.</i></b> <br>  <i>Aparentemente, hay un error tipogr√°fico en la documentaci√≥n de propiedad en esta oraci√≥n, ya que se debe obtener un n√∫mero aleatorio en modo PRS.</i>  <i>Y la informaci√≥n sobre CRC se encuentra justo debajo.</i> <br><br><img src="https://habrastorage.org/webt/oo/gm/-a/oogm-ahqkq2c9qmojhenvgp39lu.png"><br><br>  <i>Figura 21-18.</i>  <i>Estructura funcional de CRC.</i> <br><br>  Para activar el soporte CRC, debe establecer el bit <b>CFB_EN</b> en la RAM de configuraci√≥n din√°mica en 1. Esto activa la operaci√≥n <b>AND</b> con respecto a la entrada SRCB ALU y la se√±al de retroalimentaci√≥n CRC.  Si este bit se establece en cero, la se√±al de retroalimentaci√≥n se asignar√° a uno, lo que permite realizar operaciones aritm√©ticas normales.  El control din√°mico de este bit en cada ciclo le permite alternar las operaciones CRC / PRS con otras operaciones aritm√©ticas. <br><br><h3>  Encadenamiento CRC / PRS </h3><br>  La figura 21-19 muestra un ejemplo de uni√≥n de CRC / PRS en cadenas entre tres UDB.  Este escenario admite la operaci√≥n en modos con una resoluci√≥n de 17 a 24 bits.  Los bits de enlace de control en las cadenas se configuran de acuerdo con la posici√≥n del Datapath en la cadena (ver figura). <br><br><img src="https://habrastorage.org/webt/wl/k3/j9/wlk3j9sgunlxdsn0ws9miosodkc.png"><br><br>  <i>Figura 21-19.</i>  <i>Cadena de uni√≥n de CRC / PRS.</i> <br><br>  C√≥mo se conecta la se√±al de retroalimentaci√≥n CRC / PRS (cfbo, cfbi) en una cadena: <br><br><ul><li>  Si el bloque seleccionado es el m√°s joven, la se√±al de retroalimentaci√≥n en este bloque se genera a partir de la l√≥gica incorporada, que lleva la entrada de desplazamiento a la derecha (se√±or) y realiza una operaci√≥n <b>XOR</b> en ellos con el bit m√°s significativo.  (En el caso de PRS, la se√±al "se√±or" se establece en "0"). </li><li>  Si el bloque seleccionado no es un bloque de orden inferior, el bit de configuraci√≥n <b>CHAIN ‚Äã‚ÄãFB</b> debe ser amartillado y la retroalimentaci√≥n se transmite en una cadena desde el bloque anterior. </li></ul><br>  ¬øC√≥mo encadena la se√±al CRC / PRS MSB (cmsbo, cmsbi): <br><br><ul><li>  Si el bloque seleccionado es alto, el bit de configuraci√≥n MSB (de acuerdo con el polinomio seleccionado) se configura utilizando los <b>bits de</b> configuraci√≥n <b>MSB_SEL</b> . </li><li>  Si el bloque seleccionado no es alto, el <b>bit de</b> configuraci√≥n <b>CHAIN ‚Äã‚ÄãMSB</b> debe ser amartillado y la se√±al MSB se enviar√° a lo largo de la cadena desde el siguiente bloque. </li></ul><br><h3>  Especificaci√≥n polin√≥mica CRC / PRS </h3><br>  Como ejemplo de la configuraci√≥n del polinomio para escribir en el registro correspondiente D0 / D1, considere el polinomio <b>CCITT CRC-16</b> , que tiene la forma x <sup>16</sup> + x <sup>12</sup> + x <sup>5</sup> + 1. El m√©todo para extraer el formato de datos del polinomio se muestra en la Figura 21-20.  El t√©rmino X0, por definici√≥n, siempre es 1, por lo tanto, no necesita ser escrito.  Para todos los dem√°s miembros del polinomio, la unidad se establece en las posiciones necesarias, como se muestra en la figura. <br><br><img src="https://habrastorage.org/webt/an/zx/dx/anzxdxczb4rdd2mwxjigtr7yws8.png"><br><br>  <i>Figura 21-20.</i>  <i>El formato del polinomio CCITT CRC16.</i> <br><br>  Tenga en cuenta que el formato del polinomio es ligeramente diferente del formato especificado en el formato hexadecimal cl√°sico.  Por ejemplo, el polinomio <b>CCITT CRC16 se</b> conoce com√∫nmente como <b>1021H</b> .  Para convertirlo al formato requerido para Datapath, debe realizar un desplazamiento a la derecha en una posici√≥n y agregar 1 al bit MSB.  En este caso, el valor polin√≥mico correcto que se escribir√° en D0 o en D1 es <b>8810H</b> . <br><br><h3>  Ejemplo de configuraci√≥n CRC / PRS </h3><br>  La siguiente es una breve descripci√≥n de los requisitos de configuraci√≥n de CRC / PRS, siempre que D0 sea un polinomio y CRC / PRS se calcule en A0: <br><br><ol><li>  Elija un polinomio adecuado (ejemplo anterior) y escr√≠balo en D0. </li><li>  Seleccione la semilla apropiada (por ejemplo, todos ceros para CRC o todos para PRS) y escr√≠bala en A0. </li><li>  Si es necesario, configure el encadenamiento como se describe anteriormente. </li><li>  Seleccione un elemento MSB como se describe arriba. </li><li>  Configure los campos din√°micos de RAM RAM: </li></ol><br>  a.  Seleccione D0 como ALU "SRCB" (fuente de datos ALU B) <br>  b.  Seleccione A0 como ALU "SRCA" (fuente de datos ALU A) <br>  c.  Seleccione <b>XOR</b> para la operaci√≥n ALU <br>  d.  Seleccione <b>SHIFT LEFT</b> para la operaci√≥n SHIFT <br>  e.  Seleccione <b>CFB_EN</b> para habilitar el soporte CRC / PRS. <br>  f.  Seleccione ALU como fuente de registro A0 <br><br>  Al elegir CRC, debe configurar el <b>desplazamiento en el</b> campo <b>derecho</b> para los datos de entrada y enviar datos sobre esta entrada en cada paso.  Al elegir PRS, debe establecer <b>shift en derecha</b> a 0. <br><br>  Esta configuraci√≥n de UDB genera el CRC necesario o produce el bit m√°s significativo, que puede reenviarse al exterior, eliminando de √©l una secuencia pseudoaleatoria. <br><br><h3>  Modo externo CRC / PRS </h3><br>  Para habilitar la computaci√≥n externa CRC o PRS, puede especificar un bit de configuraci√≥n est√°tica ( <b>EXT CRCPRS</b> ).  Como se muestra en la Figura 21-21, el c√°lculo de retroalimentaci√≥n CRC se realiza en el bloque PLD.  Cuando el bit est√° armado, la se√±al de retroalimentaci√≥n CRC se transmite directamente desde el multiplexor de entrada CI (Carry In), omitiendo los c√°lculos internos.  La figura muestra una configuraci√≥n simple que admite CRC o PRS de hasta 8 bits.  Por lo general, se utilizan circuitos electr√≥nicos integrados, pero este par√°metro le permite implementar configuraciones m√°s complejas, por ejemplo, funciones CRC / PRS de 16 bits en un UDB, utilizando multiplexaci√≥n por divisi√≥n de tiempo. <br><br><img src="https://habrastorage.org/webt/vb/hy/zk/vbhyzk-kfxa5xwpcuirpvj1pxdk.png"><br><br>  <i>Figura 21-21.</i>  <i>Modo externo CRC / PRS.</i> <br><br>  En este modo, el bit <b>CFB_EN</b> de la RAM de configuraci√≥n din√°mica tambi√©n controla si la operaci√≥n <b>AND</b> se usa en la se√±al de retroalimentaci√≥n CRC en la entrada CRU de ALU o no.  Por lo tanto, como en el caso del modo CRC / PRS interno, esta funci√≥n puede, si es necesario, alternar con otras funciones. <br><br><h2>  21.3.2.7 Salidas de ruta de datos y multiplexaci√≥n </h2><br>  Las condiciones se generan a partir de los valores de activaci√≥n de la bater√≠a, las salidas ALU y el estado FIFO.  Estas condiciones pueden transmitirse a trav√©s de canales de rastreo digital a otros UDB para formar solicitudes de interrupci√≥n, ya sea al DMA o a las "patas del chip".  16 condiciones posibles se muestran en la tabla a continuaci√≥n. <br><br>  Tabla 21-16.  Generaci√≥n de condici√≥n de ruta de datos. <br><div class="scrollable-table"><table><tbody><tr><th>  Titulo </th><th>  Condici√≥n </th><th>  La cadena? </th><th>  Descripci√≥n </th></tr><tr><td>  ce0 </td><td>  Comparar igual </td><td>  Si </td><td>  A0 == D0 </td></tr><tr><td>  cl0 </td><td>  Comparar menos de </td><td>  Si </td><td>  A0 &lt;D0 </td></tr><tr><td>  z0 </td><td>  Cero detectado </td><td>  Si </td><td>  A0 == 00h </td></tr><tr><td>  ff0 </td><td>  Unidades encontradas </td><td>  Si </td><td>  A0 = FFh </td></tr><tr><td>  ce1 </td><td>  Comparar igual </td><td>  Si </td><td>  A1 o A0 == D1 o A0 (selecci√≥n din√°mica) </td></tr><tr><td>  cl1 </td><td>  Comparar menos de </td><td>  Si </td><td>  A1 o A0 &lt;D1, o A0 (selecci√≥n din√°mica) </td></tr><tr><td>  z1 </td><td>  Cero detectado </td><td>  Si </td><td>  A1 == 00h </td></tr><tr><td>  ff1 </td><td>  Unidades encontradas </td><td>  Si </td><td>  A1 == FFh </td></tr><tr><td>  ov_msb </td><td>  Desbordamiento / desbordamiento </td><td>  No </td><td>  Llevar (msb) ^ Llevar (msb-1) </td></tr><tr><td>  co_msb </td><td>  Llevar a cabo </td><td>  Si </td><td>  Migrar un bit MSB espec√≠fico </td></tr><tr><td>  cmsb </td><td>  CRC MSB </td><td>  Si </td><td>  Caracter√≠sticas de MSB CRC / PRS </td></tr><tr><td>  entonces </td><td>  Desplazarse </td><td>  Si </td><td>  Salida de datos de la operaci√≥n de turno seleccionada </td></tr><tr><td>  f0_blk_stat </td><td>  FIFO0 Estado del bloque </td><td>  No </td><td>  La descripci√≥n depende de la configuraci√≥n FIFO. </td></tr><tr><td>  f1_blk_stat </td><td>  FIFO1 Estado del bloque </td><td>  No </td><td>  La descripci√≥n depende de la configuraci√≥n FIFO. </td></tr><tr><td>  f0_bus_stat </td><td>  Estado del bus FIFO0 </td><td>  No </td><td>  La descripci√≥n depende de la configuraci√≥n FIFO. </td></tr><tr><td>  f1_bus_stat </td><td>  Estado del bus FIFO1 </td><td>  No </td><td>  La descripci√≥n depende de la configuraci√≥n FIFO. </td></tr></tbody></table></div>  Hay seis salidas de Datapath.  Como se muestra en la Figura 21-22, cada salida tiene un multiplexor 16 en 1 que le permite enrutar cualquiera de las 16 se√±ales a cualquier salida de Datapath. <br><br><img src="https://habrastorage.org/webt/v7/kq/wk/v7kqwk3enuuraje8tnqfxanngfg.png"><br><br>  <i>Figura 21-22.</i>  <i>Conexiones al multiplexor de salida.</i> <br><br><h3>  Comparaciones </h3><br>  Hay dos comparaciones, una de las cuales tiene fuentes fijas ( <b>Comparar 0</b> ), y la otra se selecciona din√°micamente ( <b>Comparar 1</b> ).  Cada comparaci√≥n tiene un registro de enmascaramiento est√°tico de 8 bits, lo que permite comparaciones en el campo de bits especificado.  Por defecto, el enmascaramiento est√° deshabilitado (se comparan todos los bits) y debe activarse manualmente. <br><br>  Las entradas de Comparar 1 se configuran din√°micamente.  Como se muestra en la tabla a continuaci√≥n, hay cuatro par√°metros de Comparar 1 que se aplican a las condiciones menos e iguales.  Los <b>bits de</b> configuraci√≥n <b>CMP SELA</b> y <b>CMP SELB</b> determinan las posibles configuraciones de comparaci√≥n.  Los bits de RAM de la configuraci√≥n din√°mica especifican una de las configuraciones (A o B) en cada ciclo. <br><br>  Tabla 21-17.  Configuraci√≥n de comparaci√≥n. <br><div class="scrollable-table"><table><tbody><tr><th>  CMP SEL A <br>  CMP SEL B </th><th>  Modo de comparaci√≥n para Comparar 1 </th></tr><tr><td>  00 </td><td>  A1 se compara con D1 </td></tr><tr><td>  01 </td><td>  A1 se compara con A0 </td></tr><tr><td>  10 </td><td>  A0 se compara con D1 </td></tr><tr><td>  11 </td><td>  A0 se compara con A0 </td></tr></tbody></table></div>  <b>Compare 0</b> y <b>Compare 1 est√°n</b> asociados con las condiciones generadas en el Datapath anterior de forma independiente (en el orden de tratamiento).  Si se deben encadenar o no las comparaciones est√°ticamente especificado en los registros de configuraci√≥n UDB.  La Figura 21-23 muestra la vinculaci√≥n "igual" a la cadena de comparaci√≥n, lo que se reduce a aplicar la operaci√≥n <b>AND</b> a la comparaci√≥n "igual" de este bloque y a la entrada del bloque anterior. <br><br><img src="https://habrastorage.org/webt/ol/vn/9y/olvn9ysn92qfcl08gdw_ayqncys.png"><br><br>  <i>Figura 21-23.</i>  <i>Vincular a la cadena de comparaci√≥n es "igual".</i> <br><br>  La figura 21-24 muestra el enlace a la cadena de comparaci√≥n menor.  En este caso, el resultado de salida (cl0) para un bloque dado es generado por el circuito de comparaci√≥n "menor que" y es incondicional.  Esta se√±al se combina <b>O</b> con el resultado entrante de la cadena si la condici√≥n es igual al bloque actual y el modo de enlace est√° activado. <br><br><img src="https://habrastorage.org/webt/ht/r1/pc/htr1pcywqqkjqowsmy14vjwgkn0.png"><br><br>  <i>Figura 21-24.</i>  <i>Enlace menor que</i> <br><br><h3>  Detecci√≥n de todos los ceros y todos </h3><br>  Cada bater√≠a tiene un detector de todos los ceros y un detector de todas las unidades.  Estas condiciones se pueden encadenar est√°ticamente como se indica en los registros de configuraci√≥n de UDB.  El modo de enlace se establece en los registros de configuraci√≥n UDB.  La vinculaci√≥n en la cadena de detecci√≥n de ceros se produce de acuerdo con el mismo concepto que la comparaci√≥n "es igual".  Si se activa el encadenamiento, la operaci√≥n <b>AND</b> se aplica a los datos vinculados con √©xito. <br><br><h3>  Desbordamiento </h3><br>  Un desbordamiento se define como una operaci√≥n de transferencia <b>XOR</b> en un MSB y una transferencia desde un MSB.  Los c√°lculos se realizan con el MSB actual, como se indica en los bits <b>MSB_SEL</b> .  Esta condici√≥n no se puede encadenar, sin embargo, el c√°lculo ser√° correcto si la funci√≥n de capacidad total se realiza en el Datapath superior hasta que se conecte la transferencia entre los bloques. <br><br><h2>  21.3.2.8 Ruta de datos de entradas y salidas paralelas </h2><br>  Como se muestra en la figura 21-25, las se√±ales de entrada <b>paralela</b> (PI) y <b>salida paralela</b> (PO) proporcionan una capacidad limitada para entregar datos y rastrear recursos a Datapath y enviar datos desde ella.  Las se√±ales PO siempre est√°n disponibles para el rastreo como una opci√≥n de ALU asrc entre A0 y A1. <br><br>  <b><i>Nota del traductor.</i></b> <br>  <i>Este es un mecanismo extremadamente importante que permite que UDB funcione no solo con datos en serie, sino tambi√©n con datos paralelos.</i>  <i>Por alguna raz√≥n, este documento no enfatiza esto, pero puede leerlo al pasar en una de las Notas de aplicaci√≥n.</i> <br><br><img src="https://habrastorage.org/webt/xs/-m/4n/xs-m4nhxsidri3uff1f3r-c6rry.png"><br><br>  <i>Figura 21-25.</i>  <i>Se√±ales de ruta de datos de entrada / salida paralelas.</i> <br><br>  Para ingresar datos en la ALU, debe seleccionar <b>Parallel In</b> .  Hay dos modos: est√°tico y din√°mico.  En modo est√°tico, el bit <b>PI SEL</b> <b>convierte el valor de asrc</b> ALU a PI.  El bit <b>PI DYN</b> se usa para proporcionar el modo din√°mico PI.  Cuando est√° armado, y tambi√©n siempre que <b>PI SEL</b> sea ‚Äã‚Äã0, el multiplexor PI puede controlar el bit de control din√°mico <b>CFB_EN</b> .  La funci√≥n principal del bit <b>CFB_EN</b> es proporcionar la funcionalidad PRS / CRC. <br><br><h2>  21.3.2.9 Encadenamiento Datapath </h2><br>  Cada bloque Datapath tiene una ALU de 8 bits, que est√° dise√±ada para encadenar guiones, desplazamientos, disparadores de captura y se√±ales condicionales al Datapath vecino m√°s cercano para crear funciones aritm√©ticas y registros de desplazamiento con profundidades de bits m√°s altas.  Estas se√±ales, conectadas en cadenas, est√°n aisladas y le permiten implementar de manera efectiva funciones de 16-24 y 32 bits en un solo ciclo sin carreras y otros problemas derivados de los retrasos en los canales de rastreo.  Adem√°s, los agarres de encadenamiento admiten la lectura at√≥mica de bater√≠as en bloques vinculados.  Como se muestra en la Figura 21-21, todas las se√±ales condicionales y de captura generadas est√°n conectadas en una cadena que se mueve desde el bloque m√°s joven al m√°s antiguo.  Un cambio a la izquierda tambi√©n se realiza de junior a senior.  Se realiza un desplazamiento a la derecha del m√°s antiguo al m√°s joven.  La se√±al de encadenamiento CRC / PRS para retroalimentaci√≥n se enruta de mayor a menor, y la salida MSB se env√≠a de mayor a menor. <br><br><img src="https://habrastorage.org/webt/r9/za/6b/r9za6b0yy7kpxufakl7zn7x6cwi.png"><br><br>  <i>Figura 21-26.</i>  <i>Datapath cadena de subprocesos.</i> <br><br><h2>  21.3.2.10 Configuraci√≥n din√°mica de RAM </h2><br>  Cada Datapath contiene una RAM de configuraci√≥n din√°mica con 8 palabras de 16 bits cada una (consulte la Figura 21-27).  El prop√≥sito de dicha RAM es controlar los bits de la configuraci√≥n de Datapath en cada ciclo, en funci√≥n del reloj seleccionado para este Datapath.  RAM tiene puertos s√≠ncronos de lectura y escritura para descargar configuraciones a trav√©s del bus del sistema. <br><br>  Para enviar r√°pidamente estas palabras de 16 bits a Datapath, se proporciona un puerto de lectura as√≠ncrono adicional como bits de control.  Las entradas de direcci√≥n asincr√≥nicas se seleccionan mediante multiplexores de las entradas de Datapath, que se pueden tomar de cualquier se√±al posible, incluidas las patas de microcircuitos, las salidas PLD, las salidas de la unidad de control o cualquier salida de Datapath. <br><br>  El prop√≥sito principal de un puerto de lectura as√≠ncrono es proporcionar una decodificaci√≥n r√°pida de bits de control de Datapath en un solo ciclo. <br><br><img src="https://habrastorage.org/webt/wc/vk/of/wcvkofv16gm6ar3gkkzimqjh42o.png"><br><br>  <i>Figura 21-27.</i>  <i>Configuraci√≥n de E / S de RAM.</i> <br><br>  Los campos de la palabra RAM de la configuraci√≥n din√°mica se muestran en las siguientes tablas junto con una descripci√≥n del uso de cada campo. <br><div class="scrollable-table"><table><tbody><tr><th>  Registrarse </th><th>  La direccion </th><th>  15 </th><th>  14 </th><th>  13 </th><th>  12 </th><th>  11 </th><th>  10 </th><th>  9 9 </th><th>  8 </th></tr><tr><td>  CFGRAM </td><td>  61h-6Fh <br>  (impar) </td><td>  FUNC [2: 0] </td><td>  FUNC [2: 0] </td><td>  FUNC [2: 0] </td><td>  SRCA </td><td>  SRCB [1: 0] </td><td>  SRCB [1: 0] </td><td>  SHIFT [1: 0] </td><td>  SHIFT [1: 0] </td></tr></tbody></table></div><br><div class="scrollable-table"><table><tbody><tr><th>  Registrarse </th><th>  La direccion </th><th>  7 7 </th><th>  6 6 </th><th>  5 5 </th><th>  4 4 </th><th>  3 </th><th>  2 </th><th>  1 </th><th>  0 0 </th></tr><tr><td>  CFGRAM </td><td>  60h-6Eh <br>  (incluso) </td><td>  A0 WRSRC [1: 0] </td><td>  A0 WRSRC [1: 0] </td><td>  A1 WRSRC [1: 0] </td><td>  A1 WRSRC [1: 0] </td><td>  CFB EN </td><td>  CI SEL </td><td>  SI SEL </td><td>  CMPSEL </td></tr></tbody></table></div>  Tabla 21-18.  Referencia de configuraci√≥n din√°mica. <br><div class="scrollable-table"><table><tbody><tr><th>  El campo </th><th>  Pedacitos </th><th>  Par√°metro </th><th>  Valores </th></tr><tr><td>  FUNC [2: 0] </td><td>  3 </td><td>  Funci√≥n ALU </td><td>  000 PASS <br>  001 INC SRCA <br>  010 DEC SRCA <br>  011 AGREGAR <br>  100 SUB <br>  101 XOR <br>  110 Y <br>  111 OR </td></tr><tr><td>  SRCA </td><td>  1 </td><td>  Fuente de entrada ALU A </td><td>  0 A0 <br>  1 A1 </td></tr><tr><td>  Srcb </td><td>  2 </td><td>  Fuente de entrada ALU B </td><td>  00 D0 <br>  01 D1 <br>  10 A0 <br>  11 A1 </td></tr><tr><td>  SHIFT [1: 0] </td><td>  2 </td><td>  Funci√≥n de cambio </td><td>  Pase 00 <br>  01 desplazamiento a la izquierda <br>  10 desplazamiento a la derecha <br>  Intercambio de 11 mordiscos </td></tr><tr><td>  A0 WR SRC [1: 0] </td><td>  2 </td><td>  Fuente de registro para A0 </td><td>  00 ninguno <br>  01 ALU <br>  10 D0 <br>  11 F0 </td></tr><tr><td>  A1 WR SRC [1: 0] </td><td>  2 </td><td>  Fuente de registro para A1 </td><td>  00 ninguno <br>  01 ALU <br>  10 D1 <br>  11 F1 </td></tr><tr><td>  CFB EN </td><td>  1 </td><td>  CRC Feedback Activator </td><td>  0 Habilitar <br>  1 Desactivar </td></tr><tr><td>  CI SEL </td><td>  1 </td><td>  Seleccione una configuraci√≥n para migrar </td><td>  0 ConfigA <br>  1 ConfigB <sup>a</sup> </td></tr><tr><td>  SI SEL </td><td>  1 </td><td>  Seleccione una configuraci√≥n para el turno </td><td>  0 ConfigA <br>  1 ConfigB <sup>a</sup> </td></tr><tr><td>  CMP SEL </td><td>  1 </td><td>  Elegir una configuraci√≥n para comparar </td><td>  0 ConfigA <br>  1 ConfigB <sup>a</sup> </td></tr></tbody></table></div>  (a. - Para los campos CI, SI y CMP, los campos RAM le permiten seleccionar una de dos opciones predefinidas. Consulte la configuraci√≥n del registro est√°tico). <br><br>  Continuar√° ... </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/438818/">https://habr.com/ru/post/438818/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../438806/index.html">Problemas de traducci√≥n literaria.</a></li>
<li><a href="../438808/index.html">ModelMapper: ida y vuelta</a></li>
<li><a href="../438810/index.html">HTTP / 3: de ra√≠z a punta</a></li>
<li><a href="../438812/index.html">Calidad de c√≥digo de front-end HH</a></li>
<li><a href="../438814/index.html">Una mirada sobria a Helm 2: "Eso es lo que es ..."</a></li>
<li><a href="../438820/index.html">Gesti√≥n del conocimiento: qu√© documentos se necesitan y qu√© arreglar en ellos</a></li>
<li><a href="../438824/index.html">Curso corto de gesti√≥n remota</a></li>
<li><a href="../438826/index.html">Aprender ingl√©s para una entrevista: metodolog√≠a y costos laborales</a></li>
<li><a href="../438828/index.html">Lazarus: escribir un componente para la animaci√≥n de sprites</a></li>
<li><a href="../438832/index.html">C√≥mo no perder el presupuesto para la producci√≥n en serie de casos: 20 ejemplos de la pr√°ctica de la Oficina de Dise√±o de Ingenier√≠a</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>