Timing Analyzer report for grant
Sat Dec 14 23:38:28 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; grant                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 272.18 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.674 ; -183.714           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -144.265                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                           ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.674 ; uart:U2|count_baud[6] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.068      ;
; -2.644 ; uart:U2|count_baud[6] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 4.038      ;
; -2.581 ; uart:U2|count_baud[4] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.975      ;
; -2.560 ; uart:U2|os_count[2]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.480      ;
; -2.560 ; uart:U2|os_count[2]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.480      ;
; -2.560 ; uart:U2|os_count[2]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.480      ;
; -2.557 ; uart:U2|os_count[1]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.477      ;
; -2.557 ; uart:U2|os_count[1]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.477      ;
; -2.557 ; uart:U2|os_count[1]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.477      ;
; -2.551 ; uart:U2|count_baud[4] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.945      ;
; -2.528 ; uart:U2|count_baud[6] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.922      ;
; -2.513 ; adder:U1|i[1]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.433      ;
; -2.505 ; uart:U2|count_baud[3] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.899      ;
; -2.498 ; uart:U2|count_baud[6] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.892      ;
; -2.497 ; uart:U2|count_baud[1] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.891      ;
; -2.484 ; uart:U2|count_baud[6] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.878      ;
; -2.475 ; uart:U2|count_baud[3] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.869      ;
; -2.467 ; uart:U2|count_baud[1] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.861      ;
; -2.443 ; uart:U2|count_baud[7] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.837      ;
; -2.443 ; uart:U2|os_count[3]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.443 ; uart:U2|os_count[3]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.443 ; uart:U2|os_count[3]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.363      ;
; -2.435 ; uart:U2|count_baud[4] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.829      ;
; -2.413 ; uart:U2|count_baud[7] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.807      ;
; -2.409 ; uart:U2|os_count[2]   ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.329      ;
; -2.406 ; uart:U2|os_count[1]   ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.326      ;
; -2.405 ; uart:U2|count_baud[4] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.799      ;
; -2.401 ; adder:U1|i[3]         ; adder:U1|i[1]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.321      ;
; -2.401 ; adder:U1|i[3]         ; adder:U1|i[3]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.321      ;
; -2.401 ; adder:U1|i[3]         ; adder:U1|i[4]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.321      ;
; -2.401 ; adder:U1|i[3]         ; adder:U1|i[2]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.321      ;
; -2.401 ; adder:U1|i[3]         ; adder:U1|i[0]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.321      ;
; -2.398 ; adder:U1|i[2]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.318      ;
; -2.391 ; uart:U2|count_baud[4] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.785      ;
; -2.376 ; uart:U2|os_count[2]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.296      ;
; -2.376 ; uart:U2|os_count[2]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.296      ;
; -2.376 ; uart:U2|os_count[2]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.296      ;
; -2.376 ; uart:U2|os_count[2]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.296      ;
; -2.376 ; uart:U2|os_count[2]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.296      ;
; -2.376 ; uart:U2|os_count[2]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.296      ;
; -2.376 ; uart:U2|os_count[2]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.296      ;
; -2.373 ; uart:U2|os_count[1]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.293      ;
; -2.373 ; uart:U2|os_count[1]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.293      ;
; -2.373 ; uart:U2|os_count[1]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.293      ;
; -2.373 ; uart:U2|os_count[1]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.293      ;
; -2.373 ; uart:U2|os_count[1]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.293      ;
; -2.373 ; uart:U2|os_count[1]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.293      ;
; -2.373 ; uart:U2|os_count[1]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.293      ;
; -2.370 ; uart:U2|rx_state      ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.370 ; uart:U2|rx_state      ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.370 ; uart:U2|rx_state      ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.359 ; uart:U2|count_baud[3] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.753      ;
; -2.351 ; uart:U2|count_baud[1] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.745      ;
; -2.335 ; uart:U2|rx_busy       ; adder:U1|sig_state.S0 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.256      ;
; -2.329 ; uart:U2|count_baud[3] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.723      ;
; -2.321 ; uart:U2|count_baud[1] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.715      ;
; -2.315 ; uart:U2|count_baud[3] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.709      ;
; -2.309 ; uart:U2|count_baud[5] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.703      ;
; -2.307 ; uart:U2|count_baud[1] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.701      ;
; -2.297 ; uart:U2|count_baud[7] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.691      ;
; -2.295 ; uart:U2|count_baud[2] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.689      ;
; -2.282 ; uart:U2|os_count[3]   ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.202      ;
; -2.281 ; uart:U2|os_pulse      ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.575     ; 2.707      ;
; -2.281 ; uart:U2|os_pulse      ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.575     ; 2.707      ;
; -2.281 ; uart:U2|os_pulse      ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.575     ; 2.707      ;
; -2.281 ; uart:U2|os_pulse      ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.575     ; 2.707      ;
; -2.281 ; uart:U2|os_pulse      ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.575     ; 2.707      ;
; -2.281 ; uart:U2|os_pulse      ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.575     ; 2.707      ;
; -2.281 ; uart:U2|os_pulse      ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.575     ; 2.707      ;
; -2.279 ; uart:U2|count_baud[5] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.673      ;
; -2.267 ; uart:U2|count_baud[7] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.661      ;
; -2.267 ; adder:U1|i[2]         ; adder:U1|i[1]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
; -2.267 ; adder:U1|i[2]         ; adder:U1|i[3]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
; -2.267 ; adder:U1|i[2]         ; adder:U1|i[4]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
; -2.267 ; adder:U1|i[2]         ; adder:U1|i[2]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
; -2.267 ; adder:U1|i[2]         ; adder:U1|i[0]         ; clk          ; clk         ; 1.000        ; -0.081     ; 3.187      ;
; -2.265 ; uart:U2|count_baud[2] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.659      ;
; -2.257 ; uart:U2|count_baud[6] ; uart:U2|baud_pulse    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.176      ;
; -2.253 ; uart:U2|count_baud[7] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.393      ; 3.647      ;
; -2.248 ; uart:U2|os_count[0]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.248 ; uart:U2|os_count[0]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.248 ; uart:U2|os_count[0]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.232 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.232 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.229 ; uart:U2|os_count[3]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.149      ;
; -2.229 ; uart:U2|os_count[3]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.149      ;
; -2.229 ; uart:U2|os_count[3]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.149      ;
; -2.229 ; uart:U2|os_count[3]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.149      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                   ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; adder:U1|tmp[0]           ; adder:U1|tmp[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.472 ; uart:U2|count_os[4]       ; uart:U2|count_os[4]       ; clk          ; clk         ; 0.000        ; 0.101      ; 0.785      ;
; 0.483 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.795      ;
; 0.491 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.803      ;
; 0.491 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.803      ;
; 0.491 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.803      ;
; 0.492 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.804      ;
; 0.492 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.804      ;
; 0.492 ; uart:U2|count_baud[8]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.785      ;
; 0.494 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.806      ;
; 0.510 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.513 ; adder:U1|tx_ena           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.805      ;
; 0.518 ; uart:U2|tx_busy           ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.810      ;
; 0.538 ; uart:U2|tx_busy           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.830      ;
; 0.631 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.100      ; 0.943      ;
; 0.642 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; uart:U2|tx_buffer[4]      ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.644 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.937      ;
; 0.675 ; uart:U2|os_count[3]       ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.968      ;
; 0.701 ; adder:U1|tmp[5]           ; adder:U1|tx_data[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.994      ;
; 0.709 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.711 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.712 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.005      ;
; 0.714 ; adder:U1|tx_data[2]       ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.007      ;
; 0.722 ; adder:U1|tmp[1]           ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.015      ;
; 0.725 ; adder:U1|tmp[6]           ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.728 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.041      ;
; 0.740 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.745 ; adder:U1|tx_data[6]       ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.757 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.050      ;
; 0.758 ; uart:U2|count_os[0]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.071      ;
; 0.764 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.771 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.785 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.078      ;
; 0.796 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.807 ; uart:U2|rx_state          ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.100      ;
; 0.809 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.102      ;
; 0.826 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.119      ;
; 0.840 ; adder:U1|sig_state.S2     ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.081      ; 1.133      ;
; 0.847 ; adder:U1|tmp[3]           ; adder:U1|tx_data[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.140      ;
; 0.857 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.150      ;
; 0.892 ; adder:U1|tmp[2]           ; adder:U1|tx_data[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.185      ;
; 0.898 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.191      ;
; 0.933 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.246      ;
; 0.945 ; uart:U2|rx_data[4]        ; adder:U1|secret[4]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.239      ;
; 0.947 ; adder:U1|tmp[7]           ; adder:U1|tx_data[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.951 ; adder:U1|tmp[4]           ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.244      ;
; 0.954 ; uart:U2|count_os[3]       ; uart:U2|count_os[3]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.267      ;
; 0.957 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 0.957 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 0.959 ; adder:U1|sig_state.S2     ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.959 ; adder:U1|sig_state.S2     ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.959 ; adder:U1|sig_state.S2     ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.959 ; adder:U1|sig_state.S2     ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.959 ; adder:U1|sig_state.S2     ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.962 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.969 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.262      ;
; 0.970 ; uart:U2|count_baud[3]     ; uart:U2|count_baud[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.971 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.264      ;
; 0.971 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.264      ;
; 0.978 ; uart:U2|rx_state          ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.271      ;
; 0.978 ; uart:U2|rx_state          ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.271      ;
; 0.983 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; -0.394     ; 0.801      ;
; 0.985 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_data[1]        ; clk          ; clk         ; 0.000        ; -0.394     ; 0.803      ;
; 0.985 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; -0.394     ; 0.803      ;
; 0.985 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_data[5]        ; clk          ; clk         ; 0.000        ; -0.394     ; 0.803      ;
; 0.985 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.278      ;
; 0.987 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; -0.394     ; 0.805      ;
; 0.988 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; -0.394     ; 0.806      ;
; 1.004 ; uart:U2|rx_data[6]        ; adder:U1|secret[6]        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.298      ;
; 1.009 ; adder:U1|tx_data[7]       ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.302      ;
; 1.028 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.321      ;
; 1.032 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.325      ;
; 1.034 ; uart:U2|rx_data[7]        ; adder:U1|tmp[7]           ; clk          ; clk         ; 0.000        ; 0.086      ; 1.332      ;
; 1.034 ; uart:U2|count_baud[0]     ; uart:U2|count_baud[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.327      ;
; 1.041 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.075      ; 1.328      ;
; 1.041 ; uart:U2|rx_data[5]        ; adder:U1|tmp[5]           ; clk          ; clk         ; 0.000        ; 0.086      ; 1.339      ;
; 1.044 ; uart:U2|tx_state          ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.337      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 293.6 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.406 ; -165.730          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -144.265                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.406 ; uart:U2|count_baud[6] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.783      ;
; -2.367 ; uart:U2|count_baud[6] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.744      ;
; -2.322 ; uart:U2|count_baud[4] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.699      ;
; -2.296 ; adder:U1|i[1]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.225      ;
; -2.286 ; uart:U2|os_count[2]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.216      ;
; -2.286 ; uart:U2|os_count[2]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.216      ;
; -2.286 ; uart:U2|os_count[2]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.216      ;
; -2.283 ; uart:U2|count_baud[4] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.660      ;
; -2.283 ; uart:U2|os_count[1]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.213      ;
; -2.283 ; uart:U2|os_count[1]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.213      ;
; -2.283 ; uart:U2|os_count[1]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.213      ;
; -2.281 ; uart:U2|count_baud[6] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.658      ;
; -2.281 ; uart:U2|count_baud[6] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.658      ;
; -2.281 ; uart:U2|count_baud[6] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.658      ;
; -2.246 ; uart:U2|count_baud[3] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.623      ;
; -2.244 ; uart:U2|os_count[3]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.174      ;
; -2.244 ; uart:U2|os_count[3]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.174      ;
; -2.244 ; uart:U2|os_count[3]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.174      ;
; -2.241 ; uart:U2|count_baud[1] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.618      ;
; -2.210 ; adder:U1|i[2]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.139      ;
; -2.207 ; uart:U2|count_baud[3] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.584      ;
; -2.206 ; uart:U2|count_baud[7] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.583      ;
; -2.202 ; uart:U2|count_baud[1] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.579      ;
; -2.197 ; uart:U2|count_baud[4] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.574      ;
; -2.197 ; uart:U2|count_baud[4] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.574      ;
; -2.197 ; uart:U2|count_baud[4] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.574      ;
; -2.177 ; adder:U1|i[3]         ; adder:U1|i[1]         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.106      ;
; -2.177 ; adder:U1|i[3]         ; adder:U1|i[3]         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.106      ;
; -2.177 ; adder:U1|i[3]         ; adder:U1|i[4]         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.106      ;
; -2.177 ; adder:U1|i[3]         ; adder:U1|i[2]         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.106      ;
; -2.177 ; adder:U1|i[3]         ; adder:U1|i[0]         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.106      ;
; -2.167 ; uart:U2|count_baud[7] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.544      ;
; -2.147 ; uart:U2|rx_state      ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.077      ;
; -2.147 ; uart:U2|rx_state      ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.077      ;
; -2.147 ; uart:U2|rx_state      ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.077      ;
; -2.127 ; uart:U2|os_count[2]   ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.057      ;
; -2.124 ; uart:U2|os_count[1]   ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.054      ;
; -2.121 ; uart:U2|count_baud[3] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.498      ;
; -2.121 ; uart:U2|count_baud[3] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.498      ;
; -2.121 ; uart:U2|count_baud[3] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.498      ;
; -2.116 ; uart:U2|os_count[2]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.116 ; uart:U2|os_count[2]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.116 ; uart:U2|os_count[2]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.116 ; uart:U2|os_count[2]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.116 ; uart:U2|os_count[2]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.116 ; uart:U2|os_count[2]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.116 ; uart:U2|os_count[2]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.046      ;
; -2.116 ; uart:U2|count_baud[1] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.493      ;
; -2.116 ; uart:U2|count_baud[1] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.493      ;
; -2.116 ; uart:U2|count_baud[1] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.493      ;
; -2.113 ; uart:U2|os_count[1]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.043      ;
; -2.113 ; uart:U2|os_count[1]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.043      ;
; -2.113 ; uart:U2|os_count[1]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.043      ;
; -2.113 ; uart:U2|os_count[1]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.043      ;
; -2.113 ; uart:U2|os_count[1]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.043      ;
; -2.113 ; uart:U2|os_count[1]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.043      ;
; -2.113 ; uart:U2|os_count[1]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.043      ;
; -2.108 ; uart:U2|os_pulse      ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.539     ; 2.571      ;
; -2.108 ; uart:U2|os_pulse      ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.539     ; 2.571      ;
; -2.108 ; uart:U2|os_pulse      ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.539     ; 2.571      ;
; -2.108 ; uart:U2|os_pulse      ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.539     ; 2.571      ;
; -2.108 ; uart:U2|os_pulse      ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.539     ; 2.571      ;
; -2.108 ; uart:U2|os_pulse      ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.539     ; 2.571      ;
; -2.108 ; uart:U2|os_pulse      ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.539     ; 2.571      ;
; -2.092 ; uart:U2|os_count[3]   ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.090 ; uart:U2|rx_busy       ; adder:U1|sig_state.S0 ; clk          ; clk         ; 1.000        ; -0.071     ; 3.021      ;
; -2.081 ; uart:U2|count_baud[5] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.458      ;
; -2.081 ; uart:U2|count_baud[7] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.458      ;
; -2.081 ; uart:U2|count_baud[7] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.458      ;
; -2.081 ; uart:U2|count_baud[7] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.458      ;
; -2.071 ; uart:U2|count_baud[2] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.448      ;
; -2.057 ; uart:U2|count_baud[6] ; uart:U2|baud_pulse    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.986      ;
; -2.042 ; uart:U2|count_baud[5] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.419      ;
; -2.032 ; uart:U2|count_baud[2] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.375      ; 3.409      ;
; -2.010 ; uart:U2|os_count[0]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.940      ;
; -2.010 ; uart:U2|os_count[0]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.940      ;
; -2.010 ; uart:U2|os_count[0]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.940      ;
; -2.002 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.931      ;
; -2.002 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.931      ;
; -2.002 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.931      ;
; -2.002 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.931      ;
; -2.002 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.931      ;
; -2.002 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.931      ;
; -2.002 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.931      ;
; -1.996 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.925      ;
; -1.996 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.925      ;
; -1.996 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.925      ;
; -1.996 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.925      ;
; -1.996 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.925      ;
; -1.996 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.925      ;
; -1.996 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.073     ; 2.925      ;
; -1.995 ; uart:U2|rx_state      ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.925      ;
; -1.994 ; adder:U1|secret[6]    ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 2.923      ;
; -1.991 ; uart:U2|os_count[3]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; uart:U2|os_count[3]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; uart:U2|os_count[3]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; uart:U2|os_count[3]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; uart:U2|os_count[3]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; uart:U2|os_count[3]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; uart:U2|os_count[3]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.921      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; adder:U1|tmp[0]           ; adder:U1|tmp[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.437 ; uart:U2|count_os[4]       ; uart:U2|count_os[4]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.723      ;
; 0.453 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.739      ;
; 0.457 ; uart:U2|count_baud[8]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.459 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.745      ;
; 0.459 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.745      ;
; 0.459 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.745      ;
; 0.460 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.746      ;
; 0.460 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.746      ;
; 0.462 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.748      ;
; 0.472 ; adder:U1|tx_ena           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.476 ; uart:U2|tx_busy           ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.743      ;
; 0.502 ; uart:U2|tx_busy           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.769      ;
; 0.588 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.874      ;
; 0.599 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.600 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; uart:U2|tx_buffer[4]      ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.601 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.602 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.627 ; adder:U1|tmp[5]           ; adder:U1|tx_data[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.894      ;
; 0.633 ; uart:U2|os_count[3]       ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.900      ;
; 0.643 ; adder:U1|tmp[1]           ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.910      ;
; 0.646 ; adder:U1|tmp[6]           ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.662 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.929      ;
; 0.665 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.932      ;
; 0.666 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.933      ;
; 0.672 ; adder:U1|tx_data[2]       ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.939      ;
; 0.680 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.966      ;
; 0.689 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; adder:U1|tx_data[6]       ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.701 ; uart:U2|count_os[0]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.987      ;
; 0.706 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.710 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.715 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.730 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.998      ;
; 0.743 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.011      ;
; 0.754 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.021      ;
; 0.754 ; uart:U2|rx_state          ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.021      ;
; 0.768 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.035      ;
; 0.779 ; adder:U1|sig_state.S2     ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.073      ; 1.047      ;
; 0.784 ; adder:U1|tmp[3]           ; adder:U1|tx_data[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.051      ;
; 0.790 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.057      ;
; 0.810 ; adder:U1|tmp[2]           ; adder:U1|tx_data[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.077      ;
; 0.830 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.098      ;
; 0.860 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.146      ;
; 0.865 ; uart:U2|rx_state          ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.865 ; uart:U2|rx_state          ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.867 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.868 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.868 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.870 ; uart:U2|count_baud[3]     ; uart:U2|count_baud[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.871 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.138      ;
; 0.871 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.138      ;
; 0.874 ; adder:U1|tmp[7]           ; adder:U1|tx_data[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.141      ;
; 0.874 ; adder:U1|tmp[4]           ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.141      ;
; 0.875 ; uart:U2|rx_data[4]        ; adder:U1|secret[4]        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.144      ;
; 0.875 ; uart:U2|count_os[3]       ; uart:U2|count_os[3]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.161      ;
; 0.877 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.894 ; uart:U2|rx_data[6]        ; adder:U1|secret[6]        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.163      ;
; 0.900 ; adder:U1|tx_data[7]       ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.167      ;
; 0.901 ; adder:U1|sig_state.S2     ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.169      ;
; 0.901 ; adder:U1|sig_state.S2     ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.169      ;
; 0.901 ; adder:U1|sig_state.S2     ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.169      ;
; 0.901 ; adder:U1|sig_state.S2     ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.169      ;
; 0.901 ; adder:U1|sig_state.S2     ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.169      ;
; 0.909 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.176      ;
; 0.914 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.181      ;
; 0.917 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.185      ;
; 0.919 ; uart:U2|count_baud[0]     ; uart:U2|count_baud[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.186      ;
; 0.922 ; uart:U2|rx_data[7]        ; adder:U1|tmp[7]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.192      ;
; 0.923 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.188      ;
; 0.924 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; -0.376     ; 0.743      ;
; 0.926 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_data[1]        ; clk          ; clk         ; 0.000        ; -0.376     ; 0.745      ;
; 0.926 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; -0.376     ; 0.745      ;
; 0.926 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_data[5]        ; clk          ; clk         ; 0.000        ; -0.376     ; 0.745      ;
; 0.928 ; uart:U2|rx_data[5]        ; adder:U1|tmp[5]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.198      ;
; 0.928 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; -0.376     ; 0.747      ;
; 0.929 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; -0.376     ; 0.748      ;
; 0.931 ; uart:U2|rx_data[1]        ; adder:U1|tmp[1]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.201      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.578 ; -25.752           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -104.504                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.578 ; uart:U2|count_baud[6] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.720      ;
; -0.537 ; adder:U1|i[1]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.487      ;
; -0.535 ; uart:U2|count_baud[4] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.677      ;
; -0.520 ; uart:U2|count_baud[6] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.662      ;
; -0.510 ; uart:U2|count_baud[6] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.652      ;
; -0.509 ; uart:U2|os_count[3]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart:U2|os_count[3]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.509 ; uart:U2|os_count[3]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.460      ;
; -0.496 ; uart:U2|os_count[2]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.447      ;
; -0.496 ; uart:U2|os_count[2]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.447      ;
; -0.496 ; uart:U2|os_count[2]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.447      ;
; -0.494 ; uart:U2|count_baud[1] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.636      ;
; -0.494 ; uart:U2|os_count[1]   ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.494 ; uart:U2|os_count[1]   ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.494 ; uart:U2|os_count[1]   ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.493 ; uart:U2|count_baud[3] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.635      ;
; -0.481 ; adder:U1|i[3]         ; adder:U1|i[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.431      ;
; -0.481 ; adder:U1|i[3]         ; adder:U1|i[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.431      ;
; -0.481 ; adder:U1|i[3]         ; adder:U1|i[4]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.431      ;
; -0.481 ; adder:U1|i[3]         ; adder:U1|i[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.431      ;
; -0.481 ; adder:U1|i[3]         ; adder:U1|i[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.431      ;
; -0.479 ; uart:U2|count_baud[7] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.621      ;
; -0.475 ; adder:U1|i[2]         ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.425      ;
; -0.472 ; uart:U2|count_baud[4] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.614      ;
; -0.467 ; uart:U2|count_baud[4] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.609      ;
; -0.455 ; uart:U2|os_count[3]   ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.406      ;
; -0.452 ; uart:U2|count_baud[6] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.594      ;
; -0.443 ; uart:U2|count_baud[3] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.585      ;
; -0.442 ; uart:U2|os_count[2]   ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.393      ;
; -0.440 ; uart:U2|os_count[1]   ; uart:U2|rx_count[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.391      ;
; -0.439 ; uart:U2|count_baud[1] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.581      ;
; -0.437 ; uart:U2|count_baud[6] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.579      ;
; -0.431 ; uart:U2|os_count[2]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.382      ;
; -0.431 ; uart:U2|os_count[2]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.382      ;
; -0.431 ; uart:U2|os_count[2]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.382      ;
; -0.431 ; uart:U2|os_count[2]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.382      ;
; -0.431 ; uart:U2|os_count[2]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.382      ;
; -0.431 ; uart:U2|os_count[2]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.382      ;
; -0.431 ; uart:U2|os_count[2]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.382      ;
; -0.429 ; uart:U2|os_count[1]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.380      ;
; -0.429 ; uart:U2|os_count[1]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.380      ;
; -0.429 ; uart:U2|os_count[1]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.380      ;
; -0.429 ; uart:U2|os_count[1]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.380      ;
; -0.429 ; uart:U2|os_count[1]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.380      ;
; -0.429 ; uart:U2|os_count[1]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.380      ;
; -0.429 ; uart:U2|os_count[1]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.380      ;
; -0.426 ; uart:U2|count_baud[1] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.568      ;
; -0.425 ; uart:U2|count_baud[3] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.567      ;
; -0.421 ; uart:U2|count_baud[5] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.563      ;
; -0.415 ; uart:U2|count_baud[7] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.557      ;
; -0.415 ; adder:U1|i[2]         ; adder:U1|i[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; adder:U1|i[2]         ; adder:U1|i[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; adder:U1|i[2]         ; adder:U1|i[4]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; adder:U1|i[2]         ; adder:U1|i[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.365      ;
; -0.415 ; adder:U1|i[2]         ; adder:U1|i[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.365      ;
; -0.411 ; uart:U2|count_baud[7] ; uart:U2|count_os[2]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.553      ;
; -0.407 ; uart:U2|count_baud[2] ; uart:U2|count_os[4]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.549      ;
; -0.406 ; uart:U2|os_pulse      ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.158      ;
; -0.406 ; uart:U2|os_pulse      ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.158      ;
; -0.406 ; uart:U2|os_pulse      ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.158      ;
; -0.406 ; uart:U2|os_pulse      ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.158      ;
; -0.406 ; uart:U2|os_pulse      ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.158      ;
; -0.406 ; uart:U2|os_pulse      ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.158      ;
; -0.406 ; uart:U2|os_pulse      ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.235     ; 1.158      ;
; -0.404 ; uart:U2|count_baud[4] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.546      ;
; -0.402 ; adder:U1|secret[6]    ; adder:U1|tmp[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.352      ;
; -0.397 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.348      ;
; -0.396 ; uart:U2|rx_busy       ; adder:U1|sig_state.S0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.347      ;
; -0.394 ; uart:U2|count_baud[4] ; uart:U2|count_os[0]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.536      ;
; -0.390 ; uart:U2|rx_state      ; uart:U2|rx_count[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; uart:U2|rx_state      ; uart:U2|rx_count[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; uart:U2|rx_state      ; uart:U2|rx_count[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.385 ; uart:U2|os_count[2]   ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.528      ;
; -0.383 ; uart:U2|os_count[1]   ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.526      ;
; -0.375 ; uart:U2|count_baud[3] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.517      ;
; -0.371 ; uart:U2|count_baud[1] ; uart:U2|count_os[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.513      ;
; -0.360 ; uart:U2|os_pulse      ; uart:U2|rx_data[0]    ; clk          ; clk         ; 1.000        ; -0.043     ; 1.304      ;
; -0.357 ; uart:U2|count_baud[5] ; uart:U2|count_os[3]   ; clk          ; clk         ; 1.000        ; 0.155      ; 1.499      ;
; -0.355 ; uart:U2|os_count[3]   ; uart:U2|rx_data[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.306      ;
; -0.355 ; uart:U2|os_count[3]   ; uart:U2|rx_data[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.306      ;
; -0.355 ; uart:U2|os_count[3]   ; uart:U2|rx_data[3]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.306      ;
; -0.355 ; uart:U2|os_count[3]   ; uart:U2|rx_data[4]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.306      ;
; -0.355 ; uart:U2|os_count[3]   ; uart:U2|rx_data[5]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.306      ;
; -0.355 ; uart:U2|os_count[3]   ; uart:U2|rx_data[6]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.306      ;
; -0.355 ; uart:U2|os_count[3]   ; uart:U2|rx_data[7]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.306      ;
; -0.354 ; uart:U2|rx_busy       ; adder:U1|i[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.305      ;
; -0.354 ; uart:U2|rx_busy       ; adder:U1|i[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.305      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; adder:U1|tmp[0]           ; adder:U1|tmp[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.315      ;
; 0.186 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.318      ;
; 0.189 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.318      ;
; 0.190 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.319      ;
; 0.190 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.319      ;
; 0.190 ; uart:U2|count_os[4]       ; uart:U2|count_os[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.318      ;
; 0.191 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.320      ;
; 0.192 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.321      ;
; 0.194 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; uart:U2|count_baud[8]     ; uart:U2|count_baud[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.209 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.211 ; uart:U2|tx_busy           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.211 ; adder:U1|tx_ena           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.212 ; uart:U2|tx_busy           ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.249 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.378      ;
; 0.253 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; uart:U2|tx_buffer[4]      ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.266 ; adder:U1|tmp[5]           ; adder:U1|tx_data[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.271 ; adder:U1|tmp[1]           ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; uart:U2|os_count[3]       ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; adder:U1|tmp[6]           ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.278 ; adder:U1|tx_data[2]       ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.285 ; adder:U1|tx_data[6]       ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.286 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.407      ;
; 0.288 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.290 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.291 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.411      ;
; 0.293 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.421      ;
; 0.294 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.306 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; uart:U2|count_os[0]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.436      ;
; 0.308 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.316 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.322 ; adder:U1|tmp[3]           ; adder:U1|tx_data[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
; 0.329 ; uart:U2|rx_state          ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.450      ;
; 0.331 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.335 ; adder:U1|tmp[2]           ; adder:U1|tx_data[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.344 ; adder:U1|sig_state.S2     ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.037      ; 0.465      ;
; 0.350 ; adder:U1|tmp[7]           ; adder:U1|tx_data[7]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.350 ; adder:U1|tmp[4]           ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.351 ; uart:U2|rx_data[4]        ; adder:U1|secret[4]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.360 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.488      ;
; 0.369 ; uart:U2|count_os[3]       ; uart:U2|count_os[3]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.497      ;
; 0.369 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.370 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.370 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.490      ;
; 0.373 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; uart:U2|count_baud[7]     ; uart:U2|count_baud[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.375 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.375 ; uart:U2|count_baud[3]     ; uart:U2|count_baud[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.375 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.380 ; adder:U1|sig_state.S2     ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.380 ; adder:U1|sig_state.S2     ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.380 ; adder:U1|sig_state.S2     ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.380 ; adder:U1|sig_state.S2     ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.380 ; adder:U1|sig_state.S2     ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.383 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.388 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.317      ;
; 0.389 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_data[1]        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.318      ;
; 0.389 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.318      ;
; 0.389 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_data[5]        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.318      ;
; 0.389 ; adder:U1|tx_data[7]       ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.510      ;
; 0.391 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.320      ;
; 0.391 ; uart:U2|rx_state          ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.512      ;
; 0.391 ; uart:U2|rx_state          ; uart:U2|rx_count[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.512      ;
; 0.392 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; -0.155     ; 0.321      ;
; 0.399 ; uart:U2|count_baud[0]     ; uart:U2|count_baud[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.519      ;
; 0.399 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.520      ;
; 0.401 ; uart:U2|rx_data[6]        ; adder:U1|secret[6]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.522      ;
; 0.402 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.523      ;
; 0.410 ; adder:U1|tx_data[0]       ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.531      ;
; 0.413 ; uart:U2|rx_data[7]        ; adder:U1|tmp[7]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.534      ;
; 0.417 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.537      ;
; 0.421 ; uart:U2|rx_data[5]        ; adder:U1|tmp[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.542      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.310 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.674   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.674   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -183.714 ; 0.0   ; 0.0      ; 0.0     ; -144.265            ;
;  clk             ; -183.714 ; 0.000 ; N/A      ; N/A     ; -144.265            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1122     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1122     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 72    ; 72   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Dec 14 23:38:26 2019
Info: Command: quartus_sta grant -c grant
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'grant.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.674
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.674            -183.714 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -144.265 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.406            -165.730 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -144.265 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.578
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.578             -25.752 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -104.504 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.310 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4752 megabytes
    Info: Processing ended: Sat Dec 14 23:38:28 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


