# 计算机组成原理 第十五章作业

1. 某计算机字长 16 位，采⽤ 16 位定长指令字结构，部分数据通路结构如图所⽰。图中所有控制信号为1时表⽰有效、 为 0 时表示无效，例如控制信号 MDRinE 为 1 表⽰允许数据从 DB 打⼊ MDR，MDRin 为 1 表⽰允许数据从总线打⼊ MDR。假设 MAR 的输出⼀直处于使能状态。加法指令“ADD(R1), R0”的功能为 (R0) + ((R1)) ->(R1)，即将 R0 中的数据与 R1 的内容所指主存单元的数据相加，并将结果送⼊ R1 的内容所指主存单元中保存。表 1 给出了上述指 令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表 1 描述⽅式⽤表格列出指令执⾏阶段每个 节拍的功能和有效控制信号。

   ![image-20250513124129518](C:\Users\LEGION\AppData\Roaming\Typora\typora-user-images\image-20250513124129518.png)

   执⾏周期需要执⾏的指令为 ADD(R1), R0，包含三⼤部分：取操作数，执⾏，写回，其所需的指令如下：

   | 时钟 | 功能         | 有效控制信号     |
   | ---- | ------------ | ---------------- |
   | C5   | MAR<-(R1)    | R1out, MARin     |
   | C6   | MDR<-M(MAR)  | MemR, MDRinE     |
   | C7   | A<-MDR       | MDRout, Ain      |
   | C8   | AC<-(A)+(R0) | Add, R0out, ACin |
   | C9   | MDR<-AC      | ACout, MDRin     |
   | C10  | M(MAR)<-MDR  | MDRoutE, Memw    |

2. CPU结构如下图所⽰，其中有⼀个累加寄存器 AC、⼀个状态条件寄存器和其他 4 个寄存器，各部件之间的连线表 ⽰数据通路，箭头表⽰信息传送⽅向。

   ![image-20250513124312065](C:\Users\LEGION\AppData\Roaming\Typora\typora-user-images\image-20250513124312065.png)

   1. 标明 4 个寄存器的名称

      a 为 MBR，c 为 MAR，b 为 IR，d 为 PC

   2. 简述指令从主存取出送到 CPU 的数据通路。 

      1.  MAR <- PC
      2. MBR <- Memory
      3. IR <- MBR
      4. PC+1

   3. 简述数据在CPU和主存之间进行存取访问的数据通路。

      取数据的步骤如下：

      1. MAR <- IR 地址码部分
      2. MBR <- Memory
      3. AC <- MBR

      存数据的步骤如下：

      1. MAR <- IR 地址码部分
      2. MBR <- AC
      3. Memory <- MBR

      