<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:31.2231</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0043131</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.10.13</openDate><openNumber>10-2025-0145834</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 제1 절연층; 및 상기 제1 절연층 상에 배치된 제2 절연층을 포함하고, 상기 제2 절연층은 제2-1 절연층, 상기 제2-1 절연층과 상기 제1 절연층 사이에 배치된 제2-2 절연층을 포함하고, 상기 제2-1 절연층과 상기 제2-2 절연층은 각각 제1 관통홀 및 제2 관통홀을 포함하고, 상기 제1 관통홀 및 제2 관통홀은 적층 방향으로 중첩되고, 상기 제1 관통홀의 폭은 상기 제2 관통홀의 폭보다 작은 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층; 및상기 제1 절연층 상에 배치된 제2 절연층을 포함하고,상기 제2 절연층은 제2-1 절연층, 상기 제2-1 절연층과 상기 제1 절연층 사이에 배치된 제2-2 절연층을 포함하고,상기 제2-1 절연층과 상기 제2-2 절연층은 각각 제1 관통홀 및 제2 관통홀을 포함하고,상기 제1 관통홀 및 제2 관통홀은 적층 방향으로 중첩되고,상기 제1 관통홀의 폭은 상기 제2 관통홀의 폭보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 절연층은 상기 제1 관통홀 및 상기 제2 관통홀 외측의 에지부;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제2 절연층은 상기 제1 관통홀과 상기 적층 방향으로 어긋난 인입부;을 포함하고,상기 인입부는 상기 제2-1 절연층과 적층 방향으로 적어도 일부 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 절연층에 배치된 제1 회로 패턴층;상기 제2 절연층에 배치되는 제2 회로 패턴층;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 인입부는 상기 제2 회로 패턴층과 적층 방향으로 적어도 일부 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 인입부는 적층 방향의 수직 방향으로 거리가 100um 내지 200um인 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서,상기 제1 회로 패턴층은 적어도 일부가 상기 제2 관통홀에 의해 노출되는 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 에지부는 상기 제2-1 절연층에서 상기 제1 관통홀의 중심으로부터 거리가 상기 제2-2 절연층에서 상기 제2 관통홀의 중심으로부터 거리보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 에지부는 상기 제2-1 절연층에서 상기 제1 관통홀의 중심으로부터 거리가 적층 방향을 따라 증가하는 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 에지부는 상기 제2-2 절연층에서 상기 제2 관통홀의 중심으로부터 거리가 적층 방향을 따라 감소하는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제2 관통홀의 측면은 곡면을 갖는 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제3항에 있어서,상기 제2 절연층은 내부에 배치되는 더미층;을 포함하고,상기 더미층은 상기 인입부에 의해 노출되는 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 더미층은 상기 제2 관통홀의 외측에 위치하는 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제4항에 있어서,상기 제1 절연층 및 상기 제1 회로 패턴층은 동박 적층판인 회로 기판.</claim></claimInfo><claimInfo><claim>15. 회로 기판;상기 회로 기판과 연결되는 반도체 소자; 및상기 반도체 소자와 상기 회로 기판을 연결하는 접속부;를 포함하고,상기 회로 기판은,제1 절연층; 및상기 제1 절연층 상에 배치된 제2 절연층을 포함하고,상기 제2 절연층은 제2-1 절연층, 상기 제2-1 절연층과 상기 제1 절연층 사이에 배치된 제2-2 절연층을 포함하고,상기 제2-1 절연층과 상기 제2-2 절연층은 각각 제1 관통홀 및 제2 관통홀을 포함하고,상기 제1 관통홀 및 제2 관통홀은 적층 방향으로 중첩되고,상기 제1 관통홀의 폭은 상기 제2 관통홀의 폭보다 작은 패키지 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SON, Yong Ho</engName><name>손용호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, Soo Min</engName><name>이수민</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>HAN, Jung Eun</engName><name>한정은</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.29</receiptDate><receiptNumber>1-1-2024-0353467-19</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240043131.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93522e59d419c828ebb188cd9ea1095751660c98de84ce6fef5f07d3abb9c86702e95a2884b25badb07d1c3690d24e8b0e9ad3290850daae2b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff65f6b5fe7a7ae0584f674ea4203383a160b5884dce67d5fe9b613429a3f4f3af4fa33a9a99632d28fda385637c1ed831737392b812fb85d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>