# Projeto de Arquitetura de Computadores - UFPR

Este projeto foi desenvolvido como parte do curso de Arquitetura de Computadores na Universidade Federal do Paraná (UFPR). Nele, implementamos um processador pipeline baseado na arquitetura Simple RISC.

## Visão Geral

O objetivo deste projeto é simular o funcionamento de um processador pipeline com instruções RISC. O processador foi modelado e testado em um simulador de circuitos digitais.

## Requisitos

Para visualizar e simular o processador, é necessário instalar o software **Digital**, um simulador de circuitos digitais.

### Instalação do Digital

Você pode instalar o Digital através do link abaixo:

- [Instalação do Digital](https://github.com/hneemann/Digital)

## Como Usar

1. Clone este repositório em sua máquina local:
   ```bash
   git clone https://github.com/tzilio/SimpleRisc-Pipelined.git
   ```

2. Abra o arquivo do projeto no **Digital**.

3. Execute a simulação para visualizar o funcionamento do processador pipeline.

## Contribuições

Sinta-se à vontade para abrir issues ou enviar pull requests se tiver sugestões ou melhorias para o projeto.

## Licença

Este projeto está licenciado sob a licença MIT. Veja o arquivo `LICENSE` para mais detalhes.
