Group,Bump/Pin Name,Customer Name,Ball ID,Bump center_x,Bump center_y,Ball center_x,Ball center_y,IO_tile_pin,IO_tile_pin_x,IO_tile_pin_y,IO_tile_pin_z,EFPGA_PIN,Fullchip_NAME,MODE_GBOX_CC,MODE_BP_DIR_A_TX,MODE_BP_SDR_A_TX,MODE_BP_DDR_A_TX,MODE_RATE_3_A_TX,MODE_RATE_4_A_TX,MODE_RATE_5_A_TX,MODE_RATE_6_A_TX,MODE_RATE_7_A_TX,MODE_RATE_8_A_TX,MODE_RATE_9_A_TX,MODE_RATE_10_A_TX,MODE_BP_DIR_B_TX,MODE_BP_SDR_B_TX,MODE_BP_DDR_B_TX,MODE_RATE_3_B_TX,MODE_RATE_4_B_TX,MODE_RATE_5_B_TX,MODE_BP_DIR_A_RX,MODE_BP_SDR_A_RX,MODE_BP_DDR_A_RX,MODE_RATE_3_A_RX,MODE_RATE_4_A_RX,MODE_RATE_5_A_RX,MODE_RATE_6_A_RX,MODE_RATE_7_A_RX,MODE_RATE_8_A_RX,MODE_RATE_9_A_RX,MODE_RATE_10_A_RX,MODE_BP_DIR_B_RX,MODE_BP_SDR_B_RX,MODE_BP_DDR_B_RX,MODE_RATE_3_B_RX,MODE_RATE_4_B_RX,MODE_RATE_5_B_RX,MODE_MIPI,MODE_GPIO,MODE_UART0,MODE_UART1,MODE_I2C,MODE_SPI0,MODE_PWM,MODE_DDR,MODE_USB,MODE_ETH,Ref clock,BANK,ALT Function,Debug Mode,Scan Mode,Mbist Mode,Type,Direction,Voltage,Power Pad,Discription,Voltage2,Remark,Identifier,Customer Internal Name,Main Function,IS_FPGA_GPIO
GPIO,GPIO_A_0,BOOT_CONFIG_DONE_GPIO_0,D5,6150.0,5967.8,21000.0,21000.0,FPGA_2_8_63,2.0,8.0,63.0,F2A_8240,fpga_pad_i[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_O,SoC GPIO[0],Y
GPIO,GPIO_A_1,BOOT_CONFIG_ERROR_GPIO_1,C3,6280.0,5967.8,22000.0,21000.0,FPGA_2_8_62,2.0,8.0,62.0,F2A_8241,fpga_pad_i[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_O,SoC GPIO[1],Y
GPIO,GPIO_A_2,BOOT_UART_TX_GPIO_2,D6,5825.0,5855.2,23000.0,21000.0,FPGA_2_8_61,2.0,8.0,61.0,F2A_8242,fpga_pad_i[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_O,SoC GPIO[2],Y
GPIO,GPIO_A_3,BOOT_UART_RX_GPIO_3,C5,5955.0,5855.2,24000.0,21000.0,FPGA_2_8_60,2.0,8.0,60.0,F2A_8243,fpga_pad_i[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_O,SoC GPIO[3],Y
GPIO,GPIO_A_4,BOOT_SPI_CS_GPIO_4,C4,6085.0,5855.2,25000.0,21000.0,FPGA_2_8_59,2.0,8.0,59.0,F2A_8244,fpga_pad_i[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_O,SoC GPIO[4],Y
GPIO,GPIO_A_5,BOOT_SPI_MOSI_DQ0_GPIO_5,C7,6215.0,5855.2,26000.0,21000.0,FPGA_2_8_58,2.0,8.0,58.0,F2A_8245,fpga_pad_i[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_O,SoC GPIO[5],Y
GPIO,GPIO_A_6,BOOT_SPI_MISO_DQ1_GPIO_6,D8,6345.0,5855.2,27000.0,21000.0,FPGA_2_8_57,2.0,8.0,57.0,F2A_8246,fpga_pad_i[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_O,SoC GPIO[6],Y
GPIO,GPIO_A_7,BOOT_SPI_DQ2_GPIO_7,C6,5760.0,5742.6,18000.0,22000.0,FPGA_2_8_56,2.0,8.0,56.0,F2A_8247,fpga_pad_i[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_O,SoC GPIO[7],Y
GPIO,GPIO_B_0,SOC_UART0_TX_8,F4,6345.0,5630.0,27000.0,22000.0,FPGA_2_8_55,2.0,8.0,55.0,F2A_8248,fpga_pad_i[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_GPIO8_O,UART0_TX,Y
GPIO,GPIO_B_1,SOC_UART0_RX_9,F5,5760.0,5517.4,18000.0,23000.0,FPGA_2_8_54,2.0,8.0,54.0,F2A_8249,fpga_pad_i[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_GPIO9_O,UART0_RX,Y
GPIO,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890.0,5517.4,19000.0,23000.0,FPGA_2_8_53,2.0,8.0,53.0,F2A_8250,fpga_pad_i[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO10_O,SoC GPIO[8],Y
GPIO,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020.0,5517.4,20000.0,23000.0,FPGA_2_8_52,2.0,8.0,52.0,F2A_8251,fpga_pad_i[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO11_O,SoC GPIO[9],Y
GPIO,GPIO_B_4,SOC_SPI_CS_12,E5,6150.0,5517.4,21000.0,23000.0,FPGA_2_8_51,2.0,8.0,51.0,F2A_8252,fpga_pad_i[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_GPIO12_O,SPI_CS,Y
GPIO,GPIO_B_5,SOC_GPIO10_13,E4,6280.0,5517.4,22000.0,23000.0,FPGA_2_8_50,2.0,8.0,50.0,F2A_8253,fpga_pad_i[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO13_O,SoC GPIO[10],Y
GPIO,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825.0,5404.8,23000.0,23000.0,FPGA_2_8_49,2.0,8.0,49.0,F2A_8254,fpga_pad_i[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_GPIO14_O,SPI_MOSI (DQ0),Y
GPIO,GPIO_B_7,SOC_SPI_MISO_15,F3,5955.0,5404.8,24000.0,23000.0,FPGA_2_8_48,2.0,8.0,48.0,F2A_8255,fpga_pad_i[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_GPIO15_O,SPI_MISO (DQ1),Y
GPIO,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085.0,5404.8,25000.0,23000.0,FPGA_3_8_71,3.0,8.0,71.0,F2A_8088,fpga_pad_i[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_O,SPI_DQ2,Y
GPIO,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215.0,5404.8,26000.0,23000.0,FPGA_3_8_70,3.0,8.0,70.0,F2A_8089,fpga_pad_i[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_O,SPI_DQ3,Y
GPIO,GPIO_B_10,SOC_GPIO11_18,F6,6345.0,5404.8,27000.0,23000.0,FPGA_3_8_69,3.0,8.0,69.0,F2A_8090,fpga_pad_i[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_O,SoC GPIO[11],Y
GPIO,GPIO_B_11,SOC_I2C_SDA_19,F7,5760.0,5292.2,18000.0,24000.0,FPGA_3_8_68,3.0,8.0,68.0,F2A_8091,fpga_pad_i[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_O,I2C_SDA,Y
GPIO,GPIO_B_12,SOC_GPIO12_20,F8,5890.0,5292.2,19000.0,24000.0,FPGA_3_8_67,3.0,8.0,67.0,F2A_8092,fpga_pad_i[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_O,SoC GPIO[12] (SW0),Y
GPIO,GPIO_B_13,SOC_GPIO13_21,D2,6020.0,5292.2,20000.0,24000.0,FPGA_3_8_66,3.0,8.0,66.0,F2A_8093,fpga_pad_i[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_O,SoC GPIO[13] (SW1),Y
GPIO,GPIO_B_14,SOC_GPIO14_22,G8,6150.0,5292.2,21000.0,24000.0,FPGA_3_8_65,3.0,8.0,65.0,F2A_8094,fpga_pad_i[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_O,SoC GPIO[14] (SW2),Y
GPIO,GPIO_B_15,SOC_GPIO15_23,E8,6280.0,5292.2,22000.0,24000.0,FPGA_3_8_64,3.0,8.0,64.0,F2A_8095,fpga_pad_i[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_O,SoC GPIO[15] (SW3),Y
GPIO,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825.0,5179.6,23000.0,24000.0,FPGA_3_8_63,3.0,8.0,63.0,F2A_8096,fpga_pad_i[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO24_O,SoC GPIO[16],Y
GPIO,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955.0,5179.6,24000.0,24000.0,FPGA_3_8_62,3.0,8.0,62.0,F2A_8097,fpga_pad_i[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO25_O,SoC GPIO[17],Y
GPIO,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085.0,5179.6,25000.0,24000.0,FPGA_3_8_61,3.0,8.0,61.0,F2A_8098,fpga_pad_i[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO26_O,SoC GPIO[18],Y
GPIO,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215.0,5179.6,26000.0,24000.0,FPGA_3_8_60,3.0,8.0,60.0,F2A_8099,fpga_pad_i[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO27_O,SoC GPIO[19],Y
GPIO,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345.0,5179.6,27000.0,24000.0,FPGA_3_8_59,3.0,8.0,59.0,F2A_8100,fpga_pad_i[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO28_O,SoC GPIO[20],Y
GPIO,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760.0,5067.0,18000.0,25000.0,FPGA_3_8_58,3.0,8.0,58.0,F2A_8101,fpga_pad_i[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO29_O,SoC GPIO[21],Y
GPIO,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890.0,5067.0,19000.0,25000.0,FPGA_3_8_57,3.0,8.0,57.0,F2A_8102,fpga_pad_i[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO30_O,SoC GPIO[22],Y
GPIO,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020.0,5067.0,20000.0,25000.0,FPGA_3_8_56,3.0,8.0,56.0,F2A_8103,fpga_pad_i[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO31_O,SoC GPIO[23],Y
GPIO,GPIO_C_8,SOC_GPIO24_32,H1,6150.0,5067.0,21000.0,25000.0,FPGA_3_8_55,3.0,8.0,55.0,F2A_8104,fpga_pad_i[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO32_O,SoC GPIO[24],Y
GPIO,GPIO_C_9,SOC_GPIO25_33,H5,6280.0,5067.0,22000.0,25000.0,FPGA_3_8_54,3.0,8.0,54.0,F2A_8105,fpga_pad_i[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO33_O,SoC GPIO[25] ,Y
GPIO,GPIO_C_10,SOC_GPIO26_34,G6,5825.0,4954.4,23000.0,25000.0,FPGA_3_8_53,3.0,8.0,53.0,F2A_8106,fpga_pad_i[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO34_O,SoC GPIO[26],Y
GPIO,GPIO_C_11,SOC_GPIO27_35,J8,5955.0,4954.4,24000.0,25000.0,FPGA_3_8_52,3.0,8.0,52.0,F2A_8107,fpga_pad_i[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO35_O,SoC GPIO[27],Y
GPIO,GPIO_C_12,SOC_GPIO28_36,F2,6085.0,4954.4,25000.0,25000.0,FPGA_3_8_51,3.0,8.0,51.0,F2A_8108,fpga_pad_i[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO36_O,SoC GPIO[28],Y
GPIO,GPIO_C_13,SOC_GPIO29_37,G5,6215.0,4954.4,26000.0,25000.0,FPGA_3_8_50,3.0,8.0,50.0,F2A_8109,fpga_pad_i[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO37_O,SoC GPIO[29],Y
GPIO,GPIO_C_14,SOC_GPIO30_38,F1,6345.0,4954.4,27000.0,25000.0,FPGA_3_8_49,3.0,8.0,49.0,F2A_8110,fpga_pad_i[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO38_O,SoC GPIO[30],Y
GPIO,GPIO_C_15,SOC_GPIO31_39,H2,5760.0,4841.8,18000.0,26000.0,FPGA_3_8_48,3.0,8.0,48.0,F2A_8111,fpga_pad_i[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO39_O,SoC GPIO[31],Y
GPIO,GPIO_A_0,BOOT_CONFIG_DONE_GPIO_0,D5,6150.0,5967.8,21000.0,21000.0,FPGA_5_8_23,5.0,8.0,23.0,A2F_8576,fpga_pad_c[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_I,SoC GPIO[0],Y
GPIO,GPIO_A_1,BOOT_CONFIG_ERROR_GPIO_1,C3,6280.0,5967.8,22000.0,21000.0,FPGA_5_8_22,5.0,8.0,22.0,A2F_8577,fpga_pad_c[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_I,SoC GPIO[1],Y
GPIO,GPIO_A_2,BOOT_UART_TX_GPIO_2,D6,5825.0,5855.2,23000.0,21000.0,FPGA_5_8_21,5.0,8.0,21.0,A2F_8578,fpga_pad_c[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_I,SoC GPIO[2],Y
GPIO,GPIO_A_3,BOOT_UART_RX_GPIO_3,C5,5955.0,5855.2,24000.0,21000.0,FPGA_5_8_20,5.0,8.0,20.0,A2F_8579,fpga_pad_c[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_I,SoC GPIO[3],Y
GPIO,GPIO_A_4,BOOT_SPI_CS_GPIO_4,C4,6085.0,5855.2,25000.0,21000.0,FPGA_5_8_19,5.0,8.0,19.0,A2F_8496,fpga_pad_c[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_I,SoC GPIO[4],Y
GPIO,GPIO_A_5,BOOT_SPI_MOSI_DQ0_GPIO_5,C7,6215.0,5855.2,26000.0,21000.0,FPGA_5_8_18,5.0,8.0,18.0,A2F_8497,fpga_pad_c[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_I,SoC GPIO[5],Y
GPIO,GPIO_A_6,BOOT_SPI_MISO_DQ1_GPIO_6,D8,6345.0,5855.2,27000.0,21000.0,FPGA_5_8_17,5.0,8.0,17.0,A2F_8498,fpga_pad_c[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_I,SoC GPIO[6],Y
GPIO,GPIO_A_7,BOOT_SPI_DQ2_GPIO_7,C6,5760.0,5742.6,18000.0,22000.0,FPGA_5_8_16,5.0,8.0,16.0,A2F_8499,fpga_pad_c[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_I,SoC GPIO[7],Y
GPIO,GPIO_B_0,SOC_UART0_TX_8,F4,6345.0,5630.0,27000.0,22000.0,FPGA_5_8_15,5.0,8.0,15.0,A2F_8500,fpga_pad_c[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_GPIO8_I,UART0_TX,Y
GPIO,GPIO_B_1,SOC_UART0_RX_9,F5,5760.0,5517.4,18000.0,23000.0,FPGA_5_8_14,5.0,8.0,14.0,A2F_8501,fpga_pad_c[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_GPIO9_I,UART0_RX,Y
GPIO,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890.0,5517.4,19000.0,23000.0,FPGA_5_8_13,5.0,8.0,13.0,A2F_8502,fpga_pad_c[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO10_I,SoC GPIO[8],Y
GPIO,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020.0,5517.4,20000.0,23000.0,FPGA_5_8_12,5.0,8.0,12.0,A2F_8503,fpga_pad_c[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO11_I,SoC GPIO[9],Y
GPIO,GPIO_B_4,SOC_SPI_CS_12,E5,6150.0,5517.4,21000.0,23000.0,FPGA_5_8_11,5.0,8.0,11.0,A2F_8504,fpga_pad_c[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_GPIO12_I,SPI_CS,Y
GPIO,GPIO_B_5,SOC_GPIO10_13,E4,6280.0,5517.4,22000.0,23000.0,FPGA_5_8_10,5.0,8.0,10.0,A2F_8505,fpga_pad_c[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO13_I,SoC GPIO[10],Y
GPIO,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825.0,5404.8,23000.0,23000.0,FPGA_5_8_9,5.0,8.0,9.0,A2F_8506,fpga_pad_c[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_GPIO14_I,SPI_MOSI (DQ0),Y
GPIO,GPIO_B_7,SOC_SPI_MISO_15,F3,5955.0,5404.8,24000.0,23000.0,FPGA_5_8_8,5.0,8.0,8.0,A2F_8507,fpga_pad_c[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_GPIO15_I,SPI_MISO (DQ1),Y
GPIO,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085.0,5404.8,25000.0,23000.0,FPGA_6_8_23,6.0,8.0,23.0,A2F_8352,fpga_pad_c[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_I,SPI_DQ2,Y
GPIO,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215.0,5404.8,26000.0,23000.0,FPGA_6_8_22,6.0,8.0,22.0,A2F_8353,fpga_pad_c[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_I,SPI_DQ3,Y
GPIO,GPIO_B_10,SOC_GPIO11_18,F6,6345.0,5404.8,27000.0,23000.0,FPGA_6_8_21,6.0,8.0,21.0,A2F_8354,fpga_pad_c[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_I,SoC GPIO[11],Y
GPIO,GPIO_B_11,SOC_I2C_SDA_19,F7,5760.0,5292.2,18000.0,24000.0,FPGA_6_8_20,6.0,8.0,20.0,A2F_8355,fpga_pad_c[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_I,I2C_SDA,Y
GPIO,GPIO_B_12,SOC_GPIO12_20,F8,5890.0,5292.2,19000.0,24000.0,FPGA_6_8_19,6.0,8.0,19.0,A2F_8356,fpga_pad_c[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_I,SoC GPIO[12] (SW0),Y
GPIO,GPIO_B_13,SOC_GPIO13_21,D2,6020.0,5292.2,20000.0,24000.0,FPGA_6_8_18,6.0,8.0,18.0,A2F_8357,fpga_pad_c[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_I,SoC GPIO[13] (SW1),Y
GPIO,GPIO_B_14,SOC_GPIO14_22,G8,6150.0,5292.2,21000.0,24000.0,FPGA_6_8_17,6.0,8.0,17.0,A2F_8358,fpga_pad_c[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_I,SoC GPIO[14] (SW2),Y
GPIO,GPIO_B_15,SOC_GPIO15_23,E8,6280.0,5292.2,22000.0,24000.0,FPGA_6_8_16,6.0,8.0,16.0,A2F_8359,fpga_pad_c[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_I,SoC GPIO[15] (SW3),Y
GPIO,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825.0,5179.6,23000.0,24000.0,FPGA_6_8_15,6.0,8.0,15.0,A2F_8360,fpga_pad_c[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO24_I,SoC GPIO[16],Y
GPIO,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955.0,5179.6,24000.0,24000.0,FPGA_6_8_14,6.0,8.0,14.0,A2F_8361,fpga_pad_c[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO25_I,SoC GPIO[17],Y
GPIO,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085.0,5179.6,25000.0,24000.0,FPGA_6_8_13,6.0,8.0,13.0,A2F_8362,fpga_pad_c[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO26_I,SoC GPIO[18],Y
GPIO,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215.0,5179.6,26000.0,24000.0,FPGA_6_8_12,6.0,8.0,12.0,A2F_8363,fpga_pad_c[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO27_I,SoC GPIO[19],Y
GPIO,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345.0,5179.6,27000.0,24000.0,FPGA_6_8_11,6.0,8.0,11.0,A2F_8280,fpga_pad_c[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO28_I,SoC GPIO[20],Y
GPIO,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760.0,5067.0,18000.0,25000.0,FPGA_6_8_10,6.0,8.0,10.0,A2F_8281,fpga_pad_c[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO29_I,SoC GPIO[21],Y
GPIO,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890.0,5067.0,19000.0,25000.0,FPGA_6_8_9,6.0,8.0,9.0,A2F_8282,fpga_pad_c[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO30_I,SoC GPIO[22],Y
GPIO,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020.0,5067.0,20000.0,25000.0,FPGA_6_8_8,6.0,8.0,8.0,A2F_8283,fpga_pad_c[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO31_I,SoC GPIO[23],Y
GPIO,GPIO_C_8,SOC_GPIO24_32,H1,6150.0,5067.0,21000.0,25000.0,FPGA_8_8_23,8.0,8.0,23.0,A2F_8284,fpga_pad_c[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO32_I,SoC GPIO[24],Y
GPIO,GPIO_C_9,SOC_GPIO25_33,H5,6280.0,5067.0,22000.0,25000.0,FPGA_8_8_22,8.0,8.0,22.0,A2F_8285,fpga_pad_c[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO33_I,SoC GPIO[25] ,Y
GPIO,GPIO_C_10,SOC_GPIO26_34,G6,5825.0,4954.4,23000.0,25000.0,FPGA_8_8_21,8.0,8.0,21.0,A2F_8286,fpga_pad_c[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO34_I,SoC GPIO[26],Y
GPIO,GPIO_C_11,SOC_GPIO27_35,J8,5955.0,4954.4,24000.0,25000.0,FPGA_8_8_20,8.0,8.0,20.0,A2F_8287,fpga_pad_c[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO35_I,SoC GPIO[27],Y
GPIO,GPIO_C_12,SOC_GPIO28_36,F2,6085.0,4954.4,25000.0,25000.0,FPGA_8_8_19,8.0,8.0,19.0,A2F_8288,fpga_pad_c[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO36_I,SoC GPIO[28],Y
GPIO,GPIO_C_13,SOC_GPIO29_37,G5,6215.0,4954.4,26000.0,25000.0,FPGA_8_8_18,8.0,8.0,18.0,A2F_8289,fpga_pad_c[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO37_I,SoC GPIO[29],Y
GPIO,GPIO_C_14,SOC_GPIO30_38,F1,6345.0,4954.4,27000.0,25000.0,FPGA_8_8_17,8.0,8.0,17.0,A2F_8290,fpga_pad_c[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO38_I,SoC GPIO[30],Y
GPIO,GPIO_C_15,SOC_GPIO31_39,H2,5760.0,4841.8,18000.0,26000.0,FPGA_8_8_16,8.0,8.0,16.0,A2F_8291,fpga_pad_c[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO39_I,SoC GPIO[31],Y
GPIO,GPIO_A_0,BOOT_CONFIG_DONE_GPIO_0,D5,6150.0,5967.8,21000.0,21000.0,FPGA_9_8_71,9.0,8.0,71.0,F2A_8384,fpga_pad_oen[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_OE,SoC GPIO[0],Y
GPIO,GPIO_A_1,BOOT_CONFIG_ERROR_GPIO_1,C3,6280.0,5967.8,22000.0,21000.0,FPGA_9_8_70,9.0,8.0,70.0,F2A_8385,fpga_pad_oen[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_OE,SoC GPIO[1],Y
GPIO,GPIO_A_2,BOOT_UART_TX_GPIO_2,D6,5825.0,5855.2,23000.0,21000.0,FPGA_9_8_69,9.0,8.0,69.0,F2A_8386,fpga_pad_oen[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_OE,SoC GPIO[2],Y
GPIO,GPIO_A_3,BOOT_UART_RX_GPIO_3,C5,5955.0,5855.2,24000.0,21000.0,FPGA_9_8_68,9.0,8.0,68.0,F2A_8387,fpga_pad_oen[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_OE,SoC GPIO[3],Y
GPIO,GPIO_A_4,BOOT_SPI_CS_GPIO_4,C4,6085.0,5855.2,25000.0,21000.0,FPGA_9_8_67,9.0,8.0,67.0,F2A_8388,fpga_pad_oen[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_OE,SoC GPIO[4],Y
GPIO,GPIO_A_5,BOOT_SPI_MOSI_DQ0_GPIO_5,C7,6215.0,5855.2,26000.0,21000.0,FPGA_9_8_66,9.0,8.0,66.0,F2A_8389,fpga_pad_oen[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_OE,SoC GPIO[5],Y
GPIO,GPIO_A_6,BOOT_SPI_MISO_DQ1_GPIO_6,D8,6345.0,5855.2,27000.0,21000.0,FPGA_9_8_65,9.0,8.0,65.0,F2A_8390,fpga_pad_oen[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_OE,SoC GPIO[6],Y
GPIO,GPIO_A_7,BOOT_SPI_DQ2_GPIO_7,C6,5760.0,5742.6,18000.0,22000.0,FPGA_9_8_64,9.0,8.0,64.0,F2A_8391,fpga_pad_oen[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_OE,SoC GPIO[7],Y
GPIO,GPIO_B_0,SOC_UART0_TX_8,F4,6345.0,5630.0,27000.0,22000.0,FPGA_9_8_63,9.0,8.0,63.0,F2A_8392,fpga_pad_oen[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_GPIO8_OE,UART0_TX,Y
GPIO,GPIO_B_1,SOC_UART0_RX_9,F5,5760.0,5517.4,18000.0,23000.0,FPGA_9_8_62,9.0,8.0,62.0,F2A_8393,fpga_pad_oen[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_GPIO9_OE,UART0_RX,Y
GPIO,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890.0,5517.4,19000.0,23000.0,FPGA_9_8_61,9.0,8.0,61.0,F2A_8394,fpga_pad_oen[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO10_OE,SoC GPIO[8],Y
GPIO,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020.0,5517.4,20000.0,23000.0,FPGA_9_8_60,9.0,8.0,60.0,F2A_8395,fpga_pad_oen[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO11_OE,SoC GPIO[9],Y
GPIO,GPIO_B_4,SOC_SPI_CS_12,E5,6150.0,5517.4,21000.0,23000.0,FPGA_9_8_59,9.0,8.0,59.0,F2A_8396,fpga_pad_oen[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_GPIO12_OE,SPI_CS,Y
GPIO,GPIO_B_5,SOC_GPIO10_13,E4,6280.0,5517.4,22000.0,23000.0,FPGA_9_8_58,9.0,8.0,58.0,F2A_8397,fpga_pad_oen[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO13_OEN,SoC GPIO[10],Y
GPIO,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825.0,5404.8,23000.0,23000.0,FPGA_9_8_57,9.0,8.0,57.0,F2A_8398,fpga_pad_oen[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_GPIO14_OEN,SPI_MOSI (DQ0),Y
GPIO,GPIO_B_7,SOC_SPI_MISO_15,F3,5955.0,5404.8,24000.0,23000.0,FPGA_9_8_56,9.0,8.0,56.0,F2A_8399,fpga_pad_oen[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_GPIO15_OEN,SPI_MISO (DQ1),Y
GPIO,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085.0,5404.8,25000.0,23000.0,FPGA_9_8_55,9.0,8.0,55.0,F2A_8304,fpga_pad_oen[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_OEN,SPI_DQ2,Y
GPIO,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215.0,5404.8,26000.0,23000.0,FPGA_9_8_54,9.0,8.0,54.0,F2A_8305,fpga_pad_oen[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_OEN,SPI_DQ3,Y
GPIO,GPIO_B_10,SOC_GPIO11_18,F6,6345.0,5404.8,27000.0,23000.0,FPGA_9_8_53,9.0,8.0,53.0,F2A_8306,fpga_pad_oen[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_OEN,SoC GPIO[11],Y
GPIO,GPIO_B_11,SOC_I2C_SDA_19,F7,5760.0,5292.2,18000.0,24000.0,FPGA_9_8_52,9.0,8.0,52.0,F2A_8307,fpga_pad_oen[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_OEN,I2C_SDA,Y
GPIO,GPIO_B_12,SOC_GPIO12_20,F8,5890.0,5292.2,19000.0,24000.0,FPGA_9_8_51,9.0,8.0,51.0,F2A_8308,fpga_pad_oen[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_OEN,SoC GPIO[12] (SW0),Y
GPIO,GPIO_B_13,SOC_GPIO13_21,D2,6020.0,5292.2,20000.0,24000.0,FPGA_9_8_50,9.0,8.0,50.0,F2A_8309,fpga_pad_oen[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_OEN,SoC GPIO[13] (SW1),Y
GPIO,GPIO_B_14,SOC_GPIO14_22,G8,6150.0,5292.2,21000.0,24000.0,FPGA_9_8_49,9.0,8.0,49.0,F2A_8310,fpga_pad_oen[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_OEN,SoC GPIO[14] (SW2),Y
GPIO,GPIO_B_15,SOC_GPIO15_23,E8,6280.0,5292.2,22000.0,24000.0,FPGA_9_8_48,9.0,8.0,48.0,F2A_8311,fpga_pad_oen[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_OEN,SoC GPIO[15] (SW3),Y
GPIO,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825.0,5179.6,23000.0,24000.0,FPGA_2_8_71,2.0,8.0,71.0,F2A_8312,fpga_pad_oen[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO24_OEN,SoC GPIO[16],Y
GPIO,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955.0,5179.6,24000.0,24000.0,FPGA_2_8_70,2.0,8.0,70.0,F2A_8313,fpga_pad_oen[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO25_OEN,SoC GPIO[17],Y
GPIO,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085.0,5179.6,25000.0,24000.0,FPGA_2_8_69,2.0,8.0,69.0,F2A_8314,fpga_pad_oen[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO26_OEN,SoC GPIO[18],Y
GPIO,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215.0,5179.6,26000.0,24000.0,FPGA_2_8_68,2.0,8.0,68.0,F2A_8315,fpga_pad_oen[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO27_OEN,SoC GPIO[19],Y
GPIO,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345.0,5179.6,27000.0,24000.0,FPGA_2_8_67,2.0,8.0,67.0,F2A_8316,fpga_pad_oen[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO28_OEN,SoC GPIO[20],Y
GPIO,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760.0,5067.0,18000.0,25000.0,FPGA_2_8_66,2.0,8.0,66.0,F2A_8317,fpga_pad_oen[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO29_OEN,SoC GPIO[21],Y
GPIO,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890.0,5067.0,19000.0,25000.0,FPGA_2_8_65,2.0,8.0,65.0,F2A_8318,fpga_pad_oen[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO30_OEN,SoC GPIO[22],Y
GPIO,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020.0,5067.0,20000.0,25000.0,FPGA_2_8_64,2.0,8.0,64.0,F2A_8319,fpga_pad_oen[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO31_OEN,SoC GPIO[23],Y
GPIO,GPIO_C_8,SOC_GPIO24_32,H1,6150.0,5067.0,21000.0,25000.0,FPGA_5_8_71,5.0,8.0,71.0,F2A_8320,fpga_pad_oen[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO32_OEN,SoC GPIO[24],Y
GPIO,GPIO_C_9,SOC_GPIO25_33,H5,6280.0,5067.0,22000.0,25000.0,FPGA_5_8_70,5.0,8.0,70.0,F2A_8321,fpga_pad_oen[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO33_OEN,SoC GPIO[25] ,Y
GPIO,GPIO_C_10,SOC_GPIO26_34,G6,5825.0,4954.4,23000.0,25000.0,FPGA_5_8_69,5.0,8.0,69.0,F2A_8322,fpga_pad_oen[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO34_OEN,SoC GPIO[26],Y
GPIO,GPIO_C_11,SOC_GPIO27_35,J8,5955.0,4954.4,24000.0,25000.0,FPGA_5_8_68,5.0,8.0,68.0,F2A_8323,fpga_pad_oen[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO35_OEN,SoC GPIO[27],Y
GPIO,GPIO_C_12,SOC_GPIO28_36,F2,6085.0,4954.4,25000.0,25000.0,FPGA_5_8_67,5.0,8.0,67.0,F2A_8324,fpga_pad_oen[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO36_OEN,SoC GPIO[28],Y
GPIO,GPIO_C_13,SOC_GPIO29_37,G5,6215.0,4954.4,26000.0,25000.0,FPGA_5_8_66,5.0,8.0,66.0,F2A_8325,fpga_pad_oen[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO37_OEN,SoC GPIO[29],Y
GPIO,GPIO_C_14,SOC_GPIO30_38,F1,6345.0,4954.4,27000.0,25000.0,FPGA_5_8_65,5.0,8.0,65.0,F2A_8326,fpga_pad_oen[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO38_OEN,SoC GPIO[30],Y
GPIO,GPIO_C_15,SOC_GPIO31_39,H2,5760.0,4841.8,18000.0,26000.0,FPGA_5_8_64,5.0,8.0,64.0,F2A_8327,fpga_pad_oen[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO39_OEN,SoC GPIO[31],Y
FABRIC_CLK,,,,,,,,-1,0.0,1.0,-1.0,CLK2F,clk0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,1.0,1.0,-1.0,CLK2F,clk1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,2.0,1.0,-1.0,CLK2F,clk2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,3.0,1.0,-1.0,CLK2F,clk3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,4.0,1.0,-1.0,CLK2F,clk4,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,5.0,1.0,-1.0,CLK2F,clk5,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,6.0,1.0,-1.0,CLK2F,clk6,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,7.0,1.0,-1.0,CLK2F,clk7,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,8.0,1.0,-1.0,CLK2F,clk8,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,9.0,1.0,-1.0,CLK2F,clk9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,10.0,1.0,-1.0,CLK2F,clk10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,11.0,1.0,-1.0,CLK2F,clk11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,12.0,1.0,-1.0,CLK2F,clk12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,13.0,1.0,-1.0,CLK2F,clk13,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,14.0,1.0,-1.0,CLK2F,clk14,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,-1,15.0,1.0,-1.0,CLK2F,clk15,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_2_23,1.0,2.0,23.0,A2F_72,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_2_22,1.0,2.0,22.0,A2F_73,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_2_21,1.0,2.0,21.0,A2F_74,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_2_20,1.0,2.0,20.0,A2F_75,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_2_19,1.0,2.0,19.0,A2F_76,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_2_18,1.0,2.0,18.0,A2F_77,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460.0,40.0,1000.0,4000.0,FPGA_1_2_17,1.0,2.0,17.0,A2F_78,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460.0,40.0,1000.0,4000.0,FPGA_1_2_16,1.0,2.0,16.0,A2F_79,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460.0,40.0,1000.0,4000.0,FPGA_1_2_15,1.0,2.0,15.0,A2F_80,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460.0,40.0,1000.0,4000.0,FPGA_1_2_14,1.0,2.0,14.0,A2F_81,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460.0,40.0,1000.0,4000.0,FPGA_1_2_13,1.0,2.0,13.0,A2F_82,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_2_71,1.0,2.0,71.0,F2A_96,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_2_70,1.0,2.0,70.0,F2A_97,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_2_69,1.0,2.0,69.0,F2A_98,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_2_68,1.0,2.0,68.0,F2A_99,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_2_67,1.0,2.0,67.0,F2A_100,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_2_66,1.0,2.0,66.0,F2A_101,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_2_65,1.0,2.0,65.0,F2A_102,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_2_64,1.0,2.0,64.0,F2A_103,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_2_63,1.0,2.0,63.0,F2A_104,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460.0,40.0,1000.0,4000.0,FPGA_1_3_23,1.0,3.0,23.0,A2F_144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460.0,40.0,1000.0,4000.0,FPGA_1_3_22,1.0,3.0,22.0,A2F_145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460.0,40.0,1000.0,4000.0,FPGA_1_3_21,1.0,3.0,21.0,A2F_146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_20,1.0,3.0,20.0,A2F_147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_19,1.0,3.0,19.0,A2F_148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_18,1.0,3.0,18.0,A2F_149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_17,1.0,3.0,17.0,A2F_150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_16,1.0,3.0,16.0,A2F_151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_15,1.0,3.0,15.0,A2F_152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_14,1.0,3.0,14.0,A2F_153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_13,1.0,3.0,13.0,A2F_154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,980.0,40.0,2000.0,1000.0,FPGA_1_3_12,1.0,3.0,12.0,A2F_155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70.0,40.0,1000.0,1000.0,FPGA_1_3_71,1.0,3.0,71.0,F2A_168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200.0,40.0,1000.0,2000.0,FPGA_1_3_70,1.0,3.0,70.0,F2A_169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200.0,40.0,1000.0,2000.0,FPGA_1_3_69,1.0,3.0,69.0,F2A_170,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200.0,40.0,1000.0,2000.0,FPGA_1_3_68,1.0,3.0,68.0,F2A_171,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200.0,40.0,1000.0,2000.0,FPGA_1_3_67,1.0,3.0,67.0,F2A_172,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200.0,40.0,1000.0,2000.0,FPGA_1_3_66,1.0,3.0,66.0,F2A_173,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200.0,40.0,1000.0,2000.0,FPGA_1_3_65,1.0,3.0,65.0,F2A_174,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200.0,40.0,1000.0,2000.0,FPGA_1_3_64,1.0,3.0,64.0,F2A_175,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200.0,40.0,1000.0,2000.0,FPGA_1_3_63,1.0,3.0,63.0,F2A_176,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200.0,40.0,1000.0,2000.0,FPGA_1_3_62,1.0,3.0,62.0,F2A_177,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_3_61,1.0,3.0,61.0,F2A_178,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_3_60,1.0,3.0,60.0,F2A_179,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_3_59,1.0,3.0,59.0,F2A_180,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330.0,40.0,1000.0,3000.0,FPGA_1_3_58,1.0,3.0,58.0,F2A_181,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_57,1.0,3.0,57.0,F2A_182,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_56,1.0,3.0,56.0,F2A_183,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590.0,40.0,1000.0,5000.0,FPGA_1_3_55,1.0,3.0,55.0,F2A_184,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720.0,40.0,1000.0,6000.0,FPGA_1_3_54,1.0,3.0,54.0,F2A_185,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720.0,40.0,1000.0,6000.0,FPGA_1_3_53,1.0,3.0,53.0,F2A_186,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720.0,40.0,1000.0,6000.0,FPGA_1_3_52,1.0,3.0,52.0,F2A_187,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720.0,40.0,1000.0,6000.0,FPGA_1_3_51,1.0,3.0,51.0,F2A_188,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720.0,40.0,1000.0,6000.0,FPGA_1_3_50,1.0,3.0,50.0,F2A_189,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720.0,40.0,1000.0,6000.0,FPGA_1_3_49,1.0,3.0,49.0,F2A_190,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720.0,40.0,1000.0,6000.0,FPGA_1_3_48,1.0,3.0,48.0,F2A_191,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,460.0,40.0,1000.0,4000.0,FPGA_1_4_23,1.0,4.0,23.0,A2F_216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,460.0,40.0,1000.0,4000.0,FPGA_1_4_22,1.0,4.0,22.0,A2F_217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,460.0,40.0,1000.0,4000.0,FPGA_1_4_21,1.0,4.0,21.0,A2F_218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_20,1.0,4.0,20.0,A2F_219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_19,1.0,4.0,19.0,A2F_220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_18,1.0,4.0,18.0,A2F_221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_17,1.0,4.0,17.0,A2F_222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_16,1.0,4.0,16.0,A2F_223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_15,1.0,4.0,15.0,A2F_224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_14,1.0,4.0,14.0,A2F_225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_13,1.0,4.0,13.0,A2F_226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,980.0,40.0,2000.0,1000.0,FPGA_1_4_12,1.0,4.0,12.0,A2F_227,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,70.0,40.0,1000.0,1000.0,FPGA_1_4_71,1.0,4.0,71.0,F2A_240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200.0,40.0,1000.0,2000.0,FPGA_1_4_70,1.0,4.0,70.0,F2A_241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200.0,40.0,1000.0,2000.0,FPGA_1_4_69,1.0,4.0,69.0,F2A_242,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200.0,40.0,1000.0,2000.0,FPGA_1_4_68,1.0,4.0,68.0,F2A_243,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200.0,40.0,1000.0,2000.0,FPGA_1_4_67,1.0,4.0,67.0,F2A_244,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200.0,40.0,1000.0,2000.0,FPGA_1_4_66,1.0,4.0,66.0,F2A_245,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200.0,40.0,1000.0,2000.0,FPGA_1_4_65,1.0,4.0,65.0,F2A_246,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200.0,40.0,1000.0,2000.0,FPGA_1_4_64,1.0,4.0,64.0,F2A_247,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200.0,40.0,1000.0,2000.0,FPGA_1_4_63,1.0,4.0,63.0,F2A_248,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200.0,40.0,1000.0,2000.0,FPGA_1_4_62,1.0,4.0,62.0,F2A_249,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,330.0,40.0,1000.0,3000.0,FPGA_1_4_61,1.0,4.0,61.0,F2A_250,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,330.0,40.0,1000.0,3000.0,FPGA_1_4_60,1.0,4.0,60.0,F2A_251,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,330.0,40.0,1000.0,3000.0,FPGA_1_4_59,1.0,4.0,59.0,F2A_252,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,330.0,40.0,1000.0,3000.0,FPGA_1_4_58,1.0,4.0,58.0,F2A_253,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_57,1.0,4.0,57.0,F2A_254,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_56,1.0,4.0,56.0,F2A_255,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590.0,40.0,1000.0,5000.0,FPGA_1_4_55,1.0,4.0,55.0,F2A_256,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720.0,40.0,1000.0,6000.0,FPGA_1_4_54,1.0,4.0,54.0,F2A_257,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720.0,40.0,1000.0,6000.0,FPGA_1_4_53,1.0,4.0,53.0,F2A_258,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720.0,40.0,1000.0,6000.0,FPGA_1_4_52,1.0,4.0,52.0,F2A_259,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720.0,40.0,1000.0,6000.0,FPGA_1_4_51,1.0,4.0,51.0,F2A_260,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720.0,40.0,1000.0,6000.0,FPGA_1_4_50,1.0,4.0,50.0,F2A_261,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720.0,40.0,1000.0,6000.0,FPGA_1_4_49,1.0,4.0,49.0,F2A_262,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720.0,40.0,1000.0,6000.0,FPGA_1_4_48,1.0,4.0,48.0,F2A_263,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,460.0,40.0,1000.0,4000.0,FPGA_1_5_23,1.0,5.0,23.0,A2F_288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,460.0,40.0,1000.0,4000.0,FPGA_1_5_22,1.0,5.0,22.0,A2F_289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,460.0,40.0,1000.0,4000.0,FPGA_1_5_21,1.0,5.0,21.0,A2F_290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_20,1.0,5.0,20.0,A2F_291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_19,1.0,5.0,19.0,A2F_292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_18,1.0,5.0,18.0,A2F_293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_17,1.0,5.0,17.0,A2F_294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_16,1.0,5.0,16.0,A2F_295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_15,1.0,5.0,15.0,A2F_296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_14,1.0,5.0,14.0,A2F_297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_13,1.0,5.0,13.0,A2F_298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,980.0,40.0,2000.0,1000.0,FPGA_1_5_12,1.0,5.0,12.0,A2F_299,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,70.0,40.0,1000.0,1000.0,FPGA_1_5_71,1.0,5.0,71.0,F2A_312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200.0,40.0,1000.0,2000.0,FPGA_1_5_70,1.0,5.0,70.0,F2A_313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200.0,40.0,1000.0,2000.0,FPGA_1_5_69,1.0,5.0,69.0,F2A_314,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200.0,40.0,1000.0,2000.0,FPGA_1_5_68,1.0,5.0,68.0,F2A_315,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200.0,40.0,1000.0,2000.0,FPGA_1_5_67,1.0,5.0,67.0,F2A_316,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200.0,40.0,1000.0,2000.0,FPGA_1_5_66,1.0,5.0,66.0,F2A_317,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200.0,40.0,1000.0,2000.0,FPGA_1_5_65,1.0,5.0,65.0,F2A_318,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200.0,40.0,1000.0,2000.0,FPGA_1_5_64,1.0,5.0,64.0,F2A_319,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200.0,40.0,1000.0,2000.0,FPGA_1_5_63,1.0,5.0,63.0,F2A_320,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200.0,40.0,1000.0,2000.0,FPGA_1_5_62,1.0,5.0,62.0,F2A_321,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,330.0,40.0,1000.0,3000.0,FPGA_1_5_61,1.0,5.0,61.0,F2A_322,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,330.0,40.0,1000.0,3000.0,FPGA_1_5_60,1.0,5.0,60.0,F2A_323,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,330.0,40.0,1000.0,3000.0,FPGA_1_5_59,1.0,5.0,59.0,F2A_324,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,330.0,40.0,1000.0,3000.0,FPGA_1_5_58,1.0,5.0,58.0,F2A_325,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_57,1.0,5.0,57.0,F2A_326,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_56,1.0,5.0,56.0,F2A_327,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590.0,40.0,1000.0,5000.0,FPGA_1_5_55,1.0,5.0,55.0,F2A_328,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720.0,40.0,1000.0,6000.0,FPGA_1_5_54,1.0,5.0,54.0,F2A_329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720.0,40.0,1000.0,6000.0,FPGA_1_5_53,1.0,5.0,53.0,F2A_330,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720.0,40.0,1000.0,6000.0,FPGA_1_5_52,1.0,5.0,52.0,F2A_331,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720.0,40.0,1000.0,6000.0,FPGA_1_5_51,1.0,5.0,51.0,F2A_332,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720.0,40.0,1000.0,6000.0,FPGA_1_5_50,1.0,5.0,50.0,F2A_333,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720.0,40.0,1000.0,6000.0,FPGA_1_5_49,1.0,5.0,49.0,F2A_334,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720.0,40.0,1000.0,6000.0,FPGA_1_5_48,1.0,5.0,48.0,F2A_335,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,460.0,40.0,1000.0,4000.0,FPGA_1_6_23,1.0,6.0,23.0,A2F_360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,460.0,40.0,1000.0,4000.0,FPGA_1_6_22,1.0,6.0,22.0,A2F_361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,460.0,40.0,1000.0,4000.0,FPGA_1_6_21,1.0,6.0,21.0,A2F_362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_20,1.0,6.0,20.0,A2F_363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_19,1.0,6.0,19.0,A2F_364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_18,1.0,6.0,18.0,A2F_365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_17,1.0,6.0,17.0,A2F_366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_16,1.0,6.0,16.0,A2F_367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_15,1.0,6.0,15.0,A2F_368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_14,1.0,6.0,14.0,A2F_369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_13,1.0,6.0,13.0,A2F_370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,980.0,40.0,2000.0,1000.0,FPGA_1_6_12,1.0,6.0,12.0,A2F_371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,70.0,40.0,1000.0,1000.0,FPGA_1_6_71,1.0,6.0,71.0,F2A_384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200.0,40.0,1000.0,2000.0,FPGA_1_6_70,1.0,6.0,70.0,F2A_385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200.0,40.0,1000.0,2000.0,FPGA_1_6_69,1.0,6.0,69.0,F2A_386,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200.0,40.0,1000.0,2000.0,FPGA_1_6_68,1.0,6.0,68.0,F2A_387,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200.0,40.0,1000.0,2000.0,FPGA_1_6_67,1.0,6.0,67.0,F2A_388,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200.0,40.0,1000.0,2000.0,FPGA_1_6_66,1.0,6.0,66.0,F2A_389,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200.0,40.0,1000.0,2000.0,FPGA_1_6_65,1.0,6.0,65.0,F2A_390,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200.0,40.0,1000.0,2000.0,FPGA_1_6_64,1.0,6.0,64.0,F2A_391,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200.0,40.0,1000.0,2000.0,FPGA_1_6_63,1.0,6.0,63.0,F2A_392,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200.0,40.0,1000.0,2000.0,FPGA_1_6_62,1.0,6.0,62.0,F2A_393,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,330.0,40.0,1000.0,3000.0,FPGA_1_6_61,1.0,6.0,61.0,F2A_394,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,330.0,40.0,1000.0,3000.0,FPGA_1_6_60,1.0,6.0,60.0,F2A_395,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,330.0,40.0,1000.0,3000.0,FPGA_1_6_59,1.0,6.0,59.0,F2A_396,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,330.0,40.0,1000.0,3000.0,FPGA_1_6_58,1.0,6.0,58.0,F2A_397,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_57,1.0,6.0,57.0,F2A_398,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_56,1.0,6.0,56.0,F2A_399,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590.0,40.0,1000.0,5000.0,FPGA_1_6_55,1.0,6.0,55.0,F2A_400,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720.0,40.0,1000.0,6000.0,FPGA_1_6_54,1.0,6.0,54.0,F2A_401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720.0,40.0,1000.0,6000.0,FPGA_1_6_53,1.0,6.0,53.0,F2A_402,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720.0,40.0,1000.0,6000.0,FPGA_1_6_52,1.0,6.0,52.0,F2A_403,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720.0,40.0,1000.0,6000.0,FPGA_1_6_51,1.0,6.0,51.0,F2A_404,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720.0,40.0,1000.0,6000.0,FPGA_1_6_50,1.0,6.0,50.0,F2A_405,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720.0,40.0,1000.0,6000.0,FPGA_1_6_49,1.0,6.0,49.0,F2A_406,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720.0,40.0,1000.0,6000.0,FPGA_1_6_48,1.0,6.0,48.0,F2A_407,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,460.0,40.0,1000.0,4000.0,FPGA_1_7_23,1.0,7.0,23.0,A2F_432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,460.0,40.0,1000.0,4000.0,FPGA_1_7_22,1.0,7.0,22.0,A2F_433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,460.0,40.0,1000.0,4000.0,FPGA_1_7_21,1.0,7.0,21.0,A2F_434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_20,1.0,7.0,20.0,A2F_435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_19,1.0,7.0,19.0,A2F_436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_18,1.0,7.0,18.0,A2F_437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_17,1.0,7.0,17.0,A2F_438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_16,1.0,7.0,16.0,A2F_439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_15,1.0,7.0,15.0,A2F_440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_14,1.0,7.0,14.0,A2F_441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_13,1.0,7.0,13.0,A2F_442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,980.0,40.0,2000.0,1000.0,FPGA_1_7_12,1.0,7.0,12.0,A2F_443,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,70.0,40.0,1000.0,1000.0,FPGA_1_7_71,1.0,7.0,71.0,F2A_456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200.0,40.0,1000.0,2000.0,FPGA_1_7_70,1.0,7.0,70.0,F2A_457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200.0,40.0,1000.0,2000.0,FPGA_1_7_69,1.0,7.0,69.0,F2A_458,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200.0,40.0,1000.0,2000.0,FPGA_1_7_68,1.0,7.0,68.0,F2A_459,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200.0,40.0,1000.0,2000.0,FPGA_1_7_67,1.0,7.0,67.0,F2A_460,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200.0,40.0,1000.0,2000.0,FPGA_1_7_66,1.0,7.0,66.0,F2A_461,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200.0,40.0,1000.0,2000.0,FPGA_1_7_65,1.0,7.0,65.0,F2A_462,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200.0,40.0,1000.0,2000.0,FPGA_1_7_64,1.0,7.0,64.0,F2A_463,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200.0,40.0,1000.0,2000.0,FPGA_1_7_63,1.0,7.0,63.0,F2A_464,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200.0,40.0,1000.0,2000.0,FPGA_1_7_62,1.0,7.0,62.0,F2A_465,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,330.0,40.0,1000.0,3000.0,FPGA_1_7_61,1.0,7.0,61.0,F2A_466,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,330.0,40.0,1000.0,3000.0,FPGA_1_7_60,1.0,7.0,60.0,F2A_467,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,330.0,40.0,1000.0,3000.0,FPGA_1_7_59,1.0,7.0,59.0,F2A_468,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,330.0,40.0,1000.0,3000.0,FPGA_1_7_58,1.0,7.0,58.0,F2A_469,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_57,1.0,7.0,57.0,F2A_470,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_56,1.0,7.0,56.0,F2A_471,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590.0,40.0,1000.0,5000.0,FPGA_1_7_55,1.0,7.0,55.0,F2A_472,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720.0,40.0,1000.0,6000.0,FPGA_1_7_54,1.0,7.0,54.0,F2A_473,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720.0,40.0,1000.0,6000.0,FPGA_1_7_53,1.0,7.0,53.0,F2A_474,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720.0,40.0,1000.0,6000.0,FPGA_1_7_52,1.0,7.0,52.0,F2A_475,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720.0,40.0,1000.0,6000.0,FPGA_1_7_51,1.0,7.0,51.0,F2A_476,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720.0,40.0,1000.0,6000.0,FPGA_1_7_50,1.0,7.0,50.0,F2A_477,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720.0,40.0,1000.0,6000.0,FPGA_1_7_49,1.0,7.0,49.0,F2A_478,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720.0,40.0,1000.0,6000.0,FPGA_1_7_48,1.0,7.0,48.0,F2A_479,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,460.0,40.0,1000.0,4000.0,FPGA_1_8_23,1.0,8.0,23.0,A2F_504,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,460.0,40.0,1000.0,4000.0,FPGA_1_8_22,1.0,8.0,22.0,A2F_505,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,460.0,40.0,1000.0,4000.0,FPGA_1_8_21,1.0,8.0,21.0,A2F_506,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_20,1.0,8.0,20.0,A2F_507,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_19,1.0,8.0,19.0,A2F_508,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_18,1.0,8.0,18.0,A2F_509,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_17,1.0,8.0,17.0,A2F_510,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_16,1.0,8.0,16.0,A2F_511,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_15,1.0,8.0,15.0,A2F_512,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_14,1.0,8.0,14.0,A2F_513,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_13,1.0,8.0,13.0,A2F_514,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,980.0,40.0,2000.0,1000.0,FPGA_1_8_12,1.0,8.0,12.0,A2F_515,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,70.0,40.0,1000.0,1000.0,FPGA_1_8_71,1.0,8.0,71.0,F2A_528,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200.0,40.0,1000.0,2000.0,FPGA_1_8_70,1.0,8.0,70.0,F2A_529,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200.0,40.0,1000.0,2000.0,FPGA_1_8_69,1.0,8.0,69.0,F2A_530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200.0,40.0,1000.0,2000.0,FPGA_1_8_68,1.0,8.0,68.0,F2A_531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200.0,40.0,1000.0,2000.0,FPGA_1_8_67,1.0,8.0,67.0,F2A_532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200.0,40.0,1000.0,2000.0,FPGA_1_8_66,1.0,8.0,66.0,F2A_533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200.0,40.0,1000.0,2000.0,FPGA_1_8_65,1.0,8.0,65.0,F2A_534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200.0,40.0,1000.0,2000.0,FPGA_1_8_64,1.0,8.0,64.0,F2A_535,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200.0,40.0,1000.0,2000.0,FPGA_1_8_63,1.0,8.0,63.0,F2A_536,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200.0,40.0,1000.0,2000.0,FPGA_1_8_62,1.0,8.0,62.0,F2A_537,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,330.0,40.0,1000.0,3000.0,FPGA_1_8_61,1.0,8.0,61.0,F2A_538,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,330.0,40.0,1000.0,3000.0,FPGA_1_8_60,1.0,8.0,60.0,F2A_539,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,330.0,40.0,1000.0,3000.0,FPGA_1_8_59,1.0,8.0,59.0,F2A_540,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,330.0,40.0,1000.0,3000.0,FPGA_1_8_58,1.0,8.0,58.0,F2A_541,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_57,1.0,8.0,57.0,F2A_542,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_56,1.0,8.0,56.0,F2A_543,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590.0,40.0,1000.0,5000.0,FPGA_1_8_55,1.0,8.0,55.0,F2A_544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720.0,40.0,1000.0,6000.0,FPGA_1_8_54,1.0,8.0,54.0,F2A_545,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720.0,40.0,1000.0,6000.0,FPGA_1_8_53,1.0,8.0,53.0,F2A_546,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720.0,40.0,1000.0,6000.0,FPGA_1_8_52,1.0,8.0,52.0,F2A_547,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720.0,40.0,1000.0,6000.0,FPGA_1_8_51,1.0,8.0,51.0,F2A_548,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720.0,40.0,1000.0,6000.0,FPGA_1_8_50,1.0,8.0,50.0,F2A_549,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720.0,40.0,1000.0,6000.0,FPGA_1_8_49,1.0,8.0,49.0,F2A_550,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720.0,40.0,1000.0,6000.0,FPGA_1_8_48,1.0,8.0,48.0,F2A_551,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_2_23,10.0,2.0,23.0,A2F_15396,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_2_22,10.0,2.0,22.0,A2F_15397,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_2_21,10.0,2.0,21.0,A2F_15398,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_2_20,10.0,2.0,20.0,A2F_15399,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_2_19,10.0,2.0,19.0,A2F_15400,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_2_18,10.0,2.0,18.0,A2F_15401,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460.0,40.0,1000.0,4000.0,FPGA_10_2_17,10.0,2.0,17.0,A2F_15402,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460.0,40.0,1000.0,4000.0,FPGA_10_2_16,10.0,2.0,16.0,A2F_15403,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460.0,40.0,1000.0,4000.0,FPGA_10_2_15,10.0,2.0,15.0,A2F_15404,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460.0,40.0,1000.0,4000.0,FPGA_10_2_14,10.0,2.0,14.0,A2F_15405,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460.0,40.0,1000.0,4000.0,FPGA_10_2_13,10.0,2.0,13.0,A2F_15406,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_2_71,10.0,2.0,71.0,F2A_15420,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_2_70,10.0,2.0,70.0,F2A_15421,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_2_69,10.0,2.0,69.0,F2A_15422,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_2_68,10.0,2.0,68.0,F2A_15423,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_2_67,10.0,2.0,67.0,F2A_15424,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_2_66,10.0,2.0,66.0,F2A_15425,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_2_65,10.0,2.0,65.0,F2A_15426,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_2_64,10.0,2.0,64.0,F2A_15427,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_2_63,10.0,2.0,63.0,F2A_15428,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460.0,40.0,1000.0,4000.0,FPGA_10_3_23,10.0,3.0,23.0,A2F_15324,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460.0,40.0,1000.0,4000.0,FPGA_10_3_22,10.0,3.0,22.0,A2F_15325,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460.0,40.0,1000.0,4000.0,FPGA_10_3_21,10.0,3.0,21.0,A2F_15326,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_20,10.0,3.0,20.0,A2F_15327,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_19,10.0,3.0,19.0,A2F_15328,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_18,10.0,3.0,18.0,A2F_15329,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_17,10.0,3.0,17.0,A2F_15330,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_16,10.0,3.0,16.0,A2F_15331,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_15,10.0,3.0,15.0,A2F_15332,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_14,10.0,3.0,14.0,A2F_15333,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_13,10.0,3.0,13.0,A2F_15334,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,980.0,40.0,2000.0,1000.0,FPGA_10_3_12,10.0,3.0,12.0,A2F_15335,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70.0,40.0,1000.0,1000.0,FPGA_10_3_71,10.0,3.0,71.0,F2A_15348,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200.0,40.0,1000.0,2000.0,FPGA_10_3_70,10.0,3.0,70.0,F2A_15349,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200.0,40.0,1000.0,2000.0,FPGA_10_3_69,10.0,3.0,69.0,F2A_15350,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200.0,40.0,1000.0,2000.0,FPGA_10_3_68,10.0,3.0,68.0,F2A_15351,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200.0,40.0,1000.0,2000.0,FPGA_10_3_67,10.0,3.0,67.0,F2A_15352,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200.0,40.0,1000.0,2000.0,FPGA_10_3_66,10.0,3.0,66.0,F2A_15353,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200.0,40.0,1000.0,2000.0,FPGA_10_3_65,10.0,3.0,65.0,F2A_15354,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200.0,40.0,1000.0,2000.0,FPGA_10_3_64,10.0,3.0,64.0,F2A_15355,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200.0,40.0,1000.0,2000.0,FPGA_10_3_63,10.0,3.0,63.0,F2A_15356,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200.0,40.0,1000.0,2000.0,FPGA_10_3_62,10.0,3.0,62.0,F2A_15357,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_3_61,10.0,3.0,61.0,F2A_15358,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_3_60,10.0,3.0,60.0,F2A_15359,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_3_59,10.0,3.0,59.0,F2A_15360,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330.0,40.0,1000.0,3000.0,FPGA_10_3_58,10.0,3.0,58.0,F2A_15361,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_57,10.0,3.0,57.0,F2A_15362,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_56,10.0,3.0,56.0,F2A_15363,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590.0,40.0,1000.0,5000.0,FPGA_10_3_55,10.0,3.0,55.0,F2A_15364,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720.0,40.0,1000.0,6000.0,FPGA_10_3_54,10.0,3.0,54.0,F2A_15365,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720.0,40.0,1000.0,6000.0,FPGA_10_3_53,10.0,3.0,53.0,F2A_15366,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720.0,40.0,1000.0,6000.0,FPGA_10_3_52,10.0,3.0,52.0,F2A_15367,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720.0,40.0,1000.0,6000.0,FPGA_10_3_51,10.0,3.0,51.0,F2A_15368,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720.0,40.0,1000.0,6000.0,FPGA_10_3_50,10.0,3.0,50.0,F2A_15369,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720.0,40.0,1000.0,6000.0,FPGA_10_3_49,10.0,3.0,49.0,F2A_15370,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720.0,40.0,1000.0,6000.0,FPGA_10_3_48,10.0,3.0,48.0,F2A_15371,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,460.0,40.0,1000.0,4000.0,FPGA_10_4_23,10.0,4.0,23.0,A2F_15252,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,460.0,40.0,1000.0,4000.0,FPGA_10_4_22,10.0,4.0,22.0,A2F_15253,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,460.0,40.0,1000.0,4000.0,FPGA_10_4_21,10.0,4.0,21.0,A2F_15254,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_20,10.0,4.0,20.0,A2F_15255,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_19,10.0,4.0,19.0,A2F_15256,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_18,10.0,4.0,18.0,A2F_15257,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_17,10.0,4.0,17.0,A2F_15258,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_16,10.0,4.0,16.0,A2F_15259,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_15,10.0,4.0,15.0,A2F_15260,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_14,10.0,4.0,14.0,A2F_15261,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_13,10.0,4.0,13.0,A2F_15262,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,980.0,40.0,2000.0,1000.0,FPGA_10_4_12,10.0,4.0,12.0,A2F_15263,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,70.0,40.0,1000.0,1000.0,FPGA_10_4_71,10.0,4.0,71.0,F2A_15276,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200.0,40.0,1000.0,2000.0,FPGA_10_4_70,10.0,4.0,70.0,F2A_15277,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200.0,40.0,1000.0,2000.0,FPGA_10_4_69,10.0,4.0,69.0,F2A_15278,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200.0,40.0,1000.0,2000.0,FPGA_10_4_68,10.0,4.0,68.0,F2A_15279,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200.0,40.0,1000.0,2000.0,FPGA_10_4_67,10.0,4.0,67.0,F2A_15280,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200.0,40.0,1000.0,2000.0,FPGA_10_4_66,10.0,4.0,66.0,F2A_15281,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200.0,40.0,1000.0,2000.0,FPGA_10_4_65,10.0,4.0,65.0,F2A_15282,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200.0,40.0,1000.0,2000.0,FPGA_10_4_64,10.0,4.0,64.0,F2A_15283,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200.0,40.0,1000.0,2000.0,FPGA_10_4_63,10.0,4.0,63.0,F2A_15284,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200.0,40.0,1000.0,2000.0,FPGA_10_4_62,10.0,4.0,62.0,F2A_15285,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,330.0,40.0,1000.0,3000.0,FPGA_10_4_61,10.0,4.0,61.0,F2A_15286,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,330.0,40.0,1000.0,3000.0,FPGA_10_4_60,10.0,4.0,60.0,F2A_15287,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,330.0,40.0,1000.0,3000.0,FPGA_10_4_59,10.0,4.0,59.0,F2A_15288,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,330.0,40.0,1000.0,3000.0,FPGA_10_4_58,10.0,4.0,58.0,F2A_15289,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_57,10.0,4.0,57.0,F2A_15290,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_56,10.0,4.0,56.0,F2A_15291,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590.0,40.0,1000.0,5000.0,FPGA_10_4_55,10.0,4.0,55.0,F2A_15292,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720.0,40.0,1000.0,6000.0,FPGA_10_4_54,10.0,4.0,54.0,F2A_15293,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720.0,40.0,1000.0,6000.0,FPGA_10_4_53,10.0,4.0,53.0,F2A_15294,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720.0,40.0,1000.0,6000.0,FPGA_10_4_52,10.0,4.0,52.0,F2A_15295,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720.0,40.0,1000.0,6000.0,FPGA_10_4_51,10.0,4.0,51.0,F2A_15296,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720.0,40.0,1000.0,6000.0,FPGA_10_4_50,10.0,4.0,50.0,F2A_15297,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720.0,40.0,1000.0,6000.0,FPGA_10_4_49,10.0,4.0,49.0,F2A_15298,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720.0,40.0,1000.0,6000.0,FPGA_10_4_48,10.0,4.0,48.0,F2A_15299,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,460.0,40.0,1000.0,4000.0,FPGA_10_5_23,10.0,5.0,23.0,A2F_15180,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,460.0,40.0,1000.0,4000.0,FPGA_10_5_22,10.0,5.0,22.0,A2F_15181,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,460.0,40.0,1000.0,4000.0,FPGA_10_5_21,10.0,5.0,21.0,A2F_15182,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_20,10.0,5.0,20.0,A2F_15183,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_19,10.0,5.0,19.0,A2F_15184,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_18,10.0,5.0,18.0,A2F_15185,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_17,10.0,5.0,17.0,A2F_15186,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_16,10.0,5.0,16.0,A2F_15187,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_15,10.0,5.0,15.0,A2F_15188,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_14,10.0,5.0,14.0,A2F_15189,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_13,10.0,5.0,13.0,A2F_15190,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,980.0,40.0,2000.0,1000.0,FPGA_10_5_12,10.0,5.0,12.0,A2F_15191,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,70.0,40.0,1000.0,1000.0,FPGA_10_5_71,10.0,5.0,71.0,F2A_15204,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200.0,40.0,1000.0,2000.0,FPGA_10_5_70,10.0,5.0,70.0,F2A_15205,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200.0,40.0,1000.0,2000.0,FPGA_10_5_69,10.0,5.0,69.0,F2A_15206,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200.0,40.0,1000.0,2000.0,FPGA_10_5_68,10.0,5.0,68.0,F2A_15207,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200.0,40.0,1000.0,2000.0,FPGA_10_5_67,10.0,5.0,67.0,F2A_15208,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200.0,40.0,1000.0,2000.0,FPGA_10_5_66,10.0,5.0,66.0,F2A_15209,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200.0,40.0,1000.0,2000.0,FPGA_10_5_65,10.0,5.0,65.0,F2A_15210,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200.0,40.0,1000.0,2000.0,FPGA_10_5_64,10.0,5.0,64.0,F2A_15211,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200.0,40.0,1000.0,2000.0,FPGA_10_5_63,10.0,5.0,63.0,F2A_15212,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200.0,40.0,1000.0,2000.0,FPGA_10_5_62,10.0,5.0,62.0,F2A_15213,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,330.0,40.0,1000.0,3000.0,FPGA_10_5_61,10.0,5.0,61.0,F2A_15214,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,330.0,40.0,1000.0,3000.0,FPGA_10_5_60,10.0,5.0,60.0,F2A_15215,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,330.0,40.0,1000.0,3000.0,FPGA_10_5_59,10.0,5.0,59.0,F2A_15216,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,330.0,40.0,1000.0,3000.0,FPGA_10_5_58,10.0,5.0,58.0,F2A_15217,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_57,10.0,5.0,57.0,F2A_15218,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_56,10.0,5.0,56.0,F2A_15219,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590.0,40.0,1000.0,5000.0,FPGA_10_5_55,10.0,5.0,55.0,F2A_15220,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720.0,40.0,1000.0,6000.0,FPGA_10_5_54,10.0,5.0,54.0,F2A_15221,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720.0,40.0,1000.0,6000.0,FPGA_10_5_53,10.0,5.0,53.0,F2A_15222,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720.0,40.0,1000.0,6000.0,FPGA_10_5_52,10.0,5.0,52.0,F2A_15223,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720.0,40.0,1000.0,6000.0,FPGA_10_5_51,10.0,5.0,51.0,F2A_15224,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720.0,40.0,1000.0,6000.0,FPGA_10_5_50,10.0,5.0,50.0,F2A_15225,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720.0,40.0,1000.0,6000.0,FPGA_10_5_49,10.0,5.0,49.0,F2A_15226,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720.0,40.0,1000.0,6000.0,FPGA_10_5_48,10.0,5.0,48.0,F2A_15227,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,460.0,40.0,1000.0,4000.0,FPGA_10_6_23,10.0,6.0,23.0,A2F_15108,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,460.0,40.0,1000.0,4000.0,FPGA_10_6_22,10.0,6.0,22.0,A2F_15109,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,460.0,40.0,1000.0,4000.0,FPGA_10_6_21,10.0,6.0,21.0,A2F_15110,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_20,10.0,6.0,20.0,A2F_15111,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_19,10.0,6.0,19.0,A2F_15112,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_18,10.0,6.0,18.0,A2F_15113,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_17,10.0,6.0,17.0,A2F_15114,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_16,10.0,6.0,16.0,A2F_15115,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_15,10.0,6.0,15.0,A2F_15116,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_14,10.0,6.0,14.0,A2F_15117,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_13,10.0,6.0,13.0,A2F_15118,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,980.0,40.0,2000.0,1000.0,FPGA_10_6_12,10.0,6.0,12.0,A2F_15119,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,70.0,40.0,1000.0,1000.0,FPGA_10_6_71,10.0,6.0,71.0,F2A_15132,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200.0,40.0,1000.0,2000.0,FPGA_10_6_70,10.0,6.0,70.0,F2A_15133,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200.0,40.0,1000.0,2000.0,FPGA_10_6_69,10.0,6.0,69.0,F2A_15134,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200.0,40.0,1000.0,2000.0,FPGA_10_6_68,10.0,6.0,68.0,F2A_15135,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200.0,40.0,1000.0,2000.0,FPGA_10_6_67,10.0,6.0,67.0,F2A_15136,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200.0,40.0,1000.0,2000.0,FPGA_10_6_66,10.0,6.0,66.0,F2A_15137,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200.0,40.0,1000.0,2000.0,FPGA_10_6_65,10.0,6.0,65.0,F2A_15138,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200.0,40.0,1000.0,2000.0,FPGA_10_6_64,10.0,6.0,64.0,F2A_15139,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200.0,40.0,1000.0,2000.0,FPGA_10_6_63,10.0,6.0,63.0,F2A_15140,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200.0,40.0,1000.0,2000.0,FPGA_10_6_62,10.0,6.0,62.0,F2A_15141,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,330.0,40.0,1000.0,3000.0,FPGA_10_6_61,10.0,6.0,61.0,F2A_15142,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,330.0,40.0,1000.0,3000.0,FPGA_10_6_60,10.0,6.0,60.0,F2A_15143,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,330.0,40.0,1000.0,3000.0,FPGA_10_6_59,10.0,6.0,59.0,F2A_15144,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,330.0,40.0,1000.0,3000.0,FPGA_10_6_58,10.0,6.0,58.0,F2A_15145,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_57,10.0,6.0,57.0,F2A_15146,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_56,10.0,6.0,56.0,F2A_15147,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590.0,40.0,1000.0,5000.0,FPGA_10_6_55,10.0,6.0,55.0,F2A_15148,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720.0,40.0,1000.0,6000.0,FPGA_10_6_54,10.0,6.0,54.0,F2A_15149,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720.0,40.0,1000.0,6000.0,FPGA_10_6_53,10.0,6.0,53.0,F2A_15150,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720.0,40.0,1000.0,6000.0,FPGA_10_6_52,10.0,6.0,52.0,F2A_15151,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720.0,40.0,1000.0,6000.0,FPGA_10_6_51,10.0,6.0,51.0,F2A_15152,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720.0,40.0,1000.0,6000.0,FPGA_10_6_50,10.0,6.0,50.0,F2A_15153,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720.0,40.0,1000.0,6000.0,FPGA_10_6_49,10.0,6.0,49.0,F2A_15154,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720.0,40.0,1000.0,6000.0,FPGA_10_6_48,10.0,6.0,48.0,F2A_15155,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,460.0,40.0,1000.0,4000.0,FPGA_10_7_23,10.0,7.0,23.0,A2F_15036,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,460.0,40.0,1000.0,4000.0,FPGA_10_7_22,10.0,7.0,22.0,A2F_15037,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,460.0,40.0,1000.0,4000.0,FPGA_10_7_21,10.0,7.0,21.0,A2F_15038,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_20,10.0,7.0,20.0,A2F_15039,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_19,10.0,7.0,19.0,A2F_15040,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_18,10.0,7.0,18.0,A2F_15041,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_17,10.0,7.0,17.0,A2F_15042,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_16,10.0,7.0,16.0,A2F_15043,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_15,10.0,7.0,15.0,A2F_15044,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_14,10.0,7.0,14.0,A2F_15045,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_13,10.0,7.0,13.0,A2F_15046,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,980.0,40.0,2000.0,1000.0,FPGA_10_7_12,10.0,7.0,12.0,A2F_15047,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,70.0,40.0,1000.0,1000.0,FPGA_10_7_71,10.0,7.0,71.0,F2A_15060,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200.0,40.0,1000.0,2000.0,FPGA_10_7_70,10.0,7.0,70.0,F2A_15061,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200.0,40.0,1000.0,2000.0,FPGA_10_7_69,10.0,7.0,69.0,F2A_15062,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200.0,40.0,1000.0,2000.0,FPGA_10_7_68,10.0,7.0,68.0,F2A_15063,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200.0,40.0,1000.0,2000.0,FPGA_10_7_67,10.0,7.0,67.0,F2A_15064,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200.0,40.0,1000.0,2000.0,FPGA_10_7_66,10.0,7.0,66.0,F2A_15065,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200.0,40.0,1000.0,2000.0,FPGA_10_7_65,10.0,7.0,65.0,F2A_15066,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200.0,40.0,1000.0,2000.0,FPGA_10_7_64,10.0,7.0,64.0,F2A_15067,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200.0,40.0,1000.0,2000.0,FPGA_10_7_63,10.0,7.0,63.0,F2A_15068,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200.0,40.0,1000.0,2000.0,FPGA_10_7_62,10.0,7.0,62.0,F2A_15069,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,330.0,40.0,1000.0,3000.0,FPGA_10_7_61,10.0,7.0,61.0,F2A_15070,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,330.0,40.0,1000.0,3000.0,FPGA_10_7_60,10.0,7.0,60.0,F2A_15071,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,330.0,40.0,1000.0,3000.0,FPGA_10_7_59,10.0,7.0,59.0,F2A_15072,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,330.0,40.0,1000.0,3000.0,FPGA_10_7_58,10.0,7.0,58.0,F2A_15073,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_57,10.0,7.0,57.0,F2A_15074,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_56,10.0,7.0,56.0,F2A_15075,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590.0,40.0,1000.0,5000.0,FPGA_10_7_55,10.0,7.0,55.0,F2A_15076,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720.0,40.0,1000.0,6000.0,FPGA_10_7_54,10.0,7.0,54.0,F2A_15077,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720.0,40.0,1000.0,6000.0,FPGA_10_7_53,10.0,7.0,53.0,F2A_15078,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720.0,40.0,1000.0,6000.0,FPGA_10_7_52,10.0,7.0,52.0,F2A_15079,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720.0,40.0,1000.0,6000.0,FPGA_10_7_51,10.0,7.0,51.0,F2A_15080,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720.0,40.0,1000.0,6000.0,FPGA_10_7_50,10.0,7.0,50.0,F2A_15081,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720.0,40.0,1000.0,6000.0,FPGA_10_7_49,10.0,7.0,49.0,F2A_15082,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720.0,40.0,1000.0,6000.0,FPGA_10_7_48,10.0,7.0,48.0,F2A_15083,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,460.0,40.0,1000.0,4000.0,FPGA_10_8_23,10.0,8.0,23.0,A2F_14964,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,460.0,40.0,1000.0,4000.0,FPGA_10_8_22,10.0,8.0,22.0,A2F_14965,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,460.0,40.0,1000.0,4000.0,FPGA_10_8_21,10.0,8.0,21.0,A2F_14966,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_20,10.0,8.0,20.0,A2F_14967,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_19,10.0,8.0,19.0,A2F_14968,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_18,10.0,8.0,18.0,A2F_14969,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_17,10.0,8.0,17.0,A2F_14970,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_16,10.0,8.0,16.0,A2F_14971,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_15,10.0,8.0,15.0,A2F_14972,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_14,10.0,8.0,14.0,A2F_14973,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_13,10.0,8.0,13.0,A2F_14974,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,980.0,40.0,2000.0,1000.0,FPGA_10_8_12,10.0,8.0,12.0,A2F_14975,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,70.0,40.0,1000.0,1000.0,FPGA_10_8_71,10.0,8.0,71.0,F2A_14988,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200.0,40.0,1000.0,2000.0,FPGA_10_8_70,10.0,8.0,70.0,F2A_14989,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200.0,40.0,1000.0,2000.0,FPGA_10_8_69,10.0,8.0,69.0,F2A_14990,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200.0,40.0,1000.0,2000.0,FPGA_10_8_68,10.0,8.0,68.0,F2A_14991,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200.0,40.0,1000.0,2000.0,FPGA_10_8_67,10.0,8.0,67.0,F2A_14992,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200.0,40.0,1000.0,2000.0,FPGA_10_8_66,10.0,8.0,66.0,F2A_14993,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200.0,40.0,1000.0,2000.0,FPGA_10_8_65,10.0,8.0,65.0,F2A_14994,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200.0,40.0,1000.0,2000.0,FPGA_10_8_64,10.0,8.0,64.0,F2A_14995,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200.0,40.0,1000.0,2000.0,FPGA_10_8_63,10.0,8.0,63.0,F2A_14996,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200.0,40.0,1000.0,2000.0,FPGA_10_8_62,10.0,8.0,62.0,F2A_14997,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,330.0,40.0,1000.0,3000.0,FPGA_10_8_61,10.0,8.0,61.0,F2A_14998,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,330.0,40.0,1000.0,3000.0,FPGA_10_8_60,10.0,8.0,60.0,F2A_14999,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,330.0,40.0,1000.0,3000.0,FPGA_10_8_59,10.0,8.0,59.0,F2A_15000,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,330.0,40.0,1000.0,3000.0,FPGA_10_8_58,10.0,8.0,58.0,F2A_15001,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_57,10.0,8.0,57.0,F2A_15002,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_56,10.0,8.0,56.0,F2A_15003,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590.0,40.0,1000.0,5000.0,FPGA_10_8_55,10.0,8.0,55.0,F2A_15004,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720.0,40.0,1000.0,6000.0,FPGA_10_8_54,10.0,8.0,54.0,F2A_15005,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720.0,40.0,1000.0,6000.0,FPGA_10_8_53,10.0,8.0,53.0,F2A_15006,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720.0,40.0,1000.0,6000.0,FPGA_10_8_52,10.0,8.0,52.0,F2A_15007,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720.0,40.0,1000.0,6000.0,FPGA_10_8_51,10.0,8.0,51.0,F2A_15008,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720.0,40.0,1000.0,6000.0,FPGA_10_8_50,10.0,8.0,50.0,F2A_15009,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720.0,40.0,1000.0,6000.0,FPGA_10_8_49,10.0,8.0,49.0,F2A_15010,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720.0,40.0,1000.0,6000.0,FPGA_10_8_48,10.0,8.0,48.0,F2A_15011,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_2_1_23,2.0,1.0,23.0,A2F_21216,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_2_1_22,2.0,1.0,22.0,A2F_21217,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_2_1_21,2.0,1.0,21.0,A2F_21218,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_2_1_20,2.0,1.0,20.0,A2F_21219,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_2_1_19,2.0,1.0,19.0,A2F_21220,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_2_1_18,2.0,1.0,18.0,A2F_21221,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460.0,40.0,1000.0,4000.0,FPGA_2_1_17,2.0,1.0,17.0,A2F_21222,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460.0,40.0,1000.0,4000.0,FPGA_2_1_16,2.0,1.0,16.0,A2F_21223,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460.0,40.0,1000.0,4000.0,FPGA_2_1_15,2.0,1.0,15.0,A2F_21224,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460.0,40.0,1000.0,4000.0,FPGA_2_1_14,2.0,1.0,14.0,A2F_21225,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460.0,40.0,1000.0,4000.0,FPGA_2_1_13,2.0,1.0,13.0,A2F_21226,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_2_1_71,2.0,1.0,71.0,F2A_21240,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_2_1_70,2.0,1.0,70.0,F2A_21241,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_2_1_69,2.0,1.0,69.0,F2A_21242,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_2_1_68,2.0,1.0,68.0,F2A_21243,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_2_1_67,2.0,1.0,67.0,F2A_21244,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_2_1_66,2.0,1.0,66.0,F2A_21245,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_2_1_65,2.0,1.0,65.0,F2A_21246,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_2_1_64,2.0,1.0,64.0,F2A_21247,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_2_1_63,2.0,1.0,63.0,F2A_21248,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460.0,40.0,1000.0,4000.0,FPGA_3_1_23,3.0,1.0,23.0,A2F_21144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460.0,40.0,1000.0,4000.0,FPGA_3_1_22,3.0,1.0,22.0,A2F_21145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460.0,40.0,1000.0,4000.0,FPGA_3_1_21,3.0,1.0,21.0,A2F_21146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_20,3.0,1.0,20.0,A2F_21147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_19,3.0,1.0,19.0,A2F_21148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_18,3.0,1.0,18.0,A2F_21149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_17,3.0,1.0,17.0,A2F_21150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_16,3.0,1.0,16.0,A2F_21151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_15,3.0,1.0,15.0,A2F_21152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_14,3.0,1.0,14.0,A2F_21153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_13,3.0,1.0,13.0,A2F_21154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980.0,40.0,2000.0,1000.0,FPGA_3_1_12,3.0,1.0,12.0,A2F_21155,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980.0,40.0,2000.0,1000.0,FPGA_3_1_11,3.0,1.0,11.0,A2F_21156,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,980.0,40.0,2000.0,1000.0,FPGA_3_1_10,3.0,1.0,10.0,A2F_21157,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70.0,40.0,1000.0,1000.0,FPGA_3_1_71,3.0,1.0,71.0,F2A_21168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200.0,40.0,1000.0,2000.0,FPGA_3_1_70,3.0,1.0,70.0,F2A_21169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200.0,40.0,1000.0,2000.0,FPGA_3_1_69,3.0,1.0,69.0,F2A_21170,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200.0,40.0,1000.0,2000.0,FPGA_3_1_68,3.0,1.0,68.0,F2A_21171,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200.0,40.0,1000.0,2000.0,FPGA_3_1_67,3.0,1.0,67.0,F2A_21172,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200.0,40.0,1000.0,2000.0,FPGA_3_1_66,3.0,1.0,66.0,F2A_21173,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200.0,40.0,1000.0,2000.0,FPGA_3_1_65,3.0,1.0,65.0,F2A_21174,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200.0,40.0,1000.0,2000.0,FPGA_3_1_64,3.0,1.0,64.0,F2A_21175,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200.0,40.0,1000.0,2000.0,FPGA_3_1_63,3.0,1.0,63.0,F2A_21176,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200.0,40.0,1000.0,2000.0,FPGA_3_1_62,3.0,1.0,62.0,F2A_21177,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_3_1_61,3.0,1.0,61.0,F2A_21178,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_3_1_60,3.0,1.0,60.0,F2A_21179,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_3_1_59,3.0,1.0,59.0,F2A_21180,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330.0,40.0,1000.0,3000.0,FPGA_3_1_58,3.0,1.0,58.0,F2A_21181,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_57,3.0,1.0,57.0,F2A_21182,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_56,3.0,1.0,56.0,F2A_21183,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590.0,40.0,1000.0,5000.0,FPGA_3_1_55,3.0,1.0,55.0,F2A_21184,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720.0,40.0,1000.0,6000.0,FPGA_3_1_54,3.0,1.0,54.0,F2A_21185,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720.0,40.0,1000.0,6000.0,FPGA_3_1_53,3.0,1.0,53.0,F2A_21186,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720.0,40.0,1000.0,6000.0,FPGA_3_1_52,3.0,1.0,52.0,F2A_21187,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720.0,40.0,1000.0,6000.0,FPGA_3_1_51,3.0,1.0,51.0,F2A_21188,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720.0,40.0,1000.0,6000.0,FPGA_3_1_50,3.0,1.0,50.0,F2A_21189,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720.0,40.0,1000.0,6000.0,FPGA_3_1_49,3.0,1.0,49.0,F2A_21190,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720.0,40.0,1000.0,6000.0,FPGA_3_1_48,3.0,1.0,48.0,F2A_21191,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720.0,40.0,1000.0,6000.0,FPGA_3_1_47,3.0,1.0,47.0,F2A_21192,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720.0,40.0,1000.0,6000.0,FPGA_3_1_46,3.0,1.0,46.0,F2A_21193,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720.0,40.0,1000.0,6000.0,FPGA_3_1_45,3.0,1.0,45.0,F2A_21194,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720.0,40.0,1000.0,6000.0,FPGA_3_1_44,3.0,1.0,44.0,F2A_21195,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720.0,40.0,1000.0,6000.0,FPGA_3_1_43,3.0,1.0,43.0,F2A_21196,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460.0,40.0,1000.0,4000.0,FPGA_5_1_23,5.0,1.0,23.0,A2F_21000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460.0,40.0,1000.0,4000.0,FPGA_5_1_22,5.0,1.0,22.0,A2F_21001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460.0,40.0,1000.0,4000.0,FPGA_5_1_21,5.0,1.0,21.0,A2F_21002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_20,5.0,1.0,20.0,A2F_21003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_19,5.0,1.0,19.0,A2F_21004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_18,5.0,1.0,18.0,A2F_21005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_17,5.0,1.0,17.0,A2F_21006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_16,5.0,1.0,16.0,A2F_21007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_15,5.0,1.0,15.0,A2F_21008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_14,5.0,1.0,14.0,A2F_21009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_13,5.0,1.0,13.0,A2F_21010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980.0,40.0,2000.0,1000.0,FPGA_5_1_12,5.0,1.0,12.0,A2F_21011,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980.0,40.0,2000.0,1000.0,FPGA_5_1_11,5.0,1.0,11.0,A2F_21012,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,980.0,40.0,2000.0,1000.0,FPGA_5_1_10,5.0,1.0,10.0,A2F_21013,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,70.0,40.0,1000.0,1000.0,FPGA_5_1_71,5.0,1.0,71.0,F2A_21024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200.0,40.0,1000.0,2000.0,FPGA_5_1_70,5.0,1.0,70.0,F2A_21025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200.0,40.0,1000.0,2000.0,FPGA_5_1_69,5.0,1.0,69.0,F2A_21026,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200.0,40.0,1000.0,2000.0,FPGA_5_1_68,5.0,1.0,68.0,F2A_21027,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200.0,40.0,1000.0,2000.0,FPGA_5_1_67,5.0,1.0,67.0,F2A_21028,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200.0,40.0,1000.0,2000.0,FPGA_5_1_66,5.0,1.0,66.0,F2A_21029,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200.0,40.0,1000.0,2000.0,FPGA_5_1_65,5.0,1.0,65.0,F2A_21030,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200.0,40.0,1000.0,2000.0,FPGA_5_1_64,5.0,1.0,64.0,F2A_21031,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200.0,40.0,1000.0,2000.0,FPGA_5_1_63,5.0,1.0,63.0,F2A_21032,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200.0,40.0,1000.0,2000.0,FPGA_5_1_62,5.0,1.0,62.0,F2A_21033,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330.0,40.0,1000.0,3000.0,FPGA_5_1_61,5.0,1.0,61.0,F2A_21034,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330.0,40.0,1000.0,3000.0,FPGA_5_1_60,5.0,1.0,60.0,F2A_21035,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330.0,40.0,1000.0,3000.0,FPGA_5_1_59,5.0,1.0,59.0,F2A_21036,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330.0,40.0,1000.0,3000.0,FPGA_5_1_58,5.0,1.0,58.0,F2A_21037,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_57,5.0,1.0,57.0,F2A_21038,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_56,5.0,1.0,56.0,F2A_21039,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590.0,40.0,1000.0,5000.0,FPGA_5_1_55,5.0,1.0,55.0,F2A_21040,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720.0,40.0,1000.0,6000.0,FPGA_5_1_54,5.0,1.0,54.0,F2A_21041,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720.0,40.0,1000.0,6000.0,FPGA_5_1_53,5.0,1.0,53.0,F2A_21042,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720.0,40.0,1000.0,6000.0,FPGA_5_1_52,5.0,1.0,52.0,F2A_21043,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720.0,40.0,1000.0,6000.0,FPGA_5_1_51,5.0,1.0,51.0,F2A_21044,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720.0,40.0,1000.0,6000.0,FPGA_5_1_50,5.0,1.0,50.0,F2A_21045,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720.0,40.0,1000.0,6000.0,FPGA_5_1_49,5.0,1.0,49.0,F2A_21046,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720.0,40.0,1000.0,6000.0,FPGA_5_1_48,5.0,1.0,48.0,F2A_21047,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720.0,40.0,1000.0,6000.0,FPGA_5_1_47,5.0,1.0,47.0,F2A_21048,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720.0,40.0,1000.0,6000.0,FPGA_5_1_46,5.0,1.0,46.0,F2A_21049,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720.0,40.0,1000.0,6000.0,FPGA_5_1_45,5.0,1.0,45.0,F2A_21050,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720.0,40.0,1000.0,6000.0,FPGA_5_1_44,5.0,1.0,44.0,F2A_21051,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720.0,40.0,1000.0,6000.0,FPGA_5_1_43,5.0,1.0,43.0,F2A_21052,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460.0,40.0,1000.0,4000.0,FPGA_6_1_23,6.0,1.0,23.0,A2F_20928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460.0,40.0,1000.0,4000.0,FPGA_6_1_22,6.0,1.0,22.0,A2F_20929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460.0,40.0,1000.0,4000.0,FPGA_6_1_21,6.0,1.0,21.0,A2F_20930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_20,6.0,1.0,20.0,A2F_20931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_19,6.0,1.0,19.0,A2F_20932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_18,6.0,1.0,18.0,A2F_20933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_17,6.0,1.0,17.0,A2F_20934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_16,6.0,1.0,16.0,A2F_20935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_15,6.0,1.0,15.0,A2F_20936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_14,6.0,1.0,14.0,A2F_20937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_13,6.0,1.0,13.0,A2F_20938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980.0,40.0,2000.0,1000.0,FPGA_6_1_12,6.0,1.0,12.0,A2F_20939,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980.0,40.0,2000.0,1000.0,FPGA_6_1_11,6.0,1.0,11.0,A2F_20940,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,980.0,40.0,2000.0,1000.0,FPGA_6_1_10,6.0,1.0,10.0,A2F_20941,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,70.0,40.0,1000.0,1000.0,FPGA_6_1_71,6.0,1.0,71.0,F2A_20952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200.0,40.0,1000.0,2000.0,FPGA_6_1_70,6.0,1.0,70.0,F2A_20953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200.0,40.0,1000.0,2000.0,FPGA_6_1_69,6.0,1.0,69.0,F2A_20954,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200.0,40.0,1000.0,2000.0,FPGA_6_1_68,6.0,1.0,68.0,F2A_20955,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200.0,40.0,1000.0,2000.0,FPGA_6_1_67,6.0,1.0,67.0,F2A_20956,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200.0,40.0,1000.0,2000.0,FPGA_6_1_66,6.0,1.0,66.0,F2A_20957,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200.0,40.0,1000.0,2000.0,FPGA_6_1_65,6.0,1.0,65.0,F2A_20958,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200.0,40.0,1000.0,2000.0,FPGA_6_1_64,6.0,1.0,64.0,F2A_20959,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200.0,40.0,1000.0,2000.0,FPGA_6_1_63,6.0,1.0,63.0,F2A_20960,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200.0,40.0,1000.0,2000.0,FPGA_6_1_62,6.0,1.0,62.0,F2A_20961,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330.0,40.0,1000.0,3000.0,FPGA_6_1_61,6.0,1.0,61.0,F2A_20962,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330.0,40.0,1000.0,3000.0,FPGA_6_1_60,6.0,1.0,60.0,F2A_20963,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330.0,40.0,1000.0,3000.0,FPGA_6_1_59,6.0,1.0,59.0,F2A_20964,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330.0,40.0,1000.0,3000.0,FPGA_6_1_58,6.0,1.0,58.0,F2A_20965,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_57,6.0,1.0,57.0,F2A_20966,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_56,6.0,1.0,56.0,F2A_20967,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590.0,40.0,1000.0,5000.0,FPGA_6_1_55,6.0,1.0,55.0,F2A_20968,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720.0,40.0,1000.0,6000.0,FPGA_6_1_54,6.0,1.0,54.0,F2A_20969,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720.0,40.0,1000.0,6000.0,FPGA_6_1_53,6.0,1.0,53.0,F2A_20970,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720.0,40.0,1000.0,6000.0,FPGA_6_1_52,6.0,1.0,52.0,F2A_20971,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720.0,40.0,1000.0,6000.0,FPGA_6_1_51,6.0,1.0,51.0,F2A_20972,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720.0,40.0,1000.0,6000.0,FPGA_6_1_50,6.0,1.0,50.0,F2A_20973,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720.0,40.0,1000.0,6000.0,FPGA_6_1_49,6.0,1.0,49.0,F2A_20974,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720.0,40.0,1000.0,6000.0,FPGA_6_1_48,6.0,1.0,48.0,F2A_20975,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720.0,40.0,1000.0,6000.0,FPGA_6_1_47,6.0,1.0,47.0,F2A_20976,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720.0,40.0,1000.0,6000.0,FPGA_6_1_46,6.0,1.0,46.0,F2A_20977,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720.0,40.0,1000.0,6000.0,FPGA_6_1_45,6.0,1.0,45.0,F2A_20978,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720.0,40.0,1000.0,6000.0,FPGA_6_1_44,6.0,1.0,44.0,F2A_20979,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720.0,40.0,1000.0,6000.0,FPGA_6_1_43,6.0,1.0,43.0,F2A_20980,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460.0,40.0,1000.0,4000.0,FPGA_8_1_23,8.0,1.0,23.0,A2F_20784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460.0,40.0,1000.0,4000.0,FPGA_8_1_22,8.0,1.0,22.0,A2F_20785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460.0,40.0,1000.0,4000.0,FPGA_8_1_21,8.0,1.0,21.0,A2F_20786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_20,8.0,1.0,20.0,A2F_20787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_19,8.0,1.0,19.0,A2F_20788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_18,8.0,1.0,18.0,A2F_20789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_17,8.0,1.0,17.0,A2F_20790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_16,8.0,1.0,16.0,A2F_20791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_15,8.0,1.0,15.0,A2F_20792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_14,8.0,1.0,14.0,A2F_20793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_13,8.0,1.0,13.0,A2F_20794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980.0,40.0,2000.0,1000.0,FPGA_8_1_12,8.0,1.0,12.0,A2F_20795,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980.0,40.0,2000.0,1000.0,FPGA_8_1_11,8.0,1.0,11.0,A2F_20796,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,980.0,40.0,2000.0,1000.0,FPGA_8_1_10,8.0,1.0,10.0,A2F_20797,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,70.0,40.0,1000.0,1000.0,FPGA_8_1_71,8.0,1.0,71.0,F2A_20808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200.0,40.0,1000.0,2000.0,FPGA_8_1_70,8.0,1.0,70.0,F2A_20809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200.0,40.0,1000.0,2000.0,FPGA_8_1_69,8.0,1.0,69.0,F2A_20810,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200.0,40.0,1000.0,2000.0,FPGA_8_1_68,8.0,1.0,68.0,F2A_20811,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200.0,40.0,1000.0,2000.0,FPGA_8_1_67,8.0,1.0,67.0,F2A_20812,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200.0,40.0,1000.0,2000.0,FPGA_8_1_66,8.0,1.0,66.0,F2A_20813,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200.0,40.0,1000.0,2000.0,FPGA_8_1_65,8.0,1.0,65.0,F2A_20814,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200.0,40.0,1000.0,2000.0,FPGA_8_1_64,8.0,1.0,64.0,F2A_20815,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200.0,40.0,1000.0,2000.0,FPGA_8_1_63,8.0,1.0,63.0,F2A_20816,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200.0,40.0,1000.0,2000.0,FPGA_8_1_62,8.0,1.0,62.0,F2A_20817,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330.0,40.0,1000.0,3000.0,FPGA_8_1_61,8.0,1.0,61.0,F2A_20818,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330.0,40.0,1000.0,3000.0,FPGA_8_1_60,8.0,1.0,60.0,F2A_20819,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330.0,40.0,1000.0,3000.0,FPGA_8_1_59,8.0,1.0,59.0,F2A_20820,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330.0,40.0,1000.0,3000.0,FPGA_8_1_58,8.0,1.0,58.0,F2A_20821,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_57,8.0,1.0,57.0,F2A_20822,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_56,8.0,1.0,56.0,F2A_20823,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590.0,40.0,1000.0,5000.0,FPGA_8_1_55,8.0,1.0,55.0,F2A_20824,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720.0,40.0,1000.0,6000.0,FPGA_8_1_54,8.0,1.0,54.0,F2A_20825,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720.0,40.0,1000.0,6000.0,FPGA_8_1_53,8.0,1.0,53.0,F2A_20826,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720.0,40.0,1000.0,6000.0,FPGA_8_1_52,8.0,1.0,52.0,F2A_20827,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720.0,40.0,1000.0,6000.0,FPGA_8_1_51,8.0,1.0,51.0,F2A_20828,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720.0,40.0,1000.0,6000.0,FPGA_8_1_50,8.0,1.0,50.0,F2A_20829,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720.0,40.0,1000.0,6000.0,FPGA_8_1_49,8.0,1.0,49.0,F2A_20830,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720.0,40.0,1000.0,6000.0,FPGA_8_1_48,8.0,1.0,48.0,F2A_20831,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720.0,40.0,1000.0,6000.0,FPGA_8_1_47,8.0,1.0,47.0,F2A_20832,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720.0,40.0,1000.0,6000.0,FPGA_8_1_46,8.0,1.0,46.0,F2A_20833,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720.0,40.0,1000.0,6000.0,FPGA_8_1_45,8.0,1.0,45.0,F2A_20834,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720.0,40.0,1000.0,6000.0,FPGA_8_1_44,8.0,1.0,44.0,F2A_20835,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720.0,40.0,1000.0,6000.0,FPGA_8_1_43,8.0,1.0,43.0,F2A_20836,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460.0,40.0,1000.0,4000.0,FPGA_9_1_23,9.0,1.0,23.0,A2F_20712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460.0,40.0,1000.0,4000.0,FPGA_9_1_22,9.0,1.0,22.0,A2F_20713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460.0,40.0,1000.0,4000.0,FPGA_9_1_21,9.0,1.0,21.0,A2F_20714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_20,9.0,1.0,20.0,A2F_20715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_19,9.0,1.0,19.0,A2F_20716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_18,9.0,1.0,18.0,A2F_20717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_17,9.0,1.0,17.0,A2F_20718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_16,9.0,1.0,16.0,A2F_20719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_15,9.0,1.0,15.0,A2F_20720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_14,9.0,1.0,14.0,A2F_20721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_13,9.0,1.0,13.0,A2F_20722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980.0,40.0,2000.0,1000.0,FPGA_9_1_12,9.0,1.0,12.0,A2F_20723,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980.0,40.0,2000.0,1000.0,FPGA_9_1_11,9.0,1.0,11.0,A2F_20724,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,980.0,40.0,2000.0,1000.0,FPGA_9_1_10,9.0,1.0,10.0,A2F_20725,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,70.0,40.0,1000.0,1000.0,FPGA_9_1_71,9.0,1.0,71.0,F2A_20736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200.0,40.0,1000.0,2000.0,FPGA_9_1_70,9.0,1.0,70.0,F2A_20737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200.0,40.0,1000.0,2000.0,FPGA_9_1_69,9.0,1.0,69.0,F2A_20738,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200.0,40.0,1000.0,2000.0,FPGA_9_1_68,9.0,1.0,68.0,F2A_20739,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200.0,40.0,1000.0,2000.0,FPGA_9_1_67,9.0,1.0,67.0,F2A_20740,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200.0,40.0,1000.0,2000.0,FPGA_9_1_66,9.0,1.0,66.0,F2A_20741,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200.0,40.0,1000.0,2000.0,FPGA_9_1_65,9.0,1.0,65.0,F2A_20742,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200.0,40.0,1000.0,2000.0,FPGA_9_1_64,9.0,1.0,64.0,F2A_20743,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200.0,40.0,1000.0,2000.0,FPGA_9_1_63,9.0,1.0,63.0,F2A_20744,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200.0,40.0,1000.0,2000.0,FPGA_9_1_62,9.0,1.0,62.0,F2A_20745,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330.0,40.0,1000.0,3000.0,FPGA_9_1_61,9.0,1.0,61.0,F2A_20746,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330.0,40.0,1000.0,3000.0,FPGA_9_1_60,9.0,1.0,60.0,F2A_20747,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330.0,40.0,1000.0,3000.0,FPGA_9_1_59,9.0,1.0,59.0,F2A_20748,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330.0,40.0,1000.0,3000.0,FPGA_9_1_58,9.0,1.0,58.0,F2A_20749,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_57,9.0,1.0,57.0,F2A_20750,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_56,9.0,1.0,56.0,F2A_20751,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590.0,40.0,1000.0,5000.0,FPGA_9_1_55,9.0,1.0,55.0,F2A_20752,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720.0,40.0,1000.0,6000.0,FPGA_9_1_54,9.0,1.0,54.0,F2A_20753,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720.0,40.0,1000.0,6000.0,FPGA_9_1_53,9.0,1.0,53.0,F2A_20754,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720.0,40.0,1000.0,6000.0,FPGA_9_1_52,9.0,1.0,52.0,F2A_20755,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720.0,40.0,1000.0,6000.0,FPGA_9_1_51,9.0,1.0,51.0,F2A_20756,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720.0,40.0,1000.0,6000.0,FPGA_9_1_50,9.0,1.0,50.0,F2A_20757,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720.0,40.0,1000.0,6000.0,FPGA_9_1_49,9.0,1.0,49.0,F2A_20758,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720.0,40.0,1000.0,6000.0,FPGA_9_1_48,9.0,1.0,48.0,F2A_20759,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720.0,40.0,1000.0,6000.0,FPGA_9_1_47,9.0,1.0,47.0,F2A_20760,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720.0,40.0,1000.0,6000.0,FPGA_9_1_46,9.0,1.0,46.0,F2A_20761,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720.0,40.0,1000.0,6000.0,FPGA_9_1_45,9.0,1.0,45.0,F2A_20762,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720.0,40.0,1000.0,6000.0,FPGA_9_1_44,9.0,1.0,44.0,F2A_20763,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720.0,40.0,1000.0,6000.0,FPGA_9_1_43,9.0,1.0,43.0,F2A_20764,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460.0,40.0,1000.0,4000.0,FPGA_10_1_23,10.0,1.0,23.0,A2F_20640,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460.0,40.0,1000.0,4000.0,FPGA_10_1_22,10.0,1.0,22.0,A2F_20641,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460.0,40.0,1000.0,4000.0,FPGA_10_1_21,10.0,1.0,21.0,A2F_20642,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_20,10.0,1.0,20.0,A2F_20643,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_19,10.0,1.0,19.0,A2F_20644,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_18,10.0,1.0,18.0,A2F_20645,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_17,10.0,1.0,17.0,A2F_20646,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_16,10.0,1.0,16.0,A2F_20647,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_15,10.0,1.0,15.0,A2F_20648,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_14,10.0,1.0,14.0,A2F_20649,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_13,10.0,1.0,13.0,A2F_20650,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980.0,40.0,2000.0,1000.0,FPGA_10_1_12,10.0,1.0,12.0,A2F_20651,g2f_rx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980.0,40.0,2000.0,1000.0,FPGA_10_1_11,10.0,1.0,11.0,A2F_20652,g2f_rx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,980.0,40.0,2000.0,1000.0,FPGA_10_1_10,10.0,1.0,10.0,A2F_20653,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,70.0,40.0,1000.0,1000.0,FPGA_10_1_71,10.0,1.0,71.0,F2A_20664,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200.0,40.0,1000.0,2000.0,FPGA_10_1_70,10.0,1.0,70.0,F2A_20665,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200.0,40.0,1000.0,2000.0,FPGA_10_1_69,10.0,1.0,69.0,F2A_20666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200.0,40.0,1000.0,2000.0,FPGA_10_1_68,10.0,1.0,68.0,F2A_20667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200.0,40.0,1000.0,2000.0,FPGA_10_1_67,10.0,1.0,67.0,F2A_20668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200.0,40.0,1000.0,2000.0,FPGA_10_1_66,10.0,1.0,66.0,F2A_20669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200.0,40.0,1000.0,2000.0,FPGA_10_1_65,10.0,1.0,65.0,F2A_20670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200.0,40.0,1000.0,2000.0,FPGA_10_1_64,10.0,1.0,64.0,F2A_20671,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200.0,40.0,1000.0,2000.0,FPGA_10_1_63,10.0,1.0,63.0,F2A_20672,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200.0,40.0,1000.0,2000.0,FPGA_10_1_62,10.0,1.0,62.0,F2A_20673,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330.0,40.0,1000.0,3000.0,FPGA_10_1_61,10.0,1.0,61.0,F2A_20674,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330.0,40.0,1000.0,3000.0,FPGA_10_1_60,10.0,1.0,60.0,F2A_20675,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330.0,40.0,1000.0,3000.0,FPGA_10_1_59,10.0,1.0,59.0,F2A_20676,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330.0,40.0,1000.0,3000.0,FPGA_10_1_58,10.0,1.0,58.0,F2A_20677,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_57,10.0,1.0,57.0,F2A_20678,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_56,10.0,1.0,56.0,F2A_20679,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590.0,40.0,1000.0,5000.0,FPGA_10_1_55,10.0,1.0,55.0,F2A_20680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720.0,40.0,1000.0,6000.0,FPGA_10_1_54,10.0,1.0,54.0,F2A_20681,f2g_trx_hs_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720.0,40.0,1000.0,6000.0,FPGA_10_1_53,10.0,1.0,53.0,F2A_20682,f2g_trx_lp_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720.0,40.0,1000.0,6000.0,FPGA_10_1_52,10.0,1.0,52.0,F2A_20683,f2g_tx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720.0,40.0,1000.0,6000.0,FPGA_10_1_51,10.0,1.0,51.0,F2A_20684,f2g_tx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720.0,40.0,1000.0,6000.0,FPGA_10_1_50,10.0,1.0,50.0,F2A_20685,f2g_rx_term_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720.0,40.0,1000.0,6000.0,FPGA_10_1_49,10.0,1.0,49.0,F2A_20686,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720.0,40.0,1000.0,6000.0,FPGA_10_1_48,10.0,1.0,48.0,F2A_20687,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720.0,40.0,1000.0,6000.0,FPGA_10_1_47,10.0,1.0,47.0,F2A_20688,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720.0,40.0,1000.0,6000.0,FPGA_10_1_46,10.0,1.0,46.0,F2A_20689,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720.0,40.0,1000.0,6000.0,FPGA_10_1_45,10.0,1.0,45.0,F2A_20690,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720.0,40.0,1000.0,6000.0,FPGA_10_1_44,10.0,1.0,44.0,F2A_20691,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720.0,40.0,1000.0,6000.0,FPGA_10_1_43,10.0,1.0,43.0,F2A_20692,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,PUFF_VDD2,VCC_PUF,J10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_SOC_VDDHV,VCC_AUX,J13,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G2_VDDHV,VCC_AUX,V12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G1_VDDHV,VCC_AUX,V18,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,RC_OSC_VDD18,VCC_RC_OSC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDD1P8,VCC_HR_AUX_5,T10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDD1P8,VCC_HR_AUX_4,M10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDD1P8,VCC_HR_AUX_2,T19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDD1P8,VCC_HR_AUX_1,N19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_RCAL,HP_RCAL_2,W16,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_RCAL,HP_RCAL_1,Y20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,PVT_CTRL_VDDO,VCC_SENSOR,L19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDD1P8,VCC_SOC_AUX,G11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDD1P8,VCC_BOOT_AUX,F11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL POWER,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL GROUND,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
