# Combinational_Circuit_xh018cmos_Design
Tarea 2 Curso: Introducción al Diseño de Circuitos Integrados

## Esfuerzo Lógico: Estimación de retardo y consumo promedio de potencia para la función lógica F=(A+B)(C+D)
### La entrada presenta un máximo de 30λ de ancho de transistor y la salida debe de impulsar una carga equivalente de 500λ de ancho del transistor.

### Compuerta compleja
Para la estimación del retardo se realizaron los siguientes cálculos:
![WhatsApp Image 2024-04-19 at 10 47 59 PM](https://github.com/DJosueMM/combinational_circuit_xh018cmos_design/assets/125601912/a24a9b17-6387-4d2f-9950-2d08de2075d6)

En el caso de consumo promedio de potencia se llevo a cabo el siguiente análisis:
![WhatsApp Image 2024-04-19 at 10 50 41 PM](https://github.com/DJosueMM/combinational_circuit_xh018cmos_design/assets/125601912/443cf5e8-7cf1-4539-88c6-86c919d10636)

### Compuerta con etapas simples
Para la estimación del retardo se realizaron los siguientes cálculos:
![WhatsApp Image 2024-04-19 at 10 56 12 PM](https://github.com/DJosueMM/combinational_circuit_xh018cmos_design/assets/125601912/d9f715c6-8552-4f35-9a2a-ef4e4a0d8438)

En el caso de consumo promedio de potencia se llevo a cabo el siguiente análisis:
![WhatsApp Image 2024-04-19 at 10 58 08 PM](https://github.com/DJosueMM/combinational_circuit_xh018cmos_design/assets/125601912/73d2950b-24f8-4659-ab4d-b589f31f6331)


## Aproximación de Elmore: Determinación de los tiempos de retardo (subida y bajada) y de contaminación (subida y bajada)



## Verificación funcional eléctrica y lógica para ambos circuitos
Ser realizaron diversos deck para comprobar el funcionamiento

## Trazado con las capacitacias parásitas
### Compuerta compleja
A continuación se presenta el diseño de la compuerta con los tamaños de transistores necesarios y el diagrama de palitos. 
![WhatsApp Image 2024-04-19 at 11 13 20 PM](https://github.com/DJosueMM/combinational_circuit_xh018cmos_design/assets/125601912/996a248f-92e7-4624-90e4-cd106931f1b9)


### Compuerta con etapas simples
A continuación se presenta el diseño de la compuerta con los tamaños de transistores necesarios y el diagrama de palitos. 
![WhatsApp Image 2024-04-19 at 11 09 59 PM](https://github.com/DJosueMM/combinational_circuit_xh018cmos_design/assets/125601912/6aa84fd4-0353-4336-b958-fa8d5000a9fe)

## Simulación post-trazado con las capacitacias parásitas
### Compuerta compleja


### Compuerta con etapas simples
Este es el layout de una compuerta NOR con transistores P de 540nm y N de 270nm.
![WhatsApp Image 2024-04-18 at 5 51 31 PM](https://github.com/DJosueMM/combinational_circuit_xh018cmos_design/assets/125601912/9a8951f7-54d7-468b-b356-f188f912b1f7)


![image](https://github.com/DJosueMM/combinational_circuit_xh018cmos_design/assets/125601912/75d46e81-dd26-4cc6-a045-252212822d62)


