;
; File Name: cyfitteriar.inc
; 
; PSoC Creator  4.4
;
; Description:
; 
;
;-------------------------------------------------------------------------------
; Copyright (c) 2007-2020 Cypress Semiconductor.  All rights reserved.
; You may use this file only in accordance with the license, terms, conditions, 
; disclaimers, and limitations in the end user license agreement accompanying 
; the software package with which this file was provided.
;-------------------------------------------------------------------------------

#ifndef INCLUDED_CYFITTERIAR_INC
#define INCLUDED_CYFITTERIAR_INC
    INCLUDE cydeviceiar_trm.inc

/* CK */
CK__0__DR EQU CYREG_GPIO_PRT0_DR
CK__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
CK__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
CK__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
CK__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
CK__0__HSIOM_MASK EQU 0x0000000F
CK__0__HSIOM_SHIFT EQU 0
CK__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
CK__0__INTR EQU CYREG_GPIO_PRT0_INTR
CK__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
CK__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
CK__0__MASK EQU 0x01
CK__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
CK__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
CK__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
CK__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
CK__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
CK__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
CK__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
CK__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
CK__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
CK__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
CK__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
CK__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
CK__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
CK__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
CK__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
CK__0__PC EQU CYREG_GPIO_PRT0_PC
CK__0__PC2 EQU CYREG_GPIO_PRT0_PC2
CK__0__PORT EQU 0
CK__0__PS EQU CYREG_GPIO_PRT0_PS
CK__0__SHIFT EQU 0
CK__DR EQU CYREG_GPIO_PRT0_DR
CK__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
CK__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
CK__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
CK__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
CK__INTR EQU CYREG_GPIO_PRT0_INTR
CK__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
CK__INTSTAT EQU CYREG_GPIO_PRT0_INTR
CK__MASK EQU 0x01
CK__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
CK__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
CK__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
CK__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
CK__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
CK__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
CK__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
CK__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
CK__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
CK__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
CK__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
CK__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
CK__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
CK__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
CK__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
CK__PC EQU CYREG_GPIO_PRT0_PC
CK__PC2 EQU CYREG_GPIO_PRT0_PC2
CK__PORT EQU 0
CK__PS EQU CYREG_GPIO_PRT0_PS
CK__SHIFT EQU 0

/* D0 */
D0__0__DR EQU CYREG_GPIO_PRT0_DR
D0__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D0__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D0__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D0__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
D0__0__HSIOM_MASK EQU 0x000000F0
D0__0__HSIOM_SHIFT EQU 4
D0__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D0__0__INTR EQU CYREG_GPIO_PRT0_INTR
D0__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D0__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D0__0__MASK EQU 0x02
D0__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D0__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D0__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D0__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D0__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D0__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D0__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D0__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D0__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D0__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D0__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D0__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D0__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D0__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D0__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D0__0__PC EQU CYREG_GPIO_PRT0_PC
D0__0__PC2 EQU CYREG_GPIO_PRT0_PC2
D0__0__PORT EQU 0
D0__0__PS EQU CYREG_GPIO_PRT0_PS
D0__0__SHIFT EQU 1
D0__DR EQU CYREG_GPIO_PRT0_DR
D0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D0__INTR EQU CYREG_GPIO_PRT0_INTR
D0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D0__MASK EQU 0x02
D0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D0__PC EQU CYREG_GPIO_PRT0_PC
D0__PC2 EQU CYREG_GPIO_PRT0_PC2
D0__PORT EQU 0
D0__PS EQU CYREG_GPIO_PRT0_PS
D0__SHIFT EQU 1

/* D1 */
D1__0__DR EQU CYREG_GPIO_PRT0_DR
D1__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D1__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D1__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D1__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
D1__0__HSIOM_MASK EQU 0x00000F00
D1__0__HSIOM_SHIFT EQU 8
D1__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D1__0__INTR EQU CYREG_GPIO_PRT0_INTR
D1__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D1__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D1__0__MASK EQU 0x04
D1__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D1__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D1__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D1__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D1__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D1__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D1__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D1__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D1__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D1__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D1__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D1__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D1__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D1__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D1__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D1__0__PC EQU CYREG_GPIO_PRT0_PC
D1__0__PC2 EQU CYREG_GPIO_PRT0_PC2
D1__0__PORT EQU 0
D1__0__PS EQU CYREG_GPIO_PRT0_PS
D1__0__SHIFT EQU 2
D1__DR EQU CYREG_GPIO_PRT0_DR
D1__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D1__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D1__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D1__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D1__INTR EQU CYREG_GPIO_PRT0_INTR
D1__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D1__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D1__MASK EQU 0x04
D1__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D1__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D1__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D1__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D1__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D1__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D1__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D1__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D1__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D1__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D1__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D1__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D1__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D1__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D1__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D1__PC EQU CYREG_GPIO_PRT0_PC
D1__PC2 EQU CYREG_GPIO_PRT0_PC2
D1__PORT EQU 0
D1__PS EQU CYREG_GPIO_PRT0_PS
D1__SHIFT EQU 2

/* D2 */
D2__0__DR EQU CYREG_GPIO_PRT0_DR
D2__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D2__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D2__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D2__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
D2__0__HSIOM_MASK EQU 0x0000F000
D2__0__HSIOM_SHIFT EQU 12
D2__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D2__0__INTR EQU CYREG_GPIO_PRT0_INTR
D2__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D2__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D2__0__MASK EQU 0x08
D2__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D2__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D2__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D2__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D2__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D2__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D2__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D2__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D2__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D2__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D2__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D2__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D2__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D2__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D2__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D2__0__PC EQU CYREG_GPIO_PRT0_PC
D2__0__PC2 EQU CYREG_GPIO_PRT0_PC2
D2__0__PORT EQU 0
D2__0__PS EQU CYREG_GPIO_PRT0_PS
D2__0__SHIFT EQU 3
D2__DR EQU CYREG_GPIO_PRT0_DR
D2__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D2__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D2__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D2__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D2__INTR EQU CYREG_GPIO_PRT0_INTR
D2__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D2__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D2__MASK EQU 0x08
D2__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D2__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D2__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D2__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D2__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D2__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D2__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D2__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D2__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D2__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D2__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D2__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D2__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D2__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D2__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D2__PC EQU CYREG_GPIO_PRT0_PC
D2__PC2 EQU CYREG_GPIO_PRT0_PC2
D2__PORT EQU 0
D2__PS EQU CYREG_GPIO_PRT0_PS
D2__SHIFT EQU 3

/* D3 */
D3__0__DR EQU CYREG_GPIO_PRT0_DR
D3__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D3__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D3__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D3__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
D3__0__HSIOM_MASK EQU 0x000F0000
D3__0__HSIOM_SHIFT EQU 16
D3__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D3__0__INTR EQU CYREG_GPIO_PRT0_INTR
D3__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D3__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D3__0__MASK EQU 0x10
D3__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D3__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D3__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D3__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D3__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D3__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D3__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D3__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D3__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D3__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D3__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D3__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D3__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D3__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D3__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D3__0__PC EQU CYREG_GPIO_PRT0_PC
D3__0__PC2 EQU CYREG_GPIO_PRT0_PC2
D3__0__PORT EQU 0
D3__0__PS EQU CYREG_GPIO_PRT0_PS
D3__0__SHIFT EQU 4
D3__DR EQU CYREG_GPIO_PRT0_DR
D3__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D3__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D3__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D3__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D3__INTR EQU CYREG_GPIO_PRT0_INTR
D3__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D3__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D3__MASK EQU 0x10
D3__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D3__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D3__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D3__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D3__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D3__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D3__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D3__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D3__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D3__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D3__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D3__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D3__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D3__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D3__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D3__PC EQU CYREG_GPIO_PRT0_PC
D3__PC2 EQU CYREG_GPIO_PRT0_PC2
D3__PORT EQU 0
D3__PS EQU CYREG_GPIO_PRT0_PS
D3__SHIFT EQU 4

/* D4 */
D4__0__DR EQU CYREG_GPIO_PRT0_DR
D4__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D4__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D4__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D4__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
D4__0__HSIOM_MASK EQU 0x00F00000
D4__0__HSIOM_SHIFT EQU 20
D4__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D4__0__INTR EQU CYREG_GPIO_PRT0_INTR
D4__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D4__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D4__0__MASK EQU 0x20
D4__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D4__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D4__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D4__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D4__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D4__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D4__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D4__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D4__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D4__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D4__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D4__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D4__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D4__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D4__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D4__0__PC EQU CYREG_GPIO_PRT0_PC
D4__0__PC2 EQU CYREG_GPIO_PRT0_PC2
D4__0__PORT EQU 0
D4__0__PS EQU CYREG_GPIO_PRT0_PS
D4__0__SHIFT EQU 5
D4__DR EQU CYREG_GPIO_PRT0_DR
D4__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
D4__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
D4__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
D4__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
D4__INTR EQU CYREG_GPIO_PRT0_INTR
D4__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
D4__INTSTAT EQU CYREG_GPIO_PRT0_INTR
D4__MASK EQU 0x20
D4__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
D4__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
D4__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
D4__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
D4__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
D4__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
D4__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
D4__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
D4__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
D4__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
D4__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
D4__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
D4__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
D4__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
D4__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
D4__PC EQU CYREG_GPIO_PRT0_PC
D4__PC2 EQU CYREG_GPIO_PRT0_PC2
D4__PORT EQU 0
D4__PS EQU CYREG_GPIO_PRT0_PS
D4__SHIFT EQU 5

/* D5 */
D5__0__DR EQU CYREG_GPIO_PRT1_DR
D5__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
D5__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
D5__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
D5__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
D5__0__HSIOM_MASK EQU 0x0000000F
D5__0__HSIOM_SHIFT EQU 0
D5__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
D5__0__INTR EQU CYREG_GPIO_PRT1_INTR
D5__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
D5__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
D5__0__MASK EQU 0x01
D5__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
D5__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
D5__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
D5__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
D5__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
D5__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
D5__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
D5__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
D5__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
D5__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
D5__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
D5__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
D5__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
D5__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
D5__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
D5__0__PC EQU CYREG_GPIO_PRT1_PC
D5__0__PC2 EQU CYREG_GPIO_PRT1_PC2
D5__0__PORT EQU 1
D5__0__PS EQU CYREG_GPIO_PRT1_PS
D5__0__SHIFT EQU 0
D5__DR EQU CYREG_GPIO_PRT1_DR
D5__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
D5__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
D5__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
D5__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
D5__INTR EQU CYREG_GPIO_PRT1_INTR
D5__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
D5__INTSTAT EQU CYREG_GPIO_PRT1_INTR
D5__MASK EQU 0x01
D5__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
D5__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
D5__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
D5__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
D5__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
D5__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
D5__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
D5__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
D5__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
D5__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
D5__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
D5__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
D5__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
D5__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
D5__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
D5__PC EQU CYREG_GPIO_PRT1_PC
D5__PC2 EQU CYREG_GPIO_PRT1_PC2
D5__PORT EQU 1
D5__PS EQU CYREG_GPIO_PRT1_PS
D5__SHIFT EQU 0

/* D6 */
D6__0__DR EQU CYREG_GPIO_PRT1_DR
D6__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
D6__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
D6__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
D6__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
D6__0__HSIOM_MASK EQU 0x000000F0
D6__0__HSIOM_SHIFT EQU 4
D6__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
D6__0__INTR EQU CYREG_GPIO_PRT1_INTR
D6__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
D6__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
D6__0__MASK EQU 0x02
D6__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
D6__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
D6__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
D6__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
D6__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
D6__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
D6__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
D6__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
D6__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
D6__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
D6__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
D6__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
D6__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
D6__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
D6__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
D6__0__PC EQU CYREG_GPIO_PRT1_PC
D6__0__PC2 EQU CYREG_GPIO_PRT1_PC2
D6__0__PORT EQU 1
D6__0__PS EQU CYREG_GPIO_PRT1_PS
D6__0__SHIFT EQU 1
D6__DR EQU CYREG_GPIO_PRT1_DR
D6__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
D6__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
D6__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
D6__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
D6__INTR EQU CYREG_GPIO_PRT1_INTR
D6__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
D6__INTSTAT EQU CYREG_GPIO_PRT1_INTR
D6__MASK EQU 0x02
D6__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
D6__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
D6__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
D6__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
D6__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
D6__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
D6__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
D6__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
D6__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
D6__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
D6__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
D6__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
D6__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
D6__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
D6__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
D6__PC EQU CYREG_GPIO_PRT1_PC
D6__PC2 EQU CYREG_GPIO_PRT1_PC2
D6__PORT EQU 1
D6__PS EQU CYREG_GPIO_PRT1_PS
D6__SHIFT EQU 1

/* D7 */
D7__0__DR EQU CYREG_GPIO_PRT1_DR
D7__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
D7__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
D7__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
D7__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
D7__0__HSIOM_MASK EQU 0x00000F00
D7__0__HSIOM_SHIFT EQU 8
D7__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
D7__0__INTR EQU CYREG_GPIO_PRT1_INTR
D7__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
D7__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
D7__0__MASK EQU 0x04
D7__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
D7__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
D7__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
D7__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
D7__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
D7__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
D7__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
D7__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
D7__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
D7__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
D7__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
D7__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
D7__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
D7__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
D7__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
D7__0__PC EQU CYREG_GPIO_PRT1_PC
D7__0__PC2 EQU CYREG_GPIO_PRT1_PC2
D7__0__PORT EQU 1
D7__0__PS EQU CYREG_GPIO_PRT1_PS
D7__0__SHIFT EQU 2
D7__DR EQU CYREG_GPIO_PRT1_DR
D7__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
D7__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
D7__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
D7__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
D7__INTR EQU CYREG_GPIO_PRT1_INTR
D7__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
D7__INTSTAT EQU CYREG_GPIO_PRT1_INTR
D7__MASK EQU 0x04
D7__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
D7__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
D7__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
D7__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
D7__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
D7__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
D7__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
D7__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
D7__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
D7__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
D7__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
D7__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
D7__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
D7__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
D7__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
D7__PC EQU CYREG_GPIO_PRT1_PC
D7__PC2 EQU CYREG_GPIO_PRT1_PC2
D7__PORT EQU 1
D7__PS EQU CYREG_GPIO_PRT1_PS
D7__SHIFT EQU 2

/* OE */
OE__0__DR EQU CYREG_GPIO_PRT1_DR
OE__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
OE__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
OE__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
OE__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
OE__0__HSIOM_MASK EQU 0x0000F000
OE__0__HSIOM_SHIFT EQU 12
OE__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
OE__0__INTR EQU CYREG_GPIO_PRT1_INTR
OE__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
OE__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
OE__0__MASK EQU 0x08
OE__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
OE__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
OE__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
OE__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
OE__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
OE__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
OE__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
OE__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
OE__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
OE__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
OE__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
OE__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
OE__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
OE__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
OE__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
OE__0__PC EQU CYREG_GPIO_PRT1_PC
OE__0__PC2 EQU CYREG_GPIO_PRT1_PC2
OE__0__PORT EQU 1
OE__0__PS EQU CYREG_GPIO_PRT1_PS
OE__0__SHIFT EQU 3
OE__DR EQU CYREG_GPIO_PRT1_DR
OE__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
OE__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
OE__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
OE__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
OE__INTR EQU CYREG_GPIO_PRT1_INTR
OE__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
OE__INTSTAT EQU CYREG_GPIO_PRT1_INTR
OE__MASK EQU 0x08
OE__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
OE__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
OE__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
OE__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
OE__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
OE__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
OE__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
OE__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
OE__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
OE__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
OE__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
OE__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
OE__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
OE__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
OE__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
OE__PC EQU CYREG_GPIO_PRT1_PC
OE__PC2 EQU CYREG_GPIO_PRT1_PC2
OE__PORT EQU 1
OE__PS EQU CYREG_GPIO_PRT1_PS
OE__SHIFT EQU 3

/* Q0 */
Q0__0__DR EQU CYREG_GPIO_PRT1_DR
Q0__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
Q0__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
Q0__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
Q0__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
Q0__0__HSIOM_MASK EQU 0x000F0000
Q0__0__HSIOM_SHIFT EQU 16
Q0__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q0__0__INTR EQU CYREG_GPIO_PRT1_INTR
Q0__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q0__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
Q0__0__MASK EQU 0x10
Q0__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
Q0__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
Q0__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
Q0__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
Q0__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
Q0__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
Q0__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
Q0__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
Q0__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
Q0__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
Q0__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
Q0__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
Q0__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
Q0__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
Q0__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
Q0__0__PC EQU CYREG_GPIO_PRT1_PC
Q0__0__PC2 EQU CYREG_GPIO_PRT1_PC2
Q0__0__PORT EQU 1
Q0__0__PS EQU CYREG_GPIO_PRT1_PS
Q0__0__SHIFT EQU 4
Q0__DR EQU CYREG_GPIO_PRT1_DR
Q0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
Q0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
Q0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
Q0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q0__INTR EQU CYREG_GPIO_PRT1_INTR
Q0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
Q0__MASK EQU 0x10
Q0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
Q0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
Q0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
Q0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
Q0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
Q0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
Q0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
Q0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
Q0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
Q0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
Q0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
Q0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
Q0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
Q0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
Q0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
Q0__PC EQU CYREG_GPIO_PRT1_PC
Q0__PC2 EQU CYREG_GPIO_PRT1_PC2
Q0__PORT EQU 1
Q0__PS EQU CYREG_GPIO_PRT1_PS
Q0__SHIFT EQU 4

/* Q1 */
Q1__0__DR EQU CYREG_GPIO_PRT1_DR
Q1__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
Q1__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
Q1__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
Q1__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
Q1__0__HSIOM_MASK EQU 0x00F00000
Q1__0__HSIOM_SHIFT EQU 20
Q1__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q1__0__INTR EQU CYREG_GPIO_PRT1_INTR
Q1__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q1__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
Q1__0__MASK EQU 0x20
Q1__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
Q1__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
Q1__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
Q1__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
Q1__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
Q1__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
Q1__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
Q1__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
Q1__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
Q1__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
Q1__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
Q1__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
Q1__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
Q1__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
Q1__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
Q1__0__PC EQU CYREG_GPIO_PRT1_PC
Q1__0__PC2 EQU CYREG_GPIO_PRT1_PC2
Q1__0__PORT EQU 1
Q1__0__PS EQU CYREG_GPIO_PRT1_PS
Q1__0__SHIFT EQU 5
Q1__DR EQU CYREG_GPIO_PRT1_DR
Q1__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
Q1__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
Q1__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
Q1__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q1__INTR EQU CYREG_GPIO_PRT1_INTR
Q1__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q1__INTSTAT EQU CYREG_GPIO_PRT1_INTR
Q1__MASK EQU 0x20
Q1__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
Q1__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
Q1__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
Q1__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
Q1__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
Q1__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
Q1__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
Q1__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
Q1__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
Q1__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
Q1__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
Q1__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
Q1__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
Q1__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
Q1__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
Q1__PC EQU CYREG_GPIO_PRT1_PC
Q1__PC2 EQU CYREG_GPIO_PRT1_PC2
Q1__PORT EQU 1
Q1__PS EQU CYREG_GPIO_PRT1_PS
Q1__SHIFT EQU 5

/* Q2 */
Q2__0__DR EQU CYREG_GPIO_PRT1_DR
Q2__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
Q2__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
Q2__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
Q2__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
Q2__0__HSIOM_MASK EQU 0x0F000000
Q2__0__HSIOM_SHIFT EQU 24
Q2__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q2__0__INTR EQU CYREG_GPIO_PRT1_INTR
Q2__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q2__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
Q2__0__MASK EQU 0x40
Q2__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
Q2__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
Q2__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
Q2__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
Q2__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
Q2__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
Q2__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
Q2__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
Q2__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
Q2__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
Q2__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
Q2__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
Q2__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
Q2__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
Q2__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
Q2__0__PC EQU CYREG_GPIO_PRT1_PC
Q2__0__PC2 EQU CYREG_GPIO_PRT1_PC2
Q2__0__PORT EQU 1
Q2__0__PS EQU CYREG_GPIO_PRT1_PS
Q2__0__SHIFT EQU 6
Q2__DR EQU CYREG_GPIO_PRT1_DR
Q2__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
Q2__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
Q2__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
Q2__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q2__INTR EQU CYREG_GPIO_PRT1_INTR
Q2__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q2__INTSTAT EQU CYREG_GPIO_PRT1_INTR
Q2__MASK EQU 0x40
Q2__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
Q2__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
Q2__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
Q2__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
Q2__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
Q2__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
Q2__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
Q2__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
Q2__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
Q2__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
Q2__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
Q2__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
Q2__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
Q2__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
Q2__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
Q2__PC EQU CYREG_GPIO_PRT1_PC
Q2__PC2 EQU CYREG_GPIO_PRT1_PC2
Q2__PORT EQU 1
Q2__PS EQU CYREG_GPIO_PRT1_PS
Q2__SHIFT EQU 6

/* Q3 */
Q3__0__DR EQU CYREG_GPIO_PRT1_DR
Q3__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
Q3__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
Q3__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
Q3__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
Q3__0__HSIOM_MASK EQU 0xF0000000
Q3__0__HSIOM_SHIFT EQU 28
Q3__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q3__0__INTR EQU CYREG_GPIO_PRT1_INTR
Q3__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q3__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
Q3__0__MASK EQU 0x80
Q3__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
Q3__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
Q3__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
Q3__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
Q3__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
Q3__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
Q3__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
Q3__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
Q3__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
Q3__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
Q3__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
Q3__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
Q3__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
Q3__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
Q3__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
Q3__0__PC EQU CYREG_GPIO_PRT1_PC
Q3__0__PC2 EQU CYREG_GPIO_PRT1_PC2
Q3__0__PORT EQU 1
Q3__0__PS EQU CYREG_GPIO_PRT1_PS
Q3__0__SHIFT EQU 7
Q3__DR EQU CYREG_GPIO_PRT1_DR
Q3__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
Q3__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
Q3__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
Q3__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q3__INTR EQU CYREG_GPIO_PRT1_INTR
Q3__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
Q3__INTSTAT EQU CYREG_GPIO_PRT1_INTR
Q3__MASK EQU 0x80
Q3__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
Q3__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
Q3__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
Q3__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
Q3__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
Q3__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
Q3__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
Q3__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
Q3__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
Q3__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
Q3__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
Q3__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
Q3__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
Q3__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
Q3__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
Q3__PC EQU CYREG_GPIO_PRT1_PC
Q3__PC2 EQU CYREG_GPIO_PRT1_PC2
Q3__PORT EQU 1
Q3__PS EQU CYREG_GPIO_PRT1_PS
Q3__SHIFT EQU 7

/* Q4 */
Q4__0__DR EQU CYREG_GPIO_PRT2_DR
Q4__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Q4__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Q4__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Q4__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
Q4__0__HSIOM_MASK EQU 0x0000000F
Q4__0__HSIOM_SHIFT EQU 0
Q4__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q4__0__INTR EQU CYREG_GPIO_PRT2_INTR
Q4__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q4__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Q4__0__MASK EQU 0x01
Q4__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Q4__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Q4__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Q4__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Q4__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Q4__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Q4__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Q4__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Q4__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Q4__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Q4__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Q4__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Q4__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Q4__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Q4__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Q4__0__PC EQU CYREG_GPIO_PRT2_PC
Q4__0__PC2 EQU CYREG_GPIO_PRT2_PC2
Q4__0__PORT EQU 2
Q4__0__PS EQU CYREG_GPIO_PRT2_PS
Q4__0__SHIFT EQU 0
Q4__DR EQU CYREG_GPIO_PRT2_DR
Q4__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Q4__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Q4__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Q4__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q4__INTR EQU CYREG_GPIO_PRT2_INTR
Q4__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q4__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Q4__MASK EQU 0x01
Q4__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Q4__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Q4__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Q4__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Q4__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Q4__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Q4__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Q4__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Q4__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Q4__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Q4__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Q4__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Q4__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Q4__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Q4__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Q4__PC EQU CYREG_GPIO_PRT2_PC
Q4__PC2 EQU CYREG_GPIO_PRT2_PC2
Q4__PORT EQU 2
Q4__PS EQU CYREG_GPIO_PRT2_PS
Q4__SHIFT EQU 0

/* Q5 */
Q5__0__DR EQU CYREG_GPIO_PRT2_DR
Q5__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Q5__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Q5__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Q5__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
Q5__0__HSIOM_MASK EQU 0x000000F0
Q5__0__HSIOM_SHIFT EQU 4
Q5__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q5__0__INTR EQU CYREG_GPIO_PRT2_INTR
Q5__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q5__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Q5__0__MASK EQU 0x02
Q5__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Q5__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Q5__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Q5__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Q5__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Q5__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Q5__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Q5__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Q5__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Q5__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Q5__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Q5__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Q5__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Q5__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Q5__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Q5__0__PC EQU CYREG_GPIO_PRT2_PC
Q5__0__PC2 EQU CYREG_GPIO_PRT2_PC2
Q5__0__PORT EQU 2
Q5__0__PS EQU CYREG_GPIO_PRT2_PS
Q5__0__SHIFT EQU 1
Q5__DR EQU CYREG_GPIO_PRT2_DR
Q5__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Q5__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Q5__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Q5__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q5__INTR EQU CYREG_GPIO_PRT2_INTR
Q5__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q5__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Q5__MASK EQU 0x02
Q5__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Q5__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Q5__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Q5__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Q5__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Q5__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Q5__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Q5__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Q5__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Q5__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Q5__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Q5__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Q5__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Q5__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Q5__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Q5__PC EQU CYREG_GPIO_PRT2_PC
Q5__PC2 EQU CYREG_GPIO_PRT2_PC2
Q5__PORT EQU 2
Q5__PS EQU CYREG_GPIO_PRT2_PS
Q5__SHIFT EQU 1

/* Q6 */
Q6__0__DR EQU CYREG_GPIO_PRT2_DR
Q6__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Q6__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Q6__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Q6__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
Q6__0__HSIOM_MASK EQU 0x00000F00
Q6__0__HSIOM_SHIFT EQU 8
Q6__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q6__0__INTR EQU CYREG_GPIO_PRT2_INTR
Q6__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q6__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Q6__0__MASK EQU 0x04
Q6__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Q6__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Q6__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Q6__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Q6__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Q6__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Q6__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Q6__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Q6__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Q6__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Q6__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Q6__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Q6__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Q6__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Q6__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Q6__0__PC EQU CYREG_GPIO_PRT2_PC
Q6__0__PC2 EQU CYREG_GPIO_PRT2_PC2
Q6__0__PORT EQU 2
Q6__0__PS EQU CYREG_GPIO_PRT2_PS
Q6__0__SHIFT EQU 2
Q6__DR EQU CYREG_GPIO_PRT2_DR
Q6__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Q6__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Q6__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Q6__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q6__INTR EQU CYREG_GPIO_PRT2_INTR
Q6__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q6__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Q6__MASK EQU 0x04
Q6__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Q6__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Q6__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Q6__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Q6__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Q6__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Q6__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Q6__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Q6__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Q6__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Q6__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Q6__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Q6__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Q6__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Q6__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Q6__PC EQU CYREG_GPIO_PRT2_PC
Q6__PC2 EQU CYREG_GPIO_PRT2_PC2
Q6__PORT EQU 2
Q6__PS EQU CYREG_GPIO_PRT2_PS
Q6__SHIFT EQU 2

/* Q7 */
Q7__0__DR EQU CYREG_GPIO_PRT2_DR
Q7__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Q7__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Q7__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Q7__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
Q7__0__HSIOM_MASK EQU 0x0000F000
Q7__0__HSIOM_SHIFT EQU 12
Q7__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q7__0__INTR EQU CYREG_GPIO_PRT2_INTR
Q7__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q7__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Q7__0__MASK EQU 0x08
Q7__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Q7__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Q7__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Q7__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Q7__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Q7__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Q7__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Q7__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Q7__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Q7__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Q7__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Q7__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Q7__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Q7__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Q7__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Q7__0__PC EQU CYREG_GPIO_PRT2_PC
Q7__0__PC2 EQU CYREG_GPIO_PRT2_PC2
Q7__0__PORT EQU 2
Q7__0__PS EQU CYREG_GPIO_PRT2_PS
Q7__0__SHIFT EQU 3
Q7__DR EQU CYREG_GPIO_PRT2_DR
Q7__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Q7__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Q7__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Q7__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q7__INTR EQU CYREG_GPIO_PRT2_INTR
Q7__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Q7__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Q7__MASK EQU 0x08
Q7__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Q7__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Q7__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Q7__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Q7__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Q7__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Q7__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Q7__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Q7__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Q7__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Q7__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Q7__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Q7__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Q7__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Q7__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Q7__PC EQU CYREG_GPIO_PRT2_PC
Q7__PC2 EQU CYREG_GPIO_PRT2_PC2
Q7__PORT EQU 2
Q7__PS EQU CYREG_GPIO_PRT2_PS
Q7__SHIFT EQU 3

/* LED_OK */
LED_OK__0__DR EQU CYREG_GPIO_PRT3_DR
LED_OK__0__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
LED_OK__0__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
LED_OK__0__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
LED_OK__0__HSIOM EQU CYREG_HSIOM_PORT_SEL3
LED_OK__0__HSIOM_MASK EQU 0x0F000000
LED_OK__0__HSIOM_SHIFT EQU 24
LED_OK__0__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
LED_OK__0__INTR EQU CYREG_GPIO_PRT3_INTR
LED_OK__0__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
LED_OK__0__INTSTAT EQU CYREG_GPIO_PRT3_INTR
LED_OK__0__MASK EQU 0x40
LED_OK__0__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
LED_OK__0__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
LED_OK__0__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
LED_OK__0__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
LED_OK__0__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
LED_OK__0__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
LED_OK__0__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
LED_OK__0__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
LED_OK__0__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
LED_OK__0__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
LED_OK__0__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
LED_OK__0__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
LED_OK__0__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
LED_OK__0__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
LED_OK__0__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
LED_OK__0__PC EQU CYREG_GPIO_PRT3_PC
LED_OK__0__PC2 EQU CYREG_GPIO_PRT3_PC2
LED_OK__0__PORT EQU 3
LED_OK__0__PS EQU CYREG_GPIO_PRT3_PS
LED_OK__0__SHIFT EQU 6
LED_OK__DR EQU CYREG_GPIO_PRT3_DR
LED_OK__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
LED_OK__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
LED_OK__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
LED_OK__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
LED_OK__INTR EQU CYREG_GPIO_PRT3_INTR
LED_OK__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
LED_OK__INTSTAT EQU CYREG_GPIO_PRT3_INTR
LED_OK__MASK EQU 0x40
LED_OK__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
LED_OK__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
LED_OK__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
LED_OK__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
LED_OK__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
LED_OK__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
LED_OK__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
LED_OK__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
LED_OK__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
LED_OK__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
LED_OK__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
LED_OK__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
LED_OK__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
LED_OK__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
LED_OK__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
LED_OK__PC EQU CYREG_GPIO_PRT3_PC
LED_OK__PC2 EQU CYREG_GPIO_PRT3_PC2
LED_OK__PORT EQU 3
LED_OK__PS EQU CYREG_GPIO_PRT3_PS
LED_OK__SHIFT EQU 6

/* LED_FAIL */
LED_FAIL__0__DR EQU CYREG_GPIO_PRT2_DR
LED_FAIL__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
LED_FAIL__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
LED_FAIL__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
LED_FAIL__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
LED_FAIL__0__HSIOM_MASK EQU 0x0F000000
LED_FAIL__0__HSIOM_SHIFT EQU 24
LED_FAIL__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
LED_FAIL__0__INTR EQU CYREG_GPIO_PRT2_INTR
LED_FAIL__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
LED_FAIL__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
LED_FAIL__0__MASK EQU 0x40
LED_FAIL__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
LED_FAIL__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
LED_FAIL__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
LED_FAIL__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
LED_FAIL__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
LED_FAIL__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
LED_FAIL__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
LED_FAIL__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
LED_FAIL__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
LED_FAIL__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
LED_FAIL__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
LED_FAIL__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
LED_FAIL__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
LED_FAIL__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
LED_FAIL__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
LED_FAIL__0__PC EQU CYREG_GPIO_PRT2_PC
LED_FAIL__0__PC2 EQU CYREG_GPIO_PRT2_PC2
LED_FAIL__0__PORT EQU 2
LED_FAIL__0__PS EQU CYREG_GPIO_PRT2_PS
LED_FAIL__0__SHIFT EQU 6
LED_FAIL__DR EQU CYREG_GPIO_PRT2_DR
LED_FAIL__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
LED_FAIL__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
LED_FAIL__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
LED_FAIL__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
LED_FAIL__INTR EQU CYREG_GPIO_PRT2_INTR
LED_FAIL__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
LED_FAIL__INTSTAT EQU CYREG_GPIO_PRT2_INTR
LED_FAIL__MASK EQU 0x40
LED_FAIL__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
LED_FAIL__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
LED_FAIL__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
LED_FAIL__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
LED_FAIL__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
LED_FAIL__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
LED_FAIL__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
LED_FAIL__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
LED_FAIL__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
LED_FAIL__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
LED_FAIL__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
LED_FAIL__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
LED_FAIL__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
LED_FAIL__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
LED_FAIL__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
LED_FAIL__PC EQU CYREG_GPIO_PRT2_PC
LED_FAIL__PC2 EQU CYREG_GPIO_PRT2_PC2
LED_FAIL__PORT EQU 2
LED_FAIL__PS EQU CYREG_GPIO_PRT2_PS
LED_FAIL__SHIFT EQU 6

/* Miscellaneous */
CYDEV_BCLK__HFCLK__HZ EQU 48000000
CYDEV_BCLK__HFCLK__KHZ EQU 48000
CYDEV_BCLK__HFCLK__MHZ EQU 48
CYDEV_BCLK__SYSCLK__HZ EQU 48000000
CYDEV_BCLK__SYSCLK__KHZ EQU 48000
CYDEV_BCLK__SYSCLK__MHZ EQU 48
CYDEV_CHIP_DIE_LEOPARD EQU 1
CYDEV_CHIP_DIE_PSOC4A EQU 26
CYDEV_CHIP_DIE_PSOC5LP EQU 2
CYDEV_CHIP_DIE_PSOC5TM EQU 3
CYDEV_CHIP_DIE_TMA4 EQU 4
CYDEV_CHIP_DIE_UNKNOWN EQU 0
CYDEV_CHIP_FAMILY_FM0P EQU 5
CYDEV_CHIP_FAMILY_FM3 EQU 6
CYDEV_CHIP_FAMILY_FM4 EQU 7
CYDEV_CHIP_FAMILY_PSOC3 EQU 1
CYDEV_CHIP_FAMILY_PSOC4 EQU 2
CYDEV_CHIP_FAMILY_PSOC5 EQU 3
CYDEV_CHIP_FAMILY_PSOC6 EQU 4
CYDEV_CHIP_FAMILY_UNKNOWN EQU 0
CYDEV_CHIP_FAMILY_USED EQU CYDEV_CHIP_FAMILY_PSOC4
CYDEV_CHIP_JTAG_ID EQU 0x1A1711AA
CYDEV_CHIP_MEMBER_3A EQU 1
CYDEV_CHIP_MEMBER_4A EQU 26
CYDEV_CHIP_MEMBER_4AA EQU 25
CYDEV_CHIP_MEMBER_4AB EQU 30
CYDEV_CHIP_MEMBER_4AC EQU 14
CYDEV_CHIP_MEMBER_4AD EQU 15
CYDEV_CHIP_MEMBER_4AE EQU 16
CYDEV_CHIP_MEMBER_4D EQU 20
CYDEV_CHIP_MEMBER_4E EQU 6
CYDEV_CHIP_MEMBER_4F EQU 27
CYDEV_CHIP_MEMBER_4G EQU 4
CYDEV_CHIP_MEMBER_4H EQU 24
CYDEV_CHIP_MEMBER_4I EQU 32
CYDEV_CHIP_MEMBER_4J EQU 21
CYDEV_CHIP_MEMBER_4K EQU 22
CYDEV_CHIP_MEMBER_4L EQU 31
CYDEV_CHIP_MEMBER_4M EQU 29
CYDEV_CHIP_MEMBER_4N EQU 11
CYDEV_CHIP_MEMBER_4O EQU 8
CYDEV_CHIP_MEMBER_4P EQU 28
CYDEV_CHIP_MEMBER_4Q EQU 17
CYDEV_CHIP_MEMBER_4R EQU 9
CYDEV_CHIP_MEMBER_4S EQU 12
CYDEV_CHIP_MEMBER_4T EQU 10
CYDEV_CHIP_MEMBER_4U EQU 5
CYDEV_CHIP_MEMBER_4V EQU 23
CYDEV_CHIP_MEMBER_4W EQU 13
CYDEV_CHIP_MEMBER_4X EQU 7
CYDEV_CHIP_MEMBER_4Y EQU 18
CYDEV_CHIP_MEMBER_4Z EQU 19
CYDEV_CHIP_MEMBER_5A EQU 3
CYDEV_CHIP_MEMBER_5B EQU 2
CYDEV_CHIP_MEMBER_6A EQU 33
CYDEV_CHIP_MEMBER_FM3 EQU 37
CYDEV_CHIP_MEMBER_FM4 EQU 38
CYDEV_CHIP_MEMBER_PDL_FM0P_TYPE1 EQU 34
CYDEV_CHIP_MEMBER_PDL_FM0P_TYPE2 EQU 35
CYDEV_CHIP_MEMBER_PDL_FM0P_TYPE3 EQU 36
CYDEV_CHIP_MEMBER_UNKNOWN EQU 0
CYDEV_CHIP_MEMBER_USED EQU CYDEV_CHIP_MEMBER_4F
CYDEV_CHIP_DIE_EXPECT EQU CYDEV_CHIP_MEMBER_USED
CYDEV_CHIP_DIE_ACTUAL EQU CYDEV_CHIP_DIE_EXPECT
CYDEV_CHIP_REV_LEOPARD_ES1 EQU 0
CYDEV_CHIP_REV_LEOPARD_ES2 EQU 1
CYDEV_CHIP_REV_LEOPARD_ES3 EQU 3
CYDEV_CHIP_REV_LEOPARD_PRODUCTION EQU 3
CYDEV_CHIP_REV_PSOC4A_ES0 EQU 17
CYDEV_CHIP_REV_PSOC4A_PRODUCTION EQU 17
CYDEV_CHIP_REV_PSOC5LP_ES0 EQU 0
CYDEV_CHIP_REV_PSOC5LP_PRODUCTION EQU 0
CYDEV_CHIP_REV_PSOC5TM_ES0 EQU 0
CYDEV_CHIP_REV_PSOC5TM_ES1 EQU 1
CYDEV_CHIP_REV_PSOC5TM_PRODUCTION EQU 1
CYDEV_CHIP_REV_TMA4_ES EQU 17
CYDEV_CHIP_REV_TMA4_ES2 EQU 33
CYDEV_CHIP_REV_TMA4_PRODUCTION EQU 17
CYDEV_CHIP_REVISION_3A_ES1 EQU 0
CYDEV_CHIP_REVISION_3A_ES2 EQU 1
CYDEV_CHIP_REVISION_3A_ES3 EQU 3
CYDEV_CHIP_REVISION_3A_PRODUCTION EQU 3
CYDEV_CHIP_REVISION_4A_ES0 EQU 17
CYDEV_CHIP_REVISION_4A_PRODUCTION EQU 17
CYDEV_CHIP_REVISION_4AA_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4AB_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4AC_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4AD_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4AE_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4D_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4E_CCG2_NO_USBPD EQU 0
CYDEV_CHIP_REVISION_4E_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4F_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4F_PRODUCTION_256DMA EQU 0
CYDEV_CHIP_REVISION_4F_PRODUCTION_256K EQU 0
CYDEV_CHIP_REVISION_4G_ES EQU 17
CYDEV_CHIP_REVISION_4G_ES2 EQU 33
CYDEV_CHIP_REVISION_4G_PRODUCTION EQU 17
CYDEV_CHIP_REVISION_4H_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4I_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4J_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4K_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4L_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4M_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4N_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4O_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4P_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4Q_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4R_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4S_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4T_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4U_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4V_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4W_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4X_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4Y_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4Z_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_5A_ES0 EQU 0
CYDEV_CHIP_REVISION_5A_ES1 EQU 1
CYDEV_CHIP_REVISION_5A_PRODUCTION EQU 1
CYDEV_CHIP_REVISION_5B_ES0 EQU 0
CYDEV_CHIP_REVISION_5B_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_6A_ES EQU 17
CYDEV_CHIP_REVISION_6A_NO_UDB EQU 33
CYDEV_CHIP_REVISION_6A_PRODUCTION EQU 33
CYDEV_CHIP_REVISION_FM3_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_FM4_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_PDL_FM0P_TYPE1_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_PDL_FM0P_TYPE2_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_PDL_FM0P_TYPE3_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_USED EQU CYDEV_CHIP_REVISION_4F_PRODUCTION_256DMA
CYDEV_CHIP_REV_EXPECT EQU CYDEV_CHIP_REVISION_USED
CYDEV_CONFIG_READ_ACCELERATOR EQU 1
CYDEV_CONFIG_UNUSED_IO_AllowButWarn EQU 0
CYDEV_CONFIG_UNUSED_IO_AllowWithInfo EQU 1
CYDEV_CONFIG_UNUSED_IO_Disallowed EQU 2
CYDEV_CONFIG_UNUSED_IO EQU CYDEV_CONFIG_UNUSED_IO_Disallowed
CYDEV_CONFIGURATION_COMPRESSED EQU 1
CYDEV_CONFIGURATION_MODE_COMPRESSED EQU 0
CYDEV_CONFIGURATION_MODE EQU CYDEV_CONFIGURATION_MODE_COMPRESSED
CYDEV_CONFIGURATION_MODE_DMA EQU 2
CYDEV_CONFIGURATION_MODE_UNCOMPRESSED EQU 1
CYDEV_DEBUG_PROTECT_KILL EQU 4
CYDEV_DEBUG_PROTECT_OPEN EQU 1
CYDEV_DEBUG_PROTECT EQU CYDEV_DEBUG_PROTECT_OPEN
CYDEV_DEBUG_PROTECT_PROTECTED EQU 2
CYDEV_DEBUGGING_DPS_Disable EQU 3
CYDEV_DEBUGGING_DPS_SWD EQU 2
CYDEV_DEBUGGING_DPS EQU CYDEV_DEBUGGING_DPS_SWD
CYDEV_DEBUGGING_ENABLE EQU 1
CYDEV_DFT_SELECT_CLK0 EQU 10
CYDEV_DFT_SELECT_CLK1 EQU 11
CYDEV_DMA_CHANNELS_AVAILABLE EQU 8
CYDEV_HEAP_SIZE EQU 0x80
CYDEV_IMO_TRIMMED_BY_USB EQU 0
CYDEV_IMO_TRIMMED_BY_WCO EQU 0
CYDEV_INTR_NUMBER_DMA EQU 21
CYDEV_IS_EXPORTING_CODE EQU 0
CYDEV_IS_IMPORTING_CODE EQU 0
CYDEV_PROJ_TYPE EQU 0
CYDEV_PROJ_TYPE_BOOTLOADER EQU 1
CYDEV_PROJ_TYPE_LAUNCHER EQU 5
CYDEV_PROJ_TYPE_LOADABLE EQU 2
CYDEV_PROJ_TYPE_LOADABLEANDBOOTLOADER EQU 4
CYDEV_PROJ_TYPE_MULTIAPPBOOTLOADER EQU 3
CYDEV_PROJ_TYPE_STANDARD EQU 0
CYDEV_STACK_SIZE EQU 0x0800
CYDEV_USE_BUNDLED_CMSIS EQU 1
CYDEV_VARIABLE_VDDA EQU 1
CYDEV_VDDA_MV EQU 3300
CYDEV_VDDD_MV EQU 3300
CYDEV_VDDR_MV EQU 3300
CYDEV_WDT_GENERATE_ISR EQU 1
CYIPBLOCK_m0s8bless_VERSION EQU 2
CYIPBLOCK_m0s8cpussv2_VERSION EQU 1
CYIPBLOCK_m0s8csd_VERSION EQU 1
CYIPBLOCK_m0s8ioss_VERSION EQU 1
CYIPBLOCK_m0s8lcd_VERSION EQU 2
CYIPBLOCK_m0s8lpcomp_VERSION EQU 2
CYIPBLOCK_m0s8peri_VERSION EQU 1
CYIPBLOCK_m0s8scb_VERSION EQU 2
CYIPBLOCK_m0s8srssv2_VERSION EQU 1
CYIPBLOCK_m0s8tcpwm_VERSION EQU 2
CYIPBLOCK_m0s8udbif_VERSION EQU 1
CYIPBLOCK_s8pass4al_VERSION EQU 1
DMA_CHANNELS_USED__MASK EQU 0
CYDEV_BOOTLOADER_ENABLE EQU 0

#endif /* INCLUDED_CYFITTERIAR_INC */
