# VHDL-Combinational-Calculator
Calculadora Digital BCD en VHDL para FPGA М
Este repositorio contiene un proyecto para la asignatura Dise帽o de Sistemas Digitales (1830) de la Facultad de Ingenier铆a, Departamento de Electr贸nica en la Pontificia Universidad Javeriana.
El proyecto consiste en una calculadora digital de 4 bits, descrita completamente en VHDL e implementada en una tarjeta de desarrollo Terasic DE0 con una FPGA Intel Cyclone III.

 Caracter铆sticas
Operaciones Soportadas:
  Suma BCD (Decimal Codificado en Binario)
  Resta BCD (con manejo de n煤meros negativos)
  Multiplicaci贸n Binaria
Interfaz de Usuario:
  Entrada de dos operandos (A y B) de 4 bits y un c贸digo de operaci贸n de 2 bits mediante 10 interruptores (SW).
  Visualizaci贸n de los operandos y el resultado en 4 displays de 7 segmentos.
  
Manejo de Errores 锔:

  El sistema opera en el rango BCD [0-9].
  Si un operando introducido es mayor que 9, el display correspondiente muestra una 'E'.
  Si la entrada es inv谩lida, el resultado de la operaci贸n muestra "EE" para notificar al usuario.

Arquitectura: Dise帽o combinacional.

 Estructura del Proyecto y M贸dulos
El dise帽o est谩 compuesto por varios m贸dulos VHDL, cada uno con una responsabilidad espec铆fica.

M贸dulos Principales
  calc_top.vhd: El Integrador Principal. Este es el m贸dulo de m谩s alto nivel. Conecta todos los dem谩s componentes, mapea las entradas/salidas f铆sicas (interruptores y displays) y gestiona el flujo de datos y la l贸gica de error final.
  alu.vhd: Unidad Aritm茅tico-L贸gica. Act煤a como un director de orquesta. No realiza c谩lculos, sino que selecciona el resultado correcto (suma/resta o multiplicaci贸n) bas谩ndose en el c贸digo de operaci贸n del usuario.
  sum_sub.vhd: Cerebro de Suma/Resta. Un m贸dulo optimizado que realiza tanto la suma BCD (con la correcci贸n de sumar 6 cuando es necesario) como la resta en complemento a dos, calculando la magnitud y el signo del resultado.
  multiplicacion.vhd: Motor de Multiplicaci贸n. Implementa una multiplicaci贸n binaria de 4x4 utilizando el algoritmo de "desplazar y sumar" de forma estructural.
M贸dulos de Soporte y L贸gica Base
  bin2bcd8.vhd: Conversor Binario a BCD. Un componente clave que toma el resultado binario de 8 bits de la multiplicaci贸n y lo convierte a dos d铆gitos BCD (decenas y unidades) para que pueda ser mostrado en los displays.
  bcd_to_7seg.vhd: Decodificador de Display. Traduce un n煤mero BCD de 4 bits al patr贸n de 7 se帽ales necesario para encender los segmentos de un display y mostrar un d铆gito.
  bcd_guard.vhd: Guardia de Seguridad. Un m贸dulo simple pero crucial que vigila las entradas A y B. Si alguna es mayor que 9, levanta una bandera de error.
  adder4bit.vhd: Sumador de 4 bits. Un bloque de construcci贸n reutilizable, hecho a partir de cuatro full_adder.
  full_adder.vhd: Sumador Completo de 1 bit. El ladrillo fundamental de toda la l贸gica aritm茅tica del proyecto.


By Sof铆a y Kevin
Pontificia Universidad Javeriana, Bogot谩, Colombia
