---
layout: post
title: 杂记0410
description: "杂记"
category: other
tags: [日记,Verilog,计组]
imagefeature: 
comments: true
share: true
---
上周买了个ssd，东芝的128G，感觉不错，开机和开VS ISE什么的够爽。

最近一直在写计组的东西，今天也是去机房窝了一天，上午被一个坑浪费了，这里写一下好了:

<!--more-->

### 坑1，数组

这里定义了一个寄存器数组，位宽为32，有4个

~~~ verilog
	reg [31:0] A[0:3] ;
~~~

我调用其中一个作为循环移位的操作数：

~~~ verilog
	B[0]<={A[0][30:0],A[0][31]};
~~~

经过不断测试，发现A[0][31]这一位取出来是和A[0][0]相等，而不是 A[0]的最高位。
最后查资料才知道verilog不支持从数组中取一位，只能够取完整的一组。
所以修改如下：

~~~ verilog
	log<=switch[0];
	B[0]<={log[30:0],log[31]};
~~~

### 坑2，资源不够

要求完成一个运算器，可是实现除法的时候发现资源不够，超了100%，想尽办法，最后还是改成用时钟分部完成乘除法运算：

####原来的由于使用for循环需要多个比较器和加法器，造成资源不足：

~~~
always @(a or b)  
begin  
    temp_a = a ;
    temp_b = {b,32'h00000000};   
    for(i = 0;i < 32;i = i + 1)  
        begin  
            temp_a = {temp_a[62:0],1'b0};//<<1 
            if(temp_a[63:32] >= b)  
                temp_a = temp_a - temp_b + 1'b1;  
            else  
                temp_a = temp_a;   
        end  
  
    shang <= temp_a[31:0];  
    yushu <= temp_a[63:32];  
end  
~~~

####采用时钟的可以重复使用资源：

~~~
always @(posedge clk) begin
    if(i==32)begin
        shang <= temp_a[31:0];  
        yushu <= temp_a[63:32];  
        temp_a = a ;
        temp_b = {b,32'h00000000};   
        i=0;
    end
    else begin
        temp_a = {temp_a[62:0],1'b0};//<<1 
        if(temp_a[63:32] >= b)  
            temp_a = temp_a - temp_b + 1'b1;  
        else  
            temp_a = temp_a;   
        i=i+1;
    end
end
~~~

### PS: MarkDown 还不怎么熟悉啊，还是latex顺手




