Fitter report for RISCV_CPU
Tue Jul 30 15:51:03 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Failed - Tue Jul 30 15:51:03 2024                ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; RISCV_CPU                                        ;
; Top-level Entity Name              ; RISC_V_SOC_TOP                                   ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE10F17C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 10,300 / 10,320 ( 100 % )                        ;
;     Total combinational functions  ; 10,260 / 10,320 ( 99 % )                         ;
;     Dedicated logic registers      ; 2,773 / 10,320 ( 27 % )                          ;
; Total registers                    ; 2773                                             ;
; Total pins                         ; 8 / 180 ( 4 % )                                  ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 8 / 46 ( 17 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; uart_tx      ; Missing drive strength and slew rate ;
; gpio_pins[0] ; Missing drive strength and slew rate ;
; gpio_pins[1] ; Missing drive strength and slew rate ;
; gpio_pins[2] ; Missing drive strength and slew rate ;
; gpio_pins[3] ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+----------------+---------------+----------------+
; Location ;                ;              ; sys_start      ; PIN_M15       ; QSF Assignment ;
; Location ;                ;              ; uart_debug_pin ; PIN_M2        ; QSF Assignment ;
+----------+----------------+--------------+----------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 13073 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 13073 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 13063   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 10,300 / 10,320 ( 100 % ) ;
;     -- Combinational with no register       ; 7527                      ;
;     -- Register only                        ; 40                        ;
;     -- Combinational with a register        ; 2733                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 7867                      ;
;     -- 3 input functions                    ; 1857                      ;
;     -- <=2 input functions                  ; 536                       ;
;     -- Register only                        ; 40                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 9496                      ;
;     -- arithmetic mode                      ; 764                       ;
;                                             ;                           ;
; Total registers*                            ; 2,773 / 11,172 ( 25 % )   ;
;     -- Dedicated logic registers            ; 2,773 / 10,320 ( 27 % )   ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs                                  ; Not available             ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 8 / 180 ( 4 % )           ;
;     -- Clock pins                           ; 0 / 3 ( 0 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 6                         ;
; M9Ks                                        ; 0 / 46 ( 0 % )            ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )       ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )       ;
; Embedded Multiplier 9-bit elements          ; 8 / 46 ( 17 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 6 / 10 ( 60 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Maximum fan-out                             ; 2755                      ;
; Highest non-global fan-out                  ; 528                       ;
; Total fan-out                               ; 49189                     ;
; Average fan-out                             ; 3.76                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+---------------------------------------------+-------------------------+--------------------------------+
; Statistic                                   ; Top                     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                            ;
;                                             ;                         ;                                ;
; Total logic elements                        ; 10300 / 10320 ( 100 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 7527                    ; 0                              ;
;     -- Register only                        ; 40                      ; 0                              ;
;     -- Combinational with a register        ; 2733                    ; 0                              ;
;                                             ;                         ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                                ;
;     -- 4 input functions                    ; 7867                    ; 0                              ;
;     -- 3 input functions                    ; 1857                    ; 0                              ;
;     -- <=2 input functions                  ; 536                     ; 0                              ;
;     -- Register only                        ; 40                      ; 0                              ;
;                                             ;                         ;                                ;
; Logic elements by mode                      ;                         ;                                ;
;     -- normal mode                          ; 9496                    ; 0                              ;
;     -- arithmetic mode                      ; 764                     ; 0                              ;
;                                             ;                         ;                                ;
; Total registers                             ; 2773                    ; 0                              ;
;     -- Dedicated logic registers            ; 2773 / 10320 ( 27 % )   ; 0 / 10320 ( 0 % )              ;
;                                             ;                         ;                                ;
; Total LABs:  partially or completely used   ; 648 / 645 ( 100 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                         ;                                ;
; Virtual pins                                ; 0                       ; 0                              ;
; I/O pins                                    ; 8                       ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 46 ( 17 % )         ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                       ; 0                              ;
; Total RAM block bits                        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Connections                                 ;                         ;                                ;
;     -- Input Connections                    ; 0                       ; 0                              ;
;     -- Registered Input Connections         ; 0                       ; 0                              ;
;     -- Output Connections                   ; 0                       ; 0                              ;
;     -- Registered Output Connections        ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Internal Connections                        ;                         ;                                ;
;     -- Total Connections                    ; 49324                   ; 5                              ;
;     -- Registered Connections               ; 15883                   ; 0                              ;
;                                             ;                         ;                                ;
; External Connections                        ;                         ;                                ;
;     -- Top                                  ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Partition Interface                         ;                         ;                                ;
;     -- Input Ports                          ; 3                       ; 0                              ;
;     -- Output Ports                         ; 5                       ; 0                              ;
;     -- Bidir Ports                          ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Registered Ports                            ;                         ;                                ;
;     -- Registered Input Ports               ; 0                       ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 0                              ;
;                                             ;                         ;                                ;
; Port Connectivity                           ;                         ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 0                              ;
+---------------------------------------------+-------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                             ;
+-----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; sys_clk   ; Unassigned ; --       ; 2773                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_reset ; Unassigned ; --       ; 2262                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; uart_rx   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; gpio_pins[0] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_pins[1] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_pins[2] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_pins[3] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_tx      ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; J3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 17 ( 0 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % ) ; 2.5V          ; --           ;
; 6        ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % ) ; 2.5V          ; --           ;
; Unknown  ; 13             ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                  ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
; |RISC_V_SOC_TOP                               ; 0 (0)       ; 2773 (0)                  ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 8    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP                                                                      ; work         ;
;    |RISCV_CPU:RISCV_CPU|                      ; 0 (0)       ; 2713 (4)                  ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU                                                  ; work         ;
;       |ALU:ALU|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|ALU:ALU                                          ; work         ;
;       |ALU_control:ALU_control|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|ALU_control:ALU_control                          ; work         ;
;       |DALU:DALU|                             ; 0 (0)       ; 141 (141)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|DALU:DALU                                        ; work         ;
;       |EX_MEM:EX_MEM|                         ; 0 (0)       ; 108 (108)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM                                    ; work         ;
;       |ID_EX:ID_EX|                           ; 0 (0)       ; 205 (205)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|ID_EX:ID_EX                                      ; work         ;
;       |IF_ID:IF_ID|                           ; 0 (0)       ; 65 (65)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|IF_ID:IF_ID                                      ; work         ;
;       |MALU:MALU|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|MALU:MALU                                        ; work         ;
;          |lpm_mult:Mult0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0                         ; work         ;
;             |mult_7dt:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0|mult_7dt:auto_generated ; work         ;
;       |MEM_WB:MEM_WB|                         ; 0 (0)       ; 104 (104)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB                                    ; work         ;
;       |Register:Register_file|                ; 0 (0)       ; 1024 (1024)               ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|Register:Register_file                           ; work         ;
;       |SignExtend:SignExtend|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|SignExtend:SignExtend                            ; work         ;
;       |adder:add_PC|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|adder:add_PC                                     ; work         ;
;       |branch_control:branch_control|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|branch_control:branch_control                    ; work         ;
;       |clint:clint|                           ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|clint:clint                                      ; work         ;
;       |control:Control|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|control:Control                                  ; work         ;
;       |data_memory:data_memory|               ; 0 (0)       ; 1024 (1024)               ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|data_memory:data_memory                          ; work         ;
;       |forwardingMUX:ForwardToData1|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1                     ; work         ;
;       |forwardingMUX:ForwardToData2|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData2                     ; work         ;
;       |forwarding_unit:ForwardingUnit|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|forwarding_unit:ForwardingUnit                   ; work         ;
;       |instruction_memory:instruction_memory| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|instruction_memory:instruction_memory            ; work         ;
;       |mux3:pcIm_MUX|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|mux3:pcIm_MUX                                    ; work         ;
;       |mux:ALU_mux|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|mux:ALU_mux                                      ; work         ;
;       |mux:ALUsrc_MUX|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX                                   ; work         ;
;       |mux:MemToReg2_MUX|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX                                ; work         ;
;       |pc:pc|                                 ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|pc:pc                                            ; work         ;
;       |pcIm_control:pcIm_control|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|RISCV_CPU:RISCV_CPU|pcIm_control:pcIm_control                        ; work         ;
;    |gpio:gpio|                                ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|gpio:gpio                                                            ; work         ;
;    |uart:uart|                                ; 0 (0)       ; 56 (56)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_V_SOC_TOP|uart:uart                                                            ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_tx      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_pins[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart_rx      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sys_clk      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; sys_reset    ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; uart_rx             ;                   ;         ;
; sys_clk             ;                   ;         ;
; sys_reset           ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                   ;
+---------------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                ; Location   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|Mux2~23                 ; Unassigned ; 2       ; Latch enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|Mux2~23                 ; Unassigned ; 3       ; Latch enable                          ; yes    ; Global Clock         ; Not Available    ; --                        ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|Equal0~1                              ; Unassigned ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|always0~0                             ; Unassigned ; 105     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|bit_position[5]~6                     ; Unassigned ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|dividend_sign~0                       ; Unassigned ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|operation[2]                          ; Unassigned ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[44]~31                       ; Unassigned ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|result_o[31]~1                        ; Unassigned ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|instr_o[12]                       ; Unassigned ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|SignExtended_o~35                   ; Unassigned ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[14]~1                       ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|DataMemReadData_o[27]~18          ; Unassigned ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|DataMemReadData_o[8]~16           ; Unassigned ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|DataMemReadData_o[8]~17           ; Unassigned ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|PC_Imm_Select                                   ; Unassigned ; 242     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~1               ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~10              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~11              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~13              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~15              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~16              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~17              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~19              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~21              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~22              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~23              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~24              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~25              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~26              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~27              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~28              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~29              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~3               ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~30              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~31              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~32              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~33              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~34              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~35              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~36              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~37              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~38              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~39              ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~4               ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~5               ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~7               ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~9               ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[0][5]~647   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[100][5]~733 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[101][5]~728 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[102][5]~859 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[103][5]~854 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[104][5]~796 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[105][5]~791 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[106][5]~765 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[107][5]~760 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[108][5]~712 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[109][5]~707 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[10][5]~554  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[110][5]~849 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[111][5]~843 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[112][5]~807 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[113][5]~802 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[114][5]~754 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[115][5]~749 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[116][5]~723 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[117][5]~718 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[118][5]~838 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[119][5]~833 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[11][5]~548  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[120][5]~828 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[121][5]~823 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[122][5]~786 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[123][5]~781 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[124][5]~744 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[125][5]~739 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[126][5]~869 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[127][5]~864 ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[12][5]~542  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[13][5]~537  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[14][5]~575  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[15][5]~570  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[16][5]~606  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[17][5]~601  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[18][5]~585  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[19][5]~580  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[1][5]~641   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[20][5]~595  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[21][5]~590  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[22][5]~616  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[23][5]~611  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[24][5]~691  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[25][5]~685  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[26][5]~680  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[27][5]~675  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[28][5]~669  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[29][5]~664  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[2][5]~626   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[30][5]~702  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[31][5]~697  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[32][5]~481  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[33][5]~475  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[34][5]~394  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[35][5]~388  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[36][5]~437  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[37][5]~431  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[38][5]~521  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[39][5]~516  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[3][5]~621   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[40][5]~470  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[41][5]~464  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[42][5]~373  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[43][5]~368  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[44][5]~425  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[45][5]~420  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[46][5]~501  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[47][5]~496  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[48][5]~459  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[49][5]~453  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[4][5]~636   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[50][5]~383  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[51][5]~378  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[52][5]~415  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[53][5]~410  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[54][5]~511  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[55][5]~506  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[56][5]~491  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[57][5]~486  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[58][5]~404  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[59][5]~399  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[5][5]~631   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[60][5]~447  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[61][5]~442  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[62][5]~531  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[63][5]~526  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[64][5]~309  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[65][5]~303  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[66][5]~297  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[67][5]~291  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[68][5]~286  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[69][5]~281  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[6][5]~659   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[70][5]~319  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[71][5]~314  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[72][5]~264  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[73][5]~259  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[74][5]~243  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[75][5]~238  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[76][5]~254  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[77][5]~249  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[78][5]~275  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[79][5]~270  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[7][5]~653   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[80][5]~221  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[81][5]~215  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[82][5]~209  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[83][5]~203  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[84][5]~197  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[85][5]~191  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[86][5]~233  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[87][5]~227  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[88][5]~352  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[89][5]~347  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[8][5]~565   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[90][5]~330  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[91][5]~325  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[92][5]~341  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[93][5]~336  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[94][5]~363  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[95][5]~358  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[96][5]~818  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[97][5]~812  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[98][5]~776  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[99][5]~770  ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[9][5]~559   ; Unassigned ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~100                       ; Unassigned ; 96      ; Latch enable                          ; yes    ; Global Clock         ; Not Available    ; --                        ;
; RISCV_CPU:RISCV_CPU|pc:pc|always1~1                                 ; Unassigned ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RISCV_CPU:RISCV_CPU|pcIm_control:pcIm_control|WideOr0~3             ; Unassigned ; 2       ; Latch enable                          ; yes    ; Global Clock         ; Not Available    ; --                        ;
; RISCV_CPU:RISCV_CPU|sys_start                                       ; Unassigned ; 450     ; Async. clear                          ; yes    ; Global Clock         ; Not Available    ; --                        ;
; gpio:gpio|gpio_data[0]~2                                            ; Unassigned ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                             ; Unassigned ; 19      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                             ; Unassigned ; 2755    ; Clock                                 ; yes    ; Global Clock         ; Not Available    ; --                        ;
; sys_reset                                                           ; Unassigned ; 2256    ; Async. clear                          ; yes    ; Global Clock         ; Not Available    ; --                        ;
; uart:uart|always3~1                                                 ; Unassigned ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart:uart|tx_bit_cnt[4]~0                                           ; Unassigned ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:uart|uart_tx_data_buf[31]~0                                    ; Unassigned ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------+------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                 ;
+---------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                    ; Location   ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|Mux2~23     ; Unassigned ; 3       ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~100           ; Unassigned ; 96      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; RISCV_CPU:RISCV_CPU|pcIm_control:pcIm_control|WideOr0~3 ; Unassigned ; 2       ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; RISCV_CPU:RISCV_CPU|sys_start                           ; Unassigned ; 450     ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; sys_clk                                                 ; Unassigned ; 2755    ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; sys_reset                                               ; Unassigned ; 2256    ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
+---------------------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                               ;
+---------------------------------------------------------------------+---------+
; Name                                                                ; Fan-Out ;
+---------------------------------------------------------------------+---------+
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|virtual_addr[0]~0       ; 528     ;
; RISCV_CPU:RISCV_CPU|pc:pc|pc_o[4]                                   ; 318     ;
; RISCV_CPU:RISCV_CPU|pc:pc|pc_o[2]                                   ; 315     ;
; RISCV_CPU:RISCV_CPU|pc:pc|pc_o[3]                                   ; 295     ;
; RISCV_CPU:RISCV_CPU|pc:pc|pc_o[5]                                   ; 287     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[0][3]~184   ; 256     ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[18]                         ; 253     ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[16]                         ; 251     ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[15]                         ; 250     ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[20]                         ; 247     ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[23]                         ; 246     ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[22]                         ; 246     ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[21]                         ; 246     ;
; RISCV_CPU:RISCV_CPU|pc:pc|pc_o[6]                                   ; 243     ;
; RISCV_CPU:RISCV_CPU|PC_Imm_Select                                   ; 242     ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[17]                         ; 240     ;
; RISCV_CPU:RISCV_CPU|pc:pc|pc_o[8]                                   ; 230     ;
; RISCV_CPU:RISCV_CPU|pc:pc|pc_o[7]                                   ; 221     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|instr_o[13]                       ; 197     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add3~6                  ; 185     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add1~6                  ; 185     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add3~8                  ; 182     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add1~8                  ; 182     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add3~10                 ; 179     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add3~2                  ; 179     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add1~10                 ; 179     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add1~2                  ; 179     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add3~0                  ; 178     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add1~0                  ; 178     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add3~4                  ; 177     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add1~4                  ; 177     ;
; RISCV_CPU:RISCV_CPU|Equal3~1                                        ; 149     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|MemWrite_o                        ; 137     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[3]                      ; 130     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[2]                      ; 130     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[1]                      ; 130     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[0]                      ; 130     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[15]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[12]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[14]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[13]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[7]                      ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[4]                      ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[6]                      ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[5]                      ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[11]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[8]                      ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[9]                      ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[10]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[31]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[19]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[23]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[27]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[28]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[16]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[24]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[20]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[29]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[17]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[21]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[25]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[30]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[18]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[26]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_data_o[22]                     ; 129     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[84][2]~187  ; 128     ;
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|ALU_Ctrl_o[1]           ; 115     ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|always0~0                             ; 105     ;
; RISCV_CPU:RISCV_CPU|pc:pc|pc_o[9]                                   ; 102     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|virtual_addr[3]~4       ; 100     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|virtual_addr[4]~3       ; 100     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add2~6                  ; 100     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add2~4                  ; 100     ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|virtual_addr[2]~1       ; 97      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add2~2                  ; 97      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|virtual_addr~7          ; 96      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|virtual_addr[6]~5       ; 96      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|virtual_addr[1]~2       ; 96      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux31~1            ; 96      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add2~10                 ; 96      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add2~0                  ; 96      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|virtual_addr[5]~6       ; 95      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add2~8                  ; 95      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[1]~5                      ; 89      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[2]~7                      ; 81      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[0]~1                      ; 77      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[3]~3                      ; 73      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData2|Mux0~1             ; 73      ;
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|ALU_Ctrl_o[0]           ; 69      ;
; RISCV_CPU:RISCV_CPU|sys_start                                       ; 68      ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|ALUsrc_o                            ; 66      ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|isjump_o                          ; 64      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~12                        ; 56      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|operation[1]                          ; 49      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~8              ; 48      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~7              ; 48      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~6              ; 48      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~5              ; 48      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~4              ; 48      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~3              ; 48      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~2              ; 48      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~0              ; 48      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|result_o[30]~0                        ; 46      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux5~3             ; 46      ;
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|ALU_Ctrl_o[2]           ; 45      ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|Mux58~3                               ; 45      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[31]~10                    ; 43      ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|Mux58~2                               ; 42      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[24]                         ; 38      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|bit_position[5]~6                     ; 37      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[19]                         ; 37      ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[6]                          ; 37      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|Equal0~1                              ; 35      ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|RD_addr_o[3]                      ; 35      ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|RD_addr_o[4]                      ; 35      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[18]~63                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[19]~61                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[20]~59                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[21]~57                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[22]~55                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[23]~53                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[24]~51                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[25]~49                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[26]~47                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[27]~45                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[28]~43                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[29]~41                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[30]~39                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[31]~37                 ; 34      ;
; RISCV_CPU:RISCV_CPU|clint:clint|Equal5~0                            ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[10]~35                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[11]~33                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[12]~31                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[13]~29                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[14]~27                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[15]~25                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[16]~23                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[17]~21                 ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[6]~19                  ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[7]~17                  ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[8]~15                  ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[9]~13                  ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[2]~11                  ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[1]~9                   ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[3]~7                   ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[4]~5                   ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[5]~3                   ; 34      ;
; RISCV_CPU:RISCV_CPU|mux:MemToReg2_MUX|data_o[0]~1                   ; 34      ;
; RISCV_CPU:RISCV_CPU|pc:pc|flag                                      ; 33      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|result_o[31]~1                        ; 33      ;
; RISCV_CPU:RISCV_CPU|forwarding_unit:ForwardingUnit|ForwardA_o[1]    ; 33      ;
; uart:uart|uart_tx_data_buf[31]~0                                    ; 33      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|always0~2                             ; 32      ;
; RISCV_CPU:RISCV_CPU|pc:pc|always1~1                                 ; 32      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|always0~1                             ; 32      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder~30                           ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~39              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~38              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~37              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~36              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~35              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~34              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~33              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~32              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~31              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~30              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~29              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~28              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~27              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~26              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~25              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~24              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~23              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~22              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~21              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~19              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~17              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~16              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~15              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~13              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~11              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~10              ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~9               ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~7               ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~5               ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~4               ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~3               ; 32      ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~1               ; 32      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[14]~1                       ; 32      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|operation[2]                          ; 32      ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|MemToReg_o                        ; 32      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~3              ; 31      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[4]~9                      ; 31      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[44]~31                       ; 30      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~15             ; 30      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~22                        ; 29      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~13             ; 28      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~7              ; 28      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~5              ; 28      ;
; RISCV_CPU:RISCV_CPU|control:Control|Decoder0~2                      ; 28      ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|MemRead_o                         ; 28      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~9              ; 27      ;
; RISCV_CPU:RISCV_CPU|forwarding_unit:ForwardingUnit|ForwardB_o[1]    ; 25      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~6              ; 25      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~1              ; 25      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add1~12                 ; 25      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~23             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~22             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~21             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~20             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~19             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~18             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~17             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~16             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~15             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~14             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~13             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~12             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~11             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~10             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~9              ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~11             ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder3~1              ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~0              ; 24      ;
; RISCV_CPU:RISCV_CPU|MD_select~0                                     ; 24      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~5              ; 22      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Mux0~105                ; 22      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~7              ; 21      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~4              ; 21      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~3              ; 21      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[31]                         ; 21      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~8              ; 19      ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[12]                         ; 19      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~23                        ; 19      ;
; sys_clk~input                                                       ; 18      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~2              ; 18      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux30~1            ; 18      ;
; RISCV_CPU:RISCV_CPU|SignExtend:SignExtend|Mux12~0                   ; 17      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[2]                          ; 17      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add3~12                 ; 17      ;
; RISCV_CPU:RISCV_CPU|pcIm_control:pcIm_control|pc_type[0]            ; 16      ;
; RISCV_CPU:RISCV_CPU|pcIm_control:pcIm_control|pc_type[1]            ; 16      ;
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|ALU_Ctrl_o[3]           ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~23             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~22             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~21             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~20             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~19             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~18             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~17             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~16             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~53             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~15             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~14             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~13             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~12             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~11             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~10             ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~9              ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~8              ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~7              ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~6              ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~5              ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~4              ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~3              ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~2              ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~0              ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder2~0              ; 16      ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[13]                         ; 16      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~198                       ; 16      ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|instr_o[12]                       ; 16      ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[14]                         ; 16      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux0~1             ; 16      ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight0~1                           ; 16      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~125            ; 15      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~89             ; 15      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~44             ; 15      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[84][2]~192  ; 15      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~1              ; 15      ;
; RISCV_CPU:RISCV_CPU|control:Control|WideOr5~1                       ; 15      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux1~1             ; 15      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~122            ; 14      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~119            ; 14      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~116            ; 14      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~47             ; 14      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~17             ; 14      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[86][3]~228  ; 14      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Mux32~0                 ; 14      ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|instr_o[14]                       ; 14      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux29~1            ; 14      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux14~1            ; 14      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux15~1            ; 14      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux16~1            ; 14      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux2~1             ; 14      ;
; RISCV_CPU:RISCV_CPU|forwarding_unit:ForwardingUnit|ForwardB_o[1]~3  ; 14      ;
; RISCV_CPU:RISCV_CPU|mux3:pcIm_MUX|Mux0~0                            ; 13      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~107            ; 13      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~98             ; 13      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[4]                          ; 13      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[1]                          ; 13      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[0]                          ; 13      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[24]~71                       ; 13      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[24]~70                       ; 13      ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|Mux1~2                                  ; 13      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~14                        ; 13      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~13                        ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux18~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux21~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux22~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux23~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux24~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux25~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux26~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux27~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux10~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux11~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux12~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux17~1            ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux8~1             ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux9~1             ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux4~1             ; 13      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux5~4             ; 13      ;
; uart:uart|always3~1                                                 ; 13      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[126][0]~961 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[127][0]~960 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[102][2]~959 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[103][0]~958 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[111][3]~957 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[118][5]~956 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[119][6]~955 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[120][5]~954 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[121][0]~953 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[97][0]~952  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[112][3]~951 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[104][2]~950 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[105][2]~949 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[122][4]~948 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[123][4]~947 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[99][0]~946  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[106][6]~945 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[114][3]~944 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[115][3]~943 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[124][7]~942 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[100][6]~941 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[101][6]~940 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[116][5]~939 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[108][5]~938 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[109][3]~937 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[30][6]~936  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[25][3]~935  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[26][1]~934  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[28][7]~933  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[29][4]~932  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[1][3]~931   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[4][3]~930   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[5][5]~929   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[2][3]~928   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[3][4]~927   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[22][0]~926  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[23][0]~925  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[16][1]~924  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[20][0]~923  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[21][2]~922  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[18][1]~921  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[19][5]~920  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[14][5]~919  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[15][2]~918  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[9][2]~917   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[12][0]~916  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[62][0]~915  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[63][0]~914  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[38][7]~913  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[39][0]~912  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[54][7]~911  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[55][1]~910  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[46][7]~909  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[47][1]~908  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[56][3]~907  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[57][7]~906  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[33][1]~905  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[41][3]~904  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[60][5]~903  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[61][6]~902  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[44][1]~901  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[45][2]~900  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[52][3]~899  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[53][3]~898  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[58][2]~897  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[59][4]~896  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[35][1]~895  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[50][0]~894  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[51][3]~893  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[42][3]~892  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[43][6]~891  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[94][5]~890  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[88][5]~889  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[92][6]~888  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[90][6]~887  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[70][6]~886  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[71][3]~885  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[67][3]~884  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[68][3]~883  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[78][1]~882  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[72][4]~881  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[73][4]~880  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[76][7]~879  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[74][4]~878  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[75][4]~877  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[86][3]~876  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[87][3]~875  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[80][0]~874  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[81][0]~873  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[82][1]~872  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[83][6]~871  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[84][2]~870  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[126][0]~866 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[127][0]~861 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[102][2]~856 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[103][0]~851 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[110][3]~846 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[110][3]~845 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[111][3]~840 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[118][5]~835 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[119][6]~830 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[120][5]~825 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[121][0]~820 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[96][7]~815  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[96][7]~814  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[97][0]~809  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[112][3]~804 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[113][3]~799 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[113][3]~798 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[104][2]~793 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[105][2]~788 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[122][4]~783 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[123][4]~778 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[98][0]~773  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[98][0]~772  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[99][0]~767  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[106][6]~762 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[107][2]~757 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[107][2]~756 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[114][3]~751 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[115][3]~746 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[124][7]~741 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[125][7]~736 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[125][7]~735 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[100][6]~730 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[101][6]~725 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[116][5]~720 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[117][5]~715 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[117][5]~714 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[108][5]~709 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[109][3]~704 ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[30][6]~699  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[31][2]~694  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[31][2]~693  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[24][6]~688  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[24][6]~687  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[25][3]~682  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[26][1]~677  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[27][3]~672  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[27][3]~671  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[28][7]~666  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[29][4]~661  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[6][4]~656   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[6][4]~655   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[7][3]~650   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[7][3]~649   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[0][3]~644   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[0][3]~643   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[1][3]~638   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[4][3]~633   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[5][5]~628   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[2][3]~623   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[3][4]~618   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[22][0]~613  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[23][0]~608  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[16][1]~603  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[17][1]~598  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[17][1]~597  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[20][0]~592  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[21][2]~587  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[18][1]~582  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[19][5]~577  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[14][5]~572  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[15][2]~567  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[8][6]~562   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[8][6]~561   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[9][2]~556   ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[10][2]~551  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[10][2]~550  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[11][2]~545  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[11][2]~544  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[12][0]~539  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[13][3]~534  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[13][3]~533  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~80             ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[62][0]~528  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[63][0]~523  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[38][7]~518  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[39][0]~513  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[54][7]~508  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[55][1]~503  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[46][7]~498  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[47][1]~493  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[56][3]~488  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[57][7]~483  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[32][2]~478  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[32][2]~477  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[33][1]~472  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[40][2]~467  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[40][2]~466  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[41][3]~461  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[48][2]~456  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[48][2]~455  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[49][7]~450  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[49][7]~449  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[60][5]~444  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[61][6]~439  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[36][1]~434  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[36][1]~433  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[37][0]~428  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[37][0]~427  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[44][1]~422  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[45][2]~417  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[52][3]~412  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[53][3]~407  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[58][2]~401  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[59][4]~396  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[34][7]~391  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[34][7]~390  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[35][1]~385  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~50             ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[50][0]~380  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[51][3]~375  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[42][3]~370  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[43][6]~365  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[94][5]~360  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[95][3]~355  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[95][3]~354  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[88][5]~349  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[89][5]~344  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[89][5]~343  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[92][6]~338  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[93][4]~333  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[93][4]~332  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[90][6]~327  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[91][0]~322  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[91][0]~321  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~35             ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[70][6]~316  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[71][3]~311  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[64][6]~306  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[64][6]~305  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[65][1]~300  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[65][1]~299  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[66][3]~294  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[66][3]~293  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[67][3]~288  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[68][3]~283  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[69][7]~278  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[69][7]~277  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder4~26             ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[78][1]~272  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[79][1]~267  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[79][1]~266  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[72][4]~261  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[73][4]~256  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[76][7]~251  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[77][1]~246  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[77][1]~245  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[74][4]~240  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[75][4]~235  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[86][3]~230  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[87][3]~224  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[87][3]~222  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[80][0]~218  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[81][0]~212  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[82][1]~206  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[82][1]~204  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[83][6]~200  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[83][6]~198  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[84][2]~194  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[85][3]~188  ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[85][3]~186  ; 12      ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|SignExtended_o~35                   ; 12      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[6]                          ; 12      ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[5]                          ; 12      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux19~1            ; 12      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux20~1            ; 12      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux28~1            ; 12      ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftLeft0~9                            ; 12      ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftLeft0~4                            ; 12      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux13~1            ; 12      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux3~1             ; 12      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux6~1             ; 12      ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData1|Mux7~1             ; 12      ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[81][0]~210  ; 11      ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|div_busy                              ; 11      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[31]~11                       ; 11      ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|RD_addr_o[2]                      ; 11      ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|RD_addr_o[0]                      ; 11      ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|RD_addr_o[1]                      ; 11      ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|ALUop_o[1]                          ; 10      ;
; RISCV_CPU:RISCV_CPU|control:Control|immSelect_o[0]~1                ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~46                        ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[6]~41                     ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[7]~39                     ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[9]~34                     ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[10]~33                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[11]~31                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[13]~29                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[15]~27                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[16]~26                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[17]~25                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[19]~22                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[20]~21                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[22]~19                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[28]~13                    ; 10      ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[30]~11                    ; 10      ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|RegWrite_o                        ; 10      ;
; uart:uart|tx_bit_cnt[0]                                             ; 10      ;
; uart:uart|tx_bit_cnt[1]                                             ; 10      ;
; uart:uart|tx_bit_cnt[3]                                             ; 10      ;
; RISCV_CPU:RISCV_CPU|mux3:pcIm_MUX|Mux20~0                           ; 9       ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|DataMemReadData_o[27]~20          ; 9       ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|DataMemReadData_o[27]~19          ; 9       ;
; RISCV_CPU:RISCV_CPU|clint:clint|int_state.INT_IDLE~0                ; 9       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[25]                         ; 9       ;
; RISCV_CPU:RISCV_CPU|hold_flag~6                                     ; 9       ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|DataMemReadData_o[8]~15           ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[5]~37                     ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[8]~36                     ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[18]~24                    ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[21]~20                    ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[23]~18                    ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[24]~17                    ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[25]~16                    ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[26]~15                    ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[27]~14                    ; 9       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[29]~12                    ; 9       ;
; RISCV_CPU:RISCV_CPU|forwarding_unit:ForwardingUnit|ForwardB_o[1]~5  ; 9       ;
; uart:uart|Equal7~3                                                  ; 9       ;
; uart:uart|tx_bit_cnt[2]                                             ; 9       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[126][5]~869 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[127][5]~864 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[102][5]~859 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[103][5]~854 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[110][5]~849 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[111][5]~843 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[118][5]~838 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[119][5]~833 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[120][5]~828 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[121][5]~823 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[96][5]~818  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[97][5]~812  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[112][5]~807 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[113][5]~802 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[104][5]~796 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[105][5]~791 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[122][5]~786 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[123][5]~781 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[98][5]~776  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[99][5]~770  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[106][5]~765 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[107][5]~760 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[114][5]~754 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[115][5]~749 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[124][5]~744 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[125][5]~739 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~23             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[100][5]~733 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[101][5]~728 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~22             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[116][5]~723 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[117][5]~718 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~21             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[108][5]~712 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[109][5]~707 ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~20             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[30][5]~702  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[31][5]~697  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[24][5]~691  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[25][5]~685  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[26][5]~680  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[27][5]~675  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[28][5]~669  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[29][5]~664  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~19             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[6][5]~659   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[7][5]~653   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[0][5]~647   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[1][5]~641   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[4][5]~636   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[5][5]~631   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[2][5]~626   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[3][5]~621   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~18             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[22][5]~616  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[23][5]~611  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[16][5]~606  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[17][5]~601  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[20][5]~595  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[21][5]~590  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[18][5]~585  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[19][5]~580  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~17             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[14][5]~575  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[15][5]~570  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[8][5]~565   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[9][5]~559   ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[10][5]~554  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[11][5]~548  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[12][5]~542  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[13][5]~537  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~16             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[62][5]~531  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[63][5]~526  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[38][5]~521  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[39][5]~516  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[54][5]~511  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[55][5]~506  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[46][5]~501  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[47][5]~496  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[56][5]~491  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[57][5]~486  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[32][5]~481  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[33][5]~475  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[40][5]~470  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[41][5]~464  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[48][5]~459  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[49][5]~453  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[60][5]~447  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[61][5]~442  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[36][5]~437  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[37][5]~431  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[44][5]~425  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[45][5]~420  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[52][5]~415  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[53][5]~410  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[85][3]~405  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[58][5]~404  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[59][5]~399  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~15             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[34][5]~394  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[35][5]~388  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~14             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[50][5]~383  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[51][5]~378  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~13             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[42][5]~373  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[43][5]~368  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~12             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[94][5]~363  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[95][5]~358  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[88][5]~352  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[89][5]~347  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[92][5]~341  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[93][5]~336  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[90][5]~330  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[91][5]~325  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~11             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[70][5]~319  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[71][5]~314  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[64][5]~309  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[65][5]~303  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[66][5]~297  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[67][5]~291  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[68][5]~286  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[69][5]~281  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~10             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[78][5]~275  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[79][5]~270  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[72][5]~264  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[73][5]~259  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[76][5]~254  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[77][5]~249  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[74][5]~243  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[75][5]~238  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~9              ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[86][5]~233  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[87][5]~227  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[80][5]~221  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[80][0]~216  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[81][5]~215  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[82][5]~209  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[83][5]~203  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[84][5]~197  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_memory[85][5]~191  ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Decoder1~1              ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|LessThan0~7             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|LessThan2~7             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|LessThan1~7             ; 8       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|LessThan3~8             ; 8       ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|DataMemReadData_o[27]~18          ; 8       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[3]                          ; 8       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[17]~93                       ; 8       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[12]~45                    ; 8       ;
; RISCV_CPU:RISCV_CPU|mux:ALUsrc_MUX|data_o[14]~43                    ; 8       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~9                         ; 8       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftLeft0~10                           ; 8       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[3]~6                         ; 8       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[1]                   ; 8       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[3]                   ; 8       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[2]                   ; 8       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[17]~333                      ; 7       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight1~55                          ; 7       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|ALUop_o[0]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|ALUop_o[2]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|DataMemReadData_o[8]~17           ; 7       ;
; RISCV_CPU:RISCV_CPU|MEM_WB:MEM_WB|DataMemReadData_o[8]~16           ; 7       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[29]                         ; 7       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[28]                         ; 7       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[30]                         ; 7       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|Mux15~1                                 ; 7       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~165                       ; 7       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~164                       ; 7       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~156                       ; 7       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[17]~101                      ; 7       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~100                       ; 7       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[17]~96                       ; 7       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight0~11                          ; 7       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight1~19                          ; 7       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[6]                   ; 7       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[7]                   ; 7       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[8]                   ; 7       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[9]                   ; 7       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[4]                   ; 7       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[5]                   ; 7       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[0]                   ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[36]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[37]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[38]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[39]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[40]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[41]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[42]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[43]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[44]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[45]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[46]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[47]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[48]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[49]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[50]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[51]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[52]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[53]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[54]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[55]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[56]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[57]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[58]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[59]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[60]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[61]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[62]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[33]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[34]                          ; 7       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[35]                          ; 7       ;
; sys_reset~input                                                     ; 6       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[11]                         ; 6       ;
; RISCV_CPU:RISCV_CPU|control:Control|immSelect_o[0]~0                ; 6       ;
; RISCV_CPU:RISCV_CPU|clint:clint|Equal5~7                            ; 6       ;
; RISCV_CPU:RISCV_CPU|clint:clint|Equal7~1                            ; 6       ;
; RISCV_CPU:RISCV_CPU|always1~2                                       ; 6       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[24]~280                      ; 6       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~203                       ; 6       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~200                       ; 6       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~161                       ; 6       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~160                       ; 6       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight1~30                          ; 6       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftLeft0~15                           ; 6       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|div_complete_o                        ; 6       ;
; RISCV_CPU:RISCV_CPU|forwarding_unit:ForwardingUnit|ForwardB_o[1]~4  ; 6       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_addr_o[4]                      ; 6       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[29]                  ; 6       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[28]                  ; 6       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[63]                          ; 6       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|isdiv_o                             ; 5       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|SignExtended_o[7]~48                ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[12]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[13]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[14]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|SignExtended_o[12]~37               ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[26]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[27]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[28]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[29]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[30]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[25]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[9]                          ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[10]                         ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[7]                          ; 5       ;
; RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[8]                          ; 5       ;
; RISCV_CPU:RISCV_CPU|control:Control|Decoder0~0                      ; 5       ;
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|Equal2~0                ; 5       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight1~28                          ; 5       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~42                        ; 5       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|Mux1~0                                  ; 5       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|RT_addr_o[4]                        ; 5       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_addr_o[0]                      ; 5       ;
; uart:uart|tx_bit_cnt[4]~0                                           ; 5       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[30]                  ; 5       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[31]                  ; 5       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[32]                          ; 5       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|SignExtended_o~59                   ; 4       ;
; RISCV_CPU:RISCV_CPU|Equal1~2                                        ; 4       ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~20              ; 4       ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~18              ; 4       ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~14              ; 4       ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~12              ; 4       ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~8               ; 4       ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~6               ; 4       ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~2               ; 4       ;
; RISCV_CPU:RISCV_CPU|Register:Register_file|Decoder0~0               ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|data_o[30]~1121         ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|Equal14~1               ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|Equal5~1                ; 4       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|SignExtended_o[0]~21                ; 4       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|SignExtended_o[0]~20                ; 4       ;
; RISCV_CPU:RISCV_CPU|control:Control|Decoder0~1                      ; 4       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|ALUop_o[0]~0                        ; 4       ;
; RISCV_CPU:RISCV_CPU|clint:clint|csr_state.CSR_IDLE                  ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|Equal11~0               ; 4       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[24]~283                      ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight0~37                          ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight0~34                          ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight0~30                          ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftLeft0~35                           ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftLeft0~32                           ; 4       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[5]~27                        ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftLeft0~12                           ; 4       ;
; RISCV_CPU:RISCV_CPU|ALU:ALU|ShiftRight1~12                          ; 4       ;
; RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[3]~10                        ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[18]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[19]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[20]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[21]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|forwarding_unit:ForwardingUnit|Equal4~0         ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[22]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[23]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[24]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[25]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[26]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[27]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|forwardingMUX:ForwardToData2|Mux31~1            ; 4       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[2]                          ; 4       ;
; RISCV_CPU:RISCV_CPU|PC_Imm_Select~0                                 ; 4       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[4]                          ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[10]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[11]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[12]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[13]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[14]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[15]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[16]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|ALU_result_o[17]                  ; 4       ;
; RISCV_CPU:RISCV_CPU|forwarding_unit:ForwardingUnit|always0~5        ; 4       ;
; RISCV_CPU:RISCV_CPU|forwarding_unit:ForwardingUnit|always0~3        ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_addr_o[2]                      ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_addr_o[3]                      ; 4       ;
; RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|RT_addr_o[1]                        ; 4       ;
; RISCV_CPU:RISCV_CPU|EX_MEM:EX_MEM|RD_addr_o[1]                      ; 4       ;
; gpio:gpio|gpio_data[0]~2                                            ; 4       ;
; uart:uart|uart_tx_state.IDLE                                        ; 4       ;
; uart:uart|uart_tx_state.END                                         ; 4       ;
; uart:uart|uart_tx_state.TX_BYTE                                     ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~42                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~40                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~38                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~36                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~34                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~32                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~30                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~28                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~26                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~24                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~22                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~20                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~18                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~16                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~14                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~12                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~10                 ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~8                  ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~6                  ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~4                  ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~2                  ; 4       ;
; RISCV_CPU:RISCV_CPU|data_memory:data_memory|Add0~0                  ; 4       ;
; RISCV_CPU:RISCV_CPU|DALU:DALU|reminder[0]                           ; 4       ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|unsigned_data1[17]                    ; 3       ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|unsigned_data1[16]                    ; 3       ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|unsigned_data1[15]                    ; 3       ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|unsigned_data1[14]                    ; 3       ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|unsigned_data1[13]                    ; 3       ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|unsigned_data1[12]                    ; 3       ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|unsigned_data1[11]                    ; 3       ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|unsigned_data1[10]                    ; 3       ;
+---------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; --          ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                              ; Mode                       ; Location   ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    RISCV_CPU:RISCV_CPU|MALU:MALU|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult7 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 7            ; 0            ; 7            ; 0            ; 0            ; 8         ; 7            ; 0            ; 8         ; 8         ; 0            ; 5            ; 0            ; 0            ; 3            ; 0            ; 5            ; 3            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 8         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 8            ; 1            ; 8            ; 8            ; 0         ; 1            ; 8            ; 0         ; 0         ; 8            ; 3            ; 8            ; 8            ; 5            ; 8            ; 3            ; 5            ; 8            ; 8            ; 8            ; 3            ; 8            ; 8            ; 8            ; 8            ; 8            ; 0         ; 8            ; 8            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_tx            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_pins[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rx            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_reset          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "RISCV_CPU"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 8 total pins
    Info (169086): Pin sys_reset not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 102 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISCV_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node sys_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[14]
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[12]
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[13]
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[1]
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[30]
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[28]
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[29]
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[31]
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[27]
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ID_EX:ID_EX|instr_o[26]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[8]~100 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[18]~102
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[19]~111
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[20]~120
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[22]~130
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[23]~142
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[21]~151
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|mux:ALU_mux|data_o[17]~274
Info (176353): Automatically promoted node RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|Mux2~23 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|ALU_control:ALU_control|ALU_Ctrl_o[3]
Info (176353): Automatically promoted node RISCV_CPU:RISCV_CPU|pcIm_control:pcIm_control|WideOr0~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sys_reset~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|clint:clint|int_state.INT_IDLE~0
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|DALU:DALU|dividend_sign~0
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|clint:clint|Selector0~0
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|clint:clint|Selector0~1
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|clint:clint|csr_state~17
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|clint:clint|csr_state~19
Info (176353): Automatically promoted node RISCV_CPU:RISCV_CPU|sys_start 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|sys_start~0
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o~0
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o[14]~1
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o~2
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o~3
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o~4
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o~5
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o~6
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o~7
        Info (176357): Destination node RISCV_CPU:RISCV_CPU|IF_ID:IF_ID|instr_o~8
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "sys_start" is assigned to location or region, but does not exist in design
    Warning (15706): Node "uart_debug_pin" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Error (170012): Fitter requires 648 LABs to implement the project, but the device contains only 645 LABs
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 0.06 seconds.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (171000): Can't fit design in device
Info (144001): Generated suppressed messages file C:/Users/user/side project/RISV-V CPU/quartus_prj/output_files/RISCV_CPU.fit.smsg
Error: Quartus II 64-Bit Fitter was unsuccessful. 2 errors, 8 warnings
    Error: Peak virtual memory: 5178 megabytes
    Error: Processing ended: Tue Jul 30 15:51:03 2024
    Error: Elapsed time: 00:00:14
    Error: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/user/side project/RISV-V CPU/quartus_prj/output_files/RISCV_CPU.fit.smsg.


