<stg><name>fir</name>


<trans_list>

<trans id="22" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="23" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="24" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="25" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="184" bw="32" op_0_bw="64">
<![CDATA[
entry:0 %acc_loc = alloca i64 1

]]></Node>
<StgValue><ssdm name="acc_loc"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="7" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="190" bw="32" op_0_bw="32">
<![CDATA[
entry:6 %empty = wait i32 @_ssdm_op_Wait

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="8" st_id="2" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="12" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="0">
<![CDATA[
entry:7 %call_ln0 = call void @fir_Pipeline_Shift_Accum_Loop, i32 %x, i32 %acc_loc, i12 %firCoeff, i32 %fir_int_int_shift_reg, i32 %fir_int_int_shift_reg_1, i32 %fir_int_int_shift_reg_2, i32 %fir_int_int_shift_reg_3, i32 %fir_int_int_shift_reg_4, i32 %fir_int_int_shift_reg_5, i32 %fir_int_int_shift_reg_6, i32 %fir_int_int_shift_reg_7, i32 %fir_int_int_shift_reg_8, i32 %fir_int_int_shift_reg_9, i32 %p_ZZ3firPiS_E9shift_reg_10, i32 %p_ZZ3firPiS_E9shift_reg_11, i32 %p_ZZ3firPiS_E9shift_reg_12, i32 %p_ZZ3firPiS_E9shift_reg_13, i32 %p_ZZ3firPiS_E9shift_reg_14, i32 %p_ZZ3firPiS_E9shift_reg_15, i32 %p_ZZ3firPiS_E9shift_reg_16, i32 %p_ZZ3firPiS_E9shift_reg_17, i32 %p_ZZ3firPiS_E9shift_reg_18, i32 %p_ZZ3firPiS_E9shift_reg_19, i32 %p_ZZ3firPiS_E9shift_reg_20, i32 %p_ZZ3firPiS_E9shift_reg_21, i32 %p_ZZ3firPiS_E9shift_reg_22, i32 %p_ZZ3firPiS_E9shift_reg_23, i32 %p_ZZ3firPiS_E9shift_reg_24, i32 %p_ZZ3firPiS_E9shift_reg_25, i32 %p_ZZ3firPiS_E9shift_reg_26, i32 %p_ZZ3firPiS_E9shift_reg_27, i32 %p_ZZ3firPiS_E9shift_reg_28, i32 %p_ZZ3firPiS_E9shift_reg_29, i32 %p_ZZ3firPiS_E9shift_reg_30, i32 %p_ZZ3firPiS_E9shift_reg_31, i32 %p_ZZ3firPiS_E9shift_reg_32, i32 %p_ZZ3firPiS_E9shift_reg_33, i32 %p_ZZ3firPiS_E9shift_reg_34, i32 %p_ZZ3firPiS_E9shift_reg_35, i32 %p_ZZ3firPiS_E9shift_reg_36, i32 %p_ZZ3firPiS_E9shift_reg_37, i32 %p_ZZ3firPiS_E9shift_reg_38, i32 %p_ZZ3firPiS_E9shift_reg_39, i32 %p_ZZ3firPiS_E9shift_reg_40, i32 %p_ZZ3firPiS_E9shift_reg_41, i32 %p_ZZ3firPiS_E9shift_reg_42, i32 %p_ZZ3firPiS_E9shift_reg_43, i32 %p_ZZ3firPiS_E9shift_reg_44, i32 %p_ZZ3firPiS_E9shift_reg_45, i32 %p_ZZ3firPiS_E9shift_reg_46, i32 %p_ZZ3firPiS_E9shift_reg_47, i32 %p_ZZ3firPiS_E9shift_reg_48, i32 %p_ZZ3firPiS_E9shift_reg_49, i32 %p_ZZ3firPiS_E9shift_reg_50, i32 %p_ZZ3firPiS_E9shift_reg_51, i32 %p_ZZ3firPiS_E9shift_reg_52, i32 %p_ZZ3firPiS_E9shift_reg_53, i32 %p_ZZ3firPiS_E9shift_reg_54, i32 %p_ZZ3firPiS_E9shift_reg_55, i32 %p_ZZ3firPiS_E9shift_reg_56, i32 %p_ZZ3firPiS_E9shift_reg_57, i32 %p_ZZ3firPiS_E9shift_reg_58, i32 %p_ZZ3firPiS_E9shift_reg_59, i32 %p_ZZ3firPiS_E9shift_reg_60, i32 %p_ZZ3firPiS_E9shift_reg_61, i32 %p_ZZ3firPiS_E9shift_reg_62, i32 %p_ZZ3firPiS_E9shift_reg_63, i32 %p_ZZ3firPiS_E9shift_reg_64, i32 %p_ZZ3firPiS_E9shift_reg_65, i32 %p_ZZ3firPiS_E9shift_reg_66, i32 %p_ZZ3firPiS_E9shift_reg_67, i32 %p_ZZ3firPiS_E9shift_reg_68, i32 %p_ZZ3firPiS_E9shift_reg_69, i32 %p_ZZ3firPiS_E9shift_reg_70, i32 %p_ZZ3firPiS_E9shift_reg_71, i32 %p_ZZ3firPiS_E9shift_reg_72, i32 %p_ZZ3firPiS_E9shift_reg_73, i32 %p_ZZ3firPiS_E9shift_reg_74, i32 %p_ZZ3firPiS_E9shift_reg_75, i32 %p_ZZ3firPiS_E9shift_reg_76, i32 %p_ZZ3firPiS_E9shift_reg_77, i32 %p_ZZ3firPiS_E9shift_reg_78, i32 %p_ZZ3firPiS_E9shift_reg_79, i32 %p_ZZ3firPiS_E9shift_reg_80, i32 %p_ZZ3firPiS_E9shift_reg_81, i32 %p_ZZ3firPiS_E9shift_reg_82, i32 %p_ZZ3firPiS_E9shift_reg_83, i32 %p_ZZ3firPiS_E9shift_reg_84, i32 %p_ZZ3firPiS_E9shift_reg_85, i32 %p_ZZ3firPiS_E9shift_reg_86, i32 %p_ZZ3firPiS_E9shift_reg_87, i32 %p_ZZ3firPiS_E9shift_reg_88, i32 %p_ZZ3firPiS_E9shift_reg_89, i32 %p_ZZ3firPiS_E9shift_reg_90, i32 %p_ZZ3firPiS_E9shift_reg_91, i32 %p_ZZ3firPiS_E9shift_reg_92, i32 %p_ZZ3firPiS_E9shift_reg_93, i32 %p_ZZ3firPiS_E9shift_reg_94, i32 %p_ZZ3firPiS_E9shift_reg_95, i32 %p_ZZ3firPiS_E9shift_reg_96, i32 %p_ZZ3firPiS_E9shift_reg_97, i32 %p_ZZ3firPiS_E9shift_reg_98, i32 %p_ZZ3firPiS_E9shift_reg_99, i32 %p_ZZ3firPiS_E9shift_reg_100, i32 %p_ZZ3firPiS_E9shift_reg_101, i32 %p_ZZ3firPiS_E9shift_reg_102, i32 %p_ZZ3firPiS_E9shift_reg_103, i32 %p_ZZ3firPiS_E9shift_reg_104, i32 %p_ZZ3firPiS_E9shift_reg_105, i32 %p_ZZ3firPiS_E9shift_reg_106, i32 %p_ZZ3firPiS_E9shift_reg_107, i32 %p_ZZ3firPiS_E9shift_reg_108, i32 %p_ZZ3firPiS_E9shift_reg_109, i32 %p_ZZ3firPiS_E9shift_reg_110, i32 %p_ZZ3firPiS_E9shift_reg_111, i32 %p_ZZ3firPiS_E9shift_reg_112, i32 %p_ZZ3firPiS_E9shift_reg_113, i32 %p_ZZ3firPiS_E9shift_reg_114, i32 %p_ZZ3firPiS_E9shift_reg_115, i32 %p_ZZ3firPiS_E9shift_reg_116, i32 %p_ZZ3firPiS_E9shift_reg_117, i32 %p_ZZ3firPiS_E9shift_reg_118, i32 %p_ZZ3firPiS_E9shift_reg_119, i32 %p_ZZ3firPiS_E9shift_reg_120, i32 %p_ZZ3firPiS_E9shift_reg_121, i32 %p_ZZ3firPiS_E9shift_reg_122, i32 %p_ZZ3firPiS_E9shift_reg_123, i32 %p_ZZ3firPiS_E9shift_reg_124, i32 %p_ZZ3firPiS_E9shift_reg_125, i32 %p_ZZ3firPiS_E9shift_reg_126, i32 %p_ZZ3firPiS_E9shift_reg_127, i32 %p_ZZ3firPiS_E9shift_reg_128, i32 %p_ZZ3firPiS_E9shift_reg_129, i32 %p_ZZ3firPiS_E9shift_reg_130, i32 %p_ZZ3firPiS_E9shift_reg_131, i32 %p_ZZ3firPiS_E9shift_reg_132, i32 %p_ZZ3firPiS_E9shift_reg_133, i32 %p_ZZ3firPiS_E9shift_reg_134, i32 %p_ZZ3firPiS_E9shift_reg_135, i32 %p_ZZ3firPiS_E9shift_reg_136, i32 %p_ZZ3firPiS_E9shift_reg_137, i32 %p_ZZ3firPiS_E9shift_reg_138, i32 %p_ZZ3firPiS_E9shift_reg_139, i32 %p_ZZ3firPiS_E9shift_reg_140, i32 %p_ZZ3firPiS_E9shift_reg_141, i32 %p_ZZ3firPiS_E9shift_reg_142, i32 %p_ZZ3firPiS_E9shift_reg_143, i32 %p_ZZ3firPiS_E9shift_reg_144, i32 %p_ZZ3firPiS_E9shift_reg_145, i32 %p_ZZ3firPiS_E9shift_reg_146, i32 %p_ZZ3firPiS_E9shift_reg_147, i32 %p_ZZ3firPiS_E9shift_reg_148, i32 %p_ZZ3firPiS_E9shift_reg_149, i32 %p_ZZ3firPiS_E9shift_reg_150, i32 %p_ZZ3firPiS_E9shift_reg_151, i32 %p_ZZ3firPiS_E9shift_reg_152, i32 %p_ZZ3firPiS_E9shift_reg_153, i32 %p_ZZ3firPiS_E9shift_reg_154, i32 %p_ZZ3firPiS_E9shift_reg_155, i32 %p_ZZ3firPiS_E9shift_reg_156, i32 %p_ZZ3firPiS_E9shift_reg_157, i32 %p_ZZ3firPiS_E9shift_reg_158, i32 %p_ZZ3firPiS_E9shift_reg_159, i32 %p_ZZ3firPiS_E9shift_reg_160, i32 %p_ZZ3firPiS_E9shift_reg_161, i32 %p_ZZ3firPiS_E9shift_reg_162, i32 %p_ZZ3firPiS_E9shift_reg_163, i32 %p_ZZ3firPiS_E9shift_reg_164, i32 %p_ZZ3firPiS_E9shift_reg_165, i32 %p_ZZ3firPiS_E9shift_reg_166, i32 %p_ZZ3firPiS_E9shift_reg_167, i32 %p_ZZ3firPiS_E9shift_reg_168, i32 %p_ZZ3firPiS_E9shift_reg_169, i32 %p_ZZ3firPiS_E9shift_reg_170, i32 %p_ZZ3firPiS_E9shift_reg_171, i32 %p_ZZ3firPiS_E9shift_reg_172, i32 %p_ZZ3firPiS_E9shift_reg_173, i32 %p_ZZ3firPiS_E9shift_reg_174, i32 %p_ZZ3firPiS_E9shift_reg_175, i32 %p_ZZ3firPiS_E9shift_reg_176, i32 %p_ZZ3firPiS_E9shift_reg_177, i32 %p_ZZ3firPiS_E9shift_reg_178, i32 %p_ZZ3firPiS_E9shift_reg_179

]]></Node>
<StgValue><ssdm name="call_ln0"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="9" st_id="3" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="12" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="32" op_8_bw="32" op_9_bw="32" op_10_bw="32" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="32" op_16_bw="32" op_17_bw="32" op_18_bw="32" op_19_bw="32" op_20_bw="32" op_21_bw="32" op_22_bw="32" op_23_bw="32" op_24_bw="32" op_25_bw="32" op_26_bw="32" op_27_bw="32" op_28_bw="32" op_29_bw="32" op_30_bw="32" op_31_bw="32" op_32_bw="32" op_33_bw="32" op_34_bw="32" op_35_bw="32" op_36_bw="32" op_37_bw="32" op_38_bw="32" op_39_bw="32" op_40_bw="32" op_41_bw="32" op_42_bw="32" op_43_bw="32" op_44_bw="32" op_45_bw="32" op_46_bw="32" op_47_bw="32" op_48_bw="32" op_49_bw="32" op_50_bw="32" op_51_bw="32" op_52_bw="32" op_53_bw="32" op_54_bw="32" op_55_bw="32" op_56_bw="32" op_57_bw="32" op_58_bw="32" op_59_bw="32" op_60_bw="32" op_61_bw="32" op_62_bw="32" op_63_bw="32" op_64_bw="32" op_65_bw="32" op_66_bw="32" op_67_bw="32" op_68_bw="32" op_69_bw="32" op_70_bw="32" op_71_bw="32" op_72_bw="32" op_73_bw="32" op_74_bw="32" op_75_bw="32" op_76_bw="32" op_77_bw="32" op_78_bw="32" op_79_bw="32" op_80_bw="32" op_81_bw="32" op_82_bw="32" op_83_bw="32" op_84_bw="32" op_85_bw="32" op_86_bw="32" op_87_bw="32" op_88_bw="32" op_89_bw="32" op_90_bw="32" op_91_bw="32" op_92_bw="32" op_93_bw="32" op_94_bw="32" op_95_bw="32" op_96_bw="32" op_97_bw="32" op_98_bw="32" op_99_bw="32" op_100_bw="32" op_101_bw="32" op_102_bw="32" op_103_bw="32" op_104_bw="32" op_105_bw="32" op_106_bw="32" op_107_bw="32" op_108_bw="32" op_109_bw="32" op_110_bw="32" op_111_bw="32" op_112_bw="32" op_113_bw="32" op_114_bw="32" op_115_bw="32" op_116_bw="32" op_117_bw="32" op_118_bw="32" op_119_bw="32" op_120_bw="32" op_121_bw="32" op_122_bw="32" op_123_bw="32" op_124_bw="32" op_125_bw="32" op_126_bw="32" op_127_bw="32" op_128_bw="32" op_129_bw="32" op_130_bw="32" op_131_bw="32" op_132_bw="32" op_133_bw="32" op_134_bw="32" op_135_bw="32" op_136_bw="32" op_137_bw="32" op_138_bw="32" op_139_bw="32" op_140_bw="32" op_141_bw="32" op_142_bw="32" op_143_bw="32" op_144_bw="32" op_145_bw="32" op_146_bw="32" op_147_bw="32" op_148_bw="32" op_149_bw="32" op_150_bw="32" op_151_bw="32" op_152_bw="32" op_153_bw="32" op_154_bw="32" op_155_bw="32" op_156_bw="32" op_157_bw="32" op_158_bw="32" op_159_bw="32" op_160_bw="32" op_161_bw="32" op_162_bw="32" op_163_bw="32" op_164_bw="32" op_165_bw="32" op_166_bw="32" op_167_bw="32" op_168_bw="32" op_169_bw="32" op_170_bw="32" op_171_bw="32" op_172_bw="32" op_173_bw="32" op_174_bw="32" op_175_bw="32" op_176_bw="32" op_177_bw="32" op_178_bw="32" op_179_bw="32" op_180_bw="32" op_181_bw="32" op_182_bw="32" op_183_bw="32" op_184_bw="0">
<![CDATA[
entry:7 %call_ln0 = call void @fir_Pipeline_Shift_Accum_Loop, i32 %x, i32 %acc_loc, i12 %firCoeff, i32 %fir_int_int_shift_reg, i32 %fir_int_int_shift_reg_1, i32 %fir_int_int_shift_reg_2, i32 %fir_int_int_shift_reg_3, i32 %fir_int_int_shift_reg_4, i32 %fir_int_int_shift_reg_5, i32 %fir_int_int_shift_reg_6, i32 %fir_int_int_shift_reg_7, i32 %fir_int_int_shift_reg_8, i32 %fir_int_int_shift_reg_9, i32 %p_ZZ3firPiS_E9shift_reg_10, i32 %p_ZZ3firPiS_E9shift_reg_11, i32 %p_ZZ3firPiS_E9shift_reg_12, i32 %p_ZZ3firPiS_E9shift_reg_13, i32 %p_ZZ3firPiS_E9shift_reg_14, i32 %p_ZZ3firPiS_E9shift_reg_15, i32 %p_ZZ3firPiS_E9shift_reg_16, i32 %p_ZZ3firPiS_E9shift_reg_17, i32 %p_ZZ3firPiS_E9shift_reg_18, i32 %p_ZZ3firPiS_E9shift_reg_19, i32 %p_ZZ3firPiS_E9shift_reg_20, i32 %p_ZZ3firPiS_E9shift_reg_21, i32 %p_ZZ3firPiS_E9shift_reg_22, i32 %p_ZZ3firPiS_E9shift_reg_23, i32 %p_ZZ3firPiS_E9shift_reg_24, i32 %p_ZZ3firPiS_E9shift_reg_25, i32 %p_ZZ3firPiS_E9shift_reg_26, i32 %p_ZZ3firPiS_E9shift_reg_27, i32 %p_ZZ3firPiS_E9shift_reg_28, i32 %p_ZZ3firPiS_E9shift_reg_29, i32 %p_ZZ3firPiS_E9shift_reg_30, i32 %p_ZZ3firPiS_E9shift_reg_31, i32 %p_ZZ3firPiS_E9shift_reg_32, i32 %p_ZZ3firPiS_E9shift_reg_33, i32 %p_ZZ3firPiS_E9shift_reg_34, i32 %p_ZZ3firPiS_E9shift_reg_35, i32 %p_ZZ3firPiS_E9shift_reg_36, i32 %p_ZZ3firPiS_E9shift_reg_37, i32 %p_ZZ3firPiS_E9shift_reg_38, i32 %p_ZZ3firPiS_E9shift_reg_39, i32 %p_ZZ3firPiS_E9shift_reg_40, i32 %p_ZZ3firPiS_E9shift_reg_41, i32 %p_ZZ3firPiS_E9shift_reg_42, i32 %p_ZZ3firPiS_E9shift_reg_43, i32 %p_ZZ3firPiS_E9shift_reg_44, i32 %p_ZZ3firPiS_E9shift_reg_45, i32 %p_ZZ3firPiS_E9shift_reg_46, i32 %p_ZZ3firPiS_E9shift_reg_47, i32 %p_ZZ3firPiS_E9shift_reg_48, i32 %p_ZZ3firPiS_E9shift_reg_49, i32 %p_ZZ3firPiS_E9shift_reg_50, i32 %p_ZZ3firPiS_E9shift_reg_51, i32 %p_ZZ3firPiS_E9shift_reg_52, i32 %p_ZZ3firPiS_E9shift_reg_53, i32 %p_ZZ3firPiS_E9shift_reg_54, i32 %p_ZZ3firPiS_E9shift_reg_55, i32 %p_ZZ3firPiS_E9shift_reg_56, i32 %p_ZZ3firPiS_E9shift_reg_57, i32 %p_ZZ3firPiS_E9shift_reg_58, i32 %p_ZZ3firPiS_E9shift_reg_59, i32 %p_ZZ3firPiS_E9shift_reg_60, i32 %p_ZZ3firPiS_E9shift_reg_61, i32 %p_ZZ3firPiS_E9shift_reg_62, i32 %p_ZZ3firPiS_E9shift_reg_63, i32 %p_ZZ3firPiS_E9shift_reg_64, i32 %p_ZZ3firPiS_E9shift_reg_65, i32 %p_ZZ3firPiS_E9shift_reg_66, i32 %p_ZZ3firPiS_E9shift_reg_67, i32 %p_ZZ3firPiS_E9shift_reg_68, i32 %p_ZZ3firPiS_E9shift_reg_69, i32 %p_ZZ3firPiS_E9shift_reg_70, i32 %p_ZZ3firPiS_E9shift_reg_71, i32 %p_ZZ3firPiS_E9shift_reg_72, i32 %p_ZZ3firPiS_E9shift_reg_73, i32 %p_ZZ3firPiS_E9shift_reg_74, i32 %p_ZZ3firPiS_E9shift_reg_75, i32 %p_ZZ3firPiS_E9shift_reg_76, i32 %p_ZZ3firPiS_E9shift_reg_77, i32 %p_ZZ3firPiS_E9shift_reg_78, i32 %p_ZZ3firPiS_E9shift_reg_79, i32 %p_ZZ3firPiS_E9shift_reg_80, i32 %p_ZZ3firPiS_E9shift_reg_81, i32 %p_ZZ3firPiS_E9shift_reg_82, i32 %p_ZZ3firPiS_E9shift_reg_83, i32 %p_ZZ3firPiS_E9shift_reg_84, i32 %p_ZZ3firPiS_E9shift_reg_85, i32 %p_ZZ3firPiS_E9shift_reg_86, i32 %p_ZZ3firPiS_E9shift_reg_87, i32 %p_ZZ3firPiS_E9shift_reg_88, i32 %p_ZZ3firPiS_E9shift_reg_89, i32 %p_ZZ3firPiS_E9shift_reg_90, i32 %p_ZZ3firPiS_E9shift_reg_91, i32 %p_ZZ3firPiS_E9shift_reg_92, i32 %p_ZZ3firPiS_E9shift_reg_93, i32 %p_ZZ3firPiS_E9shift_reg_94, i32 %p_ZZ3firPiS_E9shift_reg_95, i32 %p_ZZ3firPiS_E9shift_reg_96, i32 %p_ZZ3firPiS_E9shift_reg_97, i32 %p_ZZ3firPiS_E9shift_reg_98, i32 %p_ZZ3firPiS_E9shift_reg_99, i32 %p_ZZ3firPiS_E9shift_reg_100, i32 %p_ZZ3firPiS_E9shift_reg_101, i32 %p_ZZ3firPiS_E9shift_reg_102, i32 %p_ZZ3firPiS_E9shift_reg_103, i32 %p_ZZ3firPiS_E9shift_reg_104, i32 %p_ZZ3firPiS_E9shift_reg_105, i32 %p_ZZ3firPiS_E9shift_reg_106, i32 %p_ZZ3firPiS_E9shift_reg_107, i32 %p_ZZ3firPiS_E9shift_reg_108, i32 %p_ZZ3firPiS_E9shift_reg_109, i32 %p_ZZ3firPiS_E9shift_reg_110, i32 %p_ZZ3firPiS_E9shift_reg_111, i32 %p_ZZ3firPiS_E9shift_reg_112, i32 %p_ZZ3firPiS_E9shift_reg_113, i32 %p_ZZ3firPiS_E9shift_reg_114, i32 %p_ZZ3firPiS_E9shift_reg_115, i32 %p_ZZ3firPiS_E9shift_reg_116, i32 %p_ZZ3firPiS_E9shift_reg_117, i32 %p_ZZ3firPiS_E9shift_reg_118, i32 %p_ZZ3firPiS_E9shift_reg_119, i32 %p_ZZ3firPiS_E9shift_reg_120, i32 %p_ZZ3firPiS_E9shift_reg_121, i32 %p_ZZ3firPiS_E9shift_reg_122, i32 %p_ZZ3firPiS_E9shift_reg_123, i32 %p_ZZ3firPiS_E9shift_reg_124, i32 %p_ZZ3firPiS_E9shift_reg_125, i32 %p_ZZ3firPiS_E9shift_reg_126, i32 %p_ZZ3firPiS_E9shift_reg_127, i32 %p_ZZ3firPiS_E9shift_reg_128, i32 %p_ZZ3firPiS_E9shift_reg_129, i32 %p_ZZ3firPiS_E9shift_reg_130, i32 %p_ZZ3firPiS_E9shift_reg_131, i32 %p_ZZ3firPiS_E9shift_reg_132, i32 %p_ZZ3firPiS_E9shift_reg_133, i32 %p_ZZ3firPiS_E9shift_reg_134, i32 %p_ZZ3firPiS_E9shift_reg_135, i32 %p_ZZ3firPiS_E9shift_reg_136, i32 %p_ZZ3firPiS_E9shift_reg_137, i32 %p_ZZ3firPiS_E9shift_reg_138, i32 %p_ZZ3firPiS_E9shift_reg_139, i32 %p_ZZ3firPiS_E9shift_reg_140, i32 %p_ZZ3firPiS_E9shift_reg_141, i32 %p_ZZ3firPiS_E9shift_reg_142, i32 %p_ZZ3firPiS_E9shift_reg_143, i32 %p_ZZ3firPiS_E9shift_reg_144, i32 %p_ZZ3firPiS_E9shift_reg_145, i32 %p_ZZ3firPiS_E9shift_reg_146, i32 %p_ZZ3firPiS_E9shift_reg_147, i32 %p_ZZ3firPiS_E9shift_reg_148, i32 %p_ZZ3firPiS_E9shift_reg_149, i32 %p_ZZ3firPiS_E9shift_reg_150, i32 %p_ZZ3firPiS_E9shift_reg_151, i32 %p_ZZ3firPiS_E9shift_reg_152, i32 %p_ZZ3firPiS_E9shift_reg_153, i32 %p_ZZ3firPiS_E9shift_reg_154, i32 %p_ZZ3firPiS_E9shift_reg_155, i32 %p_ZZ3firPiS_E9shift_reg_156, i32 %p_ZZ3firPiS_E9shift_reg_157, i32 %p_ZZ3firPiS_E9shift_reg_158, i32 %p_ZZ3firPiS_E9shift_reg_159, i32 %p_ZZ3firPiS_E9shift_reg_160, i32 %p_ZZ3firPiS_E9shift_reg_161, i32 %p_ZZ3firPiS_E9shift_reg_162, i32 %p_ZZ3firPiS_E9shift_reg_163, i32 %p_ZZ3firPiS_E9shift_reg_164, i32 %p_ZZ3firPiS_E9shift_reg_165, i32 %p_ZZ3firPiS_E9shift_reg_166, i32 %p_ZZ3firPiS_E9shift_reg_167, i32 %p_ZZ3firPiS_E9shift_reg_168, i32 %p_ZZ3firPiS_E9shift_reg_169, i32 %p_ZZ3firPiS_E9shift_reg_170, i32 %p_ZZ3firPiS_E9shift_reg_171, i32 %p_ZZ3firPiS_E9shift_reg_172, i32 %p_ZZ3firPiS_E9shift_reg_173, i32 %p_ZZ3firPiS_E9shift_reg_174, i32 %p_ZZ3firPiS_E9shift_reg_175, i32 %p_ZZ3firPiS_E9shift_reg_176, i32 %p_ZZ3firPiS_E9shift_reg_177, i32 %p_ZZ3firPiS_E9shift_reg_178, i32 %p_ZZ3firPiS_E9shift_reg_179

]]></Node>
<StgValue><ssdm name="call_ln0"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="10" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="192" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
entry:8 %acc_loc_load = load i32 %acc_loc

]]></Node>
<StgValue><ssdm name="acc_loc_load"/></StgValue>
</operation>

<operation id="11" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:9 %empty_53 = wait i32 @_ssdm_op_Wait

]]></Node>
<StgValue><ssdm name="empty_53"/></StgValue>
</operation>

<operation id="12" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="194" bw="16" op_0_bw="16" op_1_bw="32" op_2_bw="32" op_3_bw="32">
<![CDATA[
entry:10 %acc_1 = partselect i16 @_ssdm_op_PartSelect.i16.i32.i32.i32, i32 %acc_loc_load, i32 16, i32 31

]]></Node>
<StgValue><ssdm name="acc_1"/></StgValue>
</operation>

<operation id="13" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="195" bw="32" op_0_bw="16">
<![CDATA[
entry:11 %sext_ln34 = sext i16 %acc_1

]]></Node>
<StgValue><ssdm name="sext_ln34"/></StgValue>
</operation>

<operation id="14" st_id="4" stage="2" lat="2">
<core>axis</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="0">
<![CDATA[
entry:12 %write_ln35 = write void @_ssdm_op_Write.axis.volatile.i32P128A, i32 %y, i32 %sext_ln34

]]></Node>
<StgValue><ssdm name="write_ln35"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="15" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
entry:1 %spectopmodule_ln4 = spectopmodule void @_ssdm_op_SpecTopModule, void @empty_2

]]></Node>
<StgValue><ssdm name="spectopmodule_ln4"/></StgValue>
</operation>

<operation id="16" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32">
<![CDATA[
entry:2 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %y, void @empty, i32 1, i32 1, void @empty_0, i32 0, i32 0, void @empty_1, void @empty_1, void @empty_1, i32 0, i32 0, i32 0, i32 0, void @empty_1, void @empty_1, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="17" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:3 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %y

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="18" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="188" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32">
<![CDATA[
entry:4 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i32 %x, void @empty, i32 1, i32 1, void @empty_0, i32 0, i32 0, void @empty_1, void @empty_1, void @empty_1, i32 0, i32 0, i32 0, i32 0, void @empty_1, void @empty_1, i32 4294967295, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="19" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="189" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
entry:5 %specbitsmap_ln0 = specbitsmap void @_ssdm_op_SpecBitsMap, i32 %x

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="20" st_id="5" stage="1" lat="2">
<core>axis</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="0">
<![CDATA[
entry:12 %write_ln35 = write void @_ssdm_op_Write.axis.volatile.i32P128A, i32 %y, i32 %sext_ln34

]]></Node>
<StgValue><ssdm name="write_ln35"/></StgValue>
</operation>

<operation id="21" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="197" bw="0">
<![CDATA[
entry:13 %ret_ln36 = ret

]]></Node>
<StgValue><ssdm name="ret_ln36"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
