============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:56:19 pm
  Module:                 es_ordered_bs_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

             Instance               Cells  Cell Area  Net Area  Total Area  Wireload     
-----------------------------------------------------------------------------------------
es_ordered_bs_mul_synth               660       2148         0        2148    <none> (D) 
  TOP                                 660       2148         0        2148    <none> (D) 
    stoch2bin                         139        627         0         627    <none> (D) 
      inc_add_23_27_1                  27        127         0         127    <none> (D) 
    genblk1[1].genblk1.genblk1.sng    173        510         0         510    <none> (D) 
      sng_multi                       172        501         0         501    <none> (D) 
        ctr                            50        220         0         220    <none> (D) 
    genblk1[2].genblk1.sng            176        510         0         510    <none> (D) 
      sng_multi                       173        504         0         504    <none> (D) 
        ctr                            51        222         0         222    <none> (D) 
    genblk1[0].genblk1.sng            168        493         0         493    <none> (D) 
      sng_multi                       166        489         0         489    <none> (D) 
        ctr                            47        214         0         214    <none> (D) 

 (D) = wireload is default in technology library
