/****************************************************************************
 *
 * Broadcom Proprietary and Confidential.
 * (c) 2017 Broadcom. All rights reserved.
 * The term "Broadcom" refers to Broadcom Limited and/or its subsidiaries.
 *
 * Unless you and Broadcom execute a separate written software license
 * agreement governing use of this software, this software is licensed to
 * you under the terms of the GNU General Public License version 2 (the
 * "GPL"), available at [http://www.broadcom.com/licenses/GPLv2.php], with
 * the following added to such license:
 *
 * As a special exception, the copyright holders of this software give you
 * permission to link this software with independent modules, and to copy
 * and distribute the resulting executable under terms of your choice,
 * provided that you also meet, for each linked independent module, the
 * terms and conditions of the license of that module. An independent
 * module is a module which is not derived from this software. The special
 * exception does not apply to any modifications of the software.
 *
 * Notwithstanding the above, under no circumstances may you combine this
 * software in any way with any other Broadcom software provided under a
 * license other than the GPL, without Broadcom's express prior written
 * consent.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Jun 10 03:09:36 2015
 *                 Full Compile MD5 Checksum  e8bde4108283f67d401938287dbb6bde
 *                     (minus title and desc)
 *                 MD5 Checksum               56f0f944fbd407545cd964e7b4e7f7b0
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15517
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_0_INTR2_H__
#define BCHP_PCIE_0_INTR2_H__

/***************************************************************************
 *PCIE_0_INTR2 - PCI-E L2 Interrupt Controller Registers
 ***************************************************************************/
#define BCHP_PCIE_0_INTR2_CPU_STATUS             0x21084300 /* [RO] CPU interrupt Status Register */
#define BCHP_PCIE_0_INTR2_CPU_SET                0x21084304 /* [WO] CPU interrupt Set Register */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR              0x21084308 /* [WO] CPU interrupt Clear Register */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS        0x2108430c /* [RO] CPU interrupt Mask Status Register */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET           0x21084310 /* [WO] CPU interrupt Mask Set Register */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR         0x21084314 /* [WO] CPU interrupt Mask Clear Register */
#define BCHP_PCIE_0_INTR2_PCI_STATUS             0x21084318 /* [RO] PCI interrupt Status Register */
#define BCHP_PCIE_0_INTR2_PCI_SET                0x2108431c /* [WO] PCI interrupt Set Register */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR              0x21084320 /* [WO] PCI interrupt Clear Register */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS        0x21084324 /* [RO] PCI interrupt Mask Status Register */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET           0x21084328 /* [WO] PCI interrupt Mask Set Register */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR         0x2108432c /* [WO] PCI interrupt Mask Clear Register */

/***************************************************************************
 *CPU_STATUS - CPU interrupt Status Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_31_MASK            0x80000000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_31_SHIFT           31
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_31_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_30_MASK            0x40000000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_30_SHIFT           30
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_30_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_29_MASK            0x20000000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_29_SHIFT           29
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_29_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_28_MASK            0x10000000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_28_SHIFT           28
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_28_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_27_MASK            0x08000000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_27_SHIFT           27
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_27_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_26_MASK            0x04000000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_26_SHIFT           26
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_26_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_25_MASK            0x02000000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_25_SHIFT           25
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_25_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_24_MASK            0x01000000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_24_SHIFT           24
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_24_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_23_MASK            0x00800000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_23_SHIFT           23
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_23_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_22_MASK            0x00400000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_22_SHIFT           22
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_22_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_21_MASK            0x00200000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_21_SHIFT           21
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_21_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_LTR_MSG_RCVD_MASK             0x00100000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_LTR_MSG_RCVD_SHIFT            20
#define BCHP_PCIE_0_INTR2_CPU_STATUS_LTR_MSG_RCVD_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_3_MASK                0x00080000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_3_SHIFT               19
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_3_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_2_MASK                0x00040000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_2_SHIFT               18
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_2_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_1_MASK                0x00020000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_1_SHIFT               17
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_1_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_0_MASK                0x00010000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_0_SHIFT               16
#define BCHP_PCIE_0_INTR2_CPU_STATUS_MAILBOX_0_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_FWD_ERR_MASK        0x00008000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_FWD_ERR_SHIFT       15
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_FWD_ERR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_RETRY_TIMEOUT_MASK  0x00004000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_RETRY_TIMEOUT_SHIFT 14
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_CA_ATTN_MASK        0x00002000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_CA_ATTN_SHIFT       13
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_CA_ATTN_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_UR_ATTN_MASK        0x00001000
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_UR_ATTN_SHIFT       12
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_MSTR_UR_ATTN_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_11_MASK            0x00000800
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_11_SHIFT           11
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_11_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_10_MASK            0x00000400
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_10_SHIFT           10
#define BCHP_PCIE_0_INTR2_CPU_STATUS_UNASSIGNED_10_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_TGT_BAD_ACCESS_MASK      0x00000200
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_TGT_BAD_ACCESS_SHIFT     9
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_TGT_BAD_ACCESS_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_TGT_BAD_ADDRESS_MASK     0x00000100
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_TGT_BAD_ADDRESS_SHIFT    8
#define BCHP_PCIE_0_INTR2_CPU_STATUS_PCIE_TGT_BAD_ADDRESS_DEFAULT  0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_RX_DMA_ERR_INTR_MASK       0x00000080
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_RX_DMA_ERR_INTR_SHIFT      7
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_RX_DMA_ERR_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_RX_DMA_DONE_INTR_MASK      0x00000040
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_RX_DMA_DONE_INTR_SHIFT     6
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_RX_DMA_DONE_INTR_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_TX_DMA_ERR_INTR_MASK       0x00000020
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_TX_DMA_ERR_INTR_SHIFT      5
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_TX_DMA_ERR_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_TX_DMA_DONE_INTR_MASK      0x00000010
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_TX_DMA_DONE_INTR_SHIFT     4
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L1_TX_DMA_DONE_INTR_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_RX_DMA_ERR_INTR_MASK       0x00000008
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_RX_DMA_ERR_INTR_SHIFT      3
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_RX_DMA_ERR_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_RX_DMA_DONE_INTR_MASK      0x00000004
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_RX_DMA_DONE_INTR_SHIFT     2
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_RX_DMA_DONE_INTR_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_TX_DMA_ERR_INTR_MASK       0x00000002
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_TX_DMA_ERR_INTR_SHIFT      1
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_TX_DMA_ERR_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: CPU_STATUS :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_TX_DMA_DONE_INTR_MASK      0x00000001
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_TX_DMA_DONE_INTR_SHIFT     0
#define BCHP_PCIE_0_INTR2_CPU_STATUS_L0_TX_DMA_DONE_INTR_DEFAULT   0x00000000

/***************************************************************************
 *CPU_SET - CPU interrupt Set Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_31_MASK               0x80000000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_31_SHIFT              31
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_31_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_30_MASK               0x40000000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_30_SHIFT              30
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_30_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_29_MASK               0x20000000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_29_SHIFT              29
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_29_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_28_MASK               0x10000000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_28_SHIFT              28
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_28_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_27_MASK               0x08000000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_27_SHIFT              27
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_27_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_26_MASK               0x04000000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_26_SHIFT              26
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_26_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_25_MASK               0x02000000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_25_SHIFT              25
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_25_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_24_MASK               0x01000000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_24_SHIFT              24
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_24_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_23_MASK               0x00800000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_23_SHIFT              23
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_23_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_22_MASK               0x00400000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_22_SHIFT              22
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_22_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_21_MASK               0x00200000
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_21_SHIFT              21
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_21_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_CPU_SET_LTR_MSG_RCVD_MASK                0x00100000
#define BCHP_PCIE_0_INTR2_CPU_SET_LTR_MSG_RCVD_SHIFT               20
#define BCHP_PCIE_0_INTR2_CPU_SET_LTR_MSG_RCVD_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_3_MASK                   0x00080000
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_3_SHIFT                  19
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_3_DEFAULT                0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_2_MASK                   0x00040000
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_2_SHIFT                  18
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_2_DEFAULT                0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_1_MASK                   0x00020000
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_1_SHIFT                  17
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_1_DEFAULT                0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_0_MASK                   0x00010000
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_0_SHIFT                  16
#define BCHP_PCIE_0_INTR2_CPU_SET_MAILBOX_0_DEFAULT                0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_FWD_ERR_MASK           0x00008000
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_FWD_ERR_SHIFT          15
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_FWD_ERR_DEFAULT        0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_RETRY_TIMEOUT_MASK     0x00004000
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_RETRY_TIMEOUT_SHIFT    14
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT  0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_CA_ATTN_MASK           0x00002000
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_CA_ATTN_SHIFT          13
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_CA_ATTN_DEFAULT        0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_UR_ATTN_MASK           0x00001000
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_UR_ATTN_SHIFT          12
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_MSTR_UR_ATTN_DEFAULT        0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_11_MASK               0x00000800
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_11_SHIFT              11
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_11_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_10_MASK               0x00000400
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_10_SHIFT              10
#define BCHP_PCIE_0_INTR2_CPU_SET_UNASSIGNED_10_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_TGT_BAD_ACCESS_MASK         0x00000200
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_TGT_BAD_ACCESS_SHIFT        9
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_TGT_BAD_ACCESS_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_TGT_BAD_ADDRESS_MASK        0x00000100
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_TGT_BAD_ADDRESS_SHIFT       8
#define BCHP_PCIE_0_INTR2_CPU_SET_PCIE_TGT_BAD_ADDRESS_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_RX_DMA_ERR_INTR_MASK          0x00000080
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_RX_DMA_ERR_INTR_SHIFT         7
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_RX_DMA_ERR_INTR_DEFAULT       0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_RX_DMA_DONE_INTR_MASK         0x00000040
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_RX_DMA_DONE_INTR_SHIFT        6
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_RX_DMA_DONE_INTR_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_TX_DMA_ERR_INTR_MASK          0x00000020
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_TX_DMA_ERR_INTR_SHIFT         5
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_TX_DMA_ERR_INTR_DEFAULT       0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_TX_DMA_DONE_INTR_MASK         0x00000010
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_TX_DMA_DONE_INTR_SHIFT        4
#define BCHP_PCIE_0_INTR2_CPU_SET_L1_TX_DMA_DONE_INTR_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_RX_DMA_ERR_INTR_MASK          0x00000008
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_RX_DMA_ERR_INTR_SHIFT         3
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_RX_DMA_ERR_INTR_DEFAULT       0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_RX_DMA_DONE_INTR_MASK         0x00000004
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_RX_DMA_DONE_INTR_SHIFT        2
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_RX_DMA_DONE_INTR_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_TX_DMA_ERR_INTR_MASK          0x00000002
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_TX_DMA_ERR_INTR_SHIFT         1
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_TX_DMA_ERR_INTR_DEFAULT       0x00000000

/* PCIE_0_INTR2 :: CPU_SET :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_TX_DMA_DONE_INTR_MASK         0x00000001
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_TX_DMA_DONE_INTR_SHIFT        0
#define BCHP_PCIE_0_INTR2_CPU_SET_L0_TX_DMA_DONE_INTR_DEFAULT      0x00000000

/***************************************************************************
 *CPU_CLEAR - CPU interrupt Clear Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_31_MASK             0x80000000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_31_SHIFT            31
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_31_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_30_MASK             0x40000000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_30_SHIFT            30
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_30_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_29_MASK             0x20000000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_29_SHIFT            29
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_29_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_28_MASK             0x10000000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_28_SHIFT            28
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_28_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_27_MASK             0x08000000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_27_SHIFT            27
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_27_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_26_MASK             0x04000000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_26_SHIFT            26
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_26_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_25_MASK             0x02000000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_25_SHIFT            25
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_25_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_24_MASK             0x01000000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_24_SHIFT            24
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_24_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_23_MASK             0x00800000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_23_SHIFT            23
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_23_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_22_MASK             0x00400000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_22_SHIFT            22
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_22_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_21_MASK             0x00200000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_21_SHIFT            21
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_21_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_LTR_MSG_RCVD_MASK              0x00100000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_LTR_MSG_RCVD_SHIFT             20
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_LTR_MSG_RCVD_DEFAULT           0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_3_MASK                 0x00080000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_3_SHIFT                19
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_3_DEFAULT              0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_2_MASK                 0x00040000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_2_SHIFT                18
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_2_DEFAULT              0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_1_MASK                 0x00020000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_1_SHIFT                17
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_1_DEFAULT              0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_0_MASK                 0x00010000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_0_SHIFT                16
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_MAILBOX_0_DEFAULT              0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_FWD_ERR_MASK         0x00008000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_FWD_ERR_SHIFT        15
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_FWD_ERR_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_MASK   0x00004000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_SHIFT  14
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_CA_ATTN_MASK         0x00002000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_CA_ATTN_SHIFT        13
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_CA_ATTN_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_UR_ATTN_MASK         0x00001000
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_UR_ATTN_SHIFT        12
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_MSTR_UR_ATTN_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_11_MASK             0x00000800
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_11_SHIFT            11
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_11_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_10_MASK             0x00000400
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_10_SHIFT            10
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_UNASSIGNED_10_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_TGT_BAD_ACCESS_MASK       0x00000200
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_TGT_BAD_ACCESS_SHIFT      9
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_TGT_BAD_ACCESS_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_TGT_BAD_ADDRESS_MASK      0x00000100
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_TGT_BAD_ADDRESS_SHIFT     8
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_PCIE_TGT_BAD_ADDRESS_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_RX_DMA_ERR_INTR_MASK        0x00000080
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_RX_DMA_ERR_INTR_SHIFT       7
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_RX_DMA_ERR_INTR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_RX_DMA_DONE_INTR_MASK       0x00000040
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_RX_DMA_DONE_INTR_SHIFT      6
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_RX_DMA_DONE_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_TX_DMA_ERR_INTR_MASK        0x00000020
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_TX_DMA_ERR_INTR_SHIFT       5
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_TX_DMA_ERR_INTR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_TX_DMA_DONE_INTR_MASK       0x00000010
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_TX_DMA_DONE_INTR_SHIFT      4
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L1_TX_DMA_DONE_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_RX_DMA_ERR_INTR_MASK        0x00000008
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_RX_DMA_ERR_INTR_SHIFT       3
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_RX_DMA_ERR_INTR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_RX_DMA_DONE_INTR_MASK       0x00000004
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_RX_DMA_DONE_INTR_SHIFT      2
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_RX_DMA_DONE_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_TX_DMA_ERR_INTR_MASK        0x00000002
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_TX_DMA_ERR_INTR_SHIFT       1
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_TX_DMA_ERR_INTR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: CPU_CLEAR :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_TX_DMA_DONE_INTR_MASK       0x00000001
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_TX_DMA_DONE_INTR_SHIFT      0
#define BCHP_PCIE_0_INTR2_CPU_CLEAR_L0_TX_DMA_DONE_INTR_DEFAULT    0x00000000

/***************************************************************************
 *CPU_MASK_STATUS - CPU interrupt Mask Status Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_31_MASK       0x80000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_31_SHIFT      31
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_31_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_30_MASK       0x40000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_30_SHIFT      30
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_30_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_29_MASK       0x20000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_29_SHIFT      29
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_29_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_28_MASK       0x10000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_28_SHIFT      28
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_28_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_27_MASK       0x08000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_27_SHIFT      27
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_27_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_26_MASK       0x04000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_26_SHIFT      26
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_26_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_25_MASK       0x02000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_25_SHIFT      25
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_25_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_24_MASK       0x01000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_24_SHIFT      24
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_24_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_23_MASK       0x00800000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_23_SHIFT      23
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_23_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_22_MASK       0x00400000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_22_SHIFT      22
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_22_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_21_MASK       0x00200000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_21_SHIFT      21
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_21_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_LTR_MSG_RCVD_MASK        0x00100000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_LTR_MSG_RCVD_SHIFT       20
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_LTR_MSG_RCVD_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_3_MASK           0x00080000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_3_SHIFT          19
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_3_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_2_MASK           0x00040000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_2_SHIFT          18
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_2_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_1_MASK           0x00020000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_1_SHIFT          17
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_1_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_0_MASK           0x00010000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_0_SHIFT          16
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_MAILBOX_0_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_FWD_ERR_MASK   0x00008000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_FWD_ERR_SHIFT  15
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_FWD_ERR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_RETRY_TIMEOUT_MASK 0x00004000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_RETRY_TIMEOUT_SHIFT 14
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_CA_ATTN_MASK   0x00002000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_CA_ATTN_SHIFT  13
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_CA_ATTN_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_UR_ATTN_MASK   0x00001000
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_UR_ATTN_SHIFT  12
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_MSTR_UR_ATTN_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_11_MASK       0x00000800
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_11_SHIFT      11
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_11_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_10_MASK       0x00000400
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_10_SHIFT      10
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_UNASSIGNED_10_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_TGT_BAD_ACCESS_MASK 0x00000200
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_TGT_BAD_ACCESS_SHIFT 9
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_TGT_BAD_ACCESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_TGT_BAD_ADDRESS_MASK 0x00000100
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_TGT_BAD_ADDRESS_SHIFT 8
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_PCIE_TGT_BAD_ADDRESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_RX_DMA_ERR_INTR_MASK  0x00000080
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_RX_DMA_ERR_INTR_SHIFT 7
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_RX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_RX_DMA_DONE_INTR_MASK 0x00000040
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_RX_DMA_DONE_INTR_SHIFT 6
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_TX_DMA_ERR_INTR_MASK  0x00000020
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_TX_DMA_ERR_INTR_SHIFT 5
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_TX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_TX_DMA_DONE_INTR_MASK 0x00000010
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_TX_DMA_DONE_INTR_SHIFT 4
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L1_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_RX_DMA_ERR_INTR_MASK  0x00000008
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_RX_DMA_ERR_INTR_SHIFT 3
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_RX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_RX_DMA_DONE_INTR_MASK 0x00000004
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_RX_DMA_DONE_INTR_SHIFT 2
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_TX_DMA_ERR_INTR_MASK  0x00000002
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_TX_DMA_ERR_INTR_SHIFT 1
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_TX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_STATUS :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_TX_DMA_DONE_INTR_MASK 0x00000001
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_TX_DMA_DONE_INTR_SHIFT 0
#define BCHP_PCIE_0_INTR2_CPU_MASK_STATUS_L0_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/***************************************************************************
 *CPU_MASK_SET - CPU interrupt Mask Set Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_31_MASK          0x80000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_31_SHIFT         31
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_31_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_30_MASK          0x40000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_30_SHIFT         30
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_30_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_29_MASK          0x20000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_29_SHIFT         29
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_29_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_28_MASK          0x10000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_28_SHIFT         28
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_28_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_27_MASK          0x08000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_27_SHIFT         27
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_27_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_26_MASK          0x04000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_26_SHIFT         26
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_26_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_25_MASK          0x02000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_25_SHIFT         25
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_25_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_24_MASK          0x01000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_24_SHIFT         24
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_24_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_23_MASK          0x00800000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_23_SHIFT         23
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_23_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_22_MASK          0x00400000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_22_SHIFT         22
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_22_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_21_MASK          0x00200000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_21_SHIFT         21
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_21_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_LTR_MSG_RCVD_MASK           0x00100000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_LTR_MSG_RCVD_SHIFT          20
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_LTR_MSG_RCVD_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_3_MASK              0x00080000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_3_SHIFT             19
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_3_DEFAULT           0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_2_MASK              0x00040000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_2_SHIFT             18
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_2_DEFAULT           0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_1_MASK              0x00020000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_1_SHIFT             17
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_1_DEFAULT           0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_0_MASK              0x00010000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_0_SHIFT             16
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_MAILBOX_0_DEFAULT           0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_FWD_ERR_MASK      0x00008000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_FWD_ERR_SHIFT     15
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_FWD_ERR_DEFAULT   0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_RETRY_TIMEOUT_MASK 0x00004000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_RETRY_TIMEOUT_SHIFT 14
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_CA_ATTN_MASK      0x00002000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_CA_ATTN_SHIFT     13
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_CA_ATTN_DEFAULT   0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_UR_ATTN_MASK      0x00001000
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_UR_ATTN_SHIFT     12
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_MSTR_UR_ATTN_DEFAULT   0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_11_MASK          0x00000800
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_11_SHIFT         11
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_11_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_10_MASK          0x00000400
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_10_SHIFT         10
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_UNASSIGNED_10_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_TGT_BAD_ACCESS_MASK    0x00000200
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_TGT_BAD_ACCESS_SHIFT   9
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_TGT_BAD_ACCESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_TGT_BAD_ADDRESS_MASK   0x00000100
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_TGT_BAD_ADDRESS_SHIFT  8
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_PCIE_TGT_BAD_ADDRESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_RX_DMA_ERR_INTR_MASK     0x00000080
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_RX_DMA_ERR_INTR_SHIFT    7
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_RX_DMA_ERR_INTR_DEFAULT  0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_RX_DMA_DONE_INTR_MASK    0x00000040
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_RX_DMA_DONE_INTR_SHIFT   6
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_TX_DMA_ERR_INTR_MASK     0x00000020
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_TX_DMA_ERR_INTR_SHIFT    5
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_TX_DMA_ERR_INTR_DEFAULT  0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_TX_DMA_DONE_INTR_MASK    0x00000010
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_TX_DMA_DONE_INTR_SHIFT   4
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L1_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_RX_DMA_ERR_INTR_MASK     0x00000008
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_RX_DMA_ERR_INTR_SHIFT    3
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_RX_DMA_ERR_INTR_DEFAULT  0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_RX_DMA_DONE_INTR_MASK    0x00000004
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_RX_DMA_DONE_INTR_SHIFT   2
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_TX_DMA_ERR_INTR_MASK     0x00000002
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_TX_DMA_ERR_INTR_SHIFT    1
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_TX_DMA_ERR_INTR_DEFAULT  0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_SET :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_TX_DMA_DONE_INTR_MASK    0x00000001
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_TX_DMA_DONE_INTR_SHIFT   0
#define BCHP_PCIE_0_INTR2_CPU_MASK_SET_L0_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/***************************************************************************
 *CPU_MASK_CLEAR - CPU interrupt Mask Clear Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_31_MASK        0x80000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_31_SHIFT       31
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_31_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_30_MASK        0x40000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_30_SHIFT       30
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_30_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_29_MASK        0x20000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_29_SHIFT       29
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_29_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_28_MASK        0x10000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_28_SHIFT       28
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_28_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_27_MASK        0x08000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_27_SHIFT       27
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_27_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_26_MASK        0x04000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_26_SHIFT       26
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_26_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_25_MASK        0x02000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_25_SHIFT       25
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_25_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_24_MASK        0x01000000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_24_SHIFT       24
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_24_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_23_MASK        0x00800000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_23_SHIFT       23
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_23_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_22_MASK        0x00400000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_22_SHIFT       22
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_22_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_21_MASK        0x00200000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_21_SHIFT       21
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_21_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_LTR_MSG_RCVD_MASK         0x00100000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_LTR_MSG_RCVD_SHIFT        20
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_LTR_MSG_RCVD_DEFAULT      0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_3_MASK            0x00080000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_3_SHIFT           19
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_3_DEFAULT         0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_2_MASK            0x00040000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_2_SHIFT           18
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_2_DEFAULT         0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_1_MASK            0x00020000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_1_SHIFT           17
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_1_DEFAULT         0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_0_MASK            0x00010000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_0_SHIFT           16
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_MAILBOX_0_DEFAULT         0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_FWD_ERR_MASK    0x00008000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_FWD_ERR_SHIFT   15
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_FWD_ERR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_MASK 0x00004000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_SHIFT 14
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_CA_ATTN_MASK    0x00002000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_CA_ATTN_SHIFT   13
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_CA_ATTN_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_UR_ATTN_MASK    0x00001000
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_UR_ATTN_SHIFT   12
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_MSTR_UR_ATTN_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_11_MASK        0x00000800
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_11_SHIFT       11
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_11_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_10_MASK        0x00000400
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_10_SHIFT       10
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_UNASSIGNED_10_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_TGT_BAD_ACCESS_MASK  0x00000200
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_TGT_BAD_ACCESS_SHIFT 9
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_TGT_BAD_ACCESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_TGT_BAD_ADDRESS_MASK 0x00000100
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_TGT_BAD_ADDRESS_SHIFT 8
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_PCIE_TGT_BAD_ADDRESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_RX_DMA_ERR_INTR_MASK   0x00000080
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_RX_DMA_ERR_INTR_SHIFT  7
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_RX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_RX_DMA_DONE_INTR_MASK  0x00000040
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_RX_DMA_DONE_INTR_SHIFT 6
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_TX_DMA_ERR_INTR_MASK   0x00000020
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_TX_DMA_ERR_INTR_SHIFT  5
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_TX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_TX_DMA_DONE_INTR_MASK  0x00000010
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_TX_DMA_DONE_INTR_SHIFT 4
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L1_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_RX_DMA_ERR_INTR_MASK   0x00000008
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_RX_DMA_ERR_INTR_SHIFT  3
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_RX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_RX_DMA_DONE_INTR_MASK  0x00000004
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_RX_DMA_DONE_INTR_SHIFT 2
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_TX_DMA_ERR_INTR_MASK   0x00000002
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_TX_DMA_ERR_INTR_SHIFT  1
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_TX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: CPU_MASK_CLEAR :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_TX_DMA_DONE_INTR_MASK  0x00000001
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_TX_DMA_DONE_INTR_SHIFT 0
#define BCHP_PCIE_0_INTR2_CPU_MASK_CLEAR_L0_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_STATUS - PCI interrupt Status Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_31_MASK            0x80000000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_31_SHIFT           31
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_31_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_30_MASK            0x40000000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_30_SHIFT           30
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_30_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_29_MASK            0x20000000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_29_SHIFT           29
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_29_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_28_MASK            0x10000000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_28_SHIFT           28
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_28_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_27_MASK            0x08000000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_27_SHIFT           27
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_27_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_26_MASK            0x04000000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_26_SHIFT           26
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_26_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_25_MASK            0x02000000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_25_SHIFT           25
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_25_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_24_MASK            0x01000000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_24_SHIFT           24
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_24_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_23_MASK            0x00800000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_23_SHIFT           23
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_23_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_22_MASK            0x00400000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_22_SHIFT           22
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_22_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_21_MASK            0x00200000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_21_SHIFT           21
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_21_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_LTR_MSG_RCVD_MASK             0x00100000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_LTR_MSG_RCVD_SHIFT            20
#define BCHP_PCIE_0_INTR2_PCI_STATUS_LTR_MSG_RCVD_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_3_MASK                0x00080000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_3_SHIFT               19
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_3_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_2_MASK                0x00040000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_2_SHIFT               18
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_2_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_1_MASK                0x00020000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_1_SHIFT               17
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_1_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_0_MASK                0x00010000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_0_SHIFT               16
#define BCHP_PCIE_0_INTR2_PCI_STATUS_MAILBOX_0_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_FWD_ERR_MASK        0x00008000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_FWD_ERR_SHIFT       15
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_FWD_ERR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_RETRY_TIMEOUT_MASK  0x00004000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_RETRY_TIMEOUT_SHIFT 14
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_CA_ATTN_MASK        0x00002000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_CA_ATTN_SHIFT       13
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_CA_ATTN_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_UR_ATTN_MASK        0x00001000
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_UR_ATTN_SHIFT       12
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_MSTR_UR_ATTN_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_11_MASK            0x00000800
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_11_SHIFT           11
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_11_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_10_MASK            0x00000400
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_10_SHIFT           10
#define BCHP_PCIE_0_INTR2_PCI_STATUS_UNASSIGNED_10_DEFAULT         0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_TGT_BAD_ACCESS_MASK      0x00000200
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_TGT_BAD_ACCESS_SHIFT     9
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_TGT_BAD_ACCESS_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_TGT_BAD_ADDRESS_MASK     0x00000100
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_TGT_BAD_ADDRESS_SHIFT    8
#define BCHP_PCIE_0_INTR2_PCI_STATUS_PCIE_TGT_BAD_ADDRESS_DEFAULT  0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_RX_DMA_ERR_INTR_MASK       0x00000080
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_RX_DMA_ERR_INTR_SHIFT      7
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_RX_DMA_ERR_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_RX_DMA_DONE_INTR_MASK      0x00000040
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_RX_DMA_DONE_INTR_SHIFT     6
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_RX_DMA_DONE_INTR_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_TX_DMA_ERR_INTR_MASK       0x00000020
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_TX_DMA_ERR_INTR_SHIFT      5
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_TX_DMA_ERR_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_TX_DMA_DONE_INTR_MASK      0x00000010
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_TX_DMA_DONE_INTR_SHIFT     4
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L1_TX_DMA_DONE_INTR_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_RX_DMA_ERR_INTR_MASK       0x00000008
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_RX_DMA_ERR_INTR_SHIFT      3
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_RX_DMA_ERR_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_RX_DMA_DONE_INTR_MASK      0x00000004
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_RX_DMA_DONE_INTR_SHIFT     2
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_RX_DMA_DONE_INTR_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_TX_DMA_ERR_INTR_MASK       0x00000002
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_TX_DMA_ERR_INTR_SHIFT      1
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_TX_DMA_ERR_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: PCI_STATUS :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_TX_DMA_DONE_INTR_MASK      0x00000001
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_TX_DMA_DONE_INTR_SHIFT     0
#define BCHP_PCIE_0_INTR2_PCI_STATUS_L0_TX_DMA_DONE_INTR_DEFAULT   0x00000000

/***************************************************************************
 *PCI_SET - PCI interrupt Set Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_31_MASK               0x80000000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_31_SHIFT              31
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_31_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_30_MASK               0x40000000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_30_SHIFT              30
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_30_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_29_MASK               0x20000000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_29_SHIFT              29
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_29_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_28_MASK               0x10000000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_28_SHIFT              28
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_28_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_27_MASK               0x08000000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_27_SHIFT              27
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_27_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_26_MASK               0x04000000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_26_SHIFT              26
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_26_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_25_MASK               0x02000000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_25_SHIFT              25
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_25_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_24_MASK               0x01000000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_24_SHIFT              24
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_24_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_23_MASK               0x00800000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_23_SHIFT              23
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_23_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_22_MASK               0x00400000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_22_SHIFT              22
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_22_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_21_MASK               0x00200000
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_21_SHIFT              21
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_21_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_PCI_SET_LTR_MSG_RCVD_MASK                0x00100000
#define BCHP_PCIE_0_INTR2_PCI_SET_LTR_MSG_RCVD_SHIFT               20
#define BCHP_PCIE_0_INTR2_PCI_SET_LTR_MSG_RCVD_DEFAULT             0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_3_MASK                   0x00080000
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_3_SHIFT                  19
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_3_DEFAULT                0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_2_MASK                   0x00040000
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_2_SHIFT                  18
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_2_DEFAULT                0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_1_MASK                   0x00020000
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_1_SHIFT                  17
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_1_DEFAULT                0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_0_MASK                   0x00010000
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_0_SHIFT                  16
#define BCHP_PCIE_0_INTR2_PCI_SET_MAILBOX_0_DEFAULT                0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_FWD_ERR_MASK           0x00008000
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_FWD_ERR_SHIFT          15
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_FWD_ERR_DEFAULT        0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_RETRY_TIMEOUT_MASK     0x00004000
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_RETRY_TIMEOUT_SHIFT    14
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT  0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_CA_ATTN_MASK           0x00002000
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_CA_ATTN_SHIFT          13
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_CA_ATTN_DEFAULT        0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_UR_ATTN_MASK           0x00001000
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_UR_ATTN_SHIFT          12
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_MSTR_UR_ATTN_DEFAULT        0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_11_MASK               0x00000800
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_11_SHIFT              11
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_11_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_10_MASK               0x00000400
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_10_SHIFT              10
#define BCHP_PCIE_0_INTR2_PCI_SET_UNASSIGNED_10_DEFAULT            0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_TGT_BAD_ACCESS_MASK         0x00000200
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_TGT_BAD_ACCESS_SHIFT        9
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_TGT_BAD_ACCESS_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_TGT_BAD_ADDRESS_MASK        0x00000100
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_TGT_BAD_ADDRESS_SHIFT       8
#define BCHP_PCIE_0_INTR2_PCI_SET_PCIE_TGT_BAD_ADDRESS_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_RX_DMA_ERR_INTR_MASK          0x00000080
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_RX_DMA_ERR_INTR_SHIFT         7
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_RX_DMA_ERR_INTR_DEFAULT       0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_RX_DMA_DONE_INTR_MASK         0x00000040
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_RX_DMA_DONE_INTR_SHIFT        6
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_RX_DMA_DONE_INTR_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_TX_DMA_ERR_INTR_MASK          0x00000020
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_TX_DMA_ERR_INTR_SHIFT         5
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_TX_DMA_ERR_INTR_DEFAULT       0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_TX_DMA_DONE_INTR_MASK         0x00000010
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_TX_DMA_DONE_INTR_SHIFT        4
#define BCHP_PCIE_0_INTR2_PCI_SET_L1_TX_DMA_DONE_INTR_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_RX_DMA_ERR_INTR_MASK          0x00000008
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_RX_DMA_ERR_INTR_SHIFT         3
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_RX_DMA_ERR_INTR_DEFAULT       0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_RX_DMA_DONE_INTR_MASK         0x00000004
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_RX_DMA_DONE_INTR_SHIFT        2
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_RX_DMA_DONE_INTR_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_TX_DMA_ERR_INTR_MASK          0x00000002
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_TX_DMA_ERR_INTR_SHIFT         1
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_TX_DMA_ERR_INTR_DEFAULT       0x00000000

/* PCIE_0_INTR2 :: PCI_SET :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_TX_DMA_DONE_INTR_MASK         0x00000001
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_TX_DMA_DONE_INTR_SHIFT        0
#define BCHP_PCIE_0_INTR2_PCI_SET_L0_TX_DMA_DONE_INTR_DEFAULT      0x00000000

/***************************************************************************
 *PCI_CLEAR - PCI interrupt Clear Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_31_MASK             0x80000000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_31_SHIFT            31
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_31_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_30_MASK             0x40000000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_30_SHIFT            30
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_30_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_29_MASK             0x20000000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_29_SHIFT            29
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_29_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_28_MASK             0x10000000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_28_SHIFT            28
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_28_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_27_MASK             0x08000000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_27_SHIFT            27
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_27_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_26_MASK             0x04000000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_26_SHIFT            26
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_26_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_25_MASK             0x02000000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_25_SHIFT            25
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_25_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_24_MASK             0x01000000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_24_SHIFT            24
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_24_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_23_MASK             0x00800000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_23_SHIFT            23
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_23_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_22_MASK             0x00400000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_22_SHIFT            22
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_22_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_21_MASK             0x00200000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_21_SHIFT            21
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_21_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_LTR_MSG_RCVD_MASK              0x00100000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_LTR_MSG_RCVD_SHIFT             20
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_LTR_MSG_RCVD_DEFAULT           0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_3_MASK                 0x00080000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_3_SHIFT                19
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_3_DEFAULT              0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_2_MASK                 0x00040000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_2_SHIFT                18
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_2_DEFAULT              0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_1_MASK                 0x00020000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_1_SHIFT                17
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_1_DEFAULT              0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_0_MASK                 0x00010000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_0_SHIFT                16
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_MAILBOX_0_DEFAULT              0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_FWD_ERR_MASK         0x00008000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_FWD_ERR_SHIFT        15
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_FWD_ERR_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_MASK   0x00004000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_SHIFT  14
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_CA_ATTN_MASK         0x00002000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_CA_ATTN_SHIFT        13
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_CA_ATTN_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_UR_ATTN_MASK         0x00001000
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_UR_ATTN_SHIFT        12
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_MSTR_UR_ATTN_DEFAULT      0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_11_MASK             0x00000800
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_11_SHIFT            11
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_11_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_10_MASK             0x00000400
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_10_SHIFT            10
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_UNASSIGNED_10_DEFAULT          0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_TGT_BAD_ACCESS_MASK       0x00000200
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_TGT_BAD_ACCESS_SHIFT      9
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_TGT_BAD_ACCESS_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_TGT_BAD_ADDRESS_MASK      0x00000100
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_TGT_BAD_ADDRESS_SHIFT     8
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_PCIE_TGT_BAD_ADDRESS_DEFAULT   0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_RX_DMA_ERR_INTR_MASK        0x00000080
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_RX_DMA_ERR_INTR_SHIFT       7
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_RX_DMA_ERR_INTR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_RX_DMA_DONE_INTR_MASK       0x00000040
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_RX_DMA_DONE_INTR_SHIFT      6
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_RX_DMA_DONE_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_TX_DMA_ERR_INTR_MASK        0x00000020
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_TX_DMA_ERR_INTR_SHIFT       5
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_TX_DMA_ERR_INTR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_TX_DMA_DONE_INTR_MASK       0x00000010
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_TX_DMA_DONE_INTR_SHIFT      4
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L1_TX_DMA_DONE_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_RX_DMA_ERR_INTR_MASK        0x00000008
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_RX_DMA_ERR_INTR_SHIFT       3
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_RX_DMA_ERR_INTR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_RX_DMA_DONE_INTR_MASK       0x00000004
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_RX_DMA_DONE_INTR_SHIFT      2
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_RX_DMA_DONE_INTR_DEFAULT    0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_TX_DMA_ERR_INTR_MASK        0x00000002
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_TX_DMA_ERR_INTR_SHIFT       1
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_TX_DMA_ERR_INTR_DEFAULT     0x00000000

/* PCIE_0_INTR2 :: PCI_CLEAR :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_TX_DMA_DONE_INTR_MASK       0x00000001
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_TX_DMA_DONE_INTR_SHIFT      0
#define BCHP_PCIE_0_INTR2_PCI_CLEAR_L0_TX_DMA_DONE_INTR_DEFAULT    0x00000000

/***************************************************************************
 *PCI_MASK_STATUS - PCI interrupt Mask Status Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_31_MASK       0x80000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_31_SHIFT      31
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_31_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_30_MASK       0x40000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_30_SHIFT      30
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_30_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_29_MASK       0x20000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_29_SHIFT      29
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_29_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_28_MASK       0x10000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_28_SHIFT      28
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_28_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_27_MASK       0x08000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_27_SHIFT      27
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_27_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_26_MASK       0x04000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_26_SHIFT      26
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_26_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_25_MASK       0x02000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_25_SHIFT      25
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_25_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_24_MASK       0x01000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_24_SHIFT      24
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_24_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_23_MASK       0x00800000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_23_SHIFT      23
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_23_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_22_MASK       0x00400000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_22_SHIFT      22
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_22_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_21_MASK       0x00200000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_21_SHIFT      21
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_21_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_LTR_MSG_RCVD_MASK        0x00100000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_LTR_MSG_RCVD_SHIFT       20
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_LTR_MSG_RCVD_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_3_MASK           0x00080000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_3_SHIFT          19
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_3_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_2_MASK           0x00040000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_2_SHIFT          18
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_2_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_1_MASK           0x00020000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_1_SHIFT          17
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_1_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_0_MASK           0x00010000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_0_SHIFT          16
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_MAILBOX_0_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_FWD_ERR_MASK   0x00008000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_FWD_ERR_SHIFT  15
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_FWD_ERR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_RETRY_TIMEOUT_MASK 0x00004000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_RETRY_TIMEOUT_SHIFT 14
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_CA_ATTN_MASK   0x00002000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_CA_ATTN_SHIFT  13
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_CA_ATTN_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_UR_ATTN_MASK   0x00001000
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_UR_ATTN_SHIFT  12
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_MSTR_UR_ATTN_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_11_MASK       0x00000800
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_11_SHIFT      11
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_11_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_10_MASK       0x00000400
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_10_SHIFT      10
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_UNASSIGNED_10_DEFAULT    0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_TGT_BAD_ACCESS_MASK 0x00000200
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_TGT_BAD_ACCESS_SHIFT 9
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_TGT_BAD_ACCESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_TGT_BAD_ADDRESS_MASK 0x00000100
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_TGT_BAD_ADDRESS_SHIFT 8
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_PCIE_TGT_BAD_ADDRESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_RX_DMA_ERR_INTR_MASK  0x00000080
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_RX_DMA_ERR_INTR_SHIFT 7
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_RX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_RX_DMA_DONE_INTR_MASK 0x00000040
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_RX_DMA_DONE_INTR_SHIFT 6
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_TX_DMA_ERR_INTR_MASK  0x00000020
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_TX_DMA_ERR_INTR_SHIFT 5
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_TX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_TX_DMA_DONE_INTR_MASK 0x00000010
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_TX_DMA_DONE_INTR_SHIFT 4
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L1_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_RX_DMA_ERR_INTR_MASK  0x00000008
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_RX_DMA_ERR_INTR_SHIFT 3
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_RX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_RX_DMA_DONE_INTR_MASK 0x00000004
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_RX_DMA_DONE_INTR_SHIFT 2
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_TX_DMA_ERR_INTR_MASK  0x00000002
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_TX_DMA_ERR_INTR_SHIFT 1
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_TX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_STATUS :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_TX_DMA_DONE_INTR_MASK 0x00000001
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_TX_DMA_DONE_INTR_SHIFT 0
#define BCHP_PCIE_0_INTR2_PCI_MASK_STATUS_L0_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_MASK_SET - PCI interrupt Mask Set Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_31_MASK          0x80000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_31_SHIFT         31
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_31_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_30_MASK          0x40000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_30_SHIFT         30
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_30_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_29_MASK          0x20000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_29_SHIFT         29
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_29_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_28_MASK          0x10000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_28_SHIFT         28
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_28_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_27_MASK          0x08000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_27_SHIFT         27
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_27_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_26_MASK          0x04000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_26_SHIFT         26
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_26_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_25_MASK          0x02000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_25_SHIFT         25
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_25_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_24_MASK          0x01000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_24_SHIFT         24
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_24_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_23_MASK          0x00800000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_23_SHIFT         23
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_23_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_22_MASK          0x00400000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_22_SHIFT         22
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_22_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_21_MASK          0x00200000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_21_SHIFT         21
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_21_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_LTR_MSG_RCVD_MASK           0x00100000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_LTR_MSG_RCVD_SHIFT          20
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_LTR_MSG_RCVD_DEFAULT        0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_3_MASK              0x00080000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_3_SHIFT             19
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_3_DEFAULT           0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_2_MASK              0x00040000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_2_SHIFT             18
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_2_DEFAULT           0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_1_MASK              0x00020000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_1_SHIFT             17
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_1_DEFAULT           0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_0_MASK              0x00010000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_0_SHIFT             16
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_MAILBOX_0_DEFAULT           0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_FWD_ERR_MASK      0x00008000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_FWD_ERR_SHIFT     15
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_FWD_ERR_DEFAULT   0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_RETRY_TIMEOUT_MASK 0x00004000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_RETRY_TIMEOUT_SHIFT 14
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_CA_ATTN_MASK      0x00002000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_CA_ATTN_SHIFT     13
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_CA_ATTN_DEFAULT   0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_UR_ATTN_MASK      0x00001000
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_UR_ATTN_SHIFT     12
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_MSTR_UR_ATTN_DEFAULT   0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_11_MASK          0x00000800
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_11_SHIFT         11
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_11_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_10_MASK          0x00000400
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_10_SHIFT         10
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_UNASSIGNED_10_DEFAULT       0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_TGT_BAD_ACCESS_MASK    0x00000200
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_TGT_BAD_ACCESS_SHIFT   9
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_TGT_BAD_ACCESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_TGT_BAD_ADDRESS_MASK   0x00000100
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_TGT_BAD_ADDRESS_SHIFT  8
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_PCIE_TGT_BAD_ADDRESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_RX_DMA_ERR_INTR_MASK     0x00000080
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_RX_DMA_ERR_INTR_SHIFT    7
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_RX_DMA_ERR_INTR_DEFAULT  0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_RX_DMA_DONE_INTR_MASK    0x00000040
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_RX_DMA_DONE_INTR_SHIFT   6
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_TX_DMA_ERR_INTR_MASK     0x00000020
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_TX_DMA_ERR_INTR_SHIFT    5
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_TX_DMA_ERR_INTR_DEFAULT  0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_TX_DMA_DONE_INTR_MASK    0x00000010
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_TX_DMA_DONE_INTR_SHIFT   4
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L1_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_RX_DMA_ERR_INTR_MASK     0x00000008
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_RX_DMA_ERR_INTR_SHIFT    3
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_RX_DMA_ERR_INTR_DEFAULT  0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_RX_DMA_DONE_INTR_MASK    0x00000004
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_RX_DMA_DONE_INTR_SHIFT   2
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_TX_DMA_ERR_INTR_MASK     0x00000002
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_TX_DMA_ERR_INTR_SHIFT    1
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_TX_DMA_ERR_INTR_DEFAULT  0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_SET :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_TX_DMA_DONE_INTR_MASK    0x00000001
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_TX_DMA_DONE_INTR_SHIFT   0
#define BCHP_PCIE_0_INTR2_PCI_MASK_SET_L0_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/***************************************************************************
 *PCI_MASK_CLEAR - PCI interrupt Mask Clear Register
 ***************************************************************************/
/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_31 [31:31] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_31_MASK        0x80000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_31_SHIFT       31
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_31_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_30 [30:30] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_30_MASK        0x40000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_30_SHIFT       30
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_30_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_29 [29:29] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_29_MASK        0x20000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_29_SHIFT       29
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_29_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_28 [28:28] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_28_MASK        0x10000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_28_SHIFT       28
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_28_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_27 [27:27] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_27_MASK        0x08000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_27_SHIFT       27
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_27_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_26 [26:26] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_26_MASK        0x04000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_26_SHIFT       26
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_26_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_25 [25:25] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_25_MASK        0x02000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_25_SHIFT       25
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_25_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_24 [24:24] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_24_MASK        0x01000000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_24_SHIFT       24
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_24_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_23 [23:23] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_23_MASK        0x00800000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_23_SHIFT       23
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_23_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_22 [22:22] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_22_MASK        0x00400000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_22_SHIFT       22
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_22_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_21 [21:21] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_21_MASK        0x00200000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_21_SHIFT       21
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_21_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: LTR_MSG_RCVD [20:20] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_LTR_MSG_RCVD_MASK         0x00100000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_LTR_MSG_RCVD_SHIFT        20
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_LTR_MSG_RCVD_DEFAULT      0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: MAILBOX_3 [19:19] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_3_MASK            0x00080000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_3_SHIFT           19
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_3_DEFAULT         0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: MAILBOX_2 [18:18] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_2_MASK            0x00040000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_2_SHIFT           18
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_2_DEFAULT         0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: MAILBOX_1 [17:17] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_1_MASK            0x00020000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_1_SHIFT           17
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_1_DEFAULT         0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: MAILBOX_0 [16:16] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_0_MASK            0x00010000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_0_SHIFT           16
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_MAILBOX_0_DEFAULT         0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: PCIE_MSTR_FWD_ERR [15:15] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_FWD_ERR_MASK    0x00008000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_FWD_ERR_SHIFT   15
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_FWD_ERR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: PCIE_MSTR_RETRY_TIMEOUT [14:14] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_MASK 0x00004000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_SHIFT 14
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_RETRY_TIMEOUT_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: PCIE_MSTR_CA_ATTN [13:13] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_CA_ATTN_MASK    0x00002000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_CA_ATTN_SHIFT   13
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_CA_ATTN_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: PCIE_MSTR_UR_ATTN [12:12] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_UR_ATTN_MASK    0x00001000
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_UR_ATTN_SHIFT   12
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_MSTR_UR_ATTN_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_11 [11:11] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_11_MASK        0x00000800
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_11_SHIFT       11
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_11_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: UNASSIGNED_10 [10:10] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_10_MASK        0x00000400
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_10_SHIFT       10
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_UNASSIGNED_10_DEFAULT     0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: PCIE_TGT_BAD_ACCESS [09:09] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_TGT_BAD_ACCESS_MASK  0x00000200
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_TGT_BAD_ACCESS_SHIFT 9
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_TGT_BAD_ACCESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: PCIE_TGT_BAD_ADDRESS [08:08] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_TGT_BAD_ADDRESS_MASK 0x00000100
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_TGT_BAD_ADDRESS_SHIFT 8
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_PCIE_TGT_BAD_ADDRESS_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: L1_RX_DMA_ERR_INTR [07:07] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_RX_DMA_ERR_INTR_MASK   0x00000080
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_RX_DMA_ERR_INTR_SHIFT  7
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_RX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: L1_RX_DMA_DONE_INTR [06:06] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_RX_DMA_DONE_INTR_MASK  0x00000040
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_RX_DMA_DONE_INTR_SHIFT 6
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: L1_TX_DMA_ERR_INTR [05:05] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_TX_DMA_ERR_INTR_MASK   0x00000020
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_TX_DMA_ERR_INTR_SHIFT  5
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_TX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: L1_TX_DMA_DONE_INTR [04:04] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_TX_DMA_DONE_INTR_MASK  0x00000010
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_TX_DMA_DONE_INTR_SHIFT 4
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L1_TX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: L0_RX_DMA_ERR_INTR [03:03] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_RX_DMA_ERR_INTR_MASK   0x00000008
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_RX_DMA_ERR_INTR_SHIFT  3
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_RX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: L0_RX_DMA_DONE_INTR [02:02] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_RX_DMA_DONE_INTR_MASK  0x00000004
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_RX_DMA_DONE_INTR_SHIFT 2
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_RX_DMA_DONE_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: L0_TX_DMA_ERR_INTR [01:01] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_TX_DMA_ERR_INTR_MASK   0x00000002
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_TX_DMA_ERR_INTR_SHIFT  1
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_TX_DMA_ERR_INTR_DEFAULT 0x00000001

/* PCIE_0_INTR2 :: PCI_MASK_CLEAR :: L0_TX_DMA_DONE_INTR [00:00] */
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_TX_DMA_DONE_INTR_MASK  0x00000001
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_TX_DMA_DONE_INTR_SHIFT 0
#define BCHP_PCIE_0_INTR2_PCI_MASK_CLEAR_L0_TX_DMA_DONE_INTR_DEFAULT 0x00000001

#endif /* #ifndef BCHP_PCIE_0_INTR2_H__ */

/* End of File */
