/* SPDX-License-Identifier: MIT
 *
 * Copyright (c) 2022 Jean Gressmann <jean@0x42.de>
 *
 */

#pragma once

#ifdef __cplusplus
extern "C" {
#endif

#define GD32C10X_ISR(handler) void handler(void)

GD32C10X_ISR(Reset_Handler);
GD32C10X_ISR(NMI_Handler);
GD32C10X_ISR(HardFault_Handler);
GD32C10X_ISR(MemManage_Handler);
GD32C10X_ISR(BusFault_Handler);
GD32C10X_ISR(UsageFault_Handler);
GD32C10X_ISR(SVC_Handler);
GD32C10X_ISR(DebugMon_Handler);
GD32C10X_ISR(PendSV_Handler);
GD32C10X_ISR(SysTick_Handler);
GD32C10X_ISR(WWDGT_IRQHandler);
GD32C10X_ISR(LVD_IRQHandler);
GD32C10X_ISR(TAMPER_IRQHandler);
GD32C10X_ISR(RTC_IRQHandler);
GD32C10X_ISR(FMC_IRQHandler);
GD32C10X_ISR(RCU_CTC_IRQHandler);
GD32C10X_ISR(EXTI0_IRQHandler);
GD32C10X_ISR(EXTI1_IRQHandler);
GD32C10X_ISR(EXTI2_IRQHandler);
GD32C10X_ISR(EXTI3_IRQHandler);
GD32C10X_ISR(EXTI4_IRQHandler);
GD32C10X_ISR(DMA0_Channel0_IRQHandler);
GD32C10X_ISR(DMA0_Channel1_IRQHandler);
GD32C10X_ISR(DMA0_Channel2_IRQHandler);
GD32C10X_ISR(DMA0_Channel3_IRQHandler);
GD32C10X_ISR(DMA0_Channel4_IRQHandler);
GD32C10X_ISR(DMA0_Channel5_IRQHandler);
GD32C10X_ISR(DMA0_Channel6_IRQHandler);
GD32C10X_ISR(ADC0_1_IRQHandler);
GD32C10X_ISR(CAN0_TX_IRQHandler);
GD32C10X_ISR(CAN0_RX0_IRQHandler);
GD32C10X_ISR(CAN0_RX1_IRQHandler);
GD32C10X_ISR(CAN0_EWMC_IRQHandler);
GD32C10X_ISR(EXTI5_9_IRQHandler);
GD32C10X_ISR(TIMER0_BRK_TIMER8_IRQHandler);
GD32C10X_ISR(TIMER0_UP_TIMER9_IRQHandler);
GD32C10X_ISR(TIMER0_TRG_CMT_TIMER10_IRQHandler);
GD32C10X_ISR(TIMER0_Channel_IRQHandler);
GD32C10X_ISR(TIMER1_IRQHandler);
GD32C10X_ISR(TIMER2_IRQHandler);
GD32C10X_ISR(TIMER3_IRQHandler);
GD32C10X_ISR(I2C0_EV_IRQHandler);
GD32C10X_ISR(I2C0_ER_IRQHandler);
GD32C10X_ISR(I2C1_EV_IRQHandler);
GD32C10X_ISR(I2C1_ER_IRQHandler);
GD32C10X_ISR(SPI0_IRQHandler);
GD32C10X_ISR(SPI1_IRQHandler);
GD32C10X_ISR(USART0_IRQHandler);
GD32C10X_ISR(USART1_IRQHandler);
GD32C10X_ISR(USART2_IRQHandler);
GD32C10X_ISR(EXTI10_15_IRQHandler);
GD32C10X_ISR(RTC_Alarm_IRQHandler);
GD32C10X_ISR(USBFS_WKUP_IRQHandler);
GD32C10X_ISR(TIMER7_BRK_TIMER11_IRQHandler);
GD32C10X_ISR(TIMER7_UP_TIMER12_IRQHandler);
GD32C10X_ISR(TIMER7_TRG_CMT_TIMER13_IRQHandler);
GD32C10X_ISR(TIMER7_Channel_IRQHandler);
GD32C10X_ISR(EXMC_IRQHandler);
GD32C10X_ISR(TIMER4_IRQHandler);
GD32C10X_ISR(SPI2_IRQHandler);
GD32C10X_ISR(UART3_IRQHandler);
GD32C10X_ISR(UART4_IRQHandler);
GD32C10X_ISR(TIMER5_IRQHandler);
GD32C10X_ISR(TIMER6_IRQHandler);
GD32C10X_ISR(DMA1_Channel0_IRQHandler);
GD32C10X_ISR(DMA1_Channel1_IRQHandler);
GD32C10X_ISR(DMA1_Channel2_IRQHandler);
GD32C10X_ISR(DMA1_Channel3_IRQHandler);
GD32C10X_ISR(DMA1_Channel4_IRQHandler);
GD32C10X_ISR(CAN1_TX_IRQHandler);
GD32C10X_ISR(CAN1_RX0_IRQHandler);
GD32C10X_ISR(CAN1_RX1_IRQHandler);
GD32C10X_ISR(CAN1_EWMC_IRQHandler);
GD32C10X_ISR(USBFS_IRQHandler);

#undef GD32C10X_ISR



#ifdef __cplusplus
}
#endif
