TimeQuest Timing Analyzer report for Processor
Sat Feb 27 15:14:05 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'PClock'
 12. Slow Model Setup: 'ControlUnit:Control|Stall[0]'
 13. Slow Model Setup: 'MClock'
 14. Slow Model Hold: 'ControlUnit:Control|Stall[0]'
 15. Slow Model Hold: 'PClock'
 16. Slow Model Hold: 'MClock'
 17. Slow Model Minimum Pulse Width: 'PClock'
 18. Slow Model Minimum Pulse Width: 'MClock'
 19. Slow Model Minimum Pulse Width: 'ControlUnit:Control|Stall[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'PClock'
 30. Fast Model Setup: 'ControlUnit:Control|Stall[0]'
 31. Fast Model Setup: 'MClock'
 32. Fast Model Hold: 'ControlUnit:Control|Stall[0]'
 33. Fast Model Hold: 'PClock'
 34. Fast Model Hold: 'MClock'
 35. Fast Model Minimum Pulse Width: 'PClock'
 36. Fast Model Minimum Pulse Width: 'MClock'
 37. Fast Model Minimum Pulse Width: 'ControlUnit:Control|Stall[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Processor                                          ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; ControlUnit:Control|Stall[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlUnit:Control|Stall[0] } ;
; MClock                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MClock }                       ;
; PClock                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PClock }                       ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                     ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 84.24 MHz  ; 84.24 MHz       ; PClock                       ;                                                               ;
; 256.02 MHz ; 182.02 MHz      ; ControlUnit:Control|Stall[0] ; limit due to hold check                                       ;
; 594.88 MHz ; 420.17 MHz      ; MClock                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; PClock                       ; -10.871 ; -1996.178     ;
; ControlUnit:Control|Stall[0] ; -1.453  ; -1.453        ;
; MClock                       ; -0.681  ; -1.718        ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; ControlUnit:Control|Stall[0] ; -2.747 ; -2.747        ;
; PClock                       ; 0.202  ; 0.000         ;
; MClock                       ; 0.391  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; PClock                       ; -2.000 ; -401.380      ;
; MClock                       ; -1.380 ; -6.380        ;
; ControlUnit:Control|Stall[0] ; 0.500  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PClock'                                                                                                                                                    ;
+---------+----------------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -10.871 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 11.532     ;
; -10.785 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.364     ; 11.457     ;
; -10.783 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 11.444     ;
; -10.760 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.364     ; 11.432     ;
; -10.725 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.347     ; 11.414     ;
; -10.675 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 11.335     ;
; -10.631 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.403     ; 11.264     ;
; -10.592 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.358     ; 11.270     ;
; -10.589 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.365     ; 11.260     ;
; -10.587 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 11.247     ;
; -10.564 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.365     ; 11.235     ;
; -10.529 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.348     ; 11.217     ;
; -10.527 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.358     ; 11.205     ;
; -10.435 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.347     ; 11.124     ;
; -10.435 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.404     ; 11.067     ;
; -10.431 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.352     ; 11.115     ;
; -10.427 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.358     ; 11.105     ;
; -10.400 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.352     ; 11.084     ;
; -10.396 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.359     ; 11.073     ;
; -10.395 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 11.056     ;
; -10.370 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 11.031     ;
; -10.331 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.359     ; 11.008     ;
; -10.315 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[2]  ; PClock                       ; PClock      ; 1.000        ; -0.352     ; 10.999     ;
; -10.309 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.364     ; 10.981     ;
; -10.307 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 10.968     ;
; -10.284 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.364     ; 10.956     ;
; -10.249 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.347     ; 10.938     ;
; -10.239 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.348     ; 10.927     ;
; -10.236 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 10.896     ;
; -10.235 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.353     ; 10.918     ;
; -10.231 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.359     ; 10.908     ;
; -10.217 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[3]  ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 10.878     ;
; -10.204 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.353     ; 10.887     ;
; -10.190 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock                       ; PClock      ; 1.000        ; -0.366     ; 10.860     ;
; -10.174 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 10.834     ;
; -10.155 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.403     ; 10.788     ;
; -10.150 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.365     ; 10.821     ;
; -10.148 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 10.808     ;
; -10.133 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 10.794     ;
; -10.125 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.365     ; 10.796     ;
; -10.119 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[2]  ; PClock                       ; PClock      ; 1.000        ; -0.353     ; 10.802     ;
; -10.118 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock                       ; PClock      ; 1.000        ; -0.347     ; 10.807     ;
; -10.116 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.358     ; 10.794     ;
; -10.090 ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.348     ; 10.778     ;
; -10.051 ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.358     ; 10.729     ;
; -10.031 ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.366     ; 10.701     ;
; -10.021 ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[3]  ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 10.681     ;
; -9.996  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.404     ; 10.628     ;
; -9.994  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock                       ; PClock      ; 1.000        ; -0.367     ; 10.663     ;
; -9.960  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.366     ; 10.630     ;
; -9.959  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.347     ; 10.648     ;
; -9.957  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.359     ; 10.634     ;
; -9.955  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.352     ; 10.639     ;
; -9.951  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.358     ; 10.629     ;
; -9.937  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 10.597     ;
; -9.927  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 10.587     ;
; -9.924  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.352     ; 10.608     ;
; -9.922  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock                       ; PClock      ; 1.000        ; -0.348     ; 10.610     ;
; -9.894  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 10.555     ;
; -9.892  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.359     ; 10.569     ;
; -9.889  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.366     ; 10.559     ;
; -9.888  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.365     ; 10.559     ;
; -9.878  ; ControlUnit:Control|regn:reg_IR|Q[4]   ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.028     ; 10.886     ;
; -9.872  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.348     ; 10.560     ;
; -9.841  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.365     ; 10.512     ;
; -9.839  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[2]  ; PClock                       ; PClock      ; 1.000        ; -0.352     ; 10.523     ;
; -9.839  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 10.499     ;
; -9.835  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_G|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.367     ; 10.504     ;
; -9.818  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.366     ; 10.488     ;
; -9.800  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.348     ; 10.488     ;
; -9.796  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.353     ; 10.479     ;
; -9.792  ; ControlUnit:Control|regn:reg_IR|Q[4]   ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.017     ; 10.811     ;
; -9.792  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.359     ; 10.469     ;
; -9.790  ; ControlUnit:Control|regn:reg_IR|Q[4]   ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.028     ; 10.798     ;
; -9.767  ; ControlUnit:Control|regn:reg_IR|Q[4]   ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.017     ; 10.786     ;
; -9.765  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.353     ; 10.448     ;
; -9.764  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_G|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.367     ; 10.433     ;
; -9.747  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.366     ; 10.417     ;
; -9.741  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[3]  ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 10.402     ;
; -9.739  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.359     ; 10.416     ;
; -9.735  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 10.395     ;
; -9.732  ; ControlUnit:Control|regn:reg_IR|Q[4]   ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; 0.000      ; 10.768     ;
; -9.714  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock                       ; PClock      ; 1.000        ; -0.366     ; 10.384     ;
; -9.693  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_G|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.367     ; 10.362     ;
; -9.680  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[2]  ; PClock                       ; PClock      ; 1.000        ; -0.353     ; 10.363     ;
; -9.676  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.366     ; 10.346     ;
; -9.674  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.359     ; 10.351     ;
; -9.657  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[15] ; PClock                       ; PClock      ; 1.000        ; -0.375     ; 10.318     ;
; -9.642  ; ControlUnit:Control|regn:reg_IR|Q[4]   ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 10.622     ;
; -9.642  ; ControlUnit:Control|upcount:Tstrp|Q[0] ; ControlUnit:Control|regn:reg_J|Q[1]  ; PClock                       ; PClock      ; 1.000        ; -0.347     ; 10.331     ;
; -9.628  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.404     ; 10.260     ;
; -9.622  ; ControlUnit:Control|regn:reg_IR|Q[7]   ; ControlUnit:Control|regn:reg_G|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.367     ; 10.291     ;
; -9.618  ; ControlUnit:Control|regn:reg_IR|Q[3]   ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; 0.001      ; 10.655     ;
; -9.605  ; ControlUnit:Control|upcount:Tstrp|Q[1] ; ControlUnit:Control|regn:reg_G|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.366     ; 10.275     ;
; -9.599  ; ControlUnit:Control|regn:reg_IR|Q[4]   ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.011     ; 10.624     ;
; -9.593  ; ControlUnit:Control|Stall[1]           ; ControlUnit:Control|regn:reg_J|Q[7]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.500        ; -1.372     ; 8.757      ;
; -9.582  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_J|Q[3]  ; PClock                       ; PClock      ; 1.000        ; -0.376     ; 10.242     ;
; -9.560  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.348     ; 10.248     ;
; -9.558  ; ControlUnit:Control|regn:reg_IR|Q[6]   ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.359     ; 10.235     ;
; -9.555  ; ControlUnit:Control|regn:reg_IR|Q[8]   ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock                       ; PClock      ; 1.000        ; -0.367     ; 10.224     ;
+---------+----------------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ControlUnit:Control|Stall[0]'                                                                                                                            ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.453 ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.500        ; -0.163     ; 0.825      ;
; -1.127 ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.500        ; 0.163      ; 0.825      ;
; -0.790 ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 1.000        ; 0.000      ; 0.825      ;
; -0.790 ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 1.000        ; 0.000      ; 0.825      ;
; 2.119  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.500        ; 3.867      ; 1.283      ;
; 2.282  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.500        ; 4.030      ; 1.283      ;
; 2.619  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 1.000        ; 3.867      ; 1.283      ;
; 2.782  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 1.000        ; 4.030      ; 1.283      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'MClock'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.681 ; Counter:count|n[1] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.717      ;
; -0.645 ; Counter:count|n[0] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.681      ;
; -0.610 ; Counter:count|n[2] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.646      ;
; -0.522 ; Counter:count|n[1] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.558      ;
; -0.507 ; Counter:count|n[3] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.543      ;
; -0.486 ; Counter:count|n[0] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.522      ;
; -0.451 ; Counter:count|n[1] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; Counter:count|n[2] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.487      ;
; -0.415 ; Counter:count|n[0] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.451      ;
; -0.065 ; Counter:count|n[2] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.101      ;
; -0.064 ; Counter:count|n[1] ; Counter:count|n[1] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.100      ;
; -0.057 ; Counter:count|n[4] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.093      ;
; -0.032 ; Counter:count|n[3] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.068      ;
; -0.032 ; Counter:count|n[0] ; Counter:count|n[1] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 1.068      ;
; 0.379  ; Counter:count|n[0] ; Counter:count|n[0] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ControlUnit:Control|Stall[0]'                                                                                                                             ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.747 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.000        ; 4.030      ; 1.283      ;
; -2.584 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.000        ; 3.867      ; 1.283      ;
; -2.247 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; -0.500       ; 4.030      ; 1.283      ;
; -2.084 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; -0.500       ; 3.867      ; 1.283      ;
; 0.825  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.825  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.000        ; 0.000      ; 0.825      ;
; 1.162  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; -0.500       ; 0.163      ; 0.825      ;
; 1.488  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; -0.500       ; -0.163     ; 0.825      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PClock'                                                                                                                                                                                                                      ;
+-------+--------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                   ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.202 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[4]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.661      ; 3.129      ;
; 0.202 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[2]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.661      ; 3.129      ;
; 0.202 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[5]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.661      ; 3.129      ;
; 0.202 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[14]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.661      ; 3.129      ;
; 0.258 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[2]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.654      ; 3.178      ;
; 0.258 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[15]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.654      ; 3.178      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[0]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[4]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[3]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[9]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[5]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[10]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[8]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[7]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[6]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[14]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[11]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.302 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[12]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.207      ;
; 0.391 ; ControlUnit:Control|regn:reg_I|Q[0]  ; ControlUnit:Control|regn:reg_I|Q[0]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 0.657      ;
; 0.457 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_2|Q[4]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.657      ; 3.380      ;
; 0.457 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_2|Q[11]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.657      ; 3.380      ;
; 0.521 ; ControlUnit:Control|regn:reg_B|Q[9]  ; ControlUnit:Control|regn:reg_H|Q[9]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 0.787      ;
; 0.620 ; ControlUnit:Control|regn:reg_B|Q[8]  ; ControlUnit:Control|regn:reg_H|Q[8]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 0.886      ;
; 0.683 ; Counter:count|n[2]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; MClock                       ; PClock      ; 0.000        ; 0.059      ; 0.976      ;
; 0.684 ; Counter:count|n[4]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; MClock                       ; PClock      ; 0.000        ; 0.059      ; 0.977      ;
; 0.686 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_7|Q[9]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.590      ;
; 0.686 ; Counter:count|n[1]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; MClock                       ; PClock      ; 0.000        ; 0.059      ; 0.979      ;
; 0.690 ; Counter:count|n[3]                   ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; MClock                       ; PClock      ; 0.000        ; 0.059      ; 0.983      ;
; 0.698 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_3|Q[4]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.690      ; 3.654      ;
; 0.698 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_3|Q[5]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.690      ; 3.654      ;
; 0.702 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[4]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.661      ; 3.129      ;
; 0.702 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[2]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.661      ; 3.129      ;
; 0.702 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[5]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.661      ; 3.129      ;
; 0.702 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[14]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.661      ; 3.129      ;
; 0.705 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_1|Q[7]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.659      ; 3.630      ;
; 0.710 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_2|Q[5]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.690      ; 3.666      ;
; 0.710 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_2|Q[14]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.690      ; 3.666      ;
; 0.712 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_1|Q[6]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.660      ; 3.638      ;
; 0.755 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[4]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.660      ;
; 0.755 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[5]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.660      ;
; 0.755 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[8]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.660      ;
; 0.755 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[7]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.639      ; 3.660      ;
; 0.758 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[2]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.654      ; 3.178      ;
; 0.758 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[15]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.654      ; 3.178      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[0]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[1]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[9]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[10]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[8]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[13]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[7]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[12]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[6]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[11]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[15]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.774 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_4|Q[3]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.652      ; 3.692      ;
; 0.795 ; ControlUnit:Control|regn:reg_B|Q[7]  ; ControlUnit:Control|regn:reg_H|Q[7]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; ControlUnit:Control|regn:reg_B|Q[5]  ; ControlUnit:Control|regn:reg_H|Q[5]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; ControlUnit:Control|regn:reg_B|Q[15] ; ControlUnit:Control|regn:reg_H|Q[15]                                                                      ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; ControlUnit:Control|regn:reg_A|Q[6]  ; ControlUnit:Control|regn:reg_G|Q[6]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; ControlUnit:Control|regn:reg_B|Q[6]  ; ControlUnit:Control|regn:reg_H|Q[6]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; ControlUnit:Control|regn:reg_B|Q[13] ; ControlUnit:Control|regn:reg_H|Q[13]                                                                      ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; ControlUnit:Control|regn:reg_B|Q[12] ; ControlUnit:Control|regn:reg_H|Q[12]                                                                      ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; ControlUnit:Control|regn:reg_B|Q[1]  ; ControlUnit:Control|regn:reg_H|Q[1]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; ControlUnit:Control|regn:reg_B|Q[3]  ; ControlUnit:Control|regn:reg_H|Q[3]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[0]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[1]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[2]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[3]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[9]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[10]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[13]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[6]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[14]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[11]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[15]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.798 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_6|Q[12]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.638      ; 3.702      ;
; 0.802 ; ControlUnit:Control|regn:reg_A|Q[9]  ; ControlUnit:Control|regn:reg_G|Q[9]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[0]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[4]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[3]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[9]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[5]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[10]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[8]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[7]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[6]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[14]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[11]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.802 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_5|Q[12]                                                                      ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 2.639      ; 3.207      ;
; 0.821 ; ControlUnit:Control|regn:reg_B|Q[14] ; ControlUnit:Control|regn:reg_H|Q[14]                                                                      ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.087      ;
; 0.825 ; ControlUnit:Control|regn:reg_B|Q[10] ; ControlUnit:Control|regn:reg_H|Q[10]                                                                      ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.091      ;
; 0.825 ; ControlUnit:Control|regn:reg_A|Q[4]  ; ControlUnit:Control|regn:reg_G|Q[4]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.091      ;
; 0.834 ; ControlUnit:Control|regn:reg_A|Q[0]  ; ControlUnit:Control|regn:reg_G|Q[0]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; ControlUnit:Control|regn:reg_B|Q[11] ; ControlUnit:Control|regn:reg_H|Q[11]                                                                      ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; ControlUnit:Control|regn:reg_B|Q[4]  ; ControlUnit:Control|regn:reg_H|Q[4]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; ControlUnit:Control|regn:reg_B|Q[2]  ; ControlUnit:Control|regn:reg_H|Q[2]                                                                       ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.102      ;
; 0.844 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_7|Q[1]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.646      ; 3.756      ;
; 0.898 ; ControlUnit:Control|regn:reg_5|Q[13] ; ControlUnit:Control|regn:reg_7|Q[13]                                                                      ; PClock                       ; PClock      ; 0.000        ; 0.000      ; 1.164      ;
; 0.910 ; ControlUnit:Control|Stall[0]         ; ControlUnit:Control|regn:reg_7|Q[0]                                                                       ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 2.646      ; 3.822      ;
+-------+--------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'MClock'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Counter:count|n[0] ; Counter:count|n[0] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.657      ;
; 0.802 ; Counter:count|n[0] ; Counter:count|n[1] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Counter:count|n[3] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.068      ;
; 0.827 ; Counter:count|n[4] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.093      ;
; 0.834 ; Counter:count|n[1] ; Counter:count|n[1] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; Counter:count|n[2] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.101      ;
; 1.185 ; Counter:count|n[0] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.451      ;
; 1.221 ; Counter:count|n[2] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Counter:count|n[1] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.487      ;
; 1.256 ; Counter:count|n[0] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.522      ;
; 1.277 ; Counter:count|n[3] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.543      ;
; 1.292 ; Counter:count|n[1] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.558      ;
; 1.380 ; Counter:count|n[2] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.646      ;
; 1.415 ; Counter:count|n[0] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.681      ;
; 1.451 ; Counter:count|n[1] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 1.717      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PClock'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; PClock ; Rise       ; PClock                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[10]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[10]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[11]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[11]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[12]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[12]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[13]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[13]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[14]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[14]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[15]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[15]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[1]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[1]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[2]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[2]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[4]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[4]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[5]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[5]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[6]                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MClock'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; MClock ; Rise       ; MClock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[4]|clk          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ControlUnit:Control|Stall[0]'                                                                            ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; ControlUnit:Control|Stall[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; ControlUnit:Control|Stall[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; ControlUnit:Control|Stall[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; ControlUnit:Control|Stall[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[1]|datac             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Resetn    ; PClock     ; 1.674 ; 1.674 ; Rise       ; PClock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Resetn    ; PClock     ; -0.994 ; -0.994 ; Rise       ; PClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 13.548 ; 13.548 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 13.058 ; 13.058 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 12.668 ; 12.668 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 13.548 ; 13.548 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 13.184 ; 13.184 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 12.726 ; 12.726 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 12.946 ; 12.946 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 12.545 ; 12.545 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 12.528 ; 12.528 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 12.521 ; 12.521 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 12.799 ; 12.799 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 12.617 ; 12.617 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 12.539 ; 12.539 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 12.565 ; 12.565 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 12.955 ; 12.955 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 12.800 ; 12.800 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 13.043 ; 13.043 ; Rise       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 13.711 ; 13.711 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 13.221 ; 13.221 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 12.831 ; 12.831 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 13.711 ; 13.711 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 13.347 ; 13.347 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 12.889 ; 12.889 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 13.109 ; 13.109 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 12.708 ; 12.708 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 12.691 ; 12.691 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 12.684 ; 12.684 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 12.962 ; 12.962 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 12.780 ; 12.780 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 12.702 ; 12.702 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 12.728 ; 12.728 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 13.118 ; 13.118 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 12.963 ; 12.963 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 13.206 ; 13.206 ; Fall       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; PClock                       ; 15.327 ; 15.327 ; Rise       ; PClock                       ;
;  BusWires[0]  ; PClock                       ; 14.818 ; 14.818 ; Rise       ; PClock                       ;
;  BusWires[1]  ; PClock                       ; 14.695 ; 14.695 ; Rise       ; PClock                       ;
;  BusWires[2]  ; PClock                       ; 15.174 ; 15.174 ; Rise       ; PClock                       ;
;  BusWires[3]  ; PClock                       ; 15.327 ; 15.327 ; Rise       ; PClock                       ;
;  BusWires[4]  ; PClock                       ; 14.511 ; 14.511 ; Rise       ; PClock                       ;
;  BusWires[5]  ; PClock                       ; 14.706 ; 14.706 ; Rise       ; PClock                       ;
;  BusWires[6]  ; PClock                       ; 14.572 ; 14.572 ; Rise       ; PClock                       ;
;  BusWires[7]  ; PClock                       ; 14.552 ; 14.552 ; Rise       ; PClock                       ;
;  BusWires[8]  ; PClock                       ; 14.426 ; 14.426 ; Rise       ; PClock                       ;
;  BusWires[9]  ; PClock                       ; 14.559 ; 14.559 ; Rise       ; PClock                       ;
;  BusWires[10] ; PClock                       ; 14.377 ; 14.377 ; Rise       ; PClock                       ;
;  BusWires[11] ; PClock                       ; 14.342 ; 14.342 ; Rise       ; PClock                       ;
;  BusWires[12] ; PClock                       ; 14.456 ; 14.456 ; Rise       ; PClock                       ;
;  BusWires[13] ; PClock                       ; 14.896 ; 14.896 ; Rise       ; PClock                       ;
;  BusWires[14] ; PClock                       ; 14.705 ; 14.705 ; Rise       ; PClock                       ;
;  BusWires[15] ; PClock                       ; 14.803 ; 14.803 ; Rise       ; PClock                       ;
; Done          ; PClock                       ; 10.001 ; 10.001 ; Rise       ; PClock                       ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+-------+-------+------------+------------------------------+
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 8.335 ; 7.861 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 8.754 ; 8.410 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 8.335 ; 8.545 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 9.862 ; 9.165 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 9.057 ; 8.896 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 9.199 ; 8.678 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 9.039 ; 8.914 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 8.400 ; 8.622 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 8.452 ; 8.460 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 8.617 ; 8.506 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 8.448 ; 7.861 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 8.400 ; 8.474 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 8.433 ; 8.457 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 8.671 ; 8.126 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 8.390 ; 8.075 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 9.045 ; 8.662 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 8.830 ; 8.834 ; Rise       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 7.861 ; 8.335 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 8.410 ; 8.754 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 8.545 ; 8.335 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 9.165 ; 9.862 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 8.896 ; 9.057 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 8.678 ; 9.199 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 8.914 ; 9.039 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 8.622 ; 8.400 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 8.460 ; 8.452 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 8.506 ; 8.617 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 7.861 ; 8.448 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 8.474 ; 8.400 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 8.457 ; 8.433 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 8.126 ; 8.671 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 8.075 ; 8.390 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 8.662 ; 9.045 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 8.834 ; 8.830 ; Fall       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; PClock                       ; 8.015 ; 8.015 ; Rise       ; PClock                       ;
;  BusWires[0]  ; PClock                       ; 8.853 ; 8.853 ; Rise       ; PClock                       ;
;  BusWires[1]  ; PClock                       ; 8.871 ; 8.871 ; Rise       ; PClock                       ;
;  BusWires[2]  ; PClock                       ; 9.276 ; 9.276 ; Rise       ; PClock                       ;
;  BusWires[3]  ; PClock                       ; 8.769 ; 8.769 ; Rise       ; PClock                       ;
;  BusWires[4]  ; PClock                       ; 8.934 ; 8.934 ; Rise       ; PClock                       ;
;  BusWires[5]  ; PClock                       ; 9.032 ; 9.032 ; Rise       ; PClock                       ;
;  BusWires[6]  ; PClock                       ; 8.575 ; 8.575 ; Rise       ; PClock                       ;
;  BusWires[7]  ; PClock                       ; 8.681 ; 8.681 ; Rise       ; PClock                       ;
;  BusWires[8]  ; PClock                       ; 8.732 ; 8.732 ; Rise       ; PClock                       ;
;  BusWires[9]  ; PClock                       ; 8.224 ; 8.224 ; Rise       ; PClock                       ;
;  BusWires[10] ; PClock                       ; 8.571 ; 8.571 ; Rise       ; PClock                       ;
;  BusWires[11] ; PClock                       ; 8.595 ; 8.595 ; Rise       ; PClock                       ;
;  BusWires[12] ; PClock                       ; 8.215 ; 8.215 ; Rise       ; PClock                       ;
;  BusWires[13] ; PClock                       ; 8.015 ; 8.015 ; Rise       ; PClock                       ;
;  BusWires[14] ; PClock                       ; 9.021 ; 9.021 ; Rise       ; PClock                       ;
;  BusWires[15] ; PClock                       ; 9.066 ; 9.066 ; Rise       ; PClock                       ;
; Done          ; PClock                       ; 8.783 ; 8.783 ; Rise       ; PClock                       ;
+---------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; PClock                       ; -4.137 ; -739.711      ;
; ControlUnit:Control|Stall[0] ; -0.324 ; -0.324        ;
; MClock                       ; 0.242  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; ControlUnit:Control|Stall[0] ; -1.542 ; -1.542        ;
; PClock                       ; -0.338 ; -8.960        ;
; MClock                       ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; PClock                       ; -2.000 ; -401.380      ;
; MClock                       ; -1.380 ; -6.380        ;
; ControlUnit:Control|Stall[0] ; 0.500  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PClock'                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -4.137 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.001     ; 5.168      ;
; -4.111 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 5.071      ;
; -4.111 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 5.071      ;
; -4.111 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 5.071      ;
; -4.111 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 5.071      ;
; -4.111 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 5.071      ;
; -4.101 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.012     ; 5.121      ;
; -4.084 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; 0.015      ; 5.131      ;
; -4.083 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.012     ; 5.103      ;
; -4.079 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.001     ; 5.110      ;
; -4.058 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 5.034      ;
; -4.058 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 5.034      ;
; -4.058 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 5.034      ;
; -4.058 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 5.034      ;
; -4.058 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 5.034      ;
; -4.055 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.035     ; 5.052      ;
; -4.043 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.001     ; 5.074      ;
; -4.040 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.989      ;
; -4.040 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.989      ;
; -4.040 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.989      ;
; -4.040 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.989      ;
; -4.040 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.989      ;
; -4.032 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.981      ;
; -4.032 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.981      ;
; -4.032 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.981      ;
; -4.032 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.981      ;
; -4.032 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.981      ;
; -4.024 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 4.984      ;
; -4.024 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 4.984      ;
; -4.024 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 4.984      ;
; -4.024 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 4.984      ;
; -4.024 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.072     ; 4.984      ;
; -4.016 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; 0.005      ; 5.053      ;
; -4.007 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.012     ; 5.027      ;
; -3.993 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; 0.005      ; 5.030      ;
; -3.990 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; 0.015      ; 5.037      ;
; -3.990 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.956      ;
; -3.990 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.956      ;
; -3.990 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.956      ;
; -3.990 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.956      ;
; -3.990 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.956      ;
; -3.989 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.012     ; 5.009      ;
; -3.985 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.001     ; 5.016      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.933      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.933      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.933      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.933      ;
; -3.967 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.933      ;
; -3.961 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.035     ; 4.958      ;
; -3.944 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; 0.005      ; 4.981      ;
; -3.922 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[6]  ; PClock                       ; PClock      ; 1.000        ; 0.005      ; 4.959      ;
; -3.921 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.001     ; 4.952      ;
; -3.918 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.884      ;
; -3.918 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.884      ;
; -3.918 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.884      ;
; -3.918 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.884      ;
; -3.918 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; -0.066     ; 4.884      ;
; -3.911 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; 0.011      ; 4.954      ;
; -3.903 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.012     ; 4.923      ;
; -3.899 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; 0.015      ; 4.946      ;
; -3.899 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[9]  ; PClock                       ; PClock      ; 1.000        ; 0.005      ; 4.936      ;
; -3.886 ; ControlUnit:Control|regn:reg_IR|Q[4]                                                                      ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.016     ; 4.902      ;
; -3.885 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.012     ; 4.905      ;
; -3.882 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; 0.011      ; 4.925      ;
; -3.881 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.853      ;
; -3.881 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.853      ;
; -3.881 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.853      ;
; -3.881 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.853      ;
; -3.881 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[13] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.853      ;
; -3.880 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[4]  ; PClock                       ; PClock      ; 1.000        ; -0.001     ; 4.911      ;
; -3.873 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.822      ;
; -3.873 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.822      ;
; -3.873 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.822      ;
; -3.873 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.822      ;
; -3.873 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.083     ; 4.822      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 4.845      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.841      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 4.845      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 4.845      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 4.845      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[14] ; PClock                       ; PClock      ; 1.000        ; -0.056     ; 4.845      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.841      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.841      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.841      ;
; -3.869 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_J|Q[12] ; PClock                       ; PClock      ; 1.000        ; -0.060     ; 4.841      ;
; -3.868 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[5]  ; PClock                       ; PClock      ; 1.000        ; 0.015      ; 4.915      ;
; -3.867 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[11] ; PClock                       ; PClock      ; 1.000        ; -0.012     ; 4.887      ;
; -3.863 ; ControlUnit:Control|upcount:Tstrp|Q[0]                                                                    ; ControlUnit:Control|regn:reg_J|Q[8]  ; PClock                       ; PClock      ; 1.000        ; -0.001     ; 4.894      ;
; -3.856 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.106     ; 4.782      ;
; -3.856 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.106     ; 4.782      ;
; -3.856 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.106     ; 4.782      ;
; -3.856 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.106     ; 4.782      ;
; -3.856 ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ; ControlUnit:Control|regn:reg_I|Q[0]  ; PClock                       ; PClock      ; 1.000        ; -0.106     ; 4.782      ;
; -3.850 ; ControlUnit:Control|regn:reg_IR|Q[4]                                                                      ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.027     ; 4.855      ;
; -3.850 ; ControlUnit:Control|regn:reg_IR|Q[7]                                                                      ; ControlUnit:Control|regn:reg_J|Q[10] ; PClock                       ; PClock      ; 1.000        ; 0.005      ; 4.887      ;
; -3.849 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_G|Q[15] ; PClock                       ; PClock      ; 1.000        ; -0.003     ; 4.878      ;
; -3.845 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[3]  ; PClock                       ; PClock      ; 1.000        ; -0.012     ; 4.865      ;
; -3.844 ; ControlUnit:Control|upcount:Tstrp|Q[1]                                                                    ; ControlUnit:Control|regn:reg_J|Q[2]  ; PClock                       ; PClock      ; 1.000        ; 0.011      ; 4.887      ;
; -3.844 ; ControlUnit:Control|regn:reg_IR|Q[8]                                                                      ; ControlUnit:Control|regn:reg_J|Q[7]  ; PClock                       ; PClock      ; 1.000        ; -0.012     ; 4.864      ;
; -3.844 ; ControlUnit:Control|Stall[1]                                                                              ; ControlUnit:Control|regn:reg_J|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.500        ; -0.443     ; 3.933      ;
+--------+-----------------------------------------------------------------------------------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ControlUnit:Control|Stall[0]'                                                                                                                            ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.324 ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.500        ; -0.071     ; 0.350      ;
; -0.182 ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.500        ; 0.071      ; 0.350      ;
; 0.247  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 1.000        ; 0.000      ; 0.350      ;
; 0.247  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 1.000        ; 0.000      ; 0.350      ;
; 1.568  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.500        ; 2.017      ; 0.546      ;
; 1.639  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.500        ; 2.088      ; 0.546      ;
; 2.068  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 1.000        ; 2.017      ; 0.546      ;
; 2.139  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 1.000        ; 2.088      ; 0.546      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'MClock'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.242 ; Counter:count|n[1] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.790      ;
; 0.255 ; Counter:count|n[0] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.777      ;
; 0.277 ; Counter:count|n[2] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.755      ;
; 0.329 ; Counter:count|n[3] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.703      ;
; 0.336 ; Counter:count|n[1] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.696      ;
; 0.349 ; Counter:count|n[0] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.683      ;
; 0.371 ; Counter:count|n[1] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.661      ;
; 0.371 ; Counter:count|n[2] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.661      ;
; 0.384 ; Counter:count|n[0] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.648      ;
; 0.511 ; Counter:count|n[1] ; Counter:count|n[1] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.521      ;
; 0.511 ; Counter:count|n[2] ; Counter:count|n[2] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.521      ;
; 0.514 ; Counter:count|n[4] ; Counter:count|n[4] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.518      ;
; 0.519 ; Counter:count|n[0] ; Counter:count|n[1] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.513      ;
; 0.522 ; Counter:count|n[3] ; Counter:count|n[3] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.510      ;
; 0.665 ; Counter:count|n[0] ; Counter:count|n[0] ; MClock       ; MClock      ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ControlUnit:Control|Stall[0]'                                                                                                                             ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.542 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.000        ; 2.088      ; 0.546      ;
; -1.471 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.000        ; 2.017      ; 0.546      ;
; -1.042 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; -0.500       ; 2.088      ; 0.546      ;
; -0.971 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; -0.500       ; 2.017      ; 0.546      ;
; 0.350  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.000        ; 0.000      ; 0.350      ;
; 0.350  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 0.000        ; 0.000      ; 0.350      ;
; 0.779  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; -0.500       ; 0.071      ; 0.350      ;
; 0.921  ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[1] ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; -0.500       ; -0.071     ; 0.350      ;
+--------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PClock'                                                                                                                                          ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.338 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.455      ;
; -0.338 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[2]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.455      ;
; -0.338 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[5]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.455      ;
; -0.338 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[14] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.455      ;
; -0.311 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[2]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.634      ; 1.475      ;
; -0.311 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[15] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.634      ; 1.475      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[0]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[3]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[9]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[5]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[10] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[8]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[7]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[6]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[14] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[11] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.273 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[12] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.499      ;
; -0.216 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.637      ; 1.573      ;
; -0.216 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[11] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.637      ; 1.573      ;
; -0.185 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[9]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.586      ;
; -0.161 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[1]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.626      ; 1.617      ;
; -0.118 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_3|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.665      ; 1.699      ;
; -0.118 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_3|Q[5]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.665      ; 1.699      ;
; -0.118 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[5]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.665      ; 1.699      ;
; -0.118 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[14] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.665      ; 1.699      ;
; -0.106 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[0]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.626      ; 1.672      ;
; -0.097 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[6]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.640      ; 1.695      ;
; -0.096 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[7]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.638      ; 1.694      ;
; -0.078 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[6]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.628      ; 1.702      ;
; -0.077 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.695      ;
; -0.077 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[5]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.695      ;
; -0.077 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[8]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.695      ;
; -0.077 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[7]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.620      ; 1.695      ;
; -0.075 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[13] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.696      ;
; -0.071 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[7]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.626      ; 1.707      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[0]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[1]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[9]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[10] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[8]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[13] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[7]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[12] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[6]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[11] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[15] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.070 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[3]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.714      ;
; -0.061 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_C|Q[12] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.710      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[0]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[1]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[2]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[3]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[9]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[10] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[13] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[6]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[14] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[11] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[15] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.058 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_6|Q[12] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.713      ;
; -0.016 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[14] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.665      ; 1.801      ;
; -0.008 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.661      ; 1.805      ;
; -0.007 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_3|Q[2]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.632      ; 1.777      ;
; -0.001 ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[8]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.626      ; 1.777      ;
; 0.006  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[5]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.665      ; 1.823      ;
; 0.008  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[15] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.628      ; 1.788      ;
; 0.011  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[10] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.610      ; 1.773      ;
; 0.019  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_0|Q[0]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.812      ;
; 0.019  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_0|Q[9]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.812      ;
; 0.019  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_0|Q[10] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.812      ;
; 0.043  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[1]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.836      ;
; 0.043  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.836      ;
; 0.043  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[9]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.836      ;
; 0.043  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[5]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.836      ;
; 0.043  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[8]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.836      ;
; 0.043  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[13] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.836      ;
; 0.043  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[12] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.836      ;
; 0.043  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[14] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.836      ;
; 0.045  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[1]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.816      ;
; 0.045  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[2]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.657      ; 1.854      ;
; 0.045  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_5|Q[13] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.619      ; 1.816      ;
; 0.045  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[3]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.657      ; 1.854      ;
; 0.079  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[11] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.610      ; 1.841      ;
; 0.108  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_0|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.665      ; 1.925      ;
; 0.108  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_0|Q[5]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.665      ; 1.925      ;
; 0.134  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[2]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.661      ; 1.947      ;
; 0.134  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_7|Q[3]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.661      ; 1.947      ;
; 0.146  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_F|Q[9]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.643      ; 1.941      ;
; 0.156  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[0]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.949      ;
; 0.156  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[1]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.949      ;
; 0.156  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[2]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.949      ;
; 0.156  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[9]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.949      ;
; 0.156  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[8]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.949      ;
; 0.156  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[13] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.949      ;
; 0.156  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[7]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.949      ;
; 0.156  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[12] ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.949      ;
; 0.156  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_2|Q[3]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.641      ; 1.949      ;
; 0.161  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_1|Q[0]  ; ControlUnit:Control|Stall[0] ; PClock      ; 0.000        ; 1.651      ; 1.964      ;
; 0.162  ; ControlUnit:Control|Stall[0] ; ControlUnit:Control|regn:reg_4|Q[4]  ; ControlUnit:Control|Stall[0] ; PClock      ; -0.500       ; 1.641      ; 1.455      ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'MClock'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Counter:count|n[0] ; Counter:count|n[0] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; Counter:count|n[3] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; Counter:count|n[0] ; Counter:count|n[1] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; Counter:count|n[4] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; Counter:count|n[2] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Counter:count|n[1] ; Counter:count|n[1] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.521      ;
; 0.496 ; Counter:count|n[0] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.648      ;
; 0.509 ; Counter:count|n[2] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; Counter:count|n[1] ; Counter:count|n[2] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.661      ;
; 0.531 ; Counter:count|n[0] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.683      ;
; 0.544 ; Counter:count|n[1] ; Counter:count|n[3] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.696      ;
; 0.551 ; Counter:count|n[3] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.703      ;
; 0.603 ; Counter:count|n[2] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.755      ;
; 0.625 ; Counter:count|n[0] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.777      ;
; 0.638 ; Counter:count|n[1] ; Counter:count|n[4] ; MClock       ; MClock      ; 0.000        ; 0.000      ; 0.790      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PClock'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; PClock ; Rise       ; Memory:Mem|altsyncram:altsyncram_component|altsyncram_28d1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; PClock ; Rise       ; PClock                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[0]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[10]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[10]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[11]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[11]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[12]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[12]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[13]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[13]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[14]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[14]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[15]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[15]                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[1]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[1]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[2]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[2]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[3]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[4]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[4]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[5]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[5]                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; PClock ; Rise       ; ControlUnit:Control|regn:reg_0|Q[6]                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MClock'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; MClock ; Rise       ; MClock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; MClock ; Rise       ; Counter:count|n[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; MClock ; Rise       ; Counter:count|n[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; MClock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; MClock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; MClock ; Rise       ; count|n[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; MClock ; Rise       ; count|n[4]|clk          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ControlUnit:Control|Stall[0]'                                                                            ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; ControlUnit:Control|Stall[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; ControlUnit:Control|Stall[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; ControlUnit:Control|Stall[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; ControlUnit:Control|Stall[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[0]~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[0]~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Rise       ; Control|Stall[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:Control|Stall[0] ; Fall       ; Control|Stall[1]|datac             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Resetn    ; PClock     ; 0.690 ; 0.690 ; Rise       ; PClock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Resetn    ; PClock     ; -0.370 ; -0.370 ; Rise       ; PClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+-------+-------+------------+------------------------------+
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 6.696 ; 6.696 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 6.443 ; 6.443 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 6.234 ; 6.234 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 6.696 ; 6.696 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 6.452 ; 6.452 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 6.285 ; 6.285 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 6.402 ; 6.402 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 6.185 ; 6.185 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 6.179 ; 6.179 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 6.184 ; 6.184 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 6.314 ; 6.314 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 6.227 ; 6.227 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 6.200 ; 6.200 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 6.217 ; 6.217 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 6.361 ; 6.361 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 6.315 ; 6.315 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 6.411 ; 6.411 ; Rise       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 6.767 ; 6.767 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 6.514 ; 6.514 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 6.305 ; 6.305 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 6.767 ; 6.767 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 6.523 ; 6.523 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 6.356 ; 6.356 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 6.473 ; 6.473 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 6.256 ; 6.256 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 6.250 ; 6.250 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 6.255 ; 6.255 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 6.385 ; 6.385 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 6.298 ; 6.298 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 6.271 ; 6.271 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 6.288 ; 6.288 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 6.432 ; 6.432 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 6.386 ; 6.386 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 6.482 ; 6.482 ; Fall       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; PClock                       ; 7.533 ; 7.533 ; Rise       ; PClock                       ;
;  BusWires[0]  ; PClock                       ; 7.283 ; 7.283 ; Rise       ; PClock                       ;
;  BusWires[1]  ; PClock                       ; 7.180 ; 7.180 ; Rise       ; PClock                       ;
;  BusWires[2]  ; PClock                       ; 7.533 ; 7.533 ; Rise       ; PClock                       ;
;  BusWires[3]  ; PClock                       ; 7.472 ; 7.472 ; Rise       ; PClock                       ;
;  BusWires[4]  ; PClock                       ; 7.250 ; 7.250 ; Rise       ; PClock                       ;
;  BusWires[5]  ; PClock                       ; 7.242 ; 7.242 ; Rise       ; PClock                       ;
;  BusWires[6]  ; PClock                       ; 7.131 ; 7.131 ; Rise       ; PClock                       ;
;  BusWires[7]  ; PClock                       ; 7.142 ; 7.142 ; Rise       ; PClock                       ;
;  BusWires[8]  ; PClock                       ; 7.065 ; 7.065 ; Rise       ; PClock                       ;
;  BusWires[9]  ; PClock                       ; 7.154 ; 7.154 ; Rise       ; PClock                       ;
;  BusWires[10] ; PClock                       ; 7.067 ; 7.067 ; Rise       ; PClock                       ;
;  BusWires[11] ; PClock                       ; 7.064 ; 7.064 ; Rise       ; PClock                       ;
;  BusWires[12] ; PClock                       ; 7.142 ; 7.142 ; Rise       ; PClock                       ;
;  BusWires[13] ; PClock                       ; 7.271 ; 7.271 ; Rise       ; PClock                       ;
;  BusWires[14] ; PClock                       ; 7.248 ; 7.248 ; Rise       ; PClock                       ;
;  BusWires[15] ; PClock                       ; 7.251 ; 7.251 ; Rise       ; PClock                       ;
; Done          ; PClock                       ; 5.102 ; 5.102 ; Rise       ; PClock                       ;
+---------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+-------+-------+------------+------------------------------+
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 3.969 ; 3.816 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 4.184 ; 4.049 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 3.969 ; 4.094 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 4.770 ; 4.426 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 4.372 ; 4.273 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 4.372 ; 4.141 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 4.346 ; 4.262 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 4.018 ; 4.139 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 4.059 ; 4.084 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 4.110 ; 4.085 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 4.059 ; 3.816 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 4.054 ; 4.076 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 4.054 ; 4.077 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 4.174 ; 3.922 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 4.028 ; 3.896 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 4.344 ; 4.177 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 4.231 ; 4.251 ; Rise       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 3.816 ; 3.969 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 4.049 ; 4.184 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 4.094 ; 3.969 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 4.426 ; 4.770 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 4.273 ; 4.372 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 4.141 ; 4.372 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 4.262 ; 4.346 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 4.139 ; 4.018 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 4.084 ; 4.059 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 4.085 ; 4.110 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 3.816 ; 4.059 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 4.076 ; 4.054 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 4.077 ; 4.054 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 3.922 ; 4.174 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 3.896 ; 4.028 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 4.177 ; 4.344 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 4.251 ; 4.231 ; Fall       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; PClock                       ; 4.409 ; 4.409 ; Rise       ; PClock                       ;
;  BusWires[0]  ; PClock                       ; 4.789 ; 4.789 ; Rise       ; PClock                       ;
;  BusWires[1]  ; PClock                       ; 4.781 ; 4.781 ; Rise       ; PClock                       ;
;  BusWires[2]  ; PClock                       ; 5.016 ; 5.016 ; Rise       ; PClock                       ;
;  BusWires[3]  ; PClock                       ; 4.777 ; 4.777 ; Rise       ; PClock                       ;
;  BusWires[4]  ; PClock                       ; 4.807 ; 4.807 ; Rise       ; PClock                       ;
;  BusWires[5]  ; PClock                       ; 4.859 ; 4.859 ; Rise       ; PClock                       ;
;  BusWires[6]  ; PClock                       ; 4.615 ; 4.615 ; Rise       ; PClock                       ;
;  BusWires[7]  ; PClock                       ; 4.666 ; 4.666 ; Rise       ; PClock                       ;
;  BusWires[8]  ; PClock                       ; 4.725 ; 4.725 ; Rise       ; PClock                       ;
;  BusWires[9]  ; PClock                       ; 4.512 ; 4.512 ; Rise       ; PClock                       ;
;  BusWires[10] ; PClock                       ; 4.622 ; 4.622 ; Rise       ; PClock                       ;
;  BusWires[11] ; PClock                       ; 4.622 ; 4.622 ; Rise       ; PClock                       ;
;  BusWires[12] ; PClock                       ; 4.487 ; 4.487 ; Rise       ; PClock                       ;
;  BusWires[13] ; PClock                       ; 4.409 ; 4.409 ; Rise       ; PClock                       ;
;  BusWires[14] ; PClock                       ; 4.849 ; 4.849 ; Rise       ; PClock                       ;
;  BusWires[15] ; PClock                       ; 4.845 ; 4.845 ; Rise       ; PClock                       ;
; Done          ; PClock                       ; 4.596 ; 4.596 ; Rise       ; PClock                       ;
+---------------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+-------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                         ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack              ; -10.871   ; -2.747  ; N/A      ; N/A     ; -2.000              ;
;  ControlUnit:Control|Stall[0] ; -1.453    ; -2.747  ; N/A      ; N/A     ; 0.500               ;
;  MClock                       ; -0.681    ; 0.215   ; N/A      ; N/A     ; -1.380              ;
;  PClock                       ; -10.871   ; -0.338  ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS               ; -1999.349 ; -10.502 ; 0.0      ; 0.0     ; -407.76             ;
;  ControlUnit:Control|Stall[0] ; -1.453    ; -2.747  ; N/A      ; N/A     ; 0.000               ;
;  MClock                       ; -1.718    ; 0.000   ; N/A      ; N/A     ; -6.380              ;
;  PClock                       ; -1996.178 ; -8.960  ; N/A      ; N/A     ; -401.380            ;
+-------------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Resetn    ; PClock     ; 1.674 ; 1.674 ; Rise       ; PClock          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Resetn    ; PClock     ; -0.370 ; -0.370 ; Rise       ; PClock          ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 13.548 ; 13.548 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 13.058 ; 13.058 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 12.668 ; 12.668 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 13.548 ; 13.548 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 13.184 ; 13.184 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 12.726 ; 12.726 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 12.946 ; 12.946 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 12.545 ; 12.545 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 12.528 ; 12.528 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 12.521 ; 12.521 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 12.799 ; 12.799 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 12.617 ; 12.617 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 12.539 ; 12.539 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 12.565 ; 12.565 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 12.955 ; 12.955 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 12.800 ; 12.800 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 13.043 ; 13.043 ; Rise       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 13.711 ; 13.711 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 13.221 ; 13.221 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 12.831 ; 12.831 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 13.711 ; 13.711 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 13.347 ; 13.347 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 12.889 ; 12.889 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 13.109 ; 13.109 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 12.708 ; 12.708 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 12.691 ; 12.691 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 12.684 ; 12.684 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 12.962 ; 12.962 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 12.780 ; 12.780 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 12.702 ; 12.702 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 12.728 ; 12.728 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 13.118 ; 13.118 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 12.963 ; 12.963 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 13.206 ; 13.206 ; Fall       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; PClock                       ; 15.327 ; 15.327 ; Rise       ; PClock                       ;
;  BusWires[0]  ; PClock                       ; 14.818 ; 14.818 ; Rise       ; PClock                       ;
;  BusWires[1]  ; PClock                       ; 14.695 ; 14.695 ; Rise       ; PClock                       ;
;  BusWires[2]  ; PClock                       ; 15.174 ; 15.174 ; Rise       ; PClock                       ;
;  BusWires[3]  ; PClock                       ; 15.327 ; 15.327 ; Rise       ; PClock                       ;
;  BusWires[4]  ; PClock                       ; 14.511 ; 14.511 ; Rise       ; PClock                       ;
;  BusWires[5]  ; PClock                       ; 14.706 ; 14.706 ; Rise       ; PClock                       ;
;  BusWires[6]  ; PClock                       ; 14.572 ; 14.572 ; Rise       ; PClock                       ;
;  BusWires[7]  ; PClock                       ; 14.552 ; 14.552 ; Rise       ; PClock                       ;
;  BusWires[8]  ; PClock                       ; 14.426 ; 14.426 ; Rise       ; PClock                       ;
;  BusWires[9]  ; PClock                       ; 14.559 ; 14.559 ; Rise       ; PClock                       ;
;  BusWires[10] ; PClock                       ; 14.377 ; 14.377 ; Rise       ; PClock                       ;
;  BusWires[11] ; PClock                       ; 14.342 ; 14.342 ; Rise       ; PClock                       ;
;  BusWires[12] ; PClock                       ; 14.456 ; 14.456 ; Rise       ; PClock                       ;
;  BusWires[13] ; PClock                       ; 14.896 ; 14.896 ; Rise       ; PClock                       ;
;  BusWires[14] ; PClock                       ; 14.705 ; 14.705 ; Rise       ; PClock                       ;
;  BusWires[15] ; PClock                       ; 14.803 ; 14.803 ; Rise       ; PClock                       ;
; Done          ; PClock                       ; 10.001 ; 10.001 ; Rise       ; PClock                       ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+-------+-------+------------+------------------------------+
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 3.969 ; 3.816 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 4.184 ; 4.049 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 3.969 ; 4.094 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 4.770 ; 4.426 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 4.372 ; 4.273 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 4.372 ; 4.141 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 4.346 ; 4.262 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 4.018 ; 4.139 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 4.059 ; 4.084 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 4.110 ; 4.085 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 4.059 ; 3.816 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 4.054 ; 4.076 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 4.054 ; 4.077 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 4.174 ; 3.922 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 4.028 ; 3.896 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 4.344 ; 4.177 ; Rise       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 4.231 ; 4.251 ; Rise       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; ControlUnit:Control|Stall[0] ; 3.816 ; 3.969 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[0]  ; ControlUnit:Control|Stall[0] ; 4.049 ; 4.184 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[1]  ; ControlUnit:Control|Stall[0] ; 4.094 ; 3.969 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[2]  ; ControlUnit:Control|Stall[0] ; 4.426 ; 4.770 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[3]  ; ControlUnit:Control|Stall[0] ; 4.273 ; 4.372 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[4]  ; ControlUnit:Control|Stall[0] ; 4.141 ; 4.372 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[5]  ; ControlUnit:Control|Stall[0] ; 4.262 ; 4.346 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[6]  ; ControlUnit:Control|Stall[0] ; 4.139 ; 4.018 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[7]  ; ControlUnit:Control|Stall[0] ; 4.084 ; 4.059 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[8]  ; ControlUnit:Control|Stall[0] ; 4.085 ; 4.110 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[9]  ; ControlUnit:Control|Stall[0] ; 3.816 ; 4.059 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[10] ; ControlUnit:Control|Stall[0] ; 4.076 ; 4.054 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[11] ; ControlUnit:Control|Stall[0] ; 4.077 ; 4.054 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[12] ; ControlUnit:Control|Stall[0] ; 3.922 ; 4.174 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[13] ; ControlUnit:Control|Stall[0] ; 3.896 ; 4.028 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[14] ; ControlUnit:Control|Stall[0] ; 4.177 ; 4.344 ; Fall       ; ControlUnit:Control|Stall[0] ;
;  BusWires[15] ; ControlUnit:Control|Stall[0] ; 4.251 ; 4.231 ; Fall       ; ControlUnit:Control|Stall[0] ;
; BusWires[*]   ; PClock                       ; 4.409 ; 4.409 ; Rise       ; PClock                       ;
;  BusWires[0]  ; PClock                       ; 4.789 ; 4.789 ; Rise       ; PClock                       ;
;  BusWires[1]  ; PClock                       ; 4.781 ; 4.781 ; Rise       ; PClock                       ;
;  BusWires[2]  ; PClock                       ; 5.016 ; 5.016 ; Rise       ; PClock                       ;
;  BusWires[3]  ; PClock                       ; 4.777 ; 4.777 ; Rise       ; PClock                       ;
;  BusWires[4]  ; PClock                       ; 4.807 ; 4.807 ; Rise       ; PClock                       ;
;  BusWires[5]  ; PClock                       ; 4.859 ; 4.859 ; Rise       ; PClock                       ;
;  BusWires[6]  ; PClock                       ; 4.615 ; 4.615 ; Rise       ; PClock                       ;
;  BusWires[7]  ; PClock                       ; 4.666 ; 4.666 ; Rise       ; PClock                       ;
;  BusWires[8]  ; PClock                       ; 4.725 ; 4.725 ; Rise       ; PClock                       ;
;  BusWires[9]  ; PClock                       ; 4.512 ; 4.512 ; Rise       ; PClock                       ;
;  BusWires[10] ; PClock                       ; 4.622 ; 4.622 ; Rise       ; PClock                       ;
;  BusWires[11] ; PClock                       ; 4.622 ; 4.622 ; Rise       ; PClock                       ;
;  BusWires[12] ; PClock                       ; 4.487 ; 4.487 ; Rise       ; PClock                       ;
;  BusWires[13] ; PClock                       ; 4.409 ; 4.409 ; Rise       ; PClock                       ;
;  BusWires[14] ; PClock                       ; 4.849 ; 4.849 ; Rise       ; PClock                       ;
;  BusWires[15] ; PClock                       ; 4.845 ; 4.845 ; Rise       ; PClock                       ;
; Done          ; PClock                       ; 4.596 ; 4.596 ; Rise       ; PClock                       ;
+---------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 4        ; 4        ; 4        ; 4        ;
; MClock                       ; MClock                       ; 15       ; 0        ; 0        ; 0        ;
; ControlUnit:Control|Stall[0] ; PClock                       ; 24619    ; 24619    ; 0        ; 0        ;
; MClock                       ; PClock                       ; 5        ; 0        ; 0        ; 0        ;
; PClock                       ; PClock                       ; 1998355  ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; ControlUnit:Control|Stall[0] ; ControlUnit:Control|Stall[0] ; 4        ; 4        ; 4        ; 4        ;
; MClock                       ; MClock                       ; 15       ; 0        ; 0        ; 0        ;
; ControlUnit:Control|Stall[0] ; PClock                       ; 24619    ; 24619    ; 0        ; 0        ;
; MClock                       ; PClock                       ; 5        ; 0        ; 0        ; 0        ;
; PClock                       ; PClock                       ; 1998355  ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 470   ; 470  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Feb 27 15:14:04 2021
Info: Command: quartus_sta Processor -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PClock PClock
    Info (332105): create_clock -period 1.000 -name ControlUnit:Control|Stall[0] ControlUnit:Control|Stall[0]
    Info (332105): create_clock -period 1.000 -name MClock MClock
Warning (332191): Clock target ControlUnit:Control|Stall[0] of clock ControlUnit:Control|Stall[0] is fed by another target of the same clock.
Warning (332191): Clock target ControlUnit:Control|Stall[0] of clock ControlUnit:Control|Stall[0] is fed by another target of the same clock.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.871
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.871     -1996.178 PClock 
    Info (332119):    -1.453        -1.453 ControlUnit:Control|Stall[0] 
    Info (332119):    -0.681        -1.718 MClock 
Info (332146): Worst-case hold slack is -2.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.747        -2.747 ControlUnit:Control|Stall[0] 
    Info (332119):     0.202         0.000 PClock 
    Info (332119):     0.391         0.000 MClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -401.380 PClock 
    Info (332119):    -1.380        -6.380 MClock 
    Info (332119):     0.500         0.000 ControlUnit:Control|Stall[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332191): Clock target ControlUnit:Control|Stall[0] of clock ControlUnit:Control|Stall[0] is fed by another target of the same clock.
Warning (332191): Clock target ControlUnit:Control|Stall[0] of clock ControlUnit:Control|Stall[0] is fed by another target of the same clock.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.137
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.137      -739.711 PClock 
    Info (332119):    -0.324        -0.324 ControlUnit:Control|Stall[0] 
    Info (332119):     0.242         0.000 MClock 
Info (332146): Worst-case hold slack is -1.542
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.542        -1.542 ControlUnit:Control|Stall[0] 
    Info (332119):    -0.338        -8.960 PClock 
    Info (332119):     0.215         0.000 MClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -401.380 PClock 
    Info (332119):    -1.380        -6.380 MClock 
    Info (332119):     0.500         0.000 ControlUnit:Control|Stall[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4544 megabytes
    Info: Processing ended: Sat Feb 27 15:14:05 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


