<!DOCTYPE html>
<html>

<head>
  <title>test</title>
  <script src="https://cdn.staticfile.org/react/16.4.0/umd/react.development.js"></script>
  <script src="https://cdn.staticfile.org/react-dom/16.4.0/umd/react-dom.development.js"></script>
  <script src="https://cdnjs.cloudflare.com/ajax/libs/babel-core/5.8.24/browser.min.js"></script>
  <script src="https://cdnjs.cloudflare.com/ajax/libs/moment.js/2.24.0/moment.js"></script>
  <script src="https://unpkg.com/antd@3.19.3/dist/antd.min.js"></script>
  <script src="https://cdn.jsdelivr.net/npm/echarts@5.2.1/dist/echarts.min.js"></script>
  <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/antd/3.19.0/antd.css">
</head>
<style>
  html,
  body {
    width: 100%;
    height: 100%;
  }

  .wrap {

    display: flex;
    width: 100%;
    height: 100%;

  }

  #app {

    width: 100%;

    margin: 20px 40px;
  }
</style>

<body>
  <div class="wrap">
    <div id="app"></div>
  </div>



  <script type="text/babel">
    var question_link = {
      '1.2.4': [1, 80, 94], '1.3.1': [2, 50, 51, 52, 98, 100, 102], '2.2.2': [3, 4, 26, 27, 28, 29, 30, 31, 44], '2.3.2': [5, 32, 103], '2.1.5': [6, 20], '2.2.1': [7, 8, 9, 10, 12, 16, 17, 33], '2.3.1': [11, 13, 14, 15, 18, 19, 99, 104], '2.1.4': [21, 23, 24, 25], '2.1.1': [22], '2.4.1': [34, 105], '3.1.2': [35, 87, 109, 110, 116, 117, 118, 119, 131, 132], '3.3.1': [36, 120, 129, 130, 136, 137, 138, 139], '3.6.3': [37], '3.6.4': [38], '2.1.3': [39], '4.2.1': [40], '5.4.3': [41, 42, 45, 46, 47, 48, 49, 54, 55], '5.1.1': [43], '4.2.3': [53], '7.1.1': [56], '7.4.3': [57, 59, 63], '7.4.2': [58, 65, 66, 67, 68], '6.1.2': [60], '6.1.1': [61], '6.1.4': [62, 64], '7.4.1': [69], '1.1.1': [70, 71, 75, 76, 77, 78, 79, 81, 95], '1.1.3': [72, 73], '1.2.1': [74, 90], '1.2.2': [82, 96, 97], '3.1.1': [83, 84, 85, 86, 92, 101, 106, 107, 108, 111, 112, 113, 114, 115, 125, 126], '1.2.5': [88, 89, 93], '1.2.3':
        [91], '3.4.1': [121, 122], '3.2.1': [123, 124, 128], '3.3.3': [127, 135], '3.4.2': [133, 134], '3.4.3': [140, 143, 144], '3.4.4': [141, 142], '4.2.2': [145, 146]
    };
    var question = { 1: ['指令与数据有何区别？'], 2: ['用一台时钟频率为40MHz处理器执行标准测试程序，它的混合指令数和相应所需的时钟周期数为：整数运算所需指令条数为45000指令周期数为1、数据传输所需指令条数为32000时钟周期数为2、浮点运算指令条数为15000时钟周期数为2、控制传输指令条数为8000时钟周期数为3，求：（1）这台计算机的有效CPI（平均运行时钟周期数）；（2）MIPS（每秒百万条指令数）；（3）程序的执行时间。'], 3: ['设X=-0.11011，Y=-0.1001，请给出原码一位乘，补码校正法，补码比较法以及原码两位乘的运算过程。'], 4: ['设X=-0.10101，y=0.11101，请问原码一位除的恢复余数法和加减交替法求解X/Y。'], 5: ['设阶码取5位，尾数取11位（均包括1位符号位），按浮点补码运算规则,计算[2^15 * (65/128）]+[2^14 * (-45/64)]。'], 6: ['请给出数据：1001 1110 01的奇/偶校验过程和海明校验过程。'], 7: ['机器数为FFH：若表示真值为+127，则为_________码；若表示真值为－127，则为_________码；若表示真值为－1，则为_________码；若表示真值为－0，则为_________码。'], 8: ['8位补码（含1位符号位和7位数值位）所能表示的十进制数真值范围是_________至_________，前者的补码为_________，后者的补码为_________（均用二进制表示）。'], 9: ['设机器字长为5位，最高位为符号位，按照定点小数补码的定义，其对应的十进制数的表示范围为__________________，若按照整数补码的定义，其对应的十进制数的表示范围为__________________。'], 10: ['设阶码用移码表示，共8位（最左一位为符号位），尾数用规格化补码表示，共24位（最左一位为符号位），，则它能表示的最大正数的阶码为_________，尾数为_________；能表示的绝对值最小的负数的阶码为_________，尾数为_________。（以上答案均用二进制码表示）。'], 11: ['一个浮点数，尾数采用补码。当其尾数右移1位时，为使其值不变，阶码应_________；若补码尾数左移1位，则阶码应_________。'], 12: ['以下各数均为有符号整数的补码，请求出各自对应的真值（用十六进制数表示）：（1）321FH 与A521H、（2）80H与32H、（3）8000H与AF3BH、（4）72H与31H'], 13: ['设有一个IEEE754标准单精度浮点数的机器数如下，请说明该数的阶码和尾数各为多少？ 0000 1111 1110 1111 1100 0000 0000 1111'], 14: ['某符合IEEE754标准的单精度浮点数对应的机器数为C23A2000H，请问对应的十进制浮点数真值是多少？'], 15: ['设float x=32.75 ,采用IEEE754单精度浮点数标准，计算其机内表示。'], 16: ['在C语言中，定义short int a= -6, 假如编译系统分配给a的存储空间为16位，用补码表示，请问a在内存的机器数是多少？'], 17: ['用8位补码表示法对应的模是多少？'], 18: ['设某机器用浮点数在内存表示占12位，其中高4位为阶码，低8位为尾数位，尾数和阶均用补码表示。则该浮点数格式所能表示的最大正数、最小正数、最大负数和最小负数分别是多少，请写出对应的机器数和对应的真值（均用二进制数，可以是非规格化数）。'], 19: ['将下列十进制数表示成规格化浮点数，阶码和尾数均用补码表示，长度分别是4位（高四位）和10位（低10位）（各含1位符号位）。（1）57/128；（2）-69/128'], 20: ['如果海明码的性能为不仅能够纠正一位错误，而且能够发现两位错误，此时，若有数据12位，则将其编成海明码后的长度为_____________________。'], 21: ['汉字“啊”的十进制区位码为“1601”，则其十六进制机内码为_____________H。'], 22: ['已知某个汉字的国标码为3547H，其机内码为_________________H。'], 23: ['设8位有效信息位0110 1110，要求能检错纠错一位错误，试写出它的海明校验码，给出过程，说明分组检测方式，并给出指错字及其逻辑表达式，如果接收方收到的海明码有一位错，数据位变成0110 1111校验位无错，说明如何定义错误并纠正错误。'], 24: ['汉字的机内码、区位码和字形码这三种编码中， ________、________、________分别是计算机用于汉字输入、内部处理和显示或打印输出的三种编码。'], 25: ['根据国标码规定，每个汉字在计算机内占用___字节存储。'], 26: ['已知二进制数X=-0.1011，Y=-0.1101，使用补码一位乘的校正法计算X*Y，并还原成真值'], 27: ['已知二进制数X=-0.1011，Y=-0.1101，使用补码一位乘的Booth方法计算X*Y，并还原成真值。'], 28: ['已知二进制数X=-0.1001，Y=0.1101，使用原码一位除的恢复余数法计算X/Y的商和余数，并分别还原成真值。'], 29: ['已知二进制数X=-0.1001，Y=0.1101，使用原码一位除的加减交替法计算X/Y的商和余数，并分别还原成真值。'], 30: ['在定点小数的原码一位除中，如何判断结果溢出？'], 31: ['假设机器数的字长为16位（含一位符号位），若一次移位需要100ns，一次加法需要100ns。不考虑其他时间开销，分析使用原码一位乘、补码一位乘的校正法、补码一位乘的Booth方法进行两个定点小数乘法运算时，各自最多需要多少时间？'], 32: ['设两个数的真值分别为x=2-011*0.100101，y=2-010*（-0.011110），其中阶码和尾数均为二进制表示。若用补码表示这两个数，阶码数值位为3位，尾数数值位为6位。请计算x+y，给出其真值结果，要求列出详细计算步骤。'], 33: ['使用原码和补码表示定点小数时，判断是否规格化的原则分别是什么？'], 34: ['设A4-A1和B4-B1分别是4位加法器的两组输入，C0为低位进位。当加法器分别采用串行进位和超前进位时，分别写出4个进位C4-C1的逻辑表达式。'], 35: ['主存储器的地址寄存器和数据寄存器各自的作用是什么？设有一个1MB容量的存储器，字长为32位，问：\n（1）按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？\n（2）按字编址，地址寄存器和数据寄存器各几位？编址范围为多大？'], 36: ['用DRAM芯片构成256K×8位的存储器，回答以下问题：\n（1）采用异步刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？\n（2）如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？'], 37: ['设有一个cache的容量为2K字，每个块为16字，求：\n（1）该cache可容纳多少个块？\n（2）如果主存的容量是256K字，则有多少个块？\n（3）主存的字地址有多少位？Cache  字地址有多少位？\n（4）在直接映像方式下，主存中的第198块映像到cache中哪一个块中？\n（5）进行地址映像时，存储器的地址分成哪几段？各段分别有多少位？'], 38: ['假设在一个采用组相联映像方式的 Cache中，主存由 B0 ～ B7 共 8 块组成，Cache有 2 组，每组 2 块，每块的大小为 16 个字节。在一个程序执行过程中依次访问这个 Cache的块地址流如下：B6，B4，B2，B1，B4，B6，B3，B4，B0，B5，B7，B3\n（1）写出主存地址的格式，并标出各字段的长度。\n（2）写出 Cache地址的格式，并标出各字段的长度。\n（3）画出主存与 Cache之间各个块的映象对应关系。\n（4）如果采用 FIFO 替换算法，计算 Cache的块命中率。\n（5）如果采用 LRU 替换算法，计算 Cache的块命中率。'], 39: ['设某台计算机有10条指令，各指令的使用频度如下所示：\nMOV：30%，ADD：25%，JMP：20%，PUSH：7%，POP7%，XOR：5%，INC：2%，DEC：2%，CMP：1%，LOOP：1%。试分别用固定长编码/Huffman编码和3-5扩展编码为以上10条指令进行编码，并计算各自的码长。'], 40: ['一台模型机共有7条指令，8个通用寄存器，2个变址寄存器。该机有8位和16位两种指令字长，8位字长指令为寄存器—寄存器（R-R）二地址类型，16位字长指令为寄存器—存储器（R-M）二地址变址寻址类型（地址码范围在-128~127之间）。'], 41: ['某微程序控制器中，采用水平型直接控制方式的微指令格式，后继微指令地址由下址字段给出。已知机器共有22个微命令、5个互斥的外部条件，供需120条微指令，问微指令的格式如何？控制存储器的容量是多少？若采用直接编译方式呢？'], 42: ['某机共有55个微操作控制信号，构成5个互斥类的微命令组，各组分别包含4、7、8、12和24个微命令。已知可判定的外部条件有CY和ZF两个，采用直接控制方式。微指令字长30。\n（1）给出断定方式的水平型微指令格式。\n（2）指出控制存储器的容量。'], 43: ['某计算机的 CPU 主频为 500MHz，CPI 为 5（即执行每条指令平均 需 5 个时钟周期）。假定某外设的数据传输率为 0.5MB/s，采用中断方式与主机 进行数据传送，以 32 位为传输单位，对应的中断服务程序包含 18 条指令，中断 服务的其他开销相当于 2 条指令的执行时间。请回答下列问题，要求给出计算过程。\n（1）在中断方式下，CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比 是多少？\n（2）当该外设的数据传输率达到 5MB/s 时，改用 DMA 方式传送数据。假设 每次 DMA 传送大小为 5000B，且 DMA 预处理和后处理的总开销为 500 个时钟周期， 则 CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少？（假设 DMA 与 CPU 之间没有访存冲突）'], 44: ['5.设十进制数X=-42，Y=+102，机器数字长8位（含一位符号位）。使用两种移码求和方法分别计算[X+Y]移。'], 45: ['已知某计算机有80条指令，平均每条指令由12条微指令组成，其中有一条取指微指令是所有指令公用的，设微指令长度为32位。请算出控制存储器容量。'], 46: ['某机采用微程序控器，已知每一条机器指令的执行过程均可分解成8条微指令组成的微程序，该机指令统采用6位定长操作码格式。\n(1)控制存储器至少应能容纳多少条微指令？\n(2)如何确定机器指令操作码与该指令微程序起始地址的对应关系，请给出具体方案。\n'], 47: ['下表给出了8 条指令I1~I8所包含的微命令控制信号。试设计微指令控制字段格式，要求所用的控制位最少，而且保持微指令本身内在的并行性。\n微指令与包含命令对应表\n微指令 所含微命令 微指令 所含微命令\nI1         ABCDE         I5         CEGI\nI2         ADFG           I6         AHJ\nI3         BH                I7         CDH\nI4         C                  I8         ABH\n'], 48: ['某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。\n(1)控制存储器的容量应为多少？\n(2)设计出微指令的具体格式。\n'], 49: ['5.已知某运算器的基本结构如下图所示，具有+（加）、-（减）、M（传送）三种操作。\n(1) 写出图中1~12表示的运算器操作的微命令。\n(2)指出互斥性微操作。\n(3)设计适合此运算器的微指令格式。\n'], 50: ['有一主频为25MHz的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。\n（1）假定存储器为“0”等待，请计算计算机速度（每秒钟执行的机器指令条数）\n（2）假如存储器速度较慢，每两个机器周期中有一个访问存储器周期，需插入两个时钟的等待时间，请计算机器速度。\n'], 51: ['某CPU主频为8MHz，设每个CPU周期平均包括4个节拍周期（主频周期），且该机平均指令执行速度为1MIPS。\n（1）求该机平均指令周期。\n（2）求每个指令周期包含的平均CPU周期。\n（3）若改用主频周期为0.01μs的CPU芯片，试计算平均指令执行速度可提升到多少MIPS？\n\n'], 52: ['若某机主频为200MHz，每个指令周期平均为2.5CPU周期，每个CPU周期平均包括2个主频周期，问：\n（1）该机平均指令执行速度为多少MIPS?\n（2）若主频不变，但每条指令平均包括5个CPU周期，每个CPU周期又包含4个主频周期，平均指令执行速度为多少MIPS?\n'], 53: [' 某假想主机主要部件如图所示，其中R ~R 为通寄存器，A,B为暂存器，部件名称已标于图上。\n（1）画出数据通路，并标明数据流向。\n（2）给出以下指令的操作流程图：\n①MOV  R , R ;(R )→R      ②MOV  (R ), R ;((R ))→R \n③MOV  R , (R );(R )→(R )   \n④ADD  R , R ;((R ))+(R )→(R )，即R 中存放的是目的操作数的地址。指令格式如下：\n                           源操作数                     目的操作数\n                 \n15         12   11            98               65             32             0\nOP MOD \nR \nMOD \nR \n\nMOD=000    寄存器寻址         汇编符号：R \nMOD=001     寄存器间接寻址    汇编符号：(R )\n\n\n\n\n\n\n\n\n\n                                                  微命令形成部件\n\n                                  R  IR\n\n   位移器                            R   PC\nALU     +1                    R  MAR\n                                                                         MM\nA B R  MDR\n\n'], 54: ['图给出了微程序控制的部分微指令序列，图中每一框代表一条微指令。分支点a由指令寄存器IR ,IR 两位决定，分支点b由条件码标志C决定。现采用断定方式实现微程序的程序控制，已知微地址寄存器长度为8位，要求：\n（1）设计实现该微指令序列的微指令字顺序控制字段的格式。\n（2）画出微地址转移逻辑图。 A\n\nIR .IR =00   IR .IR =01  B      IR .IR =10    IR .IR =11\n                                 a\n\n C              D              E               F\nC =1             C =0                   G H\nb                               K\nI              J\n       M\n L\n      N\n\n\n\n\n                                   O\n\n\n\n\n'], 55: ['6. CPU 结构框图如图所示，设计以下几条指令的组合逻辑控制器和微程序控制器。\n\n                       +       -\n\n ALU\n                              DR→ALU                   操作控制器\n ......\n状态寄存器  累加器AC 指令译码器\n\n C       IR          OP   IR(AR)\n      + →    PC                DR←AC \n             PC→AR  DBUS→PC  DR→AC        DR→IR\n DR                       IR(AR)→DBUS\n             AR\n             DBUS→AR                      DBUS→ DR\n MREQ→  存储器 \nR/W→\n\nCLA            ;清AC\nADD  I  D      ；I=0为直接寻址，即（AC）+(D)→AC\n               ；I=1间接寻址，即（AC）+（(D)）→AC\nSTA  I   D     ；I=0为直接寻址，即（AC）→(D)\n               ；I=1间接寻址，即（AC）→（(D)）\nLDA  I   D     ；I=0为直接寻址，即（D）→(AC)\n               ；I=1间接寻址，即（(D)）→（AC）\nJMP  I   D     ；I=0为直接寻址，即（D）→(PC)\n               ；I=1间接寻址，即（(D)）→（PC）\n'], 56: ['在微型计算机系统中，I/O设备通过             与主板的系统总线相连接。'], 57: ['CPU响应DMA请求的条件之一是当前                 执行完。'], 58: ['CPU响应中断请求的条件之一是当前                 执行完。'], 59: ['DMA方式中的接口电路中有程序中断部件，其作用是             。'], 60: ['按通道的工作方式分，通道有       通道、           通道和       通道三种类型。'], 61: ['总线数据传输过程中的设备分成         和              ；'], 62: ['某系统总线的总线主频100MHZ，每次数据传输需要两个时钟周期，则总线频率为        ；如果总线数据位数为32bit，则该总线的带宽为           ；'], 63: ['在DMA方式中下，主存和I/O设备之间有一条物理通路相连吗？'], 64: ['设一个32位微处理器配有16位的外部数据总线，时钟频率为50 MHz，若总线传输的最短周期为4个时钟周期，试问处理器的最大数据传输率是多少?着想提高一倍数据传输率，可采用什么措施?'], 65: ['设某机有六个中断源，响应和处理优先顺序均按0-1-2-3-4-5降序排列，中断处理子程序的时间均为100微秒。\n（1） 若在某用户程序的运行过程中，同时发生了3、2、1级中断级请求，画出CPU的程序运行轨迹。\n（2） 若用改变屏蔽字的方法，将处理优先级的顺序从高到低改为0-5-3-4-1-2。试在与（1）相同的请求顺序和请求时间的情况下，画出CPU程序的运行轨迹。\n'], 66: ['设某机有四个中断源A、B、C、D，其硬件排队优先按A-B-C-D降序排列，各中断源的服务程序中所对应的屏蔽字见表所示。\n（1） 给出上述四个中断源的中断处理次序。\n（2） 若四个中断源同时提出中断请求，画出CPU执行程序的轨迹\n                 A              B               C              D\nA              1                1               0              1\nB              0                 1              0              0\nC              1                 1             1               1\nD              0                 1              0              1\n'], 67: ['一个DMA接口可采用周期窃取方式把字符传送到存储器，它支持的数据块为400个字节。每处理一个数据块的预处理中断和后处理中断需2 us，现有的设备的传输率为200KBPS。试问DMA方式每秒因数据传输占用处理器多少时间？如果完全采用中断方式（每次中断2 us），又需占处理器多少时间？各自CPU时间占比多少？'], 68: ['试分析中断判优的方法和意义。'], 69: ['某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，求CPU用于设备A的I/O的时间占整个CPU时间的百分比？若采用程序直接控制方式，在1秒的CPU时间中，CPU的工作时间和等待时间各为多少？'], 70: ['电子计算机的发展已经历了 4代，这4代计算机的主要元件分别是（）。\nA. 电子管、晶体管、中小规模集成电路、激光器件\nB. 晶体管、中小规模集成电路、激光器件、光介质\nC. 电子管、晶体管、中小规模集成电路、大规模集成电路\nD. 电子管、数码管、中小规模集成电路、激光器件\n'], 71: [' 微型计算机的发展以（）技术为标志。\nA.操作系统 B微处理器\nC.磁盘 D软件\n'], 72: ['3. 可以在计算机中直接执行的语言和用助记符编写的语言分别是（）o\nL机器语言IL汇编语言IIL高级语言IV.操作系统原语 V 正则语言\nB II、IV\n'], 73: ['只有当程序执行时才将源程序翻译成机器语言，并且一次只能翻译一行语句，边翻译边 执行的是（\nL编译IL程序，把汇编语言源程序转变为机器语言程序的过程是（）。 目标IIL汇编IV.解释\nA。I、II\n'], 74: ['到目前为止,计算机中所有的信息仍以二进制方式表示的理由是（）o A°节约元件 B运算速度快\nC。由物理器件的性能决定 D.信息处理方便\n'], 75: ['完整的计算机系统应包括（）。\n运算器、存储器、控制器 B. 外部设备和主机\n主机和应用程序 D。 配套的硬件设备和软件系统\n'], 76: ['冯 •诺依曼机的基本工作方式是（）。  \nA. 控制流驱动方式  多指令多数据流方式\nC° 微程序控制方式 D. 数据流驱动方式\n'], 77: ['3.下列（）是冯。诺依曼机工作方式的基本特点。\n多指令流单数据流 B. 按地址访问并顺序执行指令\n堆栈操作 D 存储器按内容选择地址\n'], 78: ['以下说法错误的是（）。\nA. 硬盘是外部设备\nB. 软件的功能与硬件的功能在逻辑上是等效的\na 硬件实现的功能一般比软件实现具有更高的执行速度\n'], 79: ['存放欲执行指令的寄存器是（）。\nA° MAR B PC\nC. MDR D. IR'], 80: ['在CPU中，跟踪F一条要执行的指令的地址的寄存器是（）o\nA.PC\nB.MDR\nC.MAR\nD.IR\n'], 81: ['CPU不包括（）o\nA。地址寄存器\nC°地址译码器\n指令寄存器（IR） 通用寄存器\n'], 82: ['MAR和MDR的位数分别为（)\nA.地址码长度、存储字长\nC.地址码长度、地址码长度\nB.存储字长、存储字长 D.存储字长、地址码长度'], 83: ['下列关于CPU存取速度的比较中，正确的是（）。\nA’ Cache ＞内存〉寄存器 B Cache ＞寄存器〉内存\nC.寄存器＞ Cache〉内存 D 寄存器 ＞ 内存＞ Cache\n'], 84: ['若一个8位的计算机系统以16位来表示地址，则该计算机系统有（）个地址空间。 A. 256 B. 65535\nC. 65536 D. 131072\n'], 85: ['（）是程序运行时的存储位置，包括所需的数据。\nA数据通路 B\nG硬盘 D\n\n'], 86: ['下列（）属于应用软件。\nA.操作系统 B.\nC.连接程序 D.\n\n主存 操作系统\n编译程序 文本处理'], 87: ['关于编译程序和解释程序，下列说法中错误的是（）。.\n编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序 编译程序编译时间较长，运行速度较快 解释程序方法较简单，运行速度也较快\n解释程序将源程序翻译成机器语言，并且翻译一条以后，立即执行这条语句\n'], 88: ['将高级语言源程序转换为机器级目标代码文件的程序是（）。 A汇编程序 B链接程序\nC.编译程序 D 解释程序\n'], 89: ['下列叙述中，正确的是（）。\n寄存器的设置对汇编语言是透明的 实际应用程序的测试结果能够全面代表计算机的性能 系列机的基本特性是指令系统向后兼容 软件和硬件在逻辑功能上是等价的\n'], 90: ['在CPU的组成中，不包括（）。\nA。运算器 C 芯制嚣\nB存储器 D.寄存器\n'], 91: ['下列（）不属于系统软件。\nA。数据库系统 B.操作系统\nC.编译程序 D.以上3种都属于系统程序\n'], 92: ['关于相联存储器，下列说法中正确的是（）。\nA. 只可以按地址寻址\nB只可以按内容寻址\nC. 既可按地址寻址又可按内容寻址\nD. 以上说法均不完善\n'], 93: ['21. 计算机系统的层次结构可以分为6层,其层次之间的依存关系是（）o\nA。上下层之间相互无关\nB 上层实现对下层的功能扩展，而下层是实现上层的基础\nC.上层实现对下层的扩展作用，而下层对上层有限制作用\nD上层和下层的关系是相互依存、不可分割的\n'], 94: ['计算机硬件能够直接执行的是（）。\nL机器语言程序IL汇编语言程序IIL硬件描述语言程序\nA.仅 I B.仅 I、II\nC.仅 I、III D. I、IL III\n'], 95: ['冯展依曼结构计算机中数据采用二进制编码表示，其主要原因是（）。 L二进制的运算规则简单\nIL制造两个稳态的物理器件较容易\nIIL便于用逻辑门电路实现算术运算\nA.仅I、II B.仅I、III\nC.仅 II、III D. I II 和 III\n'], 96: ['下列关于冯•诺依曼结构计算机基本思想的叙述中，错误的是（）。\nA. 程序的功能都通过中央处理器执行指令实现\nB. 指令和数据都用二进制数表示，形式上无差别\nC。 指令按地址访问，数据都在指令中直接给出\nD。 程序执行前，指令和数据需预先存放在存储器中\n'], 97: ['什么是存储程序原理？按此原理，计算机应具有哪几大功能?'], 98: ['下列选项中，能缩短程序执行时间的措施是（）。\nL提高CPU时钟频率IL优化数据通路结构IIL对程序进行编译优化\nA.仅I和II B.仅I和III\nC.仅 H 和 m D. L IL III \n'], 99: ['下列选项中，描述浮点数操作速度指标的是（）o\nA. MIPS\nC. IPC D. MFLOPS\n'], 100: ['关于CPU主频、CPL MIPS、MFLOPS,说法正确的是（）。\nA。CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用 的频率\nB。 CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用 的CPU时钟数\nC° MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令「\nD° CPU主频指CPU使用的时钟脉冲频率,CPI是执行一条指令平均使用的CPU时钟数'], 101: ['存储字长是指（）。\nA。存放在一个存储单元中的二进制代码组合\nB存放在一个存储单元中的二进制代码位数\nC。 存储单元的个数\nD. 机器指令的位数\n'], 102: ['以下说法中，错误的是（）。\nA计算机的机器字长是指数据运算的基本单位长度\nB寄存器由触发器构成\nC计算机中一个字的长度都是32位\nD 磁盘可以永久性存放数据和程序\n'], 103: ['设两个数的真值分别为x=2-011*0.100101，y=2-010*（-0.011110），其中阶码和尾数均为二进制表示。若用补码表示这两个数，阶码数值位为3位，尾数数值位为6位。请计算x+y，给出其真值结果，要求列出详细计算步骤。'], 104: ['使用原码和补码表示定点小数时，判断是否规格化的原则分别是什么？'], 105: ['设A4-A1和B4-B1分别是4位加法器的两组输入，C0为低位进位。当加法器分别采用串行进位和超前进位时，分别写出4个进位C4-C1的逻辑表达式。'], 106: ['存储器的基本存储单位称为存储元，一个存储元可以存储（）位二进制信息.A.1 B.2 C.8 D.任意'], 107: ['随机存取存储器的简称是（） A.ROM B.RAM C.POM D.RMA'], 108: ['以下位于CPU内的存储器是（） A.寄存器 B.主存储器 C.辅助存储器 D.光盘存储器'], 109: ['对于随机存取存储器，以下说法正确的是（） A.存取时间因信息存放位置不同而不同 B.存取时间不因信息存放位置不同而不同 C.地址越小，存取速度越快 D.地址越小，存取速度越慢'], 110: ['对于顺序存取存储器，以下说法正确的是（） A.存取时间因信息存放位置不同而不同 B.存取时间不因信息存放位置不同而不同 C.地址越小，存取速度越快 D.地址越大，存取速度越快'], 111: ['以下属于随机存取存储器的是 A.寄存器 B.主存储器 C.光盘存储器 D.磁带'], 112: ['只读存储器的简称是（） A.RAM B.ROM C.MOR D.MAR'], 113: ['计算机内存主要用存放（）A.程序 B.数据 C.文件 D.程序和数据'], 114: ['CPU和（）称为主机A.寄存器 B.主存储器 C.辅助存储器 D.Cache存储器'], 115: ['计算机中，正在运行的程序必须位于（）中 A. 辅助存储器  B. 寄存器 C. 主存储器 D. Cache 存储器'], 116: ['某主存储器有512MB,则其地址引脚有（）位A.9 B.19 C.29 D.32'], 117: ['short型变量在主存储器中需要对齐存储，其存储的起始地址的低（）位为A.1 B.2 C.3 D.4'], 118: ['float型变量在主存储器中需要对齐存储，其存储的起始地址的低（）位为A.1 B.2 C.3 D.4'], 119: ['double型变量在主存储器中需要对齐存储，其存储的起始地址的低（）位为A.1 B.2 C.3 D.4'], 120: ['某主存储器有512MB,若按照字节编址，则其地址范围为（） A.0x00000001  - 0x3fffffff B.0x00000001  - 0x1fffffff C.0x00000000  - 0x1fffffff D.0x00000000  - 0x3fffffff'], 121: ['存储系统由2个或2个以上的存储器构成，这两个存储器通常具有如下特点（）A.容量相同，价格相同，存取速度不相同 B.容量不同，价格相同，存取速度相同 C.容量相同，价格不同，存取速度相同 D.容量不同，价格不同，存取速度也不同'], 122: ['存储系统设计和有效工作的依据是（）A.程序执行的时间局部性原理 B.程序执行的空间局部性原理 C.程序执行的顺序性原理 D.程序执行具有时间局部性和空间局部性'], 123: [' “Cache-主存”存储系统的目标是（） A.提升存储速度 B.扩大存储容量 C.降低容量 D.降低价格'], 124: ['“主存-辅存”存储系统的目标是（ ） A.扩大存储容量 B.提升存储速度 C.降低容量 D.降低价格'], 125: ['按照存储介质分类，存储器可以分为（）（多选）A.半导体存储器  B.磁表面存储器 C.光学存储器  D.主存储器'], 126: ['按照存取方式分类，存储器可以分为（）（多选） A. 磁表面存储器 B. 半导体存储器 C. 随机存储器 D. 顺序存储器'], 127: ['Cache-主存构成的存储系统中，以下说法正确的是（）（多选）A.Cache存储容量小，速度快，但每个存储元的价格贵，主存容量大，速度慢，每个存储元的价格相对便宜 B.计算机执行程序时，通过将主存内容复制到Cache来提升访问速度 C.Cache-主存构成的存储系统的存储容量是Cache和主存容量之和 D.CPU先访问Cache,若Cache有CPU需要的数据，则直接从Cache取数据，从而提升存取速度'], 128: ['计算机中通常有如下2类存储系统，分别是（）（多选）A.主存-辅存构成的存储系统 B.寄存器-主存构成的存储系统 C.Cache-主存构成的存储系统 D.Cache-辅存构成的存储系统'], 129: ['计算机系统中，主存地址从0开始编址。（判断）'], 130: ['主存掉电后信息不丢失。（判断）'], 131: ['大多数计算机的主存都是按照字节编址，即一个字节单元赋予一个地址。（判断）'], 132: ['主存储器的存储周期和存取时间相同。（判断）'], 133: ['单译码方式适合小容量存储器。（判断）'], 134: ['在大容量存储中，采用双译码方式不可以减少地址译码输出线数量，仅仅是为了实现选通某一个存储元。（判断）'], 135: ['存储系统和存储器含义相同。（判断）'], 136: ['静态随机存取存储器的英文全称是Static Random Access Memory,简称SRAM, 其存储的内容掉电不丢失。（判断）'], 137: ['静态存储器在撤销行地址选择和列地址选择信号后，存储元存储的信息会丢失。（判断）'], 138: ['静态存储器的一个存储元可以存放2位二进制信息。（判断）'], 139: ['静态存储器的存储元本质上是一个双稳态触发器。（判断）'], 140: ['要求用128K*8的SRAM芯片组成512K*8的随机存储器，用64K*8的ROM芯片组成128K*8的只读存储器。试问：（1）两种芯片各多少片 （2） 若ROM的地址从00000H开始，RAM地址从60000H开始，写出各芯片的地址分配情况。'], 141: ['某CPU可提供16条地址线，8条数据线，1条控制线WR，W/R=1表示读，W/R=0表示写。现所需存储器容量为8KB，拟采用2K*4的芯片。（1）画出CPU和RAM之间的连接图（译码器自定） （2）说明该RAM的地址范围。'], 142: ['某机CPU可寻址的最大存储空间为64KB,存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制信号为WR。目前系统中使用的存储器容量为8KB，其中：4KB为ROM,拟采用2K*8的ROM芯片，其地址范围为0000H-0FFFH。4KB为RAM，拟采用4K*2的RAM芯片，其地址范围为4000H~4FFFH。(1) 需要RAM和ROM芯片各多少片？ (2) 画出CPU和存储器之间的连接图（译码器自定）。'], 143: ['某计算机主存地址空间大小为1GB，按字节编址。Cache可存放64KB数据，主存块大小为128字节，采用直接映射方式。（1）请给出Cache的地址划分，要求说明每个字段的含义、位数。（2）请给出主存的地址划分，要求说明每个字段的含义、位数。（3）若不考虑替换位和修改位，仅考虑有效位，则Cache的总容量为多少位?'], 144: ['某计算机主存大小为1GB，按字节编址。Cache可存放64KB数据，主存块大小为128字节，采用主存和Cache 之间采用4路组相联映射方式。（1）请给出Cache和主存的地址划分，要求说明每个字段的含义、位数。（2）若不考虑替换位和修改位，仅考虑有效位，则Cache的总容量为多少?（3）CPU访问0x12345678H地址单元，若不命中，请问此时会将哪个主存地址范围的内容装入Cache，其装入的Cache组号是多少？标记字段是多少？'], 145: ['指出以下指令的寻址方式，DATA是变量。（1）mov ax, DATA+9 （2）mov DATA[bx],cx （3）mov ax,bx（4）SUB BX, 18H'], 146: ['某机字长为16位，存储器按字编址，访内存指令格式如下\n       \n15                  11 10                 8 7                   0\n          OP                     M                     A\n\n其中OP是操作码，M定义寻址方式，A为形式地址。\n设PC和RX分别为程序计数和变址寄存器，字长16位\n (1)该指令能定义多少种指令?\n (2)表中各种寻址方式的寻址范围为多少?\n (3)写出表中各种寻址方式的有效地址EA的计算公式。\n\n寻址方式 有效地址EA的计算公式 寻址范围\n直接寻址  \n间接寻址  \n变址寻址  \n相对寻址  '] };
    var choice_link = { '1.1.1': [1, 2], '1.1.2': [3, 4], '1.1.3': [5], '1.2.1': [6], '1.2.2': [7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 23, 25, 27, 28, 29], '1.2.3': [19, 20, 21, 22, 24], '1.2.5': [26], '1.3.1': [30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48], '2.1.1': [49, 50, 51, 52, 53], '2.1.3': [54, 55, 56], '2.1.4': [57], '2.1.5': [58, 59, 60, 61, 62, 63, 64, 65, 66, 67], '2.2.2': [68, 69, 78, 79, 80, 81, 82, 87, 88, 89, 90, 91, 92, 93, 94, 98], '2.2.1': [70, 71, 72, 73, 74, 75, 76, 77, 83, 84, 85, 86, 95, 96], '2.2.4': [97], '2.3.1': [99, 100, 101, 102, 103, 106, 107, 108, 109], '2.3.2': [104, 105, 110, 111, 112, 113, 114], '2.4.1': [115, 117, 121], '2.4.2': [116, 118, 119, 120], '3.1.1': [122, 123, 126, 127], '3.1.2': [124, 125, 128, 129], '3.2.1': [130, 131, 132, 133, 134, 135], '3.3.1': [136, 137, 138, 139, 140, 141, 142, 143, 144, 152], '3.3.2': [145, 146, 147, 148, 150, 151], '3.3.3': [149], '3.4.2': [153, 154, 155, 156, 157, 158, 160, 161, 164], '3.4.4': [159, 162, 166], '3.4.3': [163, 165], '3.5.1': [167], '3.5.2': [168, 169, 170, 171, 172, 173, 174], '3.6.1': [175, 188, 189, 190], '3.6.2': [176, 187], '3.6.3': [177, 182, 184, 185, 186, 191], '3.6.4': [178, 179, 181, 183], '3.6.5': [180], '3.7.1': [192, 193, 196, 197, 198, 199], '3.7.5': [194], '3.7.3': [195, 201], '3.7.2': [200, 202, 203], '4.1.1': [204, 205, 206, 207, 208, 209, 210, 211, 212, 213], '4.1.3': [214, 215, 216, 217], '4.2.1': [218, 219, 236, 241], '4.2.2': [220, 221, 222, 223, 224, 225, 226, 227, 228, 229, 230, 231, 232, 233, 234, 235, 237, 238, 239, 240, 242, 243], '4.3.3': [244, 246], '4.3.2': [245, 247, 248], '5.1.2': [249, 250, 251, 252, 253, 254, 255, 256, 257, 258, 259, 260, 261, 262, 263, 264, 265, 266, 267, 268, 269, 270, 271], '5.2.1': [272, 273, 274, 275, 276, 277, 281, 282, 283, 284, 285, 287, 289, 290], '5.2.2': [278, 279, 280, 286, 288], '5.3.2': [291, 292, 293, 294], '5.4.2': [295, 297], '5.4.1': [296], '5.4.3': [298, 299, 300, 301, 302, 303, 304, 305, 306, 307, 308, 309, 310, 311, 312, 313, 314, 315, 316, 317, 318], '5.5.1': [319, 321, 326, 327, 329], '5.5.3': [320, 330, 331], '5.5.5': [322, 323, 332], '5.5.2': [324, 325], '5.5.4': [328], '6.1.2': [333, 341, 344], '6.1.4': [334, 335, 336, 345, 349, 350, 351, 352, 357, 358], '6.1.1': [337, 340, 348, 353], '6.1.3': [338, 339, 342, 343, 346, 347, 354, 355, 356], '6.2.1': [359, 360, 361, 362, 363], '6.3.1': [364], '6.3.3': [365, 368, 369, 370, 371, 372], '6.3.2': [366, 367], '6.4.1': [373, 374, 375, 376, 377, 378], '7.1.1': [379, 380], '7.1.2': [381], '7.2.1': [382], '7.2.2': [383, 384, 385, 386, 387], '7.2.3': [388, 389, 390, 391, 392, 393], '7.3.1': [394, 396], '7.3.4': [395, 398, 399, 400, 402], '7.3.2': [397, 403, 404], '7.3.3': [401], '7.4.2': [405, 406, 408, 409, 410, 411, 412, 413, 415, 417, 418, 419, 420, 421, 422, 423, 424, 425, 426, 427, 428, 429, 437, 438, 441, 442, 443], '7.4.1': [407], '7.4.3': [414, 416, 430, 431, 432, 433, 434, 435, 436, 439, 440, 444] };
    var choice = { 1: ['电子计算机的发展已经历了 4代，这4代计算机的主要元件分别是（）', '电子管、晶体管、中小规模集成电路、激光器件', ' 晶体管、中小规模集成电路、激光器件、光介质', '电子管、晶体管、中小规模集成电路、大规模集成电路', '电子管、数码管、中小规模集成电路、激光器件'], 2: ['微型计算机的发展以（）技术为标志。', '操作系统', '微处理器', '磁盘', '软件'], 3: ['可以在计算机中直接执行的语言和用助记符编写的语言分别是（）I机器语言，II汇编语言，III高级语言，IV.操作系统原语， V 正则语言', 'II、III', 'II、IV', 'I、II', 'I、V'], 4: ['只有当程序执行时才将源程序翻译成机器语言，并且一次只能翻译一行语句，边翻译边 执行的是（）程序，把汇编语言源程序转变为机器语言程序的过程是（）。I.编译 ,II.目标，III.汇编，IV.解释', 'I、II', 'IV、II', 'IV、I', 'IV、III'], 5: ['到目前为止,计算机中所有的信息仍以二进制方式表示的理由是（）', '节约元件', '运算速度快', '由物理器件的性能决定', '信息处理方便'], 6: ['完整的计算机系统应包括（）', '运算器、存储器、控制器', '外部设备和主机', '主机和应用程序', '配套的硬件设备和软件系统'], 7: ['冯 •诺依曼机的基本工作方式是（）', '控制流驱动方式', '多指令多数据流方式', '微程序控制方式', '数据流驱动方式'], 8: ['下列（）是冯•诺依曼机工作方式的基本特点', '多指令流单数据流', '按地址访问并顺序执行指令', '堆栈操作', '存储器按内容选择地址'], 9: ['[2009统考真题]冯•诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）', '指令操作码的译码结果', '指令和数据的寻址方式', '指令周期的不同阶段', '指令和数据所在的存储单元'], 10: ['以下说法错误的是（）', '硬盘是外部设备', '软件的功能与硬件的功能在逻辑上是等效的', '硬件实现的功能一般比软件实现具有更高的执行速度', '软件的功能不能用硬件取代'], 11: ['存放欲执行指令的寄存器是（）', 'MAR', 'PC', 'MDR', 'IR'], 12: ['在CPU中，跟踪下一条要执行的指令的地址的寄存器是（）', 'PC', 'MAR', 'MDR', 'IR'], 13: ['CPU不包括（）', '地址寄存器', '指令寄存器（IR）', '地址译码器', '通用寄存器'], 14: ['MAR和MDR的位数分别为（）', '地址码长度、存储字长', '存储字长、存储字长', '地址码长度、地址码长度', '存储字长、地址码长度'], 15: ['在运算器中，不包含（）', '状态寄存器', '数据总线', 'ALU', '地址寄存器'], 16: ['下列关于CPU存取速度的比较中，正确的是（）', 'Cache ＞内存＞寄存器', 'Cache ＞寄存器＞内存', '寄存器＞ Cache＞内存', '寄存器＞内存＞ Cache'], 17: ['若一个8位的计算机系统以16位来表示地址，则该计算机系统有（）个地址空间', 256, 65535, 65536, 131072], 18: ['（）是程序运行时的存储位置，包括所需的数据', '数据通路', '主存', '硬盘', '操作系统'], 19: ['下列（）属于应用软件', '操作系统', '编译程序', '连接程序', '文本处理'], 20: ['关于编译程序和解释程序，下列说法中错误的是（）', '编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序', '编译程序编译时间较长，运行速度较快', '解释程序方法较简单，运行速度也较快', '解释程序将源程序翻译成机器语言，并且翻译一条以后，立即执行这条语句'], 21: ['将高级语言源程序转换为机器级目标代码文件的程序是（）', '汇编程序', '链接程序', '编译程序', '解释程序'], 22: ['下列叙述中，正确的是（）', '寄存器的设置对汇编语言是透明的', '实际应用程序的测试结果能够全面代表计算机的性能', '系列机的基本特性是指令系统向后兼容', '软件和硬件在逻辑功能上是等价的'], 23: ['在CPU的组成中，不包括（）', '运算器', '存储器', '控制嚣', '寄存器'], 24: ['下列（）不属于系统软件。', '数据库系统', '操作系统', '编译程序', '以上3种都属于系统程序'], 25: ['关于相联存储器，下列说法中正确的是（）', '只可以按地址寻址', '只可以按内容寻址', '既可按地址寻址又可按内容寻址', '以上说法均不完善'], 26: ['计算机系统的层次结构可以分为6层,其层次之间的依存关系是（）', '上下层之间相互无关', '上层实现对下层的功能扩展，而下层是实现上层的基础', '上层实现对下层的扩展作用，而下层对上层有限制作用', '上层和下层的关系是相互依存、不可分割的'], 27: ['[2015统考真题]计算机硬件能够直接执行的是（）。I机器语言程序 II汇编语言程序 III硬件描述语言程序', '仅 I', '仅 I、II', '仅 I、III', 'I、II 、III'], 28: ['［2018统考真题]冯展依曼结构计算机中数据采用二进制编码表示，其主要原因是（）。 I二进制的运算规则简单 II制造两个稳态的物理器件较容易 III便于用逻辑门电路实现算术运算', '仅I、II', '仅 I、III', '仅 II、III', 'I、II 、III'], 29: ['［2019统考真题]下列关于冯•诺依曼结构计算机基本思想的叙述中，错误的是（）', '程序的功能都通过中央处理器执行指令实现', '指令和数据都用二进制数表示，形式上无差别', '指令按地址访问，数据都在指令中直接给出', '程序执行前，指令和数据需预先存放在存储器中'], 30: ['[2010统考真题]下列选项中，能缩短程序执行时间的措施是（）I提高CPU时钟频率 II优化数据通路结构 III对程序进行编译优化', '仅I、II', '仅 I、III', '仅 II、III', 'I、II 、III'], 31: ['[2011统考真题]下列选项中，描述浮点数操作速度指标的是（）', 'MIPS', 'CPI', 'IPC', 'MFLOPS'], 32: ['关于CPU主频、CPL MIPS、MFLOPS,说法正确的是（）', 'CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用 的频率', 'CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用 的CPU时钟数', 'MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令', ' CPU主频指CPU使用的时钟脉冲频率,CPI是执行一条指令平均使用的CPU时钟数'], 33: ['存储字长是指（）', '存放在一个存储单元中的二进制代码组合', '存放在一个存储单元中的二进制代码位数', '存储单元的个数', ' 机器指令的位数'], 34: ['以下说法中，错误的是（）', '计算机的机器字长是指数据运算的基本单位长度', '寄存器由触发器构成', '计算机中一个字的长度都是32位', '磁盘可以永久性存放数据和程序'], 35: ['下列关于机器字长、指令字长和存储字长的说法中，正确的是（）I三者在数值上总是相等的 II三者在数值上可能不等 III存储字长是存放在一个存储单元中的二进制代码位数 IV数据字长就是MDR的位数\n', 'I、III', 'I、IV', 'II、III', 'II、IV'], 36: ['32位微机是指该计算机所用CPU （ ）', '具有32位寄存器', '能同时处理32位的二进制数', '具有32个寄存器', '能处理32个字符'], 37: ['用于科学计算的计算机中，标志系统性能的最有用的参数是（）', '主时钟频率', '主存容量', 'MFLOPS', 'MIPS'], 38: ['若一台计算机的机器字长为4字节，则表明该机器（）', '能处理的数值最大为4位十进制数', '能处理的数值最多为4位二进制数', '在CPU中能够作为一个整体处理32位的二进制代码', '在CPU中运算的结果最大为2的32次方'], 39: ['在CPU的寄存器中，（）对用户是完全透明的', '程序计数器', '指令寄存器', 'CPU周期', '中断周期'], 40: ['计算机操作的最小单位时间是()', '时钟周期', '指令周期', 'CPU周期', '中断周期'], 41: ['CPU的CPI与下列()因素无关', '时钟频率', '系统结构', '指令集', '计算机组织'], 42: ['从用户观点看，评价计算机系统性能的综合参数是()', '指令系统', '吞吐率', '主存容量', '主频率'], 43: ['当前设计高性能计算机的重要技术途径是()', '提高CPU主频', '扩大主存容量', '采用非冯•诺依曼体系结构', '采用并行处理技术'], 44: ['“兼容”的叙述，正确的是()', '指计算机软件与硬件之间的通用性，通常在同一系列不同型号的计算机间存在', '指计算机软件或硬件的通用性,即它们在任何计算机间可以通用', '指计算机软件或硬件的通用性，通常在同一系列不同型号的计算机间通用', '指软件在不同系列计算机中可以通用，而硬件不能通用'], 45: ['下列说法中，正确的是（）I在微型计算机的广泛应用中，会计电算化属于科学计算方面的应用\nII决定计算机计算精度的主要技术是计算机的字长\nIII计算机“运算速度”指标的含义是每秒能执行多少条操作系统的命令\nIV利用大规模集成电路技术把计算机的运算部件和控制部件做在一块集成电路芯片 上，这样的一块芯片称为单片机\n', 'I、III', 'II、IV', 'II', 'I、III、IV'], 46: ['[2012统考真题]假定基准程序A在某计算机上的运行时间为100s,其中90s为CPU 时间，其余为I/O时间。若CPU速度提高50%, I/O速度不变，则运行基准程序A所耗 费的时间是()', '55s', '60s', '65s', '70s'], 47: ['[2014统考真题]程序P在机器M上的执行时间是20s,编译优化后，P执行的指令数减少到原来的70%,而CPI増加到原来的1.2信，则P在M上的执行时间是（）', '8.4s', '11.7s', '14s', '16.8s'], 48: ['[2017统考真题]假定计算机Ml和M2具有相同的指令集体系结构（ISA）,主频分别 为1.5GHz和1.2GHz。在Ml和M2上运行某基准程序P,平均CPI分别为2和1,则程 序P在Ml和M2上运行时间的比值是（）', 0.4, 0.625, 1.6, 2.5], 49: ['下列各种数制的数中，最小的数是（）', '(101001)2', '(101001)bcd', '(52)8', '(233)16'], 50: ['两个数7E5H和4D3H相加，得（）', 'BD8H', 'CD8H', 'CB8H', 'CC8H'], 51: ['若十进制数为1375则其八进制数为（）', 89.8, 211.4, 211.5, 1011111.101], 52: ['一个16位无符号二进制数的表示范围是（）', '0〜65536', '0〜65535', '-32768〜32767', '-32768〜32768'], 53: ['下列说法有误的是（）', '任何二进制整数都可以用十进制表示', '任何二进制小数都可以用十进制表示', '任何十进制整数都可以用二进制表示', '任何十进制小数都可以用二进制表示'], 54: ['下列编码中，（）不是合法的8421码', '0111 1001', '0000 0001', '1010 0101', '0001 1001'], 55: ['已知计算机中用8421码表示十进制数,A和B的编码表示分别为0011 1000和0010 0011, 则A + B的结果为（）', '0101 1011', '0110 0001', '0110 1011', '0101 0001'], 56: ['下列关于ASCII编码的描述，正确的是（）', '使用8位二进制代码，最右边一位为1', '使用8位二进制代码，最左边一位为0', '使用8位二进制代码，最右边一位是0', '使用8位二进制代码，最左边一位是1'], 57: ['在按字节编址的计算机中，若数据在存储器中以小端方案存放。假定int型变量i的地址 为08000000H, i的机器数为01234567H,地址08000000H单元的内容是（）', '01H', '23H', '45H', '67H'], 58: ['以下关于校验码的叙述中，正确的是（）I校验码的码距必须大于2  II校验码的码距越大，检错、纠错能力越强  III增加奇偶校验位的位数，可以提高奇偶校验的正确性  IV采用奇偶校验可检测出一位数据错误的位置并加以纠正  V采用海明校验可检测出一位数据错误的位置并加以纠正  VICRC码是通过除法运算来建立数据和校验位之间的约定关系的\n', 'I、III、V', 'II、IV、VI', 'I、V、VI', 'II、V、VI'], 59: ['设在网络中传送采用偶校验的ASCII码，当收到的数据位为10101001时,可以断定（）', '未出错', '出现偶数位错', '未出错或出现偶数位错', '出现奇数位错'], 60: ['下列校验码中，奇校验正确的有（）', 110100111, 1000111, 110100111, 110100111], 61: ['用1位奇偶校验能检测出1位主存错误的百分比为（）', 0, 1, 0.5, '无法计算'], 62: ['已知大写英文字母A的ASCII码值为41H,现字母F被存放在某个存储单元中，若采 用偶校验（假设最高位作为校验位），则该存储单元中存放的十六进制数是（）', '46H', 'C6H', '47H', 'C7H'], 63: ['用海明码来发现并纠正1位错，信息位为8位，则校验位的位数为（）', 1, 3, 4, 8], 64: ['能发现两位错误并能纠正1位错的编码是（）', 'CRC 码', '海明码', '偶校验码', '奇校验码'], 65: ['在CRC中，接收端检测出某一位数据错误后，纠正的方法是（）', '请求重发', '删除数据', '通过余数值自行纠正', '以上均可'], 66: ['在大量数据传送过程中，常用且有效的校验法是（）', '海明码校验', '偶校验', '奇校验', 'CRC'], 67: ['[2013统考真题]用海明码对长度为8住的数据进行检错、纠错时，若能纠正一位错， 则校验位数至少为（）', 2, 3, 4, 5], 68: ['[2009统考真题]一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y、z 其中x和z为int型,y为short型。当x = 127、y = -9时,执行赋值语句z = x + y后, x、y、z的值分别是（）', 'x = 0000007FH,y = FFF9H,z=00000076H', 'x = 0000007FH,y = FFF9H,z=FFFF0076H', 'x = 0000007FH,y = FFF7H,z=FFFF0076H', 'x = 0000007FH,y = FFF7H,z=00000076H'], 69: ['[2010统考真题]假定有4个整数用8位补码分别表示：，r1 = FEH、r2 = F2H、r3=90H、r4 = F8H,若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）', 'r1*r2', 'r2*r3', 'r1*r4', 'r2*r4'], 70: ['对真值0表示形式唯一的机器数是（）', '原码', '补码和移码', '反码', '以上都不对'], 71: ['若X的补码是0.1101010，则X的原码是', 1.0010101, 1.0111011, 0.001011, 0.110101], 72: ['若X的补码是1.1101010，则X的原码是', 1.0010101, 1.0111011, 0.001011, 0.110101], 73: ['补码定点整数0101 0101左移两位后的值为', '0100 0111', '0101 0100', '0100 0110', '0101 0101'], 74: ['补码定点整数1001 0101右移一位后的值为', '0100 1010', '01001010 1', '1000 1010', '1100 1010'], 75: ['计算机内部的定点数大多用补码表示,以下是一些关于补码特点的叙述:I零的表示是唯一的 II符号位可以和数值部分一起参加运算 III和其真值的对应关系简单、直观 IV减法可用加法来实现,在以上叙述中，（）是补码表示的特点', ' I 和 II', 'I 和 III', 'I 和 II 和 III', 'I 和 II 和 IV'], 76: ['5位二进制定点小数，用补码表示时，最小负数是（）', 0.111, 1.0001, 1.111, 1], 77: ['下列关于补码和移码关系的叙述中，（）是不正确的', '相同位数的补码和移码表示具有相同的数据表示范围', '零的补码和移码表示相同', '同一个数的补码和移码表示，其数值部分相同，而符号相反', '同一个数的补码和移码表示，其数值部分相同，而符号相反'], 78: ['一个8位寄存器内的数值为11001010,进位标志寄存器C为0,若将此8位寄存器循环左移（不带进位位）1位，则该8位寄存器和标志寄存器内的数值分别为（）', 10010100, '10010101 0', 10010101, '10010100 0'], 79: ['设机器数字长8位（含1位符号位），若机器数BAH为原码，算术左移1位和算术右移 1位分别得（）', 'F4H,EDH', 'B4H,6DH', 'F4H,9DH', 'B5H,EDH'], 80: ['设机器数字长8位（含1位符号位），若机器数BAH为补码，算术左移1位和算术右移 1位分别得（）', 'F4H,EDH', 'B4H,6DH', 'F4H,9DH', 'B5H,EDH'], 81: ['16位补码0x8FA0扩展为32位应该是', '0x0000 8FA0', '0xFFFF 8FA0', '0xFFFF FFA0', '0x8000 8FA0'], 82: ['在定点运算器中，无论是采用双符号位还是采用单符号位，必须有（）', '译码电路，它一般用“与非”门来实现 ', '编码电路，它一般用“或非”门来实现', '溢出判断电路，它一般用“异或”门来实现', '移位电路，它一般用“与或非”门来实现'], 83: ['关于模4补码，下列说法正确的是（）', '模4补码和模2补码不同，它更容易检查乘除运算中的溢出问题 ', '每个模4补码存储时只需一个符号位', '存储每个模4补码需要两个符号位', '模4补码，在算术与逻辑部件 中 为一个符号位'], 84: ['假定一个十进制数为-66,按补码形式存放在一个8位寄存器中，该寄存器 的内容用十六进制表示为（）', 'C2H', 'BEH', 'BDH', '42H'], 85: ['设机器数采用补码表示（含1位符号位），若寄存器内容为9BH,则对应的十进制数为', -27, -97, -101, 155], 86: ['若二进制定点小数真值是-0.1101机器表示为1.0010,则为', '原码', '补码', '反码', '移码'], 87: ['若采用双符号位，则两个正数相加产生溢出的特征时，双符号位为（）', '全0', '第一位0第二位1', 10, 11], 88: ['原码乘法是', '先取操作数绝对值相乘，符号位单独处理', '用原码表示操作数，然后直接相乘', '被乘数用原码表示，乘数去绝对值，然后相乘', '乘数用原码表示，被乘数去绝对值，然后相乘'], 89: ['x,y为定点整数，其格式为1位符号位、n位数值位，若采用补码一位乘法实现乘法运 算，则最多需要（）次加法运算', 'n-1', 'n', 'n+1', 'n+2'], 90: ['在原码一位乘法中', '符号位参加运算', '符号位不参加运算', '符号位参加运算，并根据运算结果改变结果中的符号位', '符号位不参加运算，并根据运算结果确定结果中的符号'], 91: ['原码乘法时，符号位单独处理乘积的方式是', '两个操作数符号相“与”', '两个操作数符号相“或”', '两个操作数符号相“异或”', '两个操作数中绝对值较大数的符号'], 92: ['实现N位（不包括符号位）补码一位乘时，乘积为（）位', 'n', 'n+1', '2n', '2n+1'], 93: ['在原码不恢复余数法（又称原码加减交替法）的算法中', '每步操作后，若不够减，则需恢复余数', '若为负商，则恢复余数', '整个算法过程中，从不恢复余数', '仅当最后一步不够减时，才恢复一次余数'], 94: ['下列关于补码除法的说法中，正确的是（）', '补码不恢复除法中，够减商0,不够减商1', '补码不恢复余数除法中，异号相除时，够减商0,不够减商1 ', '补码不恢复除法中，够减商1,不够减商0', '以上都不对'], 95: ['在计算机中，通常用来表示主存地址的是', '移码', '补码', '原码', '无符号数'], 96: ['由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数', -126, -125, -32, -3], 97: ['某计算机字长为32位，按字节编址，采用小端方式存放数据。假定有 一个double型变量，其机器数表示为1122 3344 5566 7788H,存放在0000 8040H开始 的连续存储单元中，则存储单元0000 8046H中存放的是（）', '22H', '33H', '77H', '66H'], 98: ['整数x的机器数为1101 1000,分别对x进行逻辑右移1位和算术右移 1位操作，得到的机器数各是（）', '1110 1100、1110 1100', '0110 1100、1110 1100', '0110 1100、0110 1100', ''], 99: ['float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float 型变量x分配在一个32位浮点寄存器FR1中，且x = -8.25,则FR1的内容是（）', 'C104 0000H', 'C242 0000H', 'C184 0000H', 'C1C2 0000H'], 100: ['长度相同但格式不同的两种浮点数，假设前者阶码长、尾数短，后者阶码短、県鑿 尾数长，其他规定均相同,则它们可表示的数的范围和精度为（）', '两者可表示的数的范围和精度相同', '前者可表示的数的范围大但精度低', '后者可表示的数的范围大且精度高', '前者可表示的数的范围大且精度高'], 101: ['长度相同、格式相同的两种浮点数，假设前者基数大，后者基数小，其他规定均相同,则它们可表示的数的范围和精度为', '两者可表示的数的范围和精度相同', '前者可表示的数的范围大但精度低', '后者可表示的数的范围大且精度高', '前者可表示的数的范围大且精度高'], 102: ['某浮点机，釆用规格化浮点数表示，阶码用移码表示(最高位代表符号位)，尾数用原 码表示。下列()的表示不是规格化浮点数', '11111111,1.1000…00', '00111111,1.0111…01', '10000001,0.11111…01', '01111111,0.1000…10'], 103: ['下列说法中正确的是（）', ' 采用变形补码进行加减法运算可以避免溢出', '只有定点数运算才可能溢出，浮点数运算不会产生溢出', '定点数和浮点数运算都可能产生溢出', '两个正数相加时一定产生溢出'], 104: ['在规格化浮点运算中，若某浮点数为2的5次方x1.10101,其中尾数为补码表示，则该数（）', '不需规格化', '需右移规格化', '需将尾数左移一位规格化', '需将尾数左移两位规格化'], 105: ['下列关于对阶操作说法正确的是()', '在浮点加减运算的对阶操作中，若阶码减小，则尾数左移', '在浮点加减运算的对阶操作中，若阶码增大，则尾数右移；若阶码减小，则尾数左移', '在浮点加减运算的对阶操作中，若阶码增大，则尾数右移', '以上都不对'], 106: ['浮点数的IEEE 754标准对尾数编码采用的是()', '原码', '反码', '补码', '移码'], 107: ['在浮点数编码表示中，()在机器数中不出现，是隐含的', '阶码', '符号', '尾数', '基数'], 108: ['某单精度浮点数、某原码、某补码、某移码的32位机器数均为0xF0000000这些数从 大到小的顺序是', '浮原补移', '浮移补原', '移原补浮', '移补原浮'], 109: ['采用规格化的浮点数最主要是为了 ', '增加数据的表示范围', '方便浮点运算', '防止运算时数据溢出', '增加数据的表示精度'], 110: ['在浮点运算中，下溢指的是', '运算结果的绝对值小于机器所能表示的最小绝对值', '运算的结果小于机器所能表示的最小负数', '运算的结果小于机器所能表示的最小正数', '运算结果的最低有效位产生的错误'], 111: ['计算机在进行浮点数的加减运算之前先进行对阶操作，若x的阶码大于y的阶码，则应将', 'x的阶码缩小至与y的阶码相同,且使x的尾数部分进行算术左移 ', 'x的阶码缩小至与y的阶码相同,且使x的尾数部分进行算术右移', 'x的阶码扩大至与y的阶码相同,且使x的尾数部分进行算术左移 ', 'x的阶码扩大至与y的阶码相同,且使x的尾数部分进行算术右移 '], 112: ['下列关于各种移位的说法正确的是（）I假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0,结果出错；右移 时最低数位丢0,影响精度 II在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同 III在算术移位的情况下，双符号位的移位操作只有低符号位需要参加移位操作', 'I、III', '仅 II', '仅 III', 'I、II、III'], 113: ['下列关于舍入的说法，正确的是（）I不仅仅只有浮点数需要舍入，定点数在运算时也可能要舍入  II在浮点数舍入中，只有左规格化时可能要舍入  III在浮点数舍入中，只有右规格化时可能要舍入  IV在浮点数舍入中，左、右规格化均可能要舍入  V舍入不一定产生误差', 'I、III、V', 'I、II、V', 'V', 'I、IV'], 114: ['下列有关浮点数加减运算的叙述中，正确的是（）I对阶操作不会引起阶码上溢或下溢  II右规和尾数舍入都可能引起阶码上溢  III左规时可能引起阶码下溢  IV尾数溢出时结果不一定溢出', '仅 II、III', '仅 I、II、 IV', '仅 I、III、IV', 'I、II、III、IV'], 115: ['并行加法器中，每位全和的形成除与本位相加二数数值位有关外，还与（） 有关', '低位数值大小', '低位数的全和', '高位数值大小', '低位数送来的进位'], 116: ['ALU作为运算器的核心部件，其属于', '时序逻辑电路', '组合逻辑电路', '控制器', '寄存器'], 117: ['在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）', '门电路的级延迟', '元器件速度 各位加法器', '进位传递延迟', '速度的不同'], 118: ['用8片74181和两片74182可组成', '组内并行进位，组间串行进位的32位ALU', '二级先行进位结构的32位ALU', '组内先行进位、组间先行进位的16位ALU', '三级先行进位结构的32位ALU'], 119: ['组成一个运算器需要多个部件，但下面的（）不是组成运算器的部件', '状态寄存器', '数据总线', 'ALU', '地址寄存器'], 120: ['算术逻辑单元（ALU）的功能一般包括（）', '算术运算', '逻辑运算', '算术运算和逻辑运算', '加法运算'], 121: ['加法器采用并行进位的目的是', '增强加法器功能', '简化加法器设计', '提高加法器运算速度', '保证加法器可靠性'], 122: ['下列各类存储器中，不采用随机存取方式的是（）', 'EPROM', 'CD-ROM', 'DRAM', ' SRAM'], 123: ['磁盘属于（）类型的存储器', '随机存取存储器（RAM）', '只读存储器（ROM）', '顺序存取存储器（SAM）', '直接存取存储器（DAM）'], 124: ['存储器的存取周期是指（）', '存储器的读出时间', '存储器的写入时间', '存储器进行连续读或写操作所允许的最短时间间隔', '存储器进行一次读或写操作所需的平均时间'], 125: ['设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是（）', '2的24次方', '2的23次方', '2的22次方', '2的21次方'], 126: ['相联存储器是按（）进行寻址的存储器', '地址指定方式', '堆栈存储方式', '内容指定方式和堆栈存储方式相结合', '内容指定方式和地址指定方式相结合'], 127: ['某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（）', 'RAM', 'ROM', 'RAM和ROM', '都不对'], 128: ['若某存储器存储周期为250ns,每次读出16位，该存储器的数据传输率是（）', '4*106B/s', '4MB/s', '8*106B/s', '8*220B/s'], 129: ['设机器字长为64位，存储容量为128MB,若按字编址，它可寻址的单元个数是（）', '16MB', '16M', '32M', '32MB'], 130: ['计算机的存储器采用分级方式是为了（）', '方便编程', '解决容量、速度、价格三者之间的矛盾', '保存大量数据方便', '操作方便'], 131: ['计算机的存储系统是指（）', ' RAM', 'ROM', '主存储器', 'Cache、主存储器和外存储器'], 132: ['在多级存储体系中，“Cache■主存”结构的作用是解决（）的问题', '主存容量不足', '主存与辅存速度不匹配', '辅存与CPU速度不匹配', '主存与CPU速度不匹配'], 133: ['存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（）', '寄存器-主存-Cache -辅存', '寄存器-主存-辅存-Cache', '寄存器-Cache -辅存-主存', '寄存器-Cache -主存-辅存'], 134: ['在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是 100ns,主存的存取时间是1000ns,若希望有效（平均）存取时间不超过Cache存取时间 的115%,则Cache的命中率至少应为（）', 0.9, 0.98, 0.95, 0.99], 135: ['下列关于多级存储系统的说法中，正确的有（）I.多级存储系统是为了降低存储成本 II.虚拟存储器中主存和辅存之间的数据调动对任何程序员是透明的 III. CPU只能与Cache直接交换信息，CPU与主存交换信息也需要经过Cache', '仅I', '仅I和II', 'I、II、III', '仅II'], 136: ['某一 SRAM芯片，其容量为1024*8位，除电源和接地端外，该芯片的引脚的最小数目 为（）', 21, 22, 23, 24], 137: ['某存储器容量为32K*16位，则（）', '地址线为16根，数据线为32根', '地址线为32根，数据线为16根', '地址线为15根，数据线为16根', '地址线为15根，数据线为32根'], 138: ['DRAM的刷新是以（）为单位的。', '存储单元', '行', '列', '存储字'], 139: ['动态RAM采用下列哪种刷新方式时，不存在死时间（）', '集中刷新', '分散刷新', '异步刷新', '都不对'], 140: ['下面是有关DRAM和SRAM存储器芯片的叙述：I.DRAM芯片的集成度比SRAM芯片的高 II.DRAM芯片的成本比SRAM芯片的高 III.DRAM芯片的速度比SRAM芯片的快 IV. DRAM芯片工作时需要刷新, SRAM芯片工作时不需要刷新,通常情况下，错误的是（）', 'I和II', 'II和III', 'III和IV', 'I和IV'], 141: ['下列说法中，正确的是（）', '半导体RAM信息可读可写，且断电后仍能保持记忆', 'DRAM是易失性RAM,而SRAM中的存储信息是不易失的', '半导体RAM是易失性RAM,但只要电源不断电，所存信息是不丢失的', '半导体RAM是非易失性RAM'], 142: ['关于SRAM和DRAM,下列叙述中正确的是（）', '通常SRAM依靠电容暂存电荷来存储信息，电容上有电荷为1,无电荷 为0', 'DRAM依靠双稳态电路的两个稳定状态来分别存储0和1', 'SRAM速度较慢，但集成度稍高；DRAM速度稍快，但集成度低', 'SRAM速度较快，但集成度稍低；DRAM速度稍慢，但集成度高'], 143: ['某一 DRAM芯片，采用地址复用技术，其容量为1024x8位，除电源和接地端外，该芯 片的引脚数最少是（）（读写控制线为两根）', 16, 17, 18, 19], 144: ['某容量为256MB的存储器由若干4M*8位的DRAM芯片构成，该DRAM\n芯片的地址引脚和数据引脚总数是（）\n', 19, 22, 30, 36], 145: ['下列有关RAM和ROM的叙述中，正确的是（） I.RAM是易失性存储器，ROM是非易失性存储器 II. RAM和ROM都采用随机存取方式进行信息访问 III.RAM和ROM都可用作Cache IV.RAM和ROM都需要进行刷新', '仅I和II', '仅II和III', '仅I、II和III', '仅II、III和IV'], 146: ['下列关于闪存的叙述中，错误的是（）', '信息可读可写，并且读、写速度一样快', '存储元由MOS管组成，是一种半导体存储器', '掉电后信息不丢失，是一种非易失性存储器', '采用随机访问方式，可替代计算机外部存储器'], 147: ['下列几种存储器中，（）是易失性存储器', 'Cache', 'EPROM', 'Flash Memory', 'CD-ROM'], 148: ['U盘属于（）类型的存储器', '高速缓存', '主存', '只读存储器', '随机存取存储器'], 149: ['某计算机系统，其操作系统保存于硬盘上，其内存储器应该采用（）', 'RAM', 'ROM', 'RAM 和 ROM', '均不完善'], 150: ['下列说法正确的是（）', ' EPROM是可改写的，因此可以作为随机存储器', ' EPROM是可改写的，但不能作为随机存储器', 'EPROM是不可改写的，因此不能作为随机存储器', ' EPROM只能改写一次，因此不能作为随机存储器'], 151: ['下列（）是动态半导体存储器的特点 I.在工作中存储器内容会产生变化 II.每隔一定时间，需要才艮据原存内容重新写入一遍 III.一次完整的刷新过程需要占用两个存储周期 IV.一次完整的刷新过程只需要占用一个存储周期', 'I、III', 'II、III', 'II、IV', '只有III'], 152: ['下列存储器中,在工作期间需要周期性刷新的是（）', 'SRAM', 'SDRAM', 'ROM', ' FLASH'], 153: ['某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区，按字 节编址。现要用2K*8位的ROM芯片和4K*4位的RAM芯片来设计该存储器，需要上述规 格的ROM芯片数和RAM芯片数分别是（）', '1, 15', '2, 15', '1,30', '2,30'], 154: ['假定用若干2K*4位的芯片组成一个8K*8位的存储器,则地址0B1FH 所在芯片的最小地址是（）', '0000H', '0600H', '0700H', '0800H'], 155: ['某存储器容量为64KB,按字节编址，地址4000H〜5FFFH为ROM区，其余为RAM区。若采用8Kx4位的SRAM芯片进行设计，则需要该芯片的数量是()', 7, 8, 14, 16], 156: ['某计算机存储器按字节编址，主存地址空间大小为64MB,现用4Mx8 位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（）', 22, 23, 25, 26], 157: ['用存储容量为16Kxl位的存储器芯片来组成一个64K*8位的存储器，则在字方向和位方 向分别扩展了（）倍', '4,2', ' 8,4', '2,4', '4,8'], 158: ['80386DX是32位系统，以4B为编址单位，当在该系统中用8KB （ 8108位）的存储芯 片构造32KB的存储体时，应完成存储器的（）设计', '位扩展', '字扩展', '字位扩展', '字位均不扩展'], 159: ['某计算机字长为16位，存储器容量为256KB, CPU按字寻址，其寻址范围是（）', '0~2的19次方-1', '0~2的20次方-1', '0~2的18次方-1', '0~2的17次方-1'], 160: ['4个16Kx8位的存储芯片，可设计为（）容量的存储器', '32K*16 位', '16K*16 位', '32K*8 位', '8K*l6 位'], 161: ['16片2K*4位的存储器可以设计为（）存储容量的16位存储器', '16K', '32K', '8K', '2K'], 162: ['设CPU地址总线有24根，数据总线有32根，用512Kx8位的RAM芯片构成该机的主 存储器，则该机主存最多需要（）片这样的存储芯片', 256, 512, 64, 128], 163: ['若内存地址区间为4000H〜43FFH,每个存储单元可存储16位二进制数，该内存区域用4 片存储器芯片构成，构成该内存所用的存储器芯片的容量是（）', '512*l6bit', '256*8bit', '256*16bit', '1024*8bit'], 164: ['内存按字节编址，地址从90000H到CFFFFH,若用存储容量为16K*8位芯片构成该内 存，至少需要的芯片数是（）', 2, 4, 8, 16], 165: ['若片选地址为111时，选定某一 32KX16位的存储芯片工作，则该芯片在存储器中的首 地址和末地址分别为（）', '00000H, 01000H', '38000H, 3FFFFH', '3800H, 3FFFH', '0000H, 0100H'], 166: ['假定DRAM芯片中存储阵列的行数r,列数为c,对于一个2K*1位的DRAM芯片,为保证其地址引脚数最少，并尽量减少刷新开销，则r,c的取值分 别是（）', '2048, 1', '64, 32', '32, 64', 12048], 167: ['双端口 RAM在()情况下会发生读/写冲突', '双端口 RAM在()情况下会发生读/写冲突', '左端口和右端口的地址码相同', '左端口和右端口的数据码不同', '左端口和右端口的数据码相同'], 168: ['交叉存储器实际上是一种()的存储器,它能()执行多个独立的读/写操作', '模块式、并行', '整体式、串行', '模块式、串行', '整体式、并行'], 169: ['已知单个存储体的存储周期为110ns,总线传输周期为10ns,采用低位交叉编址的多模块 存储器时，存储体数应（）', '小于11', '等于11', '大于11', '大于等于11'], 170: ['一个四体并行低位交叉存储器，每个模块的容量是64K*32位，存取周期为200ns，总线 周期为50ns,在下述说法中，（）是正确的', '在200ns内，存储器能向CPU提供256位二进制信息', '在200ns内，存储器能向CPU提供128位二进制信息', '在50ns内，每个模块能向CPU提供32位二进制信息', '以上都不对'], 171: ['某机器采用四体低位交叉存储器，现分别执行下述操作：①读取6个连续地址单元中存 放的存储字，重复80次；② 读取8个连续地址单元中存放的存储字，重复60次。则①、 ②所花费的时间之比为（）', '1比1', '2比1', '4比3', '3比4'], 172: ['下列说法中，正确的是（） I.高位多体交叉存储器能很好地满足程序的局部性原理 II.高位四体交叉存储器可能在一个存储周期内连续访问4个模块 III.双端口存储器可以同时访问同一区间、同一单元', ' I、III', ' II、III', ' 只有III', ' 只有I'], 173: ["某计算机使用四体交叉编址存储器，假定在存储器总线上出现的主存地 址（十进制）序列为 8005, 8006, 8007, 8008, 8001, 8002, 8003, 8004, 8000,则可能发生访'存冲突的地址对是（）", '8004 和 8008', '8002 和 8007', ' 8001 和 8008', '8000 和 8004'], 174: ['某计算机主存按字节编址，由4个64M*8位的DRAM芯片采用交叉编 址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。若double 型变量x的主存地址为804001AH,则读取x需要的存储周期数是（）', 1, 2, 3, 4], 175: ['在高速缓存系统中，主存容量为12MB, Cache容量为400KB,则该存储系统的容量为（）', '12MB + 400KB', '12MB', '12MB——12MB + 400KB', '12MB——400KB'], 176: ['假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存 1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（）', 0.05, 0.095, 0.5, 0.95], 177: ['某计算机的Cache共有16块，采用二路组相联映射方式（即每组2块）。 每个主存块大小为32B,按字节编址，主存129号单元所在主存块应装入的Cache组号 是（）', 0, 2, 4, 6], 178: ['假设某计算机按字编址，Cache有4行，Cache和主存之间交换的块大 小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换策略，则 访问的主存地址依次为0,4, 8, 2, 0, 6, 8, 6, 4, 8时，命中Cache的次数是（）', 1, 2, 3, 4], 179: ['访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache, 在此过程中传送和写入信息的数据宽度各为（）', '块、页', '字、字', '字、块', '块、块'], 180: ['关于Cache的更新策略，下列说法中正确的是（）', '读操作时，全写法和写回法在命中时应用', '读操作时，全写法和写回法在命中时应用', '读操作时，全写法和写分配法在失效时应用', '写操作时，写分配法、非写分配法在失效时应用'], 181: ['某虚拟存储器系统采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地 址流（每次访问在一个时间单位中完成）:1817827 2183821317137,假定内存容量为4个页面，开始时是空的，则页面失效率是（）', 0.3, 0.05, 0.015, 0.15], 182: ['某32位计算机的Cache容量为16KB, Cache行的大小为16B,若主存与Cache地址映像采 用直接映像方式，则主存地址为0X1234E8F8的单元装入Cache的地址是（）', '00010001001101', '01000100011010', '10100011111000', '11010011101000'], 183: ['在Cache中，常用的替换策略有随机法（RAND）、先进先出法（FIFO）、近 期最少使用法（LRU）,其中与局部性原理有关的是（）', '随机法（RAND）', '先进先出法（FIFO）', '近期最少使用法（LRU）', '都不是'], 184: ['某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当主存地址 和Cache地址采用直接映像方式时，地址映射表的大小应为（）。（假设不考虑一致维 护和替换算法位。）', '6x4097bit', '64xl2bit', '6x4096bit', '64x13bit'], 185: ['有效容量为128KB的Cache,每块16B,采用8路组相联。字节地址为1234567H的单 元调入该Cache,则其Tag应为（）', '1234H', '2468H', '048DH', '12345H'], 186: ['有一主存-Cache层次的存储器，其主存容量为1MB, Cache容量为16KB,每块有8个 字，每字32位，采用直接地址映像方式，若主存地址为35301H,且CPU访问Cache 命中，则在Cache的第（）（十进制表示）字块中（Cache起始字块为第0字块）', 152, 153, 154, 151], 187: ['有如下C语言程序段：\nfor（k=0; k<1000; k++） a[k] = a[k]+ 32;\n若数组a和变量k均为int型，int型数据占4B,数据Cache采用直接映射方式，数据区 大小为1KB、块大小为16B,该程序段执行前Cache为空，则该程序段执行过程中访问 数组a的Cache缺失率约为（）\n', 0.0125, 0.025, 0.125, 0.25], 188: ['对于由高速缓存、主存、硬盘构成的三级存储体系，CPU访问该存储系统时发送的地址 为（）', '高速缓存地址', '虚拟地址', '主存物理地址', '磁盘地址'], 189: ['采用指令Cache与数据Cache分离的主要目的是（）', '降低Cache的缺失损失', '提高Cache的命中率', '降低CPU平均访存时间', '减少指令流水线资源冲突'], 190: ['某C语言程序段如下：\nfor（i=0;i<=9;i++）（\ntemp=l;\nfor（j=0;j<=i;j++）temp*=a[j];\nsum += temp；\n下列关于数组a的访问局部性的描述中，正确的是（）\n', '时间局部性和空间局部性皆有', '无时间局部性，有空间局部性', '有时间局部性，无空间局部性', '时间局部性和空间局部性皆无'], 191: ['设有8页的逻辑空间，每页有1024B,它们被映射到32块的物理存储区中，则按字节 编址逻辑地址的有效位是（）,物理地址至少是（）位。', '10, 12', '10, 15', '13, 15', '13, 12'], 192: ['为使虚拟存储系统有效地发挥其预期的作用，所运行程序应具有的特性是（）', '不应含有过多的I/O操作', '不应含有过多的I/O操作', '应具有较好的局部性', '顺序执行的指令不应过多'], 193: ['虚拟存储管理系统的基础是程序访问的局部性原理，此理论的基本含义是（）', '虚拟存储管理系统的基础是程序访问的局部性原理，此理论的基本含义是（）', '空间局部性', '时间局部性', '代码的顺序执行'], 194: ['虚拟存储器的常用管理方式有段式、页式、段页式，对于它们在与主存交换 信息时的单位，以下表述正确的是（）', '段式采用“页”', '页式采用“块”', '段页式采用“段”和“页”', '页式和段页式均仅采用“页”'], 195: ['下列命令组合的一次访存过程中，不可能发生的是（）', 'TLB未命中，Cache未命中，Page未命中', 'TLB未命中，Cache命中，Page命中', ' TLB命中，Cache未命中，Page命中', 'TLB命中，Cache命中，Page未命中'], 196: ['下列关于虚存的叙述中，正确的是（）', '对应用程序员透明，对系统程序员不透明', '对应用程序员不透明，对系统程序员透明', '对应用程序员、系统程序员都不透明', '对应用程序员、系统程序员都不透明'], 197: ['在虚拟存储器中，当程序正在执行时，由()完成地址映射', '程序员', '编译器', '装入程序', '操作系统'], 198: ['采用虚拟存储器的主要目的是（）', '提高主存储器的存取速度', '扩大主存储器的存储空间', '提高外存储器的存取速度', '提高外存储器的存取速度'], 199: ['关于虚拟存储器，下列说法中正确的是（） I.虚拟存储器利用了局部性原理 II.页式虚拟存储器的页面若很小，主存中存放的页面数较多，导致缺页频率较低，换页 次数减少，最终可以提升操作速度 III.页式虚拟存储器的页面若很大，主存中存放的页面数较少，导致页面调度频率较高， 换页次数增加，降低操作速度 IV.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便 于多道程序共享', 'I、III、IV', 'I、II、III', 'I、II、IV', 'II、III、IV'], 200: ['虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是（）', '快表与慢表都存储在主存中，但快表比慢表容量小', '快表采用了优化的搜索算法，因此查找速度快', '快表比慢表的命中率高，因此快表可以得到更多的搜索结果', '快表采用相联存储器件组成，按照查找内容访问，因此比慢表查找速度快'], 201: ['假定编译器将赋值语句“x=x+3;”转换为指令"add xaddr, 3",其中xaddr 是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有 相应的TLB,且Cache使用直写方式，则完成该指令功能需要访问主存的次数至少是（）', 0, 1, 2, 3], 202: ['假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射 方式，主存块大小为4个字，每字32位，采用回写方式，则能存放4K字数据的Cache 的总容量的位数至少是（）', '146K', '147K', '148K', '158K'], 203: ['下列关于缺页处理的叙述中,错误的是（）', '缺页是在地址转换时CPU检测到的一种异常', '缺页处理由操作系统提供的缺页处理程序来完成', '缺页处理程序根据页故障地址从外存读入所缺失的页', '缺页处理完成后回到发生缺页的指令的下一条指令执行'], 204: ['以下有关指令系统的说法中，错误的是（）', '指令系统是一台机器硬件能执行的指令全体', '任何程序运行前都要先转换为机器语言程序', '指令系统是计算机软/硬件的界面', '指令系统和机器语言是无关的'], 205: ['在CPU执行指令的过程中，指令的地址由（）给出。 ', '程序计数器（PC）', '指令的地址码字段', '操作系统', '程序员'], 206: ['运算型指令的寻址与转移型指令的寻址的不同点在于（）', '前者取操作数，后者决定程序转移地址', '后者取操作数，前者决定程序转移地址', '前者是短指令，后者是长指令', '前者是长指令，后者是短指令'], 207: ['程序控制类指令的功能是（）', '进行算术运算和逻辑运算', '进行主存与CPU之间的数据传送', '进行CPU和I/O设备之间的数据传送', '改变程序执行的顺序'], 208: ['堆栈计算机中，有些堆栈零地址的运算类指令在指令格式中不给出操作数的地址，参加 的两个操作数来自（）', '累加器和寄存器', '累加器和暂存器', '堆栈的栈顶和次栈顶单元', '堆栈的栈顶单元和暂存器'], 209: ['下列指令中不属于程序控制指令的是（）', '无条件转移指令', '条件转移指令', '中断隐指令', '循环指令'], 210: ['下列指令中应用程序不准使用的指令是（）', '循环指令', '循环指令', '特权指令', '条件转移指令'], 211: ['以下叙述错误的是（）', '为了便于取指，指令的长度通常为存储字长的整数倍', '单地址指令是固定长度的指令', '单字长指令可加快取指令的速度', '单地址指令可能有一个操作数，也可能有两个操作数'], 212: ['能够完成两个数的算术运算的单地址指令，地址码指明一个操作数，另一个 操作数来自于（）方式', '立即寻址', '隐含寻址', '间接寻址', '基址寻址'], 213: ['设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址单元数是 （）', '2的24次方', '2的23次方', '2的22次方', '2的21次方'], 214: ['某指令系统有200条指令，对操作码采用固定长度二进制编码，最少需要用 （）位', 4, 8, 16, 32], 215: ['在指令格式中，采用扩展操作码设计方案的目的是（）', ' 减少指令字长度', '增加指令字长度', '保持指令字长度不变而增加指令的数量', '保持指令字长度不变而增加寻址空间'], 216: ['一个计算机系统采用32位单字长指令，地址码为12位，若定义了 250条二地址指令, 则还可以有（）条单地址指令', '4K', '8K', '16K', '24K'], 217: ['某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地 址指令29条、二地址指令107条，每个地址字段为6位，则指令字长至少应该是（）', '24 位', '26位', '28 位', '32 位'], 218: ['偏移寻址通过将某个寄存器的内容与一个形式地址相加来生成有效地址。\n下列寻址方式中，不属于偏移寻址方式的是（）\n', '间接寻址', '间接寻址', '间接寻址', '间接寻址'], 219: ['指令系统中采用不同寻址方式的目的是（）', '提供扩展操作码的可能并降低指令译码难度', '可缩短指令字长，扩大寻址空间，提高编程的灵活性', '实现程序控制', '三者都正确'], 220: ['直接寻址的无条件转移指令的功能是将指令中的地址码送入（）', '程序计数器（PC）', '累加器（ACC）', '指令寄存器（IR）', '地址寄存器（MAR）'], 221: ['为了缩短指令中某个地址段的位数，有效的方法是采取（）', '立即寻址', '变址寻址', '基址寻址', '寄存器寻址'], 222: ['简化地址结构的基本方法是尽量采用（）', '寄存器寻址', '隐地址', '直接寻址', '间接寻址'], 223: ['在指令寻址的各种方式中， 获取操作数最快的方式是（）。', '直接寻址', '立即寻址', '寄存器寻址', '间接寻址'], 224: ['假定指令中地址码所给出的是操作数的有效地址，则该指令采用（）', '直接寻址', '立即寻址', '寄存器寻址', '间接寻址'], 225: ['设指令中的地址码为A,变址寄存器为X,程序计数器为PC,则变址间址寻址方式的操 作数的有效地址EA是（）', '((PC)+A)', '((X)+A)', '（X） + （A）', '(X)+A'], 226: ['（）便于处理数组问题。', '间接寻址', '变址寻址', '相对寻址', '基址寻址'], 227: ['堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元。若进栈操 作的动作是(A)->Msp,(SP)-1->SP,则出栈操作的动作应为()', '(Msp) -> A,(SP)+1->SP', '(SP)+1->SP,(Msp) -> A', '(SP)-1->SP,(Msp) -> A', '(Msp) -> A,(SP)-1->SP'], 228: ['相对寻址方式中，指令所提供的相对地址实质上是一种（）', '立即数', '内存地址', '以本条指令在内存中首地址为基准位置的偏移量', '以下条指令在内存中首地址为基准位置的偏移量'], 229: ['下列寻址方式中，最适合按下标顺序访问一维数组元素的是()', '相对寻址', '寄存器寻址', '直接寻址', '变址寻址'], 230: ['在多道程序设计中，最重要的寻址方式是', '相对寻址', '间接寻址', '立即寻址', '按内容寻址'], 231: ['指令寻址方式有顺序和跳跃两种，采用跳跃寻址方式可以实现()', '程序浮动', '程序的无条件浮动和条件浮动', '程序的无条件转移和条件转移', '程序的调用'], 232: ['某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由2 字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取 一字节PC自动加1。若某转移指令所在主存地址为2000H,相对位移量字段的内容为 06H,则该转移指令成功转移后的目标地址是()', '2006H', '2007H', '2008H', '2009H'], 233: ['某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符 号标志SF和溢出标志OF,条件转移指令bgt (无符号整数比较大于时转移)的转移条 件是()', 'CF + OF = 1', 'SF + ZF = 1', 'CF+ZF = 1', ' CF+SF = 1'], 234: ['某计算机有16个通用寄存器，采用32位定长指令字，操作码字段(含 寻址方式位)为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和 基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store 指令中偏移量的取值范围是()', ' -32768〜+32767', ' -32767〜+32768', ' -65536〜+65535', ' -65535〜+65536'], 235: ['某机器指令字长为16位，主存按字节编址，取指令时，每取一字节PC自 动加L当前指令地址为2000H,指令内容为相对寻址的无条件转移指令， 指令中的形式地址为40H。则取指令后及指令执行后PC的内容为()', '2000H, 2042H', '2002H, 2040H', '2002H, 2042H', '2000H, 2040H'], 236: ['对按字寻址的机器，程序计数器和指令茅存器的位数各取决于（）', '机器字长，存储器的字数', '存储器的字数，指令字长', '指令字长，机器字长', '地址总线宽度，存储器的字数'], 237: ['假设寄存器R中的数值为200,主存地址为200和300的地址单元中存放的内容分别是 300和400,则（）方式下访问到的操作数为200', '直接寻址200', '寄存器间接寻址（R）', '存储器间接寻址（200）', '寄存器寻址R'], 238: ['假设变址寄存器R的内容为1000H,指令中的形式地址为2000H;地 址1000H中的内容为2000H,地址2000H中的内容为3000H,地址3000H中的内容为 4000H,则变址寻址方式下访问到的操作数是（）', '1000H', '2000H', '3000H', '4000H'], 239: ['假设某条指令的第一个操作数采用寄存器间接寻址方式，指令中给出的寄存器编号为8, 8号寄存器的内容为1200H,地址为1200H的单元中的内容为12FCH,地址为12FCH 的单元中的内容为38D8H,而地址为38D8H的单元中的内容为88F9H,则该操作数的 有效地址为（）o', '1200H', '12FCH', '38D8H', '88F9H'], 240: ['设相对寻址的转移指令占3B,第一字节为操作码，第二、三字节为相对位移量（补码表 示），而且数据在存储器中采用以低字节为字地址的存放方式。每当CPU从存储器取出一 字节时，即自动完成（PC） + lfPC。若PC的当前值为240 （十进制），要求转移到290 （十 进制），则转移指令的第二、三字节的机器代码是（）;若PC的当前值为240 （十进制）, 要求转移到200 （十进制），则转移指令的第二、三字节的机器代码是（）', '2FH、FFH', '2FH、FFH', 'D5H、FFH', '2FH、00H'], 241: ['关于指令的功能及分类，下列叙述中正确的是（）', '算术与逻辑运算指令，通常完成算术运算或逻辑运算，都需要两个数据', '移位操作指令，通常用于把指定的两个操作数左移或右移一位', '转移指令、子程序调用与返回指令，用于解决数据调用次序的需求', '特权指今，通常仅用于实现系统软件，这类指令一般不提供给用户'], 242: ['按字节编址的计算机中，某double型数组A的首地址为2000H,使用 变址寻址和循环结构访问数组A,保存数组下标的变址寄存器的初值为0,每次循环取一个数组元素,其偏移地址为变址值乘以sizeof（double）,取完后变址寄存器的内容自动加一。若某次循环所取元素的地址为2100H,则进入该次循环时变址寄存器的内容是（）', 25, 32, 64, 100], 243: ['某计算机采用大端方式，按字节编址。某指令中操作数的机器数为1234 FF00H,该操作数采用基址寻址方式，形式地址（用补码表示）为FF12H,基址寄存器 的内容为F000 0000H,则该操作数的LSB （最低有效字节）所在的地址是（）。', ' F000 FF12H', 'F000 FF15H', 'EFFF FF12H', 'EFFF FF15H'], 244: ['以下叙述中（）是正确的。', 'RISC机一定采用流水技术', '采用流水技术的机器一定是RISC机', 'RISC机的兼容性优于CISC机', 'CPI配备很少的通用寄存器'], 245: ['下列关于RISC的说法中，错误的是（）', 'RISC普遍采用微程序控制器', 'RISC大多数指令在一个时钟周期内完成', 'RISC的内部通用寄存器数量相对CISC多', 'RISC的指令数、寻址方式和指令合适种类相对CISC少'], 246: ['下列指令系统的特点中，有利于实现指令流水线的是（） I.指令格式规整且长度一致 II.指令和数据按边界对齐存放 III.只有Load/Store指令才能对操作数进行存储访问', '仅I、II', '仅II、III', '仅I、IIII', 'I、II和III'], 247: ['下列描述中，不符合RISC指令系统特点的是（）', '指令长度固定，指令种类少', '寻址方式种类尽量减少，指令功能尽可能强', '增加寄存器的数目，以尽量减少访存次数', '选择使用频率最高的一些简单指令；以及很有用但不复杂的指令'], 248: ['以下有关RISC的描述中，正确的是（）', '为了实现兼容，各公司新设计的RISC是从原来CISC系统的指令系统中 挑选一部分实现的', '早期的计算机比较简单，采用RISC技术后，计算机的体系结构又恢复到了早期的情况', 'RISC的主要目标是减少指令数，因此允许以增加每条指令的功能的方法来减少指令系统所包含的指令数\n', ' 以上说法都不对'], 249: ['下列寄存器中，汇编语言程序员可见的是（）。', '存储器地址寄存器（MAR）', '程序计数器（PC）', '存储器数据寄存器（MDR）', '指令寄存器（IR）'], 250: ['下列部件不属于控制器的是（）', '指令寄存器', '程序计数器', '程序状态字寄存器', '时序电路'], 251: ['通用寄存器是（）', '可存放指令的寄存器', '可存放指令的寄存器', '本身具有计数逻辑与移位逻辑的寄存器', '可编程指定多种功能的寄存器'], 252: ['CPU中保存当前正在执行指令的寄存器是', '指令寄存器', '指令译码器', '数据寄存器', '地址寄存器'], 253: ['在CPU中，跟踪后继指令地址的寄存器是', '指令寄存器', '程序计数器', '地址寄存器', '状态寄存器'], 254: ['条件转移指令执行时所依据的条件来自（）', '指令寄存器', '指令寄存器', '程序计数器', '地址寄存器'], 255: ['在所谓的n位CPU中，n是指（）', '地址总线线数', '数据总线线数', '控制总线线数', 'I/O线数'], 256: ['在CPU的寄存器中，（）对用户是透明的。', '程序计数器', '状态寄存器', '指令寄存器', '通用寄存器'], 257: ['程序计数器（PC）属于（）', '运算器', '运算器', '存储器', 'ALU'], 258: ['下面有关程序计数器（PC）的叙述中，错误的是（）', 'PC中总是存放指令地址', ' PC的值由CPU在执行指令过程中进行修改', '转移指令时，PC的值总是修改为转移指令的目标地址', 'PC的位数一般和存储器地址寄存器（MAR）的位数一样'], 259: ['在一条无条件跳转指令的指令周期内，PC的值被修改（）次', 1, 2, 3, '无法确定'], 260: ['程序计数器的位数取决于', '存储器的容量', '机器字长', '指令字长', '都不对'], 261: ['指令寄存器的位数取决于', '存储器的容量', '机器字长', '指令字长', '都不对'], 262: ['CPU中通用寄存器的位数取决于（）', '存储器的容量', '机器字长', '指令字长', '都不对'], 263: [' CPU中的通用寄存器，（）', '只能存放数据，不能存放地址 可以存放数据和地址', '可以存放数据和地址', '既不能存放数据， 又不能存放地址', '可以存放数据和地址，还可以替代指令寄存器'], 264: ['在计算机系统中表征程序和机器运行状态的部件是（）', '程序计数器', '累加寄存器', '中断寄存器', '程序状态字寄存器'], 265: ['状态寄存器用来存放（）', '算术运算结果', '逻辑运算结果', '运算类型', '算术、逻辑运算及测试指令的结果状态'], 266: ['控制器的全部功能是（）', '产生时序信号', '从主存中取出指令并完成指令操作码译码', '从主存中取出指令并完成指令操作码译码', '都不对'], 267: ['指令译码是指对（）进行译码。', '整条指令', '指令的操作码字段', '指令的地址码字段', '指令的地址'], 268: ['CPU中不包括（）。', '存储器地址寄存器', '指令寄存器', '地址译码器', '程序计数器'], 269: ['以下关于计算机系统的概念中，正确的是（） I. CPU不包括地址译码器 II.CPU的程序计数器中存放的是操作数地址 III.CPU中决定指令执行顺序的是程序计数器 IV.CPU的状态寄存器对用户是完全透明的', 'I、III', 'III、IV', 'II、III、IV', 'I、III、IV'], 270: ['间址周期结束时，CPU内寄存器MDR中的内容为（）', '指令', '操作数地址', '操作数', '无法确定'], 271: ['某计算机的主存空间为4GB,字长为32位，按字节编址，采用32位 字长指令字格式。若指令按字边界对齐存放，则程序计数器（PC）和指令寄存器（IR） 的位数至少分别是（）。', '30、 30', '30、 32', '32、 30', '32、 32'], 272: ['冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是（）。', '指令操作码的译码结果', '指令和数据的寻址方式', '指令周期的不同阶段', '指令和数据所在的存储单元'], 273: ['假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在 下列有关指令执行的叙述中，错误的是（）。', '每个指令周期中CPU都至少访问内存一次', '每个指令周期一定大于等于一个CPU时钟周期', '空操作指令的指令周期中任何寄存器的内容都不会被改变', '当前程序在每条指令执行结束时都可能被外部中断打断'], 274: ['计算机工作的最小时间周期是（）。', '时钟周期', '指令周期', 'CPU周期', '工作脉冲'], 275: ['采用DMA方式传递数据时，每传送一个数据就要占用（）。', '指令周期', '时钟周期', '机器周期', '存取周期'], 276: ['指令周期是指（）。', 'CPU从主存取出一条指令的时间', 'CPU执行一条指令的时间', 'CPU从主存取出一条指令加上执行这条指令的时间', '时钟周期时间'], 277: ['指令（）从主存中读出', '总是根据程序计数器', '有时根据程序计数器，有时根据转移指令', '根据地址寄存器', '有时根据程序计数器，有时根据地址寄存器'], 278: ['在一条无条件跳转指令的指令周期内，程序计数器（PC）的值被修改了（）次。', 1, 2, 3, '不能确定'], 279: ['在取指操作后，程序计数器中存放的是（）。', '当前指令的地址', '程序中指令的数量', '已执行的指令数量', '下一条指令的地址'], 280: ['以下叙述中，错误的是（）', '指令周期的第一个操作是取指令', '为了进行取指操作，控制器需要得到相应的指令', '取指操作是控制器自动进行的', '指令执行时有些操作是相同或相似的'], 281: ['指令周期由一个到几个机器周期组成，笫一个机器周期是 （）', '从主存中取出指令字', '从主存中取出指令操作码', '从主存中取出指令地址码', '从主存中取出指令的地址'], 282: ['由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通 常由（）来确定', '指令周期', '指令周期', '间址周期', '中断周期'], 283: ['以下有关机器周期的叙述中，错误的是（）', '通常把通过一次总线事务访问一次主存或I/O的时间定为一个机器周期', '一个指令周期通常包含多个机器周期', '一个指令周期通常包含多个机器周期', '每个指令周期都包含一个中断响应机器周期'], 284: ['下列说法中，合理的是（）', '执行各条指令的机器周期数相同，各机器周期的长度均匀', '执行各条指令的机器周期数相同，各机器周期的长度可变', '执行各条指令的机器周期数可变，各机器周期的长度均匀', '执行各条指令的机器周期数可变，各机器周期的长度可变'], 285: ['以下关于间址周期的描述中，正确的是（）', '所有指令的间址操作都是相同的', '凡是存储器间接寻址的指令，它们的操作都是相同的', '对于存储器间接寻址和寄存器间接寻址，它们的操作是不同的', '都不对'], 286: ['CPU响应中断的时间是（）', '一条指令执行结束', 'I/O设备提出中断', '取指周期结束', '指令周期结束'], 287: ['以下叙述中，错误的是（）', '取指操作是控制器固有的功能，不需要在操作码控制下完成', '所有指令的取指操作是相同的', '所有指令的取指操作是相同的', '所有指令的取指操作是相同的'], 288: ['（）可区分存储单元中存放的是指令还是数据', '控制器', '运算器', '存储器', '存储器'], 289: ['下列说法中，正确的是（） I.指令字长等于机器字长的前提下，取指周期等于机器周期 II.指令字长等于存储字长的前提下，取指周期等于机器周期 III.指令字长和机器字长的长度没有任何关系 IV.为了硬件设计方便，指令字长都和存储字长一样大', 'II、III', 'II、III、IV', 'I、III、IV', 'I、IV'], 290: ['若某计算机最复杂指令的执行需要完成5个子功能，分别由功能部件A~E实现，各功能部件所需时间分别为80ps、50ps、50ps、70ps和50ps,采用流水线 方式执行指令，流水段寄存器延时为20ps,则CPU时钟周期至少为（）', '60ps', '70ps', '80ps', '100ps'], 291: ['下列不属于CPU数据通路结构的是（）。', '单总线结构', '多总线结构', '部件内总线结构', '专用数据通路结构'], 292: ['在单总线的CPU中，（）。', ' ALU的两个输入端及输出端都可与总线相连', 'ALU的两个输入端可与总线相连，但输出端需通过暂存器与总线相连', ' ALU的一个输入端可与总线相连，其输出端也可与总线相连', 'ALU只能有一个输入端可与总线相连，另一输入端需通过暂存器与总线相连'], 293: ['采用CPU内部总线的数据通路与不采用CPU内部总线的数据通路相比，（）', '前者性能较高', '后者的数据冲突问题较严重', '前者的硬件量大，实现难度高', '以上说法都不对'], 294: ['CPU的读/写控制信号的作用是()', '决定数据总线上的数据流方向', '控制存储器操作的读/写类型', '控制存储器操作的读/写类型', '以上都是'], 295: ['相对于微程序控制器，硬布线控制器的特点是（）。', '指令执行速度慢，指令功能的修改和扩展容易', '指令执行速度慢，指令功能的修改和扩展容易', '指令执行速度快，指令功能的修改和扩展容易', '指令执行速度快，指令功能的修改和扩展难'], 296: ['取指令操作（）', '受到上一条指令的操作码控制', '受到当前指令的操作码控制', '受到下一条指令的操作码控制', '是控制器固有的功能，不需要在操作码控制下进行'], 297: ['在组合逻辑控制器中，微操作控制信号的形成主要与（）信号有关。', '指令操作码和地址码', '指令操作码和地址码', '操作码和条件码', '状态信息和条件'], 298: ['在微程序控制器中，形成微程序入口地址的是（）', '机器指令的地址码字段', '微指令的微地址码字段', '机器指令的操作码字段', '微指令的微操作码字段'], 299: ['下列不属于微指令结构设计所追求目标的是（）', '提高微程序的执行速度', '提供微程序设计的灵活性', '缩短微指令的长度', '增大控制存储器的容量'], 300: ['微程序控制器的速度比硬布线控制器慢，主要是因为（）。', '增加了从磁盘存储器读取微指令的时间', '增加了从磁盘存储器读取微指令的时间', '增加了从指令寄存器读取微指令的时间', '增加了从控制存储器读取微指令的时间'], 301: ['微程序控制存储器属于（）的一部分。', '主存', '外存', 'CPU', '缓存'], 302: ['以下说法中，正确的是（）。', '采用微程序控制器是为了提高速度', '控制存储器由高速RAM电路组成', '微指令计数器决定指令执行顺序', '一条微指令存放在控制器的一个控制存储器单元中'], 303: ['硬布线控制器与微程序控制器相比，（）', '硬布线控制器的时序系统比较简单', '微程序控制器的时序系统比较简单', '两者的时序系统复杂程度相同', '可能是硬布线控制器的时序系统比较简单，也可能是微程序控制器的时序系统比较简单'], 304: ['在微程序控制器中，控制部件向执行部件发出的某个控制信号称为（）', '微程序', '微指令', '微操作', '微命令'], 305: ['在微程序控制器中，机器指令与微指令的关系是（）。', '每条机器指令由一条微指令来执行', '每条机器指令由若干微指令组成的微程序来解释执行', '若干机器指令组成的程序可由一个微程序来执行', ' 每条机器指令由若干微程序执行'], 306: ['水平型微指令与垂直型微指令相比，（）。', '前者一次只能完成一个基本操作', '后者一次只能完成一个基本操作', '两者都是一次只能完成一个基本操作', '两者都能一次完成多个基本操作'], 307: ['某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采 用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6 个微命令，则操作控制字段至少有（）。', '5位', '6位', '15位', '33位'], 308: ['某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包 含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（下地址字段 法）确定下条微指令地址，则微指令中下地址字段的位数至少是（）。', 5, 6, 8, 9], 309: ['某带中断的计算机指令系统共有101种操作，采用微程序控制方式时，控制存储器中相 应最少有（）个微程序', 101, 102, 103, 104], 310: ['兼容性微命令指几个微命令（）', '可以同时出现', '可以相继出现', '可以相互代替', '可以相处容错'], 311: ['在微程序控制方式中，以下说法正确的是（） I.采用微程序控制器的处理器称为微处理器 II.每条机器指令由一段微程序来解释执行 III.在微指令的编码中，效率最低的是直接编码方式 IV.水平型微指令能充分利用数据通路的并行结构', 'I、II', 'II、IV', 'I、III', 'III、IV'], 312: ['下列说法中，正确的是（） I.微程序控制方式和硬布线方式相比较，前者可以使指令的执行速度更快 II.若采用微程序控制方式，则可用uPC取代PC III.控制存储器可以用ROM实现 IV.指令周期也称CPU周期', 'I、III', 'II、III', '只有III', 'I、III、IV'], 313: ['通常情况下，一个微程序的周期对应一个（）', '指令周期', '主频周期', '机器周期', '工作周期'], 314: ['下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（）', 'MM在CPU外，CS在CPU内', 'MM按地址访问，CS按内容访问', 'MM存储指令和数据，CS存储微指令', 'MM用RAM和ROM实现，CS用ROM实现'], 315: ['下列部件中属于控制部件的是（） I.指令寄存器 II.操作控制器 III.程序计数器 IV.状态条件寄存器 ', 'I、III、IV', 'I、II、III', 'I、II、IV', 'I、II、III、IV'], 316: ['下列部件中属于执行部件的是（） I.控制器 II.存储器 III.运算器 IV.外围设备', 'I、III、IV', 'II、III、IV', 'II、IV', 'I、II、III、IV'], 317: ['下列有关处理器时钟脉冲信号的叙述中，错误的是（）。', '时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成', '时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成', '时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定', '处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令'], 318: ['某指令功能为R[r2]<-R[r1]+M[R[r0]]，其两个源操作数分别采用寄存 器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的 是（）。I.通用寄存器组（GPRs） II.算术逻辑单元（ALU） III.存储器（Memory）IV.指令译码器（ID）', '仅I、II', '仅I、II、III', '仅II、III、IV', '仅I、III、IV'], 319: ['某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽 略各功能段之间的缓存时间）分别为90ns、80ns 、 70ns和60ns,则该计算机的CPU周期 至少是（）。', '90ns', '80ns', '70ns', '60ns'], 320: ['下列不会引起指令流水线阻塞的是（）。', '数据旁路', '数据相关', '条件转移', '资源冲突'], 321: ['下列关于流水CPU基本概念的描述中，正确的是（）', ' 流水CPU是以空间并行性为原理构造的处理器', '流水CPU—定是RISC机器', '流水CPU一定是多媒体CPU', '流水CPU是一种非常经济而实用的时间并行技术'], 322: ['下列关于超标量流水线的描述中，不正确的是（）', '在一个时钟周期内一条流水线可执行一条以上的指令', '在一个时钟周期内一条流水线可执行一条以上的指令', '超标量通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间', '超标量流水线是指运算操作并行'], 323: ['下列关于超标量流水线特性的叙述中，正确的是（）。 I.能缩短流水线功能段的处理时间 II.能在一个时钟周期内同时发射多条指令 III.能结合动态调度技术提高指令执行并行性', '仅I', '仅I、II', '仅II、III', 'I、II和III'], 324: ['下列关于动态流水线的描述中，正确的是（）', '动态流水线是指在同一时间内，当某些段正在实现某种运算时，另一些段却正在进行另一种运算，这样对提高流水纟戋的效率很有好处，但会使流水线控制变得很复杂', '水线是指运算操作并行', '动态流水线是指指令步骤并行', '动态流水线是指程序步骤并行'], 325: ['流水CPU是由一系列称为“段”的处理线路组成的。一个秫段流水线稳定时的CPU的 吞吐能力，与初个并行部件的CPU的吞吐能力相比，（）', '具有同等水平的吞吐能力', '不具备同等水平的吞吐能力', '吞吐能力大于前者的吞吐能力', '吞吐能力小于前者的吞吐能力'], 326: ['设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为t，若采用常 规标量单流水线处理机（即处理机的度为1）,连续执行12条指令，共需（）', '12t', '14t', '16t', '18t'], 327: ['设指令流水线把一条指令分为取指、分析、执行3部分，且3部分的时间分别是取指=2ns，分析= 2ns, 执行=lns,则100条指令全部执行完毕需（）', '163ns', '183ns', '193ns', '203ns'], 328: ['某CPU主频为1.03GHz,采用4级指令流水线，每个流水段的执行需 要1个时钟周期。假定CPU执行了 100条指令，在其执行过程中，没有发生任何流水 线阻塞，此时流水线的吞吐率为（）。', '0.25*10的9次方条指令/秒', '0.97*10的9次方条指令/秒', '1.0*10的9次方条指令/秒', '1.03*10的9次方条指令/秒'], 329: ['下列关于指令流水线数据通路的叙述中，错误的是（）。', '包含生成控制信号的控制部件', '包含算术逻辑运算部件（ALU）', ' 包含通用寄存器组和取指部件', '由组合逻辑电路和时序逻辑电路组合而成'], 330: ['指令流水线中出现数据相关时流水线将受阻，（）可解决数据相关问题。', '增加硬件资源', '采用旁路技术', '采用分支预测技术', '以上都可以'], 331: ['下面有关控制相关的描述中，错误的是（）', '条件转移指令可能引起控制相关', '在分支指令加入若干空操作可以避免控制冒险', '采用转发（旁路）技术，可以解决部分控制相关', '通过编译器调整指令执行顺序可解决部分控制冒险'], 332: ['关于流水线技术的说法中，错误的是（）', '超标量技术需要配置多个功能部件和指令译码电路等', '与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无 其他硬件要求', '流水线按序流动时，在RAW、WAR和WAW中，只可能出现RAW相关', '超流水线技术相当于将流水线再分段，从而提高每个周期内功能部件的使用次数'], 333: ['在系统总线的数据线上，不可能传输的是（）', '指令', '操作数', '握手（应答）信号', '中断类型号'], 334: ['假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz,则总线带宽是（）\n', '10MB/s', '20MB/S', '40MB/s', '40MB/s'], 335: ['某同步总线的时钟频率为100MHz,宽度为32位，地址/数据线复用，每 传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主 存写”总线事务传输128位数据所需要的时间至少是（）。', '20ns', '40ns', '50ns', '80ns'], 336: ['某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根， 总线时钟频率为66MHz,每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据）, 该总线的最大数据传输率（总线带宽）是（）。', '132MB/S', '264MB/S', '528MB/S', '528MB/S'], 337: ['一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开 始的若干连续单元读出或写入多个数据。这种总线事务方式称为（）。', '并行传输', '串行传输', '突发传输', '同步传输'], 338: ['挂接在总线上的多个部件（）', '只能分时向总线发送数据，并只能分时从总线接收数据', '只能分时向总线发送数据，但可同时从总线接收数据', '可同时向总线发送数据，并同时从总线接收数据', '可同时向总线发送数据"但只能分时从总线接收数据'], 339: ['在总线上，同一时刻（）。', '只能有一个主设备控制总线传输操作', '只能有一个从设备控制总线传输操作', '只能有一个主设备和一个从设备控制总线传输操作', '可以有多个主设备控制总线传输操作'], 340: ['在计算机系统中，多个系统部件之间信息传送的公共通路称为总线，就其所传送的信息 的性质而言，下列（）不是在公共通路上传送的信息', '数据信息', '地址信息', '系统信息', '控制信息'], 341: ['系统总线用来连接（）', '寄存器和运算器部件', '运算器和控制器部件', 'CPU、主存和外设部件', '接口和外部设备'], 342: ['计算机使用总线结构便于增减外设，同时（）', '减少信息传输量', '提高信息的传输速度', '减少信息传输线的条数', '提高信息传输的并行性'], 343: ['间址寻址第一次访问内存所得到的信息经系统总线的（）传送到CPU', '数据总线', '地址总线', '控制总线', '总线控制器'], 344: ['系统总线中地址线的功能是（）', '选择主存单元地址', '选择进行信息传输的设备', '选择外存地址', '指定主存和I/O设备接口电路的地址'], 345: ['单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（）', '可以采用单总线结构数据通路', '处理器时钟频率较低', '在指令执行过程中控制信号不变', '每条指令的CPI为1'], 346: ['在单机系统中，三总线结构计算机的总线系统组成是（）', '片内总线、系统总线和通信总线', '数据总线、地址总线和控制总线', 'DMA总线、主存总线和I/O总线', ' ISA总线、VESA总线和PCI总线'], 347: ['不同信号在同一条信号线上分时传输的方式称为（）', '总线复用方式', '并串行传输方式', '并行传输方式', '并行传输方式'], 348: [' 主存通过（）来识别信息是地址还是数据。', '总线的类型', '存储器数据寄存器（MDR）', '存储器地址寄存器（MAR）', '存储器地址寄存器（MAR）'], 349: ['在32位总线系统中，若时钟频率为500MHz,传送一个32位字需要5个时钟周期，则 该总线的数据传输率是（）', '200MB/S', '400MB/S', '600MB/s', '600MB/s'], 350: ['传输一幅分辨率为640x480像素、颜色数量为65536的照片（采用无压缩方式），设有 效数据传输率为56kb/s,大约需要的时间是（）', '34.82s', '43.86s', '85.71s', '87.77s'], 351: ['某总线有104根信号线，其中数据线（DB ）为32根，若总线工作频率为33MHz, 则其理论最大传输率为（）', '33MB/s', '64MB/S', '132MB/S', '164MB/S'], 352: ['在一个16位的总线系统中，若时钟频率为100MHz,总线周期为5个时钟周期传输一个 字，则总线带宽是（）', '4MB/s', '40MB/S', '16MB/s', '64MB/S'], 353: ['微机中控制总线上完整传输的信号有（） I.存储器和I/O设备的地址码 II.所有存储器和I/O设备的时序信号与控制信号 III.来自I/O设备和存储器的响应信号', '仅I', 'II和III', '仅II', 'I、II、III'], 354: ['下列有关总线定时的叙述中，错误的是', '异步通信方式中，全互锁协议最慢', '异步通信方式中，非互锁协议的可靠性最差', '同步通信方式中，同步时钟信号可由各设备提供', '半同步通信方式中，握手信号的采样由同步时钟控制'], 355: ['下列关于总线设计的叙述中，错误的是', '并行总线传输比串行总线传输速度快', '并行总线传输比串行总线传输速度快', '采用突发传输方式可提高总线数据传输率', '采用分离事务通信方式可提高总线利用率'], 356: ['下列关于多总线结构的叙述中，错误的是', '靠近CPU的总线速度较快', '存储器总线可支持突发传送方式', '总线之间须通过桥接器相连', 'PCI-Expressxl6采用并行传输方式'], 357: ['下列选项中，可提高同步总线数据传输率的是（） I.增加总线宽度 II.提高总线工作频率 III.支持突发传输 IV.采用地址/数据线复用', '仅I、II', '仅I、II、III', '仅III、IV', 'I、II、III、IV'], 358: ['假定一台计算机采用3通道存储器总线，配套的内存条型号为 DDR3J333,即内存条所接插的存储器总线的工作频率为1333MHz,总线宽度为64位, 则存储器总线的总带宽大约是（）', '10.66GB/S', '32GB/s', '64GB/s', '96GB/s'], 359: ['在计数器定时查询方式下，若每次计数从上一次计数的中止点开始，则（）', '设备号小的优先级高', '每个设备使用总线的机会相等', '设备号大的优先级高', '无法确定设备的优先级'], 360: ['“总线忙”信号的建立者是（）', '获得总线控制权的设备', '发出总线请求信号的设备', '总线控制器', 'CPU'], 361: ['为了对n个设备使用总线的请求进行仲裁，在独立请求方式中需要使用的控制线数量约 为（）。', 'n', 3, 'log2n向上取整+2', '2n+1'], 362: ['在计数器定时查询方式下，以下描述中正确的是（）', '总线设备的优先级可变', '设备越靠近控制器，优先级越高', '各设备的优先级相等', '各设备获得总线控制权的机会均等'], 363: ['以下关于总线的叙述，正确的是（） I.总线忙信号由总线控制器建立 II.计数器定时查询方式不需要总线同意信号 III.链式查询方式、计数器查询方式、独立请求方式所需控制线路由少到多排序是：链 式查询方式、独立请求方式、计数器查询方式', 'I、III', 'II、III', '仅III', '仅II'], 364: ['在不同速度的设备之间传送数据，()', ' 必须采用同步控制方式', '必须采用异步控制方式', '可以选用同步控制方式，也可选用异步控制方式', '必须采用应答方式'], 365: ['某机器I/O设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、7位 数据位、1位校验位和1位停止位。若要求每秒传送480个字符，则该设备的数据传输率 为()', '380b/s', '4800B/S', '480B/S', '4800b/S'], 366: ['同步控制方式是（）。', '只适用于CPU控制的方式', '只适用于外部设备控制的方式', '由统一的时序信号控制的方式', '所有指令执行时间都相同的方式 '], 367: ['同步通信之所以比异步通信具有较高的传输速率，是因为（）', '同步通信不需要应答信号且总线长度较短', '同步通信不需要应答信号且总线长度较短', '同步通信中，各部件的存取时间较接近', '以上各项因素的综合结果'], 368: ['以下各项中，（）是同步传输的特点。', '需要应答信号', '各部件的存取时间比较接近 ', '总线长度较长', '总线周期长度可变'], 369: ['在异步总线中，传送操作（）', '由设备控制器控制', '由CPU控制', '由统一时序信号控制', '按需分配时间'], 370: ['总线的异步通信方式是（）', '既不采用时钟信号，又不采用“握手”信号', '只采用时钟信号，不采用“握手”信号', '不采用时钟信号，只采用“握手”信号', '既采用时钟信号，又采用“握手”信号'], 371: ['在各种异步通信方式中，（）的速度最快', '全互锁', '不互锁', '半互锁', '速度均相等'], 372: ['在手术过程中，医生将手伸出，等护士将手术刀递上，待医生握紧后，护士才松手。若把医生和护士视为两个通信模块,上述动作相当于（）', '同步通信', '异步通信的全互锁方式', '异步通信的半互锁方式', '异步通信的不互锁方式'], 373: ['下列选项中的英文缩写均为总线标准的是（）', 'PCL CRT、USB、EISA', 'PCL CRT、USB、EISA', 'ISA、SCSI、RAM、MIPS', 'ISA、EISA、PCI、PCLExpress'], 374: ['下列关于USB总线特性的描述中，错误的是（）。', '可实现外部设备的即插即用和热拔插', '可通过级联方式连接多台外设', '是一种通信总线，连接不同外设', '同时可传输2位数据,数据传输率高'], 375: ['下列总线标准中属于串行总线的是（）', 'PCI', 'USB', 'EISA', 'ISA'], 376: ['下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准 是（）。', 'PCI', 'USB', 'AGP', 'PCI-Express'], 377: ['在现代微机主板上，采用局部总线技术的作用是（）', '节省系统的总带宽', '节省系统的总带宽', '抑制总线终端反射', '构成紧耦合系统'], 378: ['下列不属于计算机局部总线的是（）。', 'VESA', 'PCI', 'PCI', 'ISA'], 379: ['在微型机系统中，I/O设备通过（）与主板的系统总线相连接。', 'DMA控制器', '设备控制器', '中断控制器', 'I/O端口'], 380: ['下列关于I/O指令的说法中，错误的是（）', 'I/O指令是CPU系统指令的一部分', 'I/O指令是机器指令的一类', 'I/O指令反映CPU和I/O设备交换信息的特点', 'I/O指令的格式和通用指令格式相同'], 381: ['以下关于通道程序的叙述中，正确的是（）', '通道程序存放在主存中', '通道程序存叔在通道中', '通道程序是由CPU执行的', '通道程序可以在任何环境下执行I/O操作'], 382: ['下列关于I/O设备的说法中，正确的是（）I.键盘、鼠标、显示器、打印机属于人机交互设备 II.在微型计算机中，VGA代表的是视频传输标准 III.打印机从打字原理的角度来区分，可分为点阵式打印机和活字式打印机 IV.鼠标适合于用中断方式来实现输入操作', 'II、III、IV', 'I、II、IV', 'I、II、III', 'I、II、III、IV'], 383: ['下列说法中，正确的是（）', '计算机中一个汉字内码在主存中占用4B', '输出的字型码16*16点阵在缓冲存储区中占用32B', '输出的字型码16*16点阵在缓冲存储区中占用16B', '以上说法都不对'], 384: ['一台字符显示器的VRAM中存放的是（）', '显示字符的ASCII码', 'BCD码', '字模', '汉字内码'], 385: ['显示汉字采用点阵字库，若每个汉字用16*16的点阵表示，7500个汉字的字库容量是（）', '16KB', '240KB', '320KB', '1MB'], 386: ['假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率 为1600x1200,颜色深度为24位，帧频为85Hz,显存总带宽的50%用来刷新屏幕，则需 要的显存总带宽至少约为（）', '245Mb/s', '979Mb/s', '1958Mb/s', '7834Mb/s'], 387: ['CRT的分辨率为1024x1024像素，像素的颜色数为256,则刷新存储器的每单元字长为 （）,总容量为（）', '8B, 256MB', '8bit, 1MB', '8bit, 256KB', '8B, 32MB'], 388: ['一个磁盘的转速为7200转/分，每个磁道有160个扇区，每个扇区有512字节，则在理想 情况下，其数据传输率为（）', '7200x160KB/s', '7200KB/S', '9600KB/S', '19200KB/S'], 389: ['某磁盘的转速为10000转/分，平均寻道时间是6ms,磁盘传输速率是 20MB/S,磁盘控制器延迟为0.2ms,读取一个4KB的扇区所需的平均时间约为（）', '9ms', '9.4ms', '12ms', '12.4ms'], 390: ['下列选项中，用于提高RAID可靠性的措施有（） I.磁盘镜像 II.条带化 III.奇偶校验 IV.增加Cache机制', '仅I、II', '仅I、III', '仅I、III、IV', '仅II、III和IV'], 391: ['下列关于磁盘的说法中，错误的是（）', '本质上，U盘（闪存）是一种只读存储器', 'AID技术可以提高磁盘的磁记录密度和磁盘利用率', '未格式化的硬盘容量要大于格式化后的实际容量', '计算磁盘的存取时间时，“寻道时间”和“旋转等待时间”常取其平均值'], 392: ['若磁盘转速为7200转/分，平均寻道时间为8ms,每个磁道包含1000 个扇区，则访问一个扇区的平均存取时间大约是（）', '8.1ms', '12.2ms', '16.3ms', '20.5ms'], 393: ['下列关于磁盘存储器的叙述中，错误的是（）', '磁盘的格式化容量比非格式化容量小', '扇区中包含数据、地址和校验等信息', '磁盘存储器的最小读写单位为1字节', '磁盘存储器由磁盘控制器、磁盘驱初器和甚片组成'], 394: ['下列选项中，在I/O总线的数据线上传输的信息包括（） I.I/O接口中的命令字 II.I/O接口中的状态字 III.中断类型号', '仅I、II', '仅I、III', '仅II、III', 'I、II、III'], 395: ['在统一编址的方式下，区分存储单元和I/O设备是靠（）', '不同的地址码', '不同的地址线', '不同的控制线', '不同的数据线'], 396: ['下列功能中，属于I/O接口的功能的是（） I.数据格式的转换 II.I/O过程中错误与状态检测 III. I/O操作的控制与定时 IV.与主机和外设通信', 'I、IV', 'I、III、IV', 'I、II、IV', 'I、II、III、IV'], 397: ['下列关于I/O端口和接口的说法中，正确的是（）', '按照不同的数据传送格式,可将接口分为同步传送接口和异步传送接口', '在统一编址方式下，存储单元和I/O设备是靠不同的地址线来区分的', '在独立编址方式下，存储单元和I/O设备是靠不同的地址线来区分的', '在独立编址方式下，CPU需要设置专门的输入/输出'], 398: ['I/O的编址方式采用统一编址方式时，进行输入/输出的操作的指令是（）', '控制指令', '访存指令', '输入/输出指令', '都不对'], 399: ['下列叙述中，正确的是（）', '只有I/O指令可以访问I/O设备', '在统一编址下，不能直接访问I/O设备', '访问存储器的指令一定不能访问I/O设备', '在具有专门I/O指令的计算机中,I/O设备才可以单独编址'], 400: ['在统一编址情况下，就I/O设备而言，其对应的I/O地址说法错误的是（）', '要求固定在地址高端', '要求固定在地址低端', '要求相对固定在地址的某部分', '可以随意在地址的任何地方'], 401: ['磁盘驱动器向盘片磁道记录数据时采用（）方式写入', '并行', '串行', '并行-串行', '串行-并行'], 402: ['程序员进行系统调用访问设备使用的是', '逻辑地址', '物理地址', '主设备地址', '从设备地址'], 403: ['下列有关I/O接口的叙述中，错误的是（）', '状态端口和控制端口可以合用同一个寄存器', 'I/O接口中CPU可访问的寄存器称为I/O端口', '采用独立编址方式时，I/O端口地址和主存地址可能相同', '采用统一编址方式时，CPU不能用访存指令访问I/O端口'], 404: ['I/O指令实现的数据传送通常发生在（）', 'I/O设备和I/O端口之间', '通用寄存器和I/O设备之间', ' I/O端口和I/O端口之间', '通用寄存器和I/O端口之间'], 405: ['下列选项中，能引起外部中断的事件是（）', '键盘输入', '除数为0', '浮点运算下溢', '访存缺页'], 406: ['单级中断系统中，中断服务程序内的执行顺序是（） I.保护现场 II.开中断 III.关中断 IV.保存断点 V.中断事件处理 VI.恢复现场 VII.中断返回', 'I->V->VI->II->VII', 'III->I->V->VII', 'III->IV->V->VI->VII', 'IV->I->V->VI->VII'], 407: ['某计算机处理器主频为50MHz,采用定时查询方式控制设备A的I/O, 查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢 失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的 百分比至少是（）。', 0.0002, 0.0005, 0.002, 0.005], 408: ['若某设备中断请求的响应和处理时间为100ns,每400ns发出一次中断请求, 中断响应所允许的最长延迟时间为50ns,则在该设备持续工作过程中,CPU用于该设备的I/O 时间占整个CPU时间的百分比至少是（）', 0.125, 0.25, 0.375, 0.5], 409: ['响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包 括（） I.关中断 II.保存通用寄存器的内容 III.形成中断服务程序入口地址并送PC', '仅 I、II', '仅 I、III', '仅 II、III', 'I、II、III'], 410: ['设置中断排队判优逻辑的目的是（）', '产生中断源编码', '使同时提出的请求中的优先级别最高者得到及时响应', '使CPU能方便地转入中断服务子程序', '提高中断响应速度'], 411: ['以下说法中，错误的是（）', '中断服务程序一般是操作系统模块', '中断向量方法可提高中断源的识别速度', '中断向量地址是中断服务程序的入口地址', '重叠处理中断的现象称为中断嵌套'], 412: ['当有中断源发出请求时，CPU可执行相应的中断服务程序，可以提出中断的有（） I.外部事件 II. Cache III.浮点数运算下溢 IV.浮点数运算上溢', 'I、III', 'II、III、IV', 'I、IV', 'I、III、IV'], 413: ['以下关于“自陷”（Trap ）异常的叙述中，错误的是（）', '“自陷”是人为预先设定的一种特定处理事件', '可由访管指令或自陷指令的执行进入自陷', ' 一定是出现某种异常情况才会发生“自陷”', '“自陷”发生后CPU将进入操作系统内核程序执行'], 414: ['关于程序中断方式和DMA方式的叙述，错误的是（） I.DMA的优先级比程序中断的优先级要高 II.程序中断方式需要保护现场，DMA方式不需要保护现场 III.程序中断方式的中断请求是为了报告CPU数据的传输结束，而DMA方式的中断请求完全是为了传送数据', '仅II', 'II、III', '仅III', 'I、III'], 415: ['下列说法中，错误的是（）I.程序中断过程是由硬件和中断服务程序共同完成的 II.在每条指令的执行过程中，每个总线周期要检查一次有无中断请求 III.检测有无DMA请求，一般安排在一条指令执行过程的末尾 IV.中断服务程序的最后指令是无条件转移指令', 'III、IV', 'II、III、IV', 'II、IV', 'I、II、III、IV'], 416: ['能产生DMA请求的总线部件是（） I.高速外设 II.需要与主机批量交换数据的外设 III.具有DMA接口的设备', '仅I', '仅III', 'I、III', 'II、III'], 417: ['在具有中断向量表的计算机中，中断向量地址是（）', '子程序入口地址', '中断服务程序的入口地址', '中断服务程序入口地址的地址', '中断程序断点'], 418: ['中断响应是在（）', '一条指令执行开始', '一条指令执行中间', '一条指令执行之末', '一条指令执行的任何时候'], 419: ['在下列情况下，可能不发生中断请求的是', 'DMA操作结束', '一条指令执行完毕', '机器出现故障', '执行“软中断”指令'], 420: ['主存故障引起的中断是（）', 'I/O中断', '程序性中断', '机器校验中断', '外中断'], 421: ['在配有通道的计算机糸统中,用户程序需要输入/输出时,引起的中断是（）', '访管中断', 'I/O中断', '程序性中断', '外中断'], 422: ['下列不属于程序控制指令的是', '无条件转移指令', '有条件转移指令', '中断隐指令', '循环指令'], 423: ['在中断响应周期中，CPU主要完成的工作是（）', '关中断，保护断点，发中断响应信号并形成向量地址', '开中断，保护断点，发中断响应信号并形成向量地址', '关中断，执行中断服务程序', '关中断，执行中断服务程序'], 424: ['在中断周期中，由（）将允许中断触发器置0。', '关中断指令', '中断隐指令', '开中断指令', '中断服务程序'], 425: ['CPU响应中断时最先完成的步骤是（）', '开中断', '保存断点', '关中断', '转入中断服务程序'], 426: ['设置中断屏蔽标志可以改变（）', '多个中断源的中断请求优先级', 'CPU对多个中断请求响应的优先次序', '多个中断服务程序开始执行的顺序', '多个中断服务程序执行完的次序'], 427: ['下列关于多重中断系统的叙述中，错误的是（）', '在一条指令执行结束时响应中断', '中断处理期间CPU处于关中断状态', '中断请求的产生与当前指令的执行无关', 'CPU通过采样中断请求信号检测中断请求'], 428: ['在CPU响应中断时，保护两个关键的硬件状态是（）', 'PC 和 IR', 'PC 和 PSW', 'AR 和 IR', 'AR 和 PSW'], 429: ['在各种I/O方式中，中断方式的特点是（），DMA方式的特点是（）', ' CPU与外设串行工作，传送与主程序串行工作', ' CPU与外设并行工作，传送与主程序串行工作', ' CPU与外设串行工作，传送与主程序并行工作', ' CPU与外设并行工作，传送与主程序并行工作'], 430: ['在DMA传送方式中，由（）发出DMA请求，在传送期间总线控制权由（）掌握', '外部设备、CPU', 'DMA控制器、DMA控制器', '外部设备、DMA控制器', 'DMA控制器、内存'], 431: ['下列叙述中，（）是正确的', ' 程序中断方式和DMA方式中实现数据传送都需要中断请求', '程序中断方式中有中断请求，DMA方式中没有中断请求', ' 程序中断方式和DMA方式中都有中断请求，但目的不同', 'DMA要等指令周期结束时才可以进行周期窃取'], 432: ['以下关于DMA方式进行I/O的描述中，正确的是（）', '—个完整的DMA过程，部分由DMA控制器控制，部分由CPU控制', '—个完整的DMA过程，部分由DMA控制器控制，部分由CPU控制', '一个完整的DMA过程，完全由DMA控制器控制，CPU不介入任何控制', '一个完整的DMA过程，完全由DMA控制器控制，CPU不介入任何控制'], 433: ['CPU响应DMA请求的条件是当前（）执行完', ' 机器周期', '总线周期', '机器周期和总线周期', '指令周期'], 434: ['下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（）', '中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权', '中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后', '中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成', '中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备'], 435: ['关于中断和DMA,下列说法中正确的是（）', 'DMA请求和中断请求同时发生时，响应DMA请求', 'DMA请求、非屏蔽中断、可屏蔽中断都要在当前指令结束之后才能被响应', 'DMA请求、非屏蔽中断、可屏蔽中断都要在当前指令结束之后才能被响应', '若不开中断，所有中断请求就不能响应'], 436: ['以下有关DMA方式的叙述中，错误的是（）', '在DMA方式下,DMA控制器向CPU请求的是总线使用权', 'DMA方式可用于键盘和鼠标的数据输入', '在数据传输阶段，不需要CPU介入，完全由DMA控制器控制', 'DMA方式要用到中断处理'], 437: ['在主机和外设的信息传送中，（）不是一种程序控制方式', '直接程序传送', '程序中断', '直接存储器存取（DMA）', '通道控制'], 438: ['中断发生时，程序计数器内容的保护和更新是由（）完成的', '硬件自动', '进栈指令和转移指令', '访存指令', '中断服务程序'], 439: ['在DMA方式传送数据的过程中，由于没有破坏（）的内容，所有CPU可以正常工作（访存除外）', '程序计数器', '程序计数器和寄存器', '指令寄存器', '堆栈寄存器'], 440: ['在DMA方式下，数据从内存传送到外设经过的路径是（）', '内存->数据总线->数据通路->外设', '内存->数据总线->DMAC->外设', '内存->数据通路->数据总线->外设', '内存->CPU->外设'], 441: ['在采用中断I/O方式控制打印输出的情况下，CPU和打印控制接口中 的I/O端口之间交换的信息不可能是（）', '打印字符', '主存地址', '设备状态', '控制命令'], 442: ['下列关于外部I/O中断的叙述中，正确的是（）', '中断控制器按所接收中断请求的先后次序进行中断优先级排队', 'CPU响应中断时，通过执行中断隐指令完成通用寄存器的保护', 'CPU只有在处于中断允许状态时，才能响应外部设备的中断请求', '有中断请求时，CPU立即暂停当前指令执行，转去执行中断服务程序'], 443: ['某设备以中断方式与CPU进行数据交换，CPU主频为1GHz,设备接 口中的数据缓冲寄存器为32位，设备的数据传输率为50kB/s。若每次中断开销（包括 中断响应和中断处理）为1000个时钟周期，则CPU用于该设备输入/输出的时间占整个 CPU时间的百分比最多是（）。', 0.0125, 0.25, 0.05, 0.125], 444: ['下列关于DMA方式的叙述中，正确的是（） I.DMA传送前由设备驱动程序设置传送参数 II.DMA传送前由设备驱动程序设置传送参数 III.数据传送由DMA控制器直接控制总线完成 IV.DMA传送结束后的处理由中断服务程序完成', '仅 I、II', '仅I、III、IV', '仅II、III、IV', 'I、II、III、IV'] };
    class Tree extends React.Component {

      constructor(props) {
        super(props);
        this.state = {
          tree_data: [{ 'title': '1、计算机系统概述', 'key': '1', 'children': [{ 'title': '1.1、计算机发展历程', 'key': '1.1', 'children': [{ 'title': '1.1.1、计算机硬件的发展', 'key': '1.1.1', ' isLeaf': true }, { 'title': '1.1.2、计算机软件的发展', 'key': '1.1.2', ' isLeaf': true }, { 'title': '1.1.3、计算机的分类与发展方向', 'key': '1.1.3', ' isLeaf': true }] }, { 'title': '1.2、计算机系统层次结构', 'key': '1.2', 'children': [{ 'title': '1.2.1、计算机系统的组成', 'key': '1.2.1', ' isLeaf': true }, { 'title': '1.2.2、计算机硬件的基本组成', 'key': '1.2.2', ' isLeaf': true }, { 'title': '1.2.3、计算机软件的分类', 'key': '1.2.3', ' isLeaf': true }, { 'title': '1.2.4、计算机的工作过程', 'key': '1.2.4', ' isLeaf': true }, { 'title': '1.2.5、计算机系统的多级层次结构', 'key': '1.2.5', ' isLeaf': true }] }, { 'title': '1.3、计算机的性能指标', 'key': '1.3', 'children': [{ 'title': '1.3.1、计算机的主要性能指标', 'key': '1.3.1', ' isLeaf': true }, { 'title': '1.3.2、几个专业术语', 'key': '1.3.2', ' isLeaf': true }] }] }, { 'title': '2、数据的表示和运算', 'key': '2', 'children': [{ 'title': '2.1、数制与编码', 'key': '2.1', 'children': [{ 'title': '2.1.1、进位计数制及其相互运算', 'key': '2.1.1', ' isLeaf': true }, { 'title': '2.1.2、真值和机器数', 'key': '2.1.2', ' isLeaf': true }, { 'title': '2.1.3、BCD码', 'key': '2.1.3', ' isLeaf': true }, { 'title': '2.1.4、字符与字符串', 'key': '2.1.4', ' isLeaf': true }, { 'title': '2.1.5、校验码', 'key': '2.1.5', ' isLeaf': true }] }, { 'title': '2.2、定点数的表示与运算', 'key': '2.2', 'children': [{ 'title': '2.2.1、定点数的表示', 'key': '2.2.1', ' isLeaf': true }, { 'title': '2.2.2、定点数的运算', 'key': '2.2.2', ' isLeaf': true }, { 'title': '2.2.3、C语言中的整数类型及类型转换', 'key': '2.2.3', ' isLeaf': true }, { 'title': '2.2.4、数据的存储和排列', 'key': '2.2.4', ' isLeaf': true }] }, { 'title': '2.3、浮点数的表示与运算', 'key': '2.3', 'children': [{ 'title': '2.3.1、浮点数的表示', 'key': '2.3.1', ' isLeaf': true }, { 'title': '2.3.2、浮点数的加减运算', 'key': '2.3.2', ' isLeaf': true }] }, { 'title': '2.4、算术逻辑单元（ALU）', 'key': '2.4', 'children': [{ 'title': '2.4.1、串行加法器和并行加法器', 'key': '2.4.1', ' isLeaf': true }, { 'title': '2.4.2、算术逻辑单元的功能和结构', 'key': '2.4.2', ' isLeaf': true }] }] }, { 'title': '3、存储系统', 'key': '3', 'children': [{ 'title': '3.1、存储器概述', 'key': '3.1', 'children': [{ 'title': '3.1.1、存储器分类', 'key': '3.1.1', ' isLeaf': true }, { 'title': '3.1.2、存储器性能指标', 'key': '3.1.2', ' isLeaf': true }] }, { 'title': '3.2、存储器的层次化结构', 'key': '3.2', 'children': [{ 'title': '3.2.1、多级存储系统', 'key': '3.2.1', ' isLeaf': true }] }, { 'title': '3.3、半导体随机存储器', 'key': '3.3', 'children': [{ 'title': '3.3.1、SRAM和DRAM', 'key': '3.3.1', ' isLeaf': true }, { 'title': '3.3.2、只读存储器', 'key': '3.3.2', ' isLeaf': true }, { 'title': '3.3.3、主存储器的基本组成', 'key': '3.3.3', ' isLeaf': true }] }, { 'title': '3.4、主存储器与CPU的连接', 'key': '3.4', 'children': [{ 'title': '3.4.1、连接原理', 'key': '3.4.1', ' isLeaf': true }, { 'title': '3.4.2、主存容量的扩展', 'key': '3.4.2', ' isLeaf': true }, { 'title': '3.4.3、存储芯片的地址分配和片选', 'key': '3.4.3', ' isLeaf': true }, { 'title': '3.4.4、存储器与CPU的连接', 'key': '3.4.4', ' isLeaf': true }] }, { 'title': '3.5、双端口RAM和多模块存储器', 'key': '3.5', 'children': [{ 'title': '3.5.1、双端口RAM', 'key': '3.5.1', ' isLeaf': true }, { 'title': '3.5.2、多模块存储器', 'key': '3.5.2', ' isLeaf': true }] }, { 'title': '3.6、高速缓冲存储器', 'key': '3.6', 'children': [{ 'title': '3.6.1、程序访问的局部性原理', 'key': '3.6.1', ' isLeaf': true }, { 'title': '3.6.2、Cache的基本工作原理', 'key': '3.6.2', ' isLeaf': true }, { 'title': '3.6.3、Cache和主存的映射方式', 'key': '3.6.3', ' isLeaf': true }, { 'title': '3.6.4、Cache中主存块的替换算法', 'key': '3.6.4', ' isLeaf': true }, { 'title': '3.6.5、Cache写策略', 'key': '3.6.5', ' isLeaf': true }] }, { 'title': '3.7、虚拟存储器', 'key': '3.7', 'children': [{ 'title': '3.7.1、虚拟存储器的基本概念', 'key': '3.7.1', ' isLeaf': true }, { 'title': '3.7.2、页式虚拟存储器', 'key': '3.7.2', ' isLeaf': true }, { 'title': '3.7.3、加快地址转换：快表（TLB）', 'key': '3.7.3', ' isLeaf': true }, { 'title': '3.7.4、段式虚拟存储器', 'key': '3.7.4', ' isLeaf': true }, { 'title': '3.7.5、段页式虚拟存储器', 'key': '3.7.5', ' isLeaf': true }, { 'title': '3.7.6、虚拟存储器与Cache的比较', 'key': '3.7.6', ' isLeaf': true }] }] }, { 'title': '4、指令系统', 'key': '4', 'children': [{ 'title': '4.1、指令格式', 'key': '4.1', 'children': [{ 'title': '4.1.1、指令的基本格式', 'key': '4.1.1', ' isLeaf': true }, { 'title': '4.1.2、定长操作码指令格式', 'key': '4.1.2', ' isLeaf': true }, { 'title': '4.1.3、扩展操作码指令格式', 'key': '4.1.3', ' isLeaf': true }] }, { 'title': '4.2、指令的寻址方式', 'key': '4.2', 'children': [{ 'title': '4.2.1、指令寻址和数据寻址', 'key': '4.2.1', ' isLeaf': true }, { 'title': '4.2.2、常见的数据寻址方式', 'key': '4.2.2', ' isLeaf': true }, { 'title': '4.2.3、X86汇编指令入门', 'key': '4.2.3', ' isLeaf': true }] }, { 'title': '4.3、CISC和RISC的基本概念', 'key': '4.3', 'children': [{ 'title': '4.3.1、复杂指令系统计算机（CISC）', 'key': '4.3.1', ' isLeaf': true }, { 'title': '4.3.2、精简指令系统计算机（RISC）', 'key': '4.3.2', ' isLeaf': true }, { 'title': '4.3.3、CISC和RISC的比较', 'key': '4.3.3', ' isLeaf': true }] }] }, { 'title': '5、中央处理器', 'key': '5', 'children': [{ 'title': '5.1、CPU的功能和基本结构', 'key': '5.1', 'children': [{ 'title': '5.1.1、CPU的功能', 'key': '5.1.1', ' isLeaf': true }, { 'title': '5.1.2、CPU的基本结构', 'key': '5.1.2', ' isLeaf': true }] }, { 'title': '5.2、指令执行过程', 'key': '5.2', 'children': [{ 'title': '5.2.1、指令周期', 'key': '5.2.1', ' isLeaf': true }, { 'title': '5.2.2、指令周期的数据流', 'key': '5.2.2', ' isLeaf': true }, { 'title': '5.2.3、指令执行方案', 'key': '5.2.3', ' isLeaf': true }] }, { 'title': '5.3、数据通路的功能和基本结构', 'key': '5.3', 'children': [{ 'title': '5.3.1、数据通路的功能', 'key': '5.3.1', ' isLeaf': true }, { 'title': '5.3.2、数据通路的基本结构', 'key': '5.3.2', ' isLeaf': true }] }, { 'title': '5.4、控制器的功能和工作原理', 'key': '5.4', 'children': [{ 'title': '5.4.1、控制器的结构和功能', 'key': '5.4.1', ' isLeaf': true }, { 'title': '5.4.2、硬布线控制器', 'key': '5.4.2', ' isLeaf': true }, { 'title': '5.4.3、微程序控制器', 'key': '5.4.3', ' isLeaf': true }] }, { 'title': '5.5、指令流水线', 'key': '5.5', 'children': [{ 'title': '5.5.1、指令流水线的基本概念', 'key': '5.5.1', ' isLeaf': true }, { 'title': '5.5.2、流水线的分类', 'key': '5.5.2', ' isLeaf': true }, { 'title': '5.5.3、影响流水线的因素', 'key': '5.5.3', ' isLeaf': true }, { 'title': '5.5.4、流水线的性能指标', 'key': '5.5.4', ' isLeaf': true }, { 'title': '5.5.5、超标量流水线的基本概念', 'key': '5.5.5', ' isLeaf': true }] }] }, { 'title': '6、总线', 'key': '6', 'children': [{ 'title': '6.1、总线概述', 'key': '6.1', 'children': [{ 'title': '6.1.1、总线基本概念', 'key': '6.1.1', ' isLeaf': true }, { 'title': '6.1.2、总线的分类', 'key': '6.1.2', ' isLeaf': true }, { 'title': '6.1.3、系统总线的结构', 'key': '6.1.3', ' isLeaf': true }, { 'title': '6.1.4、总线的性能指标', 'key': '6.1.4', ' isLeaf': true }] }, { 'title': '6.2、总线仲裁', 'key': '6.2', 'children': [{ 'title': '6.2.1、集中仲裁方式', 'key': '6.2.1', ' isLeaf': true }, { 'title': '6.2.2、分布仲裁方式', 'key': '6.2.2', ' isLeaf': true }] }, { 'title': '6.3、总线操作和定时', 'key': '6.3', 'children': [{ 'title': '6.3.1、总线传输的4个阶段', 'key': '6.3.1', ' isLeaf': true }, { 'title': '6.3.2、同步定时方式', 'key': '6.3.2', ' isLeaf': true }, { 'title': '6.3.3、异步定时方式', 'key': '6.3.3', ' isLeaf': true }] }, { 'title': '6.4、总线标准', 'key': '6.4', 'children': [{ 'title': '6.4.1、常见的总线标准', 'key': '6.4.1', ' isLeaf': true }] }] }, { 'title': '7、输入/输出系统', 'key': '7', 'children': [{ 'title': '7.1、I/O系统基本概念', 'key': '7.1', 'children': [{ 'title': '7.1.1、输入/输出系统', 'key': '7.1.1', ' isLeaf': true }, { 'title': '7.1.2、I/O控制方式', 'key': '7.1.2', ' isLeaf': true }] }, { 'title': '7.2、外部设备', 'key': '7.2', 'children': [{ 'title': '7.2.1、输入设备', 'key': '7.2.1', ' isLeaf': true }, { 'title': '7.2.2、输出设备', 'key': '7.2.2', ' isLeaf': true }, { 'title': '7.2.3、外存储器', 'key': '7.2.3', ' isLeaf': true }] }, { 'title': '7.3、I/O接口', 'key': '7.3', 'children': [{ 'title': '7.3.1、I/O接口的功能', 'key': '7.3.1', ' isLeaf': true }, { 'title': '7.3.2、I/O接口的基本结构', 'key': '7.3.2', ' isLeaf': true }, { 'title': '7.3.3、I/O接口的类型', 'key': '7.3.3', ' isLeaf': true }, { 'title': '7.3.4、I/O端口及其编址', 'key': '7.3.4', ' isLeaf': true }] }, { 'title': '7.4、I/O方式', 'key': '7.4', 'children': [{ 'title': '7.4.1、程序查询方式', 'key': '7.4.1', ' isLeaf': true }, { 'title': '7.4.2、程序中断方式', 'key': '7.4.2', ' isLeaf': true }, { 'title': '7.4.3、DMA方式', 'key': '7.4.3', ' isLeaf': true }] }] }],
          node: [

          ], link: [

          ], categories: [
            {
              "name": "章节"
            },
            {
              "name": "选择题"
            },
            {
              "name": "问题",
              "symbol": "circle",
              "symbolSize": 28
            },
            {
              "name": "选项",
              "symbol": "circle",
              "symbolSize": 28
            }
          ]
        };

      }

      graph() {
        var chartDom = document.getElementById('graph');
        echarts.init(chartDom).dispose();
        var myChart = echarts.init(chartDom, 'light');
        var option;
        var legends = this.state.categories;
        myChart.showLoading();
        myChart.hideLoading();
        const colors = [
          '#63C4C7', '#B2A3DA', '#70AFEA', '#F4BC89', '#CB7F82',
          '#8F97B1', '#E1D047', '#9CB45F', '#90716E', '#CE70A7',
          '#49A0A3', '#9680CC', '#648BCF', '#E89D5C', '#B25754',
          '#5C6689', '#C4AC38', '#88AE37', '#6B5654', '#B34987'
        ];
        var nodes = this.state.node;
        nodes.forEach(function (node) {
          if (node.fixed) {
            node.x = document.getElementById('graph').clientWidth / 2;
            node.y = document.getElementById('graph').clientHeight / 2 + 40 + document.getElementById('main').clientHeight;
          }
        });
        option = {
          color: colors,
          title: {


            top: 'bottom',
            left: 'right'
          },
          tooltip: {
            formatter: function (x) {
              return x.data.name;
            }
          },
          legend: {
            type: 'scroll',

            icon: 'circle',
            data: legends.map(function (a) {
              return a.name;
            })
          },
          toolbox: {
            show: true,
            feature: {

              restore: {
                show: true
              },
              saveAsImage: {
                show: true
              }
            }
          },
          series: [{
            type: 'graph',
            layout: 'force',

            dataZoom: {
              show: true,
            },
            edgeSymbol: ['none', 'arrow'],
            edgeSymbolSize: [5, 10],
            hoverAnimation: false,
            focusNodeAdjacency: true,
            roam: true,
            zoom: 2,
            label: {
              show: true,

              formatter: function (x) {
                var tmp = x.data.name;
                if (tmp.length >= 30) {
                  tmp = tmp.substring(0, 30);
                  tmp = tmp + "...";
                }
                if (typeof tmp !== 'string') {
                  tmp = tmp.toString();
                }
                var strs = tmp.split('');
                var str = ''
                for (var i = 0, s; s = strs[i++];) {
                  str += s;
                  if (!(i % 6)) str += '\n';
                }
                return str



              },
              textStyle: {
                color: '#000',
                fontSize: 10
              }
            },
            edgeLabel: {

              show: true,
              formatter: "{c}"
            },
            lineStyle: {

              width: 2,
              color: 'source',
              curveness: 0,
              opacity: 1

            },

            data: nodes,
            categories: this.state.categories,
            force: {
              edgeLength: 5,
              repulsion: 500,
              gravity: 0.8,
              layoutAnimation: true,
            },
            edges: this.state.link
          }]
        };
        myChart.on('click', (param) => {
          var data = param.data;
          if (data.source !== undefined && data.target !== undefined) {
            return;
          } else {
            if (data.category == 3 || data.category == 4 || data.category == 5 || data.category == 2) {
              myChart.setOption(option);
            }
            else {
              return;
            }

          }

        });
        myChart.setOption(option);
      }

      onExpand() {
        console.log('Trigger Expand');
      }

      onSelect(keys, info) {
        if (keys[0].length > 3) {
          let node = [];
          let link = [];
          let index = 0;
          let level_1 = index;
          node.push({
            "category": 0,
            "id": index++,
            "name": keys[0],
            "symbolSize": 50
          })
          let level_2 = index;
          node.push({
            "category": 1,
            "id": index++,
            "name": '选择题',
            "symbolSize": 20
          })
          link.push({
            "source": level_1.toString(),
            "target": level_2.toString(),
            "value": ""
          })
          let level_3;
          if (keys[0] in choice_link) {

            for (var i in choice_link[keys[0]]) {
              index++;
              level_3 = index;
              link.push({
                "source": level_2.toString(),
                "target": index.toString(),
                "value": ""

              })
              node.push({
                "category": 2,
                "id": index,
                "name": choice[choice_link[keys[0]][i]][0],
                "symbol": "rect",
                "symbolSize": 50
              })
              for (let j = 0; j < 4; j++) {
                index++;
                link.push({
                  "source": level_3.toString(),
                  "target": index.toString(),
                  "value": ""

                })
                node.push({
                  "category": 3,
                  "id": index,
                  "name": choice[choice_link[keys[0]][i]][j + 1],
                  "symbol": "rect",
                  "symbolSize": 30
                })
              }

            }
          }
          let level_2_1 = ++index;
          node.push({
            "category": 1,
            "id": index++,
            "name": '简答题',
            "symbolSize": 20
          })
          link.push({
            "source": level_1.toString(),
            "target": level_2_1.toString(),
            "value": ""
          })
          if (keys[0] in question_link) {

            for (var i in question_link[keys[0]]) {
              index++;
              link.push({
                "source": level_2_1.toString(),
                "target": index.toString(),
                "value": ""

              })
              node.push({
                "category": 2,
                "id": index,
                "name": question[question_link[keys[0]][i]][0],
                "symbol": "rect",
                "symbolSize": 50
              })

            }
          }
          this.setState({
            node: node, link: link
          }, () => {
            this.graph()
          });
        }
      }
      render() {

        return (

          <div>
            <antd.Row type="flex" justify="center">
              <antd.Col span="12">
                <antd.Card style={{ height: 800 + "px", overflow: "scroll" }} hoverable="true" type="inner">
                  <antd.Tree.DirectoryTree
                    multiple
                    defaultExpandAll
                    onSelect={(keys, info) => this.onSelect(keys, info)}
                    onExpand={() => this.onExpand()}

                    treeData={this.state.tree_data}
                  >
                  </antd.Tree.DirectoryTree>
                </antd.Card>
              </antd.Col>
              <antd.Col span="12">
                <div id='graph' style={{ height: 800 + 'px' }}></div>

              </antd.Col>
            </antd.Row>
          </div>

        );
      }
    }
    ReactDOM.render(
      <Tree />,
      document.getElementById("app")
    );
  </script>
</body>

</html>