AÅŸaÄŸÄ±daki dÃ¶kÃ¼man, **ModelSim/Questa (Intel/Starter Edition ile uyumlu)** `rules_modelsim.mk` dosyanÄ±z iÃ§in profesyonel seviyede bir referanstÄ±r. Verilog/SystemVerilog derlemeâ€“koÅŸum akÄ±ÅŸÄ±nÄ± standardize eder, log yÃ¶netimini dÃ¼zenler ve GUI/Batch Ã§alÄ±ÅŸtÄ±rmayÄ± parametreleÅŸtirir. (Not: Intel/Starter Editionâ€™da **`vopt` yoktur**; akÄ±ÅŸ `vlog + vsim` ile Ã§alÄ±ÅŸÄ±r.)

---

# ğŸ“˜ ModelSim / Questa Makefile DokÃ¼mantasyonu

**Dosya:** `script/makefiles/rules_modelsim.mk`
**AmaÃ§:** ModelSim/Questa derleme ve simÃ¼lasyon akÄ±ÅŸÄ±nÄ± (GUI/Batch) otomatikleÅŸtirmek, logâ€™larÄ± dÃ¼zenlemek ve CIâ€™ye uygun hÃ¢le getirmek.

---

## ğŸ§± Genel BakÄ±ÅŸ

Bu Makefile ÅŸunlarÄ± saÄŸlar:

* **Derleme:** `vlog` ile RTL + testbench derlenir (work library).
* **KoÅŸum:** `vsim` ile batch ya da GUI simÃ¼lasyon.
* **Parametreleme:** CLIâ€™dan `GUI`, `TEST`, `DO_FILE`, `SIM_TIME` vb. deÄŸiÅŸtirilebilir.
* **Log YÃ¶netimi:** Zaman damgalÄ± `vsim_*` logâ€™larÄ±; false-positive hata filtreleri.
* **Uyumluluk:** ModelSim **Intel/Starter** sÃ¼rÃ¼mÃ¼ (vopt yok) + Linux/WSL/MSYS2.

---

## âš™ï¸ KonfigÃ¼rasyon DeÄŸiÅŸkenleri

Ana Makefile veya `config.mk` iÃ§inde set edilir; bu dosya bu deÄŸiÅŸkenleri **kullanÄ±r**:

| DeÄŸiÅŸken          | VarsayÄ±lan                | AÃ§Ä±klama                                    |
| ----------------- | ------------------------- | ------------------------------------------- |
| `WORK_DIR`        | `work`                    | ModelSim Ã§alÄ±ÅŸma kÃ¼tÃ¼phanesi                |
| `INC_DIR`         | `./rtl/include`           | `\`include` dizinleri                       |
| `LOG_DIR`         | `./build/logs`            | Derleme/simÃ¼lasyon logâ€™larÄ±                 |
| `TOP_LEVEL`       | *(zorunlu)*               | Testbench top modul adÄ± (Ã¶rn. `tb_wrapper`) |
| `SV_SOURCES`      | *(zorunlu)*               | RTL kaynak listesi                          |
| `TB_FILE`         | *(zorunlu)*               | Testbench dosyasÄ±                           |
| `SIM_DIR`         | `./sim`                   | `.do` scriptâ€™lerinin olduÄŸu klasÃ¶r          |
| `SIM_TIME`        | `1us`                     | Batch modda koÅŸum sÃ¼resi                    |
| `BUILD_MODE_NAME` | `Debug`                   | Ã‡Ä±ktÄ±larda gÃ¶rÃ¼necek profil adÄ±             |
| `GUI`             | `0`                       | `1` â†’ GUI, `0` â†’ batch                      |
| `TEST`            | `default_test`            | UVM test adÄ±: `+UVM_TESTNAME=$(TEST)`       |
| `DO_FILE`         | `$(SIM_DIR)/do/questa.do` | GUI modunda Ã§alÄ±ÅŸacak `.do`                 |

---

## ğŸ”§ AraÃ§ SeÃ§enekleri

### `vlog` (Derleyici)

VarsayÄ±lan `VLOG_OPTS` Ã¶zet:

* `-sv` â†’ SystemVerilog modu
* `-mfcu` â†’ Ã‡oklu dosyayÄ± tek compilation unit olarak derle
* `+acc=npr` â†’ Sinyal eriÅŸimi (debug/wave)
* `+incdir+$(INC_DIR)` â†’ Include dizinleri
* `-svinputport=relaxed` â†’ SV giriÅŸ portlarÄ± esnekliÄŸi
* `-suppress vlog-2583 -suppress vlog-2275` â†’ sÄ±k gÃ¶rÃ¼len zararsÄ±z uyarÄ±larÄ± bastÄ±r

### `vsim` (SimÃ¼latÃ¶r)

VarsayÄ±lan `VSIM_FLAGS` Ã¶zet:

* `-t ns` â†’ zaman birimi
* `-voptargs=+acc=npr` â†’ (Starterâ€™da vopt yok; burada `+acc` gÃ¶rÃ¼nÃ¼rlÃ¼ÄŸÃ¼ iÃ§in kullanÄ±lÄ±yor)
* `+notimingchecks` â†’ timing check kapatma (opsiyonel)

---

## ğŸ§® Hedefler (Targets)

### 1) `make compile` â€” Derleme

* `work/` kÃ¼tÃ¼phanesini oluÅŸturur.
* RTL + TB dosyalarÄ±nÄ± derler.
* Ã‡Ä±ktÄ±: `$(LOG_DIR)/compile.log`

**BaÅŸarÄ±/KayÄ±p mantÄ±ÄŸÄ±**

* Komutun gerÃ§ek **exit code**â€™u takip edilir.
* Logâ€™taki â€œgerÃ§ek hataâ€ satÄ±rlarÄ± akÄ±llÄ± filtreyle taranÄ±r.
* â€œErrors: 0â€ yazan Ã¶zet satÄ±rÄ± **hata sayÄ±lmaz**.

### 2) `make simulate` â€” SimÃ¼lasyon (Batch/GUI)

* **Batch (GUI=0):**

  * `vsim -c work.$(TOP_LEVEL) -do "run $(SIM_TIME); quit"`
  * Log: `$(LOG_DIR)/vsim_YYYYmmdd_HHMMSS.log`
  * Logâ€™da sadece â€œ** Error:â€ satÄ±rlarÄ± hata sayÄ±lÄ±r; â€œErrors: 0â€ Ã¶zet satÄ±rÄ± **hata deÄŸildir**.
* **GUI (GUI=1):**

  * `vsim work.$(TOP_LEVEL) -do $(DO_FILE)`
  * GUI aÃ§Ä±lÄ±r; transcript dosyasÄ± default isimle aynÄ± klasÃ¶re dÃ¼ÅŸebilir.

**UVM Test DesteÄŸi:**
`make simulate TEST=my_test` â†’ `+UVM_TESTNAME=my_test`

**DO Script SeÃ§imi:**
`make simulate GUI=1 DO_FILE=sim/do/ddr.do`

**SÃ¼re DeÄŸiÅŸtirme:**
`make simulate SIM_TIME=20000ns`

### 3) `make rerun` â€” HÄ±zlÄ± yeniden koÅŸum

* Derlemeyi atlar; mevcut `work/` ile koÅŸar (Batch/GUI parametrelerine uyar).

### 4) Temizlik

* `make clean_modelsim` â†’ `work/`, `transcript`, `vsim.wlf`, `modelsim.ini`, tÃ¼m logâ€™lar silinir.
* `make clean_logs` â†’ Sadece logâ€™lar silinir; derlenmiÅŸ kÃ¼tÃ¼phane kalÄ±r.

---

## ğŸ§ª KullanÄ±m Ã–rnekleri

```bash
# Derle
make compile

# Batch modda simÃ¼lasyon (varsayÄ±lan 1us)
make simulate

# Batch modda Ã¶zel sÃ¼re ve UVM testi
make simulate SIM_TIME=20000ns TEST=alu_random

# GUI modunda .do dosyasÄ± ile
make simulate GUI=1 DO_FILE=sim/do/questa.do

# Sadece loglarÄ± temizle
make clean_logs

# Tam temizlik (work + loglar + transcript)
make clean_modelsim
```

---

## ğŸ§  Log Analizi MantÄ±ÄŸÄ± (False-Positive Ã¶nleme)

* **Derleme:**

  * `EXIT_CODE != 0` â†’ derleyici hatasÄ± (fail)
  * logâ€™ta **â€œError:â€** geÃ§en satÄ±rlar â†’ hata kabul edilir
  * **â€œErrors: 0, Warnings: Nâ€** â†’ yalnÄ±zca Ã¶zet satÄ±rÄ± â‡’ **hata sayÄ±lmaz**

* **SimÃ¼lasyon:**

  * `EXIT_CODE != 0` â†’ simÃ¼latÃ¶r hatasÄ± (fail)
  * logâ€™ta **â€œ** Error:â€** (ModelSim gerÃ§ek hata formatÄ±) varsa â†’ hata
  * **â€œErrors: 0, Warnings: Nâ€** â†’ **hata sayÄ±lmaz**
  * Ä°stersen â€œ** Fatal:**â€ ve assertion kalÄ±plarÄ±nÄ± da denetime ekleyebilirsin.

> Ä°pucu: GeniÅŸletmek istersen kÃ¼Ã§Ã¼k bir `script/utils/analyze_vsim_log.py` ile â€œError/Fatal/Assertionâ€ sayÄ±mlarÄ±nÄ± renkli Ã¶zetleyip Makefileâ€™dan Ã§aÄŸÄ±rabilirsin.

---

## ğŸ” SÄ±k KarÅŸÄ±laÅŸÄ±lan UyarÄ±lar ve AnlamlarÄ±

* `vsim-3015 [PCDPC] Port size ... does not match connection size ...`
  â†’ **Port geniÅŸliÄŸi uyuÅŸmazlÄ±ÄŸÄ±**. Ã–rn. `stall_i` 1-bit, baÄŸlanan sinyal 3-bit.
  Ã‡Ã¶zÃ¼m: Port/sinyal bit geniÅŸliklerini hizala veya cast et.

* `vsim-PLI-3408 Too few data words read ... Expected N, found M`
  â†’ **.mem init** dosyasÄ± beklenen satÄ±r sayÄ±sÄ±nda deÄŸil.
  Ã‡Ã¶zÃ¼m: `.mem` dosyasÄ±nÄ± doÄŸru kelime sayÄ±sÄ±yla yeniden oluÅŸtur (Ã¶rn. 8192 satÄ±r).

Bu tip uyarÄ±lar simÃ¼lasyonu durdurmaz (Error: 0). Makefile bunlarÄ± **hata saymaz**.

---

## ğŸ§© En Ä°yi Pratikler

1. **`work/` ve logâ€™larÄ±** `.gitignore` ile versiyon kontrolÃ¼nden Ã§Ä±kar.
2. BÃ¼yÃ¼k tasarÄ±mlarda derleme hÄ±zÄ±nÄ± korumak iÃ§in **`-mfcu`** kullan (zaten aktif).
3. Wave/debug iÃ§in **`+acc=npr`** uygundur (signal eriÅŸimi).
4. CIâ€™da:

   * `make compile` â†’ `make simulate SIM_TIME=...`
   * LoglarÄ± artefact olarak topla.
5. GUI testlerinde `.do` scriptâ€™ini parametrele (`DO_FILE`) ve kontrolÃ¼ scriptâ€™e taÅŸÄ±.

---

## ğŸ§© KÄ±sa Referans

### `vlog` sÄ±k kullanÄ±lanlarÄ±

* `-sv` | SV modu
* `-mfcu` | Multi-file compile unit
* `+incdir+<dir>` | include dizini
* `+define+FOO=1` | makro
* `-work <lib>` | hedef kÃ¼tÃ¼phane
* `-suppress <id>` | uyarÄ± bastÄ±rma

### `vsim` sÄ±k kullanÄ±lanlarÄ±

* `-c` | Batch mod
* `-do "<komutlar>"` | DO komutu satÄ±rÄ±
* `-t ns` | zaman birimi
* `+UVM_TESTNAME=...` | UVM test seÃ§imi
* `-coverage` | (tam lisanslarda) coverage
* `-l <file>` | transcript log yolu

---

## ğŸ§· Sorun Giderme

* **`work` yok**: `make compile` `vlib work` Ã¼retir; yetki/dizin sorunlarÄ±nÄ± kontrol et.
* **GUI aÃ§Ä±lÄ±yor ama design load edilmedi**: `TOP_LEVEL` doÄŸru mu, `vlog` hatasÄ±z mÄ±?
* **â€œErrorâ€ false positive**: Log filtresi â€œ** Error:â€ kalÄ±bÄ±nÄ± arar; â€œErrors: 0â€ dÄ±ÅŸarÄ±da bÄ±rakÄ±lmÄ±ÅŸtÄ±r.
* **MEM uyarÄ±larÄ±**: `.mem` satÄ±r sayÄ±sÄ±/formatÄ±nÄ± dÃ¼zelt (Ã¶r. satÄ±r baÅŸÄ±na 32-bit hex).

---

## âœ… Ã–zet

| Hedef            | AmaÃ§                               |
| ---------------- | ---------------------------------- |
| `compile`        | RTL + TB derleme (work lib)        |
| `simulate`       | Batch/GUI simÃ¼lasyon               |
| `rerun`          | Yeniden koÅŸum (derlemesiz)         |
| `clean_logs`     | Sadece loglarÄ± temizle             |
| `clean_modelsim` | TÃ¼m ModelSim artefactâ€™larÄ± temizle |

Bu dokÃ¼manÄ± repoâ€™ya `docs/modelsim-makefile.md` olarak koyabilir ve ekip iÃ§i standardÄ±nÄ±zÄ±n parÃ§asÄ± yapabilirsiniz. Ä°stersen aynÄ± formatta **PDF sÃ¼rÃ¼m** de hazÄ±rlayabilirim.
