# slit - FPGA制御モジュール
このフォルダには、Verilogを用いて記述されたダミーデータ生成に関連するファームウェアを一部抜粋して掲載しています。 
研究では、実験想定のデータを擬似的に模したダミーデータを生成、転送することで実験を再現しているためこのようなファームウェアを作成しました。
### 1. SLIT_TOP.sv （トップモジュール）

**概要**:  
このファイルは、FPGA制御システムのトップレベルモジュールです。
全体のデータフローを制御し、各サブモジュール（制御、校正、FIFOバッファなど）を統括します。
主な機能には、データの受け渡し、クロック管理、モジュール間のインターフェース制御が含まれます。

**主な役割**:  
- サブモジュールのインスタンス化と制御信号の伝達
- 外部からのコントロール信号の受け取りと応答
- システム全体の状態管理（ステートマシンの実装）

### 2. SLIT_REG.sv （レジスタモジュール）

**概要**:  
このファイルは、FPGA制御に必要なレジスタ設定を管理するモジュールです。
FPGA内の制御信号や設定値を格納し、動作パラメータを調整します。

**主な役割**:  
- ユーザー設定値（スリット幅、位置、動作モード）の保持
- SPIやI2Cインターフェースを介した設定の読み書き
- 初期化時のデフォルト値設定

### 3. TEST_FIFO.sv （データバッファモジュール）

**概要**:  
このモジュールは、スリット制御システムのデータ処理を円滑にするためのFIFO（First-In-First-Out）バッファを実装し、ダミーデータを生成する役割を果たします。
データフローが実際のデータを処理するのではなく、ダミーデータを使ってシステムの動作を模擬します。これにより、実際のデータ収集前にシステムのテストと検証が可能です。

**主な役割**:  
- ダミーデータ生成: 実際のシステムで流れるはずのデータを模擬するために、規則的に生成されたデータをFIFOに書き込みます。
- 出力タイミングの調整: ダミーデータのタイミングと同期を管理し、FIFOからの出力データが適切なタイミングで処理されるようにします。

### 4. FLOW_RATE_ADJUSTMENT.sv （流量調整モジュール）

**概要**:  
スリットの流量制御（Flow Rate）を最適化するためのアルゴリズムを実装したモジュールです。
入力データに基づき、スリットの開閉速度や動作パターンを制御します。

**主な役割**:  
- 入力条件に応じたスリットの調整
- リアルタイムでの流量フィードバック制御の実装
- 設定された流量プロファイルに従った動作の実現
