MANIFEST.in
README.md
setup.py
uart16550_axi/__init__.py
uart16550_axi.egg-info/PKG-INFO
uart16550_axi.egg-info/SOURCES.txt
uart16550_axi.egg-info/dependency_links.txt
uart16550_axi.egg-info/not-zip-safe
uart16550_axi.egg-info/top_level.txt
uart16550_axi/verilog/raminfr.v
uart16550_axi/verilog/timescale.v
uart16550_axi/verilog/uart_debug_if.v
uart16550_axi/verilog/uart_defines.v
uart16550_axi/verilog/uart_receiver.v
uart16550_axi/verilog/uart_regs.v
uart16550_axi/verilog/uart_rfifo.v
uart16550_axi/verilog/uart_sync_flops.v
uart16550_axi/verilog/uart_tfifo.v
uart16550_axi/verilog/uart_transmitter.v
uart16550_axi/verilog/axi4lite_slave.v
uart16550_axi/verilog/axi4_lite_uart_top.v