<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.15.0" version="1.0">
This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
    <a name="tickmain" val="half_period"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <a name="circuitnamedbox" val="false"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(180,240)" to="(300,240)"/>
    <wire from="(180,350)" to="(300,350)"/>
    <wire from="(170,210)" to="(220,210)"/>
    <wire from="(170,170)" to="(220,170)"/>
    <wire from="(130,140)" to="(300,140)"/>
    <wire from="(130,170)" to="(170,170)"/>
    <wire from="(180,280)" to="(220,280)"/>
    <wire from="(180,380)" to="(220,380)"/>
    <wire from="(180,420)" to="(220,420)"/>
    <wire from="(130,140)" to="(130,170)"/>
    <wire from="(280,400)" to="(320,400)"/>
    <wire from="(180,350)" to="(180,380)"/>
    <wire from="(150,280)" to="(180,280)"/>
    <wire from="(270,80)" to="(300,80)"/>
    <wire from="(280,190)" to="(300,190)"/>
    <wire from="(280,300)" to="(300,300)"/>
    <wire from="(300,300)" to="(320,300)"/>
    <wire from="(300,350)" to="(320,350)"/>
    <wire from="(170,170)" to="(170,210)"/>
    <wire from="(180,240)" to="(180,280)"/>
    <wire from="(180,380)" to="(180,420)"/>
    <wire from="(300,190)" to="(300,240)"/>
    <wire from="(300,300)" to="(300,350)"/>
    <wire from="(150,60)" to="(220,60)"/>
    <wire from="(150,100)" to="(220,100)"/>
    <wire from="(300,80)" to="(300,140)"/>
    <wire from="(150,320)" to="(220,320)"/>
    <comp lib="0" loc="(150,280)" name="Pin">
      <a name="output" val="true"/>
      <a name="label" val="RAM_ENABLE"/>
    </comp>
    <comp lib="6" loc="(164,241)" name="Text"/>
    <comp lib="6" loc="(106,258)" name="Text"/>
    <comp lib="0" loc="(150,60)" name="Pin">
      <a name="label" val="A14"/>
    </comp>
    <comp lib="0" loc="(150,320)" name="Pin">
      <a name="label" val="ROM_BOOT"/>
    </comp>
    <comp lib="0" loc="(320,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RAM_CE"/>
    </comp>
    <comp lib="1" loc="(280,190)" name="NAND Gate"/>
    <comp lib="1" loc="(270,80)" name="OR Gate"/>
    <comp lib="0" loc="(150,100)" name="Pin">
      <a name="label" val="A15"/>
    </comp>
    <comp lib="1" loc="(280,300)" name="NAND Gate"/>
    <comp lib="1" loc="(280,400)" name="NAND Gate"/>
    <comp lib="0" loc="(320,400)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="L_RAM_CE"/>
    </comp>
    <comp lib="0" loc="(320,350)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="L_ROM_CE"/>
    </comp>
  </circuit>
</project>
