TimeQuest Timing Analyzer report for cont0a9_7seg
Sat Jun 13 17:47:57 2020
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk50MHz'
 13. Slow 1200mV 85C Model Hold: 'Clk50MHz'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk50MHz'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'Clk50MHz'
 25. Slow 1200mV 0C Model Hold: 'Clk50MHz'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk50MHz'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'Clk50MHz'
 36. Fast 1200mV 0C Model Hold: 'Clk50MHz'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk50MHz'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; cont0a9_7seg                                                       ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE30F23C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clk50MHz   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk50MHz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 271.74 MHz ; 250.0 MHz       ; Clk50MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; Clk50MHz ; -2.680 ; -56.144         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; Clk50MHz ; 0.411 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; Clk50MHz ; -3.000 ; -41.550                       ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk50MHz'                                                                      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.680 ; cnt[0]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.610      ;
; -2.650 ; cnt[1]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.580      ;
; -2.603 ; cnt[19]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.076     ; 3.525      ;
; -2.603 ; cnt[19]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.076     ; 3.525      ;
; -2.598 ; cnt[3]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.529      ;
; -2.598 ; cnt[3]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.529      ;
; -2.598 ; cnt[3]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.529      ;
; -2.591 ; cnt[5]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.522      ;
; -2.591 ; cnt[5]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.522      ;
; -2.591 ; cnt[5]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.522      ;
; -2.578 ; cnt[19]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.504      ;
; -2.578 ; cnt[19]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.504      ;
; -2.557 ; cnt[2]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.487      ;
; -2.531 ; cnt[22]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.076     ; 3.453      ;
; -2.531 ; cnt[22]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.076     ; 3.453      ;
; -2.529 ; cnt[3]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.459      ;
; -2.521 ; cnt[1]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.451      ;
; -2.506 ; cnt[22]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.432      ;
; -2.506 ; cnt[22]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.432      ;
; -2.504 ; cnt[1]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.434      ;
; -2.490 ; cnt[21]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.076     ; 3.412      ;
; -2.490 ; cnt[21]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.076     ; 3.412      ;
; -2.482 ; cnt[19]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.408      ;
; -2.465 ; cnt[21]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.391      ;
; -2.465 ; cnt[21]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.391      ;
; -2.458 ; cnt[20]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.071     ; 3.385      ;
; -2.458 ; cnt[20]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.071     ; 3.385      ;
; -2.458 ; cnt[20]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.071     ; 3.385      ;
; -2.453 ; cnt[12]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.379      ;
; -2.453 ; cnt[12]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.379      ;
; -2.452 ; cnt[23]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.501     ; 2.949      ;
; -2.452 ; cnt[23]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.501     ; 2.949      ;
; -2.452 ; cnt[23]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.501     ; 2.949      ;
; -2.449 ; cnt[0]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.380      ;
; -2.439 ; cnt[3]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.365      ;
; -2.439 ; cnt[3]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.365      ;
; -2.436 ; cnt[0]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.366      ;
; -2.430 ; cnt[4]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.360      ;
; -2.428 ; cnt[0]    ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.344      ; 3.770      ;
; -2.428 ; cnt[12]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.358      ;
; -2.428 ; cnt[12]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.358      ;
; -2.425 ; cnt[1]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.356      ;
; -2.419 ; cnt[0]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.349      ;
; -2.414 ; cnt[3]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.344      ;
; -2.414 ; cnt[3]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.344      ;
; -2.412 ; cnt[7]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.338      ;
; -2.411 ; cnt[7]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.337      ;
; -2.410 ; cnt[22]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.336      ;
; -2.408 ; cnt[4]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.339      ;
; -2.408 ; cnt[4]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.339      ;
; -2.408 ; cnt[4]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.339      ;
; -2.404 ; cnt[3]    ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.335      ;
; -2.404 ; cnt[12]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.335      ;
; -2.404 ; cnt[12]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.335      ;
; -2.404 ; cnt[12]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.335      ;
; -2.404 ; cnt[8]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.330      ;
; -2.403 ; cnt[8]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.329      ;
; -2.400 ; cnt[0]    ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.344      ; 3.742      ;
; -2.400 ; cnt[5]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.330      ;
; -2.400 ; cnt[3]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.330      ;
; -2.397 ; cnt[5]    ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.328      ;
; -2.395 ; cnt[9]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.321      ;
; -2.394 ; cnt[9]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.320      ;
; -2.381 ; cnt[1]    ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.344      ; 3.723      ;
; -2.377 ; cnt[1]    ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.344      ; 3.719      ;
; -2.376 ; cnt[7]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.306      ;
; -2.376 ; cnt[7]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.306      ;
; -2.369 ; cnt[21]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.295      ;
; -2.368 ; cnt[8]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.298      ;
; -2.368 ; cnt[8]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.298      ;
; -2.366 ; cnt[20]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.076     ; 3.288      ;
; -2.366 ; cnt[20]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.076     ; 3.288      ;
; -2.366 ; cnt[9]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.296      ;
; -2.366 ; cnt[9]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.296      ;
; -2.341 ; cnt[20]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.267      ;
; -2.341 ; cnt[20]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.267      ;
; -2.336 ; cnt[15]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.501     ; 2.833      ;
; -2.336 ; cnt[15]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.501     ; 2.833      ;
; -2.336 ; cnt[15]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.501     ; 2.833      ;
; -2.332 ; cnt[12]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.262      ;
; -2.326 ; cnt[2]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.257      ;
; -2.315 ; cnt[2]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.245      ;
; -2.309 ; cnt[21]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.071     ; 3.236      ;
; -2.309 ; cnt[21]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.071     ; 3.236      ;
; -2.309 ; cnt[21]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.071     ; 3.236      ;
; -2.306 ; cnt[7]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.236      ;
; -2.305 ; cnt[2]    ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.344      ; 3.647      ;
; -2.304 ; cnt[3]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.235      ;
; -2.299 ; cnt[19]   ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.072     ; 3.225      ;
; -2.299 ; cnt[19]   ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.071     ; 3.226      ;
; -2.298 ; cnt[2]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.228      ;
; -2.298 ; cnt[8]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.228      ;
; -2.297 ; cnt[19]   ; cnt[13]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.071     ; 3.224      ;
; -2.296 ; cnt[15]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.502     ; 2.792      ;
; -2.291 ; cnt[2]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.222      ;
; -2.291 ; cnt[2]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.222      ;
; -2.291 ; cnt[2]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.067     ; 3.222      ;
; -2.289 ; cnt[6]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.219      ;
; -2.289 ; cnt[9]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.068     ; 3.219      ;
; -2.279 ; cnt[22]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.071     ; 3.206      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk50MHz'                                                                              ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.411 ; \process_1:cnt[2] ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; \process_1:cnt[3] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; \process_1:cnt[1] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; \process_1:cnt[0] ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.674      ;
; 0.457 ; \process_1:cnt[1] ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.715      ;
; 0.461 ; \process_1:cnt[1] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.719      ;
; 0.613 ; \process_1:cnt[2] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.871      ;
; 0.665 ; cnt[1]            ; cnt[1]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.923      ;
; 0.665 ; cnt[8]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.923      ;
; 0.665 ; cnt[10]           ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.923      ;
; 0.665 ; cnt[11]           ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.923      ;
; 0.665 ; cnt[16]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.923      ;
; 0.666 ; cnt[9]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.924      ;
; 0.666 ; cnt[24]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.924      ;
; 0.669 ; cnt[6]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.927      ;
; 0.672 ; cnt[3]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.930      ;
; 0.673 ; cnt[2]            ; cnt[2]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.931      ;
; 0.674 ; cnt[5]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.932      ;
; 0.677 ; cnt[4]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.935      ;
; 0.681 ; \process_1:cnt[0] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.939      ;
; 0.684 ; cnt[0]            ; cnt[0]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.942      ;
; 0.685 ; \process_1:cnt[0] ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.943      ;
; 0.685 ; \process_1:cnt[0] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.943      ;
; 0.688 ; cnt[18]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 0.946      ;
; 0.776 ; \process_1:cnt[3] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.034      ;
; 0.825 ; \process_1:cnt[2] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.083      ;
; 0.982 ; cnt[1]            ; cnt[2]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.240      ;
; 0.983 ; cnt[9]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.241      ;
; 0.984 ; cnt[7]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.242      ;
; 0.990 ; cnt[3]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.248      ;
; 0.991 ; cnt[5]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.249      ;
; 0.992 ; cnt[0]            ; cnt[1]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.250      ;
; 0.992 ; cnt[10]           ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.250      ;
; 0.992 ; cnt[8]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.250      ;
; 0.997 ; cnt[16]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.255      ;
; 0.997 ; cnt[0]            ; cnt[2]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.255      ;
; 0.997 ; cnt[8]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.255      ;
; 0.998 ; cnt[22]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.256      ;
; 1.000 ; cnt[2]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.258      ;
; 1.001 ; cnt[6]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.259      ;
; 1.004 ; cnt[4]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.262      ;
; 1.005 ; cnt[2]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.263      ;
; 1.009 ; cnt[4]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.267      ;
; 1.012 ; cnt[19]           ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.270      ;
; 1.012 ; cnt[22]           ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.270      ;
; 1.073 ; cnt[24]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.502      ; 1.761      ;
; 1.103 ; cnt[1]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.361      ;
; 1.104 ; cnt[9]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.362      ;
; 1.105 ; cnt[7]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.363      ;
; 1.108 ; cnt[1]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.366      ;
; 1.110 ; cnt[7]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.368      ;
; 1.111 ; cnt[3]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.369      ;
; 1.116 ; cnt[3]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.374      ;
; 1.117 ; cnt[5]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.375      ;
; 1.118 ; cnt[0]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.376      ;
; 1.118 ; cnt[8]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.376      ;
; 1.122 ; cnt[6]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.380      ;
; 1.123 ; cnt[0]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.381      ;
; 1.126 ; cnt[12]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.076      ; 1.388      ;
; 1.126 ; cnt[2]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.384      ;
; 1.127 ; cnt[6]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.385      ;
; 1.128 ; cnt[20]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.386      ;
; 1.131 ; cnt[2]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.389      ;
; 1.135 ; cnt[4]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.393      ;
; 1.142 ; cnt[20]           ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.400      ;
; 1.146 ; cnt[12]           ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.404      ;
; 1.187 ; cnt[17]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.071      ; 1.444      ;
; 1.199 ; cnt[22]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.502      ; 1.887      ;
; 1.202 ; cnt[14]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.071      ; 1.459      ;
; 1.203 ; cnt[22]           ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.502      ; 1.891      ;
; 1.204 ; cnt[12]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.506      ; 1.896      ;
; 1.229 ; cnt[1]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.487      ;
; 1.230 ; cnt[11]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.076      ; 1.492      ;
; 1.231 ; cnt[7]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.489      ;
; 1.234 ; cnt[1]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.492      ;
; 1.235 ; cnt[19]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.493      ;
; 1.238 ; cnt[5]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.496      ;
; 1.242 ; cnt[3]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.500      ;
; 1.243 ; cnt[5]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.501      ;
; 1.244 ; cnt[0]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.502      ;
; 1.245 ; cnt[10]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.076      ; 1.507      ;
; 1.248 ; cnt[6]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.506      ;
; 1.249 ; cnt[0]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.507      ;
; 1.251 ; cnt[17]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.501      ; 1.938      ;
; 1.252 ; cnt[12]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.076      ; 1.514      ;
; 1.253 ; cnt[17]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.501      ; 1.940      ;
; 1.256 ; cnt[4]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.514      ;
; 1.257 ; cnt[2]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.515      ;
; 1.261 ; cnt[4]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.519      ;
; 1.268 ; cnt[7]            ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.526      ;
; 1.272 ; cnt[18]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.530      ;
; 1.275 ; cnt[21]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.072      ; 1.533      ;
; 1.280 ; cnt[14]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.501      ; 1.967      ;
; 1.293 ; cnt[17]           ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.501      ; 1.980      ;
; 1.294 ; cnt[13]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.071      ; 1.551      ;
; 1.308 ; cnt[11]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.506      ; 2.000      ;
; 1.323 ; cnt[10]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.506      ; 2.015      ;
; 1.328 ; cnt[14]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.071      ; 1.585      ;
; 1.329 ; cnt[20]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.502      ; 2.017      ;
; 1.333 ; cnt[20]           ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.502      ; 2.021      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk50MHz'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk50MHz ; Rise       ; Clk50MHz                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[10]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[11]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[12]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[13]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[14]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[15]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[16]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[17]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[18]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[19]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[20]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[21]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[22]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[23]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[24]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[25]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[4]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[5]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[6]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[7]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[8]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[9]                         ;
; 0.173  ; 0.361        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[15]                        ;
; 0.173  ; 0.361        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[23]                        ;
; 0.173  ; 0.361        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[25]                        ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[0]                         ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[10]                        ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[11]                        ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[12]                        ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[1]                         ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[2]                         ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[3]                         ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[4]                         ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[5]                         ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[6]                         ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[7]                         ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[8]                         ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[9]                         ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[0]              ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[1]              ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[2]              ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[3]              ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[13]                        ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[14]                        ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[16]                        ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[17]                        ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[18]                        ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[19]                        ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[20]                        ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[21]                        ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[22]                        ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[24]                        ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~input|o               ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[15]|clk                    ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[23]|clk                    ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[25]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[0]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[10]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[11]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[12]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[1]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[2]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[3]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[4]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[5]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[6]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[7]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[8]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[9]|clk                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~inputclkctrl|inclk[0] ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~inputclkctrl|outclk   ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[0]|clk          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[1]|clk          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[2]|clk          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[3]|clk          ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[13]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[14]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[16]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[17]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[18]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[19]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[20]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[21]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[22]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[24]|clk                    ;
; 0.408  ; 0.628        ; 0.220          ; High Pulse Width ; Clk50MHz ; Rise       ; \process_1:cnt[0]              ;
; 0.408  ; 0.628        ; 0.220          ; High Pulse Width ; Clk50MHz ; Rise       ; \process_1:cnt[1]              ;
; 0.408  ; 0.628        ; 0.220          ; High Pulse Width ; Clk50MHz ; Rise       ; \process_1:cnt[2]              ;
; 0.408  ; 0.628        ; 0.220          ; High Pulse Width ; Clk50MHz ; Rise       ; \process_1:cnt[3]              ;
; 0.408  ; 0.628        ; 0.220          ; High Pulse Width ; Clk50MHz ; Rise       ; cnt[13]                        ;
; 0.408  ; 0.628        ; 0.220          ; High Pulse Width ; Clk50MHz ; Rise       ; cnt[14]                        ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; LED_BLUE    ; Clk50MHz   ; 12.053 ; 11.722 ; Rise       ; Clk50MHz        ;
; LED_CNT[*]  ; Clk50MHz   ; 8.815  ; 8.998  ; Rise       ; Clk50MHz        ;
;  LED_CNT[0] ; Clk50MHz   ; 8.051  ; 8.219  ; Rise       ; Clk50MHz        ;
;  LED_CNT[1] ; Clk50MHz   ; 8.753  ; 8.949  ; Rise       ; Clk50MHz        ;
;  LED_CNT[2] ; Clk50MHz   ; 8.282  ; 8.472  ; Rise       ; Clk50MHz        ;
;  LED_CNT[3] ; Clk50MHz   ; 8.815  ; 8.998  ; Rise       ; Clk50MHz        ;
; SSD_OUT[*]  ; Clk50MHz   ; 9.229  ; 9.270  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[0] ; Clk50MHz   ; 8.972  ; 8.743  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[1] ; Clk50MHz   ; 8.933  ; 8.759  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[2] ; Clk50MHz   ; 8.571  ; 8.376  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[3] ; Clk50MHz   ; 8.617  ; 8.409  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[4] ; Clk50MHz   ; 9.174  ; 9.018  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[5] ; Clk50MHz   ; 9.229  ; 9.069  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[6] ; Clk50MHz   ; 9.057  ; 9.270  ; Rise       ; Clk50MHz        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; LED_BLUE    ; Clk50MHz   ; 10.443 ; 10.093 ; Rise       ; Clk50MHz        ;
; LED_CNT[*]  ; Clk50MHz   ; 7.775  ; 7.943  ; Rise       ; Clk50MHz        ;
;  LED_CNT[0] ; Clk50MHz   ; 7.775  ; 7.943  ; Rise       ; Clk50MHz        ;
;  LED_CNT[1] ; Clk50MHz   ; 8.448  ; 8.644  ; Rise       ; Clk50MHz        ;
;  LED_CNT[2] ; Clk50MHz   ; 7.997  ; 8.185  ; Rise       ; Clk50MHz        ;
;  LED_CNT[3] ; Clk50MHz   ; 8.508  ; 8.689  ; Rise       ; Clk50MHz        ;
; SSD_OUT[*]  ; Clk50MHz   ; 7.916  ; 7.716  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[0] ; Clk50MHz   ; 8.258  ; 8.038  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[1] ; Clk50MHz   ; 8.358  ; 8.175  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[2] ; Clk50MHz   ; 8.057  ; 7.895  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[3] ; Clk50MHz   ; 7.916  ; 7.716  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[4] ; Clk50MHz   ; 8.649  ; 8.459  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[5] ; Clk50MHz   ; 8.560  ; 8.348  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[6] ; Clk50MHz   ; 8.346  ; 8.542  ; Rise       ; Clk50MHz        ;
+-------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 301.2 MHz ; 250.0 MHz       ; Clk50MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; Clk50MHz ; -2.320 ; -47.844        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; Clk50MHz ; 0.361 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; Clk50MHz ; -3.000 ; -41.550                      ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk50MHz'                                                                       ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.320 ; cnt[3]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.258      ;
; -2.320 ; cnt[3]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.258      ;
; -2.320 ; cnt[3]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.258      ;
; -2.315 ; cnt[0]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.252      ;
; -2.315 ; cnt[5]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.253      ;
; -2.315 ; cnt[5]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.253      ;
; -2.315 ; cnt[5]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.253      ;
; -2.290 ; cnt[19]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.070     ; 3.219      ;
; -2.289 ; cnt[19]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.070     ; 3.218      ;
; -2.249 ; cnt[19]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.182      ;
; -2.248 ; cnt[19]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.181      ;
; -2.242 ; cnt[22]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.070     ; 3.171      ;
; -2.242 ; cnt[1]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.179      ;
; -2.241 ; cnt[22]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.070     ; 3.170      ;
; -2.207 ; cnt[2]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.144      ;
; -2.201 ; cnt[22]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.134      ;
; -2.200 ; cnt[22]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.133      ;
; -2.193 ; cnt[19]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.126      ;
; -2.177 ; cnt[20]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 3.111      ;
; -2.177 ; cnt[20]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 3.111      ;
; -2.177 ; cnt[20]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 3.111      ;
; -2.176 ; cnt[23]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.459     ; 2.716      ;
; -2.176 ; cnt[23]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.459     ; 2.716      ;
; -2.176 ; cnt[23]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.459     ; 2.716      ;
; -2.167 ; cnt[12]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.100      ;
; -2.166 ; cnt[12]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.099      ;
; -2.160 ; cnt[4]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.098      ;
; -2.160 ; cnt[4]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.098      ;
; -2.160 ; cnt[4]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.098      ;
; -2.156 ; cnt[3]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.089      ;
; -2.155 ; cnt[3]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.088      ;
; -2.145 ; cnt[22]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.078      ;
; -2.138 ; cnt[21]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.069     ; 3.068      ;
; -2.138 ; cnt[21]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.069     ; 3.068      ;
; -2.136 ; cnt[3]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.073      ;
; -2.132 ; cnt[1]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.069      ;
; -2.131 ; cnt[3]    ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.069      ;
; -2.129 ; cnt[1]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.066      ;
; -2.126 ; cnt[12]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.063      ;
; -2.126 ; cnt[5]    ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.064      ;
; -2.125 ; cnt[12]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.062      ;
; -2.119 ; cnt[7]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.052      ;
; -2.118 ; cnt[7]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.051      ;
; -2.117 ; cnt[0]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.055      ;
; -2.117 ; cnt[12]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.055      ;
; -2.117 ; cnt[12]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.055      ;
; -2.117 ; cnt[12]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 3.055      ;
; -2.117 ; cnt[20]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.070     ; 3.046      ;
; -2.116 ; cnt[20]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.070     ; 3.045      ;
; -2.115 ; cnt[3]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.052      ;
; -2.114 ; cnt[3]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.051      ;
; -2.113 ; cnt[9]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.046      ;
; -2.112 ; cnt[8]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.045      ;
; -2.112 ; cnt[9]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.045      ;
; -2.111 ; cnt[8]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.044      ;
; -2.108 ; cnt[21]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 3.042      ;
; -2.108 ; cnt[21]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 3.042      ;
; -2.096 ; cnt[4]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.033      ;
; -2.078 ; cnt[7]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.015      ;
; -2.077 ; cnt[7]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.014      ;
; -2.076 ; cnt[20]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.009      ;
; -2.075 ; cnt[0]    ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.317      ; 3.391      ;
; -2.075 ; cnt[20]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 3.008      ;
; -2.072 ; cnt[9]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.009      ;
; -2.071 ; cnt[8]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.008      ;
; -2.071 ; cnt[9]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.008      ;
; -2.070 ; cnt[12]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.007      ;
; -2.070 ; cnt[8]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 3.007      ;
; -2.067 ; cnt[15]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.459     ; 2.607      ;
; -2.067 ; cnt[15]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.459     ; 2.607      ;
; -2.067 ; cnt[15]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.459     ; 2.607      ;
; -2.058 ; cnt[0]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 2.995      ;
; -2.055 ; cnt[0]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 2.992      ;
; -2.052 ; cnt[0]    ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.317      ; 3.368      ;
; -2.051 ; cnt[2]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 2.989      ;
; -2.051 ; cnt[2]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 2.989      ;
; -2.051 ; cnt[2]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 2.989      ;
; -2.046 ; cnt[21]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.064     ; 2.981      ;
; -2.046 ; cnt[21]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.064     ; 2.981      ;
; -2.046 ; cnt[21]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.064     ; 2.981      ;
; -2.042 ; cnt[1]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 2.980      ;
; -2.034 ; cnt[21]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 2.968      ;
; -2.026 ; cnt[3]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 2.963      ;
; -2.024 ; cnt[22]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 2.958      ;
; -2.024 ; cnt[22]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 2.958      ;
; -2.024 ; cnt[22]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 2.958      ;
; -2.022 ; cnt[5]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 2.959      ;
; -2.022 ; cnt[7]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 2.959      ;
; -2.020 ; cnt[20]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 2.953      ;
; -2.016 ; cnt[9]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 2.953      ;
; -2.015 ; cnt[8]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.062     ; 2.952      ;
; -2.009 ; cnt[2]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 2.947      ;
; -2.000 ; cnt[1]    ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.317      ; 3.316      ;
; -1.998 ; cnt[19]   ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 2.932      ;
; -1.997 ; cnt[19]   ; cnt[13]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 2.931      ;
; -1.994 ; cnt[19]   ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.066     ; 2.927      ;
; -1.989 ; cnt[7]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 2.927      ;
; -1.989 ; cnt[7]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 2.927      ;
; -1.989 ; cnt[7]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.061     ; 2.927      ;
; -1.988 ; cnt[20]   ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.065     ; 2.922      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk50MHz'                                                                               ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.361 ; \process_1:cnt[2] ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; \process_1:cnt[3] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; \process_1:cnt[1] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.597      ;
; 0.372 ; \process_1:cnt[0] ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.608      ;
; 0.413 ; \process_1:cnt[1] ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.649      ;
; 0.416 ; \process_1:cnt[1] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.652      ;
; 0.568 ; \process_1:cnt[2] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.804      ;
; 0.605 ; cnt[10]           ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.842      ;
; 0.606 ; cnt[8]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.843      ;
; 0.606 ; cnt[16]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.843      ;
; 0.606 ; cnt[24]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.843      ;
; 0.607 ; cnt[11]           ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.844      ;
; 0.608 ; cnt[1]            ; cnt[1]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.845      ;
; 0.608 ; cnt[9]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.845      ;
; 0.610 ; cnt[6]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.847      ;
; 0.612 ; cnt[2]            ; cnt[2]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.849      ;
; 0.613 ; cnt[3]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.850      ;
; 0.615 ; cnt[5]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.852      ;
; 0.617 ; cnt[4]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.854      ;
; 0.622 ; \process_1:cnt[0] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.858      ;
; 0.624 ; cnt[0]            ; cnt[0]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.861      ;
; 0.625 ; cnt[18]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 0.862      ;
; 0.626 ; \process_1:cnt[0] ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.862      ;
; 0.626 ; \process_1:cnt[0] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.862      ;
; 0.703 ; \process_1:cnt[3] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 0.939      ;
; 0.764 ; \process_1:cnt[2] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 1.000      ;
; 0.893 ; cnt[10]           ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.130      ;
; 0.893 ; cnt[0]            ; cnt[1]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.130      ;
; 0.894 ; cnt[8]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.131      ;
; 0.895 ; cnt[9]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.132      ;
; 0.895 ; cnt[1]            ; cnt[2]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.132      ;
; 0.896 ; cnt[7]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.133      ;
; 0.899 ; cnt[3]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.136      ;
; 0.900 ; cnt[2]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.137      ;
; 0.902 ; cnt[5]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.139      ;
; 0.904 ; cnt[0]            ; cnt[2]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.141      ;
; 0.905 ; cnt[22]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.142      ;
; 0.905 ; cnt[16]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.142      ;
; 0.905 ; cnt[4]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.142      ;
; 0.905 ; cnt[8]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.142      ;
; 0.909 ; cnt[6]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.146      ;
; 0.911 ; cnt[2]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.148      ;
; 0.916 ; cnt[4]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.153      ;
; 0.926 ; cnt[22]           ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.163      ;
; 0.928 ; cnt[19]           ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.165      ;
; 0.951 ; cnt[24]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.460      ; 1.582      ;
; 0.994 ; cnt[9]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.231      ;
; 0.994 ; cnt[1]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.231      ;
; 0.995 ; cnt[7]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.232      ;
; 0.998 ; cnt[3]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.235      ;
; 1.003 ; cnt[0]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.240      ;
; 1.004 ; cnt[8]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.241      ;
; 1.005 ; cnt[1]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.242      ;
; 1.006 ; cnt[7]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.243      ;
; 1.008 ; cnt[6]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.245      ;
; 1.009 ; cnt[3]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.246      ;
; 1.010 ; cnt[2]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.247      ;
; 1.012 ; cnt[5]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.249      ;
; 1.014 ; cnt[0]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.251      ;
; 1.018 ; cnt[12]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.070      ; 1.259      ;
; 1.019 ; cnt[6]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.256      ;
; 1.020 ; cnt[20]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.257      ;
; 1.021 ; cnt[2]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.258      ;
; 1.026 ; cnt[4]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.263      ;
; 1.045 ; cnt[20]           ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.282      ;
; 1.049 ; cnt[12]           ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.286      ;
; 1.061 ; cnt[22]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.460      ; 1.692      ;
; 1.068 ; cnt[12]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.464      ; 1.703      ;
; 1.073 ; cnt[22]           ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.460      ; 1.704      ;
; 1.092 ; cnt[17]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 1.328      ;
; 1.104 ; cnt[1]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.341      ;
; 1.105 ; cnt[7]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.342      ;
; 1.105 ; cnt[14]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 1.341      ;
; 1.110 ; cnt[11]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.070      ; 1.351      ;
; 1.111 ; cnt[5]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.348      ;
; 1.112 ; cnt[19]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.349      ;
; 1.113 ; cnt[0]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.350      ;
; 1.115 ; cnt[1]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.352      ;
; 1.118 ; cnt[6]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.355      ;
; 1.119 ; cnt[3]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.356      ;
; 1.120 ; cnt[10]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.070      ; 1.361      ;
; 1.122 ; cnt[5]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.359      ;
; 1.124 ; cnt[0]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.361      ;
; 1.125 ; cnt[4]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.362      ;
; 1.128 ; cnt[12]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.070      ; 1.369      ;
; 1.131 ; cnt[2]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.368      ;
; 1.136 ; cnt[4]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.373      ;
; 1.144 ; cnt[18]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.381      ;
; 1.146 ; cnt[17]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.459      ; 1.776      ;
; 1.148 ; cnt[17]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.459      ; 1.778      ;
; 1.153 ; cnt[14]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.459      ; 1.783      ;
; 1.158 ; cnt[7]            ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.395      ;
; 1.160 ; cnt[11]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.464      ; 1.795      ;
; 1.165 ; cnt[21]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.066      ; 1.402      ;
; 1.170 ; cnt[10]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.464      ; 1.805      ;
; 1.176 ; cnt[20]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.460      ; 1.807      ;
; 1.183 ; cnt[13]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 1.419      ;
; 1.187 ; cnt[17]           ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.459      ; 1.817      ;
; 1.188 ; cnt[20]           ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.460      ; 1.819      ;
; 1.215 ; cnt[14]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.065      ; 1.451      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk50MHz'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk50MHz ; Rise       ; Clk50MHz                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[10]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[11]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[12]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[13]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[14]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[15]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[16]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[17]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[18]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[19]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[20]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[21]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[22]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[23]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[24]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[25]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[4]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[5]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[6]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[7]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[8]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk50MHz ; Rise       ; cnt[9]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[0]              ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[1]              ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[2]              ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[3]              ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[0]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[10]                        ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[11]                        ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[12]                        ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[16]                        ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[18]                        ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[19]                        ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[1]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[20]                        ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[22]                        ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[24]                        ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[2]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[3]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[4]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[5]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[6]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[7]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[8]                         ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[9]                         ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[13]                        ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[14]                        ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[17]                        ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[21]                        ;
; 0.196  ; 0.382        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[15]                        ;
; 0.196  ; 0.382        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[23]                        ;
; 0.196  ; 0.382        ; 0.186          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[25]                        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~input|o               ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[0]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[1]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[2]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[3]|clk          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[0]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[10]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[11]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[12]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[13]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[14]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[16]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[17]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[18]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[19]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[1]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[20]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[22]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[24]|clk                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[2]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[3]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[4]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[5]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[6]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[7]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[8]|clk                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[9]|clk                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[21]|clk                    ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~inputclkctrl|inclk[0] ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~inputclkctrl|outclk   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[15]|clk                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[23]|clk                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[25]|clk                    ;
; 0.398  ; 0.616        ; 0.218          ; High Pulse Width ; Clk50MHz ; Rise       ; cnt[15]                        ;
; 0.398  ; 0.616        ; 0.218          ; High Pulse Width ; Clk50MHz ; Rise       ; cnt[23]                        ;
; 0.398  ; 0.616        ; 0.218          ; High Pulse Width ; Clk50MHz ; Rise       ; cnt[25]                        ;
; 0.409  ; 0.627        ; 0.218          ; High Pulse Width ; Clk50MHz ; Rise       ; cnt[16]                        ;
; 0.409  ; 0.627        ; 0.218          ; High Pulse Width ; Clk50MHz ; Rise       ; cnt[18]                        ;
; 0.409  ; 0.627        ; 0.218          ; High Pulse Width ; Clk50MHz ; Rise       ; cnt[19]                        ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; LED_BLUE    ; Clk50MHz   ; 10.921 ; 10.430 ; Rise       ; Clk50MHz        ;
; LED_CNT[*]  ; Clk50MHz   ; 7.953  ; 8.246  ; Rise       ; Clk50MHz        ;
;  LED_CNT[0] ; Clk50MHz   ; 7.249  ; 7.522  ; Rise       ; Clk50MHz        ;
;  LED_CNT[1] ; Clk50MHz   ; 7.904  ; 8.197  ; Rise       ; Clk50MHz        ;
;  LED_CNT[2] ; Clk50MHz   ; 7.474  ; 7.755  ; Rise       ; Clk50MHz        ;
;  LED_CNT[3] ; Clk50MHz   ; 7.953  ; 8.246  ; Rise       ; Clk50MHz        ;
; SSD_OUT[*]  ; Clk50MHz   ; 8.445  ; 8.391  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[0] ; Clk50MHz   ; 8.149  ; 7.951  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[1] ; Clk50MHz   ; 8.113  ; 7.941  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[2] ; Clk50MHz   ; 7.744  ; 7.625  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[3] ; Clk50MHz   ; 7.820  ; 7.649  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[4] ; Clk50MHz   ; 8.396  ; 8.117  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[5] ; Clk50MHz   ; 8.445  ; 8.163  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[6] ; Clk50MHz   ; 8.240  ; 8.391  ; Rise       ; Clk50MHz        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_BLUE    ; Clk50MHz   ; 9.401 ; 8.964 ; Rise       ; Clk50MHz        ;
; LED_CNT[*]  ; Clk50MHz   ; 6.988 ; 7.257 ; Rise       ; Clk50MHz        ;
;  LED_CNT[0] ; Clk50MHz   ; 6.988 ; 7.257 ; Rise       ; Clk50MHz        ;
;  LED_CNT[1] ; Clk50MHz   ; 7.616 ; 7.904 ; Rise       ; Clk50MHz        ;
;  LED_CNT[2] ; Clk50MHz   ; 7.204 ; 7.481 ; Rise       ; Clk50MHz        ;
;  LED_CNT[3] ; Clk50MHz   ; 7.663 ; 7.950 ; Rise       ; Clk50MHz        ;
; SSD_OUT[*]  ; Clk50MHz   ; 7.150 ; 7.010 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[0] ; Clk50MHz   ; 7.467 ; 7.301 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[1] ; Clk50MHz   ; 7.560 ; 7.372 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[2] ; Clk50MHz   ; 7.323 ; 7.095 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[3] ; Clk50MHz   ; 7.150 ; 7.010 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[4] ; Clk50MHz   ; 7.830 ; 7.648 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[5] ; Clk50MHz   ; 7.749 ; 7.583 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[6] ; Clk50MHz   ; 7.504 ; 7.808 ; Rise       ; Clk50MHz        ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; Clk50MHz ; -0.820 ; -13.175        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; Clk50MHz ; 0.186 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; Clk50MHz ; -3.000 ; -41.509                      ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk50MHz'                                                                       ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.820 ; cnt[1]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.773      ;
; -0.806 ; cnt[0]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.759      ;
; -0.803 ; cnt[19]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.040     ; 1.750      ;
; -0.803 ; cnt[19]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.040     ; 1.750      ;
; -0.774 ; cnt[19]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.724      ;
; -0.774 ; cnt[19]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.724      ;
; -0.761 ; cnt[22]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.040     ; 1.708      ;
; -0.761 ; cnt[22]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.040     ; 1.708      ;
; -0.755 ; cnt[3]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.708      ;
; -0.742 ; cnt[2]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.695      ;
; -0.741 ; cnt[21]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.040     ; 1.688      ;
; -0.741 ; cnt[21]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.040     ; 1.688      ;
; -0.739 ; cnt[1]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.692      ;
; -0.739 ; cnt[12]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.689      ;
; -0.739 ; cnt[12]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.689      ;
; -0.733 ; cnt[1]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.686      ;
; -0.732 ; cnt[22]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.682      ;
; -0.732 ; cnt[22]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.682      ;
; -0.731 ; cnt[19]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.681      ;
; -0.723 ; cnt[3]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.673      ;
; -0.723 ; cnt[3]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.673      ;
; -0.713 ; cnt[5]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.667      ;
; -0.713 ; cnt[5]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.667      ;
; -0.713 ; cnt[5]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.667      ;
; -0.712 ; cnt[21]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; cnt[21]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.662      ;
; -0.712 ; cnt[3]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.666      ;
; -0.712 ; cnt[3]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.666      ;
; -0.712 ; cnt[3]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.666      ;
; -0.710 ; cnt[12]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.663      ;
; -0.710 ; cnt[12]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.663      ;
; -0.708 ; cnt[1]    ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.160      ; 1.855      ;
; -0.704 ; cnt[1]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.658      ;
; -0.700 ; cnt[1]    ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.160      ; 1.847      ;
; -0.694 ; cnt[3]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.647      ;
; -0.694 ; cnt[3]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.647      ;
; -0.694 ; cnt[0]    ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.160      ; 1.841      ;
; -0.691 ; cnt[5]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.644      ;
; -0.690 ; cnt[0]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.643      ;
; -0.690 ; cnt[0]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.644      ;
; -0.689 ; cnt[22]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.639      ;
; -0.686 ; cnt[0]    ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.160      ; 1.833      ;
; -0.684 ; cnt[20]   ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.040     ; 1.631      ;
; -0.684 ; cnt[20]   ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.040     ; 1.631      ;
; -0.684 ; cnt[0]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.637      ;
; -0.681 ; cnt[7]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.631      ;
; -0.681 ; cnt[7]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.631      ;
; -0.679 ; cnt[9]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.629      ;
; -0.679 ; cnt[9]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.629      ;
; -0.677 ; cnt[8]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.627      ;
; -0.677 ; cnt[8]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.627      ;
; -0.675 ; cnt[4]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.628      ;
; -0.674 ; cnt[3]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.627      ;
; -0.669 ; cnt[21]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.619      ;
; -0.667 ; cnt[12]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.620      ;
; -0.655 ; cnt[20]   ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; cnt[20]   ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.605      ;
; -0.652 ; cnt[7]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.605      ;
; -0.652 ; cnt[7]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.605      ;
; -0.650 ; cnt[9]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.603      ;
; -0.650 ; cnt[9]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.603      ;
; -0.648 ; cnt[8]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.601      ;
; -0.648 ; cnt[8]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.601      ;
; -0.644 ; cnt[6]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.594      ;
; -0.644 ; cnt[6]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.594      ;
; -0.643 ; cnt[3]    ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.160      ; 1.790      ;
; -0.640 ; cnt[5]    ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.594      ;
; -0.639 ; cnt[3]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.593      ;
; -0.639 ; cnt[3]    ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.593      ;
; -0.638 ; cnt[23]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.238     ; 1.387      ;
; -0.638 ; cnt[23]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.238     ; 1.387      ;
; -0.638 ; cnt[23]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.238     ; 1.387      ;
; -0.635 ; cnt[3]    ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.160      ; 1.782      ;
; -0.633 ; cnt[4]    ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; cnt[4]    ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; cnt[20]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; cnt[20]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; cnt[20]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.036     ; 1.584      ;
; -0.632 ; cnt[19]   ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.036     ; 1.583      ;
; -0.631 ; cnt[19]   ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.581      ;
; -0.630 ; cnt[19]   ; cnt[13]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.036     ; 1.581      ;
; -0.630 ; cnt[1]    ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.583      ;
; -0.630 ; cnt[2]    ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.160      ; 1.777      ;
; -0.628 ; cnt[2]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.581      ;
; -0.626 ; cnt[2]    ; cnt[17]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.580      ;
; -0.625 ; cnt[4]    ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.579      ;
; -0.625 ; cnt[4]    ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.579      ;
; -0.625 ; cnt[4]    ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.579      ;
; -0.625 ; cnt[12]   ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.579      ;
; -0.625 ; cnt[12]   ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.579      ;
; -0.625 ; cnt[12]   ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.033     ; 1.579      ;
; -0.622 ; cnt[2]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.575      ;
; -0.622 ; cnt[2]    ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; 0.160      ; 1.769      ;
; -0.621 ; cnt[15]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.239     ; 1.369      ;
; -0.619 ; cnt[7]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.572      ;
; -0.615 ; cnt[6]    ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.568      ;
; -0.615 ; cnt[6]    ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.568      ;
; -0.612 ; cnt[20]   ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.037     ; 1.562      ;
; -0.610 ; cnt[5]    ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.563      ;
; -0.607 ; cnt[9]    ; cnt[21]           ; Clk50MHz     ; Clk50MHz    ; 1.000        ; -0.034     ; 1.560      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk50MHz'                                                                               ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; \process_1:cnt[2] ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; \process_1:cnt[3] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; \process_1:cnt[1] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; \process_1:cnt[0] ; \process_1:cnt[0] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.208 ; \process_1:cnt[1] ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.329      ;
; 0.211 ; \process_1:cnt[1] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.332      ;
; 0.268 ; \process_1:cnt[2] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.389      ;
; 0.304 ; cnt[8]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; cnt[10]           ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; cnt[11]           ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; cnt[1]            ; cnt[1]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; cnt[9]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; cnt[16]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; cnt[24]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; cnt[6]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; cnt[3]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; cnt[2]            ; cnt[2]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; cnt[5]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; cnt[4]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; cnt[0]            ; cnt[0]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; \process_1:cnt[0] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.434      ;
; 0.316 ; cnt[18]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; \process_1:cnt[0] ; \process_1:cnt[2] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; \process_1:cnt[0] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.438      ;
; 0.359 ; \process_1:cnt[3] ; \process_1:cnt[1] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.480      ;
; 0.373 ; \process_1:cnt[2] ; \process_1:cnt[3] ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.494      ;
; 0.454 ; cnt[9]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; cnt[1]            ; cnt[2]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; cnt[7]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; cnt[22]           ; cnt[22]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; cnt[3]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; cnt[5]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; cnt[19]           ; cnt[19]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; cnt[10]           ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; cnt[0]            ; cnt[1]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; cnt[8]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.583      ;
; 0.465 ; cnt[8]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; cnt[0]            ; cnt[2]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; cnt[22]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; cnt[16]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; cnt[2]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; cnt[6]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; cnt[4]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.589      ;
; 0.470 ; cnt[2]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.591      ;
; 0.471 ; cnt[4]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.592      ;
; 0.493 ; cnt[24]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.239      ; 0.816      ;
; 0.517 ; cnt[9]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; cnt[1]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; cnt[7]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; cnt[20]           ; cnt[20]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; cnt[3]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; cnt[1]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; cnt[7]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.642      ;
; 0.523 ; cnt[12]           ; cnt[12]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; cnt[3]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; cnt[5]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.645      ;
; 0.528 ; cnt[8]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; cnt[0]            ; cnt[3]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.649      ;
; 0.530 ; cnt[6]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; cnt[0]            ; cnt[4]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.652      ;
; 0.533 ; cnt[12]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.040      ; 0.657      ;
; 0.533 ; cnt[2]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; cnt[6]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; cnt[20]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.655      ;
; 0.536 ; cnt[2]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.657      ;
; 0.537 ; cnt[17]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.036      ; 0.657      ;
; 0.537 ; cnt[4]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.658      ;
; 0.542 ; cnt[22]           ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.239      ; 0.865      ;
; 0.550 ; cnt[14]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.036      ; 0.670      ;
; 0.557 ; cnt[17]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.238      ; 0.879      ;
; 0.559 ; cnt[12]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.242      ; 0.885      ;
; 0.559 ; cnt[22]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.239      ; 0.882      ;
; 0.559 ; cnt[17]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.238      ; 0.881      ;
; 0.573 ; cnt[17]           ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.238      ; 0.895      ;
; 0.576 ; cnt[14]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.238      ; 0.898      ;
; 0.582 ; cnt[7]            ; cnt[7]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; cnt[11]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.040      ; 0.706      ;
; 0.583 ; cnt[1]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; cnt[7]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.705      ;
; 0.586 ; cnt[1]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.707      ;
; 0.587 ; cnt[5]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; cnt[19]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.708      ;
; 0.589 ; cnt[21]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; cnt[3]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; cnt[5]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.711      ;
; 0.594 ; cnt[10]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.040      ; 0.718      ;
; 0.594 ; cnt[0]            ; cnt[5]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.715      ;
; 0.595 ; cnt[15]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.045      ; 0.724      ;
; 0.596 ; cnt[6]            ; cnt[11]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; cnt[13]           ; cnt[16]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.036      ; 0.717      ;
; 0.597 ; cnt[0]            ; cnt[6]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.718      ;
; 0.599 ; cnt[12]           ; cnt[18]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.040      ; 0.723      ;
; 0.600 ; cnt[4]            ; cnt[9]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.721      ;
; 0.602 ; cnt[2]            ; cnt[8]            ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.723      ;
; 0.603 ; cnt[4]            ; cnt[10]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.724      ;
; 0.607 ; cnt[25]           ; cnt[25]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.045      ; 0.736      ;
; 0.608 ; cnt[11]           ; cnt[15]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.242      ; 0.934      ;
; 0.609 ; cnt[18]           ; cnt[24]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.730      ;
; 0.610 ; cnt[14]           ; cnt[14]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.037      ; 0.731      ;
; 0.610 ; cnt[20]           ; cnt[23]           ; Clk50MHz     ; Clk50MHz    ; 0.000        ; 0.239      ; 0.933      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk50MHz'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk50MHz ; Rise       ; Clk50MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; \process_1:cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[10]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[11]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[12]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[13]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[14]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[15]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[16]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[17]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[18]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[19]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[20]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[21]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[22]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[23]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[24]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[25]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk50MHz ; Rise       ; cnt[9]                         ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[15]                        ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[23]                        ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[25]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[0]              ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[1]              ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[2]              ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[3]              ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[13]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[14]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[16]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[17]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[18]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[19]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[20]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[21]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[22]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[24]                        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[0]                         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[10]                        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[11]                        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[12]                        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[1]                         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[2]                         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[3]                         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[4]                         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[5]                         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[6]                         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[7]                         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[8]                         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[9]                         ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[15]|clk                    ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[23]|clk                    ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[25]|clk                    ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~input|o               ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[16]|clk                    ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[18]|clk                    ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[19]|clk                    ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[20]|clk                    ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[22]|clk                    ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[24]|clk                    ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[0]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[1]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[2]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; \process_1:cnt[3]|clk          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[0]|clk                     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[10]|clk                    ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[11]|clk                    ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[12]|clk                    ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[13]|clk                    ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[14]|clk                    ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[17]|clk                    ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[1]|clk                     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[21]|clk                    ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[2]|clk                     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[3]|clk                     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[4]|clk                     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[5]|clk                     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[6]|clk                     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[7]|clk                     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[8]|clk                     ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; cnt[9]|clk                     ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~inputclkctrl|inclk[0] ;
; -0.038 ; -0.038       ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk50MHz ; Rise       ; Clk50MHz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk50MHz ; Rise       ; Clk50MHz~input|i               ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; Clk50MHz ; Rise       ; \process_1:cnt[0]              ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; Clk50MHz ; Rise       ; \process_1:cnt[1]              ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; Clk50MHz ; Rise       ; \process_1:cnt[2]              ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; Clk50MHz ; Rise       ; \process_1:cnt[3]              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_BLUE    ; Clk50MHz   ; 6.654 ; 6.510 ; Rise       ; Clk50MHz        ;
; LED_CNT[*]  ; Clk50MHz   ; 4.835 ; 4.722 ; Rise       ; Clk50MHz        ;
;  LED_CNT[0] ; Clk50MHz   ; 4.372 ; 4.298 ; Rise       ; Clk50MHz        ;
;  LED_CNT[1] ; Clk50MHz   ; 4.830 ; 4.711 ; Rise       ; Clk50MHz        ;
;  LED_CNT[2] ; Clk50MHz   ; 4.554 ; 4.468 ; Rise       ; Clk50MHz        ;
;  LED_CNT[3] ; Clk50MHz   ; 4.835 ; 4.722 ; Rise       ; Clk50MHz        ;
; SSD_OUT[*]  ; Clk50MHz   ; 4.867 ; 4.938 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[0] ; Clk50MHz   ; 4.786 ; 4.716 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[1] ; Clk50MHz   ; 4.771 ; 4.732 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[2] ; Clk50MHz   ; 4.584 ; 4.409 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[3] ; Clk50MHz   ; 4.609 ; 4.526 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[4] ; Clk50MHz   ; 4.764 ; 4.871 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[5] ; Clk50MHz   ; 4.867 ; 4.913 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[6] ; Clk50MHz   ; 4.837 ; 4.938 ; Rise       ; Clk50MHz        ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_BLUE    ; Clk50MHz   ; 5.900 ; 5.674 ; Rise       ; Clk50MHz        ;
; LED_CNT[*]  ; Clk50MHz   ; 4.230 ; 4.162 ; Rise       ; Clk50MHz        ;
;  LED_CNT[0] ; Clk50MHz   ; 4.230 ; 4.162 ; Rise       ; Clk50MHz        ;
;  LED_CNT[1] ; Clk50MHz   ; 4.669 ; 4.557 ; Rise       ; Clk50MHz        ;
;  LED_CNT[2] ; Clk50MHz   ; 4.405 ; 4.324 ; Rise       ; Clk50MHz        ;
;  LED_CNT[3] ; Clk50MHz   ; 4.673 ; 4.568 ; Rise       ; Clk50MHz        ;
; SSD_OUT[*]  ; Clk50MHz   ; 4.201 ; 4.071 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[0] ; Clk50MHz   ; 4.408 ; 4.255 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[1] ; Clk50MHz   ; 4.354 ; 4.312 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[2] ; Clk50MHz   ; 4.201 ; 4.151 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[3] ; Clk50MHz   ; 4.202 ; 4.071 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[4] ; Clk50MHz   ; 4.504 ; 4.474 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[5] ; Clk50MHz   ; 4.527 ; 4.440 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[6] ; Clk50MHz   ; 4.494 ; 4.447 ; Rise       ; Clk50MHz        ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.680  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  Clk50MHz        ; -2.680  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -56.144 ; 0.0   ; 0.0      ; 0.0     ; -41.55              ;
;  Clk50MHz        ; -56.144 ; 0.000 ; N/A      ; N/A     ; -41.550             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; LED_BLUE    ; Clk50MHz   ; 12.053 ; 11.722 ; Rise       ; Clk50MHz        ;
; LED_CNT[*]  ; Clk50MHz   ; 8.815  ; 8.998  ; Rise       ; Clk50MHz        ;
;  LED_CNT[0] ; Clk50MHz   ; 8.051  ; 8.219  ; Rise       ; Clk50MHz        ;
;  LED_CNT[1] ; Clk50MHz   ; 8.753  ; 8.949  ; Rise       ; Clk50MHz        ;
;  LED_CNT[2] ; Clk50MHz   ; 8.282  ; 8.472  ; Rise       ; Clk50MHz        ;
;  LED_CNT[3] ; Clk50MHz   ; 8.815  ; 8.998  ; Rise       ; Clk50MHz        ;
; SSD_OUT[*]  ; Clk50MHz   ; 9.229  ; 9.270  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[0] ; Clk50MHz   ; 8.972  ; 8.743  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[1] ; Clk50MHz   ; 8.933  ; 8.759  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[2] ; Clk50MHz   ; 8.571  ; 8.376  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[3] ; Clk50MHz   ; 8.617  ; 8.409  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[4] ; Clk50MHz   ; 9.174  ; 9.018  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[5] ; Clk50MHz   ; 9.229  ; 9.069  ; Rise       ; Clk50MHz        ;
;  SSD_OUT[6] ; Clk50MHz   ; 9.057  ; 9.270  ; Rise       ; Clk50MHz        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_BLUE    ; Clk50MHz   ; 5.900 ; 5.674 ; Rise       ; Clk50MHz        ;
; LED_CNT[*]  ; Clk50MHz   ; 4.230 ; 4.162 ; Rise       ; Clk50MHz        ;
;  LED_CNT[0] ; Clk50MHz   ; 4.230 ; 4.162 ; Rise       ; Clk50MHz        ;
;  LED_CNT[1] ; Clk50MHz   ; 4.669 ; 4.557 ; Rise       ; Clk50MHz        ;
;  LED_CNT[2] ; Clk50MHz   ; 4.405 ; 4.324 ; Rise       ; Clk50MHz        ;
;  LED_CNT[3] ; Clk50MHz   ; 4.673 ; 4.568 ; Rise       ; Clk50MHz        ;
; SSD_OUT[*]  ; Clk50MHz   ; 4.201 ; 4.071 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[0] ; Clk50MHz   ; 4.408 ; 4.255 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[1] ; Clk50MHz   ; 4.354 ; 4.312 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[2] ; Clk50MHz   ; 4.201 ; 4.151 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[3] ; Clk50MHz   ; 4.202 ; 4.071 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[4] ; Clk50MHz   ; 4.504 ; 4.474 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[5] ; Clk50MHz   ; 4.527 ; 4.440 ; Rise       ; Clk50MHz        ;
;  SSD_OUT[6] ; Clk50MHz   ; 4.494 ; 4.447 ; Rise       ; Clk50MHz        ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_MR0       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_BLUE      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_CNT[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_CNT[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_CNT[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_CNT[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_OUT[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_OUT[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_OUT[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_OUT[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_OUT[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_OUT[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SSD_OUT[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk50MHz                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_MR0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LED_BLUE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.09 V              ; -0.00967 V          ; 0.275 V                              ; 0.248 V                              ; 4.77e-09 s                  ; 3.67e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.66e-08 V                  ; 3.09 V             ; -0.00967 V         ; 0.275 V                             ; 0.248 V                             ; 4.77e-09 s                 ; 3.67e-09 s                 ; No                        ; No                        ;
; LED_CNT[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LED_CNT[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LED_CNT[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LED_CNT[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; SSD_OUT[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; SSD_OUT[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; SSD_OUT[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; SSD_OUT[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; SSD_OUT[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; SSD_OUT[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; SSD_OUT[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.15e-09 V                   ; 3.18 V              ; -0.0303 V           ; 0.317 V                              ; 0.07 V                               ; 3.25e-10 s                  ; 3.88e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.15e-09 V                  ; 3.18 V             ; -0.0303 V          ; 0.317 V                             ; 0.07 V                              ; 3.25e-10 s                 ; 3.88e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_MR0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LED_BLUE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.08 V              ; -0.00526 V          ; 0.269 V                              ; 0.255 V                              ; 5.53e-09 s                  ; 4.48e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.08 V             ; -0.00526 V         ; 0.269 V                             ; 0.255 V                             ; 5.53e-09 s                 ; 4.48e-09 s                 ; Yes                       ; Yes                       ;
; LED_CNT[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LED_CNT[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LED_CNT[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LED_CNT[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; SSD_OUT[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; SSD_OUT[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; SSD_OUT[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; SSD_OUT[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; SSD_OUT[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; SSD_OUT[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; SSD_OUT[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.52e-07 V                   ; 3.14 V              ; -0.0428 V           ; 0.161 V                              ; 0.071 V                              ; 4.71e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 6.52e-07 V                  ; 3.14 V             ; -0.0428 V          ; 0.161 V                             ; 0.071 V                             ; 4.71e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_MR0       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LED_BLUE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; LED_CNT[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LED_CNT[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LED_CNT[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LED_CNT[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SSD_OUT[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SSD_OUT[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SSD_OUT[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SSD_OUT[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SSD_OUT[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SSD_OUT[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SSD_OUT[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0703 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0703 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk50MHz   ; Clk50MHz ; 779      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk50MHz   ; Clk50MHz ; 779      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Jun 13 17:47:47 2020
Info: Command: quartus_sta cont0a9_7seg -c cont0a9_7seg
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cont0a9_7seg.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk50MHz Clk50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.680       -56.144 Clk50MHz 
Info (332146): Worst-case hold slack is 0.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.411         0.000 Clk50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.550 Clk50MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.320       -47.844 Clk50MHz 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.361         0.000 Clk50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.550 Clk50MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.820
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.820       -13.175 Clk50MHz 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 Clk50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.509 Clk50MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 465 megabytes
    Info: Processing ended: Sat Jun 13 17:47:57 2020
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:03


