TimeQuest Timing Analyzer report for MSX_DE1_Top
Fri Jan 13 12:49:17 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Propagation Delay
 12. Minimum Propagation Delay
 13. Fast Model Setup Summary
 14. Fast Model Hold Summary
 15. Fast Model Recovery Summary
 16. Fast Model Removal Summary
 17. Fast Model Minimum Pulse Width Summary
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Multicorner Timing Analysis Summary
 21. Progagation Delay
 22. Minimum Progagation Delay
 23. Clock Transfers
 24. Report TCCS
 25. Report RSKM
 26. Unconstrained Paths
 27. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSX_DE1_Top                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


----------
; Clocks ;
----------
No clocks to report.


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


------------------------------------------
; Slow Model Minimum Pulse Width Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[0]       ; SRAM_ADDR[0]  ; 11.384 ;        ;        ; 11.384 ;
; A[0]       ; SRAM_DQ[0]    ; 13.004 ; 13.004 ; 13.004 ; 13.004 ;
; A[0]       ; SRAM_DQ[1]    ; 13.014 ; 13.014 ; 13.014 ; 13.014 ;
; A[0]       ; SRAM_DQ[2]    ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; A[0]       ; SRAM_DQ[3]    ; 12.749 ; 12.749 ; 12.749 ; 12.749 ;
; A[0]       ; SRAM_DQ[4]    ; 12.779 ; 12.779 ; 12.779 ; 12.779 ;
; A[0]       ; SRAM_DQ[5]    ; 12.779 ; 12.779 ; 12.779 ; 12.779 ;
; A[0]       ; SRAM_DQ[6]    ; 13.077 ; 13.077 ; 13.077 ; 13.077 ;
; A[0]       ; SRAM_DQ[7]    ; 13.076 ; 13.076 ; 13.076 ; 13.076 ;
; A[0]       ; SRAM_DQ[8]    ; 12.735 ; 12.735 ; 12.735 ; 12.735 ;
; A[0]       ; SRAM_DQ[9]    ; 12.735 ; 12.735 ; 12.735 ; 12.735 ;
; A[0]       ; SRAM_DQ[10]   ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; A[0]       ; SRAM_DQ[11]   ; 12.725 ; 12.725 ; 12.725 ; 12.725 ;
; A[0]       ; SRAM_DQ[12]   ; 12.461 ; 12.461 ; 12.461 ; 12.461 ;
; A[0]       ; SRAM_DQ[13]   ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; A[0]       ; SRAM_DQ[14]   ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; A[0]       ; SRAM_DQ[15]   ; 12.995 ; 12.995 ; 12.995 ; 12.995 ;
; A[0]       ; SRAM_LB_N     ; 11.363 ;        ;        ; 11.363 ;
; A[0]       ; SRAM_UB_N     ;        ; 11.352 ; 11.352 ;        ;
; A[1]       ; SRAM_ADDR[1]  ; 11.092 ;        ;        ; 11.092 ;
; A[2]       ; D[0]          ;        ; 13.610 ; 13.610 ;        ;
; A[2]       ; D[1]          ;        ; 14.076 ; 14.076 ;        ;
; A[2]       ; D[2]          ;        ; 13.620 ; 13.620 ;        ;
; A[2]       ; D[3]          ;        ; 13.221 ; 13.221 ;        ;
; A[2]       ; D[4]          ;        ; 13.221 ; 13.221 ;        ;
; A[2]       ; D[5]          ;        ; 12.498 ; 12.498 ;        ;
; A[2]       ; D[6]          ;        ; 12.480 ; 12.480 ;        ;
; A[2]       ; D[7]          ;        ; 12.439 ; 12.439 ;        ;
; A[2]       ; LEDR[0]       ;        ; 12.519 ; 12.519 ;        ;
; A[2]       ; LEDR[1]       ;        ; 12.135 ; 12.135 ;        ;
; A[2]       ; LEDR[2]       ;        ; 12.481 ; 12.481 ;        ;
; A[2]       ; LEDR[3]       ;        ; 12.880 ; 12.880 ;        ;
; A[2]       ; LEDR[4]       ;        ; 13.013 ; 13.013 ;        ;
; A[2]       ; LEDR[5]       ;        ; 12.870 ; 12.870 ;        ;
; A[2]       ; LEDR[6]       ;        ; 12.870 ; 12.870 ;        ;
; A[2]       ; LEDR[7]       ;        ; 13.013 ; 13.013 ;        ;
; A[2]       ; LEDR[9]       ;        ; 12.443 ; 12.443 ;        ;
; A[2]       ; SRAM_ADDR[2]  ; 10.853 ;        ;        ; 10.853 ;
; A[3]       ; D[0]          ;        ; 12.269 ; 12.269 ;        ;
; A[3]       ; D[1]          ;        ; 12.735 ; 12.735 ;        ;
; A[3]       ; D[2]          ;        ; 12.279 ; 12.279 ;        ;
; A[3]       ; D[3]          ;        ; 11.880 ; 11.880 ;        ;
; A[3]       ; D[4]          ;        ; 11.880 ; 11.880 ;        ;
; A[3]       ; D[5]          ;        ; 11.157 ; 11.157 ;        ;
; A[3]       ; D[6]          ;        ; 11.139 ; 11.139 ;        ;
; A[3]       ; D[7]          ;        ; 11.098 ; 11.098 ;        ;
; A[3]       ; LEDR[0]       ;        ; 11.178 ; 11.178 ;        ;
; A[3]       ; LEDR[1]       ;        ; 10.794 ; 10.794 ;        ;
; A[3]       ; LEDR[2]       ;        ; 11.140 ; 11.140 ;        ;
; A[3]       ; LEDR[3]       ;        ; 11.539 ; 11.539 ;        ;
; A[3]       ; LEDR[4]       ;        ; 11.672 ; 11.672 ;        ;
; A[3]       ; LEDR[5]       ;        ; 11.529 ; 11.529 ;        ;
; A[3]       ; LEDR[6]       ;        ; 11.529 ; 11.529 ;        ;
; A[3]       ; LEDR[7]       ;        ; 11.672 ; 11.672 ;        ;
; A[3]       ; LEDR[9]       ;        ; 11.102 ; 11.102 ;        ;
; A[3]       ; SRAM_ADDR[3]  ; 10.760 ;        ;        ; 10.760 ;
; A[4]       ; D[0]          ;        ; 12.309 ; 12.309 ;        ;
; A[4]       ; D[1]          ;        ; 12.775 ; 12.775 ;        ;
; A[4]       ; D[2]          ;        ; 12.319 ; 12.319 ;        ;
; A[4]       ; D[3]          ;        ; 11.920 ; 11.920 ;        ;
; A[4]       ; D[4]          ;        ; 11.920 ; 11.920 ;        ;
; A[4]       ; D[5]          ;        ; 11.197 ; 11.197 ;        ;
; A[4]       ; D[6]          ;        ; 11.179 ; 11.179 ;        ;
; A[4]       ; D[7]          ;        ; 11.138 ; 11.138 ;        ;
; A[4]       ; LEDR[0]       ;        ; 11.218 ; 11.218 ;        ;
; A[4]       ; LEDR[1]       ;        ; 10.834 ; 10.834 ;        ;
; A[4]       ; LEDR[2]       ;        ; 11.180 ; 11.180 ;        ;
; A[4]       ; LEDR[3]       ;        ; 11.579 ; 11.579 ;        ;
; A[4]       ; LEDR[4]       ;        ; 11.712 ; 11.712 ;        ;
; A[4]       ; LEDR[5]       ;        ; 11.569 ; 11.569 ;        ;
; A[4]       ; LEDR[6]       ;        ; 11.569 ; 11.569 ;        ;
; A[4]       ; LEDR[7]       ;        ; 11.712 ; 11.712 ;        ;
; A[4]       ; LEDR[9]       ;        ; 11.142 ; 11.142 ;        ;
; A[4]       ; SRAM_ADDR[4]  ; 10.496 ;        ;        ; 10.496 ;
; A[5]       ; D[0]          ;        ; 11.508 ; 11.508 ;        ;
; A[5]       ; D[1]          ;        ; 11.974 ; 11.974 ;        ;
; A[5]       ; D[2]          ;        ; 11.518 ; 11.518 ;        ;
; A[5]       ; D[3]          ;        ; 11.119 ; 11.119 ;        ;
; A[5]       ; D[4]          ;        ; 11.119 ; 11.119 ;        ;
; A[5]       ; D[5]          ;        ; 10.396 ; 10.396 ;        ;
; A[5]       ; D[6]          ;        ; 10.378 ; 10.378 ;        ;
; A[5]       ; D[7]          ;        ; 10.337 ; 10.337 ;        ;
; A[5]       ; LEDR[0]       ;        ; 10.417 ; 10.417 ;        ;
; A[5]       ; LEDR[1]       ;        ; 10.033 ; 10.033 ;        ;
; A[5]       ; LEDR[2]       ;        ; 10.379 ; 10.379 ;        ;
; A[5]       ; LEDR[3]       ;        ; 10.778 ; 10.778 ;        ;
; A[5]       ; LEDR[4]       ;        ; 10.911 ; 10.911 ;        ;
; A[5]       ; LEDR[5]       ;        ; 10.768 ; 10.768 ;        ;
; A[5]       ; LEDR[6]       ;        ; 10.768 ; 10.768 ;        ;
; A[5]       ; LEDR[7]       ;        ; 10.911 ; 10.911 ;        ;
; A[5]       ; LEDR[9]       ;        ; 10.341 ; 10.341 ;        ;
; A[5]       ; SRAM_ADDR[5]  ; 10.266 ;        ;        ; 10.266 ;
; A[6]       ; D[0]          ;        ; 12.434 ; 12.434 ;        ;
; A[6]       ; D[1]          ;        ; 12.900 ; 12.900 ;        ;
; A[6]       ; D[2]          ;        ; 12.444 ; 12.444 ;        ;
; A[6]       ; D[3]          ;        ; 12.045 ; 12.045 ;        ;
; A[6]       ; D[4]          ;        ; 12.045 ; 12.045 ;        ;
; A[6]       ; D[5]          ;        ; 11.322 ; 11.322 ;        ;
; A[6]       ; D[6]          ;        ; 11.304 ; 11.304 ;        ;
; A[6]       ; D[7]          ;        ; 11.263 ; 11.263 ;        ;
; A[6]       ; LEDR[0]       ;        ; 11.343 ; 11.343 ;        ;
; A[6]       ; LEDR[1]       ;        ; 10.959 ; 10.959 ;        ;
; A[6]       ; LEDR[2]       ;        ; 11.305 ; 11.305 ;        ;
; A[6]       ; LEDR[3]       ;        ; 11.704 ; 11.704 ;        ;
; A[6]       ; LEDR[4]       ;        ; 11.837 ; 11.837 ;        ;
; A[6]       ; LEDR[5]       ;        ; 11.694 ; 11.694 ;        ;
; A[6]       ; LEDR[6]       ;        ; 11.694 ; 11.694 ;        ;
; A[6]       ; LEDR[7]       ;        ; 11.837 ; 11.837 ;        ;
; A[6]       ; LEDR[9]       ;        ; 11.267 ; 11.267 ;        ;
; A[6]       ; SRAM_ADDR[6]  ; 11.035 ;        ;        ; 11.035 ;
; A[7]       ; D[0]          ;        ; 13.359 ; 13.359 ;        ;
; A[7]       ; D[1]          ;        ; 13.825 ; 13.825 ;        ;
; A[7]       ; D[2]          ;        ; 13.369 ; 13.369 ;        ;
; A[7]       ; D[3]          ;        ; 12.970 ; 12.970 ;        ;
; A[7]       ; D[4]          ;        ; 12.970 ; 12.970 ;        ;
; A[7]       ; D[5]          ;        ; 12.247 ; 12.247 ;        ;
; A[7]       ; D[6]          ;        ; 12.229 ; 12.229 ;        ;
; A[7]       ; D[7]          ;        ; 12.188 ; 12.188 ;        ;
; A[7]       ; LEDR[0]       ;        ; 12.268 ; 12.268 ;        ;
; A[7]       ; LEDR[1]       ;        ; 11.884 ; 11.884 ;        ;
; A[7]       ; LEDR[2]       ;        ; 12.230 ; 12.230 ;        ;
; A[7]       ; LEDR[3]       ;        ; 12.629 ; 12.629 ;        ;
; A[7]       ; LEDR[4]       ;        ; 12.762 ; 12.762 ;        ;
; A[7]       ; LEDR[5]       ;        ; 12.619 ; 12.619 ;        ;
; A[7]       ; LEDR[6]       ;        ; 12.619 ; 12.619 ;        ;
; A[7]       ; LEDR[7]       ;        ; 12.762 ; 12.762 ;        ;
; A[7]       ; LEDR[9]       ;        ; 12.192 ; 12.192 ;        ;
; A[7]       ; SRAM_ADDR[7]  ; 11.113 ;        ;        ; 11.113 ;
; A[8]       ; SRAM_ADDR[8]  ; 10.819 ;        ;        ; 10.819 ;
; A[9]       ; SRAM_ADDR[9]  ; 10.523 ;        ;        ; 10.523 ;
; A[10]      ; SRAM_ADDR[10] ; 10.802 ;        ;        ; 10.802 ;
; A[11]      ; SRAM_ADDR[11] ; 10.853 ;        ;        ; 10.853 ;
; A[12]      ; SRAM_ADDR[12] ; 10.905 ;        ;        ; 10.905 ;
; A[13]      ; SRAM_ADDR[13] ; 10.873 ;        ;        ; 10.873 ;
; D[0]       ; SRAM_DQ[0]    ; 11.346 ;        ;        ; 11.346 ;
; D[0]       ; SRAM_DQ[8]    ; 11.317 ;        ;        ; 11.317 ;
; D[1]       ; SRAM_DQ[1]    ; 10.983 ;        ;        ; 10.983 ;
; D[1]       ; SRAM_DQ[9]    ; 10.948 ;        ;        ; 10.948 ;
; D[2]       ; SRAM_DQ[2]    ; 10.870 ;        ;        ; 10.870 ;
; D[2]       ; SRAM_DQ[10]   ; 10.842 ;        ;        ; 10.842 ;
; D[3]       ; SRAM_DQ[3]    ; 10.586 ;        ;        ; 10.586 ;
; D[3]       ; SRAM_DQ[11]   ; 10.546 ;        ;        ; 10.546 ;
; D[4]       ; SRAM_DQ[4]    ; 10.837 ;        ;        ; 10.837 ;
; D[4]       ; SRAM_DQ[12]   ; 10.593 ;        ;        ; 10.593 ;
; D[5]       ; SRAM_DQ[5]    ; 10.779 ;        ;        ; 10.779 ;
; D[5]       ; SRAM_DQ[13]   ; 10.668 ;        ;        ; 10.668 ;
; D[6]       ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]       ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]       ; SRAM_DQ[7]    ; 10.963 ;        ;        ; 10.963 ;
; D[7]       ; SRAM_DQ[15]   ; 10.100 ;        ;        ; 10.100 ;
; IORQ_n     ; D[0]          ; 13.346 ;        ;        ; 13.346 ;
; IORQ_n     ; D[1]          ; 13.812 ;        ;        ; 13.812 ;
; IORQ_n     ; D[2]          ; 13.356 ;        ;        ; 13.356 ;
; IORQ_n     ; D[3]          ; 12.957 ;        ;        ; 12.957 ;
; IORQ_n     ; D[4]          ; 12.957 ;        ;        ; 12.957 ;
; IORQ_n     ; D[5]          ; 12.234 ;        ;        ; 12.234 ;
; IORQ_n     ; D[6]          ; 12.216 ;        ;        ; 12.216 ;
; IORQ_n     ; D[7]          ; 12.175 ;        ;        ; 12.175 ;
; IORQ_n     ; LEDR[0]       ; 12.255 ;        ;        ; 12.255 ;
; IORQ_n     ; LEDR[1]       ; 11.871 ;        ;        ; 11.871 ;
; IORQ_n     ; LEDR[2]       ; 12.217 ;        ;        ; 12.217 ;
; IORQ_n     ; LEDR[3]       ; 12.616 ;        ;        ; 12.616 ;
; IORQ_n     ; LEDR[4]       ; 12.749 ;        ;        ; 12.749 ;
; IORQ_n     ; LEDR[5]       ; 12.606 ;        ;        ; 12.606 ;
; IORQ_n     ; LEDR[6]       ; 12.606 ;        ;        ; 12.606 ;
; IORQ_n     ; LEDR[7]       ; 12.749 ;        ;        ; 12.749 ;
; IORQ_n     ; LEDR[9]       ; 12.179 ;        ;        ; 12.179 ;
; RD_n       ; D[0]          ; 13.480 ;        ;        ; 13.480 ;
; RD_n       ; D[1]          ; 13.946 ;        ;        ; 13.946 ;
; RD_n       ; D[2]          ; 13.490 ;        ;        ; 13.490 ;
; RD_n       ; D[3]          ; 13.091 ;        ;        ; 13.091 ;
; RD_n       ; D[4]          ; 13.091 ;        ;        ; 13.091 ;
; RD_n       ; D[5]          ; 12.368 ;        ;        ; 12.368 ;
; RD_n       ; D[6]          ; 12.350 ;        ;        ; 12.350 ;
; RD_n       ; D[7]          ; 12.309 ;        ;        ; 12.309 ;
; RD_n       ; LEDR[0]       ; 12.389 ;        ;        ; 12.389 ;
; RD_n       ; LEDR[1]       ; 12.005 ;        ;        ; 12.005 ;
; RD_n       ; LEDR[2]       ; 12.351 ;        ;        ; 12.351 ;
; RD_n       ; LEDR[3]       ; 12.750 ;        ;        ; 12.750 ;
; RD_n       ; LEDR[4]       ; 12.883 ;        ;        ; 12.883 ;
; RD_n       ; LEDR[5]       ; 12.740 ;        ;        ; 12.740 ;
; RD_n       ; LEDR[6]       ; 12.740 ;        ;        ; 12.740 ;
; RD_n       ; LEDR[7]       ; 12.883 ;        ;        ; 12.883 ;
; RD_n       ; LEDR[9]       ; 12.313 ;        ;        ; 12.313 ;
; RD_n       ; SRAM_OE_N     ; 10.919 ;        ;        ; 10.919 ;
; SLTSL_n    ; LEDG[4]       ; 12.101 ;        ;        ; 12.101 ;
; SLTSL_n    ; SRAM_CE_N     ; 11.124 ;        ;        ; 11.124 ;
; SLTSL_n    ; SRAM_DQ[0]    ; 13.451 ; 13.451 ; 13.451 ; 13.451 ;
; SLTSL_n    ; SRAM_DQ[1]    ; 13.461 ; 13.461 ; 13.461 ; 13.461 ;
; SLTSL_n    ; SRAM_DQ[2]    ; 13.186 ; 13.186 ; 13.186 ; 13.186 ;
; SLTSL_n    ; SRAM_DQ[3]    ; 13.196 ; 13.196 ; 13.196 ; 13.196 ;
; SLTSL_n    ; SRAM_DQ[4]    ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; SLTSL_n    ; SRAM_DQ[5]    ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; SLTSL_n    ; SRAM_DQ[6]    ; 13.524 ; 13.524 ; 13.524 ; 13.524 ;
; SLTSL_n    ; SRAM_DQ[7]    ; 13.523 ; 13.523 ; 13.523 ; 13.523 ;
; SLTSL_n    ; SRAM_DQ[8]    ; 13.180 ; 13.180 ; 13.180 ; 13.180 ;
; SLTSL_n    ; SRAM_DQ[9]    ; 13.180 ; 13.180 ; 13.180 ; 13.180 ;
; SLTSL_n    ; SRAM_DQ[10]   ; 13.178 ; 13.178 ; 13.178 ; 13.178 ;
; SLTSL_n    ; SRAM_DQ[11]   ; 13.170 ; 13.170 ; 13.170 ; 13.170 ;
; SLTSL_n    ; SRAM_DQ[12]   ; 12.906 ; 12.906 ; 12.906 ; 12.906 ;
; SLTSL_n    ; SRAM_DQ[13]   ; 13.188 ; 13.188 ; 13.188 ; 13.188 ;
; SLTSL_n    ; SRAM_DQ[14]   ; 13.188 ; 13.188 ; 13.188 ; 13.188 ;
; SLTSL_n    ; SRAM_DQ[15]   ; 13.440 ; 13.440 ; 13.440 ; 13.440 ;
; WR_n       ; SRAM_DQ[0]    ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; WR_n       ; SRAM_DQ[1]    ; 12.238 ; 12.238 ; 12.238 ; 12.238 ;
; WR_n       ; SRAM_DQ[2]    ; 11.963 ; 11.963 ; 11.963 ; 11.963 ;
; WR_n       ; SRAM_DQ[3]    ; 11.973 ; 11.973 ; 11.973 ; 11.973 ;
; WR_n       ; SRAM_DQ[4]    ; 12.003 ; 12.003 ; 12.003 ; 12.003 ;
; WR_n       ; SRAM_DQ[5]    ; 12.003 ; 12.003 ; 12.003 ; 12.003 ;
; WR_n       ; SRAM_DQ[6]    ; 12.301 ; 12.301 ; 12.301 ; 12.301 ;
; WR_n       ; SRAM_DQ[7]    ; 12.300 ; 12.300 ; 12.300 ; 12.300 ;
; WR_n       ; SRAM_DQ[8]    ; 11.958 ; 11.958 ; 11.958 ; 11.958 ;
; WR_n       ; SRAM_DQ[9]    ; 11.958 ; 11.958 ; 11.958 ; 11.958 ;
; WR_n       ; SRAM_DQ[10]   ; 11.956 ; 11.956 ; 11.956 ; 11.956 ;
; WR_n       ; SRAM_DQ[11]   ; 11.948 ; 11.948 ; 11.948 ; 11.948 ;
; WR_n       ; SRAM_DQ[12]   ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; WR_n       ; SRAM_DQ[13]   ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; WR_n       ; SRAM_DQ[14]   ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; WR_n       ; SRAM_DQ[15]   ; 12.218 ; 12.218 ; 12.218 ; 12.218 ;
; WR_n       ; SRAM_WE_N     ; 10.659 ;        ;        ; 10.659 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[0]       ; SRAM_ADDR[0]  ; 11.384 ;        ;        ; 11.384 ;
; A[0]       ; SRAM_DQ[0]    ; 13.004 ; 13.004 ; 13.004 ; 13.004 ;
; A[0]       ; SRAM_DQ[1]    ; 13.014 ; 13.014 ; 13.014 ; 13.014 ;
; A[0]       ; SRAM_DQ[2]    ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; A[0]       ; SRAM_DQ[3]    ; 12.749 ; 12.749 ; 12.749 ; 12.749 ;
; A[0]       ; SRAM_DQ[4]    ; 12.779 ; 12.779 ; 12.779 ; 12.779 ;
; A[0]       ; SRAM_DQ[5]    ; 12.779 ; 12.779 ; 12.779 ; 12.779 ;
; A[0]       ; SRAM_DQ[6]    ; 13.077 ; 13.077 ; 13.077 ; 13.077 ;
; A[0]       ; SRAM_DQ[7]    ; 13.076 ; 13.076 ; 13.076 ; 13.076 ;
; A[0]       ; SRAM_DQ[8]    ; 12.735 ; 12.735 ; 12.735 ; 12.735 ;
; A[0]       ; SRAM_DQ[9]    ; 12.735 ; 12.735 ; 12.735 ; 12.735 ;
; A[0]       ; SRAM_DQ[10]   ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; A[0]       ; SRAM_DQ[11]   ; 12.725 ; 12.725 ; 12.725 ; 12.725 ;
; A[0]       ; SRAM_DQ[12]   ; 12.461 ; 12.461 ; 12.461 ; 12.461 ;
; A[0]       ; SRAM_DQ[13]   ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; A[0]       ; SRAM_DQ[14]   ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; A[0]       ; SRAM_DQ[15]   ; 12.995 ; 12.995 ; 12.995 ; 12.995 ;
; A[0]       ; SRAM_LB_N     ; 11.363 ;        ;        ; 11.363 ;
; A[0]       ; SRAM_UB_N     ;        ; 11.352 ; 11.352 ;        ;
; A[1]       ; SRAM_ADDR[1]  ; 11.092 ;        ;        ; 11.092 ;
; A[2]       ; D[0]          ;        ; 13.610 ; 13.610 ;        ;
; A[2]       ; D[1]          ;        ; 14.076 ; 14.076 ;        ;
; A[2]       ; D[2]          ;        ; 13.620 ; 13.620 ;        ;
; A[2]       ; D[3]          ;        ; 13.221 ; 13.221 ;        ;
; A[2]       ; D[4]          ;        ; 13.221 ; 13.221 ;        ;
; A[2]       ; D[5]          ;        ; 12.498 ; 12.498 ;        ;
; A[2]       ; D[6]          ;        ; 12.480 ; 12.480 ;        ;
; A[2]       ; D[7]          ;        ; 12.439 ; 12.439 ;        ;
; A[2]       ; LEDR[0]       ;        ; 12.519 ; 12.519 ;        ;
; A[2]       ; LEDR[1]       ;        ; 12.135 ; 12.135 ;        ;
; A[2]       ; LEDR[2]       ;        ; 12.481 ; 12.481 ;        ;
; A[2]       ; LEDR[3]       ;        ; 12.880 ; 12.880 ;        ;
; A[2]       ; LEDR[4]       ;        ; 13.013 ; 13.013 ;        ;
; A[2]       ; LEDR[5]       ;        ; 12.870 ; 12.870 ;        ;
; A[2]       ; LEDR[6]       ;        ; 12.870 ; 12.870 ;        ;
; A[2]       ; LEDR[7]       ;        ; 13.013 ; 13.013 ;        ;
; A[2]       ; LEDR[9]       ;        ; 12.443 ; 12.443 ;        ;
; A[2]       ; SRAM_ADDR[2]  ; 10.853 ;        ;        ; 10.853 ;
; A[3]       ; D[0]          ;        ; 12.269 ; 12.269 ;        ;
; A[3]       ; D[1]          ;        ; 12.735 ; 12.735 ;        ;
; A[3]       ; D[2]          ;        ; 12.279 ; 12.279 ;        ;
; A[3]       ; D[3]          ;        ; 11.880 ; 11.880 ;        ;
; A[3]       ; D[4]          ;        ; 11.880 ; 11.880 ;        ;
; A[3]       ; D[5]          ;        ; 11.157 ; 11.157 ;        ;
; A[3]       ; D[6]          ;        ; 11.139 ; 11.139 ;        ;
; A[3]       ; D[7]          ;        ; 11.098 ; 11.098 ;        ;
; A[3]       ; LEDR[0]       ;        ; 11.178 ; 11.178 ;        ;
; A[3]       ; LEDR[1]       ;        ; 10.794 ; 10.794 ;        ;
; A[3]       ; LEDR[2]       ;        ; 11.140 ; 11.140 ;        ;
; A[3]       ; LEDR[3]       ;        ; 11.539 ; 11.539 ;        ;
; A[3]       ; LEDR[4]       ;        ; 11.672 ; 11.672 ;        ;
; A[3]       ; LEDR[5]       ;        ; 11.529 ; 11.529 ;        ;
; A[3]       ; LEDR[6]       ;        ; 11.529 ; 11.529 ;        ;
; A[3]       ; LEDR[7]       ;        ; 11.672 ; 11.672 ;        ;
; A[3]       ; LEDR[9]       ;        ; 11.102 ; 11.102 ;        ;
; A[3]       ; SRAM_ADDR[3]  ; 10.760 ;        ;        ; 10.760 ;
; A[4]       ; D[0]          ;        ; 12.309 ; 12.309 ;        ;
; A[4]       ; D[1]          ;        ; 12.775 ; 12.775 ;        ;
; A[4]       ; D[2]          ;        ; 12.319 ; 12.319 ;        ;
; A[4]       ; D[3]          ;        ; 11.920 ; 11.920 ;        ;
; A[4]       ; D[4]          ;        ; 11.920 ; 11.920 ;        ;
; A[4]       ; D[5]          ;        ; 11.197 ; 11.197 ;        ;
; A[4]       ; D[6]          ;        ; 11.179 ; 11.179 ;        ;
; A[4]       ; D[7]          ;        ; 11.138 ; 11.138 ;        ;
; A[4]       ; LEDR[0]       ;        ; 11.218 ; 11.218 ;        ;
; A[4]       ; LEDR[1]       ;        ; 10.834 ; 10.834 ;        ;
; A[4]       ; LEDR[2]       ;        ; 11.180 ; 11.180 ;        ;
; A[4]       ; LEDR[3]       ;        ; 11.579 ; 11.579 ;        ;
; A[4]       ; LEDR[4]       ;        ; 11.712 ; 11.712 ;        ;
; A[4]       ; LEDR[5]       ;        ; 11.569 ; 11.569 ;        ;
; A[4]       ; LEDR[6]       ;        ; 11.569 ; 11.569 ;        ;
; A[4]       ; LEDR[7]       ;        ; 11.712 ; 11.712 ;        ;
; A[4]       ; LEDR[9]       ;        ; 11.142 ; 11.142 ;        ;
; A[4]       ; SRAM_ADDR[4]  ; 10.496 ;        ;        ; 10.496 ;
; A[5]       ; D[0]          ;        ; 11.508 ; 11.508 ;        ;
; A[5]       ; D[1]          ;        ; 11.974 ; 11.974 ;        ;
; A[5]       ; D[2]          ;        ; 11.518 ; 11.518 ;        ;
; A[5]       ; D[3]          ;        ; 11.119 ; 11.119 ;        ;
; A[5]       ; D[4]          ;        ; 11.119 ; 11.119 ;        ;
; A[5]       ; D[5]          ;        ; 10.396 ; 10.396 ;        ;
; A[5]       ; D[6]          ;        ; 10.378 ; 10.378 ;        ;
; A[5]       ; D[7]          ;        ; 10.337 ; 10.337 ;        ;
; A[5]       ; LEDR[0]       ;        ; 10.417 ; 10.417 ;        ;
; A[5]       ; LEDR[1]       ;        ; 10.033 ; 10.033 ;        ;
; A[5]       ; LEDR[2]       ;        ; 10.379 ; 10.379 ;        ;
; A[5]       ; LEDR[3]       ;        ; 10.778 ; 10.778 ;        ;
; A[5]       ; LEDR[4]       ;        ; 10.911 ; 10.911 ;        ;
; A[5]       ; LEDR[5]       ;        ; 10.768 ; 10.768 ;        ;
; A[5]       ; LEDR[6]       ;        ; 10.768 ; 10.768 ;        ;
; A[5]       ; LEDR[7]       ;        ; 10.911 ; 10.911 ;        ;
; A[5]       ; LEDR[9]       ;        ; 10.341 ; 10.341 ;        ;
; A[5]       ; SRAM_ADDR[5]  ; 10.266 ;        ;        ; 10.266 ;
; A[6]       ; D[0]          ;        ; 12.434 ; 12.434 ;        ;
; A[6]       ; D[1]          ;        ; 12.900 ; 12.900 ;        ;
; A[6]       ; D[2]          ;        ; 12.444 ; 12.444 ;        ;
; A[6]       ; D[3]          ;        ; 12.045 ; 12.045 ;        ;
; A[6]       ; D[4]          ;        ; 12.045 ; 12.045 ;        ;
; A[6]       ; D[5]          ;        ; 11.322 ; 11.322 ;        ;
; A[6]       ; D[6]          ;        ; 11.304 ; 11.304 ;        ;
; A[6]       ; D[7]          ;        ; 11.263 ; 11.263 ;        ;
; A[6]       ; LEDR[0]       ;        ; 11.343 ; 11.343 ;        ;
; A[6]       ; LEDR[1]       ;        ; 10.959 ; 10.959 ;        ;
; A[6]       ; LEDR[2]       ;        ; 11.305 ; 11.305 ;        ;
; A[6]       ; LEDR[3]       ;        ; 11.704 ; 11.704 ;        ;
; A[6]       ; LEDR[4]       ;        ; 11.837 ; 11.837 ;        ;
; A[6]       ; LEDR[5]       ;        ; 11.694 ; 11.694 ;        ;
; A[6]       ; LEDR[6]       ;        ; 11.694 ; 11.694 ;        ;
; A[6]       ; LEDR[7]       ;        ; 11.837 ; 11.837 ;        ;
; A[6]       ; LEDR[9]       ;        ; 11.267 ; 11.267 ;        ;
; A[6]       ; SRAM_ADDR[6]  ; 11.035 ;        ;        ; 11.035 ;
; A[7]       ; D[0]          ;        ; 13.359 ; 13.359 ;        ;
; A[7]       ; D[1]          ;        ; 13.825 ; 13.825 ;        ;
; A[7]       ; D[2]          ;        ; 13.369 ; 13.369 ;        ;
; A[7]       ; D[3]          ;        ; 12.970 ; 12.970 ;        ;
; A[7]       ; D[4]          ;        ; 12.970 ; 12.970 ;        ;
; A[7]       ; D[5]          ;        ; 12.247 ; 12.247 ;        ;
; A[7]       ; D[6]          ;        ; 12.229 ; 12.229 ;        ;
; A[7]       ; D[7]          ;        ; 12.188 ; 12.188 ;        ;
; A[7]       ; LEDR[0]       ;        ; 12.268 ; 12.268 ;        ;
; A[7]       ; LEDR[1]       ;        ; 11.884 ; 11.884 ;        ;
; A[7]       ; LEDR[2]       ;        ; 12.230 ; 12.230 ;        ;
; A[7]       ; LEDR[3]       ;        ; 12.629 ; 12.629 ;        ;
; A[7]       ; LEDR[4]       ;        ; 12.762 ; 12.762 ;        ;
; A[7]       ; LEDR[5]       ;        ; 12.619 ; 12.619 ;        ;
; A[7]       ; LEDR[6]       ;        ; 12.619 ; 12.619 ;        ;
; A[7]       ; LEDR[7]       ;        ; 12.762 ; 12.762 ;        ;
; A[7]       ; LEDR[9]       ;        ; 12.192 ; 12.192 ;        ;
; A[7]       ; SRAM_ADDR[7]  ; 11.113 ;        ;        ; 11.113 ;
; A[8]       ; SRAM_ADDR[8]  ; 10.819 ;        ;        ; 10.819 ;
; A[9]       ; SRAM_ADDR[9]  ; 10.523 ;        ;        ; 10.523 ;
; A[10]      ; SRAM_ADDR[10] ; 10.802 ;        ;        ; 10.802 ;
; A[11]      ; SRAM_ADDR[11] ; 10.853 ;        ;        ; 10.853 ;
; A[12]      ; SRAM_ADDR[12] ; 10.905 ;        ;        ; 10.905 ;
; A[13]      ; SRAM_ADDR[13] ; 10.873 ;        ;        ; 10.873 ;
; D[0]       ; SRAM_DQ[0]    ; 11.346 ;        ;        ; 11.346 ;
; D[0]       ; SRAM_DQ[8]    ; 11.317 ;        ;        ; 11.317 ;
; D[1]       ; SRAM_DQ[1]    ; 10.983 ;        ;        ; 10.983 ;
; D[1]       ; SRAM_DQ[9]    ; 10.948 ;        ;        ; 10.948 ;
; D[2]       ; SRAM_DQ[2]    ; 10.870 ;        ;        ; 10.870 ;
; D[2]       ; SRAM_DQ[10]   ; 10.842 ;        ;        ; 10.842 ;
; D[3]       ; SRAM_DQ[3]    ; 10.586 ;        ;        ; 10.586 ;
; D[3]       ; SRAM_DQ[11]   ; 10.546 ;        ;        ; 10.546 ;
; D[4]       ; SRAM_DQ[4]    ; 10.837 ;        ;        ; 10.837 ;
; D[4]       ; SRAM_DQ[12]   ; 10.593 ;        ;        ; 10.593 ;
; D[5]       ; SRAM_DQ[5]    ; 10.779 ;        ;        ; 10.779 ;
; D[5]       ; SRAM_DQ[13]   ; 10.668 ;        ;        ; 10.668 ;
; D[6]       ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]       ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]       ; SRAM_DQ[7]    ; 10.963 ;        ;        ; 10.963 ;
; D[7]       ; SRAM_DQ[15]   ; 10.100 ;        ;        ; 10.100 ;
; IORQ_n     ; D[0]          ; 13.346 ;        ;        ; 13.346 ;
; IORQ_n     ; D[1]          ; 13.812 ;        ;        ; 13.812 ;
; IORQ_n     ; D[2]          ; 13.356 ;        ;        ; 13.356 ;
; IORQ_n     ; D[3]          ; 12.957 ;        ;        ; 12.957 ;
; IORQ_n     ; D[4]          ; 12.957 ;        ;        ; 12.957 ;
; IORQ_n     ; D[5]          ; 12.234 ;        ;        ; 12.234 ;
; IORQ_n     ; D[6]          ; 12.216 ;        ;        ; 12.216 ;
; IORQ_n     ; D[7]          ; 12.175 ;        ;        ; 12.175 ;
; IORQ_n     ; LEDR[0]       ; 12.255 ;        ;        ; 12.255 ;
; IORQ_n     ; LEDR[1]       ; 11.871 ;        ;        ; 11.871 ;
; IORQ_n     ; LEDR[2]       ; 12.217 ;        ;        ; 12.217 ;
; IORQ_n     ; LEDR[3]       ; 12.616 ;        ;        ; 12.616 ;
; IORQ_n     ; LEDR[4]       ; 12.749 ;        ;        ; 12.749 ;
; IORQ_n     ; LEDR[5]       ; 12.606 ;        ;        ; 12.606 ;
; IORQ_n     ; LEDR[6]       ; 12.606 ;        ;        ; 12.606 ;
; IORQ_n     ; LEDR[7]       ; 12.749 ;        ;        ; 12.749 ;
; IORQ_n     ; LEDR[9]       ; 12.179 ;        ;        ; 12.179 ;
; RD_n       ; D[0]          ; 13.480 ;        ;        ; 13.480 ;
; RD_n       ; D[1]          ; 13.946 ;        ;        ; 13.946 ;
; RD_n       ; D[2]          ; 13.490 ;        ;        ; 13.490 ;
; RD_n       ; D[3]          ; 13.091 ;        ;        ; 13.091 ;
; RD_n       ; D[4]          ; 13.091 ;        ;        ; 13.091 ;
; RD_n       ; D[5]          ; 12.368 ;        ;        ; 12.368 ;
; RD_n       ; D[6]          ; 12.350 ;        ;        ; 12.350 ;
; RD_n       ; D[7]          ; 12.309 ;        ;        ; 12.309 ;
; RD_n       ; LEDR[0]       ; 12.389 ;        ;        ; 12.389 ;
; RD_n       ; LEDR[1]       ; 12.005 ;        ;        ; 12.005 ;
; RD_n       ; LEDR[2]       ; 12.351 ;        ;        ; 12.351 ;
; RD_n       ; LEDR[3]       ; 12.750 ;        ;        ; 12.750 ;
; RD_n       ; LEDR[4]       ; 12.883 ;        ;        ; 12.883 ;
; RD_n       ; LEDR[5]       ; 12.740 ;        ;        ; 12.740 ;
; RD_n       ; LEDR[6]       ; 12.740 ;        ;        ; 12.740 ;
; RD_n       ; LEDR[7]       ; 12.883 ;        ;        ; 12.883 ;
; RD_n       ; LEDR[9]       ; 12.313 ;        ;        ; 12.313 ;
; RD_n       ; SRAM_OE_N     ; 10.919 ;        ;        ; 10.919 ;
; SLTSL_n    ; LEDG[4]       ; 12.101 ;        ;        ; 12.101 ;
; SLTSL_n    ; SRAM_CE_N     ; 11.124 ;        ;        ; 11.124 ;
; SLTSL_n    ; SRAM_DQ[0]    ; 13.451 ; 13.451 ; 13.451 ; 13.451 ;
; SLTSL_n    ; SRAM_DQ[1]    ; 13.461 ; 13.461 ; 13.461 ; 13.461 ;
; SLTSL_n    ; SRAM_DQ[2]    ; 13.186 ; 13.186 ; 13.186 ; 13.186 ;
; SLTSL_n    ; SRAM_DQ[3]    ; 13.196 ; 13.196 ; 13.196 ; 13.196 ;
; SLTSL_n    ; SRAM_DQ[4]    ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; SLTSL_n    ; SRAM_DQ[5]    ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; SLTSL_n    ; SRAM_DQ[6]    ; 13.524 ; 13.524 ; 13.524 ; 13.524 ;
; SLTSL_n    ; SRAM_DQ[7]    ; 13.523 ; 13.523 ; 13.523 ; 13.523 ;
; SLTSL_n    ; SRAM_DQ[8]    ; 13.180 ; 13.180 ; 13.180 ; 13.180 ;
; SLTSL_n    ; SRAM_DQ[9]    ; 13.180 ; 13.180 ; 13.180 ; 13.180 ;
; SLTSL_n    ; SRAM_DQ[10]   ; 13.178 ; 13.178 ; 13.178 ; 13.178 ;
; SLTSL_n    ; SRAM_DQ[11]   ; 13.170 ; 13.170 ; 13.170 ; 13.170 ;
; SLTSL_n    ; SRAM_DQ[12]   ; 12.906 ; 12.906 ; 12.906 ; 12.906 ;
; SLTSL_n    ; SRAM_DQ[13]   ; 13.188 ; 13.188 ; 13.188 ; 13.188 ;
; SLTSL_n    ; SRAM_DQ[14]   ; 13.188 ; 13.188 ; 13.188 ; 13.188 ;
; SLTSL_n    ; SRAM_DQ[15]   ; 13.440 ; 13.440 ; 13.440 ; 13.440 ;
; WR_n       ; SRAM_DQ[0]    ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; WR_n       ; SRAM_DQ[1]    ; 12.238 ; 12.238 ; 12.238 ; 12.238 ;
; WR_n       ; SRAM_DQ[2]    ; 11.963 ; 11.963 ; 11.963 ; 11.963 ;
; WR_n       ; SRAM_DQ[3]    ; 11.973 ; 11.973 ; 11.973 ; 11.973 ;
; WR_n       ; SRAM_DQ[4]    ; 12.003 ; 12.003 ; 12.003 ; 12.003 ;
; WR_n       ; SRAM_DQ[5]    ; 12.003 ; 12.003 ; 12.003 ; 12.003 ;
; WR_n       ; SRAM_DQ[6]    ; 12.301 ; 12.301 ; 12.301 ; 12.301 ;
; WR_n       ; SRAM_DQ[7]    ; 12.300 ; 12.300 ; 12.300 ; 12.300 ;
; WR_n       ; SRAM_DQ[8]    ; 11.958 ; 11.958 ; 11.958 ; 11.958 ;
; WR_n       ; SRAM_DQ[9]    ; 11.958 ; 11.958 ; 11.958 ; 11.958 ;
; WR_n       ; SRAM_DQ[10]   ; 11.956 ; 11.956 ; 11.956 ; 11.956 ;
; WR_n       ; SRAM_DQ[11]   ; 11.948 ; 11.948 ; 11.948 ; 11.948 ;
; WR_n       ; SRAM_DQ[12]   ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; WR_n       ; SRAM_DQ[13]   ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; WR_n       ; SRAM_DQ[14]   ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; WR_n       ; SRAM_DQ[15]   ; 12.218 ; 12.218 ; 12.218 ; 12.218 ;
; WR_n       ; SRAM_WE_N     ; 10.659 ;        ;        ; 10.659 ;
+------------+---------------+--------+--------+--------+--------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


------------------------------------------
; Fast Model Minimum Pulse Width Summary ;
------------------------------------------
No paths to report.


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[0]       ; SRAM_ADDR[0]  ; 5.929 ;       ;       ; 5.929 ;
; A[0]       ; SRAM_DQ[0]    ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; A[0]       ; SRAM_DQ[1]    ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; A[0]       ; SRAM_DQ[2]    ; 6.390 ; 6.390 ; 6.390 ; 6.390 ;
; A[0]       ; SRAM_DQ[3]    ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; A[0]       ; SRAM_DQ[4]    ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; A[0]       ; SRAM_DQ[5]    ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; A[0]       ; SRAM_DQ[6]    ; 6.529 ; 6.529 ; 6.529 ; 6.529 ;
; A[0]       ; SRAM_DQ[7]    ; 6.531 ; 6.531 ; 6.531 ; 6.531 ;
; A[0]       ; SRAM_DQ[8]    ; 6.404 ; 6.404 ; 6.404 ; 6.404 ;
; A[0]       ; SRAM_DQ[9]    ; 6.404 ; 6.404 ; 6.404 ; 6.404 ;
; A[0]       ; SRAM_DQ[10]   ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; A[0]       ; SRAM_DQ[11]   ; 6.394 ; 6.394 ; 6.394 ; 6.394 ;
; A[0]       ; SRAM_DQ[12]   ; 6.309 ; 6.309 ; 6.309 ; 6.309 ;
; A[0]       ; SRAM_DQ[13]   ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; A[0]       ; SRAM_DQ[14]   ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; A[0]       ; SRAM_DQ[15]   ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; A[0]       ; SRAM_LB_N     ; 5.908 ;       ;       ; 5.908 ;
; A[0]       ; SRAM_UB_N     ;       ; 5.898 ; 5.898 ;       ;
; A[1]       ; SRAM_ADDR[1]  ; 5.818 ;       ;       ; 5.818 ;
; A[2]       ; D[0]          ;       ; 6.701 ; 6.701 ;       ;
; A[2]       ; D[1]          ;       ; 6.924 ; 6.924 ;       ;
; A[2]       ; D[2]          ;       ; 6.697 ; 6.697 ;       ;
; A[2]       ; D[3]          ;       ; 6.527 ; 6.527 ;       ;
; A[2]       ; D[4]          ;       ; 6.527 ; 6.527 ;       ;
; A[2]       ; D[5]          ;       ; 6.231 ; 6.231 ;       ;
; A[2]       ; D[6]          ;       ; 6.214 ; 6.214 ;       ;
; A[2]       ; D[7]          ;       ; 6.177 ; 6.177 ;       ;
; A[2]       ; LEDR[0]       ;       ; 6.239 ; 6.239 ;       ;
; A[2]       ; LEDR[1]       ;       ; 6.075 ; 6.075 ;       ;
; A[2]       ; LEDR[2]       ;       ; 6.219 ; 6.219 ;       ;
; A[2]       ; LEDR[3]       ;       ; 6.394 ; 6.394 ;       ;
; A[2]       ; LEDR[4]       ;       ; 6.482 ; 6.482 ;       ;
; A[2]       ; LEDR[5]       ;       ; 6.384 ; 6.384 ;       ;
; A[2]       ; LEDR[6]       ;       ; 6.384 ; 6.384 ;       ;
; A[2]       ; LEDR[7]       ;       ; 6.482 ; 6.482 ;       ;
; A[2]       ; LEDR[9]       ;       ; 6.184 ; 6.184 ;       ;
; A[2]       ; SRAM_ADDR[2]  ; 5.713 ;       ;       ; 5.713 ;
; A[3]       ; D[0]          ;       ; 6.038 ; 6.038 ;       ;
; A[3]       ; D[1]          ;       ; 6.261 ; 6.261 ;       ;
; A[3]       ; D[2]          ;       ; 6.034 ; 6.034 ;       ;
; A[3]       ; D[3]          ;       ; 5.864 ; 5.864 ;       ;
; A[3]       ; D[4]          ;       ; 5.864 ; 5.864 ;       ;
; A[3]       ; D[5]          ;       ; 5.568 ; 5.568 ;       ;
; A[3]       ; D[6]          ;       ; 5.551 ; 5.551 ;       ;
; A[3]       ; D[7]          ;       ; 5.514 ; 5.514 ;       ;
; A[3]       ; LEDR[0]       ;       ; 5.576 ; 5.576 ;       ;
; A[3]       ; LEDR[1]       ;       ; 5.412 ; 5.412 ;       ;
; A[3]       ; LEDR[2]       ;       ; 5.556 ; 5.556 ;       ;
; A[3]       ; LEDR[3]       ;       ; 5.731 ; 5.731 ;       ;
; A[3]       ; LEDR[4]       ;       ; 5.819 ; 5.819 ;       ;
; A[3]       ; LEDR[5]       ;       ; 5.721 ; 5.721 ;       ;
; A[3]       ; LEDR[6]       ;       ; 5.721 ; 5.721 ;       ;
; A[3]       ; LEDR[7]       ;       ; 5.819 ; 5.819 ;       ;
; A[3]       ; LEDR[9]       ;       ; 5.521 ; 5.521 ;       ;
; A[3]       ; SRAM_ADDR[3]  ; 5.650 ;       ;       ; 5.650 ;
; A[4]       ; D[0]          ;       ; 6.045 ; 6.045 ;       ;
; A[4]       ; D[1]          ;       ; 6.268 ; 6.268 ;       ;
; A[4]       ; D[2]          ;       ; 6.041 ; 6.041 ;       ;
; A[4]       ; D[3]          ;       ; 5.871 ; 5.871 ;       ;
; A[4]       ; D[4]          ;       ; 5.871 ; 5.871 ;       ;
; A[4]       ; D[5]          ;       ; 5.575 ; 5.575 ;       ;
; A[4]       ; D[6]          ;       ; 5.558 ; 5.558 ;       ;
; A[4]       ; D[7]          ;       ; 5.521 ; 5.521 ;       ;
; A[4]       ; LEDR[0]       ;       ; 5.583 ; 5.583 ;       ;
; A[4]       ; LEDR[1]       ;       ; 5.419 ; 5.419 ;       ;
; A[4]       ; LEDR[2]       ;       ; 5.563 ; 5.563 ;       ;
; A[4]       ; LEDR[3]       ;       ; 5.738 ; 5.738 ;       ;
; A[4]       ; LEDR[4]       ;       ; 5.826 ; 5.826 ;       ;
; A[4]       ; LEDR[5]       ;       ; 5.728 ; 5.728 ;       ;
; A[4]       ; LEDR[6]       ;       ; 5.728 ; 5.728 ;       ;
; A[4]       ; LEDR[7]       ;       ; 5.826 ; 5.826 ;       ;
; A[4]       ; LEDR[9]       ;       ; 5.528 ; 5.528 ;       ;
; A[4]       ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[5]       ; D[0]          ;       ; 5.749 ; 5.749 ;       ;
; A[5]       ; D[1]          ;       ; 5.972 ; 5.972 ;       ;
; A[5]       ; D[2]          ;       ; 5.745 ; 5.745 ;       ;
; A[5]       ; D[3]          ;       ; 5.575 ; 5.575 ;       ;
; A[5]       ; D[4]          ;       ; 5.575 ; 5.575 ;       ;
; A[5]       ; D[5]          ;       ; 5.279 ; 5.279 ;       ;
; A[5]       ; D[6]          ;       ; 5.262 ; 5.262 ;       ;
; A[5]       ; D[7]          ;       ; 5.225 ; 5.225 ;       ;
; A[5]       ; LEDR[0]       ;       ; 5.287 ; 5.287 ;       ;
; A[5]       ; LEDR[1]       ;       ; 5.123 ; 5.123 ;       ;
; A[5]       ; LEDR[2]       ;       ; 5.267 ; 5.267 ;       ;
; A[5]       ; LEDR[3]       ;       ; 5.442 ; 5.442 ;       ;
; A[5]       ; LEDR[4]       ;       ; 5.530 ; 5.530 ;       ;
; A[5]       ; LEDR[5]       ;       ; 5.432 ; 5.432 ;       ;
; A[5]       ; LEDR[6]       ;       ; 5.432 ; 5.432 ;       ;
; A[5]       ; LEDR[7]       ;       ; 5.530 ; 5.530 ;       ;
; A[5]       ; LEDR[9]       ;       ; 5.232 ; 5.232 ;       ;
; A[5]       ; SRAM_ADDR[5]  ; 5.395 ;       ;       ; 5.395 ;
; A[6]       ; D[0]          ;       ; 6.234 ; 6.234 ;       ;
; A[6]       ; D[1]          ;       ; 6.457 ; 6.457 ;       ;
; A[6]       ; D[2]          ;       ; 6.230 ; 6.230 ;       ;
; A[6]       ; D[3]          ;       ; 6.060 ; 6.060 ;       ;
; A[6]       ; D[4]          ;       ; 6.060 ; 6.060 ;       ;
; A[6]       ; D[5]          ;       ; 5.764 ; 5.764 ;       ;
; A[6]       ; D[6]          ;       ; 5.747 ; 5.747 ;       ;
; A[6]       ; D[7]          ;       ; 5.710 ; 5.710 ;       ;
; A[6]       ; LEDR[0]       ;       ; 5.772 ; 5.772 ;       ;
; A[6]       ; LEDR[1]       ;       ; 5.608 ; 5.608 ;       ;
; A[6]       ; LEDR[2]       ;       ; 5.752 ; 5.752 ;       ;
; A[6]       ; LEDR[3]       ;       ; 5.927 ; 5.927 ;       ;
; A[6]       ; LEDR[4]       ;       ; 6.015 ; 6.015 ;       ;
; A[6]       ; LEDR[5]       ;       ; 5.917 ; 5.917 ;       ;
; A[6]       ; LEDR[6]       ;       ; 5.917 ; 5.917 ;       ;
; A[6]       ; LEDR[7]       ;       ; 6.015 ; 6.015 ;       ;
; A[6]       ; LEDR[9]       ;       ; 5.717 ; 5.717 ;       ;
; A[6]       ; SRAM_ADDR[6]  ; 5.803 ;       ;       ; 5.803 ;
; A[7]       ; D[0]          ;       ; 6.536 ; 6.536 ;       ;
; A[7]       ; D[1]          ;       ; 6.759 ; 6.759 ;       ;
; A[7]       ; D[2]          ;       ; 6.532 ; 6.532 ;       ;
; A[7]       ; D[3]          ;       ; 6.362 ; 6.362 ;       ;
; A[7]       ; D[4]          ;       ; 6.362 ; 6.362 ;       ;
; A[7]       ; D[5]          ;       ; 6.066 ; 6.066 ;       ;
; A[7]       ; D[6]          ;       ; 6.049 ; 6.049 ;       ;
; A[7]       ; D[7]          ;       ; 6.012 ; 6.012 ;       ;
; A[7]       ; LEDR[0]       ;       ; 6.074 ; 6.074 ;       ;
; A[7]       ; LEDR[1]       ;       ; 5.910 ; 5.910 ;       ;
; A[7]       ; LEDR[2]       ;       ; 6.054 ; 6.054 ;       ;
; A[7]       ; LEDR[3]       ;       ; 6.229 ; 6.229 ;       ;
; A[7]       ; LEDR[4]       ;       ; 6.317 ; 6.317 ;       ;
; A[7]       ; LEDR[5]       ;       ; 6.219 ; 6.219 ;       ;
; A[7]       ; LEDR[6]       ;       ; 6.219 ; 6.219 ;       ;
; A[7]       ; LEDR[7]       ;       ; 6.317 ; 6.317 ;       ;
; A[7]       ; LEDR[9]       ;       ; 6.019 ; 6.019 ;       ;
; A[7]       ; SRAM_ADDR[7]  ; 5.836 ;       ;       ; 5.836 ;
; A[8]       ; SRAM_ADDR[8]  ; 5.655 ;       ;       ; 5.655 ;
; A[9]       ; SRAM_ADDR[9]  ; 5.515 ;       ;       ; 5.515 ;
; A[10]      ; SRAM_ADDR[10] ; 5.617 ;       ;       ; 5.617 ;
; A[11]      ; SRAM_ADDR[11] ; 5.657 ;       ;       ; 5.657 ;
; A[12]      ; SRAM_ADDR[12] ; 5.716 ;       ;       ; 5.716 ;
; A[13]      ; SRAM_ADDR[13] ; 5.703 ;       ;       ; 5.703 ;
; D[0]       ; SRAM_DQ[0]    ; 5.914 ;       ;       ; 5.914 ;
; D[0]       ; SRAM_DQ[8]    ; 5.886 ;       ;       ; 5.886 ;
; D[1]       ; SRAM_DQ[1]    ; 5.766 ;       ;       ; 5.766 ;
; D[1]       ; SRAM_DQ[9]    ; 5.732 ;       ;       ; 5.732 ;
; D[2]       ; SRAM_DQ[2]    ; 5.700 ;       ;       ; 5.700 ;
; D[2]       ; SRAM_DQ[10]   ; 5.672 ;       ;       ; 5.672 ;
; D[3]       ; SRAM_DQ[3]    ; 5.606 ;       ;       ; 5.606 ;
; D[3]       ; SRAM_DQ[11]   ; 5.565 ;       ;       ; 5.565 ;
; D[4]       ; SRAM_DQ[4]    ; 5.680 ;       ;       ; 5.680 ;
; D[4]       ; SRAM_DQ[12]   ; 5.604 ;       ;       ; 5.604 ;
; D[5]       ; SRAM_DQ[5]    ; 5.648 ;       ;       ; 5.648 ;
; D[5]       ; SRAM_DQ[13]   ; 5.573 ;       ;       ; 5.573 ;
; D[6]       ; SRAM_DQ[6]    ; 5.484 ;       ;       ; 5.484 ;
; D[6]       ; SRAM_DQ[14]   ; 5.488 ;       ;       ; 5.488 ;
; D[7]       ; SRAM_DQ[7]    ; 5.733 ;       ;       ; 5.733 ;
; D[7]       ; SRAM_DQ[15]   ; 5.350 ;       ;       ; 5.350 ;
; IORQ_n     ; D[0]          ; 6.524 ;       ;       ; 6.524 ;
; IORQ_n     ; D[1]          ; 6.747 ;       ;       ; 6.747 ;
; IORQ_n     ; D[2]          ; 6.520 ;       ;       ; 6.520 ;
; IORQ_n     ; D[3]          ; 6.350 ;       ;       ; 6.350 ;
; IORQ_n     ; D[4]          ; 6.350 ;       ;       ; 6.350 ;
; IORQ_n     ; D[5]          ; 6.054 ;       ;       ; 6.054 ;
; IORQ_n     ; D[6]          ; 6.037 ;       ;       ; 6.037 ;
; IORQ_n     ; D[7]          ; 6.000 ;       ;       ; 6.000 ;
; IORQ_n     ; LEDR[0]       ; 6.062 ;       ;       ; 6.062 ;
; IORQ_n     ; LEDR[1]       ; 5.898 ;       ;       ; 5.898 ;
; IORQ_n     ; LEDR[2]       ; 6.042 ;       ;       ; 6.042 ;
; IORQ_n     ; LEDR[3]       ; 6.217 ;       ;       ; 6.217 ;
; IORQ_n     ; LEDR[4]       ; 6.305 ;       ;       ; 6.305 ;
; IORQ_n     ; LEDR[5]       ; 6.207 ;       ;       ; 6.207 ;
; IORQ_n     ; LEDR[6]       ; 6.207 ;       ;       ; 6.207 ;
; IORQ_n     ; LEDR[7]       ; 6.305 ;       ;       ; 6.305 ;
; IORQ_n     ; LEDR[9]       ; 6.007 ;       ;       ; 6.007 ;
; RD_n       ; D[0]          ; 6.582 ;       ;       ; 6.582 ;
; RD_n       ; D[1]          ; 6.805 ;       ;       ; 6.805 ;
; RD_n       ; D[2]          ; 6.578 ;       ;       ; 6.578 ;
; RD_n       ; D[3]          ; 6.408 ;       ;       ; 6.408 ;
; RD_n       ; D[4]          ; 6.408 ;       ;       ; 6.408 ;
; RD_n       ; D[5]          ; 6.112 ;       ;       ; 6.112 ;
; RD_n       ; D[6]          ; 6.095 ;       ;       ; 6.095 ;
; RD_n       ; D[7]          ; 6.058 ;       ;       ; 6.058 ;
; RD_n       ; LEDR[0]       ; 6.120 ;       ;       ; 6.120 ;
; RD_n       ; LEDR[1]       ; 5.956 ;       ;       ; 5.956 ;
; RD_n       ; LEDR[2]       ; 6.100 ;       ;       ; 6.100 ;
; RD_n       ; LEDR[3]       ; 6.275 ;       ;       ; 6.275 ;
; RD_n       ; LEDR[4]       ; 6.363 ;       ;       ; 6.363 ;
; RD_n       ; LEDR[5]       ; 6.265 ;       ;       ; 6.265 ;
; RD_n       ; LEDR[6]       ; 6.265 ;       ;       ; 6.265 ;
; RD_n       ; LEDR[7]       ; 6.363 ;       ;       ; 6.363 ;
; RD_n       ; LEDR[9]       ; 6.065 ;       ;       ; 6.065 ;
; RD_n       ; SRAM_OE_N     ; 5.677 ;       ;       ; 5.677 ;
; SLTSL_n    ; LEDG[4]       ; 6.228 ;       ;       ; 6.228 ;
; SLTSL_n    ; SRAM_CE_N     ; 5.828 ;       ;       ; 5.828 ;
; SLTSL_n    ; SRAM_DQ[0]    ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; SLTSL_n    ; SRAM_DQ[1]    ; 6.725 ; 6.725 ; 6.725 ; 6.725 ;
; SLTSL_n    ; SRAM_DQ[2]    ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; SLTSL_n    ; SRAM_DQ[3]    ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; SLTSL_n    ; SRAM_DQ[4]    ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; SLTSL_n    ; SRAM_DQ[5]    ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; SLTSL_n    ; SRAM_DQ[6]    ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; SLTSL_n    ; SRAM_DQ[7]    ; 6.759 ; 6.759 ; 6.759 ; 6.759 ;
; SLTSL_n    ; SRAM_DQ[8]    ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; SLTSL_n    ; SRAM_DQ[9]    ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; SLTSL_n    ; SRAM_DQ[10]   ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; SLTSL_n    ; SRAM_DQ[11]   ; 6.592 ; 6.592 ; 6.592 ; 6.592 ;
; SLTSL_n    ; SRAM_DQ[12]   ; 6.507 ; 6.507 ; 6.507 ; 6.507 ;
; SLTSL_n    ; SRAM_DQ[13]   ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; SLTSL_n    ; SRAM_DQ[14]   ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; SLTSL_n    ; SRAM_DQ[15]   ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; WR_n       ; SRAM_DQ[0]    ; 6.188 ; 6.188 ; 6.188 ; 6.188 ;
; WR_n       ; SRAM_DQ[1]    ; 6.198 ; 6.198 ; 6.198 ; 6.198 ;
; WR_n       ; SRAM_DQ[2]    ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; WR_n       ; SRAM_DQ[3]    ; 6.101 ; 6.101 ; 6.101 ; 6.101 ;
; WR_n       ; SRAM_DQ[4]    ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; WR_n       ; SRAM_DQ[5]    ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; WR_n       ; SRAM_DQ[6]    ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; WR_n       ; SRAM_DQ[7]    ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
; WR_n       ; SRAM_DQ[8]    ; 6.079 ; 6.079 ; 6.079 ; 6.079 ;
; WR_n       ; SRAM_DQ[9]    ; 6.079 ; 6.079 ; 6.079 ; 6.079 ;
; WR_n       ; SRAM_DQ[10]   ; 6.075 ; 6.075 ; 6.075 ; 6.075 ;
; WR_n       ; SRAM_DQ[11]   ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; WR_n       ; SRAM_DQ[12]   ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; WR_n       ; SRAM_DQ[13]   ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
; WR_n       ; SRAM_DQ[14]   ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
; WR_n       ; SRAM_DQ[15]   ; 6.172 ; 6.172 ; 6.172 ; 6.172 ;
; WR_n       ; SRAM_WE_N     ; 5.615 ;       ;       ; 5.615 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[0]       ; SRAM_ADDR[0]  ; 5.929 ;       ;       ; 5.929 ;
; A[0]       ; SRAM_DQ[0]    ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; A[0]       ; SRAM_DQ[1]    ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; A[0]       ; SRAM_DQ[2]    ; 6.390 ; 6.390 ; 6.390 ; 6.390 ;
; A[0]       ; SRAM_DQ[3]    ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; A[0]       ; SRAM_DQ[4]    ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; A[0]       ; SRAM_DQ[5]    ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; A[0]       ; SRAM_DQ[6]    ; 6.529 ; 6.529 ; 6.529 ; 6.529 ;
; A[0]       ; SRAM_DQ[7]    ; 6.531 ; 6.531 ; 6.531 ; 6.531 ;
; A[0]       ; SRAM_DQ[8]    ; 6.404 ; 6.404 ; 6.404 ; 6.404 ;
; A[0]       ; SRAM_DQ[9]    ; 6.404 ; 6.404 ; 6.404 ; 6.404 ;
; A[0]       ; SRAM_DQ[10]   ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; A[0]       ; SRAM_DQ[11]   ; 6.394 ; 6.394 ; 6.394 ; 6.394 ;
; A[0]       ; SRAM_DQ[12]   ; 6.309 ; 6.309 ; 6.309 ; 6.309 ;
; A[0]       ; SRAM_DQ[13]   ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; A[0]       ; SRAM_DQ[14]   ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; A[0]       ; SRAM_DQ[15]   ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; A[0]       ; SRAM_LB_N     ; 5.908 ;       ;       ; 5.908 ;
; A[0]       ; SRAM_UB_N     ;       ; 5.898 ; 5.898 ;       ;
; A[1]       ; SRAM_ADDR[1]  ; 5.818 ;       ;       ; 5.818 ;
; A[2]       ; D[0]          ;       ; 6.701 ; 6.701 ;       ;
; A[2]       ; D[1]          ;       ; 6.924 ; 6.924 ;       ;
; A[2]       ; D[2]          ;       ; 6.697 ; 6.697 ;       ;
; A[2]       ; D[3]          ;       ; 6.527 ; 6.527 ;       ;
; A[2]       ; D[4]          ;       ; 6.527 ; 6.527 ;       ;
; A[2]       ; D[5]          ;       ; 6.231 ; 6.231 ;       ;
; A[2]       ; D[6]          ;       ; 6.214 ; 6.214 ;       ;
; A[2]       ; D[7]          ;       ; 6.177 ; 6.177 ;       ;
; A[2]       ; LEDR[0]       ;       ; 6.239 ; 6.239 ;       ;
; A[2]       ; LEDR[1]       ;       ; 6.075 ; 6.075 ;       ;
; A[2]       ; LEDR[2]       ;       ; 6.219 ; 6.219 ;       ;
; A[2]       ; LEDR[3]       ;       ; 6.394 ; 6.394 ;       ;
; A[2]       ; LEDR[4]       ;       ; 6.482 ; 6.482 ;       ;
; A[2]       ; LEDR[5]       ;       ; 6.384 ; 6.384 ;       ;
; A[2]       ; LEDR[6]       ;       ; 6.384 ; 6.384 ;       ;
; A[2]       ; LEDR[7]       ;       ; 6.482 ; 6.482 ;       ;
; A[2]       ; LEDR[9]       ;       ; 6.184 ; 6.184 ;       ;
; A[2]       ; SRAM_ADDR[2]  ; 5.713 ;       ;       ; 5.713 ;
; A[3]       ; D[0]          ;       ; 6.038 ; 6.038 ;       ;
; A[3]       ; D[1]          ;       ; 6.261 ; 6.261 ;       ;
; A[3]       ; D[2]          ;       ; 6.034 ; 6.034 ;       ;
; A[3]       ; D[3]          ;       ; 5.864 ; 5.864 ;       ;
; A[3]       ; D[4]          ;       ; 5.864 ; 5.864 ;       ;
; A[3]       ; D[5]          ;       ; 5.568 ; 5.568 ;       ;
; A[3]       ; D[6]          ;       ; 5.551 ; 5.551 ;       ;
; A[3]       ; D[7]          ;       ; 5.514 ; 5.514 ;       ;
; A[3]       ; LEDR[0]       ;       ; 5.576 ; 5.576 ;       ;
; A[3]       ; LEDR[1]       ;       ; 5.412 ; 5.412 ;       ;
; A[3]       ; LEDR[2]       ;       ; 5.556 ; 5.556 ;       ;
; A[3]       ; LEDR[3]       ;       ; 5.731 ; 5.731 ;       ;
; A[3]       ; LEDR[4]       ;       ; 5.819 ; 5.819 ;       ;
; A[3]       ; LEDR[5]       ;       ; 5.721 ; 5.721 ;       ;
; A[3]       ; LEDR[6]       ;       ; 5.721 ; 5.721 ;       ;
; A[3]       ; LEDR[7]       ;       ; 5.819 ; 5.819 ;       ;
; A[3]       ; LEDR[9]       ;       ; 5.521 ; 5.521 ;       ;
; A[3]       ; SRAM_ADDR[3]  ; 5.650 ;       ;       ; 5.650 ;
; A[4]       ; D[0]          ;       ; 6.045 ; 6.045 ;       ;
; A[4]       ; D[1]          ;       ; 6.268 ; 6.268 ;       ;
; A[4]       ; D[2]          ;       ; 6.041 ; 6.041 ;       ;
; A[4]       ; D[3]          ;       ; 5.871 ; 5.871 ;       ;
; A[4]       ; D[4]          ;       ; 5.871 ; 5.871 ;       ;
; A[4]       ; D[5]          ;       ; 5.575 ; 5.575 ;       ;
; A[4]       ; D[6]          ;       ; 5.558 ; 5.558 ;       ;
; A[4]       ; D[7]          ;       ; 5.521 ; 5.521 ;       ;
; A[4]       ; LEDR[0]       ;       ; 5.583 ; 5.583 ;       ;
; A[4]       ; LEDR[1]       ;       ; 5.419 ; 5.419 ;       ;
; A[4]       ; LEDR[2]       ;       ; 5.563 ; 5.563 ;       ;
; A[4]       ; LEDR[3]       ;       ; 5.738 ; 5.738 ;       ;
; A[4]       ; LEDR[4]       ;       ; 5.826 ; 5.826 ;       ;
; A[4]       ; LEDR[5]       ;       ; 5.728 ; 5.728 ;       ;
; A[4]       ; LEDR[6]       ;       ; 5.728 ; 5.728 ;       ;
; A[4]       ; LEDR[7]       ;       ; 5.826 ; 5.826 ;       ;
; A[4]       ; LEDR[9]       ;       ; 5.528 ; 5.528 ;       ;
; A[4]       ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[5]       ; D[0]          ;       ; 5.749 ; 5.749 ;       ;
; A[5]       ; D[1]          ;       ; 5.972 ; 5.972 ;       ;
; A[5]       ; D[2]          ;       ; 5.745 ; 5.745 ;       ;
; A[5]       ; D[3]          ;       ; 5.575 ; 5.575 ;       ;
; A[5]       ; D[4]          ;       ; 5.575 ; 5.575 ;       ;
; A[5]       ; D[5]          ;       ; 5.279 ; 5.279 ;       ;
; A[5]       ; D[6]          ;       ; 5.262 ; 5.262 ;       ;
; A[5]       ; D[7]          ;       ; 5.225 ; 5.225 ;       ;
; A[5]       ; LEDR[0]       ;       ; 5.287 ; 5.287 ;       ;
; A[5]       ; LEDR[1]       ;       ; 5.123 ; 5.123 ;       ;
; A[5]       ; LEDR[2]       ;       ; 5.267 ; 5.267 ;       ;
; A[5]       ; LEDR[3]       ;       ; 5.442 ; 5.442 ;       ;
; A[5]       ; LEDR[4]       ;       ; 5.530 ; 5.530 ;       ;
; A[5]       ; LEDR[5]       ;       ; 5.432 ; 5.432 ;       ;
; A[5]       ; LEDR[6]       ;       ; 5.432 ; 5.432 ;       ;
; A[5]       ; LEDR[7]       ;       ; 5.530 ; 5.530 ;       ;
; A[5]       ; LEDR[9]       ;       ; 5.232 ; 5.232 ;       ;
; A[5]       ; SRAM_ADDR[5]  ; 5.395 ;       ;       ; 5.395 ;
; A[6]       ; D[0]          ;       ; 6.234 ; 6.234 ;       ;
; A[6]       ; D[1]          ;       ; 6.457 ; 6.457 ;       ;
; A[6]       ; D[2]          ;       ; 6.230 ; 6.230 ;       ;
; A[6]       ; D[3]          ;       ; 6.060 ; 6.060 ;       ;
; A[6]       ; D[4]          ;       ; 6.060 ; 6.060 ;       ;
; A[6]       ; D[5]          ;       ; 5.764 ; 5.764 ;       ;
; A[6]       ; D[6]          ;       ; 5.747 ; 5.747 ;       ;
; A[6]       ; D[7]          ;       ; 5.710 ; 5.710 ;       ;
; A[6]       ; LEDR[0]       ;       ; 5.772 ; 5.772 ;       ;
; A[6]       ; LEDR[1]       ;       ; 5.608 ; 5.608 ;       ;
; A[6]       ; LEDR[2]       ;       ; 5.752 ; 5.752 ;       ;
; A[6]       ; LEDR[3]       ;       ; 5.927 ; 5.927 ;       ;
; A[6]       ; LEDR[4]       ;       ; 6.015 ; 6.015 ;       ;
; A[6]       ; LEDR[5]       ;       ; 5.917 ; 5.917 ;       ;
; A[6]       ; LEDR[6]       ;       ; 5.917 ; 5.917 ;       ;
; A[6]       ; LEDR[7]       ;       ; 6.015 ; 6.015 ;       ;
; A[6]       ; LEDR[9]       ;       ; 5.717 ; 5.717 ;       ;
; A[6]       ; SRAM_ADDR[6]  ; 5.803 ;       ;       ; 5.803 ;
; A[7]       ; D[0]          ;       ; 6.536 ; 6.536 ;       ;
; A[7]       ; D[1]          ;       ; 6.759 ; 6.759 ;       ;
; A[7]       ; D[2]          ;       ; 6.532 ; 6.532 ;       ;
; A[7]       ; D[3]          ;       ; 6.362 ; 6.362 ;       ;
; A[7]       ; D[4]          ;       ; 6.362 ; 6.362 ;       ;
; A[7]       ; D[5]          ;       ; 6.066 ; 6.066 ;       ;
; A[7]       ; D[6]          ;       ; 6.049 ; 6.049 ;       ;
; A[7]       ; D[7]          ;       ; 6.012 ; 6.012 ;       ;
; A[7]       ; LEDR[0]       ;       ; 6.074 ; 6.074 ;       ;
; A[7]       ; LEDR[1]       ;       ; 5.910 ; 5.910 ;       ;
; A[7]       ; LEDR[2]       ;       ; 6.054 ; 6.054 ;       ;
; A[7]       ; LEDR[3]       ;       ; 6.229 ; 6.229 ;       ;
; A[7]       ; LEDR[4]       ;       ; 6.317 ; 6.317 ;       ;
; A[7]       ; LEDR[5]       ;       ; 6.219 ; 6.219 ;       ;
; A[7]       ; LEDR[6]       ;       ; 6.219 ; 6.219 ;       ;
; A[7]       ; LEDR[7]       ;       ; 6.317 ; 6.317 ;       ;
; A[7]       ; LEDR[9]       ;       ; 6.019 ; 6.019 ;       ;
; A[7]       ; SRAM_ADDR[7]  ; 5.836 ;       ;       ; 5.836 ;
; A[8]       ; SRAM_ADDR[8]  ; 5.655 ;       ;       ; 5.655 ;
; A[9]       ; SRAM_ADDR[9]  ; 5.515 ;       ;       ; 5.515 ;
; A[10]      ; SRAM_ADDR[10] ; 5.617 ;       ;       ; 5.617 ;
; A[11]      ; SRAM_ADDR[11] ; 5.657 ;       ;       ; 5.657 ;
; A[12]      ; SRAM_ADDR[12] ; 5.716 ;       ;       ; 5.716 ;
; A[13]      ; SRAM_ADDR[13] ; 5.703 ;       ;       ; 5.703 ;
; D[0]       ; SRAM_DQ[0]    ; 5.914 ;       ;       ; 5.914 ;
; D[0]       ; SRAM_DQ[8]    ; 5.886 ;       ;       ; 5.886 ;
; D[1]       ; SRAM_DQ[1]    ; 5.766 ;       ;       ; 5.766 ;
; D[1]       ; SRAM_DQ[9]    ; 5.732 ;       ;       ; 5.732 ;
; D[2]       ; SRAM_DQ[2]    ; 5.700 ;       ;       ; 5.700 ;
; D[2]       ; SRAM_DQ[10]   ; 5.672 ;       ;       ; 5.672 ;
; D[3]       ; SRAM_DQ[3]    ; 5.606 ;       ;       ; 5.606 ;
; D[3]       ; SRAM_DQ[11]   ; 5.565 ;       ;       ; 5.565 ;
; D[4]       ; SRAM_DQ[4]    ; 5.680 ;       ;       ; 5.680 ;
; D[4]       ; SRAM_DQ[12]   ; 5.604 ;       ;       ; 5.604 ;
; D[5]       ; SRAM_DQ[5]    ; 5.648 ;       ;       ; 5.648 ;
; D[5]       ; SRAM_DQ[13]   ; 5.573 ;       ;       ; 5.573 ;
; D[6]       ; SRAM_DQ[6]    ; 5.484 ;       ;       ; 5.484 ;
; D[6]       ; SRAM_DQ[14]   ; 5.488 ;       ;       ; 5.488 ;
; D[7]       ; SRAM_DQ[7]    ; 5.733 ;       ;       ; 5.733 ;
; D[7]       ; SRAM_DQ[15]   ; 5.350 ;       ;       ; 5.350 ;
; IORQ_n     ; D[0]          ; 6.524 ;       ;       ; 6.524 ;
; IORQ_n     ; D[1]          ; 6.747 ;       ;       ; 6.747 ;
; IORQ_n     ; D[2]          ; 6.520 ;       ;       ; 6.520 ;
; IORQ_n     ; D[3]          ; 6.350 ;       ;       ; 6.350 ;
; IORQ_n     ; D[4]          ; 6.350 ;       ;       ; 6.350 ;
; IORQ_n     ; D[5]          ; 6.054 ;       ;       ; 6.054 ;
; IORQ_n     ; D[6]          ; 6.037 ;       ;       ; 6.037 ;
; IORQ_n     ; D[7]          ; 6.000 ;       ;       ; 6.000 ;
; IORQ_n     ; LEDR[0]       ; 6.062 ;       ;       ; 6.062 ;
; IORQ_n     ; LEDR[1]       ; 5.898 ;       ;       ; 5.898 ;
; IORQ_n     ; LEDR[2]       ; 6.042 ;       ;       ; 6.042 ;
; IORQ_n     ; LEDR[3]       ; 6.217 ;       ;       ; 6.217 ;
; IORQ_n     ; LEDR[4]       ; 6.305 ;       ;       ; 6.305 ;
; IORQ_n     ; LEDR[5]       ; 6.207 ;       ;       ; 6.207 ;
; IORQ_n     ; LEDR[6]       ; 6.207 ;       ;       ; 6.207 ;
; IORQ_n     ; LEDR[7]       ; 6.305 ;       ;       ; 6.305 ;
; IORQ_n     ; LEDR[9]       ; 6.007 ;       ;       ; 6.007 ;
; RD_n       ; D[0]          ; 6.582 ;       ;       ; 6.582 ;
; RD_n       ; D[1]          ; 6.805 ;       ;       ; 6.805 ;
; RD_n       ; D[2]          ; 6.578 ;       ;       ; 6.578 ;
; RD_n       ; D[3]          ; 6.408 ;       ;       ; 6.408 ;
; RD_n       ; D[4]          ; 6.408 ;       ;       ; 6.408 ;
; RD_n       ; D[5]          ; 6.112 ;       ;       ; 6.112 ;
; RD_n       ; D[6]          ; 6.095 ;       ;       ; 6.095 ;
; RD_n       ; D[7]          ; 6.058 ;       ;       ; 6.058 ;
; RD_n       ; LEDR[0]       ; 6.120 ;       ;       ; 6.120 ;
; RD_n       ; LEDR[1]       ; 5.956 ;       ;       ; 5.956 ;
; RD_n       ; LEDR[2]       ; 6.100 ;       ;       ; 6.100 ;
; RD_n       ; LEDR[3]       ; 6.275 ;       ;       ; 6.275 ;
; RD_n       ; LEDR[4]       ; 6.363 ;       ;       ; 6.363 ;
; RD_n       ; LEDR[5]       ; 6.265 ;       ;       ; 6.265 ;
; RD_n       ; LEDR[6]       ; 6.265 ;       ;       ; 6.265 ;
; RD_n       ; LEDR[7]       ; 6.363 ;       ;       ; 6.363 ;
; RD_n       ; LEDR[9]       ; 6.065 ;       ;       ; 6.065 ;
; RD_n       ; SRAM_OE_N     ; 5.677 ;       ;       ; 5.677 ;
; SLTSL_n    ; LEDG[4]       ; 6.228 ;       ;       ; 6.228 ;
; SLTSL_n    ; SRAM_CE_N     ; 5.828 ;       ;       ; 5.828 ;
; SLTSL_n    ; SRAM_DQ[0]    ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; SLTSL_n    ; SRAM_DQ[1]    ; 6.725 ; 6.725 ; 6.725 ; 6.725 ;
; SLTSL_n    ; SRAM_DQ[2]    ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; SLTSL_n    ; SRAM_DQ[3]    ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; SLTSL_n    ; SRAM_DQ[4]    ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; SLTSL_n    ; SRAM_DQ[5]    ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; SLTSL_n    ; SRAM_DQ[6]    ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; SLTSL_n    ; SRAM_DQ[7]    ; 6.759 ; 6.759 ; 6.759 ; 6.759 ;
; SLTSL_n    ; SRAM_DQ[8]    ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; SLTSL_n    ; SRAM_DQ[9]    ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; SLTSL_n    ; SRAM_DQ[10]   ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; SLTSL_n    ; SRAM_DQ[11]   ; 6.592 ; 6.592 ; 6.592 ; 6.592 ;
; SLTSL_n    ; SRAM_DQ[12]   ; 6.507 ; 6.507 ; 6.507 ; 6.507 ;
; SLTSL_n    ; SRAM_DQ[13]   ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; SLTSL_n    ; SRAM_DQ[14]   ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; SLTSL_n    ; SRAM_DQ[15]   ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; WR_n       ; SRAM_DQ[0]    ; 6.188 ; 6.188 ; 6.188 ; 6.188 ;
; WR_n       ; SRAM_DQ[1]    ; 6.198 ; 6.198 ; 6.198 ; 6.198 ;
; WR_n       ; SRAM_DQ[2]    ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; WR_n       ; SRAM_DQ[3]    ; 6.101 ; 6.101 ; 6.101 ; 6.101 ;
; WR_n       ; SRAM_DQ[4]    ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; WR_n       ; SRAM_DQ[5]    ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; WR_n       ; SRAM_DQ[6]    ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; WR_n       ; SRAM_DQ[7]    ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
; WR_n       ; SRAM_DQ[8]    ; 6.079 ; 6.079 ; 6.079 ; 6.079 ;
; WR_n       ; SRAM_DQ[9]    ; 6.079 ; 6.079 ; 6.079 ; 6.079 ;
; WR_n       ; SRAM_DQ[10]   ; 6.075 ; 6.075 ; 6.075 ; 6.075 ;
; WR_n       ; SRAM_DQ[11]   ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; WR_n       ; SRAM_DQ[12]   ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; WR_n       ; SRAM_DQ[13]   ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
; WR_n       ; SRAM_DQ[14]   ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
; WR_n       ; SRAM_DQ[15]   ; 6.172 ; 6.172 ; 6.172 ; 6.172 ;
; WR_n       ; SRAM_WE_N     ; 5.615 ;       ;       ; 5.615 ;
+------------+---------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; 0.0                 ;
+------------------+-------+------+----------+---------+---------------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; A[0]       ; SRAM_ADDR[0]  ; 11.384 ;        ;        ; 11.384 ;
; A[0]       ; SRAM_DQ[0]    ; 13.004 ; 13.004 ; 13.004 ; 13.004 ;
; A[0]       ; SRAM_DQ[1]    ; 13.014 ; 13.014 ; 13.014 ; 13.014 ;
; A[0]       ; SRAM_DQ[2]    ; 12.739 ; 12.739 ; 12.739 ; 12.739 ;
; A[0]       ; SRAM_DQ[3]    ; 12.749 ; 12.749 ; 12.749 ; 12.749 ;
; A[0]       ; SRAM_DQ[4]    ; 12.779 ; 12.779 ; 12.779 ; 12.779 ;
; A[0]       ; SRAM_DQ[5]    ; 12.779 ; 12.779 ; 12.779 ; 12.779 ;
; A[0]       ; SRAM_DQ[6]    ; 13.077 ; 13.077 ; 13.077 ; 13.077 ;
; A[0]       ; SRAM_DQ[7]    ; 13.076 ; 13.076 ; 13.076 ; 13.076 ;
; A[0]       ; SRAM_DQ[8]    ; 12.735 ; 12.735 ; 12.735 ; 12.735 ;
; A[0]       ; SRAM_DQ[9]    ; 12.735 ; 12.735 ; 12.735 ; 12.735 ;
; A[0]       ; SRAM_DQ[10]   ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; A[0]       ; SRAM_DQ[11]   ; 12.725 ; 12.725 ; 12.725 ; 12.725 ;
; A[0]       ; SRAM_DQ[12]   ; 12.461 ; 12.461 ; 12.461 ; 12.461 ;
; A[0]       ; SRAM_DQ[13]   ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; A[0]       ; SRAM_DQ[14]   ; 12.743 ; 12.743 ; 12.743 ; 12.743 ;
; A[0]       ; SRAM_DQ[15]   ; 12.995 ; 12.995 ; 12.995 ; 12.995 ;
; A[0]       ; SRAM_LB_N     ; 11.363 ;        ;        ; 11.363 ;
; A[0]       ; SRAM_UB_N     ;        ; 11.352 ; 11.352 ;        ;
; A[1]       ; SRAM_ADDR[1]  ; 11.092 ;        ;        ; 11.092 ;
; A[2]       ; D[0]          ;        ; 13.610 ; 13.610 ;        ;
; A[2]       ; D[1]          ;        ; 14.076 ; 14.076 ;        ;
; A[2]       ; D[2]          ;        ; 13.620 ; 13.620 ;        ;
; A[2]       ; D[3]          ;        ; 13.221 ; 13.221 ;        ;
; A[2]       ; D[4]          ;        ; 13.221 ; 13.221 ;        ;
; A[2]       ; D[5]          ;        ; 12.498 ; 12.498 ;        ;
; A[2]       ; D[6]          ;        ; 12.480 ; 12.480 ;        ;
; A[2]       ; D[7]          ;        ; 12.439 ; 12.439 ;        ;
; A[2]       ; LEDR[0]       ;        ; 12.519 ; 12.519 ;        ;
; A[2]       ; LEDR[1]       ;        ; 12.135 ; 12.135 ;        ;
; A[2]       ; LEDR[2]       ;        ; 12.481 ; 12.481 ;        ;
; A[2]       ; LEDR[3]       ;        ; 12.880 ; 12.880 ;        ;
; A[2]       ; LEDR[4]       ;        ; 13.013 ; 13.013 ;        ;
; A[2]       ; LEDR[5]       ;        ; 12.870 ; 12.870 ;        ;
; A[2]       ; LEDR[6]       ;        ; 12.870 ; 12.870 ;        ;
; A[2]       ; LEDR[7]       ;        ; 13.013 ; 13.013 ;        ;
; A[2]       ; LEDR[9]       ;        ; 12.443 ; 12.443 ;        ;
; A[2]       ; SRAM_ADDR[2]  ; 10.853 ;        ;        ; 10.853 ;
; A[3]       ; D[0]          ;        ; 12.269 ; 12.269 ;        ;
; A[3]       ; D[1]          ;        ; 12.735 ; 12.735 ;        ;
; A[3]       ; D[2]          ;        ; 12.279 ; 12.279 ;        ;
; A[3]       ; D[3]          ;        ; 11.880 ; 11.880 ;        ;
; A[3]       ; D[4]          ;        ; 11.880 ; 11.880 ;        ;
; A[3]       ; D[5]          ;        ; 11.157 ; 11.157 ;        ;
; A[3]       ; D[6]          ;        ; 11.139 ; 11.139 ;        ;
; A[3]       ; D[7]          ;        ; 11.098 ; 11.098 ;        ;
; A[3]       ; LEDR[0]       ;        ; 11.178 ; 11.178 ;        ;
; A[3]       ; LEDR[1]       ;        ; 10.794 ; 10.794 ;        ;
; A[3]       ; LEDR[2]       ;        ; 11.140 ; 11.140 ;        ;
; A[3]       ; LEDR[3]       ;        ; 11.539 ; 11.539 ;        ;
; A[3]       ; LEDR[4]       ;        ; 11.672 ; 11.672 ;        ;
; A[3]       ; LEDR[5]       ;        ; 11.529 ; 11.529 ;        ;
; A[3]       ; LEDR[6]       ;        ; 11.529 ; 11.529 ;        ;
; A[3]       ; LEDR[7]       ;        ; 11.672 ; 11.672 ;        ;
; A[3]       ; LEDR[9]       ;        ; 11.102 ; 11.102 ;        ;
; A[3]       ; SRAM_ADDR[3]  ; 10.760 ;        ;        ; 10.760 ;
; A[4]       ; D[0]          ;        ; 12.309 ; 12.309 ;        ;
; A[4]       ; D[1]          ;        ; 12.775 ; 12.775 ;        ;
; A[4]       ; D[2]          ;        ; 12.319 ; 12.319 ;        ;
; A[4]       ; D[3]          ;        ; 11.920 ; 11.920 ;        ;
; A[4]       ; D[4]          ;        ; 11.920 ; 11.920 ;        ;
; A[4]       ; D[5]          ;        ; 11.197 ; 11.197 ;        ;
; A[4]       ; D[6]          ;        ; 11.179 ; 11.179 ;        ;
; A[4]       ; D[7]          ;        ; 11.138 ; 11.138 ;        ;
; A[4]       ; LEDR[0]       ;        ; 11.218 ; 11.218 ;        ;
; A[4]       ; LEDR[1]       ;        ; 10.834 ; 10.834 ;        ;
; A[4]       ; LEDR[2]       ;        ; 11.180 ; 11.180 ;        ;
; A[4]       ; LEDR[3]       ;        ; 11.579 ; 11.579 ;        ;
; A[4]       ; LEDR[4]       ;        ; 11.712 ; 11.712 ;        ;
; A[4]       ; LEDR[5]       ;        ; 11.569 ; 11.569 ;        ;
; A[4]       ; LEDR[6]       ;        ; 11.569 ; 11.569 ;        ;
; A[4]       ; LEDR[7]       ;        ; 11.712 ; 11.712 ;        ;
; A[4]       ; LEDR[9]       ;        ; 11.142 ; 11.142 ;        ;
; A[4]       ; SRAM_ADDR[4]  ; 10.496 ;        ;        ; 10.496 ;
; A[5]       ; D[0]          ;        ; 11.508 ; 11.508 ;        ;
; A[5]       ; D[1]          ;        ; 11.974 ; 11.974 ;        ;
; A[5]       ; D[2]          ;        ; 11.518 ; 11.518 ;        ;
; A[5]       ; D[3]          ;        ; 11.119 ; 11.119 ;        ;
; A[5]       ; D[4]          ;        ; 11.119 ; 11.119 ;        ;
; A[5]       ; D[5]          ;        ; 10.396 ; 10.396 ;        ;
; A[5]       ; D[6]          ;        ; 10.378 ; 10.378 ;        ;
; A[5]       ; D[7]          ;        ; 10.337 ; 10.337 ;        ;
; A[5]       ; LEDR[0]       ;        ; 10.417 ; 10.417 ;        ;
; A[5]       ; LEDR[1]       ;        ; 10.033 ; 10.033 ;        ;
; A[5]       ; LEDR[2]       ;        ; 10.379 ; 10.379 ;        ;
; A[5]       ; LEDR[3]       ;        ; 10.778 ; 10.778 ;        ;
; A[5]       ; LEDR[4]       ;        ; 10.911 ; 10.911 ;        ;
; A[5]       ; LEDR[5]       ;        ; 10.768 ; 10.768 ;        ;
; A[5]       ; LEDR[6]       ;        ; 10.768 ; 10.768 ;        ;
; A[5]       ; LEDR[7]       ;        ; 10.911 ; 10.911 ;        ;
; A[5]       ; LEDR[9]       ;        ; 10.341 ; 10.341 ;        ;
; A[5]       ; SRAM_ADDR[5]  ; 10.266 ;        ;        ; 10.266 ;
; A[6]       ; D[0]          ;        ; 12.434 ; 12.434 ;        ;
; A[6]       ; D[1]          ;        ; 12.900 ; 12.900 ;        ;
; A[6]       ; D[2]          ;        ; 12.444 ; 12.444 ;        ;
; A[6]       ; D[3]          ;        ; 12.045 ; 12.045 ;        ;
; A[6]       ; D[4]          ;        ; 12.045 ; 12.045 ;        ;
; A[6]       ; D[5]          ;        ; 11.322 ; 11.322 ;        ;
; A[6]       ; D[6]          ;        ; 11.304 ; 11.304 ;        ;
; A[6]       ; D[7]          ;        ; 11.263 ; 11.263 ;        ;
; A[6]       ; LEDR[0]       ;        ; 11.343 ; 11.343 ;        ;
; A[6]       ; LEDR[1]       ;        ; 10.959 ; 10.959 ;        ;
; A[6]       ; LEDR[2]       ;        ; 11.305 ; 11.305 ;        ;
; A[6]       ; LEDR[3]       ;        ; 11.704 ; 11.704 ;        ;
; A[6]       ; LEDR[4]       ;        ; 11.837 ; 11.837 ;        ;
; A[6]       ; LEDR[5]       ;        ; 11.694 ; 11.694 ;        ;
; A[6]       ; LEDR[6]       ;        ; 11.694 ; 11.694 ;        ;
; A[6]       ; LEDR[7]       ;        ; 11.837 ; 11.837 ;        ;
; A[6]       ; LEDR[9]       ;        ; 11.267 ; 11.267 ;        ;
; A[6]       ; SRAM_ADDR[6]  ; 11.035 ;        ;        ; 11.035 ;
; A[7]       ; D[0]          ;        ; 13.359 ; 13.359 ;        ;
; A[7]       ; D[1]          ;        ; 13.825 ; 13.825 ;        ;
; A[7]       ; D[2]          ;        ; 13.369 ; 13.369 ;        ;
; A[7]       ; D[3]          ;        ; 12.970 ; 12.970 ;        ;
; A[7]       ; D[4]          ;        ; 12.970 ; 12.970 ;        ;
; A[7]       ; D[5]          ;        ; 12.247 ; 12.247 ;        ;
; A[7]       ; D[6]          ;        ; 12.229 ; 12.229 ;        ;
; A[7]       ; D[7]          ;        ; 12.188 ; 12.188 ;        ;
; A[7]       ; LEDR[0]       ;        ; 12.268 ; 12.268 ;        ;
; A[7]       ; LEDR[1]       ;        ; 11.884 ; 11.884 ;        ;
; A[7]       ; LEDR[2]       ;        ; 12.230 ; 12.230 ;        ;
; A[7]       ; LEDR[3]       ;        ; 12.629 ; 12.629 ;        ;
; A[7]       ; LEDR[4]       ;        ; 12.762 ; 12.762 ;        ;
; A[7]       ; LEDR[5]       ;        ; 12.619 ; 12.619 ;        ;
; A[7]       ; LEDR[6]       ;        ; 12.619 ; 12.619 ;        ;
; A[7]       ; LEDR[7]       ;        ; 12.762 ; 12.762 ;        ;
; A[7]       ; LEDR[9]       ;        ; 12.192 ; 12.192 ;        ;
; A[7]       ; SRAM_ADDR[7]  ; 11.113 ;        ;        ; 11.113 ;
; A[8]       ; SRAM_ADDR[8]  ; 10.819 ;        ;        ; 10.819 ;
; A[9]       ; SRAM_ADDR[9]  ; 10.523 ;        ;        ; 10.523 ;
; A[10]      ; SRAM_ADDR[10] ; 10.802 ;        ;        ; 10.802 ;
; A[11]      ; SRAM_ADDR[11] ; 10.853 ;        ;        ; 10.853 ;
; A[12]      ; SRAM_ADDR[12] ; 10.905 ;        ;        ; 10.905 ;
; A[13]      ; SRAM_ADDR[13] ; 10.873 ;        ;        ; 10.873 ;
; D[0]       ; SRAM_DQ[0]    ; 11.346 ;        ;        ; 11.346 ;
; D[0]       ; SRAM_DQ[8]    ; 11.317 ;        ;        ; 11.317 ;
; D[1]       ; SRAM_DQ[1]    ; 10.983 ;        ;        ; 10.983 ;
; D[1]       ; SRAM_DQ[9]    ; 10.948 ;        ;        ; 10.948 ;
; D[2]       ; SRAM_DQ[2]    ; 10.870 ;        ;        ; 10.870 ;
; D[2]       ; SRAM_DQ[10]   ; 10.842 ;        ;        ; 10.842 ;
; D[3]       ; SRAM_DQ[3]    ; 10.586 ;        ;        ; 10.586 ;
; D[3]       ; SRAM_DQ[11]   ; 10.546 ;        ;        ; 10.546 ;
; D[4]       ; SRAM_DQ[4]    ; 10.837 ;        ;        ; 10.837 ;
; D[4]       ; SRAM_DQ[12]   ; 10.593 ;        ;        ; 10.593 ;
; D[5]       ; SRAM_DQ[5]    ; 10.779 ;        ;        ; 10.779 ;
; D[5]       ; SRAM_DQ[13]   ; 10.668 ;        ;        ; 10.668 ;
; D[6]       ; SRAM_DQ[6]    ; 10.432 ;        ;        ; 10.432 ;
; D[6]       ; SRAM_DQ[14]   ; 10.437 ;        ;        ; 10.437 ;
; D[7]       ; SRAM_DQ[7]    ; 10.963 ;        ;        ; 10.963 ;
; D[7]       ; SRAM_DQ[15]   ; 10.100 ;        ;        ; 10.100 ;
; IORQ_n     ; D[0]          ; 13.346 ;        ;        ; 13.346 ;
; IORQ_n     ; D[1]          ; 13.812 ;        ;        ; 13.812 ;
; IORQ_n     ; D[2]          ; 13.356 ;        ;        ; 13.356 ;
; IORQ_n     ; D[3]          ; 12.957 ;        ;        ; 12.957 ;
; IORQ_n     ; D[4]          ; 12.957 ;        ;        ; 12.957 ;
; IORQ_n     ; D[5]          ; 12.234 ;        ;        ; 12.234 ;
; IORQ_n     ; D[6]          ; 12.216 ;        ;        ; 12.216 ;
; IORQ_n     ; D[7]          ; 12.175 ;        ;        ; 12.175 ;
; IORQ_n     ; LEDR[0]       ; 12.255 ;        ;        ; 12.255 ;
; IORQ_n     ; LEDR[1]       ; 11.871 ;        ;        ; 11.871 ;
; IORQ_n     ; LEDR[2]       ; 12.217 ;        ;        ; 12.217 ;
; IORQ_n     ; LEDR[3]       ; 12.616 ;        ;        ; 12.616 ;
; IORQ_n     ; LEDR[4]       ; 12.749 ;        ;        ; 12.749 ;
; IORQ_n     ; LEDR[5]       ; 12.606 ;        ;        ; 12.606 ;
; IORQ_n     ; LEDR[6]       ; 12.606 ;        ;        ; 12.606 ;
; IORQ_n     ; LEDR[7]       ; 12.749 ;        ;        ; 12.749 ;
; IORQ_n     ; LEDR[9]       ; 12.179 ;        ;        ; 12.179 ;
; RD_n       ; D[0]          ; 13.480 ;        ;        ; 13.480 ;
; RD_n       ; D[1]          ; 13.946 ;        ;        ; 13.946 ;
; RD_n       ; D[2]          ; 13.490 ;        ;        ; 13.490 ;
; RD_n       ; D[3]          ; 13.091 ;        ;        ; 13.091 ;
; RD_n       ; D[4]          ; 13.091 ;        ;        ; 13.091 ;
; RD_n       ; D[5]          ; 12.368 ;        ;        ; 12.368 ;
; RD_n       ; D[6]          ; 12.350 ;        ;        ; 12.350 ;
; RD_n       ; D[7]          ; 12.309 ;        ;        ; 12.309 ;
; RD_n       ; LEDR[0]       ; 12.389 ;        ;        ; 12.389 ;
; RD_n       ; LEDR[1]       ; 12.005 ;        ;        ; 12.005 ;
; RD_n       ; LEDR[2]       ; 12.351 ;        ;        ; 12.351 ;
; RD_n       ; LEDR[3]       ; 12.750 ;        ;        ; 12.750 ;
; RD_n       ; LEDR[4]       ; 12.883 ;        ;        ; 12.883 ;
; RD_n       ; LEDR[5]       ; 12.740 ;        ;        ; 12.740 ;
; RD_n       ; LEDR[6]       ; 12.740 ;        ;        ; 12.740 ;
; RD_n       ; LEDR[7]       ; 12.883 ;        ;        ; 12.883 ;
; RD_n       ; LEDR[9]       ; 12.313 ;        ;        ; 12.313 ;
; RD_n       ; SRAM_OE_N     ; 10.919 ;        ;        ; 10.919 ;
; SLTSL_n    ; LEDG[4]       ; 12.101 ;        ;        ; 12.101 ;
; SLTSL_n    ; SRAM_CE_N     ; 11.124 ;        ;        ; 11.124 ;
; SLTSL_n    ; SRAM_DQ[0]    ; 13.451 ; 13.451 ; 13.451 ; 13.451 ;
; SLTSL_n    ; SRAM_DQ[1]    ; 13.461 ; 13.461 ; 13.461 ; 13.461 ;
; SLTSL_n    ; SRAM_DQ[2]    ; 13.186 ; 13.186 ; 13.186 ; 13.186 ;
; SLTSL_n    ; SRAM_DQ[3]    ; 13.196 ; 13.196 ; 13.196 ; 13.196 ;
; SLTSL_n    ; SRAM_DQ[4]    ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; SLTSL_n    ; SRAM_DQ[5]    ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; SLTSL_n    ; SRAM_DQ[6]    ; 13.524 ; 13.524 ; 13.524 ; 13.524 ;
; SLTSL_n    ; SRAM_DQ[7]    ; 13.523 ; 13.523 ; 13.523 ; 13.523 ;
; SLTSL_n    ; SRAM_DQ[8]    ; 13.180 ; 13.180 ; 13.180 ; 13.180 ;
; SLTSL_n    ; SRAM_DQ[9]    ; 13.180 ; 13.180 ; 13.180 ; 13.180 ;
; SLTSL_n    ; SRAM_DQ[10]   ; 13.178 ; 13.178 ; 13.178 ; 13.178 ;
; SLTSL_n    ; SRAM_DQ[11]   ; 13.170 ; 13.170 ; 13.170 ; 13.170 ;
; SLTSL_n    ; SRAM_DQ[12]   ; 12.906 ; 12.906 ; 12.906 ; 12.906 ;
; SLTSL_n    ; SRAM_DQ[13]   ; 13.188 ; 13.188 ; 13.188 ; 13.188 ;
; SLTSL_n    ; SRAM_DQ[14]   ; 13.188 ; 13.188 ; 13.188 ; 13.188 ;
; SLTSL_n    ; SRAM_DQ[15]   ; 13.440 ; 13.440 ; 13.440 ; 13.440 ;
; WR_n       ; SRAM_DQ[0]    ; 12.228 ; 12.228 ; 12.228 ; 12.228 ;
; WR_n       ; SRAM_DQ[1]    ; 12.238 ; 12.238 ; 12.238 ; 12.238 ;
; WR_n       ; SRAM_DQ[2]    ; 11.963 ; 11.963 ; 11.963 ; 11.963 ;
; WR_n       ; SRAM_DQ[3]    ; 11.973 ; 11.973 ; 11.973 ; 11.973 ;
; WR_n       ; SRAM_DQ[4]    ; 12.003 ; 12.003 ; 12.003 ; 12.003 ;
; WR_n       ; SRAM_DQ[5]    ; 12.003 ; 12.003 ; 12.003 ; 12.003 ;
; WR_n       ; SRAM_DQ[6]    ; 12.301 ; 12.301 ; 12.301 ; 12.301 ;
; WR_n       ; SRAM_DQ[7]    ; 12.300 ; 12.300 ; 12.300 ; 12.300 ;
; WR_n       ; SRAM_DQ[8]    ; 11.958 ; 11.958 ; 11.958 ; 11.958 ;
; WR_n       ; SRAM_DQ[9]    ; 11.958 ; 11.958 ; 11.958 ; 11.958 ;
; WR_n       ; SRAM_DQ[10]   ; 11.956 ; 11.956 ; 11.956 ; 11.956 ;
; WR_n       ; SRAM_DQ[11]   ; 11.948 ; 11.948 ; 11.948 ; 11.948 ;
; WR_n       ; SRAM_DQ[12]   ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; WR_n       ; SRAM_DQ[13]   ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; WR_n       ; SRAM_DQ[14]   ; 11.966 ; 11.966 ; 11.966 ; 11.966 ;
; WR_n       ; SRAM_DQ[15]   ; 12.218 ; 12.218 ; 12.218 ; 12.218 ;
; WR_n       ; SRAM_WE_N     ; 10.659 ;        ;        ; 10.659 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; A[0]       ; SRAM_ADDR[0]  ; 5.929 ;       ;       ; 5.929 ;
; A[0]       ; SRAM_DQ[0]    ; 6.487 ; 6.487 ; 6.487 ; 6.487 ;
; A[0]       ; SRAM_DQ[1]    ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; A[0]       ; SRAM_DQ[2]    ; 6.390 ; 6.390 ; 6.390 ; 6.390 ;
; A[0]       ; SRAM_DQ[3]    ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; A[0]       ; SRAM_DQ[4]    ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; A[0]       ; SRAM_DQ[5]    ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; A[0]       ; SRAM_DQ[6]    ; 6.529 ; 6.529 ; 6.529 ; 6.529 ;
; A[0]       ; SRAM_DQ[7]    ; 6.531 ; 6.531 ; 6.531 ; 6.531 ;
; A[0]       ; SRAM_DQ[8]    ; 6.404 ; 6.404 ; 6.404 ; 6.404 ;
; A[0]       ; SRAM_DQ[9]    ; 6.404 ; 6.404 ; 6.404 ; 6.404 ;
; A[0]       ; SRAM_DQ[10]   ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; A[0]       ; SRAM_DQ[11]   ; 6.394 ; 6.394 ; 6.394 ; 6.394 ;
; A[0]       ; SRAM_DQ[12]   ; 6.309 ; 6.309 ; 6.309 ; 6.309 ;
; A[0]       ; SRAM_DQ[13]   ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; A[0]       ; SRAM_DQ[14]   ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; A[0]       ; SRAM_DQ[15]   ; 6.497 ; 6.497 ; 6.497 ; 6.497 ;
; A[0]       ; SRAM_LB_N     ; 5.908 ;       ;       ; 5.908 ;
; A[0]       ; SRAM_UB_N     ;       ; 5.898 ; 5.898 ;       ;
; A[1]       ; SRAM_ADDR[1]  ; 5.818 ;       ;       ; 5.818 ;
; A[2]       ; D[0]          ;       ; 6.701 ; 6.701 ;       ;
; A[2]       ; D[1]          ;       ; 6.924 ; 6.924 ;       ;
; A[2]       ; D[2]          ;       ; 6.697 ; 6.697 ;       ;
; A[2]       ; D[3]          ;       ; 6.527 ; 6.527 ;       ;
; A[2]       ; D[4]          ;       ; 6.527 ; 6.527 ;       ;
; A[2]       ; D[5]          ;       ; 6.231 ; 6.231 ;       ;
; A[2]       ; D[6]          ;       ; 6.214 ; 6.214 ;       ;
; A[2]       ; D[7]          ;       ; 6.177 ; 6.177 ;       ;
; A[2]       ; LEDR[0]       ;       ; 6.239 ; 6.239 ;       ;
; A[2]       ; LEDR[1]       ;       ; 6.075 ; 6.075 ;       ;
; A[2]       ; LEDR[2]       ;       ; 6.219 ; 6.219 ;       ;
; A[2]       ; LEDR[3]       ;       ; 6.394 ; 6.394 ;       ;
; A[2]       ; LEDR[4]       ;       ; 6.482 ; 6.482 ;       ;
; A[2]       ; LEDR[5]       ;       ; 6.384 ; 6.384 ;       ;
; A[2]       ; LEDR[6]       ;       ; 6.384 ; 6.384 ;       ;
; A[2]       ; LEDR[7]       ;       ; 6.482 ; 6.482 ;       ;
; A[2]       ; LEDR[9]       ;       ; 6.184 ; 6.184 ;       ;
; A[2]       ; SRAM_ADDR[2]  ; 5.713 ;       ;       ; 5.713 ;
; A[3]       ; D[0]          ;       ; 6.038 ; 6.038 ;       ;
; A[3]       ; D[1]          ;       ; 6.261 ; 6.261 ;       ;
; A[3]       ; D[2]          ;       ; 6.034 ; 6.034 ;       ;
; A[3]       ; D[3]          ;       ; 5.864 ; 5.864 ;       ;
; A[3]       ; D[4]          ;       ; 5.864 ; 5.864 ;       ;
; A[3]       ; D[5]          ;       ; 5.568 ; 5.568 ;       ;
; A[3]       ; D[6]          ;       ; 5.551 ; 5.551 ;       ;
; A[3]       ; D[7]          ;       ; 5.514 ; 5.514 ;       ;
; A[3]       ; LEDR[0]       ;       ; 5.576 ; 5.576 ;       ;
; A[3]       ; LEDR[1]       ;       ; 5.412 ; 5.412 ;       ;
; A[3]       ; LEDR[2]       ;       ; 5.556 ; 5.556 ;       ;
; A[3]       ; LEDR[3]       ;       ; 5.731 ; 5.731 ;       ;
; A[3]       ; LEDR[4]       ;       ; 5.819 ; 5.819 ;       ;
; A[3]       ; LEDR[5]       ;       ; 5.721 ; 5.721 ;       ;
; A[3]       ; LEDR[6]       ;       ; 5.721 ; 5.721 ;       ;
; A[3]       ; LEDR[7]       ;       ; 5.819 ; 5.819 ;       ;
; A[3]       ; LEDR[9]       ;       ; 5.521 ; 5.521 ;       ;
; A[3]       ; SRAM_ADDR[3]  ; 5.650 ;       ;       ; 5.650 ;
; A[4]       ; D[0]          ;       ; 6.045 ; 6.045 ;       ;
; A[4]       ; D[1]          ;       ; 6.268 ; 6.268 ;       ;
; A[4]       ; D[2]          ;       ; 6.041 ; 6.041 ;       ;
; A[4]       ; D[3]          ;       ; 5.871 ; 5.871 ;       ;
; A[4]       ; D[4]          ;       ; 5.871 ; 5.871 ;       ;
; A[4]       ; D[5]          ;       ; 5.575 ; 5.575 ;       ;
; A[4]       ; D[6]          ;       ; 5.558 ; 5.558 ;       ;
; A[4]       ; D[7]          ;       ; 5.521 ; 5.521 ;       ;
; A[4]       ; LEDR[0]       ;       ; 5.583 ; 5.583 ;       ;
; A[4]       ; LEDR[1]       ;       ; 5.419 ; 5.419 ;       ;
; A[4]       ; LEDR[2]       ;       ; 5.563 ; 5.563 ;       ;
; A[4]       ; LEDR[3]       ;       ; 5.738 ; 5.738 ;       ;
; A[4]       ; LEDR[4]       ;       ; 5.826 ; 5.826 ;       ;
; A[4]       ; LEDR[5]       ;       ; 5.728 ; 5.728 ;       ;
; A[4]       ; LEDR[6]       ;       ; 5.728 ; 5.728 ;       ;
; A[4]       ; LEDR[7]       ;       ; 5.826 ; 5.826 ;       ;
; A[4]       ; LEDR[9]       ;       ; 5.528 ; 5.528 ;       ;
; A[4]       ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[5]       ; D[0]          ;       ; 5.749 ; 5.749 ;       ;
; A[5]       ; D[1]          ;       ; 5.972 ; 5.972 ;       ;
; A[5]       ; D[2]          ;       ; 5.745 ; 5.745 ;       ;
; A[5]       ; D[3]          ;       ; 5.575 ; 5.575 ;       ;
; A[5]       ; D[4]          ;       ; 5.575 ; 5.575 ;       ;
; A[5]       ; D[5]          ;       ; 5.279 ; 5.279 ;       ;
; A[5]       ; D[6]          ;       ; 5.262 ; 5.262 ;       ;
; A[5]       ; D[7]          ;       ; 5.225 ; 5.225 ;       ;
; A[5]       ; LEDR[0]       ;       ; 5.287 ; 5.287 ;       ;
; A[5]       ; LEDR[1]       ;       ; 5.123 ; 5.123 ;       ;
; A[5]       ; LEDR[2]       ;       ; 5.267 ; 5.267 ;       ;
; A[5]       ; LEDR[3]       ;       ; 5.442 ; 5.442 ;       ;
; A[5]       ; LEDR[4]       ;       ; 5.530 ; 5.530 ;       ;
; A[5]       ; LEDR[5]       ;       ; 5.432 ; 5.432 ;       ;
; A[5]       ; LEDR[6]       ;       ; 5.432 ; 5.432 ;       ;
; A[5]       ; LEDR[7]       ;       ; 5.530 ; 5.530 ;       ;
; A[5]       ; LEDR[9]       ;       ; 5.232 ; 5.232 ;       ;
; A[5]       ; SRAM_ADDR[5]  ; 5.395 ;       ;       ; 5.395 ;
; A[6]       ; D[0]          ;       ; 6.234 ; 6.234 ;       ;
; A[6]       ; D[1]          ;       ; 6.457 ; 6.457 ;       ;
; A[6]       ; D[2]          ;       ; 6.230 ; 6.230 ;       ;
; A[6]       ; D[3]          ;       ; 6.060 ; 6.060 ;       ;
; A[6]       ; D[4]          ;       ; 6.060 ; 6.060 ;       ;
; A[6]       ; D[5]          ;       ; 5.764 ; 5.764 ;       ;
; A[6]       ; D[6]          ;       ; 5.747 ; 5.747 ;       ;
; A[6]       ; D[7]          ;       ; 5.710 ; 5.710 ;       ;
; A[6]       ; LEDR[0]       ;       ; 5.772 ; 5.772 ;       ;
; A[6]       ; LEDR[1]       ;       ; 5.608 ; 5.608 ;       ;
; A[6]       ; LEDR[2]       ;       ; 5.752 ; 5.752 ;       ;
; A[6]       ; LEDR[3]       ;       ; 5.927 ; 5.927 ;       ;
; A[6]       ; LEDR[4]       ;       ; 6.015 ; 6.015 ;       ;
; A[6]       ; LEDR[5]       ;       ; 5.917 ; 5.917 ;       ;
; A[6]       ; LEDR[6]       ;       ; 5.917 ; 5.917 ;       ;
; A[6]       ; LEDR[7]       ;       ; 6.015 ; 6.015 ;       ;
; A[6]       ; LEDR[9]       ;       ; 5.717 ; 5.717 ;       ;
; A[6]       ; SRAM_ADDR[6]  ; 5.803 ;       ;       ; 5.803 ;
; A[7]       ; D[0]          ;       ; 6.536 ; 6.536 ;       ;
; A[7]       ; D[1]          ;       ; 6.759 ; 6.759 ;       ;
; A[7]       ; D[2]          ;       ; 6.532 ; 6.532 ;       ;
; A[7]       ; D[3]          ;       ; 6.362 ; 6.362 ;       ;
; A[7]       ; D[4]          ;       ; 6.362 ; 6.362 ;       ;
; A[7]       ; D[5]          ;       ; 6.066 ; 6.066 ;       ;
; A[7]       ; D[6]          ;       ; 6.049 ; 6.049 ;       ;
; A[7]       ; D[7]          ;       ; 6.012 ; 6.012 ;       ;
; A[7]       ; LEDR[0]       ;       ; 6.074 ; 6.074 ;       ;
; A[7]       ; LEDR[1]       ;       ; 5.910 ; 5.910 ;       ;
; A[7]       ; LEDR[2]       ;       ; 6.054 ; 6.054 ;       ;
; A[7]       ; LEDR[3]       ;       ; 6.229 ; 6.229 ;       ;
; A[7]       ; LEDR[4]       ;       ; 6.317 ; 6.317 ;       ;
; A[7]       ; LEDR[5]       ;       ; 6.219 ; 6.219 ;       ;
; A[7]       ; LEDR[6]       ;       ; 6.219 ; 6.219 ;       ;
; A[7]       ; LEDR[7]       ;       ; 6.317 ; 6.317 ;       ;
; A[7]       ; LEDR[9]       ;       ; 6.019 ; 6.019 ;       ;
; A[7]       ; SRAM_ADDR[7]  ; 5.836 ;       ;       ; 5.836 ;
; A[8]       ; SRAM_ADDR[8]  ; 5.655 ;       ;       ; 5.655 ;
; A[9]       ; SRAM_ADDR[9]  ; 5.515 ;       ;       ; 5.515 ;
; A[10]      ; SRAM_ADDR[10] ; 5.617 ;       ;       ; 5.617 ;
; A[11]      ; SRAM_ADDR[11] ; 5.657 ;       ;       ; 5.657 ;
; A[12]      ; SRAM_ADDR[12] ; 5.716 ;       ;       ; 5.716 ;
; A[13]      ; SRAM_ADDR[13] ; 5.703 ;       ;       ; 5.703 ;
; D[0]       ; SRAM_DQ[0]    ; 5.914 ;       ;       ; 5.914 ;
; D[0]       ; SRAM_DQ[8]    ; 5.886 ;       ;       ; 5.886 ;
; D[1]       ; SRAM_DQ[1]    ; 5.766 ;       ;       ; 5.766 ;
; D[1]       ; SRAM_DQ[9]    ; 5.732 ;       ;       ; 5.732 ;
; D[2]       ; SRAM_DQ[2]    ; 5.700 ;       ;       ; 5.700 ;
; D[2]       ; SRAM_DQ[10]   ; 5.672 ;       ;       ; 5.672 ;
; D[3]       ; SRAM_DQ[3]    ; 5.606 ;       ;       ; 5.606 ;
; D[3]       ; SRAM_DQ[11]   ; 5.565 ;       ;       ; 5.565 ;
; D[4]       ; SRAM_DQ[4]    ; 5.680 ;       ;       ; 5.680 ;
; D[4]       ; SRAM_DQ[12]   ; 5.604 ;       ;       ; 5.604 ;
; D[5]       ; SRAM_DQ[5]    ; 5.648 ;       ;       ; 5.648 ;
; D[5]       ; SRAM_DQ[13]   ; 5.573 ;       ;       ; 5.573 ;
; D[6]       ; SRAM_DQ[6]    ; 5.484 ;       ;       ; 5.484 ;
; D[6]       ; SRAM_DQ[14]   ; 5.488 ;       ;       ; 5.488 ;
; D[7]       ; SRAM_DQ[7]    ; 5.733 ;       ;       ; 5.733 ;
; D[7]       ; SRAM_DQ[15]   ; 5.350 ;       ;       ; 5.350 ;
; IORQ_n     ; D[0]          ; 6.524 ;       ;       ; 6.524 ;
; IORQ_n     ; D[1]          ; 6.747 ;       ;       ; 6.747 ;
; IORQ_n     ; D[2]          ; 6.520 ;       ;       ; 6.520 ;
; IORQ_n     ; D[3]          ; 6.350 ;       ;       ; 6.350 ;
; IORQ_n     ; D[4]          ; 6.350 ;       ;       ; 6.350 ;
; IORQ_n     ; D[5]          ; 6.054 ;       ;       ; 6.054 ;
; IORQ_n     ; D[6]          ; 6.037 ;       ;       ; 6.037 ;
; IORQ_n     ; D[7]          ; 6.000 ;       ;       ; 6.000 ;
; IORQ_n     ; LEDR[0]       ; 6.062 ;       ;       ; 6.062 ;
; IORQ_n     ; LEDR[1]       ; 5.898 ;       ;       ; 5.898 ;
; IORQ_n     ; LEDR[2]       ; 6.042 ;       ;       ; 6.042 ;
; IORQ_n     ; LEDR[3]       ; 6.217 ;       ;       ; 6.217 ;
; IORQ_n     ; LEDR[4]       ; 6.305 ;       ;       ; 6.305 ;
; IORQ_n     ; LEDR[5]       ; 6.207 ;       ;       ; 6.207 ;
; IORQ_n     ; LEDR[6]       ; 6.207 ;       ;       ; 6.207 ;
; IORQ_n     ; LEDR[7]       ; 6.305 ;       ;       ; 6.305 ;
; IORQ_n     ; LEDR[9]       ; 6.007 ;       ;       ; 6.007 ;
; RD_n       ; D[0]          ; 6.582 ;       ;       ; 6.582 ;
; RD_n       ; D[1]          ; 6.805 ;       ;       ; 6.805 ;
; RD_n       ; D[2]          ; 6.578 ;       ;       ; 6.578 ;
; RD_n       ; D[3]          ; 6.408 ;       ;       ; 6.408 ;
; RD_n       ; D[4]          ; 6.408 ;       ;       ; 6.408 ;
; RD_n       ; D[5]          ; 6.112 ;       ;       ; 6.112 ;
; RD_n       ; D[6]          ; 6.095 ;       ;       ; 6.095 ;
; RD_n       ; D[7]          ; 6.058 ;       ;       ; 6.058 ;
; RD_n       ; LEDR[0]       ; 6.120 ;       ;       ; 6.120 ;
; RD_n       ; LEDR[1]       ; 5.956 ;       ;       ; 5.956 ;
; RD_n       ; LEDR[2]       ; 6.100 ;       ;       ; 6.100 ;
; RD_n       ; LEDR[3]       ; 6.275 ;       ;       ; 6.275 ;
; RD_n       ; LEDR[4]       ; 6.363 ;       ;       ; 6.363 ;
; RD_n       ; LEDR[5]       ; 6.265 ;       ;       ; 6.265 ;
; RD_n       ; LEDR[6]       ; 6.265 ;       ;       ; 6.265 ;
; RD_n       ; LEDR[7]       ; 6.363 ;       ;       ; 6.363 ;
; RD_n       ; LEDR[9]       ; 6.065 ;       ;       ; 6.065 ;
; RD_n       ; SRAM_OE_N     ; 5.677 ;       ;       ; 5.677 ;
; SLTSL_n    ; LEDG[4]       ; 6.228 ;       ;       ; 6.228 ;
; SLTSL_n    ; SRAM_CE_N     ; 5.828 ;       ;       ; 5.828 ;
; SLTSL_n    ; SRAM_DQ[0]    ; 6.715 ; 6.715 ; 6.715 ; 6.715 ;
; SLTSL_n    ; SRAM_DQ[1]    ; 6.725 ; 6.725 ; 6.725 ; 6.725 ;
; SLTSL_n    ; SRAM_DQ[2]    ; 6.618 ; 6.618 ; 6.618 ; 6.618 ;
; SLTSL_n    ; SRAM_DQ[3]    ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; SLTSL_n    ; SRAM_DQ[4]    ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; SLTSL_n    ; SRAM_DQ[5]    ; 6.641 ; 6.641 ; 6.641 ; 6.641 ;
; SLTSL_n    ; SRAM_DQ[6]    ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; SLTSL_n    ; SRAM_DQ[7]    ; 6.759 ; 6.759 ; 6.759 ; 6.759 ;
; SLTSL_n    ; SRAM_DQ[8]    ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; SLTSL_n    ; SRAM_DQ[9]    ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; SLTSL_n    ; SRAM_DQ[10]   ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; SLTSL_n    ; SRAM_DQ[11]   ; 6.592 ; 6.592 ; 6.592 ; 6.592 ;
; SLTSL_n    ; SRAM_DQ[12]   ; 6.507 ; 6.507 ; 6.507 ; 6.507 ;
; SLTSL_n    ; SRAM_DQ[13]   ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; SLTSL_n    ; SRAM_DQ[14]   ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; SLTSL_n    ; SRAM_DQ[15]   ; 6.695 ; 6.695 ; 6.695 ; 6.695 ;
; WR_n       ; SRAM_DQ[0]    ; 6.188 ; 6.188 ; 6.188 ; 6.188 ;
; WR_n       ; SRAM_DQ[1]    ; 6.198 ; 6.198 ; 6.198 ; 6.198 ;
; WR_n       ; SRAM_DQ[2]    ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; WR_n       ; SRAM_DQ[3]    ; 6.101 ; 6.101 ; 6.101 ; 6.101 ;
; WR_n       ; SRAM_DQ[4]    ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; WR_n       ; SRAM_DQ[5]    ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; WR_n       ; SRAM_DQ[6]    ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; WR_n       ; SRAM_DQ[7]    ; 6.232 ; 6.232 ; 6.232 ; 6.232 ;
; WR_n       ; SRAM_DQ[8]    ; 6.079 ; 6.079 ; 6.079 ; 6.079 ;
; WR_n       ; SRAM_DQ[9]    ; 6.079 ; 6.079 ; 6.079 ; 6.079 ;
; WR_n       ; SRAM_DQ[10]   ; 6.075 ; 6.075 ; 6.075 ; 6.075 ;
; WR_n       ; SRAM_DQ[11]   ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; WR_n       ; SRAM_DQ[12]   ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; WR_n       ; SRAM_DQ[13]   ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
; WR_n       ; SRAM_DQ[14]   ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
; WR_n       ; SRAM_DQ[15]   ; 6.172 ; 6.172 ; 6.172 ; 6.172 ;
; WR_n       ; SRAM_WE_N     ; 5.615 ;       ;       ; 5.615 ;
+------------+---------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 220   ; 220  ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 220   ; 220  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jan 13 12:49:16 2023
Info: Command: quartus_sta MSX_DE1_Top -c MSX_DE1_Top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSX_DE1_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332159): No clocks to report
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4536 megabytes
    Info: Processing ended: Fri Jan 13 12:49:17 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


