# HUST_verilog
华中科技大学Verilog实验
