基於微機電系統技術之高產能多電子束平行寫入微影系統 
及製程技術之研發(1/2) 
Design and Fabrication of Electron Optical Systems for MEMS-based Massively 
Parallel Maskless Electron-beam Direct-Write Lithography Systems (1/2) 
 
計 畫 編 號：NSC-97-2622-E-002-012-CC1 
執 行 期 限：97 年 8 月 1 日至 98 年 7 月 31 日 
主持人：顏家鈺教授   國立臺灣大學機械工程學系暨研究所 
計畫參與人員：陳永耀、鍾添東、管傑雄、蔡坤諭、呂學士、李佳翰、 
盧奕璋、郭宇軒、王富正、許博淵 
 
一、 中英文摘要 
中文摘要 
電子束微影技術已逐漸成為次世代半導體製造之
重要研發趨勢，但過去由於受限於速度過慢且設備昂
貴，目前仍無法應用在半導體工業上做量產。本計畫將
提出一個全新的架構，以微機電系統技術為主開發多電
子束平行寫入之無光罩微影系統，其中系統硬體核心部
分包含可獨立操作的場發射式超尖矽針電子束源、電子
透鏡、電子偏折器及電子遮斷裝置等元件，同時建立三
維系統模擬環境以便應用於多重電子束系統內，從電子
源發出電子至光阻內電子分佈之完整路徑預測與最佳
化系統及元件設計。為讓系統長時間穩定的運作，超高
真空系統的研發也是必要的，而幫浦及環境傳來之振動
將由主動及被動式混合控制系統消除。有關電子束槍源
之穩流，電子束漂移現象之偵測與控制，高速資料之多
通道傳輸，與低電壓電子束微影製程等研究也將同時進
行。本計畫最終希望能成為台灣產學界共同研發半導體
微影設備之先例，期許能帶動更多對於高精密機電整合
及半導體製程技術有研究之專家投入先進製程設備研
發之行列，進而鞏固臺灣半導體產業在全球的技術競爭
力。 
 
abstract 
Electron-beam direct-write (EBDW) has become one of 
the promising candidates of next generation lithography 
technology. In the past, EBDW was not adopted for high 
volume semiconductor manufacturing because of limited 
throughput and expensive equipment. This project team 
proposes a novel architecture for MEMS-based massively 
parallel maskless EBDW systems. The hardware core 
consists of a cold field emission source array, a electron 
lens array, a deflector array, and a blanker array. In 
addition, a specialized three dimensional simulation 
environment for EBDW system will be developed to 
simulate and optimize the electron trajectories from the 
electron sources to resists. For lithographic stability, an 
ultra high vacuum system will be designed, and vibrations 
from pumps and environmental disturbances are reduced 
by a hybrid canceller with both active and passive systems. 
The study of beam current stabilization, beam drift 
detection and control, high speed data transmission, and 
low-voltage EBDW lithography processes will proceed at 
the same time. In order to further strengthen the 
competitiveness of Taiwan’s semiconductor industry, 
research and development efforts in advanced 
semiconductor equipment must be initiated. We hope that 
this project can draw the attention and interests of experts 
in high-precision macaronis and semiconductor processing 
to support semiconductor equipment development. 
 
二、 計畫緣由及目的 
逾仍半世紀以來，單一晶片上的元件密度按摩爾定
律（Moore’s Law），以每一年半增加一倍之速度前進，
半導體製程的進步日新月異，以往所謂次微米的技術今
日已經減小到 65 奈米的製程，而產業界並不以此為滿
足，仍然不斷的尋求繼續縮小積體電路尺寸的方法。而
在眾多的製程方法中，「電子束微影」目前被認為是最
具有潛力發展成為次世代半導體製程設備的技術。 
beam element control register 中。透過我們的平行化資
料處理架構，預估系統需要傳輸資料的全部頻寬約 
40-96 Gbps，可以滿足系統需求。 
目前我們已經完成資料傳輸系統規畫與平行演算
法的設計，在未來一年的計畫執行中，將進一步確認資
料傳輸系統的可靠度，依系統架構與解壓演算法，實作
設計解壓縮晶片與傳輸系統介面晶片。 
4.1.2 子計劃(1b): 電子驅動與回授晶片系統 
本子計畫項目在設計多電子束所使用的微電子感
測器架構，利用現有單電子束微影系統架設『位置感測
光電二極體』，並以低能量電子束及低工作距離實驗其
感測效能，以作為多感測器陣列設計參數的驗證。 
在多電子束微影技術中，一般掃描式電子顯微鏡中
使用對準試片矯正電子束位置的方法將會降低多電子
束微影的產能，因此需要提出適用於即時矯正電子束位
置的感測系統。 
我們預期將傳統電子顯微鏡中的背向散射電子感
測器微型化並且建立一組感測器陣列，每一電子束將搭
配一組，至少四個感測輸出。每組感測器將會分別捕捉
每個電子束產生的背向散射電子，藉由比較感測器的輸
出，推算出背向散射電子分布以及電子束偏移，達到及
時監控電子束位置的目標。 
利用背向散射電子為主要訊號的感測器陣列中，為
了要能夠安裝在多電子束微影的系統，所有感測器都會
被微型化。在微型化感測器後預期最大的困難將會是訊
號過於微弱。所以在設計感測器的規格時，增加收集電
子的效率將會是感測器架構的首要目標。 
現有之 JEOL JSM 7000F 掃描式電子顯微鏡同時具
有電子束直寫的能力，其工作距離可達 3~42 mm，而電
子加速電壓可達 1~20 kV，其廣泛的操作環境，極適合
用於電子感測器的性能量測。透過工作距離設定為 3 
mm 以及電子加速電壓設定為 5Kv，可符合未來多重電
子束平行直寫微影系統的操作環境。此實驗架構如下：
(1) 掃描式電子顯微鏡控制系統 (2) 電子束直寫圖形
產生器 (3) 位置感測光電二極體及訊號處理系統。 
電子束經過上層電子光學系統聚焦並偏折後，直寫
於試片上並產生反彈之背向散射電子，經過光電二極體
感測器接收並放大後，以 nA 級的電流傳送至微電流
計，最後透過 GPIB 卡進行電流計的取樣及電腦的後端
處理。透過此電子束位置感測系統，可觀察電子束直寫
時的電子束漂移問題，並驗證多電子束系統的感測器性
能，最後透過水平線段的掃描，可以建立背向散射電子
影像作為觀測試片之用。 
感測器架設於 JEOL JSM7000F 內部，透過一維線
性伸縮臂由側端伸至電磁物鏡的正中央，以收集電子束
與試片產生的背向散射電子，同時感測器具有四個象
限，可以將依據四象限產生的電流訊號，分析電子束的
偏折變化。透過可移動的線性伸縮臂，可以在不使用時
移除感測器，以使得原機台可保有最小的工作距離。 
利用現有的單電子束微影系統暨掃描式電子顯微
鏡系統，成功架設具位置感測能力的四象限電子感測
器，並探討在低電子加速電壓以及低工作距離下，電子
感測器的實際感測效能。其工作距離對應感測效能的量
測均符合模擬結果，同時也針對低能量電子束在感測器
上產生的電流增益作探討。 
實驗顯示，在多電子束操作環境的 3kv 加速電壓及
5 mm 工作距離下，現有的電子感測器可提供 25 倍的
電流增益。同時，電子束長時間操作下，所衍生的電子
束漂移現象，也經由重覆性的軸向掃描，成功地觀測並
紀錄。並利用四象限相對位移公式，可以推論背向散射
電子束在感測器表面的中心分佈偏移量，進而分析電子
束的位置。最後，透過 U 軸水平方向的掃描，搭配 V
軸垂直方向的移動，可以逐行掃描出試片的表面圖樣，
建立背向散射電子影像，使得未來多重電子束平行掃描
微影系統，亦能具有成像的能力。 
4.1.3 子計劃(1c): 訊號傳輸線與立體式電路 
在此階段，透過 3D IC 文獻探討，了解立體式電路
目前的現況，並進行更深一步的研究。主要採用陣列式
之金屬連線架構，可大幅減少金屬連線之數目。 
在傳輸線設計與延遲模擬方面，利用理論公式 ，R
為金屬線之電阻，Ｃ為電容，包含了兩部份，一是傳輸
線與基板間的電容；二為傳輸線之間的電容，然後透過
Matlab 軟體，進行傳輸線的延遲模擬，然後由模擬結
果，進行傳輸線的設計。 
另外，針對傳輸線製作與電子源集成 (單面式集
成)，進行傳輸線的製作，首先利用 Cadance 進行光罩
是主要的設計考量。，對 CMOS 製程來說，1/f 雜訊及
所使用操作放大器（operation amplifier）的直流偏移（DC 
offset）對前端電壓放大器效能有很大的影響。 
高頻時是由白雜訊（white noise）為主要來源且
與頻率無關，又稱熱雜訊底部（thermal noise 
floor）。當操作頻寬在 fknee 以下時，1/f 雜訊會大
過白雜訊，成為主要的雜訊來源。直到接近直流
時，最主要造成訊號錯誤的來源將會是直流偏移所
造成，亦可把它當成一極低頻的雜訊來源。為了解
決上述問題，一般所使用的方法大致分為兩種：a.
自動歸零（autozero），b.斷續放大器（chopper 
amplifier），這兩種方法都可同時用來解決 1/f 雜訊
及直流偏移的問題。 
在應用上，感測放大器同時具有低雜訊及低功
率消耗是相當重要的關鍵，同時，為達成感測器陣
列偵測的目的，需使用多個感測放大器，故每個感
測放大器的面積也是重要的考量之ㄧ。 
本計畫項目成果為依據感測器之規格，訂定了
TIA+IA+LPF+PGA 之三級放大一級低通濾波之電路架
構，並利用利用 Cadence 軟體進行電路模擬無誤，並
且，為了解決眾多低頻雜訊與輸入電壓偏差問題，利用
Chopper 電路技巧與低通濾波器將低頻雜訊與信號分
離，在模擬完成後將電路進行佈局設計，並 Tape Out 
CIC T35 CMOS 製程實行製作，且在等待晶片製作期
間，利用 Allegro 軟體進行量測使用之 PCB 板佈局設
計，如圖二。 
  
圖二、操作放大器晶片佈局圖 
4.2.4 子計劃(2d): 電子光學系統之製作與整合 
本計劃項目為電子光學系統(EOS)的製作及整合，
作為多電子束平行無光罩微影系統的成像系統部分。 
在靜電透鏡的製作方面，我們所設計的靜電透鏡由
三片電極以及兩片介電層(絕緣板)組成，電極的厚度為
250 微米，介電層的厚度為 600 微米。製造微米等級靜
電透鏡可以分為三個步驟：1. 電極與絕緣材料的選取 
2. 五層結構(Si-Glass-Si-Glass-Si)的組裝 3. UV 雷射
(355 nm 波長)鑽洞技術。 
目前組裝已經可以成功作出 Si-Glass-Si-Glass- Si五
層結構的接合。 
在計畫中，我們進一步分析不同結構的靜電透鏡性
能與不理想結構的靜電透鏡分析，使用 Lorentz 2D-RS
以及 MATLAB 軟體來模擬 UV 雷射加工所製作出的靜
電透鏡與理想的透鏡的性能且加入矽晶圓及 Pyrex 
glass 材料的物理特性，並與之來做比較。使用
LORENTZ 3D 軟體模擬雷射加工五層結構 (Si- 
Glass-Si-Glass-Si)時可能發生的加工誤差，模擬加工時
雷射光可能沒有完全垂直於加工表面，而造成近似於第
二片與第三片矽晶圓的對不準效應，模擬所得到的結果
如表二所示。當雷射加工時雷射頭歪斜的角度愈大，則
spot size 會愈大，而且 spot size 會偏離原點愈來愈遠。 
4.2.5 子計劃(2e): 大範圍電磁模擬與最佳化技術 
本期研究中我們已建立具平行能力之三維時域有
限差分方法之大範圍電磁波散射計算模擬環境分析工
具，目前也已使用此方法求電磁波解散射問題，其平行
計算增速比大於 50%，計算效率大於 80%，並利用此開
發程式改寫為求解靜電場問題，並已具有二維有限差分
方法求解靜電場及電位分布，並探討平行計算方法結合
開發之靜電場模擬程式。由於整個電子束平行寫入微影
系統需要極大量之記憶體，有鑑於此，由於利用邊界元
素法處理靜電場問題有網格切割之優勢，我們在本年度
我們已著手進行利用邊界元素法求解電子束平行寫入
微影系統之可行性，由於電子束微影系統之計算域包含
奈米尺度與厘米尺度，無法直接以有限差分方法或邊界
元素法計算整個系統所需之電磁場，因此我們必須處理
多尺度計算的問題，我們並未在搜尋到對於電子束微影
系統之多尺度計算的方法之相關文獻。目前我們著手於
預測大部分電子所行走之軌跡範圍，若只針對此範圍做
計算，則計算量將遠比計算整系統之量來得小，預計利
用並結合已知其他應用領域之多尺度計算方法，進而解
決計算此系統記憶體用量不足之主要問題，預計在下年
度的前半期完成多尺度方法結合邊界元素法用以求解
大範圍電磁問題之開發計算程式，用以減少不必要之記
憶體用量，以增進計算速度並完成求解電子束平行寫入
微影系統之計算方法。 
4.3 子計劃三：機械系統設計與製作 
的真確性，這種效應稱為鄰近效應(proximity effect)，必
須設法加以克服以得到較無失真的圖案，降低此鄰近效
應之方法主要可分為兩大主流，一、降低電子束之加速
電壓。二、加入電子束鄰近效應修正演算法，多電子束
平行寫入微影系統及製程技術之研發，因微機電系統主
要基板為矽多晶體(Silicon Based)，本身因材料的特性
所能承受的電壓值無法太高，所以必須使用較低的加速
電壓，且電子束能量越低，曝光的分辨率和效率越高，
所以，探討低電壓電子束微影製程之研究實為重要之項
目。本子計畫包括：低電壓電子束微影製程研發設備
線、電子臨近效應模型與修正、電子束微影光阻與製程
等三個研究子題，各研究子題之研究成果簡述如下： 
4.4.1 子計劃(4a): 低電壓電子束微影製程設備線研發 
傳統的曝光顯影系統，皆是利用光作為曝光的光
源，然而光會受到光柵的影響而產生繞射行為，故其所
製作出來的圖騰大小會受限於光的波長，然而電子束微
影系統卻可以很輕易地解決這個問題。電子束微影系統
利用電子束可以準確的繪製出更精確且更細微的圖
騰，由於現在已經是奈米科技的時代，不論是產業界或
是學術界都極力朝奈米尺寸的結構作發展，所以就更突
顯出此一技術的重要性及發展性。 
本實驗室目前日本 ELIONIX 公司的 ESM9000掃描
式電子顯微鏡等完善而優良的電子束微影設備，其電子
束影像解析度為 0.8nm@15 kV 及 1.3nm@1kV、放大倍
率 80 到 1,000,000、加速電壓 0.1~30kV。加裝 ECA-6W
控制器便可成為電子束微影系統。由於加速電壓可由
0.1 到 30kV，可用來發展低能量電子束微影製程的開
發。 
目前已經依研發需求，針對電子束微影系統各種加
速電壓，配合實驗室中的其他周邊設備作輔助，進行一
系列的研究計畫。此電子束微影系統之加速電壓 5kV
時，可達到週期 64nm 線寬 18nm 之 grating；可達到線
寬 40nm 之 L 型接線；可達到週期 44nm 線寬 12nm 之
grating；可達到週期 60nm 直徑 19nm 之洞陣列。以上
結果已達到第一年計劃執行目標。 
4.4.2 子計劃(4b): 電子臨近效應模型與修正 
關於電子鄰近效應模型與修正之部分有其進行之
先後順，首先求出電子鄰近效應模型才可進行電子鄰近
效應修正的部分。因電子束鄰近效應牽涉學理甚廣，使
用之數學模型皆十分複雜，欲求出電子鄰近效應模型，
約可歸納為下列三種：a) 蒙地卡羅法，b) 分析模型，
c) 近似分析函數。 
本研究項目採用蒙地卡羅法模擬數據精確之優
點，以及搭配實驗數據的結果，並結合分析模型或是近
似分析函數以函數描述之優點(利於鄰近效應修正之計
算量)，並搭配系統識別(System Identification)之理論，
求出電子束射入光阻內之點擴散函數 (Point Spread 
Function, PSF)，也就是所謂電子鄰近效應模型。 
鑒於提出較為適合之數學模型與最小化函數而得
到之鄰近效應參數，吾人利用重複的線段不同週期
(pitch)進行模擬曝光後之圖形預測，並對原始蒙地卡羅
資料與不同 MF 進行正規化平均誤差(Normalize Mean 
Square Error, NMSE)之分析，經由模擬發現，新提出之
最小化函數 (LOG-NSSE MF)在每一個周期 (different 
pitch)，其 NMSE 表現的皆比傳統之最小化函數來的優
異，誤差量也較小。 
在 22-nm half-pitch 的要求下，實際線寬只有
15nm。在衆多參數中，我們參考了 Peter Kruit 在 2004
的一篇文獻而設定為聚焦點直徑(spot size, S)，網點距
離(grid size, G)，電子劑量(electron dosage, D) (參考圖 
5)。為了追求量產速度，參數的邊界範圍十分重要，我
們希望的是聚焦點直徑預算大，網點的距離大，電子劑
量小。通過前述的 fitting 結果加上聚焦點大小的組合，
我們可以得到一個 pattern 的擬模器。利用 international 
technology Roadmap of Semiconductor (ITRS) 所設定的
預測值，我們模擬線粗糙度(line edge roughness LER)來
估算參數的範圍大小。在電子加速電壓為 1kV 的狀況
下，45-nm half-pitch dense line 的模擬結果的(S, G, D)範
圍為(30, 5, 80)。22-nm half-pitch dense line 的模擬結果
的(S, G, D)範圍為(5, 2, 160)。 
4.4.3 子計劃(4c): 電子束微影光阻與製程 
電子束微影技術所採用的阻劑是一種導電性高分
子的應用，阻劑的種類將會影響到鄰近效的應嚴重程
度，因此選擇的的阻劑種類合不合適將會很大程度影響
圖騰的精確性，在多類型的阻劑中，最適合於現今半導
體製程的阻劑為化學倍增式阻劑 (chemically amplified 
