# SIS_Verilog-2023-24
Elaborato per il primo semestre del corso di Architettura degli Elaboratori (anno 2023/2024) dell'Universit√† di Verona.
