vhdl xil_defaultlib "T:/Rodrigo/fpga/Projeto1/Projeto1.srcs/sources_1/new/Projeto1.vhd"
vhdl xil_defaultlib "T:/Rodrigo/fpga/Projeto1/Projeto1.srcs/sim_1/new/TB_7seg.vhd"
verilog xil_defaultlib "C:/Xilinx/Vivado/2014.1/data/verilog/src/glbl.v"
