`timescale 1ps/1ps

module tb_alu;
reg [31:0]x;
reg [31:0]y;
reg [4:0]z;
wire [31:0]result;
wire overflow;
reg [7:0]operation;

alu test(result,x,y,z,operation,overflow);
initial begin
x=32'b0;y=32'b0;z=5'b0;operation=4'b0;
//parameter 
//		ADD=8'b00100000,           
//		SUB=8'b00100010,			  
//		AND=8'b00100100,			  
//		OR=8'b00100101,	  
//		XOR=8'b00100110,			  
//		SLL=8'b01111100,         
//		SRL=8'b00000010,			  
//		NO=8'b00011111,			  
//		SRA=8'b00000011;

//		DIV=8'b00011010,          
//		MUL=8'b10101001,	
#100 x=32'b11111111111111111111111111111111;y=32'b11111111111111111111111111110000;z=5'b00000;operation=8'b00100000;
#100 x=32'b10000010010100011110100110010010;y=32'b01000100100010100110001000101000;z=5'b00000;operation=8'b00100010;
#100 x=32'b10000010011111010011010111111100;y=32'b11010011011000011010010111100101;z=5'b00000;operation=8'b00100100;
#100 x=32'b11000000001100001111010111000011;y=32'b01111010000001100001110100010001;z=5'b00000;operation=8'b00100101;
#100 x=32'b00010011011000010111011011011110;y=32'b11011110010101011010001001100110;z=5'b00000;operation=8'b00100110;
#100 x=32'b10010001110110010011010110001000;y=32'b0;z=5'b00011;operation=8'b01111100;
#100 x=32'b11010011010101100110111001010101;y=32'b0;z=5'b00110;operation=8'b00000010;
#100 x=32'b11010011010101100110111001010101;y=32'b0;z=5'b00000;operation=8'b00011111;
#100 x=32'b11010011010101100110111001010101;y=32'b0;z=5'b00010;operation=8'b00000011;

#100 x=-123;y=123;operation=8'b00111111;
#100 x=-123;y=-123;
#100 x=123;y=-123;
#100 x=123;y=123;operation=8'b01111111;
#100 x=121;y=123;
#100 x=0;y=0;z=0;operation=0;
//x=32'd120;y=32'b0;z=5'd2;operation=8'b00001111	;
end

endmodule
`default_nettype wire
