{"hands_on_practices": [{"introduction": "保持时间违例是数字电路设计中的一个关键问题，尤其是在旁路逻辑等过快的路径上。本练习提供了一个动手计算，要求你确定在短路径上需要增加的最小延迟，以确保数据稳定并防止保持时间违例 [@problem_id:3627777]。这个实践对于理解和解决最常见的时序问题之一至关重要。", "problem": "一个简单的算术逻辑单元 (ALU) 中的两级流水线由一个单一的全局时钟网络提供时钟。第一级包含一个源寄存器 $R_{0}$，它实现为一个边沿触发D触发器 (DFF)；第二级包含一个目标寄存器 $R_{1}$，它也是一个DFF。在 $R_{0}$ 和 $R_{1}$ 之间有一个带有使能控制旁路的ALU模块。当旁路被启用时，从 $R_{0}.\\mathrm{Q}$ 到 $R_{1}.\\mathrm{D}$ 的数据通路仅经过一个2选1多路复用器 (MUX) 和一根短的局部导线，从而形成一条非常短的数据通路。\n\n假设此旁路路径在最佳情况下的工艺-电压-温度 (PVT) 条件下，具有以下测量或表征的参数：\n- $R_{0}$ 的最小时钟到Q端延迟为 $t_{cq}^{min} = 35\\,\\mathrm{ps}$。\n- 组合逻辑旁路路径（MUX加导线）的最小传播延迟为 $t_{pd}^{min} = 12\\,\\mathrm{ps}$。\n- 目标DFF $R_{1}$ 的保持时间为 $t_{hold} = 60\\,\\mathrm{ps}$。\n- 最佳情况下的时钟偏斜，定义为在相同的最佳PVT条件下，目标时钟到达时间减去源时钟到达时间，其值为 $t_{skew}^{best} = +25\\,\\mathrm{ps}$。\n\n允许你在旁路数据通路中插入一个专用的延迟元件，它会为最小数据通路延迟增加一个额外的传播延迟 $d_{fix}$，而不会影响时钟网络。请仅使用边沿触发DFF的建立时间和保持时间的基本定义，以及相对时钟到达时间（偏斜）的概念，确定最小的非负 $d_{fix}$ 值，以保证在这些最佳情况下且旁路被启用时，接收寄存器 $R_{1}$ 不会发生保持时间违例。\n\n将最终答案表示为一个以皮秒为单位的实数值。无需四舍五入；请报告由给定参数所隐含的精确值。", "solution": "边沿触发D触发器 (DFF) 的保持时间要求规定，在有效时钟边沿到达目标寄存器后，其输入端的数据必须保持稳定至少 $t_{hold}$ 的时长。由源寄存器在其有效时钟边沿上发出的新数据，能够到达目标输入端的最早时间，是源寄存器的最小时钟到Q端延迟、组合逻辑数据通路的最小传播延迟以及在该数据通路上插入的任何额外有意延迟的总和。\n\n设源寄存器处的有效时钟边沿定义为时间 $t=0$。设目标时钟的有效边沿相对于源时钟边沿发生在时间 $t = t_{skew}^{best}$，其中 $t_{skew}^{best}$ 在最佳PVT条件下定义为目标时钟到达时间减去源时钟到达时间。一个正的 $t_{skew}^{best}$ 值意味着目标时钟边沿比源时钟边沿晚到达。\n\n根据基本时序定义，为避免保持时间违例，新数据到达目标输入端的最早可能时间必须不早于目标寄存器保持窗口的结束时刻。相对于源时钟边沿，目标寄存器保持窗口的结束时刻发生在时间 $t = t_{skew}^{best} + t_{hold}$。新数据的最早到达时间发生在 $t = t_{cq}^{min} + t_{pd}^{min} + d_{fix}$。因此，保持时间安全条件为\n$$\nt_{cq}^{min} + t_{pd}^{min} + d_{fix} \\ge t_{hold} + t_{skew}^{best}.\n$$\n我们求解所需的最小额外延迟 $d_{fix}$：\n$$\nd_{fix} \\ge \\left(t_{hold} + t_{skew}^{best}\\right) - \\left(t_{cq}^{min} + t_{pd}^{min}\\right).\n$$\n满足此不等式且物理上可实现的最小 $d_{fix}$ 为\n$$\nd_{fix} = \\max\\!\\left\\{0,\\ \\left(t_{hold} + t_{skew}^{best}\\right) - \\left(t_{cq}^{min} + t_{pd}^{min}\\right)\\right\\}.\n$$\n代入给定值，\n$$\n\\left(t_{hold} + t_{skew}^{best}\\right) - \\left(t_{cq}^{min} + t_{pd}^{min}\\right)\n= \\left(60\\,\\mathrm{ps} + 25\\,\\mathrm{ps}\\right) - \\left(35\\,\\mathrm{ps} + 12\\,\\mathrm{ps}\\right)\n= 85\\,\\mathrm{ps} - 47\\,\\mathrm{ps}\n= 38\\,\\mathrm{ps}.\n$$\n由于该值为正，必须添加的最小非负延迟为\n$$\nd_{fix} = 38\\,\\mathrm{ps}.\n$$\n无需四舍五入。", "answer": "$$\\boxed{38}$$", "id": "3627777"}, {"introduction": "实现更高的时钟频率通常需要在建立时间和保持时间这两个相互制约的需求之间进行权衡。本问题探讨了利用“有益偏斜”来放宽关键长路径上的建立时间约束的先进技术 [@problem_id:3627844]。你将计算在短路径上产生保持时间违例之前的最大允许偏斜，从而学习如何在建立时间和保持时间之间进行权衡以优化性能。", "problem": "一个微架构中的同步流水线使用由锁相环 (PLL) 提供的单一全局时钟进行计时的边沿触发触发器 (FF)。考虑从一个发射触发器 $R_{L}$ 到一个捕获触发器 $R_{C}$ 的两条同级组合路径：一条较长的算术逻辑单元 (ALU) 路径和一条较短的旁路路径。目标是应用有意的“有用时钟偏斜”，由偏斜变量 $t_{\\mathrm{skew}}$ 定义（在本题中，$t_{\\mathrm{skew}}$ 定义为同一周期内的 $t_{\\mathrm{launch}} - t_{\\mathrm{capture}}$），以放宽长 ALU 路径上的建立时间约束，同时保证短旁路路径上不发生保持时间违例。\n\n假设在标称工作条件下测得以下符合物理现实的参数：\n- 发射触发器 $R_{L}$ 的最大时钟到Q端延迟 $t_{\\mathrm{cq,max}} = 80\\,\\mathrm{ps}$，最小延迟 $t_{\\mathrm{cq,min}} = 60\\,\\mathrm{ps}$。\n- 捕获触发器 $R_{C}$ 的建立时间 $t_{\\mathrm{setup}} = 50\\,\\mathrm{ps}$，保持时间 $t_{\\mathrm{hold}} = 30\\,\\mathrm{ps}$。\n- 长 ALU 路径的最大组合延迟 $D_{\\mathrm{L,max}} = 760\\,\\mathrm{ps}$。\n- 短旁路路径的最小组合延迟 $D_{\\mathrm{S,min}} = 120\\,\\mathrm{ps}$。\n- 基准时钟分配具有可忽略不计的不确定性，其偏斜可以通过 $R_{C}$ 支路上的可编程去偏斜元件进行调整，当 $R_{C}$ 的时钟沿相对于 $R_{L}$ 延迟时，$t_{\\mathrm{skew}}$ 会变得更负。\n\n从边沿触发触发器的建立时间和保持时间的基本定义以及上面给出的时钟偏斜定义出发，确定在不违反短旁路路径上保持时间约束的情况下可以引入的最负的有用时钟偏斜 $t_{\\mathrm{skew}}^{\\mathrm{useful}}  0$。使用该 $t_{\\mathrm{skew}}^{\\mathrm{useful}}$，确定为满足长 ALU 路径上的建立时间约束所需的最小始终周期 $T_{\\min}$。\n\n以皮秒为单位表示您的最终答案，并按 $\\big(t_{\\mathrm{skew}}^{\\mathrm{useful}},\\,T_{\\min}\\big)$ 的顺序提供。将每个值四舍五入到三位有效数字。", "solution": "边沿触发触发器 (FF) 的流水线时序约束源于其基本定义：\n\n- 建立时间 $t_{\\mathrm{setup}}$：在捕获触发器的下一个有效时钟沿到来之前，其输入端的数据必须稳定至少 $t_{\\mathrm{setup}}$ 的时间。考虑到一个发射沿和一周期后的下一个捕获沿，数据到达捕获触发器的最晚时间不得晚于捕获沿时间减去 $t_{\\mathrm{setup}}$。\n- 保持时间 $t_{\\mathrm{hold}}$：在捕获触发器的同一个时钟沿到来之后，其输入端的数据必须保持稳定至少 $t_{\\mathrm{hold}}$ 的时间。考虑到同一周期的捕获沿，数据到达的最早时间不得早于捕获沿时间加上 $t_{\\mathrm{hold}}$。\n\n我们将时钟偏斜定义为同一周期内的 $t_{\\mathrm{skew}} = t_{\\mathrm{launch}} - t_{\\mathrm{capture}}$。负的 $t_{\\mathrm{skew}}$ 意味着捕获沿比发射沿晚到达，这增加了下一周期中用于建立时间的可用时间，但收紧了同一周期内的保持时间约束。\n\n长 ALU 路径的建立时间约束：数据到达 $R_{C}$ 的最晚时间是\n$$\nt_{\\mathrm{latest}} = t_{\\mathrm{launch}} + t_{\\mathrm{cq,max}} + D_{\\mathrm{L,max}}.\n$$\n该时间不得晚于下一个捕获沿时间减去建立时间：\n$$\nt_{\\mathrm{capture}} + T - t_{\\mathrm{setup}}.\n$$\n因此，\n$$\nt_{\\mathrm{launch}} + t_{\\mathrm{cq,max}} + D_{\\mathrm{L,max}} \\leq t_{\\mathrm{capture}} + T - t_{\\mathrm{setup}}.\n$$\n用 $t_{\\mathrm{skew}} = t_{\\mathrm{launch}} - t_{\\mathrm{capture}}$ 进行整理，得到周期要求\n$$\nT \\geq t_{\\mathrm{skew}} + t_{\\mathrm{cq,max}} + D_{\\mathrm{L,max}} + t_{\\mathrm{setup}}.\n$$\n\n短旁路路径的保持时间约束：数据到达 $R_{C}$ 的最早时间是\n$$\nt_{\\mathrm{earliest}} = t_{\\mathrm{launch}} + t_{\\mathrm{cq,min}} + D_{\\mathrm{S,min}}.\n$$\n该时间不得早于捕获沿时间加上保持时间：\n$$\nt_{\\mathrm{capture}} + t_{\\mathrm{hold}}.\n$$\n因此，\n$$\nt_{\\mathrm{launch}} + t_{\\mathrm{cq,min}} + D_{\\mathrm{S,min}} \\geq t_{\\mathrm{capture}} + t_{\\mathrm{hold}},\n$$\n使用 $t_{\\mathrm{skew}} = t_{\\mathrm{launch}} - t_{\\mathrm{capture}}$，上式变为\n$$\nt_{\\mathrm{skew}} + t_{\\mathrm{cq,min}} + D_{\\mathrm{S,min}} - t_{\\mathrm{hold}} \\geq 0.\n$$\n解出 $t_{\\mathrm{skew}}$，\n$$\nt_{\\mathrm{skew}} \\geq t_{\\mathrm{hold}} - t_{\\mathrm{cq,min}} - D_{\\mathrm{S,min}}.\n$$\n\n为了在避免保持时间违例的同时最大化对建立时间的有益影响，我们选择满足保持时间不等式的最负的 $t_{\\mathrm{skew}}$，即：\n$$\nt_{\\mathrm{skew}}^{\\mathrm{useful}} = t_{\\mathrm{hold}} - t_{\\mathrm{cq,min}} - D_{\\mathrm{S,min}}.\n$$\n代入给定值 $t_{\\mathrm{hold}} = 30\\,\\mathrm{ps}$，$t_{\\mathrm{cq,min}} = 60\\,\\mathrm{ps}$ 和 $D_{\\mathrm{S,min}} = 120\\,\\mathrm{ps}$：\n$$\nt_{\\mathrm{skew}}^{\\mathrm{useful}} = 30\\,\\mathrm{ps} - 60\\,\\mathrm{ps} - 120\\,\\mathrm{ps} = -150\\,\\mathrm{ps}.\n$$\n\n使用这个 $t_{\\mathrm{skew}}^{\\mathrm{useful}}$，满足长路径建立时间约束的最小周期为\n$$\nT_{\\min} = t_{\\mathrm{skew}}^{\\mathrm{useful}} + t_{\\mathrm{cq,max}} + D_{\\mathrm{L,max}} + t_{\\mathrm{setup}}.\n$$\n代入 $t_{\\mathrm{skew}}^{\\mathrm{useful}} = -150\\,\\mathrm{ps}$，$t_{\\mathrm{cq,max}} = 80\\,\\mathrm{ps}$，$D_{\\mathrm{L,max}} = 760\\,\\mathrm{ps}$ 和 $t_{\\mathrm{setup}} = 50\\,\\mathrm{ps}$：\n$$\nT_{\\min} = -150\\,\\mathrm{ps} + 80\\,\\mathrm{ps} + 760\\,\\mathrm{ps} + 50\\,\\mathrm{ps} = 740\\,\\mathrm{ps}.\n$$\n\n将每个值四舍五入到皮秒单位下的三位有效数字。值 $-150\\,\\mathrm{ps}$ 和 $740\\,\\mathrm{ps}$ 分别可以明确表示为 $-1.50 \\times 10^{2}\\,\\mathrm{ps}$ 和 $7.40 \\times 10^{2}\\,\\mathrm{ps}$。\n\n因此，以皮秒为单位的有序对 $\\big(t_{\\mathrm{skew}}^{\\mathrm{useful}},\\,T_{\\min}\\big)$ 是 $\\big(-1.50 \\times 10^{2},\\,7.40 \\times 10^{2}\\big)$。", "answer": "$$\\boxed{(-1.50 \\times 10^2, 7.40 \\times 10^2)}$$", "id": "3627844"}, {"introduction": "流水线重定时是一种强大的优化技术，通过重新放置寄存器来提高电路的最高工作频率。这个综合性问题挑战你重新配置一个多级流水线，以找到逻辑延迟的最佳平衡点 [@problem_id:3627742]。你需要同时运用建立时间和保持时间分析来最小化时钟周期，并确保新设计不会引入任何时序违例。", "problem": "一个同步数据通路使用三个阶段，由两个基于D型触发器（DFF）构建的流水线寄存器隔开。输入寄存器和输出寄存器之间的数据通路是一个由六个组合子模块组成的严格前馈链，按顺序标记为 $B_1 \\rightarrow B_2 \\rightarrow B_3 \\rightarrow B_4 \\rightarrow B_5 \\rightarrow B_6$。每个子模块 $B_k$ 都有一个最坏情况（最大）传播延迟 $t_{pd,k}^{\\max}$ 和一个最好情况（最小）传播延迟 $t_{pd,k}^{\\min}$，单位为纳秒，如下所示：\n- $B_1$: $t_{pd,1}^{\\max} = 0.35$, $t_{pd,1}^{\\min} = 0.09$\n- $B_2$: $t_{pd,2}^{\\max} = 0.26$, $t_{pd,2}^{\\min} = 0.07$\n- $B_3$: $t_{pd,3}^{\\max} = 0.41$, $t_{pd,3}^{\\min} = 0.10$\n- $B_4$: $t_{pd,4}^{\\max} = 0.29$, $t_{pd,4}^{\\min} = 0.07$\n- $B_5$: $t_{pd,5}^{\\max} = 0.38$, $t_{pd,5}^{\\min} = 0.09$\n- $B_6$: $t_{pd,6}^{\\max} = 0.31$, $t_{pd,6}^{\\min} = 0.08$\n\n有三个流水线阶段，由两个必须放置在子模块边界处的寄存器隔开。最初，两个寄存器放置在 $B_1$ 之后和 $B_4$ 之后，因此三个阶段是 $(B_1)$、$(B_2,B_3,B_4)$ 和 $(B_5,B_6)$。\n\nD型触发器具有以下时序参数（单位：纳秒）：\n- 时钟到Q端最坏情况延迟 $t_{clk\\rightarrow Q}^{\\max} = 0.11$\n- 时钟到Q端最好情况延迟 $t_{clk\\rightarrow Q}^{\\min} = 0.07$\n- 建立时间 $t_{setup} = 0.05$\n- 保持时间 $t_{hold} = 0.06$\n\n时钟分配在任何发射寄存器和捕获寄存器之间都表现出有界偏斜。将时钟偏斜定义为 $t_{skew} = t_{clk}^{dst} - t_{clk}^{src}$，其中 $t_{clk}^{dst}$ 是目的寄存器相对于源的时钟到达时间。已知对于该数据通路中的所有寄存器对，偏斜位于 $[s_{\\min}, s_{\\max}] = [-0.03, +0.04]$ 纳秒的范围内。\n\n您只能通过将两个流水线寄存器重新定位到子模块之间的不同边界来进行重定时；您必须精确地保留三个流水线阶段，并且不能拆分任何子模块。您的目标是最小化每阶段的关键路径（即三个阶段中涉及的 $t_{pd,k}^{\\max}$ 之和的最大值），同时确保重定时后，在每个寄存器边界处，使用相应的每阶段 $t_{pd,k}^{\\min}$ 之和以及给定的DFF和偏斜参数进行评估时，保持要求得到满足。如果多个布局实现了相同的最小化最大每阶段 $t_{pd}^{\\max}$，则优先选择相对于保持时间能产生更大最小延迟裕度的布局。\n\n根据同步时序的基本原理（由源寄存器发出的数据必须在目的寄存器的下一个有效时钟沿之前至少提前建立时间到达并保持稳定，并且不得在同一时钟沿内比保持时间更早到达），确定最佳寄存器布局，并计算出最小可行时钟周期 $T_{clk,\\min}$（单位：纳秒），该周期在给定的偏斜范围内满足所有阶段边界的建立和保持要求。使用与这些原理一致的最坏情况参数组合。将最终的 $T_{clk,\\min}$ 四舍五入到四位有效数字。以纳秒为单位表示您的答案。不要在最终的方框答案中包含单位。", "solution": "为了解决这个问题，我们需要首先建立建立时间和保持时间的约束方程，然后评估所有可能的流水线寄存器布局，以找到最优解。\n\n**第1步：建立时序约束方程**\n\n1.  **建立时间约束：**\n    为了确保数据在下一个时钟周期到来前稳定，时钟周期 $T_{clk}$ 必须足够长以覆盖从源寄存器到目的寄存器的最长路径延迟。最坏情况发生在时钟偏斜对路径不利时（即捕获时钟早于发送时钟，$t_{skew}$ 为负）。\n    $$T_{clk} \\ge t_{clk\\rightarrow Q}^{\\max} + t_{comb}^{\\max} + t_{setup} - t_{skew}$$\n    为了在所有情况下都满足此约束，我们必须使用最坏的偏斜值，即 $s_{\\min}$：\n    $$T_{clk} \\ge t_{clk\\rightarrow Q}^{\\max} + t_{comb}^{\\max} + t_{setup} - s_{min}$$\n    代入给定值：\n    $$T_{clk} \\ge 0.11 + t_{comb}^{\\max} + 0.05 - (-0.03) = t_{comb}^{\\max} + 0.19 \\, \\text{ns}$$\n    最小可行时钟周期由流水线中最慢的阶段（即具有最大 $t_{comb}^{\\max}$ 的阶段）决定。\n\n2.  **保持时间约束：**\n    为了防止新数据过早覆盖旧数据，从源寄存器出发的最短路径延迟必须大于保持时间窗口。最坏情况发生在时钟偏斜对保持时间不利时（即捕获时钟晚于发送时钟，$t_{skew}$ 为正）。\n    $$t_{clk\\rightarrow Q}^{\\min} + t_{comb}^{\\min} \\ge t_{hold} + t_{skew}$$\n    为了在所有情况下都满足此约束，我们必须使用最坏的偏斜值，即 $s_{max}$：\n    $$t_{clk\\rightarrow Q}^{\\min} + t_{comb}^{\\min} \\ge t_{hold} + s_{max}$$\n    代入给定值：\n    $$0.07 + t_{comb}^{\\min} \\ge 0.06 + 0.04 \\implies t_{comb}^{\\min} \\ge 0.03 \\, \\text{ns}$$\n    任何流水线阶段的最小组合逻辑延迟都必须满足此条件。\n\n**第2步：评估所有可能的寄存器布局**\n\n我们有6个逻辑块和5个可以在它们之间放置寄存器的位置。我们需要放置2个寄存器以创建3个阶段。这给出了 $\\binom{5}{2} = 10$ 种可能的布局。我们将评估每种布局，以找到最小化 $\\max(t_{stage,1}^{\\max}, t_{stage,2}^{\\max}, t_{stage,3}^{\\max})$ 的布局。\n\n设布局为 $(i, j)$，表示寄存器放在 $B_i$ 和 $B_j$ 之后。\n\n1.  **布局 (1, 2):** 阶段: (B1), (B2), (B3,B4,B5,B6)\n    - $t^{\\max}$: (0.35), (0.26), (1.39) $\\rightarrow$ crit_path = 1.39\n    - $t^{\\min}$: (0.09), (0.07), (0.34) $\\rightarrow$ 全部 > 0.03 (满足)\n2.  **布局 (1, 3):** 阶段: (B1), (B2,B3), (B4,B5,B6)\n    - $t^{\\max}$: (0.35), (0.67), (0.98) $\\rightarrow$ crit_path = 0.98\n    - $t^{\\min}$: (0.09), (0.17), (0.24) $\\rightarrow$ 全部 > 0.03 (满足)\n3.  **布局 (1, 4):** 阶段: (B1), (B2,B3,B4), (B5,B6)\n    - $t^{\\max}$: (0.35), (0.96), (0.69) $\\rightarrow$ crit_path = 0.96\n    - $t^{\\min}$: (0.09), (0.24), (0.17) $\\rightarrow$ 全部 > 0.03 (满足)\n4.  **布局 (1, 5):** 阶段: (B1), (B2,B3,B4,B5), (B6)\n    - $t^{\\max}$: (0.35), (1.34), (0.31) $\\rightarrow$ crit_path = 1.34\n    - $t^{\\min}$: (0.09), (0.33), (0.08) $\\rightarrow$ 全部 > 0.03 (满足)\n5.  **布局 (2, 3):** 阶段: (B1,B2), (B3), (B4,B5,B6)\n    - $t^{\\max}$: (0.61), (0.41), (0.98) $\\rightarrow$ crit_path = 0.98\n    - $t^{\\min}$: (0.16), (0.10), (0.24) $\\rightarrow$ 全部 > 0.03 (满足)\n6.  **布局 (2, 4):** 阶段: (B1,B2), (B3,B4), (B5,B6)\n    - $t^{\\max}$: (0.61), (0.70), (0.69) $\\rightarrow$ crit_path = 0.70\n    - $t^{\\min}$: (0.16), (0.17), (0.17) $\\rightarrow$ 全部 > 0.03 (满足)\n7.  **布局 (2, 5):** 阶段: (B1,B2), (B3,B4,B5), (B6)\n    - $t^{\\max}$: (0.61), (1.08), (0.31) $\\rightarrow$ crit_path = 1.08\n    - $t^{\\min}$: (0.16), (0.26), (0.08) $\\rightarrow$ 全部 > 0.03 (满足)\n8.  **布局 (3, 4):** 阶段: (B1,B2,B3), (B4), (B5,B6)\n    - $t^{\\max}$: (1.02), (0.29), (0.69) $\\rightarrow$ crit_path = 1.02\n    - $t^{\\min}$: (0.26), (0.07), (0.17) $\\rightarrow$ 全部 > 0.03 (满足)\n9.  **布局 (3, 5):** 阶段: (B1,B2,B3), (B4,B5), (B6)\n    - $t^{\\max}$: (1.02), (0.67), (0.31) $\\rightarrow$ crit_path = 1.02\n    - $t^{\\min}$: (0.26), (0.16), (0.08) $\\rightarrow$ 全部 > 0.03 (满足)\n10. **布局 (4, 5):** 阶段: (B1,B2,B3,B4), (B5), (B6)\n    - $t^{\\max}$: (1.31), (0.38), (0.31) $\\rightarrow$ crit_path = 1.31\n    - $t^{\\min}$: (0.33), (0.09), (0.08) $\\rightarrow$ 全部 > 0.03 (满足)\n\n**第3步：确定最佳布局并计算最小周期**\n\n通过比较所有布局的关键路径延迟（crit_path），我们发现布局 **(2, 4)** 具有最小的关键路径延迟，为 **0.70 ns**。该布局将寄存器放置在 $B_2$ 和 $B_4$ 之后，使得流水线阶段的延迟最为平衡。\n- 阶段1 ($B_1,B_2$): $t_{comb}^{\\max} = 0.61$ ns\n- 阶段2 ($B_3,B_4$): $t_{comb}^{\\max} = 0.70$ ns\n- 阶段3 ($B_5,B_6$): $t_{comb}^{\\max} = 0.69$ ns\n\n由于没有其他布局能达到 0.70 ns 的关键路径延迟，我们无需考虑次要优化目标（保持时间裕度）。\n\n现在，我们使用这个最优布局的关键路径延迟来计算最小可行时钟周期 $T_{clk,\\min}$：\n$$T_{clk,\\min} = \\max(t_{comb}^{\\max}) + 0.19 \\, \\text{ns}$$\n$$T_{clk,\\min} = 0.70 + 0.19 = 0.89 \\, \\text{ns}$$\n\n将结果四舍五入到四位有效数字，我们得到 $0.8900$ ns。", "answer": "$$\\boxed{0.8900}$$", "id": "3627742"}]}