TimeQuest Timing Analyzer report for PMT_Timebin_Counts
Sat Apr 26 11:10:10 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'osc'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 26. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 27. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 28. Fast Model Minimum Pulse Width: 'osc'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PMT_Timebin_Counts                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------+
; SDC File List                                              ;
+------------------------+--------+--------------------------+
; SDC File Path          ; Status ; Read at                  ;
+------------------------+--------+--------------------------+
; PMT_Timebin_Counts.sdc ; OK     ; Sat Apr 26 11:10:08 2014 ;
+------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
+----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+-----------+-----------------+----------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                       ; Note ;
+-----------+-----------------+----------------------------------+------+
; 79.27 MHz ; 79.27 MHz       ; inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 7.385 ; 0.000         ;
+----------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                  ;
+-------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 7.385 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.650     ;
; 7.385 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.650     ;
; 7.472 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.563     ;
; 7.472 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.563     ;
; 7.495 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.540     ;
; 7.495 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.540     ;
; 7.736 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.299     ;
; 7.800 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.235     ;
; 7.800 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.235     ;
; 7.823 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.212     ;
; 7.845 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.190     ;
; 7.845 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.190     ;
; 7.846 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.189     ;
; 7.949 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 12.085     ;
; 7.949 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 12.085     ;
; 7.972 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.063     ;
; 7.972 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 12.063     ;
; 8.064 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.971     ;
; 8.064 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.971     ;
; 8.086 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.949     ;
; 8.086 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.949     ;
; 8.125 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.912     ;
; 8.125 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.912     ;
; 8.125 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.912     ;
; 8.125 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.912     ;
; 8.125 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.912     ;
; 8.125 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.912     ;
; 8.125 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.912     ;
; 8.151 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.884     ;
; 8.196 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.839     ;
; 8.199 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.836     ;
; 8.199 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.836     ;
; 8.212 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.825     ;
; 8.212 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.825     ;
; 8.212 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.825     ;
; 8.212 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.825     ;
; 8.212 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.825     ;
; 8.212 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.825     ;
; 8.212 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.825     ;
; 8.235 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.802     ;
; 8.235 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.802     ;
; 8.235 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.802     ;
; 8.235 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.802     ;
; 8.235 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.802     ;
; 8.235 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.802     ;
; 8.235 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.802     ;
; 8.300 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 11.734     ;
; 8.323 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.712     ;
; 8.415 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.620     ;
; 8.437 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.598     ;
; 8.540 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.497     ;
; 8.540 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.497     ;
; 8.540 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.497     ;
; 8.540 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.497     ;
; 8.540 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.497     ;
; 8.540 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.497     ;
; 8.540 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.497     ;
; 8.550 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 11.485     ;
; 8.585 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.452     ;
; 8.585 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.452     ;
; 8.585 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.452     ;
; 8.585 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.452     ;
; 8.585 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.452     ;
; 8.585 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.452     ;
; 8.585 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.452     ;
; 8.689 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 11.347     ;
; 8.689 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 11.347     ;
; 8.689 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 11.347     ;
; 8.689 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 11.347     ;
; 8.689 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 11.347     ;
; 8.689 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 11.347     ;
; 8.689 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 11.347     ;
; 8.712 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.325     ;
; 8.712 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.325     ;
; 8.712 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.325     ;
; 8.712 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.325     ;
; 8.712 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.325     ;
; 8.712 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.325     ;
; 8.712 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.325     ;
; 8.804 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.233     ;
; 8.804 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.233     ;
; 8.804 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.233     ;
; 8.804 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.233     ;
; 8.804 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.233     ;
; 8.804 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.233     ;
; 8.804 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.233     ;
; 8.826 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.211     ;
; 8.826 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.211     ;
; 8.826 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.211     ;
; 8.826 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.211     ;
; 8.826 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.211     ;
; 8.826 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.211     ;
; 8.826 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.211     ;
; 8.939 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.098     ;
; 8.939 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.098     ;
; 8.939 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.098     ;
; 8.939 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.098     ;
; 8.939 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.098     ;
; 8.939 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.098     ;
; 8.939 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 11.098     ;
+-------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; trigger_clock_hundreds:inst5|StopRunning  ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[0]           ; uart:inst4|tx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[1]           ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[2]           ; uart:inst4|tx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[3]           ; uart:inst4|tx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[2]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_CHECK_STOP      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_DELAY_RESTART    ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_out                         ; uart:inst4|tx_out                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|LED                            ; uart:inst4|LED                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.613 ; SumCounts:inst7|sumout[7]                 ; trigger_clock_hundreds:inst5|out[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.614 ; SumCounts:inst7|sumout[3]                 ; trigger_clock_hundreds:inst5|out[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.629 ; trigger_clock_hundreds:inst5|i[31]        ; trigger_clock_hundreds:inst5|i[31]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.665 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[13]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.951      ;
; 0.674 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|TwoBytes                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.960      ;
; 0.678 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.964      ;
; 0.680 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.966      ;
; 0.685 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.971      ;
; 0.686 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.972      ;
; 0.722 ; SumCounts:inst7|sumout[2]                 ; trigger_clock_hundreds:inst5|out[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.008      ;
; 0.767 ; uart:inst4|tx_data[5]                     ; uart:inst4|tx_data[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.767 ; uart:inst4|tx_data[3]                     ; uart:inst4|tx_data[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.769 ; uart:inst4|tx_data[1]                     ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.770 ; uart:inst4|tx_data[2]                     ; uart:inst4|tx_data[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.771 ; uart:inst4|tx_data[4]                     ; uart:inst4|tx_data[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.793 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.847 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[9]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.133      ;
; 0.853 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[8]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.139      ;
; 0.868 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_ERROR           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.154      ;
; 0.868 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_RECEIVED        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.154      ;
; 0.892 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[9]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.178      ;
; 0.896 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[12]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.182      ;
; 0.896 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[14]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.182      ;
; 0.925 ; SumControl:inst1|sum[1]                   ; SumCounts:inst7|sumout[6]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.211      ;
; 0.931 ; SumControl:inst1|sum[1]                   ; SumCounts:inst7|sumout[0]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.217      ;
; 0.958 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.244      ;
; 0.958 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.244      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[0]         ; trigger_clock_hundreds:inst5|i[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[16]        ; trigger_clock_hundreds:inst5|i[16]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; trigger_clock_hundreds:inst5|StartRunning ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.975 ; trigger_clock_hundreds:inst5|i[1]         ; trigger_clock_hundreds:inst5|i[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; trigger_clock_hundreds:inst5|i[17]        ; trigger_clock_hundreds:inst5|i[17]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[2]         ; trigger_clock_hundreds:inst5|i[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[9]         ; trigger_clock_hundreds:inst5|i[9]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[18]        ; trigger_clock_hundreds:inst5|i[18]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[25]        ; trigger_clock_hundreds:inst5|i[25]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[4]         ; trigger_clock_hundreds:inst5|i[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[7]         ; trigger_clock_hundreds:inst5|i[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[11]        ; trigger_clock_hundreds:inst5|i[11]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[13]        ; trigger_clock_hundreds:inst5|i[13]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[14]        ; trigger_clock_hundreds:inst5|i[14]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[15]        ; trigger_clock_hundreds:inst5|i[15]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[20]        ; trigger_clock_hundreds:inst5|i[20]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[23]        ; trigger_clock_hundreds:inst5|i[23]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[27]        ; trigger_clock_hundreds:inst5|i[27]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[29]        ; trigger_clock_hundreds:inst5|i[29]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[30]        ; trigger_clock_hundreds:inst5|i[30]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.986 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[15]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[10]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; uart:inst4|tx_bits_remaining[0]           ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.991 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[8]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.277      ;
; 0.992 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[11]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 1.000 ; uart:inst4|tx_data[6]                     ; uart:inst4|tx_data[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.286      ;
; 1.008 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.010 ; uart:inst4|tx_data[7]                     ; uart:inst4|tx_data[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.010 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.012 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; trigger_clock_hundreds:inst5|i[8]         ; trigger_clock_hundreds:inst5|i[8]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; trigger_clock_hundreds:inst5|i[24]        ; trigger_clock_hundreds:inst5|i[24]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[10]            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[3]         ; trigger_clock_hundreds:inst5|i[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[5]         ; trigger_clock_hundreds:inst5|i[5]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[6]         ; trigger_clock_hundreds:inst5|i[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[10]        ; trigger_clock_hundreds:inst5|i[10]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[12]        ; trigger_clock_hundreds:inst5|i[12]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[19]        ; trigger_clock_hundreds:inst5|i[19]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[21]        ; trigger_clock_hundreds:inst5|i[21]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[22]        ; trigger_clock_hundreds:inst5|i[22]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[26]        ; trigger_clock_hundreds:inst5|i[26]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[28]        ; trigger_clock_hundreds:inst5|i[28]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.018 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.306      ;
; 1.021 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[6]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[7]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.025 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_ERROR           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.311      ;
; 1.046 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.332      ;
; 1.046 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.332      ;
; 1.067 ; uart:inst4|recv_state.RX_IDLE             ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.353      ;
; 1.099 ; SumControl:inst1|sum[1]                   ; SumCounts:inst7|sumout[15]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.385      ;
; 1.101 ; SumControl:inst1|sum[1]                   ; SumCounts:inst7|sumout[10]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.387      ;
; 1.103 ; SumControl:inst1|sum[1]                   ; SumCounts:inst7|TwoBytes                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.389      ;
; 1.106 ; SumControl:inst1|sum[1]                   ; SumCounts:inst7|sumout[8]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.392      ;
; 1.106 ; SumControl:inst1|sum[1]                   ; SumCounts:inst7|sumout[11]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.392      ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]         ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; 7.715  ; 7.715  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; 10.762 ; 10.762 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 10.935 ; 10.935 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 10.626 ; 10.626 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; 2.993  ; 2.993  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; 3.295  ; 3.295  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 11.469 ; 11.469 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 10.542 ; 10.542 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 11.226 ; 11.226 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 11.050 ; 11.050 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 11.258 ; 11.258 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; -7.466 ; -7.466 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; -6.299 ; -6.299 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -6.076 ; -6.076 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -5.281 ; -5.281 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; -2.745 ; -2.745 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; -3.047 ; -3.047 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -5.244 ; -5.244 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -5.998 ; -5.998 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -6.638 ; -6.638 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -5.408 ; -5.408 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -5.405 ; -5.405 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.244  ; 4.244  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 9.261  ; 9.261  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 9.194  ; 9.194  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 8.256  ; 8.256  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 9.261  ; 9.261  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 8.868  ; 8.868  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 6.885  ; 6.885  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 7.875  ; 7.875  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 26.010 ; 26.010 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 25.991 ; 25.991 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 25.922 ; 25.922 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 25.809 ; 25.809 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 26.010 ; 26.010 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 25.686 ; 25.686 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 25.680 ; 25.680 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 25.673 ; 25.673 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 19.646 ; 19.646 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 19.646 ; 19.646 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 17.609 ; 17.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 15.643 ; 15.643 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 17.800 ; 17.800 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 18.985 ; 18.985 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 19.419 ; 19.419 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 19.607 ; 19.607 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.903  ; 6.903  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 5.779  ; 5.779  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 4.244 ; 4.244 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 6.227 ; 6.227 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 7.655 ; 7.655 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 7.012 ; 7.012 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 6.931 ; 6.931 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 7.329 ; 7.329 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 6.227 ; 6.227 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 6.631 ; 6.631 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 6.363 ; 6.363 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 6.673 ; 6.673 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 6.655 ; 6.655 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 6.507 ; 6.507 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 6.692 ; 6.692 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 6.363 ; 6.363 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 6.368 ; 6.368 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 6.367 ; 6.367 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 7.273 ; 7.273 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 8.375 ; 8.375 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 7.929 ; 7.929 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 7.994 ; 7.994 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 7.273 ; 7.273 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 8.502 ; 8.502 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 8.400 ; 8.400 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 8.202 ; 8.202 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.903 ; 6.903 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 5.779 ; 5.779 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 15.297 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                   ;
+--------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 15.297 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.732      ;
; 15.297 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.732      ;
; 15.337 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.692      ;
; 15.337 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.692      ;
; 15.359 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.670      ;
; 15.359 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.670      ;
; 15.419 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.610      ;
; 15.459 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.570      ;
; 15.469 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.564      ;
; 15.469 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.564      ;
; 15.469 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.564      ;
; 15.469 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.564      ;
; 15.469 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.564      ;
; 15.469 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.564      ;
; 15.469 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.564      ;
; 15.481 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.548      ;
; 15.497 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.532      ;
; 15.497 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.532      ;
; 15.509 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.524      ;
; 15.509 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.524      ;
; 15.509 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.524      ;
; 15.509 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.524      ;
; 15.509 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.524      ;
; 15.509 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.524      ;
; 15.509 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.524      ;
; 15.521 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.508      ;
; 15.521 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.508      ;
; 15.531 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.502      ;
; 15.531 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.502      ;
; 15.531 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.502      ;
; 15.531 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.502      ;
; 15.531 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.502      ;
; 15.531 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.502      ;
; 15.531 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.502      ;
; 15.543 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.485      ;
; 15.543 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.485      ;
; 15.573 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.456      ;
; 15.573 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.456      ;
; 15.603 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.426      ;
; 15.603 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.426      ;
; 15.619 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.410      ;
; 15.627 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.402      ;
; 15.627 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.402      ;
; 15.643 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.386      ;
; 15.665 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 4.363      ;
; 15.669 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.364      ;
; 15.669 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.364      ;
; 15.669 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.364      ;
; 15.669 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.364      ;
; 15.669 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.364      ;
; 15.669 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.364      ;
; 15.669 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.364      ;
; 15.672 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.357      ;
; 15.672 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.357      ;
; 15.693 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.340      ;
; 15.693 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.340      ;
; 15.693 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.340      ;
; 15.693 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.340      ;
; 15.693 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.340      ;
; 15.693 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.340      ;
; 15.693 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.340      ;
; 15.695 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.334      ;
; 15.715 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.317      ;
; 15.715 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.317      ;
; 15.715 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.317      ;
; 15.715 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.317      ;
; 15.715 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.317      ;
; 15.715 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.317      ;
; 15.715 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 4.317      ;
; 15.725 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.304      ;
; 15.745 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.288      ;
; 15.745 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.288      ;
; 15.745 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.288      ;
; 15.745 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.288      ;
; 15.745 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.288      ;
; 15.745 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.288      ;
; 15.745 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.288      ;
; 15.749 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.280      ;
; 15.775 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.258      ;
; 15.775 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.258      ;
; 15.775 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.258      ;
; 15.775 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.258      ;
; 15.775 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.258      ;
; 15.775 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.258      ;
; 15.775 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.258      ;
; 15.794 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 4.235      ;
; 15.799 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.234      ;
; 15.799 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.234      ;
; 15.799 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.234      ;
; 15.799 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.234      ;
; 15.799 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.234      ;
; 15.799 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.234      ;
; 15.799 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.234      ;
; 15.844 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.189      ;
; 15.844 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.189      ;
; 15.844 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.189      ;
; 15.844 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.189      ;
; 15.844 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.189      ;
; 15.844 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.189      ;
; 15.844 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_data[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 4.189      ;
+--------+------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; trigger_clock_hundreds:inst5|StopRunning  ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state[1]                    ; uart:inst4|tx_state[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[0]           ; uart:inst4|tx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[1]           ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[2]           ; uart:inst4|tx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[3]           ; uart:inst4|tx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[2]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_CHECK_STOP      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_DELAY_RESTART    ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_out                         ; uart:inst4|tx_out                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|LED                            ; uart:inst4|LED                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; SumCounts:inst7|sumout[7]                 ; trigger_clock_hundreds:inst5|out[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; SumCounts:inst7|sumout[3]                 ; trigger_clock_hundreds:inst5|out[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.243 ; trigger_clock_hundreds:inst5|i[31]        ; trigger_clock_hundreds:inst5|i[31]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.261 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[13]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
; 0.268 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.420      ;
; 0.270 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|TwoBytes                 ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.422      ;
; 0.271 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.423      ;
; 0.275 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.427      ;
; 0.296 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|rx_bits_remaining[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.448      ;
; 0.302 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.454      ;
; 0.314 ; SumCounts:inst7|sumout[2]                 ; trigger_clock_hundreds:inst5|out[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.466      ;
; 0.326 ; uart:inst4|tx_data[3]                     ; uart:inst4|tx_data[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[9]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; uart:inst4|tx_data[5]                     ; uart:inst4|tx_data[4]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; uart:inst4|tx_data[1]                     ; uart:inst4|tx_data[0]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; uart:inst4|tx_data[2]                     ; uart:inst4|tx_data[1]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; uart:inst4|tx_data[4]                     ; uart:inst4|tx_data[3]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_ERROR           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; uart:inst4|recv_state.RX_CHECK_STOP       ; uart:inst4|recv_state.RX_RECEIVED        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[8]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.342 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[9]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.494      ;
; 0.346 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[14]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.498      ;
; 0.347 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[12]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.499      ;
; 0.355 ; trigger_clock_hundreds:inst5|i[0]         ; trigger_clock_hundreds:inst5|i[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; trigger_clock_hundreds:inst5|i[16]        ; trigger_clock_hundreds:inst5|i[16]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[1]         ; trigger_clock_hundreds:inst5|i[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[17]        ; trigger_clock_hundreds:inst5|i[17]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; trigger_clock_hundreds:inst5|StartRunning ; trigger_clock_hundreds:inst5|StopRunning ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[2]         ; trigger_clock_hundreds:inst5|i[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[9]         ; trigger_clock_hundreds:inst5|i[9]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[11]        ; trigger_clock_hundreds:inst5|i[11]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[18]        ; trigger_clock_hundreds:inst5|i[18]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[25]        ; trigger_clock_hundreds:inst5|i[25]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[27]        ; trigger_clock_hundreds:inst5|i[27]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[4]         ; trigger_clock_hundreds:inst5|i[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[7]         ; trigger_clock_hundreds:inst5|i[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[13]        ; trigger_clock_hundreds:inst5|i[13]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[14]        ; trigger_clock_hundreds:inst5|i[14]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[15]        ; trigger_clock_hundreds:inst5|i[15]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[20]        ; trigger_clock_hundreds:inst5|i[20]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[23]        ; trigger_clock_hundreds:inst5|i[23]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[29]        ; trigger_clock_hundreds:inst5|i[29]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[30]        ; trigger_clock_hundreds:inst5|i[30]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; SumControl:inst1|sum[1]                   ; SumCounts:inst7|sumout[6]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.368 ; SumControl:inst1|sum[1]                   ; SumCounts:inst7|sumout[0]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[3]         ; trigger_clock_hundreds:inst5|i[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[8]         ; trigger_clock_hundreds:inst5|i[8]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[10]        ; trigger_clock_hundreds:inst5|i[10]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[19]        ; trigger_clock_hundreds:inst5|i[19]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[24]        ; trigger_clock_hundreds:inst5|i[24]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[26]        ; trigger_clock_hundreds:inst5|i[26]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[5]         ; trigger_clock_hundreds:inst5|i[5]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[6]         ; trigger_clock_hundreds:inst5|i[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[12]        ; trigger_clock_hundreds:inst5|i[12]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[21]        ; trigger_clock_hundreds:inst5|i[21]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[22]        ; trigger_clock_hundreds:inst5|i[22]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[28]        ; trigger_clock_hundreds:inst5|i[28]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; uart:inst4|tx_bits_remaining[0]           ; uart:inst4|tx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; uart:inst4|rx_bits_remaining[1]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.385 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[15]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[10]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|recv_state.RX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[11]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; SumControl:inst1|sum[0]                   ; SumCounts:inst7|sumout[8]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|rx_countdown[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; uart:inst4|recv_state.RX_CHECK_START      ; uart:inst4|recv_state.RX_ERROR           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[1]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.545      ;
; 0.393 ; uart:inst4|rx_bits_remaining[0]           ; uart:inst4|rx_bits_remaining[2]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.545      ;
; 0.393 ; uart:inst4|recv_state.RX_ERROR            ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.545      ;
; 0.397 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.549      ;
; 0.398 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[10]            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.550      ;
; 0.398 ; uart:inst4|recv_state.RX_IDLE             ; uart:inst4|recv_state.RX_CHECK_START     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.552      ;
; 0.402 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.554      ;
; 0.405 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[6]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[7]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.558      ;
; 0.406 ; uart:inst4|rx                             ; uart:inst4|rx_clk_divider[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.558      ;
; 0.412 ; uart:inst4|tx_data[6]                     ; uart:inst4|tx_data[5]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.564      ;
; 0.417 ; uart:inst4|tx_data[7]                     ; uart:inst4|tx_data[6]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.569      ;
; 0.435 ; trigger_clock_hundreds:inst5|out[2]       ; uart:inst4|tx_data[2]                    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.587      ;
; 0.435 ; uart:inst4|recv_state.RX_IDLE             ; uart:inst4|rx_clk_divider[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.586      ;
; 0.440 ; uart:inst4|recv_state.RX_READ_BITS        ; uart:inst4|recv_state.RX_READ_BITS       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.592      ;
; 0.441 ; uart:inst4|recv_state.RX_RECEIVED         ; uart:inst4|recv_state.RX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.593      ;
; 0.443 ; uart:inst4|tx_state[1]                    ; uart:inst4|LED                           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.595      ;
+-------+-------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumControl:inst1|sum[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|TwoBytes                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[0]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[10]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[11]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[12]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[13]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[14]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[15]                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[1]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[2]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[3]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[4]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[5]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[6]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[7]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[8]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; SumCounts:inst7|sumout[9]                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StartRunning ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|StopRunning  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]         ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+-------+-------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+-------+------------+----------------------------------+
; StartButton  ; osc        ; 4.353 ; 4.353 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; 4.616 ; 4.616 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 4.759 ; 4.759 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 4.596 ; 4.596 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; 1.706 ; 1.706 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; 1.821 ; 1.821 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 4.933 ; 4.933 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 4.528 ; 4.528 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 4.895 ; 4.895 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 4.784 ; 4.784 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 4.819 ; 4.819 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; -4.233 ; -4.233 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; -2.830 ; -2.830 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -2.837 ; -2.837 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -2.502 ; -2.502 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; -1.586 ; -1.586 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; -1.701 ; -1.701 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -2.537 ; -2.537 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -2.722 ; -2.722 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -3.056 ; -3.056 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -2.580 ; -2.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -2.549 ; -2.549 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.784 ; 1.784 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 3.536 ; 3.536 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.517 ; 3.517 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 3.198 ; 3.198 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 3.536 ; 3.536 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 3.402 ; 3.402 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.678 ; 2.678 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 3.034 ; 3.034 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 9.626 ; 9.626 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 9.598 ; 9.598 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 9.626 ; 9.626 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 9.589 ; 9.589 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 9.620 ; 9.620 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 9.504 ; 9.504 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 9.499 ; 9.499 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 9.498 ; 9.498 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 7.461 ; 7.461 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 7.461 ; 7.461 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 6.679 ; 6.679 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 5.981 ; 5.981 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 6.666 ; 6.666 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 7.189 ; 7.189 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 7.324 ; 7.324 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 7.435 ; 7.435 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.805 ; 2.805 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.299 ; 2.299 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.784 ; 1.784 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.460 ; 2.460 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.963 ; 2.963 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.760 ; 2.760 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.731 ; 2.731 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.848 ; 2.848 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.460 ; 2.460 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.596 ; 2.596 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.522 ; 2.522 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.620 ; 2.620 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.647 ; 2.647 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.593 ; 2.593 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.639 ; 2.639 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.522 ; 2.522 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.529 ; 2.529 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.527 ; 2.527 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 2.852 ; 2.852 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.217 ; 3.217 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.073 ; 3.073 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.099 ; 3.099 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 2.852 ; 2.852 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.283 ; 3.283 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.229 ; 3.229 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.153 ; 3.153 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.805 ; 2.805 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.299 ; 2.299 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-----------------------------------+-------+-------+----------+---------+---------------------+
; Clock                             ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; 7.385 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  inst|altpll_component|pll|clk[0] ; 7.385 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A   ; N/A   ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                   ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; 7.715  ; 7.715  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; 10.762 ; 10.762 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 10.935 ; 10.935 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 10.626 ; 10.626 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; 2.993  ; 2.993  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; 3.295  ; 3.295  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 11.469 ; 11.469 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 10.542 ; 10.542 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 11.226 ; 11.226 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 11.050 ; 11.050 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 11.258 ; 11.258 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; StartButton  ; osc        ; -4.233 ; -4.233 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; eight_switch ; osc        ; -2.830 ; -2.830 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -2.837 ; -2.837 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -2.502 ; -2.502 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in1          ; osc        ; -1.586 ; -1.586 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; in2          ; osc        ; -1.701 ; -1.701 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -2.537 ; -2.537 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -2.722 ; -2.722 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -3.056 ; -3.056 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -2.580 ; -2.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -2.549 ; -2.549 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.244  ; 4.244  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 9.261  ; 9.261  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 9.194  ; 9.194  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 8.256  ; 8.256  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 9.261  ; 9.261  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 8.868  ; 8.868  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 6.885  ; 6.885  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 7.875  ; 7.875  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 26.010 ; 26.010 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 25.991 ; 25.991 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 25.922 ; 25.922 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 25.809 ; 25.809 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 26.010 ; 26.010 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 25.686 ; 25.686 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 25.680 ; 25.680 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 25.673 ; 25.673 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 19.646 ; 19.646 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 19.646 ; 19.646 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 17.609 ; 17.609 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 15.643 ; 15.643 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 17.800 ; 17.800 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 18.985 ; 18.985 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 19.419 ; 19.419 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 19.607 ; 19.607 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.903  ; 6.903  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 5.779  ; 5.779  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.784 ; 1.784 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.460 ; 2.460 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.963 ; 2.963 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.760 ; 2.760 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.731 ; 2.731 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.848 ; 2.848 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.460 ; 2.460 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.596 ; 2.596 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.522 ; 2.522 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.620 ; 2.620 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.647 ; 2.647 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.593 ; 2.593 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.639 ; 2.639 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.522 ; 2.522 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.529 ; 2.529 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.527 ; 2.527 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 2.852 ; 2.852 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.217 ; 3.217 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.073 ; 3.073 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.099 ; 3.099 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 2.852 ; 2.852 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.283 ; 3.283 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.229 ; 3.229 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.153 ; 3.153 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.805 ; 2.805 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.299 ; 2.299 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 107811   ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 107811   ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 396   ; 396  ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 150   ; 150  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Apr 26 11:10:07 2014
Info: Command: quartus_sta PMT_Timebin_Counts -c PMT_Timebin_Counts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'PMT_Timebin_Counts.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Warning (332060): Node: signal2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: signal was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 7.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.385         0.000 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: signal2 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: signal was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 15.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.297         0.000 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Sat Apr 26 11:10:09 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


