- 메모리 효율성을 높이기 위한 압축 명령어를 지원하는 32-비트 파이프라인 RISC-V프로세서 설계 및 구현

- RISC-V 아키텍처 기반 6단계 파이프라인 RV32I프로세서의 설계 및 구현

- FPGA를 이용한 32-bit RISC-V 5단계 파이프라인 프로세서 설계 및 구현

- 임베디드 환경에서의32-bit RISC-V RV32IM 파이프라인 프로세서 설계 및 구현

- Dynamic Branch Prediction 기반의 32-Bit RISC-V RV32IM 프로세서 설계 및 구현

- VexRiscv - SpinalHDL RV32G Processor

https://0o0deng.tistory.com/entry/%EC%BB%B4%ED%93%A8%ED%84%B0%EA%B5%AC%EC%A1%B0-CH4-RISC-V-RISC-V-Instruction-1

https://core-basic.tistory.com/entry/%EC%BB%B4%ED%93%A8%ED%84%B026-%EC%82%B0%EC%88%A0%EB%85%BC%EB%A6%AC%EC%9E%A5%EC%B9%98-%EC%A0%9C%EC%96%B4%EC%9E%A5%EC%B9%98-RAM-%EC%B4%9D%EC%A0%95%EB%A6%AC-%EB%B0%8F-CPU-%EA%B5%AC%ED%98%84-ALU-Arithmetic-Logic-Unit-CU-Contol-Unit-RAM-Random-Access-Memory-Central-Processing-Unit

https://eteo.tistory.com/477

https://www.youtube.com/watch?v=w82mNGranjA&list=PLh8QClfSUTcbfTnKUz_uPOn-ghB4iqAhs&index=6

https://github.com/OpenXiangShan/XiangShan-doc/blob/main/publications/micro2022-xiangshan.pdf