\subsubsection{Design og implementering}

Vi brugte i Ø2 \texttt{std\_logic\_vector} som input og output - dette vil ske igen. 

Dog bliver både signalet der behandles, midlertidigt lavet om til enten \texttt{signed} eller \texttt{unsigned}.

Dette giver mulighed for at bruge regneoperatorer på en ny måde - der kan adderes, trækkes fra, multipliceres og divideres.




Den fulde entity, med de tilhørende architectures ses i \srcref{ex3/VHDL/fourbitaddersimple.vhd}, det hele er samlet i én fil.

\dsdsrc{ex3/VHDL/fourbitaddersimple.vhd}{Four-bit-adder: architecture: unsigned with carry}{0}{32}

\dsdsrc{ex3/VHDL/fourbitaddersimple.vhd}{Four-bit-adder: architecture: unsigned\_impl}{34}{47}

\dsdsrc{ex3/VHDL/fourbitaddersimple.vhd}{Four-bit-adder: architecture: signed\_impl}{48}{60}