{"patent_id": "unknown_patent", "section": "특허_기본정보", "subsection": "특허정보", "content": {"출원인": "필립스 일렉트로닉스 엔. 브이    에프. 제이. 스미트", "발명자": "케이스 미셀 허칭스"}}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1및 제2주표면을 가진 반도체 본체부에 제1도전형의 제1영역 및 이 제1도전형과는 반대도전형인 제2도전형의 제2영역을 제공하되 상기 제1영역이 상기 제2영역에 의해 상기 제1주표면으로부터 이격되는 상태로 제공하는 단계와, 상기 제1주표면상에 적어도 하나의 개구를 한정하는 마스크를 제공하는 단계와, 상기 제2영역을 관통하여 제1영역으로 연장하는 홈을 한정하도록 상기 개구를 통하여 반도체 본체부를 에칭하는 단계와, 상기 홈의 표면상에 비교적 얇은 게이트 절연층을 제공하는 단계와, 홈내에 산화 가능한 도전물질의 게이트도전영역을 제공하여 상기 게이트절연층과 함께 절연게이트 구조를 형성하되, 상기 절3-1공개특허특1994-0024937연게이트 구조는 제2영역의 도전체널을 한정하는 구역에 의해서 경계가 정해지게 되는 단계와, 상기 게이트 도전물질의 노출된 부분을 산화시켜 상기 게이트 도전영역의 노출된 표면위에 절연캡 영역을 형성하는 것에 의해 상기 절연게이트 구조가 주위의 반도체 표면위로 연장하도록 하여 표면구조에 단차부를 형성하고 상기 표면구조에 층을 제공하는 단계와, 상기 층을 이방성으로 에칭하여 상기 절연게이트 구조에 의해 한정되는 상기 단차부의 측벽에 상기 층의 소정부분을 남기고 상기 층의 소정부분 아래의 상기 제2영역내에 제1도전형의 제3영역을 제공하는 단계와, 상기 제2 및 제3영역과 접촉하도록 전도층을 침적하는 단계를 구비하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 절연게이트 구조가 주위의 반도체 표면 위로 연장하도록 하여 표면구조에 단차부를 형성하는 단계가 상기 절연 캡영역을 마스크로서 사용하여 상기 제1주표면을 에치백해서 상기 절연게이트 구조의 측벽구역이 노출되게 함과 동시에 상기 에치백된 표면위로 돌출되게 하는 단계를 더 구비하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 제2항에 있어서, 상기 층을 절연층으로서 제공하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 내지 제3항중의 어느 한 항에 있어서, 상기 제1주표면으로부터 상기 제2영역을 이격시키는 제1도전형의 층을 형성하고, 상기 제1도전형의 층을 이방성 에칭하여 제3영역을 한정하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 도전물질의 노출된 부분을 산화시킨 후, 상기 제1주표면으로부터 상기 제2영역을 이격시키는 제1도전형의 층을 형성하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 또는 제2항에 있어서, 상기 층을 제1도전형의 불순물로 도핑된 층으로서 제공하고, 상기 이방성 에칭 후에 남겨진 상기 층의 소정부분으로부터 제2영역내로 불순물을 외부로 확산시켜 상기 제3영역을 형성하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항 내지 제6항중의 어느한 항에 있어서, 상기 게이트 도전영역을 도핑된 다결정실리콘으로 형성하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서, 상기 게이트 도전영역을 형성하기 전에 상기 제1주표면상에 산화방지층을 제공하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서, 상기 게이트 절연체를 상기 제1주표면을 덮는 산화층으로서 형성하고, 적어도 게이트산화물층의 표면영역을 질소산화물층으로 바꾸는 질소의 주입에 의해 산화방지층을 형성하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "선행하는 항들중의 어느 한 항에 있어서, 상기 제2주표면상에 전도층을 제공하여 상기 소자의 동작중 주통로가 상기 제1영역을 통하여 상기 제1 및 제2주표면 사이에 제공되도록 하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "선행하는 항들중의 어느 한 항에 있어서, 상기 소자의 동작중 상기 제1영역내로 상기 제1도전형의 전하전송자가 주입되도록 상기 제1영역에 의해 상기 제2영역으로부터 이격된 적어도 하나의 제2도전형의 제4영역을 제공하는 반도체 소자 제조방법."}
{"patent_id": "unknown_patent", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "선행하는 항들중의 어느 한 항에 있어서, 상기 홈이 격자형 트랜치를 형성하도록 상기 마스크내에 상기 개구를 한정하는 반도체 소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.도면3-2공개특허특1994-0024937 도면83-3공개특허특1994-0024937"}
{"patent_id": "unknown_patent", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 소자 제조방법 적어도 하나의 개구(4a)를 한정하는 마스크를 반도체 본체부의 제1주표면(1a)상에 제공한다. 제2 도전형의 제2영역을 관통하여 제1도전형의 제1영역까지 홈을 한정하도록 반도체 본체부를 에칭한다. 홈의 표면(5a)상에 비교적 얇은 게이트 절연층을 제공한다. 제2영역의 도전채널을 한정 하는 구역에 인접되는 절연게이트 구조의 게이트 절연층을 한정하도록 홈내에 산화가능한 도 전물질의 게이트 도전영역을 제공한다. 그리고, 게이트 도전영역의 표면에 절연 캡층을 한정하 도록 노출된(7a) 게이트도전물질을 산화하는 것에 의해 절연게이트 구조가 주위의 표면이상으로 연장 하도록하여 표면구조내의 단차부을 한정한다. 상기 표면구조의 상부에 층을 형성하고 상기 절연 게이트 구조에 의해 한정된 단차부의 측면(8a′)상에 상기층의 소정부분(10a)를 남기도록 이 방성 에칭하고 제2영역내의 제1도전형의 제3영역을 상기 소정부분(10a)보다 낫도록 한정한다. 그 리고 제2 및 제3영역 (3및 11)의 양측과 접촉하는 전도층을 침적한다."}
