 2
行政院國家科學委員會專題研究計畫成果報告 
先進 CMOS 元件及製程研究 –  
子計畫四: 遷移率增強技術(3/3) 
 
計畫編號：NSC 96－2221－E－002－288  
執行期限：2007 年 8 月 1 日至 2008 年 10 月 31 日 
主持人：劉致為                  國立台灣大學電子所          
                計畫參與人員：彭成毅、傅彥鈞、申羽洋 
              楊昱恆、賴昭昀   國立台灣大學電子所 
 
一、中文摘要 
在本計畫中我們研究分為以下三個主
題： 
 
第一部份： 
    在此部份中，我們觀察及利用蕭特基
二極體的蕭特基位障(Schottky barrier)以及
內建電位(build-in voltage)，還有金氧半電
容元件的平帶電壓(flat-band voltage)，在外
加機械的單軸拉伸應變 (uniaxial tensile 
strain)以及雙軸拉伸應變 (biaxial tensile 
strain)之下的各種元件特性變化情形。藉由
適當的理論參數模擬，我們可以解釋出蕭
特基位障、內建電壓、平帶電壓的改變乃
是由於矽基板在外加電壓時其導電帶與價
電帶的邊界會隨外加應變而有移動的情
形。同時，利用適當的參數模擬成功的擬
合還原出實驗的資料。 
 
第二部份： 
在此部份中，我們研究了鎳鍺(Ni-Ge)
化合物系統的固態反應情況。我們發現
了，存在了兩種電阻值會隨鎳鍺化合物的
相位(phase)而有很大的變化。同時利用 X
射線繞射分析(XRD)及穿透式電子顯微鏡
(TEM)的幫助，我們發現成長在鍺(110)面
的鎳鍺化合物在 600oC 加熱溫度時會存在
電阻率較高的相位(Ni2Ge)，因此會使得在
鍺(110)面上生成的鎳鍺化合物的電阻會高
於在相同反應溫度下生成於(100)及(111)
鍺基板上的鎳鍺化合物。此外，利用原子
力顯微鏡(AFM)的觀察掃描鎳鍺化合物的
表面粗糙度(surface roughness)，我們可以
更加確定不同基板方向上生成的鎳鍺化合
物電阻率的差異是來自於相位的不同，而
不是來自於表面粗糙度的差異。我們也同
時觀察鎳鍺化合物對與鍺基板產生的製程
應變，發現了會造成鍺基板有拉伸應變。
因此，鎳鍺化合物對於 P 型通道元件是有
助益的。 
 
第三部份： 
在此部份中，我們研究了使用汽相分
子束磊晶(MBE)成長的多晶銦化鎵(InAs)
當做金氧半電容元件的多晶閘極，觀察其
電子與材料特性。可以看出與鋁電極/N 型
矽基板金氧半電容相比，P+型多晶銦化鎵
閘極/N 型矽基板金氧半電容其平帶電壓
大約移動了 0.34V。根據理論，可調變的平
帶電壓的移動應為 1.16V。實驗值與理論值
的差異也許來自於二種不理想效應：氧化
層與矽基板的介面電荷存在與氧化層中的
固定電荷存在，造成平帶電壓的額外消
耗，其詳細原因須待更深入的氧化層中的
元素分析。同時，我們也發現鉑金屬原子
比起鋁金屬原子容易擴散進入多晶銦化
鎵，造成平帶電壓可以有額外的移動。 
 
 4
適良好的金屬矽化物時，必須考慮到金屬
矽化物能有符合電阻值低以及對溫度的穩
定性的條件。因此，金屬矽化物的製程演
進逐漸由 Ti-Si系統到Co-Si系統進而到現
今的 Ni-Si 系統[5]。也由於鍺通道電晶體
具有高驅動電流的特性的考量，故在此部
份中我們研究 Ni-Ge 化合物成長於不同基
板方向上的物理及電阻特性，期望能有前
瞻與突破性的研究。 
 
    第三部份： 
在現今的互補式金氧半電晶體(CMOS)
製程的研究中，採用高介電常數的閘極氧
化層來減低閘極漏電流以及尋找功函數
(work function)相匹配的閘極金屬來調整
到合適的臨界電壓(threshold voltage)是一
個重要的議題[6,7]。在此部份中，我們將
利用多晶三五族材料作為閘極金屬，以利
用其不同於多晶矽之功函數，進而達到控
制金氧半場效電晶體之臨界電壓的效果。
最後，我們專注於多晶砷化銦(poly InAs)
閘極之金氧半電容元件之特性，並改變摻
雜元素以調整其佛米能階，在實驗中發現
多晶砷化銦之平帶電壓的移動與理論值並
不相符合。同時，我們也嘗試找出不理想
效應的原因與改進方式。 
 
三、研究方法與成果 
 
第一部份： 
圖一是用於施加外加機械應變之結構
圖，圖中說明了如何施加雙軸拉伸應變與
單軸拉伸應變的方式。不論是雙軸應變還
是單軸應變，外加機械應變的大小都是取
決於機械結構邊緣的螺絲，利用邊緣螺絲
的鬆緊可以使載台中間的樣品基板可以上
升與下降，達成施加外加拉伸應變的目的。 
圖二為受到外加機械拉伸應變之矽基
板的拉曼光譜量測圖。矽原子與矽原子之
間的震動聲子頻率會隨外加拉伸應變的大
小而移動，利用此特性我們可以精準量化
決定出圖一的外加機械應變結構可以施加
於樣品的應變大小。由此圖可以看出，雙
軸拉伸應變可以施加的最大應變為
0.13%，而單軸拉伸應變可以施加的最大應
變為 0.35%，實驗中的其餘外加應變條件
接是以上述條件作線性的擬合內插。 
圖三為受到外加機械應變之鉑/N 型
矽基板及鉑/N 型鍺基板蕭特基二極體之
順向偏壓電流特性圖。可以看出，在受到
外加的伸張應變時，順向電壓電流的理想
參數( ideality factor )不變，代表了外加的伸
張應變並不會造成蕭特基二極體產生介面
能態。因此由順向偏壓決定的蕭特基位障
為可信的物理意義參數。同時，我們可以
觀察到由順向偏壓決定的電子的蕭特基位
障會隨著外加的拉伸應變增加而逐漸降。 
圖四為受到外加機械應變之鉑/N 型
矽基板及鉑/N 型鍺基板蕭特基二極體之反
向偏壓電容特性圖。同時也可以觀察出，
蕭特基二極體的內建電位(build-in voltage)
亦會隨者外加拉伸應變而降低。由於圖四
中的反向偏壓之斜率不變，代表了蕭特基
二極體的基板濃度並不會變，所以可以得
出，蕭特基二極體的電子位障變化與蕭特
基二極體的內建電壓隨外加拉伸應變的變
化為一個相等與ㄧ對ㄧ之關係。 
圖五為受到外加機械拉伸應變之鉑/N 型矽
基板蕭特基二極體之能帶圖，圖中解釋了
圖三與圖四之蕭特基二極體的電子位能障
礙與內建電位隨外加拉伸應變而降低的原
因，由於矽基板的傳導帶邊界會因受拉伸
應變而降低，因此量測到的電子蕭特基位
障以及內建電位會因著傳導帶隨應變移動
而隨之變小。 
圖六為受到外加機械應變之鋁/N 型
矽基板金氧半電容元件之電容特性圖。由
圖中可以觀察出，隨著在外加拉伸應變的
強度越大，其平帶電壓(flat-band voltage)會
往負電壓的方向移動而變小。此現象的原
因與蕭特基二極體位障與內建電位降低的
原因類似。因為 N 型矽基板的傳導帶邊界
會隨外加拉伸應變而降低，造成矽基板的
功函數(workfunction)變大，在假設金屬功
函數不隨外加應變而改變之假設之下，可
以得到平帶電壓應該隨外加拉伸應變而降
低的結論，與圖六實驗之觀察結果相符合。 
圖七為受到外加機械應變之鋁/P 型
矽基板金氧半電容元件之電容特性圖。由
圖中可以觀察出，隨著在外加拉伸應變的
強度越大，其平帶電壓(flat-band voltage)
 6
NiGe 的成分形成。此結果可以更加確定圖
十二所分析出的結論：600OC 加熱溫度下
(110)鍺基板的鎳鍺化合物的電阻率比(100)
及(111)上生成的鎳鍺化合物的電阻率高上
許多是由於NiGe與Ni2Ge的差異所導致而
成的。 
然而，如同前述中所提到的，經由文獻
指出，鎳鍺化合物的電阻率除了與鎳鍺化
合物的相位(phase)有相關性以外，還與表
面粗糙度 (surface roughness)有很大的關
係。因此，我們可以藉由原子力顯微鏡
(AFM)的量測，來探討表面粗糙度對於鎳鍺
化合物電阻率的影響。圖十五為鎳鍺化合
物對不同加熱溫度及不同基板方向之AFM
表面粗糙度之變化關係。可以看出，不管
鎳鍺化合物是成長於哪一種鍺基板方向，
鎳鍺化合物的表面粗操度大致都是隨著加
熱溫度升高而增加的趨勢，而且表面的粗
糙度在此三種鎳基板上並沒有太明顯的差
異。經由理論指出，表面粗操度的增加是
會使得物體的電阻率增高，然而此種假設
與圖十的觀察並不符合。鎳鍺化合物在
(100)及(111)鍺基板上生長時電阻率應不會
隨著加熱溫度升高而有劇烈變化，僅有在
(110)鍺基板方向成長時才會有異常的電阻
率變化，而且此三種鍺基板方向上生成的
鎳鍺化合物的電阻差異甚大。因此，綜合
圖十至圖十五所觀察到的現象，我們可以
初步確定圖十的(110)鍺基板鎳鍺化合物的
電阻率改變，主要是來自於鎳鍺化合物的
相位改變同時生成 Ni2Ge，而不是來自於表
面粗操度的差異。同時，圖十六為(110)鍺
基板上 300OC 加熱溫度下成長之鎳鍺化合
物之穿透式電子顯微鏡側視圖。可以清楚
看到有兩層不同成份的結構，經由元素分
析，我們發現下層的鍺含量比上層的鍺含
量多出許多。因此，推測出上層的主要組
成為 Ni5Ge3，而下層的組成主要為 NiGe。
同樣地也證明出，圖十中(110)鍺基板上
300OC 加熱溫度下成長之鎳鍺化合物，由
於多出 Ni5Ge3 的相位而使得電阻率比(100)
以及(111)基板上的鎳鍺化合物高。 
     圖十七為鎳鍺化合物於不同加熱溫
度及不同基板方向下生成之拉曼散射頻率
改變之關係圖。可以觀察出，對於三種基
板方向上生成的鎳鍺化合物，都會使得下
方的鍺基板受到拉伸應變。根據文獻出，
Ni-Ge 系統的製程應變大部分是由於鎳鍺
化合物與下方鍺基板的晶格不匹配為主，
因為鎳鍺化合物的晶格常數大於鍺基版，
所以會使鍺基板受到拉伸應變。因而異於
圖十八的 Ni-Si 系統是由於鎳矽化合物與
下方係基板的熱膨脹係數不一樣，而使得
下方的矽基板受到壓縮應變。因此鎳鍺化
合物與鎳矽化合物對於成長的基板會引起
截然不同性質的製程應變的。同時值得注
意的是，鎳鍺化合物用於 P 通道電晶體是
有其助益的。 
 
第三部份： 
    圖十九為 1 微米厚度之 P+型多晶銦化
鎵之正面二次電子顯微鏡圖。可以看出，在
沉積上的多晶銦化鎵層為連續的層狀結
構，並且在晶域邊界(grain boundary)上，並
沒有孔洞缺陷存在。圖中的晶域大小大約
為 800 奈米，此種晶域大小的數量級與參
考文獻[8]中的 200 奈米大小，相對比較起
來是有其益處的。根據文獻中指出，越大
的晶域大小可以減低多晶銦化鎵晶域邊界
的碰撞(scattering) ，進而減少多晶銦化鎵
的電阻值。 
    圖二十為 P+型多晶銦化鎵閘極/N 型
矽基板金氧半電容元件之不同量測頻率電
容特性圖。可以看出，電容值在順向偏壓
時並不會隨頻率的不同而改變，代表了在
490OC 沉積多晶銦化鎵於二氧化矽層上
時，並不會造成二氧化矽層中產上缺陷
(bulk traps)。同時，我們也測量了低溫的電
容特性圖，同樣地，電容在順向偏壓時也
跟是溫量測的結論相同，並不會隨頻率而
改變。 
    圖二十一為 P+型多晶銦化鎵閘極/N
型矽基板金氧半電容元件與鋁電極/N 型
矽基板金氧半電容元件量測頻率於 100kHz
之電容特性圖。可以看出與鋁電極/N 型矽
基板金氧半電容相比，P+型多晶銦化鎵閘
極/N 型矽基板金氧半電容其平帶電壓大
約移動了 0.34V。根據理論，可調變的平帶
電壓的移動應為 1.16V。實驗值與理論值的
 8
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖四 受到外加機械伸張應變之鉑/N 型矽基板以及 
     鉑/N 型鍺基板蕭特基二極體之反向偏壓電容 
     特性圖。 
 
圖五 受到外加機械伸張應變之鉑/N 型矽基板蕭特 
     基二極體之能帶示意圖。 
 
bΦ '
bΦ
Ec 
Ev 
Ec’
Ev’ 
n-type Pt 
圖六 受到外加機械伸張應變之鋁/N 型矽基板金  
    氧半電容元件之電容特性圖。 
-0.6 -0.4 -0.2
0.0
0.2
0.4
0.6
0.8
1.0
1.2
Voltage (V)
C
ap
ac
ita
nc
e 
(n
F)
 
 
  Unstrained
  Strained (0.05%)
  Strained (0.13%)
圖一 用於施加機械應變之機械的結構圖。可施加
     單軸應變或是雙軸應變。 
 
圖二 受到外加機械伸張應變之矽基板的拉曼光譜 
     量測。利用觀察聲子的頻率改變，可以檢測  
     施加於樣品上的應變。 
510 512 514 516 518 520 522 524
0
500
1000
1500
5cm-1
1.18cm-1
1.02cm-1
Mechanical strain
Strained Si on SiGe  
 
R
am
an
 In
te
ns
ity
Wavenumber(cm-1)
 Unstrain
 Biaxial (=0.13%)
 Uniaxial (=0.35%)
圖三 受到外加機械伸張應變之鉑/N 型矽基板以及 
     鉑/N 型鍺基板蕭特基二極體之順向偏壓電流 
     特性圖。 
 
0.0 0.1 0.2 0.3 0.4 0.5
 Biaxial Strain
 Uniaxial Strain
 Unstrain
10-6
10-4
10-2
100
102
n=1.13
n=1.07
Pt on N-Ge
Pt on N-Si  
 
J 
(A
/c
m
2 )
Voltage (V)
 10
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
0 100 200 300 400 500 600
2
4
6
8
10
12
 
 
R
ou
gh
ne
ss
 (n
m
)
RTA temperature (oC)
 n-Ge (111)
 n-Ge (110)
 n-Ge (100)
圖十五 鎳鍺化合物於不同加熱溫度及不同基板方 
       向下生成之 AFM 表面粗糙度的變化。 
 
圖十六 (110)鍺基板上 300OC 加熱溫度下成  
       長之鎳鍺化合物之穿透式電子顯微 
       鏡側視圖。 
 
0 100 200 300 400 500 600
-3.0
-2.5
-2.0
-1.5
-1.0
-0.5
0.0
0.5
-3.0
-2.5
-2.0
-1.5
-1.0
-0.5
0.0
0.5
as-deposited Ni   
 
 
 Ge(110)
 Ge(100)
 Ge(111)
 
 
R
am
an
 fr
eq
ue
nc
y 
sh
ift
 (c
m
-1
)
Annealing temperature (oC)
0.11 0 -0.05
-0.28
-0.44
0.06
-0.98
-2.01
-2.31
-2.46
0.09
-1.26
-1.72
-2.35
-2.62
bulk Ge
圖十七 鎳鍺化合物於不同加熱溫度及不同基 
       板方向下生成之拉曼散射頻率改變之 
      關係圖。
30 35 40 45 50 55 60 65
0
500
1000
1500
2000
2500
 
 
R
el
at
iv
e 
In
te
ns
ity
(a
.u
.)
2θ (deg)
 n-Ge(111) anneal 600oC
 n-Ge(111) as-deposited
 n-Ge(111) substrate
NiGe(111)
NiGe(021)
NiGe(211)
NiGe(121)
NiGe(002)
Ni peak
NiGe(120)
NiGe(210)
NiGe(220)
 
R
el
at
iv
e 
In
te
ns
ity
(a
.u
.)
圖十四 (111)鍺基板上 600OC 加熱溫度下成長之 
       鎳鍺化合物、剛沉積於(111)鍺基板之鎳 
       及單純(111)鍺基板之 X 射線繞射圖。 
30 35 40 45 50 55 60 65 70
0
500
1000
1500
2000
 
 
R
el
at
iv
e 
In
te
ns
ity
(a
.u
.)
2θ (deg)
 n-Ge(100) anneal 600oC
 n-Ge(100) as-deposited
 n-Ge(100) substrate
NiGe(111)
NiGe(021)
NiGe(211)
NiGe(121)
NiGe(002)
 
R
el
at
iv
e 
In
te
ns
ity
(a
.u
.)
圖十三 (100)鍺基板上 600OC 加熱溫度下成長之 
       鎳鍺化物、剛沉積於(100)鍺基板之鎳及單 
       純(100)鍺基板之 X 射線繞射圖。 
圖十八 兩層不同熱膨脹係數之薄膜的有限
       元素分析模擬。 
TCE 大 
 
TCE 小 
 1
 
 
出國報告(出席國際會議) 
 
 
 
 
 
第9屆第九屆國際固態與積體電路技術研討會
(ICSICT 2008) 
 
 
 
 
 
 
 
 
               
                        服務機關：國立台灣大學電子所奈米電子組 
                        姓名職稱：博士生 彭成毅 
                        派赴國家：中國   北京 
                        出國期間：2008/10/19~2008/10/25 
                        報告日期：2008/10/21、2008/10/23 
 
 
 
 
 
 
 3
 
 
 
 
目次 
 
 
 
本文 - - - - - - - - - - - - - - - - - - - - - - - - - - - -  
 
     出席會議之目的  . . . . . . . . . . . . . . . . .    頁次 4 
     出席會議之經過  . . . . . . . . . . . . . . . . .    頁次 4 
     出席會議之心得  . . . . . . . . . . . . . . . . .    頁次 5 
     出席會議之建議  . . . . . . . . . . . . . . . . .    頁次 7 
      
附錄 - - - - - - - - - - - - - - - - - - - - - - - - - - - -  
 
     攜回資料名稱及內容  . . . . . . . . . . . . . . .   頁次 7 
       此次口頭論文之原文  . . . . . . . . . . . . . . .   頁次 8 
     此次壁報論文之原文  . . . . . . . . . . . . . . .    頁次 11   
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 5
 
三、出席會議之心得 
      
     本人有幸參與此次於中國舉行之第9屆第九屆國際固態與積體電路技術研討會  
  (ICSICT 2008)。本會議包含了元件物理及電路設計領域之論文，藉由參加此會議 
  可廣泛吸收到與本人研究領域有高度相關之知識，而且經由會議中以英文對話之 
  相互討論，更可增進聽與說方面之英文能力。在為期四天的議程中，除了本身發 
  表之論文外(於sections:” SOI Materials and Thin Film Technology”)，亦參與了多場 
  相關領域之論文發表會，可了解到現今最先進之金氧半場效電晶體(CMOS)的製 
  程技術、相變化記憶體(Phase-Change-Memory)發展、及各國最新的研究概況， 
  並對未來將會面臨之研發問題及所須突破之關鍵技術有了更深刻的了解。而在非 
  自身研究領域方面亦參加多場論文發表會，例如相變化記憶體之電路設計的相關 
  論文為數頗多，在記憶體競爭越來激烈的產業裡，相變化記憶體的可微縮性  
  (scaling)的發展是全世界非揮發性記憶體研究大勢所趨的方向。 
 
     參加會議期間除了研究上之收獲外，亦可觀摩各國研究者以英文發表論文之技  
  巧，深刻體會到若欲達到頂尖之國際研究水準，英文能力乃是極其重要的關鍵之 
  一。 
 
     此次會議本人，收益最多的主題如下： 
 
¾ 先進金氧半場效電晶體(CMOS)製程 
 
 
 
 
 
 
 
 
 
 
 
(SPT: Stress-Proximity-Technology)          (SMT: Stress-Proximity-Technology) 
 
SPT:利用進一步剝除多晶矽閘極側面的spacer氧化層，可以使contact-etch-    
    stop-layer(CESL)更靠近通道區，使得通道區的應變更大。 
 
SMT:利用多晶矽閘極源極/集極中非晶矽(amorphous-Si)的再結晶過程，所造 
     成的體積膨脹使得通道區有應變產生。 
 
 7
Multi-layer-FinFET: 為三維電路(3D-IC)之濫觴，可以達到節省電路空間、減 
  少元件之間的接線長度、以減低電路延遲(RC-Delay)。是電路微縮的一大增進方  
  式，為目前許多國外研究的主題之一。 
 
Green Transistor: 利用新的載子傳輸方式(tunneling or impact-ionization)，降 
  低元件的漏電流以及次臨界斜率(subthreshold-slope)。可以使電晶體的操作電壓不 
  需要那麼大，因此減小元件功率、達到綠色節能的目標。 
     
     綠色節能的口號為目前全球各產業的趨勢。未來積體電路面臨了到底要繼續 
  微縮尺寸增加元件效能？還是需要發展效能沒那麼好、但是功率大大降低的元件 
  的迷思。這個課題是需要台灣政府、工業界、學術界需要集思廣益的主題！ 
 
四、 出席會議之建議 
 
     此次參加之會議，目前為並非很難被接受之國際會議之一，本人建議研究生可  
  多將研究成果投稿至相關領域之國際會議發表，不要懼怕於國際會議之投稿困難 
  度及文化隔閡，唯有多增加與世界各地相關領域研究者之交流機會，才能將自身 
  研究能力與眼光推至更高的境界。 
     此外本會議主辦單位為中國，不難發現中國對基礎研究以及工業發展的企圖 
  心。此次會議規模非常之大，估計約有900多人參加，邀請了美國、歐洲各知名公 
  司學校的知名人物來演說。此外，也利用北京大學、清華大學的研究生充當工作 
  人員，既可以節省成本，也可以強迫讓學生親身現場觀摩世界上一流的學術成果。 
  可以看出主辦單位的用心及學生的訓練有素。 
     最令人感到震驚以及讚嘆的是會後的科技參訪。雖然中芯半導體(SMIC)目前 
  仍然還沒有獲得淨利、規模製程技術也還比不上台灣的晶圓代工公司。但是從廠 
  房的規模、中國大力建設的科學園區、還有對學術人士的高度禮遇態度，可以感 
  受到他們力爭上游的決心。重視學術上的基礎研究，佐以並重了強勢、快速、高 
  效率發展的硬體規模是中央集權國家的特色，也是民主國家台灣值得學習參考的 
  地方，才不會因為雜亂無章的繁多意見，而使的台灣在科技發展上錯得先機、落 
  後世界的潮流。 
 
五、攜回資料名稱及內容 
 
     The 9th International Conference on Solid-State and Integrated-Circuit  
  Technology, Beijing, China (ICSICT 2008) CD (A Journal Including Meeting  
  Schedule and submitted Abstracts) 
bonding of the NiGe crystal structure with increasing 
annealing temperature. On the other hand, no other Ni 
germanide phases (i.e., Ni2Ge, NiGe2, etc.) are observed 
during this process temperature range. 
 
Figure 2 shows the sheet resistance as a function of 
annealing temperature. After annealing, the sheet 
resistance reduces indicating the nickel germanide 
formation. The sheet resistance also changes very 
slightly with the increasing annealing temperature. It 
confirms that NiGe is the only germanide phase, in 
agreement with the above XRD result. The resistivity, 
after calibrating with the germanide thickness, is on the 
order of ~ 15μΩ–cm, which is the reported values of 
NiGe resistivity. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 2 The sheet resistance of as-deposited and  
annealed Ni/Ge samples as a function  
of annealing temperature. 
 
  Figure 3 shows the Raman frequency shift as a 
function of annealing temperature. On the as-deposited 
Ni film sample, the Ge-Ge LO varies slightly to the 
positive direction indicates Ge substrate is under 
compressive strain. This effect can be attributed to two 
reasons: (1) The XRD result (Fig.1) shows that the 
as-deposited Ni is amorphous. (2) The crystalline Ni has 
the f.c.c. structure with lattice constant smaller than Ge 
(0.35nm). Such that for the as-deposited sample, the Ge 
substrate is under small compressive strain. On the other 
hand, the Ge-Ge LO phonon shift toward the negative 
direction with increasing temperature indicates the Ge 
substrate is under tensile strain. The in-plane strain on 
the Ge substrate can be determined from the shifts of the 
Ge-Ge LO phonon peaks using the phenomenological 
Keating model [4]. The conventional equation between 
biaxial strain and Raman frequency shift on Ge (100) 
wafer is:  
 
 
, where εxx  represents the in-plane strain. After the 
calculation, the maximal tensile strain (600oC annealed 
sample) on the Ge substrate is 0.6%.  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 3 The Raman frequency shift of as-deposited 
and annealed Ni/Ge samples as a function  
of annealing temperature. 
 
It has been reported that NiSi introduce compressive 
strain on the underlying Si substrate [5]. The thermal 
expansion coefficient of NiSi (35×10-6K-1) larger than 
that of Si substrate is thought to be the reason. Since the 
thermal expansion coefficients of NiSi and NiGe  (38×
10-6K-1) are similar, the thermal mismatch of NiGe and 
Ge substrate can not explain the different type strain 
observed on NiSi-capped and NiGe-capped substrates. 
There is one possible reason is the epitaxial strain 
coming from the difference of lattice constants between 
NiGe and Ge substrate. The epitaxial strain effect has 
been reported on germanosilicide (NiSi1-xGex) system [6]. 
Since our  substrate is Ge, the more pronounced 
epitaxial strain effect is observed than the 
germanosilicide system. NiGe shows a strong texture on 
Ge substrate different from the NiSi which is in random 
orientation. Such that NiGe with one of lattice constant 
(0.58nm) larger than that of Ge substrate causes the 
tensile strain on Ge substrate (i.e., NiGe itself is 
compressively strained). Furthermore, the increasing 
tensile strain on Ge substrate with increasing annealing 
temperature may be due to the stronger bonding 
observed in XRD results (Fig. 1). 
The electrical property of Schottky barrier between 
NiGe and n-Ge are also investigated by the 
current-voltage (I-V) measurement from the diode 
structures. Figure 4 shows the typical I-V characteristics 
of Ni germanides/n-Ge (100) diodes annealed at 400 oC, 
500 oC, and 600 oC, respectively. The forward I-V 
0 100 200 300 400 500 600
2
3
 
 
Sh
ee
t R
es
is
tiv
ity
 (O
hm
s/
sq
)
RTA temperature (oC)
  nGe  (100)
(1)                                  412.5)( 13 xxxxbcm εεω −==Δ −
-100 0 100 200 300 400 500 600
-3.0
-2.5
-2.0
-1.5
-1.0
-0.5
0.0
0.5
as-deposited Ni
-1.72   
 
 
 Ge(100)
 
 
R
am
an
 s
hi
ft 
(c
m
-1
)
Annealing temperature (oC)
0.09
-1.26
-2.35
-2.62
bulk Ge
Thermal Accumulation Improvement for Fabrication Manufacturing
of Monolithic 3D Integrated Circuits
Y.-T. Liu1, M. H. Lee1,*, H. T. Chen2, C.-F. Huang3, C.-Y. Peng3, L.-S. Lee4, M.-J. Kao4
1 Institute of Electro-Optical Science and Technology, National Taiwan Normal University, Taipei, Taiwan
2 Display Technology Center (DTC), Industrial Technology Research Institute (ITRI), Hsinchu, Taiwan
3 Department of Electrical Engineering and Graduate Institute of Electronics Engineering, National Taiwan University,
Taipei, Taiwan
4 Electronics and Optoelectronics Research Laboratories (EOL), Industrial Technology Research Institute (ITRI),
Hsinchu, Taiwan
*Email: mhlee@ntnu.edu.tw
Abstract
The thermal accumulation improvement is based on
laser epitaxial growth for monolithic 3D-ICs
manufacturing. We propose one structure which has a
thermal conduction layer such as Cu in ILD oxide layer.
To reduce the Via depth and ILD oxide thickness can
improve the re-crystallization quality for upper Si layer.
With the conduction Cu layer, the Via depth can reduce
to 200 nm, and the maximum temperature of the 1st layer
poly gate and source/drain maintains as low as ~320K
and ~350K, respectively, for laser re-crystallization
annealing.
1. Introduction
The 3D-ICs have been believed as one optimum
IC structures in the future [1]. For the traditional 2D-ICs,
the interconnects between the transistors were connected
on the same plane, and went by a devious route. From
Pdyn ~ CV
2f, more than 50% of dynamic power
consumption was wasted on the interconnects.
Consequently, the total interconnect lengths in 3D-ICs
were shortened by utilizing the vertical interconnects to
connected the heterogeneous devices each other, and
attracted much attention due to its advantages such as
lowering the crosstalk and RC delay, high-speed
operation, and low-power consumption. With the initial
attempts of 3D-ICs starting in 1980s, a number of
techniques have been developed. Generally, either wafer
bonding process [2] or sequential process [3-7] were
used to fabricate 3D-ICs. The sequential process
includes laser annealing [3], laser crystallization [4][5]
and metal induced lateral crystallization (MILC)
[1][6] ,etc.
Recently, Laser-induced Epitaxial Growth (LEG)
has been proposed to fabricate 3D-ICs which obtain the
single crystal Si layer by laser irradiation on the a-Si Via
lateral epitaxial growth from the seed to obtain the
perfect single crystal Si on oxide layer [7]. Fig. 1 shows
the SEM image of poly-Si by excimer laser annealing
with mask to assist lateral growth, which called
sequential lateral solidification (SLS) [8]. The
amorphous Si with thickness 70 nm was irradiated laser
to form poly-Si, and the underneath is SiO2 (600 nm)
and silicon wafer. The grain sizes are ~3.4μmx 0.65μm.
For higher thermal conductivity of Si wafer, the laser
energy as high as 950 mJ/cm2 was used for monolithic
3D ICs applications. The laser annealing processes have
many advantages on the device performance [7] but also
suffer many kinds of challenges, such as thermal
accumulation effects due to laser irradiation may caused
the device characteristics destruction in 1st layer.
Otherwise, the crystal quality of Si layer on oxide by
epitaxy from the seed hole formation is also a key point.
We propose one optimum structure including 1st layer
device, Via interconnect and thermal conduction layer to
avoid damaging to device and maintain the excellent
crystal quality of Via interconnect and single crystal Si
layer.
Fig. 1. The SEM image of poly-Si by excimer laser
annealing with mask for lateral growth, which called
sequential lateral solidification (SLS).
2. The Structure for Thermal Accumulation
Improvement
Consider the thermal accumulated effect during
laser irradiation may cause the damage to 1st layer
devices and maintain the excellent crystal quality of Si
layer. The structure we proposed for improvement of
thermal accumulation for laser irradiation as shown in
978-1-4244-2186-2/08/$25.00 ©2008 IEEE
-0.2 -0.1 0.0 0.1
200
400
600
800
1000
1200
1400
1600
1800
SubstrateGate
SiO
2
upper
layer
T
em
p
er
at
u
re
(K
)
Depth (m)
t
SiO
2
= 0.2um
w/o Cu
w/ Cu (0.01um)
-0.2 -0.1 0.0 0.1
200
400
600
800
1000
1200
1400
1600
1800
upper
layer
t
SiO
2
= 0.2um
w/o Cu
w/ Cu (0.01um)
Substrate
Source/
Drain
SiO
2
T
em
p
er
at
u
re
(K
)
Depth (m)
In order to maintain the re-crystallization quality,
the Via depth and ILD thickness decreased are necessary.
Fig. 4 shows the temperature distribution with the same
laser energy for decreased ILD thickness (200 nm). For
the maximum temperature (t=20ns), the temperature at
the top of the poly gate is attained to 420K, and about
464K at the top of the source/drain region may cause the
source/drain doping diffusion and destruction the
junction profile. Therefore, we propose a thermal
conduction layer, which has higher thermal conductivity
such as Cu, in ILD oxide to help the heat dissipation
during laser irradiation. The temperature distribution was
shown in Fig.5.
Fig. 4. The temperature distribution with laser energy
(300 mJ/cm2) for decreased ILD thickness (200 nm).
(Unit:m and K)
Fig. 5. The temperature distribution with laser energy
(300 mJ/cm2) for ILD thickness (200 nm) and a thermal
conduction layer. (Unit:m and K)
From Fig. 4 and Fig. 5, the temperature at the top
of the poly gate and source/drain region has been
improved 93K and 102K, respectively, since the Cu layer
assists the amount of heat to dissipate along lateral
direction. There is no significant temperature difference
of Via hole and Si layer between with and without Cu
layer. This indicates that the addition thermal conduction
layer would not degrade the re-crystallization quality of
the Si layer. Fig.6 (a) shows the temperature profile of
the structure with Cu and without Cu slice a dotted line
“a”in Fig. 4 and Fig.5. The thickness of SiO2 is 200 nm
and Cu is 10 nm. Fig.6 (b) shows the temperature profile
of the structure with Cu and without Cu slice a dotted
line“a’”in Fig. 4 and Fig. 5. The maximum temperature
at device region was improved more than 90K by
thermal conduction layer to dissipate extra heat. With the
conduction Cu layer, the Via depth can reduce to 200 nm,
and the maximum temperature of the 1st layer poly gate
and source/drain maintains as low as ~320K and ~350K,
respectively.
(a)
(b)
Fig. 6. The temperature profile with and without
thermal conduction Cu layer along the direction (a) poly
gate region “a”in Fig. 4 and Fig. 5, and (b) source/drain
region“a’”in Fig. 4 and Fig.5.
aa’
