閘極介電層於 32 nm 以下 IC 製程技術之需求評估 
“The requirements on gate dielectric for 32nm VLSI technology and beyond” 
計畫編號：NSC96-2221-E-027-112 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：黃恆盛 國立台北科技大學 機電整合研究所 教授 
 
一、中文摘要： 
 
本計畫之主要目的在於針對高介電常數
薄膜，進行電性上的量測分析。元件製作結構
為複晶矽(poly-Si)/鉿的矽化物(HfSiON)/半導
體(p-Si)的電容器及電晶體。實驗結果發現，
在高溫(400 K~550 K)與低電場(≦0.8 MV/cm)
下，主要漏電流傳導機制為蕭基發射；在界面
可萃取到 poly-Si/HfSiON 及 HfSiON/p-Si 的能
障高度（barrier height, 　B）與在 HfSiON 薄膜
傳導的電子有效質量（electron effective mass, 
m*）分別為 1.1 eV，1.04 eV 與 0.75 m0。再者，
在低溫 (≦350 K)與高電場 (1.2~2.3 MV/cm)
下，主要漏電流傳導機制為普爾法蘭克發射；
其缺陷能障高度（trap energy level, 　t）為 0.63 
eV。使用 charge pumping 量測技術，萃取在
HfSiON/ p-Si 的界面缺陷密度(the density of 
the interface traps per area and energy)約為
2.7×1011 cm-2eV-1，及等效缺陷捕獲截面積
(effective capture cross section)約為 6.4×10-15 
cm-2。 
 
關鍵詞：高介電常數介質材料，界面缺陷密
度，漏電流傳導機制。 
 
二、英文摘要 
 
        Metal oxide semiconductor capacitors 
(MOSCs) and metal oxide semiconductor field 
effect transistors (MOSFETs) incorporating 
hafnium silicate (HfSiON) dielectrics were 
fabricated by using atomic layer deposition 
(ALD). To understand the obtained film, carrier 
transportation mechanisms, the temperature 
dependence of the leakage current was 
measured from 300 K to 500 K for both gate 
injection and substrate injection. The result 
reveals that the leakage mechanisms involve 
Schottky emission at high temperature and low 
electrical field and Poole-Frenkle emission at 
low temperature and high electrical field. The 
barrier heights of poly-Si/ HfSiON interface and 
HfSiON/Si interface extracted from Schottky 
emission are 1.1 eV and 1.04 eV, respectively. 
The interface traps per unit area, the mean 
density of interface traps per area and energy 
and the mean capture cross section are 
determined about 8.1×1010 cm-2, 2.7×1011 
cm-2-ev-1 and 6.4×10-15 cm-2 using charge 
pumping method. 
 
Key words: high-κ, interface traps, carrier 
transportation 
 
三、緣由與目的 
 
隨著國際半導體藍圖制定協會（International 
Technology Roadmap for Semiconductors ; 
ITRS） 所預估的元件尺寸縮小程度來看，高
介電常數（high-k）材料將會為取代傳統的 SiO2
材料，當作元件的閘極氧化層；主要的因素在
於，當兩者具有相同的有效物理厚度時，高介
一直線如圖二，三所示。當溫度介於 400 K~550 
K與電場小於等於0.8 MV/cm時符合蕭基發射
的理論。同時利用圖二、三中的直線與垂直軸
的截距，我們可以計算出 poly-Si/HfSiON 及
HfSiON/p-Si 的能障高度（barrier height, 　B）
與在 HfSiON 薄膜傳導的電子有效質量
（electron effective mass, m*）分別為 1.1 eV，
1.04 eV 與 0.75 m0。圖二、三中的插圖即此次
實驗 poly-Si/HfSiON/p-Si 電容器的能帶圖。 
 
-30
-25
-20
-15
-10
-5
0
300 400 500 600 700 800 900
E1/2 (V/cm)1/2
L
n(
J/
T2
) (
A
/c
m2
K
2 )
400 K 450 K 500 K
Schottky Plot
Substrate injection
EOT=1.48 nm
m*=0.75m0
ΦB=1.04 eV
 
圖三、 Characteristics of Schottky emission in 
the region of high temperature and low field 
under substrate injection. The inset is the band 
diagram. ΦB = qφB is the Schottky barrier height. 
 
在低溫(≦350 K)與高電場(1.2~2.3 MV/cm)
下，主要漏電流傳導機制為普爾法蘭克發射，
而普爾法蘭克發射模式可用下式表示[1]: 
 
( ) ])/(exp[
kT
qEq
EqNJ itC
πεϕμ −−=        (2) 
 
其中 NC是導帶空位密度，μ是載子遷移率，
qφt 是缺陷能障高度，其餘項皆和之前定義相
同。 
 
由普爾法蘭克發射公式，取 ln(J/T)與 E1/2 作圖
應為一直線如圖四所示，同時利用圖四中的直
線與垂直軸的截距，可求得缺陷能障高度為
0.63 eV。 
 
-20
-18
-16
-14
-12
-10
1000 1100 1200 1300 1400 1500
E1/2 (V/cm)1/2
Ln
(J
/T
) (
A
/c
m2
K
)
300 K
350 K
P-F Plot
EOT=1.48 nm
Φ t =0.63 eV
 
圖四、Characteristics of P-F emission in the 
region of low temperature and high field under 
gate injection. The inset is band the diagram. Φt 
= qφt is the trap energy level. 
 
圖五表示在不同頻率下，利用 charge 
pumping method 量測到的電流與電壓的特性
曲線圖，如同眾所皆知的 charge pumping 
current 可以表示為下式[1]: 
 
⎪⎭
⎪⎬
⎫
⎪⎩
⎪⎨
⎧
⎟⎟⎠
⎞
⎜⎜⎝
⎛ −+= pnith
h
thfb
frGitcp nVV
VV
ttKTAqfDI σσlnln2     (3) 
 
其中 f 是頻率，Dit是平均界面缺陷密度，tr是
上升時間，tr是下降時間，Vfb 是平帶電壓，Vth
是臨界電壓，Vh 是方波的振幅，ni是本質載子
濃度，σn 及 σp 是電子及電洞的缺陷捕獲截面
積，其餘的項皆和之前定義相同。 
因此由圖五可求得平均的界面缺陷密度及
平均等效缺陷捕獲截面積分別為 2.7×1011 
cm-2-ev-1 及 6.4×10-15 cm-2。而這個量大約是
傳統的 SiO2/Si 界面的十倍[2]。 
 
電性及界面特性研究，也將所有不同的 high-κ
材質的特性整合比較提供學術界及工業界的
專家學者做為參考的資料。而此次的研究內容
和當初原計劃內容是相當符合，並且在
Applied Surface Science 期刊發表 2 篇論文，也
在 不 同 的 國 際 性 研 討 會 (SSDM, ECST, 
ISCSI-V and IEDMS)發表了 7 篇論文，並且有
3 篇期刊論文 (Applied Surface Science ，
Japanese Journal of Applied Physics，JES)已經
投稿正在審稿中。因此恆盛認為此計劃有完成
並達到計劃之目標。 
 
附錄 (期刊論文發表成果) 
 
[1] H. W. Chen, F. C. Chiu, C. H. Liu, S. Y. 
Chen, H. S. Huang, P. C. Juan and H. L. 
Hwang, “Interface Characterization and 
Current Conduction in HfO2-Gated MOS 
Capacitors,” Applied Surface Science, Vol. 
254, No. 19, 2008, pp.6112-6115(SCI, NSC 
96-2221-E-027-112). 
[2] H. W. Chen, S. Y. Chen, K. C. Chen, H. S. 
Huang, C. H. Liu, F. C. Chiu, K. W. Liu, K. 
C. Lin, L. W. Cheng, C. T. Lin, G. H. Ma 
and S. W. Sun “Electrical Characterization 
and Carrier Transportation in Hf-silicate 
Dielectric Using ALD Gate Stacks for 90 nm 
Node MOSFETs,” Applied Surface Science, 
Vol. 254, No. 19, 2008, pp.6127-6130 (SCI, 
NSC 96-2221-E-027-112) . 
[3] S. Y. Chen, C. H. Tu, J. C. Lin, M. C. Wang, 
P. W. Kao, M. H. Lin, S. H. Wu, Z. W. Jhou, 
S. Chou, J. Ko, and H. S. Huang, 
“Investigation of DC hot-carrier degradation 
at elevated temperatures for p-channel 
metal–oxide–semiconductor field-effect 
transistors of 0.13 μm technology,” Japanese 
Journal of Applied Physics, 2008, Vol. 47, 
No. 3, pp. 1527-1531. (SCI) 
[4] C. H. Tu, S. Y. Chen, M. H. Lin, Z. Y. Hsieh, 
M. C. Wang, S. H. Wu, S. Chou, J. Ko, and 
H. S. Huang, “The switch of the worst case 
on NBTI and hot carrier reliability for 0.13 
μm pMOSFETs,” Applied Surface Science, 
2008, Vol. 254, Issue 19, pp. 6186-6189 
(SCI) 
[1] [5] Shuang-Yuan Chen, Hung-Wen Chen, 
Chia-Hao Tu, Lie-Chia Shie, and 
Heng-Sheng Huang, “Reducing the Test 
Time of Flash Memory by Tuning 
Parameters of Test Program,” accepted by 
Tamkang Journal of Science and Engineering, 
Vol. 11, No. 1, 2008, pp. 1-5. (EI) 
 
參考文獻: 
 
[1] T. Hori, Gate Dielectrics and MOS ULSIs. 
New York: Springer-Verlag, 1997, p. 44-57. 
[2] C. T. Sah, Fundamentals of Solid-State 
Electronics. Singapore: World Scientific, 
1991, pp. 661. 
面的品質控制上是難以維持的，因此廠商與學術界都非常關心這樣的議題，這個
會議中的資訊也相對很重要。而在每位主講者演講告一段落時會有一段休息時
間，學生也利用這段時間針對有興趣的演講或是有疑問的地方再與演講者一同深
入的討論，讓學生受益良多；而在討論的過程中，大家也都交換意見或是一起做
腦力激盪，進而獲得一些實驗上的靈感。學生也因此認識了許多來自不同國家的
學者，不單單只是在學術上，在生活上也與他們做更進一步的交流。  
96/11/12(一)是會議的第一天，早上08:30就主席就開始介紹這次會議的相關事
宜，而在10:30時每個演講者分別發表他們的研究成果。 
96/11/13(二)學生被安排以poster的方式來發表論文，雖然少了上台報告的訓練，
不過卻因此有了更多的時間以及更直接的方式跟與會者做討論。  
96/11/14(三) 是會議的最後一天，不過所有的議程都在今天就會完全的結束，為
今年的會議劃下完美的句點。這天主席宣布了一些有關下一屆會議的事項，也是
在提醒我們期待下一屆的會議能夠再帶著研究成果跟大家見面。 
二、與會心得 
這是學生第一次參加在國外所舉辦的國際性研討會，這個會議有來自歐洲、
美洲、亞洲等等不同國家的學者。其中當然也有在某些領域的專家學者出席了這
場會議。透過與這些專家學者的直接面對面的接觸，可瞭解到他們研究的方向；
而從演講的內容來看也給予學生一些想法與刺激。另一方面，在會議的過程當中
最讓學生印象深刻的就是每位口頭報告的演講者，都把他們所研究的成果毫無保
留的與所有的與會者分享。在休息時間，大家也都把握住這短暫的時間互相交
流，深怕錯過這些寶貴的時間。由半導體廠商的演講看來，國外也強調產學合作
的概念。想必產學合作是未來的趨勢。透過聆聽演講的方式，對於跟自己研究相
關的演講，的確可以帶給學生一些新的概念跟想法，對於學生在實驗過程中有實
質的幫助。對於自己不熟悉的領域，這些演講也算是增長學生的知識與見聞。 
在與大家相處的過程當中，也談到許多不管是在實驗上或是做事的態度，對
於學生來說也是受益匪淺。雖然這次學生並沒有爭取到上台發表的機會，不過透
