TimeQuest Timing Analyzer report for testVGA
Tue Jan 11 17:24:59 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk~reg0'
 12. Slow Model Setup: 'clk_50'
 13. Slow Model Hold: 'clk_50'
 14. Slow Model Hold: 'clk~reg0'
 15. Slow Model Minimum Pulse Width: 'clk_50'
 16. Slow Model Minimum Pulse Width: 'clk~reg0'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk~reg0'
 27. Fast Model Setup: 'clk_50'
 28. Fast Model Hold: 'clk_50'
 29. Fast Model Hold: 'clk~reg0'
 30. Fast Model Minimum Pulse Width: 'clk_50'
 31. Fast Model Minimum Pulse Width: 'clk~reg0'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; testVGA                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }   ;
; clk~reg0   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk~reg0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 190.08 MHz ; 190.08 MHz      ; clk~reg0   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk~reg0 ; -4.261 ; -118.280      ;
; clk_50   ; 2.327  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_50   ; -2.093 ; -2.093        ;
; clk~reg0 ; 0.970  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_50   ; -1.941 ; -3.425             ;
; clk~reg0 ; -0.742 ; -130.592           ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk~reg0'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.261 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 5.306      ;
; -4.250 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 5.281      ;
; -4.182 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis9x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 5.213      ;
; -4.149 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 5.187      ;
; -4.133 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 5.164      ;
; -4.107 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 5.152      ;
; -4.027 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 5.058      ;
; -4.008 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 5.053      ;
; -4.006 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis9x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 5.037      ;
; -3.956 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 5.001      ;
; -3.954 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 4.999      ;
; -3.941 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 4.986      ;
; -3.910 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.941      ;
; -3.899 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.007     ; 4.932      ;
; -3.896 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.934      ;
; -3.861 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.892      ;
; -3.841 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 4.886      ;
; -3.828 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.866      ;
; -3.826 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.864      ;
; -3.824 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.855      ;
; -3.822 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.853      ;
; -3.820 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.851      ;
; -3.816 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.847      ;
; -3.813 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis4x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.844      ;
; -3.811 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis4x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.842      ;
; -3.800 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 4.845      ;
; -3.793 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.007     ; 4.826      ;
; -3.791 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.007     ; 4.824      ;
; -3.782 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis9x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.813      ;
; -3.775 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis6x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.813      ;
; -3.770 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.016      ; 4.826      ;
; -3.766 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.014      ; 4.820      ;
; -3.762 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis12x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.800      ;
; -3.761 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis11x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 4.803      ;
; -3.760 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 4.802      ;
; -3.759 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis11x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 4.801      ;
; -3.758 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 4.800      ;
; -3.754 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 4.799      ;
; -3.752 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 4.797      ;
; -3.748 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.771      ;
; -3.748 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.771      ;
; -3.748 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.771      ;
; -3.748 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.771      ;
; -3.748 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.771      ;
; -3.748 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.771      ;
; -3.748 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.771      ;
; -3.748 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.771      ;
; -3.748 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.771      ;
; -3.747 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.022      ; 4.809      ;
; -3.737 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.768      ;
; -3.724 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.762      ;
; -3.722 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.007     ; 4.755      ;
; -3.713 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.751      ;
; -3.712 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.022      ; 4.774      ;
; -3.707 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.738      ;
; -3.707 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis6x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.745      ;
; -3.705 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis6x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.743      ;
; -3.702 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 4.747      ;
; -3.699 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.722      ;
; -3.699 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.722      ;
; -3.699 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.722      ;
; -3.699 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.722      ;
; -3.699 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.722      ;
; -3.699 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.722      ;
; -3.699 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.722      ;
; -3.699 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.722      ;
; -3.699 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.722      ;
; -3.698 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis4x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.729      ;
; -3.682 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 4.727      ;
; -3.678 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.007     ; 4.711      ;
; -3.672 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.710      ;
; -3.666 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.697      ;
; -3.662 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.685      ;
; -3.662 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.685      ;
; -3.662 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.685      ;
; -3.662 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.685      ;
; -3.662 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.685      ;
; -3.662 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.685      ;
; -3.662 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.685      ;
; -3.662 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.685      ;
; -3.662 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.685      ;
; -3.657 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis4x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.688      ;
; -3.654 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.677      ;
; -3.654 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.677      ;
; -3.654 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.677      ;
; -3.654 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.677      ;
; -3.654 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.677      ;
; -3.654 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.677      ;
; -3.654 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.677      ;
; -3.654 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.677      ;
; -3.654 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.017     ; 4.677      ;
; -3.650 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 4.692      ;
; -3.646 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis11x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 4.688      ;
; -3.645 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 4.687      ;
; -3.642 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.009      ; 4.691      ;
; -3.639 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.005      ; 4.684      ;
; -3.638 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.007      ; 4.685      ;
; -3.637 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.007     ; 4.670      ;
; -3.636 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.002      ; 4.678      ;
; -3.633 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.009     ; 4.664      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 2.327 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 2.288      ; 0.805      ;
; 2.827 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 2.288      ; 0.805      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -2.093 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 2.288      ; 0.805      ;
; -1.593 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 2.288      ; 0.805      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk~reg0'                                                                                                                                     ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.970 ; hvsync_generator:hvsync|disall0         ; hvsync_generator:hvsync|inDisplayArea   ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 1.274      ;
; 1.084 ; hvsync_generator:hvsync|CounterX[8]     ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.390      ;
; 1.177 ; hvsync_generator:hvsync|inDisplaySelect ; hvsync_generator:hvsync|inDisplayArea   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.181 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.487      ;
; 1.183 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[0]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.489      ;
; 1.185 ; hvsync_generator:hvsync|CounterY[7]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.491      ;
; 1.204 ; hvsync_generator:hvsync|CounterX[4]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.510      ;
; 1.205 ; hvsync_generator:hvsync|CounterX[7]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.511      ;
; 1.219 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.525      ;
; 1.219 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.525      ;
; 1.230 ; hvsync_generator:hvsync|CounterX[6]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.536      ;
; 1.234 ; hvsync_generator:hvsync|CounterX[3]     ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.540      ;
; 1.237 ; hvsync_generator:hvsync|CounterY[8]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.543      ;
; 1.239 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.545      ;
; 1.239 ; hvsync_generator:hvsync|CounterY[6]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.545      ;
; 1.321 ; hvsync_generator:hvsync|CounterY[9]     ; hvsync_generator:hvsync|inDisplaySelect ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.627      ;
; 1.429 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 1.737      ;
; 1.623 ; hvsync_generator:hvsync|CounterY[9]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.004     ; 1.925      ;
; 1.646 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.952      ;
; 1.649 ; hvsync_generator:hvsync|mem[8][3]       ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.955      ;
; 1.660 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.966      ;
; 1.661 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 1.969      ;
; 1.665 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 1.979      ;
; 1.665 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|dis4x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 1.979      ;
; 1.676 ; hvsync_generator:hvsync|CounterX[9]     ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.011     ; 1.971      ;
; 1.698 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.004      ;
; 1.698 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.004      ;
; 1.709 ; hvsync_generator:hvsync|CounterX[0]     ; hvsync_generator:hvsync|CounterX[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.015      ;
; 1.710 ; hvsync_generator:hvsync|CounterX[6]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.016      ;
; 1.714 ; hvsync_generator:hvsync|CounterX[3]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.020      ;
; 1.719 ; hvsync_generator:hvsync|CounterY[6]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.025      ;
; 1.719 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.025      ;
; 1.732 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.038      ;
; 1.746 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.052      ;
; 1.749 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.055      ;
; 1.769 ; hvsync_generator:hvsync|CounterX[4]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.075      ;
; 1.773 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|CounterY[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.079      ;
; 1.773 ; hvsync_generator:hvsync|CounterX[8]     ; hvsync_generator:hvsync|inDisplaySelect ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.079      ;
; 1.774 ; hvsync_generator:hvsync|CounterY[7]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.080      ;
; 1.784 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.090      ;
; 1.784 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.090      ;
; 1.789 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 2.103      ;
; 1.795 ; hvsync_generator:hvsync|CounterX[0]     ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.101      ;
; 1.797 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|dis4x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 2.111      ;
; 1.798 ; hvsync_generator:hvsync|mem[5][4]       ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 2.106      ;
; 1.805 ; hvsync_generator:hvsync|mem[11][3]      ; hvsync_generator:hvsync|dis11x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.111      ;
; 1.805 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.111      ;
; 1.805 ; hvsync_generator:hvsync|mem[5][4]       ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 2.113      ;
; 1.806 ; hvsync_generator:hvsync|mem[12][1]      ; hvsync_generator:hvsync|dis12x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.112      ;
; 1.806 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 2.120      ;
; 1.813 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.119      ;
; 1.815 ; hvsync_generator:hvsync|mem[6][3]       ; hvsync_generator:hvsync|dis6x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.121      ;
; 1.818 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.124      ;
; 1.830 ; hvsync_generator:hvsync|mem[10][2]      ; hvsync_generator:hvsync|dis10x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.136      ;
; 1.832 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.138      ;
; 1.845 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.151      ;
; 1.855 ; hvsync_generator:hvsync|CounterX[4]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.161      ;
; 1.868 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 2.182      ;
; 1.870 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.176      ;
; 1.881 ; hvsync_generator:hvsync|CounterX[0]     ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.187      ;
; 1.886 ; hvsync_generator:hvsync|CounterX[3]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.192      ;
; 1.899 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.205      ;
; 1.904 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.210      ;
; 1.909 ; hvsync_generator:hvsync|CounterY[6]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.215      ;
; 1.919 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.225      ;
; 1.930 ; hvsync_generator:hvsync|mem[9][3]       ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 2.234      ;
; 1.931 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.237      ;
; 1.946 ; hvsync_generator:hvsync|CounterX[8]     ; hvsync_generator:hvsync|CounterX[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.252      ;
; 1.952 ; hvsync_generator:hvsync|mem[5][3]       ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 2.256      ;
; 1.956 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.262      ;
; 1.959 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 2.267      ;
; 1.960 ; hvsync_generator:hvsync|mem[2][2]       ; hvsync_generator:hvsync|dis2x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.266      ;
; 1.967 ; hvsync_generator:hvsync|CounterX[0]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.273      ;
; 1.972 ; hvsync_generator:hvsync|CounterX[3]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.278      ;
; 1.980 ; hvsync_generator:hvsync|mem[2][1]       ; hvsync_generator:hvsync|dis2x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.286      ;
; 1.985 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.291      ;
; 1.990 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.010      ; 2.306      ;
; 1.995 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.301      ;
; 2.005 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.311      ;
; 2.017 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.323      ;
; 2.022 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.328      ;
; 2.028 ; hvsync_generator:hvsync|mem[8][4]       ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.333      ;
; 2.042 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.348      ;
; 2.042 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.348      ;
; 2.050 ; hvsync_generator:hvsync|dis8x0[0]       ; hvsync_generator:hvsync|disall0         ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 2.354      ;
; 2.071 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.377      ;
; 2.082 ; hvsync_generator:hvsync|CounterX[6]     ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.011     ; 2.377      ;
; 2.086 ; hvsync_generator:hvsync|CounterY[6]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 2.394      ;
; 2.086 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 2.394      ;
; 2.091 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.397      ;
; 2.094 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.400      ;
; 2.097 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.010      ; 2.413      ;
; 2.103 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.409      ;
; 2.128 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.434      ;
; 2.139 ; hvsync_generator:hvsync|CounterX[0]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.445      ;
; 2.170 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.476      ;
; 2.171 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.477      ;
; 2.171 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.477      ;
; 2.177 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.483      ;
; 2.190 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|dis12x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 2.494      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk~reg0'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis10x0[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis10x0[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis11x0[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis11x0[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis12x0[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis12x0[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis2x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis2x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis3x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis3x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis4x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis4x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis5x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis5x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis6x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis6x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis7x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis7x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis8x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis8x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis9x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis9x0[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|disall0         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|disall0         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|inDisplayArea   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|inDisplayArea   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|inDisplaySelect ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|inDisplaySelect ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[2][1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[2][1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[2][2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[2][2]       ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw_p1     ; clk~reg0   ; 15.457 ; 15.457 ; Rise       ; clk~reg0        ;
; sw_p2     ; clk~reg0   ; 16.199 ; 16.199 ; Rise       ; clk~reg0        ;
; sw_p3     ; clk~reg0   ; 15.017 ; 15.017 ; Rise       ; clk~reg0        ;
; sw_p4     ; clk~reg0   ; 15.994 ; 15.994 ; Rise       ; clk~reg0        ;
; sw_p5     ; clk~reg0   ; 15.617 ; 15.617 ; Rise       ; clk~reg0        ;
; sw_p6     ; clk~reg0   ; 15.922 ; 15.922 ; Rise       ; clk~reg0        ;
; sw_p7     ; clk~reg0   ; 15.654 ; 15.654 ; Rise       ; clk~reg0        ;
; sw_p8     ; clk~reg0   ; 16.063 ; 16.063 ; Rise       ; clk~reg0        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw_p1     ; clk~reg0   ; -6.119 ; -6.119 ; Rise       ; clk~reg0        ;
; sw_p2     ; clk~reg0   ; -6.152 ; -6.152 ; Rise       ; clk~reg0        ;
; sw_p3     ; clk~reg0   ; -5.332 ; -5.332 ; Rise       ; clk~reg0        ;
; sw_p4     ; clk~reg0   ; -4.460 ; -4.460 ; Rise       ; clk~reg0        ;
; sw_p5     ; clk~reg0   ; -4.614 ; -4.614 ; Rise       ; clk~reg0        ;
; sw_p6     ; clk~reg0   ; -5.730 ; -5.730 ; Rise       ; clk~reg0        ;
; sw_p7     ; clk~reg0   ; -5.808 ; -5.808 ; Rise       ; clk~reg0        ;
; sw_p8     ; clk~reg0   ; -5.751 ; -5.751 ; Rise       ; clk~reg0        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.055 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 8.679 ; 8.679 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 7.123 ; 7.123 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 7.123 ; 7.123 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 7.123 ; 7.123 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 6.783 ; 6.783 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 7.986 ; 7.986 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.055 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.055 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 8.679 ; 8.679 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 6.783 ; 6.783 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 7.123 ; 7.123 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 7.123 ; 7.123 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 6.783 ; 6.783 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 7.986 ; 7.986 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.055 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk~reg0 ; -0.642 ; -14.854       ;
; clk_50   ; 1.343  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_50   ; -0.963 ; -0.963        ;
; clk~reg0 ; 0.318  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_50   ; -1.380 ; -2.380             ;
; clk~reg0 ; -0.500 ; -88.000            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk~reg0'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.642 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.658      ;
; -0.642 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.658      ;
; -0.642 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.658      ;
; -0.642 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.658      ;
; -0.642 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.658      ;
; -0.642 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.658      ;
; -0.642 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.658      ;
; -0.642 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.658      ;
; -0.642 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.658      ;
; -0.640 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.664      ;
; -0.637 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 1.672      ;
; -0.632 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 1.667      ;
; -0.629 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.645      ;
; -0.629 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.645      ;
; -0.629 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.645      ;
; -0.629 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.645      ;
; -0.629 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.645      ;
; -0.629 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.645      ;
; -0.629 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.645      ;
; -0.629 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.645      ;
; -0.629 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.645      ;
; -0.628 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 1.663      ;
; -0.612 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.628      ;
; -0.612 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.628      ;
; -0.612 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.628      ;
; -0.612 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.628      ;
; -0.612 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.628      ;
; -0.612 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.628      ;
; -0.612 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.628      ;
; -0.612 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.628      ;
; -0.612 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.628      ;
; -0.607 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.623      ;
; -0.607 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.623      ;
; -0.607 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.623      ;
; -0.607 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.623      ;
; -0.607 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.623      ;
; -0.607 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.623      ;
; -0.607 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.623      ;
; -0.607 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.623      ;
; -0.607 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.623      ;
; -0.596 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.620      ;
; -0.587 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.611      ;
; -0.584 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.614      ;
; -0.583 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis9x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.607      ;
; -0.579 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 1.614      ;
; -0.579 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.609      ;
; -0.575 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 1.610      ;
; -0.575 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis3x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.605      ;
; -0.574 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.598      ;
; -0.569 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.593      ;
; -0.569 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 1.604      ;
; -0.568 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.584      ;
; -0.568 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.584      ;
; -0.568 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.584      ;
; -0.568 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.584      ;
; -0.568 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.584      ;
; -0.568 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.584      ;
; -0.568 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.584      ;
; -0.568 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.584      ;
; -0.568 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.584      ;
; -0.563 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis2x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 1.598      ;
; -0.561 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 1.596      ;
; -0.560 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.584      ;
; -0.559 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis4x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.583      ;
; -0.557 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.581      ;
; -0.556 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis5x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.580      ;
; -0.555 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis4x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.579      ;
; -0.552 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.576      ;
; -0.550 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.566      ;
; -0.550 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.566      ;
; -0.550 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.566      ;
; -0.550 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.566      ;
; -0.550 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.566      ;
; -0.550 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.566      ;
; -0.550 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.566      ;
; -0.550 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.566      ;
; -0.550 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.566      ;
; -0.548 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.007     ; 1.573      ;
; -0.544 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis6x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.574      ;
; -0.544 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.003      ; 1.579      ;
; -0.544 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis8x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.007     ; 1.569      ;
; -0.540 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis6x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.570      ;
; -0.539 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis11x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.572      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.571      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.554      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.554      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.554      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.554      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.554      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.554      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.554      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.554      ;
; -0.538 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.016     ; 1.554      ;
; -0.535 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis11x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.568      ;
; -0.534 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|dis10x0[0]  ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.567      ;
; -0.532 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 1.583      ;
; -0.528 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis9x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.008     ; 1.552      ;
; -0.528 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.013      ; 1.573      ;
; -0.528 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.011      ; 1.571      ;
; -0.517 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|dis7x0[0]   ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 1.568      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk~reg0'                                                                                                                                     ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.318 ; hvsync_generator:hvsync|disall0         ; hvsync_generator:hvsync|inDisplayArea   ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 0.468      ;
; 0.362 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[0]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; hvsync_generator:hvsync|CounterY[7]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.517      ;
; 0.374 ; hvsync_generator:hvsync|CounterX[3]     ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; hvsync_generator:hvsync|CounterX[4]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; hvsync_generator:hvsync|CounterX[6]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; hvsync_generator:hvsync|inDisplaySelect ; hvsync_generator:hvsync|inDisplayArea   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; hvsync_generator:hvsync|CounterX[7]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; hvsync_generator:hvsync|CounterY[8]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; hvsync_generator:hvsync|CounterY[6]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; hvsync_generator:hvsync|CounterX[8]     ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.532      ;
; 0.409 ; hvsync_generator:hvsync|CounterY[9]     ; hvsync_generator:hvsync|inDisplaySelect ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.561      ;
; 0.481 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 0.635      ;
; 0.496 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.648      ;
; 0.501 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; hvsync_generator:hvsync|CounterY[9]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.004     ; 0.653      ;
; 0.508 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 0.662      ;
; 0.514 ; hvsync_generator:hvsync|CounterX[3]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; hvsync_generator:hvsync|CounterX[6]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.666      ;
; 0.517 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; hvsync_generator:hvsync|CounterY[6]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.670      ;
; 0.524 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|dis4x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 0.684      ;
; 0.526 ; hvsync_generator:hvsync|CounterX[0]     ; hvsync_generator:hvsync|CounterX[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.678      ;
; 0.531 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.683      ;
; 0.536 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.688      ;
; 0.542 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|CounterY[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; hvsync_generator:hvsync|mem[5][4]       ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 0.697      ;
; 0.546 ; hvsync_generator:hvsync|CounterX[8]     ; hvsync_generator:hvsync|inDisplaySelect ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; hvsync_generator:hvsync|CounterX[4]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 0.710      ;
; 0.551 ; hvsync_generator:hvsync|mem[5][4]       ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 0.705      ;
; 0.552 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; hvsync_generator:hvsync|mem[8][3]       ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; hvsync_generator:hvsync|CounterY[7]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.710      ;
; 0.561 ; hvsync_generator:hvsync|CounterX[9]     ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.010     ; 0.703      ;
; 0.561 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; hvsync_generator:hvsync|CounterX[0]     ; hvsync_generator:hvsync|CounterX[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.713      ;
; 0.566 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.718      ;
; 0.571 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.723      ;
; 0.578 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.730      ;
; 0.582 ; hvsync_generator:hvsync|CounterX[4]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; hvsync_generator:hvsync|CounterX[3]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 0.746      ;
; 0.587 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.739      ;
; 0.593 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 0.753      ;
; 0.595 ; hvsync_generator:hvsync|mem[12][1]      ; hvsync_generator:hvsync|dis12x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.747      ;
; 0.596 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; hvsync_generator:hvsync|CounterX[0]     ; hvsync_generator:hvsync|CounterX[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|dis4x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 0.757      ;
; 0.597 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.008      ; 0.757      ;
; 0.601 ; hvsync_generator:hvsync|mem[8][4]       ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.752      ;
; 0.601 ; hvsync_generator:hvsync|CounterY[3]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.753      ;
; 0.605 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.757      ;
; 0.607 ; hvsync_generator:hvsync|CounterX[8]     ; hvsync_generator:hvsync|CounterX[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.009      ; 0.769      ;
; 0.609 ; hvsync_generator:hvsync|dis8x0[0]       ; hvsync_generator:hvsync|disall0         ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.760      ;
; 0.612 ; hvsync_generator:hvsync|CounterY[6]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.765      ;
; 0.615 ; hvsync_generator:hvsync|mem[2][2]       ; hvsync_generator:hvsync|dis2x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.767      ;
; 0.618 ; hvsync_generator:hvsync|mem[11][3]      ; hvsync_generator:hvsync|dis11x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; hvsync_generator:hvsync|CounterX[3]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; hvsync_generator:hvsync|mem[6][3]       ; hvsync_generator:hvsync|dis6x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; hvsync_generator:hvsync|mem[9][3]       ; hvsync_generator:hvsync|dis9x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.774      ;
; 0.623 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.775      ;
; 0.630 ; hvsync_generator:hvsync|mem[10][2]      ; hvsync_generator:hvsync|dis10x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.782      ;
; 0.631 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.783      ;
; 0.631 ; hvsync_generator:hvsync|CounterX[0]     ; hvsync_generator:hvsync|CounterX[4]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.783      ;
; 0.634 ; hvsync_generator:hvsync|mem[5][3]       ; hvsync_generator:hvsync|dis5x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.785      ;
; 0.638 ; hvsync_generator:hvsync|CounterY[6]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 0.792      ;
; 0.640 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[5]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.792      ;
; 0.646 ; hvsync_generator:hvsync|CounterY[5]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; hvsync_generator:hvsync|dis5x0[0]       ; hvsync_generator:hvsync|disall0         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.800      ;
; 0.648 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.800      ;
; 0.650 ; hvsync_generator:hvsync|dis9x0[0]       ; hvsync_generator:hvsync|disall0         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.802      ;
; 0.652 ; hvsync_generator:hvsync|CounterY[1]     ; hvsync_generator:hvsync|vga_VS          ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.002      ; 0.806      ;
; 0.655 ; hvsync_generator:hvsync|CounterX[6]     ; hvsync_generator:hvsync|vga_HS          ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.010     ; 0.797      ;
; 0.657 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|CounterX[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; hvsync_generator:hvsync|CounterX[2]     ; hvsync_generator:hvsync|CounterX[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.810      ;
; 0.661 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[3]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.813      ;
; 0.661 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.813      ;
; 0.661 ; hvsync_generator:hvsync|dis4x0[0]       ; hvsync_generator:hvsync|disall0         ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; hvsync_generator:hvsync|CounterX[1]     ; hvsync_generator:hvsync|dis12x0[0]      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 0.812      ;
; 0.663 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.815      ;
; 0.665 ; hvsync_generator:hvsync|CounterY[4]     ; hvsync_generator:hvsync|CounterY[8]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|CounterY[7]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; hvsync_generator:hvsync|mem[2][1]       ; hvsync_generator:hvsync|dis2x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.820      ;
; 0.670 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|dis8x0[0]       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.009      ; 0.831      ;
; 0.672 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[1]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; hvsync_generator:hvsync|CounterX[9]     ; hvsync_generator:hvsync|CounterX[9]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.825      ;
; 0.675 ; hvsync_generator:hvsync|CounterY[0]     ; hvsync_generator:hvsync|CounterY[6]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.827      ;
; 0.681 ; hvsync_generator:hvsync|CounterY[2]     ; hvsync_generator:hvsync|CounterY[2]     ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.833      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk~reg0'                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis10x0[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis10x0[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis11x0[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis11x0[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis12x0[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis12x0[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis2x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis2x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis3x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis3x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis4x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis4x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis5x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis5x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis6x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis6x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis7x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis7x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis8x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis8x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis9x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis9x0[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|disall0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|disall0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|inDisplayArea   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|inDisplayArea   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|inDisplaySelect ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|inDisplaySelect ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[10][5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[11][5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[12][5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[2][1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[2][1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[2][2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|mem[2][2]       ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw_p1     ; clk~reg0   ; 5.629 ; 5.629 ; Rise       ; clk~reg0        ;
; sw_p2     ; clk~reg0   ; 5.889 ; 5.889 ; Rise       ; clk~reg0        ;
; sw_p3     ; clk~reg0   ; 5.342 ; 5.342 ; Rise       ; clk~reg0        ;
; sw_p4     ; clk~reg0   ; 5.678 ; 5.678 ; Rise       ; clk~reg0        ;
; sw_p5     ; clk~reg0   ; 5.547 ; 5.547 ; Rise       ; clk~reg0        ;
; sw_p6     ; clk~reg0   ; 5.691 ; 5.691 ; Rise       ; clk~reg0        ;
; sw_p7     ; clk~reg0   ; 5.695 ; 5.695 ; Rise       ; clk~reg0        ;
; sw_p8     ; clk~reg0   ; 5.763 ; 5.763 ; Rise       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw_p1     ; clk~reg0   ; -2.716 ; -2.716 ; Rise       ; clk~reg0        ;
; sw_p2     ; clk~reg0   ; -2.730 ; -2.730 ; Rise       ; clk~reg0        ;
; sw_p3     ; clk~reg0   ; -2.440 ; -2.440 ; Rise       ; clk~reg0        ;
; sw_p4     ; clk~reg0   ; -2.170 ; -2.170 ; Rise       ; clk~reg0        ;
; sw_p5     ; clk~reg0   ; -2.247 ; -2.247 ; Rise       ; clk~reg0        ;
; sw_p6     ; clk~reg0   ; -2.540 ; -2.540 ; Rise       ; clk~reg0        ;
; sw_p7     ; clk~reg0   ; -2.649 ; -2.649 ; Rise       ; clk~reg0        ;
; sw_p8     ; clk~reg0   ; -2.606 ; -2.606 ; Rise       ; clk~reg0        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.756 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.744 ; 3.744 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.248 ; 3.248 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.248 ; 3.248 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.248 ; 3.248 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.153 ; 3.153 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.548 ; 3.548 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.756 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.756 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.744 ; 3.744 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.153 ; 3.153 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.248 ; 3.248 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.248 ; 3.248 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.153 ; 3.153 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.548 ; 3.548 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.756 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.261   ; -2.093 ; N/A      ; N/A     ; -1.941              ;
;  clk_50          ; 1.343    ; -2.093 ; N/A      ; N/A     ; -1.941              ;
;  clk~reg0        ; -4.261   ; 0.318  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -118.28  ; -2.093 ; 0.0      ; 0.0     ; -134.017            ;
;  clk_50          ; 0.000    ; -2.093 ; N/A      ; N/A     ; -3.425              ;
;  clk~reg0        ; -118.280 ; 0.000  ; N/A      ; N/A     ; -130.592            ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw_p1     ; clk~reg0   ; 15.457 ; 15.457 ; Rise       ; clk~reg0        ;
; sw_p2     ; clk~reg0   ; 16.199 ; 16.199 ; Rise       ; clk~reg0        ;
; sw_p3     ; clk~reg0   ; 15.017 ; 15.017 ; Rise       ; clk~reg0        ;
; sw_p4     ; clk~reg0   ; 15.994 ; 15.994 ; Rise       ; clk~reg0        ;
; sw_p5     ; clk~reg0   ; 15.617 ; 15.617 ; Rise       ; clk~reg0        ;
; sw_p6     ; clk~reg0   ; 15.922 ; 15.922 ; Rise       ; clk~reg0        ;
; sw_p7     ; clk~reg0   ; 15.654 ; 15.654 ; Rise       ; clk~reg0        ;
; sw_p8     ; clk~reg0   ; 16.063 ; 16.063 ; Rise       ; clk~reg0        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw_p1     ; clk~reg0   ; -2.716 ; -2.716 ; Rise       ; clk~reg0        ;
; sw_p2     ; clk~reg0   ; -2.730 ; -2.730 ; Rise       ; clk~reg0        ;
; sw_p3     ; clk~reg0   ; -2.440 ; -2.440 ; Rise       ; clk~reg0        ;
; sw_p4     ; clk~reg0   ; -2.170 ; -2.170 ; Rise       ; clk~reg0        ;
; sw_p5     ; clk~reg0   ; -2.247 ; -2.247 ; Rise       ; clk~reg0        ;
; sw_p6     ; clk~reg0   ; -2.540 ; -2.540 ; Rise       ; clk~reg0        ;
; sw_p7     ; clk~reg0   ; -2.649 ; -2.649 ; Rise       ; clk~reg0        ;
; sw_p8     ; clk~reg0   ; -2.606 ; -2.606 ; Rise       ; clk~reg0        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.055 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 8.679 ; 8.679 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 7.123 ; 7.123 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 7.123 ; 7.123 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 7.123 ; 7.123 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 6.783 ; 6.783 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 7.986 ; 7.986 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.055 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.756 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.744 ; 3.744 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.153 ; 3.153 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.248 ; 3.248 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.248 ; 3.248 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.153 ; 3.153 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.548 ; 3.548 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.756 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk~reg0   ; clk_50   ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0   ; clk~reg0 ; 696      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk~reg0   ; clk_50   ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0   ; clk~reg0 ; 696      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 392   ; 392  ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 11 17:24:58 2022
Info: Command: quartus_sta testVGA -c testVGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk~reg0 clk~reg0
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.261      -118.280 clk~reg0 
    Info (332119):     2.327         0.000 clk_50 
Info (332146): Worst-case hold slack is -2.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.093        -2.093 clk_50 
    Info (332119):     0.970         0.000 clk~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941        -3.425 clk_50 
    Info (332119):    -0.742      -130.592 clk~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.642
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.642       -14.854 clk~reg0 
    Info (332119):     1.343         0.000 clk_50 
Info (332146): Worst-case hold slack is -0.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.963        -0.963 clk_50 
    Info (332119):     0.318         0.000 clk~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clk_50 
    Info (332119):    -0.500       -88.000 clk~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4534 megabytes
    Info: Processing ended: Tue Jan 11 17:24:59 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


