TimeQuest Timing Analyzer report for test
Fri Dec 01 05:33:54 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'op_code[1]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'op_code[1]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'op_code[1]'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'op_code[1]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'op_code[1]'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'op_code[1]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; test                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
; op_code[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { op_code[1] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 169.15 MHz ; 169.15 MHz      ; op_code[1] ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; op_code[1] ; -4.864 ; -58.289       ;
; clk        ; -2.087 ; -12.221       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; op_code[1] ; 0.555 ; 0.000         ;
; clk        ; 1.354 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk        ; -3.000 ; -11.000                     ;
; op_code[1] ; -3.000 ; -5.898                      ;
+------------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'op_code[1]'                                                                                                                                        ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.864 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.050     ; 5.179      ;
; -4.573 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.052     ; 4.886      ;
; -4.344 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.047     ; 4.686      ;
; -4.164 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.049     ; 4.340      ;
; -4.050 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.049     ; 4.390      ;
; -3.942 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.971      ; 6.278      ;
; -3.603 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.048     ; 3.920      ;
; -3.422 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.974      ; 5.785      ;
; -3.220 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.972      ; 5.417      ;
; -3.147 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.229      ; 3.594      ;
; -3.085 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 2.329      ; 5.636      ;
; -3.039 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 2.329      ; 5.593      ;
; -2.921 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.332     ; 2.801      ;
; -2.877 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.329     ; 2.759      ;
; -2.823 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 2.454      ; 5.667      ;
; -2.757 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.350      ; 3.497      ;
; -2.748 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.227      ; 3.197      ;
; -2.655 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.319      ; 3.678      ;
; -2.649 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.229      ; 3.103      ;
; -2.626 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.352      ; 3.682      ;
; -2.605 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.662      ; 2.968      ;
; -2.596 ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.903     ; 1.891      ;
; -2.591 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.212      ; 5.675      ;
; -2.586 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.629      ; 2.916      ;
; -2.582 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.664      ; 2.947      ;
; -2.577 ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.902     ; 1.873      ;
; -2.574 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.352      ; 3.630      ;
; -2.573 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.021      ; 2.821      ;
; -2.570 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.354      ; 3.628      ;
; -2.504 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.354      ; 3.562      ;
; -2.483 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.664      ; 2.848      ;
; -2.472 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.372      ; 3.548      ;
; -2.464 ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -1.059     ; 1.603      ;
; -2.456 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 0.500        ; 4.959      ; 7.280      ;
; -2.404 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.659      ; 2.765      ;
; -2.388 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.626      ; 2.716      ;
; -2.384 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.661      ; 2.747      ;
; -2.377 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.245      ; 5.494      ;
; -2.372 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.354      ; 3.430      ;
; -2.370 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.245      ; 5.487      ;
; -2.351 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.664      ; 2.716      ;
; -2.349 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.352      ; 3.405      ;
; -2.342 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.271      ; 3.313      ;
; -2.328 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.662      ; 2.691      ;
; -2.313 ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.280     ; 2.231      ;
; -2.302 ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.764     ; 1.736      ;
; -2.294 ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -1.199     ; 1.293      ;
; -2.290 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.209      ; 5.371      ;
; -2.288 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.350      ; 5.517      ;
; -2.282 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.661      ; 2.645      ;
; -2.278 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.659      ; 2.639      ;
; -2.274 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; 4.959      ; 7.598      ;
; -2.270 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.361      ; 2.845      ;
; -2.261 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.304      ; 3.265      ;
; -2.244 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.682      ; 2.627      ;
; -2.239 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.662      ; 2.602      ;
; -2.227 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.242      ; 5.341      ;
; -2.208 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.247      ; 5.327      ;
; -2.193 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.242      ; 5.307      ;
; -2.193 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.304      ; 3.197      ;
; -2.178 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.348      ; 5.127      ;
; -2.177 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.679      ; 2.558      ;
; -2.150 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.661      ; 2.513      ;
; -2.144 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.306      ; 3.150      ;
; -2.144 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.262      ; 5.278      ;
; -2.144 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.324      ; 3.168      ;
; -2.127 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.659      ; 2.488      ;
; -2.107 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.381      ; 5.089      ;
; -2.092 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.304      ; 3.096      ;
; -2.081 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.245      ; 5.198      ;
; -2.074 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.383      ; 5.336      ;
; -2.074 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.244      ; 5.190      ;
; -2.074 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.306      ; 3.080      ;
; -2.073 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.381      ; 5.055      ;
; -2.067 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.383      ; 5.329      ;
; -2.065 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.306      ; 3.071      ;
; -2.043 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.313      ; 2.566      ;
; -2.024 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 0.979      ; 2.720      ;
; -2.024 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.401      ; 5.026      ;
; -2.020 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 1.014      ; 2.751      ;
; -2.017 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 1.012      ; 2.746      ;
; -2.001 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.265      ; 5.138      ;
; -1.999 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.555      ; 3.144      ;
; -1.965 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.242      ; 5.079      ;
; -1.954 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.383      ; 4.938      ;
; -1.947 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; 0.500        ; 1.551      ; 3.091      ;
; -1.918 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.588      ; 3.096      ;
; -1.905 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 0.500        ; 4.962      ; 6.756      ;
; -1.905 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 3.385      ; 5.169      ;
; -1.895 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 1.014      ; 2.626      ;
; -1.877 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 0.500        ; 4.960      ; 6.562      ;
; -1.867 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.588      ; 3.045      ;
; -1.866 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; 0.500        ; 1.584      ; 3.043      ;
; -1.859 ; op_code[1]                                      ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; 0.500        ; 3.349      ; 4.922      ;
; -1.853 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 3.381      ; 4.835      ;
; -1.818 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 3.246      ; 4.937      ;
; -1.818 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.608      ; 3.016      ;
; -1.808 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; 0.500        ; 1.584      ; 2.985      ;
; -1.800 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 3.213      ; 4.886      ;
; -1.796 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 3.248      ; 4.917      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.087 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; 0.500        ; -2.149     ; 0.423      ;
; -1.997 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; 0.500        ; -2.060     ; 0.422      ;
; -1.833 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; 0.500        ; -1.883     ; 0.435      ;
; -1.832 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; 0.500        ; -1.884     ; 0.433      ;
; -1.696 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; 0.500        ; -1.747     ; 0.434      ;
; -1.218 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; 0.500        ; -1.261     ; 0.442      ;
; -0.781 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; 0.500        ; -0.830     ; 0.436      ;
; -0.777 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; 0.500        ; -0.827     ; 0.435      ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'op_code[1]'                                                                                                                              ;
+-------+---------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.555 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.176      ; 3.731      ;
; 0.562 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.955      ; 4.517      ;
; 0.566 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.798      ; 4.364      ;
; 0.615 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.883      ; 2.028      ;
; 0.623 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.799      ; 4.422      ;
; 0.722 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 0.000        ; 5.138      ; 5.860      ;
; 0.736 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 0.000        ; 5.140      ; 5.876      ;
; 0.743 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 0.000        ; 5.142      ; 5.885      ;
; 0.757 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.884      ; 2.171      ;
; 0.780 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.664      ; 3.974      ;
; 0.791 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.904      ; 2.225      ;
; 0.813 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 4.095      ; 4.908      ;
; 0.822 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.798      ; 4.140      ;
; 0.824 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.885      ; 2.239      ;
; 0.838 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.885      ; 2.253      ;
; 0.849 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.886      ; 2.265      ;
; 0.851 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.884      ; 2.265      ;
; 0.872 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.799      ; 4.191      ;
; 0.878 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.903      ; 2.311      ;
; 0.878 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.886      ; 2.294      ;
; 0.897 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.664      ; 4.091      ;
; 0.901 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.955      ; 4.376      ;
; 0.903 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; clk          ; op_code[1]  ; -0.500       ; 2.060      ; 2.493      ;
; 0.905 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.747      ; 2.182      ;
; 0.912 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.176      ; 3.608      ;
; 0.926 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.886      ; 2.342      ;
; 0.940 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.883      ; 2.353      ;
; 0.945 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 2.149      ; 2.624      ;
; 0.953 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; 0.000        ; 5.641      ; 6.594      ;
; 0.957 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.660      ; 4.617      ;
; 0.973 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.743      ; 3.716      ;
; 0.987 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.883      ; 2.400      ;
; 0.997 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.884      ; 2.411      ;
; 1.013 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.765      ; 2.308      ;
; 1.015 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.740      ; 3.755      ;
; 1.020 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.885      ; 2.435      ;
; 1.025 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.261      ; 1.816      ;
; 1.032 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.662      ; 4.224      ;
; 1.034 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 0.000        ; 5.511      ; 6.545      ;
; 1.041 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; -0.500       ; 5.142      ; 5.703      ;
; 1.046 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.662      ; 4.238      ;
; 1.052 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.546      ; 4.128      ;
; 1.067 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; -0.500       ; 5.140      ; 5.727      ;
; 1.073 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.745      ; 2.348      ;
; 1.082 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.522      ; 4.134      ;
; 1.093 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 2.182      ; 2.805      ;
; 1.107 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 2.182      ; 2.819      ;
; 1.112 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.526      ; 4.168      ;
; 1.113 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.747      ; 2.390      ;
; 1.117 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.528      ; 4.175      ;
; 1.128 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 0.000        ; 5.511      ; 6.639      ;
; 1.130 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; -0.500       ; 5.138      ; 5.788      ;
; 1.130 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 4.095      ; 4.745      ;
; 1.136 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.745      ; 2.411      ;
; 1.140 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.526      ; 4.196      ;
; 1.150 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.747      ; 2.427      ;
; 1.187 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 2.180      ; 2.897      ;
; 1.194 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.853      ; 2.577      ;
; 1.194 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.528      ; 4.252      ;
; 1.199 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.522      ; 4.251      ;
; 1.225 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.902      ; 2.127      ;
; 1.236 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.541      ; 4.307      ;
; 1.239 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; -0.500       ; 0.830      ; 1.599      ;
; 1.268 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.660      ; 4.448      ;
; 1.275 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.903      ; 2.178      ;
; 1.281 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.852      ; 2.663      ;
; 1.296 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.521      ; 4.347      ;
; 1.305 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.523      ; 4.358      ;
; 1.327 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.743      ; 3.590      ;
; 1.328 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.521      ; 4.379      ;
; 1.328 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 2.182      ; 3.040      ;
; 1.331 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.745      ; 2.606      ;
; 1.338 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; -0.500       ; 5.641      ; 6.499      ;
; 1.347 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.019      ; 1.366      ;
; 1.348 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.526      ; 4.404      ;
; 1.353 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.528      ; 4.411      ;
; 1.370 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.740      ; 3.630      ;
; 1.378 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; -0.500       ; 0.827      ; 1.735      ;
; 1.380 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.660      ; 4.570      ;
; 1.382 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 2.200      ; 3.112      ;
; 1.382 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.523      ; 4.435      ;
; 1.390 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.519      ; 4.439      ;
; 1.394 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; -0.500       ; 5.511      ; 6.425      ;
; 1.403 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; -0.500       ; 5.511      ; 6.434      ;
; 1.404 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.519      ; 4.453      ;
; 1.413 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.281      ; 2.224      ;
; 1.415 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.682      ; 4.627      ;
; 1.416 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.714      ; 2.660      ;
; 1.418 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.329      ; 1.747      ;
; 1.432 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 2.180      ; 3.142      ;
; 1.436 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 2.180      ; 3.146      ;
; 1.455 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.495      ; 4.480      ;
; 1.473 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.261      ; 2.264      ;
; 1.476 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.662      ; 4.668      ;
; 1.479 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; -0.500       ; 0.830      ; 1.839      ;
; 1.480 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.263      ; 2.273      ;
; 1.497 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; -0.500       ; 0.827      ; 1.854      ;
; 1.503 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.261      ; 2.294      ;
; 1.506 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.662      ; 4.698      ;
; 1.510 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.680      ; 4.720      ;
+-------+---------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                               ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.354 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; -0.500       ; -0.661     ; 0.380      ;
; 1.358 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; -0.500       ; -0.664     ; 0.381      ;
; 1.715 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; -0.500       ; -1.012     ; 0.390      ;
; 1.918 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; -0.500       ; -1.240     ; 0.365      ;
; 1.998 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; -0.500       ; -1.319     ; 0.366      ;
; 1.998 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; -0.500       ; -1.306     ; 0.379      ;
; 2.278 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; -0.500       ; -1.584     ; 0.381      ;
; 2.280 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; -0.500       ; -1.588     ; 0.379      ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 190.26 MHz ; 190.26 MHz      ; op_code[1] ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; op_code[1] ; -4.242 ; -51.699       ;
; clk        ; -1.794 ; -10.362       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; op_code[1] ; 0.519 ; 0.000         ;
; clk        ; 1.243 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -11.000                    ;
; op_code[1] ; -3.000 ; -5.136                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'op_code[1]'                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.242 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.044     ; 4.620      ;
; -4.004 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.045     ; 4.381      ;
; -3.810 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.042     ; 4.212      ;
; -3.595 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.043     ; 3.854      ;
; -3.553 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.043     ; 3.954      ;
; -3.491 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.731      ; 5.644      ;
; -3.153 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.042     ; 3.533      ;
; -3.059 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.733      ; 5.236      ;
; -2.827 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 2.046      ; 5.176      ;
; -2.821 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.732      ; 4.855      ;
; -2.772 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.202      ; 3.275      ;
; -2.747 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 2.047      ; 5.099      ;
; -2.536 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.299     ; 2.531      ;
; -2.510 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 2.161      ; 5.116      ;
; -2.496 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.295     ; 2.494      ;
; -2.433 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.200      ; 2.936      ;
; -2.358 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.156      ; 3.300      ;
; -2.337 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.545      ; 2.665      ;
; -2.330 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.577      ; 2.690      ;
; -2.326 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.314      ; 3.085      ;
; -2.311 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.186      ; 3.283      ;
; -2.310 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.188      ; 3.284      ;
; -2.297 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.203      ; 2.805      ;
; -2.295 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.186      ; 3.267      ;
; -2.290 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.575      ; 2.648      ;
; -2.277 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.831      ; 5.034      ;
; -2.254 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.006      ; 2.563      ;
; -2.236 ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.820     ; 1.696      ;
; -2.227 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.212      ; 3.225      ;
; -2.213 ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.806     ; 1.687      ;
; -2.181 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.188      ; 3.155      ;
; -2.176 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.577      ; 2.536      ;
; -2.131 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.571      ; 2.486      ;
; -2.128 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 0.500        ; 4.466      ; 6.516      ;
; -2.127 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.541      ; 2.452      ;
; -2.112 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.828      ; 4.866      ;
; -2.109 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.858      ; 4.893      ;
; -2.102 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.858      ; 4.886      ;
; -2.098 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.573      ; 2.455      ;
; -2.095 ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.951     ; 1.424      ;
; -2.081 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.861      ; 4.868      ;
; -2.076 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.861      ; 4.863      ;
; -2.076 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.186      ; 3.048      ;
; -2.071 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.188      ; 3.045      ;
; -2.064 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.577      ; 2.424      ;
; -2.056 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.575      ; 2.414      ;
; -2.051 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.117      ; 2.950      ;
; -2.047 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.571      ; 2.402      ;
; -2.044 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.884      ; 4.854      ;
; -2.037 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.935      ; 4.906      ;
; -2.025 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.575      ; 2.383      ;
; -2.021 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.601      ; 2.405      ;
; -2.017 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.573      ; 2.374      ;
; -2.009 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.933      ; 4.635      ;
; -2.006 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.963      ; 4.662      ;
; -2.000 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.147      ; 2.929      ;
; -1.999 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.963      ; 4.655      ;
; -1.991 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.147      ; 2.920      ;
; -1.983 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; 4.466      ; 6.871      ;
; -1.981 ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.693     ; 1.568      ;
; -1.978 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.860      ; 4.764      ;
; -1.975 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.316      ; 2.587      ;
; -1.956 ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.237     ; 1.999      ;
; -1.945 ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -1.073     ; 1.152      ;
; -1.941 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.989      ; 4.623      ;
; -1.939 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.863      ; 4.728      ;
; -1.937 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.149      ; 2.868      ;
; -1.933 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.173      ; 2.888      ;
; -1.923 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.597      ; 2.304      ;
; -1.905 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.573      ; 2.262      ;
; -1.876 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.571      ; 2.231      ;
; -1.875 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.965      ; 4.533      ;
; -1.867 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.149      ; 2.798      ;
; -1.860 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.149      ; 2.791      ;
; -1.853 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.861      ; 4.640      ;
; -1.850 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.147      ; 2.779      ;
; -1.841 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.965      ; 4.740      ;
; -1.836 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.965      ; 4.735      ;
; -1.835 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.858      ; 4.619      ;
; -1.814 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 0.876      ; 2.483      ;
; -1.810 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 0.846      ; 2.449      ;
; -1.794 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.887      ; 4.607      ;
; -1.791 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 0.878      ; 2.462      ;
; -1.764 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.277      ; 2.333      ;
; -1.758 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.386      ; 2.829      ;
; -1.732 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.963      ; 4.388      ;
; -1.721 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 2.832      ; 4.480      ;
; -1.714 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 2.864      ; 4.505      ;
; -1.711 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.416      ; 2.812      ;
; -1.710 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.967      ; 4.611      ;
; -1.700 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 0.878      ; 2.371      ;
; -1.680 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; 0.500        ; 1.383      ; 2.751      ;
; -1.671 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 2.816      ; 4.282      ;
; -1.664 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 2.848      ; 4.307      ;
; -1.656 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 0.500        ; 4.468      ; 6.068      ;
; -1.652 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.416      ; 2.753      ;
; -1.641 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; 0.500        ; 1.413      ; 2.742      ;
; -1.635 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 2.862      ; 4.424      ;
; -1.634 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; 0.500        ; 1.413      ; 2.735      ;
; -1.623 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.965      ; 4.522      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.794 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; 0.500        ; -1.904     ; 0.375      ;
; -1.723 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; 0.500        ; -1.835     ; 0.373      ;
; -1.578 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; 0.500        ; -1.680     ; 0.383      ;
; -1.566 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; 0.500        ; -1.666     ; 0.385      ;
; -1.454 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; 0.500        ; -1.555     ; 0.384      ;
; -1.003 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; 0.500        ; -1.097     ; 0.391      ;
; -0.624 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; 0.500        ; -0.723     ; 0.386      ;
; -0.620 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; 0.500        ; -0.720     ; 0.385      ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'op_code[1]'                                                                                                                               ;
+-------+---------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.519 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.889      ; 3.408      ;
; 0.557 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.603      ; 4.160      ;
; 0.570 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.458      ; 4.028      ;
; 0.606 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.472      ; 4.078      ;
; 0.636 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.666      ; 1.832      ;
; 0.732 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 0.000        ; 4.626      ; 5.358      ;
; 0.754 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.458      ; 3.732      ;
; 0.768 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.680      ; 1.978      ;
; 0.772 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 0.000        ; 4.624      ; 5.396      ;
; 0.779 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 0.000        ; 4.627      ; 5.406      ;
; 0.783 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.472      ; 3.775      ;
; 0.795 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.704      ; 2.029      ;
; 0.798 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.725      ; 4.523      ;
; 0.824 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.213      ; 3.567      ;
; 0.839 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.680      ; 2.049      ;
; 0.842 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.682      ; 2.054      ;
; 0.850 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.668      ; 2.048      ;
; 0.855 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.603      ; 3.978      ;
; 0.855 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.682      ; 2.067      ;
; 0.858 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.690      ; 2.078      ;
; 0.865 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.668      ; 2.063      ;
; 0.872 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.889      ; 3.281      ;
; 0.890 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.513      ; 3.403      ;
; 0.905 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.345      ; 4.250      ;
; 0.907 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.555      ; 1.992      ;
; 0.913 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.682      ; 2.125      ;
; 0.917 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.510      ; 3.427      ;
; 0.927 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.213      ; 3.670      ;
; 0.931 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; clk          ; op_code[1]  ; -0.500       ; 1.835      ; 2.296      ;
; 0.933 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.666      ; 2.129      ;
; 0.960 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.904      ; 2.394      ;
; 0.969 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.680      ; 2.179      ;
; 0.981 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.577      ; 2.088      ;
; 0.982 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.666      ; 2.178      ;
; 0.996 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; 0.000        ; 5.073      ; 6.069      ;
; 0.999 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; -0.500       ; 4.626      ; 5.145      ;
; 1.002 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.668      ; 2.200      ;
; 1.016 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; -0.500       ; 4.627      ; 5.163      ;
; 1.032 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.097      ; 1.659      ;
; 1.038 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.553      ; 2.121      ;
; 1.049 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.725      ; 4.294      ;
; 1.062 ; op_code[1]                            ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; -0.500       ; 4.624      ; 5.206      ;
; 1.077 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.104      ; 3.711      ;
; 1.079 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.555      ; 2.164      ;
; 1.082 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.935      ; 2.547      ;
; 1.090 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.110      ; 3.730      ;
; 1.097 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.935      ; 2.562      ;
; 1.098 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 0.000        ; 4.953      ; 6.051      ;
; 1.105 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.553      ; 2.188      ;
; 1.116 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.806      ; 1.922      ;
; 1.118 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.211      ; 3.859      ;
; 1.126 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.211      ; 3.867      ;
; 1.127 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.555      ; 2.212      ;
; 1.145 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.820      ; 1.965      ;
; 1.147 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.086      ; 3.763      ;
; 1.149 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.651      ; 2.330      ;
; 1.158 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 0.000        ; 4.952      ; 6.110      ;
; 1.160 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.345      ; 4.025      ;
; 1.161 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.933      ; 2.624      ;
; 1.177 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; -0.500       ; 5.073      ; 5.770      ;
; 1.180 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.104      ; 3.814      ;
; 1.214 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.086      ; 3.830      ;
; 1.215 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; -0.500       ; 0.723      ; 1.468      ;
; 1.222 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.016      ; 1.238      ;
; 1.222 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.637      ; 2.389      ;
; 1.223 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.513      ; 3.256      ;
; 1.224 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.088      ; 3.842      ;
; 1.225 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.127      ; 3.882      ;
; 1.264 ; op_code[1]                            ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.510      ; 3.294      ;
; 1.267 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; -0.500       ; 4.952      ; 5.739      ;
; 1.268 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.553      ; 2.351      ;
; 1.278 ; op_code[1]                            ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; -0.500       ; 4.953      ; 5.751      ;
; 1.282 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.103      ; 3.915      ;
; 1.290 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.088      ; 3.908      ;
; 1.297 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.935      ; 2.762      ;
; 1.313 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.957      ; 2.800      ;
; 1.320 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.295      ; 1.615      ;
; 1.345 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.524      ; 2.399      ;
; 1.348 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; -0.500       ; 0.720      ; 1.598      ;
; 1.349 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.103      ; 3.982      ;
; 1.352 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.088      ; 3.970      ;
; 1.370 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.933      ; 2.833      ;
; 1.371 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.121      ; 2.022      ;
; 1.376 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.105      ; 4.011      ;
; 1.391 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.933      ; 2.854      ;
; 1.393 ; LM_SM_logic:lsm_block|start           ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.073      ; 2.466      ;
; 1.400 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; -0.500       ; 0.723      ; 1.653      ;
; 1.403 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.299      ; 1.702      ;
; 1.413 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 0.000        ; -0.316     ; 1.097      ;
; 1.414 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.101      ; 4.045      ;
; 1.414 ; dregister:ir8_reg|dout[5]             ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; -0.500       ; 0.720      ; 1.664      ;
; 1.415 ; dregister:ir8_reg|dout[3]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.097      ; 2.042      ;
; 1.418 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.099      ; 2.047      ;
; 1.422 ; dregister:ir8_reg|dout[4]             ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.101      ; 4.053      ;
; 1.425 ; dregister:ir8_reg|dout[2]             ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.105      ; 4.060      ;
; 1.429 ; dregister:ir8_reg|dout[7]             ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 3.235      ; 4.194      ;
; 1.429 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 3.209      ; 4.168      ;
; 1.442 ; dregister:ir8_reg|dout[6]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.086      ; 4.058      ;
; 1.452 ; dregister:ir8_reg|dout[0]             ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.097      ; 2.079      ;
; 1.454 ; dregister:ir8_reg|dout[1]             ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 3.057      ; 4.041      ;
+-------+---------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.243 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; -0.500       ; -0.573     ; 0.344      ;
; 1.249 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; -0.500       ; -0.577     ; 0.346      ;
; 1.557 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; -0.500       ; -0.876     ; 0.355      ;
; 1.755 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; -0.500       ; -1.098     ; 0.331      ;
; 1.816 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; -0.500       ; -1.156     ; 0.334      ;
; 1.820 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; -0.500       ; -1.149     ; 0.345      ;
; 2.084 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; -0.500       ; -1.413     ; 0.345      ;
; 2.085 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; -0.500       ; -1.416     ; 0.343      ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; op_code[1] ; -2.305 ; -23.625       ;
; clk        ; -1.266 ; -7.574        ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; op_code[1] ; 0.172 ; 0.000         ;
; clk        ; 1.267 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -11.831                    ;
; op_code[1] ; -3.000 ; -4.682                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'op_code[1]'                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.305 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.029     ; 2.924      ;
; -2.156 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.030     ; 2.774      ;
; -1.997 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.026     ; 2.632      ;
; -1.929 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.027     ; 2.467      ;
; -1.840 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.027     ; 2.474      ;
; -1.609 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.027     ; 2.230      ;
; -1.584 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.261      ; 3.493      ;
; -1.381 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.147      ; 2.085      ;
; -1.370 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.464      ; 3.393      ;
; -1.366 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.263      ; 3.194      ;
; -1.362 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.465      ; 3.386      ;
; -1.297 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.264      ; 3.222      ;
; -1.272 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.191      ; 2.124      ;
; -1.259 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 1.532      ; 3.452      ;
; -1.238 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.124      ; 1.921      ;
; -1.189 ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.127      ; 1.875      ;
; -1.171 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.159     ; 1.565      ;
; -1.152 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.154     ; 1.550      ;
; -1.040 ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.530     ; 1.057      ;
; -1.030 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.252      ; 3.426      ;
; -1.020 ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.497     ; 1.070      ;
; -0.999 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.066      ; 2.113      ;
; -0.980 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.045      ; 1.586      ;
; -0.971 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.055      ; 2.074      ;
; -0.956 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.069      ; 2.073      ;
; -0.945 ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.593     ; 0.899      ;
; -0.938 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.683      ; 1.663      ;
; -0.929 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.069      ; 2.046      ;
; -0.907 ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.185     ; 1.269      ;
; -0.904 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.066      ; 2.018      ;
; -0.902 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.263      ; 3.309      ;
; -0.901 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.672      ; 1.615      ;
; -0.898 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.263      ; 3.305      ;
; -0.895 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.686      ; 1.623      ;
; -0.868 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.686      ; 1.596      ;
; -0.862 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.313      ; 3.326      ;
; -0.861 ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.685     ; 0.723      ;
; -0.860 ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; LM_SM_logic:lsm_block|start                     ; op_code[1]   ; op_code[1]  ; 1.000        ; -0.423     ; 0.984      ;
; -0.855 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.069      ; 1.972      ;
; -0.853 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.066      ; 1.967      ;
; -0.847 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 0.500        ; 3.149      ; 4.144      ;
; -0.840 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.229      ; 1.627      ;
; -0.840 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; 0.500        ; 1.078      ; 1.966      ;
; -0.827 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.249      ; 3.220      ;
; -0.814 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.266      ; 3.224      ;
; -0.797 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.028      ; 1.868      ;
; -0.794 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.681      ; 1.518      ;
; -0.794 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.686      ; 1.522      ;
; -0.792 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.683      ; 1.517      ;
; -0.784 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.667      ; 1.494      ;
; -0.783 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.678      ; 1.504      ;
; -0.778 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.311      ; 3.077      ;
; -0.760 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.260      ; 3.164      ;
; -0.734 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.324      ; 3.209      ;
; -0.733 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.260      ; 3.137      ;
; -0.731 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.678      ; 1.452      ;
; -0.730 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.324      ; 3.205      ;
; -0.730 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.039      ; 1.812      ;
; -0.718 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.695      ; 1.455      ;
; -0.717 ; LM_SM_logic:lsm_block|start                     ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; op_code[1]   ; op_code[1]  ; 1.000        ; 0.202      ; 1.472      ;
; -0.715 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.263      ; 3.122      ;
; -0.713 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; 0.500        ; 0.683      ; 1.438      ;
; -0.713 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.681      ; 1.437      ;
; -0.711 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.322      ; 3.021      ;
; -0.703 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.039      ; 1.785      ;
; -0.696 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.272      ; 3.112      ;
; -0.693 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 1.000        ; 3.149      ; 4.490      ;
; -0.684 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.322      ; 2.994      ;
; -0.678 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.275      ; 3.097      ;
; -0.673 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.690      ; 1.406      ;
; -0.668 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.263      ; 3.075      ;
; -0.666 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.051      ; 1.760      ;
; -0.657 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.039      ; 1.739      ;
; -0.650 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.260      ; 3.054      ;
; -0.647 ; op_code[1]                                      ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; 0.500        ; 2.117      ; 2.822      ;
; -0.647 ; dregister:ir8_reg|dout[7]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.334      ; 2.969      ;
; -0.646 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.327      ; 3.124      ;
; -0.639 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.681      ; 1.363      ;
; -0.638 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.042      ; 1.723      ;
; -0.637 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; 0.500        ; 0.678      ; 1.358      ;
; -0.633 ; op_code[1]                                      ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 0.500        ; 3.352      ; 4.044      ;
; -0.625 ; op_code[1]                                      ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 0.500        ; 3.353      ; 4.037      ;
; -0.624 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.042      ; 1.709      ;
; -0.619 ; dregister:ir8_reg|dout[2]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.325      ; 2.932      ;
; -0.610 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; 0.500        ; 1.151      ; 1.744      ;
; -0.605 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.152      ; 1.739      ;
; -0.601 ; dregister:ir8_reg|dout[0]                       ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; 0.500        ; 2.322      ; 2.911      ;
; -0.594 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 2.264      ; 3.002      ;
; -0.591 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 0.885      ; 1.527      ;
; -0.581 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 0.871      ; 1.503      ;
; -0.579 ; dregister:ir8_reg|dout[4]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; 0.500        ; 1.042      ; 1.664      ;
; -0.573 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; 0.500        ; 0.882      ; 1.506      ;
; -0.564 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 2.255      ; 2.868      ;
; -0.557 ; dregister:ir8_reg|dout[1]                       ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 2.253      ; 2.954      ;
; -0.551 ; dregister:ir8_reg|dout[5]                       ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; 0.500        ; 2.267      ; 2.962      ;
; -0.548 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.163      ; 1.693      ;
; -0.547 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; 0.500        ; 2.324      ; 3.022      ;
; -0.543 ; dregister:ir8_reg|dout[3]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; 0.500        ; 1.162      ; 1.688      ;
; -0.539 ; op_code[1]                                      ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 0.500        ; 3.152      ; 3.852      ;
; -0.532 ; dregister:ir8_reg|dout[6]                       ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; 0.500        ; 1.163      ; 1.677      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.266 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; 0.500        ; -1.508     ; 0.235      ;
; -1.194 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; 0.500        ; -1.438     ; 0.233      ;
; -1.129 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; 0.500        ; -1.364     ; 0.242      ;
; -1.093 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; 0.500        ; -1.331     ; 0.239      ;
; -1.025 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; 0.500        ; -1.260     ; 0.242      ;
; -0.787 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; 0.500        ; -1.019     ; 0.245      ;
; -0.543 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; 0.500        ; -0.777     ; 0.243      ;
; -0.537 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; 0.500        ; -0.773     ; 0.241      ;
+--------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'op_code[1]'                                                                                                                     ;
+-------+-----------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; op_code[1]                  ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.255      ; 3.427      ;
; 0.175 ; op_code[1]                  ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.253      ; 3.428      ;
; 0.179 ; op_code[1]                  ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.256      ; 3.435      ;
; 0.194 ; dregister:ir8_reg|dout[3]   ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.364      ; 1.088      ;
; 0.244 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 2.487      ; 2.261      ;
; 0.291 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.367      ; 1.188      ;
; 0.297 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.368      ; 2.665      ;
; 0.299 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.367      ; 1.196      ;
; 0.300 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.023      ; 2.323      ;
; 0.301 ; dregister:ir8_reg|dout[0]   ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.331      ; 1.162      ;
; 0.305 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 2.487      ; 2.322      ;
; 0.314 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.484      ; 2.328      ;
; 0.322 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.484      ; 2.336      ;
; 0.329 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.342      ; 1.201      ;
; 0.357 ; dregister:ir8_reg|dout[3]   ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.331      ; 1.218      ;
; 0.366 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.335      ; 2.701      ;
; 0.366 ; dregister:ir8_reg|dout[0]   ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.364      ; 1.260      ;
; 0.370 ; op_code[1]                  ; LM_SM_logic:lsm_block|op2[2]                    ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.465      ; 3.835      ;
; 0.370 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.375      ; 1.275      ;
; 0.371 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.334      ; 1.235      ;
; 0.371 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; clk          ; op_code[1]  ; -0.500       ; 1.438      ; 1.339      ;
; 0.375 ; op_code[1]                  ; LM_SM_logic:lsm_block|\lm_sm_process:counter[0] ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.255      ; 3.150      ;
; 0.375 ; op_code[1]                  ; LM_SM_logic:lsm_block|op2[1]                    ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.534      ; 3.909      ;
; 0.378 ; op_code[1]                  ; LM_SM_logic:lsm_block|\lm_sm_process:counter[2] ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.253      ; 3.151      ;
; 0.382 ; op_code[1]                  ; LM_SM_logic:lsm_block|\lm_sm_process:counter[1] ; op_code[1]   ; op_code[1]  ; -0.500       ; 3.256      ; 3.158      ;
; 0.385 ; dregister:ir8_reg|dout[6]   ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.364      ; 1.279      ;
; 0.386 ; op_code[1]                  ; LM_SM_logic:lsm_block|op2[0]                    ; op_code[1]   ; op_code[1]  ; 0.000        ; 3.464      ; 3.850      ;
; 0.390 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.334      ; 1.254      ;
; 0.392 ; dregister:ir8_reg|dout[1]   ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.508      ; 1.430      ;
; 0.397 ; dregister:ir8_reg|dout[2]   ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.260      ; 1.187      ;
; 0.399 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.431      ; 2.830      ;
; 0.405 ; dregister:ir8_reg|dout[2]   ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.367      ; 1.302      ;
; 0.406 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 2.423      ; 2.359      ;
; 0.411 ; dregister:ir8_reg|dout[6]   ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.019      ; 0.960      ;
; 0.413 ; dregister:ir8_reg|dout[2]   ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.334      ; 1.277      ;
; 0.423 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.414      ; 2.367      ;
; 0.426 ; dregister:ir8_reg|dout[0]   ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.411      ; 2.367      ;
; 0.430 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.422      ; 2.382      ;
; 0.452 ; dregister:ir8_reg|dout[3]   ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.411      ; 2.393      ;
; 0.454 ; dregister:ir8_reg|dout[6]   ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.331      ; 1.315      ;
; 0.456 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.023      ; 1.999      ;
; 0.459 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.268      ; 1.257      ;
; 0.465 ; dregister:ir8_reg|dout[2]   ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.414      ; 2.409      ;
; 0.467 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|SM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 2.423      ; 2.420      ;
; 0.482 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.523      ; 3.005      ;
; 0.487 ; dregister:ir8_reg|dout[3]   ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.257      ; 1.274      ;
; 0.491 ; dregister:ir8_reg|dout[0]   ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.481      ; 2.502      ;
; 0.494 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.420      ; 2.444      ;
; 0.495 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.260      ; 1.285      ;
; 0.501 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.424      ; 2.455      ;
; 0.502 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.420      ; 2.452      ;
; 0.503 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.260      ; 1.293      ;
; 0.504 ; dregister:ir8_reg|dout[0]   ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.421      ; 2.455      ;
; 0.508 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.522      ; 1.560      ;
; 0.508 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.432      ; 2.470      ;
; 0.508 ; dregister:ir8_reg|dout[0]   ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.257      ; 1.295      ;
; 0.510 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.368      ; 2.398      ;
; 0.516 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.522      ; 1.568      ;
; 0.530 ; dregister:ir8_reg|dout[3]   ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.421      ; 2.481      ;
; 0.540 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.778      ; 2.318      ;
; 0.542 ; dregister:ir8_reg|dout[1]   ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; clk          ; op_code[1]  ; -0.500       ; 1.320      ; 1.392      ;
; 0.543 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; clk          ; op_code[1]  ; -0.500       ; 0.777      ; 0.850      ;
; 0.543 ; dregister:ir8_reg|dout[2]   ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.424      ; 2.497      ;
; 0.545 ; dregister:ir8_reg|dout[6]   ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.411      ; 2.486      ;
; 0.552 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[7]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.431      ; 2.503      ;
; 0.557 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 1.774      ; 2.331      ;
; 0.560 ; dregister:ir8_reg|dout[1]   ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; clk          ; op_code[1]  ; -0.500       ; 1.353      ; 1.443      ;
; 0.570 ; dregister:ir8_reg|dout[6]   ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.519      ; 1.619      ;
; 0.572 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.335      ; 2.427      ;
; 0.572 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.414      ; 2.516      ;
; 0.584 ; dregister:ir8_reg|dout[2]   ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.484      ; 2.598      ;
; 0.587 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 2.261      ; 2.848      ;
; 0.591 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 2.495      ; 2.616      ;
; 0.594 ; dregister:ir8_reg|dout[2]   ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.522      ; 1.646      ;
; 0.609 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; clk          ; op_code[1]  ; -0.500       ; 0.773      ; 0.912      ;
; 0.612 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.492      ; 2.634      ;
; 0.620 ; dregister:ir8_reg|dout[1]   ; LM_SM_logic:lsm_block|LM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.400      ; 2.550      ;
; 0.623 ; dregister:ir8_reg|dout[6]   ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.421      ; 2.574      ;
; 0.627 ; dregister:ir8_reg|dout[6]   ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.257      ; 1.414      ;
; 0.631 ; LM_SM_logic:lsm_block|start ; LM_SM_logic:lsm_block|dummy_ir8_in[3]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.530      ; 1.161      ;
; 0.641 ; dregister:ir8_reg|dout[2]   ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 2.487      ; 2.658      ;
; 0.642 ; dregister:ir8_reg|dout[0]   ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.519      ; 1.691      ;
; 0.643 ; dregister:ir8_reg|dout[1]   ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.470      ; 2.643      ;
; 0.646 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.030      ; 1.206      ;
; 0.646 ; dregister:ir8_reg|dout[7]   ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.530      ; 1.706      ;
; 0.650 ; dregister:ir8_reg|dout[5]   ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.424      ; 2.604      ;
; 0.657 ; dregister:ir8_reg|dout[6]   ; LM_SM_logic:lsm_block|LM_address[2]             ; clk          ; op_code[1]  ; -0.500       ; 2.484      ; 2.671      ;
; 0.668 ; dregister:ir8_reg|dout[3]   ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; clk          ; op_code[1]  ; -0.500       ; 1.519      ; 1.717      ;
; 0.671 ; dregister:ir8_reg|dout[3]   ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.481      ; 2.682      ;
; 0.671 ; dregister:ir8_reg|dout[0]   ; LM_SM_logic:lsm_block|SM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.417      ; 2.618      ;
; 0.672 ; dregister:ir8_reg|dout[1]   ; LM_SM_logic:lsm_block|dummy_ir8_in[2]           ; clk          ; op_code[1]  ; -0.500       ; 1.246      ; 1.448      ;
; 0.674 ; dregister:ir8_reg|dout[3]   ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.019      ; 1.223      ;
; 0.677 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[1]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 2.523      ; 2.720      ;
; 0.678 ; dregister:ir8_reg|dout[6]   ; LM_SM_logic:lsm_block|LM_address[1]             ; clk          ; op_code[1]  ; -0.500       ; 2.481      ; 2.689      ;
; 0.682 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[5]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.778      ; 1.980      ;
; 0.693 ; LM_SM_logic:lsm_block|start ; LM_SM_logic:lsm_block|dummy_ir8_in[0]           ; op_code[1]   ; op_code[1]  ; 0.000        ; 0.497      ; 1.190      ;
; 0.694 ; dregister:ir8_reg|dout[4]   ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.022      ; 1.246      ;
; 0.697 ; dregister:ir8_reg|dout[0]   ; LM_SM_logic:lsm_block|dummy_ir8_in[6]           ; clk          ; op_code[1]  ; -0.500       ; 1.019      ; 1.246      ;
; 0.698 ; dregister:ir8_reg|dout[1]   ; LM_SM_logic:lsm_block|SM_address[0]             ; clk          ; op_code[1]  ; -0.500       ; 2.410      ; 2.638      ;
; 0.706 ; op_code[1]                  ; LM_SM_logic:lsm_block|dummy_ir8_in[4]           ; op_code[1]   ; op_code[1]  ; -0.500       ; 1.774      ; 2.000      ;
+-------+-----------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 1.267 ; LM_SM_logic:lsm_block|dummy_ir8_in[4] ; dregister:ir8_reg|dout[4] ; op_code[1]   ; clk         ; -0.500       ; -0.681     ; 0.200      ;
; 1.274 ; LM_SM_logic:lsm_block|dummy_ir8_in[5] ; dregister:ir8_reg|dout[5] ; op_code[1]   ; clk         ; -0.500       ; -0.686     ; 0.202      ;
; 1.475 ; LM_SM_logic:lsm_block|dummy_ir8_in[6] ; dregister:ir8_reg|dout[6] ; op_code[1]   ; clk         ; -0.500       ; -0.882     ; 0.207      ;
; 1.572 ; LM_SM_logic:lsm_block|dummy_ir8_in[7] ; dregister:ir8_reg|dout[7] ; op_code[1]   ; clk         ; -0.500       ; -0.996     ; 0.190      ;
; 1.629 ; LM_SM_logic:lsm_block|dummy_ir8_in[2] ; dregister:ir8_reg|dout[2] ; op_code[1]   ; clk         ; -0.500       ; -1.042     ; 0.201      ;
; 1.633 ; LM_SM_logic:lsm_block|dummy_ir8_in[1] ; dregister:ir8_reg|dout[1] ; op_code[1]   ; clk         ; -0.500       ; -1.055     ; 0.192      ;
; 1.748 ; LM_SM_logic:lsm_block|dummy_ir8_in[0] ; dregister:ir8_reg|dout[0] ; op_code[1]   ; clk         ; -0.500       ; -1.163     ; 0.199      ;
; 1.749 ; LM_SM_logic:lsm_block|dummy_ir8_in[3] ; dregister:ir8_reg|dout[3] ; op_code[1]   ; clk         ; -0.500       ; -1.162     ; 0.201      ;
+-------+---------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.864  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.087  ; 1.243 ; N/A      ; N/A     ; -3.000              ;
;  op_code[1]      ; -4.864  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -70.51  ; 0.0   ; 0.0      ; 0.0     ; -16.898             ;
;  clk             ; -12.221 ; 0.000 ; N/A      ; N/A     ; -11.831             ;
;  op_code[1]      ; -58.289 ; 0.000 ; N/A      ; N/A     ; -5.898              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LM_address[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LM_address[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LM_address[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SM_address[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SM_address[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SM_address[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; op2[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en_IFID       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en_PC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; op_code[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op_code[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; imm_ir_8[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; SM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; SM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; op2[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; op2[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; op2[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; op2[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; en_IFID       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; en_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; SM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; op2[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; op2[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; op2[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; op2[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; en_IFID       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; en_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SM_address[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SM_address[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; op2[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; op2[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; op2[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; op2[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; en_IFID       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; op_code[1] ; clk        ; 0        ; 8        ; 0        ; 0        ;
; clk        ; op_code[1] ; 0        ; 0        ; 201      ; 0        ;
; op_code[1] ; op_code[1] ; 0        ; 0        ; 42       ; 118      ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; op_code[1] ; clk        ; 0        ; 8        ; 0        ; 0        ;
; clk        ; op_code[1] ; 0        ; 0        ; 201      ; 0        ;
; op_code[1] ; op_code[1] ; 0        ; 0        ; 42       ; 118      ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+----------------------------------------------+
; Clock Status Summary                         ;
+------------+------------+------+-------------+
; Target     ; Clock      ; Type ; Status      ;
+------------+------------+------+-------------+
; clk        ; clk        ; Base ; Constrained ;
; op_code[1] ; op_code[1] ; Base ; Constrained ;
+------------+------------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; imm_ir_8[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; LM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_IFID       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_PC         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; imm_ir_8[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; imm_ir_8[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op_code[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; LM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SM_address[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_IFID       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; en_PC         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; op2[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri Dec 01 05:33:52 2017
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 24 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name op_code[1] op_code[1]
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.864
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.864             -58.289 op_code[1] 
    Info (332119):    -2.087             -12.221 clk 
Info (332146): Worst-case hold slack is 0.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.555               0.000 op_code[1] 
    Info (332119):     1.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.000 clk 
    Info (332119):    -3.000              -5.898 op_code[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.242             -51.699 op_code[1] 
    Info (332119):    -1.794             -10.362 clk 
Info (332146): Worst-case hold slack is 0.519
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.519               0.000 op_code[1] 
    Info (332119):     1.243               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.000 clk 
    Info (332119):    -3.000              -5.136 op_code[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.305             -23.625 op_code[1] 
    Info (332119):    -1.266              -7.574 clk 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 op_code[1] 
    Info (332119):     1.267               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.831 clk 
    Info (332119):    -3.000              -4.682 op_code[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 646 megabytes
    Info: Processing ended: Fri Dec 01 05:33:54 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


