
I2C_PCF_v2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000043a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000003c6  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000005c  00800100  00800100  0000043a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000043a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  0000046c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000120  00000000  00000000  000004a8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000011fe  00000000  00000000  000005c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000b9c  00000000  00000000  000017c6  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000af3  00000000  00000000  00002362  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000360  00000000  00000000  00002e58  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000007a7  00000000  00000000  000031b8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000b5f  00000000  00000000  0000395f  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000138  00000000  00000000  000044be  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 a5 00 	jmp	0x14a	; 0x14a <__vector_18>
  4c:	0c 94 6a 00 	jmp	0xd4	; 0xd4 <__vector_19>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 5f 01 	jmp	0x2be	; 0x2be <__vector_24>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e6 ec       	ldi	r30, 0xC6	; 198
  7c:	f3 e0       	ldi	r31, 0x03	; 3
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a0 30       	cpi	r26, 0x00	; 0
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a0 e0       	ldi	r26, 0x00	; 0
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	ac 35       	cpi	r26, 0x5C	; 92
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 ed 00 	call	0x1da	; 0x1da <main>
  9e:	0c 94 e1 01 	jmp	0x3c2	; 0x3c2 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <UART_Init>:
	TX_Head = 0;
	TX_Tail = 0; 
	
	// returning ErrorUart (no-cost operation) 
	return ErrorUart;
}
  a6:	82 e0       	ldi	r24, 0x02	; 2
  a8:	80 93 c0 00 	sts	0x00C0, r24	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
  ac:	88 eb       	ldi	r24, 0xB8	; 184
  ae:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
  b2:	86 e0       	ldi	r24, 0x06	; 6
  b4:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
  b8:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
  bc:	8f ec       	ldi	r24, 0xCF	; 207
  be:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
  c2:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <RX_Tail>
  c6:	10 92 05 01 	sts	0x0105, r1	; 0x800105 <RX_Head>
  ca:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <TX_Tail>
  ce:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <TX_Head>
  d2:	08 95       	ret

000000d4 <__vector_19>:
  d4:	1f 92       	push	r1
  d6:	0f 92       	push	r0
  d8:	0f b6       	in	r0, 0x3f	; 63
  da:	0f 92       	push	r0
  dc:	11 24       	eor	r1, r1
  de:	2f 93       	push	r18
  e0:	8f 93       	push	r24
  e2:	9f 93       	push	r25
  e4:	ef 93       	push	r30
  e6:	ff 93       	push	r31
  e8:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <TX_Tail>
  ec:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <TX_Head>
  f0:	98 17       	cp	r25, r24
  f2:	c9 f0       	breq	.+50     	; 0x126 <__vector_19+0x52>
  f4:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <TX_Tail>
  f8:	9f 5f       	subi	r25, 0xFF	; 255
  fa:	8d ec       	ldi	r24, 0xCD	; 205
  fc:	98 9f       	mul	r25, r24
  fe:	81 2d       	mov	r24, r1
 100:	11 24       	eor	r1, r1
 102:	82 95       	swap	r24
 104:	86 95       	lsr	r24
 106:	87 70       	andi	r24, 0x07	; 7
 108:	28 e2       	ldi	r18, 0x28	; 40
 10a:	82 9f       	mul	r24, r18
 10c:	90 19       	sub	r25, r0
 10e:	11 24       	eor	r1, r1
 110:	90 93 02 01 	sts	0x0102, r25	; 0x800102 <TX_Tail>
 114:	e0 91 02 01 	lds	r30, 0x0102	; 0x800102 <TX_Tail>
 118:	f0 e0       	ldi	r31, 0x00	; 0
 11a:	ea 5f       	subi	r30, 0xFA	; 250
 11c:	fe 4f       	sbci	r31, 0xFE	; 254
 11e:	80 81       	ld	r24, Z
 120:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 124:	05 c0       	rjmp	.+10     	; 0x130 <__vector_19+0x5c>
 126:	e1 ec       	ldi	r30, 0xC1	; 193
 128:	f0 e0       	ldi	r31, 0x00	; 0
 12a:	80 81       	ld	r24, Z
 12c:	8f 7d       	andi	r24, 0xDF	; 223
 12e:	80 83       	st	Z, r24
 130:	ff 91       	pop	r31
 132:	ef 91       	pop	r30
 134:	9f 91       	pop	r25
 136:	8f 91       	pop	r24
 138:	2f 91       	pop	r18
 13a:	0f 90       	pop	r0
 13c:	0f be       	out	0x3f, r0	; 63
 13e:	0f 90       	pop	r0
 140:	1f 90       	pop	r1
 142:	18 95       	reti

00000144 <Uart_SetELOEndCharDetected>:
 * @param  value Value of flag to be set
 * @return void
 */
void Uart_SetELOEndCharDetected(uint8_t value)
{
	EloEndCharDetected = value;
 144:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_end>
 148:	08 95       	ret

0000014a <__vector_18>:
 * When interrupt occures, the new data has to be stored in circular buffer.
 * Head pointer increases, only if buffer is not full.
 *
*/
ISR(USART_RX_vect)
{
 14a:	1f 92       	push	r1
 14c:	0f 92       	push	r0
 14e:	0f b6       	in	r0, 0x3f	; 63
 150:	0f 92       	push	r0
 152:	11 24       	eor	r1, r1
 154:	2f 93       	push	r18
 156:	3f 93       	push	r19
 158:	4f 93       	push	r20
 15a:	5f 93       	push	r21
 15c:	6f 93       	push	r22
 15e:	7f 93       	push	r23
 160:	8f 93       	push	r24
 162:	9f 93       	push	r25
 164:	af 93       	push	r26
 166:	bf 93       	push	r27
 168:	ef 93       	push	r30
 16a:	ff 93       	push	r31
	char data;			// Temporary (to empty UDR)
	uint8_t tmpRXHead;	// Temporary (for computations) 
	
	data = UDR_REG;		// empty UDR in temporary variable 
 16c:	90 91 c6 00 	lds	r25, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
						// this permits to receive another data (avoid loss)
	
	tmpRXHead = RX_Head + 1;			// Increase position of tmp head 
 170:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <RX_Head>
 174:	8f 5f       	subi	r24, 0xFF	; 255
	tmpRXHead %= UART_RX_BUFFER_SIZE;	// cycling buffer position if max reached
 176:	ed ec       	ldi	r30, 0xCD	; 205
 178:	8e 9f       	mul	r24, r30
 17a:	e1 2d       	mov	r30, r1
 17c:	11 24       	eor	r1, r1
 17e:	e2 95       	swap	r30
 180:	e6 95       	lsr	r30
 182:	e7 70       	andi	r30, 0x07	; 7
 184:	28 e2       	ldi	r18, 0x28	; 40
 186:	e2 9f       	mul	r30, r18
 188:	80 19       	sub	r24, r0
 18a:	11 24       	eor	r1, r1
 18c:	e8 2f       	mov	r30, r24
	
	// Is RX_Buffer full ? 
	if (tmpRXHead == RX_Tail)
 18e:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <RX_Tail>
 192:	e8 13       	cpse	r30, r24
 194:	06 c0       	rjmp	.+12     	; 0x1a2 <__vector_18+0x58>
	{
		// --> ERROR : RX Buffer is full 
		ErrorUart |= UART_ERROR_RX_BUFFER_FULL; // Buffer is full, handle exeption ! 
 196:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <ErrorUart>
 19a:	82 60       	ori	r24, 0x02	; 2
 19c:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <ErrorUart>
 1a0:	0b c0       	rjmp	.+22     	; 0x1b8 <__vector_18+0x6e>
	}
	else
	{
		RX_Head = tmpRXHead ;			// Save new pointer position
 1a2:	e0 93 05 01 	sts	0x0105, r30	; 0x800105 <RX_Head>
		RX_Buffer[tmpRXHead] = data;	// Save data in buffer
 1a6:	f0 e0       	ldi	r31, 0x00	; 0
 1a8:	e2 5d       	subi	r30, 0xD2	; 210
 1aa:	fe 4f       	sbci	r31, 0xFE	; 254
 1ac:	90 83       	st	Z, r25
		
		// ELO Protocole handling
		if (data == '*')
 1ae:	9a 32       	cpi	r25, 0x2A	; 42
 1b0:	19 f4       	brne	.+6      	; 0x1b8 <__vector_18+0x6e>
		{
			Uart_SetELOEndCharDetected(0x01);
 1b2:	81 e0       	ldi	r24, 0x01	; 1
 1b4:	0e 94 a2 00 	call	0x144	; 0x144 <Uart_SetELOEndCharDetected>
		}
	}
}
 1b8:	ff 91       	pop	r31
 1ba:	ef 91       	pop	r30
 1bc:	bf 91       	pop	r27
 1be:	af 91       	pop	r26
 1c0:	9f 91       	pop	r25
 1c2:	8f 91       	pop	r24
 1c4:	7f 91       	pop	r23
 1c6:	6f 91       	pop	r22
 1c8:	5f 91       	pop	r21
 1ca:	4f 91       	pop	r20
 1cc:	3f 91       	pop	r19
 1ce:	2f 91       	pop	r18
 1d0:	0f 90       	pop	r0
 1d2:	0f be       	out	0x3f, r0	; 63
 1d4:	0f 90       	pop	r0
 1d6:	1f 90       	pop	r1
 1d8:	18 95       	reti

000001da <main>:


#define ADDR_PCF8574 0x20

int main(void)
{
 1da:	cf 93       	push	r28
 1dc:	df 93       	push	r29
 1de:	00 d0       	rcall	.+0      	; 0x1e0 <main+0x6>
 1e0:	1f 92       	push	r1
 1e2:	cd b7       	in	r28, 0x3d	; 61
 1e4:	de b7       	in	r29, 0x3e	; 62
	/**/
	DDRC = 0x20;
 1e6:	80 e2       	ldi	r24, 0x20	; 32
 1e8:	87 b9       	out	0x07, r24	; 7
	
	uint8_t flag = 0;
	uint8_t k2000 = 1;
	
	TWIMaster_Init();
 1ea:	0e 94 29 01 	call	0x252	; 0x252 <TWIMaster_Init>
	UART_Init();
 1ee:	0e 94 53 00 	call	0xa6	; 0xa6 <UART_Init>
	
	U_TWI_MSG message;

	message.S_MsgSplit.SlaveAdress = ADDR_PCF8574;
 1f2:	89 81       	ldd	r24, Y+1	; 0x01
 1f4:	81 70       	andi	r24, 0x01	; 1
	message.S_MsgSplit.ReadWriteBit = TWI_WRITE;
 1f6:	80 64       	ori	r24, 0x40	; 64
 1f8:	8e 7f       	andi	r24, 0xFE	; 254
 1fa:	89 83       	std	Y+1, r24	; 0x01
	
	
	sei();
 1fc:	78 94       	sei
{
	/**/
	DDRC = 0x20;
	
	uint8_t flag = 0;
	uint8_t k2000 = 1;
 1fe:	11 e0       	ldi	r17, 0x01	; 1
int main(void)
{
	/**/
	DDRC = 0x20;
	
	uint8_t flag = 0;
 200:	00 e0       	ldi	r16, 0x00	; 0
		128 -> 127
		
		nous somme a l'etat bas active
		donc nous pouvons faire une inversion par complement a 1 avec le signe "~"
		*/
		message.S_MsgSplit.Message[0] = ~k2000;
 202:	81 2f       	mov	r24, r17
 204:	80 95       	com	r24
 206:	8a 83       	std	Y+2, r24	; 0x02
		TWIMaster_SendMsg(message.MsgBuffer , 2);
 208:	62 e0       	ldi	r22, 0x02	; 2
 20a:	ce 01       	movw	r24, r28
 20c:	01 96       	adiw	r24, 0x01	; 1
 20e:	0e 94 3c 01 	call	0x278	; 0x278 <TWIMaster_SendMsg>
		while(TWI_isBusy());
 212:	0e 94 5b 01 	call	0x2b6	; 0x2b6 <TWI_isBusy>
 216:	81 11       	cpse	r24, r1
 218:	fc cf       	rjmp	.-8      	; 0x212 <main+0x38>
			
		 if (k2000 != 128 && flag == 0)
 21a:	10 38       	cpi	r17, 0x80	; 128
 21c:	21 f0       	breq	.+8      	; 0x226 <main+0x4c>
 21e:	01 11       	cpse	r16, r1
 220:	04 c0       	rjmp	.+8      	; 0x22a <main+0x50>
		 {
			 k2000 *= 2;
 222:	11 0f       	add	r17, r17
 224:	03 c0       	rjmp	.+6      	; 0x22c <main+0x52>
		 }
		 else
		 {
			 flag = 1;
 226:	01 e0       	ldi	r16, 0x01	; 1
 228:	01 c0       	rjmp	.+2      	; 0x22c <main+0x52>
 22a:	01 e0       	ldi	r16, 0x01	; 1
		 }
		 if (k2000 != 1 && flag == 1)
 22c:	11 30       	cpi	r17, 0x01	; 1
 22e:	21 f0       	breq	.+8      	; 0x238 <main+0x5e>
 230:	01 30       	cpi	r16, 0x01	; 1
 232:	21 f4       	brne	.+8      	; 0x23c <main+0x62>
		 {
			 k2000 /= 2;
 234:	16 95       	lsr	r17
 236:	03 c0       	rjmp	.+6      	; 0x23e <main+0x64>
		 }
		 else
		 {
			 flag = 0;
 238:	00 e0       	ldi	r16, 0x00	; 0
 23a:	01 c0       	rjmp	.+2      	; 0x23e <main+0x64>
 23c:	00 e0       	ldi	r16, 0x00	; 0
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 23e:	2f e7       	ldi	r18, 0x7F	; 127
 240:	88 e3       	ldi	r24, 0x38	; 56
 242:	91 e0       	ldi	r25, 0x01	; 1
 244:	21 50       	subi	r18, 0x01	; 1
 246:	80 40       	sbci	r24, 0x00	; 0
 248:	90 40       	sbci	r25, 0x00	; 0
 24a:	e1 f7       	brne	.-8      	; 0x244 <main+0x6a>
 24c:	00 c0       	rjmp	.+0      	; 0x24e <main+0x74>
 24e:	00 00       	nop
 250:	d8 cf       	rjmp	.-80     	; 0x202 <main+0x28>

00000252 <TWIMaster_Init>:
}

U_TWI_Status TWI_GetTransmitStatus (void)
{
	return TWI_StatusTxRx;
}
 252:	e9 eb       	ldi	r30, 0xB9	; 185
 254:	f0 e0       	ldi	r31, 0x00	; 0
 256:	80 81       	ld	r24, Z
 258:	8c 7f       	andi	r24, 0xFC	; 252
 25a:	80 83       	st	Z, r24
 25c:	80 81       	ld	r24, Z
 25e:	80 83       	st	Z, r24
 260:	88 e4       	ldi	r24, 0x48	; 72
 262:	80 93 b8 00 	sts	0x00B8, r24	; 0x8000b8 <__TEXT_REGION_LENGTH__+0x7f80b8>
 266:	8f ef       	ldi	r24, 0xFF	; 255
 268:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 26c:	ec eb       	ldi	r30, 0xBC	; 188
 26e:	f0 e0       	ldi	r31, 0x00	; 0
 270:	10 82       	st	Z, r1
 272:	84 e0       	ldi	r24, 0x04	; 4
 274:	80 83       	st	Z, r24
 276:	08 95       	ret

00000278 <TWIMaster_SendMsg>:
 278:	fc 01       	movw	r30, r24
 27a:	60 93 58 01 	sts	0x0158, r22	; 0x800158 <TWI_MsgSize>
 27e:	80 81       	ld	r24, Z
 280:	80 93 59 01 	sts	0x0159, r24	; 0x800159 <TWI_BufferTxRx>
 284:	80 81       	ld	r24, Z
 286:	80 ff       	sbrs	r24, 0
 288:	0d c0       	rjmp	.+26     	; 0x2a4 <TWIMaster_SendMsg+0x2c>
 28a:	0f c0       	rjmp	.+30     	; 0x2aa <TWIMaster_SendMsg+0x32>
 28c:	29 2f       	mov	r18, r25
 28e:	30 e0       	ldi	r19, 0x00	; 0
 290:	df 01       	movw	r26, r30
 292:	a2 0f       	add	r26, r18
 294:	b3 1f       	adc	r27, r19
 296:	8c 91       	ld	r24, X
 298:	d9 01       	movw	r26, r18
 29a:	a7 5a       	subi	r26, 0xA7	; 167
 29c:	be 4f       	sbci	r27, 0xFE	; 254
 29e:	8c 93       	st	X, r24
 2a0:	9f 5f       	subi	r25, 0xFF	; 255
 2a2:	01 c0       	rjmp	.+2      	; 0x2a6 <TWIMaster_SendMsg+0x2e>
 2a4:	91 e0       	ldi	r25, 0x01	; 1
 2a6:	96 17       	cp	r25, r22
 2a8:	88 f3       	brcs	.-30     	; 0x28c <TWIMaster_SendMsg+0x14>
 2aa:	10 92 57 01 	sts	0x0157, r1	; 0x800157 <TWI_StatusTxRx>
 2ae:	85 ea       	ldi	r24, 0xA5	; 165
 2b0:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 2b4:	08 95       	ret

000002b6 <TWI_isBusy>:
 2b6:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 2ba:	81 70       	andi	r24, 0x01	; 1
 2bc:	08 95       	ret

000002be <__vector_24>:
*	l'interruption envoie les données qui s'y trouvent. 
*
*/

ISR(TWI_vect)
{
 2be:	1f 92       	push	r1
 2c0:	0f 92       	push	r0
 2c2:	0f b6       	in	r0, 0x3f	; 63
 2c4:	0f 92       	push	r0
 2c6:	11 24       	eor	r1, r1
 2c8:	2f 93       	push	r18
 2ca:	3f 93       	push	r19
 2cc:	8f 93       	push	r24
 2ce:	9f 93       	push	r25
 2d0:	ef 93       	push	r30
 2d2:	ff 93       	push	r31
	static uint8_t MsgPtr = 0;		// Pointeur de message (Static = 
								// valeur reste après l'interruption)
								
	switch (TWSR)
 2d4:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 2d8:	88 32       	cpi	r24, 0x28	; 40
 2da:	a1 f0       	breq	.+40     	; 0x304 <__vector_24+0x46>
 2dc:	40 f4       	brcc	.+16     	; 0x2ee <__vector_24+0x30>
 2de:	80 31       	cpi	r24, 0x10	; 16
 2e0:	79 f0       	breq	.+30     	; 0x300 <__vector_24+0x42>
 2e2:	88 31       	cpi	r24, 0x18	; 24
 2e4:	79 f0       	breq	.+30     	; 0x304 <__vector_24+0x46>
 2e6:	88 30       	cpi	r24, 0x08	; 8
 2e8:	09 f0       	breq	.+2      	; 0x2ec <__vector_24+0x2e>
 2ea:	58 c0       	rjmp	.+176    	; 0x39c <__vector_24+0xde>
 2ec:	09 c0       	rjmp	.+18     	; 0x300 <__vector_24+0x42>
 2ee:	80 35       	cpi	r24, 0x50	; 80
 2f0:	31 f1       	breq	.+76     	; 0x33e <__vector_24+0x80>
 2f2:	88 35       	cpi	r24, 0x58	; 88
 2f4:	09 f4       	brne	.+2      	; 0x2f8 <__vector_24+0x3a>
 2f6:	41 c0       	rjmp	.+130    	; 0x37a <__vector_24+0xbc>
 2f8:	80 34       	cpi	r24, 0x40	; 64
 2fa:	09 f0       	breq	.+2      	; 0x2fe <__vector_24+0x40>
 2fc:	4f c0       	rjmp	.+158    	; 0x39c <__vector_24+0xde>
 2fe:	2b c0       	rjmp	.+86     	; 0x356 <__vector_24+0x98>
	{
		case TWI_START:							// Si une condition de start ou de Repeated start
		case TWI_REP_START:						// a été envoyé, remet le pointeur à "0" et charge 
		MsgPtr = 0;								// l'adresse 
 300:	10 92 56 01 	sts	0x0156, r1	; 0x800156 <MsgPtr.1690>
		case TWI_WR_ADR_ACK:					// Cette condition s'applique également si l'écriture
		case TWI_WR_DATA_ACK:					// a été notifiée par un ACK 
			if (MsgPtr < TWI_MsgSize)			// Si la totalité n'a pas été envoyée
 304:	e0 91 56 01 	lds	r30, 0x0156	; 0x800156 <MsgPtr.1690>
 308:	80 91 58 01 	lds	r24, 0x0158	; 0x800158 <TWI_MsgSize>
 30c:	e8 17       	cp	r30, r24
 30e:	70 f4       	brcc	.+28     	; 0x32c <__vector_24+0x6e>
			{
				TWDR = TWI_BufferTxRx[MsgPtr++];
 310:	81 e0       	ldi	r24, 0x01	; 1
 312:	8e 0f       	add	r24, r30
 314:	80 93 56 01 	sts	0x0156, r24	; 0x800156 <MsgPtr.1690>
 318:	f0 e0       	ldi	r31, 0x00	; 0
 31a:	e7 5a       	subi	r30, 0xA7	; 167
 31c:	fe 4f       	sbci	r31, 0xFE	; 254
 31e:	80 81       	ld	r24, Z
 320:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
				TWCR = (1<<TWEN)|                          // Active le périphérique TWI
 324:	85 e8       	ldi	r24, 0x85	; 133
 326:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 32a:	40 c0       	rjmp	.+128    	; 0x3ac <__vector_24+0xee>
				(0<<TWEA)|(0<<TWSTA)|(0<<TWSTO)|           //
				(0<<TWWC);                                 //
			}
			else								// Si la totalité du message a été envoyée								
			{
				TWI_StatusTxRx.S_StatusBit.TransmitOk = 0x01;	// Règle le bit de status (TX OK) 
 32c:	80 91 57 01 	lds	r24, 0x0157	; 0x800157 <TWI_StatusTxRx>
 330:	81 60       	ori	r24, 0x01	; 1
 332:	80 93 57 01 	sts	0x0157, r24	; 0x800157 <TWI_StatusTxRx>
				TWCR = (1<<TWEN)|									// Active le périphérique TWI
 336:	84 e9       	ldi	r24, 0x94	; 148
 338:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 33c:	37 c0       	rjmp	.+110    	; 0x3ac <__vector_24+0xee>
				(0<<TWWC);											//
			}
		break;
		
    case TWI_RD_DATA_ACK:					// Si un byte a été reçu et ACK envoyé
		TWI_BufferTxRx[MsgPtr++] = TWDR;
 33e:	e0 91 56 01 	lds	r30, 0x0156	; 0x800156 <MsgPtr.1690>
 342:	81 e0       	ldi	r24, 0x01	; 1
 344:	8e 0f       	add	r24, r30
 346:	80 93 56 01 	sts	0x0156, r24	; 0x800156 <MsgPtr.1690>
 34a:	f0 e0       	ldi	r31, 0x00	; 0
 34c:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 350:	e7 5a       	subi	r30, 0xA7	; 167
 352:	fe 4f       	sbci	r31, 0xFE	; 254
 354:	80 83       	st	Z, r24
		
    case TWI_RD_ADR_ACK:					// L'adresse et la notification ont été reçu par le SLAVE
    if (MsgPtr < (TWI_MsgSize-1) )          // Vérifie si il s'agit du dernier byte à lire 
 356:	20 91 56 01 	lds	r18, 0x0156	; 0x800156 <MsgPtr.1690>
 35a:	30 e0       	ldi	r19, 0x00	; 0
 35c:	80 91 58 01 	lds	r24, 0x0158	; 0x800158 <TWI_MsgSize>
 360:	90 e0       	ldi	r25, 0x00	; 0
 362:	01 97       	sbiw	r24, 0x01	; 1
 364:	28 17       	cp	r18, r24
 366:	39 07       	cpc	r19, r25
 368:	24 f4       	brge	.+8      	; 0x372 <__vector_24+0xb4>
    {
		// Si ce n'est pas le cas,
	    TWCR = (1<<TWEN)|                   // Met à Jour le Registre TWCR 
 36a:	85 ec       	ldi	r24, 0xC5	; 197
 36c:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 370:	1d c0       	rjmp	.+58     	; 0x3ac <__vector_24+0xee>
	    (0<<TWWC);                          
    }
	else									     
    {
		// Si tout les bytes ont étés lus
	    TWCR = (1<<TWEN)|                          // Met à jour le TWCR
 372:	85 e8       	ldi	r24, 0x85	; 133
 374:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 378:	19 c0       	rjmp	.+50     	; 0x3ac <__vector_24+0xee>
	    (0<<TWWC);                                 //
    }
    break;
	
    case TWI_RD_DATA_NACK:								// Le dernier byte à été reçu (nack envoyé)
		TWI_BufferTxRx[MsgPtr] = TWDR;					// Sauve les données
 37a:	e0 91 56 01 	lds	r30, 0x0156	; 0x800156 <MsgPtr.1690>
 37e:	f0 e0       	ldi	r31, 0x00	; 0
 380:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 384:	e7 5a       	subi	r30, 0xA7	; 167
 386:	fe 4f       	sbci	r31, 0xFE	; 254
 388:	80 83       	st	Z, r24
		TWI_StatusTxRx.S_StatusBit.TransmitOk = 0x01;	// Flag de communication terminée correctement
 38a:	80 91 57 01 	lds	r24, 0x0157	; 0x800157 <TWI_StatusTxRx>
 38e:	81 60       	ori	r24, 0x01	; 1
 390:	80 93 57 01 	sts	0x0157, r24	; 0x800157 <TWI_StatusTxRx>
		 
		TWCR = (1<<TWEN)|                          // Met à jour le registre de configuration TWI
 394:	84 e9       	ldi	r24, 0x94	; 148
 396:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		(0<<TWIE)|(1<<TWINT)|                      // Désactive les interruptions et clear le Flag 
		(0<<TWEA)|(0<<TWSTA)|(1<<TWSTO)|           // Envoie la condition de stop 
		(0<<TWWC);                                 //
    break;
 39a:	08 c0       	rjmp	.+16     	; 0x3ac <__vector_24+0xee>
    case TWI_RD_ADR_NACK:		// Envoi de l'adresse + R, mais slave réponds avec NACK
    case TWI_WR_DATA_NACK:		// Envoi d'un byte, mais slave réponds avec NACK 
    case TWI_ERROR_BUS:			// Error sur le bus (Condition illegale (ex: Start-Stop)
    default:
		//TWI_state = TWSR;				// Sauve le registre de status et
		TWI_StatusTxRx.S_StatusBit.TransmitOk = 0x00;	// Efface le FLag de validation
 39c:	80 91 57 01 	lds	r24, 0x0157	; 0x800157 <TWI_StatusTxRx>
 3a0:	8e 7f       	andi	r24, 0xFE	; 254
 3a2:	80 93 57 01 	sts	0x0157, r24	; 0x800157 <TWI_StatusTxRx>
    
		// Reset TWI Interface
		TWCR = (1<<TWEN)|					// Mise à jour du registre de CONF
 3a6:	84 e0       	ldi	r24, 0x04	; 4
 3a8:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
		(0<<TWIE)|(0<<TWINT)|				// Désactive les interruptions
		(0<<TWEA)|(0<<TWSTA)|(0<<TWSTO)|	// Stoppe la communication en cours
		(0<<TWWC);							//		
	}
}
 3ac:	ff 91       	pop	r31
 3ae:	ef 91       	pop	r30
 3b0:	9f 91       	pop	r25
 3b2:	8f 91       	pop	r24
 3b4:	3f 91       	pop	r19
 3b6:	2f 91       	pop	r18
 3b8:	0f 90       	pop	r0
 3ba:	0f be       	out	0x3f, r0	; 63
 3bc:	0f 90       	pop	r0
 3be:	1f 90       	pop	r1
 3c0:	18 95       	reti

000003c2 <_exit>:
 3c2:	f8 94       	cli

000003c4 <__stop_program>:
 3c4:	ff cf       	rjmp	.-2      	; 0x3c4 <__stop_program>
