TimeQuest Timing Analyzer report for uart
Wed Feb 12 12:45:10 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'UART_tx:t1|fd:f1|temp'
 13. Slow 1200mV 85C Model Setup: 'CLOckIn'
 14. Slow 1200mV 85C Model Setup: 'uart_rx:r1|fd:f1|temp2'
 15. Slow 1200mV 85C Model Setup: 'UART_tx:t1|fd:f1|temp1'
 16. Slow 1200mV 85C Model Hold: 'UART_tx:t1|fd:f1|temp'
 17. Slow 1200mV 85C Model Hold: 'uart_rx:r1|fd:f1|temp2'
 18. Slow 1200mV 85C Model Hold: 'CLOckIn'
 19. Slow 1200mV 85C Model Hold: 'UART_tx:t1|fd:f1|temp1'
 20. Slow 1200mV 85C Model Recovery: 'UART_tx:t1|fd:f1|temp'
 21. Slow 1200mV 85C Model Removal: 'UART_tx:t1|fd:f1|temp'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp'
 30. Slow 1200mV 0C Model Setup: 'CLOckIn'
 31. Slow 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'
 32. Slow 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp1'
 33. Slow 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp'
 34. Slow 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'
 35. Slow 1200mV 0C Model Hold: 'CLOckIn'
 36. Slow 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp1'
 37. Slow 1200mV 0C Model Recovery: 'UART_tx:t1|fd:f1|temp'
 38. Slow 1200mV 0C Model Removal: 'UART_tx:t1|fd:f1|temp'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp'
 46. Fast 1200mV 0C Model Setup: 'CLOckIn'
 47. Fast 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'
 48. Fast 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp1'
 49. Fast 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp'
 50. Fast 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'
 51. Fast 1200mV 0C Model Hold: 'CLOckIn'
 52. Fast 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp1'
 53. Fast 1200mV 0C Model Recovery: 'UART_tx:t1|fd:f1|temp'
 54. Fast 1200mV 0C Model Removal: 'UART_tx:t1|fd:f1|temp'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths Summary
 69. Clock Status Summary
 70. Unconstrained Input Ports
 71. Unconstrained Output Ports
 72. Unconstrained Input Ports
 73. Unconstrained Output Ports
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
;     Processors 3-4         ;   0.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLOckIn                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOckIn }                ;
; uart_rx:r1|fd:f1|temp2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart_rx:r1|fd:f1|temp2 } ;
; UART_tx:t1|fd:f1|temp  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_tx:t1|fd:f1|temp }  ;
; UART_tx:t1|fd:f1|temp1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_tx:t1|fd:f1|temp1 } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                      ;
+-------------+-----------------+------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name             ; Note                                           ;
+-------------+-----------------+------------------------+------------------------------------------------+
; 137.55 MHz  ; 137.55 MHz      ; UART_tx:t1|fd:f1|temp  ;                                                ;
; 138.27 MHz  ; 138.27 MHz      ; CLOckIn                ;                                                ;
; 242.66 MHz  ; 242.66 MHz      ; uart_rx:r1|fd:f1|temp2 ;                                                ;
; 1128.67 MHz ; 402.09 MHz      ; UART_tx:t1|fd:f1|temp1 ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; UART_tx:t1|fd:f1|temp  ; -6.270 ; -138.831      ;
; CLOckIn                ; -6.232 ; -187.998      ;
; uart_rx:r1|fd:f1|temp2 ; -3.121 ; -115.942      ;
; UART_tx:t1|fd:f1|temp1 ; 0.114  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp  ; 0.454 ; 0.000         ;
; uart_rx:r1|fd:f1|temp2 ; 0.455 ; 0.000         ;
; CLOckIn                ; 0.480 ; 0.000         ;
; UART_tx:t1|fd:f1|temp1 ; 0.497 ; 0.000         ;
+------------------------+-------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; UART_tx:t1|fd:f1|temp ; -1.395 ; -37.024       ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 85C Model Removal Summary         ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp ; 1.179 ; 0.000         ;
+-----------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; CLOckIn                ; -3.000 ; -116.012        ;
; uart_rx:r1|fd:f1|temp2 ; -1.487 ; -84.759         ;
; UART_tx:t1|fd:f1|temp  ; -1.487 ; -55.019         ;
; UART_tx:t1|fd:f1|temp1 ; -1.487 ; -1.487          ;
+------------------------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_tx:t1|fd:f1|temp'                                                                                          ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -6.270 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 7.190      ;
; -6.261 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 7.181      ;
; -6.173 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 7.093      ;
; -6.164 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 7.084      ;
; -6.124 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 7.044      ;
; -6.115 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 7.035      ;
; -6.024 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.944      ;
; -6.015 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.935      ;
; -5.993 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.914      ;
; -5.984 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.905      ;
; -5.979 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.899      ;
; -5.970 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.890      ;
; -5.879 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.799      ;
; -5.870 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.790      ;
; -5.842 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.762      ;
; -5.745 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.665      ;
; -5.733 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.653      ;
; -5.724 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.644      ;
; -5.696 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.616      ;
; -5.683 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.603      ;
; -5.674 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.594      ;
; -5.643 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.564      ;
; -5.634 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.555      ;
; -5.596 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.516      ;
; -5.583 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.503      ;
; -5.574 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.494      ;
; -5.565 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.486      ;
; -5.551 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.471      ;
; -5.542 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.462      ;
; -5.533 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.453      ;
; -5.451 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.371      ;
; -5.442 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.362      ;
; -5.433 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.353      ;
; -5.393 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.313      ;
; -5.384 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.304      ;
; -5.305 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.225      ;
; -5.294 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.214      ;
; -5.285 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.205      ;
; -5.255 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.175      ;
; -5.251 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.171      ;
; -5.242 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.162      ;
; -5.215 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.136      ;
; -5.173 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.094      ;
; -5.164 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 6.085      ;
; -5.155 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.075      ;
; -5.148 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.068      ;
; -5.139 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.059      ;
; -5.135 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.055      ;
; -5.126 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.046      ;
; -5.114 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 6.034      ;
; -5.104 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.084     ; 6.021      ;
; -5.095 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.084     ; 6.012      ;
; -5.014 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.934      ;
; -4.965 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.885      ;
; -4.920 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.840      ;
; -4.866 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.786      ;
; -4.824 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.744      ;
; -4.823 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.743      ;
; -4.785 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 5.707      ;
; -4.774 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.694      ;
; -4.745 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.666      ;
; -4.720 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.640      ;
; -4.707 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.627      ;
; -4.679 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.599      ;
; -4.678 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.598      ;
; -4.676 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.084     ; 5.593      ;
; -4.644 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.562      ;
; -4.643 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.564      ;
; -4.641 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.559      ;
; -4.639 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 5.561      ;
; -4.629 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.549      ;
; -4.625 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.543      ;
; -4.616 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.534      ;
; -4.583 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.503      ;
; -4.547 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.468      ;
; -4.544 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 5.466      ;
; -4.533 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.453      ;
; -4.529 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.449      ;
; -4.508 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.078     ; 5.431      ;
; -4.494 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 5.416      ;
; -4.437 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.357      ;
; -4.433 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.353      ;
; -4.403 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.323      ;
; -4.394 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 5.316      ;
; -4.384 ; UART_tx:t1|n[5]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.304      ;
; -4.333 ; UART_tx:t1|n[8]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.253      ;
; -4.316 ; UART_tx:t1|n[23] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.234      ;
; -4.314 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.232      ;
; -4.307 ; UART_tx:t1|n[23] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.225      ;
; -4.305 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.223      ;
; -4.293 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.213      ;
; -4.291 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.211      ;
; -4.288 ; UART_tx:t1|n[5]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.208      ;
; -4.259 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.179      ;
; -4.254 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.174      ;
; -4.249 ; UART_tx:t1|n[5]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.079     ; 5.171      ;
; -4.238 ; UART_tx:t1|n[7]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.158      ;
; -4.237 ; UART_tx:t1|n[8]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.081     ; 5.157      ;
; -4.222 ; UART_tx:t1|n[25] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.080     ; 5.143      ;
; -4.219 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.083     ; 5.137      ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOckIn'                                                                                         ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.232 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 7.151      ;
; -6.181 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 7.100      ;
; -6.159 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 7.079      ;
; -6.109 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 7.033      ;
; -6.086 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 7.005      ;
; -6.077 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.997      ;
; -6.032 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.951      ;
; -5.969 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.889      ;
; -5.943 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.862      ;
; -5.932 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.856      ;
; -5.875 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.799      ;
; -5.874 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.794      ;
; -5.869 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.793      ;
; -5.796 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.716      ;
; -5.794 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.713      ;
; -5.790 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.710      ;
; -5.744 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.663      ;
; -5.724 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.648      ;
; -5.714 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.638      ;
; -5.704 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.628      ;
; -5.695 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.615      ;
; -5.694 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.618      ;
; -5.661 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.585      ;
; -5.647 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.566      ;
; -5.598 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.522      ;
; -5.597 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.516      ;
; -5.579 ; UART_tx:t1|fd:f1|j[6]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.503      ;
; -5.572 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.491      ;
; -5.522 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.441      ;
; -5.500 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.419      ;
; -5.451 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.375      ;
; -5.450 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.369      ;
; -5.424 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.348      ;
; -5.406 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.330      ;
; -5.370 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.289      ;
; -5.363 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.282      ;
; -5.321 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.245      ;
; -5.320 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.244      ;
; -5.279 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.203      ;
; -5.235 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.155      ;
; -5.224 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.143      ;
; -5.215 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 6.134      ;
; -5.202 ; UART_tx:t1|fd:f1|j[12] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.122      ;
; -5.173 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 6.097      ;
; -5.135 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.055      ;
; -5.074 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.993      ;
; -5.055 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.975      ;
; -5.027 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.947      ;
; -5.008 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.927      ;
; -4.996 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.916      ;
; -4.988 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.908      ;
; -4.915 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.835      ;
; -4.893 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.080     ; 5.814      ;
; -4.871 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.791      ;
; -4.864 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.784      ;
; -4.859 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 5.783      ;
; -4.823 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.743      ;
; -4.801 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.080     ; 5.722      ;
; -4.776 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.695      ;
; -4.772 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.692      ;
; -4.766 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.686      ;
; -4.741 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 5.665      ;
; -4.740 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 5.664      ;
; -4.739 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[13] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 5.663      ;
; -4.725 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.645      ;
; -4.718 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.638      ;
; -4.701 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 5.625      ;
; -4.682 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.602      ;
; -4.678 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.597      ;
; -4.674 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.594      ;
; -4.651 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.570      ;
; -4.637 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.557      ;
; -4.626 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.546      ;
; -4.615 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.535      ;
; -4.575 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.495      ;
; -4.575 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.495      ;
; -4.571 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.490      ;
; -4.561 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.480      ;
; -4.560 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.479      ;
; -4.559 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 5.483      ;
; -4.559 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.479      ;
; -4.558 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 5.482      ;
; -4.557 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[13] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 5.481      ;
; -4.546 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.466      ;
; -4.545 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.465      ;
; -4.540 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.460      ;
; -4.539 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.459      ;
; -4.485 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.405      ;
; -4.483 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.403      ;
; -4.478 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.398      ;
; -4.474 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.077     ; 5.398      ;
; -4.462 ; UART_tx:t1|fd:f1|j[22] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.382      ;
; -4.449 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.369      ;
; -4.445 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.365      ;
; -4.428 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.348      ;
; -4.427 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.347      ;
; -4.426 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.346      ;
; -4.426 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[13] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.346      ;
; -4.425 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.344      ;
; -4.417 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.337      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart_rx:r1|fd:f1|temp2'                                                                                               ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.121 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 4.041      ;
; -3.114 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 4.034      ;
; -3.084 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 4.004      ;
; -2.991 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.911      ;
; -2.976 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.896      ;
; -2.975 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.895      ;
; -2.968 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.888      ;
; -2.941 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.861      ;
; -2.938 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.858      ;
; -2.911 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.830      ;
; -2.911 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.831      ;
; -2.903 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.822      ;
; -2.865 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.784      ;
; -2.852 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.771      ;
; -2.846 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.766      ;
; -2.845 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.765      ;
; -2.830 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.750      ;
; -2.830 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.750      ;
; -2.829 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.749      ;
; -2.822 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.742      ;
; -2.796 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.716      ;
; -2.795 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.715      ;
; -2.792 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.712      ;
; -2.766 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.686      ;
; -2.765 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.685      ;
; -2.701 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.621      ;
; -2.700 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.620      ;
; -2.699 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.619      ;
; -2.689 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.608      ;
; -2.684 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.604      ;
; -2.684 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.604      ;
; -2.683 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.603      ;
; -2.682 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.602      ;
; -2.676 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.596      ;
; -2.676 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.595      ;
; -2.676 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.595      ;
; -2.670 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.589      ;
; -2.654 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.574      ;
; -2.650 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.570      ;
; -2.649 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.569      ;
; -2.646 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.566      ;
; -2.624 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.544      ;
; -2.620 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.540      ;
; -2.619 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.539      ;
; -2.579 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.498      ;
; -2.573 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.492      ;
; -2.563 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.483      ;
; -2.555 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.475      ;
; -2.554 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.474      ;
; -2.553 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.473      ;
; -2.539 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.459      ;
; -2.538 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.458      ;
; -2.538 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.458      ;
; -2.537 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.457      ;
; -2.536 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.456      ;
; -2.536 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.455      ;
; -2.530 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.450      ;
; -2.523 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.442      ;
; -2.512 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.431      ;
; -2.508 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.428      ;
; -2.507 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.427      ;
; -2.506 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.425      ;
; -2.504 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.424      ;
; -2.503 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.423      ;
; -2.500 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.419      ;
; -2.500 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.420      ;
; -2.499 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.418      ;
; -2.489 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.408      ;
; -2.487 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.406      ;
; -2.483 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.402      ;
; -2.478 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.398      ;
; -2.477 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.397      ;
; -2.474 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.393      ;
; -2.474 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.394      ;
; -2.473 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.393      ;
; -2.473 ; uart_rx:r1|rcnt[13] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.392      ;
; -2.460 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.379      ;
; -2.460 ; uart_rx:r1|rcnt[13] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.379      ;
; -2.454 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.373      ;
; -2.453 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.372      ;
; -2.447 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.366      ;
; -2.420 ; uart_rx:r1|rcnt[14] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.339      ;
; -2.417 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.337      ;
; -2.416 ; uart_rx:r1|rcnt[14] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.082     ; 3.335      ;
; -2.410 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.330      ;
; -2.409 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.329      ;
; -2.408 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.328      ;
; -2.407 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.327      ;
; -2.393 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.313      ;
; -2.393 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.313      ;
; -2.392 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.312      ;
; -2.392 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.312      ;
; -2.391 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.311      ;
; -2.390 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.310      ;
; -2.384 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.304      ;
; -2.362 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.282      ;
; -2.361 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.281      ;
; -2.358 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.278      ;
; -2.358 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.278      ;
; -2.357 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.081     ; 3.277      ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_tx:t1|fd:f1|temp1'                                                                                    ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.114 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 1.000        ; -0.049     ; 0.858      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_tx:t1|fd:f1|temp'                                                                                                   ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.454 ; UART_tx:t1|n[31]         ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_tx:t1|n[30]         ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_tx:t1|n[28]         ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_tx:t1|n[25]         ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_tx:t1|n[18]         ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_tx:t1|n[17]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_tx:t1|n[6]          ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; UART_tx:t1|n[27]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_tx:t1|n[26]         ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 0.746      ;
; 0.771 ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 1.062      ;
; 0.803 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 1.094      ;
; 0.818 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 1.109      ;
; 0.832 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 1.123      ;
; 1.003 ; UART_tx:t1|ReSend        ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.124      ;
; 1.104 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.396      ;
; 1.151 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.443      ;
; 1.151 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.443      ;
; 1.152 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.444      ;
; 1.152 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.444      ;
; 1.152 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.444      ;
; 1.152 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.444      ;
; 1.152 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.444      ;
; 1.235 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.527      ;
; 1.236 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.528      ;
; 1.237 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.529      ;
; 1.237 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.529      ;
; 1.238 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.530      ;
; 1.239 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.531      ;
; 1.240 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.532      ;
; 1.266 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.558      ;
; 1.400 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.692      ;
; 1.400 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.692      ;
; 1.401 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.693      ;
; 1.402 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.694      ;
; 1.402 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.694      ;
; 1.403 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.695      ;
; 1.404 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.696      ;
; 1.437 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.732      ;
; 1.439 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.734      ;
; 1.440 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.735      ;
; 1.440 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.735      ;
; 1.442 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.737      ;
; 1.443 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.738      ;
; 1.445 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 1.740      ;
; 1.507 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.799      ;
; 1.553 ; UART_tx:t1|n[14]         ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 1.844      ;
; 1.581 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.873      ;
; 1.642 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 1.934      ;
; 1.684 ; UART_tx:t1|n[2]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.078      ; 1.974      ;
; 1.710 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.002      ;
; 1.740 ; UART_tx:t1|n[4]          ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.031      ;
; 1.747 ; UART_tx:t1|n[9]          ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.038      ;
; 1.759 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.052      ;
; 1.802 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.095      ;
; 1.817 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.110      ;
; 1.818 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.111      ;
; 1.826 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.119      ;
; 1.841 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.132      ;
; 1.924 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.215      ;
; 1.931 ; UART_tx:t1|n[26]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.222      ;
; 1.969 ; UART_tx:t1|TX            ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.080      ; 2.261      ;
; 1.970 ; UART_tx:t1|n[1]          ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.261      ;
; 1.992 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.283      ;
; 1.999 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.292      ;
; 2.003 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.296      ;
; 2.009 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.302      ;
; 2.018 ; UART_tx:t1|n[19]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.077      ; 2.307      ;
; 2.052 ; UART_tx:t1|n[10]         ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.343      ;
; 2.059 ; UART_tx:t1|n[5]          ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.350      ;
; 2.065 ; UART_tx:t1|n[13]         ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.356      ;
; 2.065 ; UART_tx:t1|n[11]         ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.356      ;
; 2.069 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.360      ;
; 2.077 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.368      ;
; 2.088 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.383      ;
; 2.091 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.386      ;
; 2.092 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.387      ;
; 2.094 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.389      ;
; 2.095 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.390      ;
; 2.096 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.391      ;
; 2.098 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.083      ; 2.393      ;
; 2.111 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.404      ;
; 2.122 ; UART_tx:t1|n[30]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.413      ;
; 2.128 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.419      ;
; 2.136 ; UART_tx:t1|n[2]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.427      ;
; 2.142 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.433      ;
; 2.152 ; UART_tx:t1|n[21]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.091      ; 2.455      ;
; 2.153 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.446      ;
; 2.160 ; UART_tx:t1|n[3]          ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.451      ;
; 2.162 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.453      ;
; 2.168 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.461      ;
; 2.171 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.464      ;
; 2.176 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.079      ; 2.467      ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart_rx:r1|fd:f1|temp2'                                                                                                     ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.455 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; uart_rx:r1|count[2]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 0.746      ;
; 0.468 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 0.758      ;
; 0.679 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 0.969      ;
; 0.698 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|TESTOUT[2]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 0.988      ;
; 0.698 ; uart_rx:r1|state.r_stop   ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.077      ; 0.987      ;
; 0.726 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|TESTOUT[1]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.016      ;
; 0.727 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|TESTOUT[5]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.017      ;
; 0.727 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|TESTOUT[6]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.017      ;
; 0.762 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.053      ;
; 0.762 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.053      ;
; 0.763 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.059      ;
; 0.784 ; uart_rx:r1|state.r_sample ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.077      ; 1.073      ;
; 0.787 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.078      ;
; 0.788 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.079      ;
; 0.821 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.111      ;
; 0.830 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.120      ;
; 0.831 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.121      ;
; 0.834 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.124      ;
; 0.852 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.142      ;
; 0.859 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.149      ;
; 0.909 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|TESTOUT[3]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.199      ;
; 0.951 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|TESTOUT[7]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.241      ;
; 0.954 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|TESTOUT[0]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.244      ;
; 0.960 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.250      ;
; 0.961 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.251      ;
; 0.980 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.272      ;
; 1.026 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.318      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.077 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.369      ;
; 1.088 ; uart_rx:r1|count[3]       ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.378      ;
; 1.089 ; uart_rx:r1|count[3]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.379      ;
; 1.117 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.408      ;
; 1.118 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.077      ; 1.408      ;
; 1.119 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.411      ;
; 1.120 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.411      ;
; 1.126 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.417      ;
; 1.126 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.417      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOckIn'                                                                                         ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.480 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 0.774      ;
; 0.481 ; UART_tx:t1|fd:f1|j[24] ; UART_tx:t1|fd:f1|j[24] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 0.774      ;
; 0.734 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.027      ;
; 0.734 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.027      ;
; 0.735 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[17] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.028      ;
; 0.736 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|j[5]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[10] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[3]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.032      ;
; 0.927 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.221      ;
; 0.929 ; UART_tx:t1|fd:f1|i[23] ; UART_tx:t1|fd:f1|i[23] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.222      ;
; 0.929 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|i[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.222      ;
; 0.929 ; UART_tx:t1|fd:f1|j[23] ; UART_tx:t1|fd:f1|j[23] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.222      ;
; 0.929 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|j[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.222      ;
; 0.932 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.226      ;
; 0.933 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.227      ;
; 0.933 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.226      ;
; 0.933 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.226      ;
; 0.935 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.229      ;
; 0.936 ; UART_tx:t1|fd:f1|i[21] ; UART_tx:t1|fd:f1|i[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.229      ;
; 0.936 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|i[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.229      ;
; 0.936 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|i[5]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.229      ;
; 0.936 ; UART_tx:t1|fd:f1|j[21] ; UART_tx:t1|fd:f1|j[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.229      ;
; 0.936 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|j[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.229      ;
; 0.936 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[14] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.229      ;
; 0.938 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.232      ;
; 0.938 ; UART_tx:t1|fd:f1|i[20] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.231      ;
; 0.938 ; UART_tx:t1|fd:f1|j[6]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.231      ;
; 0.938 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.231      ;
; 0.939 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.233      ;
; 0.939 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[10] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.232      ;
; 0.939 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|j[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.232      ;
; 0.940 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|j[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.233      ;
; 0.941 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.235      ;
; 0.941 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.235      ;
; 0.942 ; UART_tx:t1|fd:f1|i[24] ; UART_tx:t1|fd:f1|i[24] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.235      ;
; 0.942 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|i[15] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.235      ;
; 0.942 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|j[17] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.235      ;
; 0.942 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|j[15] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.235      ;
; 0.943 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|i[13] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.236      ;
; 0.945 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.239      ;
; 0.984 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.277      ;
; 0.984 ; UART_tx:t1|fd:f1|j[12] ; UART_tx:t1|fd:f1|j[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.277      ;
; 0.988 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.282      ;
; 1.089 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.382      ;
; 1.089 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.382      ;
; 1.090 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.383      ;
; 1.091 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.384      ;
; 1.098 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[3]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[17] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.393      ;
; 1.100 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[23] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.393      ;
; 1.107 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.402      ;
; 1.109 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[24] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.402      ;
; 1.115 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.408      ;
; 1.133 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.426      ;
; 1.168 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[1]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.461      ;
; 1.219 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.512      ;
; 1.219 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.512      ;
; 1.220 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.513      ;
; 1.220 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.513      ;
; 1.220 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.081      ; 1.513      ;
; 1.221 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.082      ; 1.515      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_tx:t1|fd:f1|temp1'                                                                                     ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.497 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0.000        ; 0.049      ; 0.758      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'UART_tx:t1|fd:f1|temp'                                                                                         ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; -1.395 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.645      ; 3.051      ;
; -1.371 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.644      ; 3.026      ;
; -1.371 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.644      ; 3.026      ;
; -1.371 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.644      ; 3.026      ;
; -1.371 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.644      ; 3.026      ;
; -1.371 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.644      ; 3.026      ;
; -1.371 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.644      ; 3.026      ;
; -1.371 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.644      ; 3.026      ;
; -1.042 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.701      ;
; -1.042 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.701      ;
; -1.042 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.701      ;
; -1.042 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.701      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.965 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.650      ; 2.626      ;
; -0.803 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.462      ;
; -0.803 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.462      ;
; -0.803 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.462      ;
; -0.803 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.462      ;
; -0.803 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.462      ;
; -0.803 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.462      ;
; -0.803 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.462      ;
; -0.803 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.648      ; 2.462      ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'UART_tx:t1|fd:f1|temp'                                                                                         ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 1.179 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.300      ;
; 1.179 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.300      ;
; 1.179 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.300      ;
; 1.179 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.300      ;
; 1.179 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.300      ;
; 1.179 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.300      ;
; 1.179 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.300      ;
; 1.179 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.899      ; 2.300      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.365 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.900      ; 2.487      ;
; 1.439 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.898      ; 2.559      ;
; 1.439 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.898      ; 2.559      ;
; 1.439 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.898      ; 2.559      ;
; 1.439 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.898      ; 2.559      ;
; 1.741 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.894      ; 2.857      ;
; 1.741 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.894      ; 2.857      ;
; 1.741 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.894      ; 2.857      ;
; 1.741 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.894      ; 2.857      ;
; 1.741 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.894      ; 2.857      ;
; 1.741 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.894      ; 2.857      ;
; 1.741 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.894      ; 2.857      ;
; 1.749 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.895      ; 2.866      ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                       ;
+-------------+-----------------+------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name             ; Note                                           ;
+-------------+-----------------+------------------------+------------------------------------------------+
; 150.02 MHz  ; 150.02 MHz      ; UART_tx:t1|fd:f1|temp  ;                                                ;
; 150.29 MHz  ; 150.29 MHz      ; CLOckIn                ;                                                ;
; 274.27 MHz  ; 274.27 MHz      ; uart_rx:r1|fd:f1|temp2 ;                                                ;
; 1265.82 MHz ; 402.09 MHz      ; UART_tx:t1|fd:f1|temp1 ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; UART_tx:t1|fd:f1|temp  ; -5.666 ; -122.795      ;
; CLOckIn                ; -5.654 ; -164.016      ;
; uart_rx:r1|fd:f1|temp2 ; -2.646 ; -101.733      ;
; UART_tx:t1|fd:f1|temp1 ; 0.210  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp  ; 0.404 ; 0.000         ;
; uart_rx:r1|fd:f1|temp2 ; 0.405 ; 0.000         ;
; CLOckIn                ; 0.445 ; 0.000         ;
; UART_tx:t1|fd:f1|temp1 ; 0.447 ; 0.000         ;
+------------------------+-------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary          ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; UART_tx:t1|fd:f1|temp ; -1.274 ; -32.635       ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 0C Model Removal Summary          ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp ; 1.083 ; 0.000         ;
+-----------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLOckIn                ; -3.000 ; -116.012       ;
; uart_rx:r1|fd:f1|temp2 ; -1.487 ; -84.759        ;
; UART_tx:t1|fd:f1|temp  ; -1.487 ; -55.019        ;
; UART_tx:t1|fd:f1|temp1 ; -1.487 ; -1.487         ;
+------------------------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp'                                                                                           ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -5.666 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.596      ;
; -5.650 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.580      ;
; -5.594 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.524      ;
; -5.578 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.508      ;
; -5.541 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.471      ;
; -5.525 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.455      ;
; -5.465 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.395      ;
; -5.449 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.379      ;
; -5.426 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 6.357      ;
; -5.415 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.345      ;
; -5.410 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 6.341      ;
; -5.399 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.329      ;
; -5.340 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.270      ;
; -5.324 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.254      ;
; -5.259 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.189      ;
; -5.214 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.144      ;
; -5.213 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 6.144      ;
; -5.198 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.128      ;
; -5.197 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 6.128      ;
; -5.187 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.117      ;
; -5.159 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.089      ;
; -5.143 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.073      ;
; -5.134 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.064      ;
; -5.083 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 6.013      ;
; -5.067 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.997      ;
; -5.058 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.988      ;
; -5.038 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.968      ;
; -5.022 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.952      ;
; -5.019 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.950      ;
; -5.008 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.938      ;
; -4.963 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.893      ;
; -4.947 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.877      ;
; -4.933 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.863      ;
; -4.909 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.839      ;
; -4.893 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.823      ;
; -4.835 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.765      ;
; -4.819 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.749      ;
; -4.807 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.737      ;
; -4.806 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.737      ;
; -4.788 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.718      ;
; -4.772 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.702      ;
; -4.752 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.682      ;
; -4.743 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.674      ;
; -4.736 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.666      ;
; -4.727 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.658      ;
; -4.720 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.650      ;
; -4.707 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.637      ;
; -4.691 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.621      ;
; -4.676 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.606      ;
; -4.657 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.587      ;
; -4.641 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.571      ;
; -4.631 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.561      ;
; -4.556 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.486      ;
; -4.502 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.432      ;
; -4.428 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.358      ;
; -4.381 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.311      ;
; -4.339 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.270      ;
; -4.336 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.267      ;
; -4.329 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.259      ;
; -4.300 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.230      ;
; -4.277 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 5.209      ;
; -4.263 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.194      ;
; -4.250 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.072     ; 5.180      ;
; -4.214 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.145      ;
; -4.213 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.144      ;
; -4.207 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.138      ;
; -4.204 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.135      ;
; -4.191 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.122      ;
; -4.152 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 5.084      ;
; -4.138 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.069      ;
; -4.126 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.057      ;
; -4.099 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 5.031      ;
; -4.088 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 5.019      ;
; -4.064 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.996      ;
; -4.050 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.981      ;
; -4.037 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.069     ; 4.970      ;
; -4.026 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.958      ;
; -4.023 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.955      ;
; -4.012 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.943      ;
; -3.996 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.927      ;
; -3.958 ; UART_tx:t1|n[23] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.889      ;
; -3.942 ; UART_tx:t1|n[23] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.873      ;
; -3.934 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.866      ;
; -3.920 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.851      ;
; -3.890 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.821      ;
; -3.887 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.818      ;
; -3.884 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.815      ;
; -3.874 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.805      ;
; -3.872 ; UART_tx:t1|n[5]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.803      ;
; -3.859 ; UART_tx:t1|n[25] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.790      ;
; -3.843 ; UART_tx:t1|n[25] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.774      ;
; -3.832 ; UART_tx:t1|n[8]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.763      ;
; -3.816 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.747      ;
; -3.810 ; UART_tx:t1|n[5]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.742      ;
; -3.800 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.731      ;
; -3.796 ; UART_tx:t1|n[5]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.727      ;
; -3.770 ; UART_tx:t1|n[8]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.070     ; 4.702      ;
; -3.763 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.694      ;
; -3.762 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.693      ;
; -3.760 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.071     ; 4.691      ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOckIn'                                                                                          ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.654 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.584      ;
; -5.643 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.573      ;
; -5.629 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 6.557      ;
; -5.627 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.556      ;
; -5.623 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 6.551      ;
; -5.503 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 6.431      ;
; -5.493 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 6.421      ;
; -5.466 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.395      ;
; -5.450 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.379      ;
; -5.437 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.367      ;
; -5.381 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 6.309      ;
; -5.374 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.304      ;
; -5.327 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.257      ;
; -5.316 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.246      ;
; -5.314 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.244      ;
; -5.287 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.217      ;
; -5.251 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 6.179      ;
; -5.248 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.178      ;
; -5.246 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 6.174      ;
; -5.227 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.157      ;
; -5.222 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.152      ;
; -5.189 ; UART_tx:t1|fd:f1|j[6]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.119      ;
; -5.177 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.107      ;
; -5.168 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.098      ;
; -5.139 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.068      ;
; -5.124 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 6.052      ;
; -5.119 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 6.047      ;
; -5.111 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 6.041      ;
; -5.016 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.945      ;
; -4.997 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 5.925      ;
; -4.992 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 5.920      ;
; -4.985 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.915      ;
; -4.975 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.905      ;
; -4.950 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.879      ;
; -4.932 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.862      ;
; -4.928 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.858      ;
; -4.885 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.814      ;
; -4.867 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.796      ;
; -4.847 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.777      ;
; -4.817 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.746      ;
; -4.800 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.730      ;
; -4.791 ; UART_tx:t1|fd:f1|j[12] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.721      ;
; -4.759 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.688      ;
; -4.716 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.646      ;
; -4.674 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.603      ;
; -4.674 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.603      ;
; -4.646 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.575      ;
; -4.629 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.558      ;
; -4.628 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.558      ;
; -4.600 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.530      ;
; -4.548 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.477      ;
; -4.452 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.071     ; 5.383      ;
; -4.439 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.369      ;
; -4.432 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.361      ;
; -4.404 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.334      ;
; -4.372 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.301      ;
; -4.361 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.290      ;
; -4.358 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.071     ; 5.289      ;
; -4.338 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.267      ;
; -4.322 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.252      ;
; -4.322 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.252      ;
; -4.321 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[13] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.251      ;
; -4.302 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.231      ;
; -4.283 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.212      ;
; -4.282 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.211      ;
; -4.278 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.208      ;
; -4.267 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.196      ;
; -4.265 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.194      ;
; -4.239 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.168      ;
; -4.235 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.164      ;
; -4.226 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.156      ;
; -4.222 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.152      ;
; -4.208 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.137      ;
; -4.163 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.092      ;
; -4.161 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.090      ;
; -4.148 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.078      ;
; -4.141 ; UART_tx:t1|fd:f1|j[22] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.071      ;
; -4.141 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.070      ;
; -4.129 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.058      ;
; -4.113 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.042      ;
; -4.112 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.042      ;
; -4.105 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.035      ;
; -4.105 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.035      ;
; -4.105 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.035      ;
; -4.104 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[13] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.034      ;
; -4.099 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.029      ;
; -4.099 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.029      ;
; -4.079 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 5.007      ;
; -4.078 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.007      ;
; -4.072 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 5.002      ;
; -4.055 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.984      ;
; -4.054 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.074     ; 4.982      ;
; -4.033 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 4.963      ;
; -4.019 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.948      ;
; -4.012 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 4.942      ;
; -4.010 ; UART_tx:t1|fd:f1|j[21] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 4.940      ;
; -3.995 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 4.925      ;
; -3.995 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 4.925      ;
; -3.994 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|j[13] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.072     ; 4.924      ;
; -3.983 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.912      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'                                                                                                     ;
+--------+--------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.646 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.579      ;
; -2.622 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.555      ;
; -2.616 ; uart_rx:r1|rcnt[4]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.548      ;
; -2.604 ; uart_rx:r1|rcnt[4]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.536      ;
; -2.583 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.516      ;
; -2.580 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.512      ;
; -2.561 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.493      ;
; -2.521 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.454      ;
; -2.520 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.453      ;
; -2.509 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.442      ;
; -2.496 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.429      ;
; -2.470 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.403      ;
; -2.457 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.390      ;
; -2.431 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.364      ;
; -2.427 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.359      ;
; -2.423 ; uart_rx:r1|rcnt[5]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.355      ;
; -2.411 ; uart_rx:r1|rcnt[5]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.343      ;
; -2.408 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.340      ;
; -2.395 ; uart_rx:r1|rcnt[4]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.328      ;
; -2.395 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.328      ;
; -2.394 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.327      ;
; -2.384 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.317      ;
; -2.383 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.316      ;
; -2.370 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.303      ;
; -2.345 ; uart_rx:r1|rcnt[5]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.278      ;
; -2.344 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.277      ;
; -2.331 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.264      ;
; -2.330 ; uart_rx:r1|rcnt[6]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.262      ;
; -2.318 ; uart_rx:r1|rcnt[6]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.250      ;
; -2.306 ; uart_rx:r1|rcnt[5]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.239      ;
; -2.305 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.238      ;
; -2.279 ; uart_rx:r1|rcnt[7]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.211      ;
; -2.277 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.209      ;
; -2.269 ; uart_rx:r1|rcnt[4]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.202      ;
; -2.269 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.202      ;
; -2.268 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.201      ;
; -2.268 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.200      ;
; -2.267 ; uart_rx:r1|rcnt[7]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.199      ;
; -2.265 ; uart_rx:r1|rcnt[6]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.198      ;
; -2.258 ; uart_rx:r1|rcnt[4]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.191      ;
; -2.258 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.190      ;
; -2.258 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.191      ;
; -2.257 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.190      ;
; -2.256 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.188      ;
; -2.244 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.177      ;
; -2.241 ; uart_rx:r1|rcnt[9]       ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.173      ;
; -2.229 ; uart_rx:r1|rcnt[9]       ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.161      ;
; -2.223 ; uart_rx:r1|rcnt[7]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.156      ;
; -2.219 ; uart_rx:r1|rcnt[5]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.152      ;
; -2.218 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.151      ;
; -2.217 ; uart_rx:r1|rcnt[10]      ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.149      ;
; -2.216 ; uart_rx:r1|rcnt[11]      ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.148      ;
; -2.208 ; uart_rx:r1|rcnt[15]      ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.140      ;
; -2.205 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.138      ;
; -2.205 ; uart_rx:r1|rcnt[10]      ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.137      ;
; -2.204 ; uart_rx:r1|rcnt[11]      ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.136      ;
; -2.198 ; uart_rx:r1|rcnt[13]      ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.130      ;
; -2.196 ; uart_rx:r1|rcnt[15]      ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.128      ;
; -2.188 ; uart_rx:r1|rcnt[13]      ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.120      ;
; -2.184 ; uart_rx:r1|rcnt[7]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.117      ;
; -2.180 ; uart_rx:r1|rcnt[5]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.113      ;
; -2.179 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.112      ;
; -2.171 ; uart_rx:r1|rcnt[14]      ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.103      ;
; -2.159 ; uart_rx:r1|rcnt[14]      ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.091      ;
; -2.144 ; uart_rx:r1|rcnt[8]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.077      ;
; -2.143 ; uart_rx:r1|rcnt[4]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.076      ;
; -2.143 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.076      ;
; -2.142 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.075      ;
; -2.140 ; uart_rx:r1|rcnt[6]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.073      ;
; -2.139 ; uart_rx:r1|rcnt[6]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.072      ;
; -2.132 ; uart_rx:r1|rcnt[4]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.065      ;
; -2.132 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.065      ;
; -2.131 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.064      ;
; -2.118 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.051      ;
; -2.097 ; uart_rx:r1|rcnt[9]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.030      ;
; -2.097 ; uart_rx:r1|rcnt[7]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.030      ;
; -2.093 ; uart_rx:r1|rcnt[5]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.026      ;
; -2.092 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.025      ;
; -2.079 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.012      ;
; -2.058 ; uart_rx:r1|rcnt[9]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.991      ;
; -2.058 ; uart_rx:r1|rcnt[7]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.991      ;
; -2.054 ; uart_rx:r1|rcnt[5]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.987      ;
; -2.053 ; uart_rx:r1|rcnt[3]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.986      ;
; -2.018 ; uart_rx:r1|rcnt[10]      ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.951      ;
; -2.018 ; uart_rx:r1|rcnt[8]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.951      ;
; -2.017 ; uart_rx:r1|rcnt[4]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.950      ;
; -2.017 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.950      ;
; -2.016 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.949      ;
; -2.014 ; uart_rx:r1|rcnt[6]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.947      ;
; -2.013 ; uart_rx:r1|rcnt[6]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.946      ;
; -2.007 ; uart_rx:r1|rcnt[8]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.940      ;
; -2.006 ; uart_rx:r1|rcnt[4]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.939      ;
; -2.006 ; uart_rx:r1|rcnt[2]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.939      ;
; -2.005 ; uart_rx:r1|rcnt[0]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.938      ;
; -1.992 ; uart_rx:r1|rcnt[1]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.925      ;
; -1.991 ; uart_rx:r1|state.r_start ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.067     ; 2.926      ;
; -1.991 ; uart_rx:r1|state.r_start ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.067     ; 2.926      ;
; -1.991 ; uart_rx:r1|state.r_start ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.067     ; 2.926      ;
; -1.991 ; uart_rx:r1|state.r_start ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.067     ; 2.926      ;
; -1.991 ; uart_rx:r1|state.r_start ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.067     ; 2.926      ;
+--------+--------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp1'                                                                                     ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.210 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 1.000        ; -0.042     ; 0.770      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp'                                                                                                    ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.404 ; UART_tx:t1|n[27]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[26]         ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[31]         ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[30]         ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[28]         ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[25]         ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[18]         ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[17]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; UART_tx:t1|n[6]          ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.669      ;
; 0.722 ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 0.987      ;
; 0.750 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.015      ;
; 0.767 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.032      ;
; 0.772 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.037      ;
; 0.883 ; UART_tx:t1|ReSend        ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.811      ; 1.899      ;
; 0.991 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.257      ;
; 1.060 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.326      ;
; 1.060 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.326      ;
; 1.060 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.326      ;
; 1.061 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.327      ;
; 1.061 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.327      ;
; 1.061 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.327      ;
; 1.061 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.327      ;
; 1.116 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.382      ;
; 1.117 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.383      ;
; 1.118 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.384      ;
; 1.118 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.384      ;
; 1.119 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.385      ;
; 1.120 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.386      ;
; 1.121 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.387      ;
; 1.128 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.394      ;
; 1.291 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.557      ;
; 1.294 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.560      ;
; 1.295 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.561      ;
; 1.296 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.562      ;
; 1.297 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.563      ;
; 1.299 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.565      ;
; 1.302 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.568      ;
; 1.326 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.592      ;
; 1.327 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.593      ;
; 1.328 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.594      ;
; 1.328 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.594      ;
; 1.329 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.595      ;
; 1.330 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.596      ;
; 1.331 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.597      ;
; 1.352 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.618      ;
; 1.395 ; UART_tx:t1|n[14]         ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.660      ;
; 1.454 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.720      ;
; 1.472 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.738      ;
; 1.512 ; UART_tx:t1|n[2]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.069      ; 1.776      ;
; 1.567 ; UART_tx:t1|n[4]          ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.832      ;
; 1.571 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 1.837      ;
; 1.574 ; UART_tx:t1|n[9]          ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.839      ;
; 1.659 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.926      ;
; 1.659 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.926      ;
; 1.671 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.938      ;
; 1.676 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.943      ;
; 1.683 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 1.950      ;
; 1.724 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.989      ;
; 1.730 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 1.995      ;
; 1.765 ; UART_tx:t1|n[1]          ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.030      ;
; 1.773 ; UART_tx:t1|n[26]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.038      ;
; 1.787 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.052      ;
; 1.811 ; UART_tx:t1|TX            ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.076      ;
; 1.836 ; UART_tx:t1|n[10]         ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.101      ;
; 1.842 ; UART_tx:t1|n[19]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.068      ; 2.105      ;
; 1.852 ; UART_tx:t1|n[5]          ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.117      ;
; 1.856 ; UART_tx:t1|n[13]         ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.121      ;
; 1.856 ; UART_tx:t1|n[11]         ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.121      ;
; 1.858 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.123      ;
; 1.866 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 2.133      ;
; 1.870 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 2.137      ;
; 1.875 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 2.142      ;
; 1.881 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.147      ;
; 1.884 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.150      ;
; 1.885 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.151      ;
; 1.887 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.153      ;
; 1.888 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.154      ;
; 1.889 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.155      ;
; 1.892 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.157      ;
; 1.892 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.071      ; 2.158      ;
; 1.906 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.171      ;
; 1.912 ; UART_tx:t1|n[30]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.069      ; 2.176      ;
; 1.922 ; UART_tx:t1|n[2]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.187      ;
; 1.943 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 2.210      ;
; 1.944 ; UART_tx:t1|n[3]          ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.209      ;
; 1.949 ; UART_tx:t1|n[21]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.081      ; 2.225      ;
; 1.958 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.223      ;
; 1.962 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.227      ;
; 1.968 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.072      ; 2.235      ;
; 1.971 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.236      ;
; 1.974 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.239      ;
; 1.981 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.070      ; 2.246      ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'                                                                                                      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.405 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|count[2]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.669      ;
; 0.420 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.684      ;
; 0.625 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|TESTOUT[2]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.888      ;
; 0.631 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.895      ;
; 0.648 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|TESTOUT[1]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.911      ;
; 0.649 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|TESTOUT[5]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.912      ;
; 0.649 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|TESTOUT[6]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.912      ;
; 0.664 ; uart_rx:r1|state.r_stop   ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.927      ;
; 0.701 ; uart_rx:r1|state.r_sample ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.964      ;
; 0.708 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.972      ;
; 0.708 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.972      ;
; 0.708 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.972      ;
; 0.708 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.972      ;
; 0.709 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.973      ;
; 0.710 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.973      ;
; 0.710 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.973      ;
; 0.710 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.973      ;
; 0.711 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.974      ;
; 0.711 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.974      ;
; 0.711 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.975      ;
; 0.711 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.975      ;
; 0.712 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.975      ;
; 0.712 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.975      ;
; 0.712 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.976      ;
; 0.713 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.976      ;
; 0.713 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.976      ;
; 0.713 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.977      ;
; 0.713 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.977      ;
; 0.714 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.977      ;
; 0.714 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.978      ;
; 0.714 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.978      ;
; 0.714 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.978      ;
; 0.715 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.978      ;
; 0.715 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.979      ;
; 0.716 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.979      ;
; 0.716 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.979      ;
; 0.716 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.979      ;
; 0.716 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.979      ;
; 0.717 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 0.980      ;
; 0.732 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 0.996      ;
; 0.736 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.000      ;
; 0.766 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.030      ;
; 0.773 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.037      ;
; 0.774 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.038      ;
; 0.776 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.040      ;
; 0.797 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.061      ;
; 0.803 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.067      ;
; 0.851 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|TESTOUT[3]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.114      ;
; 0.874 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|TESTOUT[7]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.137      ;
; 0.878 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|TESTOUT[0]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.141      ;
; 0.887 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.151      ;
; 0.896 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.160      ;
; 0.897 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.161      ;
; 0.932 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.196      ;
; 1.015 ; uart_rx:r1|count[3]       ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.279      ;
; 1.016 ; uart_rx:r1|count[3]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.280      ;
; 1.030 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.294      ;
; 1.030 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.294      ;
; 1.030 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.294      ;
; 1.030 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.294      ;
; 1.030 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.294      ;
; 1.031 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.295      ;
; 1.031 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.295      ;
; 1.031 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.294      ;
; 1.031 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.295      ;
; 1.031 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.294      ;
; 1.032 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.296      ;
; 1.032 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.296      ;
; 1.032 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.296      ;
; 1.032 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.295      ;
; 1.032 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.295      ;
; 1.032 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.295      ;
; 1.032 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.295      ;
; 1.033 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.296      ;
; 1.033 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.296      ;
; 1.033 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.297      ;
; 1.033 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.296      ;
; 1.034 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.297      ;
; 1.034 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.297      ;
; 1.034 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.297      ;
; 1.035 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.298      ;
; 1.035 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.299      ;
; 1.035 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.298      ;
; 1.036 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.300      ;
; 1.037 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.300      ;
; 1.037 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.068      ; 1.300      ;
; 1.038 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.302      ;
; 1.038 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.302      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOckIn'                                                                                          ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.713      ;
; 0.446 ; UART_tx:t1|fd:f1|j[24] ; UART_tx:t1|fd:f1|j[24] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 0.713      ;
; 0.681 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.949      ;
; 0.682 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[17] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.684 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[3]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|j[5]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.687 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[10] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 0.957      ;
; 0.838 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.106      ;
; 0.843 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.111      ;
; 0.843 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.111      ;
; 0.844 ; UART_tx:t1|fd:f1|i[20] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.112      ;
; 0.844 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|j[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.111      ;
; 0.844 ; UART_tx:t1|fd:f1|j[6]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.112      ;
; 0.845 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.113      ;
; 0.845 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[10] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.113      ;
; 0.846 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.114      ;
; 0.846 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.114      ;
; 0.846 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.114      ;
; 0.846 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|i[15] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.114      ;
; 0.846 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|i[13] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.114      ;
; 0.847 ; UART_tx:t1|fd:f1|i[23] ; UART_tx:t1|fd:f1|i[23] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.115      ;
; 0.847 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|i[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.115      ;
; 0.847 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|j[17] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.114      ;
; 0.847 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|j[15] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.114      ;
; 0.847 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|j[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.115      ;
; 0.848 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.116      ;
; 0.848 ; UART_tx:t1|fd:f1|i[24] ; UART_tx:t1|fd:f1|i[24] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.116      ;
; 0.848 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.116      ;
; 0.848 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|i[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.116      ;
; 0.848 ; UART_tx:t1|fd:f1|j[23] ; UART_tx:t1|fd:f1|j[23] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.115      ;
; 0.849 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.116      ;
; 0.850 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.118      ;
; 0.851 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.119      ;
; 0.851 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|j[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.119      ;
; 0.852 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|j[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.119      ;
; 0.852 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[14] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.119      ;
; 0.855 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|i[5]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.123      ;
; 0.856 ; UART_tx:t1|fd:f1|i[21] ; UART_tx:t1|fd:f1|i[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.124      ;
; 0.857 ; UART_tx:t1|fd:f1|j[21] ; UART_tx:t1|fd:f1|j[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.124      ;
; 0.872 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.140      ;
; 0.873 ; UART_tx:t1|fd:f1|j[12] ; UART_tx:t1|fd:f1|j[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.140      ;
; 0.877 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.145      ;
; 1.003 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.271      ;
; 1.003 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[3]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.271      ;
; 1.003 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.271      ;
; 1.004 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.271      ;
; 1.005 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[17] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[23] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.273      ;
; 1.007 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[21] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.274      ;
; 1.009 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.277      ;
; 1.009 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.277      ;
; 1.009 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.277      ;
; 1.009 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.277      ;
; 1.009 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.277      ;
; 1.018 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.286      ;
; 1.019 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.287      ;
; 1.021 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[24] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.289      ;
; 1.023 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.291      ;
; 1.029 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.297      ;
; 1.042 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.310      ;
; 1.087 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[1]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.355      ;
; 1.096 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.363      ;
; 1.096 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.364      ;
; 1.097 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.365      ;
; 1.097 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.365      ;
; 1.097 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.073      ; 1.365      ;
; 1.100 ; UART_tx:t1|fd:f1|j[22] ; UART_tx:t1|fd:f1|j[22] ; CLOckIn      ; CLOckIn     ; 0.000        ; 0.072      ; 1.367      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp1'                                                                                      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.447 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0.000        ; 0.042      ; 0.684      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'UART_tx:t1|fd:f1|temp'                                                                                          ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; -1.274 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.586      ; 2.872      ;
; -1.255 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.585      ; 2.852      ;
; -1.255 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.585      ; 2.852      ;
; -1.255 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.585      ; 2.852      ;
; -1.255 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.585      ; 2.852      ;
; -1.255 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.585      ; 2.852      ;
; -1.255 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.585      ; 2.852      ;
; -1.255 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.585      ; 2.852      ;
; -0.924 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.590      ; 2.526      ;
; -0.924 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.590      ; 2.526      ;
; -0.924 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.590      ; 2.526      ;
; -0.924 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.590      ; 2.526      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.856 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.592      ; 2.460      ;
; -0.648 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.591      ; 2.251      ;
; -0.648 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.591      ; 2.251      ;
; -0.648 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.591      ; 2.251      ;
; -0.648 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.591      ; 2.251      ;
; -0.648 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.591      ; 2.251      ;
; -0.648 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.591      ; 2.251      ;
; -0.648 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.591      ; 2.251      ;
; -0.648 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.591      ; 2.251      ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'UART_tx:t1|fd:f1|temp'                                                                                          ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 1.083 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.811      ; 2.099      ;
; 1.083 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.811      ; 2.099      ;
; 1.083 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.811      ; 2.099      ;
; 1.083 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.811      ; 2.099      ;
; 1.083 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.811      ; 2.099      ;
; 1.083 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.811      ; 2.099      ;
; 1.083 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.811      ; 2.099      ;
; 1.083 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.811      ; 2.099      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.217 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.812      ; 2.234      ;
; 1.283 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.810      ; 2.298      ;
; 1.283 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.810      ; 2.298      ;
; 1.283 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.810      ; 2.298      ;
; 1.283 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.810      ; 2.298      ;
; 1.557 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.805      ; 2.567      ;
; 1.557 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.805      ; 2.567      ;
; 1.557 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.805      ; 2.567      ;
; 1.557 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.805      ; 2.567      ;
; 1.557 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.805      ; 2.567      ;
; 1.557 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.805      ; 2.567      ;
; 1.557 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.805      ; 2.567      ;
; 1.564 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.806      ; 2.575      ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; UART_tx:t1|fd:f1|temp  ; -2.162 ; -39.730       ;
; CLOckIn                ; -2.159 ; -39.470       ;
; uart_rx:r1|fd:f1|temp2 ; -0.854 ; -19.104       ;
; UART_tx:t1|fd:f1|temp1 ; 0.624  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp  ; 0.185 ; 0.000         ;
; uart_rx:r1|fd:f1|temp2 ; 0.185 ; 0.000         ;
; CLOckIn                ; 0.192 ; 0.000         ;
; UART_tx:t1|fd:f1|temp1 ; 0.206 ; 0.000         ;
+------------------------+-------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary          ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; UART_tx:t1|fd:f1|temp ; -0.093 ; -0.709        ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Fast 1200mV 0C Model Removal Summary          ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; UART_tx:t1|fd:f1|temp ; 0.455 ; 0.000         ;
+-----------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLOckIn                ; -3.000 ; -83.907        ;
; uart_rx:r1|fd:f1|temp2 ; -1.000 ; -57.000        ;
; UART_tx:t1|fd:f1|temp  ; -1.000 ; -37.000        ;
; UART_tx:t1|fd:f1|temp1 ; -1.000 ; -1.000         ;
+------------------------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp'                                                                                           ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.162 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 3.109      ;
; -2.156 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 3.103      ;
; -2.093 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 3.040      ;
; -2.087 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 3.034      ;
; -2.081 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 3.028      ;
; -2.075 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 3.022      ;
; -2.035 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.983      ;
; -2.029 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.977      ;
; -2.027 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.974      ;
; -2.021 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.968      ;
; -2.009 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.956      ;
; -2.003 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.950      ;
; -1.978 ; UART_tx:t1|n[0]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.925      ;
; -1.942 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.889      ;
; -1.936 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.883      ;
; -1.909 ; UART_tx:t1|n[2]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.856      ;
; -1.897 ; UART_tx:t1|n[1]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.844      ;
; -1.886 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.833      ;
; -1.880 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.827      ;
; -1.873 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.820      ;
; -1.867 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.814      ;
; -1.851 ; UART_tx:t1|n[6]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.799      ;
; -1.843 ; UART_tx:t1|n[4]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.790      ;
; -1.825 ; UART_tx:t1|n[3]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.772      ;
; -1.824 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.771      ;
; -1.818 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.765      ;
; -1.806 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.753      ;
; -1.800 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.747      ;
; -1.773 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.721      ;
; -1.767 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.715      ;
; -1.758 ; UART_tx:t1|n[5]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.705      ;
; -1.753 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.700      ;
; -1.747 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.694      ;
; -1.739 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.686      ;
; -1.733 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.680      ;
; -1.702 ; UART_tx:t1|n[8]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.649      ;
; -1.691 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.639      ;
; -1.689 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.636      ;
; -1.689 ; UART_tx:t1|n[7]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.636      ;
; -1.685 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.633      ;
; -1.683 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.630      ;
; -1.669 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.616      ;
; -1.663 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.610      ;
; -1.640 ; UART_tx:t1|n[10] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.587      ;
; -1.637 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.585      ;
; -1.622 ; UART_tx:t1|n[9]  ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.569      ;
; -1.619 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.042     ; 2.564      ;
; -1.613 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.042     ; 2.558      ;
; -1.604 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.551      ;
; -1.598 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.545      ;
; -1.589 ; UART_tx:t1|n[17] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.537      ;
; -1.577 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.524      ;
; -1.573 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.521      ;
; -1.571 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.518      ;
; -1.569 ; UART_tx:t1|n[12] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.516      ;
; -1.568 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.516      ;
; -1.555 ; UART_tx:t1|n[11] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.502      ;
; -1.524 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.472      ;
; -1.517 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.466      ;
; -1.510 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.459      ;
; -1.507 ; UART_tx:t1|n[18] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.455      ;
; -1.505 ; UART_tx:t1|n[14] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.452      ;
; -1.504 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.452      ;
; -1.502 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.450      ;
; -1.485 ; UART_tx:t1|n[13] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.432      ;
; -1.461 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.409      ;
; -1.460 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.408      ;
; -1.452 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.400      ;
; -1.448 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.397      ;
; -1.446 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.395      ;
; -1.438 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.386      ;
; -1.435 ; UART_tx:t1|n[16] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.042     ; 2.380      ;
; -1.420 ; UART_tx:t1|n[15] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.367      ;
; -1.419 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.041     ; 2.365      ;
; -1.413 ; UART_tx:t1|n[20] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.041     ; 2.359      ;
; -1.404 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.353      ;
; -1.394 ; UART_tx:t1|n[0]  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.342      ;
; -1.393 ; UART_tx:t1|n[19] ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.040     ; 2.340      ;
; -1.392 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.340      ;
; -1.390 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.037     ; 2.340      ;
; -1.388 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.336      ;
; -1.385 ; UART_tx:t1|n[5]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.333      ;
; -1.382 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.331      ;
; -1.382 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.330      ;
; -1.361 ; UART_tx:t1|n[8]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.309      ;
; -1.357 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.041     ; 2.303      ;
; -1.351 ; UART_tx:t1|n[21] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.041     ; 2.297      ;
; -1.334 ; UART_tx:t1|n[6]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.283      ;
; -1.332 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.281      ;
; -1.326 ; UART_tx:t1|n[4]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.274      ;
; -1.325 ; UART_tx:t1|n[2]  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.273      ;
; -1.321 ; UART_tx:t1|n[5]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.269      ;
; -1.316 ; UART_tx:t1|n[7]  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.264      ;
; -1.315 ; UART_tx:t1|n[1]  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.263      ;
; -1.310 ; UART_tx:t1|n[3]  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.258      ;
; -1.300 ; UART_tx:t1|n[18] ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.038     ; 2.249      ;
; -1.299 ; UART_tx:t1|n[10] ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.247      ;
; -1.297 ; UART_tx:t1|n[8]  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.039     ; 2.245      ;
; -1.277 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.041     ; 2.223      ;
; -1.271 ; UART_tx:t1|n[22] ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp ; UART_tx:t1|fd:f1|temp ; 1.000        ; -0.041     ; 2.217      ;
+--------+------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOckIn'                                                                                          ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.159 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 3.108      ;
; -2.129 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 3.078      ;
; -2.093 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 3.042      ;
; -2.081 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 3.032      ;
; -2.061 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 3.010      ;
; -2.033 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.983      ;
; -2.031 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.981      ;
; -2.027 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.976      ;
; -2.024 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.975      ;
; -1.970 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.921      ;
; -1.965 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.916      ;
; -1.955 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.904      ;
; -1.942 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.892      ;
; -1.933 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.884      ;
; -1.925 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.874      ;
; -1.893 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.844      ;
; -1.891 ; UART_tx:t1|fd:f1|i[8]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.842      ;
; -1.888 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.837      ;
; -1.884 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.835      ;
; -1.875 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.825      ;
; -1.864 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.814      ;
; -1.862 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.812      ;
; -1.857 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.806      ;
; -1.853 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.804      ;
; -1.851 ; UART_tx:t1|fd:f1|j[8]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.801      ;
; -1.834 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.784      ;
; -1.819 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.768      ;
; -1.809 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.759      ;
; -1.807 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.757      ;
; -1.796 ; UART_tx:t1|fd:f1|j[6]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.746      ;
; -1.795 ; UART_tx:t1|fd:f1|j[10] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.745      ;
; -1.788 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.737      ;
; -1.763 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.713      ;
; -1.759 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.710      ;
; -1.721 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.671      ;
; -1.717 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.668      ;
; -1.712 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.662      ;
; -1.696 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.646      ;
; -1.690 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.641      ;
; -1.652 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.602      ;
; -1.651 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.602      ;
; -1.641 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.591      ;
; -1.624 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.574      ;
; -1.622 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.573      ;
; -1.600 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.551      ;
; -1.585 ; UART_tx:t1|fd:f1|j[12] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.535      ;
; -1.582 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.532      ;
; -1.582 ; UART_tx:t1|fd:f1|j[13] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.532      ;
; -1.553 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.504      ;
; -1.514 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.464      ;
; -1.513 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.464      ;
; -1.504 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.454      ;
; -1.499 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.449      ;
; -1.498 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.448      ;
; -1.497 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.447      ;
; -1.483 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.433      ;
; -1.481 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.431      ;
; -1.467 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.417      ;
; -1.466 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.035     ; 2.418      ;
; -1.465 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.415      ;
; -1.460 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.410      ;
; -1.458 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.408      ;
; -1.458 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.408      ;
; -1.456 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|j[13] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.406      ;
; -1.456 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.406      ;
; -1.456 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.406      ;
; -1.454 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|j[13] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.404      ;
; -1.449 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.035     ; 2.401      ;
; -1.446 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.396      ;
; -1.437 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.387      ;
; -1.435 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.385      ;
; -1.432 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.382      ;
; -1.429 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.379      ;
; -1.415 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.365      ;
; -1.411 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.361      ;
; -1.410 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.359      ;
; -1.405 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.356      ;
; -1.404 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.353      ;
; -1.402 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.352      ;
; -1.390 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.340      ;
; -1.371 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.321      ;
; -1.370 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.320      ;
; -1.369 ; UART_tx:t1|fd:f1|j[7]  ; UART_tx:t1|fd:f1|j[13] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.319      ;
; -1.366 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.316      ;
; -1.365 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.315      ;
; -1.360 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.311      ;
; -1.356 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.307      ;
; -1.349 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.299      ;
; -1.344 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.293      ;
; -1.341 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|temp  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.292      ;
; -1.336 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.038     ; 2.285      ;
; -1.333 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.284      ;
; -1.327 ; UART_tx:t1|fd:f1|j[22] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.277      ;
; -1.323 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.273      ;
; -1.322 ; UART_tx:t1|fd:f1|i[4]  ; UART_tx:t1|fd:f1|i[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.273      ;
; -1.310 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.260      ;
; -1.309 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[10] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.259      ;
; -1.305 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|i[8]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.256      ;
; -1.302 ; UART_tx:t1|fd:f1|i[7]  ; UART_tx:t1|fd:f1|i[7]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.253      ;
; -1.300 ; UART_tx:t1|fd:f1|j[21] ; UART_tx:t1|fd:f1|temp1 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.250      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'                                                                                                ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.854 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.802      ;
; -0.850 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.798      ;
; -0.828 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.776      ;
; -0.790 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.738      ;
; -0.786 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.734      ;
; -0.782 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.730      ;
; -0.771 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.719      ;
; -0.767 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.715      ;
; -0.761 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.709      ;
; -0.760 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.708      ;
; -0.723 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.671      ;
; -0.722 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.670      ;
; -0.718 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.666      ;
; -0.714 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.662      ;
; -0.703 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.651      ;
; -0.703 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.651      ;
; -0.699 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.647      ;
; -0.699 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.647      ;
; -0.693 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.641      ;
; -0.693 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.641      ;
; -0.692 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.640      ;
; -0.661 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.608      ;
; -0.656 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.603      ;
; -0.655 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.603      ;
; -0.655 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.603      ;
; -0.654 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.602      ;
; -0.650 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.598      ;
; -0.646 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.594      ;
; -0.639 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.587      ;
; -0.635 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.583      ;
; -0.635 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.583      ;
; -0.635 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.583      ;
; -0.632 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.579      ;
; -0.631 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.579      ;
; -0.631 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.579      ;
; -0.625 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.573      ;
; -0.625 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.573      ;
; -0.625 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.573      ;
; -0.624 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.572      ;
; -0.621 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.568      ;
; -0.587 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.535      ;
; -0.587 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.535      ;
; -0.586 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.534      ;
; -0.586 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.534      ;
; -0.582 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.530      ;
; -0.578 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.526      ;
; -0.571 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.519      ;
; -0.571 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.519      ;
; -0.567 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.515      ;
; -0.567 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.515      ;
; -0.567 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.515      ;
; -0.567 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.515      ;
; -0.563 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.511      ;
; -0.563 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.511      ;
; -0.560 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.507      ;
; -0.557 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.505      ;
; -0.557 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.505      ;
; -0.557 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.505      ;
; -0.557 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.505      ;
; -0.557 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.504      ;
; -0.556 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.504      ;
; -0.555 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.502      ;
; -0.552 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.499      ;
; -0.539 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.486      ;
; -0.534 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.481      ;
; -0.520 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.467      ;
; -0.519 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.467      ;
; -0.518 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.466      ;
; -0.518 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.466      ;
; -0.515 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.462      ;
; -0.514 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.462      ;
; -0.510 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.458      ;
; -0.503 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.451      ;
; -0.503 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.451      ;
; -0.499 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.447      ;
; -0.499 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.447      ;
; -0.499 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.447      ;
; -0.499 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.447      ;
; -0.499 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.447      ;
; -0.495 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.443      ;
; -0.495 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.443      ;
; -0.495 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.443      ;
; -0.489 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.437      ;
; -0.489 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.437      ;
; -0.489 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.437      ;
; -0.489 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.437      ;
; -0.489 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.437      ;
; -0.488 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.039     ; 1.436      ;
; -0.485 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.432      ;
; -0.480 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.427      ;
; -0.480 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.427      ;
; -0.474 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.421      ;
; -0.473 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.420      ;
; -0.469 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.416      ;
; -0.468 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.415      ;
; -0.468 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.415      ;
; -0.467 ; uart_rx:r1|rcnt[13] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.414      ;
; -0.463 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.040     ; 1.410      ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_tx:t1|fd:f1|temp1'                                                                                     ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.624 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 1.000        ; -0.024     ; 0.359      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp'                                                                                                    ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.185 ; UART_tx:t1|n[27]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[26]         ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[31]         ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[30]         ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[29]         ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[28]         ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[25]         ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[18]         ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[17]         ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; UART_tx:t1|n[6]          ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.307      ;
; 0.304 ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.426      ;
; 0.323 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.445      ;
; 0.333 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.455      ;
; 0.333 ; UART_tx:t1|ReSend        ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.406      ; 0.833      ;
; 0.340 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.462      ;
; 0.433 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.556      ;
; 0.456 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.579      ;
; 0.457 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.580      ;
; 0.457 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.580      ;
; 0.457 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.580      ;
; 0.457 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.580      ;
; 0.457 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.580      ;
; 0.458 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.581      ;
; 0.498 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.621      ;
; 0.536 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.659      ;
; 0.537 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.660      ;
; 0.537 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.660      ;
; 0.538 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.661      ;
; 0.538 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.661      ;
; 0.539 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.662      ;
; 0.540 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.663      ;
; 0.558 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.681      ;
; 0.559 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.682      ;
; 0.559 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.682      ;
; 0.560 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.683      ;
; 0.560 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.683      ;
; 0.561 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.684      ;
; 0.562 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.685      ;
; 0.579 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.704      ;
; 0.581 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.706      ;
; 0.582 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.707      ;
; 0.583 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.708      ;
; 0.584 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.709      ;
; 0.586 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.711      ;
; 0.588 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.041      ; 0.713      ;
; 0.591 ; UART_tx:t1|n[14]         ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.713      ;
; 0.643 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.766      ;
; 0.655 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.778      ;
; 0.657 ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.780      ;
; 0.670 ; UART_tx:t1|n[2]          ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.037      ; 0.791      ;
; 0.676 ; UART_tx:t1|n[9]          ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.798      ;
; 0.677 ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.039      ; 0.800      ;
; 0.678 ; UART_tx:t1|n[4]          ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.800      ;
; 0.709 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.833      ;
; 0.733 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.855      ;
; 0.752 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.876      ;
; 0.755 ; UART_tx:t1|n[26]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.877      ;
; 0.762 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.886      ;
; 0.763 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.887      ;
; 0.768 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.892      ;
; 0.771 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.893      ;
; 0.785 ; UART_tx:t1|n[1]          ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.907      ;
; 0.786 ; UART_tx:t1|n[11]         ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.908      ;
; 0.788 ; UART_tx:t1|n[5]          ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.910      ;
; 0.789 ; UART_tx:t1|n[10]         ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.911      ;
; 0.791 ; UART_tx:t1|n[13]         ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.913      ;
; 0.803 ; UART_tx:t1|TX            ; UART_tx:t1|TX            ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.925      ;
; 0.807 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.931      ;
; 0.808 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.932      ;
; 0.812 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.934      ;
; 0.813 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.937      ;
; 0.822 ; UART_tx:t1|n[24]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.944      ;
; 0.841 ; UART_tx:t1|n[2]          ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.963      ;
; 0.843 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.965      ;
; 0.848 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.972      ;
; 0.849 ; UART_tx:t1|n[23]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.971      ;
; 0.851 ; UART_tx:t1|n[19]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.036      ; 0.971      ;
; 0.855 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 0.979      ;
; 0.855 ; UART_tx:t1|n[3]          ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.977      ;
; 0.860 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.982      ;
; 0.863 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.985      ;
; 0.866 ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 0.988      ;
; 0.877 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 1.001      ;
; 0.878 ; UART_tx:t1|n[20]         ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 1.000      ;
; 0.879 ; UART_tx:t1|n[8]          ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 1.001      ;
; 0.882 ; UART_tx:t1|n[30]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.037      ; 1.003      ;
; 0.888 ; UART_tx:t1|n[15]         ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 1.010      ;
; 0.889 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 1.011      ;
; 0.890 ; UART_tx:t1|n[22]         ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 1.012      ;
; 0.891 ; UART_tx:t1|n[21]         ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 1.013      ;
; 0.891 ; UART_tx:t1|n[12]         ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.038      ; 1.013      ;
; 0.893 ; UART_tx:t1|n[21]         ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.045      ; 1.022      ;
; 0.893 ; UART_tx:t1|TXState.TXING ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.040      ; 1.017      ;
+-------+--------------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'                                                                                                      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.185 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|count[2]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.314      ;
; 0.261 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|TESTOUT[2]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.382      ;
; 0.269 ; uart_rx:r1|state.r_stop   ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.391      ;
; 0.271 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|TESTOUT[1]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|TESTOUT[5]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|TESTOUT[6]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.393      ;
; 0.275 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.397      ;
; 0.298 ; uart_rx:r1|state.r_sample ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.420      ;
; 0.301 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.423      ;
; 0.302 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.428      ;
; 0.314 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.436      ;
; 0.314 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.436      ;
; 0.331 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.453      ;
; 0.335 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.457      ;
; 0.336 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|TESTOUT[3]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.457      ;
; 0.337 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.459      ;
; 0.339 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.461      ;
; 0.339 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.461      ;
; 0.347 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|TESTOUT[7]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.468      ;
; 0.349 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|TESTOUT[0]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.470      ;
; 0.349 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.471      ;
; 0.379 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.501      ;
; 0.385 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.507      ;
; 0.386 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.508      ;
; 0.399 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.521      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.405 ; uart_rx:r1|state.r_sample ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.039      ; 0.528      ;
; 0.439 ; uart_rx:r1|count[3]       ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.561      ;
; 0.440 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|TESTOUT[4]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.562      ;
; 0.440 ; uart_rx:r1|count[3]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.562      ;
; 0.451 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.573      ;
; 0.452 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.575      ;
; 0.461 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.583      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOckIn'                                                                                                    ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.192 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; UART_tx:t1|fd:f1|j[24] ; UART_tx:t1|fd:f1|j[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.313      ;
; 0.290 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.411      ;
; 0.291 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; UART_tx:t1|fd:f1|i[3]  ; UART_tx:t1|fd:f1|i[3]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|j[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; UART_tx:t1|fd:f1|i[6]  ; UART_tx:t1|fd:f1|i[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.415      ;
; 0.358 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.479      ;
; 0.358 ; UART_tx:t1|fd:f1|j[21] ; UART_tx:t1|fd:f1|j[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.479      ;
; 0.358 ; UART_tx:t1|fd:f1|j[16] ; UART_tx:t1|fd:f1|j[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.479      ;
; 0.359 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.480      ;
; 0.359 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.480      ;
; 0.359 ; UART_tx:t1|fd:f1|i[21] ; UART_tx:t1|fd:f1|i[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.479      ;
; 0.359 ; UART_tx:t1|fd:f1|i[14] ; UART_tx:t1|fd:f1|i[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.479      ;
; 0.359 ; UART_tx:t1|fd:f1|i[9]  ; UART_tx:t1|fd:f1|i[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.479      ;
; 0.359 ; UART_tx:t1|fd:f1|i[5]  ; UART_tx:t1|fd:f1|i[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.479      ;
; 0.359 ; UART_tx:t1|fd:f1|j[14] ; UART_tx:t1|fd:f1|j[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.480      ;
; 0.359 ; UART_tx:t1|fd:f1|j[11] ; UART_tx:t1|fd:f1|j[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.480      ;
; 0.360 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|i[11] ; UART_tx:t1|fd:f1|i[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.480      ;
; 0.360 ; UART_tx:t1|fd:f1|j[23] ; UART_tx:t1|fd:f1|j[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|j[19] ; UART_tx:t1|fd:f1|j[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|j[18] ; UART_tx:t1|fd:f1|j[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|j[9]  ; UART_tx:t1|fd:f1|j[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|j[6]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; UART_tx:t1|fd:f1|j[4]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.361 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; UART_tx:t1|fd:f1|i[23] ; UART_tx:t1|fd:f1|i[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; UART_tx:t1|fd:f1|i[20] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; UART_tx:t1|fd:f1|i[10] ; UART_tx:t1|fd:f1|i[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; UART_tx:t1|fd:f1|j[17] ; UART_tx:t1|fd:f1|j[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; UART_tx:t1|fd:f1|j[15] ; UART_tx:t1|fd:f1|j[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.362 ; UART_tx:t1|fd:f1|i[15] ; UART_tx:t1|fd:f1|i[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.482      ;
; 0.362 ; UART_tx:t1|fd:f1|i[13] ; UART_tx:t1|fd:f1|i[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.482      ;
; 0.363 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.484      ;
; 0.363 ; UART_tx:t1|fd:f1|i[24] ; UART_tx:t1|fd:f1|i[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.483      ;
; 0.365 ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; CLOckIn     ; 0.000        ; 1.180      ; 1.764      ;
; 0.376 ; UART_tx:t1|fd:f1|j[12] ; UART_tx:t1|fd:f1|j[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.497      ;
; 0.377 ; UART_tx:t1|fd:f1|i[12] ; UART_tx:t1|fd:f1|i[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.499      ;
; 0.412 ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; CLOckIn     ; 0.000        ; 1.180      ; 1.801      ;
; 0.440 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.560      ;
; 0.441 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; UART_tx:t1|fd:f1|j[3]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; UART_tx:t1|fd:f1|i[17] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; UART_tx:t1|fd:f1|j[5]  ; UART_tx:t1|fd:f1|j[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; UART_tx:t1|fd:f1|i[19] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.563      ;
; 0.450 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[3]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.571      ;
; 0.451 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; UART_tx:t1|fd:f1|i[2]  ; UART_tx:t1|fd:f1|i[3]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.571      ;
; 0.452 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; UART_tx:t1|fd:f1|j[2]  ; UART_tx:t1|fd:f1|j[4]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; UART_tx:t1|fd:f1|j[20] ; UART_tx:t1|fd:f1|j[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; UART_tx:t1|fd:f1|i[18] ; UART_tx:t1|fd:f1|i[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; UART_tx:t1|fd:f1|i[22] ; UART_tx:t1|fd:f1|i[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; UART_tx:t1|fd:f1|i[16] ; UART_tx:t1|fd:f1|i[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.576      ;
; 0.462 ; UART_tx:t1|fd:f1|i[1]  ; UART_tx:t1|fd:f1|i[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.582      ;
; 0.467 ; UART_tx:t1|fd:f1|i[0]  ; UART_tx:t1|fd:f1|i[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.587      ;
; 0.479 ; UART_tx:t1|fd:f1|j[22] ; UART_tx:t1|fd:f1|j[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.600      ;
; 0.503 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.623      ;
; 0.503 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.624      ;
; 0.504 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.625      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_tx:t1|fd:f1|temp1'                                                                                      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+
; 0.206 ; UART_tx:t1|ReSend ; UART_tx:t1|ReSend ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0.000        ; 0.024      ; 0.314      ;
+-------+-------------------+-------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'UART_tx:t1|fd:f1|temp'                                                                                          ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; -0.093 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.283      ; 1.373      ;
; -0.088 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.282      ; 1.367      ;
; -0.088 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.282      ; 1.367      ;
; -0.088 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.282      ; 1.367      ;
; -0.088 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.282      ; 1.367      ;
; -0.088 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.282      ; 1.367      ;
; -0.088 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.282      ; 1.367      ;
; -0.088 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.282      ; 1.367      ;
; 0.073  ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.284      ; 1.208      ;
; 0.073  ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.284      ; 1.208      ;
; 0.073  ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.284      ; 1.208      ;
; 0.073  ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.284      ; 1.208      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.110  ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.286      ; 1.173      ;
; 0.188  ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.285      ; 1.094      ;
; 0.188  ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.285      ; 1.094      ;
; 0.188  ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.285      ; 1.094      ;
; 0.188  ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.285      ; 1.094      ;
; 0.188  ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.285      ; 1.094      ;
; 0.188  ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.285      ; 1.094      ;
; 0.188  ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.285      ; 1.094      ;
; 0.188  ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 1.000        ; 0.285      ; 1.094      ;
+--------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'UART_tx:t1|fd:f1|temp'                                                                                          ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                  ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.455 ; UART_tx:t1|ReSend ; UART_tx:t1|n[17]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.406      ; 0.955      ;
; 0.455 ; UART_tx:t1|ReSend ; UART_tx:t1|n[18]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.406      ; 0.955      ;
; 0.455 ; UART_tx:t1|ReSend ; UART_tx:t1|n[25]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.406      ; 0.955      ;
; 0.455 ; UART_tx:t1|ReSend ; UART_tx:t1|n[28]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.406      ; 0.955      ;
; 0.455 ; UART_tx:t1|ReSend ; UART_tx:t1|n[29]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.406      ; 0.955      ;
; 0.455 ; UART_tx:t1|ReSend ; UART_tx:t1|n[30]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.406      ; 0.955      ;
; 0.455 ; UART_tx:t1|ReSend ; UART_tx:t1|n[31]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.406      ; 0.955      ;
; 0.455 ; UART_tx:t1|ReSend ; UART_tx:t1|n[6]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.406      ; 0.955      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[15]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[19]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[4]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[2]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[5]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[11]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[13]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[14]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[12]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[3]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[9]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[8]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[10]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[7]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[1]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.522 ; UART_tx:t1|ReSend ; UART_tx:t1|n[0]          ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.407      ; 1.023      ;
; 0.544 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXE   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.405      ; 1.043      ;
; 0.544 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.IDLE  ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.405      ; 1.043      ;
; 0.544 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXR   ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.405      ; 1.043      ;
; 0.544 ; UART_tx:t1|ReSend ; UART_tx:t1|TXState.TXING ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.405      ; 1.043      ;
; 0.686 ; UART_tx:t1|ReSend ; UART_tx:t1|n[20]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.403      ; 1.183      ;
; 0.686 ; UART_tx:t1|ReSend ; UART_tx:t1|n[21]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.403      ; 1.183      ;
; 0.686 ; UART_tx:t1|ReSend ; UART_tx:t1|n[22]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.403      ; 1.183      ;
; 0.686 ; UART_tx:t1|ReSend ; UART_tx:t1|n[23]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.403      ; 1.183      ;
; 0.686 ; UART_tx:t1|ReSend ; UART_tx:t1|n[24]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.403      ; 1.183      ;
; 0.686 ; UART_tx:t1|ReSend ; UART_tx:t1|n[26]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.403      ; 1.183      ;
; 0.686 ; UART_tx:t1|ReSend ; UART_tx:t1|n[27]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.403      ; 1.183      ;
; 0.688 ; UART_tx:t1|ReSend ; UART_tx:t1|n[16]         ; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0.000        ; 0.404      ; 1.186      ;
+-------+-------------------+--------------------------+------------------------+-----------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+----------+-------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -6.270   ; 0.185 ; -1.395   ; 0.455   ; -3.000              ;
;  CLOckIn                ; -6.232   ; 0.192 ; N/A      ; N/A     ; -3.000              ;
;  UART_tx:t1|fd:f1|temp  ; -6.270   ; 0.185 ; -1.395   ; 0.455   ; -1.487              ;
;  UART_tx:t1|fd:f1|temp1 ; 0.114    ; 0.206 ; N/A      ; N/A     ; -1.487              ;
;  uart_rx:r1|fd:f1|temp2 ; -3.121   ; 0.185 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS         ; -442.771 ; 0.0   ; -37.024  ; 0.0     ; -257.277            ;
;  CLOckIn                ; -187.998 ; 0.000 ; N/A      ; N/A     ; -116.012            ;
;  UART_tx:t1|fd:f1|temp  ; -138.831 ; 0.000 ; -37.024  ; 0.000   ; -55.019             ;
;  UART_tx:t1|fd:f1|temp1 ; 0.000    ; 0.000 ; N/A      ; N/A     ; -1.487              ;
;  uart_rx:r1|fd:f1|temp2 ; -115.942 ; 0.000 ; N/A      ; N/A     ; -84.759             ;
+-------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; text1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RESet                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOckIn                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; text1[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; text1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; text1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; text1[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; text1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; text1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; text1[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; text1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; text1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLOckIn                ; CLOckIn                ; 5197     ; 0        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; UART_tx:t1|fd:f1|temp  ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; UART_tx:t1|fd:f1|temp1 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0        ; 0        ; 0        ; 821      ;
; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 8        ;
; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 2362     ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 2        ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0        ; 0        ; 0        ; 1        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLOckIn                ; CLOckIn                ; 5197     ; 0        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; UART_tx:t1|fd:f1|temp  ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; UART_tx:t1|fd:f1|temp1 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0        ; 0        ; 0        ; 821      ;
; uart_rx:r1|fd:f1|temp2 ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 8        ;
; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 2362     ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp  ; 0        ; 0        ; 0        ; 2        ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; 0        ; 0        ; 0        ; 1        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                         ;
+------------------------+-----------------------+----------+----------+----------+----------+
; From Clock             ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+-----------------------+----------+----------+----------+----------+
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0        ; 0        ; 0        ; 36       ;
+------------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------+
; Removal Transfers                                                                          ;
+------------------------+-----------------------+----------+----------+----------+----------+
; From Clock             ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+-----------------------+----------+----------+----------+----------+
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp ; 0        ; 0        ; 0        ; 36       ;
+------------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 141   ; 141  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; CLOckIn                ; CLOckIn                ; Base ; Constrained ;
; UART_tx:t1|fd:f1|temp  ; UART_tx:t1|fd:f1|temp  ; Base ; Constrained ;
; UART_tx:t1|fd:f1|temp1 ; UART_tx:t1|fd:f1|temp1 ; Base ; Constrained ;
; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RESet      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RESet      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Wed Feb 12 12:45:06 2020
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART_tx:t1|fd:f1|temp UART_tx:t1|fd:f1|temp
    Info (332105): create_clock -period 1.000 -name UART_tx:t1|fd:f1|temp1 UART_tx:t1|fd:f1|temp1
    Info (332105): create_clock -period 1.000 -name CLOckIn CLOckIn
    Info (332105): create_clock -period 1.000 -name uart_rx:r1|fd:f1|temp2 uart_rx:r1|fd:f1|temp2
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.270            -138.831 UART_tx:t1|fd:f1|temp 
    Info (332119):    -6.232            -187.998 CLOckIn 
    Info (332119):    -3.121            -115.942 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.114               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 UART_tx:t1|fd:f1|temp 
    Info (332119):     0.455               0.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.480               0.000 CLOckIn 
    Info (332119):     0.497               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case recovery slack is -1.395
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.395             -37.024 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case removal slack is 1.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.179               0.000 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -116.012 CLOckIn 
    Info (332119):    -1.487             -84.759 uart_rx:r1|fd:f1|temp2 
    Info (332119):    -1.487             -55.019 UART_tx:t1|fd:f1|temp 
    Info (332119):    -1.487              -1.487 UART_tx:t1|fd:f1|temp1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.666            -122.795 UART_tx:t1|fd:f1|temp 
    Info (332119):    -5.654            -164.016 CLOckIn 
    Info (332119):    -2.646            -101.733 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.210               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 UART_tx:t1|fd:f1|temp 
    Info (332119):     0.405               0.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.445               0.000 CLOckIn 
    Info (332119):     0.447               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case recovery slack is -1.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.274             -32.635 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case removal slack is 1.083
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.083               0.000 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -116.012 CLOckIn 
    Info (332119):    -1.487             -84.759 uart_rx:r1|fd:f1|temp2 
    Info (332119):    -1.487             -55.019 UART_tx:t1|fd:f1|temp 
    Info (332119):    -1.487              -1.487 UART_tx:t1|fd:f1|temp1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.162
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.162             -39.730 UART_tx:t1|fd:f1|temp 
    Info (332119):    -2.159             -39.470 CLOckIn 
    Info (332119):    -0.854             -19.104 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.624               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 UART_tx:t1|fd:f1|temp 
    Info (332119):     0.185               0.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.192               0.000 CLOckIn 
    Info (332119):     0.206               0.000 UART_tx:t1|fd:f1|temp1 
Info (332146): Worst-case recovery slack is -0.093
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.093              -0.709 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case removal slack is 0.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.455               0.000 UART_tx:t1|fd:f1|temp 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -83.907 CLOckIn 
    Info (332119):    -1.000             -57.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):    -1.000             -37.000 UART_tx:t1|fd:f1|temp 
    Info (332119):    -1.000              -1.000 UART_tx:t1|fd:f1|temp1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4768 megabytes
    Info: Processing ended: Wed Feb 12 12:45:10 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


