#Substrate Graph
# noVertices
30
# noArcs
104
# Vertices: id availableCpu routingCapacity isCenter
0 637 637 1
1 500 500 1
2 150 150 0
3 1260 1260 1
4 450 450 1
5 125 125 0
6 636 636 1
7 150 150 0
8 279 279 1
9 630 630 1
10 150 150 0
11 37 37 0
12 773 773 1
13 274 274 0
14 517 517 1
15 500 500 1
16 718 718 1
17 418 418 1
18 249 249 0
19 37 37 0
20 100 100 0
21 487 487 1
22 150 150 0
23 37 37 0
24 37 37 0
25 25 25 0
26 1334 1334 1
27 25 25 0
28 150 150 0
29 279 279 1
# Arcs: idS idT delay bandwidth
0 1 1 125
1 0 1 125
0 2 1 75
2 0 1 75
0 16 1 156
16 0 1 156
0 6 3 156
6 0 3 156
0 4 1 125
4 0 1 125
1 6 3 125
6 1 3 125
1 15 8 125
15 1 8 125
1 21 4 125
21 1 4 125
2 3 3 75
3 2 3 75
3 4 3 125
4 3 3 125
3 7 1 75
7 3 1 75
3 8 1 93
8 3 1 93
3 9 1 156
9 3 1 156
3 10 1 75
10 3 1 75
3 12 31 187
12 3 31 187
3 23 6 37
23 3 6 37
3 26 5 312
26 3 5 312
3 17 3 125
17 3 3 125
4 5 1 75
5 4 1 75
4 6 3 125
6 4 3 125
5 13 6 50
13 5 6 50
6 11 1 37
11 6 1 37
6 24 1 37
24 6 1 37
6 16 1 156
16 6 1 156
7 17 7 75
17 7 7 75
8 26 1 93
26 8 1 93
8 17 7 93
17 8 7 93
9 13 3 112
13 9 3 112
9 15 1 125
15 9 1 125
9 18 29 112
18 9 29 112
9 21 2 125
21 9 2 125
10 26 5 75
26 10 5 75
12 14 2 156
14 12 2 156
12 22 1 75
22 12 1 75
12 28 6 75
28 12 6 75
12 29 2 93
29 12 2 93
12 26 4 187
26 12 4 187
13 21 6 112
21 13 6 112
14 19 1 37
19 14 1 37
14 20 21 75
20 14 21 75
14 29 6 93
29 14 6 93
14 26 7 156
26 14 7 156
15 17 1 125
17 15 1 125
15 16 6 125
16 15 6 125
16 21 1 125
21 16 1 125
16 26 32 156
26 16 32 156
18 27 1 25
27 18 1 25
18 26 6 112
26 18 6 112
20 25 1 25
25 20 1 25
22 26 3 75
26 22 3 75
26 29 2 93
29 26 2 93
26 28 7 75
28 26 7 75
