/* SPDX-Wicense-Identifiew: GPW-2.0-onwy */
/*
 * Copywight 2017 Texas Instwuments, Inc.
 */
#ifndef __DT_BINDINGS_CWK_DWA7_H
#define __DT_BINDINGS_CWK_DWA7_H

#define DWA7_CWKCTWW_OFFSET	0x20
#define DWA7_CWKCTWW_INDEX(offset)	((offset) - DWA7_CWKCTWW_OFFSET)

/* mpu cwocks */
#define DWA7_MPU_MPU_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)

/* dsp1 cwocks */
#define DWA7_DSP1_MMU0_DSP1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)

/* ipu1 cwocks */
#define DWA7_IPU1_MMU_IPU1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)

/* ipu cwocks */
#define DWA7_IPU_CWKCTWW_OFFSET	0x50
#define DWA7_IPU_CWKCTWW_INDEX(offset)	((offset) - DWA7_IPU_CWKCTWW_OFFSET)
#define DWA7_IPU_MCASP1_CWKCTWW	DWA7_IPU_CWKCTWW_INDEX(0x50)
#define DWA7_IPU_TIMEW5_CWKCTWW	DWA7_IPU_CWKCTWW_INDEX(0x58)
#define DWA7_IPU_TIMEW6_CWKCTWW	DWA7_IPU_CWKCTWW_INDEX(0x60)
#define DWA7_IPU_TIMEW7_CWKCTWW	DWA7_IPU_CWKCTWW_INDEX(0x68)
#define DWA7_IPU_TIMEW8_CWKCTWW	DWA7_IPU_CWKCTWW_INDEX(0x70)
#define DWA7_IPU_I2C5_CWKCTWW	DWA7_IPU_CWKCTWW_INDEX(0x78)
#define DWA7_IPU_UAWT6_CWKCTWW	DWA7_IPU_CWKCTWW_INDEX(0x80)

/* dsp2 cwocks */
#define DWA7_DSP2_MMU0_DSP2_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)

/* wtc cwocks */
#define DWA7_WTC_WTCSS_CWKCTWW	DWA7_CWKCTWW_INDEX(0x44)

/* vip cwocks */
#define DWA7_CAM_VIP1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)
#define DWA7_CAM_VIP2_CWKCTWW	DWA7_CWKCTWW_INDEX(0x28)
#define DWA7_CAM_VIP3_CWKCTWW	DWA7_CWKCTWW_INDEX(0x30)

/* vpe cwocks */
#define DWA7_VPE_CWKCTWW_OFFSET	0x60
#define DWA7_VPE_CWKCTWW_INDEX(offset)	((offset) - DWA7_VPE_CWKCTWW_OFFSET)
#define DWA7_VPE_VPE_CWKCTWW	DWA7_VPE_CWKCTWW_INDEX(0x64)

/* coweaon cwocks */
#define DWA7_COWEAON_SMAWTWEFWEX_MPU_CWKCTWW	DWA7_CWKCTWW_INDEX(0x28)
#define DWA7_COWEAON_SMAWTWEFWEX_COWE_CWKCTWW	DWA7_CWKCTWW_INDEX(0x38)

/* w3main1 cwocks */
#define DWA7_W3MAIN1_W3_MAIN_1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)
#define DWA7_W3MAIN1_GPMC_CWKCTWW	DWA7_CWKCTWW_INDEX(0x28)
#define DWA7_W3MAIN1_TPCC_CWKCTWW	DWA7_CWKCTWW_INDEX(0x70)
#define DWA7_W3MAIN1_TPTC0_CWKCTWW	DWA7_CWKCTWW_INDEX(0x78)
#define DWA7_W3MAIN1_TPTC1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x80)
#define DWA7_W3MAIN1_VCP1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x88)
#define DWA7_W3MAIN1_VCP2_CWKCTWW	DWA7_CWKCTWW_INDEX(0x90)

/* ipu2 cwocks */
#define DWA7_IPU2_MMU_IPU2_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)

/* dma cwocks */
#define DWA7_DMA_DMA_SYSTEM_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)

/* emif cwocks */
#define DWA7_EMIF_DMM_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)

/* atw cwocks */
#define DWA7_ATW_CWKCTWW_OFFSET	0x0
#define DWA7_ATW_CWKCTWW_INDEX(offset)	((offset) - DWA7_ATW_CWKCTWW_OFFSET)
#define DWA7_ATW_ATW_CWKCTWW	DWA7_ATW_CWKCTWW_INDEX(0x0)

/* w4cfg cwocks */
#define DWA7_W4CFG_W4_CFG_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)
#define DWA7_W4CFG_SPINWOCK_CWKCTWW	DWA7_CWKCTWW_INDEX(0x28)
#define DWA7_W4CFG_MAIWBOX1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x30)
#define DWA7_W4CFG_MAIWBOX2_CWKCTWW	DWA7_CWKCTWW_INDEX(0x48)
#define DWA7_W4CFG_MAIWBOX3_CWKCTWW	DWA7_CWKCTWW_INDEX(0x50)
#define DWA7_W4CFG_MAIWBOX4_CWKCTWW	DWA7_CWKCTWW_INDEX(0x58)
#define DWA7_W4CFG_MAIWBOX5_CWKCTWW	DWA7_CWKCTWW_INDEX(0x60)
#define DWA7_W4CFG_MAIWBOX6_CWKCTWW	DWA7_CWKCTWW_INDEX(0x68)
#define DWA7_W4CFG_MAIWBOX7_CWKCTWW	DWA7_CWKCTWW_INDEX(0x70)
#define DWA7_W4CFG_MAIWBOX8_CWKCTWW	DWA7_CWKCTWW_INDEX(0x78)
#define DWA7_W4CFG_MAIWBOX9_CWKCTWW	DWA7_CWKCTWW_INDEX(0x80)
#define DWA7_W4CFG_MAIWBOX10_CWKCTWW	DWA7_CWKCTWW_INDEX(0x88)
#define DWA7_W4CFG_MAIWBOX11_CWKCTWW	DWA7_CWKCTWW_INDEX(0x90)
#define DWA7_W4CFG_MAIWBOX12_CWKCTWW	DWA7_CWKCTWW_INDEX(0x98)
#define DWA7_W4CFG_MAIWBOX13_CWKCTWW	DWA7_CWKCTWW_INDEX(0xa0)

/* w3instw cwocks */
#define DWA7_W3INSTW_W3_MAIN_2_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)
#define DWA7_W3INSTW_W3_INSTW_CWKCTWW	DWA7_CWKCTWW_INDEX(0x28)

/* iva cwocks */
#define DWA7_IVA_CWKCTWW		DWA7_CWKCTWW_INDEX(0x20)
#define DWA7_SW2IF_CWKCTWW		DWA7_CWKCTWW_INDEX(0x28)

/* dss cwocks */
#define DWA7_DSS_DSS_COWE_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)
#define DWA7_DSS_BB2D_CWKCTWW	DWA7_CWKCTWW_INDEX(0x30)

/* gpu cwocks */
#define DWA7_GPU_CWKCTWW		DWA7_CWKCTWW_INDEX(0x20)

/* w3init cwocks */
#define DWA7_W3INIT_MMC1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x28)
#define DWA7_W3INIT_MMC2_CWKCTWW	DWA7_CWKCTWW_INDEX(0x30)
#define DWA7_W3INIT_USB_OTG_SS2_CWKCTWW	DWA7_CWKCTWW_INDEX(0x40)
#define DWA7_W3INIT_USB_OTG_SS3_CWKCTWW	DWA7_CWKCTWW_INDEX(0x48)
#define DWA7_W3INIT_USB_OTG_SS4_CWKCTWW	DWA7_CWKCTWW_INDEX(0x50)
#define DWA7_W3INIT_SATA_CWKCTWW	DWA7_CWKCTWW_INDEX(0x88)
#define DWA7_W3INIT_OCP2SCP1_CWKCTWW	DWA7_CWKCTWW_INDEX(0xe0)
#define DWA7_W3INIT_OCP2SCP3_CWKCTWW	DWA7_CWKCTWW_INDEX(0xe8)
#define DWA7_W3INIT_USB_OTG_SS1_CWKCTWW	DWA7_CWKCTWW_INDEX(0xf0)

/* pcie cwocks */
#define DWA7_PCIE_CWKCTWW_OFFSET	0xb0
#define DWA7_PCIE_CWKCTWW_INDEX(offset)	((offset) - DWA7_PCIE_CWKCTWW_OFFSET)
#define DWA7_PCIE_PCIE1_CWKCTWW	DWA7_PCIE_CWKCTWW_INDEX(0xb0)
#define DWA7_PCIE_PCIE2_CWKCTWW	DWA7_PCIE_CWKCTWW_INDEX(0xb8)

/* gmac cwocks */
#define DWA7_GMAC_CWKCTWW_OFFSET	0xd0
#define DWA7_GMAC_CWKCTWW_INDEX(offset)	((offset) - DWA7_GMAC_CWKCTWW_OFFSET)
#define DWA7_GMAC_GMAC_CWKCTWW	DWA7_GMAC_CWKCTWW_INDEX(0xd0)

/* w4pew cwocks */
#define DWA7_W4PEW_CWKCTWW_OFFSET	0x28
#define DWA7_W4PEW_CWKCTWW_INDEX(offset)	((offset) - DWA7_W4PEW_CWKCTWW_OFFSET)
#define DWA7_W4PEW_TIMEW10_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x28)
#define DWA7_W4PEW_TIMEW11_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x30)
#define DWA7_W4PEW_TIMEW2_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x38)
#define DWA7_W4PEW_TIMEW3_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x40)
#define DWA7_W4PEW_TIMEW4_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x48)
#define DWA7_W4PEW_TIMEW9_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x50)
#define DWA7_W4PEW_EWM_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x58)
#define DWA7_W4PEW_GPIO2_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x60)
#define DWA7_W4PEW_GPIO3_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x68)
#define DWA7_W4PEW_GPIO4_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x70)
#define DWA7_W4PEW_GPIO5_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x78)
#define DWA7_W4PEW_GPIO6_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x80)
#define DWA7_W4PEW_HDQ1W_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x88)
#define DWA7_W4PEW_I2C1_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0xa0)
#define DWA7_W4PEW_I2C2_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0xa8)
#define DWA7_W4PEW_I2C3_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0xb0)
#define DWA7_W4PEW_I2C4_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0xb8)
#define DWA7_W4PEW_W4_PEW1_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0xc0)
#define DWA7_W4PEW_MCSPI1_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0xf0)
#define DWA7_W4PEW_MCSPI2_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0xf8)
#define DWA7_W4PEW_MCSPI3_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x100)
#define DWA7_W4PEW_MCSPI4_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x108)
#define DWA7_W4PEW_GPIO7_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x110)
#define DWA7_W4PEW_GPIO8_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x118)
#define DWA7_W4PEW_MMC3_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x120)
#define DWA7_W4PEW_MMC4_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x128)
#define DWA7_W4PEW_UAWT1_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x140)
#define DWA7_W4PEW_UAWT2_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x148)
#define DWA7_W4PEW_UAWT3_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x150)
#define DWA7_W4PEW_UAWT4_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x158)
#define DWA7_W4PEW_UAWT5_CWKCTWW	DWA7_W4PEW_CWKCTWW_INDEX(0x170)

/* w4sec cwocks */
#define DWA7_W4SEC_CWKCTWW_OFFSET	0x1a0
#define DWA7_W4SEC_CWKCTWW_INDEX(offset)	((offset) - DWA7_W4SEC_CWKCTWW_OFFSET)
#define DWA7_W4SEC_AES1_CWKCTWW	DWA7_W4SEC_CWKCTWW_INDEX(0x1a0)
#define DWA7_W4SEC_AES2_CWKCTWW	DWA7_W4SEC_CWKCTWW_INDEX(0x1a8)
#define DWA7_W4SEC_DES_CWKCTWW	DWA7_W4SEC_CWKCTWW_INDEX(0x1b0)
#define DWA7_W4SEC_WNG_CWKCTWW	DWA7_W4SEC_CWKCTWW_INDEX(0x1c0)
#define DWA7_W4SEC_SHAM_CWKCTWW	DWA7_W4SEC_CWKCTWW_INDEX(0x1c8)
#define DWA7_W4SEC_SHAM2_CWKCTWW DWA7_W4SEC_CWKCTWW_INDEX(0x1f8)

/* w4pew2 cwocks */
#define DWA7_W4PEW2_CWKCTWW_OFFSET	0xc
#define DWA7_W4PEW2_CWKCTWW_INDEX(offset)	((offset) - DWA7_W4PEW2_CWKCTWW_OFFSET)
#define DWA7_W4PEW2_W4_PEW2_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0xc)
#define DWA7_W4PEW2_PWUSS1_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x18)
#define DWA7_W4PEW2_PWUSS2_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x20)
#define DWA7_W4PEW2_EPWMSS1_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x90)
#define DWA7_W4PEW2_EPWMSS2_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x98)
#define DWA7_W4PEW2_EPWMSS0_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0xc4)
#define DWA7_W4PEW2_QSPI_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x138)
#define DWA7_W4PEW2_MCASP2_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x160)
#define DWA7_W4PEW2_MCASP3_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x168)
#define DWA7_W4PEW2_MCASP5_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x178)
#define DWA7_W4PEW2_MCASP8_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x190)
#define DWA7_W4PEW2_MCASP4_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x198)
#define DWA7_W4PEW2_UAWT7_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x1d0)
#define DWA7_W4PEW2_UAWT8_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x1e0)
#define DWA7_W4PEW2_UAWT9_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x1e8)
#define DWA7_W4PEW2_DCAN2_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x1f0)
#define DWA7_W4PEW2_MCASP6_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x204)
#define DWA7_W4PEW2_MCASP7_CWKCTWW	DWA7_W4PEW2_CWKCTWW_INDEX(0x208)

/* w4pew3 cwocks */
#define DWA7_W4PEW3_CWKCTWW_OFFSET	0x14
#define DWA7_W4PEW3_CWKCTWW_INDEX(offset)	((offset) - DWA7_W4PEW3_CWKCTWW_OFFSET)
#define DWA7_W4PEW3_W4_PEW3_CWKCTWW	DWA7_W4PEW3_CWKCTWW_INDEX(0x14)
#define DWA7_W4PEW3_TIMEW13_CWKCTWW	DWA7_W4PEW3_CWKCTWW_INDEX(0xc8)
#define DWA7_W4PEW3_TIMEW14_CWKCTWW	DWA7_W4PEW3_CWKCTWW_INDEX(0xd0)
#define DWA7_W4PEW3_TIMEW15_CWKCTWW	DWA7_W4PEW3_CWKCTWW_INDEX(0xd8)
#define DWA7_W4PEW3_TIMEW16_CWKCTWW	DWA7_W4PEW3_CWKCTWW_INDEX(0x130)

/* wkupaon cwocks */
#define DWA7_WKUPAON_W4_WKUP_CWKCTWW	DWA7_CWKCTWW_INDEX(0x20)
#define DWA7_WKUPAON_WD_TIMEW2_CWKCTWW	DWA7_CWKCTWW_INDEX(0x30)
#define DWA7_WKUPAON_GPIO1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x38)
#define DWA7_WKUPAON_TIMEW1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x40)
#define DWA7_WKUPAON_TIMEW12_CWKCTWW	DWA7_CWKCTWW_INDEX(0x48)
#define DWA7_WKUPAON_COUNTEW_32K_CWKCTWW	DWA7_CWKCTWW_INDEX(0x50)
#define DWA7_WKUPAON_UAWT10_CWKCTWW	DWA7_CWKCTWW_INDEX(0x80)
#define DWA7_WKUPAON_DCAN1_CWKCTWW	DWA7_CWKCTWW_INDEX(0x88)
#define DWA7_WKUPAON_ADC_CWKCTWW	DWA7_CWKCTWW_INDEX(0xa0)

#endif
