<?xml version="1.0" encoding="UTF-8" standalone="no" ?><Component xmlns="http://actel.com/sweng/afi"><name>COREDDR_TIP</name><vendor>Actel</vendor><library>DirectCore</library><version>2.1.101</version><fileSets><fileSet fileSetId="ANY_HDL_SIMULATION_FILESET"><file fileid="0"><name>rtl/vlog/core/ddr_no_training.v</name><fileType>verilogSource</fileType></file><file fileid="1"><name>rtl/vlog/core/OE_GLUE_LOGIC.v</name><fileType>verilogSource</fileType></file><file fileid="2"><name>rtl/vlog/core/CoreDDR_TIP_SIM.v</name><fileType>verilogSource</fileType></file></fileSet><fileSet fileSetId="SYNPLIFY_SYNTHESIS_FILESET"><file fileid="3"><name>rtl/vlog/core/CoreDDR_TIP_SYN.v</name><fileType>verilogSource</fileType></file></fileSet><fileSet fileSetId="HDL_FILESET"><file fileid="4"><name>rtl/vlog/core/APB_IOG_CTRL_SM.v</name><fileType>verilogSource</fileType></file><file fileid="5"><name>rtl/vlog/core/dq_align_dqs_optimization.v</name><fileType>verilogSource</fileType></file><file fileid="6"><name>rtl/vlog/core/gate_training.v</name><fileType>verilogSource</fileType></file><file fileid="7"><name>rtl/vlog/core/APB_IF.v</name><fileType>verilogSource</fileType></file><file fileid="8"><name>rtl/vlog/core/DLL_MON.v</name><fileType>verilogSource</fileType></file><file fileid="9"><name>rtl/vlog/core/IOG_IF.v</name><fileType>verilogSource</fileType></file><file fileid="10"><name>rtl/vlog/core/LEVELLING.v</name><fileType>verilogSource</fileType></file><file fileid="11"><name>rtl/vlog/core/PHY_SIG_MOD.v</name><fileType>verilogSource</fileType></file><file fileid="12"><name>rtl/vlog/core/RDLVL_SMS.v</name><fileType>verilogSource</fileType></file><file fileid="13"><name>rtl/vlog/core/RDLVL_TRAIN.v</name><fileType>verilogSource</fileType></file><file fileid="14"><name>rtl/vlog/core/RDLVL.v</name><fileType>verilogSource</fileType></file><file fileid="15"><name>rtl/vlog/core/TIP_CTRL_BLK.v</name><fileType>verilogSource</fileType></file><file fileid="16"><name>rtl/vlog/core/trn_cmdaddr.v</name><fileType>verilogSource</fileType></file><file fileid="17"><name>rtl/vlog/core/trn_bclksclk.v</name><fileType>verilogSource</fileType></file><file fileid="18"><name>rtl/vlog/core/trn_dqsw.v</name><fileType>verilogSource</fileType></file><file fileid="19"><name>rtl/vlog/core/TRN_CLK.v</name><fileType>verilogSource</fileType></file><file fileid="20"><name>rtl/vlog/core/TRN_COMPLETE.v</name><fileType>verilogSource</fileType></file><file fileid="21"><name>rtl/vlog/core/VREF_TR.v</name><fileType>verilogSource</fileType></file><file fileid="22"><name>rtl/vlog/core/WRLVL_BOT.v</name><fileType>verilogSource</fileType></file><file fileid="23"><name>rtl/vlog/core/WRLVL.v</name><fileType>verilogSource</fileType></file><file fileid="24"><name>rtl/vlog/core/FIFO_BLK.v</name><fileType>verilogSource</fileType></file><file fileid="25"><name>rtl/vlog/core/LANE_ALIGNMENT.v</name><fileType>verilogSource</fileType></file><file fileid="26"><name>rtl/vlog/core/LANE_CTRL.v</name><fileType>verilogSource</fileType></file><file fileid="27"><name>rtl/vlog/core/DELAY_CTRL.v</name><fileType>verilogSource</fileType></file><file fileid="28"><name>rtl/vlog/core/CoreDDR_TIP_INT.v</name><userFileType>Verilog</userFileType></file><file fileid="29"><name>rtl/vlog/core/ram_simple_dp.v</name><fileType>verilogSource</fileType></file><file fileid="30"><name>rtl/vlog/core/flag_generator.v</name><fileType>verilogSource</fileType></file><file fileid="31"><name>rtl/vlog/core/ddr4_vref.v</name><fileType>verilogSource</fileType></file><file fileid="32"><name>rtl/vlog/core/write_callibrator.v</name><fileType>verilogSource</fileType></file><file fileid="33"><name>rtl/vlog/core/ddr_init_iterator.v</name><fileType>verilogSource</fileType></file><file fileid="34"><name>rtl/vlog/core/register_bank.v</name><fileType>verilogSource</fileType></file></fileSet></fileSets><hwModel><views><view><fileSetRef>ANY_HDL_SIMULATION_FILESET</fileSetRef><name>SIMULATION</name></view><view><fileSetRef>SYNPLIFY_SYNTHESIS_FILESET</fileSetRef><name>SYNTHESIS</name></view><view><fileSetRef>HDL_FILESET</fileSetRef><name>HDL</name></view></views></hwModel></Component>