持久化:
# 存储介质
- DRAM: 
  - 动态随机存取存储器,是一种半导体記憶體，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特（bit）是1还是0。由于在现实中晶体管会有漏电电流的现象，导致电容上所存储的电荷数量并不足以正确的判别数据，而导致数据毁损。因此对于DRAM来说，周期性地充电是一个无可避免的要件。由于这种需要定时刷新的特性，因此被称为“动态”存储器。相对来说，静态存储器（SRAM）只要存入数据后，纵使不刷新也不会丢失记忆。与SRAM相比，DRAM的优势在于结构简单——每一个比特的数据都只需一个电容跟一个晶体管来处理，相比之下在SRAM上一个比特通常需要六个晶体管。正因这缘故，DRAM拥有非常高的密度，单位体积的容量较高因此成本较低。但相反的，DRAM也有访问速度较慢，耗电量较大的缺点。
- SRAM
  - 静态随机存取存储器（Static Random Access Memory，SRAM）是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持[1]。相对之下，动态随机存取记忆体（DRAM）里面所储存的数据就需要周期性地更新。

- SSD flash memory
  - 在存储单元晶体管的栅（Gate）中，注入不同数量的电子，通过改变栅的导电性能，改变晶体管的导通效果，实现对不同状态的记录和识别。有些晶体管，栅中的电子数目多与少，带来的只有两种导通状态，对应读出的数据就只有0/1；有些晶体管，栅中电子数目不同时，可以读出多种状态，能够对应出00/01/10/11等不同数据。所以，Flash的存储单元可分为SLC（一个萝卜一个坑）和MLC（2个/多个萝卜一个坑）两种。

- HDD:
  - 磁盘, 利用磁极的不同来标记0,1，当磁头扫过盘面，通过感应电流就可以识别出不同状态，即读取数据；增强磁头的磁性，可以改变盘面记录单元的状态，实现写入数据。

# I/O
- DMA:
  - DMA（Direct Memory Access，直接内存存取）是所有现代计算机系统中的重要特色，该工作方式允许不同速度的硬件装置来沟通，而不需要依赖于 CPU 的大量中断负载。否则，CPU 需要从来源把每一片段的资料复制到暂存器，然后将这新信息再次写回到新的地方。在这个时间中，CPU 对于其他的工作来说就无法使用。DMA 传输将一个内存区从一个装置复制到另外一个。CPU 初始化这个传输动作，传输动作本身是由 DMA 控制器来实行和完成。典型的例子就是移动一个外部内存的区块到芯片内部更快的内存去。像是这样的操作并没有让处理器工作拖延，反而可以被重新安排去处理其他的工作。DMA 传输对于高效能嵌入式系统算法和网络是很重要的。 
　　一个完整的 DMA 传输过程必须经过下面的四个步骤： 
  　　（1）DMA 请求——CPU 对 DMA 控制器进行初始化，并向 I/O 接口发出操作命令，I/O 接口提出 DMA 请求。 
  　　（2）DMA 响应——DMA 控制器对 DMA 请求判别优先级及屏蔽，向总线裁决逻辑提出总线请求。当 CPU 执行完当前总线周期即可释放总线控制权。此时，总线裁决逻辑输出总线应答，表示 DMA 已经响应，通过 DMA 控制器通知 I/O 接口开始 DMA 传输。 
  　　（3）DMA 传输——DMA 控制器获得总线控制权后，CPU 即刻挂起或只执行内部操作，由 DMA 控制器输出读写命令，直接控制 RAM 与 I/O 接口进行 DMA 传输。在 DMA 控制器的控制下，在存储器和外部设备之间直接进行数据传送，在传送过程中不需要中央处理器的参与。开始时需提供要传送的数据的起始位置和数据长度。 
  　　（4）DMA 结束——当完成规定的成批数据传送后，DMA 控制器即释放总线控制权，并向 I/O 接口发出结束信号。当 I/O 接口收到结束信号后，一方面停止 I/O 设备的工作，另一方面向 CPU 提出中断请求，使 CPU 从不介入的状态解脱，并执行一段检查本次 DMA 传输操作正确性的代码。最后带着本次操作结果及状态继续执行原来的程序。
