Fitter report for pipeline
Tue Dec 20 20:12:17 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Tue Dec 20 20:12:17 2016      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; pipeline                                   ;
; Top-level Entity Name           ; ppl_cpu                                    ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA5F31C6                               ;
; Timing Models                   ; Preliminary                                ;
; Logic utilization (in ALMs)     ; 1,793 / 32,070 ( 6 % )                     ;
; Total registers                 ; 1373                                       ;
; Total pins                      ; 54 / 457 ( 12 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 3,072 / 4,065,280 ( < 1 % )                ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 6 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; display_0[0] ; Missing drive strength and slew rate ;
; display_0[1] ; Missing drive strength and slew rate ;
; display_0[2] ; Missing drive strength and slew rate ;
; display_0[3] ; Missing drive strength and slew rate ;
; display_0[4] ; Missing drive strength and slew rate ;
; display_0[5] ; Missing drive strength and slew rate ;
; display_0[6] ; Missing drive strength and slew rate ;
; display_1[0] ; Missing drive strength and slew rate ;
; display_1[1] ; Missing drive strength and slew rate ;
; display_1[2] ; Missing drive strength and slew rate ;
; display_1[3] ; Missing drive strength and slew rate ;
; display_1[4] ; Missing drive strength and slew rate ;
; display_1[5] ; Missing drive strength and slew rate ;
; display_1[6] ; Missing drive strength and slew rate ;
; display_2[0] ; Missing drive strength and slew rate ;
; display_2[1] ; Missing drive strength and slew rate ;
; display_2[2] ; Missing drive strength and slew rate ;
; display_2[3] ; Missing drive strength and slew rate ;
; display_2[4] ; Missing drive strength and slew rate ;
; display_2[5] ; Missing drive strength and slew rate ;
; display_2[6] ; Missing drive strength and slew rate ;
; display_3[0] ; Missing drive strength and slew rate ;
; display_3[1] ; Missing drive strength and slew rate ;
; display_3[2] ; Missing drive strength and slew rate ;
; display_3[3] ; Missing drive strength and slew rate ;
; display_3[4] ; Missing drive strength and slew rate ;
; display_3[5] ; Missing drive strength and slew rate ;
; display_3[6] ; Missing drive strength and slew rate ;
; display_4[0] ; Missing drive strength and slew rate ;
; display_4[1] ; Missing drive strength and slew rate ;
; display_4[2] ; Missing drive strength and slew rate ;
; display_4[3] ; Missing drive strength and slew rate ;
; display_4[4] ; Missing drive strength and slew rate ;
; display_4[5] ; Missing drive strength and slew rate ;
; display_4[6] ; Missing drive strength and slew rate ;
; display_5[0] ; Missing drive strength and slew rate ;
; display_5[1] ; Missing drive strength and slew rate ;
; display_5[2] ; Missing drive strength and slew rate ;
; display_5[3] ; Missing drive strength and slew rate ;
; display_5[4] ; Missing drive strength and slew rate ;
; display_5[5] ; Missing drive strength and slew rate ;
; display_5[6] ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                           ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                           ; Destination Port ; Destination Port Name ;
+------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                            ;                  ;                       ;
; reset~inputCLKENA0                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                            ;                  ;                       ;
; ppl_regD:regD|instOut[0]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[1]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[2]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[3]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[4]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[5]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[6]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[7]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[8]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[9]                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[10]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[11]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[12]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[13]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[14]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[15]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[16]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[17]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[18]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[19]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[20]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[21]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[22]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[23]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[24]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[25]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[26]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[27]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[28]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[29]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[30]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; ppl_regD:regD|instOut[31]                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
; ppl_decode:iDecode|regfile:rf|register[6][7]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[6][7]~DUPLICATE                                                                     ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[7][16]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[7][16]~DUPLICATE                                                                    ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[11][29] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[11][29]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[14][19] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[14][19]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[14][28] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[14][28]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[14][30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[14][30]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[15][30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[15][30]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[18][2]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[18][2]~DUPLICATE                                                                    ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[19][18] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[19][18]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[21][0]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[21][0]~DUPLICATE                                                                    ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[22][22] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[22][22]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[22][29] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[22][29]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[23][0]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[23][0]~DUPLICATE                                                                    ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[24][22] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[24][22]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[27][3]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[27][3]~DUPLICATE                                                                    ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[27][24] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[27][24]~DUPLICATE                                                                   ;                  ;                       ;
; ppl_decode:iDecode|regfile:rf|register[29][0]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_decode:iDecode|regfile:rf|register[29][0]~DUPLICATE                                                                    ;                  ;                       ;
; ppl_regD:regD|pcOut[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regD:regD|pcOut[0]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regD:regD|pcOut[4]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regD:regD|pcOut[4]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regD:regD|pcOut[6]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regD:regD|pcOut[6]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regD:regD|pcOut[8]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regD:regD|pcOut[8]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regD:regD|pcOut[9]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regD:regD|pcOut[9]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regD:regD|pcOut[24]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regD:regD|pcOut[24]~DUPLICATE                                                                                          ;                  ;                       ;
; ppl_regE:regE|exDataA[16]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regE:regE|exDataA[16]~DUPLICATE                                                                                        ;                  ;                       ;
; ppl_regE:regE|exDataA[25]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regE:regE|exDataA[25]~DUPLICATE                                                                                        ;                  ;                       ;
; ppl_regE:regE|exDataB[7]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regE:regE|exDataB[7]~DUPLICATE                                                                                         ;                  ;                       ;
; ppl_regE:regE|exDataB[20]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regE:regE|exDataB[20]~DUPLICATE                                                                                        ;                  ;                       ;
; ppl_regE:regE|exDataB[24]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regE:regE|exDataB[24]~DUPLICATE                                                                                        ;                  ;                       ;
; ppl_regE:regE|exDataImm[3]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regE:regE|exDataImm[3]~DUPLICATE                                                                                       ;                  ;                       ;
; ppl_regE:regE|exDataImm[8]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regE:regE|exDataImm[8]~DUPLICATE                                                                                       ;                  ;                       ;
; ppl_regE:regE|exDataImm[13]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regE:regE|exDataImm[13]~DUPLICATE                                                                                      ;                  ;                       ;
; ppl_regE:regE|exDataImm[14]                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regE:regE|exDataImm[14]~DUPLICATE                                                                                      ;                  ;                       ;
; ppl_regF:regF|pcOut[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regF:regF|pcOut[2]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regF:regF|pcOut[5]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regF:regF|pcOut[5]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regF:regF|pcOut[7]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regF:regF|pcOut[7]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regM:regM|mAlu[5]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mAlu[5]~DUPLICATE                                                                                            ;                  ;                       ;
; ppl_regM:regM|mAlu[8]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mAlu[8]~DUPLICATE                                                                                            ;                  ;                       ;
; ppl_regM:regM|mAlu[10]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mAlu[10]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regM:regM|mAlu[14]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mAlu[14]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regM:regM|mAlu[15]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mAlu[15]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regM:regM|mAlu[20]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mAlu[20]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regM:regM|mAlu[22]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mAlu[22]~DUPLICATE                                                                                           ;                  ;                       ;
; ppl_regM:regM|mDataB[0]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mDataB[0]~DUPLICATE                                                                                          ;                  ;                       ;
; ppl_regM:regM|mDataB[1]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mDataB[1]~DUPLICATE                                                                                          ;                  ;                       ;
; ppl_regM:regM|mDataB[10]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mDataB[10]~DUPLICATE                                                                                         ;                  ;                       ;
; ppl_regM:regM|mDataB[11]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mDataB[11]~DUPLICATE                                                                                         ;                  ;                       ;
; ppl_regM:regM|mDataB[13]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mDataB[13]~DUPLICATE                                                                                         ;                  ;                       ;
; ppl_regM:regM|mDataB[27]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ppl_regM:regM|mDataB[27]~DUPLICATE                                                                                         ;                  ;                       ;
+------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4094 ) ; 0.00 % ( 0 / 4094 )        ; 0.00 % ( 0 / 4094 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4094 ) ; 0.00 % ( 0 / 4094 )        ; 0.00 % ( 0 / 4094 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4094 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/altera/pipeline/output_files/pipeline.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,793 / 32,070     ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 1,793              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,959 / 32,070     ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 144                ;       ;
;         [b] ALMs used for LUT logic                         ; 1,326              ;       ;
;         [c] ALMs used for registers                         ; 489                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 193 / 32,070       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 27 / 32,070        ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 16                 ;       ;
;         [c] Due to LAB input limits                         ; 11                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 230 / 3,207        ; 7 %   ;
;     -- Logic LABs                                           ; 230                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 2,563              ;       ;
;     -- 7 input functions                                    ; 19                 ;       ;
;     -- 6 input functions                                    ; 1,019              ;       ;
;     -- 5 input functions                                    ; 320                ;       ;
;     -- 4 input functions                                    ; 195                ;       ;
;     -- <=3 input functions                                  ; 1,010              ;       ;
; Combinational ALUT usage for route-throughs                 ; 192                ;       ;
; Dedicated logic registers                                   ; 1,373              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 1,265 / 64,140     ; 2 %   ;
;         -- Secondary logic registers                        ; 108 / 64,140       ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 1,325              ;       ;
;         -- Routing optimization registers                   ; 48                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 54 / 457           ; 12 %  ;
;     -- Clock pins                                           ; 3 / 8              ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; Global signals                                              ; 2                  ;       ;
; M10K blocks                                                 ; 2 / 397            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 3,072 / 4,065,280  ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 87             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6              ; 0 %   ;
; Global clocks                                               ; 2 / 16             ; 13 %  ;
; Quadrant clocks                                             ; 0 / 66             ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1% / 1% / 1%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 19% / 20% / 15%    ;       ;
; Maximum fan-out                                             ; 1375               ;       ;
; Highest non-global fan-out                                  ; 202                ;       ;
; Total fan-out                                               ; 16240              ;       ;
; Average fan-out                                             ; 3.83               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1793 / 32070 ( 6 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1793                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1959 / 32070 ( 6 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 144                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1326                  ; 0                              ;
;         [c] ALMs used for registers                         ; 489                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 193 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 27 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 16                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 11                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 230 / 3207 ( 7 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 230                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2563                  ; 0                              ;
;     -- 7 input functions                                    ; 19                    ; 0                              ;
;     -- 6 input functions                                    ; 1019                  ; 0                              ;
;     -- 5 input functions                                    ; 320                   ; 0                              ;
;     -- 4 input functions                                    ; 195                   ; 0                              ;
;     -- <=3 input functions                                  ; 1010                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 192                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1265 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 108 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1325                  ; 0                              ;
;         -- Routing optimization registers                   ; 48                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 54                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 3072                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 16855                 ; 0                              ;
;     -- Registered Connections                               ; 6686                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 12                    ; 0                              ;
;     -- Output Ports                                         ; 42                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk     ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1377                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[0] ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[1] ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[2] ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[3] ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[4] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[5] ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[6] ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[7] ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[8] ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keys[9] ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; reset   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1352                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; display_0[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_0[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_0[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_0[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_0[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_0[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_0[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_1[0] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_1[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_1[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_1[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_1[4] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_1[5] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_1[6] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_2[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_2[1] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_2[2] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_2[3] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_2[4] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_2[5] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_2[6] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_3[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_3[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_3[2] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_3[3] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_3[4] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_3[5] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_3[6] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_4[0] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_4[1] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_4[2] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_4[3] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_4[4] ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_4[5] ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_4[6] ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_5[0] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_5[1] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_5[2] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_5[3] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_5[4] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_5[5] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; display_5[6] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 29 / 32 ( 91 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; display_4[0]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; display_5[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; display_5[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; display_5[1]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; keys[9]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; display_3[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; display_2[0]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; display_3[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; display_5[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; display_5[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; display_3[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; keys[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; keys[8]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; display_3[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; display_3[1]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; display_2[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; display_2[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; display_2[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; keys[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; keys[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; keys[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; display_3[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; display_3[0]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; display_1[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; display_2[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; display_2[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; keys[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; keys[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; display_0[0]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; display_0[1]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; display_0[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; display_2[1]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; keys[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; keys[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; display_0[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; display_1[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; display_1[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; display_0[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; display_0[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; display_1[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; display_0[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; display_1[1]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; display_1[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; display_1[0]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; display_4[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; display_5[0]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A       ; display_4[3]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; display_4[4]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; display_4[6]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; display_4[1]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; display_4[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; display_5[2]                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                         ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ppl_cpu                                        ; 1793.0 (0.5)         ; 1958.0 (0.5)                     ; 191.5 (0.0)                                       ; 26.5 (0.0)                       ; 0.0 (0.0)            ; 2563 (1)            ; 1373 (0)                  ; 0 (0)         ; 3072              ; 2     ; 0          ; 54   ; 0            ; |ppl_cpu                                                                                                                                    ; work         ;
;    |ppl_decode:iDecode|                         ; 907.5 (34.7)         ; 1024.7 (34.0)                    ; 139.1 (0.2)                                       ; 21.9 (0.9)                       ; 0.0 (0.0)            ; 1052 (53)           ; 1009 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_decode:iDecode                                                                                                                 ; work         ;
;       |mux2x32:getdImm|                         ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_decode:iDecode|mux2x32:getdImm                                                                                                 ; work         ;
;       |mux2x5:getdReg|                          ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_decode:iDecode|mux2x5:getdReg                                                                                                  ; work         ;
;       |mux4x32:aluA|                            ; 286.1 (286.1)        ; 299.3 (299.3)                    ; 15.2 (15.2)                                       ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 448 (448)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_decode:iDecode|mux4x32:aluA                                                                                                    ; work         ;
;       |mux4x32:aluB|                            ; 282.9 (282.9)        ; 298.2 (298.2)                    ; 17.8 (17.8)                                       ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 448 (448)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_decode:iDecode|mux4x32:aluB                                                                                                    ; work         ;
;       |ppl_cu:controlUnit|                      ; 28.0 (28.0)          ; 28.3 (28.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_decode:iDecode|ppl_cu:controlUnit                                                                                              ; work         ;
;       |regfile:rf|                              ; 272.9 (272.9)        ; 362.2 (362.2)                    ; 106.0 (106.0)                                     ; 16.7 (16.7)                      ; 0.0 (0.0)            ; 41 (41)             ; 1009 (1009)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_decode:iDecode|regfile:rf                                                                                                      ; work         ;
;    |ppl_execute:iExecute|                       ; 373.6 (8.9)          ; 389.8 (8.9)                      ; 17.1 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 618 (35)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_execute:iExecute                                                                                                               ; work         ;
;       |alu:eAluC|                               ; 198.7 (198.7)        ; 211.3 (211.3)                    ; 12.8 (12.8)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 327 (327)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_execute:iExecute|alu:eAluC                                                                                                     ; work         ;
;       |mux2x32:eAluA|                           ; 10.7 (10.7)          ; 11.2 (11.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_execute:iExecute|mux2x32:eAluA                                                                                                 ; work         ;
;       |mux2x32:eAluB|                           ; 13.9 (13.9)          ; 13.8 (13.8)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_execute:iExecute|mux2x32:eAluB                                                                                                 ; work         ;
;       |mux2x32:jumpAndLink|                     ; 141.3 (141.3)        ; 144.5 (144.5)                    ; 3.9 (3.9)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 197 (197)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_execute:iExecute|mux2x32:jumpAndLink                                                                                           ; work         ;
;    |ppl_fetch:iFetch|                           ; 27.7 (7.7)           ; 27.5 (9.5)                       ; 0.0 (1.8)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 62 (30)             ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_fetch:iFetch                                                                                                                   ; work         ;
;       |mux4x32:selectPc|                        ; 18.2 (18.2)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_fetch:iFetch|mux4x32:selectPc                                                                                                  ; work         ;
;       |ppl_instmem:imem|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_fetch:iFetch|ppl_instmem:imem                                                                                                  ; work         ;
;          |lpm_rom_irom:irom|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom                                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component                                                ; work         ;
;                |altsyncram_gdi1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated                 ; work         ;
;    |ppl_io:io|                                  ; 383.2 (0.0)          ; 389.0 (0.0)                      ; 6.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 784 (0)             ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io                                                                                                                          ; work         ;
;       |io_input_reg:input_reg|                  ; 68.4 (8.2)           ; 71.3 (9.3)                       ; 2.9 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (6)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg                                                                                                   ; work         ;
;          |lpm_divide:Div0|                      ; 11.5 (0.0)           ; 11.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Div0                                                                                   ; work         ;
;             |lpm_divide_ibm:auto_generated|     ; 11.5 (0.0)           ; 11.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated                                                     ; work         ;
;                |sign_div_unsign_olh:divider|    ; 11.5 (0.0)           ; 11.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                         ; work         ;
;                   |alt_u_div_mve:divider|       ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider   ; work         ;
;          |lpm_divide:Div1|                      ; 11.5 (0.0)           ; 11.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Div1                                                                                   ; work         ;
;             |lpm_divide_ibm:auto_generated|     ; 11.5 (0.0)           ; 11.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Div1|lpm_divide_ibm:auto_generated                                                     ; work         ;
;                |sign_div_unsign_olh:divider|    ; 11.5 (0.0)           ; 11.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                         ; work         ;
;                   |alt_u_div_mve:divider|       ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider   ; work         ;
;          |lpm_divide:Mod0|                      ; 12.0 (0.0)           ; 12.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod0                                                                                   ; work         ;
;             |lpm_divide_l3m:auto_generated|     ; 12.0 (0.0)           ; 12.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated                                                     ; work         ;
;                |sign_div_unsign_olh:divider|    ; 12.0 (0.0)           ; 12.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider                         ; work         ;
;                   |alt_u_div_mve:divider|       ; 12.0 (12.0)          ; 12.5 (12.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider   ; work         ;
;          |lpm_divide:Mod1|                      ; 12.0 (0.0)           ; 12.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod1                                                                                   ; work         ;
;             |lpm_divide_l3m:auto_generated|     ; 12.0 (0.0)           ; 12.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod1|lpm_divide_l3m:auto_generated                                                     ; work         ;
;                |sign_div_unsign_olh:divider|    ; 12.0 (0.0)           ; 12.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod1|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider                         ; work         ;
;                   |alt_u_div_mve:divider|       ; 12.0 (12.0)          ; 12.7 (12.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod1|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider   ; work         ;
;          |sevenseg:LED8_display_1|              ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|sevenseg:LED8_display_1                                                                           ; work         ;
;          |sevenseg:LED8_display_2|              ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|sevenseg:LED8_display_2                                                                           ; work         ;
;          |sevenseg:LED8_display_3|              ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|sevenseg:LED8_display_3                                                                           ; work         ;
;          |sevenseg:LED8_display_4|              ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_input_reg:input_reg|sevenseg:LED8_display_4                                                                           ; work         ;
;       |io_output_reg:output_reg|                ; 314.8 (3.4)          ; 317.7 (3.7)                      ; 3.3 (0.3)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 650 (2)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg                                                                                                 ; work         ;
;          |lpm_divide:Div0|                      ; 155.7 (0.0)          ; 155.6 (0.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 317 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0                                                                                 ; work         ;
;             |lpm_divide_ibm:auto_generated|     ; 155.7 (0.0)          ; 155.6 (0.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 317 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_olh:divider|    ; 155.7 (0.0)          ; 155.6 (0.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 317 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                   |alt_u_div_mve:divider|       ; 155.7 (155.7)        ; 155.6 (155.6)                    ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 317 (317)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider ; work         ;
;          |lpm_divide:Mod0|                      ; 147.3 (0.0)          ; 151.4 (0.0)                      ; 4.4 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 317 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0                                                                                 ; work         ;
;             |lpm_divide_l3m:auto_generated|     ; 147.3 (0.0)          ; 151.4 (0.0)                      ; 4.4 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 317 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated                                                   ; work         ;
;                |sign_div_unsign_olh:divider|    ; 147.3 (0.0)          ; 151.4 (0.0)                      ; 4.4 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 317 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                   |alt_u_div_mve:divider|       ; 147.3 (147.3)        ; 151.4 (151.4)                    ; 4.4 (4.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 317 (317)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider ; work         ;
;          |sevenseg:LED8_display_5|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|sevenseg:LED8_display_5                                                                         ; work         ;
;          |sevenseg:LED8_display_6|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_io:io|io_output_reg:output_reg|sevenseg:LED8_display_6                                                                         ; work         ;
;    |ppl_memory:iMemory|                         ; 12.7 (0.5)           ; 16.8 (0.5)                       ; 4.4 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 37 (1)              ; 1 (1)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_memory:iMemory                                                                                                                 ; work         ;
;       |mux2x32:memOrIo|                         ; 11.7 (11.7)          ; 15.2 (15.2)                      ; 3.9 (3.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_memory:iMemory|mux2x32:memOrIo                                                                                                 ; work         ;
;       |ppl_datamem:dmem|                        ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_memory:iMemory|ppl_datamem:dmem                                                                                                ; work         ;
;          |lpm_ram_dq_dram:dram|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_memory:iMemory|ppl_datamem:dmem|lpm_ram_dq_dram:dram                                                                           ; work         ;
;             |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_memory:iMemory|ppl_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component                                           ; work         ;
;                |altsyncram_59m1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_memory:iMemory|ppl_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated            ; work         ;
;    |ppl_regD:regD|                              ; 8.4 (8.4)            ; 9.5 (9.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_regD:regD                                                                                                                      ; work         ;
;    |ppl_regE:regE|                              ; 35.8 (35.8)          ; 44.6 (44.6)                      ; 10.3 (10.3)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 1 (1)               ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_regE:regE                                                                                                                      ; work         ;
;    |ppl_regF:regF|                              ; 13.2 (13.2)          ; 13.4 (13.4)                      ; 0.6 (0.6)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 7 (7)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_regF:regF                                                                                                                      ; work         ;
;    |ppl_regM:regM|                              ; 20.5 (20.5)          ; 26.9 (26.9)                      ; 6.7 (6.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 85 (85)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_regM:regM                                                                                                                      ; work         ;
;    |ppl_regW:regW|                              ; 9.5 (9.5)            ; 15.3 (15.3)                      ; 6.1 (6.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |ppl_cpu|ppl_regW:regW                                                                                                                      ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; keys[0]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[1]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; display_0[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_0[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_0[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_0[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_0[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_0[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_0[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_1[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_1[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_1[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_1[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_1[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_1[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_1[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_2[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_2[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_2[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_2[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_2[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_2[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_2[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_3[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_3[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_3[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_3[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_3[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_3[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_3[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_4[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_4[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_4[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_4[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_4[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_4[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_4[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_5[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_5[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_5[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_5[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_5[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_5[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_5[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk          ; Input    ; -- ; (0)  ; (1)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[6]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[8]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keys[5]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; keys[0]                                                       ;                   ;         ;
; keys[1]                                                       ;                   ;         ;
; clk                                                           ;                   ;         ;
;      - ppl_memory:iMemory|ppl_datamem:dmem|write_enable       ; 1                 ; 1       ;
;      - ppl_memory:iMemory|ppl_datamem:dmem|dmem_clk           ; 1                 ; 1       ;
; reset                                                         ;                   ;         ;
;      - ppl_io:io|io_output_reg:output_reg|display_data_6[0]   ; 1                 ; 0       ;
;      - ppl_io:io|io_output_reg:output_reg|display_data_6[1]   ; 1                 ; 0       ;
;      - ppl_io:io|io_output_reg:output_reg|display_data_6[2]   ; 1                 ; 0       ;
;      - ppl_io:io|io_output_reg:output_reg|display_data_6[3]   ; 1                 ; 0       ;
;      - ppl_io:io|io_output_reg:output_reg|display_data_5[0]   ; 1                 ; 0       ;
;      - ppl_io:io|io_output_reg:output_reg|display_data_5[1]   ; 1                 ; 0       ;
;      - ppl_io:io|io_output_reg:output_reg|display_data_5[2]   ; 1                 ; 0       ;
;      - ppl_io:io|io_output_reg:output_reg|display_data_5[3]   ; 1                 ; 0       ;
;      - ppl_io:io|io_output_reg:output_reg|display_data_6[0]~1 ; 1                 ; 0       ;
;      - reset~inputCLKENA0                                     ; 1                 ; 0       ;
; keys[6]                                                       ;                   ;         ;
;      - ppl_io:io|io_input_reg:input_reg|key_group_1[0]        ; 0                 ; 0       ;
; keys[7]                                                       ;                   ;         ;
;      - ppl_io:io|io_input_reg:input_reg|key_group_1[1]        ; 0                 ; 0       ;
; keys[8]                                                       ;                   ;         ;
;      - ppl_io:io|io_input_reg:input_reg|key_group_1[2]~feeder ; 0                 ; 0       ;
; keys[9]                                                       ;                   ;         ;
;      - ppl_io:io|io_input_reg:input_reg|key_group_1[3]        ; 1                 ; 0       ;
; keys[2]                                                       ;                   ;         ;
;      - ppl_io:io|io_input_reg:input_reg|key_group_2[0]~feeder ; 0                 ; 0       ;
; keys[3]                                                       ;                   ;         ;
;      - ppl_io:io|io_input_reg:input_reg|key_group_2[1]        ; 0                 ; 0       ;
; keys[4]                                                       ;                   ;         ;
;      - ppl_io:io|io_input_reg:input_reg|key_group_2[2]        ; 0                 ; 0       ;
; keys[5]                                                       ;                   ;         ;
;      - ppl_io:io|io_input_reg:input_reg|key_group_2[3]~feeder ; 0                 ; 0       ;
+---------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                       ;
+--------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                    ; PIN_AF14             ; 1374    ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ppl_decode:iDecode|ppl_cu:controlUnit|always0~11       ; LABCELL_X24_Y47_N57  ; 75      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|ppl_cu:controlUnit|shift~0          ; LABCELL_X27_Y49_N54  ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~10              ; LABCELL_X23_Y45_N3   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~11              ; LABCELL_X23_Y45_N0   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~12              ; MLABCELL_X25_Y41_N42 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~13              ; LABCELL_X24_Y43_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~14              ; LABCELL_X22_Y43_N42  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~15              ; LABCELL_X22_Y43_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~16              ; LABCELL_X23_Y45_N51  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~18              ; LABCELL_X23_Y45_N45  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~19              ; LABCELL_X23_Y45_N54  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~2               ; MLABCELL_X25_Y41_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~20              ; LABCELL_X23_Y45_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~22              ; LABCELL_X24_Y45_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~23              ; LABCELL_X24_Y45_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~24              ; LABCELL_X35_Y45_N57  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~25              ; LABCELL_X35_Y45_N54  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~26              ; LABCELL_X23_Y45_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~27              ; LABCELL_X23_Y45_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~28              ; LABCELL_X23_Y45_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~31              ; LABCELL_X24_Y45_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~32              ; LABCELL_X33_Y45_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~33              ; LABCELL_X33_Y45_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~34              ; LABCELL_X33_Y45_N18  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~35              ; LABCELL_X23_Y45_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~36              ; LABCELL_X23_Y45_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~37              ; LABCELL_X24_Y45_N21  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~38              ; LABCELL_X22_Y45_N3   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~4               ; LABCELL_X22_Y43_N15  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~5               ; LABCELL_X23_Y45_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~6               ; LABCELL_X22_Y43_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~7               ; LABCELL_X23_Y45_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_decode:iDecode|regfile:rf|Decoder0~9               ; LABCELL_X23_Y45_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_io:io|io_output_reg:output_reg|display_data_6[0]~1 ; LABCELL_X31_Y46_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_memory:iMemory|ppl_datamem:dmem|dmem_clk           ; LABCELL_X37_Y1_N39   ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ppl_memory:iMemory|ppl_datamem:dmem|write_enable       ; LABCELL_X37_Y1_N12   ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; ppl_regF:regF|pcOut[1]~0                               ; MLABCELL_X28_Y48_N0  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ppl_regM:regM|mMem2Reg                                 ; FF_X25_Y48_N11       ; 110     ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; reset                                                  ; PIN_AA14             ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; reset                                                  ; PIN_AA14             ; 1343    ; Async. clear ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clk   ; PIN_AF14 ; 1374    ; Global Clock         ; GCLK6            ; --                        ;
; reset ; PIN_AA14 ; 1343    ; Global Clock         ; GCLK7            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                         ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ppl_regE:regE|exAluImm                                                                                                                                       ; 202     ;
; ppl_regE:regE|exShift                                                                                                                                        ; 168     ;
; ppl_regE:regE|exDataImm[16]                                                                                                                                  ; 144     ;
; ppl_regD:regD|instOut[18]                                                                                                                                    ; 136     ;
; ppl_regD:regD|instOut[17]                                                                                                                                    ; 135     ;
; ppl_regD:regD|instOut[19]                                                                                                                                    ; 135     ;
; ppl_regD:regD|instOut[23]                                                                                                                                    ; 135     ;
; ppl_regD:regD|instOut[16]                                                                                                                                    ; 134     ;
; ppl_regD:regD|instOut[22]                                                                                                                                    ; 134     ;
; ppl_regD:regD|instOut[24]                                                                                                                                    ; 134     ;
; ppl_regD:regD|instOut[21]                                                                                                                                    ; 133     ;
; ppl_regM:regM|mMem2Reg                                                                                                                                       ; 110     ;
; ppl_regE:regE|exJal                                                                                                                                          ; 107     ;
; ppl_execute:iExecute|mux2x32:eAluA|out[1]~3                                                                                                                  ; 87      ;
; ppl_regE:regE|exAluC[1]                                                                                                                                      ; 79      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|always0~11                                                                                                             ; 75      ;
; ppl_regE:regE|exAluC[0]                                                                                                                                      ; 74      ;
; ppl_execute:iExecute|mux2x32:eAluA|out[3]~1                                                                                                                  ; 68      ;
; ppl_regE:regE|exAluC[2]                                                                                                                                      ; 65      ;
; ppl_execute:iExecute|mux2x32:eAluA|out[2]~2                                                                                                                  ; 62      ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~4                                                                                                                      ; 45      ;
; ppl_decode:iDecode|mux4x32:aluB|Mux0~4                                                                                                                       ; 45      ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~7                                                                                                                      ; 44      ;
; ppl_decode:iDecode|mux4x32:aluB|Mux0~7                                                                                                                       ; 44      ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~5                                                                                                                      ; 40      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|always0~15                                                                                                             ; 40      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|always0~12                                                                                                             ; 40      ;
; ppl_decode:iDecode|mux4x32:aluB|Mux0~5                                                                                                                       ; 40      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|always0~7                                                                                                              ; 40      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|always0~3                                                                                                              ; 40      ;
; ppl_execute:iExecute|mux2x32:eAluA|out[0]~4                                                                                                                  ; 39      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~37                                                                                                                    ; 35      ;
; ppl_regE:regE|exAluC[3]                                                                                                                                      ; 35      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~18                                                                                                                    ; 34      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~14                                                                                                                    ; 34      ;
; ppl_execute:iExecute|mux2x32:eAluB|out[31]~15                                                                                                                ; 34      ;
; ppl_regE:regE|exDataImm[0]                                                                                                                                   ; 34      ;
; ppl_regM:regM|mAlu[7]                                                                                                                                        ; 34      ;
; ppl_regW:regW|wDataImm[0]                                                                                                                                    ; 34      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|pcSrc[1]~5                                                                                                             ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~38                                                                                                                    ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~34                                                                                                                    ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~25                                                                                                                    ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~24                                                                                                                    ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~19                                                                                                                    ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~16                                                                                                                    ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~12                                                                                                                    ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~11                                                                                                                    ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~10                                                                                                                    ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~4                                                                                                                     ; 33      ;
; ppl_regW:regW|wDataImm[29]                                                                                                                                   ; 33      ;
; ppl_regW:regW|wDataImm[30]                                                                                                                                   ; 33      ;
; ppl_regW:regW|wDataImm[22]                                                                                                                                   ; 33      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~36                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~35                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~33                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~32                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~31                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~28                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~27                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~26                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~23                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~22                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~20                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~15                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~13                                                                                                                    ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~9                                                                                                                     ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~7                                                                                                                     ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~6                                                                                                                     ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~5                                                                                                                     ; 32      ;
; ppl_decode:iDecode|regfile:rf|Decoder0~2                                                                                                                     ; 32      ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~3                                                                                                                      ; 32      ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~2                                                                                                                      ; 32      ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~1                                                                                                                      ; 32      ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~0                                                                                                                      ; 32      ;
; ppl_decode:iDecode|mux4x32:aluB|Mux0~3                                                                                                                       ; 32      ;
; ppl_decode:iDecode|mux4x32:aluB|Mux0~2                                                                                                                       ; 32      ;
; ppl_decode:iDecode|mux4x32:aluB|Mux0~1                                                                                                                       ; 32      ;
; ppl_decode:iDecode|mux4x32:aluB|Mux0~0                                                                                                                       ; 32      ;
; ppl_regE:regE|exDataA[0]                                                                                                                                     ; 32      ;
; ppl_regW:regW|wDataImm[28]                                                                                                                                   ; 32      ;
; ppl_regW:regW|wDataImm[24]                                                                                                                                   ; 32      ;
; ppl_regW:regW|wDataImm[18]                                                                                                                                   ; 32      ;
; ppl_regW:regW|wDataImm[19]                                                                                                                                   ; 32      ;
; ppl_regW:regW|wDataImm[16]                                                                                                                                   ; 32      ;
; ppl_regW:regW|wDataImm[2]                                                                                                                                    ; 32      ;
; ppl_regW:regW|wDataImm[3]                                                                                                                                    ; 32      ;
; ppl_regW:regW|wDataImm[7]                                                                                                                                    ; 32      ;
; ppl_regW:regW|wDataImm[8]                                                                                                                                    ; 31      ;
; ppl_regW:regW|wDataImm[9]                                                                                                                                    ; 31      ;
; ppl_regW:regW|wDataImm[10]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[11]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[12]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[26]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[27]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[31]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[23]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[25]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[20]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[21]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[15]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[17]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[13]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[14]                                                                                                                                   ; 31      ;
; ppl_regW:regW|wDataImm[4]                                                                                                                                    ; 31      ;
; ppl_regW:regW|wDataImm[5]                                                                                                                                    ; 31      ;
; ppl_regW:regW|wDataImm[6]                                                                                                                                    ; 31      ;
; ppl_regW:regW|wDataImm[1]                                                                                                                                    ; 31      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|pcSrc[0]~4                                                                                                             ; 30      ;
; ppl_execute:iExecute|mux2x32:eAluA|out[4]~5                                                                                                                  ; 27      ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[4]~4                                                                                                            ; 25      ;
; ppl_regE:regE|exDataB[31]                                                                                                                                    ; 24      ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~11                                                                                                                 ; 24      ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~9                                                                                                                  ; 24      ;
; ppl_regW:regW|wReg[1]                                                                                                                                        ; 21      ;
; ppl_decode:iDecode|regfile:rf|Equal0~0                                                                                                                       ; 21      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|shift~0                                                                                                                ; 21      ;
; ppl_decode:iDecode|regfile:rf|Equal1~0                                                                                                                       ; 21      ;
; ppl_regW:regW|wReg[2]                                                                                                                                        ; 19      ;
; ppl_regD:regD|instOut[15]                                                                                                                                    ; 19      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|i_sw~0                                                                                                                 ; 17      ;
; ppl_regE:regE|exDataImm[1]                                                                                                                                   ; 17      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|comb~4                                                                                                                 ; 16      ;
; ppl_regE:regE|exDataA[1]                                                                                                                                     ; 16      ;
; ppl_decode:iDecode|ppl_cu:controlUnit|sext~0                                                                                                                 ; 15      ;
; ppl_regE:regE|exDataB[30]                                                                                                                                    ; 15      ;
; ppl_regW:regW|wReg[4]                                                                                                                                        ; 14      ;
; ppl_regW:regW|wWriteReg                                                                                                                                      ; 14      ;
; ppl_regW:regW|wReg[0]                                                                                                                                        ; 14      ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[29]~55                                                                                                          ; 14      ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[29]~54                                                                                                          ; 14      ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~6                                                                                                                      ; 14      ;
; ppl_decode:iDecode|mux4x32:aluB|Mux0~6                                                                                                                       ; 14      ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[12]~46                                                                                                          ; 13      ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[12]~45                                                                                                          ; 13      ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~12                                                                                                                 ; 13      ;
; ppl_regD:regD|instOut[26]                                                                                                                                    ; 13      ;
; ppl_regW:regW|wReg[3]                                                                                                                                        ; 12      ;
; ppl_regE:regE|exDataB[18]                                                                                                                                    ; 12      ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[19]~60                                                                                                          ; 11      ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[19]~59                                                                                                          ; 11      ;
; ppl_execute:iExecute|mux2x32:eAluB|out[15]~17                                                                                                                ; 11      ;
; ppl_regE:regE|exDataB[28]                                                                                                                                    ; 11      ;
; ppl_regE:regE|exDataB[29]                                                                                                                                    ; 11      ;
; ppl_regD:regD|instOut[28]                                                                                                                                    ; 11      ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[12]~43                                                                                                          ; 10      ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[1]~1                                                                                                                  ; 10      ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[1]~0                                                                                                                  ; 10      ;
; ppl_regE:regE|exDataB[19]                                                                                                                                    ; 10      ;
; ppl_regE:regE|exDataB[22]                                                                                                                                    ; 10      ;
; ppl_regE:regE|exDataB[21]                                                                                                                                    ; 10      ;
; ppl_regE:regE|exDataB[23]                                                                                                                                    ; 10      ;
; ppl_regE:regE|exDataB[27]                                                                                                                                    ; 10      ;
; ppl_execute:iExecute|mux2x32:eAluB|out[7]~0                                                                                                                  ; 10      ;
; ppl_regM:regM|mAlu[3]                                                                                                                                        ; 10      ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~1 ; 10      ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~1 ; 10      ;
; ppl_regD:regD|instOut[0]                                                                                                                                     ; 10      ;
; reset~input                                                                                                                                                  ; 9       ;
; ppl_execute:iExecute|alu:eAluC|Mux0~0                                                                                                                        ; 9       ;
; ppl_regE:regE|exDataB[16]                                                                                                                                    ; 9       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~7                                                                                                                 ; 9       ;
; ppl_regE:regE|exDataB[26]                                                                                                                                    ; 9       ;
; ppl_regE:regE|exDataB[25]                                                                                                                                    ; 9       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[14]~12                                                                                                                ; 9       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[13]~11                                                                                                                ; 9       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[8]~10                                                                                                                 ; 9       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[5]~6                                                                                                                  ; 9       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[6]~5                                                                                                                  ; 9       ;
; ppl_regM:regM|mAlu[2]                                                                                                                                        ; 9       ;
; ppl_io:io|io_input_reg:input_reg|key_group_2[2]                                                                                                              ; 9       ;
; ppl_io:io|io_input_reg:input_reg|key_group_1[2]                                                                                                              ; 9       ;
; ppl_regD:regD|instOut[1]                                                                                                                                     ; 9       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_22~1                   ; 9       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_23~1                   ; 9       ;
; ppl_regE:regE|exDataB[24]~DUPLICATE                                                                                                                          ; 8       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~25                                                                                                                ; 8       ;
; ppl_regE:regE|exDataB[17]                                                                                                                                    ; 8       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~3                                                                                                                 ; 8       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~2                                                                                                                 ; 8       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[9]~8                                                                                                                  ; 8       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[4]~7                                                                                                                  ; 8       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[2]~4                                                                                                                  ; 8       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[3]~3                                                                                                                  ; 8       ;
; ppl_io:io|io_output_reg:output_reg|display_data_6[0]~1                                                                                                       ; 8       ;
; ppl_io:io|io_input_reg:input_reg|key_group_2[3]                                                                                                              ; 8       ;
; ppl_io:io|io_input_reg:input_reg|key_group_2[1]                                                                                                              ; 8       ;
; ppl_io:io|io_input_reg:input_reg|key_group_1[3]                                                                                                              ; 8       ;
; ppl_io:io|io_input_reg:input_reg|key_group_1[1]                                                                                                              ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_27~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_28~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_29~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_30~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_27~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_28~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_29~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_30~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_31~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_32~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_3~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_4~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_31~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_32~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_3~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_4~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_5~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_6~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_7~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_8~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_5~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_6~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_7~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_8~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_9~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_10~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_11~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_12~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_9~1                    ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_10~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_11~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_12~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_14~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_15~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_16~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_17~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_14~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_15~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_16~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_17~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_18~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_19~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_20~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_21~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_18~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_19~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_20~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_21~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_22~1                   ; 8       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_23~1                   ; 8       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_23~1                     ; 8       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod1|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_23~1                     ; 8       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_23~1                     ; 8       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_23~1                     ; 8       ;
; ppl_regM:regM|mDataB[8]                                                                                                                                      ; 7       ;
; ppl_regM:regM|mDataB[9]                                                                                                                                      ; 7       ;
; ppl_regM:regM|mDataB[12]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[26]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[28]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[29]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[30]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[22]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[23]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[24]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[25]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[18]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[19]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[20]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[21]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[15]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[16]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[17]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[14]                                                                                                                                     ; 7       ;
; ppl_decode:iDecode|regfile:rf|Decoder0~1                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[7]                                                                                                                                      ; 7       ;
; ppl_regM:regM|mDataB[6]                                                                                                                                      ; 7       ;
; ppl_regM:regM|mDataB[5]                                                                                                                                      ; 7       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[12]~44                                                                                                          ; 7       ;
; ppl_regM:regM|mDataB[4]                                                                                                                                      ; 7       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~26                                                                                                                ; 7       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~20                                                                                                                ; 7       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~19                                                                                                                ; 7       ;
; ppl_regE:regE|exDataB[20]                                                                                                                                    ; 7       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~5                                                                                                                 ; 7       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~4                                                                                                                 ; 7       ;
; ppl_regE:regE|exDataB[11]                                                                                                                                    ; 7       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[10]~9                                                                                                                 ; 7       ;
; ppl_regE:regE|exDataB[10]                                                                                                                                    ; 7       ;
; ppl_execute:iExecute|alu:eAluC|Mux15~0                                                                                                                       ; 7       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[0]~2                                                                                                                  ; 7       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[1]~1                                                                                                                  ; 7       ;
; ppl_regE:regE|exDataB[0]                                                                                                                                     ; 7       ;
; ppl_regM:regM|mDataB[3]                                                                                                                                      ; 7       ;
; ppl_regM:regM|mDataB[2]                                                                                                                                      ; 7       ;
; ppl_regM:regM|mAlu[4]                                                                                                                                        ; 7       ;
; ppl_regM:regM|mAlu[6]                                                                                                                                        ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_4[2]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_4[0]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_4[1]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_3[3]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_3[2]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_3[1]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_3[0]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_2[2]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_2[0]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_2[1]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_1[3]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_1[2]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_1[1]                                                                                                           ; 7       ;
; ppl_io:io|io_input_reg:input_reg|display_data_1[0]                                                                                                           ; 7       ;
; ppl_regD:regD|instOut[2]                                                                                                                                     ; 7       ;
; ppl_regD:regD|instOut[20]                                                                                                                                    ; 7       ;
; ppl_regD:regD|instOut[27]                                                                                                                                    ; 7       ;
; ppl_regD:regD|instOut[31]                                                                                                                                    ; 7       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_25~1                   ; 7       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod1|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_25~1                     ; 7       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_25~1                     ; 7       ;
; ppl_io:io|io_output_reg:output_reg|display_data_6[3]                                                                                                         ; 7       ;
; ppl_io:io|io_output_reg:output_reg|display_data_6[2]                                                                                                         ; 7       ;
; ppl_io:io|io_output_reg:output_reg|display_data_6[1]                                                                                                         ; 7       ;
; ppl_io:io|io_output_reg:output_reg|display_data_6[0]                                                                                                         ; 7       ;
; ppl_io:io|io_output_reg:output_reg|display_data_5[3]                                                                                                         ; 7       ;
; ppl_io:io|io_output_reg:output_reg|display_data_5[2]                                                                                                         ; 7       ;
; ppl_io:io|io_output_reg:output_reg|display_data_5[1]                                                                                                         ; 7       ;
; ppl_io:io|io_output_reg:output_reg|display_data_5[0]                                                                                                         ; 7       ;
; ppl_regM:regM|mDataB[10]~DUPLICATE                                                                                                                           ; 6       ;
; ppl_regM:regM|mDataB[13]~DUPLICATE                                                                                                                           ; 6       ;
; ppl_regM:regM|mAlu[5]~DUPLICATE                                                                                                                              ; 6       ;
; ppl_regE:regE|exDataImm[8]~DUPLICATE                                                                                                                         ; 6       ;
; ppl_decode:iDecode|regfile:rf|Decoder0~17                                                                                                                    ; 6       ;
; ppl_decode:iDecode|regfile:rf|Decoder0~8                                                                                                                     ; 6       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|regrt~2                                                                                                                ; 6       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|comb~3                                                                                                                 ; 6       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[16]~19                                                                                                                ; 6       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[31]~16                                                                                                                ; 6       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~9                                                                                                                 ; 6       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[11]~14                                                                                                                ; 6       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[12]~13                                                                                                                ; 6       ;
; ppl_regE:regE|exDataB[12]                                                                                                                                    ; 6       ;
; ppl_regE:regE|exDataB[13]                                                                                                                                    ; 6       ;
; ppl_regE:regE|exDataB[8]                                                                                                                                     ; 6       ;
; ppl_regE:regE|exDataB[9]                                                                                                                                     ; 6       ;
; ppl_regE:regE|exDataA[28]                                                                                                                                    ; 6       ;
; ppl_regE:regE|exDataA[29]                                                                                                                                    ; 6       ;
; ppl_regE:regE|exDataA[30]                                                                                                                                    ; 6       ;
; ppl_regE:regE|exDataB[1]                                                                                                                                     ; 6       ;
; ppl_regE:regE|exDataImm[2]                                                                                                                                   ; 6       ;
; ppl_regD:regD|instOut[3]                                                                                                                                     ; 6       ;
; ppl_regD:regD|instOut[25]                                                                                                                                    ; 6       ;
; ppl_regD:regD|instOut[29]                                                                                                                                    ; 6       ;
; ppl_regD:regD|instOut[30]                                                                                                                                    ; 6       ;
; ppl_regE:regE|exDataImm[9]                                                                                                                                   ; 6       ;
; ppl_regE:regE|exDataImm[10]                                                                                                                                  ; 6       ;
; ppl_regE:regE|exDataImm[11]                                                                                                                                  ; 6       ;
; ppl_regE:regE|exDataImm[12]                                                                                                                                  ; 6       ;
; ppl_regE:regE|exDataImm[15]                                                                                                                                  ; 6       ;
; ppl_regE:regE|exDataImm[6]                                                                                                                                   ; 6       ;
; ppl_regE:regE|exDataImm[7]                                                                                                                                   ; 6       ;
; ppl_regM:regM|mDataB[11]~DUPLICATE                                                                                                                           ; 5       ;
; ppl_regM:regM|mDataB[27]~DUPLICATE                                                                                                                           ; 5       ;
; ppl_regM:regM|mDataB[31]                                                                                                                                     ; 5       ;
; ppl_decode:iDecode|regfile:rf|Decoder0~29                                                                                                                    ; 5       ;
; ppl_decode:iDecode|regfile:rf|Decoder0~0                                                                                                                     ; 5       ;
; ppl_regM:regM|mAlu[9]                                                                                                                                        ; 5       ;
; ppl_regM:regM|mAlu[11]                                                                                                                                       ; 5       ;
; ppl_regM:regM|mAlu[12]                                                                                                                                       ; 5       ;
; ppl_regM:regM|mAlu[1]                                                                                                                                        ; 5       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|regrt~0                                                                                                                ; 5       ;
; ppl_execute:iExecute|alu:eAluC|Mux31~2                                                                                                                       ; 5       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight0~14                                                                                                                ; 5       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~21                                                                                                                 ; 5       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~17                                                                                                                 ; 5       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~37                                                                                                                ; 5       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~35                                                                                                                ; 5       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight0~7                                                                                                                 ; 5       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~28                                                                                                                ; 5       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~22                                                                                                                ; 5       ;
; ppl_regE:regE|exDataB[15]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataB[14]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[8]                                                                                                                                     ; 5       ;
; ppl_regE:regE|exDataA[26]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[27]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[22]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[23]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[24]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[18]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[19]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[20]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[21]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataA[17]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataB[4]                                                                                                                                     ; 5       ;
; ppl_regE:regE|exDataImm[4]                                                                                                                                   ; 5       ;
; ppl_regE:regE|exDataB[5]                                                                                                                                     ; 5       ;
; ppl_regE:regE|exDataB[6]                                                                                                                                     ; 5       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~0                                                                                                                  ; 5       ;
; ppl_regE:regE|exDataB[2]                                                                                                                                     ; 5       ;
; ppl_regE:regE|exDataB[3]                                                                                                                                     ; 5       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[3]~216                                                                                                          ; 5       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[2]~212                                                                                                          ; 5       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[1]~204                                                                                                          ; 5       ;
; ppl_regD:regD|instOut[5]                                                                                                                                     ; 5       ;
; ppl_regD:regD|instOut[8]                                                                                                                                     ; 5       ;
; ppl_regD:regD|instOut[13]                                                                                                                                    ; 5       ;
; ppl_regD:regD|instOut[14]                                                                                                                                    ; 5       ;
; ppl_regE:regE|exDataImm[5]                                                                                                                                   ; 5       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_25~1                   ; 5       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_25~1                     ; 5       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_25~1                     ; 5       ;
; ppl_regM:regM|mAlu[10]~DUPLICATE                                                                                                                             ; 4       ;
; ppl_regE:regE|exDataA[16]~DUPLICATE                                                                                                                          ; 4       ;
; ppl_regE:regE|exDataB[7]~DUPLICATE                                                                                                                           ; 4       ;
; ppl_regE:regE|exDataImm[13]~DUPLICATE                                                                                                                        ; 4       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|pcSrc[0]~3                                                                                                             ; 4       ;
; ppl_decode:iDecode|regfile:rf|Decoder0~30                                                                                                                    ; 4       ;
; ppl_decode:iDecode|regfile:rf|Decoder0~21                                                                                                                    ; 4       ;
; ppl_decode:iDecode|regfile:rf|Decoder0~3                                                                                                                     ; 4       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[8]~150                                                                                                          ; 4       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[9]~145                                                                                                          ; 4       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[10]~140                                                                                                         ; 4       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux3~11                                                                                                                      ; 4       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux2~11                                                                                                                      ; 4       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux6~13                                                                                                                      ; 4       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux15~11                                                                                                                     ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~39                                                                                                                 ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~34                                                                                                                 ; 4       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux18~13                                                                                                                     ; 4       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux17~13                                                                                                                     ; 4       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux31~11                                                                                                                     ; 4       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|aluc[1]~0                                                                                                              ; 4       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|comb~2                                                                                                                 ; 4       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|pcSrc[0]~0                                                                                                             ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight0~29                                                                                                                ; 4       ;
; ppl_regM:regM|mReg[4]                                                                                                                                        ; 4       ;
; ppl_regM:regM|mReg[3]                                                                                                                                        ; 4       ;
; ppl_regM:regM|mReg[1]                                                                                                                                        ; 4       ;
; ppl_regM:regM|mReg[0]                                                                                                                                        ; 4       ;
; ppl_regM:regM|mReg[2]                                                                                                                                        ; 4       ;
; ppl_regE:regE|exReg0[3]                                                                                                                                      ; 4       ;
; ppl_regE:regE|exReg0[2]                                                                                                                                      ; 4       ;
; ppl_regE:regE|exReg0[1]                                                                                                                                      ; 4       ;
; ppl_regE:regE|exReg0[0]                                                                                                                                      ; 4       ;
; ppl_regE:regE|exWriteReg                                                                                                                                     ; 4       ;
; ppl_regE:regE|exMem2Reg                                                                                                                                      ; 4       ;
; ppl_regE:regE|exReg0[4]                                                                                                                                      ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~23                                                                                                                 ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~20                                                                                                                 ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~18                                                                                                                 ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~36                                                                                                                ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~34                                                                                                                ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~23                                                                                                                ; 4       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[4]~6                                                                                                            ; 4       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[4]~5                                                                                                            ; 4       ;
; ppl_execute:iExecute|mux2x32:eAluB|out[17]~18                                                                                                                ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~10                                                                                                                ; 4       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[4]~2                                                                                                            ; 4       ;
; ppl_regE:regE|exDataA[6]                                                                                                                                     ; 4       ;
; ppl_regE:regE|exDataA[9]                                                                                                                                     ; 4       ;
; ppl_regE:regE|exDataA[10]                                                                                                                                    ; 4       ;
; ppl_regE:regE|exDataA[11]                                                                                                                                    ; 4       ;
; ppl_regE:regE|exDataA[12]                                                                                                                                    ; 4       ;
; ppl_regE:regE|exDataA[31]                                                                                                                                    ; 4       ;
; ppl_regE:regE|exDataA[15]                                                                                                                                    ; 4       ;
; ppl_regE:regE|exDataA[13]                                                                                                                                    ; 4       ;
; ppl_regE:regE|exDataA[14]                                                                                                                                    ; 4       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[4]~1                                                                                                            ; 4       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~1                                                                                                                  ; 4       ;
; ppl_regE:regE|exDataA[2]                                                                                                                                     ; 4       ;
; ppl_regE:regE|exDataA[3]                                                                                                                                     ; 4       ;
; ppl_regE:regE|exDataImm[3]                                                                                                                                   ; 4       ;
; ppl_regE:regE|exDataA[7]                                                                                                                                     ; 4       ;
; ppl_io:io|io_input_reg:input_reg|key_group_2[0]                                                                                                              ; 4       ;
; ppl_io:io|io_input_reg:input_reg|key_group_1[0]                                                                                                              ; 4       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux24~12                                                                                                                     ; 4       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux24~12                                                                                                                     ; 4       ;
; ppl_regD:regD|instOut[4]                                                                                                                                     ; 4       ;
; ppl_regD:regD|instOut[6]                                                                                                                                     ; 4       ;
; ppl_regD:regD|instOut[7]                                                                                                                                     ; 4       ;
; ppl_regD:regD|instOut[9]                                                                                                                                     ; 4       ;
; ppl_regD:regD|instOut[10]                                                                                                                                    ; 4       ;
; ppl_regD:regD|instOut[11]                                                                                                                                    ; 4       ;
; ppl_regD:regD|instOut[12]                                                                                                                                    ; 4       ;
; ppl_execute:iExecute|Add0~117                                                                                                                                ; 4       ;
; ppl_execute:iExecute|Add0~113                                                                                                                                ; 4       ;
; ppl_execute:iExecute|Add0~109                                                                                                                                ; 4       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_26~1                   ; 4       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod1|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_26~1                     ; 4       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|op_26~1                     ; 4       ;
; ppl_regM:regM|mAlu[8]~DUPLICATE                                                                                                                              ; 3       ;
; ppl_regE:regE|exDataB[20]~DUPLICATE                                                                                                                          ; 3       ;
; ppl_regM:regM|mDataB[1]~DUPLICATE                                                                                                                            ; 3       ;
; ppl_regE:regE|exDataImm[14]~DUPLICATE                                                                                                                        ; 3       ;
; ppl_decode:iDecode|Equal0~16                                                                                                                                 ; 3       ;
; ppl_decode:iDecode|Equal0~7                                                                                                                                  ; 3       ;
; ppl_decode:iDecode|Equal0~0                                                                                                                                  ; 3       ;
; ppl_regD:regD|pcOut[28]                                                                                                                                      ; 3       ;
; ppl_regD:regD|pcOut[29]                                                                                                                                      ; 3       ;
; ppl_regD:regD|pcOut[30]                                                                                                                                      ; 3       ;
; ppl_regD:regD|pcOut[31]                                                                                                                                      ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[11]~178                                                                                                         ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[12]~177                                                                                                         ; 3       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux11~13                                                                                                                     ; 3       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux7~13                                                                                                                      ; 3       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux3~11                                                                                                                      ; 3       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux2~11                                                                                                                      ; 3       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux17~13                                                                                                                     ; 3       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux18~13                                                                                                                     ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[8]~156                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[8]~30                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[9]~149                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[9]~29                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[10]~144                                                                                                         ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[10]~28                                                                                                                ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[11]~132                                                                                                         ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[11]~27                                                                                                                ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[12]~125                                                                                                         ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[12]~26                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux5~13                                                                                                                      ; 3       ;
; ppl_regM:regM|mAlu[26]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[26]~124                                                                                                         ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[26]~122                                                                                                         ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[26]~25                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux4~13                                                                                                                      ; 3       ;
; ppl_regM:regM|mAlu[27]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[27]~120                                                                                                         ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[27]~118                                                                                                         ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[27]~24                                                                                                                ; 3       ;
; ppl_regM:regM|mAlu[28]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[28]~117                                                                                                         ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[28]~23                                                                                                                ; 3       ;
; ppl_regM:regM|mAlu[29]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[29]~111                                                                                                         ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[29]~22                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux1~11                                                                                                                      ; 3       ;
; ppl_regM:regM|mAlu[30]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[30]~105                                                                                                         ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[29]~101                                                                                                         ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[29]~98                                                                                                          ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[29]~97                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[30]~21                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux0~11                                                                                                                      ; 3       ;
; ppl_regM:regM|mAlu[31]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|alu:eAluC|Mux0~5                                                                                                                        ; 3       ;
; ppl_execute:iExecute|mux2x32:eAluA|out[31]~25                                                                                                                ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[31]~20                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux9~13                                                                                                                      ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[22]~96                                                                                                          ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[22]~94                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[22]~19                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux8~13                                                                                                                      ; 3       ;
; ppl_regM:regM|mAlu[23]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[23]~92                                                                                                          ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[23]~90                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[23]~18                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux7~13                                                                                                                      ; 3       ;
; ppl_regM:regM|mAlu[24]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[24]~88                                                                                                          ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[24]~86                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[24]~17                                                                                                                ; 3       ;
; ppl_regM:regM|mAlu[25]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[25]~84                                                                                                          ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[25]~82                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[25]~16                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux13~13                                                                                                                     ; 3       ;
; ppl_regM:regM|mAlu[18]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[18]~80                                                                                                          ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~56                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[18]~77                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[18]~15                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux12~13                                                                                                                     ; 3       ;
; ppl_regM:regM|mAlu[19]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[19]~75                                                                                                          ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[19]~72                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[19]~14                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux11~13                                                                                                                     ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[20]~70                                                                                                          ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~49                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[20]~68                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[20]~13                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux10~13                                                                                                                     ; 3       ;
; ppl_regM:regM|mAlu[21]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[21]~66                                                                                                          ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[21]~64                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[21]~12                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux16~11                                                                                                                     ; 3       ;
; ppl_execute:iExecute|alu:eAluC|Mux16~5                                                                                                                       ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~43                                                                                                                 ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~42                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:eAluA|out[15]~16                                                                                                                ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[15]~11                                                                                                                ; 3       ;
; ppl_regM:regM|mAlu[16]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|alu:eAluC|Mux15~8                                                                                                                       ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~38                                                                                                                 ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[16]~10                                                                                                                ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux14~13                                                                                                                     ; 3       ;
; ppl_regM:regM|mAlu[17]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[17]~62                                                                                                          ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~35                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[17]~57                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[17]~9                                                                                                                 ; 3       ;
; ppl_regM:regM|mAlu[13]                                                                                                                                       ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[13]~53                                                                                                          ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~32                                                                                                                 ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~31                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[13]~50                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[13]~8                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[14]~49                                                                                                          ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~29                                                                                                                 ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~28                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[14]~42                                                                                                          ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[14]~7                                                                                                                 ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[4]~6                                                                                                                  ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[5]~5                                                                                                                  ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[6]~4                                                                                                                  ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[7]~3                                                                                                                  ; 3       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|regrt~1                                                                                                                ; 3       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|pcSrc[1]~1                                                                                                             ; 3       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux31~11                                                                                                                     ; 3       ;
; ppl_regM:regM|mAlu[0]                                                                                                                                        ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[8]~38                                                                                                           ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight0~21                                                                                                                ; 3       ;
; ppl_regE:regE|expc4[0]                                                                                                                                       ; 3       ;
; ppl_memory:iMemory|mux2x32:memOrIo|out[0]~2                                                                                                                  ; 3       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|always0~0                                                                                                              ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[4]~36                                                                                                           ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~63                                                                                                                ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~61                                                                                                                ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~55                                                                                                                ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~24                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[4]~32                                                                                                           ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[5]~30                                                                                                           ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~51                                                                                                                ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~46                                                                                                                ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[5]~27                                                                                                           ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[6]~25                                                                                                           ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[6]~22                                                                                                           ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~27                                                                                                                ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~24                                                                                                                ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[2]~17                                                                                                           ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[2]~16                                                                                                           ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[2]~14                                                                                                           ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~15                                                                                                                 ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftLeft0~14                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[2]~13                                                                                                           ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[2]~12                                                                                                           ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight0~3                                                                                                                 ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight0~2                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[7]~8                                                                                                            ; 3       ;
; ppl_execute:iExecute|alu:eAluC|ShiftRight1~6                                                                                                                 ; 3       ;
; ppl_execute:iExecute|mux2x32:eAluA|out[5]~10                                                                                                                 ; 3       ;
; ppl_regE:regE|exDataA[5]                                                                                                                                     ; 3       ;
; ppl_regE:regE|exDataA[25]                                                                                                                                    ; 3       ;
; ppl_regE:regE|exDataA[4]                                                                                                                                     ; 3       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[7]~0                                                                                                            ; 3       ;
; ppl_regM:regM|mDataB[1]                                                                                                                                      ; 3       ;
; ppl_execute:iExecute|alu:eAluC|Mux31~4                                                                                                                       ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux27~12                                                                                                                     ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux26~12                                                                                                                     ; 3       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux25~12                                                                                                                     ; 3       ;
; ppl_fetch:iFetch|Add0~117                                                                                                                                    ; 3       ;
; ppl_fetch:iFetch|Add0~113                                                                                                                                    ; 3       ;
; ppl_fetch:iFetch|Add0~65                                                                                                                                     ; 3       ;
; ppl_fetch:iFetch|Add0~21                                                                                                                                     ; 3       ;
; ppl_fetch:iFetch|Add0~13                                                                                                                                     ; 3       ;
; ppl_execute:iExecute|Add0~105                                                                                                                                ; 3       ;
; ppl_execute:iExecute|Add0~101                                                                                                                                ; 3       ;
; ppl_execute:iExecute|Add0~97                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~93                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~89                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~85                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~81                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~77                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~73                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~69                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~65                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~61                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~57                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~53                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~49                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~45                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~41                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~37                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~33                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~29                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~25                                                                                                                                 ; 3       ;
; ppl_memory:iMemory|ppl_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[1]                               ; 3       ;
; ppl_memory:iMemory|ppl_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[2]                               ; 3       ;
; ppl_memory:iMemory|ppl_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[3]                               ; 3       ;
; ppl_execute:iExecute|Add0~21                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~17                                                                                                                                 ; 3       ;
; ppl_execute:iExecute|Add0~13                                                                                                                                 ; 3       ;
; ppl_regE:regE|exDataImm[14]                                                                                                                                  ; 3       ;
; ppl_execute:iExecute|Add0~1                                                                                                                                  ; 3       ;
; ppl_regM:regM|mAlu[22]~DUPLICATE                                                                                                                             ; 2       ;
; ppl_regM:regM|mAlu[20]~DUPLICATE                                                                                                                             ; 2       ;
; ppl_regM:regM|mAlu[15]~DUPLICATE                                                                                                                             ; 2       ;
; ppl_regM:regM|mAlu[14]~DUPLICATE                                                                                                                             ; 2       ;
; ppl_regE:regE|exDataA[25]~DUPLICATE                                                                                                                          ; 2       ;
; ppl_regE:regE|exDataImm[3]~DUPLICATE                                                                                                                         ; 2       ;
; ppl_regM:regM|mDataB[0]~DUPLICATE                                                                                                                            ; 2       ;
; clk~input                                                                                                                                                    ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[16]~104          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[21]~101          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[15]~100          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[16]~108          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[21]~105          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[15]~104          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[26]~97           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[20]~96           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[31]~93           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[25]~92           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[36]~89           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[30]~88           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[41]~85           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[35]~84           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[26]~101          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[20]~100          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[31]~97           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[25]~96           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[36]~93           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[30]~92           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[41]~89           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[35]~88           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[46]~81           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[40]~80           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[51]~77           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[45]~76           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[56]~73           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[50]~72           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[61]~69           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[55]~68           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[46]~85           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[40]~84           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[51]~81           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[45]~80           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[56]~77           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[50]~76           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[61]~73           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[55]~72           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[66]~65           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[60]~64           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[71]~61           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[65]~60           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[76]~57           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[70]~56           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[81]~53           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[75]~52           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[66]~69           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[60]~68           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[71]~65           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[65]~64           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[76]~61           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[70]~60           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[81]~57           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[75]~56           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[86]~49           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[80]~48           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[91]~45           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[85]~44           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[96]~41           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[90]~40           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[101]~37          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[95]~36           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[86]~53           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[80]~52           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[91]~49           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[85]~48           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[96]~45           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[90]~44           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[101]~41          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[95]~40           ; 2       ;
; ppl_regF:regF|pcOut[1]~0                                                                                                                                     ; 2       ;
; ppl_decode:iDecode|ppl_cu:controlUnit|pcSrc[0]~7                                                                                                             ; 2       ;
; ppl_decode:iDecode|Equal0~18                                                                                                                                 ; 2       ;
; ppl_fetch:iFetch|mux4x32:selectPc|Mux24~0                                                                                                                    ; 2       ;
; ppl_fetch:iFetch|mux4x32:selectPc|Mux26~0                                                                                                                    ; 2       ;
; ppl_fetch:iFetch|mux4x32:selectPc|Mux29~0                                                                                                                    ; 2       ;
; ppl_decode:iDecode|Equal0~15                                                                                                                                 ; 2       ;
; ppl_decode:iDecode|Equal0~13                                                                                                                                 ; 2       ;
; ppl_decode:iDecode|Equal0~12                                                                                                                                 ; 2       ;
; ppl_decode:iDecode|Equal0~11                                                                                                                                 ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[10]~187                                                                                                         ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[10]~186                                                                                                         ; 2       ;
; ppl_decode:iDecode|Equal0~10                                                                                                                                 ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[9]~185                                                                                                          ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[9]~184                                                                                                          ; 2       ;
; ppl_decode:iDecode|Equal0~9                                                                                                                                  ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[8]~183                                                                                                          ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[8]~182                                                                                                          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[106]~33          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[100]~32          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[111]~29          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[105]~28          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[116]~25          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[110]~24          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[121]~20          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[115]~19          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[106]~37          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[100]~36          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[111]~33          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[105]~32          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[116]~29          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[110]~28          ; 2       ;
; ppl_regD:regD|pcOut[10]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[11]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[12]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[26]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[27]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[22]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[23]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[25]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[18]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[19]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[20]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[21]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[15]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[16]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[17]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[13]                                                                                                                                      ; 2       ;
; ppl_regD:regD|pcOut[14]                                                                                                                                      ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[121]~25          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[115]~24          ; 2       ;
; ppl_regF:regF|pcOut[0]                                                                                                                                       ; 2       ;
; ppl_memory:iMemory|ppl_datamem:dmem|dmem_clk                                                                                                                 ; 2       ;
; ppl_memory:iMemory|mem_clk                                                                                                                                   ; 2       ;
; ppl_regF:regF|pcOut[6]                                                                                                                                       ; 2       ;
; ppl_regF:regF|pcOut[4]                                                                                                                                       ; 2       ;
; ppl_regF:regF|pcOut[3]                                                                                                                                       ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[140]~16          ; 2       ;
; ppl_regD:regD|pcOut[5]                                                                                                                                       ; 2       ;
; ppl_regD:regD|pcOut[2]                                                                                                                                       ; 2       ;
; ppl_regD:regD|pcOut[3]                                                                                                                                       ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[8]~181                                                                                                          ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[10]~179                                                                                                         ; 2       ;
; ppl_regM:regM|mDataB[11]                                                                                                                                     ; 2       ;
; ppl_regM:regM|mDataB[27]                                                                                                                                     ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[22]~170                                                                                                         ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[20]~164                                                                                                         ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[15]~162                                                                                                         ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[14]~158                                                                                                         ; 2       ;
; ppl_regD:regD|pcOut[1]                                                                                                                                       ; 2       ;
; ppl_regD:regD|pcOut[7]                                                                                                                                       ; 2       ;
; ppl_memory:iMemory|ppl_datamem:dmem|write_enable                                                                                                             ; 2       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[146]~1             ; 2       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Div1|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[146]~0             ; 2       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[146]~1             ; 2       ;
; ppl_io:io|io_input_reg:input_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[146]~0             ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[126]~14          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[120]~13          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[131]~10          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[125]~9           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[136]~6           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[130]~5           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[141]~2           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Div0|lpm_divide_ibm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[135]~1           ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[126]~21          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[120]~20          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[131]~17          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[125]~16          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[136]~13          ; 2       ;
; ppl_io:io|io_output_reg:output_reg|lpm_divide:Mod0|lpm_divide_l3m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_mve:divider|StageOut[130]~12          ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux14~13                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux16~11                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux15~11                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux13~13                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux12~13                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux9~13                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux10~13                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux8~13                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux5~13                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux6~13                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux4~13                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux1~11                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux0~19                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux20~10                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux20~9                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux19~10                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux19~9                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux23~10                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux23~9                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux21~10                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux21~9                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux22~10                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluB|Mux22~9                                                                                                                      ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux23~13                                                                                                                     ; 2       ;
; ppl_regM:regM|mAlu[8]                                                                                                                                        ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[8]~155                                                                                                          ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[8]~151                                                                                                          ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux23~10                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux23~9                                                                                                                      ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[15][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[14][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[13][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[12][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[11][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[10][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[9][8]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[8][8]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[3][8]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[2][8]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[1][8]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[7][8]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[6][8]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[5][8]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[4][8]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[31][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[23][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[27][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[19][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[30][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[22][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[26][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[18][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[29][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[21][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[25][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[17][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[28][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[20][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[24][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[16][8]                                                                                                                ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux22~13                                                                                                                     ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[9]~146                                                                                                          ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux22~10                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux22~9                                                                                                                      ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[15][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[14][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[13][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[12][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[11][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[10][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[9][9]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[8][9]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[3][9]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[2][9]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[1][9]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[7][9]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[6][9]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[5][9]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[4][9]                                                                                                                 ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[31][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[23][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[27][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[19][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[30][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[22][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[26][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[18][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[29][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[21][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[25][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[17][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[28][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[20][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[24][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[16][9]                                                                                                                ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux21~13                                                                                                                     ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[10]~141                                                                                                         ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux21~10                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux21~9                                                                                                                      ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[15][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[14][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[13][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[12][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[11][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[10][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[9][10]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[8][10]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[3][10]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[2][10]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[1][10]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[7][10]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[6][10]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[5][10]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[4][10]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[31][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[23][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[27][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[19][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[30][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[22][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[26][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[18][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[29][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[21][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[25][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[17][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[28][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[20][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[24][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[16][10]                                                                                                               ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~21                                                                                                                     ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[11]~139                                                                                                         ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[11]~138                                                                                                         ; 2       ;
; ppl_execute:iExecute|mux2x32:jumpAndLink|out[11]~133                                                                                                         ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~18                                                                                                                     ; 2       ;
; ppl_decode:iDecode|mux4x32:aluA|Mux20~17                                                                                                                     ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[15][11]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[14][11]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[13][11]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[12][11]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[11][11]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[10][11]                                                                                                               ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[9][11]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[8][11]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[3][11]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[2][11]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[1][11]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[7][11]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[6][11]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[5][11]                                                                                                                ; 2       ;
; ppl_decode:iDecode|regfile:rf|register[4][11]                                                                                                                ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                               ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                     ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; ppl_fetch:iFetch|ppl_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_gdi1:auto_generated|ALTSYNCRAM      ; AUTO ; ROM         ; Dual Clocks  ; 64           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1           ; 0          ; ./source/simple.mif     ; M10K_X26_Y47_N0 ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; ppl_memory:iMemory|ppl_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1           ; 0          ; ./source/sc_datamem.mif ; M10K_X38_Y1_N0  ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
+------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 5,782 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 310 / 13,420 ( 2 % )    ;
; C2 interconnects                            ; 1,447 / 119,108 ( 1 % ) ;
; C4 interconnects                            ; 1,081 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 646 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,437 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 148 / 12,676 ( 1 % )    ;
; R14/C12 interconnect drivers                ; 443 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 1,938 / 130,992 ( 1 % ) ;
; R6 interconnects                            ; 3,356 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 7 / 360 ( 2 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 54        ; 0            ; 54        ; 0            ; 0            ; 54        ; 54        ; 0            ; 54        ; 54        ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 54           ; 0         ; 54           ; 54           ; 0         ; 0         ; 54           ; 0         ; 0         ; 54           ; 12           ; 54           ; 54           ; 54           ; 54           ; 12           ; 54           ; 54           ; 54           ; 54           ; 12           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; keys[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keys[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_0[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_0[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_0[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_0[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_0[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_0[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_0[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_1[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_1[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_1[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_1[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_1[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_1[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_1[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_2[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_2[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_2[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_2[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_2[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_2[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_2[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_3[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_3[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_3[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_3[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_3[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_3[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_3[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_4[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_4[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_4[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_4[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_4[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_4[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_4[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_5[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_5[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_5[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_5[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_5[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_5[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; display_5[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keys[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keys[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keys[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keys[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keys[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keys[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keys[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keys[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 6.0               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                              ;
+-----------------------------+--------------------------+-------------------+
; Source Register             ; Destination Register     ; Delay Added in ns ;
+-----------------------------+--------------------------+-------------------+
; ppl_regE:regE|exReg0[2]     ; ppl_regE:regE|exWriteMem ; 0.657             ;
; ppl_regE:regE|exReg0[0]     ; ppl_regE:regE|exWriteMem ; 0.657             ;
; ppl_regE:regE|exReg0[1]     ; ppl_regE:regE|exWriteMem ; 0.657             ;
; ppl_regE:regE|exReg0[3]     ; ppl_regE:regE|exWriteMem ; 0.657             ;
; ppl_regE:regE|exJal         ; ppl_regE:regE|exWriteMem ; 0.657             ;
; ppl_regE:regE|exReg0[4]     ; ppl_regE:regE|exWriteMem ; 0.657             ;
; ppl_regD:regD|instOut[23]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regD:regD|instOut[21]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regD:regD|instOut[22]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regE:regE|exWriteReg    ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regD:regD|instOut[16]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regD:regD|instOut[17]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regD:regD|instOut[18]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regD:regD|instOut[19]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regD:regD|instOut[20]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regD:regD|instOut[25]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regD:regD|instOut[24]   ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regE:regE|exMem2Reg     ; ppl_regE:regE|exWriteMem ; 0.391             ;
; ppl_regE:regE|exDataA[31]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[16]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[15]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[15] ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[27]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[22]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[22]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[21]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[21]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[12] ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[12]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[12]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[24]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[24]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[20]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[20]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[25]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[25]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[23]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[23]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[19]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[19]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[14] ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[14]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[14]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[13] ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[13]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[13]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[30]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[30]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[28]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[28]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[18]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[18]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[26]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[27]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exAluC[3]     ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[10] ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[10]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[11] ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[11]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[11]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[10]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[9]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[9]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[9]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[8]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[7]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[7]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[7]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[6]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[6]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[6]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[5]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[5]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[5]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exAluC[0]     ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[4]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[4]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[4]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[3]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[2]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[1]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[1]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exShift       ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[17]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[26]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[31]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[16]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[29]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[29]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[1]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[0]  ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exAluC[2]     ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exAluC[1]     ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[15]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exAluImm      ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataImm[16] ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[2]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[3]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataA[3]    ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
; ppl_regE:regE|exDataB[17]   ; ppl_regM:regM|mAlu[15]   ; 0.380             ;
+-----------------------------+--------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CSEMA5F31C6 for design "pipeline"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 1389 fanout uses global clock CLKCTRL_G6
    Info (11162): reset~inputCLKENA0 with 1326 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X22_Y46 to location X32_Y57
Info (170194): Fitter routing operations ending: elapsed time is 00:00:18
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.92 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:25
Info (144001): Generated suppressed messages file E:/altera/pipeline/output_files/pipeline.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 1542 megabytes
    Info: Processing ended: Tue Dec 20 20:12:18 2016
    Info: Elapsed time: 00:01:51
    Info: Total CPU time (on all processors): 00:01:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/altera/pipeline/output_files/pipeline.fit.smsg.


