{"Source Block": ["oh/common/hdl/oh_fifo_generic.v@39:49@HdlIdDef", "   //#####################################################################\n   //# BODY\n   //#####################################################################\n   \n   reg [AW-1:0]    wr_addr;\n   reg [AW-1:0]    rd_addr;\n   reg [AW-1:0]    rd_count;\n   reg [AW-1:0]    wr_count;\n\n   // fifo indicators\n   assign empty     = (rd_count[AW-1:0] == 'b0);\n"], "Clone Blocks": [["oh/common/hdl/oh_fifo_sync.v@34:44", "   //#####################################################################\n   //# BODY\n   //#####################################################################\n      \n   reg [AW-1:0]  wr_addr;\n   reg [AW-1:0]  rd_addr;\n   reg [AW-1:0]  rd_count;\n   \n   assign empty       = (rd_count[AW-1:0] == 0);   \n   assign prog_full   = (rd_count[AW-1:0] >= PROG_FULL);   \n   assign full        = (rd_count[AW-1:0] == DEPTH);\n"], ["oh/common/hdl/oh_fifo_sync.v@33:43", "  \n   //#####################################################################\n   //# BODY\n   //#####################################################################\n      \n   reg [AW-1:0]  wr_addr;\n   reg [AW-1:0]  rd_addr;\n   reg [AW-1:0]  rd_count;\n   \n   assign empty       = (rd_count[AW-1:0] == 0);   \n   assign prog_full   = (rd_count[AW-1:0] >= PROG_FULL);   \n"], ["oh/common/hdl/oh_fifo_generic.v@38:48", "\n   //#####################################################################\n   //# BODY\n   //#####################################################################\n   \n   reg [AW-1:0]    wr_addr;\n   reg [AW-1:0]    rd_addr;\n   reg [AW-1:0]    rd_count;\n   reg [AW-1:0]    wr_count;\n\n   // fifo indicators\n"]], "Diff Content": {"Delete": [[44, "   reg [AW-1:0]    rd_addr;\n"]], "Add": []}}