{"patent_id": "10-2022-0065409", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0161213", "출원번호": "10-2022-0065409", "발명의 명칭": "논리 회로와 통합된 기본 전원 전압을 갖는 지속 가능한 DRAM", "출원인": "에트론 테크놀로지, 아이엔씨.", "발명자": "루 차오-춘"}}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "외부 논리 회로와 결합하고 기본 전원 전압 소스(principle power supply voltage source)와 결합하도록 구성된 DRAM 칩으로서,상기 DRAM 칩에서 활용되는 신호 ONE에 대응하는 전압 레벨보다 높은 제1 전압 레벨을 생성하는 제1 지속 전압생성기; 및액세스 트랜지스터 및 저장 커패시터를 포함하는 DRAM 셀을 갖는 DRAM 코어 회로를 포함하고,상기 DRAM 셀의 저장 커패시터는 상기 제1 지속 전압 생성기에 선택적으로 결합되도록 구성되고,상기 DRAM 칩에 대한 상기 기본 전원 전압 소스의 전압 레벨이 상기 외부 논리 회로에 대한 기본 전원 전압 소스의 전압 레벨과 동일하거나 실질적으로 동일한, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, I/O 회로; 및 상기 I/O 회로와 상기 DRAM 코어 회로 사이의 주변 회로를 더 포함하고, 상기 주변 회로에서 트랜지스터의 드레인 측으로의 작동 공급 전압(operation supply voltage)은 상기 DRAM 칩에 대한 상기 기본 전원 전압 소스의 전압 레벨과 동일한, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 DRAM 코어 회로에서 상기 액세스 트랜지스터가 아닌 트랜지스터의 드레인 측으로의 작동 공급 전압이, 상기 DRAM 칩에 대한 상기 기본 전원 전압 소스의 전압 레벨과 동일한, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 DRAM 칩에서 활용되는 신호 ONE에 대응하는 전압 레벨이 상기 DRAM 칩에 대한 상기 기본 전원 전압 소스의전압 레벨과 동일한, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, I/O 회로 및 상기 I/O 회로와 상기 DRAM 코어 회로 사이에 있는 주변 회로를 더 포함하고, 상기 I/O 회로는 입력 비교기 회로 및 출력 레벨 변환 회로가 없는, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 공개특허 10-2022-0161213-3-상기 DRAM 칩에 대한 외부 기본 전원 전압 소스의 전압 레벨은 0.9V~0.5V 사이인, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서, 상기 액세스 트랜지스터의 게이트 단자에 결합된 워드 라인을 더 포함하고, 상기 워드 라인은 제1 주기(period) 및 상기 제1 주기 주기 이후의 제2 주기 동안 상기 액세스 트랜지스터를 턴온하도록 선택되며, 상기 제1 지속 전압 생성기는 상기 제2 주기 동안 상기 DRAM 셀의 저장 커패시터에 전기적으로 결합되는, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서, 상기 제1 주기는 액세스 작동 주기이고, 상기 제2 주기는 복원 페이즈 주기(phase period)인, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서, 상기 액세스 작동 주기 동안, 킥킹 전하 소스(kicking charge source)가 상기 DRAM 칩의 비트 라인에 전기적으로 결합되는, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "외부 논리 회로 및 기본 전원 전압 소스와 결합하도록 구성된 DRAM 칩으로서,액세스 트랜지스터 및 저장 커패시터를 포함하는 DRAM 셀을 갖는 DRAM 코어 회로; 상기 외부 논리 회로에 결합된 I/O 회로; 및상기 I/O 회로와 상기 DRAM 코어 회로 사이의 주변 회로를 포함하고,상기 DRAM 칩에 대한 상기 기본 전원 전압 소스의 전압 레벨이 상기 외부 논리 회로에 대한 기본 전원 전압 소스의 전압 레벨과 동일하거나 실질적으로 동일하고, 상기 DRAM 칩에 대한 외부 기본 전원 전압 소스의 전압 레벨이 0.9V보다 크지 않은, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서, 상기 주변 회로에서 트랜지스터의 드레인 측으로의 작동 공급 전압이 상기 DRAM 칩에 대한 상기 기본 전원 전압소스의 전압 레벨과 동일한, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 DRAM 코어 회로에서 상기 액세스 트랜지스터가 아닌 트랜지스터의 드레인 측으로의 작동 공급 전압이, 상기 DRAM 칩에 대한 상기 기본 전원 전압 소스의 전압 레벨과 동일한, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상기 DRAM 칩에서 활용되는 신호 ONE에 대응하는 전압 레벨이 상기 DRAM 칩에 대한 상기 기본 전원 전압 소스의전압 레벨과 동일한, DRAM 칩.공개특허 10-2022-0161213-4-청구항 14 제10항에 있어서, 상기 I/O 회로는 입력 비교기 회로 및 출력 레벨 변환 회로가 없는, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제10항에 있어서,상기 DRAM 칩에서 활용되는 신호 ONE에 대응하는 전압 레벨보다 높은 제1 전압 레벨을 생성하는 제1 지속 전압생성기; 및상기 액세스 트랜지스터의 게이트 단자에 결합된 워드 라인 - 상기 워드 라인은 제1 주기 및 상기 제1 주기 이후의 제2 주기 동안 상기 액세스 트랜지스터를 턴온하도록 선택되고, 상기 제1 지속 전압 생성기는 상기 제2 주기 동안 상기 DRAM 셀의 저장 커패시터에 전기적으로 결합됨 -을 더 포함하는 DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서, 상기 제1 주기는 액세스 작동 주기이고, 상기 제2 주기는 복원 페이즈 주기인, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "메모리 시스템으로서,DRAM 칩; 및상기 DRAM 칩에 전기적으로 결합된 논리 칩을 포함하고,상기 DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨은 상기 논리 칩에 대한 기본 전원 전압 소스의 전압 레벨과 동일하거나 실질적으로 동일하고, 상기 DRAM 칩에 대한 상기 기본 전원 전압 소스의 전압 레벨은 0.9V보다크지 않은, 메모리 시스템."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서, 상기 DRAM 칩은 DRAM 회로를 포함하고, 상기 논리 칩은 논리 회로 및 물리 계층 회로(physical layercircuit)를 포함하며,상기 DRAM 칩에 대한 상기 기본 전원 전압 소스가 상기 DRAM 회로에 공급되고, 상기 논리 칩에 대한 상기 기본전원 전압 소스는 상기 논리 회로 및 상기 물리 계층 회로에 공급되는, 메모리 시스템."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항에 있어서, 상기 DRAM 칩에 전기적으로 결합된 기반 칩(based chip)을 더 포함하고,상기 DRAM 칩에 대한 상기 기본 전원 전압 소스의 전압 레벨이 상기 기반 칩에 대한 기본 전원 전압 소스의 전압 레벨과 동일하거나 실질적으로 동일한, 메모리 시스템."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서, 상기 DRAM 칩은 DRAM 회로를 포함하고, 상기 논리 칩은 논리 회로를 포함하며, 상기 기반 칩은 물리 계층 회로공개특허 10-2022-0161213-5-를 포함하고,상기 DRAM 칩에 대한 상기 기본 전원 전압 소스가 상기 DRAM 회로에 공급되고, 상기 논리 칩에 대한 상기 기본전원 전압 소스는 상기 논리 회로에 공급되며, 상기 기반 칩에 대한 상기 기본 전원 전압 소스는 상기 물리 계층 회로에 공급되는, 메모리 시스템."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제17항에 있어서, 상기 DRAM 칩은 DRAM 셀 및 제1 지속 전압 생성기를 포함하고, 상기 DRAM 셀은 저장 커패시터 및 액세스 트랜지스터를 포함하며, 상기 제1 지속 전압 생성기는 상기 DRAM 칩에서 활용되는 신호 ONE에 대응하는 전압 레벨보다 높은 제1 전압 레벨을 생성하고, 상기 제1 지속 전압 생성기는 상기 DRAM 셀의 액세스 트랜지스터가 턴오프되기 전에 상기 DRAM 셀의 저장 커패시터에 결합되는, 메모리 시스템."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서, 상기 DRAM 칩은 I/O 회로 및 상기 I/O 회로와 상기 DRAM 셀 사이의 주변 회로를 더 포함하고, 상기 I/O 회로는입력 비교기 회로 및 출력 레벨 변환 회로가 없는, 메모리 시스템."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제17항에 있어서, I/O 물리 회로를 갖는 물리 계층 회로를 더 포함하고, 상기 I/O 물리 회로는 입력 비교기 회로 및 출력 레벨 변환 회로가 없는, 메모리 시스템."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "DRAM 칩으로서,액세스 트랜지스터 및 저장 커패시터를 포함하는 DRAM 셀; 비트 라인을 통해 상기 DRAM 셀에 결합된 감지 증폭기; 및상기 감지 증폭기에 결합된 데이터 경로를 포함하고,신호 ONE이 상기 저장 커패시터에 기록되는 프로세스 동안, 상기 데이터 경로 상의 상기 신호 ONE의 전압 레벨이 상기 저장 커패시터에 저장된 상기 신호 ONE의 전압 레벨보다 작고, 상기 데이터 경로 상의 상기 신호 ONE의전압 레벨은 0.9~0.5V 사이인, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제24항에 있어서, JEDEC에 의해 정의된 주기 tWR의 종료 후에만, 상기 신호 ONE의 전압 레벨이 상기 저장 커패시터에 저장되는,DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제24항에 있어서, 상기 데이터 경로는 글로벌 I/O 경로 및 데이터 라인을 포함하고, 공개특허 10-2022-0161213-6-상기 글로벌 I/O 경로 또는 데이터 라인 상의 상기 신호 ONE의 전압 레벨은 0.7~0.5V 사이인, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "DRAM 칩으로서,액세스 트랜지스터 및 저장 커패시터를 포함하는 DRAM 셀; 비트 라인을 통해 상기 DRAM 셀에 결합된 감지 증폭기; 및상기 감지 증폭기에 결합된 데이터 경로를 포함하고,상기 데이터 경로 상의 신호 ONE에 대응하는 읽기 데이터(read data)의 전압 레벨이 상기 데이터 경로 상의 다른 신호 ONE에 대응하는 쓰기 데이터(write data)의 전압 레벨보다 높은, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제27항에 있어서, 상기 쓰기 데이터는 상기 저장 커패시터에 저장되고, 상기 저장 커패시터에 저장된 상기 쓰기 데이터의 전압 레벨은 상기 데이터 경로 상의 상기 쓰기 데이터의 전압 레벨보다 높은, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제27항에 있어서, 상기 데이터 경로 상의 상기 신호 ONE에 대응하는 읽기 데이터의 전압 레벨은 1.2~1.0V이고, 상기 데이터 경로상의 다른 신호 ONE에 대응하는 상기 쓰기 데이터의 전압 레벨은 0.9~0.5V 사이인, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "DRAM 칩으로서,액세스 트랜지스터 및 저장 커패시터를 포함하는 DRAM 셀;비트 라인을 통해 상기 DRAM 셀에 결합된 감지 증폭기; 및상기 감지 증폭기에 결합된 데이터 경로를 포함하고,읽기 작동 동안 상기 데이터 경로의 글로벌 I/O 경로 또는 데이터 라인 상의 전압 스윙(voltage swing)이, 쓰기작동 동안 상기 데이터 경로의 글로벌 I/O 경로 또는 데이터 라인 상의 전압 스윙보다 큰, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제30항에 있어서, 상기 읽기 작동 동안 상기 글로벌 I/O 경로 또는 상기 데이터 라인의 전압 스윙은 1.2~1.0V이고, 상기 쓰기 작동 동안 상기 글로벌 I/O 경로 또는 상기 데이터 라인의 전압 스윙은 0.8~0.6V 사이인, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제30항에 있어서, DRAM 작동을 위한 제어 신호 및 어드레스 신호의 전압 스윙은 상기 쓰기 작동 동안 상기 글로벌 I/O 경로 또는상기 데이터 라인 상의 전압 스윙보다 큰, DRAM 칩."}
{"patent_id": "10-2022-0065409", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 외부 논리 회로와 통합된 기본 전원 전압을 갖는 지속 가능한 DRAM을 개시한다. DRAM 회로는 외부 논 리 회로 및 기본 전원 전압 소스와 결합되도록 구성된다. DRAM 회로는 제1 지속 전압 생성기 및 DRAM 코어 회로 를 포함한다. 제1 지속 전압 생성기는 DRAM 회로에서 활용되는 신호 ONE에 대응하는 전압 레벨보다 높은 제1 전 압 레벨을 생성한다. DRAM 코어 회로는 액세스 트랜지스터 및 저장 커패시터를 포함하는 DRAM 셀을 갖고, DRAM 셀의 저장 커패시터는 제1 지속 전압 생성기에 선택적으로 결합되도록 구성된다. 여기서, DRAM 회로에 대한 기본 전원 전압 소스의 전압 레벨은 외부 논리 회로에 대한 기본 전원 전압 소스의 전압 레벨과 동일하거나 실질적으 로 동일하다."}
{"patent_id": "10-2022-0065409", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 출원은 2021년 5월 28일에 출원된 미국 출원 번호 제17/333,836호, 2021년 5월 31일에 출원된 미국 가출원 번호 제63/195,078호, 2022년 4월 10일에 출원된 미국 출원 번호 제17/717,116호에 대한 우선권을 주장한다. 이 러한 출원의 내용은 여기에 참조로 포함된다. 본 발명은 동적 메모리에 관한 것으로, 특히 외부 논리 회로와 통합되거나 호환 가능한 기본 전원 전압 (principle power supply voltage)을 갖는 지속 가능한 동적 메모리에 관한 것이다."}
{"patent_id": "10-2022-0065409", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "가장 널리 사용되는 DRAM 셀은 소스가 저장 커패시터(storage capacitor)에 연결되고(connected) 드레인이 비트 라인(bit-line)에 연결된 하나의 액세스 트랜지스터를 갖는다. 비트 라인은 열 스위치(column switch)를 통해 셀 어레이로부터 읽을(READ) 신호를 I/O 라인(또한 데이터 라인으로 알려져 있음)에 연결된 제2 스테이지 감지 증폭기(second-stage sense amplifier)로 전달(transfer)하는 제1 스테이지 교차 결합 감지 증폭기(first- stage cross-coupled sense amplifier)에 연결된다. 쓰기(WRITE) 작동 동안, 데이터 라인에서 안정화될 I/O 버 퍼에 의해 구동되는 신호가 액세스 트랜지스터를 통해 저장 커패시터에 올바른 신호가 기록되도록(written) 제1 스테이지 감지 증폭기를 통해 데이터를 추가로 안정화한다. 액세스 트랜지스터는 활성(active) 모드(즉, 액세스 트랜지스터가 온(ON)됨) 동안 저장 커패시터에 대한 올바른 데이터의 READ 작동 또는 WRITE 작동을 담당하지만, 액세스 트랜지스터가 비활성(inactive) 모드(즉, 액세스 트랜지스터가 오프(OFF)됨)일 때 저장된 신호 손실을 방지한다. 액세스 트랜지스터는 트랜지스터를 통한 누설 전류를 최소화하기 위해 높은 문턱 전압을 갖도록 설계되었다. 그 러나, 단점은 액세스 트랜지스터가 턴온될(turned ON) 때 성능이 저하된다는 것이다. 결과적으로, 워드 라인 (word-line)은 부트스트랩되거나(bootstrapped) 높은 VPP(일반적으로 워드 라인 전압 소스로부터)에 연결되어, 액세스 트랜지스터가 저장 커패시터에 신호의 WRITE를 위해 높은 구동성을 갖도록 해야 한다. 이러한 높은 VPP 는 워드 라인 드라이버를 통과하여 액세스 트랜지스터의 워드 라인 또는 게이트에 로딩된다(loaded). VPP가 액 세스 트랜지스터에 대한 고전압 스트레스(stress)이므로, 트랜지스터의 유전체 물질(예: 산화물 층 또는 High-K 물질)이, 다른 지원 회로 또는 DRAM의 주변 회로(커맨드(command) 디코더, 어드레스 디코더 및 기타 I/O 회로 등)에서 사용된 트랜지스터에 대해 사용되는 것보다 더 두껍도록 설계되어야 한다. 따라서, 액세스 트랜지스터 의 설계는 고성능 또는 높은 신뢰성을 유지해야 하는 문제에 직면하며, 신뢰성과 성능 사이에 어려운 절충안을 제시한다. 널리 사용되는 액세스 트랜지스터 설계는, 높은 신뢰성을 달성하는 데 더 중점을 두는데, 그러나 액 세스 트랜지스터의 성능을 희생해야 한다."}
{"patent_id": "10-2022-0065409", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "간단히 요약하면, 종래의 액세스 트랜지스터 설계와 관련하여, 누설 전류를 줄이기 위해 높은 문턱 전압을 가져 서 저장 커패시터에 전하를 유지하는 데 긴 유지 시간(retention time)이 걸리고, VPP와 같은 높은 워드 라인 전압을 지속하기 위한 두꺼운 게이트 유전체 물질이 사용되며, 액세스 트랜지스터의 성능을 희생한다. 그 결과, 일반적으로 VCC 레벨이라고 하는 신호 ONE의 WRITE 또는 READ는 더 오랜 시간이 걸리거나 신호 ONE을 완전히 복 원할 수 없다. 즉, 저장 커패시터에 완전히 기록되도록 전체 신호 VCC를 만족시키기 위해서는 WRITE 시간이 더 길다. DRAM 셀의 일반적으로 사용되는 설계가 도 1a에서 예시되어(illustrated) 있다. DRAM 셀은 액세스 트랜지스터 및 커패시터를 포함한다. 액세스 트랜지스터의 게이트는 워드 라인(word-line, WL)에 결합되고 (coupled), 교차 결합 감지 증폭기는 비트 라인(bit-line, BL)을 통해 액세스 트랜지스터에 결합된다. DRAM 셀은 액세스 트랜지스터를 스위치로 사용하여 WRITE 모드에서 비트 라인(BL)에서 커패시터로 전하가 저장되거나, READ 모드에서 전하가 비트 라인으로 전달되도록 제어하며, 여기서 다수의 DRAM 셀이 비트 라인에 각각 연결된다. 이 예에서, 비트 라인 상의 셀 신호에 의해 전달된 신호를 증폭하는 것에 의해 READ 모드에서 교차 결합 감지 증폭기에 의해 래치된(latched), 신호 ONE(1.2V로 가정하고 신호 ONE은 일반적으로 교차 결합 감지 증폭기로부터 제공되는 VCCSA의 레벨 전압에 대응함) 및 신호 ZERO(0V로 가정하고, 신호 ZERO는 일반 적으로 교차 결합 감지 증폭기로부터 제공되는 VSS의 레벨 전압에 대응함)가 있으며, 또는 이러한 신호 ONE 및 ZERO는 WRITE 모드에서 올바른 신호를 셀에 저장하기 위해 감지 증폭기를 트위스트(twist)하도록 외부로부터 기록된다. 도 1b는 대부분의 현재 DRAM의 액세스(READ 또는 WRITE) 작동 동안 관련된 신호 파형을 도시한다. 예를 들어, 25나노미터 DRAM 셀에는 일반적으로 어레이 설계와 관련된(둘러싸인) 다음 파라미터가 있다: 비트 라인 ONE 전 압 1.2V, 워드 라인 ON은 2.7V까지의 VPP를 가지며, 워드 라인 OFF는 약 -0.3V의 전압을 가지고, 셀의 문턱 전 압은 약 0.7~0.9V의 범위에 있으며, 액세스 트랜지스터의 유전체는 2.7V 미만의 전계 강도(field strength)를 유지해야 하고(번인 스트레스(burn-in stress) 하에서 이 숫자는 허용 가능한 신뢰성 마진을 위해 최대 3.4V까지 올라감), 그리고 워드 라인 드라이버 디바이스는 두꺼운 게이트 유전체도 사용해야 하므로, 성능이 희생되어 야 한다. 도 1b에 도시된 바와 같이, 처음에, DRAM의 저장 커패시터는 대기 또는 비활성 모드에 있고(즉, 액세스 트랜지 스터는 OFF됨), 액세스 트랜지스터의 게이트에 결합된 워드 라인의 전압 레벨은 대기 네거티브 전압(standby negative voltage)(-0.3V)이다. 비트 라인 및 비트 라인 바(bit-line bar)는 VCCSA=1.2V의 ONE 레벨과 0V의 ZERO 레벨 사이의 절반 VCCSA의 전압 레벨에서 등화된다. DRAM 셀이 활성 모드(즉, 액세스 트랜지스터가 ON됨) 에 진입할 때, 워드 라인의 전압 레벨이 대기 네거티브 전압(-0.3V)에서 상승하여 하이 레벨 VPP(예: 2.7V)까지 끌어올려지며, 이는 VCCSA(1.2V)에 액세스 트랜지스터의 문턱 전압 VT(0.7 또는 0.8V일 수 있음)를 더한 값보다 훨씬 높아서, 액세스 트랜지스터의 게이트-소스 전압(Gate-to-Source voltage)(예: 2.7V- 1.2V - 0.8V = 0.7 V)에 대해 충분히 큰 드라이브를 제공한다. 비트 라인은 저장 커패시터에 결합된다. 워드 라인은 액세스 작동 (예: READ 또는 WRITE)을 위해 이러한 고전압 VPP에서 연속적으로 ON이다. 액세스 작동 후에 RESTORE 페이즈 (phase)가 진행된다. RESTORE 페이즈 동안, 교차 결합 감지 증폭기는 저장 커패시터의 신호 ONE 또는 ZERO를 기 반으로 저장 커패시터를 재충전한다. RESTORE 페이즈 후에, 워드 라인은 VPP에서 대기 모드의 워드 라인 전압(- 0.3V)으로 풀다운되고(pulled down) 액세스 트랜지스터는 비활성 모드에 있다. 이 높은 VPP 전압 스트레스는 액세스 트랜지스터가 주변 회로의 트랜지스터에 사용되는 것보다 더 두꺼운 게이 트 산화물 또는 게이트 절연체로 설계되도록 하여, 더 나쁜 단채널 효과(short-channel effect), 트랜지스터 전 류의 ON-OFF 비율, 스윙 슬로프(swing slope) 등과 같은 액세스 트랜지스터 성능을 저하시킨다. 또한, 주변 회 로의 트랜지스터에서 사용되는 것보다 문턱 전압을 높게 설계했지만, 대기 모드 또는 비활성 모드 동안 액세스 트랜지스터를 통한 누설 전류가 여전히 높아서 감지(sensing)를 위한 저장된 전하량을 저하시킨다. 12nm 또는 7nm 프로세스에서 VCCSA가 더 낮을 때(예: 0.6V), 대기 모드 또는 비활성 모드에서의 누출 문제가 더 악화된다. 따라서, DRAM에 대한 기본 전원 전압 또는 과도기(transitional) DRAM의 VCCSA 전압은 일정한 전압 레벨로 유지 되어야 한다. 한편, 고성능 컴퓨팅이나 인공지능(artificial intelligence, AI) 시스템을 위한 IC 시스템은 다수의 DRAM 칩 과 논리 칩(logic chip)으로 구성된다. 이제 논리 칩은 10나노미터 프로세스 노드 또는 7나노미터 프로세스 노 드 및 진행 중인 5나노미터 프로세스 노드를 사용하여 실리콘 다이(silicon die)로 만들 수 있다. 이러한 프로 세스 노드는 기본적으로 각 프로세스 노드당 지정된 영역에서 트랜지스터의 2배를 증가시키는 디바이스 스케일 링 설계에 의한 무어(Moore)의 법칙을 따른다. 그러나 무어의 법칙을 따를 수 있는 주요 기여는 3D 트랜지스터 구조(예: 게이트 어라운드(gate around), 트라이 게이트(Tri-gate) 또는 FINFET)의 발명과 실행 때문이다. 3D 형상화된 또는 구조화된 트랜지스터는 고성능, 낮은 누설 및 높은 신뢰성 등을 제공한다. 그러나, DRAM 기술의 스케일링은 45나노미터 프로세스 노드 이후 느려졌고, 25나노미터 프로세스 노드 이후 1X nm의 도입은 무어의 법칙의 예측을 따르는 DRAM 히스토리에서 일어난 프로세스 노드당 2년보다 훨씬 더 오래 걸 린다. 주요 이유는 DRAM이 트랜지스터 구조가 형성된 후 고온 처리 단계를 필요로 하는 적층 커패시터 구조를 사용하므로 트랜지스터의 소스 및 드레인 접합(junction)이 트랜지스터 스케일링 규칙이 요구하는 만큼 얕게 제 어되기 어렵기 때문이다. 결과적으로, 대부분의 DRAM 제품은 20나노미터 이하 프로세스 노드(sub-20 nanometer process node)의 논리 프로세스에서 널리 사용되는 프로세스 기술과 동일한 프로세스 기술을 사용하지 않는다. 설상가상으로 3D 트라이 게이트 트랜지스터 구조의 사용 및 개선으로 인해 10나노미터 이하의 처리 및 설계 기 술로 Logic/SOC 성능을 크게 가속화할 수 있을 때, 3D 트라이 게이트 트랜지스터 구조의 사용 및 개선으로 인해, 느려진(slowed-down) DRAM 기술 마이그레이션(migration)으로 인해 잘 알려진 메모리-월 효과(실제로는 DRAM-Wall)가 악화되어 논리 및 메모리 간의 데이터 전달 레이트(data transfer rate)를 감소시킨다. 데이터 대 역폭과 랜덤 액세스 시간은 모두 점점 더 큰 성능 격차를 보이고 있으며: 기존 DRAM은 Logic/SOC 칩에 데이터를 제공하거나 저장하는 메모리 수단으로 수행할 수 없다. 메모리-월 문제를 해결하기 위해, DRAM 기술 개발은 고대역폭 DRAM(high-bandwidth DRAM, HBM)이라는 3D-DRAM 기술로 이어진다. 그러나, JEDEC(Joint Electron Device Engineering Council)에서 발표한 HBM 표준에서는 DRAM 칩의 기본 전원 전압 또는 기본 공급 전압(principle supply voltage) Vdd를 1.2V로 정의하고 있다. 이러 한 기본 전원 전압은 DRAM 칩의 외부에 있다. 한편, 논리 칩에 사용되는 트라이 게이트 트랜지스터의 기본 전원 전압은 0.6~0.7V이다. 도 1c에 도시된 바와 같이, DRAM 회로는 I/O 회로(신호 레벨 변환 회로, 구동 임피던스 튜닝 회로 등을 포함함), 주변 회로(커맨드/어드레스 디코더 등을 포함함), 및 DRAM 코어 회로 (셀 어레이 등을 포함함)를 포함한다. 논리 회로(예: 메모리 컨트롤러)와 통신하기 위해, DRAM과 논리 회로 사이에 물리 계층 회로(때때로 PHY 계층이라고도 함)가 있으며, 여기서 물리 계층 회로 는 I/O 물리 회로(physical circuit)(신호 레벨 변환 회로, 구동 임피던스 튜닝 회로 등을 또한 포 함함) 및 논리 회로와 통신하는 논리 물리 회로를 포함한다. DRAM 회로의 느려진 DRAM 기술 마 이그레이션 및 누출 문제로 인해, DRAM 회로에 대한 외부 기본 전원 전압(Va)은 2.5V~1.1V 범위에 있을 수 있지만, 논리 회로에 대한 외부 기본 전원 전압(Va')은 예를 들어 0.9V~0.6V의 범위에 있을 수 있다. 기본 전원 전압(Va)은 DRAM 회로 외부에 있고 DRAM 회로에 의해 이전에 언급된 전압 소스 VCCSA, 1/2VCCSA, VPP 등과 같은 다양한 전압 소스를 생성하는 데 사용될 수 있다. VCCSA의 레벨은 Va의 레벨과 동일하 거나 상이할 수 있다. DRAM 회로에 대한 기본 전원 전압(Va)과 논리 회로에 대한 기본 전원 전압(Va')의 차이가 있기 때문 에, 도 1d에 도시된 바와 같이, 과도기 DRAM 회로에서, DRAM 회로의 I/O 회로는 DRAM 회로로부 터의 출력 신호의 전압 레벨을, 물리 계층 회로의 I/O 물리 회로에 의해 수용가능한 미리 결정된 레 벨이 되도록 레벨 업 또는 레벨 다운하기 위한 출력 레벨 변환 회로를 포함할 것이다. 또한, I/O 회로는 물리 계층 회로로부터의 입력 신호를 기준 전압(reference voltage)(Vref)과 비교하고 대응하는 신호로 변 환할 입력 비교기를 더 포함한다. 유사하게, 도 1e에 도시된 바와 같이, 물리 계층 회로의 I/O 물리 회로 는 또한 물리 계층 회로로부터의 출력 신호의 전압 레벨을 DRAM 회로의 I/O 회로에 의해 수용가능한 미리 결정된 레벨이 되도록 레벨 업 또는 레벨 다운하기 위한 출력 레벨 변환 회로를 포함하며, DRAM 회로로부터의 입력 신호를 다른 기준 전압(Vref')과 비교하여 대응하는 신호로 변환하는 입력 비교기 를 더 포함한다. DRAM 칩과 논리 칩 간의 기본 전원 전압의 이러한 비호환성은 에너지 효율 최적화 및 성능 동 기화에 어려움을 초래한다. 또한, 종래의 저전력 DRAM 회로 블록을 예시하는 도 1f를 참조하며, 입력 쓰기 데이터쓰기 데이터(XIO)(예를 들 어, 신호 ONE 또는 신호 High)는 데이터 입력 회로(DI)에 의해 수신된 다음, 부하(load)가 큰 글로벌(global) I/O 경로(GIO)로 패스된다(passed). 글로벌 I/O 경로(GIO) 상의 쓰기 데이터(write data)의 전압 레벨은 예를 들어 1.1V(예: DRAM 어레이의 감지 증폭기에 사용되는 VCCSA)이다. 그런 다음, 글로벌 I/O 경로(GIO) 상의 쓰기 데이터는 쓰기 데이터를 메인 데이터 라인 경로(즉, 데이터 라인(data line, DL))로 전달하는 데이터 라인 감지 증폭기로 전송될(transmitted) 것이다. 그러나, 메인 데이터 라인 경로에도 여전히 많은 부하가 걸리고, 데 이터 라인(DL) 상의 쓰기 데이터의 전압 레벨도 1.1V가 된다. 그런 다음, 데이터 라인(DL) 상의 쓰기 데이터는 쓰기 데이터가 비트 라인(BL)을 통해 대응하는 저장 노드(storage node)에 저장될 메모리 어레이로 전송될 것이다. 통상적으로, 비트 라인(BL) 상의 쓰기 데이터의 전압 레벨은 도 1f에 도시된 바와 같이 1.1V일 것이다. 여기서, 글로벌 I/O 경로(GIO) 및 데이터 라인(DL)은 데이터 경로의 일부이다. 저전력 소모를 만족시키기 위해 서, 글로벌 I/O 경로(GIO), 데이터 라인(DL), 비트 라인(BL) 상의 쓰기 데이터의 전압 레벨을 1.1V와 같이 최대 한 낮추어야 한다. 그러나, 대응하는 저장 노드에 저장된 전압이 낮을수록 누출 문제가 심하고 데이터 오류 (failure)가 발생할 수 있다. 따라서, 본 발명은 외부 논리 회로와 통합된(unified) 기준 전원 전압을 가지는 지속 가능한(sustainable) DRAM 칩을 소개하고자 한다. 본 발명의 일 측면에 따르면, DRAM 칩은 제1 지속 전압 생성기(sustaining voltage generator) 및 DRAM 코어 회로를 포함한다. 제1 지속 전압 생성기는 DRAM 칩에서 활용되는(utilized) 신호 ONE 에 대응하는 전압 레벨보다 높은 제1 전압 레벨을 생성한다. DRAM 코어 회로는 액세스 트랜지스터 및 저장 커패 시터를 포함하는 DRAM 셀을 가지며, DRAM 셀의 저장 커패시터는 제1 지속 전압 생성기에 선택적으로 결합되도록 구성된다. 여기서, DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨은 외부 논리 회로에 대한 기본 전원 전압 소스의 전압 레벨과 동일하거나 실질적으로 동일하다. 본 발명의 일 측면에 따르면, DRAM 칩에 대한 외부 기본 전원 전압 소스의 전압 레벨은 예를 들어, 0.9V보다 크 지 않으며, DRAM 칩에 대한 외부 기본 전원 전압 소스의 전압 레벨은 0.9V~0.5V 또는 그 이하이다. 본 발명의 일 측면에 따르면, DRAM 칩은 I/O 회로 및 I/O 회로와 DRAM 코어 회로 사이의 주변 회로를 더 포함하 고, I/O 회로는 입력 비교기 회로 및 출력 레벨변환 회로가 없다. 본 발명의 일 측면에 따르면, 주변 회로의 트랜지스터의 드레인 측으로의 작동 공급 전압은 DRAM 칩에 대한 기 본 전원 전압 소스의 전압 레벨과 동일하다. 또한, RAM 코어 회로에서 액세스 트랜지스터가 아닌 트랜지스터의 드레인 측으로의 작동 공급 전압은 DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨과 동일하다. 또한, DRAM 칩에서 활용되는 신호 ONE에 대응하는 전압 레벨은 DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨과 동일하다. 본 발명의 일 측면에 따르면, DRAM 칩은 I/O 회로 및 I/O 회로와 DRAM 코어 회로 사이의 주변 회로를 더 포함하 며, 주변 회로로부터 I/O 회로로의 출력 데이터 신호는 I/O 회로에 의해 레벨 업 또는 레벨 다운되지 않고, 외 부 논리 회로로부터 DRAM 칩으로의 입력 데이터 신호는 I/O 회로에 의해 대응하는 신호를 생성하기 위해 기준 전압과 비교되지 않는다. 본 발명의 일 측면에 따르면, DRAM 칩은 액세스 트랜지스터의 게이트 단자에 결합된 워드 라인을 더 포함하고, 워드 라인은 제1 주기(period) 및 제1 주기 이후의 제2 주기 동안 액세스 트랜지스터를 턴온(turn on)하도록 선 택되며, 제1 지속 전압 생성기는 제2 주기 동안 DRAM 셀의 저장 커패시터에 전기적으로 결합된다. 또한, 제1 주 기는 액세스 작동 주기(access operation period)이고, 제2 주기는 복원 페이즈 주기(restore phase period)이 다. 또한, 액세스 작동 주기 동안 킥킹 전하 소스(kicking charge source)가 DRAM 칩의 비트 라인에 전기적으로 결합된다. 본 발명의 다른 목적에 따르면, 본 발명은 외부 논리 회로 및 기본 전원 전압 소스와 결합하도록 구성된 DRAM 칩을 제공한다. DRAM 칩은 DRAM 코어 회로, I/O 회로, I/O 회로와 DRAM 코어 회로 사이의 주변 회로를 포함한다. DRAM 코어 회로는 액세스 트랜지스터와 저장 커패시터를 포함하는 DRAM 셀을 가지며, I/O 회로는 외 부 논리 회로에 결합되도록 구성된다. DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨은 외부 논리 회로에 대 한 기본 전원 전압 소스의 전압 레벨과 동일하거나 실질적으로 동일하고, DRAM 칩에 대한 외부 기본 전원 전압 소스의 전압 레벨은 0.9V보다 크지 않다. 본 발명의 일 측면에 따르면, 주변 회로의 트랜지스터의 드레인 측으로의 작동 공급 전압은 DRAM 칩에 대한 기 본 전원 전압 소스의 전압 레벨과 동일하다. 또한, DRAM 코어 회로에서 액세스 트랜지스터가 아닌 트랜지스터의 드레인 측으로의 작동 공급 전압은 DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨과 동일하다. 또한, DRAM 칩에서 활용되는 신호 ONE에 대응하는 전압 레벨은 DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨과 동일하 다. 또한, I/O 회로는 입력 비교기 회로와 출력 레벨 변환 회로를 배제하거나 생략한다. 본 발명의 일 측면에 따르면, DRAM 칩은 제1 지속 전압 생성기 및 액세스 트랜지스터의 게이트 단자에 연결된 워드 라인을 더 포함한다. 제1 지속 전압 생성기는 DRAM 칩에서 활용되는 신호 ONE에 대응하는 전압 레벨보다 높은 제1 전압 레벨을 생성한다. 워드 라인은 제1 주기 및 제1 주기 이후의 제2 주기 동안 액세스 트랜지스터를 턴온하도록 선택되며, 제1 지속 전압 생성기는 제2 주기 동안 DRAM 셀의 저장 커패시터에 전기적으로 결합된다. 또한, 제1 주기는 액세스 작동 주기이고 제2 주기는 복원 페이즈 주기이다. 본 발명의 다른 목적은 DRAM 칩 및 DRAM 칩에 전기적으로 결합된 논리 칩을 포함하는, 통합된 전원 전압을 갖는 메모리 시스템을 제공하는 것이다. DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨은 논리 칩에 대한 기본 전 원 전압 소스의 전압 레벨과 동일하거나 실질적으로 동일하고, DRAM 칩에 대한 기본 전원 전압 소스의 전압 레 벨은 0.9V보다 크지 않다. 본 발명의 일 측면에 따르면, DRAM 칩은 DRAM 회로를 포함하고, 논리 칩은 논리 회로 및 물리 계층 회로를 포함 한다. DRAM 칩에 대한 기본 전원 전압 소스가 DRAM 회로에 공급되고, 논리 칩에 대한 기본 전원 전압 소스는 논 리 회로 및 물리 계층 회로에 공급된다. 본 발명의 일 측면에 따르면, 통합된 전원 전압을 갖는 메모리 시스템은 DRAM 칩에 전기적으로 결합된 기반 칩 (based chip)을 더 포함한다. DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨은 기반 칩에 대한 기본 전원 전 압 소스의 전압 레벨과 동일하거나 실질적으로 동일하다. 본 발명의 일 측면에 따르면, DRAM 칩은 DRAM 회로를 포함하고, 논리 칩은 논리 회로를 포함하고, 기반 칩은 물 리 계층 회로를 포함한다. DRAM 칩에 대한 기본 전원 전압 소스는 DRAM 회로에 공급되고, 논리 칩에 대한 기본 전원 전압 소스는 논리 회로에 공급되며, 기반 칩에 대한 기본 전원 전압 소스는 DRAM 회로에 공급된다. 본 발명의 일 측면에 따르면, DRAM 칩은 DRAM 셀 및 제1 지속 전압 생성기를 포함한다. DRAM 셀은 저장 커패시 터 및 액세스 트랜지스터를 포함하고, 제1 지속 전압 생성기는 DRAM 칩에서 활용되는 신호 ONE에 대응하는 전압 레벨보다 높은 제1 전압 레벨을 생성한다. 제1 지속 전압 생성기는 DRAM 셀의 액세스 트랜지스터가 턴오프되기 전에 DRAM 셀의 저장 커패시터에 결합된다. 본 발명의 일 측면에 따르면, DRAM 칩은 I/O 회로 및 I/O 회로와 DRAM 셀 사이의 주변 회로를 더 포함하고, I/O 회로는 입력 비교기 회로 및 출력 레벨 변환 회로가 없다.본 발명의 일 측면에 따르면, 메모리 시스템의 물리 계층 회로는 I/O 물리 회로를 포함하고, I/O 물리 회로는 입력 비교기 회로 및 출력 레벨 변환 회로가 없다. 본 발명의 다른 실시예는 DRAM 칩을 제공한다. DRAM 칩은 액세스 트랜지스터 및 저장 커패시터를 포함하는 DRAM 셀; 비트 라인을 통해 DRAM 셀에 결합된 감지 증폭기; 및 감지 증폭기에 결합된 데이터 경로를 포함한다. 신호 ONE이 저장 커패시터에 기록되는 프로세스 동안에, 데이터 경로 상의 신호 ONE의 전압 레벨은 저장 커패시터에 저장된 신호 ONE의 전압 레벨과 상이하다. 본 발명의 일 측면에 따르면, 데이터 경로 상의 신호 ONE의 전압 레벨은 저장 커패시터에 저장된 신호 ONE의 전 압 레벨보다 낮다. 본 발명의 일 측면에 따르면, 데이터 경로 상의 신호 ONE의 전압 레벨은 0.9~0.6V 사이이다. 본 발명의 다른 측면에 따르면, 신호 ONE의 전압 레벨은 JEDEC에 의해 정의된 주기 tWR의 종료 후에만 저장 커 패시터에 저장된다. 본 발명의 다른 측면에 따르면, 데이터 경로는 글로벌 I/O 경로 및 데이터 라인을 포함하고, 글로벌 I/O 경로 또는 데이터 라인 상의 신호 ONE의 전압 레벨은 0.7~0.5V 사이이다. 본 발명의 다른 목적은 DRAM 칩을 제공하는 것이며, DRAM 칩은, 액세스 트랜지스터 및 저장 커패시터를 포함하 는 DRAM 셀; 비트 라인을 통해 DRAM 셀에 결합된 감지 증폭기; 및 감지 증폭기에 결합된 데이터 경로를 포함한 다. 데이터 경로 상의 신호 ONE에 대응하는 읽기 데이터(read data)의 전압 레벨은 데이터 경로 상의 다른 신호 ONE에 대응하는 쓰기 데이터(write data)의 전압 레벨보다 높다. 본 발명의 일 측면에 따르면, 데이터 경로 상의 신호 ONE에 대응하는 읽기 데이터의 전압 레벨은 1.2~1.0V 사이 이고, 데이터 경로 상의 다른 신호 ONE에 대응하는 쓰기 데이터의 전압 레벨은 0.8~0.5V 사이이다. 본 발명의 다른 측면에 따르면, 쓰기 데이터는 저장 커패시터에 저장되고, 저장 커패시터에 저장된 쓰기 데이터 의 전압 레벨은 데이터 경로 상의 쓰기 데이터의 전압 레벨보다 높다. 본 발명의 다른 측면에 따르면, JEDEC에 의해 정의된 주기 tWR이 종료된 후에만 쓰기 데이터의 전압 레벨이 저 장 커패시터에 저장된다. 본 발명은 액세스 트랜지스터 및 저장 커패시터를 포함하는 DRAM 셀; 비트 라인을 통해 DRAM 셀에 결합된 감지 증폭기; 및 감지 증폭기에 결합된 데이터 경로를 포함하는 DRAM 칩을 제공한다. 읽기 작동 동안 글로벌 I/O 경 로 또는 데이터 라인 상의 전압 스윙(voltage swing)은 쓰기 작동 동안 글로벌 I/O 경로 또는 데이터 라인 상의 전압 스윙보다 크다. 본 발명의 다른 측면에 따르면, 읽기 작동 동안 글로벌 I/O 경로 또는 데이터 라인 상의 전압 스윙은 1.2~1.0V 이고, 쓰기 작동 동안 글로벌 I/O 경로 또는 데이터 라인 상의 전압 스윙은 0.8~0.6V 사이이다. 본 발명의 다른 측면에 따르면, DRAM 작동을 위한 제어 신호 및 어드레스 신호의 전압 스윙은 쓰기 작동 동안 글로벌 I/O 경로 또는 데이터 라인 상의 전압 스윙보다 크다. 본 발명의 이들 및 다른 목적은 다양한 도면 및 그림에 예시된 바람직한 실시예에 대한 다음의 상세한 설명을 읽은 후 당업자에게 의심할 여지없이 명백해질 것이다."}
{"patent_id": "10-2022-0065409", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "개시된 장치 및 방법의 이후에 설명되는 실시예의 상세한 설명은 도면을 참조하여 제한이 아니라 예시의 방식으 로 여기에 제시된다. 특정 실시예가 상세하게 도시되고 설명되지만, 첨부된 청구범위의 범위를 벗어나지 않고 다양한 변경 및 수정이 이루어질 수 있음을 이해해야 한다. 본 발명의 범위는 구성하는 구성 요소의 수, 그 물 질, 그 형상, 그의 상대적인 배열 등에 결코 제한되지 않으며, 단순히 본 발명의 실시예의 예로서 개시된다. 본 발명은 액세스 트랜지스터의 턴오프 전에 지속 전압 소스가 DRAM 셀의 저장 커패시터에 전기적으로 결합되고, 지속 전압 소스의 전압 레벨이 정규 신호(regular signal) ONE의 전압 레벨보다 높거나; 또는 지속 전압 소스의 전압 레벨이 정규 신호 ZERO의 전압 레벨보다 낮은, 지속 가능한 저장 아키텍처를 갖는 DRAM을 개 시하는 것이다. DRAM 작동(예: 자동 프리차지(auto-precharge) 작동, RESTORE 페이즈 및 프리차지 페이즈)은 선 택된 DRAM 셀이 액세스 트랜지스터를 턴온하도록 한다. 따라서, 액세스 트랜지스터의 턴온 스테이지(stage) 동 안 상술한 지속 전압 소스를 DRAM 셀의 저장 커패시터에 결합하는 것에 의해, 액세스 트랜지스터를 통해 누설 전류가 있더라도, 저장 커패시터는 액세스 트랜지스터의 턴오프 스테이지 이후에 종래의 DRAM 구조에 비해 더 긴 주기 동안 지속될 수 있다. 도 2는 본 발명의 일 실시예에 따른 DRAM 셀의 액세스(READ 또는 WRITE) 작동에 대한 관련된 신호 파형을 예시 한다. DRAM의 대기 모드에서 시작하여, 액세스 트랜지스터를 완전히 턴오프하기 위해 워드 라인(WL)이 -0.3V로 바이어스된다. 이 실시예에서, VCCSA는 1.2V로 설정되고 VSS는 0V로 설정된다. 이 예에서, 신호 ONE의 레벨은 1.2V이고 신호 ZERO의 레벨은 0V(GND)이다. 비트 라인(BL 및 BLB)은 VCCSA=1.2V에서의 신호 ONE 레벨과 VSS=0V에서의 신호 ZERO 레벨 사이에서 0.6V의 전압 레벨에서 등화된다.T0에서, 워드 라인 전압이 1.2V의 VCCSSA와 0.8V의 액세스 트랜지스터 문턱 전압보다 훨씬 높은 -0.3V에서 2.7V 로 램프업하여(ramping up), 턴온된 액세스 트랜지스터에 충분한 구동을 제공하여, 신호 ONE 또는 ZERO를 비트 라인으로 전달한다. 신호가 특정 크기(magnitude)로 발전될 때까지, 감지 증폭기는 비트 라인(bit- line, BL) 및 비트 라인 바(bit-line bar, BLB)에 걸쳐 신호를 증폭하도록 활성화된다. T1 후, READ 작동(비트 라인 상의 셀 신호에 의해 전달된 신호를 증폭하는 것에 의해) 또는 WRITE 작동(이러한 신호 ONE 및 ZERO는 올 바른(right) 신호를 DRAM 셀에 저장하기 위해 감지 증폭기를 트위스트하도록 외부로부터 기록됨)을 수행할 수 있다. 물론, T1 이후에 READ나 WRITE 외에 다른 DRAM 작동을 수행할 수도 있다. 즉, T1과 T2 사이의 주기 동 안 DRAM 셀에 액세스할 수 있다. RESTORE 페이즈 동안 T2 후에, 액세스 트랜지스터의 유전체는 비교적 짧은 복원 시간 동안 워드 라인(word- line, WL)으로부터 VPP에 의해 여전히 로딩된다. 제1 지속 전압 소스는 이 RESTORE 페이즈 동안 DRAM 셀의 커패 시터에 의도적으로 결합된다. 제1 지속 전압 소스의 전압 레벨은 1.2V의 VCCSA(또는 신호 ONE의 전압 레벨)보다 높다. 이것은 제1 지속 전압 소스에 선택적으로 결합된 감지 증폭기의 개략 회로를 도시하는 도 3a에 도시 된 바와 같이, 제1 지속 전압 소스(VCCSA+M1)를 감지 증폭기에 연결하거나 결합하는 것에 의해(예: 스위치 를 턴온하는 것에 의해) 행해질 수 있다. 이 RESTORE 페이즈 동안, 원래 VCCSA 전압 소스는 감지 증폭기로 부터 분리되고(disconnected)(예: 스위치를 턴오프하는 것에 의해), 제1 지속 전압 소스(VCCSA+M1)는 도 3a에 도시된 바와 같이 감지 증폭기에 연결될 것이다. M1은 제1 지속 전압 소스(VCCSA+M1)가 VCCSA보다 높 도록 양수일 수 있다. 일 예에서, M1은 0.6V와 같이 1/3 VCCSA 내지 2/3 VCCSA의 범위에 있을 수 있다. 예를 들 어, 신호 ONE이 원래의 저장 커패시터에 있을 때, 이 RESTORE 페이즈 동안, 제1 지속 전압 소스로부터의 1.2V+0.6V의 전압 레벨이 감지 증폭기를 통해 저장 커패시터에 공급된다. 즉, 도 2의 T3에서 액세스 트 랜지스터가 턴오프되기 전(즉, 워드 라인(WL)이 2.7V의 VPP에서 -0.3V의 대기 모드에서의 워드 라인의 전압 으로 풀다운됨)에, 저장 커패시터에는 정규 신호 ONE(VCCSA)보다 높은 제1 지속 전압 소스의 전압 레벨이 공급된다. 따라서, 액세스 트랜지스터의 턴오프 후에, 액세스 트랜지스터를 통한 누설 전류가 있더라도, 저장 커패시터는 종래의 DRAM 구조에 비해 더 긴 주기 동안 지속될 수 있다. 일 실시예에서, 액 세스 트랜지스터의 턴오프 후 또는 RESTORE 페이즈 후에, 제1 지속 전압 소스(VCCSA+M1)는 감지 증폭기(2 0)로부터 분리될 수 있다. 추가적으로, 비트 라인(BL)은 도 2에 도시된 바와 같이, 비트 라인(BL)의 전압 레벨 이 Vbl로 리셋되도록, Vbl의 전압 레벨을 갖는 비트 라인 전압 소스에 결합될 수 있다. 도 3a에 도시된 스위치 (13, 14)는 PMOS 트랜지스터이며, 레이아웃 관점에서 PMOS 트랜지스터를 수용할 추가 N-웰을 준비해야 한다. 레 이아웃을 단순화하기 위해, 스위치(13, 14)는 NMOS 트랜지스터가 p-기판에 위치되도록 MNOS 트랜지스터일 수 있 다. 그러나, NMOS 트랜지스터를 완전히 턴온하기 위해 더 높은 전압이 필요하다. 다른 실시예에서, RESTORE 페이즈 동안 T2 이후에, 제2 지속 전압 소스는 RESTORE 페이즈 동안 DRAM 셀의 커패 시터에 의도적으로 결합된다. 제2 지속 전압 소스의 전압 레벨은 전압 소스(VSS)(0V 또는 신호 ZERO의 전압 레 벨)보다 낮다. 이것은 제2 지속 전압 소스(VSS-M2)를 감지 증폭기에 연결함으로써(예: 스위치를 턴온함으로 써) 도 3b에 도시된 바와 같이 수행될 수 있다. 도 3b는 VSS보다 낮은 제2 지속 전압 소스(VSS-M2)에 선택적으 로 결합된 감지 증폭기의 개략적인 회로를 도시하며, 여기서 M2는 양수일 수 있다. 일 예에서, M2는 0.6V와 같 이 0.4V~0.8V 범위에 있을 수 있다. 물론, RESTORE 페이즈 동안 제2 지속 전압 소스가 감지 증폭기에 결합 될 때, 전압 소스(VSS)는 감지 증폭기로부터 (예를 들어, 스위치를 턴오프하는 것에 의해) 분리된다. 신호 ZERO가 원래 저장 커패시터에 있을 때, 이 RESTORE 페이즈 동안, -0.6V의 전압 레벨이 저장 커패시터 에 공급된다. 즉, 도 2의 T3에서, 액세스 트랜지스터가 턴오프되기 전(즉, 워드 라인(WL)이 VPP에서 대기 모드에서의 워드 라인 전압으로 풀다운됨)에, 저장 커패시터에는 정규 신호 ZERO(VSS)의 전압 레벨보다 낮 은 제2 지속 전압 소스의 전압 레벨이 공급된다. 일 실시예에서, 액세스 트랜지스터의 턴오프 후 또는 RESTORE 페이즈 후에, 제2 지속 전압 소스(VSS-M2)는 감지 증폭기로부터 분리될 수 있다. 물론, 다른 실시예에서, 제1 및 제2 지속 전압 소스 모두는 RESTORE 페이즈 동안 DRAM 셀의 커패시터에 의도적 으로 결합될 수 있다. 따라서, 워드 라인(WL)이 VPP에서 대기 모드에서의 워드 라인의 전압으로 풀다운되기 전 에, 신호 ONE이 원래 저장 커패시터에 있을 때, 1.2V+0.6V의 전압 레벨이 저장 커패시터에 저장되며; 또는 신호 ZERO가 원래 저장 커패시터에 있을 때, -0.6V의 전압 레벨이 저장 커패시터에 저장된다. 액세스 트랜지스터를 통해 누출되지 않고 저장된 전하를 유지하도록 누출 전류를 감소시키기 위해, 일반적으로 액세스 트랜지스터가 매우 높은 문턱 전압을 갖도록 설계된다. VCCSA가 0.6V로 감소될 때, DRAM 설계에서 7nm 또는 5nm 프로세스 트라이 게이트 또는 FinFET 트랜지스터가 주변 회로에 대해 채택되며, 이러한 트랜지스터의 문턱 전압은 0.3V로 감소하는 것과 같이 그에 따라 스케일링될 수 있다. 이 실시예에서, 액세스 트랜지스터의문턱 전압은 의도적으로 0.5 내지 0.6V까지 상승될 수 있다. 따라서, 저장 커패시터의 누설 전류는 적어도 3~4 decade(= 0.6 - 0.3~0.3V, S-팩터(factor)가 68mV/decade이면, 누설이 주변 트라이 게이트 디바이스보다 4 decade로 감소될 수 있으며; 문턱 전압이 0.5V로 올라가면, 누설 전류는 2~3 decade이어야 함) 만큼 급격히 감 소된다. 문턱 전압을 VCCSA에 가깝게 또는 적어도 0.6V의 80% 이상으로 높이는 것이 제안된다. 이 실시예에서, 액세스 트랜지스터(예를 들어, 핀펫(finfet) 또는 트라이 게이트 트랜지스터)의 게이트-유전체 두께가 그 두께 를 증가시키지 않고 여전히 주변 트랜지스터의 두께로 유지되며, 그런 다음 트라이 게이트 구조를 사용하는 고 성능 장점이 유지될 수 있다. 도 4는 본 발명의 다른 실시예에 따른 DRAM 셀의 관련된 신호 파형을 도시한 것이다. 이 예에서 신호 ONE의 레 벨은 0.6V이고 신호 ZERO의 레벨은 0V(GND)이다. RESTORE 페이즈 동안 T2 이후, 제1 지속 전압 소스는 RESTORE 페이즈 동안 DRAM 셀의 커패시터에 의도적으로 결합된다. 제1 지속 전압 소스의 전압 레벨은 0.6V의 VCCSA(또는 신호 ONE의 전압 레벨)보다 높다. 이것은 제1 지속 전압 소스(VCCSA+K)를 감지 증폭기에 연결함으로써 수행될 수 있으며, 여기서 K는 양수일 수 있다. 일 예에서, K는 0.3V 또는 0.4V와 같이, 1/3 VCCSA 내지 2/3 VCCSA의 범위에 있을 수 있다. 따라서, 0.6V의 신호 ONE이 원래 저장 커패시터에 있을 때, 이 RESTORE 페이즈 동안, 0.6V+0.4V의 전압 레벨이 저장 커패시터에 공급된다. 즉, 도 4의 T3에서 액세스 트랜지스터가 턴오프되기 전(즉, 워드 라인(WL)이 VPP에서 대기 모드에서의 워드 라인 전압으로 풀다운됨)에, 저장 커패시터에는 정규 신 호 ONE의 전압 레벨(0.6V의 VCCSA)보다 높은 제1 지속 전압 소스의 전압 레벨이 공급된다. 따라서, 워드 라인 (WL)이 VPP로 풀업된 이후지만 워드 라인이 대기 또는 비활성 모드로 풀다운되기 전에, 신호 ONE이 원래 저장 캐패시터에 있을 때 1V의 전압 레벨이 저장 커패시터에 저장된다. 일 실시예에서, RESTORE 페이즈 후에, 비트 라인(BL) 및 비트 라인 바(BLB)가 Vbl의 전압 레벨을 갖는 비트 라인 전압 소스에 결합될 수 있으므로, 비트 라 인(BL)의 전압 레벨 및 비트 라인 바(BLB)의 전압 레벨은 도 4에 도시된 바와 같이 Vbl로 리셋될 것이다. 물론, 앞서 언급한 바와 같이 워드 라인(WL)이 VPP에서 대기 모드에서의 워드 라인의 전압으로 풀다운되기 전에, 신호 ZERO가 원래 저장 커패시터에 있을 때, 제2 지속 전압 소스의 전압 레벨은 그런 다음 저장 커패시터 에 저장되며, 제2 지속 전압 소스의 전압 레벨은 -0.4V와 같이 신호 ZERO보다 낮다. 도 5는 프리차지 작동을 위한 회로 및 기능 블록도에 관한 다른 실시예를 도시한다. 이 실시예에서, VCCSA는 0.6V로 설정되고 VSS는 0V로 설정된다. 프리차지 작동에서, 메모리 섹션 5(\"Sec 5\")에서 선택된 워드 라인(들) 에 연결된 모든 DRAM 셀이 프리차지되고, 다른 메모리 섹션(예: \"Sec4\", \"Sec6\" 등)에서 선택되지 않은 워드 라 인에 연결된 DRAM 셀이 유휴 상태(idle state)가 된다. 선택된 워드 라인(들)에 연결된 DRAM 셀에 결합된 감지 증폭기(41, 42)는 프리차지 키커(precharge kicker)에 의해 제3 지속 전압 소스 VHSA(0.6V+K)로 킥되므로(kicked), 더 강한 드레인-소스 전기장 (drain-to-source electrical field)이 셀에 대해 복원된 신호를 가속화할(accelerate) 수 있다. 제3 지속 전 압 소스(VHSA)는 VCCSA(0.6V)보다 약 수백 mV, 예를 들어 0.3V 또는 0.4V 정도 높다. 더욱이, 선택된 워드 라 인(들)이 OFF되기 전에(즉, 선택된 워드 라인(들)에 결합된 DRAM 셀의 액세스 트랜지스터가 OFF됨), 원래 신호 ONE의 전압 레벨보다 높은 0.6V+0.4V의 전압 레벨이 그러면 이 저장 커패시터에 저장될 수 있다. 반면에, 선택 되지 않은 워드 라인(들)에 연결된 DRAM 셀에 결합된 감지 증폭기는 킥업되지(kicked up) 않고 여전히 VCCSA에 결합된다. 도 6은 프리차지 페이즈에 대한 감지 증폭기의 작동을 설명하고, 도 6에 사용된 기호에 대한 의미는 다음과 같 다: VCCSA: 비트 라인 감지 증폭기 전압(Bit Line Sense Amplifiers Voltage) VHSA: 제3 지속 전압 소스 LSLP: 선택된 비트 라인 감지 증폭기 고전압(Selected Bit Line Sense Amplifiers High Voltage) LSLN: 선택된 비트 라인 감지 증폭기 저전압(Selected Bit Line Sense Amplifiers Low Voltage) Vpl: 플레이트 전압(Plate Voltage) SN: 저장 노드(Storage Node) WL: 워드 라인(Word Line) BL: 비트 라인(Bit Line) Vsg1,2: P1, P2의 소스-게이트 전압(Source to Gate Voltage) Vgs3,4: N3, N4의 게이트-소스 전압(Gate to Source Voltage) Vsg5,6: P5, P6의 소스-게이트 전압 Vgs7,8: N7, N8의 게이트-소스 전압 도 6을 참조하면, 워드 라인(WL100)은 SN1 및 SN9와 같은 다수의 저장 노드에 결합된다. 신호 ONE(0.6V)이 워드 라인(WL100)에 연결된 저장 노드(SN1)에 저장될 때, 프리차지 커맨드가 내려지고 워드 라인(WL100)이 선택된 후 (즉, 워드 라인이 ON), 감지 증폭기의 LSLP는 VHSA(1.0V)에 결합되며, 이에 따라 LSLP는 0.6V에서 1.0V로 킥되 고, LSLN은 0V로 유지된다. 따라서, 감지 증폭기의 트랜지스터(P1)는 OFF이고 Vsg1=0V이다. 또한, 감지 증폭기 의 트랜지스터(P2)가 ON이고, Vsg2가 0.6V에서 1.0V로 킥되며, 1.0V가 비트 라인(BL1)을 통해 저장 노드(SN1) 에 완전히 충전된다. 한편, 감지 증폭기의 트랜지스터(N3)는 ON이고 Vgs3도 0.6V에서 1.0V로 킥된다. 또한, 감 지 증폭기의 트랜지스터(N4)는 OFF이고 Vgs4는 0V이다. 신호 ZERO(0V)가 워드 라인(WL100)에 연결된 저장 노드(SN9)에 저장될 때, 프리차지 커맨드가 내려지고 워드 라 인(WL100)이 선택된 후, 감지 증폭기가 VHSA(1.0V)에 결합되며, 이에 따라 LSLP는 0.6V에서 1.0V로 킥되고, LSLN은 0V로 유지된다. 따라서, 감지 증폭기의 트랜지스터(P5)는 ON이고, Vsg5는 0.6V에서 1.0V로 킥된다. 또한, 감지 증폭기의 트랜지스터(P6)는 OFF이고, Vsg2는 0V이다. 한편, 감지 증폭기의 트랜지스터(N7)는 OFF이 고, Vgs7은 0V이다. 또한, 감지 증폭기의 트랜지스터(N8)는 ON이고, Vgs8은 0.6V에서 1.0V로 킥되며, 0V는 비트 라인(BL9)을 통해 저장 노드(SN9)로 강력하게 복원된다. 물론, 앞서 언급한 바와 같이, 신호 ZERO가 원래 저장 커패시터에 있을 때, LSLN은 프리차지 페이즈 동안 다른 지속 전압 소스 VLSN(0V-K)에 결합될 수 있다. VLSN은 신호 ZERO의 전압 레벨보다 낮으며, 이 경우 VLSN은 -0.4V가 될 수 있다. 그런 다음 프리차지 페이즈 동안, -0.4V가 비트 라인(BL9)을 통해 저장 노드(SN9)로 강력하게 복원된다. 다른 실시예에서, 도 7에 도시된 바와 같이, T0 이후에, DRAM 셀의 액세스 트랜지스터를 턴온하기 위해 워드 라 인 전압이 램프 업된다. 그런 다음, DRAM에 대한 정규 READ 또는 WRITE 액세스에서, 수행될 활성 커맨드가 있다. VCCSA보다 약간 높은 대응하는 전압(예: VCCSA+ΔN)은 JEDEC에서 정의되는 tRCD를 줄이기 위한 활성 커맨 드의 수행 동안 (도 3a에 도시된 바와 같이 스위치를 턴오프하고 스위치를 턴온하는 것에 의해) 감지 증폭기에 연결될 수 있다. 이러한 전압 레벨 또는 전압 소스는 T1과 T2 사이의 주기(즉, 액세스 작동 주기) 동 안 비트 라인에 결합된다. 따라서, 대응하는 전압(VCCSA+△N)은 활성 커맨드에 따라 감지 증폭기에 연결될 수 있다. 따라서, 비트 라인의 신호는 활성 커맨드를 수행하는 동안 적어도 VCCSA+△N으로 펌핑(또는 킥)된다. 비 트 라인 신호의 이러한 펌프 또는 킥은 활성 킥(active kick)으로 명명될 수 있다. 비트 라인에 대한 이러한 활 성 킥은 신호 감지를 촉진한다. 활성 커맨드 또는 활성 킥의 수행 후, 정규 전압 소스(regular voltage source) VCCSA가 감지 증폭기에 연결되고 그런 다음 비트 라인의 신호가 다음 READ 또는 WRITE 작동 동안 VCCSA로 돌아 간다(back). 유사하게, RESTORE(또는 프리차지) 페이즈 동안 T2 후에, 제1 지속 전압 소스(VCCSA+M1)(또는 VCCSA보다 높은 상이한 지속 전압)는 이 RESTORE 페이즈 동안 DRAM 셀의 커패시터에 다시 결합된다. 즉, 이 RESTORE(또는 프리차지) 페이즈 동안, 원래 VCCSA 전압 소스는 (예: 도 3a에 도시된 바와 같이 스위치를 턴 오프하는 것에 의해) 감지 증폭기로부터 분리되고, 제1 지속 전압 소스(VCCSA+M1)는 (예: 도 3a에 도시된 바와 같이 스위치를 턴온하는 것에 의해) 감지 증폭기에 연결된다. 비트 라인의 신호는 적어도 VCCSA+M1으로 펌핑(또는 킥)된다. 비트 라인 신호의 이러한 펌프 또는 킥은 복원 킥(restore kick)으로 명명될 수 있다. 따라 서, 워드 라인(WL)이 풀다운되어 DRAM 셀의 액세스 트랜지스터가 완전히 턴오프되기 전에, DRAM 셀의 저장 커패 시터에 정규 신호 신호 ONE(VCCSA)보다 높은 제1 지속 전압 소스의 전압 레벨이 공급되며, 액세스 트랜지스터를 통해 누설 전류가 발생하더라도, DRAM 셀의 저장 커패시터는 종래의 DRAM 구조에 비해 더 긴 주기 동안 지속될 수 있다. 일 실시예에서, 활성 킥에 사용되는 대응하는 전압(VCCSA+△N)은 복원 킥에 사용되는 제1 지속 전압(VCCSA+M1) 보다 낮다. 다른 실시예에서, 활성 킥에 사용되는 대응하는 전압(VCCSA+△N)은 복원 킥에 사용되는 제1 지속 전 압(VCCSA+M1)과 동일하거나 실질적으로 동일하다. 대응하는 전압(VCCSA+△N) 및 제1 지속 전압(VCCSA+M1)은 2개 의 상이한 전압 소스로부터 각각 생성될 수 있다. 다르게는, 비트 라인의 전압을 킥하기 위한 활성 킥에 사용되 는 대응하는 전압(VCCSA+△N)은 제1 지속 전압 소스(VCCSA+M1)에서 생성될 수 있지만, 제1 지속 전압 소스 (VCCSA+M1)를 비트 라인에 연결하는 지속 기간(duration) 동안 조정되므로, 비트 라인이 (VCCSA+M1)이 아닌 대 응하는 전압(VCCSA+△N)으로 펌핑되거나 킥된다. 물론, 본 발명에서는 전압(VCCSA+M1), 전압(VCCSA+△N), 전압 (VCCSA)을 DRAM에서 내부적으로 생성 또는 변환하거나 또는 외부의 다른 전압 소스로부터 DRAM 칩으로 공급 또는 변환할 수 있다. 또한, 활성 킥 동안 비트 라인을 전압 레벨 VCCSA+ΔN 또는 VCCSA+M1까지 올리는 것은 부스 트랩 회로의 커패시터 전하가 비트 라인에 결합되는 부스트랩 회로에 의해 수행될 수 있다. 전압 소스 또는 부 스트랩 회로에 관계없이, 충전 소스로 간주될 수 있으므로, 활성 킥 동안 충전 소스에 의해 비트 라인이 전압 레벨 VCCSA+ΔN 또는 VCCSA+M1으로 킥되거나 펌핑될 수 있다. 도 8a는 본 발명의 다른 실시예에 따른 DRAM 셀의 작동에 대한 관련된 신호 파형을 도시한다. T1과 T2 사이의 주기 동안, 수행될 활성 커맨드가 있으며, 활성 작동 동안 대응하는 제1 지속 전압 소스(VCCSA+M1)가 감지 증폭 기에 연결될 수 있다. 따라서, 비트 라인의 신호는 활성 커맨드 동안 적어도 VCCSA+M1으로 펌핑(또는 킥)된다. 활성 커맨드의 수행 후, 정규 전압 소스(VCCSA)가 감지 증폭기에 연결되고, 비트 라인의 신호는 VCCSA로 돌아간 다. 활성 커맨드 이후, 하나의(또는 그 이상) 읽기 커맨드가 T2 이전에 수행될 수 있으며, 읽기 커맨드 동안 제 1 지속 전압 소스(VCCSA+M1)가 감지 증폭기에 다시 연결되므로, 비트 라인의 신호가 읽기 커맨드 동안 적어도 VCCSA+M1으로 펌핑(또는 킥)된다. 읽기 커맨드의 수행 후, 정규 전압 소스(VCCSA)가 (도 3a에 도시된 바와 같이 스위치를 턴오프하고 스위치를 턴온하는 것에 의해) 감지 증폭기에 다시 연결되고, 비트 라인의 신호가 VCCSA로 돌아간다. 읽기 커맨드 동안 비트 라인에 대한 이러한 킥은 신호 개발 시간(signal development time) 을 향상시킨다. 예를 들어, VCCSA가 1.1V이고 M1이 0.2V인 이벤트에서, 읽기 커맨드 동안 킥이 있는 신호 개발 시간은 킥이 없는 신호 개발 시간보다 20%~30% 정도 빠르다. 유사하게, RESTORE 페이즈 동안 T2 후에, 원래 VCCSA 전압 소스가 감지 증폭기로부터 분리되고, 제1 지속 전압 소스(VCCSA+M1)가 감지 증폭기에 연결될 것이며, 비트 라인의 신호가 적어도 VCCSA+M1으로 펌핑(또는 킥)된 다. 따라서, DRAM 셀의 저장 커패시터에는 정규 신호 ONE(VCCSA)보다 높은 제1 지속 전압 소스의 전압 레벨이 공급된다. 그러나, 다른 실시예에서, RESTORE 페이즈 동안 T2 이후에, 원래의 VCCSA 전압 소스(VCCSA+M1이 아니 라)는 도 8b에 도시된 바와 같이 여전히 감지 증폭기에 연결된다. 더욱이, 다른 실시예에서, 비트 라인의 신호는 활성 커맨드 동안 VCCSA+M1으로 킥되지 않지만, 비트 라인의 신 호는 읽기 커맨드 동안 VCCSA+M1으로 킥된다. RESTORE 페이즈 동안 T2 이후에, 제1 지속 전압 소스(VCCSA+M1)가 감지 증폭기에 연결될 것이므로, 비트 라인의 신호가 도 8c에 도시된 바와 같이 적어도 VCCSA+M1에 펌핑(또는 킥)된다. 도 8d는 본 발명의 다른 실시예에 따른 DRAM 셀의 작동에 대한 관련된 신호 파형을 예시한다. 도 8a와 유사하게, T1과 T2 사이의 주기 동안, 활성 커맨드 및 수행될 활성 커맨드에 뒤따르는 적어도 읽기 커맨드가 있 고, 대응하는 제1 지속 전압 소스(VCCSA+M1)가 활성 작동 동안 그리고 읽기 커맨드 동안 (도 3a에 도시된 바와 같이 스위치를 턴온하는 것에 의해) 감지 증폭기에 연결될 수 있다. 또한, 대응하는 제2 지속 전압 소스 (VSS-M2)는 활성 작동 동안 그리고 읽기 커맨드 동안 (도 4a에 도시된 바와 같이 스위치를 턴온하는 것에) 감지 증폭기에 연결될 수 있다. 따라서, 활성 커맨드 동안 그리고 읽기 커맨드 동안 비트 라인(BL)의 신호가 적 어도 VCCSA+M1으로 펌핑(또는 킥)되고, 비트 라인 바(BLB)의 신호는 적어도 VSS-M2으로 펌핑(또는 킥)된다. 활 성 커맨드 및 읽기 커맨드의 수행 후, 정규 전압 소스(VCCSA)는 (도 3a에 도시된 바와 같이 스위치를 턴오 프하고 스위치를 턴온하는 것에 의해) 감지 증폭기에 연결되고, 정규 전압 소스(VSS)는 또한 (도 3b에 도시 된 바와 같이 스위치를 턴오프하고 스위치를 턴온하는 것에 의해) 감지 증폭기에 연결되며, 그런 다음 비트 라인의 신호는 VCCSA로 되돌아가고 비트 라인 바의 신호는 VSS로 되돌아간다. 유사하게, RESTORE 페이즈 동안 T2 이후에, 원래의 VCCSA 및 VSS 전압 소스는 (예: 도 3a 및 도 3b에서 각각 스 위치 및 스위치를 각각 턴오프하는 것에 의해) 감지 증폭기로부터 분리되고, 제1 지속 전압 소스 (VCCSA+M1)는 (도 3a의 스위치를 턴온하는 것에 의해) 감지 증폭기에 연결되며, 제2 지속 전압 소스 (VSS-M2)는 (도 3b의 스위치를 턴온하는 것에 의해) 감지 증폭기에 연결될 것이며, 비트 라인의 신호는 적어도 VCCSA+M1으로 펌핑(또는 킥)되고 비트 라인 바의 신호는 적어도 VSS-M2로 펌핑(또는 킥)된다. 도 8e는 DRAM 셀이 작동하는 동안 킥 주기와 비트 라인 신호 사이의 관계를 예시한다. RESTORE 페이즈(또는 프 리차지)에 대응하는 비트 라인의 신호에 대한 킥 주기(K4)는 활성 커맨드(K1)에 대응하는 것보다 길거나 또는 읽기 커맨드(K2 또는 K3)에 대응하는 것보다 길 수 있다. 또한, 활성 커맨드(K1)에 대응하는 비트 라인의 신호 에 대한 킥 주기는 읽기 커맨드(K2 또는 K3)에 대응하는 것과 같을(equal) 것이다. 물론, K1~K3 주기 동안, 비 트 라인의 신호를 전압 레벨(VCCSA+M1) 또는 다른 전압 레벨(예: VCCSA+△N, 여기서 △N<M1)까지 올리는 것이 부스트랩 회로에 의해 수행될 수 있으며, 부스트랩 회로의 커패시터의 전하가 비트 라인에 결합된다. 전압 소스 또는 부스트랩 회로에 관계없이 충전 소스(charge source)로 간주될 수 있으므로, 비트 라인의 신호는 충전 소 스에 의해 전압 레벨(VCCSA+M1 또는 VCCSA+△N)으로 킥되거나 펌핑될 수 있다. 비트 라인의 신호도 VSS-M2(또는VSS-△N, 여기서 △N<M2)로 킥된다. 물론, 다른 실시예에서, VCCSA는 0.9V~0.5V(예를 들어, 0.9V, 0.8V 0.7V 또는 0.6V) 또는 그 이하의 범위에 있 을 수 있고, 킥 전압(VCCSA+M1)은 여전히 1.1V~2.5V(예를 들어, 1.1V, 1.2V, 1.35V, 1.5V, 1.8V 또는 2.5V 등)의 범위에 있을 수 있어, DRAM 셀에서 누설 문제를 극복하고 허용 가능한 유지 시간을 유지한다. 따라서, 본 발명에 따르면 DRAM 회로의 누설 문제가 완화되므로, DRAM 기술 마이그레이션이 느려지는 경우에도 DRAM 칩에 대한 기본 전원 전압을 1.0V~0.5V 이하로 낮출 수 있다. 따라서, DRAM 칩에 대한 기본 전원 전압은 논리 회로 칩에 대한 기본 전원 전압과 동일하거나 실질적으로 동일하다. 도 9a에 도시된 바와 같이, DRAM 회로는 I/O 회로, 주변 회로 및 DRAM 코어 회로를 포함 한다. 물리 계층 회로(또는 PHY 계층)는 DRAM과 논리 회로 사이에 있다. 물리 계층 회로는 I/O 물리 회로 및 논리 물리 회로를 더 포함한다. 일반적으로, DRAM 회로는 DRAM 칩에 있을 것 이고, 물리 계층 회로 및 논리 회로는 DRAM 칩과 별개의 다른 칩(논리 칩과 같은)에 위치될 것이다. 예를 들어, 논리 칩은 논리 회로인 메모리 컨트롤러를 포함하고, 또한 DRAM 칩 및 메모리 컨트롤러와 상호 작용하는 물리 계층 회로(또는 PHY 회로)를 포함한다. 다른 실시예에서, 물리 계층 회로 및 논리 회로는 각각 2개의 개별 칩에 위치될 수 있다. 예를 들어, DRAM 회로는 함께 적층된 다수의 DRAM 칩을 포함할 수 있다. 적층된 DRAM 칩은 물리 계층 회로(또는 PHY 계층)를 포함하는 기반 칩(또는 인터포저(interposer)) 상에 위치된다. 논리 회로는 기반 칩과 별개 의 다른 논리 칩에 위치되는 디지털 회로 또는 메모리 컨트롤러이다. 본 발명에 따르면, DRAM 회로에 대한 기본 전원 전압(Vnew)은 1.0V~0.5V(또는 0.9V~0.5V) 이하의 범위에 있을 수 있으며, 이는 빠른 스케일링 다운된 논리 기술 마이그레이션으로 인해 이미 1.0V~0.5V(또는 0.9V~0.5V) 이하의 범위에 있었던 논리 칩 또는 회로에 대한 기본 전원 전압(Va')과 동일하다. 기본 전원 전압(Vnew) 은 DRAM 회로 외부에 있으며, 주변 회로 또는 DRAM 코어 회로에서 사용되는 다양한 전압 소스, 예를 들어 앞서 언급된 전압 소스 VCCSA, VCCSA+M1, 1/2VCCSA, VPP 등을 생성하기 위해 DRAM 회로에 의해 사용될 것이다. VCCSA의 레벨은 DRAM 회로에 대한 기본 전원 전압(Vnew)의 레벨과 동일하거나 상이할 수 있다. 더욱이, DRAM 회로 외부에 다른 공급 전압(Vhigh)이 있을 수 있고, 다른 공급 전압(Vhigh)은 기본 전원 전압 (Vnew)보다 높으며, 변환 효율 목적을 위해 전압 소스(Vpp 또는 VCCSA+M1)를 생성하는 데 사용될 수 있다. 또한, DRAM 회로에 대한 기본 전원 전압(Vnew)의 값은 논리 회로에 대한 기본 전원 전압(Va')의 값과 동일하거나 실질적으로 동일하기 때문에, 출력 레벨 변환 회로(레벨 출력 신호의 레벨 업 또는 레벨 다운 전압) 및 전통적인 DRAM 회로의 I/O 회로의 입력 비교기는 제거되거나 생략될 수 있다. 따라서, 본 발명에 따르면 도 9b에 도시된 바와 같이, DRAM 회로의 I/O 회로는 앞서 언급한 출력 레벨 변환 회로 및 입 력 비교기를 포함하지 않으며, 다른 DRAM 회로(예: 주변 회로)로 또는 다른 DRAM 회로로부터의 입력/출력 데이터의 신호는 반드시 I/O 회로에 의해 변환되거나 비교되지 않는다. 또한, 다른 DRAM 회로로 또는 다른 DRAM 회로로부터의 입력/출력 데이터의 신호 스윙을 기본 전원 전압(Vnew)의 레벨로 설정할 수 있다. 언급된 바와 같이, DRAM 회로는 I/O 회로, 주변 회로, 및 DRAM 코어 회로를 포함한다. 주 변 회로는 적어도 커맨드/어드레스 디코더 및/또는 트랜지스터를 포함하는 다른 회로를 포함하고, DRAM 코 어 회로는 적어도, 트랜지스터를 포함하는 셀 어레이 및/또는 다른 관련 회로를 포함한다. 본 발명에 따르 면, 주변 회로에서 트랜지스터의 드레인 측으로의 작동 공급 전압은 DRAM 칩에 대한 기본 전원 전압 소스(Vne w)의 전압 레벨과 동일할 수 있다. 또한, DRAM 코어 회로에서 액세스 트랜지스터가 아닌 트랜지스터의 드레인 측으로의 작동 공급 전압은 DRAM 칩에 대한 기본 전원 전압 소스의 전압 레벨과 동일할 수 있다. 물론, DRAM 칩 에서 활용되는 신호 ONE 또는 신호 High에 대응하는 전압 레벨은 DRAM 칩에 대한 기본 전원 전압 소스(Vnew)의 전압 레벨과 동일할 수 있다. 유사하게, 본 발명에 따르면 도 9c에 도시된 바와 같이, 물리 계층 회로의 I/O 물리 회로는 이전에 언급된 (출력 신호의 전압 레벨을 레벨 업 또는 레벨 다운하기 위한) 출력 레벨 변환 회로 및 입력 비교기 또한 제거할 수 있다. (논리 물리 회로와 같은) 다른 물리 계층 회로로 또는 다른 물리 계층 회로로부터의 입력 /출력 데이터의 신호는, 물리 계층 회로의 I/O 회로에 의해 반드시 변환되거나 비교되는 것은 아니다. 또한, 다른 물리 계층 회로로 또는 다른 물리 계층 회로로부터의 입력/출력 데이터의 신호 스윙을 기본 전원 전압 Va'(즉, Vnew)의 레벨로 설정할 수 있다. 따라서, 본 발명에 따르면, 논리 회로, 물리 계층 회로, 및 DRAM 회로에 대한 기본 전원 전압의 레벨이 모두 동일할 수 있다. DRAM 회로가 DRAM 칩에 위치되는 이벤트에서, 물리 계층 회로 및 논리 회로는 DRAM 칩과 별도의 다른 논리 칩에 위치되며, DRAM 칩에 대한 기본 전원 전압의 레벨은 논리 칩에 대한 기본 전원 전압과 동일하다. 물리 계층 회로의 I/O 물리 회로와 DRAM 회로는 DRAM 칩에 위치되고, 물리 계층 회로의 논리 물리 회로와 논리 회로는 다른 논리 칩에 위치되는 것이 가능하다. 다시, DRAM 칩에 대한 기본 전원 전압의 레벨은 논리 칩에 대한 기본 전원 전압의 레벨과 동일하다. 또 다른 경우에, 논리 회로, 물리 계층 회로 및 DRAM 회로가 각각 논리 칩, 기반 칩(또는 인터 포저), DRAM 칩에 위치될 때, DRAM 칩에 대한 기본 전원 전압의 레벨은, 기반 칩에 대한 기본 전원 전압의 레벨 과 동일하고 논리 칩에 대한 기본 전원 전압의 레벨과 동일하다. 앞서 언급한 바와 같이 저전력 애플리케이션을 위해 DRAM 셀의 데이터 경로, 비트 라인 및/또는 저장 노드 상의 쓰기 데이터의 전압 레벨을 낮추는 것이 필요하다. 그러나, 대응하는 저장 노드에 저장된 전압이 낮을수록 누출 문제가 심하고 데이터 오류가 발생할 수 있다. 본 발명에 따른 복원 페이즈 동안 비트 라인의 전압 레벨을 킥업 하는 것은 절전을 위해 데이터 쓰기 작동에 적용될 수 있다. 도 10은 본 발명의 다른 실시예에 따른 DRAM 셀의 WRITE 작동 동안 관련된 신호 파형을 예시하고, 도 11은 DRAM 셀의 WRITE 작동 동안 2개의 개별 전압 소스 VCCSA, VCCSAh에 선택적으로 결합된 감지 증폭기에 대한 개략적인 회로를 도시하며, 여기서 VCCSAh의 레벨 전압 은 VCCSA의 레벨 전압보다 높다. 도 1f에 도시된 쓰기 데이터(XIO)(예를 들어, 신호 ONE 또는 신호 High)가, 데 이터 입력 회로(DI)를 통해 글로벌 I/O 경로(GIO)에 입력될 때, 글로벌 I/O 경로(GIO) 상의 쓰기 데이터의 전압 레벨은 절전을 위해 VCCSA(예: 0.7V)로 유지될 것이다. 그러나, 신호 ONE(또는 신호 High)에 대응하는 쓰기 데 이터(XIO)의 전압 레벨은 VSSCAh와 같은 VCCSA보다 높을 수 있다. 그러면, 글로벌 I/O 경로(GIO) 상의 쓰기 데 이터는 데이터 라인 감지 증폭기를 통해 데이터 라인(DL)으로 패스될 것이다. 도 10에 도시된 바와 같이, 데이 터 라인(DL) 상의 쓰기 데이터의 전압 레벨은 또한 데이터 라인 감지 증폭기에 의해 레벨 전압(VCCSA)으로 유지되며, 도 10의 실시예에서, VCCSA의 레벨 전압은 전력을 절약하기 위해 0.7V로 설정된다(그러나 이에 제한 되지 않음). 그런 다음, 데이터 라인(DL) 상의 쓰기 데이터는 메모리 어레이에서 대응하는 비트 라인(BL)으로 패스될 것이다. 도 11에 도시된 바와 같이, 메모리 어레이에서, VCCSA보다 높은 2개의 개별 전압 소스 VCCSA(예를 들어, 0.7V) 및 VCCSAh(예를 들어, 1.1V)는, 저장 노드(SN)에 대응하는 워드 라인(WL66)이 액세스 트랜지스터를 턴온하기 위해 선택될 때, 서로 다른 시간에 교차 결합 감지 증폭기에 선택적으로 결합된 다. 워드 라인(WL66)이 선택된 후, 전압 소스(VCCSA)가 먼저 교차 결합 감지 증폭기에 결합되고, 비트 스위 치(BS100)는 액세스 트랜지스터에 데이터(즉, 신호 ONE)를 기록하기 위해 턴온되며, 이에 따라 비트 라인 (BL)의 전압 레벨도 VCCSA로 올라간다. 한편, 당업자는 신호 EN1, EN2가 인에이블되고 신호 EN3가 디스에이블된 다는 것을 알아야 한다. 신호 파형에 관련된 도 10에 도시된 바와 같이, 비트 라인(BL)의 전압 레벨은 VCCSA에 서 잠시 유지되지만, 주기 tWR(쓰기 복구 시간)이 종료된 후, 비트 라인의 전압 레벨이 복원 페이즈 동안 VCCSAh(또는 \"복원 킥\"이라고 함)로 킥업될 것이다. 시간 주기 tWR은 JEDEC(Joint Electron Device Engineering Council)에 정의된 DRAM 사양을 참조할 수 있으며, 이는 프리차지 커맨드에 대한 마지막 쓰기 CLK 상승 에지(Last Write CLK rising Edge)이다. 이 tWR(쓰기 복구 시간)은 쓰기 사이클(cycle)이 완료된 후에만 프리차지 커맨드로부터의 복원 킥을 시작할 수 있도록 한다. 따라서, 도 10에 도시된 바와 같이, 주기 tWR의 종료 후, 비트 라인(BL)의 전압 레벨은 VCCSAh로 킥업(즉, 복원 킷)될 것이며, 여기서 도 10의 이 실시예에서, VCCSAh의 레벨 전압은 VCCSA보다 높은 1.1V와 같다(그러나 이에 제한되지 않음). 한편, 도 10 및 도 11을 동시에 참조하며, 저장 노드(SN)에 대응하는 워드 라인(WL66)이 턴오 프되기 전에, 전압 소스(VCCSAh)는 교차 결합 감지 증폭기, 비트 라인(BL), 그리고 저장 노드(SN)에 결합될 수 있으므로, 비트 라인(BL)의 전압 레벨이 VCCSA에서 VCCSAh로 킥업되고, WRITE 작동 동안 글로벌 I/O 경로 (GIO) 및 데이터 라인(DL)의 전압 레벨이 VCCSA이어도, 충분한 전하가 VCCSAh로의 복원 킥을 기반으로 저장 노 드(SN)에 저장될 것이다. 비트 라인(BL)의 전압 레벨이 VCCSA(0.7V 또는 1.1v보다 낮은 다른 전압 레벨)에서 VCCSAh(1.1V)로 킥업될 것이 기 때문에, 본 발명은 분명히 종래 기술의 누설 문제를 극복할 수 있다. 즉, 글로벌 I/O 경로(GIO), 데이터 라 인(DL) 및 비트 라인(BL) 상의 쓰기 데이터의 전압 레벨이 0.7V, 0.6V 또는 그 이하로 감소하더라도, 본 발명은 VCCSAh에 대한 복원 킥을 기반으로 대응하는 저장 노드에 충분한 전하가 저장될 수 있기 때문에 누출 문제 및 데이터 오류를 겪지 않을 것이다. 도 12에 도시된 바와 같이, 쓰기 작동 동안, 글로벌 I/O 경로(GIO), 데이터 라인(DL) 및 비트 라인(BL) 상의 쓰기 데이터의 전압 레벨은 0.7V(심지어 0.6V 또는 그 이하)까지 감소될 수 있 으므로, 작동 전류도 감소할 것이다. 예를 들어, 글로벌 I/O 경로(GIO), 데이터 라인(DL) 및 비트 라인(BL) 상의 쓰기 데이터의 전압 레벨이 1.1V에서 0.7V(35% 감소)로 감소할 때, 작동 전류는 141mA에서 35mA로 감소될 것 이며, 여기서 작동 전류 141mA는 1.1V로 유지되는 글로벌 I/O 경로(GIO), 데이터 라인(DL) 및 비트 라인(BL) 상 의 쓰기 데이터의 전압 레벨에 대응한다. 한편, 읽기 작동 동안, 읽기 데이터가 신호 ONE(또는 신호 High)에 대응할 때, 본 발명의 일 실시예에서, 글로 벌 I/O 경로(GIO) 및 데이터 라인(DL) 상의 읽기 데이터의 전압 레벨은 VSSCAh와 같은 VCCSA보다 높을 수 있다. 예를 들어, 도 12에 도시된 바와 같이, 글로벌 I/O 경로(GIO) 및 데이터 라인(DL) 상의 읽기 데이터(신호 ONE에 대응)의 전압 레벨은, VCCSA(예: 0.7V)로 설정된, 글로벌 I/O 경로(GIO) 및 데이터 라인(DL) 상의 쓰기 데이터 (신호 ONE에 대응)의 전압 레벨보다 높은 1.1V로 설정된다. 유사하게, DRAM 작동을 위한 제어 신호 및/또는 어 드레스 신호의 전압 레벨도 1.1V(신호 ONE에 대응할 때)로 설정되며, 이는 글로벌 I/O 경로(GIO) 및 데이터 라 인(DL) 상의 쓰기 데이터(신호 ONE에 대응)의 전압 레벨보다 높다. 따라서, 읽기 작동 동안 글로벌 I/O 경로(GIO) 및 데이터 라인(DL)(또는 데이터 경로)의 전압 스윙은, 쓰기 작 동 동안 글로벌 I/O 경로(GIO) 및 데이터 라인(DL)(또는 데이터 경로)의 전압 스윙과 상이할 수 있으며, 특히 글로벌 I/O 경로(GIO) 및/또는 데이터 라인(DL) 상의 읽기 데이터 세트(신호 ONE 및 신호 ZERO 포함)의 전압 스 윙이, 글로벌 I/O 경로(GIO) 및/또는 데이터 라인(DL) 상의 쓰기 데이터 세트(신호 ONE 및 신호 ZERO 포함)의 전압 스윙보다 높다. 더욱이, 본 발명에 따른 DRAM 작동(예: 읽기 작동, 쓰기 작동 또는 다른 작동)을 위한 제 어 신호 및 어드레스 신호의 전압 스윙은, 쓰기 작동 동안 데이터 경로 상의 전압 스윙과 상이하거나 더 높을 것이다."}
{"patent_id": "10-2022-0065409", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "위에서 언급한 내용을 요약하면, 본 발명은 논리 회로와 통합된, 통합된 기본 전원 전압을 갖는 지속 가능한 DRAM을 개시한다. 신호 ONE(또는 신호 high)의 전압 레벨보다 높은 제1 지속 전압은 DRAM 저장 셀의 액세스 트 랜지스터가 OFF되기(또는 DRAM 저장 셀에 연결된 워드 라인이 OFF됨) 전에 DRAM 저장 셀에 복원되거나 저장될 수 있다. 액세스 트랜지스터의 턴오프 이후에, 액세스 트랜지스터를 통해 누설 전류가 발생하더라도, 저장 캐패 시터는 종래의 DRAM 구조에 비해 더 긴 주기 동안 지속될 수 있다. DRAM 회로의 누설 문제가 완화되기 때문에, DRAM 기술 마이그레이션이 느려지더라도 DRAM 칩에 대한 기본 전원 전압을 1.0V~0.5V 또는 더 낮게 낮출 수 있 다. 따라서, DRAM 칩에 대한 기본 전원 전압은 논리 회로 칩에 대한 기본 전원 전압과 동일하거나 실질적으로 동일할 것이다. 더욱이, DRAM 칩과 논리 칩 사이의 공급 전압의 이러한 호환성은 에너지 효율과 성능 동기화의 최적화로 이어져 작동 속도를 증가시킬 뿐만 아니라 다이(die) 면적과 전력을 절약한다. 또한, 데이터 경로 상 의 쓰기 데이터의 전압 스윙이 데이터 경로 상의 읽기 데이터의 전압 스윙보다 낮으며, 이에 따라 쓰기 작동을 위한 전류 또는 전력이 감소될 것이다. 당업자는 본 발명의 교시를 유지하면서 장치 및 방법의 수많은 수정 및 변경이 이루어질 수 있음을 쉽게 관찰할 것이다. 따라서, 위의 개시는 첨부된 청구범위의 범위에 의해서만 제한되는 것으로 해석되어야 한다. 도면 도면1a 도면1b 도면1c 도면1d 도면1e 도면1f 도면2 도면3a 도면3b 도면4 도면5 도면6 도면7 도면8a 도면8b 도면8c 도면8d 도면8e 도면9a 도면9b 도면9c 도면10 도면11 도면12"}
{"patent_id": "10-2022-0065409", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a는 DRAM 셀 및 어레이 감지 증폭기의 일반적으로 사용되는 설계를 예시한다. 도 1b는 대부분의 현재 DRAM의 액세스(READ 또는 WRITE) 작동 동안 관련된 신호 파형을 예시한다. 도 1c는 전통적인 설계의 논리 회로, 물리 계층 회로 및 DRAM 회로에 대한 기능 블록을 예시한다. 도 1d는 전통적인 설계에서 DRAM 회로의 I/O 회로에 대한 기능 블록의 일부를 예시한다. 도 1e는 전통적인 설계에서 물리 계층 회로의 I/O 물리 회로에 대한 기능 블록의 일부를 예시한다. 도 1f는 종래의 저전력 DRAM에 대한 쓰기 작동 동안 데이터 경로 상의 전압 스윙을 예시한다. 도 2는 본 발명의 일 실시예에 따른 DRAM 셀의 액세스(READ 또는 WRITE) 작동 동안 관련된 신호 파형을 예시한다. 도 3a는 VCCSA보다 높은 제1 지속 전압 소스에 선택적으로 결합된 감지 증폭기에 대한 개략적인 회로를 도시한 다. 도 3b는 VSS보다 낮은 제2 지속 전압 소스에 선택적으로 결합된 감지 증폭기에 대한 개략적인 회로를 도시한다. 도 4는 본 발명의 다른 실시예에 따른 DRAM 셀의 관련된 신호 파형을 예시한다. 도 5는 프리차지 작동에 관한 본 발명의 일 실시예의 기능 블록도를 도시한다. 도 6은 본 발명에 따른 프리차지 작동을 위한 감지 증폭기의 작동을 예시한다. 도 7은 본 발명의 다른 실시예에 따른 DRAM 셀의 작동 동안 관련된 신호 파형을 예시한다. 도 8a는 본 발명의 다른 실시예에 따른 3개의 킥을 갖는 DRAM 셀의 작동 동안 관련된 신호 파형을 예시한다. 도 8b는 본 발명의 다른 실시예에 따른 2개의 킥을 갖는 DRAM 셀의 작동 동안 관련된 신호 파형을 예시한다. 도 8c는 본 발명의 다른 실시예에 따른 다른 2개의 킥을 갖는 DRAM 셀의 작동 동안 관련된 신호 파형을 예시한 다. 도 8d는 본 발명의 다른 실시예에 따른 다른 3개의 킥을 갖는 DRAM 셀의 작동 동안 관련된 신호 파형을 예시한 다. 도 8e는 본 발명의 일 실시예에 따른 DRAM 셀이 작동하는 동안 킥 주기와 비트 라인 신호 사이의 관계를 예시한 다. 도 9a는 본 발명에 따른 논리 회로, 물리 계층 회로 및 DRAM 회로에 대한 기능 블록을 예시한다. 도 9b는 본 발명에 따른 DRAM 회로의 I/O 회로에 대한 기능 블록의 일부를 예시한다. 도 9c는 본 발명에 따른 물리 계층 회로의 I/O 물리 회로에 대한 기능 블록의 일부를 예시한다. 도 10은 본 발명의 다른 실시예에 따른 DRAM 셀의 WRITE 작동 동안 관련된 신호 파형을 예시한다. 도 11은 DRAM 셀의 WRITE 작동 동안 2개의 개별 전압 소스에 선택적으로 결합된 감지 증폭기에 대한 개략적인 회로를 예시한다. 도 12는 본 발명에 따른 쓰기 작동 및 읽기 작동 동안 데이터 경로 상의 전압 스윙을 예시한다."}
