## LVS(Layout vs. Schematic)
1. **정의**
   - LVS는 **회로의 레이아웃(layout)과 스케매틱(schematic)을 비교하여** 두 설계가 일치하는지 검증하는 과정입니다.

2. **용도**
   - **회로 정합성 검증**: 설계자가 의도한 대로 레이아웃이 구현되었는지를 확인합니다.
   - **서로 다른 단계의 비교**: 초기 설계와 실제 물리 설계(레이아웃)의 비교를 통해 오류를 발견할 수 있습니다.
   
3. **과정**
   - 레이아웃에서 추출된 ==Netlist==와 ==Schematic Netlist==를 **비교 대조**합니다.
   - **불일치**: 두 결과물이 일치하지 않는 경우, 경로 및 소자 정보 등을 확인하여 수정을 진행합니다.

4. **사용 도구**
   - 일반적으로 EDA(Electronic Design Automation) 도구를 사용하여 자동화된 방식으로 비교 및 검증을 수행합니다.
