$date
	Wed Oct 01 16:03:29 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module N_Bit_PIPO_tb $end
$var wire 4 ! Q [3:0] $end
$var parameter 32 " n $end
$var reg 4 # D [3:0] $end
$var reg 1 $ clk $end
$scope module N_Bit_PIPO $end
$var wire 4 % D [3:0] $end
$var wire 1 $ clk $end
$var parameter 32 & n $end
$var reg 4 ' Q [3:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b100 &
b100 "
$end
#0
$dumpvars
bx '
b1100 %
0$
b1100 #
bx !
$end
#1
b1100 !
b1100 '
1$
#2
0$
#3
1$
#4
0$
#5
1$
#6
0$
#7
1$
#8
0$
#9
1$
#10
0$
b1000 #
b1000 %
#11
b1000 !
b1000 '
1$
#12
0$
#13
1$
#14
0$
#15
1$
#16
0$
#17
1$
#18
0$
#19
1$
#20
0$
b111 #
b111 %
#21
b111 !
b111 '
1$
#22
0$
#23
1$
#24
0$
#25
1$
#26
0$
#27
1$
#28
0$
#29
1$
#30
0$
b1111 #
b1111 %
#31
b1111 !
b1111 '
1$
#32
0$
#33
1$
#34
0$
#35
1$
#36
0$
#37
1$
#38
0$
#39
1$
#40
0$
