+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; bcd_to_7seg_inst                                                                        ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|bcd_decenas                                                                  ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|bcd_unidades                                                                 ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|load_mux                                                     ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|enable_mux                                                   ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|borrow_mux                                                   ; 9     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer|FULL_ADDER_ARRAY[3].full_adder_inst              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer|FULL_ADDER_ARRAY[2].full_adder_inst              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer|FULL_ADDER_ARRAY[1].full_adder_inst              ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer|FULL_ADDER_ARRAY[0].full_adder_inst              ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|decrementer                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|borrow_comparator                                            ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg|DFF_ARRAY[3].dff_cell                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg|DFF_ARRAY[2].dff_cell                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg|DFF_ARRAY[1].dff_cell                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg|DFF_ARRAY[0].dff_cell                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter|contador_reg                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_counter                                                              ; 8     ; 4              ; 0            ; 4              ; 9      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|load_mux                                                    ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|enable_mux                                                  ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|borrow_mux                                                  ; 9     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer|FULL_ADDER_ARRAY[3].full_adder_inst             ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer|FULL_ADDER_ARRAY[2].full_adder_inst             ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer|FULL_ADDER_ARRAY[1].full_adder_inst             ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer|FULL_ADDER_ARRAY[0].full_adder_inst             ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|decrementer                                                 ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|borrow_comparator                                           ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg|DFF_ARRAY[3].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg|DFF_ARRAY[2].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg|DFF_ARRAY[1].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg|DFF_ARRAY[0].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter|contador_reg                                                ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_counter                                                             ; 8     ; 4              ; 0            ; 4              ; 9      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|decenas_zero_comparator                                                      ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|unidades_zero_comparator                                                     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|terminal_count_mux                                              ; 53    ; 26             ; 0            ; 26             ; 26     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|enable_mux                                                      ; 53    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[25].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[24].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[23].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[22].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[21].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[20].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[19].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[18].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[17].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[16].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[15].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[14].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[13].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[12].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[11].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[10].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[9].full_adder_inst                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[8].full_adder_inst                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[7].full_adder_inst                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[6].full_adder_inst                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[5].full_adder_inst                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[4].full_adder_inst                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[3].full_adder_inst                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[2].full_adder_inst                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[1].full_adder_inst                 ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer|FULL_ADDER_ARRAY[0].full_adder_inst                 ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|incrementer                                                     ; 52    ; 26             ; 0            ; 26             ; 26     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|terminal_count_comparator                                       ; 52    ; 26             ; 0            ; 26             ; 1      ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[25].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[24].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[23].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[22].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[21].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[20].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[19].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[18].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[17].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[16].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[15].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[14].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[13].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[12].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[11].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[10].dff_cell                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[9].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[8].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[7].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[6].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[5].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[4].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[3].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[2].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[1].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg|DFF_ARRAY[0].dff_cell                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz|contador_reg                                                    ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst|contador_1hz                                                                 ; 3     ; 1              ; 0            ; 1              ; 53     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_inst                                                                              ; 3     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_rx_inst                                                             ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|dff_current_state|DFF_ARRAY[2].dff_cell                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|dff_current_state|DFF_ARRAY[1].dff_cell                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|dff_current_state|DFF_ARRAY[0].dff_cell                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|dff_current_state                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux_current_state_mux|mux_inst                              ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux_current_state_mux                                       ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux3|cmp_TX_STOP_BIT                                        ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux3|cmp_TX_DATA_BITS                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux3|cmp_TX_START_BIT                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux3                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux2|cmp_CLEANUP                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux2                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_CLEANUP                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_TX_STOP_BIT                                        ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_TX_DATA_BITS                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_TX_START_BIT                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1|cmp_IDLE                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|mux1                                                        ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index_enable|DFF_ARRAY[0].dff_cell          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index_enable                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[2].dff_cell                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[1].dff_cell                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[0].dff_cell                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|dff_bit_index                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|mux_bit_enable                                      ; 3     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|mux_bit_next_mux3                                   ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|mux_bit_next_mux2                                   ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|mux_bit_inc                                         ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[2].full_adder_inst ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[1].full_adder_inst ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[0].full_adder_inst ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|adder_bit_index                                     ; 6     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|cmp_clock_count_eq                                  ; 32    ; 16             ; 0            ; 16             ; 1      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|cmp_CLEANUP                                         ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|cmp_TX_DATA_BITS                                    ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx|cmp_IDLE                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|bit_idx                                                     ; 21    ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clk_enable|DFF_ARRAY[0].dff_cell            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clk_enable                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[15].dff_cell          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[14].dff_cell          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[13].dff_cell          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[12].dff_cell          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[11].dff_cell          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[10].dff_cell          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[9].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[8].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[7].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[6].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[5].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[4].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[3].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[2].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[1].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[0].dff_cell           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|dff_clock_count                                 ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|mux_clk_enable|mux_inst                         ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|mux_clk_enable                                  ; 7     ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|mux_clock_count                                 ; 33    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[15].full_adder_inst      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[14].full_adder_inst      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[13].full_adder_inst      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[12].full_adder_inst      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[11].full_adder_inst      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[10].full_adder_inst      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[9].full_adder_inst       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[8].full_adder_inst       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[7].full_adder_inst       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[6].full_adder_inst       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[5].full_adder_inst       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[4].full_adder_inst       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[3].full_adder_inst       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[2].full_adder_inst       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[1].full_adder_inst       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[0].full_adder_inst       ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|adder                                           ; 32    ; 16             ; 0            ; 16             ; 17     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_count_less                                  ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_CLEANUP                                     ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_TX_STOP_BIT                                 ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_TX_DATA_BITS                                ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_TX_START_BIT                                ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter|cmp_IDLE                                        ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|clk_counter                                                 ; 5     ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_CLEANUP                                             ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_TX_STOP_BIT                                         ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_TX_DATA_BITS                                        ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_TX_START_BIT                                        ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm|cmp_IDLE                                                ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst|fsm                                                         ; 25    ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst|uart_tx_inst                                                             ; 11    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; handshake_inst                                                                          ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst                                                                            ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|dff_current_state|DFF_ARRAY[2].dff_cell                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|dff_current_state|DFF_ARRAY[1].dff_cell                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|dff_current_state|DFF_ARRAY[0].dff_cell                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|dff_current_state                                                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux_current_state_mux|mux_inst                                             ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux_current_state_mux                                                      ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux3|cmp_TX_STOP_BIT                                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux3|cmp_TX_DATA_BITS                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux3|cmp_TX_START_BIT                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux3                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux2|cmp_CLEANUP                                                           ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux2                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_CLEANUP                                                           ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_TX_STOP_BIT                                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_TX_DATA_BITS                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_TX_START_BIT                                                      ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1|cmp_IDLE                                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|mux1                                                                       ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index_enable|DFF_ARRAY[0].dff_cell                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index_enable                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[2].dff_cell                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[1].dff_cell                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index|DFF_ARRAY[0].dff_cell                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|dff_bit_index                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|mux_bit_enable                                                     ; 3     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|mux_bit_next_mux3                                                  ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|mux_bit_next_mux2                                                  ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|mux_bit_inc                                                        ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[2].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[1].full_adder_inst                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|adder_bit_index|FULL_ADDER_ARRAY[0].full_adder_inst                ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|adder_bit_index                                                    ; 6     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|cmp_clock_count_eq                                                 ; 32    ; 16             ; 0            ; 16             ; 1      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|cmp_CLEANUP                                                        ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|cmp_TX_DATA_BITS                                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx|cmp_IDLE                                                           ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|bit_idx                                                                    ; 21    ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clk_enable|DFF_ARRAY[0].dff_cell                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clk_enable                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[15].dff_cell                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[14].dff_cell                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[13].dff_cell                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[12].dff_cell                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[11].dff_cell                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[10].dff_cell                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[9].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[8].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[7].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[6].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[5].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[4].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[3].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[2].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[1].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count|DFF_ARRAY[0].dff_cell                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|dff_clock_count                                                ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|mux_clk_enable|mux_inst                                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|mux_clk_enable                                                 ; 7     ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|mux_clock_count                                                ; 33    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[15].full_adder_inst                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[14].full_adder_inst                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[13].full_adder_inst                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[12].full_adder_inst                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[11].full_adder_inst                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[10].full_adder_inst                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[9].full_adder_inst                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[8].full_adder_inst                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[7].full_adder_inst                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[6].full_adder_inst                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[5].full_adder_inst                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[4].full_adder_inst                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[3].full_adder_inst                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[2].full_adder_inst                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[1].full_adder_inst                      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder|FULL_ADDER_ARRAY[0].full_adder_inst                      ; 3     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|adder                                                          ; 32    ; 16             ; 0            ; 16             ; 17     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_count_less                                                 ; 32    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_CLEANUP                                                    ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_TX_STOP_BIT                                                ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_TX_DATA_BITS                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_TX_START_BIT                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter|cmp_IDLE                                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|clk_counter                                                                ; 5     ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_CLEANUP                                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_TX_STOP_BIT                                                        ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_TX_DATA_BITS                                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_TX_START_BIT                                                       ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm|cmp_IDLE                                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst|fsm                                                                        ; 25    ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst                                                                            ; 11    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
