# ğŸ”¢ ALU - Arithmetic Logic Unit

## ğŸ“‹ DescripciÃ³n

Este proyecto implementa una **ALU (Arithmetic Logic Unit)** completa en Verilog, diseÃ±ada como parte del curso de Arquitectura de Computadoras. La ALU es un componente fundamental de cualquier procesador, capaz de realizar operaciones aritmÃ©ticas y lÃ³gicas sobre datos binarios.

### ğŸ¯ CaracterÃ­sticas Principales

- **8 operaciones** implementadas (aritmÃ©ticas y lÃ³gicas)
- **Arquitectura parameterizable** con ancho de datos configurable
- **Registros base** para almacenamiento de operandos
- **Flags de estado** (zero, overflow)
- **Testbench con casos de prueba** utilizando datos aleatorios
- **Script de simulaciÃ³n** automatizado

## ğŸ—ï¸ Arquitectura del Sistema

El proyecto estÃ¡ estructurado en tres mÃ³dulos principales:

### 1. ğŸ§® MÃ³dulo ALU (`alu.v`)

- **Entrada**: Dos operandos de N bits + cÃ³digo de operaciÃ³n
- **Salida**: Resultado de N bits + flags de estado
- **Operaciones soportadas**:
  - `ADD` (100000): Suma aritmÃ©tica
  - `SUB` (100010): Resta aritmÃ©tica  
  - `AND` (100100): AND lÃ³gico bit a bit
  - `OR`  (100101): OR lÃ³gico bit a bit
  - `XOR` (100110): XOR lÃ³gico bit a bit
  - `NOR` (100111): NOR lÃ³gico bit a bit
  - `SRA` (000011): Shift aritmÃ©tico a la derecha
  - `SRL` (000010): Shift lÃ³gico a la derecha

### 2. ğŸ“ MÃ³dulo Registro Base (`base_reg.v`)

- **FunciÃ³n**: Almacenamiento temporal de datos
- **CaracterÃ­sticas**: 
  - Enable de escritura independiente
  - Reset asÃ­ncrono
  - Ancho parametrizable

### 3. ğŸ”— MÃ³dulo TOP (`top.v`)

- **FunciÃ³n**: IntegraciÃ³n completa del sistema
- **Componentes**: 3 registros base (2 operandos y 1 opcode) + 1 ALU
- **Interface**: Entrada multipropÃ³sito de 8 bits con control de carga independiente
- **CaracterÃ­sticas especiales**:
  - **Entrada Ãºnica**: `i_data[7:0]` sirve para cargar datos A, B y operaciÃ³n
  - **Control por enables**: Cada enable determina quÃ© registro se actualiza
  - **OperaciÃ³n de 6 bits**: Solo los 6 LSB se usan para el cÃ³digo de operaciÃ³n
- **Interface**: Control de carga independiente para cada operando y operaciÃ³n

## âš™ï¸ EsquemÃ¡tico

A continuaciÃ³n se presentan los diagramas esquemÃ¡ticos de los mÃ³dulos principales del proyecto:

### EsquemÃ¡tico del MÃ³dulo ALU

![EsquemÃ¡tico ALU](docs/alu.png)

El diagrama muestra la estructura interna de la ALU con sus entradas, salidas y la lÃ³gica de selecciÃ³n de operaciones.

### EsquemÃ¡tico del MÃ³dulo TOP

![EsquemÃ¡tico TOP](docs/top.png)

El diagrama presenta la integraciÃ³n completa del sistema, mostrando cÃ³mo se conectan los registros base con la ALU para formar el mÃ³dulo TOP.

## ğŸ“¥ InstalaciÃ³n y ConfiguraciÃ³n

### Prerrequisitos

```bash
# Ubuntu/Debian
sudo apt-get update
sudo apt-get install -y iverilog gtkwave
```

### Descarga del Proyecto

```bash
# Clonar el repositorio
git clone https://github.com/iledesma08/ALU.git
cd ALU
```

## ğŸ”§ ImplementaciÃ³n en Hardware (Basys3)

El proyecto incluye un archivo de constraints (`constraints/basys3.xdc`) configurado para la placa Basys3 FPGA:

### ğŸ›ï¸ Mapeo de Pines

- **Clock**: 100MHz del sistema (pin W5)
- **Reset**: BotÃ³n central (btnC - pin U18)
- **Datos**: 8 switches (SW7-SW0) como entrada multipropÃ³sito
- **Controles**:
  - `i_en_A`: BotÃ³n superior (btnU - pin T18)
  - `i_en_B`: BotÃ³n izquierdo (btnL - pin W19)
  - `i_en_OP`: BotÃ³n derecho (btnR - pin T17)
- **Resultados**: LEDs LD7-LD0 para el resultado de 8 bits
- **Flags**: LD8 (zero), LD9 (overflow)

### ğŸš€ Modo de Uso en Hardware

1. **Configurar operando A**: Ajustar switches SW7-SW0 y presionar btnU
2. **Configurar operando B**: Ajustar switches SW7-SW0 y presionar btnL  
3. **Configurar operaciÃ³n**: Ajustar switches SW5-SW0 con el cÃ³digo de operaciÃ³n y presionar btnR
4. **Ver resultado**: Los LEDs LD7-LD0 muestran el resultado, LD8 indica zero, LD9 indica overflow
5. **Reset**: Presionar btnC para reiniciar todos los registros

### ğŸ› ï¸ GuÃ­a de ImplementaciÃ³n en Vivado

Sigue estos pasos para sintetizar e implementar el proyecto en la placa Basys3 usando Xilinx Vivado:

#### 1. **Crear Nuevo Proyecto**

- **File** â†’ **New Project**
- Nombre: `ALU_Basys3`
- **Next** â†’ **RTL Project** â†’ **Next**

#### 2. **Agregar Archivos Fuente**

- **Add Sources** â†’ **Add or create design sources**
- Agregar archivos en este orden:
  - `src/base_reg.v`
  - `src/alu.v` 
  - `src/top.v` (marcar como **top module**)

#### 3. **Agregar Constraints**

- **Add Sources** â†’ **Add or create constraints**
- Agregar: `constraints/basys3.xdc`

#### 4. **Configurar Dispositivo**

- **Project Settings** â†’ **Project Device**
- Seleccionar: **xc7a35tcpg236-1** (Basys3)

#### 5. **SÃ­ntesis e ImplementaciÃ³n**

1. **Run Synthesis** (esperar completion)
2. **Run Implementation** (esperar completion)
3. **Generate Bitstream**

#### 6. **Programar FPGA**

- Conectar la placa Basys3 via USB
- **Open Hardware Manager**
- **Auto Connect**
- **Program Device** â†’ seleccionar el archivo `.bit` generado

#### 7. **VerificaciÃ³n**

- Los switches y botones deberÃ­an controlar la ALU segÃºn el mapeo definido
- Los LEDs mostrarÃ¡n el resultado y flags en tiempo real

## ğŸ§ª Testbench

### Script de SimulaciÃ³n

```bash
# Ejecutar script de simulaciÃ³n interactivo
./test.sh

# El script preguntarÃ¡ quÃ© mÃ³dulo probar:
# 1) TOP - Test completo del sistema
# 2) Quit - Salir
```

### Funcionamiento del Script

El script `test.sh` automatiza todo el proceso:

1. **VerificaciÃ³n de herramientas**: Confirma que `iverilog` y `vvp` estÃ¡n instalados
2. **CompilaciÃ³n**: Compila automÃ¡ticamente los mÃ³dulos fuente y testbench
3. **SimulaciÃ³n**: Ejecuta la simulaciÃ³n con el testbench
4. **Resultados**: Muestra los resultados en tiempo real
5. **Cleanup**: Limpia archivos temporales automÃ¡ticamente

### Casos de Prueba

El testbench automatizado incluye:

- **50 tests aleatorios** con datos generados pseudo-aleatoriamente
- **SincronizaciÃ³n por clock** para timing realista
- **VerificaciÃ³n automÃ¡tica** de resultados esperados vs obtenidos
- **Cobertura completa** de todas las operaciones
- **ValidaciÃ³n de flags** (zero, overflow)
- **Reporte detallado** de pass/fail por test

#### Ejemplo de Salida de Test

```text
TESTBENCH para mÃ³dulo TOP - ALU con registros
============================================================
ParÃ¡metros: NB_DATA=8, NB_OP=6
Operaciones soportadas: ADD, SUB, AND, OR, XOR, NOR, SRA, SRL

PASS [1] - SUB: A=36, B=129 -> Result=163 (zero=0, overflow=1)
PASS [2] - NOR: A=99, B=13 -> Result=144 (zero=0, overflow=0)
PASS [3] - SUB: A=101, B=18 -> Result=83 (zero=0, overflow=0)
...
Tests ejecutados: 50
Tests pasados: 50
Tests fallidos: 0
Tasa de Ã©xito: 100.0%
âœ“ TODOS LOS TESTS PASARON!
```

## ğŸ“ Estructura del Proyecto

```text
ALU/
â”œâ”€â”€ ğŸ“‚ src/                    # CÃ³digo fuente Verilog
â”‚   â”œâ”€â”€ alu.v                  # MÃ³dulo ALU principal
â”‚   â”œâ”€â”€ base_reg.v             # Registro base
â”‚   â””â”€â”€ top.v                  # MÃ³dulo de integraciÃ³n
â”œâ”€â”€ ğŸ“‚ test/                   # Testing y validaciÃ³n
â”‚   â””â”€â”€ test_top.v             # Testbench principal
â”œâ”€â”€ ğŸ“‚ docs/                   # DocumentaciÃ³n y esquemÃ¡ticos
â”‚   â”œâ”€â”€ alu.png                # EsquemÃ¡tico del mÃ³dulo ALU
â”‚   â””â”€â”€ top.png                # EsquemÃ¡tico del mÃ³dulo TOP
â”œâ”€â”€ ğŸ“‚ constraints/            # Archivos de constraints para FPGA
â”‚   â””â”€â”€ basys3.xdc            # Constraints para placa Basys3
â”œâ”€â”€ ğŸ“„ test.sh                 # Script de simulaciÃ³n automatizado
â”œâ”€â”€ ğŸ“„ .gitignore              # Archivos ignorados por Git
â”œâ”€â”€ ğŸ“„ LICENSE                 # Licencia del proyecto
â””â”€â”€ ğŸ“„ README.md               # Esta documentaciÃ³n
```

## ğŸ›ï¸ PersonalizaciÃ³n

### ParÃ¡metros Configurables

```verilog
// En top.v - Ejemplo de instanciaciÃ³n personalizada
top #(
    .NB_DATA(16),    // Cambiar ancho de datos a 16 bits
    .NB_OP(6)        // Mantener 6 bits para operaciones
) mi_alu (
    // ... conexiones ...
);
```

## ğŸ¤ Contribuciones

Â¡Las contribuciones son bienvenidas! Por favor sigue estas pautas:

### ğŸ”„ Proceso de ContribuciÃ³n

1. **Fork** el repositorio
2. **Crea** una rama feature (`git checkout -b feature/nueva-operacion`)
3. **Implementa** tus cambios siguiendo el estilo del cÃ³digo
4. **Ejecuta** los tests localmente (`./test.sh`)
5. **Commit** con mensajes descriptivos (`git commit -m 'Add: nueva operaciÃ³n XYZ'`)
6. **Push** a tu rama (`git push origin feature/nueva-operacion`)
7. **Abre** un Pull Request con descripciÃ³n detallada

### âœ… Checklist de ContribuciÃ³n

- [ ] Tests pasan localmente (`./test.sh`)
- [ ] CÃ³digo sigue convenciones de Verilog
- [ ] DocumentaciÃ³n actualizada si es necesario
- [ ] Commits tienen mensajes descriptivos
- [ ] MÃ³dulos compilan sin errores o warnings

### ğŸ“ Estilo de CÃ³digo

- **IndentaciÃ³n**: 4 espacios
- **Naming**: `snake_case` para seÃ±ales, `UPPER_CASE` para parÃ¡metros
- **Comentarios**: Documenta bloques complejos y parÃ¡metros
- **Modularidad**: MantÃ©n mÃ³dulos pequeÃ±os y cohesivos

### â• Agregar Nuevas Operaciones

1. Definir nuevo cÃ³digo de operaciÃ³n en `alu.v`
2. Implementar lÃ³gica en el bloque `always`
3. Actualizar testbench con casos de prueba
4. Ejecutar tests de validaciÃ³n

### ğŸ”Œ Soporte para Otras FPGAs

Para agregar soporte a otras placas FPGA, crea nuevos archivos de constraints:

#### **Proceso de AdaptaciÃ³n**

1. **Crear archivo de constraints**:
   ```bash
   # Ejemplo para otras placas
   touch constraints/arty_a7.xdc      # Para Arty A7
   touch constraints/zybo_z7.xdc      # Para Zybo Z7
   touch constraints/nexys4_ddr.xdc   # Para Nexys 4 DDR
   ```

2. **Mapear pines especÃ­ficos**:
   - Consultar el manual de la placa objetivo
   - Identificar pines de switches, botones, LEDs y clock
   - Adaptar el mapeo manteniendo la funcionalidad

3. **Ejemplo de adaptaciÃ³n**:
   ```verilog
   ## Para Arty A7 - Ejemplo de mapeo alternativo
   ## Clock 100MHz
   set_property -dict { PACKAGE_PIN E3    IOSTANDARD LVCMOS33 } [get_ports i_clk]
   
   ## Switches (4 disponibles en Arty A7)
   set_property -dict { PACKAGE_PIN A8    IOSTANDARD LVCMOS33 } [get_ports {i_data[0]}]
   set_property -dict { PACKAGE_PIN C11   IOSTANDARD LVCMOS33 } [get_ports {i_data[1]}]
   # ... continuar con pines disponibles
   ```

4. **Documentar cambios**:
   - Actualizar README con nueva placa soportada
   - Incluir diagrama de pines si es necesario
   - Agregar instrucciones especÃ­ficas de la placa

#### **Guidelines para Nuevos Constraints**

- **Naming**: `constraints/[nombre_placa].xdc`
- **Comentarios**: Documentar cada secciÃ³n de pines
- **Compatibilidad**: Mantener nombres de seÃ±ales consistentes
- **Testing**: Verificar que los constraints compilan sin errores

## ğŸ“„ Licencia

Este proyecto estÃ¡ licenciado bajo la **MIT License**. Ver el archivo [LICENSE](LICENSE) para mÃ¡s detalles.
