#
# 1.什么是DDR?
#
DDR, 英文全称为: Dual Data Rate, 是一种双倍速率同步动态随机存储器. 
严格的说, DDR应该叫DDR SDRAM, 人们习惯称为DDR而已. 
其中:
	SDRAM 是Synchronous Dynamic Random Access Memory的缩写, 即:同步动态随机存取存储器.
	DDR 是Double Data Rate 的缩写, 即:双倍速率同步动态随机存储器. 





#
# 2.DDR4 的优点: (DDR4内存频率与带宽提升明显)
#
0,
	频率方面, 
		DDR3内存起始频率为800, 最高频率达到了2133. 
		DDR4内存起始频率就达到了2133, 量产产品最高频率达到了3000, 
		从内存频率来看, DDR4相比DDR3提升很大. 
	带宽方面, 
		DDR3 是8bit 预取方式读取数据, 
		DDR3 是16bit 预取方式读取数据.
	
	
1,
	单颗粒容量由512Mb~8Gb提高到2Gb~16Gb, 
	速度由1.6~2.1Gbps提高到1.6~3.2Gbps. 


2,
	电压降低, data IO由CTT变为POD,
	Vref由外部变为内部, 同时是要做training. 


3,
	引入bankgroup结构, 会略微提升连续命令访问不同bank的latency
	(当时备受诟病,但由于单纯再提高bank数目,会大幅提高工艺难度和成本)
	最多可支持4*4共16个bank. 
	如果是DDRe(后被放弃), 可支持4*8共32个bank. 
	
	
4,
	加入Fine Granularity Refresh 功能,
	把刷新频率变为固定的1倍, 2倍和4倍频率, 
	或者on the fly 的 1或2倍, 1或4倍频率. 
	
	
5,引入DBI和DM. 当符合输入数据"0"的位数大于一半,
	DBI会把输入数据反转, 可以达到降低功耗的目的. 
	DM则是data mask, 可以选择性的掩盖掉不关心的数据位. 
	
	
6, 引入CAL, 片选信号有效到命令地址有效的latency . 

7, 增加CRC. 

8, 增加CA(command/address)parity

9, 增加gear down mode, 进入后, DDR4工作频率减半. 

10, 加入了更高级详细的training机制. 



DDR4 内存目前还是绝对主流, 不断被深入挖潜, 频率已经突破 5GHz, 
不过下一代 DDR5 也已经蠢蠢欲动了. 
Cadence 公司今天就宣布了 DDR5 的全新进展, 无论工艺还是频率都相当领先. 


目前, JEDEC 标准组织正在研究 DDR5 内存规范, 已经有了初步版本, 
Cadence 此番拿出的就是面向新规范的第一个 DDR5 IP物理层接口芯片. 


该测试芯片采用台积电7nm工艺制造, 数据率可达4400MT/s, 也就是频率高达4400MHz, 
相比目前商用最快的DDR4-3200快了多达37.5％. 


为了支持Cadence DDR5 PHY物理层的验证和协作, 
美光也向其提供了DDR5内存初步版本的工程原型. 


在此之前, Rambus也曾经提到过7nm工艺下的DDR5 IP,
并预计DDR5内存要到2020年才会商用, 
首批自然还是服务器和数据中心, 消费级就更靠后了. 


值得一提的是, AMD曾保证说现在的AM4接口会一直支持到2020年, 
到时候极可能就会更换新接口, 加入对DDR5的支持. 



