clk 1 std_logic bool
rst 1 std_logic sc_logic
base_rsc_dat 64 std_logic_vector sc_lv
base_rsc_triosy_lz 1 std_logic sc_logic
exp_rsc_dat 64 std_logic_vector sc_lv
exp_rsc_triosy_lz 1 std_logic sc_logic
m_rsc_dat 64 std_logic_vector sc_lv
m_rsc_triosy_lz 1 std_logic sc_logic
result_rsc_zout 64 std_logic_vector sc_lv
result_rsc_lzout 1 std_logic sc_logic
result_rsc_zin 64 std_logic_vector sc_lv
result_rsc_triosy_lz 1 std_logic sc_logic
