## Aula 10 - Arquitetura Mips

### Componentes da Arquitetura

* Registradores
	* Propósito geral
	* especificos
	* (PC, IR,...)

* UC
* ULA
* Memória
* E/S



### Implementações da Arquitetura

* Single Cycle (Monociclo)
	
	Um ciclo executa a instrução inteira


* MultiCycle (Multiciclo)

	


* Pipelined


### Tempo de ciclo de clock

$$ Freq = 1/tempo cicloclock $$

Portanto, com a diminuição do tempo de ciclo, a freq aumenta

* 1 instrução - 4 etapas
	* Busca
	* Decodificação
	* Execução 1
	* Execução 2


---

#### Monociclo

|Instrução	|Tempo			|
|---------------|-----------------------|
|1		|1-4 quadrados de lousa	|
|2		|5-8 quadrados de lousa	|
|3		|9-12 quadrados de lousa|



#### Multiciclo

|Instrução	|Tempo			|
|---------------|-----------------------|
|1		|1 (Busca)		|
|		|2 (Decodificação)	|
|		|3 (Execução 1)		|
|2		|4 (Busca)		|
|		|5 (Decodificação)	|
|		|6 (Execução 2)		|
|3		|7 (Busca)		|
|		|8 (Decodificação)	|
|		|9 (Execução 1)		|
|		|10 (Execução 2)	|

#### Pipelined:

|Instrução	|Tempo			|
|---------------|-----------------------|
|1		|1 (Busca)		|
|		|2 (Decodificação)	|
|		|3 (Execução 1)		|
|2		|4 (Execução 2)		|
|		|5 (Decodificação)	|
|		|6 (Execução 2)		|
|3		|7 (Busca)		|
|		|8 (Decodificação)	|
|		|9 (Execução 1)		|
|		|10 (Execução 2)	|




<!--stackedit_data:
eyJoaXN0b3J5IjpbMTAxMTg1Njc4OCwyODQ1NzQyMTIsMTkxOT
IyOTAxNywtMTczNjg2NTM3NSwtMjA4ODc0NjYxMl19
-->