<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:15.2115</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.09.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0118531</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING  SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.03.21</openDate><openNumber>10-2025-0039889</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/80</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 미세한 크기의 트랜지스터를 가지는 반도체 장치를 제공한다. 트랜지스터와 제 1 절연층 내지 제 3 절연층을 가지고, 트랜지스터는 반도체층, 제 1 도전층 내지 제 4 도전층, 제 4 절연층 내지 제 6 절연층을 가지고, 제 1 도전층, 제 1 절연층, 제 3 도전층, 제 5 절연층, 제 2 절연층, 제 3 절연층, 제 2 도전층은 이 순서대로 중첩되고, 제 1 절연층, 제 3 도전층, 제 2 절연층, 제 3 절연층, 제 2 도전층은 제 1 도전층에 도달하는 개구를 가지고, 제 1 절연층은 개구 내에 돌출된 부분을 가지고, 제 5 절연층은 제 3 도전층의 상면 및 측면에 접하고, 제 4 절연층은 개구 내에서 제 1 절연층의 상면, 제 5 절연층의 측면, 제 2 절연층의 측면에 접하고, 반도체층은 제 1 도전층의 상면, 제 4 절연층의 측면, 제 2 도전층의 상면에 접하고, 제 6 절연층은 반도체층의 상면에 접하고, 제 4 도전층은 개구와 중첩되도록 제 6 절연층 위에 접하고, 제 5 절연층은 제 3 도전층의 산화물이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서:제 1 절연층;제 2 절연층;제 3 절연층; 및트랜지스터로서: 반도체층; 제 1 도전층; 제 2 도전층; 제 3 도전층; 제 4 도전층; 제 4 절연층; 제 5 절연층; 및 제 6 절연층을 포함하는, 트랜지스터를 포함하고,상기 제 1 도전층, 상기 제 1 절연층, 상기 제 3 도전층, 상기 제 5 절연층, 상기 제 2 절연층, 상기 제 3 절연층, 및 상기 제 2 도전층은 이 순서대로 중첩되어 제공되고,상기 제 1 절연층, 상기 제 3 도전층, 상기 제 2 절연층, 상기 제 3 절연층, 및 상기 제 2 도전층은 상기 제 1 도전층에 도달하는 개구를 포함하고,상기 개구 내에서 상기 제 1 절연층은 상기 제 3 도전층의 측면, 상기 제 2 절연층의 측면, 상기 제 3 절연층의 측면, 및 상기 제 2 도전층의 측면보다 돌출된 부분을 포함하고,상기 제 5 절연층은 상기 제 3 도전층의 상면, 및 상기 제 3 도전층의 상기 측면을 포함하는 상기 제 3 도전층의 측면들에 접하여 제공되고,상기 제 4 절연층은 상기 개구 내에서의 상기 제 1 절연층의 상면, 상기 개구 내에서의 상기 제 5 절연층의 측면, 및 상기 개구 내에서의 상기 제 2 절연층의 상기 측면에 접하여 제공되고,상기 반도체층은 상기 개구 내에서의 상기 제 1 도전층의 상면, 상기 개구 내에서의 상기 제 4 절연층의 측면, 및 상기 제 2 도전층의 상면에 접하여 제공되고,상기 제 6 절연층은 상기 반도체층의 상면에 접하여 제공되고,상기 제 4 도전층은 평면에서 볼 때 상기 개구와 중첩되도록 상기 제 6 절연층 위에 제공되고,상기 제 3 도전층은 제 1 원소를 포함하고,상기 제 5 절연층은 상기 제 1 원소의 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 반도체층은 금속 산화물을 포함하고,상기 금속 산화물은 인듐, 원소 M, 및 아연에서 선택되는 2개 또는 3개를 포함하고,상기 원소 M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 코발트, 및 마그네슘에서 선택되는 하나 또는 복수를 포함하고,상기 제 4 절연층은 산화 실리콘 또는 산화질화 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 3 도전층은 알루미늄을 포함하고,상기 제 5 절연층은 산화 알루미늄을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 1 절연층 및 상기 제 3 절연층은 각각 질화 실리콘, 질화산화 실리콘, 산화 하프늄, 또는 산화 알루미늄을 포함하고,상기 제 2 절연층은 산화 실리콘 또는 산화질화 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서:제 1 절연층;제 2 절연층;제 3 절연층; 및트랜지스터로서: 반도체층; 제 1 도전층; 제 2 도전층; 제 3 도전층; 제 4 절연층; 제 5 절연층; 및 제 6 절연층을 포함하는, 트랜지스터를 포함하고,상기 제 1 도전층, 상기 제 1 절연층, 상기 제 2 도전층, 상기 제 5 절연층, 상기 제 2 절연층, 및 상기 제 3 절연층은 이 순서대로 중첩되어 제공되고,상기 제 1 절연층, 상기 제 2 도전층, 상기 제 2 절연층, 및 상기 제 3 절연층은 상기 제 1 도전층에 도달하는 개구를 포함하고,상기 개구 내에서 상기 제 1 절연층은 상기 제 2 도전층의 측면, 상기 제 2 절연층의 측면, 및 상기 제 3 절연층의 측면보다 돌출된 부분을 포함하고,상기 제 5 절연층은 상기 제 2 도전층의 상면, 및 상기 제 2 도전층의 상기 측면을 포함하는 상기 제 2 도전층의 측면들에 접하여 제공되고,상기 제 4 절연층은 상기 개구 내에서의 상기 제 1 절연층의 상면, 상기 개구 내에서의 상기 제 5 절연층의 측면, 및 상기 개구 내에서의 상기 제 2 절연층의 상기 측면에 접하여 제공되고,상기 반도체층은 상기 개구 내에서의 상기 제 1 도전층의 상면, 상기 개구 내에서의 상기 제 4 절연층의 측면, 및 상기 제 3 절연층의 상면에 접하여 제공되고,상기 제 6 절연층은 상기 반도체층의 상면에 접하여 제공되고,상기 제 3 도전층은 평면에서 볼 때 상기 개구와 중첩되도록 상기 제 6 절연층 위에 제공되고,상기 제 2 도전층은 제 1 원소를 포함하고,상기 제 5 절연층은 상기 제 1 원소의 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 반도체층은 금속 산화물을 포함하고,상기 금속 산화물은 인듐, 원소 M, 및 아연에서 선택되는 2개 또는 3개를 포함하고,상기 원소 M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 코발트, 및 마그네슘에서 선택되는 하나 또는 복수를 포함하고,상기 제 4 절연층은 산화 실리콘 또는 산화질화 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 5 항에 있어서,상기 제 2 도전층은 알루미늄을 포함하고,상기 제 5 절연층은 산화 알루미늄을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 5 항에 있어서,상기 제 1 절연층 및 상기 제 3 절연층은 각각 질화 실리콘, 질화산화 실리콘, 산화 하프늄, 또는 산화 알루미늄을 포함하고,상기 제 2 절연층은 산화 실리콘 또는 산화질화 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치의 제작 방법으로서,제 1 도전층을 형성하고,상기 제 1 도전층 위에 제 1 절연막을 형성하고,상기 제 1 절연막 위에 상기 제 1 도전층과 중첩되는 영역을 포함하도록 제 2 도전층을 형성하고,상기 제 2 도전층의 표면을 산화시킴으로써 상기 제 2 도전층의 상면 및 측면에 제 1 절연층을 형성하고,상기 제 1 절연막 위 및 상기 제 1 절연층 위에 제 2 절연막, 제 3 절연막, 및 제 3 도전층을 이 순서대로 형성하고,상기 제 3 도전층, 상기 제 3 절연막, 상기 제 2 절연막, 상기 제 1 절연층, 및 상기 제 2 도전층 각각의 일부를 제거하여, 제 1 개구를 형성함과 동시에, 제 4 도전층, 제 2 절연층, 제 3 절연층, 제 4 절연층, 및 제 5 도전층을 형성하고,상기 제 1 개구 내에서 노출되는 상기 제 5 도전층의 측면을 산화시킴으로써 상기 제 5 도전층의 상기 측면에 상기 제 4 절연층을 형성하고,상기 제 4 도전층의 상면, 상기 제 1 개구 내에서의 상기 제 4 도전층의 측면, 상기 제 1 개구 내에서의 상기 제 2 절연층의 측면, 상기 제 1 개구 내에서의 상기 제 3 절연층의 측면, 상기 제 1 개구 내에서의 상기 제 4 절연층의 측면, 및 상기 제 1 개구 내에서의 상기 제 1 절연막의 상면에 접하여 제 4 절연막을 형성하고,상기 제 4 절연막의 일부 및 상기 제 1 절연막의 일부를 제거하여, 상기 제 1 도전층에 도달하는 제 2 개구를 형성함과 동시에, 상기 제 2 개구 내에 돌출부를 포함하는 제 5 절연층과, 상기 제 2 개구 내에서의 상기 제 4 도전층의 상기 측면, 상기 제 2 개구 내에서의 상기 제 2 절연층의 상기 측면, 상기 제 2 개구 내에서의 상기 제 3 절연층의 상기 측면, 상기 제 2 개구 내에서의 상기 제 4 절연층의 상기 측면, 및 상기 제 2 개구 내에서의 상기 돌출부의 상면에 접하는 제 6 절연층을 형성하고,상기 제 4 도전층의 상기 상면, 상기 제 2 개구 내에서의 상기 제 6 절연층의 측면, 및 상기 제 2 개구 내에서의 상기 제 1 도전층의 상면에 접하여 반도체층을 형성하고,상기 반도체층의 상면 및 측면, 상기 제 4 도전층의 상기 상면, 그리고 상기 제 2 절연층의 상면에 접하여 제 7 절연층을 형성하고,상기 제 7 절연층 위에 평면에서 볼 때 상기 반도체층 및 상기 제 6 절연층과 중첩되는 영역을 포함하는 제 6 도전층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 1 개구 형성 시에 상기 제 1 절연막의 일부를 제거하여 상기 제 1 개구와 중첩되는 영역에 오목부를 포함하는 제 8 절연층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>JINTYOU, Masami</engName><name>진쵸우 마사미</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>KUROSAKI, Daisuke</engName><name>쿠로사키 다이스케</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>TAMURA, Shiori</engName><name>타무라 시오리</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>KOEZUKA, Junichi</engName><name>코에즈카 준이치</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>IGUCHI, Takahiro</engName><name>이구치 타카히로</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>SHIODA, Eiji</engName><name>시오다 에이지</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.09.14</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-149375</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.09.02</receiptDate><receiptNumber>1-1-2024-0960606-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.09.13</receiptDate><receiptNumber>9-1-2024-9009614-07</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.09.18</receiptDate><receiptNumber>9-1-2024-9009829-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240118531.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9358cd995b5cefeafaa9a0cf9c2d5b7fda29e7b852ee248cb7d7db7d254ff1be8572ee4fcd34b2cf8a8a10c0d58f832556396191a6c079c048</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf9ae542598586190bce576c30762c29b4c3f0fcb56c24566d3c98036cf543311cc9d0287dab85f120a7ff75d5069afeec895f696bdcf3d4fa</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>