# Proyecto-Digital
**Sensor de medida del agua**

En el presente repositorio se expondr√° en que conssiti√≥ el proyecto realizado en la aignatura de electr√≥nica digital, mostrando el paso a paso realizado

- Juan David Gomez 
- David Leonardo Botia
- Yuliana
  
Bienvenidos a nuestro repositorio del proyecto final de nuestra clase de electr√≥nica digital de la Universidad Nacional de Colombia del semestre 2025-I, el cual consist√≠a en el dise√±o y posterior implementaci√≥n de un Sensor para la medicion de agua, realizando una versi√≥n digital de este mismo mediante el uso de sensores ultras√≥nicos, FPGA y ESP32.
##
Objetivo general 

- Dise√±ar e implementar un sistema de medici√≥n de nivel de agua en tiempo real, utilizando un sensor ultras√≥nico HC-SR04, un microcontrolador ESP32 para la adquisici√≥n y transmisi√≥n de datos, y una FPGA para el procesamiento y control de se√±ales digitales, con el fin de generar un prototipo funcional y escalable para aplicaciones de monitoreo

##
Objetivos especificos

- Dise√±ar el sistema de adquisici√≥n de datos del nivel de agua mediante el sensor ultras√≥nico HC-SR04, acoplado al ESP32 para capturar la distancia entre el sensor y la superficie del agua.
- Implementar el procesamiento digital de se√±ales en la FPGA para gestionar el control del pulso de disparo (trigger) y la lectura precisa del pulso de eco del sensor HC-SR04.
- Integrar una interfaz de usuario o un canal de salida ( WI-FI usando el ESP32) para mostrar el nivel de agua en una aplicaci√≥n o dashboard.
- Verificar y validar el sistema completo mediante simulaciones y pruebas f√≠sicas del prototipo en diferentes niveles de agua para asegurar la precisi√≥n y confiabilidad del sistema.
- Documentar todo el proceso de desarrollo, incluyendo requerimientos funcionales, diagramas ASM, c√≥digos HDL y de microcontrolador, bit√°coras de pruebas, y resultados experimentales.


##

![Imagen de WhatsApp 2025-07-22 a las 15 52 48_a0a58ffc](https://github.com/user-attachments/assets/68a7a734-0f2f-46c8-b2be-548984ff0d7b)


El monitoreo del nivel de agua es esencial para la automatizaci√≥n. Este proyecto busca integrar tecnolog√≠as digitales con procesamiento distribuido para ofrecer una soluci√≥n educativa y funcional para este tipo de monitoreo.

La arquitectura implementa una soluci√≥n SoC h√≠brida, donde la **FPGA realiza la temporizaci√≥n de se√±ales cr√≠ticas**, y el **ESP32 act√∫a como nodo de comunicaci√≥n inteligente**, gestionando el env√≠o de datos por red.
##
**REQUERMIENTOS DEL PROYECTO**
##
**‚úÖ Requerimientos Funcionales**

**üß≠ Medici√≥n de distancia usando el sensor ultras√≥nico**
   - El sensor ultras√≥nico HC-SR04 mide la distancia al nivel de agua mediante pulsos de eco.
     
**‚öôÔ∏èProcesamiento digital de la se√±al de tiempo de retorno en una FPGA.**
   - La FPGA calcula el tiempo del eco y convierte el dato en una se√±al digital interpretable.
     
**üíß C√°lculo del nivel de agua y generaci√≥n de alerta si es bajo o alto.**
   - Se transforma la distancia en una medida de nivel y se compara con umbrales definidos.
     
**üì° Transmisi√≥n de datos desde la FPGA al ESP32 mediante UART.**
   - La FPGA env√≠a el dato procesado al ESP32 mediante comunicaci√≥n serial.
     
**üåê Comunicaci√≥n del dato medido a un servidor o aplicaci√≥n.**
   - El ESP32 transmite el nivel de agua a una aplicaci√≥n via WI-FI (ESP32)
     
**üß™ Sistema implementado**
   - Se revisa el hardware y se verifica  mediante simulaci√≥n.

##
**‚úÖ Requerimientos No Funcionales**

**‚è±Ô∏è Tiempo de respuesta adecuado**
- El sistema debe responder a los cambios en el nivel de agua..

**üîÅ Confiabilidad operativa**
- El sistema debe funcionar de manera continua y precisa sin fallas durante largos periodos.

**üìà Simulaci√≥n funcional**
- Compatible con simuladores como Icarus Verilog + GTKWave.
  
**üìù C√≥digo documentado**
- Cada m√≥dulo est√° comentado para facilitar su comprensi√≥n y mantenimiento.
##
***M√≥dulos Verilog**
| Archivo               | Funci√≥n                                                                 |
|-----------------------|-------------------------------------------------------------------------|
| `SOC.v`               | M√≥dulo principal del SoC, conecta CPU, memoria y perif√©ricos.           |
| `top_tb.v`            | Testbenches para simular comportamiento.                                |
| `address_decoder.v`   | Decodifica direcciones para acceso a memoria y perif√©ricos.             |
| `bench_quark.v`       | Banco de pruebas para la CPU (n√∫cleo tipo Quark).                       |
| `chip_select.v`       | Controla la habilitaci√≥n de m√≥dulos seg√∫n la direcci√≥n.                 |  
| `uart_tx.v`           | Env√≠a datos de estado por UART a microcontrolador o dispositivo.        | 
| `mult.v`              | M√≥dulo principal del multiplicador.                                     |
| `hc_sr04.v`           | Controlador del sensor ultras√≥nico HC-SR04 para medici√≥n de distancia.  |

##
##
Diagrama ASM/ Maquina de estados/ diagramas funcionales:

**Diagrama general**

![Imagen de WhatsApp 2025-07-21 a las 01 15 02_4c9b3a75](https://github.com/user-attachments/assets/cb752654-1489-4428-83fa-19eb750f984f)

**Diagrama del sensor**

![Imagen de WhatsApp 2025-07-21 a las 01 13 21_2349670d](https://github.com/user-attachments/assets/9885896b-79a2-40b0-9d4e-b2cefa933da2)

**Maquinas de Estado**



**MAPAS DIAGRAMA GENERAL**

# M√°quina de Estados Finita (FSM) del Sistema de Control de Flujo

Este diagrama representa el flujo de control del sistema de medici√≥n de nivel de agua y activaci√≥n de bomba, basado en el sensor ultras√≥nico HC-SR04 y una se√±al de calidad externa.

```mermaid
stateDiagram-v2

    [*] --> S0_Inicio
    S0_Inicio --> S1_ConfigurarHardware : iniciar sistema
    S1_ConfigurarHardware --> S2_LeerEntradas : hardware listo
    S2_LeerEntradas --> S3_EsperarConsulta

    S3_EsperarConsulta --> S2_LeerEntradas : consulta != 1
    S3_EsperarConsulta --> S4_Trigger : consulta == 1

    S4_Trigger --> S5_Echo
    S5_Echo --> S6_EvaluarNivel

    S6_EvaluarNivel --> S8_Flujo0 : con_in < umbral
    S6_EvaluarNivel --> S7_EvaluarCalidad : con_in >= umbral

    S7_EvaluarCalidad --> S8_Flujo1 : calidad == 1
    S7_EvaluarCalidad --> S8_Flujo0 : calidad != 1

    S8_Flujo0 --> S9_SalidaFlujo
    S8_Flujo1 --> S9_SalidaFlujo

    S9_SalidaFlujo --> S2_LeerEntradas : ciclo continuo
```

---

### Estados:

- **S0_Inicio**: Estado inicial del sistema.
- **S1_ConfigurarHardware**: Configuraci√≥n del hardware.
- **S2_LeerEntradas**: Recolecci√≥n de datos de entrada.
- **S3_EsperarConsulta**: Espera de se√±al desde el sistema central.
- **S4_Trigger**: Enviar pulso de disparo al sensor HC-SR04.
- **S5_Echo**: Lectura de tiempo de respuesta del sensor.
- **S6_EvaluarNivel**: Comparaci√≥n entre "con_in" y "umbral".
- **S7_EvaluarCalidad**: Verifica si la calidad del agua es aceptable.
- **S8_Flujo0**: Desactivar bomba (flujo = 0).
- **S8_Flujo1**: Activar bomba (flujo = 1).
- **S9_SalidaFlujo**: Salida de control de flujo.

---

Este FSM se implementa a una ESP32 y forma parte de sistemas automatizados de control de nivel de agua.



# ‚öôÔ∏è Diagrama Funcional del Sistema de Control de Agua

```mermaid
flowchart TD
    %% ========== ENTRADAS ==========
    SistemaCentral([Sistema Central]) -->|"calidad (1/0)"| Microcontrolador
    Usuario[[Interfaz Usuario]] -->|"consulta (1/0)"| Microcontrolador
    
    %% ========== PROCESAMIENTO ==========
    subgraph Microcontrolador["Microcontrolador (Procesamiento)"]
        Programa[["Programa Principal"]]
        Comparador{Comparador}
        
        Programa -->|"con_in"| Comparador
        SistemaCentral -->|"calidad"| Programa
    end
    
    %% ========== SENSORES ==========
    subgraph Sensores["üîç Sensores"]
        Ultras√≥nico[["HC-SR04\nTrigger/Echo"]] -->|"Distancia (cm)"| Programa
    end
    
    %% ========== ACTUADORES ==========
    subgraph Actuadores["‚ö° Actuadores"]
        Bomba[["Bomba de Agua\nFLUJO=1/0"]] <--> Comparador
    end
    
    %% ========== CONEXIONES CR√çTICAS ==========
    Ultras√≥nico -.->|Interrupci√≥n| Programa
    Comparador -->|"FLUJO=1\n(Cumple condiciones)"| Bomba
    Comparador -->|"FLUJO=0\n(Blqueo por calidad)"| Bomba
    
    %% ========== ESTILOS ==========
    classDef entrada fill:#e6ffe6,stroke:#4CAF50
    classDef procesamiento fill:#e6f3ff,stroke:#2196F3
    classDef sensor fill:#fff2e6,stroke:#FF9800
    classDef actuador fill:#ffe6e6,stroke:#F44336
    
    class SistemaCentral,Usuario entrada
    class Microcontrolador,Programa,Comparador procesamiento
    class Ultras√≥nico sensor
    class Bomba actuador
    
    %% ========== LEYENDA ==========
    linkStyle 0,1 stroke:#4CAF50,stroke-width:2px
    linkStyle 2,3 stroke:#FF9800,stroke-width:2px
    linkStyle 4,5 stroke:#F44336,stroke-width:2px
```
##
**Estados**

- Espera de Consulta: El sistema permanece en espera de una se√±al de consulta (desde el usuario o el sistema central).
- Medici√≥n de Distancia: Se activa el sensor HC-SR04 para medir la distancia al nivel del agua.
- Procesamiento de Datos: El microcontrolador recibe la distancia y eval√∫a la se√±al de calidad del agua.
- Comparaci√≥n de Condiciones: Se compara si la distancia medida y la calidad cumplen los requisitos.
- Decisi√≥n de Flujo:
   FLUJO = 1: Se activa la bomba de agua.
  FLUJO = 0: Se bloquea el sistema por incumplimiento de condiciones.




**MAPAS DEL CONTROL DEL AGUA**

# M√°quina de Estados Finita (FSM) del Sistema de Control de Flujo

Este diagrama representa el flujo de control del sistema de medici√≥n de nivel de agua y activaci√≥n de bomba, basado en el sensor ultras√≥nico HC-SR04 y una se√±al de calidad externa.

```mermaid
stateDiagram-v2

    [*] --> S0_Inicio
    S0_Inicio --> S1_ConfigurarHardware : iniciar sistema
    S1_ConfigurarHardware --> S2_LeerEntradas : hardware listo
    S2_LeerEntradas --> S3_EsperarConsulta

    S3_EsperarConsulta --> S2_LeerEntradas : consulta != 1
    S3_EsperarConsulta --> S4_Trigger : consulta == 1

    S4_Trigger --> S5_Echo
    S5_Echo --> S6_EvaluarNivel

    S6_EvaluarNivel --> S8_Flujo0 : con_in < umbral
    S6_EvaluarNivel --> S7_EvaluarCalidad : con_in >= umbral

    S7_EvaluarCalidad --> S8_Flujo1 : calidad == 1
    S7_EvaluarCalidad --> S8_Flujo0 : calidad != 1

    S8_Flujo0 --> S9_SalidaFlujo
    S8_Flujo1 --> S9_SalidaFlujo

    S9_SalidaFlujo --> S2_LeerEntradas : ciclo continuo
```

---

### Estados:

- **S0_Inicio**: Estado inicial del sistema.
- **S1_ConfigurarHardware**: Configuraci√≥n del hardware.
- **S2_LeerEntradas**: Recolecci√≥n de datos de entrada.
- **S3_EsperarConsulta**: Espera de se√±al desde el sistema central.
- **S4_Trigger**: Enviar pulso de disparo al sensor HC-SR04.
- **S5_Echo**: Lectura de tiempo de respuesta del sensor.
- **S6_EvaluarNivel**: Comparaci√≥n entre "con_in" y "umbral".
- **S7_EvaluarCalidad**: Verifica si la calidad del agua es aceptable.
- **S8_Flujo0**: Desactivar bomba (flujo = 0).
- **S8_Flujo1**: Activar bomba (flujo = 1).
- **S9_SalidaFlujo**: Salida de control de flujo.

---

Este FSM se implementa en el  microcontrolador  ESP32 y forma parte de sistemas automatizados de control de nivel de agua.

# Diagrama Funcional del Sistema de Control de Nivel de Agua

<img width="1925" height="3845" alt="Untitled diagram _ Mermaid Chart-2025-07-21-212210" src="https://github.com/user-attachments/assets/eac56dbb-dde4-41ea-9434-e9e6b5cd452e" />


---
##
### Estados:


- **GenerarTrigger**: Env√≠a el pulso ultras√≥nico desde el sensor HC-SR04.
- **EsperaEcho**: Monitorea la se√±al de Echo del HC-SR04.
- **CapturaEcho**: Mide el tiempo del pulso de retorno.
- **CalcularDistancia**: Calcula la distancia usando el tiempo medido.
- **Resultado**: Guarda o muestra la distancia medida.
- **Error**: Indica una falla por falta de respuesta (Timeout).
- **TriggerON**: Pone Trigger = 1, activando el pulso ultras√≥nico.
- **ConteoON**: Cuenta ciclos para controlar la duraci√≥n del Trigger.
- **TriggerOFF**: Pone Trigger = 0, finalizando el pulso.
- **Escucha**: Espera un flanco de subida en Echo para comenzar la medici√≥n.
- **Timeout**: Indica que no se recibi√≥ Echo a tiempo; salta a error.
- **MedirTiempo**: Mide cu√°nto tiempo permanece Echo en alto.
- **FinCaptura**: Detecta flanco de bajada en Echo; finaliza el conteo.
- **CalcularDistancia**: Aplica la f√≥rmula de distancia:
     distancia = (con_in √ó 34300) / (2 √ó 25e6)








##
Simulaci√≥n con testbenches
Simulaci√≥n en verilog-gtkwave (make sim),  o v√≠deo de simulaci√≥n en digital (√∫nicamente youtube, no se acepta drive o similares)
##
Diagrama RTL del SoC y su m√≤dulo:
Diagrama RTL del SoC y de su m√≥dulo (make rtl, make rtl top=modulo_especifico)
##

**RTL DEL SOC**

Este muestra toda la estructura del sistema embebido (SoC): incluye el procesador, los perif√©ricos, los buses de comunicaci√≥n, la memoria y los m√≥dulos personalizados como el del sensor HC-SR04

![Imagen de WhatsApp 2025-07-23 a las 21 20 19_dac2236f](https://github.com/user-attachments/assets/c557b6ab-2f71-4048-86a5-3c7671b9fdef)



**Procesador FemtoRV32**
- El n√∫cleo principal del sistema es el FemtoRV32, encargado de ejecutar instrucciones almacenadas en memoria. Se comunica con los perif√©ricos a trav√©s de direcciones de memoria usando el esquema de memoria mapeada (MMIO). Todas las operaciones de lectura y escritura se realizan a trav√©s de las se√±ales est√°ndar del bus (mem_addr, mem_rstrb, mem_wdata, etc.).

**Decodificador de Direcciones y Memoria**

- El bus de direcciones se divide para seleccionar entre diferentes m√≥dulos:
- Una memoria principal, donde se almacenan instrucciones y datos.
- Un bloque chip_select, que habilita el perif√©rico correspondiente seg√∫n la direcci√≥n.
- Este decodificador activa una de las l√≠neas chipX_dout, que permiten direccionar correctamente la lectura desde los distintos m√≥dulos.

**Perif√©rico UART**

- El m√≥dulo UART proporciona comunicaci√≥n serial entre la FPGA y un dispositivo externo (como una ESP32 o PC). El procesador puede enviar y recibir datos por medio de este perif√©rico, y tambi√©n se incluye una salida ledout que se puede utilizar como indicador visual de actividad.

**Perif√©rico HC-SR04 (Sensor ultras√≥nico)**

- Este m√≥dulo controla un sensor ultras√≥nico para medir distancia. Recibe la se√±al ECHO del sensor y genera un pulso de TRIGGER. El resultado de la medici√≥n se almacena internamente y se puede leer desde el procesador. Adicionalmente, si la distancia medida es inferior a cierto umbral, se activa la se√±al ACTIVAR, que puede utilizarse para encender una bomba u otro actuador.

**Perif√©rico Multiplicador**

- Este m√≥dulo realiza operaciones de multiplicaci√≥n entre datos escritos por el procesador. El resultado se puede leer posteriormente, √∫til para pruebas o c√°lculos intermedios en el sistema.

**LEDs**

- Los LED conectados al sistema act√∫an como indicadores de estado. En este dise√±o, est√°n conectados a la salida del m√≥dulo UART (ledout) para visualizar actividad de comunicaci√≥n o estados definidos por el firmware.

**Flujo de operaci√≥n general**

- El procesador accede a una direcci√≥n espec√≠fica.
- El decodificador de direcciones (chip_select) determina si se trata de memoria o un perif√©rico.
- Si es un perif√©rico, se habilitan se√±ales de control (rd, wr, cs).
- El perif√©rico responde con datos en d_out, que se enrutan hacia mem_rdata para que el procesador los lea.


**RLT DEL SENSOR**

Este muestra s√≥lo la l√≥gica del m√≥dulo HC-SR04: c√≥mo se manejan las se√±ales echo, trigger, distance, los contadores, registros y comparadores internos.

![Imagen de WhatsApp 2025-07-23 a las 21 17 00_79c415ae](https://github.com/user-attachments/assets/49cf3bad-f009-4fae-a5d2-43b866773af8)

**Generador del pulso trigger**

- A partir del reloj (clk) y un contador, se genera un pulso de duraci√≥n fija.
- Este pulso se env√≠a al sensor por la se√±al trigger.
- El trigger se activa al comienzo de la medici√≥n y se desactiva autom√°ticamente tras unos ciclos.

**Captura del echo**

- Cuando el sensor recibe el pulso de trigger, responde con una se√±al echo cuyo ancho representa el tiempo de ida y vuelta de la onda ultras√≥nica.
- El sistema detecta el flanco de subida del echo para comenzar a contar.
- Detecta el flanco de bajada para detener el contador.
-  El valor del contador en este intervalo representa el tiempo de vuelo del sonido (proporcional a la distancia).

**Registro y c√°lculo de la distancia**

- El valor medido se guarda en un registro.
- Un par de multiplexores permiten seleccionar y cargar ese valor en la salida distance.
- El procesamiento adicional como escalamiento (dividir por una constante) puede implementarse en firmware.

**Comparador con el umbral**

- La se√±al umbral de 16 bits se compara con la distancia calculada.
- Si la distancia es menor que el umbral, se activa una se√±al l√≥gica.
- Esta se√±al de comparaci√≥n genera la salida activar, √∫til para encender una bomba o activar un actuador.

**Control interno (FSM impl√≠cita)**

- Multiplexores y selectores internos dirigen el flujo de datos en funci√≥n del estado del sistema: reinicio, espera, medici√≥n, comparaci√≥n.
- Varios bloques realizan selecci√≥n de entradas y salidas seg√∫n condiciones binarias (por ejemplo, selecci√≥n entre 0x0 y 0x1).
- El sistema se reinicia con la se√±al rst y opera sincronizado con el reloj clk.

**RLT PERIP**

Muestra la l√≥gica de integraci√≥n del m√≥dulo sensor como un perif√©rico mapeado a memoria, con se√±ales de direcci√≥n, lectura/escritura, selecci√≥n de chip, etc.

![Imagen de WhatsApp 2025-07-23 a las 21 18 47_183fe2c5](https://github.com/user-attachments/assets/b1fb859d-9633-42a4-9c88-7c2315bf4f86)


Este diagrama representa el sistema de control completo implementado en una FPGA, encargado de leer y escribir datos a trav√©s de una interfaz de bus y controlar una bomba de agua en funci√≥n de la distancia medida por el sensor ultras√≥nico HC-SR04.

**Funcionalidad general**
- El sistema conecta el m√≥dulo perif√©rico HC-SR04 a un bus de datos de 32 bits a trav√©s de una interfaz direccionable que permite:
- Escribir el umbral de activaci√≥n.
- Leer la distancia medida por el sensor.
- Activar o desactivar la bomba seg√∫n si la distancia es menor que el umbral.
- Esto lo convierte en un perif√©rico direccionable y configurable dentro de un sistema embebido m√°s grande.

**Interfaz de comunicaci√≥n con el bus**

- Entradas: addr, wr, rd, cs, d_in
- Salidas: d_out
- Esta interfaz permite al microcontrolador o procesador central comunicarse con el perif√©rico usando direcciones espec√≠ficas.
Direcci√≥n 0x8: permite escribir el umbral para el sensor.
Direcci√≥n 0x5A00: permite leer la distancia medida por el sensor.
- Un comparador y l√≥gica de control (wr, rd, cs, addr) habilitan la escritura o lectura seg√∫n corresponda.

**Registro de umbral**

- El dato proveniente del bus (d_in[15:0]) se carga en el registro del umbral si se cumple la condici√≥n de escritura a la direcci√≥n 0x8.
- Este umbral se env√≠a directamente al m√≥dulo hc_sr04 para ser usado como valor de comparaci√≥n.

**M√≥dulo hc_sr04**

- Entradas: clk, rst, echo, umbral
- Salidas: trigger, distance, activar
- Este bloque encapsula la l√≥gica que mide la distancia y genera la se√±al de activaci√≥n si la distancia es menor al umbral (ver explicaci√≥n del diagrama anterior).

**Lectura del valor medido**

- Cuando se activa la se√±al de lectura (rd) con la direcci√≥n 0x5A00, el valor de distance se selecciona mediante multiplexores y se env√≠a a d_out[15:0].
- Esto permite al procesador conocer el valor de distancia medido por el sensor.

**Activaci√≥n de bomba**

- La se√±al activar del m√≥dulo hc_sr04 pasa por un multiplexor para convertirse en activar_bomba.
- Esta salida puede usarse para controlar directamente una bomba de agua (o cualquier otro actuador) seg√∫n el resultado de la comparaci√≥n.
  
  **Flujo de datos**
- El sistema recibe un valor de umbral desde el bus (por ejemplo, 100 cm).
- El m√≥dulo hc_sr04 mide la distancia y la compara con el umbral.
- Si la distancia es menor, se activa la se√±al activar_bomba.
- El sistema tambi√©n puede leer el valor actual de distancia desde el bus.



##
Simulaciones:
Archivos fuentes del SoC, simulaciones, etc.


Medici√≥n de la distancia "sensor "

![Imagen de WhatsApp 2025-07-21 a las 18 38 21_c0e87ff0](https://github.com/user-attachments/assets/9fc2444b-c08e-4e10-88e3-dfffe0a1d6a5)


##
Video simulacion:
##
Logs de make log-prn, make log-syn diagramas de flujo 
Logs de make log-pnr, make log-syn, donde se identifique los warnings y los recursos usados en el flujo de s√≠ntesis.

**make log syn** 

##  Estad√≠sticas del SoC sintetizado

| Recurso                | Cantidad |
|------------------------|----------|
| **Total de wires**     | 786      |
| Bits en wires          | 4270     |
| Wires p√∫blicos         | 786      |
| Bits en wires p√∫blicos | 4270     |
| Memorias               | 0        |
| Bits de memoria        | 0        |
| Procesos               | 0        |
| **Celdas utilizadas**  | 1928     |

**Number of wires** : 786

Se refiere a la cantidad total de se√±ales l√≥gicas (tambi√©n llamadas "wires") que interconectan los distintos bloques o m√≥dulos del sistema. Estas se√±ales permiten la transmisi√≥n de informaci√≥n entre las distintas partes del SoC.

**Number of wire bits** : 4270

Cada wire puede tener uno o m√°s bits (por ejemplo, buses de datos de 16 o 32 bits). Esta cifra indica la cantidad total de bits individuales que componen todas las se√±ales del sistema.

**Number of public wires** : 786

Corresponde al n√∫mero de se√±ales que est√°n declaradas como p√∫blicas, es decir, accesibles desde el exterior del m√≥dulo principal. Generalmente, incluyen entradas, salidas o interfaces de comunicaci√≥n.

**Number of public wire bits** : 4270

Representa la cantidad total de bits dentro de las se√±ales p√∫blicas. Es √∫til para estimar cu√°nta informaci√≥n puede intercambiar el sistema con el exterior.

**Number of memories** : 0

Este valor indica que no se utilizaron bloques de memoria (como RAM o ROM internos) en el dise√±o. Todo el almacenamiento o procesamiento se realiza mediante registros o l√≥gica combinacional.

**Number of memory bits** : 0

Al no haber bloques de memoria declarados, tampoco se utilizan bits de memoria para almacenamiento interno.

**Number of processe** : 0

Significa que el dise√±o no contiene bloques secuenciales de alto nivel (always, initial, etc.), por lo que se deduce que es una implementaci√≥n completamente estructural, usando m√≥dulos y conexiones expl√≠citas.

**Number of cells** : 1928

Indica la cantidad total de celdas l√≥gicas utilizadas. Estas celdas son primitivas b√°sicas de la FPGA (como flip-flops, LUTs, registros, etc.) que implementan el comportamiento funcional del sistema.



###  Tipos de celdas utilizadas

| Tipo de celda    | Cantidad |
|------------------|----------|
| `SB_CARRY`       | 266      |
| `SB_DFF`         | 35       |
| `SB_DFFE`        | 136      |
| `SB_DFFER`       | 85       |
| `SB_DFFESR`      | 126      |
| `SB_DFFESS`      | 1        |
| `SB_DFFR`        | 3        |
| `SB_DFFSR`       | 18       |
| `SB_DFFSS`       | 4        |
| `SB_LUT4`        | 1234     |
| `SB_RAM40_4K`    | 20       |


**SB_CARRY** : 266

Celdas dedicadas a operaciones aritm√©ticas, especialmente a la propagaci√≥n de acarreo en sumadores. Son fundamentales en operaciones como conteo, suma y comparaci√≥n.

**SB_DFF** : 35

Flip-flops tipo D b√°sicos, usados para almacenar bits individuales en circuitos secuenciales. Se activan en el flanco de reloj y almacenan el valor de entrada D.

**SB_DFFE** : 136

Flip-flops tipo D con habilitaci√≥n (enable). Solo almacenan datos cuando la se√±al de habilitaci√≥n est√° activa, permitiendo ahorrar recursos y evitar cambios innecesarios.

**SB_DFFER**: 85

Variante del flip-flop D con habilitaci√≥n y se√±al de reinicio (reset). Permite inicializar o limpiar el contenido del flip-flop cuando se necesita.

**SB_DFFESR** : 126

Flip-flop m√°s complejo que incluye habilitaci√≥n, se√±al de set y reset. Ideal para controladores que requieren m√∫ltiples condiciones de control para establecer o reiniciar el estado.

**SB_DFFESS** : 1

Variante de flip-flop con se√±al de set y habilitaci√≥n simult√°neas. Muy espec√≠fico para l√≥gicas de control donde se debe forzar un 1 bajo condiciones controladas.

**SB_DFFR** : 3

Flip-flop tipo D con reset as√≠ncrono. Este tipo permite reiniciar su valor independientemente del reloj, √∫til en situaciones donde se necesita una limpieza inmediata del sistema.

**SB_DFFSR** : 18

Flip-flops con set y reset as√≠ncronos, que permiten forzar valores altos o bajos bajo condiciones espec√≠ficas, sin depender del reloj del sistema.

**SB_DFFSS** : 4

Flip-flop con doble se√±al de set. Se emplean en sistemas con m√∫ltiples fuentes de activaci√≥n forzada del estado alto (set).
##

**make log-pnr**

###  Utilizaci√≥n de Recursos del Dispositivo

| Recurso             | Uso        | Total Disponible | % Utilizado | Descripci√≥n                                                                 |
|---------------------|------------|------------------|-------------|-----------------------------------------------------------------------------|
| **ICESTORM_LC**     | 1389       | 7680             | 18%         | Celdas l√≥gicas utilizadas para l√≥gica combinacional y secuencial.          |
| **ICESTORM_RAM**    | 20         | 32               | 62%         | Bloques de memoria RAM interna usados para almacenamiento de datos.        |
| **SB_IO**           | 8          | 256              | 3%          | Pines de entrada/salida ocupados para comunicaci√≥n con perif√©ricos.        |
| **SB_GB**           | 7          | 8                | 87%         | Buffers globales usados para distribuir se√±ales de reloj o control.        |
| **ICESTORM_PLL**    | 0          | 2                | 0%          | M√≥dulos PLL usados para generaci√≥n/modificaci√≥n de relojes (no usados).    |
| **SB_WARMBOOT**     | 0          | 1                | 0%          | M√≥dulo para reinicio en caliente (warmboot), no utilizado en este dise√±o.  |

**ICESTORM_LC** (Logic Cells)

Se utilizaron 1389 celdas l√≥gicas de las 7680 disponibles (18%). Estas celdas contienen LUTs (tablas de verdad programables) y flip-flops, y son los bloques fundamentales que implementan la l√≥gica combinacional y secuencial del sistema.

**ICESTORM_RAM**

- Se usaron 20 bloques de RAM interna de los 32 disponibles (62%). Estas memorias se utilizan para almacenar datos temporales o estructuras espec√≠ficas que requieren acceso r√°pido por parte del SoC o perif√©ricos.

**SB_IO** (Input/Output Pins)

- Se emplearon 8 pines de E/S de los 256 disponibles (3%). Estos pines permiten la comunicaci√≥n con dispositivos externos, como sensores, microcontroladores o m√≥dulos UART.

**SB_GB** (Global Buffers)

- Se usaron 7 buffers globales de 8 posibles (87%). Estos buffers distribuyen se√±ales cr√≠ticas como relojes (clocks) y se√±ales de control a trav√©s de todo el chip de forma eficiente y sincronizada.

**ICESTORM_PLL**

- No se utiliz√≥ ning√∫n PLL (Phase-Locked Loop), de los 2 disponibles (0%). Los PLL son √∫tiles para generar relojes con frecuencias distintas o fases ajustadas, pero en este dise√±o no fueron necesarios.

**SB_WARMBOOT**
- El m√≥dulo de reinicio en caliente (warmboot) no se utiliz√≥ (0/1). Este componente permite cambiar entre diferentes im√°genes de configuraci√≥n del FPGA sin necesidad de reiniciar f√≠sicamente el dispositivo, y puede ser √∫til para actualizaciones din√°micas del sistema.


##
¬øC√≤mo interact√πa con entornos externos?
Explicaci√≥n sobre el c√≥mo interact√∫a con aplicaciones externas (mqtt, chuck) etc.
##
Video del proyecto
V√≠deo de youtube explicando el flujo de dise√±o (lo que se ve en el README.md) e implementaci√≥n, agregar el enlace del v√≠deo del  README.md del m√≥dulo.
##
. En el README.md del proyecto explicar el contexto y la arquitectura.
##
