Fitter report for WireShark
Fri Apr 29 15:27:42 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Apr 29 15:27:42 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; WireShark                                   ;
; Top-level Entity Name           ; WireShark                                   ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,399 / 41,910 ( 10 % )                     ;
; Total registers                 ; 10824                                       ;
; Total pins                      ; 130 / 499 ( 26 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,837,072 / 5,662,720 ( 50 % )              ;
; Total RAM Blocks                ; 364 / 553 ( 66 % )                          ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 1 / 15 ( 7 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Clamping Diode                                                     ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                     ; On                  ; On                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.8%      ;
;     Processor 3            ;   7.8%      ;
;     Processor 4            ;   7.5%      ;
;     Processor 5            ;   6.7%      ;
;     Processor 6            ;   6.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK2_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0]                                                                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_n0o1:auto_generated|q_b[0]                                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1]                                                                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_n0o1:auto_generated|q_b[1]                                                                                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                                                                                                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                                                                                                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                                                                                                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                                                                                                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                                                                                                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                                                                                                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                                                                                                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                                                                                                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[0]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a0                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[1]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a1                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[2]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a2                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[4]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a3                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[5]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a4                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[6]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a5                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[7]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a6                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[8]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a7                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[9]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a8                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[10]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a9                                                                                                                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[11]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a10                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[12]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a11                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[13]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a12                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[14]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a13                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[15]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a14                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[16]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a15                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[17]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a16                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[18]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a17                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[19]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a18                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[20]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a19                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[21]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a20                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[22]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a21                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[23]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a22                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[24]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a23                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[25]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a24                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[26]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a25                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[27]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a26                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[28]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a27                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[29]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a28                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[30]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a29                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[31]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a30                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[32]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a31                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[33]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a32                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[34]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a33                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|out_payload[35]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ram_block1a34                                                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[8]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[15]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[28]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[3]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[31]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg[31]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|timeout_counter[11]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|timeout_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|timeout_counter[13]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|timeout_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|chain_run                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|chain_run~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|controlbitsfifo_wrreq                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|controlbitsfifo_wrreq~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|delayed_run                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|delayed_run~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|desc_assembler[137]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|desc_assembler[137]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[3]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[7]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[16]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[17]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[19]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[22]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[23]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[24]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[26]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_address[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full~DUPLICATE                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_middle                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_middle~DUPLICATE                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated|counter_reg_bit[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|posted_desc_counter[0]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|posted_desc_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|posted_desc_counter[1]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|posted_desc_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|received_desc_counter[0]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|received_desc_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_write_write                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_write_write~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|full_dff                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|full_dff~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[8]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[2]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[3]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[5]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[7]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[12]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[13]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_write                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_write~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|write_go_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|write_go_reg~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|busy                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|busy~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[5]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[8]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[18]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[20]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[28]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|csr_irq                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|csr_irq~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_counter[4]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_counter[4]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[7]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[11]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[13]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[14]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[14]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[15]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|timeout_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|controlbitsfifo_wrreq                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|controlbitsfifo_wrreq~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_assembler[207]                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_assembler[207]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[130]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[130]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[133]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[133]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[255]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg[255]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[3]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[5]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[6]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[8]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[12]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[14]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[15]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[16]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[19]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_address[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full~DUPLICATE                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_middle                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_middle~DUPLICATE                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[6]                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[6]~DUPLICATE                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|posted_desc_counter[0]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|posted_desc_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|posted_desc_counter[3]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|posted_desc_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|received_desc_counter[1]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|received_desc_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_write_write                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_write_write~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|full_dff                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|full_dff~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[9]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]|dffs[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[7]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[9]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[12]                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_read                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_read~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|read_command_data_reg[37]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|read_command_data_reg[37]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|read_command_data_reg[40]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|read_command_data_reg[40]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[2]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[13]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post[9]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post[12]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|cntr_vg7:usedw_counter|counter_reg_bit[4]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|cntr_vg7:usedw_counter|counter_reg_bit[4]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|empty_dff                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|empty_dff~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|full_dff                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|full_dff~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|usedw_is_1_dff                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|usedw_is_1_dff~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|source_stream_valid_reg                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|source_stream_valid_reg~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|empty_dff                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|empty_dff~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|rd_timout[2]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|rd_timout[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[4]                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[6]                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[7]                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[9]                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[10]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[12]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[17]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[21]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[25]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[27]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[3]                                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[4]                                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[7]                                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[8]                                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[11]                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[16]                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[21]                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[3]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[7]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[9]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[11]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[12]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[15]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[17]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[18]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|in_data_toggle                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|in_data_toggle~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|out_data_toggle_flopped                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|out_data_toggle_flopped~DUPLICATE                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|out_data_toggle_flopped                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|out_data_toggle_flopped~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_data_toggle~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_toggle_flopped                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_data_toggle_flopped~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_toggle_flopped                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_data_toggle_flopped~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_rdaddr[3]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_rdaddr[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_waddr[2]                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_waddr[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_max_normal_frm[5]                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_max_normal_frm[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_max_normal_frm[7]                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_max_normal_frm[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[11]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[13]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|frm_length_payld[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[0]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[1]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[2]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_IDLE                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_IDLE~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr[1]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr[2]                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[0]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[2]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[11]                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[9]                                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[13]                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[24]                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[2]                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[3]                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[6]                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[10]                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[15]                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[17]                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[18]                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[5]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[8]                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[10]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[12]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[13]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[14]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[16]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[17]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[19]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[21]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[25]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[27]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[31]                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[1]                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[3]                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[6]                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[7]                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[10]                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[13]                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[17]                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[20]                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[21]                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[31]                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[0]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[1]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[6]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[14]                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|frm_length[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[4]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[5]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[6]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[9]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[10]                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[12]                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[26]                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[1]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[3]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[4]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[6]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[12]                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mdio_addr0[2]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mdio_addr0[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mdio_addr1[3]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mdio_addr1[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|rgmii_in_4_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|rgmii_in_4_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|cnt_32[4]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|cnt_32[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_run[4]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_run[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_run[5]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_run[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_run[9]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_run[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_wait                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_wait~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|host_busy_int                                                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|host_busy_int~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_wr                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_wr~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_DATA                                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_DATA~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_reg_1[2]                                                                                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_reg_1[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxdv_reg_1                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxdv_reg_1~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxdv_reg_2                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxdv_reg_2~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|packet_in_progress                                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|packet_in_progress~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[0]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[1]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[3]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[4]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[5]                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_val_reg                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_val_reg~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt[1]                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt[2]                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_PAT0                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_PAT0~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_PAT5                                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_PAT5~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_WAIT_PBL                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_WAIT_PBL~DUPLICATE                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[1]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[3]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[6]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|b_int[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_int[1]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_int[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[0]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[1]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[6]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[8]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_int[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[5]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[6]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_int[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[4]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[10]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|ptr_rck_diff[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_RST_DONE                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_RST_DONE~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_SHIFT                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_SHIFT~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush_counter[0]                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|adder[1]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|adder[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|adder[3]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|adder[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|adder[7]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|adder[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|adder[8]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|adder[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[15]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[15]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[17]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[17]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[18]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[18]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[21]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[21]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[23]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[23]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[27]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[27]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[29]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[29]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[30]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[30]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[31]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[31]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cmd_frm_val                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cmd_frm_val~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|crc_vld[4]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|crc_vld[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|crc_vld[5]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|crc_vld[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|end_wr_fifo                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|end_wr_fifo~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_discard                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_discard~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_ok                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_ok~DUPLICATE                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|mii_align_err_latched                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|mii_align_err_latched~DUPLICATE                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|ok_sfd_p[5]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|ok_sfd_p[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[1]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[6]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[24]                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_frm_stat_ena                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_frm_stat_ena~DUPLICATE                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren_s[11]                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren_s[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_1[6]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_1[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[3]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[2]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[0]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[3]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[7]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[7]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[2]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[6]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[7]                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[1]                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[2]                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_25[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[10]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[10]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[18]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[18]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[19]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[19]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[21]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[21]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[23]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[23]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[26]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[26]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[27]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[27]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[30]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[30]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[2]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[3]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[4]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[0]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[1]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_run[4]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_run[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_wait                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_wait~DUPLICATE                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gm_rx_col_reg2                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gm_rx_col_reg2~DUPLICATE                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[1]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[2]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[0]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[1]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[2]                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_wait                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_wait~DUPLICATE                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[3]                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[0]                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_end_frm                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_end_frm~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_idle                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_idle~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_sfd                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|state.stm_typ_sfd~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[3]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[5]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[6]                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[11]                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_lgth_val                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_lgth_val~DUPLICATE                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[0]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[1]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[3]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[4]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[6]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[10]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[12]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[4]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[20]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[7]                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[5]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[7]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[9]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|b_int[0]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|b_int[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|b_int[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|b_int[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[3]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[1]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[1]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[3]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[5]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[6]                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_FLUSH                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_FLUSH~DUPLICATE                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[1]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[2]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[5]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[15]                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[31]                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|wren_tmp                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|wren_tmp~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|rst1~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|out_valid                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|out_valid~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|saved_grant[1]                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|saved_grant[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[0]                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[2]                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|saved_grant[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem[0][91]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:filter_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:filter_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2e_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2e_debug_mem_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_data_master_translator|read_accepted                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_instruction_master_translator|read_accepted                                                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_instruction_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:descriptor_memory_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:descriptor_memory_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:filter_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:filter_0_avalon_slave_0_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:filter_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:filter_0_avalon_slave_0_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[8]                                                                                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[14]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[25]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[28]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|av_readdata_pre[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|F_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|R_ctrl_ld                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|R_ctrl_ld~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|W_ipending_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|W_ipending_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg|oci_ienable[1]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg|oci_ienable[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg|oci_ienable[2]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg|oci_ienable[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonAReg[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[8]                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[16]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[30]                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|jtag_ram_rd_d1~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|jtag_rd_d1                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|jtag_rd_d1~DUPLICATE                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte2_data[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte3_data[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte3_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|d_read                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|d_writedata[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[9]                                                                                                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_tdo_sel_reg[2]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_tdo_sel_reg[2]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[76]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[76]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[90]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[90]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[127]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[127]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[193]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[193]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[267]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[267]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[279]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[279]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[333]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[333]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[399]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[399]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[412]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[412]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[457]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[457]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[458]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[458]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[463]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[463]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[481]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[481]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[484]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[484]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[543]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[543]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[566]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[566]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[589]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[589]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[591]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[591]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[606]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[606]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[609]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[609]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[612]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[612]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[635]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[635]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[648]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[648]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[661]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[661]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[671]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[671]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[675]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[675]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[696]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[696]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[711]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[711]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[721]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[721]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[735]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[735]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[743]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[743]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[747]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[747]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[759]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[759]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[779]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[779]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[787]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[787]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[796]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[796]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[809]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[809]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[840]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[840]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[878]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[878]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[0]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[5]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[5]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[7]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[7]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                  ;
+---------------+----------------+--------------+-------------------+---------------------------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To        ; Ignored Value                   ; Ignored Source ;
+---------------+----------------+--------------+-------------------+---------------------------------+----------------+
; Location      ;                ;              ; ADC_CONVST        ; PIN_Y21                         ; QSF Assignment ;
; Location      ;                ;              ; ADC_DIN           ; PIN_W22                         ; QSF Assignment ;
; Location      ;                ;              ; ADC_DOUT          ; PIN_V23                         ; QSF Assignment ;
; Location      ;                ;              ; ADC_SCLK          ; PIN_W24                         ; QSF Assignment ;
; Location      ;                ;              ; AUD_ADCDAT        ; PIN_AJ29                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_ADCLRCK       ; PIN_AH29                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_BCLK          ; PIN_AF30                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_DACDAT        ; PIN_AF29                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_DACLRCK       ; PIN_AG30                        ; QSF Assignment ;
; Location      ;                ;              ; AUD_XCK           ; PIN_AH30                        ; QSF Assignment ;
; Location      ;                ;              ; FPGA_I2C_SCLK     ; PIN_Y24                         ; QSF Assignment ;
; Location      ;                ;              ; FPGA_I2C_SDAT     ; PIN_Y23                         ; QSF Assignment ;
; Location      ;                ;              ; HEX0[0]           ; PIN_W17                         ; QSF Assignment ;
; Location      ;                ;              ; HEX0[1]           ; PIN_V18                         ; QSF Assignment ;
; Location      ;                ;              ; HEX0[2]           ; PIN_AG17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX0[3]           ; PIN_AG16                        ; QSF Assignment ;
; Location      ;                ;              ; HEX0[4]           ; PIN_AH17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX0[5]           ; PIN_AG18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX0[6]           ; PIN_AH18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[0]           ; PIN_AF16                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[1]           ; PIN_V16                         ; QSF Assignment ;
; Location      ;                ;              ; HEX1[2]           ; PIN_AE16                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[3]           ; PIN_AD17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[4]           ; PIN_AE18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[5]           ; PIN_AE17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX1[6]           ; PIN_V17                         ; QSF Assignment ;
; Location      ;                ;              ; HEX2[0]           ; PIN_AA21                        ; QSF Assignment ;
; Location      ;                ;              ; HEX2[1]           ; PIN_AB17                        ; QSF Assignment ;
; Location      ;                ;              ; HEX2[2]           ; PIN_AA18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX2[3]           ; PIN_Y17                         ; QSF Assignment ;
; Location      ;                ;              ; HEX2[4]           ; PIN_Y18                         ; QSF Assignment ;
; Location      ;                ;              ; HEX2[5]           ; PIN_AF18                        ; QSF Assignment ;
; Location      ;                ;              ; HEX2[6]           ; PIN_W16                         ; QSF Assignment ;
; Location      ;                ;              ; HEX3[0]           ; PIN_Y19                         ; QSF Assignment ;
; Location      ;                ;              ; HEX3[1]           ; PIN_W19                         ; QSF Assignment ;
; Location      ;                ;              ; HEX3[2]           ; PIN_AD19                        ; QSF Assignment ;
; Location      ;                ;              ; HEX3[3]           ; PIN_AA20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX3[4]           ; PIN_AC20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX3[5]           ; PIN_AA19                        ; QSF Assignment ;
; Location      ;                ;              ; HEX3[6]           ; PIN_AD20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[0]           ; PIN_AD21                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[1]           ; PIN_AG22                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[2]           ; PIN_AE22                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[3]           ; PIN_AE23                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[4]           ; PIN_AG23                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[5]           ; PIN_AF23                        ; QSF Assignment ;
; Location      ;                ;              ; HEX4[6]           ; PIN_AH22                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[0]           ; PIN_AF21                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[1]           ; PIN_AG21                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[2]           ; PIN_AF20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[3]           ; PIN_AG20                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[4]           ; PIN_AE19                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[5]           ; PIN_AF19                        ; QSF Assignment ;
; Location      ;                ;              ; HEX5[6]           ; PIN_AB21                        ; QSF Assignment ;
; Location      ;                ;              ; PS2_CLK           ; PIN_AB25                        ; QSF Assignment ;
; Location      ;                ;              ; PS2_CLK2          ; PIN_AC25                        ; QSF Assignment ;
; Location      ;                ;              ; PS2_DAT           ; PIN_AA25                        ; QSF Assignment ;
; Location      ;                ;              ; PS2_DAT2          ; PIN_AB26                        ; QSF Assignment ;
; Location      ;                ;              ; TD_CLK27          ; PIN_AC18                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[0]        ; PIN_AG27                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[1]        ; PIN_AF28                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[2]        ; PIN_AE28                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[3]        ; PIN_AE27                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[4]        ; PIN_AE26                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[5]        ; PIN_AD27                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[6]        ; PIN_AD26                        ; QSF Assignment ;
; Location      ;                ;              ; TD_DATA[7]        ; PIN_AD25                        ; QSF Assignment ;
; Location      ;                ;              ; TD_HS             ; PIN_AH28                        ; QSF Assignment ;
; Location      ;                ;              ; TD_RESET_N        ; PIN_AC27                        ; QSF Assignment ;
; Location      ;                ;              ; TD_VS             ; PIN_AG28                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_BLANK_N       ; PIN_AK22                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[0]          ; PIN_AJ21                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[1]          ; PIN_AJ20                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[2]          ; PIN_AH20                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[3]          ; PIN_AJ19                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[4]          ; PIN_AH19                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[5]          ; PIN_AJ17                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[6]          ; PIN_AJ16                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_B[7]          ; PIN_AK16                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_CLK           ; PIN_AK21                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[0]          ; PIN_AK26                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[1]          ; PIN_AJ25                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[2]          ; PIN_AH25                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[3]          ; PIN_AK24                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[4]          ; PIN_AJ24                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[5]          ; PIN_AH24                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[6]          ; PIN_AK23                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_G[7]          ; PIN_AH23                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_HS            ; PIN_AK19                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[0]          ; PIN_AK29                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[1]          ; PIN_AK28                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[2]          ; PIN_AK27                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[3]          ; PIN_AJ27                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[4]          ; PIN_AH27                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[5]          ; PIN_AF26                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[6]          ; PIN_AG26                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_R[7]          ; PIN_AJ26                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_SYNC_N        ; PIN_AJ22                        ; QSF Assignment ;
; Location      ;                ;              ; VGA_VS            ; PIN_AK18                        ; QSF Assignment ;
; Global Signal ; WireShark      ;              ; pll_clk           ; GLOBAL_CLOCK                    ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; ADC_CONVST        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; ADC_DIN           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; ADC_DOUT          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; ADC_SCLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_ADCDAT        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_ADCLRCK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_BCLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_DACDAT        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_DACLRCK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; AUD_XCK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; FPGA_I2C_SCLK     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; FPGA_I2C_SDAT     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX0[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX1[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX2[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX3[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX4[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HEX5[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_CONV_USB_N    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[0]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[10] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[11] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[12] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[13] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[14] ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[1]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[2]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[3]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[4]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[5]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[6]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[7]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[8]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ADDR[9]  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_BA[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_BA[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_BA[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CAS_N    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CKE      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CK_N     ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CK_P     ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_CS_N     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DM[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DM[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DM[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DM[3]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_N[0] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_N[1] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_N[2] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_N[3] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_P[0] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_P[1] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_P[2] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQS_P[3] ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[10]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[11]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[12]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[13]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[14]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[15]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[16]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[17]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[18]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[19]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[20]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[21]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[22]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[23]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[24]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[25]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[26]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[27]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[28]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[29]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[30]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[31]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[3]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[4]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[5]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[6]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[7]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[8]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_DQ[9]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_ODT      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_RAS_N    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_RESET_N  ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_RZQ      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; HPS_DDR3_WE_N     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; PS2_CLK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; PS2_CLK2          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; PS2_DAT           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; PS2_DAT2          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_CLK27          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[0]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[1]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[2]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[3]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[4]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[5]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[6]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_DATA[7]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_HS             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_RESET_N        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; TD_VS             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_BLANK_N       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[0]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[1]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[2]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[3]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[4]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[5]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[6]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_B[7]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_CLK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[0]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[1]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[2]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[3]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[4]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[5]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[6]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_G[7]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_HS            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[0]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[1]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[2]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[3]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[4]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[5]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[6]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_R[7]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_SYNC_N        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard  ; WireShark      ;              ; VGA_VS            ; 3.3-V LVTTL                     ; QSF Assignment ;
+---------------+----------------+--------------+-------------------+---------------------------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 16892 ) ; 0.00 % ( 0 / 16892 )       ; 0.00 % ( 0 / 16892 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 16892 ) ; 0.00 % ( 0 / 16892 )       ; 0.00 % ( 0 / 16892 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11378 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 163 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 269 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 5034 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 48 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,399 / 41,910        ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 4,399                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,252 / 41,910        ; 15 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,767                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,269                 ;       ;
;         [c] ALMs used for registers                         ; 3,216                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,888 / 41,910        ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 35 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ;       ;
;         [c] Due to LAB input limits                         ; 31                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 878 / 4,191           ; 21 %  ;
;     -- Logic LABs                                           ; 878                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,313                 ;       ;
;     -- 7 input functions                                    ; 38                    ;       ;
;     -- 6 input functions                                    ; 921                   ;       ;
;     -- 5 input functions                                    ; 1,226                 ;       ;
;     -- 4 input functions                                    ; 797                   ;       ;
;     -- <=3 input functions                                  ; 2,331                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,970                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 10,804                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 9,965 / 83,820        ; 12 %  ;
;         -- Secondary logic registers                        ; 839 / 83,820          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 10,298                ;       ;
;         -- Routing optimization registers                   ; 506                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 130 / 499             ; 26 %  ;
;     -- Clock pins                                           ; 6 / 11                ; 55 %  ;
;     -- Dedicated input pins                                 ; 3 / 39                ; 8 %   ;
; I/O registers                                               ; 20                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 364 / 553             ; 66 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,837,072 / 5,662,720 ; 50 %  ;
; Total block memory implementation bits                      ; 3,727,360 / 5,662,720 ; 66 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.6% / 7.6% / 7.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 28.8% / 29.0% / 28.2% ;       ;
; Maximum fan-out                                             ; 8449                  ;       ;
; Highest non-global fan-out                                  ; 1502                  ;       ;
; Total fan-out                                               ; 72707                 ;       ;
; Average fan-out                                             ; 3.68                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                          ;
+-------------------------------------------------------------+-----------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+-----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3123 / 41910 ( 7 % )  ; 62 / 41910 ( < 1 % ) ; 109 / 41910 ( < 1 % ) ; 1107 / 41910 ( 3 % )           ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3123                  ; 62                   ; 109                   ; 1107                           ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3982 / 41910 ( 10 % ) ; 74 / 41910 ( < 1 % ) ; 114 / 41910 ( < 1 % ) ; 2085 / 41910 ( 5 % )           ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1464                  ; 15                   ; 36                    ; 253                            ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1080                  ; 37                   ; 54                    ; 99                             ; 0                              ;
;         [c] ALMs used for registers                         ; 1438                  ; 22                   ; 24                    ; 1733                           ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 891 / 41910 ( 2 % )   ; 12 / 41910 ( < 1 % ) ; 6 / 41910 ( < 1 % )   ; 980 / 41910 ( 2 % )            ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 32 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 1 / 41910 ( < 1 % )   ; 2 / 41910 ( < 1 % )            ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 3                     ; 0                    ; 1                     ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 29                    ; 0                    ; 0                     ; 2                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                   ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 588 / 4191 ( 14 % )   ; 12 / 4191 ( < 1 % )  ; 16 / 4191 ( < 1 % )   ; 266 / 4191 ( 6 % )             ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 588                   ; 12                   ; 16                    ; 266                            ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 4429                  ; 91                   ; 150                   ; 643                            ; 0                              ;
;     -- 7 input functions                                    ; 31                    ; 4                    ; 3                     ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 738                   ; 12                   ; 36                    ; 135                            ; 0                              ;
;     -- 5 input functions                                    ; 840                   ; 15                   ; 22                    ; 349                            ; 0                              ;
;     -- 4 input functions                                    ; 725                   ; 17                   ; 29                    ; 26                             ; 0                              ;
;     -- <=3 input functions                                  ; 2095                  ; 43                   ; 60                    ; 133                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1307                  ; 32                   ; 35                    ; 1596                           ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                       ;                                ;                                ;
;         -- Primary logic registers                          ; 5803 / 83820 ( 7 % )  ; 72 / 83820 ( < 1 % ) ; 119 / 83820 ( < 1 % ) ; 3971 / 83820 ( 5 % )           ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 659 / 83820 ( < 1 % ) ; 5 / 83820 ( < 1 % )  ; 10 / 83820 ( < 1 % )  ; 165 / 83820 ( < 1 % )          ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                       ;                                ;                                ;
;         -- Design implementation registers                  ; 6021                  ; 72                   ; 119                   ; 4086                           ; 0                              ;
;         -- Routing optimization registers                   ; 441                   ; 5                    ; 10                    ; 50                             ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
; I/O pins                                                    ; 119                   ; 0                    ; 0                     ; 0                              ; 11                             ;
; I/O registers                                               ; 0                     ; 0                    ; 0                     ; 0                              ; 20                             ;
; Total block memory bits                                     ; 330320                ; 0                    ; 0                     ; 2506752                        ; 0                              ;
; Total block memory implementation bits                      ; 593920                ; 0                    ; 0                     ; 3133440                        ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 58 / 553 ( 10 % )     ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )       ; 306 / 553 ( 55 % )             ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                ; 3 / 116 ( 2 % )                ;
; Double data rate I/O input circuitry                        ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                ; 5 / 400 ( 1 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                ; 5 / 400 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                 ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                  ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                       ;                                ;                                ;
;     -- Input Connections                                    ; 6877                  ; 64                   ; 205                   ; 5925                           ; 17                             ;
;     -- Registered Input Connections                         ; 6550                  ; 29                   ; 137                   ; 4506                           ; 0                              ;
;     -- Output Connections                                   ; 686                   ; 65                   ; 770                   ; 35                             ; 11532                          ;
;     -- Registered Output Connections                        ; 16                    ; 63                   ; 770                   ; 0                              ; 10                             ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                       ;                                ;                                ;
;     -- Total Connections                                    ; 46426                 ; 630                  ; 1904                  ; 30788                          ; 11631                          ;
;     -- Registered Connections                               ; 30236                 ; 407                  ; 1528                  ; 24808                          ; 10                             ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                       ;                                ;                                ;
;     -- Top                                                  ; 94                    ; 60                   ; 206                   ; 612                            ; 6591                           ;
;     -- pzdyqx:nabboc                                        ; 60                    ; 0                    ; 38                    ; 0                              ; 31                             ;
;     -- sld_hub:auto_hub                                     ; 206                   ; 38                   ; 28                    ; 530                            ; 173                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 612                   ; 0                    ; 530                   ; 64                             ; 4754                           ;
;     -- hard_block:auto_generated_inst                       ; 6591                  ; 31                   ; 173                   ; 4754                           ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                       ;                                ;                                ;
;     -- Input Ports                                          ; 69                    ; 11                   ; 144                   ; 987                            ; 26                             ;
;     -- Output Ports                                         ; 127                   ; 4                    ; 161                   ; 627                            ; 30                             ;
;     -- Bidir Ports                                          ; 47                    ; 0                    ; 0                     ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                       ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                     ; 348                            ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 88                    ; 613                            ; 10                             ;
;                                                             ;                       ;                      ;                       ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                       ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                     ; 627                            ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 53                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                     ; 13                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 113                   ; 310                            ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 118                   ; 324                            ; 4                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 98                    ; 615                            ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK2_50           ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 8450                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50           ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50           ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50            ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HPS_ENET_RX_CLK     ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DATA[0] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DATA[1] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DATA[2] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DATA[3] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_ENET_RX_DV      ; AA26  ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 2                  ; no     ; yes            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_LCM_SPIM_MISO   ; AH29  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_SPIM_MISO       ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_UART_RX         ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_USB_CLKOUT      ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_USB_DIR         ; AA12  ; 3A       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; HPS_USB_NXT         ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; IRDA_RXD            ; W20   ; 5A       ; 89           ; 6            ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]              ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]              ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]              ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]              ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]               ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]               ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]               ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]               ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]               ; W25   ; 5B       ; 89           ; 20           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]               ; V25   ; 5B       ; 89           ; 20           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]               ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]               ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]               ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]               ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]        ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]       ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]       ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]       ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]        ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]        ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]        ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]        ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]        ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]        ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]        ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]        ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]        ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]          ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]          ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N          ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE            ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK            ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N           ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM           ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N          ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM           ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N           ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_ENET_GTX_CLK    ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_MDC        ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_DATA[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_DATA[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_DATA[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_DATA[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_ENET_TX_EN      ; AF29  ; 5A       ; 89           ; 15           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_FLASH_DCLK      ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_FLASH_NCSO      ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_LCM_SPIM_CLK    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_LCM_SPIM_MOSI   ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_LCM_SPIM_SS     ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SD_CLK          ; D4    ; 8A       ; 10           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SPIM_CLK        ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SPIM_MOSI       ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_SPIM_SS         ; E7    ; 8A       ; 4            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_UART_TX         ; AK3   ; 3B       ; 20           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_USB_STP         ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; IRDA_TXD            ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]             ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]             ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]             ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]             ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]             ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]             ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]             ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]             ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]             ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]             ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_DQ[0]        ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10]       ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11]       ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12]       ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13]       ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14]       ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15]       ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]        ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]        ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]        ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]        ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]        ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]        ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]        ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]        ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]        ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; HPS_ENET_INT_N    ; AF6   ; 3A       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_ENET_MDIO     ; V23   ; 5A       ; 89           ; 15           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_FLASH_DATA[0] ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_FLASH_DATA[1] ; W24   ; 5A       ; 89           ; 15           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_FLASH_DATA[2] ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_FLASH_DATA[3] ; E6    ; 8A       ; 4            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_GSENSOR_INT   ; B2    ; 8A       ; 16           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C1_SCLK     ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C1_SDAT     ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C2_SCLK     ; C10   ; 8A       ; 28           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C2_SDAT     ; F6    ; 8A       ; 2            ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_I2C_CONTROL   ; H12   ; 8A       ; 20           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_KEY           ; AE26  ; 5A       ; 89           ; 8            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LCM_BK        ; W19   ; 4A       ; 80           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LCM_D_C       ; J9    ; 8A       ; 4            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LCM_RST_N     ; AK2   ; 3B       ; 20           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LED           ; J7    ; 8A       ; 16           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_LTC_GPIO      ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_CMD        ; C2    ; 8A       ; 12           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_DATA[0]    ; AF28  ; 5A       ; 89           ; 13           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_DATA[1]    ; F14   ; 8A       ; 36           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_DATA[2]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_SD_DATA[3]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[0]   ; D12   ; 8A       ; 22           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[1]   ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[2]   ; AG28  ; 5A       ; 89           ; 13           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[3]   ; G11   ; 8A       ; 10           ; 81           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[4]   ; AG27  ; 5A       ; 89           ; 4            ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[5]   ; B7    ; 8A       ; 32           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[6]   ; E3    ; 8A       ; 8            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
; HPS_USB_DATA[7]   ; D2    ; 8A       ; 12           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 5 / 32 ( 16 % )   ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 46 / 48 ( 96 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 25 / 80 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 19 / 32 ( 59 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 19 / 80 ( 24 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; HPS_SPIM_MOSI          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A26      ; 382        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; HPS_USB_DIR            ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[2]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[3]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50              ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; HPS_I2C1_SDAT          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA22     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; LEDR[0]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HPS_ENET_RX_DV         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HPS_ENET_RX_DATA[2]    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; SW[9]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo    ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; HPS_SD_DATA[2]         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; LEDR[8]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; LEDR[1]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HPS_LTC_GPIO           ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HPS_ENET_RX_DATA[3]    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; SW[2]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; SW[0]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; HPS_USB_DATA[1]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; HPS_USB_NXT            ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; LEDR[9]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; LEDR[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC26     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HPS_ENET_TX_DATA[1]    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; SW[6]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; SW[8]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; SW[3]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; HPS_ENET_RX_CLK        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; LEDR[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HPS_ENET_TX_DATA[0]    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HPS_ENET_RX_DATA[1]    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; SW[7]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ; 39         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; HPS_I2C1_SCLK          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; LEDR[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HPS_KEY                ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HPS_ENET_RX_DATA[0]    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; HPS_ENET_INT_N         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50               ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF17     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; LEDR[7]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; LEDR[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF27     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HPS_SD_DATA[0]         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HPS_ENET_TX_EN         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HPS_ENET_MDC           ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; HPS_USB_CLKOUT         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; HPS_FLASH_NCSO         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; HPS_UART_RX            ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; HPS_FLASH_DATA[2]      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; LEDR[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HPS_USB_DATA[4]        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HPS_USB_DATA[2]        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HPS_ENET_TX_DATA[3]    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH1      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH6      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; HPS_LCM_SPIM_MOSI      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; HPS_LCM_SPIM_CLK       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH21     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; HPS_ENET_GTX_CLK       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HPS_LCM_SPIM_MISO      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HPS_ENET_TX_DATA[2]    ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ3      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; KEY[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ18     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; HPS_USB_STP            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ28     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ30     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; HPS_LCM_RST_N          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; HPS_UART_TX            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; KEY[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; HPS_FLASH_DATA[0]      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; HPS_LCM_SPIM_SS        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; HPS_SD_DATA[3]         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; HPS_SPIM_MISO          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B2       ; 507        ; 8A             ; HPS_GSENSOR_INT        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 477        ; 8A             ; HPS_USB_DATA[5]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B27      ; 381        ; 7A             ; ^HPS_TDI               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; HPS_SD_CMD             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 483        ; 8A             ; HPS_I2C2_SCLK          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C13      ; 462        ; 8A             ; HPS_SPIM_CLK           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D2       ; 515        ; 8A             ; HPS_USB_DATA[7]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; HPS_SD_CLK             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 496        ; 8A             ; HPS_USB_DATA[0]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; 7C             ; VCCIO7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D23      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0              ;        ;              ;                     ; --           ;                 ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E3       ; 523        ; 8A             ; HPS_USB_DATA[6]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; HPS_FLASH_DATA[3]      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E7       ; 531        ; 8A             ; HPS_SPIM_SS            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E20      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; HPS_I2C2_SDAT          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 468        ; 8A             ; HPS_SD_DATA[1]         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F22      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G1       ;            ;                ; RREF                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 520        ; 8A             ; HPS_USB_DATA[3]        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ; 7B             ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; HPS_I2C_CONTROL        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H21      ;            ; 7A             ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J1       ; 3          ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; HPS_LED                ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; HPS_LCM_D_C            ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ;            ;                ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ; --             ; VCCRSTCLK_HPS          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50              ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K18      ;            ; 7B             ; VCCPD7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ; 11         ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N26      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P23      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ; 19         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T22      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T27      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ; 23         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U21      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U29      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V19      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HPS_ENET_MDIO          ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; SW[5]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W1       ; 27         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                    ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W18      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; HPS_LCM_BK             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; IRDA_RXD               ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; IRDA_TXD               ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HPS_FLASH_DATA[1]      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; SW[4]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W28      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y1       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL              ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; HPS_FLASH_DCLK         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y20      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y25      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50              ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; SW[1]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y30      ;            ;                ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; LEDR[0]             ; Missing drive strength and slew rate ;
; LEDR[1]             ; Missing drive strength and slew rate ;
; LEDR[2]             ; Missing drive strength and slew rate ;
; LEDR[3]             ; Missing drive strength and slew rate ;
; LEDR[4]             ; Missing drive strength and slew rate ;
; LEDR[5]             ; Missing drive strength and slew rate ;
; LEDR[6]             ; Missing drive strength and slew rate ;
; LEDR[7]             ; Missing drive strength and slew rate ;
; LEDR[8]             ; Missing drive strength and slew rate ;
; LEDR[9]             ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]        ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[12]       ; Missing drive strength and slew rate ;
; DRAM_BA[0]          ; Missing drive strength and slew rate ;
; DRAM_BA[1]          ; Missing drive strength and slew rate ;
; DRAM_CAS_N          ; Missing drive strength and slew rate ;
; DRAM_CKE            ; Missing drive strength and slew rate ;
; DRAM_CLK            ; Missing drive strength and slew rate ;
; DRAM_CS_N           ; Missing drive strength and slew rate ;
; DRAM_LDQM           ; Missing drive strength and slew rate ;
; DRAM_RAS_N          ; Missing drive strength and slew rate ;
; DRAM_UDQM           ; Missing drive strength and slew rate ;
; DRAM_WE_N           ; Missing drive strength and slew rate ;
; HPS_ENET_GTX_CLK    ; Missing drive strength and slew rate ;
; HPS_ENET_MDC        ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[0] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[1] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[2] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_DATA[3] ; Missing drive strength and slew rate ;
; HPS_ENET_TX_EN      ; Missing drive strength and slew rate ;
; HPS_FLASH_DCLK      ; Missing drive strength and slew rate ;
; HPS_FLASH_NCSO      ; Missing drive strength and slew rate ;
; HPS_LCM_SPIM_CLK    ; Missing drive strength and slew rate ;
; HPS_LCM_SPIM_MOSI   ; Missing drive strength and slew rate ;
; HPS_LCM_SPIM_SS     ; Missing drive strength and slew rate ;
; HPS_SD_CLK          ; Missing drive strength and slew rate ;
; HPS_SPIM_CLK        ; Missing drive strength and slew rate ;
; HPS_SPIM_MOSI       ; Missing drive strength and slew rate ;
; HPS_SPIM_SS         ; Missing drive strength and slew rate ;
; HPS_UART_TX         ; Missing drive strength and slew rate ;
; HPS_USB_STP         ; Missing drive strength and slew rate ;
; IRDA_TXD            ; Missing drive strength and slew rate ;
; DRAM_DQ[0]          ; Missing drive strength and slew rate ;
; DRAM_DQ[1]          ; Missing drive strength and slew rate ;
; DRAM_DQ[2]          ; Missing drive strength and slew rate ;
; DRAM_DQ[3]          ; Missing drive strength and slew rate ;
; DRAM_DQ[4]          ; Missing drive strength and slew rate ;
; DRAM_DQ[5]          ; Missing drive strength and slew rate ;
; DRAM_DQ[6]          ; Missing drive strength and slew rate ;
; DRAM_DQ[7]          ; Missing drive strength and slew rate ;
; DRAM_DQ[8]          ; Missing drive strength and slew rate ;
; DRAM_DQ[9]          ; Missing drive strength and slew rate ;
; DRAM_DQ[10]         ; Missing drive strength and slew rate ;
; DRAM_DQ[11]         ; Missing drive strength and slew rate ;
; DRAM_DQ[12]         ; Missing drive strength and slew rate ;
; DRAM_DQ[13]         ; Missing drive strength and slew rate ;
; DRAM_DQ[14]         ; Missing drive strength and slew rate ;
; DRAM_DQ[15]         ; Missing drive strength and slew rate ;
; HPS_ENET_INT_N      ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[0]   ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[1]   ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[2]   ; Missing drive strength and slew rate ;
; HPS_FLASH_DATA[3]   ; Missing drive strength and slew rate ;
; HPS_GSENSOR_INT     ; Missing drive strength and slew rate ;
; HPS_I2C1_SCLK       ; Missing drive strength and slew rate ;
; HPS_I2C1_SDAT       ; Missing drive strength and slew rate ;
; HPS_I2C2_SCLK       ; Missing drive strength and slew rate ;
; HPS_I2C2_SDAT       ; Missing drive strength and slew rate ;
; HPS_I2C_CONTROL     ; Missing drive strength and slew rate ;
; HPS_KEY             ; Missing drive strength and slew rate ;
; HPS_LCM_BK          ; Missing drive strength and slew rate ;
; HPS_LCM_D_C         ; Missing drive strength and slew rate ;
; HPS_LCM_RST_N       ; Missing drive strength and slew rate ;
; HPS_LED             ; Missing drive strength and slew rate ;
; HPS_LTC_GPIO        ; Missing drive strength and slew rate ;
; HPS_SD_CMD          ; Missing drive strength and slew rate ;
; HPS_SD_DATA[0]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[1]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[2]      ; Missing drive strength and slew rate ;
; HPS_SD_DATA[3]      ; Missing drive strength and slew rate ;
; HPS_USB_DATA[0]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[1]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[2]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[3]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[4]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[5]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[6]     ; Missing drive strength and slew rate ;
; HPS_USB_DATA[7]     ; Missing drive strength and slew rate ;
; HPS_ENET_MDIO       ; Missing drive strength and slew rate ;
; HPS_ENET_GTX_CLK    ; Missing location assignment          ;
; HPS_ENET_MDC        ; Missing location assignment          ;
; HPS_ENET_RX_CLK     ; Missing location assignment          ;
; HPS_ENET_TX_DATA[0] ; Missing location assignment          ;
; HPS_ENET_TX_DATA[1] ; Missing location assignment          ;
; HPS_ENET_TX_DATA[2] ; Missing location assignment          ;
; HPS_ENET_TX_DATA[3] ; Missing location assignment          ;
; HPS_ENET_TX_EN      ; Missing location assignment          ;
; HPS_FLASH_DCLK      ; Missing location assignment          ;
; HPS_FLASH_NCSO      ; Missing location assignment          ;
; HPS_LCM_SPIM_CLK    ; Missing location assignment          ;
; HPS_LCM_SPIM_MISO   ; Missing location assignment          ;
; HPS_LCM_SPIM_MOSI   ; Missing location assignment          ;
; HPS_LCM_SPIM_SS     ; Missing location assignment          ;
; HPS_SD_CLK          ; Missing location assignment          ;
; HPS_SPIM_CLK        ; Missing location assignment          ;
; HPS_SPIM_MISO       ; Missing location assignment          ;
; HPS_SPIM_MOSI       ; Missing location assignment          ;
; HPS_SPIM_SS         ; Missing location assignment          ;
; HPS_UART_RX         ; Missing location assignment          ;
; HPS_UART_TX         ; Missing location assignment          ;
; HPS_USB_CLKOUT      ; Missing location assignment          ;
; HPS_USB_DIR         ; Missing location assignment          ;
; HPS_USB_NXT         ; Missing location assignment          ;
; HPS_USB_STP         ; Missing location assignment          ;
; HPS_ENET_INT_N      ; Missing location assignment          ;
; HPS_FLASH_DATA[0]   ; Missing location assignment          ;
; HPS_FLASH_DATA[1]   ; Missing location assignment          ;
; HPS_FLASH_DATA[2]   ; Missing location assignment          ;
; HPS_FLASH_DATA[3]   ; Missing location assignment          ;
; HPS_GSENSOR_INT     ; Missing location assignment          ;
; HPS_I2C1_SCLK       ; Missing location assignment          ;
; HPS_I2C1_SDAT       ; Missing location assignment          ;
; HPS_I2C2_SCLK       ; Missing location assignment          ;
; HPS_I2C2_SDAT       ; Missing location assignment          ;
; HPS_I2C_CONTROL     ; Missing location assignment          ;
; HPS_KEY             ; Missing location assignment          ;
; HPS_LCM_BK          ; Missing location assignment          ;
; HPS_LCM_D_C         ; Missing location assignment          ;
; HPS_LCM_RST_N       ; Missing location assignment          ;
; HPS_LED             ; Missing location assignment          ;
; HPS_LTC_GPIO        ; Missing location assignment          ;
; HPS_SD_CMD          ; Missing location assignment          ;
; HPS_SD_DATA[0]      ; Missing location assignment          ;
; HPS_SD_DATA[1]      ; Missing location assignment          ;
; HPS_SD_DATA[2]      ; Missing location assignment          ;
; HPS_SD_DATA[3]      ; Missing location assignment          ;
; HPS_USB_DATA[0]     ; Missing location assignment          ;
; HPS_USB_DATA[1]     ; Missing location assignment          ;
; HPS_USB_DATA[2]     ; Missing location assignment          ;
; HPS_USB_DATA[3]     ; Missing location assignment          ;
; HPS_USB_DATA[4]     ; Missing location assignment          ;
; HPS_USB_DATA[5]     ; Missing location assignment          ;
; HPS_USB_DATA[6]     ; Missing location assignment          ;
; HPS_USB_DATA[7]     ; Missing location assignment          ;
; HPS_ENET_MDIO       ; Missing location assignment          ;
; HPS_ENET_RX_DATA[3] ; Missing location assignment          ;
; HPS_ENET_RX_DATA[2] ; Missing location assignment          ;
; HPS_ENET_RX_DATA[1] ; Missing location assignment          ;
; HPS_ENET_RX_DATA[0] ; Missing location assignment          ;
; HPS_ENET_RX_DV      ; Missing location assignment          ;
+---------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                            ;                            ;
+------------------------------------------------------------------------------------------------------------+----------------------------+
; Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                            ; Integer PLL                ;
;     -- PLL Location                                                                                        ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                             ; none                       ;
;     -- PLL Bandwidth                                                                                       ; Auto                       ;
;         -- PLL Bandwidth Range                                                                             ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                           ; 100.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                          ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                   ; 375.0 MHz                  ;
;     -- PLL Operation Mode                                                                                  ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                   ; 80.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                   ; 213.333333 MHz             ;
;     -- PLL Enable                                                                                          ; On                         ;
;     -- PLL Fractional Division                                                                             ; N/A                        ;
;     -- M Counter                                                                                           ; 15                         ;
;     -- N Counter                                                                                           ; 4                          ;
;     -- PLL Refclk Select                                                                                   ;                            ;
;             -- PLL Refclk Select Location                                                                  ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                          ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                          ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                             ; N/A                        ;
;             -- CORECLKIN source                                                                            ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                          ; N/A                        ;
;             -- PLLIQCLKIN source                                                                           ; N/A                        ;
;             -- RXIQCLKIN source                                                                            ; N/A                        ;
;             -- CLKIN(0) source                                                                             ; CLOCK2_50~input            ;
;             -- CLKIN(1) source                                                                             ; N/A                        ;
;             -- CLKIN(2) source                                                                             ; N/A                        ;
;             -- CLKIN(3) source                                                                             ; N/A                        ;
;     -- PLL Output Counter                                                                                  ;                            ;
;         -- Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                      ; 125.0 MHz                  ;
;             -- Output Clock Location                                                                       ; PLLOUTPUTCOUNTER_X89_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                      ; On                         ;
;             -- Duty Cycle                                                                                  ; 50.0000                    ;
;             -- Phase Shift                                                                                 ; 0.000000 degrees           ;
;             -- C Counter                                                                                   ; 3                          ;
;             -- C Counter PH Mux PRST                                                                       ; 0                          ;
;             -- C Counter PRST                                                                              ; 1                          ;
;                                                                                                            ;                            ;
+------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                 ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Entity Name                                                                ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+
; |WireShark                                                                                                                                                                 ; 4399.0 (0.8)         ; 6251.5 (0.8)                     ; 1887.0 (0.0)                                      ; 34.5 (0.0)                       ; 0.0 (0.0)            ; 5313 (2)            ; 10804 (0)                 ; 20 (20)       ; 2837072           ; 364   ; 0          ; 130  ; 0            ; |WireShark                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; WireShark                                                                  ; work         ;
;    |Wire_Shark:u0|                                                                                                                                                         ; 3121.7 (0.0)         ; 3980.2 (0.0)                     ; 890.5 (0.0)                                       ; 32.0 (0.0)                       ; 0.0 (0.0)            ; 4427 (0)            ; 6462 (0)                  ; 0 (0)         ; 330320            ; 58    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Wire_Shark                                                                 ; Wire_Shark   ;
;       |Wire_Shark_SGDMA_RX:sgdma_rx|                                                                                                                                       ; 292.9 (2.2)          ; 365.7 (2.5)                      ; 79.1 (0.7)                                        ; 6.2 (0.4)                        ; 0.0 (0.0)            ; 304 (5)             ; 731 (3)                   ; 0 (0)         ; 138               ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_RX                                                        ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|                                                                                                         ; 210.7 (0.0)          ; 258.4 (0.0)                      ; 52.6 (0.0)                                        ; 4.8 (0.0)                        ; 0.0 (0.0)            ; 195 (0)             ; 525 (0)                   ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Wire_Shark_SGDMA_RX_chain                                                  ; Wire_Shark   ;
;             |control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|                              ; 92.4 (92.4)          ; 108.2 (108.2)                    ; 20.6 (20.6)                                       ; 4.8 (4.8)                        ; 0.0 (0.0)            ; 104 (104)           ; 181 (181)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                                                                                                         ; control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX              ; Wire_Shark   ;
;             |descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|                                        ; 100.8 (83.8)         ; 132.7 (112.2)                    ; 32.0 (28.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (53)             ; 298 (262)                 ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                                                                                                                   ; descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX                   ; Wire_Shark   ;
;                |altshift_taps:desc_assembler_rtl_0|                                                                                                                        ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 8 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0                                                                                                                                                                                                                                                                                                ; altshift_taps                                                              ; work         ;
;                   |shift_taps_0tv:auto_generated|                                                                                                                          ; 6.0 (2.5)            ; 6.0 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (5)              ; 8 (3)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated                                                                                                                                                                                                                                                                  ; shift_taps_0tv                                                             ; work         ;
;                      |altsyncram_lcc1:altsyncram4|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|altsyncram_lcc1:altsyncram4                                                                                                                                                                                                                                      ; altsyncram_lcc1                                                            ; work         ;
;                      |cntr_d1h:cntr5|                                                                                                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|cntr_d1h:cntr5                                                                                                                                                                                                                                                   ; cntr_d1h                                                                   ; work         ;
;                      |cntr_phf:cntr1|                                                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|cntr_phf:cntr1                                                                                                                                                                                                                                                   ; cntr_phf                                                                   ; work         ;
;                |descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo| ; 10.8 (0.0)           ; 14.5 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo                                                                                                                                                                         ; descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo ; Wire_Shark   ;
;                   |scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|                                                      ; 10.8 (0.0)           ; 14.5 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo                                                                       ; scfifo                                                                     ; work         ;
;                      |a_fffifo:subfifo|                                                                                                                                    ; 10.8 (1.3)           ; 14.5 (1.3)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (3)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ; a_fffifo                                                                   ; work         ;
;                         |a_fefifo:fifo_state|                                                                                                                              ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ; a_fefifo                                                                   ; work         ;
;                         |lpm_counter:rd_ptr|                                                                                                                               ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ; lpm_counter                                                                ; work         ;
;                            |cntr_i3f:auto_generated|                                                                                                                       ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated           ; cntr_i3f                                                                   ; work         ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                         ; 2.0 (2.0)            ; 3.5 (3.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ; lpm_ff                                                                     ; work         ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                         ; 1.5 (1.5)            ; 3.5 (3.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ; lpm_ff                                                                     ; work         ;
;                         |lpm_ff:output_buffer|                                                                                                                             ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ; lpm_ff                                                                     ; work         ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                                    ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ; lpm_mux                                                                    ; work         ;
;                            |mux_vjc:auto_generated|                                                                                                                        ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_vjc:auto_generated ; mux_vjc                                                                    ; work         ;
;             |descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|                                      ; 17.5 (17.5)          ; 17.5 (17.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                                                                                                                 ; descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX                  ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|                                                                                           ; 5.3 (0.0)            ; 5.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 58                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Wire_Shark_SGDMA_RX_command_fifo                                           ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|                                                                                                         ; 5.3 (0.0)            ; 5.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 58                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                     ; work         ;
;                |scfifo_mc91:auto_generated|                                                                                                                                ; 5.3 (0.0)            ; 5.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 58                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; scfifo_mc91                                                                ; work         ;
;                   |a_dpfifo_ti91:dpfifo|                                                                                                                                   ; 5.3 (4.3)            ; 5.5 (4.3)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (9)              ; 9 (7)                     ; 0 (0)         ; 58                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_ti91                                                              ; work         ;
;                      |altsyncram_dgn1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 58                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|altsyncram_dgn1:FIFOram                                                                                                                                                                                                                                                                                                              ; altsyncram_dgn1                                                            ; work         ;
;                      |cntr_egb:wr_ptr|                                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|cntr_egb:wr_ptr                                                                                                                                                                                                                                                                                                                      ; cntr_egb                                                                   ; work         ;
;                      |cntr_qg7:usedw_counter|                                                                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|cntr_qg7:usedw_counter                                                                                                                                                                                                                                                                                                               ; cntr_qg7                                                                   ; work         ;
;          |Wire_Shark_SGDMA_RX_command_grabber:the_Wire_Shark_SGDMA_RX_command_grabber|                                                                                     ; 3.2 (3.2)            ; 13.8 (13.8)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_grabber:the_Wire_Shark_SGDMA_RX_command_grabber                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_SGDMA_RX_command_grabber                                        ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|                                                                                 ; 14.1 (0.0)           ; 19.0 (0.0)                       ; 5.4 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_RX_desc_address_fifo                                      ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|                                                                                               ; 14.1 (0.0)           ; 19.0 (0.0)                       ; 5.4 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                     ; work         ;
;                |a_fffifo:subfifo|                                                                                                                                          ; 14.1 (1.2)           ; 19.0 (1.3)                       ; 5.4 (0.2)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 7 (3)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                                 ; a_fffifo                                                                   ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                                                    ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                                             ; a_fefifo                                                                   ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                                                     ; 0.8 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                                              ; lpm_counter                                                                ; work         ;
;                      |cntr_i3f:auto_generated|                                                                                                                             ; 0.8 (0.8)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated                                                                                                                                                                                                                                                                                                      ; cntr_i3f                                                                   ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                               ; 2.5 (2.5)            ; 4.8 (4.8)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                     ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                               ; 2.5 (2.5)            ; 5.2 (5.2)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                     ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                                                   ; 5.3 (5.3)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                                            ; lpm_ff                                                                     ; work         ;
;          |Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|                                                                                                     ; 51.9 (48.8)          ; 61.0 (57.0)                      ; 9.6 (8.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 73 (67)             ; 118 (117)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_SGDMA_RX_m_write                                                ; Wire_Shark   ;
;             |byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|                                          ; 3.2 (0.0)            ; 4.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX                                                                                                                                                                                                                                                                                                                                 ; byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX                    ; Wire_Shark   ;
;                |thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_thirty_two_bit_byteenable_FSM|                                                  ; 3.2 (3.2)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_thirty_two_bit_byteenable_FSM                                                                                                                                                                                                                        ; thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX     ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|                                                                                 ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_RX_status_token_fifo                                      ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|                                                                                               ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                     ; work         ;
;                |scfifo_7b91:auto_generated|                                                                                                                                ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 8 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated                                                                                                                                                                                                                                                                                                                                       ; scfifo_7b91                                                                ; work         ;
;                   |a_dpfifo_eh91:dpfifo|                                                                                                                                   ; 5.5 (4.3)            ; 5.5 (4.5)                        ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (9)              ; 8 (6)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo                                                                                                                                                                                                                                                                                                                  ; a_dpfifo_eh91                                                              ; work         ;
;                      |altsyncram_fdn1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|altsyncram_fdn1:FIFOram                                                                                                                                                                                                                                                                                          ; altsyncram_fdn1                                                            ; work         ;
;                      |cntr_egb:wr_ptr|                                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|cntr_egb:wr_ptr                                                                                                                                                                                                                                                                                                  ; cntr_egb                                                                   ; work         ;
;                      |cntr_qg7:usedw_counter|                                                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|cntr_qg7:usedw_counter                                                                                                                                                                                                                                                                                           ; cntr_qg7                                                                   ; work         ;
;       |Wire_Shark_SGDMA_TX:sgdma_tx|                                                                                                                                       ; 368.1 (2.0)          ; 477.7 (3.0)                      ; 113.2 (1.1)                                       ; 3.6 (0.1)                        ; 0.0 (0.0)            ; 508 (6)             ; 787 (3)                   ; 0 (0)         ; 2582              ; 6     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_TX                                                        ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|                                                                                                         ; 199.0 (0.0)          ; 261.3 (0.0)                      ; 63.3 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 219 (0)             ; 495 (0)                   ; 0 (0)         ; 104               ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Wire_Shark_SGDMA_TX_chain                                                  ; Wire_Shark   ;
;             |control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|                              ; 86.9 (86.9)          ; 108.7 (108.7)                    ; 22.8 (22.8)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 104 (104)           ; 185 (185)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX                                                                                                                                                                                                                                                                                                                         ; control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX              ; Wire_Shark   ;
;             |descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|                                        ; 100.6 (71.1)         ; 133.0 (100.0)                    ; 32.4 (28.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (53)            ; 264 (214)                 ; 0 (0)         ; 104               ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX                                                                                                                                                                                                                                                                                                                                   ; descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX                   ; Wire_Shark   ;
;                |altshift_taps:desc_assembler_rtl_0|                                                                                                                        ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 8 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0                                                                                                                                                                                                                                                                                                ; altshift_taps                                                              ; work         ;
;                   |shift_taps_vsv:auto_generated|                                                                                                                          ; 6.0 (2.5)            ; 6.0 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (5)              ; 8 (3)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated                                                                                                                                                                                                                                                                  ; shift_taps_vsv                                                             ; work         ;
;                      |altsyncram_jfc1:altsyncram4|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|altsyncram_jfc1:altsyncram4                                                                                                                                                                                                                                      ; altsyncram_jfc1                                                            ; work         ;
;                      |cntr_d1h:cntr5|                                                                                                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|cntr_d1h:cntr5                                                                                                                                                                                                                                                   ; cntr_d1h                                                                   ; work         ;
;                      |cntr_phf:cntr1|                                                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|cntr_phf:cntr1                                                                                                                                                                                                                                                   ; cntr_phf                                                                   ; work         ;
;                |altshift_taps:desc_assembler_rtl_1|                                                                                                                        ; 6.2 (0.0)            ; 6.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 7 (0)                     ; 0 (0)         ; 24                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1                                                                                                                                                                                                                                                                                                ; altshift_taps                                                              ; work         ;
;                   |shift_taps_usv:auto_generated|                                                                                                                          ; 6.2 (1.5)            ; 6.5 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (3)              ; 7 (3)                     ; 0 (0)         ; 24                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated                                                                                                                                                                                                                                                                  ; shift_taps_usv                                                             ; work         ;
;                      |altsyncram_hfc1:altsyncram4|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|altsyncram_hfc1:altsyncram4                                                                                                                                                                                                                                      ; altsyncram_hfc1                                                            ; work         ;
;                      |cntr_b1h:cntr5|                                                                                                                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|cntr_b1h:cntr5                                                                                                                                                                                                                                                   ; cntr_b1h                                                                   ; work         ;
;                      |cntr_ohf:cntr1|                                                                                                                                      ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|cntr_ohf:cntr1                                                                                                                                                                                                                                                   ; cntr_ohf                                                                   ; work         ;
;                |altshift_taps:desc_assembler_rtl_2|                                                                                                                        ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 7 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2                                                                                                                                                                                                                                                                                                ; altshift_taps                                                              ; work         ;
;                   |shift_taps_buv:auto_generated|                                                                                                                          ; 6.0 (2.5)            ; 6.0 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (5)              ; 7 (3)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_buv:auto_generated                                                                                                                                                                                                                                                                  ; shift_taps_buv                                                             ; work         ;
;                      |altsyncram_ffc1:altsyncram4|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_buv:auto_generated|altsyncram_ffc1:altsyncram4                                                                                                                                                                                                                                      ; altsyncram_ffc1                                                            ; work         ;
;                      |cntr_d1h:cntr5|                                                                                                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_buv:auto_generated|cntr_d1h:cntr5                                                                                                                                                                                                                                                   ; cntr_d1h                                                                   ; work         ;
;                      |cntr_phf:cntr1|                                                                                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_buv:auto_generated|cntr_phf:cntr1                                                                                                                                                                                                                                                   ; cntr_phf                                                                   ; work         ;
;                |descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo| ; 11.0 (0.0)           ; 14.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo                                                                                                                                                                         ; descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo ; Wire_Shark   ;
;                   |scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|                                                      ; 11.0 (0.0)           ; 14.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo                                                                       ; scfifo                                                                     ; work         ;
;                      |a_fffifo:subfifo|                                                                                                                                    ; 11.0 (1.3)           ; 14.5 (1.3)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (3)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ; a_fffifo                                                                   ; work         ;
;                         |a_fefifo:fifo_state|                                                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ; a_fefifo                                                                   ; work         ;
;                         |lpm_counter:rd_ptr|                                                                                                                               ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ; lpm_counter                                                                ; work         ;
;                            |cntr_i3f:auto_generated|                                                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated           ; cntr_i3f                                                                   ; work         ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                         ; 2.0 (2.0)            ; 3.3 (3.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ; lpm_ff                                                                     ; work         ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                         ; 1.5 (1.5)            ; 3.7 (3.7)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ; lpm_ff                                                                     ; work         ;
;                         |lpm_ff:output_buffer|                                                                                                                             ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ; lpm_ff                                                                     ; work         ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                                    ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ; lpm_mux                                                                    ; work         ;
;                            |mux_vjc:auto_generated|                                                                                                                        ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_vjc:auto_generated ; mux_vjc                                                                    ; work         ;
;             |descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX|                                      ; 11.5 (11.5)          ; 19.6 (19.6)                      ; 8.1 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX                                                                                                                                                                                                                                                                                                                                 ; descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX                  ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|                                                                                           ; 5.3 (0.0)            ; 5.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 62                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Wire_Shark_SGDMA_TX_command_fifo                                           ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|                                                                                                         ; 5.3 (0.0)            ; 5.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 62                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                     ; work         ;
;                |scfifo_mc91:auto_generated|                                                                                                                                ; 5.3 (0.0)            ; 5.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 62                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated                                                                                                                                                                                                                                                                                                                                                           ; scfifo_mc91                                                                ; work         ;
;                   |a_dpfifo_ti91:dpfifo|                                                                                                                                   ; 5.3 (4.1)            ; 5.3 (4.2)                        ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (9)              ; 9 (7)                     ; 0 (0)         ; 62                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_ti91                                                              ; work         ;
;                      |altsyncram_dgn1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 62                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|altsyncram_dgn1:FIFOram                                                                                                                                                                                                                                                                                                              ; altsyncram_dgn1                                                            ; work         ;
;                      |cntr_egb:wr_ptr|                                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|cntr_egb:wr_ptr                                                                                                                                                                                                                                                                                                                      ; cntr_egb                                                                   ; work         ;
;                      |cntr_qg7:usedw_counter|                                                                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|cntr_qg7:usedw_counter                                                                                                                                                                                                                                                                                                               ; cntr_qg7                                                                   ; work         ;
;          |Wire_Shark_SGDMA_TX_command_grabber:the_Wire_Shark_SGDMA_TX_command_grabber|                                                                                     ; 6.7 (6.7)            ; 16.2 (16.2)                      ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_grabber:the_Wire_Shark_SGDMA_TX_command_grabber                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_SGDMA_TX_command_grabber                                        ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|                                                                                 ; 12.9 (0.0)           ; 16.8 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_TX_desc_address_fifo                                      ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|                                                                                               ; 12.9 (0.0)           ; 16.8 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                     ; work         ;
;                |a_fffifo:subfifo|                                                                                                                                          ; 12.9 (0.6)           ; 16.8 (0.6)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (3)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                                 ; a_fffifo                                                                   ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                                                    ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                                             ; a_fefifo                                                                   ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                                                     ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                                              ; lpm_counter                                                                ; work         ;
;                      |cntr_i3f:auto_generated|                                                                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated                                                                                                                                                                                                                                                                                                      ; cntr_i3f                                                                   ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                               ; 2.5 (2.5)            ; 4.2 (4.2)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                     ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                               ; 2.5 (2.5)            ; 4.6 (4.6)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                     ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                                                   ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                                            ; lpm_ff                                                                     ; work         ;
;          |Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|                                                                                                       ; 112.7 (112.7)        ; 127.8 (127.8)                    ; 17.6 (17.6)                                       ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 207 (207)           ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_SGDMA_TX_m_read                                                 ; Wire_Shark   ;
;          |Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|                                                                                               ; 24.4 (7.2)           ; 41.7 (23.5)                      ; 17.3 (16.4)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 45 (11)             ; 78 (46)                   ; 0 (0)         ; 2368              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Wire_Shark_SGDMA_TX_m_readfifo                                             ; Wire_Shark   ;
;             |Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|                                                                      ; 17.3 (0.0)           ; 18.2 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 32 (0)                    ; 0 (0)         ; 2368              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo                                  ; Wire_Shark   ;
;                |scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|                                                                                               ; 17.3 (0.0)           ; 18.2 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 32 (0)                    ; 0 (0)         ; 2368              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                           ; scfifo                                                                     ; work         ;
;                   |scfifo_gv91:auto_generated|                                                                                                                             ; 17.3 (0.0)           ; 18.2 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 32 (0)                    ; 0 (0)         ; 2368              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated                                                                                                                                                                                                                                                                ; scfifo_gv91                                                                ; work         ;
;                      |a_dpfifo_n5a1:dpfifo|                                                                                                                                ; 17.3 (8.8)           ; 18.2 (9.7)                       ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (17)             ; 32 (14)                   ; 0 (0)         ; 2368              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo                                                                                                                                                                                                                                           ; a_dpfifo_n5a1                                                              ; work         ;
;                         |altsyncram_hhn1:FIFOram|                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2368              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|altsyncram_hhn1:FIFOram                                                                                                                                                                                                                   ; altsyncram_hhn1                                                            ; work         ;
;                         |cntr_igb:rd_ptr_msb|                                                                                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|cntr_igb:rd_ptr_msb                                                                                                                                                                                                                       ; cntr_igb                                                                   ; work         ;
;                         |cntr_jgb:wr_ptr|                                                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                           ; cntr_jgb                                                                   ; work         ;
;                         |cntr_vg7:usedw_counter|                                                                                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|cntr_vg7:usedw_counter                                                                                                                                                                                                                    ; cntr_vg7                                                                   ; work         ;
;          |Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|                                                                                 ; 5.0 (0.0)            ; 5.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_SGDMA_TX_status_token_fifo                                      ; Wire_Shark   ;
;             |scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|                                                                                               ; 5.0 (0.0)            ; 5.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                     ; work         ;
;                |scfifo_7b91:auto_generated|                                                                                                                                ; 5.0 (0.0)            ; 5.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated                                                                                                                                                                                                                                                                                                                                       ; scfifo_7b91                                                                ; work         ;
;                   |a_dpfifo_eh91:dpfifo|                                                                                                                                   ; 5.0 (4.0)            ; 5.5 (4.3)                        ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (9)              ; 9 (7)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo                                                                                                                                                                                                                                                                                                                  ; a_dpfifo_eh91                                                              ; work         ;
;                      |altsyncram_fdn1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|altsyncram_fdn1:FIFOram                                                                                                                                                                                                                                                                                          ; altsyncram_fdn1                                                            ; work         ;
;                      |cntr_egb:wr_ptr|                                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|cntr_egb:wr_ptr                                                                                                                                                                                                                                                                                                  ; cntr_egb                                                                   ; work         ;
;                      |cntr_qg7:usedw_counter|                                                                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|cntr_qg7:usedw_counter                                                                                                                                                                                                                                                                                           ; cntr_qg7                                                                   ; work         ;
;       |Wire_Shark_TSE_MAC:tse_mac|                                                                                                                                         ; 1652.4 (0.0)         ; 2235.0 (0.0)                     ; 590.1 (0.0)                                       ; 7.5 (0.0)                        ; 0.0 (0.0)            ; 2363 (0)            ; 3882 (0)                  ; 0 (0)         ; 151936            ; 23    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Wire_Shark_TSE_MAC                                                         ; Wire_Shark   ;
;          |altera_eth_tse_mac:i_tse_mac|                                                                                                                                    ; 1652.4 (15.5)        ; 2235.0 (20.8)                    ; 590.1 (5.3)                                       ; 7.5 (0.0)                        ; 0.0 (0.0)            ; 2363 (38)           ; 3882 (1)                  ; 0 (0)         ; 151936            ; 23    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_mac                                                         ; Wire_Shark   ;
;             |altera_tse_mac_control:U_MAC_CONTROL|                                                                                                                         ; 622.6 (0.0)          ; 825.7 (0.0)                      ; 206.2 (0.0)                                       ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 775 (0)             ; 1440 (0)                  ; 0 (0)         ; 1536              ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_mac_control                                                     ; Wire_Shark   ;
;                |altera_tse_host_control:U_CTRL|                                                                                                                            ; 18.1 (17.2)          ; 21.9 (19.6)                      ; 3.8 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 28 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_tse_host_control                                                    ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                               ; 0.9 (0.0)            ; 1.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                               ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_register_map:U_REG|                                                                                                                             ; 604.5 (378.4)        ; 803.8 (462.3)                    ; 202.4 (86.6)                                      ; 3.1 (2.7)                        ; 0.0 (0.0)            ; 744 (524)           ; 1412 (731)                ; 0 (0)         ; 1536              ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_register_map                                                    ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|                                                                                                         ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT                                                                                                                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                               ; 1.4 (0.0)            ; 1.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                                                              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_14|                                                                                                              ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                               ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                                                               ; 0.9 (0.0)            ; 1.3 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                               ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                                                               ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|                                                                                                     ; 1.1 (0.0)            ; 1.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE                                                                                                                                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|                                                                                                     ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE                                                                                                                                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_EXCESS_COL|                                                                                                                  ; 3.4 (1.1)            ; 4.0 (1.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL                                                                                                                                                                                                                                                                                                                                                                             ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_LATE_COL|                                                                                                                    ; 3.1 (1.0)            ; 3.8 (1.4)                        ; 0.8 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_10|                                                                                                                     ; 24.5 (22.9)          ; 32.3 (29.7)                      ; 7.7 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 0.8 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.9 (0.0)            ; 1.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_11|                                                                                                                     ; 14.1 (12.9)          ; 27.5 (25.5)                      ; 13.6 (12.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_12|                                                                                                                     ; 15.6 (13.7)          ; 30.6 (28.3)                      ; 14.9 (14.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 73 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_6|                                                                                                                      ; 13.0 (11.1)          ; 34.8 (32.4)                      ; 21.8 (21.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 72 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_7|                                                                                                                      ; 14.0 (11.8)          ; 33.6 (31.3)                      ; 19.8 (19.8)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 74 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_clock_crosser:U_SYNC_8|                                                                                                                      ; 5.7 (4.7)            ; 19.5 (17.2)                      ; 13.8 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 40 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_clock_crosser                                                   ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                              ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_rx_counter_cntl:U_RXCNT|                                                                                                                     ; 83.8 (74.9)          ; 101.0 (80.3)                     ; 17.2 (5.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 138 (130)           ; 153 (105)                 ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_rx_counter_cntl                                                 ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                                     ; 8.9 (0.0)            ; 20.7 (0.0)                       ; 11.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                        ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                       ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                                                       ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                                                       ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[13].u|                                                                                                       ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[14].u|                                                                                                       ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[15].u|                                                                                                       ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                        ; 0.9 (0.0)            ; 1.3 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                        ; 0.3 (0.0)            ; 1.7 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.7 (1.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                        ; 0.3 (0.0)            ; 1.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                        ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                        ; 0.7 (0.0)            ; 1.7 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.7 (0.7)            ; 1.7 (1.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                        ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                        ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                        ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                        ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_1|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                                                                                                                                                                                                                                             ; altera_tse_dpram_16x32                                                     ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                             ; altsyncram                                                                 ; work         ;
;                            |altsyncram_41s1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_41s1:auto_generated                                                                                                                                                                                                                                                                              ; altsyncram_41s1                                                            ; work         ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_2|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                                                                                                                                                                                                                                             ; altera_tse_dpram_16x32                                                     ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                             ; altsyncram                                                                 ; work         ;
;                            |altsyncram_41s1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_41s1:auto_generated                                                                                                                                                                                                                                                                              ; altsyncram_41s1                                                            ; work         ;
;                   |altera_tse_tx_counter_cntl:U_TXCNT|                                                                                                                     ; 38.3 (38.3)          ; 42.6 (42.6)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 76 (76)                   ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_tx_counter_cntl                                                 ; Wire_Shark   ;
;                      |altera_tse_dpram_8x32:U_ARRAY_1|                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                                                                                                                                                                                                                                                ; altera_tse_dpram_8x32                                                      ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                ; altsyncram                                                                 ; work         ;
;                            |altsyncram_4ur1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_4ur1:auto_generated                                                                                                                                                                                                                                                                                 ; altsyncram_4ur1                                                            ; work         ;
;                      |altera_tse_dpram_8x32:U_ARRAY_2|                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                                                                                                                                                                                                                                                ; altera_tse_dpram_8x32                                                      ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                ; altsyncram                                                                 ; work         ;
;                            |altsyncram_4ur1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_4ur1:auto_generated                                                                                                                                                                                                                                                                                 ; altsyncram_4ur1                                                            ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                                                   ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_reset_synchronizer                                              ; Wire_Shark   ;
;             |altera_tse_rgmii_module:U_RGMII|                                                                                                                              ; 6.8 (6.3)            ; 16.7 (14.3)                      ; 9.8 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 26 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_tse_rgmii_module                                                    ; Wire_Shark   ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                                  ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                          ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                                  ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                          ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_rgmii_in1:the_rgmii_in1|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_rgmii_in1                                                       ; Wire_Shark   ;
;                   |altddio_in:altddio_in_component|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component                                                                                                                                                                                                                                                                                                                                                                                   ; altddio_in                                                                 ; work         ;
;                      |ddio_in_gsd:auto_generated|                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_gsd:auto_generated                                                                                                                                                                                                                                                                                                                                                        ; ddio_in_gsd                                                                ; work         ;
;                |altera_tse_rgmii_in4:the_rgmii_in4|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_rgmii_in4                                                       ; Wire_Shark   ;
;                   |altddio_in:altddio_in_component|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component                                                                                                                                                                                                                                                                                                                                                                                   ; altddio_in                                                                 ; work         ;
;                      |ddio_in_jsd:auto_generated|                                                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated                                                                                                                                                                                                                                                                                                                                                        ; ddio_in_jsd                                                                ; work         ;
;                |altera_tse_rgmii_out1:the_rgmii_out1|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_rgmii_out1                                                      ; Wire_Shark   ;
;                   |altddio_out:altddio_out_component|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component                                                                                                                                                                                                                                                                                                                                                                               ; altddio_out                                                                ; work         ;
;                      |ddio_out_ghb:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component|ddio_out_ghb:auto_generated                                                                                                                                                                                                                                                                                                                                                   ; ddio_out_ghb                                                               ; work         ;
;                |altera_tse_rgmii_out4:the_rgmii_out4|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_tse_rgmii_out4                                                      ; Wire_Shark   ;
;                   |altddio_out:altddio_out_component|                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component                                                                                                                                                                                                                                                                                                                                                                               ; altddio_out                                                                ; work         ;
;                      |ddio_out_jhb:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component|ddio_out_jhb:auto_generated                                                                                                                                                                                                                                                                                                                                                   ; ddio_out_jhb                                                               ; work         ;
;             |altera_tse_top_mdio:U_MDIO|                                                                                                                                   ; 60.0 (3.9)           ; 78.2 (14.2)                      ; 18.3 (10.4)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 69 (1)              ; 157 (34)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_top_mdio                                                        ; Wire_Shark   ;
;                |altera_tse_mdio:U_MDIO|                                                                                                                                    ; 34.4 (34.4)          ; 37.9 (37.9)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_tse_mdio                                                            ; Wire_Shark   ;
;                |altera_tse_mdio_clk_gen:U_CLKGEN|                                                                                                                          ; 5.8 (5.8)            ; 7.0 (7.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_tse_mdio_clk_gen                                                    ; Wire_Shark   ;
;                |altera_tse_mdio_cntl:U_CNTL|                                                                                                                               ; 15.8 (15.8)          ; 19.1 (19.1)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_mdio_cntl                                                       ; Wire_Shark   ;
;             |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                                                                                                  ; 945.6 (3.2)          ; 1286.7 (3.2)                     ; 345.3 (0.0)                                       ; 4.2 (0.0)                        ; 0.0 (0.0)            ; 1461 (12)           ; 2243 (0)                  ; 0 (0)         ; 150400            ; 19    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_tse_top_w_fifo_10_100_1000                                          ; Wire_Shark   ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                                  ; 0.9 (0.0)            ; 1.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                          ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                                  ; 0.2 (0.0)            ; 0.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                          ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_clk_cntl:U_CLKCT|                                                                                                                               ; 2.1 (1.8)            ; 4.7 (2.0)                        ; 2.6 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_tse_clk_cntl                                                        ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|                                                                                                     ; 0.4 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE                                                                                                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.4 (0.4)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE                                                                                                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_gmii_io:U_GMIF|                                                                                                                                 ; 4.8 (4.6)            ; 8.1 (7.1)                        ; 3.3 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_gmii_io                                                         ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                               ; 0.2 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_mii_rx_if:U_MRX|                                                                                                                                ; 11.0 (11.0)          ; 13.6 (13.6)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_mii_rx_if                                                       ; Wire_Shark   ;
;                |altera_tse_mii_tx_if:U_MTX|                                                                                                                                ; 3.7 (3.8)            ; 5.0 (3.8)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_mii_tx_if                                                       ; Wire_Shark   ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                               ; -0.2 (0.0)           ; 1.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                       ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                |altera_tse_top_w_fifo:U_MAC|                                                                                                                               ; 919.7 (0.0)          ; 1249.8 (0.0)                     ; 334.4 (0.0)                                       ; 4.2 (0.0)                        ; 0.0 (0.0)            ; 1421 (0)            ; 2166 (0)                  ; 0 (0)         ; 150400            ; 19    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_tse_top_w_fifo                                                      ; Wire_Shark   ;
;                   |altera_tse_magic_detection:U_MAGIC|                                                                                                                     ; 34.4 (33.7)          ; 39.9 (39.2)                      ; 6.4 (6.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 57 (57)             ; 50 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_magic_detection                                                 ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                            ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                   |altera_tse_rx_min_ff:U_RXFF|                                                                                                                            ; 159.3 (38.8)         ; 243.0 (49.3)                     ; 83.7 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 244 (49)            ; 463 (75)                  ; 0 (0)         ; 74240             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                                                                                                                                                                                                                                                  ; altera_tse_rx_min_ff                                                       ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                            ; 0.8 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                            ; -0.3 (0.0)           ; 1.1 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; -0.3 (-0.3)          ; 1.1 (1.1)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                                                            ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                                                            ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                                     ; 3.4 (0.0)            ; 11.1 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                        ; 0.4 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.4 (0.4)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                       ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                        ; 0.0 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                        ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                        ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                        ; 0.2 (0.0)            ; 0.9 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.2 (0.2)            ; 0.9 (0.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                        ; 0.2 (0.0)            ; 0.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                        ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                        ; 0.1 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                        ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                        ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_tse_a_fifo_34:RX_STATUS|                                                                                                                      ; 32.5 (9.8)           ; 44.5 (13.3)                      ; 12.0 (3.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (20)             ; 86 (19)                   ; 0 (0)         ; 2560              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_a_fifo_34                                                       ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|                                                                                           ; 3.8 (0.0)            ; 6.4 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR                                                                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.5 (0.0)            ; 0.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.4 (0.0)            ; 0.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.2 (0.0)            ; 0.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                                              ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                            |altsyncram:altsyncram_component|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                              ; altsyncram                                                                 ; work         ;
;                               |altsyncram_t3o1:auto_generated|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_t3o1:auto_generated                                                                                                                                                                                                                                               ; altsyncram_t3o1                                                            ; work         ;
;                         |altera_tse_bin_cnt:U_RD|                                                                                                                          ; 8.3 (8.3)            ; 9.8 (9.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                                                                                                                                                                                                                                                           ; altera_tse_bin_cnt                                                         ; Wire_Shark   ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                        ; 10.7 (10.7)          ; 15.0 (15.0)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                                         ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                      |altera_tse_a_fifo_opt_1246:RX_DATA|                                                                                                                  ; 82.5 (42.1)          ; 134.3 (45.2)                     ; 51.8 (3.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (87)            ; 257 (49)                  ; 0 (0)         ; 71680             ; 7     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                                                                                                                                                                                                                                               ; altera_tse_a_fifo_opt_1246                                                 ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                                  ; -1.1 (0.0)           ; 14.4 (0.0)                       ; 15.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; -0.2 (0.0)           ; 1.1 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; -0.3 (0.0)           ; 1.2 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.2 (1.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                                  ; 8.5 (0.0)            ; 13.2 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.6 (0.0)            ; 1.1 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.9 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.8 (0.0)            ; 1.2 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                                                  ; 0.2 (0.0)            ; 13.7 (0.0)                       ; 13.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.3 (0.0)           ; 1.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.5 (1.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; -0.2 (0.0)           ; 1.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; -0.2 (0.0)           ; 0.8 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                                                                  ; 6.3 (0.0)            ; 12.8 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 1.0 (0.0)            ; 1.1 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.2 (0.0)           ; 0.8 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 71680             ; 7     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                                          ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                            |altsyncram:altsyncram_component|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 71680             ; 7     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; altsyncram                                                                 ; work         ;
;                               |altsyncram_p9o1:auto_generated|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 71680             ; 7     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_p9o1:auto_generated                                                                                                                                                                                                                                           ; altsyncram_p9o1                                                            ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                         ; 13.5 (13.5)          ; 16.5 (16.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                                                                                                                      ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                        ; 13.0 (13.0)          ; 18.5 (18.5)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                                     ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                   |altera_tse_top_1geth:U_GETH|                                                                                                                            ; 436.5 (0.0)          ; 580.6 (0.0)                      ; 146.9 (0.0)                                       ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 651 (0)             ; 1073 (0)                  ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                                                                                                                                                                                                                                                  ; altera_tse_top_1geth                                                       ; Wire_Shark   ;
;                      |altera_tse_mac_rx:U_RX|                                                                                                                              ; 160.9 (128.8)        ; 236.9 (193.4)                    ; 76.8 (65.3)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 239 (186)           ; 498 (405)                 ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_mac_rx                                                          ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                         ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_10|                                                                                                        ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_11|                                                                                                        ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                                                        ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                         ; 0.4 (0.0)            ; 0.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                                                         ; 0.6 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                         ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                                                         ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                                                         ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_9|                                                                                                         ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|                                                                                                   ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA                                                                                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altshifttaps:U_SHIFTTAPS|                                                                                                              ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 8 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                                                                                                                                                                                                                                                       ; altera_tse_altshifttaps                                                    ; Wire_Shark   ;
;                            |altshift_taps:shift_reg_rtl_0|                                                                                                                 ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 8 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0                                                                                                                                                                                                                                                                                         ; altshift_taps                                                              ; work         ;
;                               |shift_taps_ffv:auto_generated|                                                                                                              ; 5.0 (3.0)            ; 5.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (6)              ; 8 (4)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated                                                                                                                                                                                                                                                           ; shift_taps_ffv                                                             ; work         ;
;                                  |altsyncram_1r91:altsyncram4|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|altsyncram_1r91:altsyncram4                                                                                                                                                                                                                               ; altsyncram_1r91                                                            ; work         ;
;                                  |cntr_eif:cntr1|                                                                                                                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|cntr_eif:cntr1                                                                                                                                                                                                                                            ; cntr_eif                                                                   ; work         ;
;                         |altera_tse_crc328checker:U_CRC|                                                                                                                   ; 23.4 (5.8)           ; 25.3 (6.5)                       ; 1.8 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (8)              ; 52 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                                                                                                                                                                                                                                            ; altera_tse_crc328checker                                                   ; Wire_Shark   ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                                                                ; 17.7 (17.7)          ; 18.8 (18.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                                                                                                                                             ; altera_tse_crc32galois8                                                    ; Wire_Shark   ;
;                      |altera_tse_mac_tx:U_TX|                                                                                                                              ; 154.6 (125.4)        ; 190.6 (147.0)                    ; 38.0 (23.6)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 238 (170)           ; 322 (233)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_mac_tx                                                          ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                         ; 0.8 (0.0)            ; 1.2 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                         ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                                                         ; 0.6 (0.0)            ; 1.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|                                                                                                 ; 0.2 (0.0)            ; 1.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|                                                                                                 ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA                                                                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                                                  ; -1.2 (0.0)           ; 6.3 (0.0)                        ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_crc328generator:U_CRC|                                                                                                                 ; 27.8 (0.0)           ; 29.5 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                                                                                                                                                                                                                                                          ; altera_tse_crc328generator                                                 ; Wire_Shark   ;
;                            |altera_tse_crc32ctl8:U_CTL|                                                                                                                    ; 0.1 (0.1)            ; 2.7 (2.7)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                                                                                                                                                                                                                                               ; altera_tse_crc32ctl8                                                       ; Wire_Shark   ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                                                                ; 26.8 (26.8)          ; 26.8 (26.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                                                                                                                                           ; altera_tse_crc32galois8                                                    ; Wire_Shark   ;
;                      |altera_tse_rx_stat_extract:U_RXSTAT|                                                                                                                 ; 54.2 (53.9)          ; 67.8 (66.5)                      ; 13.7 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 130 (127)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                                                                                                                                                                                                                                              ; altera_tse_rx_stat_extract                                                 ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                         ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_tse_tx_stat_extract:U_TXSTAT|                                                                                                                 ; 66.8 (66.8)          ; 85.3 (85.3)                      ; 18.5 (18.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                                                                                                                                                                                                                                              ; altera_tse_tx_stat_extract                                                 ; Wire_Shark   ;
;                   |altera_tse_tx_min_ff:U_TXFF|                                                                                                                            ; 289.5 (53.2)         ; 386.3 (59.2)                     ; 97.3 (6.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 469 (72)            ; 580 (82)                  ; 0 (0)         ; 76032             ; 10    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                                                                                                                                                                                                                                                  ; altera_tse_tx_min_ff                                                       ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|                                                                                              ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA                                                                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|                                                                                                   ; 1.1 (0.0)            ; 1.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16                                                                                                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                    ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                                     ; 5.3 (0.0)            ; 11.8 (0.0)                       ; 6.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                        ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                       ; 0.5 (0.0)            ; 0.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                        ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                        ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                        ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                        ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                        ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                        ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                        ; -0.3 (0.0)           ; 0.9 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; -0.3 (-0.3)          ; 0.9 (0.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                        ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                        ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                 ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                      |altera_tse_a_fifo_13:TX_STATUS|                                                                                                                      ; 27.5 (8.6)           ; 44.7 (8.9)                       ; 17.2 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (19)             ; 84 (11)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                                                                                                                                                                                                                                                   ; altera_tse_a_fifo_13                                                       ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                                  ; -0.1 (0.0)           ; 12.8 (0.0)                       ; 12.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                                              ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                            |altsyncram:altsyncram_component|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                              ; altsyncram                                                                 ; work         ;
;                               |altsyncram_n0o1:auto_generated|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_n0o1:auto_generated                                                                                                                                                                                                                                               ; altsyncram_n0o1                                                            ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                         ; 8.3 (8.3)            ; 8.8 (8.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                                                                                                                          ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                        ; 10.7 (10.7)          ; 14.2 (14.2)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                                         ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                      |altera_tse_a_fifo_opt_1246:TX_DATA|                                                                                                                  ; 80.5 (41.6)          ; 134.8 (43.5)                     ; 54.8 (1.9)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 136 (84)            ; 253 (50)                  ; 0 (0)         ; 73728             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                                                                                                                                                                                                                                               ; altera_tse_a_fifo_opt_1246                                                 ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                                  ; 0.7 (0.0)            ; 14.9 (0.0)                       ; 14.5 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.7 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                                  ; 9.3 (0.0)            ; 13.1 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 1.0 (0.0)            ; 1.1 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.5 (0.0)            ; 0.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.8 (0.0)            ; 1.1 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.2 (0.0)            ; 1.3 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                                                  ; -0.9 (0.0)           ; 14.4 (0.0)                       ; 15.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; -0.5 (0.0)           ; 1.2 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.5 (-0.5)          ; 1.2 (1.2)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; -0.3 (0.0)           ; 1.2 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.3 (-0.3)          ; 1.2 (1.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                                                                  ; 2.8 (0.0)            ; 12.2 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                     ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                     ; 0.8 (0.0)            ; 0.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                                    ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                     ; -0.5 (0.0)           ; 1.3 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; -0.5 (-0.5)          ; 1.3 (1.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                     ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                     ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                     ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                     ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                     ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                            ; Wire_Shark   ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                              ; Wire_Shark   ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                                          ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                            |altsyncram:altsyncram_component|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                          ; altsyncram                                                                 ; work         ;
;                               |altsyncram_3ao1:auto_generated|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73728             ; 8     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_3ao1:auto_generated                                                                                                                                                                                                                                           ; altsyncram_3ao1                                                            ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                         ; 13.8 (13.8)          ; 18.5 (18.5)                      ; 4.8 (4.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                                                                                                                      ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                        ; 13.2 (13.2)          ; 18.2 (18.2)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                                     ; altera_tse_gray_cnt                                                        ; Wire_Shark   ;
;                      |altera_tse_altsyncram_dpm_fifo:U_RTSM|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM                                                                                                                                                                                                                                                                                                                                            ; altera_tse_altsyncram_dpm_fifo                                             ; Wire_Shark   ;
;                         |altsyncram:altsyncram_component|                                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                            ; altsyncram                                                                 ; work         ;
;                            |altsyncram_n3o1:auto_generated|                                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1280              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_n3o1:auto_generated                                                                                                                                                                                                                                                                             ; altsyncram_n3o1                                                            ; work         ;
;                      |altera_tse_retransmit_cntl:U_RETR|                                                                                                                   ; 121.0 (103.0)        ; 133.9 (114.9)                    ; 12.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 207 (175)           ; 122 (88)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR                                                                                                                                                                                                                                                                                                                                                ; altera_tse_retransmit_cntl                                                 ; Wire_Shark   ;
;                         |altera_tse_lfsr_10:U_LFSR|                                                                                                                        ; 18.0 (18.0)          ; 19.0 (19.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR                                                                                                                                                                                                                                                                                                                      ; altera_tse_lfsr_10                                                         ; Wire_Shark   ;
;       |Wire_Shark_UART:uart|                                                                                                                                               ; 64.5 (16.4)          ; 73.5 (18.1)                      ; 9.0 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (36)            ; 116 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Wire_Shark_UART                                                            ; Wire_Shark   ;
;          |Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|                                                                                                           ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Wire_Shark_UART_scfifo_r                                                   ; Wire_Shark   ;
;             |scfifo:rfifo|                                                                                                                                                 ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                     ; work         ;
;                |scfifo_3291:auto_generated|                                                                                                                                ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                           ; scfifo_3291                                                                ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                                                   ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_5771                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                             ; 6.3 (3.3)            ; 6.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 13 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                              ; a_fefifo_7cf                                                               ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                                                                                                                         ; cntr_vg7                                                                   ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram_7pu1                                                            ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                                ; cntr_jgb                                                                   ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                      ; cntr_jgb                                                                   ; work         ;
;          |Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|                                                                                                           ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Wire_Shark_UART_scfifo_w                                                   ; Wire_Shark   ;
;             |scfifo:wfifo|                                                                                                                                                 ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                     ; work         ;
;                |scfifo_3291:auto_generated|                                                                                                                                ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                           ; scfifo_3291                                                                ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                                                   ; 12.3 (0.0)           ; 12.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_5771                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                             ; 6.3 (3.3)            ; 6.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 13 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                                              ; a_fefifo_7cf                                                               ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                                                                                                                                                                         ; cntr_vg7                                                                   ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram_7pu1                                                            ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                                                ; cntr_jgb                                                                   ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                                                                                                                                                                      ; cntr_jgb                                                                   ; work         ;
;          |alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|                                                                                                             ; 23.0 (23.0)          ; 30.9 (30.9)                      ; 7.9 (7.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; alt_jtag_atlantic                                                          ; work         ;
;       |Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|                                                                                                             ; 11.6 (0.0)           ; 12.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 12 (0)                    ; 0 (0)         ; 560               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_avalon_st_adapter_002                                           ; Wire_Shark   ;
;          |Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|                                                                                              ; 11.6 (0.3)           ; 12.2 (0.5)                       ; 0.6 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (1)              ; 12 (0)                    ; 0 (0)         ; 560               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                    ; Wire_Shark_avalon_st_adapter_002_timing_adapter_0                          ; Wire_Shark   ;
;             |Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|                                                ; 11.2 (11.2)          ; 11.7 (11.7)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 12 (12)                   ; 0 (0)         ; 560               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo                                                                                                                                                                                                                                                                                                      ; Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo                     ; Wire_Shark   ;
;                |altsyncram:mem_rtl_0|                                                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 560               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                 ; altsyncram                                                                 ; work         ;
;                   |altsyncram_63n1:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 560               ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated                                                                                                                                                                                                                                                  ; altsyncram_63n1                                                            ; work         ;
;       |Wire_Shark_demultiplexer_0:demultiplexer_0|                                                                                                                         ; 13.0 (0.0)           ; 22.0 (0.0)                       ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Wire_Shark_demultiplexer_0                                                 ; Wire_Shark   ;
;          |Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe|                                                                                                               ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:inpipe                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Wire_Shark_demultiplexer_0_1stage_pipeline                                 ; Wire_Shark   ;
;          |Wire_Shark_demultiplexer_0_1stage_pipeline:outpipe0|                                                                                                             ; 11.7 (11.7)          ; 20.5 (20.5)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:outpipe0                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Wire_Shark_demultiplexer_0_1stage_pipeline                                 ; Wire_Shark   ;
;       |Wire_Shark_descriptor_memory:descriptor_memory|                                                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Wire_Shark_descriptor_memory                                               ; Wire_Shark   ;
;          |altsyncram:the_altsyncram|                                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                                 ; work         ;
;             |altsyncram_2tn1:auto_generated|                                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_2tn1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_2tn1                                                            ; work         ;
;       |Wire_Shark_mm_interconnect_0:mm_interconnect_0|                                                                                                                     ; 242.8 (0.0)          ; 270.4 (0.0)                      ; 34.7 (0.0)                                        ; 7.2 (0.0)                        ; 0.0 (0.0)            ; 408 (0)             ; 255 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Wire_Shark_mm_interconnect_0                                               ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                                                ; 7.2 (7.2)            ; 7.3 (7.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Wire_Shark_mm_interconnect_0_cmd_demux                                     ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_demux_005:cmd_demux_005|                                                                                                        ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_demux_005:cmd_demux_005                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Wire_Shark_mm_interconnect_0_cmd_demux_005                                 ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_demux_005:rsp_demux_005|                                                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_demux_005:rsp_demux_005                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Wire_Shark_mm_interconnect_0_cmd_demux_005                                 ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                                                                                            ; 17.4 (15.4)          ; 18.7 (16.7)                      ; 1.4 (1.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 53 (49)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Wire_Shark_mm_interconnect_0_cmd_mux_005                                   ; Wire_Shark   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                   ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|                                                                                                            ; 39.6 (29.9)          ; 46.7 (35.7)                      ; 7.6 (6.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 90 (75)             ; 11 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Wire_Shark_mm_interconnect_0_cmd_mux_006                                   ; Wire_Shark   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                 ; 9.7 (7.2)            ; 11.0 (7.8)                       ; 1.3 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (11)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                   ; Wire_Shark   ;
;                |altera_merlin_arb_adder:adder|                                                                                                                             ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_arb_adder                                                    ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|                                                                                                            ; 54.6 (44.5)          ; 54.2 (44.3)                      ; 2.1 (1.4)                                         ; 2.4 (1.6)                        ; 0.0 (0.0)            ; 93 (74)             ; 13 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Wire_Shark_mm_interconnect_0_cmd_mux_007                                   ; Wire_Shark   ;
;             |altera_merlin_arbitrator:arb|                                                                                                                                 ; 10.0 (5.4)           ; 9.9 (4.9)                        ; 0.7 (0.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 19 (9)              ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_arbitrator                                                   ; Wire_Shark   ;
;                |altera_merlin_arb_adder:adder|                                                                                                                             ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_arb_adder                                                    ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_router:router|                                                                                                                      ; 7.3 (7.3)            ; 8.7 (8.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Wire_Shark_mm_interconnect_0_router                                        ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_router_005:router_005|                                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_router_005:router_005                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Wire_Shark_mm_interconnect_0_router_005                                    ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_router_014:router_014|                                                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_router_014:router_014                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Wire_Shark_mm_interconnect_0_router_014                                    ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_rsp_demux_006:rsp_demux_006|                                                                                                        ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_rsp_demux_006:rsp_demux_006                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Wire_Shark_mm_interconnect_0_rsp_demux_006                                 ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_rsp_demux_007:rsp_demux_007|                                                                                                        ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_rsp_demux_007:rsp_demux_007                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Wire_Shark_mm_interconnect_0_rsp_demux_007                                 ; Wire_Shark   ;
;          |Wire_Shark_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                                                    ; 23.1 (23.1)          ; 28.0 (28.0)                      ; 6.2 (6.2)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 50 (50)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Wire_Shark_mm_interconnect_0_rsp_mux                                       ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|                                                                                                       ; 6.8 (6.8)            ; 7.5 (7.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:filter_0_avalon_slave_0_agent_rsp_fifo|                                                                                                    ; 2.1 (2.1)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:filter_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:nios2e_debug_mem_slave_agent_rsp_fifo|                                                                                                     ; 5.8 (5.8)            ; 6.0 (6.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2e_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:onchip_memory_nios_s1_agent_rsp_fifo|                                                                                                      ; 7.8 (7.8)            ; 7.8 (7.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_nios_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:sgdma_rx_csr_agent_rsp_fifo|                                                                                                               ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_rx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:sgdma_tx_csr_agent_rsp_fifo|                                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_tx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:tse_mac_control_port_agent_rsp_fifo|                                                                                                       ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tse_mac_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_avalon_sc_fifo:uart_avalon_jtag_slave_agent_rsp_fifo|                                                                                                     ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                      ; Wire_Shark   ;
;          |altera_merlin_master_agent:nios2e_data_master_agent|                                                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2e_data_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_agent:nios2e_instruction_master_agent|                                                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2e_instruction_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_agent:sgdma_rx_m_write_agent|                                                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_rx_m_write_agent                                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_agent:sgdma_tx_m_read_agent|                                                                                                                ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_tx_m_read_agent                                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_master_agent                                                 ; Wire_Shark   ;
;          |altera_merlin_master_translator:nios2e_data_master_translator|                                                                                                   ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_data_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                                            ; Wire_Shark   ;
;          |altera_merlin_master_translator:nios2e_instruction_master_translator|                                                                                            ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2e_instruction_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_master_translator                                            ; Wire_Shark   ;
;          |altera_merlin_slave_agent:sgdma_rx_csr_agent|                                                                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_rx_csr_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                                  ; Wire_Shark   ;
;          |altera_merlin_slave_agent:sgdma_tx_csr_agent|                                                                                                                    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_tx_csr_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                                  ; Wire_Shark   ;
;          |altera_merlin_slave_agent:tse_mac_control_port_agent|                                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:tse_mac_control_port_agent                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                                  ; Wire_Shark   ;
;          |altera_merlin_slave_translator:descriptor_memory_s1_translator|                                                                                                  ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:descriptor_memory_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:filter_0_avalon_slave_0_translator|                                                                                               ; 2.9 (2.9)            ; 3.8 (3.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:filter_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:nios2e_debug_mem_slave_translator|                                                                                                ; 9.1 (9.1)            ; 12.1 (12.1)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2e_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:onchip_memory_nios_s1_translator|                                                                                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_nios_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:sgdma_rx_csr_translator|                                                                                                          ; 12.6 (12.6)          ; 13.6 (13.6)                      ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:sgdma_tx_csr_translator|                                                                                                          ; 12.1 (12.1)          ; 10.8 (10.8)                      ; 0.8 (0.8)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_tx_csr_translator                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:tse_mac_control_port_translator|                                                                                                  ; 5.5 (5.5)            ; 9.4 (9.4)                        ; 4.2 (4.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tse_mac_control_port_translator                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;          |altera_merlin_slave_translator:uart_avalon_jtag_slave_translator|                                                                                                ; 6.4 (6.4)            ; 8.4 (8.4)                        ; 2.1 (2.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                             ; Wire_Shark   ;
;       |Wire_Shark_nios2e:nios2e|                                                                                                                                           ; 467.3 (0.0)          ; 512.5 (0.0)                      ; 52.7 (0.0)                                        ; 7.5 (0.0)                        ; 0.0 (0.0)            ; 689 (0)             ; 623 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_nios2e                                                          ; Wire_Shark   ;
;          |Wire_Shark_nios2e_cpu:cpu|                                                                                                                                       ; 467.3 (320.1)        ; 512.5 (348.4)                    ; 52.7 (35.7)                                       ; 7.5 (7.4)                        ; 0.0 (0.0)            ; 689 (524)           ; 623 (344)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Wire_Shark_nios2e_cpu                                                      ; Wire_Shark   ;
;             |Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|                                                                                          ; 147.2 (31.4)         ; 164.1 (32.8)                     ; 17.0 (1.5)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 165 (5)             ; 279 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_nios2e_cpu_nios2_oci                                            ; Wire_Shark   ;
;                |Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|                                                                   ; 45.2 (0.0)           ; 52.9 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper                                                                                                                                                                                                                                                                                                                               ; Wire_Shark_nios2e_cpu_debug_slave_wrapper                                  ; Wire_Shark   ;
;                   |Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|                                                                  ; 13.5 (12.1)          ; 19.9 (18.8)                      ; 6.4 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk                                                                                                                                                                                                                                         ; Wire_Shark_nios2e_cpu_debug_slave_sysclk                                   ; Wire_Shark   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                    ; altera_std_synchronizer                                                    ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                                                ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                                                                                                                                                    ; altera_std_synchronizer                                                    ; work         ;
;                   |Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|                                                                        ; 30.2 (29.0)          ; 31.6 (30.2)                      ; 1.4 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck                                                                                                                                                                                                                                               ; Wire_Shark_nios2e_cpu_debug_slave_tck                                      ; Wire_Shark   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                          ; altera_std_synchronizer                                                    ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                          ; altera_std_synchronizer                                                    ; work         ;
;                   |sld_virtual_jtag_basic:Wire_Shark_nios2e_cpu_debug_slave_phy|                                                                                           ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Wire_Shark_nios2e_cpu_debug_slave_phy                                                                                                                                                                                                                                                                  ; sld_virtual_jtag_basic                                                     ; work         ;
;                |Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg|                                                                         ; 5.3 (5.3)            ; 6.1 (6.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                                     ; Wire_Shark_nios2e_cpu_nios2_avalon_reg                                     ; Wire_Shark   ;
;                |Wire_Shark_nios2e_cpu_nios2_oci_break:the_Wire_Shark_nios2e_cpu_nios2_oci_break|                                                                           ; 9.7 (9.7)            ; 16.6 (16.6)                      ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_break:the_Wire_Shark_nios2e_cpu_nios2_oci_break                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_nios2e_cpu_nios2_oci_break                                      ; Wire_Shark   ;
;                |Wire_Shark_nios2e_cpu_nios2_oci_debug:the_Wire_Shark_nios2e_cpu_nios2_oci_debug|                                                                           ; 5.1 (4.6)            ; 5.7 (5.1)                        ; 0.6 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_debug:the_Wire_Shark_nios2e_cpu_nios2_oci_debug                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_nios2e_cpu_nios2_oci_debug                                      ; Wire_Shark   ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                    ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_debug:the_Wire_Shark_nios2e_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                                                    ; work         ;
;                |Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|                                                                                 ; 50.1 (50.1)          ; 50.1 (50.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 55 (55)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem                                                                                                                                                                                                                                                                                                                                             ; Wire_Shark_nios2e_cpu_nios2_ocimem                                         ; Wire_Shark   ;
;                   |Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram                                                                                                                                                                                                                                                              ; Wire_Shark_nios2e_cpu_ociram_sp_ram_module                                 ; Wire_Shark   ;
;                      |altsyncram:the_altsyncram|                                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                    ; altsyncram                                                                 ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                                                                                                                                                                                                     ; altsyncram_qid1                                                            ; work         ;
;             |Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                                        ; Wire_Shark_nios2e_cpu_register_bank_a_module                               ; Wire_Shark   ;
;                |altsyncram:the_altsyncram|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                                                 ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                                                                                                                                                               ; altsyncram_msi1                                                            ; work         ;
;             |Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                                        ; Wire_Shark_nios2e_cpu_register_bank_b_module                               ; Wire_Shark   ;
;                |altsyncram:the_altsyncram|                                                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                                                 ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                                                                                                                                                                               ; altsyncram_msi1                                                            ; work         ;
;       |Wire_Shark_onchip_memory_nios:onchip_memory_nios|                                                                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_onchip_memory_nios:onchip_memory_nios                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Wire_Shark_onchip_memory_nios                                              ; Wire_Shark   ;
;          |altsyncram:the_altsyncram|                                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_onchip_memory_nios:onchip_memory_nios|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                                 ; work         ;
;             |altsyncram_ghj1:auto_generated|                                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_onchip_memory_nios:onchip_memory_nios|altsyncram:the_altsyncram|altsyncram_ghj1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_ghj1                                                            ; work         ;
;       |Wire_Shark_pll_0:pll_0|                                                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_pll_0:pll_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Wire_Shark_pll_0                                                           ; Wire_Shark   ;
;          |altera_pll:altera_pll_i|                                                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_pll                                                                 ; work         ;
;       |altera_reset_controller:rst_controller|                                                                                                                             ; 6.3 (4.8)            ; 8.5 (5.0)                        ; 2.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                                    ; Wire_Shark   ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                                                  ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                  ; Wire_Shark   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                  ; Wire_Shark   ;
;       |altera_reset_controller:rst_controller_001|                                                                                                                         ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_controller                                                    ; Wire_Shark   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|Wire_Shark:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                  ; Wire_Shark   ;
;    |pzdyqx:nabboc|                                                                                                                                                         ; 61.5 (0.0)           ; 73.0 (0.0)                       ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; pzdyqx                                                                     ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                                                       ; 61.5 (7.3)           ; 73.0 (7.3)                       ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (12)             ; 77 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; pzdyqx_impl                                                                ; work         ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                                                   ; 27.7 (11.5)          ; 36.0 (15.5)                      ; 8.3 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 29 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; GHVD5181                                                                   ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                                                            ; 16.2 (16.2)          ; 20.5 (20.5)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LQYT7093                                                                   ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                                                               ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; KIFI3548                                                                   ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                                                               ; 11.5 (11.5)          ; 14.3 (14.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LQYT7093                                                                   ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                                                               ; 8.0 (8.0)            ; 8.5 (8.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; PUDL0439                                                                   ; work         ;
;    |sld_hub:auto_hub|                                                                                                                                                      ; 108.4 (0.5)          ; 113.0 (0.5)                      ; 5.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 150 (1)             ; 129 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; sld_hub                                                                    ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|                                    ; 107.9 (0.0)          ; 112.5 (0.0)                      ; 5.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 129 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input                                                ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                                                              ; 107.9 (0.0)          ; 112.5 (0.0)                      ; 5.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 149 (0)             ; 129 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                        ; alt_sld_fab                                                                ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                                                          ; 107.9 (2.7)          ; 112.5 (3.2)                      ; 5.0 (0.5)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 149 (1)             ; 129 (8)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                                                    ; alt_sld_fab_alt_sld_fab                                                    ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                                               ; 105.3 (0.0)          ; 109.3 (0.0)                      ; 4.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 148 (0)             ; 121 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric                                          ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                                                           ; 105.3 (83.3)         ; 109.3 (85.9)                     ; 4.5 (3.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 148 (110)           ; 121 (88)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                                           ; sld_jtag_hub                                                               ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                                                             ; 11.7 (11.7)          ; 12.5 (12.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                   ; sld_rom_sr                                                                 ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                                                           ; 10.3 (10.3)          ; 10.9 (10.9)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                 ; sld_shadow_jsm                                                             ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                                                        ; 1106.6 (104.0)       ; 2084.5 (268.3)                   ; 980.0 (164.3)                                     ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 643 (2)             ; 4136 (612)                ; 0 (0)         ; 2506752           ; 306   ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; sld_signaltap                                                              ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                                                              ; 1002.5 (0.0)         ; 1816.2 (0.0)                     ; 815.7 (0.0)                                       ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 641 (0)             ; 3524 (0)                  ; 0 (0)         ; 2506752           ; 306   ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                                                         ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                                                          ; 1002.5 (80.8)        ; 1816.2 (662.2)                   ; 815.7 (581.4)                                     ; 2.1 (0.1)                        ; 0.0 (0.0)            ; 641 (68)            ; 3524 (1309)               ; 0 (0)         ; 2506752           ; 306   ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap_implb                                                        ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                                                               ; 48.2 (31.7)          ; 66.3 (49.0)                      ; 18.2 (17.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 117 (117)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                                                                                                                                                 ; altdpram                                                                   ; work         ;
;                |lpm_decode:wdecoder|                                                                                                                                       ; 1.2 (0.0)            ; 2.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                                                                                                                                             ; lpm_decode                                                                 ; work         ;
;                   |decode_2of:auto_generated|                                                                                                                              ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_2of:auto_generated                                                                                                                                                                                                                                                                                                                                   ; decode_2of                                                                 ; work         ;
;                |lpm_mux:mux|                                                                                                                                               ; 15.3 (0.0)           ; 15.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                                                                                                                                                                     ; lpm_mux                                                                    ; work         ;
;                   |mux_glc:auto_generated|                                                                                                                                 ; 15.3 (15.3)          ; 15.3 (15.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_glc:auto_generated                                                                                                                                                                                                                                                                                                                                              ; mux_glc                                                                    ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2506752           ; 306   ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                                                                                                                                                ; altsyncram                                                                 ; work         ;
;                |altsyncram_4l84:auto_generated|                                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2506752           ; 306   ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4l84:auto_generated                                                                                                                                                                                                                                                                                                                                                                 ; altsyncram_4l84                                                            ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                                                               ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                                                                                                                                                 ; lpm_shiftreg                                                               ; work         ;
;             |lpm_shiftreg:status_register|                                                                                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                                                                                                                                   ; lpm_shiftreg                                                               ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                                                      ; 5.0 (5.0)            ; 7.2 (7.2)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                                                                                                                                                        ; serial_crc_16                                                              ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                                                   ; 49.0 (49.0)          ; 57.5 (57.5)                      ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (84)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                                                                                                                                     ; sld_buffer_manager                                                         ; work         ;
;             |sld_ela_control:ela_control|                                                                                                                                  ; 592.4 (0.7)          ; 793.4 (0.7)                      ; 203.0 (0.0)                                       ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 373 (1)             ; 1588 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                                                                                                                                    ; sld_ela_control                                                            ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                                                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                                                                                                                            ; lpm_shiftreg                                                               ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                                                    ; 540.4 (0.0)          ; 745.8 (0.0)                      ; 205.4 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 306 (0)             ; 1571 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                                                                                                                                                             ; sld_ela_basic_multi_level_trigger                                          ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                                                             ; 225.8 (225.8)        ; 415.3 (415.3)                    ; 189.4 (189.4)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 959 (959)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                                                                                                                                                                  ; lpm_shiftreg                                                               ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                                                         ; 314.6 (0.0)          ; 330.6 (0.0)                      ; 16.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 306 (0)             ; 612 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                                                                                                                                                                              ; sld_mbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                                                               ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                                                             ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                                                             ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                                                             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                                                             ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                                                             ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                                                                                             ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                                                                                             ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1|                                                                                             ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1|                                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1|                                                                                             ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1|                                                                                             ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1|                                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1|                                                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1|                                                                                             ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1|                                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1|                                                                                             ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1|                                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1|                                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1|                                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1|                                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1|                                                                                             ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1|                                                                                             ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1|                                                                                             ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1|                                                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1|                                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1|                                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1|                                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1|                                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1|                                                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1|                                                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1|                                                                                             ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1|                                                                                             ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1|                                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1|                                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1|                                                                                             ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1|                                                                                             ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1|                                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1|                                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1|                                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1|                                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1|                                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1|                                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1|                                                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1|                                                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                                                               ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:304:sm1|                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:304:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:305:sm1|                                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:305:sm1                                                                                                                                                                                                                      ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                                                               ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                                                              ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1                                                                                                                                                                                                                       ; sld_sbpmg                                                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                                                                                                                                                                                        ; sld_sbpmg                                                                  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                                                             ; 46.9 (42.2)          ; 44.9 (40.2)                      ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                                                                                                                                      ; sld_ela_trigger_flow_mgr                                                   ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                                                                ; 1.7 (1.7)            ; 4.7 (4.7)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                                                              ; lpm_shiftreg                                                               ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                                                             ; 201.3 (6.3)          ; 203.0 (7.5)                      ; 1.7 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (12)             ; 388 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                                                                                                                                               ; sld_offload_buffer_mgr                                                     ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                                                                 ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                                                                                                                                     ; lpm_counter                                                                ; work         ;
;                   |cntr_oai:auto_generated|                                                                                                                                ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated                                                                                                                                                                                                                                                                             ; cntr_oai                                                                   ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                                                          ; 6.5 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                                                                                                                                              ; lpm_counter                                                                ; work         ;
;                   |cntr_a2j:auto_generated|                                                                                                                                ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated                                                                                                                                                                                                                                                                                                      ; cntr_a2j                                                                   ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                                                                ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                                                                                                                                    ; lpm_counter                                                                ; work         ;
;                   |cntr_09i:auto_generated|                                                                                                                                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                                                                                                                                                                                                                                            ; cntr_09i                                                                   ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                                                   ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                                                                                                                                       ; lpm_counter                                                                ; work         ;
;                   |cntr_ori:auto_generated|                                                                                                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ori:auto_generated                                                                                                                                                                                                                                                                                               ; cntr_ori                                                                   ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                                                          ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                                                                                                                                              ; lpm_shiftreg                                                               ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                                                           ; 153.0 (153.0)        ; 153.5 (153.5)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 306 (306)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                                                                                                                                               ; lpm_shiftreg                                                               ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                                                        ; 12.0 (12.0)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                                                                                                                                            ; lpm_shiftreg                                                               ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                                                        ; 12.8 (12.8)          ; 13.7 (13.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |WireShark|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                                                                                                                                          ; sld_rom_sr                                                                 ; work         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                  ;
+---------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK3_50           ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50           ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50            ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]              ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]              ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]              ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]              ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]               ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]             ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N           ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_GTX_CLK    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_MDC        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_RX_CLK     ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[0] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[1] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[2] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_TX_DATA[3] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_TX_EN      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HPS_FLASH_DCLK      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_NCSO      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_SPIM_CLK    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_SPIM_MISO   ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_LCM_SPIM_MOSI   ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_SPIM_SS     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CLK          ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_CLK        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_MISO       ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_SPIM_MOSI       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SPIM_SS         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_UART_RX         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_UART_TX         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_CLKOUT      ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_USB_DIR         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_USB_NXT         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_USB_STP         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD            ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD            ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_INT_N      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[0]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[1]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[2]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_FLASH_DATA[3]   ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_GSENSOR_INT     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C1_SCLK       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C1_SDAT       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C2_SCLK       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C2_SDAT       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_I2C_CONTROL     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_KEY             ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_BK          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_D_C         ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LCM_RST_N       ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LED             ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_LTC_GPIO        ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_CMD          ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[0]      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[1]      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[2]      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_SD_DATA[3]      ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[0]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[1]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[2]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[3]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[4]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[5]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[6]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_USB_DATA[7]     ; Bidir    ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HPS_ENET_MDIO       ; Bidir    ; --   ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50           ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[3] ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[2] ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[1] ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DATA[0] ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_ENET_RX_DV      ; Input    ; (0)  ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK3_50                                                                                                                                                                                                              ;                   ;         ;
; CLOCK4_50                                                                                                                                                                                                              ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                 ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                 ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                 ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                 ;                   ;         ;
; SW[0]                                                                                                                                                                                                                  ;                   ;         ;
; SW[1]                                                                                                                                                                                                                  ;                   ;         ;
; SW[2]                                                                                                                                                                                                                  ;                   ;         ;
; SW[3]                                                                                                                                                                                                                  ;                   ;         ;
; SW[4]                                                                                                                                                                                                                  ;                   ;         ;
; SW[5]                                                                                                                                                                                                                  ;                   ;         ;
; SW[6]                                                                                                                                                                                                                  ;                   ;         ;
; SW[7]                                                                                                                                                                                                                  ;                   ;         ;
; SW[8]                                                                                                                                                                                                                  ;                   ;         ;
; SW[9]                                                                                                                                                                                                                  ;                   ;         ;
; HPS_ENET_RX_CLK                                                                                                                                                                                                        ;                   ;         ;
; HPS_LCM_SPIM_MISO                                                                                                                                                                                                      ;                   ;         ;
; HPS_SPIM_MISO                                                                                                                                                                                                          ;                   ;         ;
; HPS_UART_RX                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_CLKOUT                                                                                                                                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                            ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                                                                                                                               ; 1                 ; 0       ;
; HPS_USB_DIR                                                                                                                                                                                                            ;                   ;         ;
; HPS_USB_NXT                                                                                                                                                                                                            ;                   ;         ;
; IRDA_RXD                                                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                            ;                   ;         ;
; HPS_ENET_INT_N                                                                                                                                                                                                         ;                   ;         ;
; HPS_FLASH_DATA[0]                                                                                                                                                                                                      ;                   ;         ;
; HPS_FLASH_DATA[1]                                                                                                                                                                                                      ;                   ;         ;
; HPS_FLASH_DATA[2]                                                                                                                                                                                                      ;                   ;         ;
; HPS_FLASH_DATA[3]                                                                                                                                                                                                      ;                   ;         ;
; HPS_GSENSOR_INT                                                                                                                                                                                                        ;                   ;         ;
; HPS_I2C1_SCLK                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C1_SDAT                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C2_SCLK                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C2_SDAT                                                                                                                                                                                                          ;                   ;         ;
; HPS_I2C_CONTROL                                                                                                                                                                                                        ;                   ;         ;
; HPS_KEY                                                                                                                                                                                                                ;                   ;         ;
; HPS_LCM_BK                                                                                                                                                                                                             ;                   ;         ;
; HPS_LCM_D_C                                                                                                                                                                                                            ;                   ;         ;
; HPS_LCM_RST_N                                                                                                                                                                                                          ;                   ;         ;
; HPS_LED                                                                                                                                                                                                                ;                   ;         ;
; HPS_LTC_GPIO                                                                                                                                                                                                           ;                   ;         ;
; HPS_SD_CMD                                                                                                                                                                                                             ;                   ;         ;
; HPS_SD_DATA[0]                                                                                                                                                                                                         ;                   ;         ;
; HPS_SD_DATA[1]                                                                                                                                                                                                         ;                   ;         ;
; HPS_SD_DATA[2]                                                                                                                                                                                                         ;                   ;         ;
; HPS_SD_DATA[3]                                                                                                                                                                                                         ;                   ;         ;
; HPS_USB_DATA[0]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[1]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[2]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[3]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[4]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[5]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[6]                                                                                                                                                                                                        ;                   ;         ;
; HPS_USB_DATA[7]                                                                                                                                                                                                        ;                   ;         ;
; HPS_ENET_MDIO                                                                                                                                                                                                          ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                                                                   ; 1                 ; 0       ;
; CLOCK2_50                                                                                                                                                                                                              ;                   ;         ;
; HPS_ENET_RX_DATA[3]                                                                                                                                                                                                    ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated|ddio_ina[3] ; 0                 ; 0       ;
; HPS_ENET_RX_DATA[2]                                                                                                                                                                                                    ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated|ddio_ina[2] ; 0                 ; 0       ;
; HPS_ENET_RX_DATA[1]                                                                                                                                                                                                    ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated|ddio_ina[1] ; 0                 ; 0       ;
; HPS_ENET_RX_DATA[0]                                                                                                                                                                                                    ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_jsd:auto_generated|ddio_ina[0] ; 0                 ; 0       ;
; HPS_ENET_RX_DV                                                                                                                                                                                                         ;                   ;         ;
;      - Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_gsd:auto_generated|ddio_ina[0] ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_AA16                   ; 8427    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|always2~0                                                                                                                                                                                                                                                                     ; MLABCELL_X59_Y20_N6        ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|control_reg_en~0                                                                                                                                                                                                                                                              ; MLABCELL_X59_Y22_N51       ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|csr_readdata[3]~0                                                                                                                                                                                                                                                             ; LABCELL_X53_Y21_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                               ; MLABCELL_X59_Y22_N42       ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                             ; MLABCELL_X59_Y22_N12       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_read_rising                                                                                                                                                                                                                                                   ; LABCELL_X63_Y22_N36        ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_RX|do_restart                                                                                                                                                                                                                                                                    ; FF_X59_Y20_N5              ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|cntr_d1h:cntr5|counter_reg_bit0~0                                                                                                                                                                                      ; LABCELL_X57_Y19_N54        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|dffe6                                                                                                                                                                                                                  ; FF_X51_Y19_N46             ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|always10~0                                                                                                                                                                                                                                                                              ; MLABCELL_X59_Y20_N48       ; 67      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|always10~1                                                                                                                                                                                                                                                                              ; MLABCELL_X59_Y20_N30       ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|desc_reg_en                                                                                                                                                                                                                                                                             ; LABCELL_X60_Y20_N51        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_read                                                                                                                                                                                                                                                                    ; FF_X60_Y20_N14             ; 51      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LABCELL_X62_Y25_N3         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LABCELL_X62_Y25_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LABCELL_X62_Y25_N12        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_RX|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                 ; FF_X62_Y25_N26             ; 20      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|_~3                                                                                                                                                                                                                                                                                        ; LABCELL_X62_Y19_N36        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y19_N33        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y19_N51        ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_grabber:the_Wire_Shark_SGDMA_RX_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                             ; FF_X61_Y19_N29             ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X62_Y25_N45        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                         ; FF_X62_Y25_N44             ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                            ; LABCELL_X62_Y25_N33        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_desc_address_fifo:the_Wire_Shark_SGDMA_RX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_RX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                            ; LABCELL_X62_Y25_N36        ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX:the_byteenable_gen_which_resides_within_Wire_Shark_SGDMA_RX|thirty_two_bit_byteenable_FSM_which_resides_within_Wire_Shark_SGDMA_RX:the_thirty_two_bit_byteenable_FSM|waitrequest_out~0                                                                                                                                                            ; LABCELL_X62_Y17_N27        ; 59      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|counter[15]~1                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X61_Y18_N57        ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|delayed_write_command_valid                                                                                                                                                                                                                                                                                                                                                                               ; FF_X61_Y18_N56             ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_m_write:the_Wire_Shark_SGDMA_RX_m_write|m_write_address~0                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y19_N21        ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|_~3                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y18_N57        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|valid_rreq                                                                                                                                                                                                                                                             ; LABCELL_X60_Y18_N33        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|valid_wreq                                                                                                                                                                                                                                                             ; LABCELL_X60_Y18_N39        ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y24_N3         ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y24_N51        ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X59_Y22_N32             ; 723     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|always2~0                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y26_N42        ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|control_reg_en~0                                                                                                                                                                                                                                                              ; MLABCELL_X59_Y24_N42       ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|csr_readdata[5]~0                                                                                                                                                                                                                                                             ; LABCELL_X61_Y26_N9         ; 53      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                               ; LABCELL_X53_Y26_N36        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                             ; MLABCELL_X59_Y24_N3        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_read_rising                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y26_N54       ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX:the_control_status_slave_which_resides_within_Wire_Shark_SGDMA_TX|do_restart                                                                                                                                                                                                                                                                    ; FF_X56_Y26_N17             ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|cntr_d1h:cntr5|counter_reg_bit0~0                                                                                                                                                                                      ; LABCELL_X46_Y22_N21        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|dffe6                                                                                                                                                                                                                  ; FF_X46_Y22_N13             ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|cntr_b1h:cntr5|counter_reg_bit0~0                                                                                                                                                                                      ; LABCELL_X57_Y27_N57        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|dffe6                                                                                                                                                                                                                  ; FF_X57_Y27_N13             ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_buv:auto_generated|cntr_d1h:cntr5|counter_reg_bit0~0                                                                                                                                                                                      ; MLABCELL_X47_Y28_N3        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_buv:auto_generated|dffe6                                                                                                                                                                                                                  ; FF_X47_Y28_N43             ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|always10~0                                                                                                                                                                                                                                                                              ; LABCELL_X56_Y26_N54        ; 69      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|always10~1                                                                                                                                                                                                                                                                              ; MLABCELL_X59_Y24_N6        ; 69      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|desc_reg_en                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y27_N6         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_read                                                                                                                                                                                                                                                                    ; FF_X56_Y27_N50             ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LABCELL_X57_Y25_N18        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LABCELL_X56_Y25_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo|scfifo:descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LABCELL_X57_Y25_N21        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_write_which_resides_within_Wire_Shark_SGDMA_TX|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                 ; FF_X56_Y26_N5              ; 20      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|_~3                                                                                                                                                                                                                                                                                        ; LABCELL_X60_Y29_N12        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y29_N3        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                 ; LABCELL_X60_Y29_N27        ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_grabber:the_Wire_Shark_SGDMA_TX_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                             ; FF_X52_Y31_N17             ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X57_Y28_N15        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_i3f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                         ; FF_X60_Y29_N47             ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y26_N33        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_desc_address_fifo:the_Wire_Shark_SGDMA_TX_desc_address_fifo|scfifo:Wire_Shark_SGDMA_TX_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y28_N21        ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|Equal1~2                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y31_N51        ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_address[3]~0                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X56_Y29_N48        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[2]                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X51_Y31_N20             ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[3]~4                                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X52_Y31_N48       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|m_read_state[6]                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X52_Y31_N26             ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[1]~7                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y29_N45       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|received_data_counter[2]~1                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y31_N12        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|remaining_transactions[10]~0                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y30_N21        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_in_queue~0                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y31_N36        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post[2]~2                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X55_Y30_N45        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_read:the_Wire_Shark_SGDMA_TX_m_read|transactions_left_to_post~3                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y31_N48        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|_~4                                                                                                                                                                                             ; LABCELL_X60_Y32_N6         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|_~5                                                                                                                                                                                             ; MLABCELL_X59_Y31_N54       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|valid_rreq                                                                                                                                                                                      ; MLABCELL_X59_Y31_N36       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|valid_wreq                                                                                                                                                                                      ; MLABCELL_X59_Y31_N30       ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|source_stream_error_hold~0                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X60_Y32_N57        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|_~3                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y28_N3         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|valid_rreq                                                                                                                                                                                                                                                             ; LABCELL_X56_Y26_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|valid_wreq                                                                                                                                                                                                                                                             ; LABCELL_X46_Y28_N54        ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y24_N30        ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|comb~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y24_N42        ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X57_Y24_N41             ; 770     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X68_Y22_N18        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[21]~0                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X85_Y30_N45        ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[2]~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X85_Y30_N39        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[15]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X85_Y30_N48        ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X77_Y29_N48        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X78_Y27_N0        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X81_Y27_N24        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                                                                                                                                                                                                                                                                                            ; LABCELL_X77_Y25_N57        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X82_Y28_N48       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                                                                                                                                                                                                                                                                                            ; LABCELL_X74_Y26_N42        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X83_Y30_N48        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                                                                                                                                                                                                                                                                                             ; LABCELL_X79_Y32_N0         ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X87_Y33_N48       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                                                                                                                                                                                                                                                                                             ; LABCELL_X81_Y32_N18        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|take_in_data                                                                                                                                                                                                                                                                                                                          ; LABCELL_X77_Y30_N18        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                                                                                                                                                                                                                                                                                             ; FF_X81_Y23_N37             ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]~2                                                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y32_N54        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                                                                                                               ; FF_X84_Y32_N8              ; 36      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                                                                                                                                                                                                                                                                                             ; FF_X71_Y26_N1              ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[2]~1                                                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y26_N45        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[13]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X70_Y26_N18        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                                                                                                               ; FF_X70_Y26_N44             ; 37      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~1                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y27_N39        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always11~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X77_Y24_N54        ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always13~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X68_Y27_N18        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always16~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X68_Y27_N9         ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always18~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X73_Y19_N12        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always20~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X68_Y27_N27        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always22~0                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X65_Y25_N54       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always24~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X68_Y27_N54        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always26~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X73_Y28_N48        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always28~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X68_Y27_N33        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y30_N3         ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always30~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X68_Y27_N30        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always32~0                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X68_Y27_N6         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always34~1                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y25_N0         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always36~1                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y25_N15        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always55~1                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y25_N51        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always9~0                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y27_N21        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[0]~1                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X79_Y30_N21        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[3]~0                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X85_Y30_N54        ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[17]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X85_Y30_N51        ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[0]~0                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X78_Y32_N48       ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[22]~164                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X73_Y24_N51        ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|rx_sw_reset_wire                                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X85_Y30_N42        ; 214     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|sw_cnt_reset_wire                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X75_Y22_N54        ; 43      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X73_Y12_N14             ; 1502    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X71_Y28_N38             ; 966     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X63_Y18_N47             ; 266     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X71_Y28_N26             ; 199     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                                         ; FF_X63_Y18_N41             ; 936     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|always0~0                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X70_Y20_N36        ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|always0~1                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X70_Y20_N39        ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~0                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X72_Y20_N0        ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_out~0                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X70_Y20_N3         ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~0                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y23_N3         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~0                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X71_Y20_N21        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|Equal0~1                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X73_Y23_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                                                                                                                                                                                                        ; FF_X73_Y23_N8              ; 87      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_data_out[7]~0                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X70_Y20_N18        ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_sel~0                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X70_Y20_N24        ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                                                                                                                                                                                                          ; FF_X82_Y25_N26             ; 498     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                                                                                                                                                                          ; FF_X84_Y19_N14             ; 322     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                                                                                                                                                                                       ; FF_X88_Y16_N53             ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_clk_ena                                                                                                                                                                                                                                                                                                                                                         ; FF_X85_Y26_N35             ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_o[5]~9                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X85_Y27_N6         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt[1]~1                                                                                                                                                                                                                                                                                                                    ; LABCELL_X81_Y24_N6         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pbl_cnt[2]~1                                                                                                                                                                                                                                                                                                                    ; LABCELL_X80_Y24_N39        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Equal1~0                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y16_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~2                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X78_Y9_N48        ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~1                                                                                                                                                                                                                                                                     ; MLABCELL_X78_Y10_N12       ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1                                                                                                                                                                                                                                                                   ; MLABCELL_X78_Y13_N18       ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                                                                                                                ; LABCELL_X73_Y14_N42        ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                                                                                               ; LABCELL_X75_Y15_N36        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|always12~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X74_Y13_N12        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[0]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X74_Y13_N9         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                                                                                                                                                                                                             ; LABCELL_X74_Y14_N30        ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[8]~1                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X78_Y9_N42        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data~0                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X78_Y9_N51        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[0]~4                                                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y16_N12        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[10]~2                                                                                                                                                                                                                                                                                                                        ; LABCELL_X73_Y16_N36        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[16]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X73_Y16_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]~0                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X72_Y13_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[8]~3                                                                                                                                                                                                                                                                                                                         ; LABCELL_X73_Y16_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                                                                                                                                                                                                              ; FF_X73_Y16_N26             ; 42      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~4                                                                                                                                                                                                                                                                                                      ; LABCELL_X83_Y22_N0         ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cmd_rcv~1                                                                                                                                                                                                                                                                                                       ; MLABCELL_X82_Y24_N9        ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                                                                                                                                                                                                                  ; FF_X81_Y20_N20             ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|enable_rx_reg3                                                                                                                                                                                                                                                                                                  ; FF_X85_Y24_N23             ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                                                                                                                                                                                                                                                                ; FF_X78_Y24_N23             ; 51      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                                                                                                                                                                                                                    ; FF_X82_Y22_N41             ; 29      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                                                                                                                                                                                                                     ; FF_X83_Y24_N14             ; 16      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~0                                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y20_N39        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always17~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X83_Y33_N48        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X81_Y34_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                                                                                                                                                                                                         ; FF_X81_Y35_N8              ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]~1                                                                                                                                                                                                                                                                                                    ; MLABCELL_X82_Y34_N30       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[0]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X81_Y34_N42        ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                                                                                                                                                                          ; FF_X81_Y34_N8              ; 53      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                                                                                                                                                                         ; FF_X79_Y34_N41             ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~0                                                                                                                                                                                                                                                                                           ; LABCELL_X83_Y25_N36        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~3                                                                                                                                                                                                                                                                                        ; LABCELL_X83_Y26_N42        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                                                                                                                                                                                                                                                        ; LABCELL_X85_Y25_N51        ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|always3~0                                                                                                                                                                                                                                                                                          ; LABCELL_X83_Y25_N9         ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[0]~2                                                                                                                                                                                                                                                                                     ; LABCELL_X83_Y25_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~4                                                                                                                                                                                                                                                                                    ; LABCELL_X83_Y25_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~3                                                                                                                                                                                                                                                                                    ; LABCELL_X83_Y25_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~6                                                                                                                                                                                                                                                                                    ; LABCELL_X83_Y25_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~5                                                                                                                                                                                                                                                                                    ; MLABCELL_X84_Y26_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~7                                                                                                                                                                                                                                                                                    ; LABCELL_X83_Y25_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_unicast~0                                                                                                                                                                                                                                                                                      ; MLABCELL_X82_Y24_N27       ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~0                                                                                                                                                                                                                                                                                ; LABCELL_X85_Y25_N48        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|Equal7~1                                                                                                                                                                                                                                                                                           ; LABCELL_X85_Y18_N30        ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|Equal8~0                                                                                                                                                                                                                                                                                           ; LABCELL_X85_Y18_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|always11~0                                                                                                                                                                                                                                                                                         ; LABCELL_X85_Y18_N42        ; 46      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~6                                                                                                                                                                                                                                                                                    ; MLABCELL_X87_Y18_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[1]~1                                                                                                                                                                                                                                                                                     ; MLABCELL_X87_Y18_N51       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~5                                                                                                                                                                                                                                                                                    ; MLABCELL_X87_Y18_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~3                                                                                                                                                                                                                                                                                    ; MLABCELL_X87_Y18_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~8                                                                                                                                                                                                                                                                                    ; MLABCELL_X87_Y18_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~7                                                                                                                                                                                                                                                                                    ; MLABCELL_X87_Y18_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_broadcast~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X87_Y18_N42       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[1]~1                                                                                                                                                                                                                                                                                       ; MLABCELL_X82_Y33_N0        ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                                                                                                                                                                                                                       ; FF_X82_Y33_N26             ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                                                                                                                                                                                                         ; FF_X82_Y33_N56             ; 29      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[13]~1                                                                                                                                                                                                                                                                                  ; MLABCELL_X84_Y21_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[5]~0                                                                                                                                                                                                                                                                                   ; LABCELL_X85_Y21_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                                                                                                                                                ; FF_X70_Y34_N50             ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~1                                                                                                                                                                                                                                                                    ; MLABCELL_X78_Y34_N18       ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1                                                                                                                                                                                                                                                                   ; LABCELL_X70_Y33_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                                                                                                                ; LABCELL_X67_Y33_N54        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                                                                                               ; LABCELL_X68_Y34_N36        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                                                                                                                                                                                                                                                           ; FF_X64_Y30_N38             ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~5                                                                                                                                                                                                                                                                                          ; MLABCELL_X72_Y33_N0        ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|always14~0                                                                                                                                                                                                                                                                                           ; LABCELL_X74_Y33_N3         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt~0                                                                                                                                                                                                                                                                                           ; LABCELL_X77_Y33_N0         ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wren                                                                                                                                                                                                                                                                                             ; FF_X75_Y34_N16             ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                                                                                                                                                                                                             ; LABCELL_X73_Y32_N39        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[1]~2                                                                                                                                                                                                                                                                                        ; LABCELL_X73_Y33_N33        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg~0                                                                                                                                                                                                                                                                                       ; LABCELL_X80_Y33_N3         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[4]~3                                                                                                                                                                                                                                                                                     ; MLABCELL_X72_Y32_N36       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[6]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X73_Y33_N51        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[0]~2                                                                                                                                                                                                                                                                                    ; LABCELL_X75_Y34_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always4~1                                                                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y33_N0         ; 36      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~0                                                                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y33_N42        ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y34_N27        ; 28      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X78_Y36_N42       ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~3                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y34_N9         ; 43      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[24]~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X70_Y34_N15        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[12]~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X74_Y33_N36        ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|mod_tmp[1]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X70_Y34_N24        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_data_int[7]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X73_Y32_N36        ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|neinyesfmd~56                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X81_Y26_N39        ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y19_N21        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y19_N30       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y17_N57        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X40_Y17_N27        ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y17_N15        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X40_Y17_N12        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y19_N12        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X55_Y19_N5              ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y19_N6         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|r_val~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y17_N39        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|read_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X55_Y19_N32             ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_UART:uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X42_Y19_N27        ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|always1~0                                                                                                                                                                                                                                                  ; LABCELL_X73_Y10_N45        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|always1~1                                                                                                                                                                                                                                                  ; LABCELL_X75_Y10_N0         ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_demultiplexer_0:demultiplexer_0|Wire_Shark_demultiplexer_0_1stage_pipeline:outpipe0|always1~0                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X62_Y17_N0         ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory|wren~0                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X57_Y31_N48        ; 4       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y20_N36        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_005:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y20_N0         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[2]~1                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X55_Y17_N48        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_006:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y17_N6         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[4]~2                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X55_Y24_N9         ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_cmd_mux_007:cmd_mux_007|update_grant~0                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X55_Y24_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_rsp_demux_006:rsp_demux_006|src2_valid                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y19_N18       ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_rsp_demux_007:rsp_demux_007|src1_valid                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y24_N45        ; 100     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|Wire_Shark_mm_interconnect_0_rsp_demux_007:rsp_demux_007|src2_valid                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y24_N42        ; 133     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y24_N6         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2e_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X51_Y20_N39        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_nios_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y19_N33       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_tx_csr_agent|m0_read~1                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X57_Y24_N0         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator|read_latency_shift_reg~1                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X61_Y22_N3         ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y24_N51       ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X47_Y21_N11             ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X46_Y23_N24        ; 61      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X51_Y22_N11             ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src1[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X42_Y23_N27        ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_src2[5]~0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X46_Y24_N3         ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y24_N6         ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X51_Y22_N8              ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y20_N15        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X40_Y22_N50             ; 19      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X40_Y24_N30        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X45_Y22_N2              ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y19_N3         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y20_N9         ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X51_Y22_N38             ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|jxuir                                                                                                                                                                                         ; FF_X39_Y16_N13             ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|take_action_ocimem_a                                                                                                                                                                          ; LABCELL_X43_Y18_N18        ; 16      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                                                                                                                                        ; LABCELL_X43_Y16_N45        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|take_action_ocimem_a~1                                                                                                                                                                        ; LABCELL_X42_Y18_N42        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                                                                                                          ; LABCELL_X43_Y18_N21        ; 38      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_sysclk:the_Wire_Shark_nios2e_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                                                                                                             ; FF_X42_Y16_N17             ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[28]~14                                                                                                                                                                                           ; MLABCELL_X39_Y15_N30       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[28]~15                                                                                                                                                                                           ; MLABCELL_X39_Y15_N18       ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[37]~20                                                                                                                                                                                           ; MLABCELL_X39_Y15_N42       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[5]~10                                                                                                                                                                                            ; LABCELL_X45_Y16_N54        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[5]~9                                                                                                                                                                                             ; LABCELL_X40_Y16_N18        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Wire_Shark_nios2e_cpu_debug_slave_phy|virtual_state_uir                                                                                                                                                                                                      ; LABCELL_X40_Y16_N39        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_avalon_reg:the_Wire_Shark_nios2e_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                           ; LABCELL_X46_Y18_N6         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_break:the_Wire_Shark_nios2e_cpu_nios2_oci_break|break_readreg[25]~0                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y16_N48        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_break:the_Wire_Shark_nios2e_cpu_nios2_oci_break|break_readreg[25]~1                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y16_N54        ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_oci_debug:the_Wire_Shark_nios2e_cpu_nios2_oci_debug|resetrequest                                                                                                                                                                                                                                                                                ; FF_X47_Y17_N26             ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[0]~1                                                                                                                                                                                                                                                                                      ; LABCELL_X43_Y18_N3         ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|MonDReg[11]~0                                                                                                                                                                                                                                                                                     ; LABCELL_X42_Y18_N39        ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                                                                                                                                  ; MLABCELL_X47_Y18_N15       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                                                                                                                                                                                    ; LABCELL_X46_Y18_N12        ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                                                                                                                  ; FF_X46_Y20_N38             ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X51_Y22_N44             ; 45      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X47_Y23_N33       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X47_Y23_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y25_N39        ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y21_N15        ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_onchip_memory_nios:onchip_memory_nios|wren~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y17_N24        ; 16      ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 979     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Wire_Shark:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                                                                                                                      ; FF_X67_Y13_N50             ; 38      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X40_Y16_N49             ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Wire_Shark:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X40_Y16_N14             ; 720     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y2_N3              ; 2040    ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y2_N3              ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y11_N18        ; 20      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X24_Y30_N35             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X24_Y30_N17             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X24_Y27_N56             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X24_Y27_N26             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X25_Y13_N59             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X25_Y13_N50             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X28_Y13_N8              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X28_Y13_N41             ; 22      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                                                                                                                           ; FF_X30_Y13_N14             ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X24_Y30_N33        ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X30_Y14_N39        ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X30_Y12_N21        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X30_Y11_N44             ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X30_Y14_N11             ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y12_N27        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y11_N6         ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X30_Y11_N42        ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X30_Y14_N18        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y12_N24        ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                                         ; FF_X37_Y16_N17             ; 95      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                                                                                                                                                                            ; LABCELL_X33_Y15_N33        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                                              ; LABCELL_X35_Y16_N3         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                                                                                 ; FF_X33_Y14_N38             ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                                                                                                                                 ; LABCELL_X35_Y15_N42        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                                                                                                                                                                 ; LABCELL_X31_Y15_N54        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~12                                                                                                                                                                                ; LABCELL_X31_Y15_N57        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~14                                                                                                                                                                                ; LABCELL_X31_Y15_N42        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                                                                                                                                                                                   ; FF_X31_Y15_N23             ; 313     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][7]                                                                                                                                                                                   ; FF_X31_Y15_N41             ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~3                                                                                                                                                                                   ; LABCELL_X35_Y14_N39        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~6                                                                                                                                                                                   ; LABCELL_X35_Y15_N0         ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]~8                                                                                                                                                                                   ; LABCELL_X35_Y15_N24        ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~1                                                                                                                                                                    ; LABCELL_X35_Y15_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                                                                                                                                      ; LABCELL_X36_Y14_N6         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                                                                                                            ; LABCELL_X31_Y14_N54        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                                                                                                                                                                          ; LABCELL_X36_Y14_N18        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                                                                                                                                                                          ; LABCELL_X31_Y14_N42        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~11                                                                                                                                                                         ; LABCELL_X36_Y14_N21        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2                                                                                                                                                            ; MLABCELL_X34_Y14_N3        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~0                                                                                                                                                       ; LABCELL_X35_Y15_N54        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                              ; FF_X37_Y16_N56             ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                             ; FF_X37_Y16_N5              ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                              ; FF_X35_Y16_N56             ; 93      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                              ; FF_X35_Y16_N50             ; 84      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                       ; LABCELL_X37_Y16_N0         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                             ; FF_X36_Y16_N20             ; 89      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                                                           ; LABCELL_X35_Y15_N30        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_2of:auto_generated|w_anode14w[2]                                                                                                                                                                                                                                                                           ; LABCELL_X27_Y18_N6         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_2of:auto_generated|w_anode1w[2]                                                                                                                                                                                                                                                                            ; LABCELL_X27_Y18_N9         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_2of:auto_generated|w_anode22w[2]                                                                                                                                                                                                                                                                           ; LABCELL_X27_Y18_N51        ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_2of:auto_generated|w_anode30w[2]                                                                                                                                                                                                                                                                           ; LABCELL_X27_Y18_N57        ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                                                                                                                                          ; FF_X24_Y17_N49             ; 312     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y16_N15        ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X27_Y21_N54        ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y16_N21        ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y16_N27        ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X34_Y15_N32             ; 1404    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y17_N33        ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]~1                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X22_Y16_N24        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]~1                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y19_N45        ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y18_N57        ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[11]~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y21_N48        ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X24_Y19_N51        ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X22_Y18_N3         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y18_N33        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated|cout_actual                                                                                                                                                                                                                       ; LABCELL_X35_Y18_N57        ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                                                                                                                                                                                                                                      ; LABCELL_X22_Y18_N54        ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y18_N30        ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y18_N48        ; 305     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y18_N42        ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y17_N48        ; 2       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                                                                                                                                                            ; LABCELL_X22_Y18_N57        ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y18_N12        ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~5                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X25_Y17_N18       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~1                                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y17_N30       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y16_N12        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[26]~0                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y18_N9         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y16_N42        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X22_Y16_N9         ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X25_Y19_N39       ; 985     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                              ;
+-----------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                   ; PIN_AA16                   ; 8427    ; Global Clock         ; GCLK4            ; --                        ;
; Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 979     ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                ; JTAG_X0_Y2_N3              ; 2040    ; Global Clock         ; GCLK0            ; --                        ;
+-----------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out ; 1502    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                    ; 1404    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                            ; 985     ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out ; 966     ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out ; 936     ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|reset_n                                                                                                       ; 770     ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|reset_n                                                                                                       ; 723     ;
; Wire_Shark:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                          ; 720     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                  ; 618     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                              ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_chain:the_Wire_Shark_SGDMA_RX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_RX|altshift_taps:desc_assembler_rtl_0|shift_taps_0tv:auto_generated|altsyncram_lcc1:altsyncram4|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32      ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1           ; 0     ; None                             ; M10K_X49_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_command_fifo:the_Wire_Shark_SGDMA_RX_command_fifo|scfifo:Wire_Shark_SGDMA_RX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|altsyncram_dgn1:FIFOram|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208     ; 2                           ; 29                          ; 2                           ; 29                          ; 58                  ; 1           ; 0     ; None                             ; M10K_X58_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_RX:sgdma_rx|Wire_Shark_SGDMA_RX_status_token_fifo:the_Wire_Shark_SGDMA_RX_status_token_fifo|scfifo:Wire_Shark_SGDMA_RX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|altsyncram_fdn1:FIFOram|ALTSYNCRAM                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48      ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1           ; 0     ; None                             ; M10K_X58_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_0|shift_taps_vsv:auto_generated|altsyncram_jfc1:altsyncram4|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 16           ; 4            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 64      ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1           ; 0     ; None                             ; M10K_X49_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_1|shift_taps_usv:auto_generated|altsyncram_hfc1:altsyncram4|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 16           ; 3            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 48      ; 3                           ; 8                           ; 3                           ; 8                           ; 24                  ; 1           ; 0     ; None                             ; M10K_X58_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_chain:the_Wire_Shark_SGDMA_TX_chain|descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX:the_descriptor_read_which_resides_within_Wire_Shark_SGDMA_TX|altshift_taps:desc_assembler_rtl_2|shift_taps_buv:auto_generated|altsyncram_ffc1:altsyncram4|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 14           ; 4            ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 56      ; 4                           ; 12                          ; 4                           ; 12                          ; 48                  ; 1           ; 0     ; None                             ; M10K_X58_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_command_fifo:the_Wire_Shark_SGDMA_TX_command_fifo|scfifo:Wire_Shark_SGDMA_TX_command_fifo_command_fifo|scfifo_mc91:auto_generated|a_dpfifo_ti91:dpfifo|altsyncram_dgn1:FIFOram|ALTSYNCRAM                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208     ; 2                           ; 31                          ; 2                           ; 31                          ; 62                  ; 1           ; 0     ; None                             ; M10K_X58_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo|Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo:the_Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo|scfifo:Wire_Shark_SGDMA_TX_m_readfifo_m_readfifo_m_readfifo|scfifo_gv91:auto_generated|a_dpfifo_n5a1:dpfifo|altsyncram_hhn1:FIFOram|ALTSYNCRAM               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 37           ; 64           ; 37           ; yes                    ; no                      ; yes                    ; yes                     ; 2368    ; 64                          ; 37                          ; 64                          ; 37                          ; 2368                ; 1           ; 0     ; None                             ; M10K_X58_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_SGDMA_TX:sgdma_tx|Wire_Shark_SGDMA_TX_status_token_fifo:the_Wire_Shark_SGDMA_TX_status_token_fifo|scfifo:Wire_Shark_SGDMA_TX_status_token_fifo_status_token_fifo|scfifo_7b91:auto_generated|a_dpfifo_eh91:dpfifo|altsyncram_fdn1:FIFOram|ALTSYNCRAM                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48      ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1           ; 0     ; None                             ; M10K_X49_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_41s1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; None                             ; M10K_X76_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_41s1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1           ; 0     ; None                             ; M10K_X76_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_4ur1:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                             ; M10K_X69_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_4ur1:auto_generated|ALTSYNCRAM                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                             ; M10K_X69_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_t3o1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 23           ; 512          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 11776   ; 512                         ; 5                           ; 512                         ; 5                           ; 2560                ; 1           ; 0     ; None                             ; M10K_X76_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_p9o1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 40           ; 2048         ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 81920   ; 2048                        ; 35                          ; 2048                        ; 35                          ; 71680               ; 7           ; 0     ; None                             ; M10K_X76_Y17_N0, M10K_X69_Y12_N0, M10K_X76_Y12_N0, M10K_X76_Y14_N0, M10K_X76_Y16_N0, M10K_X69_Y13_N0, M10K_X76_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ffv:auto_generated|altsyncram_1r91:altsyncram4|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1           ; 0     ; None                             ; M10K_X76_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_n0o1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 2            ; 512          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 1024    ; 512                         ; 2                           ; 512                         ; 2                           ; 1024                ; 1           ; 0     ; None                             ; M10K_X69_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_3ao1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 36           ; 2048         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 73728   ; 2048                        ; 36                          ; 2048                        ; 36                          ; 73728               ; 8           ; 0     ; None                             ; M10K_X69_Y33_N0, M10K_X69_Y32_N0, M10K_X69_Y36_N0, M10K_X69_Y35_N0, M10K_X69_Y31_N0, M10K_X69_Y34_N0, M10K_X76_Y34_N0, M10K_X76_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_TSE_MAC:tse_mac|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_n3o1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280    ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1           ; 0     ; None                             ; M10K_X76_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_r:the_Wire_Shark_UART_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                             ; M10K_X49_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; Wire_Shark:u0|Wire_Shark_UART:uart|Wire_Shark_UART_scfifo_w:the_Wire_Shark_UART_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                             ; M10K_X49_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; Wire_Shark:u0|Wire_Shark_avalon_st_adapter_002:avalon_st_adapter_002|Wire_Shark_avalon_st_adapter_002_timing_adapter_0:timing_adapter_0|Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo:Wire_Shark_avalon_st_adapter_002_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_63n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 35           ; 16           ; 35           ; yes                    ; no                      ; yes                    ; yes                     ; 560     ; 16                          ; 35                          ; 16                          ; 35                          ; 560                 ; 1           ; 0     ; None                             ; M10K_X76_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; Wire_Shark:u0|Wire_Shark_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_2tn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; Wire_Shark_descriptor_memory.hex ; M10K_X58_Y26_N0, M10K_X49_Y26_N0, M10K_X49_Y24_N0, M10K_X49_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_nios2_ocimem:the_Wire_Shark_nios2e_cpu_nios2_ocimem|Wire_Shark_nios2e_cpu_ociram_sp_ram_module:Wire_Shark_nios2e_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                             ; M10K_X49_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_a_module:Wire_Shark_nios2e_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                             ; M10K_X41_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_register_bank_b_module:Wire_Shark_nios2e_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                             ; M10K_X41_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; Wire_Shark:u0|Wire_Shark_onchip_memory_nios:onchip_memory_nios|altsyncram:the_altsyncram|altsyncram_ghj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072  ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16          ; 0     ; None                             ; M10K_X58_Y20_N0, M10K_X58_Y21_N0, M10K_X69_Y20_N0, M10K_X69_Y17_N0, M10K_X69_Y21_N0, M10K_X49_Y19_N0, M10K_X69_Y23_N0, M10K_X69_Y22_N0, M10K_X49_Y21_N0, M10K_X58_Y16_N0, M10K_X58_Y15_N0, M10K_X49_Y16_N0, M10K_X69_Y18_N0, M10K_X69_Y19_N0, M10K_X58_Y17_N0, M10K_X58_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4l84:auto_generated|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 306          ; 8192         ; 306          ; yes                    ; no                      ; yes                    ; no                      ; 2506752 ; 8192                        ; 306                         ; 8192                        ; 306                         ; 2506752             ; 306         ; 0     ; None                             ; M10K_X41_Y19_N0, M10K_X76_Y11_N0, M10K_X41_Y17_N0, M10K_X69_Y5_N0, M10K_X49_Y4_N0, M10K_X58_Y3_N0, M10K_X76_Y33_N0, M10K_X69_Y10_N0, M10K_X49_Y6_N0, M10K_X58_Y9_N0, M10K_X69_Y8_N0, M10K_X49_Y32_N0, M10K_X69_Y11_N0, M10K_X5_Y12_N0, M10K_X69_Y15_N0, M10K_X76_Y6_N0, M10K_X14_Y5_N0, M10K_X38_Y2_N0, M10K_X49_Y3_N0, M10K_X41_Y32_N0, M10K_X69_Y6_N0, M10K_X49_Y2_N0, M10K_X69_Y16_N0, M10K_X58_Y12_N0, M10K_X38_Y17_N0, M10K_X49_Y29_N0, M10K_X58_Y13_N0, M10K_X76_Y36_N0, M10K_X14_Y15_N0, M10K_X41_Y31_N0, M10K_X49_Y12_N0, M10K_X76_Y26_N0, M10K_X38_Y7_N0, M10K_X69_Y2_N0, M10K_X41_Y3_N0, M10K_X38_Y5_N0, M10K_X41_Y13_N0, M10K_X76_Y24_N0, M10K_X14_Y2_N0, M10K_X69_Y3_N0, M10K_X14_Y31_N0, M10K_X76_Y29_N0, M10K_X49_Y8_N0, M10K_X58_Y11_N0, M10K_X41_Y22_N0, M10K_X41_Y15_N0, M10K_X69_Y14_N0, M10K_X14_Y4_N0, M10K_X58_Y2_N0, M10K_X38_Y9_N0, M10K_X58_Y5_N0, M10K_X76_Y5_N0, M10K_X41_Y10_N0, M10K_X41_Y4_N0, M10K_X14_Y7_N0, M10K_X76_Y7_N0, M10K_X58_Y6_N0, M10K_X41_Y29_N0, M10K_X49_Y10_N0, M10K_X76_Y10_N0, M10K_X76_Y21_N0, M10K_X69_Y4_N0, M10K_X76_Y4_N0, M10K_X41_Y6_N0, M10K_X26_Y8_N0, M10K_X49_Y1_N0, M10K_X26_Y5_N0, M10K_X38_Y10_N0, M10K_X49_Y36_N0, M10K_X14_Y1_N0, M10K_X26_Y45_N0, M10K_X41_Y44_N0, M10K_X38_Y4_N0, M10K_X38_Y46_N0, M10K_X5_Y46_N0, M10K_X41_Y5_N0, M10K_X49_Y42_N0, M10K_X14_Y18_N0, M10K_X41_Y9_N0, M10K_X49_Y39_N0, M10K_X26_Y42_N0, M10K_X26_Y12_N0, M10K_X5_Y41_N0, M10K_X38_Y44_N0, M10K_X49_Y34_N0, M10K_X14_Y46_N0, M10K_X14_Y36_N0, M10K_X41_Y12_N0, M10K_X26_Y21_N0, M10K_X41_Y38_N0, M10K_X38_Y29_N0, M10K_X41_Y7_N0, M10K_X5_Y10_N0, M10K_X49_Y44_N0, M10K_X14_Y28_N0, M10K_X38_Y11_N0, M10K_X26_Y20_N0, M10K_X38_Y36_N0, M10K_X14_Y25_N0, M10K_X69_Y26_N0, M10K_X5_Y5_N0, M10K_X26_Y36_N0, M10K_X26_Y25_N0, M10K_X14_Y17_N0, M10K_X5_Y7_N0, M10K_X14_Y29_N0, M10K_X41_Y45_N0, M10K_X38_Y40_N0, M10K_X14_Y48_N0, M10K_X26_Y9_N0, M10K_X5_Y37_N0, M10K_X14_Y6_N0, M10K_X14_Y9_N0, M10K_X26_Y23_N0, M10K_X14_Y20_N0, M10K_X38_Y38_N0, M10K_X26_Y1_N0, M10K_X38_Y26_N0, M10K_X41_Y46_N0, M10K_X14_Y38_N0, M10K_X14_Y23_N0, M10K_X58_Y1_N0, M10K_X26_Y3_N0, M10K_X38_Y25_N0, M10K_X38_Y48_N0, M10K_X38_Y23_N0, M10K_X14_Y30_N0, M10K_X26_Y22_N0, M10K_X14_Y32_N0, M10K_X26_Y11_N0, M10K_X14_Y24_N0, M10K_X14_Y21_N0, M10K_X14_Y3_N0, M10K_X49_Y35_N0, M10K_X76_Y27_N0, M10K_X14_Y19_N0, M10K_X14_Y11_N0, M10K_X14_Y40_N0, M10K_X76_Y22_N0, M10K_X38_Y39_N0, M10K_X38_Y35_N0, M10K_X14_Y27_N0, M10K_X26_Y17_N0, M10K_X49_Y31_N0, M10K_X38_Y33_N0, M10K_X38_Y45_N0, M10K_X14_Y33_N0, M10K_X41_Y43_N0, M10K_X69_Y27_N0, M10K_X69_Y29_N0, M10K_X38_Y31_N0, M10K_X5_Y9_N0, M10K_X5_Y33_N0, M10K_X49_Y33_N0, M10K_X26_Y31_N0, M10K_X38_Y42_N0, M10K_X26_Y24_N0, M10K_X41_Y47_N0, M10K_X38_Y16_N0, M10K_X26_Y33_N0, M10K_X14_Y45_N0, M10K_X69_Y28_N0, M10K_X41_Y28_N0, M10K_X49_Y5_N0, M10K_X41_Y33_N0, M10K_X49_Y41_N0, M10K_X41_Y16_N0, M10K_X76_Y31_N0, M10K_X49_Y40_N0, M10K_X26_Y28_N0, M10K_X38_Y27_N0, M10K_X38_Y8_N0, M10K_X5_Y45_N0, M10K_X14_Y34_N0, M10K_X5_Y40_N0, M10K_X58_Y35_N0, M10K_X5_Y4_N0, M10K_X41_Y48_N0, M10K_X38_Y28_N0, M10K_X5_Y47_N0, M10K_X14_Y47_N0, M10K_X14_Y26_N0, M10K_X26_Y4_N0, M10K_X49_Y15_N0, M10K_X49_Y7_N0, M10K_X58_Y8_N0, M10K_X49_Y48_N0, M10K_X41_Y8_N0, M10K_X58_Y27_N0, M10K_X26_Y47_N0, M10K_X26_Y13_N0, M10K_X38_Y47_N0, M10K_X69_Y9_N0, M10K_X26_Y7_N0, M10K_X38_Y3_N0, M10K_X41_Y27_N0, M10K_X5_Y8_N0, M10K_X14_Y13_N0, M10K_X5_Y32_N0, M10K_X38_Y13_N0, M10K_X26_Y43_N0, M10K_X38_Y1_N0, M10K_X41_Y18_N0, M10K_X26_Y6_N0, M10K_X41_Y21_N0, M10K_X5_Y42_N0, M10K_X38_Y41_N0, M10K_X26_Y39_N0, M10K_X49_Y14_N0, M10K_X26_Y29_N0, M10K_X38_Y20_N0, M10K_X58_Y34_N0, M10K_X38_Y6_N0, M10K_X58_Y10_N0, M10K_X49_Y30_N0, M10K_X14_Y16_N0, M10K_X49_Y9_N0, M10K_X5_Y6_N0, M10K_X5_Y39_N0, M10K_X14_Y37_N0, M10K_X26_Y46_N0, M10K_X41_Y42_N0, M10K_X5_Y14_N0, M10K_X49_Y11_N0, M10K_X14_Y12_N0, M10K_X58_Y4_N0, M10K_X26_Y16_N0, M10K_X26_Y15_N0, M10K_X49_Y27_N0, M10K_X14_Y10_N0, M10K_X58_Y36_N0, M10K_X38_Y34_N0, M10K_X58_Y24_N0, M10K_X26_Y26_N0, M10K_X5_Y48_N0, M10K_X5_Y36_N0, M10K_X49_Y13_N0, M10K_X5_Y2_N0, M10K_X26_Y10_N0, M10K_X49_Y47_N0, M10K_X38_Y12_N0, M10K_X41_Y30_N0, M10K_X38_Y18_N0, M10K_X14_Y42_N0, M10K_X38_Y15_N0, M10K_X14_Y39_N0, M10K_X41_Y26_N0, M10K_X58_Y7_N0, M10K_X38_Y43_N0, M10K_X58_Y14_N0, M10K_X14_Y43_N0, M10K_X5_Y44_N0, M10K_X26_Y38_N0, M10K_X76_Y28_N0, M10K_X14_Y41_N0, M10K_X49_Y46_N0, M10K_X41_Y36_N0, M10K_X58_Y33_N0, M10K_X58_Y31_N0, M10K_X41_Y34_N0, M10K_X5_Y3_N0, M10K_X49_Y38_N0, M10K_X5_Y43_N0, M10K_X5_Y35_N0, M10K_X26_Y19_N0, M10K_X49_Y45_N0, M10K_X26_Y41_N0, M10K_X26_Y35_N0, M10K_X69_Y7_N0, M10K_X5_Y11_N0, M10K_X41_Y41_N0, M10K_X26_Y34_N0, M10K_X38_Y24_N0, M10K_X41_Y11_N0, M10K_X38_Y22_N0, M10K_X14_Y35_N0, M10K_X5_Y38_N0, M10K_X26_Y14_N0, M10K_X58_Y30_N0, M10K_X49_Y43_N0, M10K_X38_Y30_N0, M10K_X14_Y22_N0, M10K_X14_Y44_N0, M10K_X41_Y39_N0, M10K_X41_Y37_N0, M10K_X41_Y14_N0, M10K_X38_Y37_N0, M10K_X26_Y30_N0, M10K_X38_Y32_N0, M10K_X26_Y2_N0, M10K_X14_Y8_N0, M10K_X38_Y19_N0, M10K_X26_Y27_N0, M10K_X41_Y20_N0, M10K_X41_Y25_N0, M10K_X58_Y23_N0, M10K_X38_Y21_N0, M10K_X26_Y18_N0, M10K_X14_Y14_N0, M10K_X38_Y14_N0, M10K_X26_Y32_N0, M10K_X41_Y35_N0, M10K_X41_Y40_N0, M10K_X5_Y34_N0, M10K_X26_Y44_N0, M10K_X26_Y37_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 25,642 / 289,320 ( 9 % )  ;
; C12 interconnects                           ; 495 / 13,420 ( 4 % )      ;
; C2 interconnects                            ; 8,947 / 119,108 ( 8 % )   ;
; C4 interconnects                            ; 5,422 / 56,300 ( 10 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,106 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,580 / 84,580 ( 5 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 659 / 12,676 ( 5 % )      ;
; R14/C12 interconnect drivers                ; 887 / 20,720 ( 4 % )      ;
; R3 interconnects                            ; 10,646 / 130,992 ( 8 % )  ;
; R6 interconnects                            ; 16,928 / 266,960 ( 6 % )  ;
; Spine clocks                                ; 23 / 360 ( 6 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 69           ; 10           ; 69           ; 0            ; 0            ; 134       ; 69           ; 0            ; 134       ; 134       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 47           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 65           ; 124          ; 65           ; 134          ; 134          ; 0         ; 65           ; 134          ; 0         ; 0         ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 87           ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ; 134          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_GTX_CLK    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_MDC        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_CLK     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_DATA[0] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_DATA[1] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_DATA[2] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_DATA[3] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_TX_EN      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DCLK      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_NCSO      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_SPIM_CLK    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_SPIM_MISO   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_SPIM_MOSI   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_SPIM_SS     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_CLK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_CLK        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_MISO       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_MOSI       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SPIM_SS         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_RX         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_TX         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_CLKOUT      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DIR         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_NXT         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_STP         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_INT_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DATA[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DATA[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DATA[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_FLASH_DATA[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_GSENSOR_INT     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C1_SCLK       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C1_SDAT       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C2_SCLK       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C2_SDAT       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_I2C_CONTROL     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_KEY             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_BK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_D_C         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LCM_RST_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LED             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_LTC_GPIO        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_CMD          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_DATA[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_DATA[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_DATA[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_SD_DATA[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_USB_DATA[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_MDIO       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[3] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[2] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[1] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DATA[0] ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_ENET_RX_DV      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                         ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; Source Clock(s)                                                 ; Destination Clock(s)                                            ; Delay Added in ns ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; altera_reserved_tck                                             ; altera_reserved_tck                                             ; 2939.0            ;
; CLOCK2_50                                                       ; CLOCK2_50                                                       ; 1464.2            ;
; altera_reserved_tck,I/O                                         ; altera_reserved_tck                                             ; 337.4             ;
; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 147.6             ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                           ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_3[3]                                                                                                      ; 5.916             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_3[3]                                                                                                      ; 5.916             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_3[3]                                                                                                      ; 5.916             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; 5.910             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; 5.910             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; 5.910             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[12]                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][4]                           ; 3.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 3.555             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 3.555             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                    ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                       ; 3.545             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                        ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                       ; 3.545             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                            ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                       ; 3.545             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                              ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                       ; 3.545             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                           ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                       ; 3.545             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[36]                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[35]                                      ; 3.319             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|DRsize.100                                                   ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[35]                                      ; 3.319             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                      ; 2.920             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                      ; 2.920             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_2[3]                                                                                                      ; 2.920             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; 2.818             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; 2.818             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated|counter_reg_bit[5]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[12]                                                                                ; 1.411             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated|counter_reg_bit[8]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[12]                                                                                ; 1.377             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated|counter_reg_bit[6]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[12]                                                                                ; 1.366             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated|counter_reg_bit[2]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[12]                                                                                ; 1.345             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[31]                                      ; 1.317             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated|counter_reg_bit[4]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[12]                                                                                ; 1.291             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 1.241             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 1.230             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 1.229             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 1.199             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated|counter_reg_bit[3]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[12]                                                                                ; 1.181             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated|counter_reg_bit[7]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[12]                                                                                ; 1.163             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 1.151             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oai:auto_generated|counter_reg_bit[1]                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_a2j:auto_generated|counter_reg_bit[12]                                                                                ; 1.113             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[716]                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[715]                                                                      ; 1.103             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[182]                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[181]                                                                      ; 1.102             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                    ; 1.092             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                                 ; 1.091             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                                 ; 1.091             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                 ; 1.091             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                 ; 1.090             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; 1.089             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                        ; 1.087             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                              ; 1.084             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[35]                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[35]                                      ; 1.083             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                        ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                       ; 1.082             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                    ; 1.080             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; 1.080             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[13]                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[12]                                      ; 1.075             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[11]                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[10]                                      ; 1.075             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                                  ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                 ; 1.074             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[840]                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[839]                                                                      ; 1.074             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[31]                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[30]                                      ; 1.073             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; 1.073             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[586]                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[585]                                                                      ; 1.070             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; 1.063             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[14]                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[13]                                      ; 1.063             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[12]                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[11]                                      ; 1.063             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; 1.062             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]      ; 1.058             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                           ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                                          ; 1.057             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 1.054             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[4]                                                        ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[3]                                       ; 1.052             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[6]                                                        ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[5]                                       ; 1.052             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[9]                                                        ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[8]                                       ; 1.052             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; 1.050             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; 1.049             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.048             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[2]                                                        ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[1]                                       ; 1.048             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|DRsize.000                                                   ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[0]                                       ; 1.047             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; 1.046             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[0]                                                                                                                                                                         ; 1.046             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                        ; 1.044             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                 ; 1.044             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; 1.043             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                                                          ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                     ; 1.042             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                        ; 1.041             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.041             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.041             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[0]                                       ; 1.040             ;
; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                        ; Wire_Shark:u0|Wire_Shark_UART:uart|alt_jtag_atlantic:Wire_Shark_UART_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                       ; 1.038             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[3]                                                        ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[2]                                       ; 1.038             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[5]                                                        ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[4]                                       ; 1.038             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[10]                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[9]                                       ; 1.038             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.037             ;
; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[37]                                                       ; Wire_Shark:u0|Wire_Shark_nios2e:nios2e|Wire_Shark_nios2e_cpu:cpu|Wire_Shark_nios2e_cpu_nios2_oci:the_Wire_Shark_nios2e_cpu_nios2_oci|Wire_Shark_nios2e_cpu_debug_slave_wrapper:the_Wire_Shark_nios2e_cpu_debug_slave_wrapper|Wire_Shark_nios2e_cpu_debug_slave_tck:the_Wire_Shark_nios2e_cpu_debug_slave_tck|sr[36]                                      ; 1.037             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                         ; 1.037             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "WireShark"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 61 pins of 130 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): Wire_Shark:u0|Wire_Shark_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1037 fanout uses global clock CLKCTRL_G8
    Info (11162): CLOCK2_50~inputCLKENA0 with 8918 fanout uses global clock CLKCTRL_G4
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 1980 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'WireShark.SDC'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 4 -multiply_by 15 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'c:/users/nikol/onedrive/documents/complex_digital_sys/de10-standard_v.1.0.1_systembuilder/codegenerated/de10_standard/wireshark/db/ip/wire_shark/submodules/wire_shark_nios2e_cpu.sdc'
Info (332104): Reading SDC File: 'c:/users/nikol/onedrive/documents/complex_digital_sys/de10-standard_v.1.0.1_systembuilder/codegenerated/de10_standard/wireshark/db/ip/wire_shark/submodules/altera_eth_tse_mac.sdc'
Info (332104): Reading SDC File: 'c:/users/nikol/onedrive/documents/complex_digital_sys/de10-standard_v.1.0.1_systembuilder/codegenerated/de10_standard/wireshark/db/ip/wire_shark/submodules/altera_reset_controller.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] with master clock period: 20.000 found on PLL node: u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] does not match the master clock period requirement: 10.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    5.333 u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   16.000 u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 45 registers into blocks of type Block RAM
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:26
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:59
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170089): 4e+03 ns of routing delay (approximately 2.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X67_Y23 to location X77_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:39
Info (11888): Total time spent on timing analysis during the Fitter is 46.19 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:36
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 47 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 35
    Info (169065): Pin HPS_ENET_INT_N has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 62
    Info (169065): Pin HPS_FLASH_DATA[0] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 72
    Info (169065): Pin HPS_FLASH_DATA[1] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 72
    Info (169065): Pin HPS_FLASH_DATA[2] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 72
    Info (169065): Pin HPS_FLASH_DATA[3] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 72
    Info (169065): Pin HPS_GSENSOR_INT has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 75
    Info (169065): Pin HPS_I2C1_SCLK has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 76
    Info (169065): Pin HPS_I2C1_SDAT has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 77
    Info (169065): Pin HPS_I2C2_SCLK has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 78
    Info (169065): Pin HPS_I2C2_SDAT has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 79
    Info (169065): Pin HPS_I2C_CONTROL has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 80
    Info (169065): Pin HPS_KEY has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 81
    Info (169065): Pin HPS_LCM_BK has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 82
    Info (169065): Pin HPS_LCM_D_C has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 83
    Info (169065): Pin HPS_LCM_RST_N has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 84
    Info (169065): Pin HPS_LED has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 89
    Info (169065): Pin HPS_LTC_GPIO has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 90
    Info (169065): Pin HPS_SD_CMD has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 92
    Info (169065): Pin HPS_SD_DATA[0] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 93
    Info (169065): Pin HPS_SD_DATA[1] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 93
    Info (169065): Pin HPS_SD_DATA[2] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 93
    Info (169065): Pin HPS_SD_DATA[3] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 93
    Info (169065): Pin HPS_USB_DATA[0] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[1] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[2] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[3] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[4] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[5] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[6] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_USB_DATA[7] has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 101
    Info (169065): Pin HPS_ENET_MDIO has a permanently disabled output enable File: C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.vhd Line: 64
Info (144001): Generated suppressed messages file C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 110 warnings
    Info: Peak virtual memory: 7482 megabytes
    Info: Processing ended: Fri Apr 29 15:27:49 2022
    Info: Elapsed time: 00:05:06
    Info: Total CPU time (on all processors): 00:17:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Nikol/OneDrive/Documents/Complex_Digital_Sys/DE10-Standard_v.1.0.1_SystemBuilder/CodeGenerated/DE10_Standard/WireShark/WireShark.fit.smsg.


