%%=========================================================================================
%%  Copyright (C) C.Casilli 2016
%%=========================================================================================
%
%   Project:        POLYBUS
%   Subproject:     inter_reg_bits
%   Component:      inter_reg_bits
%   Author:         Chris Casilli
%   Creation Date:  15 August 2016
%   File Name:      inter_reg_bits.hrl
%
%%=========================================================================================
%  inter_reg_bits
%%=========================================================================================

-define(INTER_REG_BITS_D, 		2#0000).
-define(INTER_REG_BITS_X, 		2#0001).
-define(INTER_REG_BITS_Y, 		2#0010).
-define(INTER_REG_BITS_U, 		2#0011).
-define(INTER_REG_BITS_S, 		2#0100).
-define(INTER_REG_BITS_PC, 		2#0101).
-define(INTER_REG_BITS_W, 		2#0110).
-define(INTER_REG_BITS_V, 		2#0111).
-define(INTER_REG_BITS_A, 		2#1000).
-define(INTER_REG_BITS_B, 		2#1001).
-define(INTER_REG_BITS_CC, 		2#1010).
-define(INTER_REG_BITS_DP, 		2#1011).
-define(INTER_REG_BITS_ZERO_1, 	2#1100).
-define(INTER_REG_BITS_ZERO_2, 	2#1101).
-define(INTER_REG_BITS_E, 		2#1110).
-define(INTER_REG_BITS_F, 		2#1111).