# Sobre o Risco-5

<p align="center">
<img src="/imgs/risco5.jpeg" alt="Logo do processador" width="300px">
</p>

## Origem do projeto

O projeto teve início a partir de um projeto de férias cujo objetivo era desenvolver um core [RISC-V](https://riscv.org/) para fins de aprendizado, inicialmente foi desenvolvida uma versão monocilo, denominada Pequeno Risco-5. O projeto evoluiu rapidamente para uma versão multiciclo pouco tempo depois de seu início.

Esse projeto foi incentivado pelo professor [Rodolfo Azevedo](https://www.ic.unicamp.br/~rodolfo/), do [Instituto de Computação](https://www.ic.unicamp.br/) da [UNICAMP](http://www.unicamp.br/), que sugeriu a construção de um processador RISC-V monociclo e posteriormente um RISC-V multiciclo. Ele também forneceu as primeiras FPGAs utilizadas para testes e auxiliou com dúvidas técnicas.

## Nome

O nome Risco-5 vem de uma piada com o nome RISC-V, a arquitetura que ele implementa, mas também pode remeter a algo arriscado.

## Família Risco-5:

- Baby Risco-5 - RV16I: Ainda especulativo
- Pequeno Risco-5 - RV32I: [https://github.com/JN513/Pequeno-Risco-5/](https://github.com/JN513/Pequeno-Risco-5/)
- Risco-5 - RV32I: [https://github.com/JN513/Risco-5](https://github.com/JN513/Risco-5)
- Grande Risco-5 - [https://github.com/JN513/Grande-Risco-5](https://github.com/JN513/Grande-Risco-5)
- Risco-5 Bodybuilder - RV64I: Ainda especulativo

## Desenvolvedor

O Risco-5 foi projetado por [Julio Nunes Avelar](https://github.com/JN513) e está disponível para uso livre sob as licenças listadas abaixo.

Autor da logo: [Mateus luck](https://www.instagram.com/mateusluck/)

## Licenças

Licença de Hardware: [CERN-OHL-P-2.0](https://github.com/JN513/Risco-5/blob/main/LICENSE)

Licença de Software: [MIT](https://github.com/JN513/Risco-5/blob/main/software/LICENSE-MIT)

Licença da Documentação: [CC BY-SA 4.0](https://github.com/JN513/Risco-5/blob/main/LICENSE-CC)