"D:/RTL_FPGA/Projeto_Final/inverterv1/inverter_v1.v=work,Verilog_2001"
"D:/RTL_FPGA/Projeto_Final/inverterv1/reciprocal_q16_16.vhd=work"
