adder
=====

Somador em Verilog.

====
Feito por: Lu√≠s Felipe Vieira Silva
