#ifndef PCIE_HWIO_4X2_H
#define PCIE_HWIO_4X2_H
/*
===========================================================================
*/
/**
    @file pcie_hwio_4x2.h
    @brief Auto-generated HWIO interface include file.

    Reference chip release:
        SM8650 (Lanai) [z_lanai_prj_v1.0_M02_MTO_p3q3r15.0_rtl_partition]
 
    This file contains HWIO register definitions for the following modules:
        PCIE1_.*
        PCIE_GEN4X2_1.*

    'Exclude' filters applied: .*_MHI[PCIE1.*] .*TYPE0_.*[PCIE_GEN4X2_.*] .*DMA_.*[PCIE_GEN4X2_.*] .*TYPE0_.*[PCIE_GEN4X2_1_DWC_PCIE_DM_IATU] .*DMA_.*[PCIE_GEN4X2_1_DWC_PCIE_DM_IATU] .*TYPE0_.*[PCIE_GEN4X2_1_PCIE_DBI] .*DMA_.*[PCIE_GEN4X2_1_PCIE_DBI] .*TYPE0_.*[PCIE_GEN4X2_1_PCIE_ELBI] .*DMA_.*[PCIE_GEN4X2_1_PCIE_ELBI] 

    Generation parameters: 
    { 'create-array': [ [ 'IATU_\\w+_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}]],
      'explicit-addressing': ['PCIE.*'],
      'explicit-addressing-references': [ [ 'PCIE1.*',
                                            'PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2'],
                                          [ 'PCIE_GEN4x2_1.*',
                                            'PCIE_GEN4X2_1_PCIE_WRAPPER_AXI_G4X2']],
      'filename': 'pcie_hwio_4x2.h',
      'module-filter-exclude': { 'PCIE1.*': ['.*_MHI'],
                                 'PCIE_GEN4X2_.*': ['.*TYPE0_.*', '.*DMA_.*'],
                                 'PCIE_GEN4X2_1_DWC_PCIE_DM_IATU': [ '.*TYPE0_.*',
                                                                     '.*DMA_.*'],
                                 'PCIE_GEN4X2_1_PCIE_DBI': [ '.*TYPE0_.*',
                                                             '.*DMA_.*'],
                                 'PCIE_GEN4X2_1_PCIE_ELBI': [ '.*TYPE0_.*',
                                                              '.*DMA_.*']},
      'modules': ['PCIE1_.*', 'PCIE_GEN4X2_1.*'],
      'output-fvals': True,
      'output-offsets': True,
      'output-phys': False,
      'prefix-overrides': { 'PCIE1_CM_PCIE': 'PCIE_',
                            'PCIE1_PCIE4_PCS_COM_PCIE4_PCS_COM_PCIE4_PCS_COM': 'PCIE4_PCS_COM_',
                            'PCIE1_PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_LANE': 'PCIE4_PCS_LANE0_PCS_LANE_',
                            'PCIE1_PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_PCIE_LANE': 'PCIE4_PCS_LANE0_',
                            'PCIE1_PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_LANE': 'PCIE4_PCS_LANE1_PCS_LANE_',
                            'PCIE1_PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_PCIE_LANE': 'PCIE4_PCS_LANE1_',
                            'PCIE1_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE': 'PCIE4_PCS_PCIE_',
                            'PCIE1_PCIE_MHI': '',
                            'PCIE1_PCIE_PARF': '',
                            'PCIE1_QSERDES_LN_SHRD_QSERDES_LN_SHRD_PCIE4_QMP_LN_SHRD': 'QSERDES_LN_SHRD_',
                            'PCIE1_QSERDES_PLL_QSERDES_PLL_PCIE4_QMP_PLL': 'QSERDES_PLL_',
                            'PCIE1_QSERDES_RX0_QSERDES_RX0_PCIE4_QMP_RX': 'QSERDES_RX0_',
                            'PCIE1_QSERDES_RX1_QSERDES_RX1_PCIE4_QMP_RX': 'QSERDES_RX1_',
                            'PCIE1_QSERDES_TX0_QSERDES_TX0_PCIE4_QMP_TX': 'QSERDES_TX0_',
                            'PCIE1_QSERDES_TX1_QSERDES_TX1_PCIE4_QMP_TX': 'QSERDES_TX1_',
                            'PCIE_GEN4X2_1_DWC_PCIE_DM_IATU': 'PCIE_',
                            'PCIE_GEN4X2_1_PCIE_DBI': 'PCIE_',
                            'PCIE_GEN4X2_1_PCIE_ELBI': ''}}
*/
/*
    ===========================================================================

    Copyright (c) 2023 Qualcomm Technologies, Inc.
    All Rights Reserved.
    Confidential and Proprietary - Qualcomm Technologies, Inc.

    Export of this technology or software is regulated by the U.S. Government.
    Diversion contrary to U.S. law prohibited.

    All ideas, data and information contained in or disclosed by
    this document are confidential and proprietary information of
    Qualcomm Technologies, Inc. and all rights therein are expressly reserved.
    By accepting this material the recipient agrees that this material
    and the information contained therein are held in confidence and in
    trust and will not be used, copied, reproduced in whole or in part,
    nor its contents revealed in any manner to others without the express
    written permission of Qualcomm Technologies, Inc.

    ===========================================================================

    $Header: $
    $DateTime: $
    $Author: $

    ===========================================================================
*/

/*----------------------------------------------------------------------------
 * MODULE: PCIE_PARF
 *--------------------------------------------------------------------------*/

#define PCIE_PARF_REG_BASE                                                                                 (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00000000)
#define PCIE_PARF_REG_BASE_SIZE                                                                            0x3000
#define PCIE_PARF_REG_BASE_USED                                                                            0x2c98
#define PCIE_PARF_REG_BASE_OFFS                                                                            0x00000000

#define HWIO_PCIE_PARF_SYS_CTRL_ADDR(x)                                                                    ((x) + 0x0)
#define HWIO_PCIE_PARF_SYS_CTRL_OFFS                                                                       (0x0)
#define HWIO_PCIE_PARF_SYS_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_PARF_SYS_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SYS_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_SYS_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SYS_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_SYS_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SYS_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_SYS_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SYS_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_SYS_CTRL_IN(x))
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_BMSK                                                0x80000000
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_SHFT                                                        31
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_DISABLE_ECAM_BLOCKER_RANGE_3_FVAL                          0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_ENABLE_ECAM_BLOCKER_RANGE_3_FVAL                           0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_BMSK                                                0x40000000
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_SHFT                                                        30
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_DISABLE_ECAM_BLOCKER_RANGE_2_FVAL                          0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_ENABLE_ECAM_BLOCKER_RANGE_2_FVAL                           0x1
#define HWIO_PCIE_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_BMSK                                      0x20000000
#define HWIO_PCIE_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_SHFT                                              29
#define HWIO_PCIE_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_EN_DISABLE_MUX_FVAL                              0x0
#define HWIO_PCIE_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_EN_ENABLE_MUX_FVAL                               0x1
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_BMSK                                          0x10000000
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_SHFT                                                  28
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_ENABLE_SELA_USE_FVAL                                 0x0
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_DISABLE_SELA_USE_FVAL                                0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_BMSK                                                  0x8000000
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_SHFT                                                         27
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_DISABLE_REMOVE_OFFSET_FVAL                                  0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_ENABLE_REMOVE_OFFSET_FVAL                                   0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_BMSK                                                        0x4000000
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_SHFT                                                               26
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_DISABLE_ECAM_BLOCKER_FVAL                                         0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_ENABLE_ECAM_BLOCKER_FVAL                                          0x1
#define HWIO_PCIE_PARF_SYS_CTRL_HW_EVENT_RESET_BMSK                                                         0x2000000
#define HWIO_PCIE_PARF_SYS_CTRL_HW_EVENT_RESET_SHFT                                                                25
#define HWIO_PCIE_PARF_SYS_CTRL_HW_EVENT_CGC_OPEN_BMSK                                                      0x1000000
#define HWIO_PCIE_PARF_SYS_CTRL_HW_EVENT_CGC_OPEN_SHFT                                                             24
#define HWIO_PCIE_PARF_SYS_CTRL_TESTBUS_SELECTOR_BMSK                                                        0xff0000
#define HWIO_PCIE_PARF_SYS_CTRL_TESTBUS_SELECTOR_SHFT                                                              16
#define HWIO_PCIE_PARF_SYS_CTRL_RESERVED_15_BMSK                                                               0x8000
#define HWIO_PCIE_PARF_SYS_CTRL_RESERVED_15_SHFT                                                                   15
#define HWIO_PCIE_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_BMSK                                                          0x4000
#define HWIO_PCIE_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_SHFT                                                              14
#define HWIO_PCIE_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_ENABLE_P2_WHEN_IN_L1_FVAL                                        0x0
#define HWIO_PCIE_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_DISABLE_P2_WHEN_IN_L1_FVAL                                       0x1
#define HWIO_PCIE_PARF_SYS_CTRL_MST_WAKEUP_EN_BMSK                                                             0x2000
#define HWIO_PCIE_PARF_SYS_CTRL_MST_WAKEUP_EN_SHFT                                                                 13
#define HWIO_PCIE_PARF_SYS_CTRL_MST_WAKEUP_EN_DISABLE_MASTER_WAKEUP_FVAL                                          0x0
#define HWIO_PCIE_PARF_SYS_CTRL_MST_WAKEUP_EN_ENABLE_MASTER_WAKEUP_FVAL                                           0x1
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_WAKEUP_EN_BMSK                                                             0x1000
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_WAKEUP_EN_SHFT                                                                 12
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_WAKEUP_EN_DISABLE_SLV_WAKEUP_FVAL                                             0x0
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_WAKEUP_EN_ENABLE_SLV_WAKEUP_FVAL                                              0x1
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_BMSK                                                       0x800
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_SHFT                                                          11
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_DISABLE_WAKE_FVAL                                            0x0
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_ENABLE_WAKE_FVAL                                             0x1
#define HWIO_PCIE_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_BMSK                                                          0x400
#define HWIO_PCIE_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_SHFT                                                             10
#define HWIO_PCIE_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_CGC_ENABLED_FVAL                                                0x0
#define HWIO_PCIE_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_DISABLE_CGC_FVAL                                                0x1
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_BMSK                                                           0x200
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_SHFT                                                               9
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_CGC_ENABLED_FVAL                                                 0x0
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_DISABLE_CGC_FVAL                                                 0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_BMSK                                                          0x100
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_SHFT                                                              8
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_USE_HW_VALUE_FVAL                                               0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_OVERRIDE_HW_VALUE_FVAL                                          0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_BMSK                                                                    0x80
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_SHFT                                                                       7
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_ACLK_NOT_REQUESTED_FVAL                                                  0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_ACLK_REQUESTED_FVAL                                                      0x1
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_BMSK                                                            0x40
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_SHFT                                                               6
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_CGC_ENABLED_FVAL                                                 0x0
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_DISABLE_CGC_FVAL                                                 0x1
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_BMSK                                                             0x20
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_SHFT                                                                5
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_MUX_ENABLED_FVAL                                                  0x0
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_DISABLE_MUX_FVAL                                                  0x1
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PWR_DET_BMSK                                                                 0x10
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PWR_DET_SHFT                                                                    4
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PWR_DET_AUXILIARY_POWER_IS_OFF_FVAL                                           0x0
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PWR_DET_AUXILIARY_POWER_IS_ON_FVAL                                            0x1
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_BMSK                                                    0x8
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_SHFT                                                      3
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_ENABLE_CORE_CLK2AUX_CLK_MUX_IN_L1_FVAL                  0x0
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_DISABLE_CORE_CLK2AUX_CLK_MUX_IN_L1_FVAL                 0x1
#define HWIO_PCIE_PARF_SYS_CTRL_L23_CLK_RMV_DIS_BMSK                                                              0x4
#define HWIO_PCIE_PARF_SYS_CTRL_L23_CLK_RMV_DIS_SHFT                                                                2
#define HWIO_PCIE_PARF_SYS_CTRL_L23_CLK_RMV_DIS_ENABLE_CLOCK_REMOVAL_FVAL                                         0x0
#define HWIO_PCIE_PARF_SYS_CTRL_L23_CLK_RMV_DIS_DISABLE_CLOCK_REMOVAL_FVAL                                        0x1
#define HWIO_PCIE_PARF_SYS_CTRL_L1_CLK_RMV_DIS_BMSK                                                               0x2
#define HWIO_PCIE_PARF_SYS_CTRL_L1_CLK_RMV_DIS_SHFT                                                                 1
#define HWIO_PCIE_PARF_SYS_CTRL_L1_CLK_RMV_DIS_ENABLE_CLOCK_REMOVAL_FVAL                                          0x0
#define HWIO_PCIE_PARF_SYS_CTRL_L1_CLK_RMV_DIS_DISABLE_CLOCK_REMOVAL_FVAL                                         0x1
#define HWIO_PCIE_PARF_SYS_CTRL_CLK_RST_MDL_EN_BMSK                                                               0x1
#define HWIO_PCIE_PARF_SYS_CTRL_CLK_RST_MDL_EN_SHFT                                                                 0
#define HWIO_PCIE_PARF_SYS_CTRL_CLK_RST_MDL_EN_DISABLE_CLOCKS_RESETS_FVAL                                         0x0
#define HWIO_PCIE_PARF_SYS_CTRL_CLK_RST_MDL_EN_ENABLE_CLOCKS_RESETS_FVAL                                          0x1

#define HWIO_PCIE_PARF_PHY_LATENCY_ADDR(x)                                                                 ((x) + 0x4)
#define HWIO_PCIE_PARF_PHY_LATENCY_OFFS                                                                    (0x4)
#define HWIO_PCIE_PARF_PHY_LATENCY_RMSK                                                                    0xffffffff
#define HWIO_PCIE_PARF_PHY_LATENCY_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PHY_LATENCY_ADDR(x))
#define HWIO_PCIE_PARF_PHY_LATENCY_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_LATENCY_ADDR(x), m)
#define HWIO_PCIE_PARF_PHY_LATENCY_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PHY_LATENCY_ADDR(x),v)
#define HWIO_PCIE_PARF_PHY_LATENCY_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PHY_LATENCY_ADDR(x),m,v,HWIO_PCIE_PARF_PHY_LATENCY_IN(x))
#define HWIO_PCIE_PARF_PHY_LATENCY_RESERVED_31_8_BMSK                                                      0xffffff00
#define HWIO_PCIE_PARF_PHY_LATENCY_RESERVED_31_8_SHFT                                                               8
#define HWIO_PCIE_PARF_PHY_LATENCY_PHY_LATENCY_BMSK                                                              0xff
#define HWIO_PCIE_PARF_PHY_LATENCY_PHY_LATENCY_SHFT                                                                 0

#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_ADDR(x)                                                              ((x) + 0x8)
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_OFFS                                                                 (0x8)
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BRIDGE_ERR_MAP_ADDR(x))
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BRIDGE_ERR_MAP_ADDR(x), m)
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BRIDGE_ERR_MAP_ADDR(x),v)
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BRIDGE_ERR_MAP_ADDR(x),m,v,HWIO_PCIE_PARF_BRIDGE_ERR_MAP_IN(x))
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_RESERVED_31_18_BMSK                                                  0xfffc0000
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_RESERVED_31_18_SHFT                                                          18
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_AXI_MSTR_ERR_MAP_BMSK                                                   0x30000
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_AXI_MSTR_ERR_MAP_SHFT                                                        16
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_RESERVED_15_6_BMSK                                                       0xffc0
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_RESERVED_15_6_SHFT                                                            6
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_AXI_SLV_ERR_MAP_BMSK                                                       0x3f
#define HWIO_PCIE_PARF_BRIDGE_ERR_MAP_AXI_SLV_ERR_MAP_SHFT                                                          0

#define HWIO_PCIE_PARF_DB_CTRL_ADDR(x)                                                                     ((x) + 0x10)
#define HWIO_PCIE_PARF_DB_CTRL_OFFS                                                                        (0x10)
#define HWIO_PCIE_PARF_DB_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_PARF_DB_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DB_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_DB_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DB_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_DB_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DB_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_DB_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DB_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_DB_CTRL_IN(x))
#define HWIO_PCIE_PARF_DB_CTRL_RESERVED_31_7_BMSK                                                          0xffffff80
#define HWIO_PCIE_PARF_DB_CTRL_RESERVED_31_7_SHFT                                                                   7
#define HWIO_PCIE_PARF_DB_CTRL_MST_WKP_BLOCK_BMSK                                                                0x40
#define HWIO_PCIE_PARF_DB_CTRL_MST_WKP_BLOCK_SHFT                                                                   6
#define HWIO_PCIE_PARF_DB_CTRL_MST_WKP_BLOCK_PASSED_FVAL                                                          0x0
#define HWIO_PCIE_PARF_DB_CTRL_MST_WKP_BLOCK_BLOCKED_FVAL                                                         0x1
#define HWIO_PCIE_PARF_DB_CTRL_SLV_WKP_BLOCK_BMSK                                                                0x20
#define HWIO_PCIE_PARF_DB_CTRL_SLV_WKP_BLOCK_SHFT                                                                   5
#define HWIO_PCIE_PARF_DB_CTRL_SLV_WKP_BLOCK_PASSED_FVAL                                                          0x0
#define HWIO_PCIE_PARF_DB_CTRL_SLV_WKP_BLOCK_BLOCKED_FVAL                                                         0x1
#define HWIO_PCIE_PARF_DB_CTRL_DBI_WKP_BLOCK_BMSK                                                                0x10
#define HWIO_PCIE_PARF_DB_CTRL_DBI_WKP_BLOCK_SHFT                                                                   4
#define HWIO_PCIE_PARF_DB_CTRL_DBI_WKP_BLOCK_PASSED_FVAL                                                          0x0
#define HWIO_PCIE_PARF_DB_CTRL_DBI_WKP_BLOCK_BLOCKED_FVAL                                                         0x1
#define HWIO_PCIE_PARF_DB_CTRL_RESERVED_3_2_BMSK                                                                  0xc
#define HWIO_PCIE_PARF_DB_CTRL_RESERVED_3_2_SHFT                                                                    2
#define HWIO_PCIE_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_BMSK                                                              0x2
#define HWIO_PCIE_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_SHFT                                                                1
#define HWIO_PCIE_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_PASSED_FVAL                                                       0x0
#define HWIO_PCIE_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_BLOCKED_FVAL                                                      0x1
#define HWIO_PCIE_PARF_DB_CTRL_INSR_DBNCR_BLOCK_BMSK                                                              0x1
#define HWIO_PCIE_PARF_DB_CTRL_INSR_DBNCR_BLOCK_SHFT                                                                0
#define HWIO_PCIE_PARF_DB_CTRL_INSR_DBNCR_BLOCK_PASSED_FVAL                                                       0x0
#define HWIO_PCIE_PARF_DB_CTRL_INSR_DBNCR_BLOCK_BLOCKED_FVAL                                                      0x1

#define HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR(x)                                                              ((x) + 0x14)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_OFFS                                                                 (0x14)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_PREDET_DB_INSR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR(x))
#define HWIO_PCIE_PARF_PREDET_DB_INSR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR(x), m)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR(x),v)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR(x),m,v,HWIO_PCIE_PARF_PREDET_DB_INSR_IN(x))
#define HWIO_PCIE_PARF_PREDET_DB_INSR_INSR_DBNCR_VAL_BMSK                                                  0xffffffff
#define HWIO_PCIE_PARF_PREDET_DB_INSR_INSR_DBNCR_VAL_SHFT                                                           0

#define HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR(x)                                                              ((x) + 0x18)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_OFFS                                                                 (0x18)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR(x))
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR(x), m)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR(x),v)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR(x),m,v,HWIO_PCIE_PARF_PREDET_DB_RMVL_IN(x))
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_RMVL_DBNCR_VAL_BMSK                                                  0xffffffff
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_RMVL_DBNCR_VAL_SHFT                                                           0

#define HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR(x)                                                                 ((x) + 0x1c)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_OFFS                                                                    (0x1c)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_RMSK                                                                    0xffffffff
#define HWIO_PCIE_PARF_WKP_DB_RMVL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR(x))
#define HWIO_PCIE_PARF_WKP_DB_RMVL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR(x), m)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR(x),v)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR(x),m,v,HWIO_PCIE_PARF_WKP_DB_RMVL_IN(x))
#define HWIO_PCIE_PARF_WKP_DB_RMVL_RESERVED_31_24_BMSK                                                     0xff000000
#define HWIO_PCIE_PARF_WKP_DB_RMVL_RESERVED_31_24_SHFT                                                             24
#define HWIO_PCIE_PARF_WKP_DB_RMVL_MST_DBNCR_VAL_BMSK                                                        0xff0000
#define HWIO_PCIE_PARF_WKP_DB_RMVL_MST_DBNCR_VAL_SHFT                                                              16
#define HWIO_PCIE_PARF_WKP_DB_RMVL_SLV_DBNCR_VAL_BMSK                                                          0xff00
#define HWIO_PCIE_PARF_WKP_DB_RMVL_SLV_DBNCR_VAL_SHFT                                                               8
#define HWIO_PCIE_PARF_WKP_DB_RMVL_DBI_DBNCR_VAL_BMSK                                                            0xff
#define HWIO_PCIE_PARF_WKP_DB_RMVL_DBI_DBNCR_VAL_SHFT                                                               0

#define HWIO_PCIE_PARF_PM_CTRL_ADDR(x)                                                                     ((x) + 0x20)
#define HWIO_PCIE_PARF_PM_CTRL_OFFS                                                                        (0x20)
#define HWIO_PCIE_PARF_PM_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_PARF_PM_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PM_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_PM_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PM_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_PM_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PM_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_PM_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PM_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_PM_CTRL_IN(x))
#define HWIO_PCIE_PARF_PM_CTRL_RESERVED_31_6_BMSK                                                          0xffffffc0
#define HWIO_PCIE_PARF_PM_CTRL_RESERVED_31_6_SHFT                                                                   6
#define HWIO_PCIE_PARF_PM_CTRL_REQ_NOT_ENTR_L1_BMSK                                                              0x20
#define HWIO_PCIE_PARF_PM_CTRL_REQ_NOT_ENTR_L1_SHFT                                                                 5
#define HWIO_PCIE_PARF_PM_CTRL_PM_XMT_PME_BMSK                                                                   0x10
#define HWIO_PCIE_PARF_PM_CTRL_PM_XMT_PME_SHFT                                                                      4
#define HWIO_PCIE_PARF_PM_CTRL_OUTBAND_PWRUP_CMD_BMSK                                                             0x8
#define HWIO_PCIE_PARF_PM_CTRL_OUTBAND_PWRUP_CMD_SHFT                                                               3
#define HWIO_PCIE_PARF_PM_CTRL_READY_ENTR_L23_BMSK                                                                0x4
#define HWIO_PCIE_PARF_PM_CTRL_READY_ENTR_L23_SHFT                                                                  2
#define HWIO_PCIE_PARF_PM_CTRL_READY_ENTR_L23_NOT_READY_FVAL                                                      0x0
#define HWIO_PCIE_PARF_PM_CTRL_READY_ENTR_L23_READY_FVAL                                                          0x1
#define HWIO_PCIE_PARF_PM_CTRL_REQ_EXIT_L1_BMSK                                                                   0x2
#define HWIO_PCIE_PARF_PM_CTRL_REQ_EXIT_L1_SHFT                                                                     1
#define HWIO_PCIE_PARF_PM_CTRL_REQ_EXIT_L1_DEASSERT_EXIT_REQUEST_FVAL                                             0x0
#define HWIO_PCIE_PARF_PM_CTRL_REQ_EXIT_L1_ASSERT_EXIT_REQUEST_FVAL                                               0x1
#define HWIO_PCIE_PARF_PM_CTRL_REQ_ENTR_L1_BMSK                                                                   0x1
#define HWIO_PCIE_PARF_PM_CTRL_REQ_ENTR_L1_SHFT                                                                     0
#define HWIO_PCIE_PARF_PM_CTRL_REQ_ENTR_L1_DEASSERT_ENTER_REQUEST_FVAL                                            0x0
#define HWIO_PCIE_PARF_PM_CTRL_REQ_ENTR_L1_ASSERT_ENTER_REQUEST_FVAL                                              0x1

#define HWIO_PCIE_PARF_PM_STTS_ADDR(x)                                                                     ((x) + 0x24)
#define HWIO_PCIE_PARF_PM_STTS_OFFS                                                                        (0x24)
#define HWIO_PCIE_PARF_PM_STTS_RMSK                                                                        0xffffffff
#define HWIO_PCIE_PARF_PM_STTS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PM_STTS_ADDR(x))
#define HWIO_PCIE_PARF_PM_STTS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PM_STTS_ADDR(x), m)
#define HWIO_PCIE_PARF_PM_STTS_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PM_STTS_ADDR(x),v)
#define HWIO_PCIE_PARF_PM_STTS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PM_STTS_ADDR(x),m,v,HWIO_PCIE_PARF_PM_STTS_IN(x))
#define HWIO_PCIE_PARF_PM_STTS_LINK_REQ_RST_NOT_BMSK                                                       0x80000000
#define HWIO_PCIE_PARF_PM_STTS_LINK_REQ_RST_NOT_SHFT                                                               31
#define HWIO_PCIE_PARF_PM_STTS_XMLH_LINK_UP_BMSK                                                           0x40000000
#define HWIO_PCIE_PARF_PM_STTS_XMLH_LINK_UP_SHFT                                                                   30
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_0_BMSK                                                            0x20000000
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_0_SHFT                                                                    29
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_0_D0_FVAL                                                                0x0
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_0_D3_FVAL                                                                0x1
#define HWIO_PCIE_PARF_PM_STTS_PHYSTATUS_BMSK                                                              0x10000000
#define HWIO_PCIE_PARF_PM_STTS_PHYSTATUS_SHFT                                                                      28
#define HWIO_PCIE_PARF_PM_STTS_UNUSED_BMSK                                                                  0xff80000
#define HWIO_PCIE_PARF_PM_STTS_UNUSED_SHFT                                                                         19
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_BMSK                                                                 0x70000
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_SHFT                                                                      16
#define HWIO_PCIE_PARF_PM_STTS_PM_PME_EN_BMSK                                                                  0xf000
#define HWIO_PCIE_PARF_PM_STTS_PM_PME_EN_SHFT                                                                      12
#define HWIO_PCIE_PARF_PM_STTS_PHYCLK_REQ_N_BMSK                                                                0x800
#define HWIO_PCIE_PARF_PM_STTS_PHYCLK_REQ_N_SHFT                                                                   11
#define HWIO_PCIE_PARF_PM_STTS_L1SS_CLKREQN_OE_BMSK                                                             0x400
#define HWIO_PCIE_PARF_PM_STTS_L1SS_CLKREQN_OE_SHFT                                                                10
#define HWIO_PCIE_PARF_PM_STTS_L1SS_CLKREQN_IN_BMSK                                                             0x200
#define HWIO_PCIE_PARF_PM_STTS_L1SS_CLKREQN_IN_SHFT                                                                 9
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L1SUB_BMSK                                                          0x100
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L1SUB_SHFT                                                              8
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L0S_BMSK                                                             0x80
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L0S_SHFT                                                                7
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_L2_EXIT_BMSK                                                            0x40
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_L2_EXIT_SHFT                                                               6
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L2_BMSK                                                              0x20
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L2_SHFT                                                                 5
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L1_BMSK                                                              0x10
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L1_SHFT                                                                 4
#define HWIO_PCIE_PARF_PM_STTS_PM_STATUS_BMSK                                                                     0x8
#define HWIO_PCIE_PARF_PM_STTS_PM_STATUS_SHFT                                                                       3
#define HWIO_PCIE_PARF_PM_STTS_SURPRISE_DOWN_ERR_BMSK                                                             0x4
#define HWIO_PCIE_PARF_PM_STTS_SURPRISE_DOWN_ERR_SHFT                                                               2
#define HWIO_PCIE_PARF_PM_STTS_RESERVED_1_0_BMSK                                                                  0x3
#define HWIO_PCIE_PARF_PM_STTS_RESERVED_1_0_SHFT                                                                    0

#define HWIO_PCIE_PARF_PM_STTS_1_ADDR(x)                                                                   ((x) + 0x28)
#define HWIO_PCIE_PARF_PM_STTS_1_OFFS                                                                      (0x28)
#define HWIO_PCIE_PARF_PM_STTS_1_RMSK                                                                      0xffffffff
#define HWIO_PCIE_PARF_PM_STTS_1_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PM_STTS_1_ADDR(x))
#define HWIO_PCIE_PARF_PM_STTS_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PM_STTS_1_ADDR(x), m)
#define HWIO_PCIE_PARF_PM_STTS_1_RESERVED_31_18_BMSK                                                       0xfffc0000
#define HWIO_PCIE_PARF_PM_STTS_1_RESERVED_31_18_SHFT                                                               18
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_TXCOMMONMODE_DIS_BMSK                                                0x20000
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_TXCOMMONMODE_DIS_SHFT                                                     17
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_PIPE43_BMSK                                                0x1e000
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_PIPE43_SHFT                                                     13
#define HWIO_PCIE_PARF_PM_STTS_1_LINK_TIMEOUT_FLUSH_NOT_BMSK                                                   0x1000
#define HWIO_PCIE_PARF_PM_STTS_1_LINK_TIMEOUT_FLUSH_NOT_SHFT                                                       12
#define HWIO_PCIE_PARF_PM_STTS_1_CFG_BUS_MASTER_EN_BMSK                                                         0x800
#define HWIO_PCIE_PARF_PM_STTS_1_CFG_BUS_MASTER_EN_SHFT                                                            11
#define HWIO_PCIE_PARF_PM_STTS_1_RADM_PM_TURNOFF_BMSK                                                           0x400
#define HWIO_PCIE_PARF_PM_STTS_1_RADM_PM_TURNOFF_SHFT                                                              10
#define HWIO_PCIE_PARF_PM_STTS_1_CURNT_STATE_BMSK                                                               0x380
#define HWIO_PCIE_PARF_PM_STTS_1_CURNT_STATE_SHFT                                                                   7
#define HWIO_PCIE_PARF_PM_STTS_1_AUX_PM_EN_BMSK                                                                  0x40
#define HWIO_PCIE_PARF_PM_STTS_1_AUX_PM_EN_SHFT                                                                     6
#define HWIO_PCIE_PARF_PM_STTS_1_AUX_CLK_ACTIVE_BMSK                                                             0x20
#define HWIO_PCIE_PARF_PM_STTS_1_AUX_CLK_ACTIVE_SHFT                                                                5
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_PCLKREQ_N_BMSK                                                          0x10
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_PCLKREQ_N_SHFT                                                             4
#define HWIO_PCIE_PARF_PM_STTS_1_PHY_MAC_PCLKACK_N_BMSK                                                           0x8
#define HWIO_PCIE_PARF_PM_STTS_1_PHY_MAC_PCLKACK_N_SHFT                                                             3
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_RXELECIDLE_DIS_BMSK                                                      0x4
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_RXELECIDLE_DIS_SHFT                                                        2
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_BMSK                                                           0x3
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_SHFT                                                             0

#define HWIO_PCIE_PARF_PCS_CTRL_ADDR(x)                                                                    ((x) + 0x30)
#define HWIO_PCIE_PARF_PCS_CTRL_OFFS                                                                       (0x30)
#define HWIO_PCIE_PARF_PCS_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_PARF_PCS_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PCS_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_PCS_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PCS_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_PCS_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PCS_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_PCS_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PCS_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_PCS_CTRL_IN(x))
#define HWIO_PCIE_PARF_PCS_CTRL_RESERVED_31_2_BMSK                                                         0xfffffffc
#define HWIO_PCIE_PARF_PCS_CTRL_RESERVED_31_2_SHFT                                                                  2
#define HWIO_PCIE_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_BMSK                                                            0x2
#define HWIO_PCIE_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_SHFT                                                              1
#define HWIO_PCIE_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_NORMAL_MODE_FVAL                                                0x0
#define HWIO_PCIE_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_TX2RX_LOOPBACK_FVAL                                             0x1
#define HWIO_PCIE_PARF_PCS_CTRL_COMMON_CLOCKS_BMSK                                                                0x1
#define HWIO_PCIE_PARF_PCS_CTRL_COMMON_CLOCKS_SHFT                                                                  0

#define HWIO_PCIE_PARF_PCS_DEEMPH_ADDR(x)                                                                  ((x) + 0x34)
#define HWIO_PCIE_PARF_PCS_DEEMPH_OFFS                                                                     (0x34)
#define HWIO_PCIE_PARF_PCS_DEEMPH_RMSK                                                                     0xffffffff
#define HWIO_PCIE_PARF_PCS_DEEMPH_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PCS_DEEMPH_ADDR(x))
#define HWIO_PCIE_PARF_PCS_DEEMPH_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PCS_DEEMPH_ADDR(x), m)
#define HWIO_PCIE_PARF_PCS_DEEMPH_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PCS_DEEMPH_ADDR(x),v)
#define HWIO_PCIE_PARF_PCS_DEEMPH_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PCS_DEEMPH_ADDR(x),m,v,HWIO_PCIE_PARF_PCS_DEEMPH_IN(x))
#define HWIO_PCIE_PARF_PCS_DEEMPH_RESERVED_31_22_BMSK                                                      0xffc00000
#define HWIO_PCIE_PARF_PCS_DEEMPH_RESERVED_31_22_SHFT                                                              22
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN1_BMSK                                                        0x3f0000
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN1_SHFT                                                              16
#define HWIO_PCIE_PARF_PCS_DEEMPH_RESERVED_15_14_BMSK                                                          0xc000
#define HWIO_PCIE_PARF_PCS_DEEMPH_RESERVED_15_14_SHFT                                                              14
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_3_5DB_BMSK                                                    0x3f00
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_3_5DB_SHFT                                                         8
#define HWIO_PCIE_PARF_PCS_DEEMPH_RESERVED_7_6_BMSK                                                              0xc0
#define HWIO_PCIE_PARF_PCS_DEEMPH_RESERVED_7_6_SHFT                                                                 6
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_6DB_BMSK                                                        0x3f
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_6DB_SHFT                                                           0

#define HWIO_PCIE_PARF_PCS_SWING_ADDR(x)                                                                   ((x) + 0x38)
#define HWIO_PCIE_PARF_PCS_SWING_OFFS                                                                      (0x38)
#define HWIO_PCIE_PARF_PCS_SWING_RMSK                                                                      0xffffffff
#define HWIO_PCIE_PARF_PCS_SWING_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PCS_SWING_ADDR(x))
#define HWIO_PCIE_PARF_PCS_SWING_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PCS_SWING_ADDR(x), m)
#define HWIO_PCIE_PARF_PCS_SWING_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PCS_SWING_ADDR(x),v)
#define HWIO_PCIE_PARF_PCS_SWING_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PCS_SWING_ADDR(x),m,v,HWIO_PCIE_PARF_PCS_SWING_IN(x))
#define HWIO_PCIE_PARF_PCS_SWING_RESERVED_31_15_BMSK                                                       0xffff8000
#define HWIO_PCIE_PARF_PCS_SWING_RESERVED_31_15_SHFT                                                               15
#define HWIO_PCIE_PARF_PCS_SWING_TX_SWING_FULL_BMSK                                                            0x7f00
#define HWIO_PCIE_PARF_PCS_SWING_TX_SWING_FULL_SHFT                                                                 8
#define HWIO_PCIE_PARF_PCS_SWING_RESERVED_7_BMSK                                                                 0x80
#define HWIO_PCIE_PARF_PCS_SWING_RESERVED_7_SHFT                                                                    7
#define HWIO_PCIE_PARF_PCS_SWING_TX_SWING_LOW_BMSK                                                               0x7f
#define HWIO_PCIE_PARF_PCS_SWING_TX_SWING_LOW_SHFT                                                                  0

#define HWIO_PCIE_PARF_PHY_CTRL_ADDR(x)                                                                    ((x) + 0x40)
#define HWIO_PCIE_PARF_PHY_CTRL_OFFS                                                                       (0x40)
#define HWIO_PCIE_PARF_PHY_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_PARF_PHY_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PHY_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_PHY_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_PHY_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PHY_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_PHY_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PHY_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_PHY_CTRL_IN(x))
#define HWIO_PCIE_PARF_PHY_CTRL_RESERVED_31_21_BMSK                                                        0xffe00000
#define HWIO_PCIE_PARF_PHY_CTRL_RESERVED_31_21_SHFT                                                                21
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TX0_TERM_OFFST_BMSK                                                      0x1f0000
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TX0_TERM_OFFST_SHFT                                                            16
#define HWIO_PCIE_PARF_PHY_CTRL_RESERVED_15_13_BMSK                                                            0xe000
#define HWIO_PCIE_PARF_PHY_CTRL_RESERVED_15_13_SHFT                                                                13
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_LOS_LEVEL_BMSK                                                             0x1f00
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_LOS_LEVEL_SHFT                                                                  8
#define HWIO_PCIE_PARF_PHY_CTRL_RESERVED_7_5_BMSK                                                                0xe0
#define HWIO_PCIE_PARF_PHY_CTRL_RESERVED_7_5_SHFT                                                                   5
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_RTUNE_REQ_BMSK                                                               0x10
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_RTUNE_REQ_SHFT                                                                  4
#define HWIO_PCIE_PARF_PHY_CTRL_RESERVED_3_BMSK                                                                   0x8
#define HWIO_PCIE_PARF_PHY_CTRL_RESERVED_3_SHFT                                                                     3
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_BURNIN_BMSK                                                              0x4
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_BURNIN_SHFT                                                                2
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_BYPASS_BMSK                                                              0x2
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_BYPASS_SHFT                                                                1
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_BMSK                                                            0x1
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_SHFT                                                              0
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_PHY_POWER_ON_FVAL                                               0x0
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_PHY_POWER_DOWN_FVAL                                             0x1

#define HWIO_PCIE_PARF_PHY_STTS_ADDR(x)                                                                    ((x) + 0x44)
#define HWIO_PCIE_PARF_PHY_STTS_OFFS                                                                       (0x44)
#define HWIO_PCIE_PARF_PHY_STTS_RMSK                                                                       0xffffffff
#define HWIO_PCIE_PARF_PHY_STTS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PHY_STTS_ADDR(x))
#define HWIO_PCIE_PARF_PHY_STTS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_STTS_ADDR(x), m)
#define HWIO_PCIE_PARF_PHY_STTS_RESERVED_31_5_BMSK                                                         0xffffffe0
#define HWIO_PCIE_PARF_PHY_STTS_RESERVED_31_5_SHFT                                                                  5
#define HWIO_PCIE_PARF_PHY_STTS_PHY_RTUNE_ACK_BMSK                                                               0x10
#define HWIO_PCIE_PARF_PHY_STTS_PHY_RTUNE_ACK_SHFT                                                                  4
#define HWIO_PCIE_PARF_PHY_STTS_RESERVED_3_0_BMSK                                                                 0xf
#define HWIO_PCIE_PARF_PHY_STTS_RESERVED_3_0_SHFT                                                                   0

#define HWIO_PCIE_PARF_PHY_REFCLK_ADDR(x)                                                                  ((x) + 0x4c)
#define HWIO_PCIE_PARF_PHY_REFCLK_OFFS                                                                     (0x4c)
#define HWIO_PCIE_PARF_PHY_REFCLK_RMSK                                                                     0xffffff7f
#define HWIO_PCIE_PARF_PHY_REFCLK_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PHY_REFCLK_ADDR(x))
#define HWIO_PCIE_PARF_PHY_REFCLK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_REFCLK_ADDR(x), m)
#define HWIO_PCIE_PARF_PHY_REFCLK_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PHY_REFCLK_ADDR(x),v)
#define HWIO_PCIE_PARF_PHY_REFCLK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PHY_REFCLK_ADDR(x),m,v,HWIO_PCIE_PARF_PHY_REFCLK_IN(x))
#define HWIO_PCIE_PARF_PHY_REFCLK_RESERVED_31_17_BMSK                                                      0xfffe0000
#define HWIO_PCIE_PARF_PHY_REFCLK_RESERVED_31_17_SHFT                                                              17
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_SSP_EN_BMSK                                                             0x10000
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_SSP_EN_SHFT                                                                  16
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_SSP_EN_NO_REFCLK_FVAL                                                       0x0
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_SSP_EN_REFCLK_STABLE_FVAL                                                   0x1
#define HWIO_PCIE_PARF_PHY_REFCLK_RESERVED_15_13_BMSK                                                          0xe000
#define HWIO_PCIE_PARF_PHY_REFCLK_RESERVED_15_13_SHFT                                                              13
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_USE_PAD_BMSK                                                             0x1000
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_USE_PAD_SHFT                                                                 12
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_USE_PAD_REFCLK_FROM_ALT_FVAL                                                0x0
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_USE_PAD_REFCLK_FROM_PAD_FVAL                                                0x1
#define HWIO_PCIE_PARF_PHY_REFCLK_RESERVED_11_9_BMSK                                                            0xe00
#define HWIO_PCIE_PARF_PHY_REFCLK_RESERVED_11_9_SHFT                                                                9
#define HWIO_PCIE_PARF_PHY_REFCLK_REFCLK_DIV2_BMSK                                                              0x100
#define HWIO_PCIE_PARF_PHY_REFCLK_REFCLK_DIV2_SHFT                                                                  8
#define HWIO_PCIE_PARF_PHY_REFCLK_REFCLK_DIV2_DON_T_DIVIDE_FVAL                                                   0x0
#define HWIO_PCIE_PARF_PHY_REFCLK_REFCLK_DIV2_DIVIDE_REFCLK_FVAL                                                  0x1
#define HWIO_PCIE_PARF_PHY_REFCLK_MPLL_MULTIPLIER_BMSK                                                           0x7f
#define HWIO_PCIE_PARF_PHY_REFCLK_MPLL_MULTIPLIER_SHFT                                                              0

#define HWIO_PCIE_PARF_CONFIG_BITS_ADDR(x)                                                                 ((x) + 0x50)
#define HWIO_PCIE_PARF_CONFIG_BITS_OFFS                                                                    (0x50)
#define HWIO_PCIE_PARF_CONFIG_BITS_RMSK                                                                    0xffffffff
#define HWIO_PCIE_PARF_CONFIG_BITS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CONFIG_BITS_ADDR(x))
#define HWIO_PCIE_PARF_CONFIG_BITS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CONFIG_BITS_ADDR(x), m)
#define HWIO_PCIE_PARF_CONFIG_BITS_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CONFIG_BITS_ADDR(x),v)
#define HWIO_PCIE_PARF_CONFIG_BITS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CONFIG_BITS_ADDR(x),m,v,HWIO_PCIE_PARF_CONFIG_BITS_IN(x))
#define HWIO_PCIE_PARF_CONFIG_BITS_BITS31_27_BMSK                                                          0xf8000000
#define HWIO_PCIE_PARF_CONFIG_BITS_BITS31_27_SHFT                                                                  27
#define HWIO_PCIE_PARF_CONFIG_BITS_PHY_RX0_EQ_BMSK                                                          0x7000000
#define HWIO_PCIE_PARF_CONFIG_BITS_PHY_RX0_EQ_SHFT                                                                 24
#define HWIO_PCIE_PARF_CONFIG_BITS_BITS23_0_BMSK                                                             0xffffff
#define HWIO_PCIE_PARF_CONFIG_BITS_BITS23_0_SHFT                                                                    0

#define HWIO_PCIE_PARF_AXI_CONFIG_ADDR(x)                                                                  ((x) + 0x54)
#define HWIO_PCIE_PARF_AXI_CONFIG_OFFS                                                                     (0x54)
#define HWIO_PCIE_PARF_AXI_CONFIG_RMSK                                                                     0xffffffff
#define HWIO_PCIE_PARF_AXI_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_AXI_CONFIG_ADDR(x))
#define HWIO_PCIE_PARF_AXI_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_CONFIG_ADDR(x), m)
#define HWIO_PCIE_PARF_AXI_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_AXI_CONFIG_ADDR(x),v)
#define HWIO_PCIE_PARF_AXI_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_CONFIG_ADDR(x),m,v,HWIO_PCIE_PARF_AXI_CONFIG_IN(x))
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWCACHE_BMSK                                                          0xf0000000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWCACHE_SHFT                                                                  28
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARCACHE_BMSK                                                           0xf000000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARCACHE_SHFT                                                                  24
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWNOALLOCATE_BMSK                                                       0x800000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWNOALLOCATE_SHFT                                                             23
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWMEMTYPE_BMSK                                                          0x700000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWMEMTYPE_SHFT                                                                20
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARNOALLOCATE_BMSK                                                        0x80000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARNOALLOCATE_SHFT                                                             19
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARMEMTYPE_BMSK                                                           0x70000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARMEMTYPE_SHFT                                                                16
#define HWIO_PCIE_PARF_AXI_CONFIG_AWCACHE_BMSK                                                                 0xf000
#define HWIO_PCIE_PARF_AXI_CONFIG_AWCACHE_SHFT                                                                     12
#define HWIO_PCIE_PARF_AXI_CONFIG_ARCACHE_BMSK                                                                  0xf00
#define HWIO_PCIE_PARF_AXI_CONFIG_ARCACHE_SHFT                                                                      8
#define HWIO_PCIE_PARF_AXI_CONFIG_AWNOALLOCATE_BMSK                                                              0x80
#define HWIO_PCIE_PARF_AXI_CONFIG_AWNOALLOCATE_SHFT                                                                 7
#define HWIO_PCIE_PARF_AXI_CONFIG_AWMEMTYPE_BMSK                                                                 0x70
#define HWIO_PCIE_PARF_AXI_CONFIG_AWMEMTYPE_SHFT                                                                    4
#define HWIO_PCIE_PARF_AXI_CONFIG_ARNOALLOCATE_BMSK                                                               0x8
#define HWIO_PCIE_PARF_AXI_CONFIG_ARNOALLOCATE_SHFT                                                                 3
#define HWIO_PCIE_PARF_AXI_CONFIG_ARMEMTYPE_BMSK                                                                  0x7
#define HWIO_PCIE_PARF_AXI_CONFIG_ARMEMTYPE_SHFT                                                                    0

#define HWIO_PCIE_PARF_HW_EV_n_ADDR(base,n)                                                                ((base) + 0X58 + (0x4*(n)))
#define HWIO_PCIE_PARF_HW_EV_n_OFFS(n)                                                                     (0X58 + (0x4*(n)))
#define HWIO_PCIE_PARF_HW_EV_n_RMSK                                                                        0xffffffff
#define HWIO_PCIE_PARF_HW_EV_n_MAXn                                                                                31
#define HWIO_PCIE_PARF_HW_EV_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_PARF_HW_EV_n_ADDR(base,n), HWIO_PCIE_PARF_HW_EV_n_RMSK)
#define HWIO_PCIE_PARF_HW_EV_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_HW_EV_n_ADDR(base,n), mask)
#define HWIO_PCIE_PARF_HW_EV_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_PARF_HW_EV_n_ADDR(base,n),val)
#define HWIO_PCIE_PARF_HW_EV_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_HW_EV_n_ADDR(base,n),mask,val,HWIO_PCIE_PARF_HW_EV_n_INI(base,n))
#define HWIO_PCIE_PARF_HW_EV_n_EN_BMSK                                                                     0x80000000
#define HWIO_PCIE_PARF_HW_EV_n_EN_SHFT                                                                             31
#define HWIO_PCIE_PARF_HW_EV_n_RESERVED_30_7_BMSK                                                          0x7fffff80
#define HWIO_PCIE_PARF_HW_EV_n_RESERVED_30_7_SHFT                                                                   7
#define HWIO_PCIE_PARF_HW_EV_n_SEL_BMSK                                                                          0x7f
#define HWIO_PCIE_PARF_HW_EV_n_SEL_SHFT                                                                             0

#define HWIO_PCIE_PARF_PHY_RESET_CTRL_ADDR(x)                                                              ((x) + 0xd8)
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_OFFS                                                                 (0xd8)
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PHY_RESET_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_RESET_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PHY_RESET_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PHY_RESET_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_PHY_RESET_CTRL_IN(x))
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_RESERVED_31_1_BMSK                                                   0xfffffffe
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_RESERVED_31_1_SHFT                                                            1
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_RESET_BMSK                                                                  0x1
#define HWIO_PCIE_PARF_PHY_RESET_CTRL_RESET_SHFT                                                                    0

#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR(x)                                                             ((x) + 0xdc)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_OFFS                                                                (0xdc)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_IN(x))
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_RESERVED_31_24_BMSK                                                 0xff000000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_RESERVED_31_24_SHFT                                                         24
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDRD_BMSK                                                   0x800000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDRD_SHFT                                                         23
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDWR_BMSK                                                   0x400000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDWR_SHFT                                                         22
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AORDEREDWR_RD_WAIT_BMSK                                               0x200000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AORDEREDWR_RD_WAIT_SHFT                                                     21
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_EN_MSG_ON_ADDR_BMSK                                                   0x100000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_EN_MSG_ON_ADDR_SHFT                                                         20
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_BRESP_TRANS_BYP_BMSK                                                   0xff000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_BRESP_TRANS_BYP_SHFT                                                        12
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_RESERVED_11_8_BMSK                                                       0xf00
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_RESERVED_11_8_SHFT                                                           8
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AIDO_DIS_BMSK                                                             0x80
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AIDO_DIS_SHFT                                                                7
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AIDO_VAL_BMSK                                                             0x40
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AIDO_VAL_SHFT                                                                6
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_RESET_BMSK                                                   0x20
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_RESET_SHFT                                                      5
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_BYPASS_BMSK                                                  0x10
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_BYPASS_SHFT                                                     4
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_STATUS_BMSK                                                                0xf
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_STATUS_SHFT                                                                  0

#define HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR(x)                                                               ((x) + 0xe0)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_OFFS                                                                  (0xe0)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_RMSK                                                                  0xffffffff
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR(x))
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR(x), m)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR(x),v)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR(x),m,v,HWIO_PCIE_PARF_SLV_BASE_ADDR_IN(x))
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_SLV_BASE_ADDR_BMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_SLV_BASE_ADDR_SHFT                                                             0

#define HWIO_PCIE_PARF_TEST_BUS_ADDR(x)                                                                    ((x) + 0xe4)
#define HWIO_PCIE_PARF_TEST_BUS_OFFS                                                                       (0xe4)
#define HWIO_PCIE_PARF_TEST_BUS_RMSK                                                                       0xffffffff
#define HWIO_PCIE_PARF_TEST_BUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_TEST_BUS_ADDR(x))
#define HWIO_PCIE_PARF_TEST_BUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_TEST_BUS_ADDR(x), m)
#define HWIO_PCIE_PARF_TEST_BUS_PCIE_TEST_BUS_BMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_TEST_BUS_PCIE_TEST_BUS_SHFT                                                                  0

#define HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(base,n)                                                           ((base) + 0X128 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_PARAMS_n_OFFS(n)                                                                (0X128 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_PARAMS_n_RMSK                                                                   0xffffffff
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MAXn                                                                           15
#define HWIO_PCIE_PARF_MSG_PARAMS_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(base,n), HWIO_PCIE_PARF_MSG_PARAMS_n_RMSK)
#define HWIO_PCIE_PARF_MSG_PARAMS_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(base,n), mask)
#define HWIO_PCIE_PARF_MSG_PARAMS_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(base,n),val)
#define HWIO_PCIE_PARF_MSG_PARAMS_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(base,n),mask,val,HWIO_PCIE_PARF_MSG_PARAMS_n_INI(base,n))
#define HWIO_PCIE_PARF_MSG_PARAMS_n_EN_BMSK                                                                0x80000000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_EN_SHFT                                                                        31
#define HWIO_PCIE_PARF_MSG_PARAMS_n_RESERVED_30_25_BMSK                                                    0x7e000000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_RESERVED_30_25_SHFT                                                            25
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_MSGDNMSG_BMSK                                                       0x1000000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_MSGDNMSG_SHFT                                                              24
#define HWIO_PCIE_PARF_MSG_PARAMS_n_ATU_BYPASS_BMSK                                                          0x800000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_ATU_BYPASS_SHFT                                                                23
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_TC_BMSK                                                              0x700000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_TC_SHFT                                                                    20
#define HWIO_PCIE_PARF_MSG_PARAMS_n_RESERVED_19_17_BMSK                                                       0xe0000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_RESERVED_19_17_SHFT                                                            17
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_EP_BMSK                                                               0x10000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_EP_SHFT                                                                    16
#define HWIO_PCIE_PARF_MSG_PARAMS_n_RESERVED_15_13_BMSK                                                        0xe000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_RESERVED_15_13_SHFT                                                            13
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_TYPE_BMSK                                                              0x1f00
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_TYPE_SHFT                                                                   8
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_CODE_BMSK                                                                0xff
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_CODE_SHFT                                                                   0

#define HWIO_PCIE_PARF_VERSION_ADDR(x)                                                                     ((x) + 0x170)
#define HWIO_PCIE_PARF_VERSION_OFFS                                                                        (0x170)
#define HWIO_PCIE_PARF_VERSION_RMSK                                                                        0xffffffff
#define HWIO_PCIE_PARF_VERSION_IN(x)            \
                in_dword(HWIO_PCIE_PARF_VERSION_ADDR(x))
#define HWIO_PCIE_PARF_VERSION_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_VERSION_ADDR(x), m)
#define HWIO_PCIE_PARF_VERSION_RESERVED_31_16_BMSK                                                         0xffff0000
#define HWIO_PCIE_PARF_VERSION_RESERVED_31_16_SHFT                                                                 16
#define HWIO_PCIE_PARF_VERSION_IP_CAT_VERSION_BMSK                                                             0xffff
#define HWIO_PCIE_PARF_VERSION_IP_CAT_VERSION_SHFT                                                                  0

#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR(x)                                                     ((x) + 0x180)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_OFFS                                                        (0x180)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_IN(x)            \
                in_dword(HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR(x))
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR(x), m)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR(x),v)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR(x),m,v,HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_IN(x))
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_RESET_BMSK                                                  0x80000000
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_RESET_SHFT                                                          31
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_CNT_MAX_BMSK                                                0x7fffffff
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_CNT_MAX_SHFT                                                         0

#define HWIO_PCIE_PARF_LTR_MSG_GEN_ADDR(x)                                                                 ((x) + 0x184)
#define HWIO_PCIE_PARF_LTR_MSG_GEN_OFFS                                                                    (0x184)
#define HWIO_PCIE_PARF_LTR_MSG_GEN_RMSK                                                                    0xffffffff
#define HWIO_PCIE_PARF_LTR_MSG_GEN_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_LTR_MSG_GEN_ADDR(x),v)
#define HWIO_PCIE_PARF_LTR_MSG_GEN_LATENCY_BMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_LTR_MSG_GEN_LATENCY_SHFT                                                                     0

#define HWIO_PCIE_PARF_MSI_GEN_ADDR(x)                                                                     ((x) + 0x188)
#define HWIO_PCIE_PARF_MSI_GEN_OFFS                                                                        (0x188)
#define HWIO_PCIE_PARF_MSI_GEN_RMSK                                                                        0xffffffff
#define HWIO_PCIE_PARF_MSI_GEN_IN(x)            \
                in_dword(HWIO_PCIE_PARF_MSI_GEN_ADDR(x))
#define HWIO_PCIE_PARF_MSI_GEN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_MSI_GEN_ADDR(x), m)
#define HWIO_PCIE_PARF_MSI_GEN_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_MSI_GEN_ADDR(x),v)
#define HWIO_PCIE_PARF_MSI_GEN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSI_GEN_ADDR(x),m,v,HWIO_PCIE_PARF_MSI_GEN_IN(x))
#define HWIO_PCIE_PARF_MSI_GEN_RESERVED_31_5_BMSK                                                          0xffffffe0
#define HWIO_PCIE_PARF_MSI_GEN_RESERVED_31_5_SHFT                                                                   5
#define HWIO_PCIE_PARF_MSI_GEN_VECTOR_BMSK                                                                       0x1f
#define HWIO_PCIE_PARF_MSI_GEN_VECTOR_SHFT                                                                          0

#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR(x)                                                        ((x) + 0x18c)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_OFFS                                                           (0x18c)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_RMSK                                                           0xffffffff
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_IN(x)            \
                in_dword(HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR(x))
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR(x), m)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR(x),v)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR(x),m,v,HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_IN(x))
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_RESERVED_31_14_BMSK                                            0xffffc000
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_RESERVED_31_14_SHFT                                                    14
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_RD_LIMIT_BMSK                                                      0x3f80
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_RD_LIMIT_SHFT                                                           7
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_WR_LIMIT_BMSK                                                        0x7f
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_WR_LIMIT_SHFT                                                           0

#define HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR(x)                                                                ((x) + 0x190)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_OFFS                                                                   (0x190)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_RMSK                                                                         0x7f
#define HWIO_PCIE_PARF_DEBUG_INT_EN_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_INT_EN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_INT_EN_IN(x))
#define HWIO_PCIE_PARF_DEBUG_INT_EN_BW_INT_IN_L0_BMSK                                                            0x40
#define HWIO_PCIE_PARF_DEBUG_INT_EN_BW_INT_IN_L0_SHFT                                                               6
#define HWIO_PCIE_PARF_DEBUG_INT_EN_AUTO_BW_INT_IN_L0_BMSK                                                       0x20
#define HWIO_PCIE_PARF_DEBUG_INT_EN_AUTO_BW_INT_IN_L0_SHFT                                                          5
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_BMSK                                                   0x10
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_SHFT                                                      4
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_NON_L1SUB_TIMEOUT_EN_INT_FVAL                           0x0
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_L1SUB_TIMEOUT_EN_INT_FVAL                               0x1
#define HWIO_PCIE_PARF_DEBUG_INT_EN_RADM_PM_TURNOFF_BMSK                                                          0x8
#define HWIO_PCIE_PARF_DEBUG_INT_EN_RADM_PM_TURNOFF_SHFT                                                            3
#define HWIO_PCIE_PARF_DEBUG_INT_EN_CFG_BUS_MASTER_EN_BMSK                                                        0x4
#define HWIO_PCIE_PARF_DEBUG_INT_EN_CFG_BUS_MASTER_EN_SHFT                                                          2
#define HWIO_PCIE_PARF_DEBUG_INT_EN_PM_DSTATE_CHANGE_BIT_BMSK                                                     0x2
#define HWIO_PCIE_PARF_DEBUG_INT_EN_PM_DSTATE_CHANGE_BIT_SHFT                                                       1
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_BIT_BMSK                                                        0x1
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_BIT_SHFT                                                          0

#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR(x)                                                  ((x) + 0x1a4)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OFFS                                                     (0x1a4)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_RMSK                                                     0xffffffff
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_IN(x)            \
                in_dword(HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR(x))
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR(x), m)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR(x),v)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR(x),m,v,HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_IN(x))
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_RESERVED_31_1_BMSK                                       0xfffffffe
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_RESERVED_31_1_SHFT                                                1
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_EN_BMSK                                                         0x1
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_EN_SHFT                                                           0

#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR(x)                                                       ((x) + 0x1a8)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_OFFS                                                          (0x1a8)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_IN(x)            \
                in_dword(HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR(x))
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR(x), m)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR(x),v)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR(x),m,v,HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_IN(x))
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_EN_BMSK                                                       0x80000000
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_EN_SHFT                                                               31
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_CHECK_RELAXED_ORDERING_EN_BMSK                                0x40000000
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_CHECK_RELAXED_ORDERING_EN_SHFT                                        30
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_RESERVED_29_6_BMSK                                            0x3fffffc0
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_RESERVED_29_6_SHFT                                                     6
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR_BIT_INDEX_BMSK                                                 0x3f
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR_BIT_INDEX_SHFT                                                    0

#define HWIO_PCIE_PARF_Q2A_FLUSH_ADDR(x)                                                                   ((x) + 0x1ac)
#define HWIO_PCIE_PARF_Q2A_FLUSH_OFFS                                                                      (0x1ac)
#define HWIO_PCIE_PARF_Q2A_FLUSH_RMSK                                                                      0xffffffff
#define HWIO_PCIE_PARF_Q2A_FLUSH_IN(x)            \
                in_dword(HWIO_PCIE_PARF_Q2A_FLUSH_ADDR(x))
#define HWIO_PCIE_PARF_Q2A_FLUSH_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_Q2A_FLUSH_ADDR(x), m)
#define HWIO_PCIE_PARF_Q2A_FLUSH_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_Q2A_FLUSH_ADDR(x),v)
#define HWIO_PCIE_PARF_Q2A_FLUSH_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_Q2A_FLUSH_ADDR(x),m,v,HWIO_PCIE_PARF_Q2A_FLUSH_IN(x))
#define HWIO_PCIE_PARF_Q2A_FLUSH_ACTIVE_BMSK                                                               0x80000000
#define HWIO_PCIE_PARF_Q2A_FLUSH_ACTIVE_SHFT                                                                       31
#define HWIO_PCIE_PARF_Q2A_FLUSH_RESERVED_30_19_BMSK                                                       0x7ff80000
#define HWIO_PCIE_PARF_Q2A_FLUSH_RESERVED_30_19_SHFT                                                               19
#define HWIO_PCIE_PARF_Q2A_FLUSH_WR_RESP_IS_ERR_BIT_BMSK                                                      0x40000
#define HWIO_PCIE_PARF_Q2A_FLUSH_WR_RESP_IS_ERR_BIT_SHFT                                                           18
#define HWIO_PCIE_PARF_Q2A_FLUSH_RD_RESP_IS_ERR_BIT_BMSK                                                      0x20000
#define HWIO_PCIE_PARF_Q2A_FLUSH_RD_RESP_IS_ERR_BIT_SHFT                                                           17
#define HWIO_PCIE_PARF_Q2A_FLUSH_EN_BMSK                                                                      0x10000
#define HWIO_PCIE_PARF_Q2A_FLUSH_EN_SHFT                                                                           16
#define HWIO_PCIE_PARF_Q2A_FLUSH_TIMEOUT_BMSK                                                                  0xffff
#define HWIO_PCIE_PARF_Q2A_FLUSH_TIMEOUT_SHFT                                                                       0

#define HWIO_PCIE_PARF_LTSSM_ADDR(x)                                                                       ((x) + 0x1b0)
#define HWIO_PCIE_PARF_LTSSM_OFFS                                                                          (0x1b0)
#define HWIO_PCIE_PARF_LTSSM_RMSK                                                                          0xffffffff
#define HWIO_PCIE_PARF_LTSSM_IN(x)            \
                in_dword(HWIO_PCIE_PARF_LTSSM_ADDR(x))
#define HWIO_PCIE_PARF_LTSSM_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_ADDR(x), m)
#define HWIO_PCIE_PARF_LTSSM_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_LTSSM_ADDR(x),v)
#define HWIO_PCIE_PARF_LTSSM_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_LTSSM_ADDR(x),m,v,HWIO_PCIE_PARF_LTSSM_IN(x))
#define HWIO_PCIE_PARF_LTSSM_RESERVED_31_12_BMSK                                                           0xfffff000
#define HWIO_PCIE_PARF_LTSSM_RESERVED_31_12_SHFT                                                                   12
#define HWIO_PCIE_PARF_LTSSM_FLUSH_MODE_BMSK                                                                    0x800
#define HWIO_PCIE_PARF_LTSSM_FLUSH_MODE_SHFT                                                                       11
#define HWIO_PCIE_PARF_LTSSM_SW_CLR_FLUSH_MODE_BMSK                                                             0x400
#define HWIO_PCIE_PARF_LTSSM_SW_CLR_FLUSH_MODE_SHFT                                                                10
#define HWIO_PCIE_PARF_LTSSM_LINK_DOWN_AFFECT_LTSSM_DIS_BMSK                                                    0x200
#define HWIO_PCIE_PARF_LTSSM_LINK_DOWN_AFFECT_LTSSM_DIS_SHFT                                                        9
#define HWIO_PCIE_PARF_LTSSM_LTSSM_EN_BMSK                                                                      0x100
#define HWIO_PCIE_PARF_LTSSM_LTSSM_EN_SHFT                                                                          8
#define HWIO_PCIE_PARF_LTSSM_RESERVED_7_6_BMSK                                                                   0xc0
#define HWIO_PCIE_PARF_LTSSM_RESERVED_7_6_SHFT                                                                      6
#define HWIO_PCIE_PARF_LTSSM_LTSSM_STATE_BMSK                                                                    0x3f
#define HWIO_PCIE_PARF_LTSSM_LTSSM_STATE_SHFT                                                                       0

#define HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR(x)                                                                ((x) + 0x1b4)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_OFFS                                                                   (0x1b4)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_RMSK                                                                   0xffffffff
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR(x))
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR(x), m)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR(x),v)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR(x),m,v,HWIO_PCIE_PARF_SLV_DBI_ELBI_IN(x))
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_RESERVED_31_12_BMSK                                                    0xfffff000
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_RESERVED_31_12_SHFT                                                            12
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR_BASE_BMSK                                                              0xfff
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR_BASE_SHFT                                                                  0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_ADDR(x)                                                         ((x) + 0x1c8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_OFFS                                                            (0x1c8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_RMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_RESERVED_31_5_BMSK                                              0xffffffe0
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_RESERVED_31_5_SHFT                                                       5
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_RD_STATE_BMSK                                                         0x18
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_RD_STATE_SHFT                                                            3
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_WR_STATE_BMSK                                                          0x7
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_WR_STATE_SHFT                                                            0

#define HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR(x)                                                              ((x) + 0x1d8)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_OFFS                                                                 (0x1d8)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR(x))
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR(x), m)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR(x),v)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR(x),m,v,HWIO_PCIE_PARF_SPARE_0_1_BITS_IN(x))
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_SPARE_1_BMSK                                                         0xffff0000
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_SPARE_1_SHFT                                                                 16
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_SPARE_0_BMSK                                                             0xffff
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_SPARE_0_SHFT                                                                  0

#define HWIO_PCIE_PARF_RELEASE_VERSION_ADDR(x)                                                             ((x) + 0x1dc)
#define HWIO_PCIE_PARF_RELEASE_VERSION_OFFS                                                                (0x1dc)
#define HWIO_PCIE_PARF_RELEASE_VERSION_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_RELEASE_VERSION_IN(x)            \
                in_dword(HWIO_PCIE_PARF_RELEASE_VERSION_ADDR(x))
#define HWIO_PCIE_PARF_RELEASE_VERSION_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_RELEASE_VERSION_ADDR(x), m)
#define HWIO_PCIE_PARF_RELEASE_VERSION_RELEASE_VER_BMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_RELEASE_VERSION_RELEASE_VER_SHFT                                                             0

#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_ADDR(x)                                                         ((x) + 0x1e0)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_OFFS                                                            (0x1e0)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_RMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_ADDR(x),v)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_CFG_MSI_PENDING_SET_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_CFG_MSI_PENDING_SET_SHFT                                                 0

#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_ADDR(x)                                                       ((x) + 0x1e4)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_OFFS                                                          (0x1e4)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_ADDR(x),v)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_CFG_MSI_PENDING_CLEAR_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_CFG_MSI_PENDING_CLEAR_SHFT                                             0

#define HWIO_PCIE_PARF_CFG_MSI_PENDING_ADDR(x)                                                             ((x) + 0x1e8)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_OFFS                                                                (0x1e8)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_MSI_PENDING_ADDR(x))
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MSI_PENDING_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CFG_MSI_PENDING_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CFG_MSI_PENDING_SHFT                                                         0

#define HWIO_PCIE_PARF_CFG_MSI_MASK_ADDR(x)                                                                ((x) + 0x1ec)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_OFFS                                                                   (0x1ec)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_RMSK                                                                   0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_ADDR(x))
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MSI_MASK_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_CFG_MSI_MASK_BMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_CFG_MSI_MASK_SHFT                                                               0

#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_ADDR(x)                                                     ((x) + 0x1f0)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_OFFS                                                        (0x1f0)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_ADDR(x))
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_CFG_MSI_MASK_INT_STATUS_BMSK                                0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_CFG_MSI_MASK_INT_STATUS_SHFT                                         0

#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR(x)                                                       ((x) + 0x1f4)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_OFFS                                                          (0x1f4)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR(x))
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR(x),v)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR(x),m,v,HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_IN(x))
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_CFG_MSI_MASK_INT_MASK_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_CFG_MSI_MASK_INT_MASK_SHFT                                             0

#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_ADDR(x)                                                      ((x) + 0x1f8)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_OFFS                                                         (0x1f8)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_ADDR(x),v)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_CFG_MSI_MASK_INT_CLEAR_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_CFG_MSI_MASK_INT_CLEAR_SHFT                                           0

#define HWIO_PCIE_PARF_CFG_BITS_ADDR(x)                                                                    ((x) + 0x210)
#define HWIO_PCIE_PARF_CFG_BITS_OFFS                                                                       (0x210)
#define HWIO_PCIE_PARF_CFG_BITS_RMSK                                                                       0xffffffff
#define HWIO_PCIE_PARF_CFG_BITS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_BITS_ADDR(x))
#define HWIO_PCIE_PARF_CFG_BITS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_BITS_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_BITS_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CFG_BITS_ADDR(x),v)
#define HWIO_PCIE_PARF_CFG_BITS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_BITS_ADDR(x),m,v,HWIO_PCIE_PARF_CFG_BITS_IN(x))
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_WR_DMA_RO_BMSK                                                        0x80000000
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_WR_DMA_RO_SHFT                                                                31
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_RD_DMA_RO_BMSK                                                        0x40000000
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_RD_DMA_RO_SHFT                                                                30
#define HWIO_PCIE_PARF_CFG_BITS_PARF_ADD_APP_REQ_EXIT_L1_BMSK                                              0x20000000
#define HWIO_PCIE_PARF_CFG_BITS_PARF_ADD_APP_REQ_EXIT_L1_SHFT                                                      29
#define HWIO_PCIE_PARF_CFG_BITS_PARF_ADD_APP_XFER_PENDING_BMSK                                             0x10000000
#define HWIO_PCIE_PARF_CFG_BITS_PARF_ADD_APP_XFER_PENDING_SHFT                                                     28
#define HWIO_PCIE_PARF_CFG_BITS_RESERVED_27_26_BMSK                                                         0xc000000
#define HWIO_PCIE_PARF_CFG_BITS_RESERVED_27_26_SHFT                                                                26
#define HWIO_PCIE_PARF_CFG_BITS_CFG_AGGR_MSI_INT_MODE_BMSK                                                  0x2000000
#define HWIO_PCIE_PARF_CFG_BITS_CFG_AGGR_MSI_INT_MODE_SHFT                                                         25
#define HWIO_PCIE_PARF_CFG_BITS_DIFF_MID_WAIT_BRESP_FIX_DIS_BMSK                                            0x1000000
#define HWIO_PCIE_PARF_CFG_BITS_DIFF_MID_WAIT_BRESP_FIX_DIS_SHFT                                                   24
#define HWIO_PCIE_PARF_CFG_BITS_FLUSH_INT_WAIT_QSB_CLK_FIX_DIS_BMSK                                          0x800000
#define HWIO_PCIE_PARF_CFG_BITS_FLUSH_INT_WAIT_QSB_CLK_FIX_DIS_SHFT                                                23
#define HWIO_PCIE_PARF_CFG_BITS_MSG_NO_PAYLOAD_DATA_FIX_DIS_BMSK                                             0x400000
#define HWIO_PCIE_PARF_CFG_BITS_MSG_NO_PAYLOAD_DATA_FIX_DIS_SHFT                                                   22
#define HWIO_PCIE_PARF_CFG_BITS_LATCH_APP_REQ_EXIT_L1_FIX_EN_BMSK                                            0x300000
#define HWIO_PCIE_PARF_CFG_BITS_LATCH_APP_REQ_EXIT_L1_FIX_EN_SHFT                                                  20
#define HWIO_PCIE_PARF_CFG_BITS_INT_PME_LEGACY_OR_L1SUB_TIMEOUT_FIX_EN_BMSK                                   0x80000
#define HWIO_PCIE_PARF_CFG_BITS_INT_PME_LEGACY_OR_L1SUB_TIMEOUT_FIX_EN_SHFT                                        19
#define HWIO_PCIE_PARF_CFG_BITS_UPD_MSTR_WR_HALT_ADDR_FIX_EN_BMSK                                             0x40000
#define HWIO_PCIE_PARF_CFG_BITS_UPD_MSTR_WR_HALT_ADDR_FIX_EN_SHFT                                                  18
#define HWIO_PCIE_PARF_CFG_BITS_FIRST_RAM_CLK_MASK_FIX_EN_BMSK                                                0x20000
#define HWIO_PCIE_PARF_CFG_BITS_FIRST_RAM_CLK_MASK_FIX_EN_SHFT                                                     17
#define HWIO_PCIE_PARF_CFG_BITS_NOC_MSTR_AWREADY_FIX_EN_BMSK                                                  0x10000
#define HWIO_PCIE_PARF_CFG_BITS_NOC_MSTR_AWREADY_FIX_EN_SHFT                                                       16
#define HWIO_PCIE_PARF_CFG_BITS_SLV_WAKEUP_VALID_FIX_EN_BMSK                                                   0x8000
#define HWIO_PCIE_PARF_CFG_BITS_SLV_WAKEUP_VALID_FIX_EN_SHFT                                                       15
#define HWIO_PCIE_PARF_CFG_BITS_TESTBUS_SWITCH_BMSK                                                            0x4000
#define HWIO_PCIE_PARF_CFG_BITS_TESTBUS_SWITCH_SHFT                                                                14
#define HWIO_PCIE_PARF_CFG_BITS_BRIDGE_FLUSH_INT_CNT_EN_BMSK                                                   0x2000
#define HWIO_PCIE_PARF_CFG_BITS_BRIDGE_FLUSH_INT_CNT_EN_SHFT                                                       13
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_WR_DMA_NS_BMSK                                                            0x1000
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_WR_DMA_NS_SHFT                                                                12
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_RD_DMA_NS_BMSK                                                             0x800
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_RD_DMA_NS_SHFT                                                                11
#define HWIO_PCIE_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_MSTR_BMSK                                                      0x400
#define HWIO_PCIE_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_MSTR_SHFT                                                         10
#define HWIO_PCIE_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_BMSK                                                           0x200
#define HWIO_PCIE_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_SHFT                                                               9
#define HWIO_PCIE_PARF_CFG_BITS_SLV_AMISC_INFO_ATU_BYPASS_BMSK                                                  0x180
#define HWIO_PCIE_PARF_CFG_BITS_SLV_AMISC_INFO_ATU_BYPASS_SHFT                                                      7
#define HWIO_PCIE_PARF_CFG_BITS_USE_LANE_FLIP_EN_BMSK                                                            0x60
#define HWIO_PCIE_PARF_CFG_BITS_USE_LANE_FLIP_EN_SHFT                                                               5
#define HWIO_PCIE_PARF_CFG_BITS_SNPS_CLKREQ_SECOND_FIX_BMSK                                                      0x10
#define HWIO_PCIE_PARF_CFG_BITS_SNPS_CLKREQ_SECOND_FIX_SHFT                                                         4
#define HWIO_PCIE_PARF_CFG_BITS_ATU_ZERO_RESERVED_BITS_FIX_BMSK                                                   0x8
#define HWIO_PCIE_PARF_CFG_BITS_ATU_ZERO_RESERVED_BITS_FIX_SHFT                                                     3
#define HWIO_PCIE_PARF_CFG_BITS_USE_CFG_L1SUB_EN_BMSK                                                             0x4
#define HWIO_PCIE_PARF_CFG_BITS_USE_CFG_L1SUB_EN_SHFT                                                               2
#define HWIO_PCIE_PARF_CFG_BITS_REQ_EXIT_L1SS_MSI_LTR_EN_BMSK                                                     0x2
#define HWIO_PCIE_PARF_CFG_BITS_REQ_EXIT_L1SS_MSI_LTR_EN_SHFT                                                       1
#define HWIO_PCIE_PARF_CFG_BITS_LTR_MSI_HREADY_LOW_EN_BMSK                                                        0x1
#define HWIO_PCIE_PARF_CFG_BITS_LTR_MSI_HREADY_LOW_EN_SHFT                                                          0

#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_ADDR(x)                                                           ((x) + 0x214)
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_OFFS                                                              (0x214)
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_RMSK                                                              0xffffffff
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_ADDR(x))
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_ADDR(x), m)
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_RESERVED_31_2_BMSK                                                0xfffffffc
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_RESERVED_31_2_SHFT                                                         2
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_MSI_EXIT_L1SS_BMSK                                                       0x2
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_MSI_EXIT_L1SS_SHFT                                                         1
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_LTR_MSG_EXIT_L1SS_BMSK                                                   0x1
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_LTR_MSG_EXIT_L1SS_SHFT                                                     0

#define HWIO_PCIE_PARF_INT_MASK_ADDR(x)                                                                    ((x) + 0x218)
#define HWIO_PCIE_PARF_INT_MASK_OFFS                                                                       (0x218)
#define HWIO_PCIE_PARF_INT_MASK_RMSK                                                                       0xffffffff
#define HWIO_PCIE_PARF_INT_MASK_IN(x)            \
                in_dword(HWIO_PCIE_PARF_INT_MASK_ADDR(x))
#define HWIO_PCIE_PARF_INT_MASK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_INT_MASK_ADDR(x), m)
#define HWIO_PCIE_PARF_INT_MASK_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_INT_MASK_ADDR(x),v)
#define HWIO_PCIE_PARF_INT_MASK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_INT_MASK_ADDR(x),m,v,HWIO_PCIE_PARF_INT_MASK_IN(x))
#define HWIO_PCIE_PARF_INT_MASK_RESERVED_31_5_BMSK                                                         0xffffffe0
#define HWIO_PCIE_PARF_INT_MASK_RESERVED_31_5_SHFT                                                                  5
#define HWIO_PCIE_PARF_INT_MASK_PHY_RESET_REQ_ASYNC_INT_MASK_BMSK                                                0x10
#define HWIO_PCIE_PARF_INT_MASK_PHY_RESET_REQ_ASYNC_INT_MASK_SHFT                                                   4
#define HWIO_PCIE_PARF_INT_MASK_RESERVED_3_BMSK                                                                   0x8
#define HWIO_PCIE_PARF_INT_MASK_RESERVED_3_SHFT                                                                     3
#define HWIO_PCIE_PARF_INT_MASK_PCIE_INT_BRIDGE_FLUSH_MASK_BMSK                                                   0x4
#define HWIO_PCIE_PARF_INT_MASK_PCIE_INT_BRIDGE_FLUSH_MASK_SHFT                                                     2
#define HWIO_PCIE_PARF_INT_MASK_AMBA_ORDR_MGR_WDT_MASK_BMSK                                                       0x2
#define HWIO_PCIE_PARF_INT_MASK_AMBA_ORDR_MGR_WDT_MASK_SHFT                                                         1
#define HWIO_PCIE_PARF_INT_MASK_RADM_QOVERFLOW_MASK_BMSK                                                          0x1
#define HWIO_PCIE_PARF_INT_MASK_RADM_QOVERFLOW_MASK_SHFT                                                            0

#define HWIO_PCIE_PARF_INT_CLEAR_ADDR(x)                                                                   ((x) + 0x21c)
#define HWIO_PCIE_PARF_INT_CLEAR_OFFS                                                                      (0x21c)
#define HWIO_PCIE_PARF_INT_CLEAR_RMSK                                                                      0xffffffff
#define HWIO_PCIE_PARF_INT_CLEAR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_INT_CLEAR_ADDR(x))
#define HWIO_PCIE_PARF_INT_CLEAR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_INT_CLEAR_ADDR(x), m)
#define HWIO_PCIE_PARF_INT_CLEAR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_INT_CLEAR_ADDR(x),v)
#define HWIO_PCIE_PARF_INT_CLEAR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_INT_CLEAR_ADDR(x),m,v,HWIO_PCIE_PARF_INT_CLEAR_IN(x))
#define HWIO_PCIE_PARF_INT_CLEAR_RESERVED_31_4_BMSK                                                        0xfffffff0
#define HWIO_PCIE_PARF_INT_CLEAR_RESERVED_31_4_SHFT                                                                 4
#define HWIO_PCIE_PARF_INT_CLEAR_PHY_RESET_REQ_SYNC_INT_CLEAR_BMSK                                                0x8
#define HWIO_PCIE_PARF_INT_CLEAR_PHY_RESET_REQ_SYNC_INT_CLEAR_SHFT                                                  3
#define HWIO_PCIE_PARF_INT_CLEAR_RESERVED_2_BMSK                                                                  0x4
#define HWIO_PCIE_PARF_INT_CLEAR_RESERVED_2_SHFT                                                                    2
#define HWIO_PCIE_PARF_INT_CLEAR_AMBA_ORDR_MGR_WDT_CLEAR_BMSK                                                     0x2
#define HWIO_PCIE_PARF_INT_CLEAR_AMBA_ORDR_MGR_WDT_CLEAR_SHFT                                                       1
#define HWIO_PCIE_PARF_INT_CLEAR_RADM_QOVERFLOW_CLEAR_BMSK                                                        0x1
#define HWIO_PCIE_PARF_INT_CLEAR_RADM_QOVERFLOW_CLEAR_SHFT                                                          0

#define HWIO_PCIE_PARF_INT_STATUS_ADDR(x)                                                                  ((x) + 0x220)
#define HWIO_PCIE_PARF_INT_STATUS_OFFS                                                                     (0x220)
#define HWIO_PCIE_PARF_INT_STATUS_RMSK                                                                     0xffffffff
#define HWIO_PCIE_PARF_INT_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_INT_STATUS_ADDR(x))
#define HWIO_PCIE_PARF_INT_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_INT_STATUS_ADDR(x), m)
#define HWIO_PCIE_PARF_INT_STATUS_RESERVED_31_5_BMSK                                                       0xffffffe0
#define HWIO_PCIE_PARF_INT_STATUS_RESERVED_31_5_SHFT                                                                5
#define HWIO_PCIE_PARF_INT_STATUS_PHY_RESET_REQ_ASYNC_INT_STS_BMSK                                               0x10
#define HWIO_PCIE_PARF_INT_STATUS_PHY_RESET_REQ_ASYNC_INT_STS_SHFT                                                  4
#define HWIO_PCIE_PARF_INT_STATUS_PHY_RESET_REQ_SYNC_INT_STS_BMSK                                                 0x8
#define HWIO_PCIE_PARF_INT_STATUS_PHY_RESET_REQ_SYNC_INT_STS_SHFT                                                   3
#define HWIO_PCIE_PARF_INT_STATUS_RESERVED_2_BMSK                                                                 0x4
#define HWIO_PCIE_PARF_INT_STATUS_RESERVED_2_SHFT                                                                   2
#define HWIO_PCIE_PARF_INT_STATUS_AMBA_ORDR_MGR_WDT_BMSK                                                          0x2
#define HWIO_PCIE_PARF_INT_STATUS_AMBA_ORDR_MGR_WDT_SHFT                                                            1
#define HWIO_PCIE_PARF_INT_STATUS_RADM_QOVERFLOW_BMSK                                                             0x1
#define HWIO_PCIE_PARF_INT_STATUS_RADM_QOVERFLOW_SHFT                                                               0

#define HWIO_PCIE_INT_ALL_STATUS_ADDR(x)                                                                   ((x) + 0x224)
#define HWIO_PCIE_INT_ALL_STATUS_OFFS                                                                      (0x224)
#define HWIO_PCIE_INT_ALL_STATUS_RMSK                                                                      0xffffffff
#define HWIO_PCIE_INT_ALL_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_INT_ALL_STATUS_ADDR(x))
#define HWIO_PCIE_INT_ALL_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_STATUS_ADDR(x), m)
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_BMSK                                                         0x80000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_SHFT                                                                 31
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_7_BMSK                                                   0x40000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_7_SHFT                                                           30
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_6_BMSK                                                   0x20000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_6_SHFT                                                           29
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_5_BMSK                                                   0x10000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_5_SHFT                                                           28
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_4_BMSK                                                    0x8000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_4_SHFT                                                           27
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_3_BMSK                                                    0x4000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_3_SHFT                                                           26
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_2_BMSK                                                    0x2000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_2_SHFT                                                           25
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_1_BMSK                                                    0x1000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_1_SHFT                                                           24
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_0_BMSK                                                     0x800000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_0_SHFT                                                           23
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_EDMA_INT_BMSK                                                      0x400000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_EDMA_INT_SHFT                                                            22
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTA_BMSK                                                              0x200000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTA_SHFT                                                                    21
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTB_BMSK                                                              0x100000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTB_SHFT                                                                    20
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTC_BMSK                                                               0x80000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTC_SHFT                                                                    19
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTD_BMSK                                                               0x40000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTD_SHFT                                                                    18
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_PME_BMSK                                                        0x20000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_PME_SHFT                                                             17
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PME_LEGACY_BMSK                                                     0x10000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PME_LEGACY_SHFT                                                          16
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_ERR_BMSK                                                         0x8000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_ERR_SHFT                                                             15
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_AER_LEGACY_BMSK                                                      0x4000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_AER_LEGACY_SHFT                                                          14
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_LINK_UP_BMSK                                                     0x2000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_LINK_UP_SHFT                                                         13
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                              0x1000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                                  12
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_CFG_WRITE_BMSK                                                        0x800
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_CFG_WRITE_SHFT                                                           11
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MMIO_WRITE_BMSK                                                       0x400
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MMIO_WRITE_SHFT                                                          10
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_L1SS_IDLE_TO_BMSK                                                     0x200
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_L1SS_IDLE_TO_SHFT                                                         9
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_DSTATE_CHANGE_BMSK                                                    0x100
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_DSTATE_CHANGE_SHFT                                                        8
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MHI_A7_BMSK                                                            0x80
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MHI_A7_SHFT                                                               7
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MHI_Q6_BMSK                                                            0x40
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MHI_Q6_SHFT                                                               6
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_LTR_BMSK                                                               0x20
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_LTR_SHFT                                                                  5
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_DEBUG_BMSK                                                             0x10
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_DEBUG_SHFT                                                                4
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_RADM_TURNOFF_BMSK                                                           0x8
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_RADM_TURNOFF_SHFT                                                             3
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_CFG_BUS_MASTER_EN_BMSK                                                      0x4
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_CFG_BUS_MASTER_EN_SHFT                                                        2
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                                 0x2
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                                   1
#define HWIO_PCIE_INT_ALL_STATUS_RESERVED_0_BMSK                                                                  0x1
#define HWIO_PCIE_INT_ALL_STATUS_RESERVED_0_SHFT                                                                    0

#define HWIO_PCIE_INT_ALL_CLEAR_ADDR(x)                                                                    ((x) + 0x228)
#define HWIO_PCIE_INT_ALL_CLEAR_OFFS                                                                       (0x228)
#define HWIO_PCIE_INT_ALL_CLEAR_RMSK                                                                       0xffffffff
#define HWIO_PCIE_INT_ALL_CLEAR_IN(x)            \
                in_dword(HWIO_PCIE_INT_ALL_CLEAR_ADDR(x))
#define HWIO_PCIE_INT_ALL_CLEAR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_CLEAR_ADDR(x), m)
#define HWIO_PCIE_INT_ALL_CLEAR_OUT(x, v)            \
                out_dword(HWIO_PCIE_INT_ALL_CLEAR_ADDR(x),v)
#define HWIO_PCIE_INT_ALL_CLEAR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_INT_ALL_CLEAR_ADDR(x),m,v,HWIO_PCIE_INT_ALL_CLEAR_IN(x))
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_BMSK                                                          0x80000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_SHFT                                                                  31
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_7_BMSK                                                    0x40000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_7_SHFT                                                            30
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_6_BMSK                                                    0x20000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_6_SHFT                                                            29
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_5_BMSK                                                    0x10000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_5_SHFT                                                            28
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_4_BMSK                                                     0x8000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_4_SHFT                                                            27
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_3_BMSK                                                     0x4000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_3_SHFT                                                            26
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_2_BMSK                                                     0x2000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_2_SHFT                                                            25
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_1_BMSK                                                     0x1000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_1_SHFT                                                            24
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_0_BMSK                                                      0x800000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_0_SHFT                                                            23
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_EDMA_INT_BMSK                                                       0x400000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_EDMA_INT_SHFT                                                             22
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTA_BMSK                                                               0x200000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTA_SHFT                                                                     21
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTB_BMSK                                                               0x100000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTB_SHFT                                                                     20
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTC_BMSK                                                                0x80000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTC_SHFT                                                                     19
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTD_BMSK                                                                0x40000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTD_SHFT                                                                     18
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_PME_BMSK                                                         0x20000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_PME_SHFT                                                              17
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PME_LEGACY_BMSK                                                      0x10000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PME_LEGACY_SHFT                                                           16
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_ERR_BMSK                                                          0x8000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_ERR_SHFT                                                              15
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_AER_LEGACY_BMSK                                                       0x4000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_AER_LEGACY_SHFT                                                           14
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_LINK_UP_BMSK                                                      0x2000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_LINK_UP_SHFT                                                          13
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                               0x1000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                                   12
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_CFG_WRITE_BMSK                                                         0x800
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_CFG_WRITE_SHFT                                                            11
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MMIO_WRITE_BMSK                                                        0x400
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MMIO_WRITE_SHFT                                                           10
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_L1SS_IDLE_TO_BMSK                                                      0x200
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_L1SS_IDLE_TO_SHFT                                                          9
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_DSTATE_CHANGE_BMSK                                                     0x100
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_DSTATE_CHANGE_SHFT                                                         8
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MHI_A7_BMSK                                                             0x80
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MHI_A7_SHFT                                                                7
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MHI_Q6_BMSK                                                             0x40
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MHI_Q6_SHFT                                                                6
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_LTR_BMSK                                                                0x20
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_LTR_SHFT                                                                   5
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_DEBUG_BMSK                                                              0x10
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_DEBUG_SHFT                                                                 4
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_RADM_TURNOFF_BMSK                                                            0x8
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_RADM_TURNOFF_SHFT                                                              3
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_CFG_BUS_MASTER_EN_BMSK                                                       0x4
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_CFG_BUS_MASTER_EN_SHFT                                                         2
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                                  0x2
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                                    1
#define HWIO_PCIE_INT_ALL_CLEAR_RESERVED_0_BMSK                                                                   0x1
#define HWIO_PCIE_INT_ALL_CLEAR_RESERVED_0_SHFT                                                                     0

#define HWIO_PCIE_INT_ALL_MASK_ADDR(x)                                                                     ((x) + 0x22c)
#define HWIO_PCIE_INT_ALL_MASK_OFFS                                                                        (0x22c)
#define HWIO_PCIE_INT_ALL_MASK_RMSK                                                                        0xffffffff
#define HWIO_PCIE_INT_ALL_MASK_IN(x)            \
                in_dword(HWIO_PCIE_INT_ALL_MASK_ADDR(x))
#define HWIO_PCIE_INT_ALL_MASK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_MASK_ADDR(x), m)
#define HWIO_PCIE_INT_ALL_MASK_OUT(x, v)            \
                out_dword(HWIO_PCIE_INT_ALL_MASK_ADDR(x),v)
#define HWIO_PCIE_INT_ALL_MASK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_INT_ALL_MASK_ADDR(x),m,v,HWIO_PCIE_INT_ALL_MASK_IN(x))
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_BMSK                                                           0x80000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_SHFT                                                                   31
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_7_BMSK                                                     0x40000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_7_SHFT                                                             30
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_6_BMSK                                                     0x20000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_6_SHFT                                                             29
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_5_BMSK                                                     0x10000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_5_SHFT                                                             28
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_4_BMSK                                                      0x8000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_4_SHFT                                                             27
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_3_BMSK                                                      0x4000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_3_SHFT                                                             26
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_2_BMSK                                                      0x2000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_2_SHFT                                                             25
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_1_BMSK                                                      0x1000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_1_SHFT                                                             24
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_0_BMSK                                                       0x800000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_0_SHFT                                                             23
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_EDMA_INT_BMSK                                                        0x400000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_EDMA_INT_SHFT                                                              22
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTA_BMSK                                                                0x200000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTA_SHFT                                                                      21
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTB_BMSK                                                                0x100000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTB_SHFT                                                                      20
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTC_BMSK                                                                 0x80000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTC_SHFT                                                                      19
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTD_BMSK                                                                 0x40000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTD_SHFT                                                                      18
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_PME_BMSK                                                          0x20000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_PME_SHFT                                                               17
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PME_LEGACY_BMSK                                                       0x10000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PME_LEGACY_SHFT                                                            16
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_ERR_BMSK                                                           0x8000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_ERR_SHFT                                                               15
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_AER_LEGACY_BMSK                                                        0x4000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_AER_LEGACY_SHFT                                                            14
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_LINK_UP_BMSK                                                       0x2000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_LINK_UP_SHFT                                                           13
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                                0x1000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                                    12
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_CFG_WRITE_BMSK                                                          0x800
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_CFG_WRITE_SHFT                                                             11
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MMIO_WRITE_BMSK                                                         0x400
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MMIO_WRITE_SHFT                                                            10
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_L1SS_IDLE_TO_BMSK                                                       0x200
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_L1SS_IDLE_TO_SHFT                                                           9
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_DSTATE_CHANGE_BMSK                                                      0x100
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_DSTATE_CHANGE_SHFT                                                          8
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MHI_A7_BMSK                                                              0x80
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MHI_A7_SHFT                                                                 7
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MHI_Q6_BMSK                                                              0x40
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MHI_Q6_SHFT                                                                 6
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_LTR_BMSK                                                                 0x20
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_LTR_SHFT                                                                    5
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_DEBUG_BMSK                                                               0x10
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_DEBUG_SHFT                                                                  4
#define HWIO_PCIE_INT_ALL_MASK_PCIE_RADM_TURNOFF_BMSK                                                             0x8
#define HWIO_PCIE_INT_ALL_MASK_PCIE_RADM_TURNOFF_SHFT                                                               3
#define HWIO_PCIE_INT_ALL_MASK_PCIE_CFG_BUS_MASTER_EN_BMSK                                                        0x4
#define HWIO_PCIE_INT_ALL_MASK_PCIE_CFG_BUS_MASTER_EN_SHFT                                                          2
#define HWIO_PCIE_INT_ALL_MASK_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                                   0x2
#define HWIO_PCIE_INT_ALL_MASK_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                                     1
#define HWIO_PCIE_INT_ALL_MASK_RESERVED_0_BMSK                                                                    0x1
#define HWIO_PCIE_INT_ALL_MASK_RESERVED_0_SHFT                                                                      0

#define HWIO_PCIE_STATUS_ADDR(x)                                                                           ((x) + 0x230)
#define HWIO_PCIE_STATUS_OFFS                                                                              (0x230)
#define HWIO_PCIE_STATUS_RMSK                                                                              0xffffffff
#define HWIO_PCIE_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_STATUS_ADDR(x))
#define HWIO_PCIE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_STATUS_ADDR(x), m)
#define HWIO_PCIE_STATUS_RESERVED_31_16_BMSK                                                               0xffff0000
#define HWIO_PCIE_STATUS_RESERVED_31_16_SHFT                                                                       16
#define HWIO_PCIE_STATUS_CFG_CRS_SW_VIS_EN_BMSK                                                                0x8000
#define HWIO_PCIE_STATUS_CFG_CRS_SW_VIS_EN_SHFT                                                                    15
#define HWIO_PCIE_STATUS_MSTR_ACLK_ACTIVE_BMSK                                                                 0x4000
#define HWIO_PCIE_STATUS_MSTR_ACLK_ACTIVE_SHFT                                                                     14
#define HWIO_PCIE_STATUS_SLV_ACLK_ACTIVE_BMSK                                                                  0x2000
#define HWIO_PCIE_STATUS_SLV_ACLK_ACTIVE_SHFT                                                                      13
#define HWIO_PCIE_STATUS_BRIDGE_DBI_XFER_PENDING_BMSK                                                          0x1000
#define HWIO_PCIE_STATUS_BRIDGE_DBI_XFER_PENDING_SHFT                                                              12
#define HWIO_PCIE_STATUS_EN_AUX_CLK_G_BMSK                                                                      0x800
#define HWIO_PCIE_STATUS_EN_AUX_CLK_G_SHFT                                                                         11
#define HWIO_PCIE_STATUS_EN_RADM_CLK_G_BMSK                                                                     0x400
#define HWIO_PCIE_STATUS_EN_RADM_CLK_G_SHFT                                                                        10
#define HWIO_PCIE_STATUS_RADM_IDLE_BMSK                                                                         0x200
#define HWIO_PCIE_STATUS_RADM_IDLE_SHFT                                                                             9
#define HWIO_PCIE_STATUS_FLUSH_COMPLETED_BMSK                                                                   0x100
#define HWIO_PCIE_STATUS_FLUSH_COMPLETED_SHFT                                                                       8
#define HWIO_PCIE_STATUS_RADM_Q_NOT_EMPTY_BMSK                                                                   0x80
#define HWIO_PCIE_STATUS_RADM_Q_NOT_EMPTY_SHFT                                                                      7
#define HWIO_PCIE_STATUS_SMLH_REQ_RST_NOT_BMSK                                                                   0x40
#define HWIO_PCIE_STATUS_SMLH_REQ_RST_NOT_SHFT                                                                      6
#define HWIO_PCIE_STATUS_RADM_XFER_PENDING_BMSK                                                                  0x20
#define HWIO_PCIE_STATUS_RADM_XFER_PENDING_SHFT                                                                     5
#define HWIO_PCIE_STATUS_EDMA_XFER_PENDING_BMSK                                                                  0x10
#define HWIO_PCIE_STATUS_EDMA_XFER_PENDING_SHFT                                                                     4
#define HWIO_PCIE_STATUS_BRIDGE_SLV_XFER_PENDING_BMSK                                                             0x8
#define HWIO_PCIE_STATUS_BRIDGE_SLV_XFER_PENDING_SHFT                                                               3
#define HWIO_PCIE_STATUS_PHY_RESET_ACK_STS_BMSK                                                                   0x4
#define HWIO_PCIE_STATUS_PHY_RESET_ACK_STS_SHFT                                                                     2
#define HWIO_PCIE_STATUS_PHY_RESET_REQ_STS_BMSK                                                                   0x2
#define HWIO_PCIE_STATUS_PHY_RESET_REQ_STS_SHFT                                                                     1
#define HWIO_PCIE_STATUS_BRIDGE_FLUSH_NOT_BMSK                                                                    0x1
#define HWIO_PCIE_STATUS_BRIDGE_FLUSH_NOT_SHFT                                                                      0

#define HWIO_PCIE_PARF_SID_OFFSET_ADDR(x)                                                                  ((x) + 0x234)
#define HWIO_PCIE_PARF_SID_OFFSET_OFFS                                                                     (0x234)
#define HWIO_PCIE_PARF_SID_OFFSET_RMSK                                                                     0xffffffff
#define HWIO_PCIE_PARF_SID_OFFSET_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SID_OFFSET_ADDR(x))
#define HWIO_PCIE_PARF_SID_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SID_OFFSET_ADDR(x), m)
#define HWIO_PCIE_PARF_SID_OFFSET_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SID_OFFSET_ADDR(x),v)
#define HWIO_PCIE_PARF_SID_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SID_OFFSET_ADDR(x),m,v,HWIO_PCIE_PARF_SID_OFFSET_IN(x))
#define HWIO_PCIE_PARF_SID_OFFSET_RESERVED_31_16_BMSK                                                      0xffff0000
#define HWIO_PCIE_PARF_SID_OFFSET_RESERVED_31_16_SHFT                                                              16
#define HWIO_PCIE_PARF_SID_OFFSET_OFFSET_BMSK                                                                  0xffff
#define HWIO_PCIE_PARF_SID_OFFSET_OFFSET_SHFT                                                                       0

#define HWIO_PCIE_PARF_PHY_RST_REQ_ADDR(x)                                                                 ((x) + 0x238)
#define HWIO_PCIE_PARF_PHY_RST_REQ_OFFS                                                                    (0x238)
#define HWIO_PCIE_PARF_PHY_RST_REQ_RMSK                                                                    0xffffffff
#define HWIO_PCIE_PARF_PHY_RST_REQ_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PHY_RST_REQ_ADDR(x))
#define HWIO_PCIE_PARF_PHY_RST_REQ_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_RST_REQ_ADDR(x), m)
#define HWIO_PCIE_PARF_PHY_RST_REQ_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PHY_RST_REQ_ADDR(x),v)
#define HWIO_PCIE_PARF_PHY_RST_REQ_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PHY_RST_REQ_ADDR(x),m,v,HWIO_PCIE_PARF_PHY_RST_REQ_IN(x))
#define HWIO_PCIE_PARF_PHY_RST_REQ_RESERVED_31_5_BMSK                                                      0xffffffe0
#define HWIO_PCIE_PARF_PHY_RST_REQ_RESERVED_31_5_SHFT                                                               5
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_REQ_INT_SEL_BMSK                                                    0x18
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_REQ_INT_SEL_SHFT                                                       3
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_REQ_LINK_DOWN_BMSK                                                   0x4
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_REQ_LINK_DOWN_SHFT                                                     2
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_EN_BMSK                                                       0x2
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_EN_SHFT                                                         1
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_BMSK                                                          0x1
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_SHFT                                                            0

#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR(x)                                                           ((x) + 0x24c)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_OFFS                                                              (0x24c)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_RMSK                                                              0xffffffff
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR(x),v)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR(x),m,v,HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_IN(x))
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_RESERVED_31_5_BMSK                                                0xffffffe0
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_RESERVED_31_5_SHFT                                                         5
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_DISABLE_BDF_TRANSLATE_BMSK                                              0x10
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_DISABLE_BDF_TRANSLATE_SHFT                                                 4
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_DEFAULT_TRANSLATE_VALUE_BMSK                                             0xf
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_DEFAULT_TRANSLATE_VALUE_SHFT                                               0

#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(base,n)                                                        ((base) + 0X250 + (0x4*(n)))
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_OFFS(n)                                                             (0X250 + (0x4*(n)))
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_MAXn                                                                        15
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(base,n), HWIO_PCIE_PARF_BDF_TRANSLATE_n_RMSK)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(base,n), mask)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(base,n),val)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(base,n),mask,val,HWIO_PCIE_PARF_BDF_TRANSLATE_n_INI(base,n))
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_RESERVED_31_16_BMSK                                                 0xffff0000
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_RESERVED_31_16_SHFT                                                         16
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_BDF_VALUE_BMSK                                                          0xffff
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_BDF_VALUE_SHFT                                                               0

#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR(x)                                                             ((x) + 0x2b0)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_OFFS                                                                (0x2b0)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR(x))
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR(x), m)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR(x),v)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR(x),m,v,HWIO_PCIE_PARF_CLKREQ_OVERRIDE_IN(x))
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_RESERVED_31_6_BMSK                                                  0xffffffc0
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_RESERVED_31_6_SHFT                                                           6
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_STS_BMSK                                               0x20
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_STS_SHFT                                                  5
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_STS_BMSK                                               0x10
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_STS_SHFT                                                  4
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_VALUE_BMSK                                              0x8
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_VALUE_SHFT                                                3
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_VALUE_BMSK                                              0x4
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_VALUE_SHFT                                                2
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_ENABLE_BMSK                                             0x2
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_ENABLE_SHFT                                               1
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_ENABLE_BMSK                                             0x1
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_ENABLE_SHFT                                               0

#define HWIO_PCIE_PARF_MISC_INFO_ADDR(x)                                                                   ((x) + 0x2b4)
#define HWIO_PCIE_PARF_MISC_INFO_OFFS                                                                      (0x2b4)
#define HWIO_PCIE_PARF_MISC_INFO_RMSK                                                                      0xffffffff
#define HWIO_PCIE_PARF_MISC_INFO_IN(x)            \
                in_dword(HWIO_PCIE_PARF_MISC_INFO_ADDR(x))
#define HWIO_PCIE_PARF_MISC_INFO_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_MISC_INFO_ADDR(x), m)
#define HWIO_PCIE_PARF_MISC_INFO_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_MISC_INFO_ADDR(x),v)
#define HWIO_PCIE_PARF_MISC_INFO_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MISC_INFO_ADDR(x),m,v,HWIO_PCIE_PARF_MISC_INFO_IN(x))
#define HWIO_PCIE_PARF_MISC_INFO_RESERVED_31_13_BMSK                                                       0xffffe000
#define HWIO_PCIE_PARF_MISC_INFO_RESERVED_31_13_SHFT                                                               13
#define HWIO_PCIE_PARF_MISC_INFO_MSTR_RMISC_INFO_BMSK                                                          0x1fff
#define HWIO_PCIE_PARF_MISC_INFO_MSTR_RMISC_INFO_SHFT                                                               0

#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR(x)                                                       ((x) + 0x2b8)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_OFFS                                                          (0x2b8)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_IN(x)            \
                in_dword(HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR(x))
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR(x), m)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR(x),v)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR(x),m,v,HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_IN(x))
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_RESERVED_31_1_BMSK                                            0xfffffffe
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_RESERVED_31_1_SHFT                                                     1
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_REQ_NOT_ENTR_L1_BMSK                                                 0x1
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_REQ_NOT_ENTR_L1_SHFT                                                   0

#define HWIO_PCIE_PARF_CFG_BITS_2_ADDR(x)                                                                  ((x) + 0x2bc)
#define HWIO_PCIE_PARF_CFG_BITS_2_OFFS                                                                     (0x2bc)
#define HWIO_PCIE_PARF_CFG_BITS_2_RMSK                                                                     0xffffffff
#define HWIO_PCIE_PARF_CFG_BITS_2_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_BITS_2_ADDR(x))
#define HWIO_PCIE_PARF_CFG_BITS_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_BITS_2_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_BITS_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CFG_BITS_2_ADDR(x),v)
#define HWIO_PCIE_PARF_CFG_BITS_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_BITS_2_ADDR(x),m,v,HWIO_PCIE_PARF_CFG_BITS_2_IN(x))
#define HWIO_PCIE_PARF_CFG_BITS_2_RESERVED_31_BMSK                                                         0x80000000
#define HWIO_PCIE_PARF_CFG_BITS_2_RESERVED_31_SHFT                                                                 31
#define HWIO_PCIE_PARF_CFG_BITS_2_APP_DBI_RO_WR_DISABLE_BMSK                                               0x40000000
#define HWIO_PCIE_PARF_CFG_BITS_2_APP_DBI_RO_WR_DISABLE_SHFT                                                       30
#define HWIO_PCIE_PARF_CFG_BITS_2_LTR_FIX_DSTATE_DISABLE_BMSK                                              0x20000000
#define HWIO_PCIE_PARF_CFG_BITS_2_LTR_FIX_DSTATE_DISABLE_SHFT                                                      29
#define HWIO_PCIE_PARF_CFG_BITS_2_LTR_FIX_DISABLE_BMSK                                                     0x10000000
#define HWIO_PCIE_PARF_CFG_BITS_2_LTR_FIX_DISABLE_SHFT                                                             28
#define HWIO_PCIE_PARF_CFG_BITS_2_AUX_CLK_ACTIVE_NEW_OPTION_EN_BMSK                                         0x8000000
#define HWIO_PCIE_PARF_CFG_BITS_2_AUX_CLK_ACTIVE_NEW_OPTION_EN_SHFT                                                27
#define HWIO_PCIE_PARF_CFG_BITS_2_RD_AHB2PHY_DELAY_BMSK                                                     0x7800000
#define HWIO_PCIE_PARF_CFG_BITS_2_RD_AHB2PHY_DELAY_SHFT                                                            23
#define HWIO_PCIE_PARF_CFG_BITS_2_WR_AHB2PHY_DELAY_BMSK                                                      0x780000
#define HWIO_PCIE_PARF_CFG_BITS_2_WR_AHB2PHY_DELAY_SHFT                                                            19
#define HWIO_PCIE_PARF_CFG_BITS_2_DMA_TC_VALUE_BMSK                                                           0x70000
#define HWIO_PCIE_PARF_CFG_BITS_2_DMA_TC_VALUE_SHFT                                                                16
#define HWIO_PCIE_PARF_CFG_BITS_2_RADM_CLK_GATING_DISABLE_BMSK                                                 0x8000
#define HWIO_PCIE_PARF_CFG_BITS_2_RADM_CLK_GATING_DISABLE_SHFT                                                     15
#define HWIO_PCIE_PARF_CFG_BITS_2_AUX_CLK_GATING_DISABLE_BMSK                                                  0x4000
#define HWIO_PCIE_PARF_CFG_BITS_2_AUX_CLK_GATING_DISABLE_SHFT                                                      14
#define HWIO_PCIE_PARF_CFG_BITS_2_MHI_CS_FIX_EN_BMSK                                                           0x2000
#define HWIO_PCIE_PARF_CFG_BITS_2_MHI_CS_FIX_EN_SHFT                                                               13
#define HWIO_PCIE_PARF_CFG_BITS_2_PHY_CLK_REQ_SW_CTRL_BMSK                                                     0x1000
#define HWIO_PCIE_PARF_CFG_BITS_2_PHY_CLK_REQ_SW_CTRL_SHFT                                                         12
#define HWIO_PCIE_PARF_CFG_BITS_2_PHY_CLK_REQ_N_BMSK                                                            0x800
#define HWIO_PCIE_PARF_CFG_BITS_2_PHY_CLK_REQ_N_SHFT                                                               11
#define HWIO_PCIE_PARF_CFG_BITS_2_APP_CLK_REQ_N_BMSK                                                            0x400
#define HWIO_PCIE_PARF_CFG_BITS_2_APP_CLK_REQ_N_SHFT                                                               10
#define HWIO_PCIE_PARF_CFG_BITS_2_SLV_WAKEUP_L1_BMSK                                                            0x300
#define HWIO_PCIE_PARF_CFG_BITS_2_SLV_WAKEUP_L1_SHFT                                                                8
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_WRITE_FIX_ENABLE_BMSK                                                      0x80
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_WRITE_FIX_ENABLE_SHFT                                                         7
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_ERROR_FIX_ENABLE_BMSK                                                      0x40
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_ERROR_FIX_ENABLE_SHFT                                                         6
#define HWIO_PCIE_PARF_CFG_BITS_2_MSTR_ACLK_GATED_IN_L0_BMSK                                                     0x20
#define HWIO_PCIE_PARF_CFG_BITS_2_MSTR_ACLK_GATED_IN_L0_SHFT                                                        5
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_CGC_OPEN_BMSK                                                              0x10
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_CGC_OPEN_SHFT                                                                 4
#define HWIO_PCIE_PARF_CFG_BITS_2_MAC_PHY_PCLKREQ_SAMPL_FIX_DIS_BMSK                                              0x8
#define HWIO_PCIE_PARF_CFG_BITS_2_MAC_PHY_PCLKREQ_SAMPL_FIX_DIS_SHFT                                                3
#define HWIO_PCIE_PARF_CFG_BITS_2_NOC_MSTR_AWREADY_FIX2_EN_BMSK                                                   0x4
#define HWIO_PCIE_PARF_CFG_BITS_2_NOC_MSTR_AWREADY_FIX2_EN_SHFT                                                     2
#define HWIO_PCIE_PARF_CFG_BITS_2_RC_B_CHNL_WR_RESP_Q_OVERFLOW_FIX_DIS_BMSK                                       0x2
#define HWIO_PCIE_PARF_CFG_BITS_2_RC_B_CHNL_WR_RESP_Q_OVERFLOW_FIX_DIS_SHFT                                         1
#define HWIO_PCIE_PARF_CFG_BITS_2_RC_L1_ASPM_ENTRY_DEADLOCK_FIX_DIS_BMSK                                          0x1
#define HWIO_PCIE_PARF_CFG_BITS_2_RC_L1_ASPM_ENTRY_DEADLOCK_FIX_DIS_SHFT                                            0

#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR(x)                                                           ((x) + 0x2c0)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_OFFS                                                              (0x2c0)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_RMSK                                                              0xffffffff
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_IN(x))
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_RESERVED_31_2_BMSK                                                0xfffffffc
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_RESERVED_31_2_SHFT                                                         2
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_SLV_ADDR_MSB_CTRL_BMSK                                                   0x3
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_SLV_ADDR_MSB_CTRL_SHFT                                                     0

#define HWIO_PCIE_PARF_CFG_BITS_3_ADDR(x)                                                                  ((x) + 0x2c4)
#define HWIO_PCIE_PARF_CFG_BITS_3_OFFS                                                                     (0x2c4)
#define HWIO_PCIE_PARF_CFG_BITS_3_RMSK                                                                     0xffffffff
#define HWIO_PCIE_PARF_CFG_BITS_3_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_BITS_3_ADDR(x))
#define HWIO_PCIE_PARF_CFG_BITS_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_BITS_3_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_BITS_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CFG_BITS_3_ADDR(x),v)
#define HWIO_PCIE_PARF_CFG_BITS_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_BITS_3_ADDR(x),m,v,HWIO_PCIE_PARF_CFG_BITS_3_IN(x))
#define HWIO_PCIE_PARF_CFG_BITS_3_RESERVED_31_9_BMSK                                                       0xfffffe00
#define HWIO_PCIE_PARF_CFG_BITS_3_RESERVED_31_9_SHFT                                                                9
#define HWIO_PCIE_PARF_CFG_BITS_3_ENABLE_REMOTE_UPCONFIG_LANE_BMSK                                              0x100
#define HWIO_PCIE_PARF_CFG_BITS_3_ENABLE_REMOTE_UPCONFIG_LANE_SHFT                                                  8
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_PARF_SYNC_DB_UNFLUSH_BMSK                                                 0x80
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_PARF_SYNC_DB_UNFLUSH_SHFT                                                    7
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_PARF_MHI_ENABLE_PACER_BMSK                                                0x40
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_PARF_MHI_ENABLE_PACER_SHFT                                                   6
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_HOST_REQ_RESET_CYC_NUM_BMSK                                               0x38
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_HOST_REQ_RESET_CYC_NUM_SHFT                                                  3
#define HWIO_PCIE_PARF_CFG_BITS_3_D3_NO_VETO_FAL10_DIS_BMSK                                                       0x4
#define HWIO_PCIE_PARF_CFG_BITS_3_D3_NO_VETO_FAL10_DIS_SHFT                                                         2
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_FAL10_OVERRIDE_VALUE_BMSK                                                  0x2
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_FAL10_OVERRIDE_VALUE_SHFT                                                    1
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_FAL10_OVERRIDE_EN_BMSK                                                     0x1
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_FAL10_OVERRIDE_EN_SHFT                                                       0

#define HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(base,n)                                                             ((base) + 0X2D0 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_ADDR_n_OFFS(n)                                                                  (0X2D0 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_ADDR_n_RMSK                                                                     0xffffffff
#define HWIO_PCIE_PARF_MSG_ADDR_n_MAXn                                                                             15
#define HWIO_PCIE_PARF_MSG_ADDR_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(base,n), HWIO_PCIE_PARF_MSG_ADDR_n_RMSK)
#define HWIO_PCIE_PARF_MSG_ADDR_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(base,n), mask)
#define HWIO_PCIE_PARF_MSG_ADDR_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(base,n),val)
#define HWIO_PCIE_PARF_MSG_ADDR_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(base,n),mask,val,HWIO_PCIE_PARF_MSG_ADDR_n_INI(base,n))
#define HWIO_PCIE_PARF_MSG_ADDR_n_MSG_ADDR_BMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_MSG_ADDR_n_MSG_ADDR_SHFT                                                                     0

#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(base,n)                                                          ((base) + 0X310 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_OFFS(n)                                                               (0X310 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_RMSK                                                                  0xffffffff
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_MAXn                                                                          15
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(base,n), HWIO_PCIE_PARF_MSG_ADDR_HI_n_RMSK)
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(base,n), mask)
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(base,n),val)
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(base,n),mask,val,HWIO_PCIE_PARF_MSG_ADDR_HI_n_INI(base,n))
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_MSG_ADDR_HI_BMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_MSG_ADDR_HI_SHFT                                                               0

#define HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR(x)                                                               ((x) + 0x350)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_OFFS                                                                  (0x350)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_RMSK                                                                  0xffffffff
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR(x))
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR(x), m)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR(x),v)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR(x),m,v,HWIO_PCIE_PARF_DBI_BASE_ADDR_IN(x))
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_DBI_BASE_ADDR_BMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_DBI_BASE_ADDR_SHFT                                                             0

#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR(x)                                                            ((x) + 0x354)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_OFFS                                                               (0x354)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR(x))
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR(x),m,v,HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_IN(x))
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_DBI_BASE_ADDR_HI_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_DBI_BASE_ADDR_HI_SHFT                                                       0

#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR(x)                                                         ((x) + 0x358)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_OFFS                                                            (0x358)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_RMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR(x))
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR(x), m)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR(x),v)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR(x),m,v,HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_IN(x))
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_SLV_ADDR_SPACE_SIZE_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_SLV_ADDR_SPACE_SIZE_SHFT                                                 0

#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR(x)                                                      ((x) + 0x35c)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_OFFS                                                         (0x35c)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR(x))
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR(x),m,v,HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_IN(x))
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_SLV_ADDR_SPACE_SIZE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_SLV_ADDR_SPACE_SIZE_HI_SHFT                                           0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR(x)                                                       ((x) + 0x360)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_OFFS                                                          (0x360)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR_BASE_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR_BASE_SHFT                                                         0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR(x)                                                    ((x) + 0x364)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OFFS                                                       (0x364)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR_BASE_HI_BMSK                                          0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR_BASE_HI_SHFT                                                   0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR(x)                                                      ((x) + 0x368)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_OFFS                                                         (0x368)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR_BASE_BMSK                                               0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR_BASE_SHFT                                                        0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR(x)                                                   ((x) + 0x36c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OFFS                                                      (0x36c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_RMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR_BASE_HI_BMSK                                         0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR_BASE_HI_SHFT                                                  0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR(x)                                                       ((x) + 0x370)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_OFFS                                                          (0x370)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR_BASE_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR_BASE_SHFT                                                         0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR(x)                                                    ((x) + 0x374)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OFFS                                                       (0x374)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR_BASE_HI_BMSK                                          0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR_BASE_HI_SHFT                                                   0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR(x)                                                      ((x) + 0x378)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_OFFS                                                         (0x378)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR_BASE_BMSK                                               0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR_BASE_SHFT                                                        0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR(x)                                                   ((x) + 0x37c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OFFS                                                      (0x37c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_RMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR_BASE_HI_BMSK                                         0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR_BASE_HI_SHFT                                                  0

#define HWIO_PCIE_PARF_ECAM_BASE_ADDR(x)                                                                   ((x) + 0x380)
#define HWIO_PCIE_PARF_ECAM_BASE_OFFS                                                                      (0x380)
#define HWIO_PCIE_PARF_ECAM_BASE_RMSK                                                                      0xffffffff
#define HWIO_PCIE_PARF_ECAM_BASE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BASE_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BASE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BASE_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BASE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_BASE_ADDR(x),v)
#define HWIO_PCIE_PARF_ECAM_BASE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_BASE_ADDR(x),m,v,HWIO_PCIE_PARF_ECAM_BASE_IN(x))
#define HWIO_PCIE_PARF_ECAM_BASE_BASE_BMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_ECAM_BASE_BASE_SHFT                                                                          0

#define HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR(x)                                                                ((x) + 0x384)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_OFFS                                                                   (0x384)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_RMSK                                                                   0xffffffff
#define HWIO_PCIE_PARF_ECAM_BASE_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BASE_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR(x),m,v,HWIO_PCIE_PARF_ECAM_BASE_HI_IN(x))
#define HWIO_PCIE_PARF_ECAM_BASE_HI_BASE_HI_BMSK                                                           0xffffffff
#define HWIO_PCIE_PARF_ECAM_BASE_HI_BASE_HI_SHFT                                                                    0

#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR(x)                                                    ((x) + 0x388)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_OFFS                                                       (0x388)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR(x),v)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR(x),m,v,HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_IN(x))
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR_BASE_BMSK                                             0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR_BASE_SHFT                                                      0

#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR(x)                                                 ((x) + 0x38c)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OFFS                                                    (0x38c)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR(x),m,v,HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_IN(x))
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR_BASE_HI_BMSK                                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR_BASE_HI_SHFT                                                0

#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR(x)                                                   ((x) + 0x390)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OFFS                                                      (0x390)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_RMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR(x),v)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR(x),m,v,HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_IN(x))
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR_LIMIT_BMSK                                           0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR_LIMIT_SHFT                                                    0

#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR(x)                                                ((x) + 0x394)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OFFS                                                   (0x394)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR(x),m,v,HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_IN(x))
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR_LIMIT_HI_BMSK                                     0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR_LIMIT_HI_SHFT                                              0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR(x)                                                     ((x) + 0x398)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_OFFS                                                        (0x398)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR_BASE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR_BASE_SHFT                                                       0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR(x)                                                  ((x) + 0x39c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OFFS                                                     (0x39c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_RMSK                                                     0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR_BASE_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR_BASE_HI_SHFT                                                 0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR(x)                                                    ((x) + 0x3a0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OFFS                                                       (0x3a0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR_LIMIT_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR_LIMIT_SHFT                                                     0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR(x)                                                 ((x) + 0x3a4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OFFS                                                    (0x3a4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR_LIMIT_HI_BMSK                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR_LIMIT_HI_SHFT                                               0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR(x)                                                     ((x) + 0x3a8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_OFFS                                                        (0x3a8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR_BASE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR_BASE_SHFT                                                       0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR(x)                                                  ((x) + 0x3ac)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OFFS                                                     (0x3ac)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_RMSK                                                     0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR_BASE_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR_BASE_HI_SHFT                                                 0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR(x)                                                    ((x) + 0x3b0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OFFS                                                       (0x3b0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR_LIMIT_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR_LIMIT_SHFT                                                     0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR(x)                                                 ((x) + 0x3b4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OFFS                                                    (0x3b4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR_LIMIT_HI_BMSK                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR_LIMIT_HI_SHFT                                               0

#define HWIO_PCIE_PARF_CORE_ERRORS_ADDR(x)                                                                 ((x) + 0x3c0)
#define HWIO_PCIE_PARF_CORE_ERRORS_OFFS                                                                    (0x3c0)
#define HWIO_PCIE_PARF_CORE_ERRORS_RMSK                                                                    0xffffffff
#define HWIO_PCIE_PARF_CORE_ERRORS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CORE_ERRORS_ADDR(x))
#define HWIO_PCIE_PARF_CORE_ERRORS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CORE_ERRORS_ADDR(x), m)
#define HWIO_PCIE_PARF_CORE_ERRORS_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CORE_ERRORS_ADDR(x),v)
#define HWIO_PCIE_PARF_CORE_ERRORS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CORE_ERRORS_ADDR(x),m,v,HWIO_PCIE_PARF_CORE_ERRORS_IN(x))
#define HWIO_PCIE_PARF_CORE_ERRORS_RESERVED_31_6_BMSK                                                      0xffffffc0
#define HWIO_PCIE_PARF_CORE_ERRORS_RESERVED_31_6_SHFT                                                               6
#define HWIO_PCIE_PARF_CORE_ERRORS_CFG_AER_RC_ERR_MSI_BMSK                                                       0x20
#define HWIO_PCIE_PARF_CORE_ERRORS_CFG_AER_RC_ERR_MSI_SHFT                                                          5
#define HWIO_PCIE_PARF_CORE_ERRORS_CFG_SYS_ERR_RC_BMSK                                                           0x10
#define HWIO_PCIE_PARF_CORE_ERRORS_CFG_SYS_ERR_RC_SHFT                                                              4
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_CORRECTABLE_ERR_BMSK                                                      0x8
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_CORRECTABLE_ERR_SHFT                                                        3
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_NONFATAL_ERR_BMSK                                                         0x4
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_NONFATAL_ERR_SHFT                                                           2
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_FATAL_ERR_BMSK                                                            0x2
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_FATAL_ERR_SHFT                                                              1
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_QOVERFLOW_BMSK                                                            0x1
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_QOVERFLOW_SHFT                                                              0

#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR(x)                                                      ((x) + 0x3c4)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_OFFS                                                         (0x3c4)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR(x))
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR(x), m)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR(x),v)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR(x),m,v,HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_IN(x))
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_RESERVED_31_17_BMSK                                          0xfffe0000
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_RESERVED_31_17_SHFT                                                  17
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_BMSK                                  0x18000
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_SHFT                                       15
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_EN_BMSK                                0x4000
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_EN_SHFT                                    14
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_BMSK                              0x3000
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_SHFT                                  12
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_EN_BMSK                            0x800
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_EN_SHFT                               11
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RDATA_EN_BMSK                                 0x400
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RDATA_EN_SHFT                                    10
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RDATA_EN_BMSK                            0x200
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RDATA_EN_SHFT                                9
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_CRS_VALUE_BMSK                                                    0x1c0
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_CRS_VALUE_SHFT                                                        6
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_BMSK                                     0x30
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_SHFT                                        4
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_EN_BMSK                                   0x8
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_EN_SHFT                                     3
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_BMSK                                 0x6
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_SHFT                                   1
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_EN_BMSK                              0x1
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_EN_SHFT                                0

#define HWIO_PCIE_INT_ALL_TYPE_ADDR(x)                                                                     ((x) + 0x3c8)
#define HWIO_PCIE_INT_ALL_TYPE_OFFS                                                                        (0x3c8)
#define HWIO_PCIE_INT_ALL_TYPE_RMSK                                                                        0xffffffff
#define HWIO_PCIE_INT_ALL_TYPE_IN(x)            \
                in_dword(HWIO_PCIE_INT_ALL_TYPE_ADDR(x))
#define HWIO_PCIE_INT_ALL_TYPE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_TYPE_ADDR(x), m)
#define HWIO_PCIE_INT_ALL_TYPE_OUT(x, v)            \
                out_dword(HWIO_PCIE_INT_ALL_TYPE_ADDR(x),v)
#define HWIO_PCIE_INT_ALL_TYPE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_INT_ALL_TYPE_ADDR(x),m,v,HWIO_PCIE_INT_ALL_TYPE_IN(x))
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_BMSK                                                           0x80000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_SHFT                                                                   31
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_7_BMSK                                                     0x40000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_7_SHFT                                                             30
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_6_BMSK                                                     0x20000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_6_SHFT                                                             29
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_5_BMSK                                                     0x10000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_5_SHFT                                                             28
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_4_BMSK                                                      0x8000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_4_SHFT                                                             27
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_3_BMSK                                                      0x4000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_3_SHFT                                                             26
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_2_BMSK                                                      0x2000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_2_SHFT                                                             25
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_1_BMSK                                                      0x1000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_1_SHFT                                                             24
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_0_BMSK                                                       0x800000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_0_SHFT                                                             23
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_EDMA_INT_BMSK                                                        0x400000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_EDMA_INT_SHFT                                                              22
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTA_BMSK                                                                0x200000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTA_SHFT                                                                      21
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTB_BMSK                                                                0x100000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTB_SHFT                                                                      20
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTC_BMSK                                                                 0x80000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTC_SHFT                                                                      19
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTD_BMSK                                                                 0x40000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTD_SHFT                                                                      18
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_PME_BMSK                                                          0x20000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_PME_SHFT                                                               17
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PME_LEGACY_BMSK                                                       0x10000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PME_LEGACY_SHFT                                                            16
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_ERR_BMSK                                                           0x8000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_ERR_SHFT                                                               15
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_AER_LEGACY_BMSK                                                        0x4000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_AER_LEGACY_SHFT                                                            14
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_LINK_UP_BMSK                                                       0x2000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_LINK_UP_SHFT                                                           13
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                                0x1000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                                    12
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_CFG_WRITE_BMSK                                                          0x800
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_CFG_WRITE_SHFT                                                             11
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MMIO_WRITE_BMSK                                                         0x400
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MMIO_WRITE_SHFT                                                            10
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_L1SS_IDLE_TO_BMSK                                                       0x200
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_L1SS_IDLE_TO_SHFT                                                           9
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_DSTATE_CHANGE_BMSK                                                      0x100
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_DSTATE_CHANGE_SHFT                                                          8
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MHI_A7_BMSK                                                              0x80
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MHI_A7_SHFT                                                                 7
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MHI_Q6_BMSK                                                              0x40
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MHI_Q6_SHFT                                                                 6
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_LTR_BMSK                                                                 0x20
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_LTR_SHFT                                                                    5
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_DEBUG_BMSK                                                               0x10
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_DEBUG_SHFT                                                                  4
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_RADM_TURNOFF_BMSK                                                             0x8
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_RADM_TURNOFF_SHFT                                                               3
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_CFG_BUS_MASTER_EN_BMSK                                                        0x4
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_CFG_BUS_MASTER_EN_SHFT                                                          2
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                                   0x2
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                                     1
#define HWIO_PCIE_INT_ALL_TYPE_RESERVED_0_BMSK                                                                    0x1
#define HWIO_PCIE_INT_ALL_TYPE_RESERVED_0_SHFT                                                                      0

#define HWIO_PCIE_PARF_INT_ALL_SOURCE_ADDR(x)                                                              ((x) + 0x3cc)
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_OFFS                                                                 (0x3cc)
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_INT_ALL_SOURCE_ADDR(x))
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_INT_ALL_SOURCE_ADDR(x), m)
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_INT_SRC_BMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_INT_SRC_SHFT                                                                  0

#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR(x)                                                        ((x) + 0x3d0)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_OFFS                                                           (0x3d0)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_RMSK                                                           0xc00000ff
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR(x))
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR(x),v)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR(x),m,v,HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_IN(x))
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_TPH_REQ_EN_STATUS_BMSK                                         0xc0000000
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_TPH_REQ_EN_STATUS_SHFT                                                 30
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_TRANSLATION_TABLE_BMSK                                               0xff
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_TRANSLATION_TABLE_SHFT                                                  0

#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR(x)                                                            ((x) + 0x3d4)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_OFFS                                                               (0x3d4)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RMSK                                                                      0xf
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR(x))
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR(x), m)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR(x),v)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR(x),m,v,HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_IN(x))
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_EN_BMSK                                               0x8
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_EN_SHFT                                                 3
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_VALUE_BMSK                                            0x4
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_VALUE_SHFT                                              2
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_EN_BMSK                                               0x2
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_EN_SHFT                                                 1
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_VALUE_BMSK                                            0x1
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_VALUE_SHFT                                              0

#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(base,n)                                            ((base) + 0X400 + (0x4*(n)))
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_OFFS(n)                                                 (0X400 + (0x4*(n)))
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_MAXn                                                            35
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(base,n), HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_RMSK)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(base,n), mask)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_VALUE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_VALUE_SHFT                                                       0

#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR(x)                                               ((x) + 0x490)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_OFFS                                                  (0x490)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_RMSK                                                  0xffffffff
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR(x))
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR(x), m)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_VALUE_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_VALUE_SHFT                                                     0

#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR(x)                                                             ((x) + 0x494)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_OFFS                                                                (0x494)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR(x))
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR(x), m)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR(x),v)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR(x),m,v,HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_IN(x))
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_RESERVED_31_3_BMSK                                                  0xfffffff8
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_RESERVED_31_3_SHFT                                                           3
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_MODE_BMSK                                                                  0x4
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_MODE_SHFT                                                                    2
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_COUNTER_CLEAR_BMSK                                                         0x2
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_COUNTER_CLEAR_SHFT                                                           1
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_EN_BMSK                                                                    0x1
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_EN_SHFT                                                                      0

#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR(x)                                                     ((x) + 0x4a0)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_OFFS                                                        (0x4a0)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_IN(x)            \
                in_dword(HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR(x))
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR(x), m)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR(x),v)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR(x),m,v,HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_IN(x))
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_RESERVED_31_2_BMSK                                          0xfffffffc
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_RESERVED_31_2_SHFT                                                   2
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_NO_SNOOP_CHANGE_HALT_EN_BMSK                                       0x2
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_NO_SNOOP_CHANGE_HALT_EN_SHFT                                         1
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_BDF_CHANGE_HALT_EN_BMSK                                            0x1
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_BDF_CHANGE_HALT_EN_SHFT                                              0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR(x)                                                ((x) + 0x4c0)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_OFFS                                                   (0x4c0)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_BMSK                              0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_SHFT                                       0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR(x)                                                ((x) + 0x4c4)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_OFFS                                                   (0x4c4)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_BMSK                              0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_SHFT                                       0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR(x)                                                   ((x) + 0x4c8)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_OFFS                                                      (0x4c8)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_RMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_AWRITE_BMSK                                               0x80000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_AWRITE_SHFT                                                       31
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_APROTNS_BMSK                                              0x40000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_APROTNS_SHFT                                                      30
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_APRIV_BMSK                                                0x20000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_APRIV_SHFT                                                        29
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ABURST_BMSK                                               0x10000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ABURST_SHFT                                                       28
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ASIZE_BMSK                                                 0xe000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ASIZE_SHFT                                                        25
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ALEN_BMSK                                                  0x1e00000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ALEN_SHFT                                                         21
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_AID_BMSK                                                    0x1fffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_AID_SHFT                                                           0

#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR(x)                                              ((x) + 0x4d0)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_OFFS                                                 (0x4d0)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_RMSK                                                 0xffffffff
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR(x))
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR(x), m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_RESERVED_31_6_BMSK                                   0xffffffc0
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_RESERVED_31_6_SHFT                                            6
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_DIS_BMSK                                0x20
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_DIS_SHFT                                   5
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_EN_BMSK                                 0x10
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_EN_SHFT                                    4
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_REF_GEN_REQ_ON_BMSK                                         0x8
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_REF_GEN_REQ_ON_SHFT                                           3
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_PHY_AUX_CLK_REQ_ON_BMSK                                     0x4
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_PHY_AUX_CLK_REQ_ON_SHFT                                       2
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_BACK_SWITCH_DONE_BMSK                              0x2
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_BACK_SWITCH_DONE_SHFT                                1
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_TO_AUX_SWITCH_DONE_BMSK                            0x1
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_TO_AUX_SWITCH_DONE_SHFT                              0

#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR(x)                                                 ((x) + 0x4d4)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OFFS                                                    (0x4d4)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR(x))
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR(x), m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR(x),v)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR(x),m,v,HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_IN(x))
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RESERVED_31_16_BMSK                                     0xffff0000
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RESERVED_31_16_SHFT                                             16
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_AUDIO_DB_PRIORITY_BMSK                                      0x8000
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_AUDIO_DB_PRIORITY_SHFT                                          15
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_DB_PRIORITY_BMSK                                            0x4000
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_DB_PRIORITY_SHFT                                                14
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_VALUE_BMSK                          0x2000
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_VALUE_SHFT                              13
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_EN_BMSK                             0x1000
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_EN_SHFT                                 12
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_PERIOD_PHY_AUX_CLK_REQ_AFTER_SWITCH_BMSK                     0xf00
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_PERIOD_PHY_AUX_CLK_REQ_AFTER_SWITCH_SHFT                         8
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RESERVED_7_6_BMSK                                             0xc0
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RESERVED_7_6_SHFT                                                6
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_VALUE_BMSK                        0x20
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_VALUE_SHFT                           5
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_EN_BMSK                           0x10
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_EN_SHFT                              4
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RESERVED_3_1_BMSK                                              0xe
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RESERVED_3_1_SHFT                                                1
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_L1SS_SLEEP_MODE_BMSK                                           0x1
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_L1SS_SLEEP_MODE_SHFT                                             0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR(x)                                                     ((x) + 0x4e0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_OFFS                                                        (0x4e0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR_BASE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR_BASE_SHFT                                                       0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR(x)                                                  ((x) + 0x4e4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OFFS                                                     (0x4e4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_RMSK                                                     0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR_BASE_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR_BASE_HI_SHFT                                                 0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR(x)                                                    ((x) + 0x4e8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OFFS                                                       (0x4e8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR_LIMIT_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR_LIMIT_SHFT                                                     0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR(x)                                                 ((x) + 0x4ec)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OFFS                                                    (0x4ec)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR_LIMIT_HI_BMSK                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR_LIMIT_HI_SHFT                                               0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR(x)                                                     ((x) + 0x4f0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_OFFS                                                        (0x4f0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR_BASE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR_BASE_SHFT                                                       0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR(x)                                                  ((x) + 0x4f4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OFFS                                                     (0x4f4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_RMSK                                                     0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR_BASE_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR_BASE_HI_SHFT                                                 0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR(x)                                                    ((x) + 0x4f8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OFFS                                                       (0x4f8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR_LIMIT_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR_LIMIT_SHFT                                                     0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR(x)                                                 ((x) + 0x4fc)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OFFS                                                    (0x4fc)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_IN(x))
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR_LIMIT_HI_BMSK                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR_LIMIT_HI_SHFT                                               0

#define HWIO_PCIE_INT_ALL_2_STATUS_ADDR(x)                                                                 ((x) + 0x500)
#define HWIO_PCIE_INT_ALL_2_STATUS_OFFS                                                                    (0x500)
#define HWIO_PCIE_INT_ALL_2_STATUS_RMSK                                                                    0xffffffff
#define HWIO_PCIE_INT_ALL_2_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_INT_ALL_2_STATUS_ADDR(x))
#define HWIO_PCIE_INT_ALL_2_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_2_STATUS_ADDR(x), m)
#define HWIO_PCIE_INT_ALL_2_STATUS_RESERVED_31_27_BMSK                                                     0xf8000000
#define HWIO_PCIE_INT_ALL_2_STATUS_RESERVED_31_27_SHFT                                                             27
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_LINK_AUTO_BW_INT_STATUS_BMSK                                        0x4000000
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_LINK_AUTO_BW_INT_STATUS_SHFT                                               26
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_BW_MGT_INT_STATUS_BMSK                                              0x2000000
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_BW_MGT_INT_STATUS_SHFT                                                     25
#define HWIO_PCIE_INT_ALL_2_STATUS_CFG_BUS_MASTER_EN_DEASSERT_BMSK                                          0x1000000
#define HWIO_PCIE_INT_ALL_2_STATUS_CFG_BUS_MASTER_EN_DEASSERT_SHFT                                                 24
#define HWIO_PCIE_INT_ALL_2_STATUS_B2S_RD_UNKNOWN_BDF_PLS_BMSK                                               0x800000
#define HWIO_PCIE_INT_ALL_2_STATUS_B2S_RD_UNKNOWN_BDF_PLS_SHFT                                                     23
#define HWIO_PCIE_INT_ALL_2_STATUS_B2S_WR_UNKNOWN_BDF_PLS_BMSK                                               0x400000
#define HWIO_PCIE_INT_ALL_2_STATUS_B2S_WR_UNKNOWN_BDF_PLS_SHFT                                                     22
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_PLS_AER_BMSK                                                     0x200000
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_PLS_AER_SHFT                                                           21
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_HP_INT_EN_CHANGED_BMSK                                               0x100000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_HP_INT_EN_CHANGED_SHFT                                                     20
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_BMSK                                  0x80000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_SHFT                                       19
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_FAULT_DET_EN_CHANGED_BMSK                                         0x40000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_FAULT_DET_EN_CHANGED_SHFT                                              18
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_BMSK                                      0x20000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_SHFT                                           17
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PRE_DET_CHGED_EN_CHANGED_BMSK                                         0x10000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PRE_DET_CHGED_EN_CHANGED_SHFT                                              16
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_BMSK                                  0x8000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_SHFT                                      15
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_DLL_STATE_CHGED_EN_CHANGED_BMSK                                        0x4000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_DLL_STATE_CHGED_EN_CHANGED_SHFT                                            14
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_CTRL_ACCESS_BMSK                                                       0x2000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_CTRL_ACCESS_SHFT                                                           13
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_AXI_RD_INT_BMSK                                                0x1000
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_AXI_RD_INT_SHFT                                                    12
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_AXI_WR_INT_BMSK                                                 0x800
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_AXI_WR_INT_SHFT                                                    11
#define HWIO_PCIE_INT_ALL_2_STATUS_EQUALIZATION_REQ_BMSK                                                        0x400
#define HWIO_PCIE_INT_ALL_2_STATUS_EQUALIZATION_REQ_SHFT                                                           10
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_EML_CONTROL_CHANGED_BMSK                                                0x200
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_EML_CONTROL_CHANGED_SHFT                                                    9
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                            0x100
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                                8
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_ATTEN_IND_CHANGED_BMSK                                                   0x80
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_ATTEN_IND_CHANGED_SHFT                                                      7
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_IND_CHANGED_BMSK                                                     0x40
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_IND_CHANGED_SHFT                                                        6
#define HWIO_PCIE_INT_ALL_2_STATUS_HP_MSI_BMSK                                                                   0x20
#define HWIO_PCIE_INT_ALL_2_STATUS_HP_MSI_SHFT                                                                      5
#define HWIO_PCIE_INT_ALL_2_STATUS_HP_INT_BMSK                                                                   0x10
#define HWIO_PCIE_INT_ALL_2_STATUS_HP_INT_SHFT                                                                      4
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_INT_BMSK                                                          0x8
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_INT_SHFT                                                            3
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                       0x4
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                         2
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                       0x2
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                         1
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                           0x1
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                             0

#define HWIO_PCIE_INT_ALL_2_CLEAR_ADDR(x)                                                                  ((x) + 0x504)
#define HWIO_PCIE_INT_ALL_2_CLEAR_OFFS                                                                     (0x504)
#define HWIO_PCIE_INT_ALL_2_CLEAR_RMSK                                                                     0xffffffff
#define HWIO_PCIE_INT_ALL_2_CLEAR_OUT(x, v)            \
                out_dword(HWIO_PCIE_INT_ALL_2_CLEAR_ADDR(x),v)
#define HWIO_PCIE_INT_ALL_2_CLEAR_RESERVED_31_27_BMSK                                                      0xf8000000
#define HWIO_PCIE_INT_ALL_2_CLEAR_RESERVED_31_27_SHFT                                                              27
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_LINK_AUTO_BW_INT_STATUS_BMSK                                         0x4000000
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_LINK_AUTO_BW_INT_STATUS_SHFT                                                26
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_BW_MGT_INT_STATUS_BMSK                                               0x2000000
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_BW_MGT_INT_STATUS_SHFT                                                      25
#define HWIO_PCIE_INT_ALL_2_CLEAR_CFG_BUS_MASTER_EN_DEASSERT_BMSK                                           0x1000000
#define HWIO_PCIE_INT_ALL_2_CLEAR_CFG_BUS_MASTER_EN_DEASSERT_SHFT                                                  24
#define HWIO_PCIE_INT_ALL_2_CLEAR_B2S_RD_UNKNOWN_BDF_PLS_BMSK                                                0x800000
#define HWIO_PCIE_INT_ALL_2_CLEAR_B2S_RD_UNKNOWN_BDF_PLS_SHFT                                                      23
#define HWIO_PCIE_INT_ALL_2_CLEAR_B2S_WR_UNKNOWN_BDF_PLS_BMSK                                                0x400000
#define HWIO_PCIE_INT_ALL_2_CLEAR_B2S_WR_UNKNOWN_BDF_PLS_SHFT                                                      22
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_PLS_AER_BMSK                                                      0x200000
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_PLS_AER_SHFT                                                            21
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_HP_INT_EN_CHANGED_BMSK                                                0x100000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_HP_INT_EN_CHANGED_SHFT                                                      20
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_BMSK                                   0x80000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_SHFT                                        19
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_FAULT_DET_EN_CHANGED_BMSK                                          0x40000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_FAULT_DET_EN_CHANGED_SHFT                                               18
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_BMSK                                       0x20000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_SHFT                                            17
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PRE_DET_CHGED_EN_CHANGED_BMSK                                          0x10000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PRE_DET_CHGED_EN_CHANGED_SHFT                                               16
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_BMSK                                   0x8000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_SHFT                                       15
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_DLL_STATE_CHGED_EN_CHANGED_BMSK                                         0x4000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_DLL_STATE_CHGED_EN_CHANGED_SHFT                                             14
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_CTRL_ACCESS_BMSK                                                        0x2000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_CTRL_ACCESS_SHFT                                                            13
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_AXI_RD_INT_BMSK                                                 0x1000
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_AXI_RD_INT_SHFT                                                     12
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_AXI_WR_INT_BMSK                                                  0x800
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_AXI_WR_INT_SHFT                                                     11
#define HWIO_PCIE_INT_ALL_2_CLEAR_EQUALIZATION_REQ_BMSK                                                         0x400
#define HWIO_PCIE_INT_ALL_2_CLEAR_EQUALIZATION_REQ_SHFT                                                            10
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_EML_CONTROL_CHANGED_BMSK                                                 0x200
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_EML_CONTROL_CHANGED_SHFT                                                     9
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                             0x100
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                                 8
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_ATTEN_IND_CHANGED_BMSK                                                    0x80
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_ATTEN_IND_CHANGED_SHFT                                                       7
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_IND_CHANGED_BMSK                                                      0x40
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_IND_CHANGED_SHFT                                                         6
#define HWIO_PCIE_INT_ALL_2_CLEAR_HP_MSI_BMSK                                                                    0x20
#define HWIO_PCIE_INT_ALL_2_CLEAR_HP_MSI_SHFT                                                                       5
#define HWIO_PCIE_INT_ALL_2_CLEAR_HP_INT_BMSK                                                                    0x10
#define HWIO_PCIE_INT_ALL_2_CLEAR_HP_INT_SHFT                                                                       4
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_INT_BMSK                                                           0x8
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_INT_SHFT                                                             3
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                        0x4
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                          2
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                        0x2
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                          1
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                            0x1
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                              0

#define HWIO_PCIE_INT_ALL_2_MASK_ADDR(x)                                                                   ((x) + 0x508)
#define HWIO_PCIE_INT_ALL_2_MASK_OFFS                                                                      (0x508)
#define HWIO_PCIE_INT_ALL_2_MASK_RMSK                                                                      0xffffffff
#define HWIO_PCIE_INT_ALL_2_MASK_IN(x)            \
                in_dword(HWIO_PCIE_INT_ALL_2_MASK_ADDR(x))
#define HWIO_PCIE_INT_ALL_2_MASK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_2_MASK_ADDR(x), m)
#define HWIO_PCIE_INT_ALL_2_MASK_OUT(x, v)            \
                out_dword(HWIO_PCIE_INT_ALL_2_MASK_ADDR(x),v)
#define HWIO_PCIE_INT_ALL_2_MASK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_INT_ALL_2_MASK_ADDR(x),m,v,HWIO_PCIE_INT_ALL_2_MASK_IN(x))
#define HWIO_PCIE_INT_ALL_2_MASK_RESERVED_31_27_BMSK                                                       0xf8000000
#define HWIO_PCIE_INT_ALL_2_MASK_RESERVED_31_27_SHFT                                                               27
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_LINK_AUTO_BW_INT_STATUS_BMSK                                          0x4000000
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_LINK_AUTO_BW_INT_STATUS_SHFT                                                 26
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_BW_MGT_INT_STATUS_BMSK                                                0x2000000
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_BW_MGT_INT_STATUS_SHFT                                                       25
#define HWIO_PCIE_INT_ALL_2_MASK_CFG_BUS_MASTER_EN_DEASSERT_BMSK                                            0x1000000
#define HWIO_PCIE_INT_ALL_2_MASK_CFG_BUS_MASTER_EN_DEASSERT_SHFT                                                   24
#define HWIO_PCIE_INT_ALL_2_MASK_B2S_RD_UNKNOWN_BDF_PLS_BMSK                                                 0x800000
#define HWIO_PCIE_INT_ALL_2_MASK_B2S_RD_UNKNOWN_BDF_PLS_SHFT                                                       23
#define HWIO_PCIE_INT_ALL_2_MASK_B2S_WR_UNKNOWN_BDF_PLS_BMSK                                                 0x400000
#define HWIO_PCIE_INT_ALL_2_MASK_B2S_WR_UNKNOWN_BDF_PLS_SHFT                                                       22
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_PLS_AER_BMSK                                                       0x200000
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_PLS_AER_SHFT                                                             21
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_HP_INT_EN_CHANGED_BMSK                                                 0x100000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_HP_INT_EN_CHANGED_SHFT                                                       20
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_BMSK                                    0x80000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_SHFT                                         19
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_FAULT_DET_EN_CHANGED_BMSK                                           0x40000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_FAULT_DET_EN_CHANGED_SHFT                                                18
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_BMSK                                        0x20000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_SHFT                                             17
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PRE_DET_CHGED_EN_CHANGED_BMSK                                           0x10000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PRE_DET_CHGED_EN_CHANGED_SHFT                                                16
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_BMSK                                    0x8000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_SHFT                                        15
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_DLL_STATE_CHGED_EN_CHANGED_BMSK                                          0x4000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_DLL_STATE_CHGED_EN_CHANGED_SHFT                                              14
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_CTRL_ACCESS_BMSK                                                         0x2000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_CTRL_ACCESS_SHFT                                                             13
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_AXI_RD_INT_BMSK                                                  0x1000
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_AXI_RD_INT_SHFT                                                      12
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_AXI_WR_INT_BMSK                                                   0x800
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_AXI_WR_INT_SHFT                                                      11
#define HWIO_PCIE_INT_ALL_2_MASK_EQUALIZATION_REQ_BMSK                                                          0x400
#define HWIO_PCIE_INT_ALL_2_MASK_EQUALIZATION_REQ_SHFT                                                             10
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_EML_CONTROL_CHANGED_BMSK                                                  0x200
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_EML_CONTROL_CHANGED_SHFT                                                      9
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                              0x100
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                                  8
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_ATTEN_IND_CHANGED_BMSK                                                     0x80
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_ATTEN_IND_CHANGED_SHFT                                                        7
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_IND_CHANGED_BMSK                                                       0x40
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_IND_CHANGED_SHFT                                                          6
#define HWIO_PCIE_INT_ALL_2_MASK_HP_MSI_BMSK                                                                     0x20
#define HWIO_PCIE_INT_ALL_2_MASK_HP_MSI_SHFT                                                                        5
#define HWIO_PCIE_INT_ALL_2_MASK_HP_INT_BMSK                                                                     0x10
#define HWIO_PCIE_INT_ALL_2_MASK_HP_INT_SHFT                                                                        4
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_INT_BMSK                                                            0x8
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_INT_SHFT                                                              3
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                         0x4
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                           2
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                         0x2
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                           1
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                             0x1
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                               0

#define HWIO_PCIE_INT_ALL_2_TYPE_ADDR(x)                                                                   ((x) + 0x50c)
#define HWIO_PCIE_INT_ALL_2_TYPE_OFFS                                                                      (0x50c)
#define HWIO_PCIE_INT_ALL_2_TYPE_RMSK                                                                      0xffffffff
#define HWIO_PCIE_INT_ALL_2_TYPE_IN(x)            \
                in_dword(HWIO_PCIE_INT_ALL_2_TYPE_ADDR(x))
#define HWIO_PCIE_INT_ALL_2_TYPE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_2_TYPE_ADDR(x), m)
#define HWIO_PCIE_INT_ALL_2_TYPE_OUT(x, v)            \
                out_dword(HWIO_PCIE_INT_ALL_2_TYPE_ADDR(x),v)
#define HWIO_PCIE_INT_ALL_2_TYPE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_INT_ALL_2_TYPE_ADDR(x),m,v,HWIO_PCIE_INT_ALL_2_TYPE_IN(x))
#define HWIO_PCIE_INT_ALL_2_TYPE_RESERVED_31_27_BMSK                                                       0xf8000000
#define HWIO_PCIE_INT_ALL_2_TYPE_RESERVED_31_27_SHFT                                                               27
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_LINK_AUTO_BW_INT_STATUS_BMSK                                          0x4000000
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_LINK_AUTO_BW_INT_STATUS_SHFT                                                 26
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_BW_MGT_INT_STATUS_BMSK                                                0x2000000
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_BW_MGT_INT_STATUS_SHFT                                                       25
#define HWIO_PCIE_INT_ALL_2_TYPE_CFG_BUS_MASTER_EN_DEASSERT_BMSK                                            0x1000000
#define HWIO_PCIE_INT_ALL_2_TYPE_CFG_BUS_MASTER_EN_DEASSERT_SHFT                                                   24
#define HWIO_PCIE_INT_ALL_2_TYPE_B2S_RD_UNKNOWN_BDF_PLS_BMSK                                                 0x800000
#define HWIO_PCIE_INT_ALL_2_TYPE_B2S_RD_UNKNOWN_BDF_PLS_SHFT                                                       23
#define HWIO_PCIE_INT_ALL_2_TYPE_B2S_WR_UNKNOWN_BDF_PLS_BMSK                                                 0x400000
#define HWIO_PCIE_INT_ALL_2_TYPE_B2S_WR_UNKNOWN_BDF_PLS_SHFT                                                       22
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_PLS_AER_BMSK                                                       0x200000
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_PLS_AER_SHFT                                                             21
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_HP_INT_EN_CHANGED_BMSK                                                 0x100000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_HP_INT_EN_CHANGED_SHFT                                                       20
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_BMSK                                    0x80000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_SHFT                                         19
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_FAULT_DET_EN_CHANGED_BMSK                                           0x40000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_FAULT_DET_EN_CHANGED_SHFT                                                18
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_BMSK                                        0x20000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_SHFT                                             17
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PRE_DET_CHGED_EN_CHANGED_BMSK                                           0x10000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PRE_DET_CHGED_EN_CHANGED_SHFT                                                16
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_BMSK                                    0x8000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_SHFT                                        15
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_DLL_STATE_CHGED_EN_CHANGED_BMSK                                          0x4000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_DLL_STATE_CHGED_EN_CHANGED_SHFT                                              14
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_CTRL_ACCESS_BMSK                                                         0x2000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_CTRL_ACCESS_SHFT                                                             13
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_AXI_RD_INT_BMSK                                                  0x1000
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_AXI_RD_INT_SHFT                                                      12
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_AXI_WR_INT_BMSK                                                   0x800
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_AXI_WR_INT_SHFT                                                      11
#define HWIO_PCIE_INT_ALL_2_TYPE_EQUALIZATION_REQ_BMSK                                                          0x400
#define HWIO_PCIE_INT_ALL_2_TYPE_EQUALIZATION_REQ_SHFT                                                             10
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_EML_CONTROL_CHANGED_BMSK                                                  0x200
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_EML_CONTROL_CHANGED_SHFT                                                      9
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                              0x100
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                                  8
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_ATTEN_IND_CHANGED_BMSK                                                     0x80
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_ATTEN_IND_CHANGED_SHFT                                                        7
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_IND_CHANGED_BMSK                                                       0x40
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_IND_CHANGED_SHFT                                                          6
#define HWIO_PCIE_INT_ALL_2_TYPE_HP_MSI_BMSK                                                                     0x20
#define HWIO_PCIE_INT_ALL_2_TYPE_HP_MSI_SHFT                                                                        5
#define HWIO_PCIE_INT_ALL_2_TYPE_HP_INT_BMSK                                                                     0x10
#define HWIO_PCIE_INT_ALL_2_TYPE_HP_INT_SHFT                                                                        4
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_INT_BMSK                                                            0x8
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_INT_SHFT                                                              3
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                         0x4
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                           2
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                         0x2
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                           1
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                             0x1
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                               0

#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_ADDR(x)                                                            ((x) + 0x510)
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_OFFS                                                               (0x510)
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_INT_ALL_2_SOURCE_ADDR(x))
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_INT_ALL_2_SOURCE_ADDR(x), m)
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_INT_SRC_BMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_INT_SRC_SHFT                                                                0

#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR(x)                                                     ((x) + 0x514)
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_OFFS                                                        (0x514)
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR(x))
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_RESERVED_31_10_BMSK                                         0xfffffc00
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_RESERVED_31_10_SHFT                                                 10
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_CNT_BMSK                                                   0x3e0
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_CNT_SHFT                                                       5
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BID_BMSK                                                          0x1c
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BID_SHFT                                                             2
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_BMSK                                                         0x3
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_SHFT                                                           0

#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR(x)                                                    ((x) + 0x518)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OFFS                                                       (0x518)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR(x))
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR(x), m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR(x),v)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR(x),m,v,HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_IN(x))
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_RESERVED_31_26_BMSK                                        0xfc000000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_RESERVED_31_26_SHFT                                                26
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_WID_BMSK                                                    0x3c00000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_WID_SHFT                                                           22
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWPROT_BMSK                                                  0x380000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWPROT_SHFT                                                        19
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWCACHE_BMSK                                                  0x78000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWCACHE_SHFT                                                       15
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLOCK_BMSK                                                    0x6000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLOCK_SHFT                                                        13
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWBURST_BMSK                                                   0x1800
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWBURST_SHFT                                                       11
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLEN_BMSK                                                      0x780
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLEN_SHFT                                                          7
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWSIZE_BMSK                                                      0x70
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWSIZE_SHFT                                                         4
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWID_BMSK                                                         0xf
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWID_SHFT                                                           0

#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR(x)                                             ((x) + 0x51c)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OFFS                                                (0x51c)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_RMSK                                                0xffffffff
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR(x))
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR(x), m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR(x),v)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR(x),m,v,HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_IN(x))
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_RESERVED_31_21_BMSK                                 0xffe00000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_RESERVED_31_21_SHFT                                         21
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_BDF_BMSK                                              0x1fffe0
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_BDF_SHFT                                                     5
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_RO_BMSK                                               0x10
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_RO_SHFT                                                  4
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_NS_BMSK                                                0x8
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_NS_SHFT                                                  3
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_DMA_STATE_BMSK                                             0x7
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_DMA_STATE_SHFT                                               0

#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_ADDR(x)                                                        ((x) + 0x550)
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_OFFS                                                           (0x550)
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_RMSK                                                           0xffffffff
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_ADDR(x))
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_ADDR(x), m)
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_RD_ID2ID_ERROR_BMSK                                            0xffffffff
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_RD_ID2ID_ERROR_SHFT                                                     0

#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR(x)                                                      ((x) + 0x554)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_OFFS                                                         (0x554)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_IN(x)            \
                in_dword(HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR(x))
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR(x), m)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR(x),v)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR(x),m,v,HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_IN(x))
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_PROG_MISC_INFO5_BMSK                                         0xffffffff
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_PROG_MISC_INFO5_SHFT                                                  0

#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR(x)                                                           ((x) + 0x558)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_OFFS                                                              (0x558)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_RMSK                                                              0xffffffff
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_IN(x)            \
                in_dword(HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR(x))
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR(x), m)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR(x),v)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR(x),m,v,HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_IN(x))
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_RD_PROG_ORDER_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_RD_PROG_ORDER_SHFT                                                         0

#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(base,n)                                                         ((base) + 0X560 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_OFFS(n)                                                              (0X560 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_MAXn                                                                         15
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(base,n), HWIO_PCIE_PARF_MSG_HDR_8_11_n_RMSK)
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(base,n), mask)
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(base,n),val)
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(base,n),mask,val,HWIO_PCIE_PARF_MSG_HDR_8_11_n_INI(base,n))
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_MSG_HDR_8_11_BMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_MSG_HDR_8_11_SHFT                                                             0

#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(base,n)                                                        ((base) + 0X5A0 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_OFFS(n)                                                             (0X5A0 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_MAXn                                                                        15
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(base,n), HWIO_PCIE_PARF_MSG_HDR_12_15_n_RMSK)
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(base,n), mask)
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(base,n),val)
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(base,n),mask,val,HWIO_PCIE_PARF_MSG_HDR_12_15_n_INI(base,n))
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_MSG_HDR_12_15_BMSK                                                  0xffffffff
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_MSG_HDR_12_15_SHFT                                                           0

#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_ADDR(x)                                                        ((x) + 0x5e0)
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_OFFS                                                           (0x5e0)
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_RMSK                                                           0xffffffff
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_ADDR(x))
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_ADDR(x), m)
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_WR_ID2ID_ERROR_BMSK                                            0xffffffff
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_WR_ID2ID_ERROR_SHFT                                                     0

#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR(x)                                                           ((x) + 0x5e4)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_OFFS                                                              (0x5e4)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_RMSK                                                              0xffffffff
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_IN(x)            \
                in_dword(HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR(x))
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR(x), m)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR(x),v)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR(x),m,v,HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_IN(x))
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_WR_PROG_ORDER_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_WR_PROG_ORDER_SHFT                                                         0

#define HWIO_PCIE_PARF_INTA_STATUS_ADDR(x)                                                                 ((x) + 0x5f0)
#define HWIO_PCIE_PARF_INTA_STATUS_OFFS                                                                    (0x5f0)
#define HWIO_PCIE_PARF_INTA_STATUS_RMSK                                                                    0xffffffff
#define HWIO_PCIE_PARF_INTA_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_INTA_STATUS_ADDR(x))
#define HWIO_PCIE_PARF_INTA_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_INTA_STATUS_ADDR(x), m)
#define HWIO_PCIE_PARF_INTA_STATUS_RESERVED_31_4_BMSK                                                      0xfffffff0
#define HWIO_PCIE_PARF_INTA_STATUS_RESERVED_31_4_SHFT                                                               4
#define HWIO_PCIE_PARF_INTA_STATUS_AER_INT_BMSK                                                                   0x8
#define HWIO_PCIE_PARF_INTA_STATUS_AER_INT_SHFT                                                                     3
#define HWIO_PCIE_PARF_INTA_STATUS_PME_INT_BMSK                                                                   0x4
#define HWIO_PCIE_PARF_INTA_STATUS_PME_INT_SHFT                                                                     2
#define HWIO_PCIE_PARF_INTA_STATUS_HP_INT_BMSK                                                                    0x2
#define HWIO_PCIE_PARF_INTA_STATUS_HP_INT_SHFT                                                                      1
#define HWIO_PCIE_PARF_INTA_STATUS_INTA_BMSK                                                                      0x1
#define HWIO_PCIE_PARF_INTA_STATUS_INTA_SHFT                                                                        0

#define HWIO_PCIE_PARF_INTA_MASK_ADDR(x)                                                                   ((x) + 0x5f4)
#define HWIO_PCIE_PARF_INTA_MASK_OFFS                                                                      (0x5f4)
#define HWIO_PCIE_PARF_INTA_MASK_RMSK                                                                      0xffffffff
#define HWIO_PCIE_PARF_INTA_MASK_IN(x)            \
                in_dword(HWIO_PCIE_PARF_INTA_MASK_ADDR(x))
#define HWIO_PCIE_PARF_INTA_MASK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_INTA_MASK_ADDR(x), m)
#define HWIO_PCIE_PARF_INTA_MASK_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_INTA_MASK_ADDR(x),v)
#define HWIO_PCIE_PARF_INTA_MASK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_INTA_MASK_ADDR(x),m,v,HWIO_PCIE_PARF_INTA_MASK_IN(x))
#define HWIO_PCIE_PARF_INTA_MASK_RESERVED_31_4_BMSK                                                        0xfffffff0
#define HWIO_PCIE_PARF_INTA_MASK_RESERVED_31_4_SHFT                                                                 4
#define HWIO_PCIE_PARF_INTA_MASK_AER_INT_BMSK                                                                     0x8
#define HWIO_PCIE_PARF_INTA_MASK_AER_INT_SHFT                                                                       3
#define HWIO_PCIE_PARF_INTA_MASK_PME_INT_BMSK                                                                     0x4
#define HWIO_PCIE_PARF_INTA_MASK_PME_INT_SHFT                                                                       2
#define HWIO_PCIE_PARF_INTA_MASK_HP_INT_BMSK                                                                      0x2
#define HWIO_PCIE_PARF_INTA_MASK_HP_INT_SHFT                                                                        1
#define HWIO_PCIE_PARF_INTA_MASK_INTA_BMSK                                                                        0x1
#define HWIO_PCIE_PARF_INTA_MASK_INTA_SHFT                                                                          0

#define HWIO_PCIE_PARF_HOT_PLUG_ADDR(x)                                                                    ((x) + 0x600)
#define HWIO_PCIE_PARF_HOT_PLUG_OFFS                                                                       (0x600)
#define HWIO_PCIE_PARF_HOT_PLUG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_PARF_HOT_PLUG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_HOT_PLUG_ADDR(x))
#define HWIO_PCIE_PARF_HOT_PLUG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_HOT_PLUG_ADDR(x), m)
#define HWIO_PCIE_PARF_HOT_PLUG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_HOT_PLUG_ADDR(x),v)
#define HWIO_PCIE_PARF_HOT_PLUG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_HOT_PLUG_ADDR(x),m,v,HWIO_PCIE_PARF_HOT_PLUG_IN(x))
#define HWIO_PCIE_PARF_HOT_PLUG_RESERVED_31_8_BMSK                                                         0xffffff00
#define HWIO_PCIE_PARF_HOT_PLUG_RESERVED_31_8_SHFT                                                                  8
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_EML_INTERLOCK_ENGAGED_BMSK                                                   0x80
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_EML_INTERLOCK_ENGAGED_SHFT                                                      7
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PRE_DET_STATE_BMSK                                                           0x40
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PRE_DET_STATE_SHFT                                                              6
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_MRL_SENSOR_STATE_BMSK                                                        0x20
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_MRL_SENSOR_STATE_SHFT                                                           5
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_CMD_CPLED_INT_BMSK                                                           0x10
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_CMD_CPLED_INT_SHFT                                                              4
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PRE_DET_CHANGED_BMSK                                                          0x8
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PRE_DET_CHANGED_SHFT                                                            3
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_MRL_SENSOR_CHANGED_BMSK                                                       0x4
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_MRL_SENSOR_CHANGED_SHFT                                                         2
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PWR_FAULT_DET_BMSK                                                            0x2
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PWR_FAULT_DET_SHFT                                                              1
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_ATTEN_PRESS_BMSK                                                              0x1
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_ATTEN_PRESS_SHFT                                                                0

#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_ADDR(x)                                                             ((x) + 0x604)
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_OFFS                                                                (0x604)
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_HOT_PLUG_STATUS_ADDR(x))
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_HOT_PLUG_STATUS_ADDR(x), m)
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_RESERVED_31_13_BMSK                                                 0xffffe000
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_RESERVED_31_13_SHFT                                                         13
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_DLL_STATE_CHGED_EN_BMSK                                            0x1000
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_DLL_STATE_CHGED_EN_SHFT                                                12
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_RESERVED_11_BMSK                                                         0x800
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_RESERVED_11_SHFT                                                            11
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_CTRLER_CTRL_BMSK                                                0x400
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_CTRLER_CTRL_SHFT                                                   10
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_IND_BMSK                                                        0x300
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_IND_SHFT                                                            8
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_IND_BMSK                                                       0xc0
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_IND_SHFT                                                          6
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_HP_INT_EN_BMSK                                                       0x20
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_HP_INT_EN_SHFT                                                          5
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_CMD_CPLED_INT_EN_BMSK                                                0x10
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_CMD_CPLED_INT_EN_SHFT                                                   4
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PRE_DET_CHGED_EN_BMSK                                                 0x8
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PRE_DET_CHGED_EN_SHFT                                                   3
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_MRL_SENSOR_CHGED_EN_BMSK                                              0x4
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_MRL_SENSOR_CHGED_EN_SHFT                                                2
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_FAULT_DET_EN_BMSK                                                 0x2
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_FAULT_DET_EN_SHFT                                                   1
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_BUTTON_PRESSED_EN_BMSK                                          0x1
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_BUTTON_PRESSED_EN_SHFT                                            0

#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR(x)                                                             ((x) + 0x608)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_OFFS                                                                (0x608)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_RMSK                                                                0xffffffff
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IN(x)            \
                in_dword(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR(x))
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR(x), m)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_OUT(x, v)            \
                out_dword(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR(x),v)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR(x),m,v,HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IN(x))
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_RESERVED_31_9_BMSK                                                  0xfffffe00
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_RESERVED_31_9_SHFT                                                           9
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_SLV_BRIDGE_CLK_REQ_OVERRIDE_VAL_BMSK                                     0x100
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_SLV_BRIDGE_CLK_REQ_OVERRIDE_VAL_SHFT                                         8
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_SLV_BRIDGE_CLK_REQ_OVERRIDE_BMSK                                          0x80
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_SLV_BRIDGE_CLK_REQ_OVERRIDE_SHFT                                             7
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IGNORE_BME_BMSK                                                           0x40
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IGNORE_BME_SHFT                                                              6
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IGNORE_LINK_DOWN_BMSK                                                     0x20
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IGNORE_LINK_DOWN_SHFT                                                        5
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_DBI_TRAFFIC_BMSK                                               0x10
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_DBI_TRAFFIC_SHFT                                                  4
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_NON_DBI_TRAFFIC_BMSK                                            0x8
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_NON_DBI_TRAFFIC_SHFT                                              3
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_BLOCK_DBI_EN_BMSK                                                          0x4
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_BLOCK_DBI_EN_SHFT                                                            2
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_AUTO_RELEASE_EN_BMSK                                                    0x2
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_AUTO_RELEASE_EN_SHFT                                                      1
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_AUTO_BLOCK_EN_BMSK                                                      0x1
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_AUTO_BLOCK_EN_SHFT                                                        0

#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_ADDR(x)                                                         ((x) + 0x60c)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_OFFS                                                            (0x60c)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_RMSK                                                            0xffffffff
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_IN(x)            \
                in_dword(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_ADDR(x))
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_ADDR(x), m)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_OUT(x, v)            \
                out_dword(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_ADDR(x),v)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_ADDR(x),m,v,HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_IN(x))
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_RESERVED_31_3_BMSK                                              0xfffffff8
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_RESERVED_31_3_SHFT                                                       3
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_BLOCK_TRAFFIC_BMSK                                                  0x4
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_BLOCK_TRAFFIC_SHFT                                                    2
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_ALL_TRAFFIC_BMSK                                            0x2
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_ALL_TRAFFIC_SHFT                                              1
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_DBI_TRAFFIC_BMSK                                            0x1
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_DBI_TRAFFIC_SHFT                                              0

#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_ADDR(x)                                                      ((x) + 0x610)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_OFFS                                                         (0x610)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_RMSK                                                         0xffffffff
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_ADDR(x))
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_ADDR(x), m)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_RESERVED_31_7_BMSK                                           0xffffff80
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_RESERVED_31_7_SHFT                                                    7
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_DBI_BMSK                                      0x40
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_DBI_SHFT                                         6
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_NON_DBI_BMSK                                  0x20
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_NON_DBI_SHFT                                     5
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_STATE_BMSK                                               0x1f
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_STATE_SHFT                                                  0

#define HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR(x)                                                                ((x) + 0x614)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_OFFS                                                                   (0x614)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_RMSK                                                                   0xffffffff
#define HWIO_PCIE_AXI_RESP_CPL_STAT_IN(x)            \
                in_dword(HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR(x))
#define HWIO_PCIE_AXI_RESP_CPL_STAT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR(x), m)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_OUT(x, v)            \
                out_dword(HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR(x),v)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR(x),m,v,HWIO_PCIE_AXI_RESP_CPL_STAT_IN(x))
#define HWIO_PCIE_AXI_RESP_CPL_STAT_RESERVED_31_24_BMSK                                                    0xff000000
#define HWIO_PCIE_AXI_RESP_CPL_STAT_RESERVED_31_24_SHFT                                                            24
#define HWIO_PCIE_AXI_RESP_CPL_STAT_AXI_RMISC_INFO_CPL_STAT_BMSK                                             0xfff000
#define HWIO_PCIE_AXI_RESP_CPL_STAT_AXI_RMISC_INFO_CPL_STAT_SHFT                                                   12
#define HWIO_PCIE_AXI_RESP_CPL_STAT_AXI_BMISC_INFO_CPL_STAT_BMSK                                                0xfff
#define HWIO_PCIE_AXI_RESP_CPL_STAT_AXI_BMISC_INFO_CPL_STAT_SHFT                                                    0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ADDR(x)                                         ((x) + 0x618)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_OFFS                                            (0x618)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_RMSK                                            0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_BMSK                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_SHFT                                0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ADDR(x)                                         ((x) + 0x61c)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_OFFS                                            (0x61c)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_RMSK                                            0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_BMSK                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_SHFT                                0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ADDR(x)                                            ((x) + 0x620)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_OFFS                                               (0x620)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_RMSK                                               0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_RESERVED_31_BMSK                                   0x80000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_RESERVED_31_SHFT                                           31
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_AQOS_BMSK                                          0x78000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_AQOS_SHFT                                                  27
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_APROT_BMSK                                          0x7000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_APROT_SHFT                                                 24
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ACACHE_BMSK                                          0xf00000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ACACHE_SHFT                                                20
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ALOCK_BMSK                                            0x80000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ALOCK_SHFT                                                 19
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ABURST_BMSK                                           0x60000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ABURST_SHFT                                                17
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ASIZE_BMSK                                            0x1f000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ASIZE_SHFT                                                 12
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ALEN_BMSK                                               0xfe0
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ALEN_SHFT                                                   5
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_AID_BMSK                                                 0x1f
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_AID_SHFT                                                    0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ADDR(x)                                         ((x) + 0x624)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_OFFS                                            (0x624)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_RMSK                                            0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_BMSK                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_SHFT                                0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ADDR(x)                                         ((x) + 0x628)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_OFFS                                            (0x628)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_RMSK                                            0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_BMSK                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_SHFT                                0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ADDR(x)                                            ((x) + 0x62c)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_OFFS                                               (0x62c)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_RMSK                                               0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ADDR(x))
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ADDR(x), m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_RESERVED_31_BMSK                                   0x80000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_RESERVED_31_SHFT                                           31
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_AQOS_BMSK                                          0x78000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_AQOS_SHFT                                                  27
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_APROT_BMSK                                          0x7000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_APROT_SHFT                                                 24
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ACACHE_BMSK                                          0xf00000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ACACHE_SHFT                                                20
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ALOCK_BMSK                                            0x80000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ALOCK_SHFT                                                 19
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ABURST_BMSK                                           0x60000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ABURST_SHFT                                                17
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ASIZE_BMSK                                            0x1f000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ASIZE_SHFT                                                 12
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ALEN_BMSK                                               0xfe0
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ALEN_SHFT                                                   5
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_AID_BMSK                                                 0x1f
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_AID_SHFT                                                    0

#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_ADDR(x)                                                  ((x) + 0x630)
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_OFFS                                                     (0x630)
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_RMSK                                                     0xffffffff
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_ADDR(x))
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_ADDR(x), m)
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_RESERVED_31_15_BMSK                                      0xffff8000
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_RESERVED_31_15_SHFT                                              15
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_ECAM_BLOCK_DBI_BMSK                             0x4000
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_ECAM_BLOCK_DBI_SHFT                                 14
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_ECAM_BLOCK_NON_DBI_BMSK                         0x2000
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_ECAM_BLOCK_NON_DBI_SHFT                             13
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_STATE_BMSK                                      0x1f00
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_STATE_SHFT                                           8
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_RESERVED_7_BMSK                                                0x80
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_RESERVED_7_SHFT                                                   7
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_ECAM_BLOCK_DBI_BMSK                               0x40
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_ECAM_BLOCK_DBI_SHFT                                  6
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_ECAM_BLOCK_NON_DBI_BMSK                           0x20
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_ECAM_BLOCK_NON_DBI_SHFT                              5
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_STATE_BMSK                                        0x1f
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_STATE_SHFT                                           0

#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR(x)                                                            ((x) + 0x634)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_OFFS                                                               (0x634)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR(x))
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR(x), m)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR(x),v)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR(x),m,v,HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_IN(x))
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ATU_BASE_ADDR_BMSK                                                 0xffffffff
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ATU_BASE_ADDR_SHFT                                                          0

#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR(x)                                                            ((x) + 0x638)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_OFFS                                                               (0x638)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR(x))
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR(x),m,v,HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_IN(x))
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ATU_BASE_ADDR_HI_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ATU_BASE_ADDR_HI_SHFT                                                       0

#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_ADDR(x)                                                          ((x) + 0x63c)
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_OFFS                                                             (0x63c)
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_RMSK                                                             0xffffffff
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_ADDR(x))
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_ADDR(x), m)
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_NON_DBI_WR_BMSK                                                  0xff000000
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_NON_DBI_WR_SHFT                                                          24
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_DBI_WR_BMSK                                                        0xff0000
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_DBI_WR_SHFT                                                              16
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_NON_DBI_RD_BMSK                                                      0xff00
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_NON_DBI_RD_SHFT                                                           8
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_DBI_RD_BMSK                                                            0xff
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_DBI_RD_SHFT                                                               0

#define HWIO_PCIE_CORE_CONFIG_ADDR(x)                                                                      ((x) + 0x640)
#define HWIO_PCIE_CORE_CONFIG_OFFS                                                                         (0x640)
#define HWIO_PCIE_CORE_CONFIG_RMSK                                                                         0xffffffff
#define HWIO_PCIE_CORE_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE_CORE_CONFIG_ADDR(x))
#define HWIO_PCIE_CORE_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CORE_CONFIG_ADDR(x), m)
#define HWIO_PCIE_CORE_CONFIG_RESERVED_31_28_BMSK                                                          0xf0000000
#define HWIO_PCIE_CORE_CONFIG_RESERVED_31_28_SHFT                                                                  28
#define HWIO_PCIE_CORE_CONFIG_PERST_DISCONNECT_BMSK                                                         0x8000000
#define HWIO_PCIE_CORE_CONFIG_PERST_DISCONNECT_SHFT                                                                27
#define HWIO_PCIE_CORE_CONFIG_BUS_DISCONNECT_BMSK                                                           0x4000000
#define HWIO_PCIE_CORE_CONFIG_BUS_DISCONNECT_SHFT                                                                  26
#define HWIO_PCIE_CORE_CONFIG_OBD_BMSK                                                                      0x2000000
#define HWIO_PCIE_CORE_CONFIG_OBD_SHFT                                                                             25
#define HWIO_PCIE_CORE_CONFIG_EDMA_BMSK                                                                     0x1000000
#define HWIO_PCIE_CORE_CONFIG_EDMA_SHFT                                                                            24
#define HWIO_PCIE_CORE_CONFIG_AUX_CLK_FROM_PHY_BMSK                                                          0x800000
#define HWIO_PCIE_CORE_CONFIG_AUX_CLK_FROM_PHY_SHFT                                                                23
#define HWIO_PCIE_CORE_CONFIG_MHI_L1SS_SLEEP_BMSK                                                            0x400000
#define HWIO_PCIE_CORE_CONFIG_MHI_L1SS_SLEEP_SHFT                                                                  22
#define HWIO_PCIE_CORE_CONFIG_HOT_PLUG_BMSK                                                                  0x200000
#define HWIO_PCIE_CORE_CONFIG_HOT_PLUG_SHFT                                                                        21
#define HWIO_PCIE_CORE_CONFIG_UNROLL_ATU_BMSK                                                                0x100000
#define HWIO_PCIE_CORE_CONFIG_UNROLL_ATU_SHFT                                                                      20
#define HWIO_PCIE_CORE_CONFIG_PCIE_BDF_TRANSLATE_BMSK                                                         0x80000
#define HWIO_PCIE_CORE_CONFIG_PCIE_BDF_TRANSLATE_SHFT                                                              19
#define HWIO_PCIE_CORE_CONFIG_PCIE_BDF_TO_SID_BMSK                                                            0x40000
#define HWIO_PCIE_CORE_CONFIG_PCIE_BDF_TO_SID_SHFT                                                                 18
#define HWIO_PCIE_CORE_CONFIG_PCIE_MSI_GEN_BMSK                                                               0x20000
#define HWIO_PCIE_CORE_CONFIG_PCIE_MSI_GEN_SHFT                                                                    17
#define HWIO_PCIE_CORE_CONFIG_SLAVE_INTERFACE_BMSK                                                            0x1e000
#define HWIO_PCIE_CORE_CONFIG_SLAVE_INTERFACE_SHFT                                                                 13
#define HWIO_PCIE_CORE_CONFIG_PCIE_GEN_BMSK                                                                    0x1c00
#define HWIO_PCIE_CORE_CONFIG_PCIE_GEN_SHFT                                                                        10
#define HWIO_PCIE_CORE_CONFIG_PHY_NB_BMSK                                                                       0x3c0
#define HWIO_PCIE_CORE_CONFIG_PHY_NB_SHFT                                                                           6
#define HWIO_PCIE_CORE_CONFIG_NL_BMSK                                                                            0x3f
#define HWIO_PCIE_CORE_CONFIG_NL_SHFT                                                                               0

#define HWIO_PCIE_SRIS_MODE_ADDR(x)                                                                        ((x) + 0x644)
#define HWIO_PCIE_SRIS_MODE_OFFS                                                                           (0x644)
#define HWIO_PCIE_SRIS_MODE_RMSK                                                                           0xffffffff
#define HWIO_PCIE_SRIS_MODE_IN(x)            \
                in_dword(HWIO_PCIE_SRIS_MODE_ADDR(x))
#define HWIO_PCIE_SRIS_MODE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SRIS_MODE_ADDR(x), m)
#define HWIO_PCIE_SRIS_MODE_OUT(x, v)            \
                out_dword(HWIO_PCIE_SRIS_MODE_ADDR(x),v)
#define HWIO_PCIE_SRIS_MODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SRIS_MODE_ADDR(x),m,v,HWIO_PCIE_SRIS_MODE_IN(x))
#define HWIO_PCIE_SRIS_MODE_RESERVED_31_1_BMSK                                                             0xfffffffe
#define HWIO_PCIE_SRIS_MODE_RESERVED_31_1_SHFT                                                                      1
#define HWIO_PCIE_SRIS_MODE_SRIS_MODE_BMSK                                                                        0x1
#define HWIO_PCIE_SRIS_MODE_SRIS_MODE_SHFT                                                                          0

#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR(x)                                                             ((x) + 0x648)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_OFFS                                                                (0x648)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_IN(x))
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_RESERVED_31_3_BMSK                                                  0xfffffff8
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_RESERVED_31_3_SHFT                                                           3
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_OB_DECOMPOSER_BMSK                                                 0x4
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_OB_DECOMPOSER_SHFT                                                   2
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_RD_LIMIT_BMSK                                                      0x2
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_RD_LIMIT_SHFT                                                        1
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_WR_LIMIT_BMSK                                                      0x1
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_WR_LIMIT_SHFT                                                        0

#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR(x)                                                            ((x) + 0x64c)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_OFFS                                                               (0x64c)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR(x))
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR(x), m)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR(x),v)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR(x),m,v,HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_IN(x))
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_DMA_BASE_ADDR_BMSK                                                 0xffffffff
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_DMA_BASE_ADDR_SHFT                                                          0

#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR(x)                                                            ((x) + 0x650)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_OFFS                                                               (0x650)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR(x))
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR(x),m,v,HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_IN(x))
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_DMA_BASE_ADDR_HI_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_DMA_BASE_ADDR_HI_SHFT                                                       0

#define HWIO_PCIE_INTERRUPT_MASK_ADDR(x)                                                                   ((x) + 0x660)
#define HWIO_PCIE_INTERRUPT_MASK_OFFS                                                                      (0x660)
#define HWIO_PCIE_INTERRUPT_MASK_RMSK                                                                      0xffffffff
#define HWIO_PCIE_INTERRUPT_MASK_IN(x)            \
                in_dword(HWIO_PCIE_INTERRUPT_MASK_ADDR(x))
#define HWIO_PCIE_INTERRUPT_MASK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_INTERRUPT_MASK_ADDR(x), m)
#define HWIO_PCIE_INTERRUPT_MASK_OUT(x, v)            \
                out_dword(HWIO_PCIE_INTERRUPT_MASK_ADDR(x),v)
#define HWIO_PCIE_INTERRUPT_MASK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_INTERRUPT_MASK_ADDR(x),m,v,HWIO_PCIE_INTERRUPT_MASK_IN(x))
#define HWIO_PCIE_INTERRUPT_MASK_RESERVED_31_4_BMSK                                                        0xfffffff0
#define HWIO_PCIE_INTERRUPT_MASK_RESERVED_31_4_SHFT                                                                 4
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTD_BMSK                                                                   0x8
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTD_SHFT                                                                     3
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTC_BMSK                                                                   0x4
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTC_SHFT                                                                     2
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTB_BMSK                                                                   0x2
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTB_SHFT                                                                     1
#define HWIO_PCIE_INTERRUPT_MASK_RESERVED_0_BMSK                                                                  0x1
#define HWIO_PCIE_INTERRUPT_MASK_RESERVED_0_SHFT                                                                    0

#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR(x)                                                          ((x) + 0x664)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_OFFS                                                             (0x664)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_RMSK                                                             0xffffffff
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_IN(x)            \
                in_dword(HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR(x))
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR(x), m)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_OUT(x, v)            \
                out_dword(HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR(x),v)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR(x),m,v,HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_IN(x))
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_3_BMSK                                               0xff000000
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_3_SHFT                                                       24
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_2_BMSK                                                 0xff0000
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_2_SHFT                                                       16
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_1_BMSK                                                   0xff00
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_1_SHFT                                                        8
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_0_BMSK                                                     0xff
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_0_SHFT                                                        0

#define HWIO_PCIE_TESTBUS_MX_SELECT_ADDR(x)                                                                ((x) + 0x668)
#define HWIO_PCIE_TESTBUS_MX_SELECT_OFFS                                                                   (0x668)
#define HWIO_PCIE_TESTBUS_MX_SELECT_RMSK                                                                     0xffffff
#define HWIO_PCIE_TESTBUS_MX_SELECT_IN(x)            \
                in_dword(HWIO_PCIE_TESTBUS_MX_SELECT_ADDR(x))
#define HWIO_PCIE_TESTBUS_MX_SELECT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TESTBUS_MX_SELECT_ADDR(x), m)
#define HWIO_PCIE_TESTBUS_MX_SELECT_OUT(x, v)            \
                out_dword(HWIO_PCIE_TESTBUS_MX_SELECT_ADDR(x),v)
#define HWIO_PCIE_TESTBUS_MX_SELECT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TESTBUS_MX_SELECT_ADDR(x),m,v,HWIO_PCIE_TESTBUS_MX_SELECT_IN(x))
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_3_BMSK                                                0xf80000
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_3_SHFT                                                      19
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_3_EN_BMSK                                              0x40000
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_3_EN_SHFT                                                   18
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_2_BMSK                                                 0x3e000
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_2_SHFT                                                      13
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_2_EN_BMSK                                               0x1000
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_2_EN_SHFT                                                   12
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_1_BMSK                                                   0xf80
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_1_SHFT                                                       7
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_1_EN_BMSK                                                 0x40
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_1_EN_SHFT                                                    6
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_0_BMSK                                                    0x3e
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_0_SHFT                                                       1
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_0_EN_BMSK                                                  0x1
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_0_EN_SHFT                                                    0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR(x)                                                         ((x) + 0x680)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OFFS                                                            (0x680)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_RMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_IN(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_RESERVED_31_18_BMSK                                             0xfffc0000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_RESERVED_31_18_SHFT                                                     18
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_EARLY_WR_DATA_DISCONNECT_BMSK                                      0x20000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_EARLY_WR_DATA_DISCONNECT_SHFT                                           17
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DATA_BEFORE_ADDR_FLUSH_DISABLE_BMSK                                0x10000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DATA_BEFORE_ADDR_FLUSH_DISABLE_SHFT                                     16
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ZERO_WSTRB_POISONED_DBI_WR_BMSK                                     0x8000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ZERO_WSTRB_POISONED_DBI_WR_SHFT                                         15
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISCARD_POISONED_DBI_WR_BMSK                                        0x4000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISCARD_POISONED_DBI_WR_SHFT                                            14
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DBI_WR_STALL_ALL_BMSK                                               0x2000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DBI_WR_STALL_ALL_SHFT                                                   13
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_ZERO_WSTRB_ALL_BMSK                                  0x1000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_ZERO_WSTRB_ALL_SHFT                                      12
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_ZERO_WSTRB_SHORT_BMSK                                 0x800
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_ZERO_WSTRB_SHORT_SHFT                                    11
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_VAL_BMSK                                              0x400
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_VAL_SHFT                                                 10
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_USE_OB_WR_POISONED_BMSK                                              0x200
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_USE_OB_WR_POISONED_SHFT                                                  9
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISABLE_CLK_GATING_BMSK                                              0x100
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISABLE_CLK_GATING_SHFT                                                  8
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DO_NOT_CLR_TEST_BUS_SEL_BMSK                                          0x80
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DO_NOT_CLR_TEST_BUS_SEL_SHFT                                             7
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_RECONNECT_REQ_BMSK                                                    0x40
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_RECONNECT_REQ_SHFT                                                       6
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISCONNECT_REQ_BMSK                                                   0x20
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISCONNECT_REQ_SHFT                                                      5
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_MSTR_BMSK                                           0x10
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_MSTR_SHFT                                              4
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_SLV_BMSK                                             0x8
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_SLV_SHFT                                               3
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_AHB_BMSK                                             0x4
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_AHB_SHFT                                               2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_IGNORE_LINK_DOWN_BMSK                                                  0x2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_IGNORE_LINK_DOWN_SHFT                                                    1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_AXI_MSTR_RECONNECT_BMSK                                                0x1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_AXI_MSTR_RECONNECT_SHFT                                                  0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_ADDR(x)                                                       ((x) + 0x684)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_OFFS                                                          (0x684)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_ADDR(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_ADDR(x), m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_RESERVED_31_3_BMSK                                            0xfffffff8
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_RESERVED_31_3_SHFT                                                     3
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AHB_DISCONNECTED_BMSK                                                0x4
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AHB_DISCONNECTED_SHFT                                                  2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AXI_SLV_DISCONNECTED_BMSK                                            0x2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AXI_SLV_DISCONNECTED_SHFT                                              1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AXI_MSTR_DISCONNECTED_BMSK                                           0x1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AXI_MSTR_DISCONNECTED_SHFT                                             0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_ADDR(x)                                                        ((x) + 0x688)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_OFFS                                                           (0x688)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_RMSK                                                           0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_ADDR(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_ADDR(x), m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_BUS_DISCONNECT_DEBUG_INFO_BMSK                                 0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_BUS_DISCONNECT_DEBUG_INFO_SHFT                                          0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR(x)                                                ((x) + 0x690)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_OFFS                                                   (0x690)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR(x), m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR(x),v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR(x),m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_IN(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_BUS_DISCONNECT_IB_RD_DATA_LO_BMSK                      0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_BUS_DISCONNECT_IB_RD_DATA_LO_SHFT                               0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR(x)                                                ((x) + 0x694)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_OFFS                                                   (0x694)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR(x), m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR(x),v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR(x),m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_IN(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_BUS_DISCONNECT_IB_RD_DATA_HI_BMSK                      0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_BUS_DISCONNECT_IB_RD_DATA_HI_SHFT                               0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR(x)                                                   ((x) + 0x698)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_OFFS                                                      (0x698)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_RMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR(x), m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR(x),v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR(x),m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_IN(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_RESERVED_31_2_BMSK                                        0xfffffffc
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_RESERVED_31_2_SHFT                                                 2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_BUS_DISCONNECT_IB_RD_RESP_BMSK                                   0x3
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_BUS_DISCONNECT_IB_RD_RESP_SHFT                                     0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_ADDR(x)                                             ((x) + 0x69c)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_OFFS                                                (0x69c)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RMSK                                                0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_ADDR(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_ADDR(x), m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RESERVED_31_23_BMSK                                 0xff800000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RESERVED_31_23_SHFT                                         23
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RDLH_LINK_UP_BMSK                                     0x400000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RDLH_LINK_UP_SHFT                                           22
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCONECTED_BMSK                                 0x200000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCONECTED_SHFT                                       21
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCONECT_BMSK                                   0x100000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCONECT_SHFT                                         20
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCO_L1SS_SLEEP_MODE_BMSK                        0x80000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCO_L1SS_SLEEP_MODE_SHFT                             19
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_L1SS_SLEEP_FWD_EN_BMSK                                 0x40000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_L1SS_SLEEP_FWD_EN_SHFT                                      18
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_L1SS_SLEEP_FWD_DIS_BMSK                                0x20000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_L1SS_SLEEP_FWD_DIS_SHFT                                     17
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_PARF_L1SS_SLEEP_MODE_BMSK                              0x10000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_PARF_L1SS_SLEEP_MODE_SHFT                                   16
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RESERVED_15_11_BMSK                                     0xf800
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RESERVED_15_11_SHFT                                         11
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_DATA_CNT_NOT_ZERO_BMSK                           0x400
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_DATA_CNT_NOT_ZERO_SHFT                              10
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_ADDR_CNT_NOT_ZERO_BMSK                           0x200
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_ADDR_CNT_NOT_ZERO_SHFT                               9
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_DISCONNECT_BMSK                                  0x100
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_DISCONNECT_SHFT                                      8
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RESERVED_7_3_BMSK                                         0xf8
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RESERVED_7_3_SHFT                                            3
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_LL_FULL_BMSK                                       0x4
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_LL_FULL_SHFT                                         2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_LL_EMPTY_BMSK                                      0x2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_LL_EMPTY_SHFT                                        1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_DISCONNECT_BMSK                                    0x1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_DISCONNECT_SHFT                                      0

#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR(x)                                                       ((x) + 0x6a0)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_OFFS                                                          (0x6a0)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_IN(x))
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_RESERVED_31_2_BMSK                                            0xfffffffc
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_RESERVED_31_2_SHFT                                                     2
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_BYPASS_DISCONNECT_MSTR_BMSK                                          0x2
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_BYPASS_DISCONNECT_MSTR_SHFT                                            1
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_PERST_FSM_GO_CONNECTED_BMSK                                          0x1
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_PERST_FSM_GO_CONNECTED_SHFT                                            0

#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_ADDR(x)                                                      ((x) + 0x6a4)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_OFFS                                                         (0x6a4)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_ADDR(x))
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_ADDR(x), m)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_RESERVED_31_24_BMSK                                          0xff000000
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_RESERVED_31_24_SHFT                                                  24
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_MSTR_WR_STATUS_BMSK                                            0xff0000
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_MSTR_WR_STATUS_SHFT                                                  16
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_MSTR_RD_STATUS_BMSK                                              0xff00
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_MSTR_RD_STATUS_SHFT                                                   8
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_RESERVED_7_5_BMSK                                                  0xe0
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_RESERVED_7_5_SHFT                                                     5
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_PERST_DISCONNECT_STATE_BMSK                                        0x1f
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_PERST_DISCONNECT_STATE_SHFT                                           0

#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR(x)                                                    ((x) + 0x6b0)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_OFFS                                                       (0x6b0)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_IN(x)            \
                in_dword(HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR(x))
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR(x), m)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR(x),v)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR(x),m,v,HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_IN(x))
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_TIME_SYNC_DB_DISABLE_BMSK                                  0x80000000
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_TIME_SYNC_DB_DISABLE_SHFT                                          31
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_TIME_SYNC_DB_INDEX_BMSK                                    0x7fffffff
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_TIME_SYNC_DB_INDEX_SHFT                                             0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR(x)                                              ((x) + 0x6b4)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_OFFS                                                 (0x6b4)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_RMSK                                                 0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR(x), m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR(x),v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR(x),m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_IN(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_BUS_DISCONNECT_IB_RD_DATA_HI_2_BMSK                  0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_BUS_DISCONNECT_IB_RD_DATA_HI_2_SHFT                           0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR(x)                                              ((x) + 0x6b8)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_OFFS                                                 (0x6b8)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_RMSK                                                 0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR(x), m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR(x),v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR(x),m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_IN(x))
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_BUS_DISCONNECT_IB_RD_DATA_HI_3_BMSK                  0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_BUS_DISCONNECT_IB_RD_DATA_HI_3_SHFT                           0

#define HWIO_PCIE_PARF_DEVICE_TYPE_ADDR(x)                                                                 ((x) + 0x1000)
#define HWIO_PCIE_PARF_DEVICE_TYPE_OFFS                                                                    (0x1000)
#define HWIO_PCIE_PARF_DEVICE_TYPE_RMSK                                                                    0xffffffff
#define HWIO_PCIE_PARF_DEVICE_TYPE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEVICE_TYPE_ADDR(x))
#define HWIO_PCIE_PARF_DEVICE_TYPE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEVICE_TYPE_ADDR(x), m)
#define HWIO_PCIE_PARF_DEVICE_TYPE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEVICE_TYPE_ADDR(x),v)
#define HWIO_PCIE_PARF_DEVICE_TYPE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEVICE_TYPE_ADDR(x),m,v,HWIO_PCIE_PARF_DEVICE_TYPE_IN(x))
#define HWIO_PCIE_PARF_DEVICE_TYPE_RESERVED_31_4_BMSK                                                      0xfffffff0
#define HWIO_PCIE_PARF_DEVICE_TYPE_RESERVED_31_4_SHFT                                                               4
#define HWIO_PCIE_PARF_DEVICE_TYPE_DEVICE_TYPE_BMSK                                                               0xf
#define HWIO_PCIE_PARF_DEVICE_TYPE_DEVICE_TYPE_SHFT                                                                 0
#define HWIO_PCIE_PARF_DEVICE_TYPE_DEVICE_TYPE_EP_FVAL                                                            0x0
#define HWIO_PCIE_PARF_DEVICE_TYPE_DEVICE_TYPE_RC_FVAL                                                            0x4

#define HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR(x)                                                                ((x) + 0x1004)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_OFFS                                                                   (0x1004)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CONFIG_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CONFIG_RESERVED_31_2_BMSK                                                     0xfffffffc
#define HWIO_PCIE_PARF_DEBUG_CONFIG_RESERVED_31_2_SHFT                                                              2
#define HWIO_PCIE_PARF_DEBUG_CONFIG_MSI_HALT_DISABLE_BMSK                                                         0x2
#define HWIO_PCIE_PARF_DEBUG_CONFIG_MSI_HALT_DISABLE_SHFT                                                           1
#define HWIO_PCIE_PARF_DEBUG_CONFIG_MSI_FLUSH_INT_DISABLE_BMSK                                                    0x1
#define HWIO_PCIE_PARF_DEBUG_CONFIG_MSI_FLUSH_INT_DISABLE_SHFT                                                      0

#define HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR(x)                                                                ((x) + 0x1008)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_OFFS                                                                   (0x1008)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_RMSK                                                                   0xffffffff
#define HWIO_PCIE_PARF_MSI_GEN_MASK_IN(x)            \
                in_dword(HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR(x))
#define HWIO_PCIE_PARF_MSI_GEN_MASK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR(x), m)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR(x),v)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR(x),m,v,HWIO_PCIE_PARF_MSI_GEN_MASK_IN(x))
#define HWIO_PCIE_PARF_MSI_GEN_MASK_RESERVED_31_3_BMSK                                                     0xfffffff8
#define HWIO_PCIE_PARF_MSI_GEN_MASK_RESERVED_31_3_SHFT                                                              3
#define HWIO_PCIE_PARF_MSI_GEN_MASK_AER_MSI_BMSK                                                                  0x4
#define HWIO_PCIE_PARF_MSI_GEN_MASK_AER_MSI_SHFT                                                                    2
#define HWIO_PCIE_PARF_MSI_GEN_MASK_PME_MSI_BMSK                                                                  0x2
#define HWIO_PCIE_PARF_MSI_GEN_MASK_PME_MSI_SHFT                                                                    1
#define HWIO_PCIE_PARF_MSI_GEN_MASK_HP_MSI_BMSK                                                                   0x1
#define HWIO_PCIE_PARF_MSI_GEN_MASK_HP_MSI_SHFT                                                                     0

#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR(x)                                                          ((x) + 0x100c)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_OFFS                                                             (0x100c)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RMSK                                                             0xffffffff
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_IN(x)            \
                in_dword(HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR(x))
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR(x), m)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR(x),v)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR(x),m,v,HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_IN(x))
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RESERVED_31_28_BMSK                                              0xf0000000
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RESERVED_31_28_SHFT                                                      28
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_QOS_BMSK                                                          0xf000000
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_QOS_SHFT                                                                 24
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_SHORT_BDF_BMSK                                                     0xff0000
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_SHORT_BDF_SHFT                                                           16
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RESERVED_15_14_BMSK                                                  0xc000
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RESERVED_15_14_SHFT                                                      14
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_BURST_BMSK                                                           0x3000
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_BURST_SHFT                                                               12
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_LOCK_BMSK                                                             0xc00
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_LOCK_SHFT                                                                10
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_CACHE_BMSK                                                            0x3c0
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_CACHE_SHFT                                                                6
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_PROT_BMSK                                                              0x38
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_PROT_SHFT                                                                 3
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RO_BMSK                                                                 0x4
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RO_SHFT                                                                   2
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_NOSNOOP_BMSK                                                            0x2
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_NOSNOOP_SHFT                                                              1
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_TPH_BMSK                                                                0x1
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_TPH_SHFT                                                                  0

#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR(x)                                                              ((x) + 0x1010)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_OFFS                                                                 (0x1010)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR(x))
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR(x), m)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR(x),v)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR(x),m,v,HWIO_PCIE_PARF_MSTR_TC_TO_QOS_IN(x))
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC7_BMSK                                                             0xf0000000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC7_SHFT                                                                     28
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC6_BMSK                                                              0xf000000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC6_SHFT                                                                     24
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC5_BMSK                                                               0xf00000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC5_SHFT                                                                     20
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC4_BMSK                                                                0xf0000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC4_SHFT                                                                     16
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC3_BMSK                                                                 0xf000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC3_SHFT                                                                     12
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC2_BMSK                                                                  0xf00
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC2_SHFT                                                                      8
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC1_BMSK                                                                   0xf0
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC1_SHFT                                                                      4
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC0_BMSK                                                                    0xf
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC0_SHFT                                                                      0

#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR(x)                                                             ((x) + 0x1014)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_OFFS                                                                (0x1014)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR(x))
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR(x), m)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR(x),v)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR(x),m,v,HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_IN(x))
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_31_BMSK                                                    0x80000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_31_SHFT                                                            31
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS7_BMSK                                                           0x70000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS7_SHFT                                                                   28
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_27_BMSK                                                     0x8000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_27_SHFT                                                            27
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS6_BMSK                                                            0x7000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS6_SHFT                                                                   24
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_23_BMSK                                                      0x800000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_23_SHFT                                                            23
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS5_BMSK                                                             0x700000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS5_SHFT                                                                   20
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_19_BMSK                                                       0x80000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_19_SHFT                                                            19
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS4_BMSK                                                              0x70000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS4_SHFT                                                                   16
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_15_BMSK                                                        0x8000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_15_SHFT                                                            15
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS3_BMSK                                                               0x7000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS3_SHFT                                                                   12
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_11_BMSK                                                         0x800
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_11_SHFT                                                            11
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS2_BMSK                                                                0x700
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS2_SHFT                                                                    8
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_7_BMSK                                                           0x80
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_7_SHFT                                                              7
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS1_BMSK                                                                 0x70
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS1_SHFT                                                                    4
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_3_BMSK                                                            0x8
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RESERVED_3_SHFT                                                              3
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS0_BMSK                                                                  0x7
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS0_SHFT                                                                    0

#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR(x)                                                             ((x) + 0x1018)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_OFFS                                                                (0x1018)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR(x))
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR(x), m)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR(x),v)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR(x),m,v,HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_IN(x))
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_31_BMSK                                                    0x80000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_31_SHFT                                                            31
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS15_BMSK                                                          0x70000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS15_SHFT                                                                  28
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_27_BMSK                                                     0x8000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_27_SHFT                                                            27
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS14_BMSK                                                           0x7000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS14_SHFT                                                                  24
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_23_BMSK                                                      0x800000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_23_SHFT                                                            23
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS13_BMSK                                                            0x700000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS13_SHFT                                                                  20
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_19_BMSK                                                       0x80000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_19_SHFT                                                            19
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS12_BMSK                                                             0x70000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS12_SHFT                                                                  16
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_15_BMSK                                                        0x8000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_15_SHFT                                                            15
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS11_BMSK                                                              0x7000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS11_SHFT                                                                  12
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_11_BMSK                                                         0x800
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_11_SHFT                                                            11
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS10_BMSK                                                               0x700
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS10_SHFT                                                                   8
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_7_BMSK                                                           0x80
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_7_SHFT                                                              7
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS9_BMSK                                                                 0x70
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS9_SHFT                                                                    4
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_3_BMSK                                                            0x8
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RESERVED_3_SHFT                                                              3
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS8_BMSK                                                                  0x7
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS8_SHFT                                                                    0

#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(base,n)                                                     ((base) + 0X2000 + (0x4*(n)))
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_OFFS(n)                                                          (0X2000 + (0x4*(n)))
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_RMSK                                                             0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_MAXn                                                                    255
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(base,n), HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_RMSK)
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(base,n), mask)
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(base,n),val)
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(base,n),mask,val,HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_INI(base,n))
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_BDF_BMSK                                                         0xffff0000
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_BDF_SHFT                                                                 16
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_SID_BMSK                                                             0xff00
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_SID_SHFT                                                                  8
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_NEXT_BMSK                                                              0xff
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_NEXT_SHFT                                                                 0

#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR(x)                                                             ((x) + 0x2800)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_OFFS                                                                (0x2800)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR(x),v)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR(x),m,v,HWIO_PCIE_PARF_BDF_TO_SID_LOCK_IN(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_RESERVED_31_1_BMSK                                                  0xfffffffe
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_RESERVED_31_1_SHFT                                                           1
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_BDF_SID_TABLE_LOCK_BMSK                                                    0x1
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_BDF_SID_TABLE_LOCK_SHFT                                                      0

#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR(x)                                                      ((x) + 0x2804)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_OFFS                                                         (0x2804)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR(x),v)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR(x),m,v,HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_IN(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_RESERVED_31_8_BMSK                                           0xffffff00
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_RESERVED_31_8_SHFT                                                    8
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_DEFAULT_SID_BMSK                                                   0xff
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_DEFAULT_SID_SHFT                                                      0

#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR(x)                                                              ((x) + 0x2c00)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_OFFS                                                                 (0x2c00)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR(x),v)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR(x),m,v,HWIO_PCIE_PARF_BDF_TO_SID_CFG_IN(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_RESERVED_31_1_BMSK                                                   0xfffffffe
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_RESERVED_31_1_SHFT                                                            1
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_BDF_TO_SID_BYPASS_BMSK                                                      0x1
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_BDF_TO_SID_BYPASS_SHFT                                                        0

#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_ADDR(x)                                                        ((x) + 0x2c04)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_OFFS                                                           (0x2c04)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_RMSK                                                           0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_RESERVED_31_17_BMSK                                            0xfffe0000
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_RESERVED_31_17_SHFT                                                    17
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_UNKNOWN_BDF_CAPTURED_BMSK                                         0x10000
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_UNKNOWN_BDF_CAPTURED_SHFT                                              16
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_UNKNOWN_BDF_BMSK                                                   0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_UNKNOWN_BDF_SHFT                                                        0

#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_ADDR(x)                                                        ((x) + 0x2c08)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_OFFS                                                           (0x2c08)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_RMSK                                                           0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_RESERVED_31_17_BMSK                                            0xfffe0000
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_RESERVED_31_17_SHFT                                                    17
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_UNKNOWN_BDF_CAPTURED_BMSK                                         0x10000
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_UNKNOWN_BDF_CAPTURED_SHFT                                              16
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_UNKNOWN_BDF_BMSK                                                   0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_UNKNOWN_BDF_SHFT                                                        0

#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR(x)                                                         ((x) + 0x2c0c)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OFFS                                                            (0x2c0c)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_RMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR(x),v)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR(x),m,v,HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_IN(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OVERRIDE_BDF_EN_BMSK                                            0x80000000
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OVERRIDE_BDF_EN_SHFT                                                    31
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_RESERVED_30_16_BMSK                                             0x7fff0000
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_RESERVED_30_16_SHFT                                                     16
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OVERRIDE_BDF_BMSK                                                   0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OVERRIDE_BDF_SHFT                                                        0

#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_ADDR(x)                                                         ((x) + 0x2c10)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_OFFS                                                            (0x2c10)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_RMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_CACHE_VALID_BMSK                                                0x80000000
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_CACHE_VALID_SHFT                                                        31
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_RESERVED_30_17_BMSK                                             0x7ffe0000
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_RESERVED_30_17_SHFT                                                     17
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_SID_BMSK                                                          0xff0000
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_SID_SHFT                                                                16
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_BDF_BMSK                                                            0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_BDF_SHFT                                                                 0

#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_ADDR(x)                                                         ((x) + 0x2c14)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_OFFS                                                            (0x2c14)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_RMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_CACHE_VALID_BMSK                                                0x80000000
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_CACHE_VALID_SHFT                                                        31
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_RESERVED_30_17_BMSK                                             0x7ffe0000
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_RESERVED_30_17_SHFT                                                     17
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_SID_BMSK                                                          0xff0000
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_SID_SHFT                                                                16
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_BDF_BMSK                                                            0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_BDF_SHFT                                                                 0

#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR(x)                                                          ((x) + 0x2c18)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_OFFS                                                             (0x2c18)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_RMSK                                                             0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_IN(x)            \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR(x), m)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR(x),v)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR(x),m,v,HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_IN(x))
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_RESERVED_31_8_BMSK                                               0xffffff00
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_RESERVED_31_8_SHFT                                                        8
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_DMA_SID_BMSK                                                           0xff
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_DMA_SID_SHFT                                                              0

#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR(x)                                                          ((x) + 0x2c1c)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_OFFS                                                             (0x2c1c)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_RMSK                                                             0xffffffff
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_APP_MARGINING_CTRL_IN(x))
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_RESERVED_31_2_BMSK                                               0xfffffffc
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_RESERVED_31_2_SHFT                                                        2
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_APP_MARGINING_SW_READY_BMSK                                             0x2
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_APP_MARGINING_SW_READY_SHFT                                               1
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_APP_MARGINING_READY_BMSK                                                0x1
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_APP_MARGINING_READY_SHFT                                                  0

#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_ADDR(x)                                              ((x) + 0x2c40)
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_OFFS                                                 (0x2c40)
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_RMSK                                                       0xff
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_IN(x))
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_LTSSM_STATE_BMSK                                           0xfc
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_LTSSM_STATE_SHFT                                              2
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_USE_PROGRAMMED_LTSSM_EN_BMSK                                0x2
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_USE_PROGRAMMED_LTSSM_EN_SHFT                                  1
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_APP_RAS_DES_SD_HOLD_LTSSM_BMSK                              0x1
#define HWIO_PCIE_PARF_APP_RAS_DES_SD_HOLD_LTSSM_CTRL_APP_RAS_DES_SD_HOLD_LTSSM_SHFT                                0

#define HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_ADDR(x)                                                        ((x) + 0x2c44)
#define HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_OFFS                                                           (0x2c44)
#define HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_RMSK                                                                  0x3
#define HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_IN(x))
#define HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_APP_RAS_DES_TBA_CTRL_BMSK                                             0x3
#define HWIO_PCIE_PARF_APP_RAS_DES_TBA_CTRL_APP_RAS_DES_TBA_CTRL_SHFT                                               0

#define HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_ADDR(x)                                                           ((x) + 0x2c48)
#define HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_OFFS                                                              (0x2c48)
#define HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_RMSK                                                                     0x1
#define HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_IN(x))
#define HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_PARF_CESTA_CLKREQ_EN_BMSK                                                0x1
#define HWIO_PCIE_PARF_CESTA_CLKREQ_CTRL_PARF_CESTA_CLKREQ_EN_SHFT                                                  0

#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR(x)                                                     ((x) + 0x2c68)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_OFFS                                                        (0x2c68)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR(x))
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR(x), m)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR(x),v)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR(x),m,v,HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_IN(x))
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_RESERVED_31_3_BMSK                                          0xfffffff8
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_RESERVED_31_3_SHFT                                                   3
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_DSBL_CHICKEN_BIT_ACTIVE_HIGH_BMSK                                  0x4
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_DSBL_CHICKEN_BIT_ACTIVE_HIGH_SHFT                                    2
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_LPBK_CHICKEN_BIT_ACTIVE_HIGH_BMSK                                  0x2
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_LPBK_CHICKEN_BIT_ACTIVE_HIGH_SHFT                                    1
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_CMPL_CHICKEN_BIT_ACTIVE_HIGH_BMSK                                  0x1
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_CMPL_CHICKEN_BIT_ACTIVE_HIGH_SHFT                                    0

#define HWIO_PCIE_PARF_MISC_BITS_ADDR(x)                                                                   ((x) + 0x2c6c)
#define HWIO_PCIE_PARF_MISC_BITS_OFFS                                                                      (0x2c6c)
#define HWIO_PCIE_PARF_MISC_BITS_RMSK                                                                      0xffffffff
#define HWIO_PCIE_PARF_MISC_BITS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_MISC_BITS_ADDR(x))
#define HWIO_PCIE_PARF_MISC_BITS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_MISC_BITS_ADDR(x), m)
#define HWIO_PCIE_PARF_MISC_BITS_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_MISC_BITS_ADDR(x),v)
#define HWIO_PCIE_PARF_MISC_BITS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MISC_BITS_ADDR(x),m,v,HWIO_PCIE_PARF_MISC_BITS_IN(x))
#define HWIO_PCIE_PARF_MISC_BITS_RESERVED_31_1_BMSK                                                        0xfffffffe
#define HWIO_PCIE_PARF_MISC_BITS_RESERVED_31_1_SHFT                                                                 1
#define HWIO_PCIE_PARF_MISC_BITS_MHI_DOOR_BELL_TRGT_BASE_ADDR_256_ALIGN_BMSK                                      0x1
#define HWIO_PCIE_PARF_MISC_BITS_MHI_DOOR_BELL_TRGT_BASE_ADDR_256_ALIGN_SHFT                                        0

#define HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR(x)                                                             ((x) + 0x2c70)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_OFFS                                                                (0x2c70)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_RMSK                                                                0xffffffff
#define HWIO_PCIE_AXI_RESP_TRANSLATION_IN(x)            \
                in_dword(HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR(x))
#define HWIO_PCIE_AXI_RESP_TRANSLATION_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR(x), m)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_OUT(x, v)            \
                out_dword(HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR(x),v)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR(x),m,v,HWIO_PCIE_AXI_RESP_TRANSLATION_IN(x))
#define HWIO_PCIE_AXI_RESP_TRANSLATION_RESERVED_31_16_BMSK                                                 0xffff0000
#define HWIO_PCIE_AXI_RESP_TRANSLATION_RESERVED_31_16_SHFT                                                         16
#define HWIO_PCIE_AXI_RESP_TRANSLATION_AXI_RRESP_TRANSLATION_BMSK                                              0xff00
#define HWIO_PCIE_AXI_RESP_TRANSLATION_AXI_RRESP_TRANSLATION_SHFT                                                   8
#define HWIO_PCIE_AXI_RESP_TRANSLATION_AXI_BRESP_TRANSLATION_BMSK                                                0xff
#define HWIO_PCIE_AXI_RESP_TRANSLATION_AXI_BRESP_TRANSLATION_SHFT                                                   0

#define HWIO_PCIE_PARF_SII_INT_CTRL_ADDR(x)                                                                ((x) + 0x2c74)
#define HWIO_PCIE_PARF_SII_INT_CTRL_OFFS                                                                   (0x2c74)
#define HWIO_PCIE_PARF_SII_INT_CTRL_RMSK                                                                          0x1
#define HWIO_PCIE_PARF_SII_INT_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SII_INT_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_SII_INT_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SII_INT_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_SII_INT_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SII_INT_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_SII_INT_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SII_INT_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_SII_INT_CTRL_IN(x))
#define HWIO_PCIE_PARF_SII_INT_CTRL_SYS_INT_BMSK                                                                  0x1
#define HWIO_PCIE_PARF_SII_INT_CTRL_SYS_INT_SHFT                                                                    0

#define HWIO_PCIE_PARF_SII_INT_STATUS_ADDR(x)                                                              ((x) + 0x2c78)
#define HWIO_PCIE_PARF_SII_INT_STATUS_OFFS                                                                 (0x2c78)
#define HWIO_PCIE_PARF_SII_INT_STATUS_RMSK                                                                       0xff
#define HWIO_PCIE_PARF_SII_INT_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SII_INT_STATUS_ADDR(x))
#define HWIO_PCIE_PARF_SII_INT_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SII_INT_STATUS_ADDR(x), m)
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTD_GRT_BMSK                                                 0x80
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTD_GRT_SHFT                                                    7
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTC_GRT_BMSK                                                 0x40
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTC_GRT_SHFT                                                    6
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTB_GRT_BMSK                                                 0x20
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTB_GRT_SHFT                                                    5
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTA_GRT_BMSK                                                 0x10
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTA_GRT_SHFT                                                    4
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTD_GRT_BMSK                                                    0x8
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTD_GRT_SHFT                                                      3
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTC_GRT_BMSK                                                    0x4
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTC_GRT_SHFT                                                      2
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTB_GRT_BMSK                                                    0x2
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTB_GRT_SHFT                                                      1
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTA_GRT_BMSK                                                    0x1
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTA_GRT_SHFT                                                      0

#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_ADDR(x)                                                          ((x) + 0x2c7c)
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_OFFS                                                             (0x2c7c)
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_RMSK                                                                   0xff
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SII_INT_STATUS_CLR_ADDR(x),v)
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTD_GRT_BMSK                                         0x80
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTD_GRT_SHFT                                            7
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTC_GRT_BMSK                                         0x40
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTC_GRT_SHFT                                            6
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTB_GRT_BMSK                                         0x20
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTB_GRT_SHFT                                            5
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTA_GRT_BMSK                                         0x10
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTA_GRT_SHFT                                            4
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTD_GRT_BMSK                                            0x8
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTD_GRT_SHFT                                              3
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTC_GRT_BMSK                                            0x4
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTC_GRT_SHFT                                              2
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTB_GRT_BMSK                                            0x2
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTB_GRT_SHFT                                              1
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTA_GRT_BMSK                                            0x1
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTA_GRT_SHFT                                              0

#define HWIO_PCIE_PARF_APP_DEV_NUM_ADDR(x)                                                                 ((x) + 0x2c80)
#define HWIO_PCIE_PARF_APP_DEV_NUM_OFFS                                                                    (0x2c80)
#define HWIO_PCIE_PARF_APP_DEV_NUM_RMSK                                                                          0x1f
#define HWIO_PCIE_PARF_APP_DEV_NUM_IN(x)            \
                in_dword(HWIO_PCIE_PARF_APP_DEV_NUM_ADDR(x))
#define HWIO_PCIE_PARF_APP_DEV_NUM_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_DEV_NUM_ADDR(x), m)
#define HWIO_PCIE_PARF_APP_DEV_NUM_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_APP_DEV_NUM_ADDR(x),v)
#define HWIO_PCIE_PARF_APP_DEV_NUM_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_DEV_NUM_ADDR(x),m,v,HWIO_PCIE_PARF_APP_DEV_NUM_IN(x))
#define HWIO_PCIE_PARF_APP_DEV_NUM_APP_DEV_NUM_BMSK                                                              0x1f
#define HWIO_PCIE_PARF_APP_DEV_NUM_APP_DEV_NUM_SHFT                                                                 0

#define HWIO_PCIE_PARF_APP_BUS_NUM_ADDR(x)                                                                 ((x) + 0x2c84)
#define HWIO_PCIE_PARF_APP_BUS_NUM_OFFS                                                                    (0x2c84)
#define HWIO_PCIE_PARF_APP_BUS_NUM_RMSK                                                                          0xff
#define HWIO_PCIE_PARF_APP_BUS_NUM_IN(x)            \
                in_dword(HWIO_PCIE_PARF_APP_BUS_NUM_ADDR(x))
#define HWIO_PCIE_PARF_APP_BUS_NUM_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_BUS_NUM_ADDR(x), m)
#define HWIO_PCIE_PARF_APP_BUS_NUM_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_APP_BUS_NUM_ADDR(x),v)
#define HWIO_PCIE_PARF_APP_BUS_NUM_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_BUS_NUM_ADDR(x),m,v,HWIO_PCIE_PARF_APP_BUS_NUM_IN(x))
#define HWIO_PCIE_PARF_APP_BUS_NUM_APP_BUS_NUM_BMSK                                                              0xff
#define HWIO_PCIE_PARF_APP_BUS_NUM_APP_BUS_NUM_SHFT                                                                 0

#define HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR(x)                                                                ((x) + 0x2c88)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_OFFS                                                                   (0x2c88)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_RMSK                                                                          0x3
#define HWIO_PCIE_PARF_APP_REQ_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_APP_REQ_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_APP_REQ_CTRL_IN(x))
#define HWIO_PCIE_PARF_APP_REQ_CTRL_APP_PF_REQ_RETRY_EN_BMSK                                                      0x2
#define HWIO_PCIE_PARF_APP_REQ_CTRL_APP_PF_REQ_RETRY_EN_SHFT                                                        1
#define HWIO_PCIE_PARF_APP_REQ_CTRL_APP_REQ_RETRY_EN_BMSK                                                         0x1
#define HWIO_PCIE_PARF_APP_REQ_CTRL_APP_REQ_RETRY_EN_SHFT                                                           0

#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR(x)                                                      ((x) + 0x2c8c)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_OFFS                                                         (0x2c8c)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_RMSK                                                                0x1
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_IN(x))
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_APP_L1SUB_DISABLE_BMSK                                              0x1
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_APP_L1SUB_DISABLE_SHFT                                                0

#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR(x)                                              ((x) + 0x2c90)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_OFFS                                                 (0x2c90)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_RMSK                                                        0x1
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR(x))
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR(x), m)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR(x),v)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR(x),m,v,HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_IN(x))
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_SLV_WMISC_INFO_SILENTDROP_BMSK                              0x1
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_SLV_WMISC_INFO_SILENTDROP_SHFT                                0

#define HWIO_PCIE_PARF_CFG_MISC_STS_ADDR(x)                                                                ((x) + 0x2c94)
#define HWIO_PCIE_PARF_CFG_MISC_STS_OFFS                                                                   (0x2c94)
#define HWIO_PCIE_PARF_CFG_MISC_STS_RMSK                                                                       0x3fff
#define HWIO_PCIE_PARF_CFG_MISC_STS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_MISC_STS_ADDR(x))
#define HWIO_PCIE_PARF_CFG_MISC_STS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MISC_STS_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_MISC_STS_PM_L1_ENTRY_STARTED_BMSK                                                   0x2000
#define HWIO_PCIE_PARF_CFG_MISC_STS_PM_L1_ENTRY_STARTED_SHFT                                                       13
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_UNCOR_INTERNAL_ERR_STS_BMSK                                            0x1000
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_UNCOR_INTERNAL_ERR_STS_SHFT                                                12
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_RCVR_OVERFLOW_ERR_STS_BMSK                                              0x800
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_RCVR_OVERFLOW_ERR_STS_SHFT                                                 11
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_FC_PROTOCOL_ERR_STS_BMSK                                                0x400
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_FC_PROTOCOL_ERR_STS_SHFT                                                   10
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_MLF_TLP_ERR_STS_BMSK                                                    0x200
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_MLF_TLP_ERR_STS_SHFT                                                        9
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_SURPRISE_DOWN_ER_STS_BMSK                                               0x100
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_SURPRISE_DOWN_ER_STS_SHFT                                                   8
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_DL_PROTOCOL_ERR_STS_BMSK                                                 0x80
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_DL_PROTOCOL_ERR_STS_SHFT                                                    7
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_ECRC_ERR_STS_BMSK                                                        0x40
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_ECRC_ERR_STS_SHFT                                                           6
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_CORRECTED_INTERNAL_ERR_STS_BMSK                                          0x20
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_CORRECTED_INTERNAL_ERR_STS_SHFT                                             5
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_REPLAY_NUMBER_ROLLOVER_ERR_STS_BMSK                                      0x10
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_REPLAY_NUMBER_ROLLOVER_ERR_STS_SHFT                                         4
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_REPLAY_TIMER_TIMEOUT_ERR_STS_BMSK                                         0x8
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_REPLAY_TIMER_TIMEOUT_ERR_STS_SHFT                                           3
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_BAD_DLLP_ERR_STS_BMSK                                                     0x4
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_BAD_DLLP_ERR_STS_SHFT                                                       2
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_BAD_TLP_ERR_STS_BMSK                                                      0x2
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_BAD_TLP_ERR_STS_SHFT                                                        1
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_RCVR_ERR_STS_BMSK                                                         0x1
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_RCVR_ERR_STS_SHFT                                                           0

#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_ADDR(x)                                                            ((x) + 0x2c98)
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_OFFS                                                               (0x2c98)
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_RMSK                                                                 0x1fff3f
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_IN(x)            \
                in_dword(HWIO_PCIE_PARF_CFG_MISC_ERR_STS_ADDR(x))
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MISC_ERR_STS_ADDR(x), m)
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_APP_OBFF_MSG_GRANT_BMSK                                              0x100000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_APP_OBFF_MSG_GRANT_SHFT                                                    20
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_F_ERR_RPT_EN_BMSK                                                 0x80000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_F_ERR_RPT_EN_SHFT                                                      19
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_NF_ERR_RPT_EN_BMSK                                                0x40000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_NF_ERR_RPT_EN_SHFT                                                     18
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_COR_ERR_RPT_EN_BMSK                                               0x20000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_COR_ERR_RPT_EN_SHFT                                                    17
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_REG_SERREN_BMSK                                                   0x10000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_REG_SERREN_SHFT                                                        16
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_INT_PIN_BMSK                                                       0xff00
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_INT_PIN_SHFT                                                            8
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_EXT_TAG_EN_BMSK                                                      0x20
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_EXT_TAG_EN_SHFT                                                         5
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_OBFF_EN_BMSK                                                         0x18
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_OBFF_EN_SHFT                                                            3
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_PF_TPH_ST_MODE_BMSK                                                   0x7
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_PF_TPH_ST_MODE_SHFT                                                     0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_CM_PCIE
 *--------------------------------------------------------------------------*/

#define PCIE_CM_PCIE_REG_BASE (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00006000)
#define PCIE_CM_PCIE_REG_BASE_SIZE 0x2000
#define PCIE_CM_PCIE_REG_BASE_USED 0x0
#define PCIE_CM_PCIE_REG_BASE_OFFS 0x00006000

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_TX0_QSERDES_TX0_PCIE4_QMP_TX
 *--------------------------------------------------------------------------*/

#define QSERDES_TX0_QSERDES_TX0_PCIE4_QMP_TX_REG_BASE                                        (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00006000)
#define QSERDES_TX0_QSERDES_TX0_PCIE4_QMP_TX_REG_BASE_SIZE                                   0xf0
#define QSERDES_TX0_QSERDES_TX0_PCIE4_QMP_TX_REG_BASE_USED                                   0xec
#define QSERDES_TX0_QSERDES_TX0_PCIE4_QMP_TX_REG_BASE_OFFS                                   0x00006000

#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR(x)                                            ((x) + 0x0 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_OFFS                                               (0x0 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_RMSK                                                     0xff
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_MODE_LANENO_IN(x))
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                                   0x80
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                      7
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                                    0x60
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                       5
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BISTMODE_BMSK                                            0x1f
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BISTMODE_SHFT                                               0

#define HWIO_QSERDES_TX0_BIST_INVERT_ADDR(x)                                                 ((x) + 0x4 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_INVERT_OFFS                                                    (0x4 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_INVERT_RMSK                                                           0x7
#define HWIO_QSERDES_TX0_BIST_INVERT_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_INVERT_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_INVERT_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_INVERT_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_INVERT_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_INVERT_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_INVERT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_INVERT_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_INVERT_IN(x))
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_FROM_PCS_BMSK                                             0x4
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_FROM_PCS_SHFT                                               2
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_INVERT_RX_BMSK                                            0x2
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_INVERT_RX_SHFT                                              1
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_INVERT_TX_BMSK                                            0x1
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_INVERT_TX_SHFT                                              0

#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR(x)                                               ((x) + 0x8 + 0x6000)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_OFFS                                                  (0x8 + 0x6000)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_RMSK                                                        0x1f
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR(x))
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR(x), m)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR(x),v)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR(x),m,v,HWIO_QSERDES_TX0_CLKBUF_ENABLE_IN(x))
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                                 0x10
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                                    4
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                       0x8
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                         3
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                            0x4
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                              2
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                       1
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                         0x1
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                           0

#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR(x)                                            ((x) + 0xc + 0x6000)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_OFFS                                               (0xc + 0x6000)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_RMSK                                                     0x3f
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR(x))
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR(x), m)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR(x),v)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR(x),m,v,HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_IN(x))
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                                0x20
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                                   5
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                                    0x1f
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                       0

#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR(x)                                       ((x) + 0x10 + 0x6000)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OFFS                                          (0x10 + 0x6000)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_RMSK                                                 0x7
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR(x))
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR(x), m)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR(x),v)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR(x),m,v,HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_IN(x))
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                                 0x4
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                                   2
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                                     0x3
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                       0

#define HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR(x)                                                  ((x) + 0x14 + 0x6000)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFS                                                     (0x14 + 0x6000)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_RMSK                                                           0x3f
#define HWIO_QSERDES_TX0_TX_DRV_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR(x))
#define HWIO_QSERDES_TX0_TX_DRV_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR(x), m)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR(x),v)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR(x),m,v,HWIO_QSERDES_TX0_TX_DRV_LVL_IN(x))
#define HWIO_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                            0x20
#define HWIO_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                               5
#define HWIO_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_BMSK                                                0x1f
#define HWIO_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_SHFT                                                   0

#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR(x)                                           ((x) + 0x18 + 0x6000)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_OFFS                                              (0x18 + 0x6000)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_RMSK                                                     0xf
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR(x))
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_IN(x))
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                                   0xf
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                                     0

#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR(x)                                              ((x) + 0x1c + 0x6000)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_OFFS                                                 (0x1c + 0x6000)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RMSK                                                        0x3
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR(x))
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR(x), m)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR(x),v)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR(x),m,v,HWIO_QSERDES_TX0_RESET_TSYNC_EN_IN(x))
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                       1
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                         0x1
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                           0

#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR(x)                                      ((x) + 0x20 + 0x6000)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OFFS                                         (0x20 + 0x6000)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_RMSK                                               0x3f
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR(x))
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR(x), m)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR(x),v)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR(x),m,v,HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_IN(x))
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_EN_VREG_MUX_BMSK                                   0x20
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_EN_VREG_MUX_SHFT                                      5
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_EN_VREG_BMSK                                       0x10
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_EN_VREG_SHFT                                          4
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                                   0x8
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                                     3
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                       0x4
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                         2
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                       1
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                         0x1
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                           0

#define HWIO_QSERDES_TX0_LPB_EN_ADDR(x)                                                      ((x) + 0x24 + 0x6000)
#define HWIO_QSERDES_TX0_LPB_EN_OFFS                                                         (0x24 + 0x6000)
#define HWIO_QSERDES_TX0_LPB_EN_RMSK                                                               0xff
#define HWIO_QSERDES_TX0_LPB_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_LPB_EN_ADDR(x))
#define HWIO_QSERDES_TX0_LPB_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LPB_EN_ADDR(x), m)
#define HWIO_QSERDES_TX0_LPB_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_LPB_EN_ADDR(x),v)
#define HWIO_QSERDES_TX0_LPB_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LPB_EN_ADDR(x),m,v,HWIO_QSERDES_TX0_LPB_EN_IN(x))
#define HWIO_QSERDES_TX0_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                       0x80
#define HWIO_QSERDES_TX0_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                          7
#define HWIO_QSERDES_TX0_LPB_EN_LINE_LPB_EN_MUX_BMSK                                               0x40
#define HWIO_QSERDES_TX0_LPB_EN_LINE_LPB_EN_MUX_SHFT                                                  6
#define HWIO_QSERDES_TX0_LPB_EN_LINE_LPB_EN_BMSK                                                   0x20
#define HWIO_QSERDES_TX0_LPB_EN_LINE_LPB_EN_SHFT                                                      5
#define HWIO_QSERDES_TX0_LPB_EN_TX_RCLK_LPB_EN_BMSK                                                0x10
#define HWIO_QSERDES_TX0_LPB_EN_TX_RCLK_LPB_EN_SHFT                                                   4
#define HWIO_QSERDES_TX0_LPB_EN_SER_LPB_EN_MUX_BMSK                                                 0x8
#define HWIO_QSERDES_TX0_LPB_EN_SER_LPB_EN_MUX_SHFT                                                   3
#define HWIO_QSERDES_TX0_LPB_EN_SER_LPB_EN_BMSK                                                     0x4
#define HWIO_QSERDES_TX0_LPB_EN_SER_LPB_EN_SHFT                                                       2
#define HWIO_QSERDES_TX0_LPB_EN_PAR_LPB_EN_BMSK                                                     0x2
#define HWIO_QSERDES_TX0_LPB_EN_PAR_LPB_EN_SHFT                                                       1
#define HWIO_QSERDES_TX0_LPB_EN_RCLK_LPB_EN_BMSK                                                    0x1
#define HWIO_QSERDES_TX0_LPB_EN_RCLK_LPB_EN_SHFT                                                      0

#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR(x)                                            ((x) + 0x28 + 0x6000)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_OFFS                                               (0x28 + 0x6000)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RMSK                                                     0xff
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR(x))
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR(x), m)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR(x),v)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR(x),m,v,HWIO_QSERDES_TX0_RES_CODE_LANE_TX_IN(x))
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                                0x80
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                                   7
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                                    0x7f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                       0

#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR(x)                                            ((x) + 0x2c + 0x6000)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_OFFS                                               (0x2c + 0x6000)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RMSK                                                     0xff
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR(x))
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR(x), m)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR(x),v)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR(x),m,v,HWIO_QSERDES_TX0_RES_CODE_LANE_RX_IN(x))
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                                0x80
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                                   7
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                                    0x7f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                       0

#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR(x)                                     ((x) + 0x30 + 0x6000)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OFFS                                        (0x30 + 0x6000)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RMSK                                              0x3f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR(x))
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR(x), m)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR(x),v)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR(x),m,v,HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_IN(x))
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                      0x3f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                         0

#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR(x)                                     ((x) + 0x34 + 0x6000)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OFFS                                        (0x34 + 0x6000)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RMSK                                              0x3f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR(x))
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR(x), m)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR(x),v)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR(x),m,v,HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_IN(x))
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                      0x3f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                         0

#define HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR(x)                                                ((x) + 0x38 + 0x6000)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_OFFS                                                   (0x38 + 0x6000)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_RMSK                                                         0xff
#define HWIO_QSERDES_TX0_PERL_LENGTH1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR(x))
#define HWIO_QSERDES_TX0_PERL_LENGTH1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR(x), m)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR(x),v)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR(x),m,v,HWIO_QSERDES_TX0_PERL_LENGTH1_IN(x))
#define HWIO_QSERDES_TX0_PERL_LENGTH1_PERL_LENGTH1_BMSK                                            0xff
#define HWIO_QSERDES_TX0_PERL_LENGTH1_PERL_LENGTH1_SHFT                                               0

#define HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR(x)                                                ((x) + 0x3c + 0x6000)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_OFFS                                                   (0x3c + 0x6000)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_RMSK                                                         0xff
#define HWIO_QSERDES_TX0_PERL_LENGTH2_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR(x))
#define HWIO_QSERDES_TX0_PERL_LENGTH2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR(x), m)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR(x),v)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR(x),m,v,HWIO_QSERDES_TX0_PERL_LENGTH2_IN(x))
#define HWIO_QSERDES_TX0_PERL_LENGTH2_PERL_LENGTH2_BMSK                                            0xff
#define HWIO_QSERDES_TX0_PERL_LENGTH2_PERL_LENGTH2_SHFT                                               0

#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR(x)                                           ((x) + 0x40 + 0x6000)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_OFFS                                              (0x40 + 0x6000)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_RMSK                                                    0x3f
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR(x))
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR(x), m)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR(x),v)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR(x),m,v,HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_IN(x))
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                                 0x20
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                                    5
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                                     0x10
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                        4
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                               0x8
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                                 3
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                                   0x4
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                                     2
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                                0x2
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                                  1
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                                    0x1
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                      0

#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR(x)                                               ((x) + 0x44 + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_OFFS                                                  (0x44 + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_RMSK                                                        0x1f
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR(x))
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR(x), m)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR(x),v)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR(x),m,v,HWIO_QSERDES_TX0_DEBUG_BUS_SEL_IN(x))
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                          0x10
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                             4
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_RSVD_BMSK                                                    0x8
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_RSVD_SHFT                                                      3
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                            0x7
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                              0

#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR(x)                                         ((x) + 0x48 + 0x6000)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OFFS                                            (0x48 + 0x6000)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_RMSK                                                  0x3f
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR(x))
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR(x), m)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR(x),v)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR(x),m,v,HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_IN(x))
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_CMN_SEL_MUX_BMSK                                      0x20
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_CMN_SEL_MUX_SHFT                                         5
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_CMN_SEL_BMSK                                          0x10
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_CMN_SEL_SHFT                                             4
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                           0x8
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                             3
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                               0x4
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                                 2
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                                   0x2
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                                     1
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                       0x1
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                         0

#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR(x)                                               ((x) + 0x4c + 0x6000)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_OFFS                                                  (0x4c + 0x6000)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_RMSK                                                         0x7
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR(x))
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR(x), m)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR(x),v)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR(x),m,v,HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_IN(x))
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                                 0x4
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                                   2
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                      0x2
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                        1
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                          0x1
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                            0

#define HWIO_QSERDES_TX0_TX_POL_INV_ADDR(x)                                                  ((x) + 0x50 + 0x6000)
#define HWIO_QSERDES_TX0_TX_POL_INV_OFFS                                                     (0x50 + 0x6000)
#define HWIO_QSERDES_TX0_TX_POL_INV_RMSK                                                            0x3
#define HWIO_QSERDES_TX0_TX_POL_INV_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_TX_POL_INV_ADDR(x))
#define HWIO_QSERDES_TX0_TX_POL_INV_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_POL_INV_ADDR(x), m)
#define HWIO_QSERDES_TX0_TX_POL_INV_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_TX_POL_INV_ADDR(x),v)
#define HWIO_QSERDES_TX0_TX_POL_INV_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_POL_INV_ADDR(x),m,v,HWIO_QSERDES_TX0_TX_POL_INV_IN(x))
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                       0x2
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                         1
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                           0x1
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                             0

#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR(x)                                  ((x) + 0x54 + 0x6000)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OFFS                                     (0x54 + 0x6000)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RMSK                                           0xff
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR(x))
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR(x), m)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR(x),v)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR(x),m,v,HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IN(x))
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_HR_SEL_BMSK                                    0x80
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_HR_SEL_SHFT                                       7
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_MUX_BMSK                           0x40
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_MUX_SHFT                              6
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_BMSK                               0x30
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_SHFT                                  4
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                                0x8
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                                  3
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                                    0x4
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                      2
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                             0x2
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                               1
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                                 0x1
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                                   0

#define HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR(x)                                               ((x) + 0x58 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_OFFS                                                  (0x58 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_PATTERN1_IN(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN1_BIST_PATTERN1_BMSK                                          0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN1_BIST_PATTERN1_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR(x)                                               ((x) + 0x5c + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_OFFS                                                  (0x5c + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_RMSK                                                         0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN2_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_PATTERN2_IN(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN2_BIST_PATTERN2_BMSK                                           0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN2_BIST_PATTERN2_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR(x)                                               ((x) + 0x60 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_OFFS                                                  (0x60 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN3_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_PATTERN3_IN(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN3_BIST_PATTERN3_BMSK                                          0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN3_BIST_PATTERN3_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR(x)                                               ((x) + 0x64 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_OFFS                                                  (0x64 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_RMSK                                                         0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN4_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_PATTERN4_IN(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN4_BIST_PATTERN4_BMSK                                           0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN4_BIST_PATTERN4_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR(x)                                               ((x) + 0x68 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_OFFS                                                  (0x68 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN5_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN5_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_PATTERN5_IN(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN5_BIST_PATTERN5_BMSK                                          0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN5_BIST_PATTERN5_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR(x)                                               ((x) + 0x6c + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_OFFS                                                  (0x6c + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_RMSK                                                         0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN6_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN6_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_PATTERN6_IN(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN6_BIST_PATTERN6_BMSK                                           0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN6_BIST_PATTERN6_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR(x)                                               ((x) + 0x70 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_OFFS                                                  (0x70 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN7_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN7_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_PATTERN7_IN(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN7_BIST_PATTERN7_BMSK                                          0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN7_BIST_PATTERN7_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR(x)                                               ((x) + 0x74 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_OFFS                                                  (0x74 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_RMSK                                                         0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN8_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN8_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR(x),v)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR(x),m,v,HWIO_QSERDES_TX0_BIST_PATTERN8_IN(x))
#define HWIO_QSERDES_TX0_BIST_PATTERN8_BIST_PATTERN8_BMSK                                           0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN8_BIST_PATTERN8_SHFT                                             0

#define HWIO_QSERDES_TX0_LANE_MODE_1_ADDR(x)                                                 ((x) + 0x78 + 0x6000)
#define HWIO_QSERDES_TX0_LANE_MODE_1_OFFS                                                    (0x78 + 0x6000)
#define HWIO_QSERDES_TX0_LANE_MODE_1_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_LANE_MODE_1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_LANE_MODE_1_ADDR(x))
#define HWIO_QSERDES_TX0_LANE_MODE_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_MODE_1_ADDR(x), m)
#define HWIO_QSERDES_TX0_LANE_MODE_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_MODE_1_ADDR(x),v)
#define HWIO_QSERDES_TX0_LANE_MODE_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_MODE_1_ADDR(x),m,v,HWIO_QSERDES_TX0_LANE_MODE_1_IN(x))
#define HWIO_QSERDES_TX0_LANE_MODE_1_LANE_MODE1_BMSK                                               0xff
#define HWIO_QSERDES_TX0_LANE_MODE_1_LANE_MODE1_SHFT                                                  0

#define HWIO_QSERDES_TX0_LANE_MODE_2_ADDR(x)                                                 ((x) + 0x7c + 0x6000)
#define HWIO_QSERDES_TX0_LANE_MODE_2_OFFS                                                    (0x7c + 0x6000)
#define HWIO_QSERDES_TX0_LANE_MODE_2_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_LANE_MODE_2_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_LANE_MODE_2_ADDR(x))
#define HWIO_QSERDES_TX0_LANE_MODE_2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_MODE_2_ADDR(x), m)
#define HWIO_QSERDES_TX0_LANE_MODE_2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_MODE_2_ADDR(x),v)
#define HWIO_QSERDES_TX0_LANE_MODE_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_MODE_2_ADDR(x),m,v,HWIO_QSERDES_TX0_LANE_MODE_2_IN(x))
#define HWIO_QSERDES_TX0_LANE_MODE_2_LANE_MODE2_BMSK                                               0xff
#define HWIO_QSERDES_TX0_LANE_MODE_2_LANE_MODE2_SHFT                                                  0

#define HWIO_QSERDES_TX0_LANE_MODE_3_ADDR(x)                                                 ((x) + 0x80 + 0x6000)
#define HWIO_QSERDES_TX0_LANE_MODE_3_OFFS                                                    (0x80 + 0x6000)
#define HWIO_QSERDES_TX0_LANE_MODE_3_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_LANE_MODE_3_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_LANE_MODE_3_ADDR(x))
#define HWIO_QSERDES_TX0_LANE_MODE_3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_MODE_3_ADDR(x), m)
#define HWIO_QSERDES_TX0_LANE_MODE_3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_MODE_3_ADDR(x),v)
#define HWIO_QSERDES_TX0_LANE_MODE_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_MODE_3_ADDR(x),m,v,HWIO_QSERDES_TX0_LANE_MODE_3_IN(x))
#define HWIO_QSERDES_TX0_LANE_MODE_3_LANE_MODE3_BMSK                                               0xff
#define HWIO_QSERDES_TX0_LANE_MODE_3_LANE_MODE3_SHFT                                                  0

#define HWIO_QSERDES_TX0_ATB_SEL1_ADDR(x)                                                    ((x) + 0x84 + 0x6000)
#define HWIO_QSERDES_TX0_ATB_SEL1_OFFS                                                       (0x84 + 0x6000)
#define HWIO_QSERDES_TX0_ATB_SEL1_RMSK                                                             0xff
#define HWIO_QSERDES_TX0_ATB_SEL1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_ATB_SEL1_ADDR(x))
#define HWIO_QSERDES_TX0_ATB_SEL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_ATB_SEL1_ADDR(x), m)
#define HWIO_QSERDES_TX0_ATB_SEL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_ATB_SEL1_ADDR(x),v)
#define HWIO_QSERDES_TX0_ATB_SEL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_ATB_SEL1_ADDR(x),m,v,HWIO_QSERDES_TX0_ATB_SEL1_IN(x))
#define HWIO_QSERDES_TX0_ATB_SEL1_ATB_SEL1_BMSK                                                    0xff
#define HWIO_QSERDES_TX0_ATB_SEL1_ATB_SEL1_SHFT                                                       0

#define HWIO_QSERDES_TX0_ATB_SEL2_ADDR(x)                                                    ((x) + 0x88 + 0x6000)
#define HWIO_QSERDES_TX0_ATB_SEL2_OFFS                                                       (0x88 + 0x6000)
#define HWIO_QSERDES_TX0_ATB_SEL2_RMSK                                                              0x1
#define HWIO_QSERDES_TX0_ATB_SEL2_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_ATB_SEL2_ADDR(x))
#define HWIO_QSERDES_TX0_ATB_SEL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_ATB_SEL2_ADDR(x), m)
#define HWIO_QSERDES_TX0_ATB_SEL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_ATB_SEL2_ADDR(x),v)
#define HWIO_QSERDES_TX0_ATB_SEL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_ATB_SEL2_ADDR(x),m,v,HWIO_QSERDES_TX0_ATB_SEL2_IN(x))
#define HWIO_QSERDES_TX0_ATB_SEL2_ATB_SEL2_BMSK                                                     0x1
#define HWIO_QSERDES_TX0_ATB_SEL2_ATB_SEL2_SHFT                                                       0

#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR(x)                                              ((x) + 0x8c + 0x6000)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_OFFS                                                 (0x8c + 0x6000)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RMSK                                                        0xf
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR(x))
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR(x), m)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR(x),v)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR(x),m,v,HWIO_QSERDES_TX0_RCV_DETECT_LVL_IN(x))
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                        0x8
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                          3
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                            0x7
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                              0

#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR(x)                                            ((x) + 0x90 + 0x6000)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_OFFS                                               (0x90 + 0x6000)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RMSK                                                     0x3f
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR(x))
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR(x), m)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR(x),v)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR(x),m,v,HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_IN(x))
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                       0x38
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                          3
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                        0x7
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                          0

#define HWIO_QSERDES_TX0_PRBS_SEED1_ADDR(x)                                                  ((x) + 0x94 + 0x6000)
#define HWIO_QSERDES_TX0_PRBS_SEED1_OFFS                                                     (0x94 + 0x6000)
#define HWIO_QSERDES_TX0_PRBS_SEED1_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_PRBS_SEED1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PRBS_SEED1_ADDR(x))
#define HWIO_QSERDES_TX0_PRBS_SEED1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRBS_SEED1_ADDR(x), m)
#define HWIO_QSERDES_TX0_PRBS_SEED1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PRBS_SEED1_ADDR(x),v)
#define HWIO_QSERDES_TX0_PRBS_SEED1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRBS_SEED1_ADDR(x),m,v,HWIO_QSERDES_TX0_PRBS_SEED1_IN(x))
#define HWIO_QSERDES_TX0_PRBS_SEED1_PRBS_SEED1_BMSK                                                0xff
#define HWIO_QSERDES_TX0_PRBS_SEED1_PRBS_SEED1_SHFT                                                   0

#define HWIO_QSERDES_TX0_PRBS_SEED2_ADDR(x)                                                  ((x) + 0x98 + 0x6000)
#define HWIO_QSERDES_TX0_PRBS_SEED2_OFFS                                                     (0x98 + 0x6000)
#define HWIO_QSERDES_TX0_PRBS_SEED2_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_PRBS_SEED2_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PRBS_SEED2_ADDR(x))
#define HWIO_QSERDES_TX0_PRBS_SEED2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRBS_SEED2_ADDR(x), m)
#define HWIO_QSERDES_TX0_PRBS_SEED2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PRBS_SEED2_ADDR(x),v)
#define HWIO_QSERDES_TX0_PRBS_SEED2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRBS_SEED2_ADDR(x),m,v,HWIO_QSERDES_TX0_PRBS_SEED2_IN(x))
#define HWIO_QSERDES_TX0_PRBS_SEED2_PRBS_SEED2_BMSK                                                0xff
#define HWIO_QSERDES_TX0_PRBS_SEED2_PRBS_SEED2_SHFT                                                   0

#define HWIO_QSERDES_TX0_PRBS_SEED3_ADDR(x)                                                  ((x) + 0x9c + 0x6000)
#define HWIO_QSERDES_TX0_PRBS_SEED3_OFFS                                                     (0x9c + 0x6000)
#define HWIO_QSERDES_TX0_PRBS_SEED3_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_PRBS_SEED3_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PRBS_SEED3_ADDR(x))
#define HWIO_QSERDES_TX0_PRBS_SEED3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRBS_SEED3_ADDR(x), m)
#define HWIO_QSERDES_TX0_PRBS_SEED3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PRBS_SEED3_ADDR(x),v)
#define HWIO_QSERDES_TX0_PRBS_SEED3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRBS_SEED3_ADDR(x),m,v,HWIO_QSERDES_TX0_PRBS_SEED3_IN(x))
#define HWIO_QSERDES_TX0_PRBS_SEED3_PRBS_SEED3_BMSK                                                0xff
#define HWIO_QSERDES_TX0_PRBS_SEED3_PRBS_SEED3_SHFT                                                   0

#define HWIO_QSERDES_TX0_PRBS_SEED4_ADDR(x)                                                  ((x) + 0xa0 + 0x6000)
#define HWIO_QSERDES_TX0_PRBS_SEED4_OFFS                                                     (0xa0 + 0x6000)
#define HWIO_QSERDES_TX0_PRBS_SEED4_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_PRBS_SEED4_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PRBS_SEED4_ADDR(x))
#define HWIO_QSERDES_TX0_PRBS_SEED4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRBS_SEED4_ADDR(x), m)
#define HWIO_QSERDES_TX0_PRBS_SEED4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PRBS_SEED4_ADDR(x),v)
#define HWIO_QSERDES_TX0_PRBS_SEED4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRBS_SEED4_ADDR(x),m,v,HWIO_QSERDES_TX0_PRBS_SEED4_IN(x))
#define HWIO_QSERDES_TX0_PRBS_SEED4_PRBS_SEED4_BMSK                                                0xff
#define HWIO_QSERDES_TX0_PRBS_SEED4_PRBS_SEED4_SHFT                                                   0

#define HWIO_QSERDES_TX0_RESET_GEN_ADDR(x)                                                   ((x) + 0xa4 + 0x6000)
#define HWIO_QSERDES_TX0_RESET_GEN_OFFS                                                      (0xa4 + 0x6000)
#define HWIO_QSERDES_TX0_RESET_GEN_RMSK                                                            0x7f
#define HWIO_QSERDES_TX0_RESET_GEN_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_RESET_GEN_ADDR(x))
#define HWIO_QSERDES_TX0_RESET_GEN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RESET_GEN_ADDR(x), m)
#define HWIO_QSERDES_TX0_RESET_GEN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_RESET_GEN_ADDR(x),v)
#define HWIO_QSERDES_TX0_RESET_GEN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RESET_GEN_ADDR(x),m,v,HWIO_QSERDES_TX0_RESET_GEN_IN(x))
#define HWIO_QSERDES_TX0_RESET_GEN_SW_CDR_RESET_BMSK                                               0x40
#define HWIO_QSERDES_TX0_RESET_GEN_SW_CDR_RESET_SHFT                                                  6
#define HWIO_QSERDES_TX0_RESET_GEN_JITTER_GEN_RESET_BMSK                                           0x20
#define HWIO_QSERDES_TX0_RESET_GEN_JITTER_GEN_RESET_SHFT                                              5
#define HWIO_QSERDES_TX0_RESET_GEN_SW_TSYNC_BMSK                                                   0x10
#define HWIO_QSERDES_TX0_RESET_GEN_SW_TSYNC_SHFT                                                      4
#define HWIO_QSERDES_TX0_RESET_GEN_SW_RSYNC_BMSK                                                    0x8
#define HWIO_QSERDES_TX0_RESET_GEN_SW_RSYNC_SHFT                                                      3
#define HWIO_QSERDES_TX0_RESET_GEN_RSVD_BMSK                                                        0x4
#define HWIO_QSERDES_TX0_RESET_GEN_RSVD_SHFT                                                          2
#define HWIO_QSERDES_TX0_RESET_GEN_BIST_TX_RESET_BMSK                                               0x2
#define HWIO_QSERDES_TX0_RESET_GEN_BIST_TX_RESET_SHFT                                                 1
#define HWIO_QSERDES_TX0_RESET_GEN_BIST_RX_RESET_BMSK                                               0x1
#define HWIO_QSERDES_TX0_RESET_GEN_BIST_RX_RESET_SHFT                                                 0

#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR(x)                                             ((x) + 0xa8 + 0x6000)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_OFFS                                                (0xa8 + 0x6000)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_RMSK                                                       0x3
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR(x))
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR(x), m)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR(x),v)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR(x),m,v,HWIO_QSERDES_TX0_RESET_GEN_MUXES_IN(x))
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                             0x2
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                               1
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                             0x1
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                               0

#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR(x)                                            ((x) + 0xac + 0x6000)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_OFFS                                               (0xac + 0x6000)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_RMSK                                                     0x3f
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR(x))
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR(x), m)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR(x),v)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR(x),m,v,HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_IN(x))
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_DATAPATH_EN_MUX_BMSK                                  0x20
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_DATAPATH_EN_MUX_SHFT                                     5
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_DATAPATH_EN_BMSK                                      0x10
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_DATAPATH_EN_SHFT                                         4
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                                    0x8
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                      3
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                        0x4
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                          2
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                           0x2
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                             1
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                               0x1
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                                 0

#define HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR(x)                                                 ((x) + 0xb0 + 0x6000)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_OFFS                                                    (0xb0 + 0x6000)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_VMODE_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR(x))
#define HWIO_QSERDES_TX0_VMODE_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR(x),m,v,HWIO_QSERDES_TX0_VMODE_CTRL1_IN(x))
#define HWIO_QSERDES_TX0_VMODE_CTRL1_VMODE_CTRL1_BMSK                                              0xff
#define HWIO_QSERDES_TX0_VMODE_CTRL1_VMODE_CTRL1_SHFT                                                 0

#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x)                                        ((x) + 0xb4 + 0x6000)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OFFS                                           (0xb4 + 0x6000)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_RMSK                                                 0xff
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x))
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x), m)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x),v)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x),m,v,HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_IN(x))
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                        0xff
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                           0

#define HWIO_QSERDES_TX0_BIST_STATUS_ADDR(x)                                                 ((x) + 0xb8 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_STATUS_OFFS                                                    (0xb8 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_STATUS_RMSK                                                           0xf
#define HWIO_QSERDES_TX0_BIST_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_STATUS_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_STATUS_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_STATUS_BIST_STATUS_RO_BMSK                                            0xf
#define HWIO_QSERDES_TX0_BIST_STATUS_BIST_STATUS_RO_SHFT                                              0

#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR(x)                                           ((x) + 0xbc + 0x6000)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_OFFS                                              (0xbc + 0x6000)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_RMSK                                                    0xff
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                           0xff
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                              0

#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR(x)                                           ((x) + 0xc0 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_OFFS                                              (0xc0 + 0x6000)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_RMSK                                                    0xff
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR(x))
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR(x), m)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                           0xff
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                              0

#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR(x)                                      ((x) + 0xc4 + 0x6000)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_OFFS                                         (0xc4 + 0x6000)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_RMSK                                               0xff
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR(x))
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR(x), m)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                        0xff
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                           0

#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR(x)                                             ((x) + 0xc8 + 0x6000)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_OFFS                                                (0xc8 + 0x6000)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_RMSK                                                      0xff
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR(x))
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR(x), m)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR(x),v)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR(x),m,v,HWIO_QSERDES_TX0_LANE_DIG_CONFIG_IN(x))
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_RSVD_BMSK                                                 0xfe
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_RSVD_SHFT                                                    1
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                          0x1
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                            0

#define HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR(x)                                                 ((x) + 0xcc + 0x6000)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_OFFS                                                    (0xcc + 0x6000)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR(x))
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR(x), m)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR(x),v)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR(x),m,v,HWIO_QSERDES_TX0_PI_QEC_CTRL_IN(x))
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                              0xff
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                                 0

#define HWIO_QSERDES_TX0_PRE_EMPH_ADDR(x)                                                    ((x) + 0xd0 + 0x6000)
#define HWIO_QSERDES_TX0_PRE_EMPH_OFFS                                                       (0xd0 + 0x6000)
#define HWIO_QSERDES_TX0_PRE_EMPH_RMSK                                                             0x3f
#define HWIO_QSERDES_TX0_PRE_EMPH_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_PRE_EMPH_ADDR(x))
#define HWIO_QSERDES_TX0_PRE_EMPH_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRE_EMPH_ADDR(x), m)
#define HWIO_QSERDES_TX0_PRE_EMPH_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_PRE_EMPH_ADDR(x),v)
#define HWIO_QSERDES_TX0_PRE_EMPH_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRE_EMPH_ADDR(x),m,v,HWIO_QSERDES_TX0_PRE_EMPH_IN(x))
#define HWIO_QSERDES_TX0_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                             0x20
#define HWIO_QSERDES_TX0_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                                5
#define HWIO_QSERDES_TX0_PRE_EMPH_PREEMPH_BMSK                                                     0x1f
#define HWIO_QSERDES_TX0_PRE_EMPH_PREEMPH_SHFT                                                        0

#define HWIO_QSERDES_TX0_SW_RESET_ADDR(x)                                                    ((x) + 0xd4 + 0x6000)
#define HWIO_QSERDES_TX0_SW_RESET_OFFS                                                       (0xd4 + 0x6000)
#define HWIO_QSERDES_TX0_SW_RESET_RMSK                                                              0x1
#define HWIO_QSERDES_TX0_SW_RESET_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_SW_RESET_ADDR(x))
#define HWIO_QSERDES_TX0_SW_RESET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_SW_RESET_ADDR(x), m)
#define HWIO_QSERDES_TX0_SW_RESET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_SW_RESET_ADDR(x),v)
#define HWIO_QSERDES_TX0_SW_RESET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_SW_RESET_ADDR(x),m,v,HWIO_QSERDES_TX0_SW_RESET_IN(x))
#define HWIO_QSERDES_TX0_SW_RESET_SW_RESET_BMSK                                                     0x1
#define HWIO_QSERDES_TX0_SW_RESET_SW_RESET_SHFT                                                       0

#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR(x)                                               ((x) + 0xd8 + 0x6000)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_OFFS                                                  (0xd8 + 0x6000)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR(x))
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR(x), m)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR(x),v)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR(x),m,v,HWIO_QSERDES_TX0_DIG_BKUP_CTRL_IN(x))
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_RSVD_BMSK                                                   0xff
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_RSVD_SHFT                                                      0

#define HWIO_QSERDES_TX0_DEBUG_BUS0_ADDR(x)                                                  ((x) + 0xdc + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS0_OFFS                                                     (0xdc + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS0_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS0_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS0_ADDR(x))
#define HWIO_QSERDES_TX0_DEBUG_BUS0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS0_ADDR(x), m)
#define HWIO_QSERDES_TX0_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                             0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                0

#define HWIO_QSERDES_TX0_DEBUG_BUS1_ADDR(x)                                                  ((x) + 0xe0 + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS1_OFFS                                                     (0xe0 + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS1_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS1_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS1_ADDR(x))
#define HWIO_QSERDES_TX0_DEBUG_BUS1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS1_ADDR(x), m)
#define HWIO_QSERDES_TX0_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                            0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                               0

#define HWIO_QSERDES_TX0_DEBUG_BUS2_ADDR(x)                                                  ((x) + 0xe4 + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS2_OFFS                                                     (0xe4 + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS2_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS2_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS2_ADDR(x))
#define HWIO_QSERDES_TX0_DEBUG_BUS2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS2_ADDR(x), m)
#define HWIO_QSERDES_TX0_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                              0

#define HWIO_QSERDES_TX0_DEBUG_BUS3_ADDR(x)                                                  ((x) + 0xe8 + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS3_OFFS                                                     (0xe8 + 0x6000)
#define HWIO_QSERDES_TX0_DEBUG_BUS3_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS3_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS3_ADDR(x))
#define HWIO_QSERDES_TX0_DEBUG_BUS3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS3_ADDR(x), m)
#define HWIO_QSERDES_TX0_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                              0

#define HWIO_QSERDES_TX0_TX_BKUP_RO_BUS_ADDR(x)                                              ((x) + 0xec + 0x6000)
#define HWIO_QSERDES_TX0_TX_BKUP_RO_BUS_OFFS                                                 (0xec + 0x6000)
#define HWIO_QSERDES_TX0_TX_BKUP_RO_BUS_RMSK                                                       0xff
#define HWIO_QSERDES_TX0_TX_BKUP_RO_BUS_IN(x)            \
                in_dword(HWIO_QSERDES_TX0_TX_BKUP_RO_BUS_ADDR(x))
#define HWIO_QSERDES_TX0_TX_BKUP_RO_BUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_BKUP_RO_BUS_ADDR(x), m)
#define HWIO_QSERDES_TX0_TX_BKUP_RO_BUS_TX_BKUP_READ_BUS_BMSK                                      0xff
#define HWIO_QSERDES_TX0_TX_BKUP_RO_BUS_TX_BKUP_READ_BUS_SHFT                                         0

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_RX0_QSERDES_RX0_PCIE4_QMP_RX
 *--------------------------------------------------------------------------*/

#define QSERDES_RX0_QSERDES_RX0_PCIE4_QMP_RX_REG_BASE                                                  (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00006200)
#define QSERDES_RX0_QSERDES_RX0_PCIE4_QMP_RX_REG_BASE_SIZE                                             0x2f4
#define QSERDES_RX0_QSERDES_RX0_PCIE4_QMP_RX_REG_BASE_USED                                             0x2f0
#define QSERDES_RX0_QSERDES_RX0_PCIE4_QMP_RX_REG_BASE_OFFS                                             0x00006200

#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR(x)                                                    ((x) + 0x0 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_OFFS                                                       (0x0 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_IN(x))
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_UCDR_FO_GAIN_RATE0_BMSK                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE0_UCDR_FO_GAIN_RATE0_SHFT                                             0

#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR(x)                                                    ((x) + 0x4 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_OFFS                                                       (0x4 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_IN(x))
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_UCDR_FO_GAIN_RATE1_BMSK                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE1_UCDR_FO_GAIN_RATE1_SHFT                                             0

#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR(x)                                                    ((x) + 0x8 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_OFFS                                                       (0x8 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_IN(x))
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_UCDR_FO_GAIN_RATE2_BMSK                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE2_UCDR_FO_GAIN_RATE2_SHFT                                             0

#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR(x)                                                    ((x) + 0xc + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_OFFS                                                       (0xc + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_IN(x))
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_UCDR_FO_GAIN_RATE3_BMSK                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RATE3_UCDR_FO_GAIN_RATE3_SHFT                                             0

#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR(x)                                                    ((x) + 0x10 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_OFFS                                                       (0x10 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_IN(x))
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_UCDR_SO_GAIN_RATE0_BMSK                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE0_UCDR_SO_GAIN_RATE0_SHFT                                             0

#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR(x)                                                    ((x) + 0x14 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_OFFS                                                       (0x14 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_IN(x))
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_UCDR_SO_GAIN_RATE1_BMSK                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE1_UCDR_SO_GAIN_RATE1_SHFT                                             0

#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR(x)                                                    ((x) + 0x18 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_OFFS                                                       (0x18 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_IN(x))
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_UCDR_SO_GAIN_RATE2_BMSK                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE2_UCDR_SO_GAIN_RATE2_SHFT                                             0

#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR(x)                                                    ((x) + 0x1c + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_OFFS                                                       (0x1c + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_IN(x))
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_UCDR_SO_GAIN_RATE3_BMSK                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RATE3_UCDR_SO_GAIN_RATE3_SHFT                                             0

#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR(x)                                                      ((x) + 0x20 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_OFFS                                                         (0x20 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_IN(x))
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_MUX_BMSK                                               0x80
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_MUX_SHFT                                                  7
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_BMSK                                                   0x40
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_SHFT                                                      6
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_FLIP_BMSK                                              0x20
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_FLIP_SHFT                                                 5
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                        0x10
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                           4
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_PD_MODE_BMSK                                                        0x8
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_PD_MODE_SHFT                                                          3
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_ENABLE_BMSK                                                    0x4
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_ENABLE_SHFT                                                      2
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                         0x2
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                           1
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                           0x1
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                             0

#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x)                                           ((x) + 0x24 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_OFFS                                              (0x24 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_RMSK                                                     0xf
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_IN(x))
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE3_BMSK                             0x8
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE3_SHFT                               3
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE2_BMSK                             0x4
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE2_SHFT                               2
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE1_BMSK                             0x2
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE1_SHFT                               1
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE0_BMSK                             0x1
#define HWIO_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE0_SHFT                               0

#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x)                                         ((x) + 0x28 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_OFFS                                            (0x28 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_RMSK                                                  0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_IN(x))
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_SO_ACC_DEFAULT_VAL_RATE0_BMSK                         0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE0_SO_ACC_DEFAULT_VAL_RATE0_SHFT                            0

#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x)                                         ((x) + 0x2c + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_OFFS                                            (0x2c + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_RMSK                                                  0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_IN(x))
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_SO_ACC_DEFAULT_VAL_RATE1_BMSK                         0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE1_SO_ACC_DEFAULT_VAL_RATE1_SHFT                            0

#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x)                                         ((x) + 0x30 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_OFFS                                            (0x30 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_RMSK                                                  0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_IN(x))
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_SO_ACC_DEFAULT_VAL_RATE2_BMSK                         0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE2_SO_ACC_DEFAULT_VAL_RATE2_SHFT                            0

#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x)                                         ((x) + 0x34 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_OFFS                                            (0x34 + 0x6200)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_RMSK                                                  0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x))
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x), m)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x),v)
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x),m,v,HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_IN(x))
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_SO_ACC_DEFAULT_VAL_RATE3_BMSK                         0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_ACC_DEFAULT_VAL_RATE3_SO_ACC_DEFAULT_VAL_RATE3_SHFT                            0

#define HWIO_QSERDES_RX0_AUX_CONTROL_ADDR(x)                                                           ((x) + 0x38 + 0x6200)
#define HWIO_QSERDES_RX0_AUX_CONTROL_OFFS                                                              (0x38 + 0x6200)
#define HWIO_QSERDES_RX0_AUX_CONTROL_RMSK                                                                    0xff
#define HWIO_QSERDES_RX0_AUX_CONTROL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AUX_CONTROL_ADDR(x))
#define HWIO_QSERDES_RX0_AUX_CONTROL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AUX_CONTROL_ADDR(x), m)
#define HWIO_QSERDES_RX0_AUX_CONTROL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_AUX_CONTROL_ADDR(x),v)
#define HWIO_QSERDES_RX0_AUX_CONTROL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AUX_CONTROL_ADDR(x),m,v,HWIO_QSERDES_RX0_AUX_CONTROL_IN(x))
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUXDATA_THRESH_FORCE_BMSK                                               0x80
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUXDATA_THRESH_FORCE_SHFT                                                  7
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_MUX_BMSK                                                     0x40
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_MUX_SHFT                                                        6
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_BMSK                                                         0x3f
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_SHFT                                                            0

#define HWIO_QSERDES_RX0_AUXDATA_TB_ADDR(x)                                                            ((x) + 0x3c + 0x6200)
#define HWIO_QSERDES_RX0_AUXDATA_TB_OFFS                                                               (0x3c + 0x6200)
#define HWIO_QSERDES_RX0_AUXDATA_TB_RMSK                                                                     0xff
#define HWIO_QSERDES_RX0_AUXDATA_TB_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AUXDATA_TB_ADDR(x))
#define HWIO_QSERDES_RX0_AUXDATA_TB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AUXDATA_TB_ADDR(x), m)
#define HWIO_QSERDES_RX0_AUXDATA_TB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_AUXDATA_TB_ADDR(x),v)
#define HWIO_QSERDES_RX0_AUXDATA_TB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AUXDATA_TB_ADDR(x),m,v,HWIO_QSERDES_RX0_AUXDATA_TB_IN(x))
#define HWIO_QSERDES_RX0_AUXDATA_TB_AUXDATA_TB_MUX_BMSK                                                      0x80
#define HWIO_QSERDES_RX0_AUXDATA_TB_AUXDATA_TB_MUX_SHFT                                                         7
#define HWIO_QSERDES_RX0_AUXDATA_TB_AUXDATA_TB_BMSK                                                          0x7f
#define HWIO_QSERDES_RX0_AUXDATA_TB_AUXDATA_TB_SHFT                                                             0

#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR(x)                                                      ((x) + 0x40 + 0x6200)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_OFFS                                                         (0x40 + 0x6200)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR(x))
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR(x), m)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR(x),v)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR(x),m,v,HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IN(x))
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                    0x80
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                       7
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                                0x40
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                   6
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                     0x20
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                        5
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                                 0x10
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                    4
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                                0x8
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                                  3
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                               0x4
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                                 2
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                    0x2
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                      1
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                       0x1
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                         0

#define HWIO_QSERDES_RX0_EOM_CTRL1_ADDR(x)                                                             ((x) + 0x44 + 0x6200)
#define HWIO_QSERDES_RX0_EOM_CTRL1_OFFS                                                                (0x44 + 0x6200)
#define HWIO_QSERDES_RX0_EOM_CTRL1_RMSK                                                                      0xff
#define HWIO_QSERDES_RX0_EOM_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_EOM_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_EOM_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_EOM_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_EOM_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_EOM_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_EOM_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_EOM_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_EOM_CTRL1_IN(x))
#define HWIO_QSERDES_RX0_EOM_CTRL1_VTH_DIR_MUX_BMSK                                                          0x80
#define HWIO_QSERDES_RX0_EOM_CTRL1_VTH_DIR_MUX_SHFT                                                             7
#define HWIO_QSERDES_RX0_EOM_CTRL1_VTH_DIR_BMSK                                                              0x40
#define HWIO_QSERDES_RX0_EOM_CTRL1_VTH_DIR_SHFT                                                                 6
#define HWIO_QSERDES_RX0_EOM_CTRL1_DTAP1_EB_VTH_DIR0_BMSK                                                    0x20
#define HWIO_QSERDES_RX0_EOM_CTRL1_DTAP1_EB_VTH_DIR0_SHFT                                                       5
#define HWIO_QSERDES_RX0_EOM_CTRL1_DTAP1_E_VTH_DIR0_BMSK                                                     0x10
#define HWIO_QSERDES_RX0_EOM_CTRL1_DTAP1_E_VTH_DIR0_SHFT                                                        4
#define HWIO_QSERDES_RX0_EOM_CTRL1_EOM_MODE_VTH_DIR0_BMSK                                                     0xf
#define HWIO_QSERDES_RX0_EOM_CTRL1_EOM_MODE_VTH_DIR0_SHFT                                                       0

#define HWIO_QSERDES_RX0_EOM_CTRL2_ADDR(x)                                                             ((x) + 0x48 + 0x6200)
#define HWIO_QSERDES_RX0_EOM_CTRL2_OFFS                                                                (0x48 + 0x6200)
#define HWIO_QSERDES_RX0_EOM_CTRL2_RMSK                                                                      0x3f
#define HWIO_QSERDES_RX0_EOM_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_EOM_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_EOM_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_EOM_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_EOM_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_EOM_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_EOM_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_EOM_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_EOM_CTRL2_IN(x))
#define HWIO_QSERDES_RX0_EOM_CTRL2_DTAP1_EB_VTH_DIR1_BMSK                                                    0x20
#define HWIO_QSERDES_RX0_EOM_CTRL2_DTAP1_EB_VTH_DIR1_SHFT                                                       5
#define HWIO_QSERDES_RX0_EOM_CTRL2_DTAP1_E_VTH_DIR1_BMSK                                                     0x10
#define HWIO_QSERDES_RX0_EOM_CTRL2_DTAP1_E_VTH_DIR1_SHFT                                                        4
#define HWIO_QSERDES_RX0_EOM_CTRL2_EOM_MODE_VTH_DIR1_BMSK                                                     0xf
#define HWIO_QSERDES_RX0_EOM_CTRL2_EOM_MODE_VTH_DIR1_SHFT                                                       0

#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR(x)                                                        ((x) + 0x4c + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_OFFS                                                           (0x4c + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_RMSK                                                                  0x1
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR(x))
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR(x), m)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR(x),v)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR(x),m,v,HWIO_QSERDES_RX0_AC_JTAG_ENABLE_IN(x))
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                       0x1
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                         0

#define HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR(x)                                                         ((x) + 0x50 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_OFFS                                                            (0x50 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_RMSK                                                                   0x3
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR(x))
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR(x), m)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR(x),v)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR(x),m,v,HWIO_QSERDES_RX0_AC_JTAG_INITP_IN(x))
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                   1
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                     0x1
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                       0

#define HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR(x)                                                         ((x) + 0x54 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_OFFS                                                            (0x54 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_RMSK                                                                   0x3
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR(x))
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR(x), m)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR(x),v)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR(x),m,v,HWIO_QSERDES_RX0_AC_JTAG_INITN_IN(x))
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                   1
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                     0x1
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                       0

#define HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR(x)                                                           ((x) + 0x58 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_OFFS                                                              (0x58 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_RMSK                                                                     0x1
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR(x))
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR(x), m)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR(x),v)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR(x),m,v,HWIO_QSERDES_RX0_AC_JTAG_LVL_IN(x))
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                         0x1
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                           0

#define HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR(x)                                                          ((x) + 0x5c + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_OFFS                                                             (0x5c + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_RMSK                                                                    0x1
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR(x))
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR(x),v)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR(x),m,v,HWIO_QSERDES_RX0_AC_JTAG_MODE_IN(x))
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                       0x1
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                         0

#define HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR(x)                                                         ((x) + 0x60 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_OFFS                                                            (0x60 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_RMSK                                                                   0x1
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR(x))
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR(x), m)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR(x),v)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR(x),m,v,HWIO_QSERDES_RX0_AC_JTAG_RESET_IN(x))
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                     0x1
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                       0

#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR(x)                                                         ((x) + 0x64 + 0x6200)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_OFFS                                                            (0x64 + 0x6200)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR(x))
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_IN(x))
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                       0x40
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                          6
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                      0x20
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                         5
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                          0x10
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                             4
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                       0x8
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                         3
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                           0x4
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                             2
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                       0x2
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                         1
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                           0x1
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                             0

#define HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR(x)                                                 ((x) + 0x68 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_OFFS                                                    (0x68 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_RMSK                                                          0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_IDAC_I0_BMSK                                                  0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_IDAC_I0_SHFT                                                     0

#define HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x)                                              ((x) + 0x6c + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_OFFS                                                 (0x6c + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_RMSK                                                       0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_IDAC_I0B_BMSK                                              0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_IDAC_I0B_SHFT                                                 0

#define HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_ADDR(x)                                                 ((x) + 0x70 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_OFFS                                                    (0x70 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_RMSK                                                          0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_IDAC_I1_BMSK                                                  0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_I1_DC_OFFSETS_IDAC_I1_SHFT                                                     0

#define HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x)                                              ((x) + 0x74 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_OFFS                                                 (0x74 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_RMSK                                                       0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_IDAC_I1B_BMSK                                              0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_I1BAR_DC_OFFSETS_IDAC_I1B_SHFT                                                 0

#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR(x)                                                  ((x) + 0x78 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OFFS                                                     (0x78 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_RMSK                                                           0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                    0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                       0

#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x)                                               ((x) + 0x7c + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                                  (0x7c + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                        0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                                0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                   0

#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR(x)                                                  ((x) + 0x80 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OFFS                                                     (0x80 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_RMSK                                                           0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                    0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                       0

#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x)                                               ((x) + 0x84 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                                  (0x84 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                        0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                                0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                   0

#define HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR(x)                                                            ((x) + 0x88 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_OFFS                                                               (0x88 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_RMSK                                                                     0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_EN_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_AROUND_DEMET_BMSK                                               0x40
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_AROUND_DEMET_SHFT                                                  6
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_BMSK                                                            0x20
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_SHFT                                                               5
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                     0x10
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                        4
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                      0x8
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                        3
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                          0x4
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                            2
#define HWIO_QSERDES_RX0_RX_IDAC_EN_DATA_SLICER_CAL_EN_MUX_BMSK                                               0x2
#define HWIO_QSERDES_RX0_RX_IDAC_EN_DATA_SLICER_CAL_EN_MUX_SHFT                                                 1
#define HWIO_QSERDES_RX0_RX_IDAC_EN_DATA_SLICER_CAL_EN_BMSK                                                   0x1
#define HWIO_QSERDES_RX0_RX_IDAC_EN_DATA_SLICER_CAL_EN_SHFT                                                     0

#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR(x)                                                       ((x) + 0x8c + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_OFFS                                                          (0x8c + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_RMSK                                                                0xff
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                    0xff
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                       0

#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR(x)                                                          ((x) + 0x90 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_OFFS                                                             (0x90 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_RMSK                                                                   0xff
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IDAC_SIGN_IN(x))
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                         0xff
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                            0

#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x)                                             ((x) + 0x94 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_OFFS                                                (0x94 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_RMSK                                                      0x7f
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_IN(x))
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_SUM_VCMOUT_CAL_MUX_BMSK                                   0x40
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_SUM_VCMOUT_CAL_MUX_SHFT                                      6
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_SUM_VCMOUT_CAL_BMSK                                       0x3f
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CODE_OVERRIDE_SUM_VCMOUT_CAL_SHFT                                          0

#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_ADDR(x)                                                     ((x) + 0x98 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_OFFS                                                        (0x98 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_RMSK                                                              0x3f
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IN(x))
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_FORCE_DONE_BMSK                                          0x20
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_FORCE_DONE_SHFT                                             5
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_SETTLE_TIME_BMSK                                         0x18
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_SETTLE_TIME_SHFT                                            3
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_POL_FLIP_BMSK                                             0x4
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_POL_FLIP_SHFT                                               2
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_EN_MUX_BMSK                                               0x2
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_EN_MUX_SHFT                                                 1
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_EN_BMSK                                                   0x1
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL1_IVCM_CAL_EN_SHFT                                                     0

#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_ADDR(x)                                                     ((x) + 0x9c + 0x6200)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_OFFS                                                        (0x9c + 0x6200)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_RMSK                                                              0xff
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_IN(x))
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_EN_SA_VOS_BMSK                                                    0x80
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_EN_SA_VOS_SHFT                                                       7
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_1_MUX_BMSK                                            0x40
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_1_MUX_SHFT                                               6
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_1_BMSK                                                0x20
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_1_SHFT                                                   5
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_0_MUX_BMSK                                            0x10
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_0_MUX_SHFT                                               4
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_0_BMSK                                                 0x8
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_0_SHFT                                                   3
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SUM_CAL_REF_SEL_BMSK                                               0x7
#define HWIO_QSERDES_RX0_RX_IVCM_CAL_CTRL2_SUM_CAL_REF_SEL_SHFT                                                 0

#define HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_ADDR(x)                                                ((x) + 0xa0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_OFFS                                                   (0xa0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_RMSK                                                         0x7f
#define HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_IN(x))
#define HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_IVCM_CAL_POSTCAL_OFFSET_BMSK                                 0x7f
#define HWIO_QSERDES_RX0_RX_IVCM_POSTCAL_OFFSET_IVCM_CAL_POSTCAL_OFFSET_SHFT                                    0

#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR(x)                                                      ((x) + 0xa4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_OFFS                                                         (0xa4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_RMSK                                                               0x1f
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR(x))
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_IN(x))
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_PAR_RATE_MUX_BMSK                                               0x10
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_PAR_RATE_MUX_SHFT                                                  4
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_PAR_RATE_BMSK                                                    0xc
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_PAR_RATE_SHFT                                                      2
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_HIGHZ_MUX_BMSK                                                   0x2
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_HIGHZ_MUX_SHFT                                                     1
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_HIGHZ_BMSK                                                       0x1
#define HWIO_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_HIGHZ_SHFT                                                         0

#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x)                                    ((x) + 0xa8 + 0x6200)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                       (0xa8 + 0x6200)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                             0x3f
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN(x))
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                            0x20
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                               5
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                                0x10
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                   4
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                             0x8
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                               3
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                                 0x4
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                   2
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                             0x2
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                               1
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                                 0x1
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                   0

#define HWIO_QSERDES_RX0_DFE_1_ADDR(x)                                                                 ((x) + 0xac + 0x6200)
#define HWIO_QSERDES_RX0_DFE_1_OFFS                                                                    (0xac + 0x6200)
#define HWIO_QSERDES_RX0_DFE_1_RMSK                                                                          0xff
#define HWIO_QSERDES_RX0_DFE_1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_1_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_1_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_1_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_1_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_1_IN(x))
#define HWIO_QSERDES_RX0_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                         0xf8
#define HWIO_QSERDES_RX0_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                            3
#define HWIO_QSERDES_RX0_DFE_1_KTAP1_BMSK                                                                     0x7
#define HWIO_QSERDES_RX0_DFE_1_KTAP1_SHFT                                                                       0

#define HWIO_QSERDES_RX0_DFE_2_ADDR(x)                                                                 ((x) + 0xb0 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_2_OFFS                                                                    (0xb0 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_2_RMSK                                                                          0xff
#define HWIO_QSERDES_RX0_DFE_2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_2_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_2_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_2_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_2_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_2_IN(x))
#define HWIO_QSERDES_RX0_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                         0xf8
#define HWIO_QSERDES_RX0_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                            3
#define HWIO_QSERDES_RX0_DFE_2_KTAP2_BMSK                                                                     0x7
#define HWIO_QSERDES_RX0_DFE_2_KTAP2_SHFT                                                                       0

#define HWIO_QSERDES_RX0_DFE_3_ADDR(x)                                                                 ((x) + 0xb4 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_3_OFFS                                                                    (0xb4 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_3_RMSK                                                                          0xff
#define HWIO_QSERDES_RX0_DFE_3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_3_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_3_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_3_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_3_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_3_IN(x))
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_MODE_BMSK                                                             0xc0
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_MODE_SHFT                                                                6
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_EN_BMSK                                                               0x20
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_EN_SHFT                                                                  5
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                        0x10
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                           4
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_MODE_BMSK                                                              0xc
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_MODE_SHFT                                                                2
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_EN_BMSK                                                                0x2
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_EN_SHFT                                                                  1
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                         0x1
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                           0

#define HWIO_QSERDES_RX0_DFE_4_ADDR(x)                                                                 ((x) + 0xb8 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_4_OFFS                                                                    (0xb8 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_4_RMSK                                                                          0xff
#define HWIO_QSERDES_RX0_DFE_4_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_4_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_4_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_4_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_4_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_4_IN(x))
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_FORCE_EN_MUX_BMSK                                                     0x80
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_FORCE_EN_MUX_SHFT                                                        7
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_FORCE_EN_BMSK                                                         0x40
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_FORCE_EN_SHFT                                                            6
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_FORCE_EN_MUX_BMSK                                                     0x20
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_FORCE_EN_MUX_SHFT                                                        5
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_FORCE_EN_BMSK                                                         0x10
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_FORCE_EN_SHFT                                                            4
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                        0x8
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                          3
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_EN_MUX_BMSK                                                            0x4
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_EN_MUX_SHFT                                                              2
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                        0x2
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                          1
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_EN_MUX_BMSK                                                            0x1
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_EN_MUX_SHFT                                                              0

#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_ADDR(x)                                                         ((x) + 0xbc + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_OFFS                                                            (0xbc + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP3_CTRL_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP3_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_TAP3_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_TAP3_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_TAP3_CTRL_IN(x))
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_FORCE_EN_MUX_BMSK                                             0x80
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_FORCE_EN_MUX_SHFT                                                7
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_FORCE_EN_BMSK                                                 0x40
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_FORCE_EN_SHFT                                                    6
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_BYP_EN_MUX_BMSK                                               0x20
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_BYP_EN_MUX_SHFT                                                  5
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_EN_MUX_BMSK                                                   0x10
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_EN_MUX_SHFT                                                      4
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_EN_BMSK                                                        0x8
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_EN_SHFT                                                          3
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_FLIP_SIGN_BMSK                                                 0x4
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_FLIP_SIGN_SHFT                                                   2
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_MODE_BMSK                                                      0x3
#define HWIO_QSERDES_RX0_DFE_TAP3_CTRL_TAP3ADP_MODE_SHFT                                                        0

#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_ADDR(x)                                                  ((x) + 0xc0 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_OFFS                                                     (0xc0 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_RMSK                                                           0x7f
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_IN(x))
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_TAP3CODE_MAN_VAL_BMSK                                          0x78
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_TAP3CODE_MAN_VAL_SHFT                                             3
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_KTAP3_BMSK                                                      0x7
#define HWIO_QSERDES_RX0_DFE_TAP3_MANVAL_KTAP_KTAP3_SHFT                                                        0

#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_ADDR(x)                                                         ((x) + 0xc4 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_OFFS                                                            (0xc4 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP4_CTRL_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP4_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_TAP4_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_TAP4_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_TAP4_CTRL_IN(x))
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_FORCE_EN_MUX_BMSK                                             0x80
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_FORCE_EN_MUX_SHFT                                                7
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_FORCE_EN_BMSK                                                 0x40
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_FORCE_EN_SHFT                                                    6
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_BYP_EN_MUX_BMSK                                               0x20
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_BYP_EN_MUX_SHFT                                                  5
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_EN_MUX_BMSK                                                   0x10
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_EN_MUX_SHFT                                                      4
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_EN_BMSK                                                        0x8
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_EN_SHFT                                                          3
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_FLIP_SIGN_BMSK                                                 0x4
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_FLIP_SIGN_SHFT                                                   2
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_MODE_BMSK                                                      0x3
#define HWIO_QSERDES_RX0_DFE_TAP4_CTRL_TAP4ADP_MODE_SHFT                                                        0

#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_ADDR(x)                                                  ((x) + 0xc8 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_OFFS                                                     (0xc8 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_RMSK                                                           0x7f
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_IN(x))
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_TAP4CODE_MAN_VAL_BMSK                                          0x78
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_TAP4CODE_MAN_VAL_SHFT                                             3
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_KTAP4_BMSK                                                      0x7
#define HWIO_QSERDES_RX0_DFE_TAP4_MANVAL_KTAP_KTAP4_SHFT                                                        0

#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_ADDR(x)                                                         ((x) + 0xcc + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_OFFS                                                            (0xcc + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP5_CTRL_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP5_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_TAP5_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_TAP5_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_TAP5_CTRL_IN(x))
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_FORCE_EN_MUX_BMSK                                             0x80
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_FORCE_EN_MUX_SHFT                                                7
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_FORCE_EN_BMSK                                                 0x40
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_FORCE_EN_SHFT                                                    6
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_BYP_EN_MUX_BMSK                                               0x20
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_BYP_EN_MUX_SHFT                                                  5
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_EN_MUX_BMSK                                                   0x10
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_EN_MUX_SHFT                                                      4
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_EN_BMSK                                                        0x8
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_EN_SHFT                                                          3
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_FLIP_SIGN_BMSK                                                 0x4
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_FLIP_SIGN_SHFT                                                   2
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_MODE_BMSK                                                      0x3
#define HWIO_QSERDES_RX0_DFE_TAP5_CTRL_TAP5ADP_MODE_SHFT                                                        0

#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_ADDR(x)                                                  ((x) + 0xd0 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_OFFS                                                     (0xd0 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_RMSK                                                           0x7f
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_IN(x))
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_TAP5CODE_MAN_VAL_BMSK                                          0x78
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_TAP5CODE_MAN_VAL_SHFT                                             3
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_KTAP5_BMSK                                                      0x7
#define HWIO_QSERDES_RX0_DFE_TAP5_MANVAL_KTAP_KTAP5_SHFT                                                        0

#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_ADDR(x)                                                          ((x) + 0xd4 + 0x6200)
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_OFFS                                                             (0xd4 + 0x6200)
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_RMSK                                                                   0x1f
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_TX_ADPT_CTRL_ADDR(x))
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_TX_ADPT_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_TX_ADPT_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_TX_ADPT_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX0_TX_ADPT_CTRL_IN(x))
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_TX_ADPT_USE_CTLE_CODE_BMSK                                             0x10
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_TX_ADPT_USE_CTLE_CODE_SHFT                                                4
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_PRE_CODE_DEP_DISABLE_BMSK                                               0x8
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_PRE_CODE_DEP_DISABLE_SHFT                                                 3
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_POSTCODE_DEP_DISABLE_BMSK                                               0x4
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_POSTCODE_DEP_DISABLE_SHFT                                                 2
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_TX_ADPT_EN_MUX_BMSK                                                     0x2
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_TX_ADPT_EN_MUX_SHFT                                                       1
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_TX_ADPT_EN_BMSK                                                         0x1
#define HWIO_QSERDES_RX0_TX_ADPT_CTRL_TX_ADPT_EN_SHFT                                                           0

#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_ADDR(x)                                                ((x) + 0xd8 + 0x6200)
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_OFFS                                                   (0xd8 + 0x6200)
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_RMSK                                                         0xff
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_ADDR(x))
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_ADDR(x), m)
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_ADDR(x),v)
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_ADDR(x),m,v,HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_IN(x))
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_DEC_POST_MUX_BMSK                                            0x80
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_DEC_POST_MUX_SHFT                                               7
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_DEC_POST_BMSK                                                0x40
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_DEC_POST_SHFT                                                   6
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_INC_POST_MUX_BMSK                                            0x20
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_INC_POST_MUX_SHFT                                               5
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_INC_POST_BMSK                                                0x10
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_INC_POST_SHFT                                                   4
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_DEC_PRE_MUX_BMSK                                              0x8
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_DEC_PRE_MUX_SHFT                                                3
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_DEC_PRE_BMSK                                                  0x4
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_DEC_PRE_SHFT                                                    2
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_INC_PRE_MUX_BMSK                                              0x2
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_INC_PRE_MUX_SHFT                                                1
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_INC_PRE_BMSK                                                  0x1
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE1_INC_PRE_SHFT                                                    0

#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_ADDR(x)                                                ((x) + 0xdc + 0x6200)
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_OFFS                                                   (0xdc + 0x6200)
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_RMSK                                                          0xf
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_ADDR(x))
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_ADDR(x), m)
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_ADDR(x),v)
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_ADDR(x),m,v,HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_IN(x))
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_DEC_MAIN_MUX_BMSK                                             0x8
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_DEC_MAIN_MUX_SHFT                                               3
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_DEC_MAIN_BMSK                                                 0x4
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_DEC_MAIN_SHFT                                                   2
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_INC_MAIN_MUX_BMSK                                             0x2
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_INC_MAIN_MUX_SHFT                                               1
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_INC_MAIN_BMSK                                                 0x1
#define HWIO_QSERDES_RX0_TX_ADAPT_OUT_OVERRIDE2_INC_MAIN_SHFT                                                   0

#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR(x)                                                        ((x) + 0xe0 + 0x6200)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_OFFS                                                           (0xe0 + 0x6200)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_RMSK                                                                 0xf8
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_IN(x))
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                      0x80
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                         7
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                     0x60
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                        5
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                       0x10
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                          4
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                                 0x8
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                   3

#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR(x)                                                        ((x) + 0xe4 + 0x6200)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_OFFS                                                           (0xe4 + 0x6200)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_RMSK                                                                  0xf
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_IN(x))
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_MUX_BMSK                                              0x8
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_MUX_SHFT                                                3
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_BMSK                                                  0x4
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_SHFT                                                    2
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                                0x2
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                                  1
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                    0x1
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                      0

#define HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR(x)                                                       ((x) + 0xe8 + 0x6200)
#define HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_OFFS                                                          (0xe8 + 0x6200)
#define HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_RMSK                                                                 0xf
#define HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR(x))
#define HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR(x), m)
#define HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR(x),v)
#define HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR(x),m,v,HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_IN(x))
#define HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_VGACODE_MAN_VAL_BMSK                                                 0xf
#define HWIO_QSERDES_RX0_VGA_CAL_MAN_VAL_VGACODE_MAN_VAL_SHFT                                                   0

#define HWIO_QSERDES_RX0_KVGA_CTRL1_ADDR(x)                                                            ((x) + 0xec + 0x6200)
#define HWIO_QSERDES_RX0_KVGA_CTRL1_OFFS                                                               (0xec + 0x6200)
#define HWIO_QSERDES_RX0_KVGA_CTRL1_RMSK                                                                     0x77
#define HWIO_QSERDES_RX0_KVGA_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_KVGA_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_KVGA_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_KVGA_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_KVGA_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_KVGA_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_KVGA_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_KVGA_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_KVGA_CTRL1_IN(x))
#define HWIO_QSERDES_RX0_KVGA_CTRL1_KVGA_RATE1_BMSK                                                          0x70
#define HWIO_QSERDES_RX0_KVGA_CTRL1_KVGA_RATE1_SHFT                                                             4
#define HWIO_QSERDES_RX0_KVGA_CTRL1_KVGA_RATE0_BMSK                                                           0x7
#define HWIO_QSERDES_RX0_KVGA_CTRL1_KVGA_RATE0_SHFT                                                             0

#define HWIO_QSERDES_RX0_KVGA_CTRL2_ADDR(x)                                                            ((x) + 0xf0 + 0x6200)
#define HWIO_QSERDES_RX0_KVGA_CTRL2_OFFS                                                               (0xf0 + 0x6200)
#define HWIO_QSERDES_RX0_KVGA_CTRL2_RMSK                                                                     0x77
#define HWIO_QSERDES_RX0_KVGA_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_KVGA_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_KVGA_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_KVGA_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_KVGA_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_KVGA_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_KVGA_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_KVGA_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_KVGA_CTRL2_IN(x))
#define HWIO_QSERDES_RX0_KVGA_CTRL2_KVGA_RATE3_BMSK                                                          0x70
#define HWIO_QSERDES_RX0_KVGA_CTRL2_KVGA_RATE3_SHFT                                                             4
#define HWIO_QSERDES_RX0_KVGA_CTRL2_KVGA_RATE2_BMSK                                                           0x7
#define HWIO_QSERDES_RX0_KVGA_CTRL2_KVGA_RATE2_SHFT                                                             0

#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR(x)                                                    ((x) + 0xf4 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_OFFS                                                       (0xf4 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_RMSK                                                             0xff
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_IN(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTH_UNROLL_BMSK                                                  0x80
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTH_UNROLL_SHFT                                                     7
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_MODE_BMSK                                                 0x60
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_MODE_SHFT                                                    5
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_EN_BMSK                                                   0x10
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_EN_SHFT                                                      4
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_FLIP_SIGN_BMSK                                             0x8
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_FLIP_SIGN_SHFT                                               3
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_KVTH_BMSK                                                         0x7
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL1_KVTH_SHFT                                                           0

#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR(x)                                                    ((x) + 0xf8 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_OFFS                                                       (0xf8 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_IN(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTH_SETTLE_TIME_BMSK                                             0x70
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTH_SETTLE_TIME_SHFT                                                4
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_MUX_BMSK                                          0x8
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_MUX_SHFT                                            3
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_BMSK                                              0x4
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_SHFT                                                2
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_BYP_EN_MUX_BMSK                                            0x2
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_BYP_EN_MUX_SHFT                                              1
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_EN_MUX_BMSK                                                0x1
#define HWIO_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_EN_MUX_SHFT                                                  0

#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x)                                             ((x) + 0xfc + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_OFFS                                                (0xfc + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_RMSK                                                      0x7f
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x), m)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x),v)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x),m,v,HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_IN(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_VTHCODE_MAN_VAL_RATE0_BMSK                                0x7f
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_VTHCODE_MAN_VAL_RATE0_SHFT                                   0

#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x)                                             ((x) + 0x100 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_OFFS                                                (0x100 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_RMSK                                                      0x7f
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x), m)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x),v)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x),m,v,HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_IN(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_VTHCODE_MAN_VAL_RATE1_BMSK                                0x7f
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_VTHCODE_MAN_VAL_RATE1_SHFT                                   0

#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x)                                             ((x) + 0x104 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_OFFS                                                (0x104 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_RMSK                                                      0x7f
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x), m)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x),v)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x),m,v,HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_IN(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_VTHCODE_MAN_VAL_RATE2_BMSK                                0x7f
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_VTHCODE_MAN_VAL_RATE2_SHFT                                   0

#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x)                                             ((x) + 0x108 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_OFFS                                                (0x108 + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_RMSK                                                      0x7f
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x), m)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x),v)
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x),m,v,HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_IN(x))
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_VTHCODE_MAN_VAL_RATE3_BMSK                                0x7f
#define HWIO_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_VTHCODE_MAN_VAL_RATE3_SHFT                                   0

#define HWIO_QSERDES_RX0_GM_CAL_ADDR(x)                                                                ((x) + 0x10c + 0x6200)
#define HWIO_QSERDES_RX0_GM_CAL_OFFS                                                                   (0x10c + 0x6200)
#define HWIO_QSERDES_RX0_GM_CAL_RMSK                                                                         0x1f
#define HWIO_QSERDES_RX0_GM_CAL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_GM_CAL_ADDR(x))
#define HWIO_QSERDES_RX0_GM_CAL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_GM_CAL_ADDR(x), m)
#define HWIO_QSERDES_RX0_GM_CAL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_GM_CAL_ADDR(x),v)
#define HWIO_QSERDES_RX0_GM_CAL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_GM_CAL_ADDR(x),m,v,HWIO_QSERDES_RX0_GM_CAL_IN(x))
#define HWIO_QSERDES_RX0_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                     0x1e
#define HWIO_QSERDES_RX0_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                        1
#define HWIO_QSERDES_RX0_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                         0x1
#define HWIO_QSERDES_RX0_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                           0

#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR(x)                                                     ((x) + 0x110 + 0x6200)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_OFFS                                                        (0x110 + 0x6200)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_RMSK                                                              0xff
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR(x))
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_IN(x))
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_RX_VGA_GAIN2_7_0_BMSK                                             0xff
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK1_RX_VGA_GAIN2_7_0_SHFT                                                0

#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR(x)                                                     ((x) + 0x114 + 0x6200)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_OFFS                                                        (0x114 + 0x6200)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_RMSK                                                              0xff
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR(x))
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_IN(x))
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_RX_VGA_GAIN2_15_8_BMSK                                            0xff
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_BLK2_RX_VGA_GAIN2_15_8_SHFT                                               0

#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR(x)                                                 ((x) + 0x118 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                    (0x118 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                          0xff
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_IN(x))
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_BKGND_CTLE_OFFSET_OVERRIDE_BMSK                               0x80
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_BKGND_CTLE_OFFSET_OVERRIDE_SHFT                                  7
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                             0x40
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                                6
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                                 0x20
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                    5
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                            0x10
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                               4
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                                  0xf
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR(x)                                                 ((x) + 0x11c + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                    (0x11c + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                          0x3f
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_IN(x))
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQ_BKGND_CAL_EN_MUX_BMSK                                      0x20
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQ_BKGND_CAL_EN_MUX_SHFT                                         5
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQ_BKGND_CAL_EN_BMSK                                          0x10
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQ_BKGND_CAL_EN_SHFT                                             4
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                           0x8
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                             3
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                          0x4
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                            2
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                                0x3
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                                  0

#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR(x)                                                 ((x) + 0x120 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                    (0x120 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                          0x3f
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_IN(x))
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                          0x20
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                             5
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                              0x10
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                                 4
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                            0xf
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_ADDR(x)                                                     ((x) + 0x124 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_OFFS                                                        (0x124 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_RMSK                                                              0xff
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_IN(x))
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_KEQ_UP_7_0_BMSK                                                   0xff
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_LSB_KEQ_UP_7_0_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_ADDR(x)                                                     ((x) + 0x128 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_OFFS                                                        (0x128 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_RMSK                                                               0x1
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_IN(x))
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_KEQ_UP_8_8_BMSK                                                    0x1
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_UP_MSB_KEQ_UP_8_8_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_ADDR(x)                                                     ((x) + 0x12c + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_OFFS                                                        (0x12c + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_RMSK                                                              0xff
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_IN(x))
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_KEQ_DN_7_0_BMSK                                                   0xff
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_LSB_KEQ_DN_7_0_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_ADDR(x)                                                     ((x) + 0x130 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_OFFS                                                        (0x130 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_RMSK                                                               0x1
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_IN(x))
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_KEQ_DN_8_8_BMSK                                                    0x1
#define HWIO_QSERDES_RX0_RX_EQU_KEQ_DN_MSB_KEQ_DN_8_8_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR(x)                                                      ((x) + 0x134 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_OFFS                                                         (0x134 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_IN(x))
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                              0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                                 0

#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR(x)                                                      ((x) + 0x138 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_OFFS                                                         (0x138 + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_IN(x))
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                              0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                                 0

#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x)                                           ((x) + 0x13c + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                              (0x13c + 0x6200)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                    0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN(x))
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                   0x80
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                      7
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                            0x70
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                               4
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                                 0x8
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                   3
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                      0x4
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                        2
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                    0x2
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                      1
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                        0x1
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                          0

#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x)                                              ((x) + 0x140 + 0x6200)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                                 (0x140 + 0x6200)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                       0xff
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_IN(x))
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETADP_MODE_MUX_BMSK                                    0x80
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETADP_MODE_MUX_SHFT                                       7
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSET_FORCE_EN_MUX_BMSK                                   0x40
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSET_FORCE_EN_MUX_SHFT                                      6
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSET_FORCE_EN_BMSK                                       0x20
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSET_FORCE_EN_SHFT                                          5
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                    0x1f
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                       0

#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x)                                              ((x) + 0x144 + 0x6200)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFS                                                 (0x144 + 0x6200)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x))
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_IN(x))
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_DISABLE_BMSK                            0x40
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_DISABLE_SHFT                               6
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_FASTLOCK_KOFFSET_BMSK                                      0x30
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_FASTLOCK_KOFFSET_SHFT                                         4
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_COUNT_BMSK                               0xf
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_COUNT_SHFT                                 0

#define HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR(x)                                                        ((x) + 0x148 + 0x6200)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_OFFS                                                           (0x148 + 0x6200)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_RMSK                                                                 0xff
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR(x))
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR(x), m)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR(x),v)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR(x),m,v,HWIO_QSERDES_RX0_SIGDET_ENABLES_IN(x))
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                              0x80
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                                 7
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                                  0x60
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                     5
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                                  0x10
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                     4
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                                 0x8
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                   3
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                     0x4
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                       2
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                    0x2
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                      1
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_BMSK                                                        0x1
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_SHFT                                                          0

#define HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR(x)                                                          ((x) + 0x14c + 0x6200)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_OFFS                                                             (0x14c + 0x6200)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_RMSK                                                                   0xff
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR(x))
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR(x), m)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR(x),v)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR(x),m,v,HWIO_QSERDES_RX0_SIGDET_CNTRL_IN(x))
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                   0xf0
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                      4
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                     0xf
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                       0

#define HWIO_QSERDES_RX0_SIGDET_LVL_ADDR(x)                                                            ((x) + 0x150 + 0x6200)
#define HWIO_QSERDES_RX0_SIGDET_LVL_OFFS                                                               (0x150 + 0x6200)
#define HWIO_QSERDES_RX0_SIGDET_LVL_RMSK                                                                     0x3f
#define HWIO_QSERDES_RX0_SIGDET_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SIGDET_LVL_ADDR(x))
#define HWIO_QSERDES_RX0_SIGDET_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_LVL_ADDR(x), m)
#define HWIO_QSERDES_RX0_SIGDET_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_LVL_ADDR(x),v)
#define HWIO_QSERDES_RX0_SIGDET_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_LVL_ADDR(x),m,v,HWIO_QSERDES_RX0_SIGDET_LVL_IN(x))
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                     0x20
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                        5
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                      0x10
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                         4
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_BMSK                                                           0xf
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_SHFT                                                             0

#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR(x)                                                 ((x) + 0x154 + 0x6200)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OFFS                                                    (0x154 + 0x6200)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_RMSK                                                          0x1f
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR(x))
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR(x), m)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR(x),v)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR(x),m,v,HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_IN(x))
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                     0x1e
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                        1
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                       0x1
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                         0

#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR(x)                                                      ((x) + 0x158 + 0x6200)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_OFFS                                                         (0x158 + 0x6200)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_RMSK                                                                0x7
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR(x))
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR(x), m)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR(x),v)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR(x),m,v,HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_IN(x))
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                         0x4
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                           2
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                         0x2
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                           1
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                     0x1
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                       0

#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR(x)                                                    ((x) + 0x15c + 0x6200)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_OFFS                                                       (0x15c + 0x6200)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_RMSK                                                              0xf
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR(x))
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR(x), m)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR(x),v)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR(x),m,v,HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_IN(x))
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                                0x8
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                                  3
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                    0x4
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                      2
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                       0x2
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                         1
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                           0x1
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                             0

#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR(x)                                                     ((x) + 0x160 + 0x6200)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_OFFS                                                        (0x160 + 0x6200)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RMSK                                                              0x3f
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR(x))
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_INTERFACE_MODE_IN(x))
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                                0x20
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                   5
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_LANE_RATE_MUX_BMSK                                                0x10
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_LANE_RATE_MUX_SHFT                                                   4
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_LANE_RATE_BMSK                                                     0xc
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_LANE_RATE_SHFT                                                       2
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                             0x2
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                               1
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                                 0x1
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                   0

#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR(x)                                                       ((x) + 0x164 + 0x6200)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_OFFS                                                          (0x164 + 0x6200)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_RMSK                                                                0xff
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR(x))
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR(x),v)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR(x),m,v,HWIO_QSERDES_RX0_JITTER_GEN_MODE_IN(x))
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                                  0xff
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                     0

#define HWIO_QSERDES_RX0_SJ_AMP1_ADDR(x)                                                               ((x) + 0x168 + 0x6200)
#define HWIO_QSERDES_RX0_SJ_AMP1_OFFS                                                                  (0x168 + 0x6200)
#define HWIO_QSERDES_RX0_SJ_AMP1_RMSK                                                                        0xff
#define HWIO_QSERDES_RX0_SJ_AMP1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SJ_AMP1_ADDR(x))
#define HWIO_QSERDES_RX0_SJ_AMP1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SJ_AMP1_ADDR(x), m)
#define HWIO_QSERDES_RX0_SJ_AMP1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SJ_AMP1_ADDR(x),v)
#define HWIO_QSERDES_RX0_SJ_AMP1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SJ_AMP1_ADDR(x),m,v,HWIO_QSERDES_RX0_SJ_AMP1_IN(x))
#define HWIO_QSERDES_RX0_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                          0xff
#define HWIO_QSERDES_RX0_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                             0

#define HWIO_QSERDES_RX0_SJ_AMP2_ADDR(x)                                                               ((x) + 0x16c + 0x6200)
#define HWIO_QSERDES_RX0_SJ_AMP2_OFFS                                                                  (0x16c + 0x6200)
#define HWIO_QSERDES_RX0_SJ_AMP2_RMSK                                                                        0xff
#define HWIO_QSERDES_RX0_SJ_AMP2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SJ_AMP2_ADDR(x))
#define HWIO_QSERDES_RX0_SJ_AMP2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SJ_AMP2_ADDR(x), m)
#define HWIO_QSERDES_RX0_SJ_AMP2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SJ_AMP2_ADDR(x),v)
#define HWIO_QSERDES_RX0_SJ_AMP2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SJ_AMP2_ADDR(x),m,v,HWIO_QSERDES_RX0_SJ_AMP2_IN(x))
#define HWIO_QSERDES_RX0_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                          0xff
#define HWIO_QSERDES_RX0_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                             0

#define HWIO_QSERDES_RX0_SJ_PER1_ADDR(x)                                                               ((x) + 0x170 + 0x6200)
#define HWIO_QSERDES_RX0_SJ_PER1_OFFS                                                                  (0x170 + 0x6200)
#define HWIO_QSERDES_RX0_SJ_PER1_RMSK                                                                        0xff
#define HWIO_QSERDES_RX0_SJ_PER1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SJ_PER1_ADDR(x))
#define HWIO_QSERDES_RX0_SJ_PER1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SJ_PER1_ADDR(x), m)
#define HWIO_QSERDES_RX0_SJ_PER1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SJ_PER1_ADDR(x),v)
#define HWIO_QSERDES_RX0_SJ_PER1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SJ_PER1_ADDR(x),m,v,HWIO_QSERDES_RX0_SJ_PER1_IN(x))
#define HWIO_QSERDES_RX0_SJ_PER1_SJ_PERIOD1_BMSK                                                             0xff
#define HWIO_QSERDES_RX0_SJ_PER1_SJ_PERIOD1_SHFT                                                                0

#define HWIO_QSERDES_RX0_SJ_PER2_ADDR(x)                                                               ((x) + 0x174 + 0x6200)
#define HWIO_QSERDES_RX0_SJ_PER2_OFFS                                                                  (0x174 + 0x6200)
#define HWIO_QSERDES_RX0_SJ_PER2_RMSK                                                                        0xff
#define HWIO_QSERDES_RX0_SJ_PER2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SJ_PER2_ADDR(x))
#define HWIO_QSERDES_RX0_SJ_PER2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SJ_PER2_ADDR(x), m)
#define HWIO_QSERDES_RX0_SJ_PER2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SJ_PER2_ADDR(x),v)
#define HWIO_QSERDES_RX0_SJ_PER2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SJ_PER2_ADDR(x),m,v,HWIO_QSERDES_RX0_SJ_PER2_IN(x))
#define HWIO_QSERDES_RX0_SJ_PER2_SJ_PERIOD2_BMSK                                                             0xff
#define HWIO_QSERDES_RX0_SJ_PER2_SJ_PERIOD2_SHFT                                                                0

#define HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR(x)                                                           ((x) + 0x178 + 0x6200)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_OFFS                                                              (0x178 + 0x6200)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_RMSK                                                                    0xff
#define HWIO_QSERDES_RX0_PPM_OFFSET1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR(x))
#define HWIO_QSERDES_RX0_PPM_OFFSET1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR(x), m)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR(x),v)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR(x),m,v,HWIO_QSERDES_RX0_PPM_OFFSET1_IN(x))
#define HWIO_QSERDES_RX0_PPM_OFFSET1_PPMOFFSET1_BMSK                                                         0xff
#define HWIO_QSERDES_RX0_PPM_OFFSET1_PPMOFFSET1_SHFT                                                            0

#define HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR(x)                                                           ((x) + 0x17c + 0x6200)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_OFFS                                                              (0x17c + 0x6200)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_RMSK                                                                    0xff
#define HWIO_QSERDES_RX0_PPM_OFFSET2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR(x))
#define HWIO_QSERDES_RX0_PPM_OFFSET2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR(x), m)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR(x),v)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR(x),m,v,HWIO_QSERDES_RX0_PPM_OFFSET2_IN(x))
#define HWIO_QSERDES_RX0_PPM_OFFSET2_PPMOFFSET2_BMSK                                                         0xff
#define HWIO_QSERDES_RX0_PPM_OFFSET2_PPMOFFSET2_SHFT                                                            0

#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR(x)                                                      ((x) + 0x180 + 0x6200)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_OFFS                                                         (0x180 + 0x6200)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR(x))
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR(x), m)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR(x),v)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR(x),m,v,HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_IN(x))
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                              0xff
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                                 0

#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR(x)                                                      ((x) + 0x184 + 0x6200)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_OFFS                                                         (0x184 + 0x6200)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR(x))
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR(x), m)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR(x),v)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR(x),m,v,HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_IN(x))
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                              0xff
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                                 0

#define HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR(x)                                                            ((x) + 0x188 + 0x6200)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_OFFS                                                               (0x188 + 0x6200)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_RMSK                                                                     0xff
#define HWIO_QSERDES_RX0_PHPRE_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR(x))
#define HWIO_QSERDES_RX0_PHPRE_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX0_PHPRE_CTRL_IN(x))
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                      0x80
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                         7
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                     0x40
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                        6
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                          0x3c
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                             2
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                         0x2
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                           1
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_BMSK                                                             0x1
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_SHFT                                                               0

#define HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR(x)                                                         ((x) + 0x18c + 0x6200)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_OFFS                                                            (0x18c + 0x6200)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_RMSK                                                                  0x3f
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR(x))
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR(x), m)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR(x),v)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR(x),m,v,HWIO_QSERDES_RX0_PHPRE_INITVAL_IN(x))
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                    0x3f
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                       0

#define HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR(x)                                                          ((x) + 0x190 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_OFFS                                                             (0x190 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_RMSK                                                                   0xff
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_EN_TIMER_IN(x))
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                                  0xff
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                     0

#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR(x)                                              ((x) + 0x194 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_OFFS                                                 (0x194 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                       0x3f
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_IN(x))
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                                  0x38
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                     3
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                   0x7
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                     0

#define HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_ADDR(x)                                                   ((x) + 0x198 + 0x6200)
#define HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_OFFS                                                      (0x198 + 0x6200)
#define HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_RMSK                                                             0xf
#define HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_IN(x))
#define HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_POST_CAL_VTH_OFFSET_BMSK                                         0xf
#define HWIO_QSERDES_RX0_VTH_POST_CAL_OFFSET_POST_CAL_VTH_OFFSET_SHFT                                           0

#define HWIO_QSERDES_RX0_DCC_CTRL1_ADDR(x)                                                             ((x) + 0x19c + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CTRL1_OFFS                                                                (0x19c + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CTRL1_RMSK                                                                      0xff
#define HWIO_QSERDES_RX0_DCC_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DCC_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_DCC_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_DCC_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DCC_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_DCC_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DCC_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_DCC_CTRL1_IN(x))
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                                0x80
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                   7
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                    0x40
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                       6
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                   0x30
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                      4
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                   0x8
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                     3
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                                  0x4
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                    2
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                     0x2
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                       1
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                         0x1
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                           0

#define HWIO_QSERDES_RX0_DCC_CTRL2_ADDR(x)                                                             ((x) + 0x1a0 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CTRL2_OFFS                                                                (0x1a0 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CTRL2_RMSK                                                                      0xff
#define HWIO_QSERDES_RX0_DCC_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DCC_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_DCC_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_DCC_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DCC_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_DCC_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DCC_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_DCC_CTRL2_IN(x))
#define HWIO_QSERDES_RX0_DCC_CTRL2_CAL_CLK_EN_MUX_BMSK                                                       0x80
#define HWIO_QSERDES_RX0_DCC_CTRL2_CAL_CLK_EN_MUX_SHFT                                                          7
#define HWIO_QSERDES_RX0_DCC_CTRL2_CAL_CLK_EN_BMSK                                                           0x40
#define HWIO_QSERDES_RX0_DCC_CTRL2_CAL_CLK_EN_SHFT                                                              6
#define HWIO_QSERDES_RX0_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                   0x20
#define HWIO_QSERDES_RX0_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                      5
#define HWIO_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                     0x10
#define HWIO_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                        4
#define HWIO_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                          0xf
#define HWIO_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                            0

#define HWIO_QSERDES_RX0_DCC_OFFSET_ADDR(x)                                                            ((x) + 0x1a4 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_OFFSET_OFFS                                                               (0x1a4 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_OFFSET_RMSK                                                                     0x1f
#define HWIO_QSERDES_RX0_DCC_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DCC_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX0_DCC_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX0_DCC_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DCC_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX0_DCC_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DCC_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX0_DCC_OFFSET_IN(x))
#define HWIO_QSERDES_RX0_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                                               0x1f
#define HWIO_QSERDES_RX0_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                                  0

#define HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR(x)                                               ((x) + 0x1a8 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_OFFS                                                  (0x1a8 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_RMSK                                                        0x1f
#define HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_IN(x))
#define HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                                0x1f
#define HWIO_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                                   0

#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR(x)                                                    ((x) + 0x1ac + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_OFFS                                                       (0x1ac + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_RMSK                                                             0x3f
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_IN(x))
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_PI_BMSK                                            0x20
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_PI_SHFT                                               5
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                                          0x10
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                                             4
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                                         0xc
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                                           2
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                                        0x2
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                                          1
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                                       0x1
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                                         0

#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR(x)                                                    ((x) + 0x1b0 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_OFFS                                                       (0x1b0 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_RMSK                                                             0x1f
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IN(x))
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                                          0x10
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                                             4
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                                               0xf
#define HWIO_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                                 0

#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x)                                                  ((x) + 0x1b4 + 0x6200)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OFFS                                                     (0x1b4 + 0x6200)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_RMSK                                                           0xff
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x))
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x), m)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x),v)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR(x),m,v,HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_IN(x))
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                                  0xff
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                     0

#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_ADDR(x)                                                         ((x) + 0x1b8 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_OFFS                                                            (0x1b8 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_CTRL1_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_UPDATE_MUX_BMSK                                               0x80
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_UPDATE_MUX_SHFT                                                  7
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_UPDATE_BMSK                                                   0x40
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_UPDATE_SHFT                                                      6
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_EN_MUX_BMSK                                                   0x20
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_EN_MUX_SHFT                                                      5
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_EN_BMSK                                                       0x10
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_EN_SHFT                                                          4
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_FORCE_DONE_BMSK                                                0x8
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARG_FORCE_DONE_SHFT                                                  3
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARGINING_STEP_WAIT_BMSK                                            0x7
#define HWIO_QSERDES_RX0_RX_MARG_CTRL1_RX_MARGINING_STEP_WAIT_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_ADDR(x)                                                         ((x) + 0x1bc + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_OFFS                                                            (0x1bc + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_CTRL2_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_DFE_CLK_SEL_MUX_BMSK                                                  0x80
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_DFE_CLK_SEL_MUX_SHFT                                                     7
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_DFE_CLK_SEL_BMSK                                                      0x40
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_DFE_CLK_SEL_SHFT                                                         6
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_PCS_Q_PI_CODE_OFFSET_MUX_BMSK                                         0x20
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_PCS_Q_PI_CODE_OFFSET_MUX_SHFT                                            5
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_PCS_Q_PI_CODE_OFFSET_BMSK                                             0x1f
#define HWIO_QSERDES_RX0_RX_MARG_CTRL2_PCS_Q_PI_CODE_OFFSET_SHFT                                                0

#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_ADDR(x)                                                         ((x) + 0x1c0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_OFFS                                                            (0x1c0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_CTRL3_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_CTRL3_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_CTRL3_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_CTRL3_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_CTRL3_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_IACOMPARE_CLEAR_MUX_BMSK                                              0x40
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_IACOMPARE_CLEAR_MUX_SHFT                                                 6
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_RX_MARG_STATUS_READ_MUX_BMSK                                          0x20
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_RX_MARG_STATUS_READ_MUX_SHFT                                             5
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_RX_MARG_STATUS_READ_BMSK                                              0x10
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_RX_MARG_STATUS_READ_SHFT                                                 4
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_AUX_CLK_RESET_MUX_BMSK                                                 0x8
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_AUX_CLK_RESET_MUX_SHFT                                                   3
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_AUX_CLK_RESET_BMSK                                                     0x4
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_AUX_CLK_RESET_SHFT                                                       2
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_PI_OFFSET_UPDATE_MUX_BMSK                                              0x2
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_PI_OFFSET_UPDATE_MUX_SHFT                                                1
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_PI_OFFSET_UPDATE_BMSK                                                  0x1
#define HWIO_QSERDES_RX0_RX_MARG_CTRL3_PI_OFFSET_UPDATE_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_ADDR(x)                                                        ((x) + 0x1c4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_OFFS                                                           (0x1c4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RMSK                                                                 0xff
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_CTRL_4_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_CTRL_4_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_CTRL_4_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_CTRL_4_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_CTRL_4_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_CLK_EN_MUX_BMSK                                              0x80
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_CLK_EN_MUX_SHFT                                                 7
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_CLK_EN_BMSK                                                  0x40
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_CLK_EN_SHFT                                                     6
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_AUX_OFFSET_CODE_UPDATE_MUX_BMSK                                      0x20
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_AUX_OFFSET_CODE_UPDATE_MUX_SHFT                                         5
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_AUX_OFFSET_CODE_UPDATE_BMSK                                          0x10
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_AUX_OFFSET_CODE_UPDATE_SHFT                                             4
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE3_BMSK                                             0x8
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE3_SHFT                                               3
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE2_BMSK                                             0x4
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE2_SHFT                                               2
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE1_BMSK                                             0x2
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE1_SHFT                                               1
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE0_BMSK                                             0x1
#define HWIO_QSERDES_RX0_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE0_SHFT                                               0

#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_ADDR(x)                                                  ((x) + 0x1c8 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_OFFS                                                     (0x1c8 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_RMSK                                                           0xff
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_Q_PI_CODE_OFFSET_RATE1_BMSK                                    0xf0
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_Q_PI_CODE_OFFSET_RATE1_SHFT                                       4
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_Q_PI_CODE_OFFSET_RATE0_BMSK                                     0xf
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_0_1_Q_PI_CODE_OFFSET_RATE0_SHFT                                       0

#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_ADDR(x)                                                  ((x) + 0x1cc + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_OFFS                                                     (0x1cc + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_RMSK                                                           0xff
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_Q_PI_CODE_OFFSET_RATE3_BMSK                                    0xf0
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_Q_PI_CODE_OFFSET_RATE3_SHFT                                       4
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_Q_PI_CODE_OFFSET_RATE2_BMSK                                     0xf
#define HWIO_QSERDES_RX0_RX_MARG_CFG_RATE_2_3_Q_PI_CODE_OFFSET_RATE2_SHFT                                       0

#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_ADDR(x)                                                  ((x) + 0x1d0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_OFFS                                                     (0x1d0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_RMSK                                                           0xff
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_Q_PI_HYSTERISIS_VAL_RATE3_BMSK                                 0xc0
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_Q_PI_HYSTERISIS_VAL_RATE3_SHFT                                    6
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_Q_PI_HYSTERISIS_VAL_RATE210_BMSK                               0x30
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_Q_PI_HYSTERISIS_VAL_RATE210_SHFT                                  4
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_Q_PI_OFFSET_SIGN_RATE3_BMSK                                     0x8
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_Q_PI_OFFSET_SIGN_RATE3_SHFT                                       3
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_Q_PI_OFFSET_SIGN_RATE210_BMSK                                   0x4
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_Q_PI_OFFSET_SIGN_RATE210_SHFT                                     2
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_DFE_TRACKING_EN_MUX_BMSK                                        0x2
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_DFE_TRACKING_EN_MUX_SHFT                                          1
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_DFE_TRACKING_EN_BMSK                                            0x1
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL1_DFE_TRACKING_EN_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_ADDR(x)                                                  ((x) + 0x1d4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_OFFS                                                     (0x1d4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_RMSK                                                           0x1f
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_RX_MARG_COARSE_TUNE_BYPASS_BMSK                                0x10
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_RX_MARG_COARSE_TUNE_BYPASS_SHFT                                   4
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_CORE_Q_PI_OFFSET_DONE_MUX_BMSK                                  0x8
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_CORE_Q_PI_OFFSET_DONE_MUX_SHFT                                    3
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_CORE_Q_PI_OFFSET_DONE_BMSK                                      0x4
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_CORE_Q_PI_OFFSET_DONE_SHFT                                        2
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_RX_MARG_RESET_MUX_BMSK                                          0x2
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_RX_MARG_RESET_MUX_SHFT                                            1
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_RX_MARG_RESET_BMSK                                              0x1
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_CTRL2_RX_MARG_RESET_SHFT                                                0

#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x)                                            ((x) + 0x1d8 + 0x6200)
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_OFFS                                               (0x1d8 + 0x6200)
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_RMSK                                                     0x3f
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x))
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x), m)
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x),v)
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x),m,v,HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_IN(x))
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE1_BMSK                           0x38
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE1_SHFT                              3
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE0_BMSK                            0x7
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE0_SHFT                              0

#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x)                                            ((x) + 0x1dc + 0x6200)
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_OFFS                                               (0x1dc + 0x6200)
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_RMSK                                                     0x3f
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x))
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x), m)
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x),v)
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x),m,v,HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_IN(x))
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE3_BMSK                           0x38
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE3_SHFT                              3
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE2_BMSK                            0x7
#define HWIO_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE2_SHFT                              0

#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_ADDR(x)                                                 ((x) + 0x1e0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_OFFS                                                    (0x1e0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_RMSK                                                           0x7
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_MARG_THRESH_FROM_PCS_BMSK                                      0x4
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_MARG_THRESH_FROM_PCS_SHFT                                        2
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_VERTICAL_RX_MARG_EN_MUX_BMSK                                   0x2
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_VERTICAL_RX_MARG_EN_MUX_SHFT                                     1
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_VERTICAL_RX_MARG_EN_BMSK                                       0x1
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CTRL_VERTICAL_RX_MARG_EN_SHFT                                         0

#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR(x)                                                 ((x) + 0x1e4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_OFFS                                                    (0x1e4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_RMSK                                                          0x7f
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_IN(x))
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_VERTICAL_RX_MARG_CODE_BMSK                                    0x7f
#define HWIO_QSERDES_RX0_RX_MARG_VERTICAL_CODE_VERTICAL_RX_MARG_CODE_SHFT                                       0

#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR(x)                                                 ((x) + 0x1e8 + 0x6200)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_OFFS                                                    (0x1e8 + 0x6200)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_RMSK                                                           0x3
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR(x))
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_IN(x))
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_FALSE_LOCK_CORRECTION_DIR_BMSK                                 0x2
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_FALSE_LOCK_CORRECTION_DIR_SHFT                                   1
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_LOCK_ON_EDGE_DET_EN_BMSK                                       0x1
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_LOCK_ON_EDGE_DET_EN_SHFT                                         0

#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR(x)                                             ((x) + 0x1ec + 0x6200)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OFFS                                                (0x1ec + 0x6200)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                      0xff
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR(x))
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR(x), m)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR(x),v)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR(x),m,v,HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_IN(x))
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                                0xff
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                   0

#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR(x)                                               ((x) + 0x1f0 + 0x6200)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OFFS                                                  (0x1f0 + 0x6200)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                        0xff
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR(x))
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR(x), m)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR(x),v)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR(x),m,v,HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_IN(x))
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                    0xff
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                       0

#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR(x)                                                      ((x) + 0x1f4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_OFFS                                                         (0x1f4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_RX_MODE_RATE2_7_0_BMSK                                             0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B0_RX_MODE_RATE2_7_0_SHFT                                                0

#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR(x)                                                      ((x) + 0x1f8 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_OFFS                                                         (0x1f8 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_RX_MODE_RATE2_15_8_BMSK                                            0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B1_RX_MODE_RATE2_15_8_SHFT                                               0

#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR(x)                                                      ((x) + 0x1fc + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_OFFS                                                         (0x1fc + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_RX_MODE_RATE2_23_16_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B2_RX_MODE_RATE2_23_16_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR(x)                                                      ((x) + 0x200 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_OFFS                                                         (0x200 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_RX_MODE_RATE2_31_24_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B3_RX_MODE_RATE2_31_24_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR(x)                                                      ((x) + 0x204 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_OFFS                                                         (0x204 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_RX_MODE_RATE2_39_32_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B4_RX_MODE_RATE2_39_32_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR(x)                                                      ((x) + 0x208 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_OFFS                                                         (0x208 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_RX_MODE_RATE2_47_40_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B5_RX_MODE_RATE2_47_40_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR(x)                                                      ((x) + 0x20c + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_OFFS                                                         (0x20c + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_RX_MODE_RATE2_55_48_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE2_B6_RX_MODE_RATE2_55_48_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR(x)                                                      ((x) + 0x210 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_OFFS                                                         (0x210 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_RX_MODE_RATE3_7_0_BMSK                                             0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B0_RX_MODE_RATE3_7_0_SHFT                                                0

#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR(x)                                                      ((x) + 0x214 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_OFFS                                                         (0x214 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_RX_MODE_RATE3_15_8_BMSK                                            0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B1_RX_MODE_RATE3_15_8_SHFT                                               0

#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR(x)                                                      ((x) + 0x218 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_OFFS                                                         (0x218 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_RX_MODE_RATE3_23_16_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B2_RX_MODE_RATE3_23_16_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR(x)                                                      ((x) + 0x21c + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_OFFS                                                         (0x21c + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_RX_MODE_RATE3_31_24_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B3_RX_MODE_RATE3_31_24_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR(x)                                                      ((x) + 0x220 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_OFFS                                                         (0x220 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_RX_MODE_RATE3_39_32_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B4_RX_MODE_RATE3_39_32_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR(x)                                                      ((x) + 0x224 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_OFFS                                                         (0x224 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_RX_MODE_RATE3_47_40_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B5_RX_MODE_RATE3_47_40_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR(x)                                                      ((x) + 0x228 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_OFFS                                                         (0x228 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_IN(x))
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_RX_MODE_RATE3_55_48_BMSK                                           0xff
#define HWIO_QSERDES_RX0_RX_MODE_RATE3_B6_RX_MODE_RATE3_55_48_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_BKUP_CTRL1_ADDR(x)                                                         ((x) + 0x22c + 0x6200)
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL1_OFFS                                                            (0x22c + 0x6200)
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL1_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_BKUP_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_BKUP_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_BKUP_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_BKUP_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_BKUP_CTRL1_IN(x))
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL1_RX_BKUP_CTRL1_BMSK                                                    0xff
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL1_RX_BKUP_CTRL1_SHFT                                                       0

#define HWIO_QSERDES_RX0_RX_BKUP_CTRL2_ADDR(x)                                                         ((x) + 0x230 + 0x6200)
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL2_OFFS                                                            (0x230 + 0x6200)
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_BKUP_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_BKUP_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX0_RX_BKUP_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_BKUP_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX0_RX_BKUP_CTRL2_IN(x))
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL2_RX_BKUP_CTRL2_BMSK                                                    0xff
#define HWIO_QSERDES_RX0_RX_BKUP_CTRL2_RX_BKUP_CTRL2_SHFT                                                       0

#define HWIO_QSERDES_RX0_PI_CTRL1_ADDR(x)                                                              ((x) + 0x234 + 0x6200)
#define HWIO_QSERDES_RX0_PI_CTRL1_OFFS                                                                 (0x234 + 0x6200)
#define HWIO_QSERDES_RX0_PI_CTRL1_RMSK                                                                       0xff
#define HWIO_QSERDES_RX0_PI_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_PI_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_PI_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PI_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                       0xff
#define HWIO_QSERDES_RX0_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                          0

#define HWIO_QSERDES_RX0_PI_CTRL2_ADDR(x)                                                              ((x) + 0x238 + 0x6200)
#define HWIO_QSERDES_RX0_PI_CTRL2_OFFS                                                                 (0x238 + 0x6200)
#define HWIO_QSERDES_RX0_PI_CTRL2_RMSK                                                                       0xff
#define HWIO_QSERDES_RX0_PI_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_PI_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_PI_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PI_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                       0xff
#define HWIO_QSERDES_RX0_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                          0

#define HWIO_QSERDES_RX0_PI_QUAD_ADDR(x)                                                               ((x) + 0x23c + 0x6200)
#define HWIO_QSERDES_RX0_PI_QUAD_OFFS                                                                  (0x23c + 0x6200)
#define HWIO_QSERDES_RX0_PI_QUAD_RMSK                                                                         0x3
#define HWIO_QSERDES_RX0_PI_QUAD_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_PI_QUAD_ADDR(x))
#define HWIO_QSERDES_RX0_PI_QUAD_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PI_QUAD_ADDR(x), m)
#define HWIO_QSERDES_RX0_PI_QUAD_PI_QUAD_STATUS_BMSK                                                          0x3
#define HWIO_QSERDES_RX0_PI_QUAD_PI_QUAD_STATUS_SHFT                                                            0

#define HWIO_QSERDES_RX0_QPI_CTRL1_ADDR(x)                                                             ((x) + 0x240 + 0x6200)
#define HWIO_QSERDES_RX0_QPI_CTRL1_OFFS                                                                (0x240 + 0x6200)
#define HWIO_QSERDES_RX0_QPI_CTRL1_RMSK                                                                      0xff
#define HWIO_QSERDES_RX0_QPI_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_QPI_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX0_QPI_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_QPI_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX0_QPI_CTRL1_Q_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_QSERDES_RX0_QPI_CTRL1_Q_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_QSERDES_RX0_QPI_CTRL2_ADDR(x)                                                             ((x) + 0x244 + 0x6200)
#define HWIO_QSERDES_RX0_QPI_CTRL2_OFFS                                                                (0x244 + 0x6200)
#define HWIO_QSERDES_RX0_QPI_CTRL2_RMSK                                                                      0xff
#define HWIO_QSERDES_RX0_QPI_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_QPI_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX0_QPI_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_QPI_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX0_QPI_CTRL2_Q_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_QSERDES_RX0_QPI_CTRL2_Q_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_QSERDES_RX0_QPI_QUAD_ADDR(x)                                                              ((x) + 0x248 + 0x6200)
#define HWIO_QSERDES_RX0_QPI_QUAD_OFFS                                                                 (0x248 + 0x6200)
#define HWIO_QSERDES_RX0_QPI_QUAD_RMSK                                                                        0x3
#define HWIO_QSERDES_RX0_QPI_QUAD_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_QPI_QUAD_ADDR(x))
#define HWIO_QSERDES_RX0_QPI_QUAD_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_QPI_QUAD_ADDR(x), m)
#define HWIO_QSERDES_RX0_QPI_QUAD_Q_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_QSERDES_RX0_QPI_QUAD_Q_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_QSERDES_RX0_IDATA1_ADDR(x)                                                                ((x) + 0x24c + 0x6200)
#define HWIO_QSERDES_RX0_IDATA1_OFFS                                                                   (0x24c + 0x6200)
#define HWIO_QSERDES_RX0_IDATA1_RMSK                                                                         0xff
#define HWIO_QSERDES_RX0_IDATA1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDATA1_ADDR(x))
#define HWIO_QSERDES_RX0_IDATA1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDATA1_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDATA1_IDATA1_STATUS_BMSK                                                           0xff
#define HWIO_QSERDES_RX0_IDATA1_IDATA1_STATUS_SHFT                                                              0

#define HWIO_QSERDES_RX0_IDATA2_ADDR(x)                                                                ((x) + 0x250 + 0x6200)
#define HWIO_QSERDES_RX0_IDATA2_OFFS                                                                   (0x250 + 0x6200)
#define HWIO_QSERDES_RX0_IDATA2_RMSK                                                                         0xff
#define HWIO_QSERDES_RX0_IDATA2_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDATA2_ADDR(x))
#define HWIO_QSERDES_RX0_IDATA2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDATA2_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDATA2_IDATA2_STATUS_BMSK                                                           0xff
#define HWIO_QSERDES_RX0_IDATA2_IDATA2_STATUS_SHFT                                                              0

#define HWIO_QSERDES_RX0_IDATA3_ADDR(x)                                                                ((x) + 0x254 + 0x6200)
#define HWIO_QSERDES_RX0_IDATA3_OFFS                                                                   (0x254 + 0x6200)
#define HWIO_QSERDES_RX0_IDATA3_RMSK                                                                          0xf
#define HWIO_QSERDES_RX0_IDATA3_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDATA3_ADDR(x))
#define HWIO_QSERDES_RX0_IDATA3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDATA3_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDATA3_IDATA3_STATUS_BMSK                                                            0xf
#define HWIO_QSERDES_RX0_IDATA3_IDATA3_STATUS_SHFT                                                              0

#define HWIO_QSERDES_RX0_AC_JTAG_OUTP_ADDR(x)                                                          ((x) + 0x258 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_OUTP_OFFS                                                             (0x258 + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_OUTP_RMSK                                                                    0x1
#define HWIO_QSERDES_RX0_AC_JTAG_OUTP_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_OUTP_ADDR(x))
#define HWIO_QSERDES_RX0_AC_JTAG_OUTP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_OUTP_ADDR(x), m)
#define HWIO_QSERDES_RX0_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_BMSK                                                0x1
#define HWIO_QSERDES_RX0_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_SHFT                                                  0

#define HWIO_QSERDES_RX0_AC_JTAG_OUTN_ADDR(x)                                                          ((x) + 0x25c + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_OUTN_OFFS                                                             (0x25c + 0x6200)
#define HWIO_QSERDES_RX0_AC_JTAG_OUTN_RMSK                                                                    0x1
#define HWIO_QSERDES_RX0_AC_JTAG_OUTN_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_OUTN_ADDR(x))
#define HWIO_QSERDES_RX0_AC_JTAG_OUTN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_OUTN_ADDR(x), m)
#define HWIO_QSERDES_RX0_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_BMSK                                                0x1
#define HWIO_QSERDES_RX0_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_SHFT                                                  0

#define HWIO_QSERDES_RX0_RX_SIGDET_ADDR(x)                                                             ((x) + 0x260 + 0x6200)
#define HWIO_QSERDES_RX0_RX_SIGDET_OFFS                                                                (0x260 + 0x6200)
#define HWIO_QSERDES_RX0_RX_SIGDET_RMSK                                                                       0x3
#define HWIO_QSERDES_RX0_RX_SIGDET_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_SIGDET_ADDR(x))
#define HWIO_QSERDES_RX0_RX_SIGDET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_SIGDET_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_SIGDET_RX_SIGDET_OUT_STATUS_BMSK                                                  0x3
#define HWIO_QSERDES_RX0_RX_SIGDET_RX_SIGDET_OUT_STATUS_SHFT                                                    0

#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR(x)                                                ((x) + 0x264 + 0x6200)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_OFFS                                                   (0x264 + 0x6200)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_RMSK                                                         0xff
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR(x))
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR(x), m)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                                  0xff
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                     0

#define HWIO_QSERDES_RX0_READ_EQCODE_ADDR(x)                                                           ((x) + 0x268 + 0x6200)
#define HWIO_QSERDES_RX0_READ_EQCODE_OFFS                                                              (0x268 + 0x6200)
#define HWIO_QSERDES_RX0_READ_EQCODE_RMSK                                                                    0x7f
#define HWIO_QSERDES_RX0_READ_EQCODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_READ_EQCODE_ADDR(x))
#define HWIO_QSERDES_RX0_READ_EQCODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_READ_EQCODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_READ_EQCODE_CTLE_FINAL_OFFSET_BMSK                                                  0x70
#define HWIO_QSERDES_RX0_READ_EQCODE_CTLE_FINAL_OFFSET_SHFT                                                     4
#define HWIO_QSERDES_RX0_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                                  0xf
#define HWIO_QSERDES_RX0_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                                    0

#define HWIO_QSERDES_RX0_READ_OFFSETCODE_ADDR(x)                                                       ((x) + 0x26c + 0x6200)
#define HWIO_QSERDES_RX0_READ_OFFSETCODE_OFFS                                                          (0x26c + 0x6200)
#define HWIO_QSERDES_RX0_READ_OFFSETCODE_RMSK                                                                0x1f
#define HWIO_QSERDES_RX0_READ_OFFSETCODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_READ_OFFSETCODE_ADDR(x))
#define HWIO_QSERDES_RX0_READ_OFFSETCODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_READ_OFFSETCODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                                         0x1f
#define HWIO_QSERDES_RX0_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                                            0

#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_LOW_ADDR(x)                                                  ((x) + 0x270 + 0x6200)
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_LOW_OFFS                                                     (0x270 + 0x6200)
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_LOW_RMSK                                                           0xff
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_LOW_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IA_ERROR_COUNTER_LOW_ADDR(x))
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_LOW_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IA_ERROR_COUNTER_LOW_ADDR(x), m)
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                                       0xff
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                                          0

#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_ADDR(x)                                                 ((x) + 0x274 + 0x6200)
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_OFFS                                                    (0x274 + 0x6200)
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_RMSK                                                          0xff
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_ADDR(x))
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_ADDR(x), m)
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                                     0xff
#define HWIO_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                                        0

#define HWIO_QSERDES_RX0_VGA_READ_CODE_ADDR(x)                                                         ((x) + 0x278 + 0x6200)
#define HWIO_QSERDES_RX0_VGA_READ_CODE_OFFS                                                            (0x278 + 0x6200)
#define HWIO_QSERDES_RX0_VGA_READ_CODE_RMSK                                                                   0xf
#define HWIO_QSERDES_RX0_VGA_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VGA_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX0_VGA_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VGA_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_VGA_READ_CODE_READ_VGACODE_BMSK                                                      0xf
#define HWIO_QSERDES_RX0_VGA_READ_CODE_READ_VGACODE_SHFT                                                        0

#define HWIO_QSERDES_RX0_VTHRESH_READ_CODE_ADDR(x)                                                     ((x) + 0x27c + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_READ_CODE_OFFS                                                        (0x27c + 0x6200)
#define HWIO_QSERDES_RX0_VTHRESH_READ_CODE_RMSK                                                              0x7f
#define HWIO_QSERDES_RX0_VTHRESH_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_VTHRESH_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX0_VTHRESH_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTHRESH_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_VTHRESH_READ_CODE_READ_VTHCODE_BMSK                                                 0x7f
#define HWIO_QSERDES_RX0_VTHRESH_READ_CODE_READ_VTHCODE_SHFT                                                    0

#define HWIO_QSERDES_RX0_DFE_TAP1_READ_CODE_ADDR(x)                                                    ((x) + 0x280 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP1_READ_CODE_OFFS                                                       (0x280 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP1_READ_CODE_RMSK                                                             0x1f
#define HWIO_QSERDES_RX0_DFE_TAP1_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP1_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP1_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP1_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                                               0x1f
#define HWIO_QSERDES_RX0_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                                  0

#define HWIO_QSERDES_RX0_DFE_TAP2_READ_CODE_ADDR(x)                                                    ((x) + 0x284 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP2_READ_CODE_OFFS                                                       (0x284 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP2_READ_CODE_RMSK                                                             0x1f
#define HWIO_QSERDES_RX0_DFE_TAP2_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP2_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP2_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP2_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                                               0x1f
#define HWIO_QSERDES_RX0_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                                  0

#define HWIO_QSERDES_RX0_DFE_TAP3_READ_CODE_ADDR(x)                                                    ((x) + 0x288 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP3_READ_CODE_OFFS                                                       (0x288 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP3_READ_CODE_RMSK                                                              0xf
#define HWIO_QSERDES_RX0_DFE_TAP3_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP3_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP3_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP3_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP3_READ_CODE_READ_TAP3CODE_BMSK                                                0xf
#define HWIO_QSERDES_RX0_DFE_TAP3_READ_CODE_READ_TAP3CODE_SHFT                                                  0

#define HWIO_QSERDES_RX0_DFE_TAP4_READ_CODE_ADDR(x)                                                    ((x) + 0x28c + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP4_READ_CODE_OFFS                                                       (0x28c + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP4_READ_CODE_RMSK                                                              0xf
#define HWIO_QSERDES_RX0_DFE_TAP4_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP4_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP4_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP4_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP4_READ_CODE_READ_TAP4CODE_BMSK                                                0xf
#define HWIO_QSERDES_RX0_DFE_TAP4_READ_CODE_READ_TAP4CODE_SHFT                                                  0

#define HWIO_QSERDES_RX0_DFE_TAP5_READ_CODE_ADDR(x)                                                    ((x) + 0x290 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP5_READ_CODE_OFFS                                                       (0x290 + 0x6200)
#define HWIO_QSERDES_RX0_DFE_TAP5_READ_CODE_RMSK                                                              0xf
#define HWIO_QSERDES_RX0_DFE_TAP5_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DFE_TAP5_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX0_DFE_TAP5_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_TAP5_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX0_DFE_TAP5_READ_CODE_READ_TAP5CODE_BMSK                                                0xf
#define HWIO_QSERDES_RX0_DFE_TAP5_READ_CODE_READ_TAP5CODE_SHFT                                                  0

#define HWIO_QSERDES_RX0_IDAC_STATUS_I0_ADDR(x)                                                        ((x) + 0x294 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0_OFFS                                                           (0x294 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_I0_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_I0_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0_IDAC_I0_STATUS_BMSK                                                  0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0_IDAC_I0_STATUS_SHFT                                                     0

#define HWIO_QSERDES_RX0_IDAC_STATUS_I0BAR_ADDR(x)                                                     ((x) + 0x298 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0BAR_OFFS                                                        (0x298 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0BAR_RMSK                                                              0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0BAR_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_I0BAR_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0BAR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_I0BAR_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0BAR_IDAC_I0B_STATUS_BMSK                                              0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_I0BAR_IDAC_I0B_STATUS_SHFT                                                 0

#define HWIO_QSERDES_RX0_IDAC_STATUS_I1_ADDR(x)                                                        ((x) + 0x29c + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1_OFFS                                                           (0x29c + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_I1_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_I1_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1_IDAC_I1_STATUS_BMSK                                                  0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1_IDAC_I1_STATUS_SHFT                                                     0

#define HWIO_QSERDES_RX0_IDAC_STATUS_I1BAR_ADDR(x)                                                     ((x) + 0x2a0 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1BAR_OFFS                                                        (0x2a0 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1BAR_RMSK                                                              0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1BAR_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_I1BAR_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1BAR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_I1BAR_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1BAR_IDAC_I1B_STATUS_BMSK                                              0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_I1BAR_IDAC_I1B_STATUS_SHFT                                                 0

#define HWIO_QSERDES_RX0_IDAC_STATUS_Q_ADDR(x)                                                         ((x) + 0x2a4 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_Q_OFFS                                                            (0x2a4 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_Q_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_Q_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_Q_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_Q_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_Q_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                                    0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                                       0

#define HWIO_QSERDES_RX0_IDAC_STATUS_QBAR_ADDR(x)                                                      ((x) + 0x2a8 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_QBAR_OFFS                                                         (0x2a8 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_QBAR_RMSK                                                               0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_QBAR_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_QBAR_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_QBAR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_QBAR_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                                0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                                   0

#define HWIO_QSERDES_RX0_IDAC_STATUS_A_ADDR(x)                                                         ((x) + 0x2ac + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_A_OFFS                                                            (0x2ac + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_A_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_A_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_A_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_A_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_A_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                                    0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                                       0

#define HWIO_QSERDES_RX0_IDAC_STATUS_ABAR_ADDR(x)                                                      ((x) + 0x2b0 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_ABAR_OFFS                                                         (0x2b0 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_ABAR_RMSK                                                               0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_ABAR_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_ABAR_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_ABAR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_ABAR_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                                0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                                   0

#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_ADDR(x)                                                     ((x) + 0x2b4 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_OFFS                                                        (0x2b4 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_RMSK                                                              0x7f
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_DATA_SLICER_CAL_DONE_BMSK                                         0x40
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_DATA_SLICER_CAL_DONE_SHFT                                            6
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                                         0x20
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                                            5
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                                           0x10
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                                              4
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                                0xf
#define HWIO_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                                  0

#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_ADDR(x)                                                 ((x) + 0x2b8 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_OFFS                                                    (0x2b8 + 0x6200)
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_RMSK                                                          0x3f
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_ADDR(x))
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_ADDR(x), m)
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                                      0x20
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                                         5
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                                       0x10
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                                          4
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                                       0x8
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                                         3
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                                        0x4
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                                          2
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                                       0x2
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                                         1
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                                        0x1
#define HWIO_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                                          0

#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_ADDR(x)                                                       ((x) + 0x2bc + 0x6200)
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_OFFS                                                          (0x2bc + 0x6200)
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_RMSK                                                                0xff
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IVCM_CAL_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IVCM_CAL_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_IVCM_CAL_DONE_BMSK                                                  0x80
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_IVCM_CAL_DONE_SHFT                                                     7
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_IVCM_SIGNERR_BMSK                                                   0x40
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_IVCM_SIGNERR_SHFT                                                      6
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_IVCM_CAL_CODE_STATUS_BMSK                                           0x3f
#define HWIO_QSERDES_RX0_IVCM_CAL_STATUS_IVCM_CAL_CODE_STATUS_SHFT                                              0

#define HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_ADDR(x)                                                 ((x) + 0x2c0 + 0x6200)
#define HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_OFFS                                                    (0x2c0 + 0x6200)
#define HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_RMSK                                                          0xff
#define HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_IVCM_DEBUG_CAL_STATE_BMSK                                     0xc0
#define HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_IVCM_DEBUG_CAL_STATE_SHFT                                        6
#define HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_IVCM_DEBUG_CAL_PTR_BMSK                                       0x3f
#define HWIO_QSERDES_RX0_IVCM_CAL_DEBUG_STATUS_IVCM_DEBUG_CAL_PTR_SHFT                                          0

#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_ADDR(x)                                                        ((x) + 0x2c4 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_OFFS                                                           (0x2c4 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DCC_CAL_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_CAL_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                                         0x40
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                                            6
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                                        0x20
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                                           5
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                                           0x10
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                                              4
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                                              0x8
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                                3
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                                             0x7
#define HWIO_QSERDES_RX0_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                                               0

#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_ADDR(x)                                                  ((x) + 0x2c8 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_OFFS                                                     (0x2c8 + 0x6200)
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_RMSK                                                           0xff
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                                      0x80
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                                         7
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                                       0x70
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                                          4
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                                         0x8
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                                           3
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                                          0x7
#define HWIO_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                                            0

#define HWIO_QSERDES_RX0_RX_MARG_DEBUG1_STATUS_ADDR(x)                                                 ((x) + 0x2cc + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG1_STATUS_OFFS                                                    (0x2cc + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG1_STATUS_RMSK                                                          0xff
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG1_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_DEBUG1_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG1_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_DEBUG1_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG1_STATUS_RX_MARG_SEQ1_STATUS_BMSK                                      0xff
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG1_STATUS_RX_MARG_SEQ1_STATUS_SHFT                                         0

#define HWIO_QSERDES_RX0_RX_MARG_DEBUG2_STATUS_ADDR(x)                                                 ((x) + 0x2d0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG2_STATUS_OFFS                                                    (0x2d0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG2_STATUS_RMSK                                                          0xff
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG2_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_DEBUG2_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG2_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_DEBUG2_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG2_STATUS_RX_MARG_SEQ2_STATUS_BMSK                                      0xff
#define HWIO_QSERDES_RX0_RX_MARG_DEBUG2_STATUS_RX_MARG_SEQ2_STATUS_SHFT                                         0

#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_ADDR(x)                                              ((x) + 0x2d4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_OFFS                                                 (0x2d4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_RMSK                                                       0xff
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_EOM_ERR_CLEAR_DONE_BMSK                                    0x80
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_EOM_ERR_CLEAR_DONE_SHFT                                       7
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_RX_MARG_CLK_EN_BMSK                                        0x40
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_RX_MARG_CLK_EN_SHFT                                           6
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_RX_MARG_STATUS_READ_READY_BMSK                             0x20
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_RX_MARG_STATUS_READ_READY_SHFT                                5
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_CORE_Q_PI_OFFSET_CODE_OUT_BMSK                             0x1f
#define HWIO_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_CORE_Q_PI_OFFSET_CODE_OUT_SHFT                                0

#define HWIO_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_ADDR(x)                                                ((x) + 0x2d8 + 0x6200)
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_OFFS                                                   (0x2d8 + 0x6200)
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_RMSK                                                         0xff
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_EOM_ERR_CNT_STATUS_7_0_BMSK                                  0xff
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_EOM_ERR_CNT_STATUS_7_0_SHFT                                     0

#define HWIO_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_ADDR(x)                                                ((x) + 0x2dc + 0x6200)
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_OFFS                                                   (0x2dc + 0x6200)
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_RMSK                                                         0xff
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_EOM_ERR_CNT_STATUS_15_8_BMSK                                 0xff
#define HWIO_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_EOM_ERR_CNT_STATUS_15_8_SHFT                                    0

#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_ADDR(x)                                                      ((x) + 0x2e0 + 0x6200)
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_OFFS                                                         (0x2e0 + 0x6200)
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_RMSK                                                                0x7
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_EOM_ADATA_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_EOM_ADATA_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_EOM_MAX_ERR_REACHED_BMSK                                            0x4
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_EOM_MAX_ERR_REACHED_SHFT                                              2
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_EOM_ADATA_ALL_ONE_BMSK                                              0x2
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_EOM_ADATA_ALL_ONE_SHFT                                                1
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_EOM_ADATA_ALL_ZERO_BMSK                                             0x1
#define HWIO_QSERDES_RX0_EOM_ADATA_STATUS_EOM_ADATA_ALL_ZERO_SHFT                                               0

#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_ADDR(x)                                            ((x) + 0x2e4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_OFFS                                               (0x2e4 + 0x6200)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_RMSK                                                     0xff
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_CLK_EN_BMSK                               0x80
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_CLK_EN_SHFT                                  7
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_DEBUG_BMSK                                0x60
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_DEBUG_SHFT                                   5
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_OFFSET_UPDT_REQ_BMSK                      0x10
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_OFFSET_UPDT_REQ_SHFT                         4
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_TUNE_CODE_BMSK                             0xf
#define HWIO_QSERDES_RX0_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_TUNE_CODE_SHFT                               0

#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_ADDR(x)                                                 ((x) + 0x2e8 + 0x6200)
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_OFFS                                                    (0x2e8 + 0x6200)
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_RMSK                                                           0x7
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_ACTIVE_BMSK                                    0x4
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_ACTIVE_SHFT                                      2
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_DONE_BMSK                                      0x2
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_DONE_SHFT                                        1
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                                            0x1
#define HWIO_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                                              0

#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_ADDR(x)                                              ((x) + 0x2ec + 0x6200)
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_OFFS                                                 (0x2ec + 0x6200)
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_RMSK                                                       0xff
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_RX_BKUP_READ_BUS1_BMSK                                     0xff
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_RX_BKUP_READ_BUS1_SHFT                                        0

#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_ADDR(x)                                              ((x) + 0x2f0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_OFFS                                                 (0x2f0 + 0x6200)
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_RMSK                                                       0xff
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_ADDR(x))
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_RX_BKUP_READ_BUS2_BMSK                                     0xff
#define HWIO_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_RX_BKUP_READ_BUS2_SHFT                                        0

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_TX1_QSERDES_TX1_PCIE4_QMP_TX
 *--------------------------------------------------------------------------*/

#define QSERDES_TX1_QSERDES_TX1_PCIE4_QMP_TX_REG_BASE                                        (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00006800)
#define QSERDES_TX1_QSERDES_TX1_PCIE4_QMP_TX_REG_BASE_SIZE                                   0xf0
#define QSERDES_TX1_QSERDES_TX1_PCIE4_QMP_TX_REG_BASE_USED                                   0xec
#define QSERDES_TX1_QSERDES_TX1_PCIE4_QMP_TX_REG_BASE_OFFS                                   0x00006800

#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR(x)                                            ((x) + 0x0 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_OFFS                                               (0x0 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_RMSK                                                     0xff
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_MODE_LANENO_IN(x))
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                                   0x80
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                      7
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                                    0x60
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                       5
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BISTMODE_BMSK                                            0x1f
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BISTMODE_SHFT                                               0

#define HWIO_QSERDES_TX1_BIST_INVERT_ADDR(x)                                                 ((x) + 0x4 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_INVERT_OFFS                                                    (0x4 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_INVERT_RMSK                                                           0x7
#define HWIO_QSERDES_TX1_BIST_INVERT_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_INVERT_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_INVERT_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_INVERT_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_INVERT_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_INVERT_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_INVERT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_INVERT_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_INVERT_IN(x))
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_FROM_PCS_BMSK                                             0x4
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_FROM_PCS_SHFT                                               2
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_INVERT_RX_BMSK                                            0x2
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_INVERT_RX_SHFT                                              1
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_INVERT_TX_BMSK                                            0x1
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_INVERT_TX_SHFT                                              0

#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR(x)                                               ((x) + 0x8 + 0x6800)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_OFFS                                                  (0x8 + 0x6800)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_RMSK                                                        0x1f
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR(x))
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR(x), m)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR(x),v)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR(x),m,v,HWIO_QSERDES_TX1_CLKBUF_ENABLE_IN(x))
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                                 0x10
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                                    4
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                       0x8
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                         3
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                            0x4
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                              2
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                       1
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                         0x1
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                           0

#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR(x)                                            ((x) + 0xc + 0x6800)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_OFFS                                               (0xc + 0x6800)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_RMSK                                                     0x3f
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR(x))
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR(x), m)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR(x),v)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR(x),m,v,HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_IN(x))
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                                0x20
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                                   5
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                                    0x1f
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                       0

#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR(x)                                       ((x) + 0x10 + 0x6800)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OFFS                                          (0x10 + 0x6800)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_RMSK                                                 0x7
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR(x))
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR(x), m)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR(x),v)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR(x),m,v,HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_IN(x))
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                                 0x4
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                                   2
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                                     0x3
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                       0

#define HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR(x)                                                  ((x) + 0x14 + 0x6800)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFS                                                     (0x14 + 0x6800)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_RMSK                                                           0x3f
#define HWIO_QSERDES_TX1_TX_DRV_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR(x))
#define HWIO_QSERDES_TX1_TX_DRV_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR(x), m)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR(x),v)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR(x),m,v,HWIO_QSERDES_TX1_TX_DRV_LVL_IN(x))
#define HWIO_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                            0x20
#define HWIO_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                               5
#define HWIO_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_BMSK                                                0x1f
#define HWIO_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_SHFT                                                   0

#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR(x)                                           ((x) + 0x18 + 0x6800)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_OFFS                                              (0x18 + 0x6800)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_RMSK                                                     0xf
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR(x))
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_IN(x))
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                                   0xf
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                                     0

#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR(x)                                              ((x) + 0x1c + 0x6800)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_OFFS                                                 (0x1c + 0x6800)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RMSK                                                        0x3
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR(x))
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR(x), m)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR(x),v)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR(x),m,v,HWIO_QSERDES_TX1_RESET_TSYNC_EN_IN(x))
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                       1
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                         0x1
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                           0

#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR(x)                                      ((x) + 0x20 + 0x6800)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OFFS                                         (0x20 + 0x6800)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_RMSK                                               0x3f
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR(x))
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR(x), m)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR(x),v)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR(x),m,v,HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_IN(x))
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_EN_VREG_MUX_BMSK                                   0x20
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_EN_VREG_MUX_SHFT                                      5
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_EN_VREG_BMSK                                       0x10
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_EN_VREG_SHFT                                          4
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                                   0x8
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                                     3
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                       0x4
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                         2
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                       1
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                         0x1
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                           0

#define HWIO_QSERDES_TX1_LPB_EN_ADDR(x)                                                      ((x) + 0x24 + 0x6800)
#define HWIO_QSERDES_TX1_LPB_EN_OFFS                                                         (0x24 + 0x6800)
#define HWIO_QSERDES_TX1_LPB_EN_RMSK                                                               0xff
#define HWIO_QSERDES_TX1_LPB_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_LPB_EN_ADDR(x))
#define HWIO_QSERDES_TX1_LPB_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LPB_EN_ADDR(x), m)
#define HWIO_QSERDES_TX1_LPB_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_LPB_EN_ADDR(x),v)
#define HWIO_QSERDES_TX1_LPB_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LPB_EN_ADDR(x),m,v,HWIO_QSERDES_TX1_LPB_EN_IN(x))
#define HWIO_QSERDES_TX1_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                       0x80
#define HWIO_QSERDES_TX1_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                          7
#define HWIO_QSERDES_TX1_LPB_EN_LINE_LPB_EN_MUX_BMSK                                               0x40
#define HWIO_QSERDES_TX1_LPB_EN_LINE_LPB_EN_MUX_SHFT                                                  6
#define HWIO_QSERDES_TX1_LPB_EN_LINE_LPB_EN_BMSK                                                   0x20
#define HWIO_QSERDES_TX1_LPB_EN_LINE_LPB_EN_SHFT                                                      5
#define HWIO_QSERDES_TX1_LPB_EN_TX_RCLK_LPB_EN_BMSK                                                0x10
#define HWIO_QSERDES_TX1_LPB_EN_TX_RCLK_LPB_EN_SHFT                                                   4
#define HWIO_QSERDES_TX1_LPB_EN_SER_LPB_EN_MUX_BMSK                                                 0x8
#define HWIO_QSERDES_TX1_LPB_EN_SER_LPB_EN_MUX_SHFT                                                   3
#define HWIO_QSERDES_TX1_LPB_EN_SER_LPB_EN_BMSK                                                     0x4
#define HWIO_QSERDES_TX1_LPB_EN_SER_LPB_EN_SHFT                                                       2
#define HWIO_QSERDES_TX1_LPB_EN_PAR_LPB_EN_BMSK                                                     0x2
#define HWIO_QSERDES_TX1_LPB_EN_PAR_LPB_EN_SHFT                                                       1
#define HWIO_QSERDES_TX1_LPB_EN_RCLK_LPB_EN_BMSK                                                    0x1
#define HWIO_QSERDES_TX1_LPB_EN_RCLK_LPB_EN_SHFT                                                      0

#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR(x)                                            ((x) + 0x28 + 0x6800)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_OFFS                                               (0x28 + 0x6800)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RMSK                                                     0xff
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR(x))
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR(x), m)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR(x),v)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR(x),m,v,HWIO_QSERDES_TX1_RES_CODE_LANE_TX_IN(x))
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                                0x80
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                                   7
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                                    0x7f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                       0

#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR(x)                                            ((x) + 0x2c + 0x6800)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_OFFS                                               (0x2c + 0x6800)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RMSK                                                     0xff
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR(x))
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR(x), m)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR(x),v)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR(x),m,v,HWIO_QSERDES_TX1_RES_CODE_LANE_RX_IN(x))
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                                0x80
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                                   7
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                                    0x7f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                       0

#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR(x)                                     ((x) + 0x30 + 0x6800)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OFFS                                        (0x30 + 0x6800)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RMSK                                              0x3f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR(x))
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR(x), m)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR(x),v)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR(x),m,v,HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_IN(x))
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                      0x3f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                         0

#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR(x)                                     ((x) + 0x34 + 0x6800)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OFFS                                        (0x34 + 0x6800)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RMSK                                              0x3f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR(x))
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR(x), m)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR(x),v)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR(x),m,v,HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_IN(x))
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                      0x3f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                         0

#define HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR(x)                                                ((x) + 0x38 + 0x6800)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_OFFS                                                   (0x38 + 0x6800)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_RMSK                                                         0xff
#define HWIO_QSERDES_TX1_PERL_LENGTH1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR(x))
#define HWIO_QSERDES_TX1_PERL_LENGTH1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR(x), m)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR(x),v)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR(x),m,v,HWIO_QSERDES_TX1_PERL_LENGTH1_IN(x))
#define HWIO_QSERDES_TX1_PERL_LENGTH1_PERL_LENGTH1_BMSK                                            0xff
#define HWIO_QSERDES_TX1_PERL_LENGTH1_PERL_LENGTH1_SHFT                                               0

#define HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR(x)                                                ((x) + 0x3c + 0x6800)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_OFFS                                                   (0x3c + 0x6800)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_RMSK                                                         0xff
#define HWIO_QSERDES_TX1_PERL_LENGTH2_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR(x))
#define HWIO_QSERDES_TX1_PERL_LENGTH2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR(x), m)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR(x),v)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR(x),m,v,HWIO_QSERDES_TX1_PERL_LENGTH2_IN(x))
#define HWIO_QSERDES_TX1_PERL_LENGTH2_PERL_LENGTH2_BMSK                                            0xff
#define HWIO_QSERDES_TX1_PERL_LENGTH2_PERL_LENGTH2_SHFT                                               0

#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR(x)                                           ((x) + 0x40 + 0x6800)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_OFFS                                              (0x40 + 0x6800)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_RMSK                                                    0x3f
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR(x))
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR(x), m)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR(x),v)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR(x),m,v,HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_IN(x))
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                                 0x20
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                                    5
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                                     0x10
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                        4
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                               0x8
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                                 3
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                                   0x4
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                                     2
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                                0x2
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                                  1
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                                    0x1
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                      0

#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR(x)                                               ((x) + 0x44 + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_OFFS                                                  (0x44 + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_RMSK                                                        0x1f
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR(x))
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR(x), m)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR(x),v)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR(x),m,v,HWIO_QSERDES_TX1_DEBUG_BUS_SEL_IN(x))
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                          0x10
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                             4
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_RSVD_BMSK                                                    0x8
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_RSVD_SHFT                                                      3
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                            0x7
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                              0

#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR(x)                                         ((x) + 0x48 + 0x6800)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OFFS                                            (0x48 + 0x6800)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_RMSK                                                  0x3f
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR(x))
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR(x), m)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR(x),v)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR(x),m,v,HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_IN(x))
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_CMN_SEL_MUX_BMSK                                      0x20
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_CMN_SEL_MUX_SHFT                                         5
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_CMN_SEL_BMSK                                          0x10
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_CMN_SEL_SHFT                                             4
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                           0x8
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                             3
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                               0x4
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                                 2
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                                   0x2
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                                     1
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                       0x1
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                         0

#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR(x)                                               ((x) + 0x4c + 0x6800)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_OFFS                                                  (0x4c + 0x6800)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_RMSK                                                         0x7
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR(x))
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR(x), m)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR(x),v)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR(x),m,v,HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_IN(x))
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                                 0x4
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                                   2
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                      0x2
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                        1
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                          0x1
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                            0

#define HWIO_QSERDES_TX1_TX_POL_INV_ADDR(x)                                                  ((x) + 0x50 + 0x6800)
#define HWIO_QSERDES_TX1_TX_POL_INV_OFFS                                                     (0x50 + 0x6800)
#define HWIO_QSERDES_TX1_TX_POL_INV_RMSK                                                            0x3
#define HWIO_QSERDES_TX1_TX_POL_INV_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_TX_POL_INV_ADDR(x))
#define HWIO_QSERDES_TX1_TX_POL_INV_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_POL_INV_ADDR(x), m)
#define HWIO_QSERDES_TX1_TX_POL_INV_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_TX_POL_INV_ADDR(x),v)
#define HWIO_QSERDES_TX1_TX_POL_INV_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_POL_INV_ADDR(x),m,v,HWIO_QSERDES_TX1_TX_POL_INV_IN(x))
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                       0x2
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                         1
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                           0x1
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                             0

#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR(x)                                  ((x) + 0x54 + 0x6800)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OFFS                                     (0x54 + 0x6800)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RMSK                                           0xff
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR(x))
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR(x), m)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR(x),v)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR(x),m,v,HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IN(x))
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_HR_SEL_BMSK                                    0x80
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_HR_SEL_SHFT                                       7
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_MUX_BMSK                           0x40
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_MUX_SHFT                              6
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_BMSK                               0x30
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_SHFT                                  4
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                                0x8
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                                  3
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                                    0x4
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                      2
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                             0x2
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                               1
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                                 0x1
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                                   0

#define HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR(x)                                               ((x) + 0x58 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_OFFS                                                  (0x58 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_PATTERN1_IN(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN1_BIST_PATTERN1_BMSK                                          0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN1_BIST_PATTERN1_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR(x)                                               ((x) + 0x5c + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_OFFS                                                  (0x5c + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_RMSK                                                         0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN2_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_PATTERN2_IN(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN2_BIST_PATTERN2_BMSK                                           0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN2_BIST_PATTERN2_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR(x)                                               ((x) + 0x60 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_OFFS                                                  (0x60 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN3_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_PATTERN3_IN(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN3_BIST_PATTERN3_BMSK                                          0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN3_BIST_PATTERN3_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR(x)                                               ((x) + 0x64 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_OFFS                                                  (0x64 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_RMSK                                                         0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN4_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_PATTERN4_IN(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN4_BIST_PATTERN4_BMSK                                           0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN4_BIST_PATTERN4_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR(x)                                               ((x) + 0x68 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_OFFS                                                  (0x68 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN5_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN5_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_PATTERN5_IN(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN5_BIST_PATTERN5_BMSK                                          0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN5_BIST_PATTERN5_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR(x)                                               ((x) + 0x6c + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_OFFS                                                  (0x6c + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_RMSK                                                         0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN6_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN6_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_PATTERN6_IN(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN6_BIST_PATTERN6_BMSK                                           0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN6_BIST_PATTERN6_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR(x)                                               ((x) + 0x70 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_OFFS                                                  (0x70 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN7_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN7_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_PATTERN7_IN(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN7_BIST_PATTERN7_BMSK                                          0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN7_BIST_PATTERN7_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR(x)                                               ((x) + 0x74 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_OFFS                                                  (0x74 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_RMSK                                                         0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN8_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN8_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR(x),v)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR(x),m,v,HWIO_QSERDES_TX1_BIST_PATTERN8_IN(x))
#define HWIO_QSERDES_TX1_BIST_PATTERN8_BIST_PATTERN8_BMSK                                           0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN8_BIST_PATTERN8_SHFT                                             0

#define HWIO_QSERDES_TX1_LANE_MODE_1_ADDR(x)                                                 ((x) + 0x78 + 0x6800)
#define HWIO_QSERDES_TX1_LANE_MODE_1_OFFS                                                    (0x78 + 0x6800)
#define HWIO_QSERDES_TX1_LANE_MODE_1_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_LANE_MODE_1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_LANE_MODE_1_ADDR(x))
#define HWIO_QSERDES_TX1_LANE_MODE_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_MODE_1_ADDR(x), m)
#define HWIO_QSERDES_TX1_LANE_MODE_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_MODE_1_ADDR(x),v)
#define HWIO_QSERDES_TX1_LANE_MODE_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_MODE_1_ADDR(x),m,v,HWIO_QSERDES_TX1_LANE_MODE_1_IN(x))
#define HWIO_QSERDES_TX1_LANE_MODE_1_LANE_MODE1_BMSK                                               0xff
#define HWIO_QSERDES_TX1_LANE_MODE_1_LANE_MODE1_SHFT                                                  0

#define HWIO_QSERDES_TX1_LANE_MODE_2_ADDR(x)                                                 ((x) + 0x7c + 0x6800)
#define HWIO_QSERDES_TX1_LANE_MODE_2_OFFS                                                    (0x7c + 0x6800)
#define HWIO_QSERDES_TX1_LANE_MODE_2_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_LANE_MODE_2_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_LANE_MODE_2_ADDR(x))
#define HWIO_QSERDES_TX1_LANE_MODE_2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_MODE_2_ADDR(x), m)
#define HWIO_QSERDES_TX1_LANE_MODE_2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_MODE_2_ADDR(x),v)
#define HWIO_QSERDES_TX1_LANE_MODE_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_MODE_2_ADDR(x),m,v,HWIO_QSERDES_TX1_LANE_MODE_2_IN(x))
#define HWIO_QSERDES_TX1_LANE_MODE_2_LANE_MODE2_BMSK                                               0xff
#define HWIO_QSERDES_TX1_LANE_MODE_2_LANE_MODE2_SHFT                                                  0

#define HWIO_QSERDES_TX1_LANE_MODE_3_ADDR(x)                                                 ((x) + 0x80 + 0x6800)
#define HWIO_QSERDES_TX1_LANE_MODE_3_OFFS                                                    (0x80 + 0x6800)
#define HWIO_QSERDES_TX1_LANE_MODE_3_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_LANE_MODE_3_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_LANE_MODE_3_ADDR(x))
#define HWIO_QSERDES_TX1_LANE_MODE_3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_MODE_3_ADDR(x), m)
#define HWIO_QSERDES_TX1_LANE_MODE_3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_MODE_3_ADDR(x),v)
#define HWIO_QSERDES_TX1_LANE_MODE_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_MODE_3_ADDR(x),m,v,HWIO_QSERDES_TX1_LANE_MODE_3_IN(x))
#define HWIO_QSERDES_TX1_LANE_MODE_3_LANE_MODE3_BMSK                                               0xff
#define HWIO_QSERDES_TX1_LANE_MODE_3_LANE_MODE3_SHFT                                                  0

#define HWIO_QSERDES_TX1_ATB_SEL1_ADDR(x)                                                    ((x) + 0x84 + 0x6800)
#define HWIO_QSERDES_TX1_ATB_SEL1_OFFS                                                       (0x84 + 0x6800)
#define HWIO_QSERDES_TX1_ATB_SEL1_RMSK                                                             0xff
#define HWIO_QSERDES_TX1_ATB_SEL1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_ATB_SEL1_ADDR(x))
#define HWIO_QSERDES_TX1_ATB_SEL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_ATB_SEL1_ADDR(x), m)
#define HWIO_QSERDES_TX1_ATB_SEL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_ATB_SEL1_ADDR(x),v)
#define HWIO_QSERDES_TX1_ATB_SEL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_ATB_SEL1_ADDR(x),m,v,HWIO_QSERDES_TX1_ATB_SEL1_IN(x))
#define HWIO_QSERDES_TX1_ATB_SEL1_ATB_SEL1_BMSK                                                    0xff
#define HWIO_QSERDES_TX1_ATB_SEL1_ATB_SEL1_SHFT                                                       0

#define HWIO_QSERDES_TX1_ATB_SEL2_ADDR(x)                                                    ((x) + 0x88 + 0x6800)
#define HWIO_QSERDES_TX1_ATB_SEL2_OFFS                                                       (0x88 + 0x6800)
#define HWIO_QSERDES_TX1_ATB_SEL2_RMSK                                                              0x1
#define HWIO_QSERDES_TX1_ATB_SEL2_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_ATB_SEL2_ADDR(x))
#define HWIO_QSERDES_TX1_ATB_SEL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_ATB_SEL2_ADDR(x), m)
#define HWIO_QSERDES_TX1_ATB_SEL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_ATB_SEL2_ADDR(x),v)
#define HWIO_QSERDES_TX1_ATB_SEL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_ATB_SEL2_ADDR(x),m,v,HWIO_QSERDES_TX1_ATB_SEL2_IN(x))
#define HWIO_QSERDES_TX1_ATB_SEL2_ATB_SEL2_BMSK                                                     0x1
#define HWIO_QSERDES_TX1_ATB_SEL2_ATB_SEL2_SHFT                                                       0

#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR(x)                                              ((x) + 0x8c + 0x6800)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_OFFS                                                 (0x8c + 0x6800)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RMSK                                                        0xf
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR(x))
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR(x), m)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR(x),v)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR(x),m,v,HWIO_QSERDES_TX1_RCV_DETECT_LVL_IN(x))
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                        0x8
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                          3
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                            0x7
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                              0

#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR(x)                                            ((x) + 0x90 + 0x6800)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_OFFS                                               (0x90 + 0x6800)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RMSK                                                     0x3f
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR(x))
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR(x), m)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR(x),v)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR(x),m,v,HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_IN(x))
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                       0x38
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                          3
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                        0x7
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                          0

#define HWIO_QSERDES_TX1_PRBS_SEED1_ADDR(x)                                                  ((x) + 0x94 + 0x6800)
#define HWIO_QSERDES_TX1_PRBS_SEED1_OFFS                                                     (0x94 + 0x6800)
#define HWIO_QSERDES_TX1_PRBS_SEED1_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_PRBS_SEED1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PRBS_SEED1_ADDR(x))
#define HWIO_QSERDES_TX1_PRBS_SEED1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRBS_SEED1_ADDR(x), m)
#define HWIO_QSERDES_TX1_PRBS_SEED1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PRBS_SEED1_ADDR(x),v)
#define HWIO_QSERDES_TX1_PRBS_SEED1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRBS_SEED1_ADDR(x),m,v,HWIO_QSERDES_TX1_PRBS_SEED1_IN(x))
#define HWIO_QSERDES_TX1_PRBS_SEED1_PRBS_SEED1_BMSK                                                0xff
#define HWIO_QSERDES_TX1_PRBS_SEED1_PRBS_SEED1_SHFT                                                   0

#define HWIO_QSERDES_TX1_PRBS_SEED2_ADDR(x)                                                  ((x) + 0x98 + 0x6800)
#define HWIO_QSERDES_TX1_PRBS_SEED2_OFFS                                                     (0x98 + 0x6800)
#define HWIO_QSERDES_TX1_PRBS_SEED2_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_PRBS_SEED2_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PRBS_SEED2_ADDR(x))
#define HWIO_QSERDES_TX1_PRBS_SEED2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRBS_SEED2_ADDR(x), m)
#define HWIO_QSERDES_TX1_PRBS_SEED2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PRBS_SEED2_ADDR(x),v)
#define HWIO_QSERDES_TX1_PRBS_SEED2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRBS_SEED2_ADDR(x),m,v,HWIO_QSERDES_TX1_PRBS_SEED2_IN(x))
#define HWIO_QSERDES_TX1_PRBS_SEED2_PRBS_SEED2_BMSK                                                0xff
#define HWIO_QSERDES_TX1_PRBS_SEED2_PRBS_SEED2_SHFT                                                   0

#define HWIO_QSERDES_TX1_PRBS_SEED3_ADDR(x)                                                  ((x) + 0x9c + 0x6800)
#define HWIO_QSERDES_TX1_PRBS_SEED3_OFFS                                                     (0x9c + 0x6800)
#define HWIO_QSERDES_TX1_PRBS_SEED3_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_PRBS_SEED3_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PRBS_SEED3_ADDR(x))
#define HWIO_QSERDES_TX1_PRBS_SEED3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRBS_SEED3_ADDR(x), m)
#define HWIO_QSERDES_TX1_PRBS_SEED3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PRBS_SEED3_ADDR(x),v)
#define HWIO_QSERDES_TX1_PRBS_SEED3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRBS_SEED3_ADDR(x),m,v,HWIO_QSERDES_TX1_PRBS_SEED3_IN(x))
#define HWIO_QSERDES_TX1_PRBS_SEED3_PRBS_SEED3_BMSK                                                0xff
#define HWIO_QSERDES_TX1_PRBS_SEED3_PRBS_SEED3_SHFT                                                   0

#define HWIO_QSERDES_TX1_PRBS_SEED4_ADDR(x)                                                  ((x) + 0xa0 + 0x6800)
#define HWIO_QSERDES_TX1_PRBS_SEED4_OFFS                                                     (0xa0 + 0x6800)
#define HWIO_QSERDES_TX1_PRBS_SEED4_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_PRBS_SEED4_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PRBS_SEED4_ADDR(x))
#define HWIO_QSERDES_TX1_PRBS_SEED4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRBS_SEED4_ADDR(x), m)
#define HWIO_QSERDES_TX1_PRBS_SEED4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PRBS_SEED4_ADDR(x),v)
#define HWIO_QSERDES_TX1_PRBS_SEED4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRBS_SEED4_ADDR(x),m,v,HWIO_QSERDES_TX1_PRBS_SEED4_IN(x))
#define HWIO_QSERDES_TX1_PRBS_SEED4_PRBS_SEED4_BMSK                                                0xff
#define HWIO_QSERDES_TX1_PRBS_SEED4_PRBS_SEED4_SHFT                                                   0

#define HWIO_QSERDES_TX1_RESET_GEN_ADDR(x)                                                   ((x) + 0xa4 + 0x6800)
#define HWIO_QSERDES_TX1_RESET_GEN_OFFS                                                      (0xa4 + 0x6800)
#define HWIO_QSERDES_TX1_RESET_GEN_RMSK                                                            0x7f
#define HWIO_QSERDES_TX1_RESET_GEN_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_RESET_GEN_ADDR(x))
#define HWIO_QSERDES_TX1_RESET_GEN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RESET_GEN_ADDR(x), m)
#define HWIO_QSERDES_TX1_RESET_GEN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_RESET_GEN_ADDR(x),v)
#define HWIO_QSERDES_TX1_RESET_GEN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RESET_GEN_ADDR(x),m,v,HWIO_QSERDES_TX1_RESET_GEN_IN(x))
#define HWIO_QSERDES_TX1_RESET_GEN_SW_CDR_RESET_BMSK                                               0x40
#define HWIO_QSERDES_TX1_RESET_GEN_SW_CDR_RESET_SHFT                                                  6
#define HWIO_QSERDES_TX1_RESET_GEN_JITTER_GEN_RESET_BMSK                                           0x20
#define HWIO_QSERDES_TX1_RESET_GEN_JITTER_GEN_RESET_SHFT                                              5
#define HWIO_QSERDES_TX1_RESET_GEN_SW_TSYNC_BMSK                                                   0x10
#define HWIO_QSERDES_TX1_RESET_GEN_SW_TSYNC_SHFT                                                      4
#define HWIO_QSERDES_TX1_RESET_GEN_SW_RSYNC_BMSK                                                    0x8
#define HWIO_QSERDES_TX1_RESET_GEN_SW_RSYNC_SHFT                                                      3
#define HWIO_QSERDES_TX1_RESET_GEN_RSVD_BMSK                                                        0x4
#define HWIO_QSERDES_TX1_RESET_GEN_RSVD_SHFT                                                          2
#define HWIO_QSERDES_TX1_RESET_GEN_BIST_TX_RESET_BMSK                                               0x2
#define HWIO_QSERDES_TX1_RESET_GEN_BIST_TX_RESET_SHFT                                                 1
#define HWIO_QSERDES_TX1_RESET_GEN_BIST_RX_RESET_BMSK                                               0x1
#define HWIO_QSERDES_TX1_RESET_GEN_BIST_RX_RESET_SHFT                                                 0

#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR(x)                                             ((x) + 0xa8 + 0x6800)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_OFFS                                                (0xa8 + 0x6800)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_RMSK                                                       0x3
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR(x))
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR(x), m)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR(x),v)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR(x),m,v,HWIO_QSERDES_TX1_RESET_GEN_MUXES_IN(x))
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                             0x2
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                               1
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                             0x1
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                               0

#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR(x)                                            ((x) + 0xac + 0x6800)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_OFFS                                               (0xac + 0x6800)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_RMSK                                                     0x3f
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR(x))
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR(x), m)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR(x),v)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR(x),m,v,HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_IN(x))
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_DATAPATH_EN_MUX_BMSK                                  0x20
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_DATAPATH_EN_MUX_SHFT                                     5
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_DATAPATH_EN_BMSK                                      0x10
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_DATAPATH_EN_SHFT                                         4
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                                    0x8
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                      3
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                        0x4
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                          2
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                           0x2
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                             1
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                               0x1
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                                 0

#define HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR(x)                                                 ((x) + 0xb0 + 0x6800)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_OFFS                                                    (0xb0 + 0x6800)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_VMODE_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR(x))
#define HWIO_QSERDES_TX1_VMODE_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR(x),m,v,HWIO_QSERDES_TX1_VMODE_CTRL1_IN(x))
#define HWIO_QSERDES_TX1_VMODE_CTRL1_VMODE_CTRL1_BMSK                                              0xff
#define HWIO_QSERDES_TX1_VMODE_CTRL1_VMODE_CTRL1_SHFT                                                 0

#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x)                                        ((x) + 0xb4 + 0x6800)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OFFS                                           (0xb4 + 0x6800)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_RMSK                                                 0xff
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x))
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x), m)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x),v)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x),m,v,HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_IN(x))
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                        0xff
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                           0

#define HWIO_QSERDES_TX1_BIST_STATUS_ADDR(x)                                                 ((x) + 0xb8 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_STATUS_OFFS                                                    (0xb8 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_STATUS_RMSK                                                           0xf
#define HWIO_QSERDES_TX1_BIST_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_STATUS_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_STATUS_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_STATUS_BIST_STATUS_RO_BMSK                                            0xf
#define HWIO_QSERDES_TX1_BIST_STATUS_BIST_STATUS_RO_SHFT                                              0

#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR(x)                                           ((x) + 0xbc + 0x6800)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_OFFS                                              (0xbc + 0x6800)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_RMSK                                                    0xff
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                           0xff
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                              0

#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR(x)                                           ((x) + 0xc0 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_OFFS                                              (0xc0 + 0x6800)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_RMSK                                                    0xff
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR(x))
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR(x), m)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                           0xff
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                              0

#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR(x)                                      ((x) + 0xc4 + 0x6800)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_OFFS                                         (0xc4 + 0x6800)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_RMSK                                               0xff
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR(x))
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR(x), m)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                        0xff
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                           0

#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR(x)                                             ((x) + 0xc8 + 0x6800)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_OFFS                                                (0xc8 + 0x6800)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_RMSK                                                      0xff
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR(x))
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR(x), m)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR(x),v)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR(x),m,v,HWIO_QSERDES_TX1_LANE_DIG_CONFIG_IN(x))
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_RSVD_BMSK                                                 0xfe
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_RSVD_SHFT                                                    1
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                          0x1
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                            0

#define HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR(x)                                                 ((x) + 0xcc + 0x6800)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_OFFS                                                    (0xcc + 0x6800)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR(x))
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR(x), m)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR(x),v)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR(x),m,v,HWIO_QSERDES_TX1_PI_QEC_CTRL_IN(x))
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                              0xff
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                                 0

#define HWIO_QSERDES_TX1_PRE_EMPH_ADDR(x)                                                    ((x) + 0xd0 + 0x6800)
#define HWIO_QSERDES_TX1_PRE_EMPH_OFFS                                                       (0xd0 + 0x6800)
#define HWIO_QSERDES_TX1_PRE_EMPH_RMSK                                                             0x3f
#define HWIO_QSERDES_TX1_PRE_EMPH_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_PRE_EMPH_ADDR(x))
#define HWIO_QSERDES_TX1_PRE_EMPH_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRE_EMPH_ADDR(x), m)
#define HWIO_QSERDES_TX1_PRE_EMPH_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_PRE_EMPH_ADDR(x),v)
#define HWIO_QSERDES_TX1_PRE_EMPH_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRE_EMPH_ADDR(x),m,v,HWIO_QSERDES_TX1_PRE_EMPH_IN(x))
#define HWIO_QSERDES_TX1_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                             0x20
#define HWIO_QSERDES_TX1_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                                5
#define HWIO_QSERDES_TX1_PRE_EMPH_PREEMPH_BMSK                                                     0x1f
#define HWIO_QSERDES_TX1_PRE_EMPH_PREEMPH_SHFT                                                        0

#define HWIO_QSERDES_TX1_SW_RESET_ADDR(x)                                                    ((x) + 0xd4 + 0x6800)
#define HWIO_QSERDES_TX1_SW_RESET_OFFS                                                       (0xd4 + 0x6800)
#define HWIO_QSERDES_TX1_SW_RESET_RMSK                                                              0x1
#define HWIO_QSERDES_TX1_SW_RESET_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_SW_RESET_ADDR(x))
#define HWIO_QSERDES_TX1_SW_RESET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_SW_RESET_ADDR(x), m)
#define HWIO_QSERDES_TX1_SW_RESET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_SW_RESET_ADDR(x),v)
#define HWIO_QSERDES_TX1_SW_RESET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_SW_RESET_ADDR(x),m,v,HWIO_QSERDES_TX1_SW_RESET_IN(x))
#define HWIO_QSERDES_TX1_SW_RESET_SW_RESET_BMSK                                                     0x1
#define HWIO_QSERDES_TX1_SW_RESET_SW_RESET_SHFT                                                       0

#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR(x)                                               ((x) + 0xd8 + 0x6800)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_OFFS                                                  (0xd8 + 0x6800)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR(x))
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR(x), m)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR(x),v)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR(x),m,v,HWIO_QSERDES_TX1_DIG_BKUP_CTRL_IN(x))
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_RSVD_BMSK                                                   0xff
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_RSVD_SHFT                                                      0

#define HWIO_QSERDES_TX1_DEBUG_BUS0_ADDR(x)                                                  ((x) + 0xdc + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS0_OFFS                                                     (0xdc + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS0_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS0_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS0_ADDR(x))
#define HWIO_QSERDES_TX1_DEBUG_BUS0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS0_ADDR(x), m)
#define HWIO_QSERDES_TX1_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                             0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                0

#define HWIO_QSERDES_TX1_DEBUG_BUS1_ADDR(x)                                                  ((x) + 0xe0 + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS1_OFFS                                                     (0xe0 + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS1_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS1_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS1_ADDR(x))
#define HWIO_QSERDES_TX1_DEBUG_BUS1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS1_ADDR(x), m)
#define HWIO_QSERDES_TX1_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                            0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                               0

#define HWIO_QSERDES_TX1_DEBUG_BUS2_ADDR(x)                                                  ((x) + 0xe4 + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS2_OFFS                                                     (0xe4 + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS2_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS2_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS2_ADDR(x))
#define HWIO_QSERDES_TX1_DEBUG_BUS2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS2_ADDR(x), m)
#define HWIO_QSERDES_TX1_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                              0

#define HWIO_QSERDES_TX1_DEBUG_BUS3_ADDR(x)                                                  ((x) + 0xe8 + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS3_OFFS                                                     (0xe8 + 0x6800)
#define HWIO_QSERDES_TX1_DEBUG_BUS3_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS3_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS3_ADDR(x))
#define HWIO_QSERDES_TX1_DEBUG_BUS3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS3_ADDR(x), m)
#define HWIO_QSERDES_TX1_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                              0

#define HWIO_QSERDES_TX1_TX_BKUP_RO_BUS_ADDR(x)                                              ((x) + 0xec + 0x6800)
#define HWIO_QSERDES_TX1_TX_BKUP_RO_BUS_OFFS                                                 (0xec + 0x6800)
#define HWIO_QSERDES_TX1_TX_BKUP_RO_BUS_RMSK                                                       0xff
#define HWIO_QSERDES_TX1_TX_BKUP_RO_BUS_IN(x)            \
                in_dword(HWIO_QSERDES_TX1_TX_BKUP_RO_BUS_ADDR(x))
#define HWIO_QSERDES_TX1_TX_BKUP_RO_BUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_BKUP_RO_BUS_ADDR(x), m)
#define HWIO_QSERDES_TX1_TX_BKUP_RO_BUS_TX_BKUP_READ_BUS_BMSK                                      0xff
#define HWIO_QSERDES_TX1_TX_BKUP_RO_BUS_TX_BKUP_READ_BUS_SHFT                                         0

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_RX1_QSERDES_RX1_PCIE4_QMP_RX
 *--------------------------------------------------------------------------*/

#define QSERDES_RX1_QSERDES_RX1_PCIE4_QMP_RX_REG_BASE                                                  (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00006a00)
#define QSERDES_RX1_QSERDES_RX1_PCIE4_QMP_RX_REG_BASE_SIZE                                             0x2f4
#define QSERDES_RX1_QSERDES_RX1_PCIE4_QMP_RX_REG_BASE_USED                                             0x2f0
#define QSERDES_RX1_QSERDES_RX1_PCIE4_QMP_RX_REG_BASE_OFFS                                             0x00006a00

#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR(x)                                                    ((x) + 0x0 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_OFFS                                                       (0x0 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_IN(x))
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_UCDR_FO_GAIN_RATE0_BMSK                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE0_UCDR_FO_GAIN_RATE0_SHFT                                             0

#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR(x)                                                    ((x) + 0x4 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_OFFS                                                       (0x4 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_IN(x))
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_UCDR_FO_GAIN_RATE1_BMSK                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE1_UCDR_FO_GAIN_RATE1_SHFT                                             0

#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR(x)                                                    ((x) + 0x8 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_OFFS                                                       (0x8 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_IN(x))
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_UCDR_FO_GAIN_RATE2_BMSK                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE2_UCDR_FO_GAIN_RATE2_SHFT                                             0

#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR(x)                                                    ((x) + 0xc + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_OFFS                                                       (0xc + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_IN(x))
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_UCDR_FO_GAIN_RATE3_BMSK                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RATE3_UCDR_FO_GAIN_RATE3_SHFT                                             0

#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR(x)                                                    ((x) + 0x10 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_OFFS                                                       (0x10 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_IN(x))
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_UCDR_SO_GAIN_RATE0_BMSK                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE0_UCDR_SO_GAIN_RATE0_SHFT                                             0

#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR(x)                                                    ((x) + 0x14 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_OFFS                                                       (0x14 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_IN(x))
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_UCDR_SO_GAIN_RATE1_BMSK                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE1_UCDR_SO_GAIN_RATE1_SHFT                                             0

#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR(x)                                                    ((x) + 0x18 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_OFFS                                                       (0x18 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_IN(x))
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_UCDR_SO_GAIN_RATE2_BMSK                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE2_UCDR_SO_GAIN_RATE2_SHFT                                             0

#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR(x)                                                    ((x) + 0x1c + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_OFFS                                                       (0x1c + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_IN(x))
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_UCDR_SO_GAIN_RATE3_BMSK                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RATE3_UCDR_SO_GAIN_RATE3_SHFT                                             0

#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR(x)                                                      ((x) + 0x20 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_OFFS                                                         (0x20 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_IN(x))
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_MUX_BMSK                                               0x80
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_MUX_SHFT                                                  7
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_BMSK                                                   0x40
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_SHFT                                                      6
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_FLIP_BMSK                                              0x20
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_FLIP_SHFT                                                 5
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                        0x10
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                           4
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_PD_MODE_BMSK                                                        0x8
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_PD_MODE_SHFT                                                          3
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_ENABLE_BMSK                                                    0x4
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_ENABLE_SHFT                                                      2
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                         0x2
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                           1
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                           0x1
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                             0

#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x)                                           ((x) + 0x24 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_OFFS                                              (0x24 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_RMSK                                                     0xf
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_IN(x))
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE3_BMSK                             0x8
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE3_SHFT                               3
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE2_BMSK                             0x4
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE2_SHFT                               2
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE1_BMSK                             0x2
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE1_SHFT                               1
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE0_BMSK                             0x1
#define HWIO_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE0_SHFT                               0

#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x)                                         ((x) + 0x28 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_OFFS                                            (0x28 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_RMSK                                                  0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_IN(x))
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_SO_ACC_DEFAULT_VAL_RATE0_BMSK                         0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE0_SO_ACC_DEFAULT_VAL_RATE0_SHFT                            0

#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x)                                         ((x) + 0x2c + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_OFFS                                            (0x2c + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_RMSK                                                  0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_IN(x))
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_SO_ACC_DEFAULT_VAL_RATE1_BMSK                         0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE1_SO_ACC_DEFAULT_VAL_RATE1_SHFT                            0

#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x)                                         ((x) + 0x30 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_OFFS                                            (0x30 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_RMSK                                                  0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_IN(x))
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_SO_ACC_DEFAULT_VAL_RATE2_BMSK                         0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE2_SO_ACC_DEFAULT_VAL_RATE2_SHFT                            0

#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x)                                         ((x) + 0x34 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_OFFS                                            (0x34 + 0x6a00)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_RMSK                                                  0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x))
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x), m)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x),v)
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_ADDR(x),m,v,HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_IN(x))
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_SO_ACC_DEFAULT_VAL_RATE3_BMSK                         0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_ACC_DEFAULT_VAL_RATE3_SO_ACC_DEFAULT_VAL_RATE3_SHFT                            0

#define HWIO_QSERDES_RX1_AUX_CONTROL_ADDR(x)                                                           ((x) + 0x38 + 0x6a00)
#define HWIO_QSERDES_RX1_AUX_CONTROL_OFFS                                                              (0x38 + 0x6a00)
#define HWIO_QSERDES_RX1_AUX_CONTROL_RMSK                                                                    0xff
#define HWIO_QSERDES_RX1_AUX_CONTROL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AUX_CONTROL_ADDR(x))
#define HWIO_QSERDES_RX1_AUX_CONTROL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AUX_CONTROL_ADDR(x), m)
#define HWIO_QSERDES_RX1_AUX_CONTROL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_AUX_CONTROL_ADDR(x),v)
#define HWIO_QSERDES_RX1_AUX_CONTROL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AUX_CONTROL_ADDR(x),m,v,HWIO_QSERDES_RX1_AUX_CONTROL_IN(x))
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUXDATA_THRESH_FORCE_BMSK                                               0x80
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUXDATA_THRESH_FORCE_SHFT                                                  7
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_MUX_BMSK                                                     0x40
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_MUX_SHFT                                                        6
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_BMSK                                                         0x3f
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_SHFT                                                            0

#define HWIO_QSERDES_RX1_AUXDATA_TB_ADDR(x)                                                            ((x) + 0x3c + 0x6a00)
#define HWIO_QSERDES_RX1_AUXDATA_TB_OFFS                                                               (0x3c + 0x6a00)
#define HWIO_QSERDES_RX1_AUXDATA_TB_RMSK                                                                     0xff
#define HWIO_QSERDES_RX1_AUXDATA_TB_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AUXDATA_TB_ADDR(x))
#define HWIO_QSERDES_RX1_AUXDATA_TB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AUXDATA_TB_ADDR(x), m)
#define HWIO_QSERDES_RX1_AUXDATA_TB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_AUXDATA_TB_ADDR(x),v)
#define HWIO_QSERDES_RX1_AUXDATA_TB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AUXDATA_TB_ADDR(x),m,v,HWIO_QSERDES_RX1_AUXDATA_TB_IN(x))
#define HWIO_QSERDES_RX1_AUXDATA_TB_AUXDATA_TB_MUX_BMSK                                                      0x80
#define HWIO_QSERDES_RX1_AUXDATA_TB_AUXDATA_TB_MUX_SHFT                                                         7
#define HWIO_QSERDES_RX1_AUXDATA_TB_AUXDATA_TB_BMSK                                                          0x7f
#define HWIO_QSERDES_RX1_AUXDATA_TB_AUXDATA_TB_SHFT                                                             0

#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR(x)                                                      ((x) + 0x40 + 0x6a00)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_OFFS                                                         (0x40 + 0x6a00)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR(x))
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR(x), m)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR(x),v)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR(x),m,v,HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IN(x))
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                    0x80
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                       7
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                                0x40
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                   6
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                     0x20
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                        5
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                                 0x10
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                    4
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                                0x8
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                                  3
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                               0x4
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                                 2
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                    0x2
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                      1
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                       0x1
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                         0

#define HWIO_QSERDES_RX1_EOM_CTRL1_ADDR(x)                                                             ((x) + 0x44 + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_CTRL1_OFFS                                                                (0x44 + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_CTRL1_RMSK                                                                      0xff
#define HWIO_QSERDES_RX1_EOM_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_EOM_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_EOM_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_EOM_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_EOM_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_EOM_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_EOM_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_EOM_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_EOM_CTRL1_IN(x))
#define HWIO_QSERDES_RX1_EOM_CTRL1_VTH_DIR_MUX_BMSK                                                          0x80
#define HWIO_QSERDES_RX1_EOM_CTRL1_VTH_DIR_MUX_SHFT                                                             7
#define HWIO_QSERDES_RX1_EOM_CTRL1_VTH_DIR_BMSK                                                              0x40
#define HWIO_QSERDES_RX1_EOM_CTRL1_VTH_DIR_SHFT                                                                 6
#define HWIO_QSERDES_RX1_EOM_CTRL1_DTAP1_EB_VTH_DIR0_BMSK                                                    0x20
#define HWIO_QSERDES_RX1_EOM_CTRL1_DTAP1_EB_VTH_DIR0_SHFT                                                       5
#define HWIO_QSERDES_RX1_EOM_CTRL1_DTAP1_E_VTH_DIR0_BMSK                                                     0x10
#define HWIO_QSERDES_RX1_EOM_CTRL1_DTAP1_E_VTH_DIR0_SHFT                                                        4
#define HWIO_QSERDES_RX1_EOM_CTRL1_EOM_MODE_VTH_DIR0_BMSK                                                     0xf
#define HWIO_QSERDES_RX1_EOM_CTRL1_EOM_MODE_VTH_DIR0_SHFT                                                       0

#define HWIO_QSERDES_RX1_EOM_CTRL2_ADDR(x)                                                             ((x) + 0x48 + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_CTRL2_OFFS                                                                (0x48 + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_CTRL2_RMSK                                                                      0x3f
#define HWIO_QSERDES_RX1_EOM_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_EOM_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_EOM_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_EOM_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_EOM_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_EOM_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_EOM_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_EOM_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_EOM_CTRL2_IN(x))
#define HWIO_QSERDES_RX1_EOM_CTRL2_DTAP1_EB_VTH_DIR1_BMSK                                                    0x20
#define HWIO_QSERDES_RX1_EOM_CTRL2_DTAP1_EB_VTH_DIR1_SHFT                                                       5
#define HWIO_QSERDES_RX1_EOM_CTRL2_DTAP1_E_VTH_DIR1_BMSK                                                     0x10
#define HWIO_QSERDES_RX1_EOM_CTRL2_DTAP1_E_VTH_DIR1_SHFT                                                        4
#define HWIO_QSERDES_RX1_EOM_CTRL2_EOM_MODE_VTH_DIR1_BMSK                                                     0xf
#define HWIO_QSERDES_RX1_EOM_CTRL2_EOM_MODE_VTH_DIR1_SHFT                                                       0

#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR(x)                                                        ((x) + 0x4c + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_OFFS                                                           (0x4c + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_RMSK                                                                  0x1
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR(x))
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR(x), m)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR(x),v)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR(x),m,v,HWIO_QSERDES_RX1_AC_JTAG_ENABLE_IN(x))
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                       0x1
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                         0

#define HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR(x)                                                         ((x) + 0x50 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_OFFS                                                            (0x50 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_RMSK                                                                   0x3
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR(x))
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR(x), m)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR(x),v)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR(x),m,v,HWIO_QSERDES_RX1_AC_JTAG_INITP_IN(x))
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                   1
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                     0x1
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                       0

#define HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR(x)                                                         ((x) + 0x54 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_OFFS                                                            (0x54 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_RMSK                                                                   0x3
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR(x))
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR(x), m)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR(x),v)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR(x),m,v,HWIO_QSERDES_RX1_AC_JTAG_INITN_IN(x))
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                   1
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                     0x1
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                       0

#define HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR(x)                                                           ((x) + 0x58 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_OFFS                                                              (0x58 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_RMSK                                                                     0x1
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR(x))
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR(x), m)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR(x),v)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR(x),m,v,HWIO_QSERDES_RX1_AC_JTAG_LVL_IN(x))
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                         0x1
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                           0

#define HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR(x)                                                          ((x) + 0x5c + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_OFFS                                                             (0x5c + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_RMSK                                                                    0x1
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR(x))
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR(x),v)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR(x),m,v,HWIO_QSERDES_RX1_AC_JTAG_MODE_IN(x))
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                       0x1
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                         0

#define HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR(x)                                                         ((x) + 0x60 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_OFFS                                                            (0x60 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_RMSK                                                                   0x1
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR(x))
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR(x), m)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR(x),v)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR(x),m,v,HWIO_QSERDES_RX1_AC_JTAG_RESET_IN(x))
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                     0x1
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                       0

#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR(x)                                                         ((x) + 0x64 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_OFFS                                                            (0x64 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR(x))
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_IN(x))
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                       0x40
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                          6
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                      0x20
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                         5
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                          0x10
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                             4
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                       0x8
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                         3
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                           0x4
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                             2
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                       0x2
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                         1
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                           0x1
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                             0

#define HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR(x)                                                 ((x) + 0x68 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_OFFS                                                    (0x68 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_RMSK                                                          0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_IDAC_I0_BMSK                                                  0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_IDAC_I0_SHFT                                                     0

#define HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x)                                              ((x) + 0x6c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_OFFS                                                 (0x6c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_RMSK                                                       0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_IDAC_I0B_BMSK                                              0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_IDAC_I0B_SHFT                                                 0

#define HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_ADDR(x)                                                 ((x) + 0x70 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_OFFS                                                    (0x70 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_RMSK                                                          0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_IDAC_I1_BMSK                                                  0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_I1_DC_OFFSETS_IDAC_I1_SHFT                                                     0

#define HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x)                                              ((x) + 0x74 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_OFFS                                                 (0x74 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_RMSK                                                       0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_IDAC_I1B_BMSK                                              0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_I1BAR_DC_OFFSETS_IDAC_I1B_SHFT                                                 0

#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR(x)                                                  ((x) + 0x78 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OFFS                                                     (0x78 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_RMSK                                                           0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                    0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                       0

#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x)                                               ((x) + 0x7c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                                  (0x7c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                        0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                                0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                   0

#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR(x)                                                  ((x) + 0x80 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OFFS                                                     (0x80 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_RMSK                                                           0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                    0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                       0

#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x)                                               ((x) + 0x84 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                                  (0x84 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                        0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                                0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                   0

#define HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR(x)                                                            ((x) + 0x88 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_OFFS                                                               (0x88 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_RMSK                                                                     0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_EN_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_AROUND_DEMET_BMSK                                               0x40
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_AROUND_DEMET_SHFT                                                  6
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_BMSK                                                            0x20
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_SHFT                                                               5
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                     0x10
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                        4
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                      0x8
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                        3
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                          0x4
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                            2
#define HWIO_QSERDES_RX1_RX_IDAC_EN_DATA_SLICER_CAL_EN_MUX_BMSK                                               0x2
#define HWIO_QSERDES_RX1_RX_IDAC_EN_DATA_SLICER_CAL_EN_MUX_SHFT                                                 1
#define HWIO_QSERDES_RX1_RX_IDAC_EN_DATA_SLICER_CAL_EN_BMSK                                                   0x1
#define HWIO_QSERDES_RX1_RX_IDAC_EN_DATA_SLICER_CAL_EN_SHFT                                                     0

#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR(x)                                                       ((x) + 0x8c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_OFFS                                                          (0x8c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_RMSK                                                                0xff
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                    0xff
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                       0

#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR(x)                                                          ((x) + 0x90 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_OFFS                                                             (0x90 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_RMSK                                                                   0xff
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IDAC_SIGN_IN(x))
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                         0xff
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                            0

#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x)                                             ((x) + 0x94 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_OFFS                                                (0x94 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_RMSK                                                      0x7f
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_IN(x))
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_SUM_VCMOUT_CAL_MUX_BMSK                                   0x40
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_SUM_VCMOUT_CAL_MUX_SHFT                                      6
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_SUM_VCMOUT_CAL_BMSK                                       0x3f
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CODE_OVERRIDE_SUM_VCMOUT_CAL_SHFT                                          0

#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_ADDR(x)                                                     ((x) + 0x98 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_OFFS                                                        (0x98 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_RMSK                                                              0x3f
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IN(x))
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_FORCE_DONE_BMSK                                          0x20
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_FORCE_DONE_SHFT                                             5
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_SETTLE_TIME_BMSK                                         0x18
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_SETTLE_TIME_SHFT                                            3
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_POL_FLIP_BMSK                                             0x4
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_POL_FLIP_SHFT                                               2
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_EN_MUX_BMSK                                               0x2
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_EN_MUX_SHFT                                                 1
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_EN_BMSK                                                   0x1
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL1_IVCM_CAL_EN_SHFT                                                     0

#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_ADDR(x)                                                     ((x) + 0x9c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_OFFS                                                        (0x9c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_RMSK                                                              0xff
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_IN(x))
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_EN_SA_VOS_BMSK                                                    0x80
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_EN_SA_VOS_SHFT                                                       7
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_1_MUX_BMSK                                            0x40
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_1_MUX_SHFT                                               6
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_1_BMSK                                                0x20
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_1_SHFT                                                   5
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_0_MUX_BMSK                                            0x10
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_0_MUX_SHFT                                               4
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_0_BMSK                                                 0x8
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SAOFFSET_EN_0_SHFT                                                   3
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SUM_CAL_REF_SEL_BMSK                                               0x7
#define HWIO_QSERDES_RX1_RX_IVCM_CAL_CTRL2_SUM_CAL_REF_SEL_SHFT                                                 0

#define HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_ADDR(x)                                                ((x) + 0xa0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_OFFS                                                   (0xa0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_RMSK                                                         0x7f
#define HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_IN(x))
#define HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_IVCM_CAL_POSTCAL_OFFSET_BMSK                                 0x7f
#define HWIO_QSERDES_RX1_RX_IVCM_POSTCAL_OFFSET_IVCM_CAL_POSTCAL_OFFSET_SHFT                                    0

#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR(x)                                                      ((x) + 0xa4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_OFFS                                                         (0xa4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_RMSK                                                               0x1f
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR(x))
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_IN(x))
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_PAR_RATE_MUX_BMSK                                               0x10
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_PAR_RATE_MUX_SHFT                                                  4
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_PAR_RATE_BMSK                                                    0xc
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_PAR_RATE_SHFT                                                      2
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_HIGHZ_MUX_BMSK                                                   0x2
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_HIGHZ_MUX_SHFT                                                     1
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_HIGHZ_BMSK                                                       0x1
#define HWIO_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_HIGHZ_SHFT                                                         0

#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x)                                    ((x) + 0xa8 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                       (0xa8 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                             0x3f
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN(x))
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                            0x20
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                               5
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                                0x10
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                   4
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                             0x8
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                               3
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                                 0x4
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                   2
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                             0x2
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                               1
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                                 0x1
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                   0

#define HWIO_QSERDES_RX1_DFE_1_ADDR(x)                                                                 ((x) + 0xac + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_1_OFFS                                                                    (0xac + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_1_RMSK                                                                          0xff
#define HWIO_QSERDES_RX1_DFE_1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_1_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_1_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_1_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_1_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_1_IN(x))
#define HWIO_QSERDES_RX1_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                         0xf8
#define HWIO_QSERDES_RX1_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                            3
#define HWIO_QSERDES_RX1_DFE_1_KTAP1_BMSK                                                                     0x7
#define HWIO_QSERDES_RX1_DFE_1_KTAP1_SHFT                                                                       0

#define HWIO_QSERDES_RX1_DFE_2_ADDR(x)                                                                 ((x) + 0xb0 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_2_OFFS                                                                    (0xb0 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_2_RMSK                                                                          0xff
#define HWIO_QSERDES_RX1_DFE_2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_2_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_2_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_2_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_2_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_2_IN(x))
#define HWIO_QSERDES_RX1_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                         0xf8
#define HWIO_QSERDES_RX1_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                            3
#define HWIO_QSERDES_RX1_DFE_2_KTAP2_BMSK                                                                     0x7
#define HWIO_QSERDES_RX1_DFE_2_KTAP2_SHFT                                                                       0

#define HWIO_QSERDES_RX1_DFE_3_ADDR(x)                                                                 ((x) + 0xb4 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_3_OFFS                                                                    (0xb4 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_3_RMSK                                                                          0xff
#define HWIO_QSERDES_RX1_DFE_3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_3_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_3_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_3_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_3_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_3_IN(x))
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_MODE_BMSK                                                             0xc0
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_MODE_SHFT                                                                6
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_EN_BMSK                                                               0x20
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_EN_SHFT                                                                  5
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                        0x10
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                           4
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_MODE_BMSK                                                              0xc
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_MODE_SHFT                                                                2
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_EN_BMSK                                                                0x2
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_EN_SHFT                                                                  1
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                         0x1
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                           0

#define HWIO_QSERDES_RX1_DFE_4_ADDR(x)                                                                 ((x) + 0xb8 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_4_OFFS                                                                    (0xb8 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_4_RMSK                                                                          0xff
#define HWIO_QSERDES_RX1_DFE_4_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_4_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_4_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_4_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_4_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_4_IN(x))
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_FORCE_EN_MUX_BMSK                                                     0x80
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_FORCE_EN_MUX_SHFT                                                        7
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_FORCE_EN_BMSK                                                         0x40
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_FORCE_EN_SHFT                                                            6
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_FORCE_EN_MUX_BMSK                                                     0x20
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_FORCE_EN_MUX_SHFT                                                        5
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_FORCE_EN_BMSK                                                         0x10
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_FORCE_EN_SHFT                                                            4
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                        0x8
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                          3
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_EN_MUX_BMSK                                                            0x4
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_EN_MUX_SHFT                                                              2
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                        0x2
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                          1
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_EN_MUX_BMSK                                                            0x1
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_EN_MUX_SHFT                                                              0

#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_ADDR(x)                                                         ((x) + 0xbc + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_OFFS                                                            (0xbc + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP3_CTRL_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP3_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_TAP3_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_TAP3_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_TAP3_CTRL_IN(x))
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_FORCE_EN_MUX_BMSK                                             0x80
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_FORCE_EN_MUX_SHFT                                                7
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_FORCE_EN_BMSK                                                 0x40
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_FORCE_EN_SHFT                                                    6
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_BYP_EN_MUX_BMSK                                               0x20
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_BYP_EN_MUX_SHFT                                                  5
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_EN_MUX_BMSK                                                   0x10
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_EN_MUX_SHFT                                                      4
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_EN_BMSK                                                        0x8
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_EN_SHFT                                                          3
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_FLIP_SIGN_BMSK                                                 0x4
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_FLIP_SIGN_SHFT                                                   2
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_MODE_BMSK                                                      0x3
#define HWIO_QSERDES_RX1_DFE_TAP3_CTRL_TAP3ADP_MODE_SHFT                                                        0

#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_ADDR(x)                                                  ((x) + 0xc0 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_OFFS                                                     (0xc0 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_RMSK                                                           0x7f
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_IN(x))
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_TAP3CODE_MAN_VAL_BMSK                                          0x78
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_TAP3CODE_MAN_VAL_SHFT                                             3
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_KTAP3_BMSK                                                      0x7
#define HWIO_QSERDES_RX1_DFE_TAP3_MANVAL_KTAP_KTAP3_SHFT                                                        0

#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_ADDR(x)                                                         ((x) + 0xc4 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_OFFS                                                            (0xc4 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP4_CTRL_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP4_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_TAP4_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_TAP4_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_TAP4_CTRL_IN(x))
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_FORCE_EN_MUX_BMSK                                             0x80
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_FORCE_EN_MUX_SHFT                                                7
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_FORCE_EN_BMSK                                                 0x40
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_FORCE_EN_SHFT                                                    6
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_BYP_EN_MUX_BMSK                                               0x20
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_BYP_EN_MUX_SHFT                                                  5
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_EN_MUX_BMSK                                                   0x10
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_EN_MUX_SHFT                                                      4
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_EN_BMSK                                                        0x8
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_EN_SHFT                                                          3
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_FLIP_SIGN_BMSK                                                 0x4
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_FLIP_SIGN_SHFT                                                   2
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_MODE_BMSK                                                      0x3
#define HWIO_QSERDES_RX1_DFE_TAP4_CTRL_TAP4ADP_MODE_SHFT                                                        0

#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_ADDR(x)                                                  ((x) + 0xc8 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_OFFS                                                     (0xc8 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_RMSK                                                           0x7f
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_IN(x))
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_TAP4CODE_MAN_VAL_BMSK                                          0x78
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_TAP4CODE_MAN_VAL_SHFT                                             3
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_KTAP4_BMSK                                                      0x7
#define HWIO_QSERDES_RX1_DFE_TAP4_MANVAL_KTAP_KTAP4_SHFT                                                        0

#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_ADDR(x)                                                         ((x) + 0xcc + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_OFFS                                                            (0xcc + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP5_CTRL_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP5_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_TAP5_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_TAP5_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_TAP5_CTRL_IN(x))
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_FORCE_EN_MUX_BMSK                                             0x80
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_FORCE_EN_MUX_SHFT                                                7
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_FORCE_EN_BMSK                                                 0x40
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_FORCE_EN_SHFT                                                    6
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_BYP_EN_MUX_BMSK                                               0x20
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_BYP_EN_MUX_SHFT                                                  5
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_EN_MUX_BMSK                                                   0x10
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_EN_MUX_SHFT                                                      4
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_EN_BMSK                                                        0x8
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_EN_SHFT                                                          3
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_FLIP_SIGN_BMSK                                                 0x4
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_FLIP_SIGN_SHFT                                                   2
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_MODE_BMSK                                                      0x3
#define HWIO_QSERDES_RX1_DFE_TAP5_CTRL_TAP5ADP_MODE_SHFT                                                        0

#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_ADDR(x)                                                  ((x) + 0xd0 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_OFFS                                                     (0xd0 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_RMSK                                                           0x7f
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_IN(x))
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_TAP5CODE_MAN_VAL_BMSK                                          0x78
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_TAP5CODE_MAN_VAL_SHFT                                             3
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_KTAP5_BMSK                                                      0x7
#define HWIO_QSERDES_RX1_DFE_TAP5_MANVAL_KTAP_KTAP5_SHFT                                                        0

#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_ADDR(x)                                                          ((x) + 0xd4 + 0x6a00)
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_OFFS                                                             (0xd4 + 0x6a00)
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_RMSK                                                                   0x1f
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_TX_ADPT_CTRL_ADDR(x))
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_TX_ADPT_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_TX_ADPT_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_TX_ADPT_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX1_TX_ADPT_CTRL_IN(x))
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_TX_ADPT_USE_CTLE_CODE_BMSK                                             0x10
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_TX_ADPT_USE_CTLE_CODE_SHFT                                                4
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_PRE_CODE_DEP_DISABLE_BMSK                                               0x8
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_PRE_CODE_DEP_DISABLE_SHFT                                                 3
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_POSTCODE_DEP_DISABLE_BMSK                                               0x4
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_POSTCODE_DEP_DISABLE_SHFT                                                 2
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_TX_ADPT_EN_MUX_BMSK                                                     0x2
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_TX_ADPT_EN_MUX_SHFT                                                       1
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_TX_ADPT_EN_BMSK                                                         0x1
#define HWIO_QSERDES_RX1_TX_ADPT_CTRL_TX_ADPT_EN_SHFT                                                           0

#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_ADDR(x)                                                ((x) + 0xd8 + 0x6a00)
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_OFFS                                                   (0xd8 + 0x6a00)
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_RMSK                                                         0xff
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_ADDR(x))
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_ADDR(x), m)
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_ADDR(x),v)
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_ADDR(x),m,v,HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_IN(x))
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_DEC_POST_MUX_BMSK                                            0x80
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_DEC_POST_MUX_SHFT                                               7
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_DEC_POST_BMSK                                                0x40
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_DEC_POST_SHFT                                                   6
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_INC_POST_MUX_BMSK                                            0x20
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_INC_POST_MUX_SHFT                                               5
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_INC_POST_BMSK                                                0x10
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_INC_POST_SHFT                                                   4
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_DEC_PRE_MUX_BMSK                                              0x8
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_DEC_PRE_MUX_SHFT                                                3
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_DEC_PRE_BMSK                                                  0x4
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_DEC_PRE_SHFT                                                    2
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_INC_PRE_MUX_BMSK                                              0x2
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_INC_PRE_MUX_SHFT                                                1
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_INC_PRE_BMSK                                                  0x1
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE1_INC_PRE_SHFT                                                    0

#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_ADDR(x)                                                ((x) + 0xdc + 0x6a00)
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_OFFS                                                   (0xdc + 0x6a00)
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_RMSK                                                          0xf
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_ADDR(x))
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_ADDR(x), m)
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_ADDR(x),v)
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_ADDR(x),m,v,HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_IN(x))
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_DEC_MAIN_MUX_BMSK                                             0x8
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_DEC_MAIN_MUX_SHFT                                               3
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_DEC_MAIN_BMSK                                                 0x4
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_DEC_MAIN_SHFT                                                   2
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_INC_MAIN_MUX_BMSK                                             0x2
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_INC_MAIN_MUX_SHFT                                               1
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_INC_MAIN_BMSK                                                 0x1
#define HWIO_QSERDES_RX1_TX_ADAPT_OUT_OVERRIDE2_INC_MAIN_SHFT                                                   0

#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR(x)                                                        ((x) + 0xe0 + 0x6a00)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_OFFS                                                           (0xe0 + 0x6a00)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_RMSK                                                                 0xf8
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_IN(x))
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                      0x80
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                         7
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                     0x60
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                        5
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                       0x10
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                          4
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                                 0x8
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                   3

#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR(x)                                                        ((x) + 0xe4 + 0x6a00)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_OFFS                                                           (0xe4 + 0x6a00)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_RMSK                                                                  0xf
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_IN(x))
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_MUX_BMSK                                              0x8
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_MUX_SHFT                                                3
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_BMSK                                                  0x4
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_SHFT                                                    2
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                                0x2
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                                  1
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                    0x1
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                      0

#define HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR(x)                                                       ((x) + 0xe8 + 0x6a00)
#define HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_OFFS                                                          (0xe8 + 0x6a00)
#define HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_RMSK                                                                 0xf
#define HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR(x))
#define HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR(x), m)
#define HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR(x),v)
#define HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR(x),m,v,HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_IN(x))
#define HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_VGACODE_MAN_VAL_BMSK                                                 0xf
#define HWIO_QSERDES_RX1_VGA_CAL_MAN_VAL_VGACODE_MAN_VAL_SHFT                                                   0

#define HWIO_QSERDES_RX1_KVGA_CTRL1_ADDR(x)                                                            ((x) + 0xec + 0x6a00)
#define HWIO_QSERDES_RX1_KVGA_CTRL1_OFFS                                                               (0xec + 0x6a00)
#define HWIO_QSERDES_RX1_KVGA_CTRL1_RMSK                                                                     0x77
#define HWIO_QSERDES_RX1_KVGA_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_KVGA_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_KVGA_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_KVGA_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_KVGA_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_KVGA_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_KVGA_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_KVGA_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_KVGA_CTRL1_IN(x))
#define HWIO_QSERDES_RX1_KVGA_CTRL1_KVGA_RATE1_BMSK                                                          0x70
#define HWIO_QSERDES_RX1_KVGA_CTRL1_KVGA_RATE1_SHFT                                                             4
#define HWIO_QSERDES_RX1_KVGA_CTRL1_KVGA_RATE0_BMSK                                                           0x7
#define HWIO_QSERDES_RX1_KVGA_CTRL1_KVGA_RATE0_SHFT                                                             0

#define HWIO_QSERDES_RX1_KVGA_CTRL2_ADDR(x)                                                            ((x) + 0xf0 + 0x6a00)
#define HWIO_QSERDES_RX1_KVGA_CTRL2_OFFS                                                               (0xf0 + 0x6a00)
#define HWIO_QSERDES_RX1_KVGA_CTRL2_RMSK                                                                     0x77
#define HWIO_QSERDES_RX1_KVGA_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_KVGA_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_KVGA_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_KVGA_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_KVGA_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_KVGA_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_KVGA_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_KVGA_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_KVGA_CTRL2_IN(x))
#define HWIO_QSERDES_RX1_KVGA_CTRL2_KVGA_RATE3_BMSK                                                          0x70
#define HWIO_QSERDES_RX1_KVGA_CTRL2_KVGA_RATE3_SHFT                                                             4
#define HWIO_QSERDES_RX1_KVGA_CTRL2_KVGA_RATE2_BMSK                                                           0x7
#define HWIO_QSERDES_RX1_KVGA_CTRL2_KVGA_RATE2_SHFT                                                             0

#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR(x)                                                    ((x) + 0xf4 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_OFFS                                                       (0xf4 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_RMSK                                                             0xff
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_IN(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTH_UNROLL_BMSK                                                  0x80
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTH_UNROLL_SHFT                                                     7
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_MODE_BMSK                                                 0x60
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_MODE_SHFT                                                    5
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_EN_BMSK                                                   0x10
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_EN_SHFT                                                      4
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_FLIP_SIGN_BMSK                                             0x8
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_FLIP_SIGN_SHFT                                               3
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_KVTH_BMSK                                                         0x7
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL1_KVTH_SHFT                                                           0

#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR(x)                                                    ((x) + 0xf8 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_OFFS                                                       (0xf8 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_IN(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTH_SETTLE_TIME_BMSK                                             0x70
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTH_SETTLE_TIME_SHFT                                                4
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_MUX_BMSK                                          0x8
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_MUX_SHFT                                            3
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_BMSK                                              0x4
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_SHFT                                                2
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_BYP_EN_MUX_BMSK                                            0x2
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_BYP_EN_MUX_SHFT                                              1
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_EN_MUX_BMSK                                                0x1
#define HWIO_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_EN_MUX_SHFT                                                  0

#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x)                                             ((x) + 0xfc + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_OFFS                                                (0xfc + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_RMSK                                                      0x7f
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x), m)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x),v)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR(x),m,v,HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_IN(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_VTHCODE_MAN_VAL_RATE0_BMSK                                0x7f
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_VTHCODE_MAN_VAL_RATE0_SHFT                                   0

#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x)                                             ((x) + 0x100 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_OFFS                                                (0x100 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_RMSK                                                      0x7f
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x), m)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x),v)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR(x),m,v,HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_IN(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_VTHCODE_MAN_VAL_RATE1_BMSK                                0x7f
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_VTHCODE_MAN_VAL_RATE1_SHFT                                   0

#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x)                                             ((x) + 0x104 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_OFFS                                                (0x104 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_RMSK                                                      0x7f
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x), m)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x),v)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR(x),m,v,HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_IN(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_VTHCODE_MAN_VAL_RATE2_BMSK                                0x7f
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_VTHCODE_MAN_VAL_RATE2_SHFT                                   0

#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x)                                             ((x) + 0x108 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_OFFS                                                (0x108 + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_RMSK                                                      0x7f
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x), m)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x),v)
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR(x),m,v,HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_IN(x))
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_VTHCODE_MAN_VAL_RATE3_BMSK                                0x7f
#define HWIO_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_VTHCODE_MAN_VAL_RATE3_SHFT                                   0

#define HWIO_QSERDES_RX1_GM_CAL_ADDR(x)                                                                ((x) + 0x10c + 0x6a00)
#define HWIO_QSERDES_RX1_GM_CAL_OFFS                                                                   (0x10c + 0x6a00)
#define HWIO_QSERDES_RX1_GM_CAL_RMSK                                                                         0x1f
#define HWIO_QSERDES_RX1_GM_CAL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_GM_CAL_ADDR(x))
#define HWIO_QSERDES_RX1_GM_CAL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_GM_CAL_ADDR(x), m)
#define HWIO_QSERDES_RX1_GM_CAL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_GM_CAL_ADDR(x),v)
#define HWIO_QSERDES_RX1_GM_CAL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_GM_CAL_ADDR(x),m,v,HWIO_QSERDES_RX1_GM_CAL_IN(x))
#define HWIO_QSERDES_RX1_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                     0x1e
#define HWIO_QSERDES_RX1_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                        1
#define HWIO_QSERDES_RX1_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                         0x1
#define HWIO_QSERDES_RX1_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                           0

#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR(x)                                                     ((x) + 0x110 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_OFFS                                                        (0x110 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_RMSK                                                              0xff
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR(x))
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_IN(x))
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_RX_VGA_GAIN2_7_0_BMSK                                             0xff
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK1_RX_VGA_GAIN2_7_0_SHFT                                                0

#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR(x)                                                     ((x) + 0x114 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_OFFS                                                        (0x114 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_RMSK                                                              0xff
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR(x))
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_IN(x))
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_RX_VGA_GAIN2_15_8_BMSK                                            0xff
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_BLK2_RX_VGA_GAIN2_15_8_SHFT                                               0

#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR(x)                                                 ((x) + 0x118 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                    (0x118 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                          0xff
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_IN(x))
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_BKGND_CTLE_OFFSET_OVERRIDE_BMSK                               0x80
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_BKGND_CTLE_OFFSET_OVERRIDE_SHFT                                  7
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                             0x40
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                                6
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                                 0x20
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                    5
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                            0x10
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                               4
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                                  0xf
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR(x)                                                 ((x) + 0x11c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                    (0x11c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                          0x3f
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_IN(x))
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQ_BKGND_CAL_EN_MUX_BMSK                                      0x20
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQ_BKGND_CAL_EN_MUX_SHFT                                         5
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQ_BKGND_CAL_EN_BMSK                                          0x10
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQ_BKGND_CAL_EN_SHFT                                             4
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                           0x8
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                             3
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                          0x4
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                            2
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                                0x3
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                                  0

#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR(x)                                                 ((x) + 0x120 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                    (0x120 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                          0x3f
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_IN(x))
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                          0x20
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                             5
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                              0x10
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                                 4
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                            0xf
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_ADDR(x)                                                     ((x) + 0x124 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_OFFS                                                        (0x124 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_RMSK                                                              0xff
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_IN(x))
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_KEQ_UP_7_0_BMSK                                                   0xff
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_LSB_KEQ_UP_7_0_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_ADDR(x)                                                     ((x) + 0x128 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_OFFS                                                        (0x128 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_RMSK                                                               0x1
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_IN(x))
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_KEQ_UP_8_8_BMSK                                                    0x1
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_UP_MSB_KEQ_UP_8_8_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_ADDR(x)                                                     ((x) + 0x12c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_OFFS                                                        (0x12c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_RMSK                                                              0xff
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_IN(x))
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_KEQ_DN_7_0_BMSK                                                   0xff
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_LSB_KEQ_DN_7_0_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_ADDR(x)                                                     ((x) + 0x130 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_OFFS                                                        (0x130 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_RMSK                                                               0x1
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_IN(x))
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_KEQ_DN_8_8_BMSK                                                    0x1
#define HWIO_QSERDES_RX1_RX_EQU_KEQ_DN_MSB_KEQ_DN_8_8_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR(x)                                                      ((x) + 0x134 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_OFFS                                                         (0x134 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_IN(x))
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                              0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                                 0

#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR(x)                                                      ((x) + 0x138 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_OFFS                                                         (0x138 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_IN(x))
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                              0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                                 0

#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x)                                           ((x) + 0x13c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                              (0x13c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                    0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN(x))
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                   0x80
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                      7
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                            0x70
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                               4
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                                 0x8
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                   3
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                      0x4
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                        2
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                    0x2
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                      1
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                        0x1
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                          0

#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x)                                              ((x) + 0x140 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                                 (0x140 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                       0xff
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_IN(x))
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETADP_MODE_MUX_BMSK                                    0x80
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETADP_MODE_MUX_SHFT                                       7
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSET_FORCE_EN_MUX_BMSK                                   0x40
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSET_FORCE_EN_MUX_SHFT                                      6
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSET_FORCE_EN_BMSK                                       0x20
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSET_FORCE_EN_SHFT                                          5
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                    0x1f
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                       0

#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x)                                              ((x) + 0x144 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFS                                                 (0x144 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x))
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_IN(x))
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_DISABLE_BMSK                            0x40
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_DISABLE_SHFT                               6
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_FASTLOCK_KOFFSET_BMSK                                      0x30
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_FASTLOCK_KOFFSET_SHFT                                         4
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_COUNT_BMSK                               0xf
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_COUNT_SHFT                                 0

#define HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR(x)                                                        ((x) + 0x148 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_OFFS                                                           (0x148 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_RMSK                                                                 0xff
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR(x))
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR(x), m)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR(x),v)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR(x),m,v,HWIO_QSERDES_RX1_SIGDET_ENABLES_IN(x))
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                              0x80
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                                 7
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                                  0x60
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                     5
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                                  0x10
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                     4
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                                 0x8
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                   3
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                     0x4
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                       2
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                    0x2
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                      1
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_BMSK                                                        0x1
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_SHFT                                                          0

#define HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR(x)                                                          ((x) + 0x14c + 0x6a00)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_OFFS                                                             (0x14c + 0x6a00)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_RMSK                                                                   0xff
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR(x))
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR(x), m)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR(x),v)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR(x),m,v,HWIO_QSERDES_RX1_SIGDET_CNTRL_IN(x))
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                   0xf0
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                      4
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                     0xf
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                       0

#define HWIO_QSERDES_RX1_SIGDET_LVL_ADDR(x)                                                            ((x) + 0x150 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGDET_LVL_OFFS                                                               (0x150 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGDET_LVL_RMSK                                                                     0x3f
#define HWIO_QSERDES_RX1_SIGDET_LVL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SIGDET_LVL_ADDR(x))
#define HWIO_QSERDES_RX1_SIGDET_LVL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_LVL_ADDR(x), m)
#define HWIO_QSERDES_RX1_SIGDET_LVL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_LVL_ADDR(x),v)
#define HWIO_QSERDES_RX1_SIGDET_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_LVL_ADDR(x),m,v,HWIO_QSERDES_RX1_SIGDET_LVL_IN(x))
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                     0x20
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                        5
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                      0x10
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                         4
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_BMSK                                                           0xf
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_SHFT                                                             0

#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR(x)                                                 ((x) + 0x154 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OFFS                                                    (0x154 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_RMSK                                                          0x1f
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR(x))
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR(x), m)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR(x),v)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR(x),m,v,HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_IN(x))
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                     0x1e
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                        1
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                       0x1
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                         0

#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR(x)                                                      ((x) + 0x158 + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_OFFS                                                         (0x158 + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_RMSK                                                                0x7
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR(x))
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR(x), m)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR(x),v)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR(x),m,v,HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_IN(x))
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                         0x4
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                           2
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                         0x2
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                           1
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                     0x1
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                       0

#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR(x)                                                    ((x) + 0x15c + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_OFFS                                                       (0x15c + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_RMSK                                                              0xf
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR(x))
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR(x), m)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR(x),v)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR(x),m,v,HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_IN(x))
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                                0x8
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                                  3
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                    0x4
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                      2
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                       0x2
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                         1
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                           0x1
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                             0

#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR(x)                                                     ((x) + 0x160 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_OFFS                                                        (0x160 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RMSK                                                              0x3f
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR(x))
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_INTERFACE_MODE_IN(x))
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                                0x20
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                   5
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_LANE_RATE_MUX_BMSK                                                0x10
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_LANE_RATE_MUX_SHFT                                                   4
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_LANE_RATE_BMSK                                                     0xc
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_LANE_RATE_SHFT                                                       2
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                             0x2
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                               1
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                                 0x1
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                   0

#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR(x)                                                       ((x) + 0x164 + 0x6a00)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_OFFS                                                          (0x164 + 0x6a00)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_RMSK                                                                0xff
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR(x))
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR(x),v)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR(x),m,v,HWIO_QSERDES_RX1_JITTER_GEN_MODE_IN(x))
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                                  0xff
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                     0

#define HWIO_QSERDES_RX1_SJ_AMP1_ADDR(x)                                                               ((x) + 0x168 + 0x6a00)
#define HWIO_QSERDES_RX1_SJ_AMP1_OFFS                                                                  (0x168 + 0x6a00)
#define HWIO_QSERDES_RX1_SJ_AMP1_RMSK                                                                        0xff
#define HWIO_QSERDES_RX1_SJ_AMP1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SJ_AMP1_ADDR(x))
#define HWIO_QSERDES_RX1_SJ_AMP1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SJ_AMP1_ADDR(x), m)
#define HWIO_QSERDES_RX1_SJ_AMP1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SJ_AMP1_ADDR(x),v)
#define HWIO_QSERDES_RX1_SJ_AMP1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SJ_AMP1_ADDR(x),m,v,HWIO_QSERDES_RX1_SJ_AMP1_IN(x))
#define HWIO_QSERDES_RX1_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                          0xff
#define HWIO_QSERDES_RX1_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                             0

#define HWIO_QSERDES_RX1_SJ_AMP2_ADDR(x)                                                               ((x) + 0x16c + 0x6a00)
#define HWIO_QSERDES_RX1_SJ_AMP2_OFFS                                                                  (0x16c + 0x6a00)
#define HWIO_QSERDES_RX1_SJ_AMP2_RMSK                                                                        0xff
#define HWIO_QSERDES_RX1_SJ_AMP2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SJ_AMP2_ADDR(x))
#define HWIO_QSERDES_RX1_SJ_AMP2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SJ_AMP2_ADDR(x), m)
#define HWIO_QSERDES_RX1_SJ_AMP2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SJ_AMP2_ADDR(x),v)
#define HWIO_QSERDES_RX1_SJ_AMP2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SJ_AMP2_ADDR(x),m,v,HWIO_QSERDES_RX1_SJ_AMP2_IN(x))
#define HWIO_QSERDES_RX1_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                          0xff
#define HWIO_QSERDES_RX1_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                             0

#define HWIO_QSERDES_RX1_SJ_PER1_ADDR(x)                                                               ((x) + 0x170 + 0x6a00)
#define HWIO_QSERDES_RX1_SJ_PER1_OFFS                                                                  (0x170 + 0x6a00)
#define HWIO_QSERDES_RX1_SJ_PER1_RMSK                                                                        0xff
#define HWIO_QSERDES_RX1_SJ_PER1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SJ_PER1_ADDR(x))
#define HWIO_QSERDES_RX1_SJ_PER1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SJ_PER1_ADDR(x), m)
#define HWIO_QSERDES_RX1_SJ_PER1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SJ_PER1_ADDR(x),v)
#define HWIO_QSERDES_RX1_SJ_PER1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SJ_PER1_ADDR(x),m,v,HWIO_QSERDES_RX1_SJ_PER1_IN(x))
#define HWIO_QSERDES_RX1_SJ_PER1_SJ_PERIOD1_BMSK                                                             0xff
#define HWIO_QSERDES_RX1_SJ_PER1_SJ_PERIOD1_SHFT                                                                0

#define HWIO_QSERDES_RX1_SJ_PER2_ADDR(x)                                                               ((x) + 0x174 + 0x6a00)
#define HWIO_QSERDES_RX1_SJ_PER2_OFFS                                                                  (0x174 + 0x6a00)
#define HWIO_QSERDES_RX1_SJ_PER2_RMSK                                                                        0xff
#define HWIO_QSERDES_RX1_SJ_PER2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SJ_PER2_ADDR(x))
#define HWIO_QSERDES_RX1_SJ_PER2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SJ_PER2_ADDR(x), m)
#define HWIO_QSERDES_RX1_SJ_PER2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SJ_PER2_ADDR(x),v)
#define HWIO_QSERDES_RX1_SJ_PER2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SJ_PER2_ADDR(x),m,v,HWIO_QSERDES_RX1_SJ_PER2_IN(x))
#define HWIO_QSERDES_RX1_SJ_PER2_SJ_PERIOD2_BMSK                                                             0xff
#define HWIO_QSERDES_RX1_SJ_PER2_SJ_PERIOD2_SHFT                                                                0

#define HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR(x)                                                           ((x) + 0x178 + 0x6a00)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_OFFS                                                              (0x178 + 0x6a00)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_RMSK                                                                    0xff
#define HWIO_QSERDES_RX1_PPM_OFFSET1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR(x))
#define HWIO_QSERDES_RX1_PPM_OFFSET1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR(x), m)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR(x),v)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR(x),m,v,HWIO_QSERDES_RX1_PPM_OFFSET1_IN(x))
#define HWIO_QSERDES_RX1_PPM_OFFSET1_PPMOFFSET1_BMSK                                                         0xff
#define HWIO_QSERDES_RX1_PPM_OFFSET1_PPMOFFSET1_SHFT                                                            0

#define HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR(x)                                                           ((x) + 0x17c + 0x6a00)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_OFFS                                                              (0x17c + 0x6a00)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_RMSK                                                                    0xff
#define HWIO_QSERDES_RX1_PPM_OFFSET2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR(x))
#define HWIO_QSERDES_RX1_PPM_OFFSET2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR(x), m)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR(x),v)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR(x),m,v,HWIO_QSERDES_RX1_PPM_OFFSET2_IN(x))
#define HWIO_QSERDES_RX1_PPM_OFFSET2_PPMOFFSET2_BMSK                                                         0xff
#define HWIO_QSERDES_RX1_PPM_OFFSET2_PPMOFFSET2_SHFT                                                            0

#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR(x)                                                      ((x) + 0x180 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_OFFS                                                         (0x180 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR(x))
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR(x), m)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR(x),v)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR(x),m,v,HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_IN(x))
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                              0xff
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                                 0

#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR(x)                                                      ((x) + 0x184 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_OFFS                                                         (0x184 + 0x6a00)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR(x))
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR(x), m)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR(x),v)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR(x),m,v,HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_IN(x))
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                              0xff
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                                 0

#define HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR(x)                                                            ((x) + 0x188 + 0x6a00)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_OFFS                                                               (0x188 + 0x6a00)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_RMSK                                                                     0xff
#define HWIO_QSERDES_RX1_PHPRE_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR(x))
#define HWIO_QSERDES_RX1_PHPRE_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX1_PHPRE_CTRL_IN(x))
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                      0x80
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                         7
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                     0x40
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                        6
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                          0x3c
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                             2
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                         0x2
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                           1
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_BMSK                                                             0x1
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_SHFT                                                               0

#define HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR(x)                                                         ((x) + 0x18c + 0x6a00)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_OFFS                                                            (0x18c + 0x6a00)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_RMSK                                                                  0x3f
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR(x))
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR(x), m)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR(x),v)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR(x),m,v,HWIO_QSERDES_RX1_PHPRE_INITVAL_IN(x))
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                    0x3f
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                       0

#define HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR(x)                                                          ((x) + 0x190 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_OFFS                                                             (0x190 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_RMSK                                                                   0xff
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_EN_TIMER_IN(x))
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                                  0xff
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                     0

#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR(x)                                              ((x) + 0x194 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_OFFS                                                 (0x194 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                       0x3f
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_IN(x))
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                                  0x38
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                     3
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                   0x7
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                     0

#define HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_ADDR(x)                                                   ((x) + 0x198 + 0x6a00)
#define HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_OFFS                                                      (0x198 + 0x6a00)
#define HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_RMSK                                                             0xf
#define HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_IN(x))
#define HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_POST_CAL_VTH_OFFSET_BMSK                                         0xf
#define HWIO_QSERDES_RX1_VTH_POST_CAL_OFFSET_POST_CAL_VTH_OFFSET_SHFT                                           0

#define HWIO_QSERDES_RX1_DCC_CTRL1_ADDR(x)                                                             ((x) + 0x19c + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CTRL1_OFFS                                                                (0x19c + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CTRL1_RMSK                                                                      0xff
#define HWIO_QSERDES_RX1_DCC_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DCC_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_DCC_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_DCC_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DCC_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_DCC_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DCC_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_DCC_CTRL1_IN(x))
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                                0x80
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                   7
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                    0x40
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                       6
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                   0x30
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                      4
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                   0x8
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                     3
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                                  0x4
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                    2
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                     0x2
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                       1
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                         0x1
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                           0

#define HWIO_QSERDES_RX1_DCC_CTRL2_ADDR(x)                                                             ((x) + 0x1a0 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CTRL2_OFFS                                                                (0x1a0 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CTRL2_RMSK                                                                      0xff
#define HWIO_QSERDES_RX1_DCC_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DCC_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_DCC_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_DCC_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DCC_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_DCC_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DCC_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_DCC_CTRL2_IN(x))
#define HWIO_QSERDES_RX1_DCC_CTRL2_CAL_CLK_EN_MUX_BMSK                                                       0x80
#define HWIO_QSERDES_RX1_DCC_CTRL2_CAL_CLK_EN_MUX_SHFT                                                          7
#define HWIO_QSERDES_RX1_DCC_CTRL2_CAL_CLK_EN_BMSK                                                           0x40
#define HWIO_QSERDES_RX1_DCC_CTRL2_CAL_CLK_EN_SHFT                                                              6
#define HWIO_QSERDES_RX1_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                   0x20
#define HWIO_QSERDES_RX1_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                      5
#define HWIO_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                     0x10
#define HWIO_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                        4
#define HWIO_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                          0xf
#define HWIO_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                            0

#define HWIO_QSERDES_RX1_DCC_OFFSET_ADDR(x)                                                            ((x) + 0x1a4 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_OFFSET_OFFS                                                               (0x1a4 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_OFFSET_RMSK                                                                     0x1f
#define HWIO_QSERDES_RX1_DCC_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DCC_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX1_DCC_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX1_DCC_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DCC_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX1_DCC_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DCC_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX1_DCC_OFFSET_IN(x))
#define HWIO_QSERDES_RX1_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                                               0x1f
#define HWIO_QSERDES_RX1_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                                  0

#define HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR(x)                                               ((x) + 0x1a8 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_OFFS                                                  (0x1a8 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_RMSK                                                        0x1f
#define HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR(x))
#define HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR(x), m)
#define HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR(x),v)
#define HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR(x),m,v,HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_IN(x))
#define HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                                0x1f
#define HWIO_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                                   0

#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR(x)                                                    ((x) + 0x1ac + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_OFFS                                                       (0x1ac + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_RMSK                                                             0x3f
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_IN(x))
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_PI_BMSK                                            0x20
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_PI_SHFT                                               5
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                                          0x10
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                                             4
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                                         0xc
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                                           2
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                                        0x2
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                                          1
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                                       0x1
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                                         0

#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR(x)                                                    ((x) + 0x1b0 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_OFFS                                                       (0x1b0 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_RMSK                                                             0x1f
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IN(x))
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                                          0x10
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                                             4
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                                               0xf
#define HWIO_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                                 0

#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x)                                                  ((x) + 0x1b4 + 0x6a00)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OFFS                                                     (0x1b4 + 0x6a00)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_RMSK                                                           0xff
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x))
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x), m)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x),v)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR(x),m,v,HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_IN(x))
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                                  0xff
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                     0

#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_ADDR(x)                                                         ((x) + 0x1b8 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_OFFS                                                            (0x1b8 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_CTRL1_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_UPDATE_MUX_BMSK                                               0x80
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_UPDATE_MUX_SHFT                                                  7
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_UPDATE_BMSK                                                   0x40
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_UPDATE_SHFT                                                      6
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_EN_MUX_BMSK                                                   0x20
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_EN_MUX_SHFT                                                      5
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_EN_BMSK                                                       0x10
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_EN_SHFT                                                          4
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_FORCE_DONE_BMSK                                                0x8
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARG_FORCE_DONE_SHFT                                                  3
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARGINING_STEP_WAIT_BMSK                                            0x7
#define HWIO_QSERDES_RX1_RX_MARG_CTRL1_RX_MARGINING_STEP_WAIT_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_ADDR(x)                                                         ((x) + 0x1bc + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_OFFS                                                            (0x1bc + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_CTRL2_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_DFE_CLK_SEL_MUX_BMSK                                                  0x80
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_DFE_CLK_SEL_MUX_SHFT                                                     7
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_DFE_CLK_SEL_BMSK                                                      0x40
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_DFE_CLK_SEL_SHFT                                                         6
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_PCS_Q_PI_CODE_OFFSET_MUX_BMSK                                         0x20
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_PCS_Q_PI_CODE_OFFSET_MUX_SHFT                                            5
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_PCS_Q_PI_CODE_OFFSET_BMSK                                             0x1f
#define HWIO_QSERDES_RX1_RX_MARG_CTRL2_PCS_Q_PI_CODE_OFFSET_SHFT                                                0

#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_ADDR(x)                                                         ((x) + 0x1c0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_OFFS                                                            (0x1c0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_CTRL3_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_CTRL3_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_CTRL3_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_CTRL3_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_CTRL3_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_IACOMPARE_CLEAR_MUX_BMSK                                              0x40
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_IACOMPARE_CLEAR_MUX_SHFT                                                 6
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_RX_MARG_STATUS_READ_MUX_BMSK                                          0x20
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_RX_MARG_STATUS_READ_MUX_SHFT                                             5
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_RX_MARG_STATUS_READ_BMSK                                              0x10
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_RX_MARG_STATUS_READ_SHFT                                                 4
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_AUX_CLK_RESET_MUX_BMSK                                                 0x8
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_AUX_CLK_RESET_MUX_SHFT                                                   3
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_AUX_CLK_RESET_BMSK                                                     0x4
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_AUX_CLK_RESET_SHFT                                                       2
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_PI_OFFSET_UPDATE_MUX_BMSK                                              0x2
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_PI_OFFSET_UPDATE_MUX_SHFT                                                1
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_PI_OFFSET_UPDATE_BMSK                                                  0x1
#define HWIO_QSERDES_RX1_RX_MARG_CTRL3_PI_OFFSET_UPDATE_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_ADDR(x)                                                        ((x) + 0x1c4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_OFFS                                                           (0x1c4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RMSK                                                                 0xff
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_CTRL_4_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_CTRL_4_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_CTRL_4_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_CTRL_4_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_CTRL_4_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_CLK_EN_MUX_BMSK                                              0x80
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_CLK_EN_MUX_SHFT                                                 7
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_CLK_EN_BMSK                                                  0x40
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_CLK_EN_SHFT                                                     6
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_AUX_OFFSET_CODE_UPDATE_MUX_BMSK                                      0x20
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_AUX_OFFSET_CODE_UPDATE_MUX_SHFT                                         5
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_AUX_OFFSET_CODE_UPDATE_BMSK                                          0x10
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_AUX_OFFSET_CODE_UPDATE_SHFT                                             4
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE3_BMSK                                             0x8
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE3_SHFT                                               3
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE2_BMSK                                             0x4
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE2_SHFT                                               2
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE1_BMSK                                             0x2
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE1_SHFT                                               1
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE0_BMSK                                             0x1
#define HWIO_QSERDES_RX1_RX_MARG_CTRL_4_RX_MARG_BYPASS_RATE0_SHFT                                               0

#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_ADDR(x)                                                  ((x) + 0x1c8 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_OFFS                                                     (0x1c8 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_RMSK                                                           0xff
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_Q_PI_CODE_OFFSET_RATE1_BMSK                                    0xf0
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_Q_PI_CODE_OFFSET_RATE1_SHFT                                       4
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_Q_PI_CODE_OFFSET_RATE0_BMSK                                     0xf
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_0_1_Q_PI_CODE_OFFSET_RATE0_SHFT                                       0

#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_ADDR(x)                                                  ((x) + 0x1cc + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_OFFS                                                     (0x1cc + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_RMSK                                                           0xff
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_Q_PI_CODE_OFFSET_RATE3_BMSK                                    0xf0
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_Q_PI_CODE_OFFSET_RATE3_SHFT                                       4
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_Q_PI_CODE_OFFSET_RATE2_BMSK                                     0xf
#define HWIO_QSERDES_RX1_RX_MARG_CFG_RATE_2_3_Q_PI_CODE_OFFSET_RATE2_SHFT                                       0

#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_ADDR(x)                                                  ((x) + 0x1d0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_OFFS                                                     (0x1d0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_RMSK                                                           0xff
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_Q_PI_HYSTERISIS_VAL_RATE3_BMSK                                 0xc0
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_Q_PI_HYSTERISIS_VAL_RATE3_SHFT                                    6
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_Q_PI_HYSTERISIS_VAL_RATE210_BMSK                               0x30
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_Q_PI_HYSTERISIS_VAL_RATE210_SHFT                                  4
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_Q_PI_OFFSET_SIGN_RATE3_BMSK                                     0x8
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_Q_PI_OFFSET_SIGN_RATE3_SHFT                                       3
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_Q_PI_OFFSET_SIGN_RATE210_BMSK                                   0x4
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_Q_PI_OFFSET_SIGN_RATE210_SHFT                                     2
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_DFE_TRACKING_EN_MUX_BMSK                                        0x2
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_DFE_TRACKING_EN_MUX_SHFT                                          1
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_DFE_TRACKING_EN_BMSK                                            0x1
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL1_DFE_TRACKING_EN_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_ADDR(x)                                                  ((x) + 0x1d4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_OFFS                                                     (0x1d4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_RMSK                                                           0x1f
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_RX_MARG_COARSE_TUNE_BYPASS_BMSK                                0x10
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_RX_MARG_COARSE_TUNE_BYPASS_SHFT                                   4
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_CORE_Q_PI_OFFSET_DONE_MUX_BMSK                                  0x8
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_CORE_Q_PI_OFFSET_DONE_MUX_SHFT                                    3
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_CORE_Q_PI_OFFSET_DONE_BMSK                                      0x4
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_CORE_Q_PI_OFFSET_DONE_SHFT                                        2
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_RX_MARG_RESET_MUX_BMSK                                          0x2
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_RX_MARG_RESET_MUX_SHFT                                            1
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_RX_MARG_RESET_BMSK                                              0x1
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_CTRL2_RX_MARG_RESET_SHFT                                                0

#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x)                                            ((x) + 0x1d8 + 0x6a00)
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_OFFS                                               (0x1d8 + 0x6a00)
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_RMSK                                                     0x3f
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x))
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x), m)
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x),v)
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR(x),m,v,HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_IN(x))
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE1_BMSK                           0x38
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE1_SHFT                              3
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE0_BMSK                            0x7
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE0_SHFT                              0

#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x)                                            ((x) + 0x1dc + 0x6a00)
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_OFFS                                               (0x1dc + 0x6a00)
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_RMSK                                                     0x3f
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x))
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x), m)
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x),v)
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR(x),m,v,HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_IN(x))
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE3_BMSK                           0x38
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE3_SHFT                              3
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE2_BMSK                            0x7
#define HWIO_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE2_SHFT                              0

#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_ADDR(x)                                                 ((x) + 0x1e0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_OFFS                                                    (0x1e0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_RMSK                                                           0x7
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_MARG_THRESH_FROM_PCS_BMSK                                      0x4
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_MARG_THRESH_FROM_PCS_SHFT                                        2
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_VERTICAL_RX_MARG_EN_MUX_BMSK                                   0x2
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_VERTICAL_RX_MARG_EN_MUX_SHFT                                     1
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_VERTICAL_RX_MARG_EN_BMSK                                       0x1
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CTRL_VERTICAL_RX_MARG_EN_SHFT                                         0

#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR(x)                                                 ((x) + 0x1e4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_OFFS                                                    (0x1e4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_RMSK                                                          0x7f
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_IN(x))
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_VERTICAL_RX_MARG_CODE_BMSK                                    0x7f
#define HWIO_QSERDES_RX1_RX_MARG_VERTICAL_CODE_VERTICAL_RX_MARG_CODE_SHFT                                       0

#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR(x)                                                 ((x) + 0x1e8 + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_OFFS                                                    (0x1e8 + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_RMSK                                                           0x3
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR(x))
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR(x), m)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR(x),v)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR(x),m,v,HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_IN(x))
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_FALSE_LOCK_CORRECTION_DIR_BMSK                                 0x2
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_FALSE_LOCK_CORRECTION_DIR_SHFT                                   1
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_LOCK_ON_EDGE_DET_EN_BMSK                                       0x1
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_LOCK_ON_EDGE_DET_EN_SHFT                                         0

#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR(x)                                             ((x) + 0x1ec + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OFFS                                                (0x1ec + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                      0xff
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR(x))
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR(x), m)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR(x),v)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR(x),m,v,HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_IN(x))
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                                0xff
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                   0

#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR(x)                                               ((x) + 0x1f0 + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OFFS                                                  (0x1f0 + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                        0xff
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR(x))
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR(x), m)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR(x),v)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR(x),m,v,HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_IN(x))
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                    0xff
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                       0

#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR(x)                                                      ((x) + 0x1f4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_OFFS                                                         (0x1f4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_RX_MODE_RATE2_7_0_BMSK                                             0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B0_RX_MODE_RATE2_7_0_SHFT                                                0

#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR(x)                                                      ((x) + 0x1f8 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_OFFS                                                         (0x1f8 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_RX_MODE_RATE2_15_8_BMSK                                            0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B1_RX_MODE_RATE2_15_8_SHFT                                               0

#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR(x)                                                      ((x) + 0x1fc + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_OFFS                                                         (0x1fc + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_RX_MODE_RATE2_23_16_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B2_RX_MODE_RATE2_23_16_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR(x)                                                      ((x) + 0x200 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_OFFS                                                         (0x200 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_RX_MODE_RATE2_31_24_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B3_RX_MODE_RATE2_31_24_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR(x)                                                      ((x) + 0x204 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_OFFS                                                         (0x204 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_RX_MODE_RATE2_39_32_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B4_RX_MODE_RATE2_39_32_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR(x)                                                      ((x) + 0x208 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_OFFS                                                         (0x208 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_RX_MODE_RATE2_47_40_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B5_RX_MODE_RATE2_47_40_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR(x)                                                      ((x) + 0x20c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_OFFS                                                         (0x20c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_RX_MODE_RATE2_55_48_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE2_B6_RX_MODE_RATE2_55_48_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR(x)                                                      ((x) + 0x210 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_OFFS                                                         (0x210 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_RX_MODE_RATE3_7_0_BMSK                                             0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B0_RX_MODE_RATE3_7_0_SHFT                                                0

#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR(x)                                                      ((x) + 0x214 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_OFFS                                                         (0x214 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_RX_MODE_RATE3_15_8_BMSK                                            0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B1_RX_MODE_RATE3_15_8_SHFT                                               0

#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR(x)                                                      ((x) + 0x218 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_OFFS                                                         (0x218 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_RX_MODE_RATE3_23_16_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B2_RX_MODE_RATE3_23_16_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR(x)                                                      ((x) + 0x21c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_OFFS                                                         (0x21c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_RX_MODE_RATE3_31_24_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B3_RX_MODE_RATE3_31_24_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR(x)                                                      ((x) + 0x220 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_OFFS                                                         (0x220 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_RX_MODE_RATE3_39_32_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B4_RX_MODE_RATE3_39_32_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR(x)                                                      ((x) + 0x224 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_OFFS                                                         (0x224 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_RX_MODE_RATE3_47_40_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B5_RX_MODE_RATE3_47_40_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR(x)                                                      ((x) + 0x228 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_OFFS                                                         (0x228 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_IN(x))
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_RX_MODE_RATE3_55_48_BMSK                                           0xff
#define HWIO_QSERDES_RX1_RX_MODE_RATE3_B6_RX_MODE_RATE3_55_48_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_BKUP_CTRL1_ADDR(x)                                                         ((x) + 0x22c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL1_OFFS                                                            (0x22c + 0x6a00)
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL1_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_BKUP_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_BKUP_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_BKUP_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_BKUP_CTRL1_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_BKUP_CTRL1_IN(x))
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL1_RX_BKUP_CTRL1_BMSK                                                    0xff
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL1_RX_BKUP_CTRL1_SHFT                                                       0

#define HWIO_QSERDES_RX1_RX_BKUP_CTRL2_ADDR(x)                                                         ((x) + 0x230 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL2_OFFS                                                            (0x230 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_BKUP_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_BKUP_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_RX1_RX_BKUP_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_BKUP_CTRL2_ADDR(x),m,v,HWIO_QSERDES_RX1_RX_BKUP_CTRL2_IN(x))
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL2_RX_BKUP_CTRL2_BMSK                                                    0xff
#define HWIO_QSERDES_RX1_RX_BKUP_CTRL2_RX_BKUP_CTRL2_SHFT                                                       0

#define HWIO_QSERDES_RX1_PI_CTRL1_ADDR(x)                                                              ((x) + 0x234 + 0x6a00)
#define HWIO_QSERDES_RX1_PI_CTRL1_OFFS                                                                 (0x234 + 0x6a00)
#define HWIO_QSERDES_RX1_PI_CTRL1_RMSK                                                                       0xff
#define HWIO_QSERDES_RX1_PI_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_PI_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_PI_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PI_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                       0xff
#define HWIO_QSERDES_RX1_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                          0

#define HWIO_QSERDES_RX1_PI_CTRL2_ADDR(x)                                                              ((x) + 0x238 + 0x6a00)
#define HWIO_QSERDES_RX1_PI_CTRL2_OFFS                                                                 (0x238 + 0x6a00)
#define HWIO_QSERDES_RX1_PI_CTRL2_RMSK                                                                       0xff
#define HWIO_QSERDES_RX1_PI_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_PI_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_PI_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PI_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                       0xff
#define HWIO_QSERDES_RX1_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                          0

#define HWIO_QSERDES_RX1_PI_QUAD_ADDR(x)                                                               ((x) + 0x23c + 0x6a00)
#define HWIO_QSERDES_RX1_PI_QUAD_OFFS                                                                  (0x23c + 0x6a00)
#define HWIO_QSERDES_RX1_PI_QUAD_RMSK                                                                         0x3
#define HWIO_QSERDES_RX1_PI_QUAD_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_PI_QUAD_ADDR(x))
#define HWIO_QSERDES_RX1_PI_QUAD_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PI_QUAD_ADDR(x), m)
#define HWIO_QSERDES_RX1_PI_QUAD_PI_QUAD_STATUS_BMSK                                                          0x3
#define HWIO_QSERDES_RX1_PI_QUAD_PI_QUAD_STATUS_SHFT                                                            0

#define HWIO_QSERDES_RX1_QPI_CTRL1_ADDR(x)                                                             ((x) + 0x240 + 0x6a00)
#define HWIO_QSERDES_RX1_QPI_CTRL1_OFFS                                                                (0x240 + 0x6a00)
#define HWIO_QSERDES_RX1_QPI_CTRL1_RMSK                                                                      0xff
#define HWIO_QSERDES_RX1_QPI_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_QPI_CTRL1_ADDR(x))
#define HWIO_QSERDES_RX1_QPI_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_QPI_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_RX1_QPI_CTRL1_Q_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_QSERDES_RX1_QPI_CTRL1_Q_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_QSERDES_RX1_QPI_CTRL2_ADDR(x)                                                             ((x) + 0x244 + 0x6a00)
#define HWIO_QSERDES_RX1_QPI_CTRL2_OFFS                                                                (0x244 + 0x6a00)
#define HWIO_QSERDES_RX1_QPI_CTRL2_RMSK                                                                      0xff
#define HWIO_QSERDES_RX1_QPI_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_QPI_CTRL2_ADDR(x))
#define HWIO_QSERDES_RX1_QPI_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_QPI_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_RX1_QPI_CTRL2_Q_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_QSERDES_RX1_QPI_CTRL2_Q_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_QSERDES_RX1_QPI_QUAD_ADDR(x)                                                              ((x) + 0x248 + 0x6a00)
#define HWIO_QSERDES_RX1_QPI_QUAD_OFFS                                                                 (0x248 + 0x6a00)
#define HWIO_QSERDES_RX1_QPI_QUAD_RMSK                                                                        0x3
#define HWIO_QSERDES_RX1_QPI_QUAD_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_QPI_QUAD_ADDR(x))
#define HWIO_QSERDES_RX1_QPI_QUAD_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_QPI_QUAD_ADDR(x), m)
#define HWIO_QSERDES_RX1_QPI_QUAD_Q_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_QSERDES_RX1_QPI_QUAD_Q_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_QSERDES_RX1_IDATA1_ADDR(x)                                                                ((x) + 0x24c + 0x6a00)
#define HWIO_QSERDES_RX1_IDATA1_OFFS                                                                   (0x24c + 0x6a00)
#define HWIO_QSERDES_RX1_IDATA1_RMSK                                                                         0xff
#define HWIO_QSERDES_RX1_IDATA1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDATA1_ADDR(x))
#define HWIO_QSERDES_RX1_IDATA1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDATA1_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDATA1_IDATA1_STATUS_BMSK                                                           0xff
#define HWIO_QSERDES_RX1_IDATA1_IDATA1_STATUS_SHFT                                                              0

#define HWIO_QSERDES_RX1_IDATA2_ADDR(x)                                                                ((x) + 0x250 + 0x6a00)
#define HWIO_QSERDES_RX1_IDATA2_OFFS                                                                   (0x250 + 0x6a00)
#define HWIO_QSERDES_RX1_IDATA2_RMSK                                                                         0xff
#define HWIO_QSERDES_RX1_IDATA2_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDATA2_ADDR(x))
#define HWIO_QSERDES_RX1_IDATA2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDATA2_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDATA2_IDATA2_STATUS_BMSK                                                           0xff
#define HWIO_QSERDES_RX1_IDATA2_IDATA2_STATUS_SHFT                                                              0

#define HWIO_QSERDES_RX1_IDATA3_ADDR(x)                                                                ((x) + 0x254 + 0x6a00)
#define HWIO_QSERDES_RX1_IDATA3_OFFS                                                                   (0x254 + 0x6a00)
#define HWIO_QSERDES_RX1_IDATA3_RMSK                                                                          0xf
#define HWIO_QSERDES_RX1_IDATA3_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDATA3_ADDR(x))
#define HWIO_QSERDES_RX1_IDATA3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDATA3_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDATA3_IDATA3_STATUS_BMSK                                                            0xf
#define HWIO_QSERDES_RX1_IDATA3_IDATA3_STATUS_SHFT                                                              0

#define HWIO_QSERDES_RX1_AC_JTAG_OUTP_ADDR(x)                                                          ((x) + 0x258 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_OUTP_OFFS                                                             (0x258 + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_OUTP_RMSK                                                                    0x1
#define HWIO_QSERDES_RX1_AC_JTAG_OUTP_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_OUTP_ADDR(x))
#define HWIO_QSERDES_RX1_AC_JTAG_OUTP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_OUTP_ADDR(x), m)
#define HWIO_QSERDES_RX1_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_BMSK                                                0x1
#define HWIO_QSERDES_RX1_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_SHFT                                                  0

#define HWIO_QSERDES_RX1_AC_JTAG_OUTN_ADDR(x)                                                          ((x) + 0x25c + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_OUTN_OFFS                                                             (0x25c + 0x6a00)
#define HWIO_QSERDES_RX1_AC_JTAG_OUTN_RMSK                                                                    0x1
#define HWIO_QSERDES_RX1_AC_JTAG_OUTN_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_OUTN_ADDR(x))
#define HWIO_QSERDES_RX1_AC_JTAG_OUTN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_OUTN_ADDR(x), m)
#define HWIO_QSERDES_RX1_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_BMSK                                                0x1
#define HWIO_QSERDES_RX1_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_SHFT                                                  0

#define HWIO_QSERDES_RX1_RX_SIGDET_ADDR(x)                                                             ((x) + 0x260 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_SIGDET_OFFS                                                                (0x260 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_SIGDET_RMSK                                                                       0x3
#define HWIO_QSERDES_RX1_RX_SIGDET_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_SIGDET_ADDR(x))
#define HWIO_QSERDES_RX1_RX_SIGDET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_SIGDET_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_SIGDET_RX_SIGDET_OUT_STATUS_BMSK                                                  0x3
#define HWIO_QSERDES_RX1_RX_SIGDET_RX_SIGDET_OUT_STATUS_SHFT                                                    0

#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR(x)                                                ((x) + 0x264 + 0x6a00)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_OFFS                                                   (0x264 + 0x6a00)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_RMSK                                                         0xff
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR(x))
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR(x), m)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                                  0xff
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                     0

#define HWIO_QSERDES_RX1_READ_EQCODE_ADDR(x)                                                           ((x) + 0x268 + 0x6a00)
#define HWIO_QSERDES_RX1_READ_EQCODE_OFFS                                                              (0x268 + 0x6a00)
#define HWIO_QSERDES_RX1_READ_EQCODE_RMSK                                                                    0x7f
#define HWIO_QSERDES_RX1_READ_EQCODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_READ_EQCODE_ADDR(x))
#define HWIO_QSERDES_RX1_READ_EQCODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_READ_EQCODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_READ_EQCODE_CTLE_FINAL_OFFSET_BMSK                                                  0x70
#define HWIO_QSERDES_RX1_READ_EQCODE_CTLE_FINAL_OFFSET_SHFT                                                     4
#define HWIO_QSERDES_RX1_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                                  0xf
#define HWIO_QSERDES_RX1_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                                    0

#define HWIO_QSERDES_RX1_READ_OFFSETCODE_ADDR(x)                                                       ((x) + 0x26c + 0x6a00)
#define HWIO_QSERDES_RX1_READ_OFFSETCODE_OFFS                                                          (0x26c + 0x6a00)
#define HWIO_QSERDES_RX1_READ_OFFSETCODE_RMSK                                                                0x1f
#define HWIO_QSERDES_RX1_READ_OFFSETCODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_READ_OFFSETCODE_ADDR(x))
#define HWIO_QSERDES_RX1_READ_OFFSETCODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_READ_OFFSETCODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                                         0x1f
#define HWIO_QSERDES_RX1_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                                            0

#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_LOW_ADDR(x)                                                  ((x) + 0x270 + 0x6a00)
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_LOW_OFFS                                                     (0x270 + 0x6a00)
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_LOW_RMSK                                                           0xff
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_LOW_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IA_ERROR_COUNTER_LOW_ADDR(x))
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_LOW_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IA_ERROR_COUNTER_LOW_ADDR(x), m)
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                                       0xff
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                                          0

#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_ADDR(x)                                                 ((x) + 0x274 + 0x6a00)
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_OFFS                                                    (0x274 + 0x6a00)
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_RMSK                                                          0xff
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_ADDR(x))
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_ADDR(x), m)
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                                     0xff
#define HWIO_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                                        0

#define HWIO_QSERDES_RX1_VGA_READ_CODE_ADDR(x)                                                         ((x) + 0x278 + 0x6a00)
#define HWIO_QSERDES_RX1_VGA_READ_CODE_OFFS                                                            (0x278 + 0x6a00)
#define HWIO_QSERDES_RX1_VGA_READ_CODE_RMSK                                                                   0xf
#define HWIO_QSERDES_RX1_VGA_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VGA_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX1_VGA_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VGA_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_VGA_READ_CODE_READ_VGACODE_BMSK                                                      0xf
#define HWIO_QSERDES_RX1_VGA_READ_CODE_READ_VGACODE_SHFT                                                        0

#define HWIO_QSERDES_RX1_VTHRESH_READ_CODE_ADDR(x)                                                     ((x) + 0x27c + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_READ_CODE_OFFS                                                        (0x27c + 0x6a00)
#define HWIO_QSERDES_RX1_VTHRESH_READ_CODE_RMSK                                                              0x7f
#define HWIO_QSERDES_RX1_VTHRESH_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_VTHRESH_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX1_VTHRESH_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTHRESH_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_VTHRESH_READ_CODE_READ_VTHCODE_BMSK                                                 0x7f
#define HWIO_QSERDES_RX1_VTHRESH_READ_CODE_READ_VTHCODE_SHFT                                                    0

#define HWIO_QSERDES_RX1_DFE_TAP1_READ_CODE_ADDR(x)                                                    ((x) + 0x280 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP1_READ_CODE_OFFS                                                       (0x280 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP1_READ_CODE_RMSK                                                             0x1f
#define HWIO_QSERDES_RX1_DFE_TAP1_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP1_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP1_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP1_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                                               0x1f
#define HWIO_QSERDES_RX1_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                                  0

#define HWIO_QSERDES_RX1_DFE_TAP2_READ_CODE_ADDR(x)                                                    ((x) + 0x284 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP2_READ_CODE_OFFS                                                       (0x284 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP2_READ_CODE_RMSK                                                             0x1f
#define HWIO_QSERDES_RX1_DFE_TAP2_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP2_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP2_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP2_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                                               0x1f
#define HWIO_QSERDES_RX1_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                                  0

#define HWIO_QSERDES_RX1_DFE_TAP3_READ_CODE_ADDR(x)                                                    ((x) + 0x288 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP3_READ_CODE_OFFS                                                       (0x288 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP3_READ_CODE_RMSK                                                              0xf
#define HWIO_QSERDES_RX1_DFE_TAP3_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP3_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP3_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP3_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP3_READ_CODE_READ_TAP3CODE_BMSK                                                0xf
#define HWIO_QSERDES_RX1_DFE_TAP3_READ_CODE_READ_TAP3CODE_SHFT                                                  0

#define HWIO_QSERDES_RX1_DFE_TAP4_READ_CODE_ADDR(x)                                                    ((x) + 0x28c + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP4_READ_CODE_OFFS                                                       (0x28c + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP4_READ_CODE_RMSK                                                              0xf
#define HWIO_QSERDES_RX1_DFE_TAP4_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP4_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP4_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP4_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP4_READ_CODE_READ_TAP4CODE_BMSK                                                0xf
#define HWIO_QSERDES_RX1_DFE_TAP4_READ_CODE_READ_TAP4CODE_SHFT                                                  0

#define HWIO_QSERDES_RX1_DFE_TAP5_READ_CODE_ADDR(x)                                                    ((x) + 0x290 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP5_READ_CODE_OFFS                                                       (0x290 + 0x6a00)
#define HWIO_QSERDES_RX1_DFE_TAP5_READ_CODE_RMSK                                                              0xf
#define HWIO_QSERDES_RX1_DFE_TAP5_READ_CODE_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DFE_TAP5_READ_CODE_ADDR(x))
#define HWIO_QSERDES_RX1_DFE_TAP5_READ_CODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_TAP5_READ_CODE_ADDR(x), m)
#define HWIO_QSERDES_RX1_DFE_TAP5_READ_CODE_READ_TAP5CODE_BMSK                                                0xf
#define HWIO_QSERDES_RX1_DFE_TAP5_READ_CODE_READ_TAP5CODE_SHFT                                                  0

#define HWIO_QSERDES_RX1_IDAC_STATUS_I0_ADDR(x)                                                        ((x) + 0x294 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0_OFFS                                                           (0x294 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_I0_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_I0_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0_IDAC_I0_STATUS_BMSK                                                  0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0_IDAC_I0_STATUS_SHFT                                                     0

#define HWIO_QSERDES_RX1_IDAC_STATUS_I0BAR_ADDR(x)                                                     ((x) + 0x298 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0BAR_OFFS                                                        (0x298 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0BAR_RMSK                                                              0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0BAR_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_I0BAR_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0BAR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_I0BAR_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0BAR_IDAC_I0B_STATUS_BMSK                                              0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_I0BAR_IDAC_I0B_STATUS_SHFT                                                 0

#define HWIO_QSERDES_RX1_IDAC_STATUS_I1_ADDR(x)                                                        ((x) + 0x29c + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1_OFFS                                                           (0x29c + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_I1_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_I1_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1_IDAC_I1_STATUS_BMSK                                                  0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1_IDAC_I1_STATUS_SHFT                                                     0

#define HWIO_QSERDES_RX1_IDAC_STATUS_I1BAR_ADDR(x)                                                     ((x) + 0x2a0 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1BAR_OFFS                                                        (0x2a0 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1BAR_RMSK                                                              0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1BAR_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_I1BAR_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1BAR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_I1BAR_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1BAR_IDAC_I1B_STATUS_BMSK                                              0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_I1BAR_IDAC_I1B_STATUS_SHFT                                                 0

#define HWIO_QSERDES_RX1_IDAC_STATUS_Q_ADDR(x)                                                         ((x) + 0x2a4 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_Q_OFFS                                                            (0x2a4 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_Q_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_Q_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_Q_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_Q_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_Q_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                                    0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                                       0

#define HWIO_QSERDES_RX1_IDAC_STATUS_QBAR_ADDR(x)                                                      ((x) + 0x2a8 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_QBAR_OFFS                                                         (0x2a8 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_QBAR_RMSK                                                               0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_QBAR_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_QBAR_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_QBAR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_QBAR_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                                0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                                   0

#define HWIO_QSERDES_RX1_IDAC_STATUS_A_ADDR(x)                                                         ((x) + 0x2ac + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_A_OFFS                                                            (0x2ac + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_A_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_A_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_A_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_A_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_A_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                                    0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                                       0

#define HWIO_QSERDES_RX1_IDAC_STATUS_ABAR_ADDR(x)                                                      ((x) + 0x2b0 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_ABAR_OFFS                                                         (0x2b0 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_ABAR_RMSK                                                               0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_ABAR_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_ABAR_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_ABAR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_ABAR_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                                0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                                   0

#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_ADDR(x)                                                     ((x) + 0x2b4 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_OFFS                                                        (0x2b4 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_RMSK                                                              0x7f
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_DATA_SLICER_CAL_DONE_BMSK                                         0x40
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_DATA_SLICER_CAL_DONE_SHFT                                            6
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                                         0x20
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                                            5
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                                           0x10
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                                              4
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                                0xf
#define HWIO_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                                  0

#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_ADDR(x)                                                 ((x) + 0x2b8 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_OFFS                                                    (0x2b8 + 0x6a00)
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_RMSK                                                          0x3f
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_ADDR(x))
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_ADDR(x), m)
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                                      0x20
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                                         5
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                                       0x10
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                                          4
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                                       0x8
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                                         3
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                                        0x4
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                                          2
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                                       0x2
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                                         1
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                                        0x1
#define HWIO_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                                          0

#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_ADDR(x)                                                       ((x) + 0x2bc + 0x6a00)
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_OFFS                                                          (0x2bc + 0x6a00)
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_RMSK                                                                0xff
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IVCM_CAL_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IVCM_CAL_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_IVCM_CAL_DONE_BMSK                                                  0x80
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_IVCM_CAL_DONE_SHFT                                                     7
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_IVCM_SIGNERR_BMSK                                                   0x40
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_IVCM_SIGNERR_SHFT                                                      6
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_IVCM_CAL_CODE_STATUS_BMSK                                           0x3f
#define HWIO_QSERDES_RX1_IVCM_CAL_STATUS_IVCM_CAL_CODE_STATUS_SHFT                                              0

#define HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_ADDR(x)                                                 ((x) + 0x2c0 + 0x6a00)
#define HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_OFFS                                                    (0x2c0 + 0x6a00)
#define HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_RMSK                                                          0xff
#define HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_IVCM_DEBUG_CAL_STATE_BMSK                                     0xc0
#define HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_IVCM_DEBUG_CAL_STATE_SHFT                                        6
#define HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_IVCM_DEBUG_CAL_PTR_BMSK                                       0x3f
#define HWIO_QSERDES_RX1_IVCM_CAL_DEBUG_STATUS_IVCM_DEBUG_CAL_PTR_SHFT                                          0

#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_ADDR(x)                                                        ((x) + 0x2c4 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_OFFS                                                           (0x2c4 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DCC_CAL_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_CAL_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                                         0x40
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                                            6
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                                        0x20
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                                           5
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                                           0x10
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                                              4
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                                              0x8
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                                3
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                                             0x7
#define HWIO_QSERDES_RX1_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                                               0

#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_ADDR(x)                                                  ((x) + 0x2c8 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_OFFS                                                     (0x2c8 + 0x6a00)
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_RMSK                                                           0xff
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                                      0x80
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                                         7
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                                       0x70
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                                          4
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                                         0x8
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                                           3
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                                          0x7
#define HWIO_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                                            0

#define HWIO_QSERDES_RX1_RX_MARG_DEBUG1_STATUS_ADDR(x)                                                 ((x) + 0x2cc + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG1_STATUS_OFFS                                                    (0x2cc + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG1_STATUS_RMSK                                                          0xff
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG1_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_DEBUG1_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG1_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_DEBUG1_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG1_STATUS_RX_MARG_SEQ1_STATUS_BMSK                                      0xff
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG1_STATUS_RX_MARG_SEQ1_STATUS_SHFT                                         0

#define HWIO_QSERDES_RX1_RX_MARG_DEBUG2_STATUS_ADDR(x)                                                 ((x) + 0x2d0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG2_STATUS_OFFS                                                    (0x2d0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG2_STATUS_RMSK                                                          0xff
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG2_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_DEBUG2_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG2_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_DEBUG2_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG2_STATUS_RX_MARG_SEQ2_STATUS_BMSK                                      0xff
#define HWIO_QSERDES_RX1_RX_MARG_DEBUG2_STATUS_RX_MARG_SEQ2_STATUS_SHFT                                         0

#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_ADDR(x)                                              ((x) + 0x2d4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_OFFS                                                 (0x2d4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_RMSK                                                       0xff
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_EOM_ERR_CLEAR_DONE_BMSK                                    0x80
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_EOM_ERR_CLEAR_DONE_SHFT                                       7
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_RX_MARG_CLK_EN_BMSK                                        0x40
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_RX_MARG_CLK_EN_SHFT                                           6
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_RX_MARG_STATUS_READ_READY_BMSK                             0x20
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_RX_MARG_STATUS_READ_READY_SHFT                                5
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_CORE_Q_PI_OFFSET_CODE_OUT_BMSK                             0x1f
#define HWIO_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_CORE_Q_PI_OFFSET_CODE_OUT_SHFT                                0

#define HWIO_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_ADDR(x)                                                ((x) + 0x2d8 + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_OFFS                                                   (0x2d8 + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_RMSK                                                         0xff
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_EOM_ERR_CNT_STATUS_7_0_BMSK                                  0xff
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_EOM_ERR_CNT_STATUS_7_0_SHFT                                     0

#define HWIO_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_ADDR(x)                                                ((x) + 0x2dc + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_OFFS                                                   (0x2dc + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_RMSK                                                         0xff
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_EOM_ERR_CNT_STATUS_15_8_BMSK                                 0xff
#define HWIO_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_EOM_ERR_CNT_STATUS_15_8_SHFT                                    0

#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_ADDR(x)                                                      ((x) + 0x2e0 + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_OFFS                                                         (0x2e0 + 0x6a00)
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_RMSK                                                                0x7
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_EOM_ADATA_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_EOM_ADATA_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_EOM_MAX_ERR_REACHED_BMSK                                            0x4
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_EOM_MAX_ERR_REACHED_SHFT                                              2
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_EOM_ADATA_ALL_ONE_BMSK                                              0x2
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_EOM_ADATA_ALL_ONE_SHFT                                                1
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_EOM_ADATA_ALL_ZERO_BMSK                                             0x1
#define HWIO_QSERDES_RX1_EOM_ADATA_STATUS_EOM_ADATA_ALL_ZERO_SHFT                                               0

#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_ADDR(x)                                            ((x) + 0x2e4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_OFFS                                               (0x2e4 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_RMSK                                                     0xff
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_CLK_EN_BMSK                               0x80
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_CLK_EN_SHFT                                  7
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_DEBUG_BMSK                                0x60
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_DEBUG_SHFT                                   5
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_OFFSET_UPDT_REQ_BMSK                      0x10
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_OFFSET_UPDT_REQ_SHFT                         4
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_TUNE_CODE_BMSK                             0xf
#define HWIO_QSERDES_RX1_RX_MARG_COARSE_TUNE_STATUS_RX_MARG_COARSE_TUNE_CODE_SHFT                               0

#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_ADDR(x)                                                 ((x) + 0x2e8 + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_OFFS                                                    (0x2e8 + 0x6a00)
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_RMSK                                                           0x7
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_ACTIVE_BMSK                                    0x4
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_ACTIVE_SHFT                                      2
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_DONE_BMSK                                      0x2
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_DONE_SHFT                                        1
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                                            0x1
#define HWIO_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                                              0

#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_ADDR(x)                                              ((x) + 0x2ec + 0x6a00)
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_OFFS                                                 (0x2ec + 0x6a00)
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_RMSK                                                       0xff
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_RX_BKUP_READ_BUS1_BMSK                                     0xff
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_RX_BKUP_READ_BUS1_SHFT                                        0

#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_ADDR(x)                                              ((x) + 0x2f0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_OFFS                                                 (0x2f0 + 0x6a00)
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_RMSK                                                       0xff
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_ADDR(x))
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_ADDR(x), m)
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_RX_BKUP_READ_BUS2_BMSK                                     0xff
#define HWIO_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_RX_BKUP_READ_BUS2_SHFT                                        0

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_LN_SHRD_QSERDES_LN_SHRD_PCIE4_QMP_LN_SHRD
 *--------------------------------------------------------------------------*/

#define QSERDES_LN_SHRD_QSERDES_LN_SHRD_PCIE4_QMP_LN_SHRD_REG_BASE                                               (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00006e00)
#define QSERDES_LN_SHRD_QSERDES_LN_SHRD_PCIE4_QMP_LN_SHRD_REG_BASE_SIZE                                          0x130
#define QSERDES_LN_SHRD_QSERDES_LN_SHRD_PCIE4_QMP_LN_SHRD_REG_BASE_USED                                          0x12c
#define QSERDES_LN_SHRD_QSERDES_LN_SHRD_PCIE4_QMP_LN_SHRD_REG_BASE_OFFS                                          0x00006e00

#define HWIO_QSERDES_LN_SHRD_TX_BAND_ADDR(x)                                                                     ((x) + 0x0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_BAND_OFFS                                                                        (0x0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_BAND_RMSK                                                                              0xff
#define HWIO_QSERDES_LN_SHRD_TX_BAND_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_TX_BAND_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_TX_BAND_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_TX_BAND_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_TX_BAND_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_TX_BAND_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_TX_BAND_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_TX_BAND_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_TX_BAND_IN(x))
#define HWIO_QSERDES_LN_SHRD_TX_BAND_TX_BAND_RATE3_BMSK                                                                0xc0
#define HWIO_QSERDES_LN_SHRD_TX_BAND_TX_BAND_RATE3_SHFT                                                                   6
#define HWIO_QSERDES_LN_SHRD_TX_BAND_TX_BAND_RATE2_BMSK                                                                0x30
#define HWIO_QSERDES_LN_SHRD_TX_BAND_TX_BAND_RATE2_SHFT                                                                   4
#define HWIO_QSERDES_LN_SHRD_TX_BAND_TX_BAND_RATE1_BMSK                                                                 0xc
#define HWIO_QSERDES_LN_SHRD_TX_BAND_TX_BAND_RATE1_SHFT                                                                   2
#define HWIO_QSERDES_LN_SHRD_TX_BAND_TX_BAND_RATE0_BMSK                                                                 0x3
#define HWIO_QSERDES_LN_SHRD_TX_BAND_TX_BAND_RATE0_SHFT                                                                   0

#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_ADDR(x)                                                                  ((x) + 0x4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_OFFS                                                                     (0x4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_RMSK                                                                           0x3f
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_IN(x))
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_SLEW_CNTL_RATE1_BMSK                                                           0x38
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_SLEW_CNTL_RATE1_SHFT                                                              3
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_SLEW_CNTL_RATE0_BMSK                                                            0x7
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL0_SLEW_CNTL_RATE0_SHFT                                                              0

#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_ADDR(x)                                                                  ((x) + 0x8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_OFFS                                                                     (0x8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_RMSK                                                                           0x3f
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_IN(x))
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_SLEW_CNTL_RATE3_BMSK                                                           0x38
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_SLEW_CNTL_RATE3_SHFT                                                              3
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_SLEW_CNTL_RATE2_BMSK                                                            0x7
#define HWIO_QSERDES_LN_SHRD_SLEW_CNTL1_SLEW_CNTL_RATE2_SHFT                                                              0

#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_ADDR(x)                                                            ((x) + 0xc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_OFFS                                                               (0xc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_RMSK                                                                     0xff
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_IN(x))
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_20B_10B_RATE3_BMSK                                                   0x80
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_20B_10B_RATE3_SHFT                                                      7
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_20B_10B_RATE2_BMSK                                                   0x40
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_20B_10B_RATE2_SHFT                                                      6
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_20B_10B_RATE1_BMSK                                                   0x20
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_20B_10B_RATE1_SHFT                                                      5
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_20B_10B_RATE0_BMSK                                                   0x10
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_20B_10B_RATE0_SHFT                                                      4
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_10B_8B_RATE3_BMSK                                                     0x8
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_10B_8B_RATE3_SHFT                                                       3
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_10B_8B_RATE2_BMSK                                                     0x4
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_10B_8B_RATE2_SHFT                                                       2
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_10B_8B_RATE1_BMSK                                                     0x2
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_10B_8B_RATE1_SHFT                                                       1
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_10B_8B_RATE0_BMSK                                                     0x1
#define HWIO_QSERDES_LN_SHRD_INTERFACE_SELECT_SEL_10B_8B_RATE0_SHFT                                                       0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR(x)                                                 ((x) + 0x10 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_OFFS                                                    (0x10 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_RMSK                                                          0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_UCDR_FASTLOCK_FO_GAIN_RATE0_BMSK                              0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE0_UCDR_FASTLOCK_FO_GAIN_RATE0_SHFT                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR(x)                                                 ((x) + 0x14 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_OFFS                                                    (0x14 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_RMSK                                                          0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_UCDR_FASTLOCK_FO_GAIN_RATE1_BMSK                              0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE1_UCDR_FASTLOCK_FO_GAIN_RATE1_SHFT                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR(x)                                                 ((x) + 0x18 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_OFFS                                                    (0x18 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_RMSK                                                          0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_UCDR_FASTLOCK_FO_GAIN_RATE2_BMSK                              0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE2_UCDR_FASTLOCK_FO_GAIN_RATE2_SHFT                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR(x)                                                 ((x) + 0x1c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_OFFS                                                    (0x1c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_RMSK                                                          0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_UCDR_FASTLOCK_FO_GAIN_RATE3_BMSK                              0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_FO_GAIN_RATE3_UCDR_FASTLOCK_FO_GAIN_RATE3_SHFT                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR(x)                                                 ((x) + 0x20 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_OFFS                                                    (0x20 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_RMSK                                                          0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_UCDR_FASTLOCK_SO_GAIN_RATE0_BMSK                              0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE0_UCDR_FASTLOCK_SO_GAIN_RATE0_SHFT                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR(x)                                                 ((x) + 0x24 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_OFFS                                                    (0x24 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_RMSK                                                          0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_UCDR_FASTLOCK_SO_GAIN_RATE1_BMSK                              0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE1_UCDR_FASTLOCK_SO_GAIN_RATE1_SHFT                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR(x)                                                 ((x) + 0x28 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_OFFS                                                    (0x28 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_RMSK                                                          0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_UCDR_FASTLOCK_SO_GAIN_RATE2_BMSK                              0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE2_UCDR_FASTLOCK_SO_GAIN_RATE2_SHFT                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR(x)                                                 ((x) + 0x2c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_OFFS                                                    (0x2c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_RMSK                                                          0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_UCDR_FASTLOCK_SO_GAIN_RATE3_BMSK                              0x7f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_SO_GAIN_RATE3_UCDR_FASTLOCK_SO_GAIN_RATE3_SHFT                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_ADDR(x)                                                          ((x) + 0x30 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_OFFS                                                             (0x30 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_RMSK                                                                   0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_UCDR_SO_SATURATION_BMSK                                                0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SO_SATURATION_UCDR_SO_SATURATION_SHFT                                                   0

#define HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_ADDR(x)                                                         ((x) + 0x34 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_OFFS                                                            (0x34 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_RMSK                                                                  0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                              0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR(x)                                               ((x) + 0x38 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_OFFS                                                  (0x38 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_RMSK                                                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_UCDR_FASTLOCK_COUNTER_LOW_RATE0_BMSK                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE0_UCDR_FASTLOCK_COUNTER_LOW_RATE0_SHFT                           0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR(x)                                              ((x) + 0x3c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_OFFS                                                 (0x3c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_RMSK                                                       0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_UCDR_FASTLOCK_COUNTER_HIGH_RATE0_BMSK                      0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE0_UCDR_FASTLOCK_COUNTER_HIGH_RATE0_SHFT                         0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR(x)                                               ((x) + 0x40 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_OFFS                                                  (0x40 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_RMSK                                                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_UCDR_FASTLOCK_COUNTER_LOW_RATE1_BMSK                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE1_UCDR_FASTLOCK_COUNTER_LOW_RATE1_SHFT                           0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR(x)                                              ((x) + 0x44 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_OFFS                                                 (0x44 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_RMSK                                                       0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_UCDR_FASTLOCK_COUNTER_HIGH_RATE1_BMSK                      0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE1_UCDR_FASTLOCK_COUNTER_HIGH_RATE1_SHFT                         0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR(x)                                               ((x) + 0x48 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_OFFS                                                  (0x48 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_RMSK                                                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_UCDR_FASTLOCK_COUNTER_LOW_RATE2_BMSK                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE2_UCDR_FASTLOCK_COUNTER_LOW_RATE2_SHFT                           0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR(x)                                              ((x) + 0x4c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_OFFS                                                 (0x4c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_RMSK                                                       0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_UCDR_FASTLOCK_COUNTER_HIGH_RATE2_BMSK                      0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE2_UCDR_FASTLOCK_COUNTER_HIGH_RATE2_SHFT                         0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR(x)                                               ((x) + 0x50 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_OFFS                                                  (0x50 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_RMSK                                                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_UCDR_FASTLOCK_COUNTER_LOW_RATE3_BMSK                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_LOW_RATE3_UCDR_FASTLOCK_COUNTER_LOW_RATE3_SHFT                           0

#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR(x)                                              ((x) + 0x54 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_OFFS                                                 (0x54 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_RMSK                                                       0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_UCDR_FASTLOCK_COUNTER_HIGH_RATE3_BMSK                      0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_FASTLOCK_COUNT_HIGH_RATE3_UCDR_FASTLOCK_COUNTER_HIGH_RATE3_SHFT                         0

#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_ADDR(x)                                                               ((x) + 0x58 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_OFFS                                                                  (0x58 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_RMSK                                                                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE3_BMSK                                                    0xc0
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE3_SHFT                                                       6
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE2_BMSK                                                    0x30
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE2_SHFT                                                       4
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE1_BMSK                                                     0xc
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE1_SHFT                                                       2
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE0_BMSK                                                     0x3
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE0_SHFT                                                       0

#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_ADDR(x)                                                               ((x) + 0x5c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_OFFS                                                                  (0x5c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_RMSK                                                                        0xff
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SIGDEL_SB2_RATE3_BMSK                                                   0x80
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SIGDEL_SB2_RATE3_SHFT                                                      7
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SIGDEL_SB2_RATE2_BMSK                                                   0x40
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SIGDEL_SB2_RATE2_SHFT                                                      6
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SIGDEL_SB2_RATE1_BMSK                                                   0x20
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SIGDEL_SB2_RATE1_SHFT                                                      5
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SIGDEL_SB2_RATE0_BMSK                                                   0x10
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SIGDEL_SB2_RATE0_SHFT                                                      4
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SB2_RATE3_BMSK                                                           0x8
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SB2_RATE3_SHFT                                                             3
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SB2_RATE2_BMSK                                                           0x4
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SB2_RATE2_SHFT                                                             2
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SB2_RATE1_BMSK                                                           0x2
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SB2_RATE1_SHFT                                                             1
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SB2_RATE0_BMSK                                                           0x1
#define HWIO_QSERDES_LN_SHRD_UCDR_PI_CTRL2_CDR_SB2_RATE0_SHFT                                                             0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_ADDR(x)                                                      ((x) + 0x60 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_OFFS                                                         (0x60 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_RMSK                                                               0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_DIV6PD_THRESH1_RATE0_BMSK                                          0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE0_DIV6PD_THRESH1_RATE0_SHFT                                             0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_ADDR(x)                                                      ((x) + 0x64 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_OFFS                                                         (0x64 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_RMSK                                                               0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_DIV6PD_THRESH1_RATE1_BMSK                                          0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE1_DIV6PD_THRESH1_RATE1_SHFT                                             0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_ADDR(x)                                                      ((x) + 0x68 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_OFFS                                                         (0x68 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_RMSK                                                               0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_DIV6PD_THRESH1_RATE2_BMSK                                          0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE2_DIV6PD_THRESH1_RATE2_SHFT                                             0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_ADDR(x)                                                      ((x) + 0x6c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_OFFS                                                         (0x6c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_RMSK                                                               0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_DIV6PD_THRESH1_RATE3_BMSK                                          0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH1_RATE3_DIV6PD_THRESH1_RATE3_SHFT                                             0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_ADDR(x)                                                      ((x) + 0x70 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_OFFS                                                         (0x70 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_RMSK                                                               0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_DIV6PD_THRESH2_RATE0_BMSK                                          0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE0_DIV6PD_THRESH2_RATE0_SHFT                                             0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_ADDR(x)                                                      ((x) + 0x74 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_OFFS                                                         (0x74 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_RMSK                                                               0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_DIV6PD_THRESH2_RATE1_BMSK                                          0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE1_DIV6PD_THRESH2_RATE1_SHFT                                             0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_ADDR(x)                                                      ((x) + 0x78 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_OFFS                                                         (0x78 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_RMSK                                                               0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_DIV6PD_THRESH2_RATE2_BMSK                                          0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE2_DIV6PD_THRESH2_RATE2_SHFT                                             0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_ADDR(x)                                                      ((x) + 0x7c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_OFFS                                                         (0x7c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_RMSK                                                               0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_DIV6PD_THRESH2_RATE3_BMSK                                          0x3f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_THRESH2_RATE3_DIV6PD_THRESH2_RATE3_SHFT                                             0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_ADDR(x)                                                        ((x) + 0x80 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_OFFS                                                           (0x80 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_RMSK                                                                 0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_DIV6PD_GAIN1_RATE0_BMSK                                              0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE0_DIV6PD_GAIN1_RATE0_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_ADDR(x)                                                        ((x) + 0x84 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_OFFS                                                           (0x84 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_RMSK                                                                 0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_DIV6PD_GAIN1_RATE1_BMSK                                              0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE1_DIV6PD_GAIN1_RATE1_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_ADDR(x)                                                        ((x) + 0x88 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_OFFS                                                           (0x88 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_RMSK                                                                 0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_DIV6PD_GAIN1_RATE2_BMSK                                              0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE2_DIV6PD_GAIN1_RATE2_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_ADDR(x)                                                        ((x) + 0x8c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_OFFS                                                           (0x8c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_RMSK                                                                 0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_DIV6PD_GAIN1_RATE3_BMSK                                              0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN1_RATE3_DIV6PD_GAIN1_RATE3_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_ADDR(x)                                                        ((x) + 0x90 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_OFFS                                                           (0x90 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_RMSK                                                                 0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_DIV6PD_GAIN2_RATE0_BMSK                                              0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE0_DIV6PD_GAIN2_RATE0_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_ADDR(x)                                                        ((x) + 0x94 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_OFFS                                                           (0x94 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_RMSK                                                                 0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_DIV6PD_GAIN2_RATE1_BMSK                                              0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE1_DIV6PD_GAIN2_RATE1_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_ADDR(x)                                                        ((x) + 0x98 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_OFFS                                                           (0x98 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_RMSK                                                                 0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_DIV6PD_GAIN2_RATE2_BMSK                                              0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE2_DIV6PD_GAIN2_RATE2_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_ADDR(x)                                                        ((x) + 0x9c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_OFFS                                                           (0x9c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_RMSK                                                                 0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_DIV6PD_GAIN2_RATE3_BMSK                                              0x1f
#define HWIO_QSERDES_LN_SHRD_UCDR_SB2_GAIN2_RATE3_DIV6PD_GAIN2_RATE3_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_ADDR(x)                                                             ((x) + 0xa0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_OFFS                                                                (0xa0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_RMSK                                                                      0xff
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_IN(x))
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE3_BMSK                                                 0x80
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE3_SHFT                                                    7
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE2_BMSK                                                 0x40
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE2_SHFT                                                    6
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE1_BMSK                                                 0x20
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE1_SHFT                                                    5
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE0_BMSK                                                 0x10
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE0_SHFT                                                    4
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_SVS_MODE_RATE3_BMSK                                                        0x8
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_SVS_MODE_RATE3_SHFT                                                          3
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_SVS_MODE_RATE2_BMSK                                                        0x4
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_SVS_MODE_RATE2_SHFT                                                          2
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_SVS_MODE_RATE1_BMSK                                                        0x2
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_SVS_MODE_RATE1_SHFT                                                          1
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_SVS_MODE_RATE0_BMSK                                                        0x1
#define HWIO_QSERDES_LN_SHRD_RXCLK_DIV2_CTRL_SVS_MODE_RATE0_SHFT                                                          0

#define HWIO_QSERDES_LN_SHRD_RX_BAND_ADDR(x)                                                                     ((x) + 0xa4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_BAND_OFFS                                                                        (0xa4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_BAND_RMSK                                                                              0xff
#define HWIO_QSERDES_LN_SHRD_RX_BAND_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_BAND_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_BAND_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_BAND_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_BAND_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_BAND_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_BAND_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_BAND_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_BAND_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_BAND_RX_BAND_RATE3_BMSK                                                                0xc0
#define HWIO_QSERDES_LN_SHRD_RX_BAND_RX_BAND_RATE3_SHFT                                                                   6
#define HWIO_QSERDES_LN_SHRD_RX_BAND_RX_BAND_RATE2_BMSK                                                                0x30
#define HWIO_QSERDES_LN_SHRD_RX_BAND_RX_BAND_RATE2_SHFT                                                                   4
#define HWIO_QSERDES_LN_SHRD_RX_BAND_RX_BAND_RATE1_BMSK                                                                 0xc
#define HWIO_QSERDES_LN_SHRD_RX_BAND_RX_BAND_RATE1_SHFT                                                                   2
#define HWIO_QSERDES_LN_SHRD_RX_BAND_RX_BAND_RATE0_BMSK                                                                 0x3
#define HWIO_QSERDES_LN_SHRD_RX_BAND_RX_BAND_RATE0_SHFT                                                                   0

#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_ADDR(x)                                                                  ((x) + 0xa8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_OFFS                                                                     (0xa8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_RMSK                                                                           0xff
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_TERM_BW_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_TERM_BW_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_TERM_BW_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_TERM_BW_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_TERM_BW_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_RX_TERM_BW_RATE3_BMSK                                                          0xc0
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_RX_TERM_BW_RATE3_SHFT                                                             6
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_RX_TERM_BW_RATE2_BMSK                                                          0x30
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_RX_TERM_BW_RATE2_SHFT                                                             4
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_RX_TERM_BW_RATE1_BMSK                                                           0xc
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_RX_TERM_BW_RATE1_SHFT                                                             2
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_RX_TERM_BW_RATE0_BMSK                                                           0x3
#define HWIO_QSERDES_LN_SHRD_RX_TERM_BW_RX_TERM_BW_RATE0_SHFT                                                             0

#define HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_ADDR(x)                                                         ((x) + 0xac + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_OFFS                                                            (0xac + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_RMSK                                                                  0xff
#define HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_TSETTLE_BMSK                                                          0xff
#define HWIO_QSERDES_LN_SHRD_RX_IDAC_TSETTLE_LOW_TSETTLE_SHFT                                                             0

#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_ADDR(x)                                                               ((x) + 0xb0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_OFFS                                                                  (0xb0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_RMSK                                                                         0xf
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_RX_Q_EN_RATE3_BMSK                                                           0x8
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_RX_Q_EN_RATE3_SHFT                                                             3
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_RX_Q_EN_RATE2_BMSK                                                           0x4
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_RX_Q_EN_RATE2_SHFT                                                             2
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_RX_Q_EN_RATE1_BMSK                                                           0x2
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_RX_Q_EN_RATE1_SHFT                                                             1
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_RX_Q_EN_RATE0_BMSK                                                           0x1
#define HWIO_QSERDES_LN_SHRD_RX_Q_EN_RATES_RX_Q_EN_RATE0_SHFT                                                             0

#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_ADDR(x)                                                             ((x) + 0xb4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_OFFS                                                                (0xb4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_RMSK                                                                      0xff
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_IN(x))
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP2_DAC_EN_RATE3_BMSK                                                0x80
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP2_DAC_EN_RATE3_SHFT                                                   7
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP2_DAC_EN_RATE2_BMSK                                                0x40
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP2_DAC_EN_RATE2_SHFT                                                   6
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP2_DAC_EN_RATE1_BMSK                                                0x20
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP2_DAC_EN_RATE1_SHFT                                                   5
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP2_DAC_EN_RATE0_BMSK                                                0x10
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP2_DAC_EN_RATE0_SHFT                                                   4
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP1_DAC_EN_RATE3_BMSK                                                 0x8
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP1_DAC_EN_RATE3_SHFT                                                   3
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP1_DAC_EN_RATE2_BMSK                                                 0x4
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP1_DAC_EN_RATE2_SHFT                                                   2
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP1_DAC_EN_RATE1_BMSK                                                 0x2
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP1_DAC_EN_RATE1_SHFT                                                   1
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP1_DAC_EN_RATE0_BMSK                                                 0x1
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE1_DFE_TAP1_DAC_EN_RATE0_SHFT                                                   0

#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_ADDR(x)                                                             ((x) + 0xb8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_OFFS                                                                (0xb8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_RMSK                                                                       0xf
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_IN(x))
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_DFE_TAP345_DAC_EN_RATE3_BMSK                                               0x8
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_DFE_TAP345_DAC_EN_RATE3_SHFT                                                 3
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_DFE_TAP345_DAC_EN_RATE2_BMSK                                               0x4
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_DFE_TAP345_DAC_EN_RATE2_SHFT                                                 2
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_DFE_TAP345_DAC_EN_RATE1_BMSK                                               0x2
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_DFE_TAP345_DAC_EN_RATE1_SHFT                                                 1
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_DFE_TAP345_DAC_EN_RATE0_BMSK                                               0x1
#define HWIO_QSERDES_LN_SHRD_DFE_DAC_ENABLE2_DFE_TAP345_DAC_EN_RATE0_SHFT                                                 0

#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_ADDR(x)                                                        ((x) + 0xbc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_OFFS                                                           (0xbc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_RMSK                                                                 0x3f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_IN(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_BMSK                                                     0x3f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_SHFT                                                        0

#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_ADDR(x)                                                        ((x) + 0xc0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_OFFS                                                           (0xc0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_RMSK                                                                 0x3f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_IN(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_BMSK                                                     0x3f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_SHFT                                                        0

#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_ADDR(x)                                                       ((x) + 0xc4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_OFFS                                                          (0xc4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_RMSK                                                                0x1f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_IN(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_POST_THRESH1_BMSK                                                   0x1f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH1_POST_THRESH1_SHFT                                                      0

#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_ADDR(x)                                                       ((x) + 0xc8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_OFFS                                                          (0xc8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_RMSK                                                                0x1f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_IN(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_POST_THRESH2_BMSK                                                   0x1f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_POST_THRESH2_POST_THRESH2_SHFT                                                      0

#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_ADDR(x)                                                       ((x) + 0xcc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_OFFS                                                          (0xcc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_RMSK                                                                0x1f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_IN(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_MAIN_THRESH1_BMSK                                                   0x1f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH1_MAIN_THRESH1_SHFT                                                      0

#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_ADDR(x)                                                       ((x) + 0xd0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_OFFS                                                          (0xd0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_RMSK                                                                0x1f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_IN(x))
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_MAIN_THRESH2_BMSK                                                   0x1f
#define HWIO_QSERDES_LN_SHRD_TX_ADAPT_MAIN_THRESH2_MAIN_THRESH2_SHFT                                                      0

#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_ADDR(x)                                                         ((x) + 0xd4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_OFFS                                                            (0xd4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_RMSK                                                                  0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_RX_MODE_RATE_0AND1_7_0_BMSK                                           0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B0_RX_MODE_RATE_0AND1_7_0_SHFT                                              0

#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_ADDR(x)                                                         ((x) + 0xd8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_OFFS                                                            (0xd8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_RMSK                                                                  0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_RX_MODE_RATE_0AND1_15_8_BMSK                                          0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B1_RX_MODE_RATE_0AND1_15_8_SHFT                                             0

#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_ADDR(x)                                                         ((x) + 0xdc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_OFFS                                                            (0xdc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_RMSK                                                                  0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_RX_MODE_RATE_0AND1_23_16_BMSK                                         0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B2_RX_MODE_RATE_0AND1_23_16_SHFT                                            0

#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_ADDR(x)                                                         ((x) + 0xe0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_OFFS                                                            (0xe0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_RMSK                                                                  0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_RX_MODE_RATE_0AND1_31_24_BMSK                                         0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B3_RX_MODE_RATE_0AND1_31_24_SHFT                                            0

#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_ADDR(x)                                                         ((x) + 0xe4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_OFFS                                                            (0xe4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_RMSK                                                                  0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_RX_MODE_RATE_0AND1_39_32_BMSK                                         0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B4_RX_MODE_RATE_0AND1_39_32_SHFT                                            0

#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_ADDR(x)                                                         ((x) + 0xe8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_OFFS                                                            (0xe8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_RMSK                                                                  0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_RX_MODE_RATE_0AND1_47_40_BMSK                                         0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B5_RX_MODE_RATE_0AND1_47_40_SHFT                                            0

#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_ADDR(x)                                                         ((x) + 0xec + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_OFFS                                                            (0xec + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_RMSK                                                                  0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_RX_MODE_RATE_0AND1_55_48_BMSK                                         0xff
#define HWIO_QSERDES_LN_SHRD_RX_MODE_RATE_0_1_B6_RX_MODE_RATE_0AND1_55_48_SHFT                                            0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_ADDR(x)                                              ((x) + 0xf0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_OFFS                                                 (0xf0 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_RMSK                                                       0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_Q_PI_UPPER_THRESH1_RATE210_BMSK                            0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE210_Q_PI_UPPER_THRESH1_RATE210_SHFT                               0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_ADDR(x)                                                ((x) + 0xf4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_OFFS                                                   (0xf4 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_RMSK                                                         0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_Q_PI_UPPER_THRESH1_RATE3_BMSK                                0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH1_RATE3_Q_PI_UPPER_THRESH1_RATE3_SHFT                                   0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_ADDR(x)                                              ((x) + 0xf8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_OFFS                                                 (0xf8 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_RMSK                                                       0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_Q_PI_UPPER_THRESH2_RATE210_BMSK                            0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE210_Q_PI_UPPER_THRESH2_RATE210_SHFT                               0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_ADDR(x)                                                ((x) + 0xfc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_OFFS                                                   (0xfc + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_RMSK                                                         0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_Q_PI_UPPER_THRESH2_RATE3_BMSK                                0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH2_RATE3_Q_PI_UPPER_THRESH2_RATE3_SHFT                                   0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_ADDR(x)                                              ((x) + 0x100 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_OFFS                                                 (0x100 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_RMSK                                                       0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_Q_PI_UPPER_THRESH3_RATE210_BMSK                            0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE210_Q_PI_UPPER_THRESH3_RATE210_SHFT                               0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_ADDR(x)                                                ((x) + 0x104 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_OFFS                                                   (0x104 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_RMSK                                                         0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_Q_PI_UPPER_THRESH3_RATE3_BMSK                                0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH3_RATE3_Q_PI_UPPER_THRESH3_RATE3_SHFT                                   0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_ADDR(x)                                              ((x) + 0x108 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_OFFS                                                 (0x108 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_RMSK                                                       0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_Q_PI_UPPER_THRESH4_RATE210_BMSK                            0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE210_Q_PI_UPPER_THRESH4_RATE210_SHFT                               0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_ADDR(x)                                                ((x) + 0x10c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_OFFS                                                   (0x10c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_RMSK                                                         0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_Q_PI_UPPER_THRESH4_RATE3_BMSK                                0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH4_RATE3_Q_PI_UPPER_THRESH4_RATE3_SHFT                                   0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_ADDR(x)                                              ((x) + 0x110 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_OFFS                                                 (0x110 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_RMSK                                                       0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_Q_PI_UPPER_THRESH5_RATE210_BMSK                            0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE210_Q_PI_UPPER_THRESH5_RATE210_SHFT                               0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_ADDR(x)                                                ((x) + 0x114 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_OFFS                                                   (0x114 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_RMSK                                                         0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_Q_PI_UPPER_THRESH5_RATE3_BMSK                                0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH5_RATE3_Q_PI_UPPER_THRESH5_RATE3_SHFT                                   0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_ADDR(x)                                              ((x) + 0x118 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_OFFS                                                 (0x118 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_RMSK                                                       0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_Q_PI_UPPER_THRESH6_RATE210_BMSK                            0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE210_Q_PI_UPPER_THRESH6_RATE210_SHFT                               0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_ADDR(x)                                                ((x) + 0x11c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_OFFS                                                   (0x11c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_RMSK                                                         0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_Q_PI_UPPER_THRESH6_RATE3_BMSK                                0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH6_RATE3_Q_PI_UPPER_THRESH6_RATE3_SHFT                                   0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_ADDR(x)                                              ((x) + 0x120 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_OFFS                                                 (0x120 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_RMSK                                                       0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_Q_PI_UPPER_THRESH7_RATE210_BMSK                            0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE210_Q_PI_UPPER_THRESH7_RATE210_SHFT                               0

#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_ADDR(x)                                                ((x) + 0x124 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_OFFS                                                   (0x124 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_RMSK                                                         0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_Q_PI_UPPER_THRESH7_RATE3_BMSK                                0x1f
#define HWIO_QSERDES_LN_SHRD_RX_MARG_COARSE_THRESH7_RATE3_Q_PI_UPPER_THRESH7_RATE3_SHFT                                   0

#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_ADDR(x)                                                      ((x) + 0x128 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_OFFS                                                         (0x128 + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_RMSK                                                               0xff
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_ADDR(x),v)
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_ADDR(x),m,v,HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_IN(x))
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_SPD_MODE_BIN_RATE3_BMSK                                            0xc0
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_SPD_MODE_BIN_RATE3_SHFT                                               6
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_SPD_MODE_BIN_RATE2_BMSK                                            0x30
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_SPD_MODE_BIN_RATE2_SHFT                                               4
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_SPD_MODE_BIN_RATE1_BMSK                                             0xc
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_SPD_MODE_BIN_RATE1_SHFT                                               2
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_SPD_MODE_BIN_RATE0_BMSK                                             0x3
#define HWIO_QSERDES_LN_SHRD_RX_SUMMER_CAL_SPD_MODE_SPD_MODE_BIN_RATE0_SHFT                                               0

#define HWIO_QSERDES_LN_SHRD_NO_USE_STATUS_ADDR(x)                                                               ((x) + 0x12c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_NO_USE_STATUS_OFFS                                                                  (0x12c + 0x6e00)
#define HWIO_QSERDES_LN_SHRD_NO_USE_STATUS_RMSK                                                                         0x1
#define HWIO_QSERDES_LN_SHRD_NO_USE_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_LN_SHRD_NO_USE_STATUS_ADDR(x))
#define HWIO_QSERDES_LN_SHRD_NO_USE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_LN_SHRD_NO_USE_STATUS_ADDR(x), m)
#define HWIO_QSERDES_LN_SHRD_NO_USE_STATUS_NO_USE_BIT_STATUS_BMSK                                                       0x1
#define HWIO_QSERDES_LN_SHRD_NO_USE_STATUS_NO_USE_BIT_STATUS_SHFT                                                         0

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_PLL_QSERDES_PLL_PCIE4_QMP_PLL
 *--------------------------------------------------------------------------*/

#define QSERDES_PLL_QSERDES_PLL_PCIE4_QMP_PLL_REG_BASE                                                 (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00007000)
#define QSERDES_PLL_QSERDES_PLL_PCIE4_QMP_PLL_REG_BASE_SIZE                                            0x200
#define QSERDES_PLL_QSERDES_PLL_PCIE4_QMP_PLL_REG_BASE_USED                                            0x1fc
#define QSERDES_PLL_QSERDES_PLL_PCIE4_QMP_PLL_REG_BASE_OFFS                                            0x00007000

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR(x)                                                  ((x) + 0x0 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_OFFS                                                     (0x0 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_IN(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_BMSK                                    0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_SHFT                                       0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR(x)                                                  ((x) + 0x4 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_OFFS                                                     (0x4 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_IN(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_BMSK                                   0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_SHFT                                      0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR(x)                                                  ((x) + 0x8 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_OFFS                                                     (0x8 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_RMSK                                                            0x1
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_IN(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_BMSK                                   0x1
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_SHFT                                     0

#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR(x)                                                      ((x) + 0xc + 0x7000)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_OFFS                                                         (0xc + 0x7000)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_RMSK                                                               0xff
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_IN(x))
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_BMSK                                              0xff
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_SHFT                                                 0

#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR(x)                                                         ((x) + 0x10 + 0x7000)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_OFFS                                                            (0x10 + 0x7000)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_RMSK                                                                  0x3f
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_CP_CTRL_MODE1_IN(x))
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                                 0x3f
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                                    0

#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR(x)                                                       ((x) + 0x14 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_OFFS                                                          (0x14 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_RMSK                                                                0x1f
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_IN(x))
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                                0x1f
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                                   0

#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR(x)                                                       ((x) + 0x18 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_OFFS                                                          (0x18 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_RMSK                                                                0x3f
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_IN(x))
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                                0x3f
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                                   0

#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR(x)                                                     ((x) + 0x1c + 0x7000)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_OFFS                                                        (0x1c + 0x7000)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_IN(x))
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                                           0xff
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                                              0

#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR(x)                                                       ((x) + 0x20 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_OFFS                                                          (0x20 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_IN(x))
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR(x)                                                       ((x) + 0x24 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_OFFS                                                          (0x24 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_IN(x))
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                                         0xff
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                                            0

#define HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR(x)                                                       ((x) + 0x28 + 0x7000)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_OFFS                                                          (0x28 + 0x7000)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_DEC_START_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_DEC_START_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_DEC_START_MODE1_IN(x))
#define HWIO_QSERDES_PLL_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                                            0xff
#define HWIO_QSERDES_PLL_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                                               0

#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR(x)                                                   ((x) + 0x2c + 0x7000)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_OFFS                                                      (0x2c + 0x7000)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_RMSK                                                             0x1
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_IN(x))
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_BMSK                                         0x1
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_SHFT                                           0

#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR(x)                                                 ((x) + 0x30 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_OFFS                                                    (0x30 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_IN(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                                 0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                                    0

#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR(x)                                                 ((x) + 0x34 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_OFFS                                                    (0x34 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_IN(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                                0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                                   0

#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR(x)                                                 ((x) + 0x38 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_OFFS                                                    (0x38 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_RMSK                                                           0xf
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_IN(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                                0xf
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                                  0

#define HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR(x)                                                           ((x) + 0x3c + 0x7000)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_OFFS                                                              (0x3c + 0x7000)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_RMSK                                                                    0xff
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR(x))
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR(x), m)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR(x),v)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR(x),m,v,HWIO_QSERDES_PLL_HSCLK_SEL_1_IN(x))
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_BMSK                                                 0xf0
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_SHFT                                                    4
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_BMSK                                                  0xf
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_SHFT                                                    0

#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR(x)                                                 ((x) + 0x40 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_OFFS                                                    (0x40 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_IN(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                                 0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                                    0

#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR(x)                                                 ((x) + 0x44 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_OFFS                                                    (0x44 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_RMSK                                                           0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_IN(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                                 0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                                   0

#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR(x)                                                       ((x) + 0x48 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_OFFS                                                          (0x48 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR(x)                                                       ((x) + 0x4c + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_OFFS                                                          (0x4c + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_RMSK                                                                 0x3
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                                           0x3
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                                             0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR(x)                                            ((x) + 0x50 + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_OFFS                                               (0x50 + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_RMSK                                                     0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_IN(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_BMSK                       0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_SHFT                          0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR(x)                                            ((x) + 0x54 + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_OFFS                                               (0x54 + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_RMSK                                                     0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_IN(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_BMSK                      0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_SHFT                         0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR(x)                                            ((x) + 0x58 + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_OFFS                                               (0x58 + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_RMSK                                                     0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_IN(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_BMSK                       0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_SHFT                          0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR(x)                                            ((x) + 0x5c + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_OFFS                                               (0x5c + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_RMSK                                                     0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_IN(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_BMSK                      0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_SHFT                         0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR(x)                                                  ((x) + 0x60 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_OFFS                                                     (0x60 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_IN(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_BMSK                                    0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_SHFT                                       0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR(x)                                                  ((x) + 0x64 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_OFFS                                                     (0x64 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_IN(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_BMSK                                   0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_SHFT                                      0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR(x)                                                  ((x) + 0x68 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_OFFS                                                     (0x68 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_RMSK                                                            0x1
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_IN(x))
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_BMSK                                   0x1
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_SHFT                                     0

#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR(x)                                                      ((x) + 0x6c + 0x7000)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_OFFS                                                         (0x6c + 0x7000)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_RMSK                                                               0xff
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_IN(x))
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_BMSK                                              0xff
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_SHFT                                                 0

#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR(x)                                                         ((x) + 0x70 + 0x7000)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_OFFS                                                            (0x70 + 0x7000)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_RMSK                                                                  0x3f
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_CP_CTRL_MODE0_IN(x))
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                                 0x3f
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                                    0

#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR(x)                                                       ((x) + 0x74 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_OFFS                                                          (0x74 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_RMSK                                                                0x1f
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_IN(x))
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                                0x1f
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                                   0

#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR(x)                                                       ((x) + 0x78 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_OFFS                                                          (0x78 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_RMSK                                                                0x3f
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_IN(x))
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                                0x3f
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                                   0

#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR(x)                                                     ((x) + 0x7c + 0x7000)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_OFFS                                                        (0x7c + 0x7000)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_IN(x))
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_BMSK                                           0xff
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_SHFT                                              0

#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR(x)                                                       ((x) + 0x80 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_OFFS                                                          (0x80 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_IN(x))
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR(x)                                                       ((x) + 0x84 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_OFFS                                                          (0x84 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_IN(x))
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                                         0xff
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                                            0

#define HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR(x)                                                       ((x) + 0x88 + 0x7000)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_OFFS                                                          (0x88 + 0x7000)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_DEC_START_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_DEC_START_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_DEC_START_MODE0_IN(x))
#define HWIO_QSERDES_PLL_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                                            0xff
#define HWIO_QSERDES_PLL_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                                               0

#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR(x)                                                   ((x) + 0x8c + 0x7000)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_OFFS                                                      (0x8c + 0x7000)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_RMSK                                                             0x1
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_IN(x))
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_BMSK                                         0x1
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_SHFT                                           0

#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR(x)                                                 ((x) + 0x90 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_OFFS                                                    (0x90 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_IN(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                                 0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                                    0

#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR(x)                                                 ((x) + 0x94 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_OFFS                                                    (0x94 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_IN(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                                0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                                   0

#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR(x)                                                 ((x) + 0x98 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_OFFS                                                    (0x98 + 0x7000)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_RMSK                                                           0xf
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_IN(x))
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                                0xf
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                                  0

#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR(x)                                                 ((x) + 0x9c + 0x7000)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_OFFS                                                    (0x9c + 0x7000)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR(x))
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR(x), m)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR(x),v)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR(x),m,v,HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_IN(x))
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_BMSK                                0xf0
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_SHFT                                   4
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_BMSK                                 0xf
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_SHFT                                   0

#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR(x)                                                 ((x) + 0xa0 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_OFFS                                                    (0xa0 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_IN(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                                 0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                                    0

#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR(x)                                                 ((x) + 0xa4 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_OFFS                                                    (0xa4 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_RMSK                                                           0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_IN(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                                 0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                                   0

#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR(x)                                                       ((x) + 0xa8 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_OFFS                                                          (0xa8 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR(x)                                                       ((x) + 0xac + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_OFFS                                                          (0xac + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_RMSK                                                                 0x3
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                                           0x3
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                                             0

#define HWIO_QSERDES_PLL_ATB_SEL1_ADDR(x)                                                              ((x) + 0xb0 + 0x7000)
#define HWIO_QSERDES_PLL_ATB_SEL1_OFFS                                                                 (0xb0 + 0x7000)
#define HWIO_QSERDES_PLL_ATB_SEL1_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_ATB_SEL1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_ATB_SEL1_ADDR(x))
#define HWIO_QSERDES_PLL_ATB_SEL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ATB_SEL1_ADDR(x), m)
#define HWIO_QSERDES_PLL_ATB_SEL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_ATB_SEL1_ADDR(x),v)
#define HWIO_QSERDES_PLL_ATB_SEL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ATB_SEL1_ADDR(x),m,v,HWIO_QSERDES_PLL_ATB_SEL1_IN(x))
#define HWIO_QSERDES_PLL_ATB_SEL1_ATB_SEL_7_0_BMSK                                                           0xff
#define HWIO_QSERDES_PLL_ATB_SEL1_ATB_SEL_7_0_SHFT                                                              0

#define HWIO_QSERDES_PLL_ATB_SEL2_ADDR(x)                                                              ((x) + 0xb4 + 0x7000)
#define HWIO_QSERDES_PLL_ATB_SEL2_OFFS                                                                 (0xb4 + 0x7000)
#define HWIO_QSERDES_PLL_ATB_SEL2_RMSK                                                                        0x7
#define HWIO_QSERDES_PLL_ATB_SEL2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_ATB_SEL2_ADDR(x))
#define HWIO_QSERDES_PLL_ATB_SEL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ATB_SEL2_ADDR(x), m)
#define HWIO_QSERDES_PLL_ATB_SEL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_ATB_SEL2_ADDR(x),v)
#define HWIO_QSERDES_PLL_ATB_SEL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ATB_SEL2_ADDR(x),m,v,HWIO_QSERDES_PLL_ATB_SEL2_IN(x))
#define HWIO_QSERDES_PLL_ATB_SEL2_ATB_SEL_10_8_BMSK                                                           0x7
#define HWIO_QSERDES_PLL_ATB_SEL2_ATB_SEL_10_8_SHFT                                                             0

#define HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR(x)                                                           ((x) + 0xb8 + 0x7000)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_OFFS                                                              (0xb8 + 0x7000)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_RMSK                                                                     0x1
#define HWIO_QSERDES_PLL_FREQ_UPDATE_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR(x))
#define HWIO_QSERDES_PLL_FREQ_UPDATE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR(x), m)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR(x),v)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR(x),m,v,HWIO_QSERDES_PLL_FREQ_UPDATE_IN(x))
#define HWIO_QSERDES_PLL_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                                     0x1
#define HWIO_QSERDES_PLL_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                                       0

#define HWIO_QSERDES_PLL_BG_TIMER_ADDR(x)                                                              ((x) + 0xbc + 0x7000)
#define HWIO_QSERDES_PLL_BG_TIMER_OFFS                                                                 (0xbc + 0x7000)
#define HWIO_QSERDES_PLL_BG_TIMER_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_BG_TIMER_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_BG_TIMER_ADDR(x))
#define HWIO_QSERDES_PLL_BG_TIMER_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BG_TIMER_ADDR(x), m)
#define HWIO_QSERDES_PLL_BG_TIMER_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_BG_TIMER_ADDR(x),v)
#define HWIO_QSERDES_PLL_BG_TIMER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BG_TIMER_ADDR(x),m,v,HWIO_QSERDES_PLL_BG_TIMER_IN(x))
#define HWIO_QSERDES_PLL_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                                    0x80
#define HWIO_QSERDES_PLL_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                                       7
#define HWIO_QSERDES_PLL_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                                      0x70
#define HWIO_QSERDES_PLL_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                                         4
#define HWIO_QSERDES_PLL_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                                        0x8
#define HWIO_QSERDES_PLL_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                                          3
#define HWIO_QSERDES_PLL_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_BMSK                                                 0x4
#define HWIO_QSERDES_PLL_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_SHFT                                                   2
#define HWIO_QSERDES_PLL_BG_TIMER_BIAS_WAIT_TIME_BMSK                                                         0x3
#define HWIO_QSERDES_PLL_BG_TIMER_BIAS_WAIT_TIME_SHFT                                                           0

#define HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR(x)                                                         ((x) + 0xc0 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_OFFS                                                            (0xc0 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_RMSK                                                                   0x3
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_EN_CENTER_IN(x))
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_SSC_CENTER_BMSK                                                        0x2
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_SSC_CENTER_SHFT                                                          1
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_SSC_EN_BMSK                                                            0x1
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_SSC_EN_SHFT                                                              0

#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR(x)                                                          ((x) + 0xc4 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_OFFS                                                             (0xc4 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_ADJ_PER1_IN(x))
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                                    0xff
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                                       0

#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR(x)                                                          ((x) + 0xc8 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_OFFS                                                             (0xc8 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_RMSK                                                                    0x3
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_ADJ_PER2_IN(x))
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                                     0x3
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                                       0

#define HWIO_QSERDES_PLL_SSC_PER1_ADDR(x)                                                              ((x) + 0xcc + 0x7000)
#define HWIO_QSERDES_PLL_SSC_PER1_OFFS                                                                 (0xcc + 0x7000)
#define HWIO_QSERDES_PLL_SSC_PER1_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_SSC_PER1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_PER1_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_PER1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_PER1_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_PER1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_PER1_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_PER1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_PER1_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_PER1_IN(x))
#define HWIO_QSERDES_PLL_SSC_PER1_SSC_PER_7_0_BMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_PER1_SSC_PER_7_0_SHFT                                                              0

#define HWIO_QSERDES_PLL_SSC_PER2_ADDR(x)                                                              ((x) + 0xd0 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_PER2_OFFS                                                                 (0xd0 + 0x7000)
#define HWIO_QSERDES_PLL_SSC_PER2_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_SSC_PER2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SSC_PER2_ADDR(x))
#define HWIO_QSERDES_PLL_SSC_PER2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_PER2_ADDR(x), m)
#define HWIO_QSERDES_PLL_SSC_PER2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_PER2_ADDR(x),v)
#define HWIO_QSERDES_PLL_SSC_PER2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_PER2_ADDR(x),m,v,HWIO_QSERDES_PLL_SSC_PER2_IN(x))
#define HWIO_QSERDES_PLL_SSC_PER2_SSC_PER_15_8_BMSK                                                          0xff
#define HWIO_QSERDES_PLL_SSC_PER2_SSC_PER_15_8_SHFT                                                             0

#define HWIO_QSERDES_PLL_POST_DIV_ADDR(x)                                                              ((x) + 0xd4 + 0x7000)
#define HWIO_QSERDES_PLL_POST_DIV_OFFS                                                                 (0xd4 + 0x7000)
#define HWIO_QSERDES_PLL_POST_DIV_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_POST_DIV_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_POST_DIV_ADDR(x))
#define HWIO_QSERDES_PLL_POST_DIV_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_POST_DIV_ADDR(x), m)
#define HWIO_QSERDES_PLL_POST_DIV_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_POST_DIV_ADDR(x),v)
#define HWIO_QSERDES_PLL_POST_DIV_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_POST_DIV_ADDR(x),m,v,HWIO_QSERDES_PLL_POST_DIV_IN(x))
#define HWIO_QSERDES_PLL_POST_DIV_PLL_POSTDIV_7_0_BMSK                                                       0xff
#define HWIO_QSERDES_PLL_POST_DIV_PLL_POSTDIV_7_0_SHFT                                                          0

#define HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR(x)                                                          ((x) + 0xd8 + 0x7000)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_OFFS                                                             (0xd8 + 0x7000)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_RMSK                                                                   0xf1
#define HWIO_QSERDES_PLL_POST_DIV_MUX_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR(x))
#define HWIO_QSERDES_PLL_POST_DIV_MUX_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR(x), m)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR(x),v)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR(x),m,v,HWIO_QSERDES_PLL_POST_DIV_MUX_IN(x))
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_BMSK                                   0x80
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_SHFT                                      7
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_BMSK                                   0x40
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_SHFT                                      6
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_BMSK                                   0x20
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_SHFT                                      5
#define HWIO_QSERDES_PLL_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                                   0x10
#define HWIO_QSERDES_PLL_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                                      4
#define HWIO_QSERDES_PLL_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                                    0x1
#define HWIO_QSERDES_PLL_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                                      0

#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR(x)                                                   ((x) + 0xdc + 0x7000)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_OFFS                                                      (0xdc + 0x7000)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_RMSK                                                            0x1f
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR(x))
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR(x), m)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR(x),v)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR(x),m,v,HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_IN(x))
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                                           0x10
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                                              4
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                                 0x8
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                                   3
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                                 0x4
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                                   2
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                                   1
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                                     0x1
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                                       0

#define HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR(x)                                                           ((x) + 0xe0 + 0x7000)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_OFFS                                                              (0xe0 + 0x7000)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_RMSK                                                                    0xff
#define HWIO_QSERDES_PLL_CLK_ENABLE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR(x))
#define HWIO_QSERDES_PLL_CLK_ENABLE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR(x),m,v,HWIO_QSERDES_PLL_CLK_ENABLE1_IN(x))
#define HWIO_QSERDES_PLL_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                                      0x80
#define HWIO_QSERDES_PLL_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                                         7
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                                0x40
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                                   6
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                                             0x20
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                                                5
#define HWIO_QSERDES_PLL_CLK_ENABLE1_CLK_EP_EN_BMSK                                                          0x10
#define HWIO_QSERDES_PLL_CLK_ENABLE1_CLK_EP_EN_SHFT                                                             4
#define HWIO_QSERDES_PLL_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_BMSK                                                   0x8
#define HWIO_QSERDES_PLL_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_SHFT                                                     3
#define HWIO_QSERDES_PLL_CLK_ENABLE1_PLL_CLKOUT_EN_BMSK                                                       0x4
#define HWIO_QSERDES_PLL_CLK_ENABLE1_PLL_CLKOUT_EN_SHFT                                                         2
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_BMSK                                                   0x2
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_SHFT                                                     1
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EXT_CLKBUF_EN_BMSK                                                       0x1
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EXT_CLKBUF_EN_SHFT                                                         0

#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR(x)                                                          ((x) + 0xe4 + 0x7000)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_OFFS                                                             (0xe4 + 0x7000)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR(x))
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR(x), m)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR(x),v)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR(x),m,v,HWIO_QSERDES_PLL_SYS_CLK_CTRL_IN(x))
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_CLK_EP_EN_MUX_BMSK                                                     0x80
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_CLK_EP_EN_MUX_SHFT                                                        7
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_BMSK                                              0x40
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_SHFT                                                 6
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_BMSK                                           0x20
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_SHFT                                              5
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_BMSK                                               0x10
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_SHFT                                                  4
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                                    0x8
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                                      3
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                                          0x4
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                                            2
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                                   0x2
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                                     1
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                                     0x1
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                                       0

#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR(x)                                                     ((x) + 0xe8 + 0x7000)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_OFFS                                                        (0xe8 + 0x7000)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_RMSK                                                               0xf
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR(x))
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR(x), m)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR(x),v)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR(x),m,v,HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_IN(x))
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_BMSK                                         0x8
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_SHFT                                           3
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                                              0x4
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                                                2
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                                             0x2
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                                               1
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                                              0x1
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                                                0

#define HWIO_QSERDES_PLL_PLL_EN_ADDR(x)                                                                ((x) + 0xec + 0x7000)
#define HWIO_QSERDES_PLL_PLL_EN_OFFS                                                                   (0xec + 0x7000)
#define HWIO_QSERDES_PLL_PLL_EN_RMSK                                                                          0x3
#define HWIO_QSERDES_PLL_PLL_EN_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLL_EN_ADDR(x))
#define HWIO_QSERDES_PLL_PLL_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_EN_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLL_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_EN_ADDR(x),v)
#define HWIO_QSERDES_PLL_PLL_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_EN_ADDR(x),m,v,HWIO_QSERDES_PLL_PLL_EN_IN(x))
#define HWIO_QSERDES_PLL_PLL_EN_PLL_EN_MUX_BMSK                                                               0x2
#define HWIO_QSERDES_PLL_PLL_EN_PLL_EN_MUX_SHFT                                                                 1
#define HWIO_QSERDES_PLL_PLL_EN_PLL_EN_BMSK                                                                   0x1
#define HWIO_QSERDES_PLL_PLL_EN_PLL_EN_SHFT                                                                     0

#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR(x)                                                        ((x) + 0xf0 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_OFFS                                                           (0xf0 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_RMSK                                                                 0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR(x))
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR(x),v)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR(x),m,v,HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_IN(x))
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_BMSK                                                  0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_SHFT                                                     0

#define HWIO_QSERDES_PLL_PLL_IVCO_ADDR(x)                                                              ((x) + 0xf4 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_IVCO_OFFS                                                                 (0xf4 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_IVCO_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_PLL_IVCO_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLL_IVCO_ADDR(x))
#define HWIO_QSERDES_PLL_PLL_IVCO_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_IVCO_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLL_IVCO_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_IVCO_ADDR(x),v)
#define HWIO_QSERDES_PLL_PLL_IVCO_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_IVCO_ADDR(x),m,v,HWIO_QSERDES_PLL_PLL_IVCO_IN(x))
#define HWIO_QSERDES_PLL_PLL_IVCO_PLL_IVCO_BMSK                                                              0xff
#define HWIO_QSERDES_PLL_PLL_IVCO_PLL_IVCO_SHFT                                                                 0

#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR(x)                                                        ((x) + 0xf8 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_OFFS                                                           (0xf8 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_RMSK                                                                 0xff
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR(x))
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR(x),v)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR(x),m,v,HWIO_QSERDES_PLL_PLL_IVCO_MODE1_IN(x))
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_PLL_IVCO_MODE1_BMSK                                                  0xff
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_PLL_IVCO_MODE1_SHFT                                                     0

#define HWIO_QSERDES_PLL_CMN_IETRIM_ADDR(x)                                                            ((x) + 0xfc + 0x7000)
#define HWIO_QSERDES_PLL_CMN_IETRIM_OFFS                                                               (0xfc + 0x7000)
#define HWIO_QSERDES_PLL_CMN_IETRIM_RMSK                                                                     0x3f
#define HWIO_QSERDES_PLL_CMN_IETRIM_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_IETRIM_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_IETRIM_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_IETRIM_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_IETRIM_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_IETRIM_ADDR(x),v)
#define HWIO_QSERDES_PLL_CMN_IETRIM_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_IETRIM_ADDR(x),m,v,HWIO_QSERDES_PLL_CMN_IETRIM_IN(x))
#define HWIO_QSERDES_PLL_CMN_IETRIM_IETRIM_BMSK                                                              0x3f
#define HWIO_QSERDES_PLL_CMN_IETRIM_IETRIM_SHFT                                                                 0

#define HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR(x)                                                            ((x) + 0x100 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_OFFS                                                               (0x100 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_RMSK                                                                     0x3f
#define HWIO_QSERDES_PLL_CMN_IPTRIM_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_IPTRIM_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR(x),v)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR(x),m,v,HWIO_QSERDES_PLL_CMN_IPTRIM_IN(x))
#define HWIO_QSERDES_PLL_CMN_IPTRIM_IPTRIM_BMSK                                                              0x3f
#define HWIO_QSERDES_PLL_CMN_IPTRIM_IPTRIM_SHFT                                                                 0

#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR(x)                                                  ((x) + 0x104 + 0x7000)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_OFFS                                                     (0x104 + 0x7000)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_RMSK                                                           0x3f
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR(x))
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR(x), m)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR(x),v)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR(x),m,v,HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_IN(x))
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                                  0x20
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                                     5
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                                      0x18
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                                         3
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                                        0x4
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                                          2
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                                       0x2
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                                         1
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                                           0x1
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                                             0

#define HWIO_QSERDES_PLL_PLL_CNTRL_ADDR(x)                                                             ((x) + 0x108 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_CNTRL_OFFS                                                                (0x108 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_CNTRL_RMSK                                                                      0x7f
#define HWIO_QSERDES_PLL_PLL_CNTRL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLL_CNTRL_ADDR(x))
#define HWIO_QSERDES_PLL_PLL_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_CNTRL_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLL_CNTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_CNTRL_ADDR(x),v)
#define HWIO_QSERDES_PLL_PLL_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_CNTRL_ADDR(x),m,v,HWIO_QSERDES_PLL_PLL_CNTRL_IN(x))
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                                      0x60
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                                         5
#define HWIO_QSERDES_PLL_PLL_CNTRL_MASH_RESET_MUX_BMSK                                                       0x10
#define HWIO_QSERDES_PLL_PLL_CNTRL_MASH_RESET_MUX_SHFT                                                          4
#define HWIO_QSERDES_PLL_PLL_CNTRL_MASH_RESET_BMSK                                                            0x8
#define HWIO_QSERDES_PLL_PLL_CNTRL_MASH_RESET_SHFT                                                              3
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_CPLIN_BMSK                                                             0x4
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_CPLIN_SHFT                                                               2
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                                          0x2
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                                            1
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_DIV_ORD_BMSK                                                           0x1
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_DIV_ORD_SHFT                                                             0

#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR(x)                                                   ((x) + 0x10c + 0x7000)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_OFFS                                                      (0x10c + 0x7000)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_RMSK                                                             0x1
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR(x))
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR(x), m)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR(x),v)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR(x),m,v,HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_IN(x))
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_BMSK                                         0x1
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_SHFT                                           0

#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR(x)                                                         ((x) + 0x110 + 0x7000)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_OFFS                                                            (0x110 + 0x7000)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_RMSK                                                                  0xff
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR(x))
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR(x), m)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR(x),v)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR(x),m,v,HWIO_QSERDES_PLL_SYSCLK_EN_SEL_IN(x))
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                                   0xe0
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                                      5
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                                  0x10
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                                     4
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                                        0xc
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                                          2
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                                     0x2
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                                       1
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                                         0x1
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                                           0

#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR(x)                                                        ((x) + 0x114 + 0x7000)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_OFFS                                                           (0x114 + 0x7000)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_RMSK                                                                  0x1
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR(x))
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR(x), m)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR(x),v)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR(x),m,v,HWIO_QSERDES_PLL_CML_SYSCLK_SEL_IN(x))
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                               0x1
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                                 0

#define HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR(x)                                                         ((x) + 0x118 + 0x7000)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_OFFS                                                            (0x118 + 0x7000)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RMSK                                                                  0x7f
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR(x))
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR(x), m)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR(x),v)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR(x),m,v,HWIO_QSERDES_PLL_RESETSM_CNTRL_IN(x))
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_FORCE_C_READY_BMSK                                                    0x40
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_FORCE_C_READY_SHFT                                                       6
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_TSYNC_SEL_BMSK                                                        0x20
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_TSYNC_SEL_SHFT                                                           5
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                                  0x10
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                                     4
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                                0x8
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                                  3
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RSM_START_MUX_BMSK                                                     0x4
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RSM_START_MUX_SHFT                                                       2
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RSM_START_BMSK                                                         0x2
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RSM_START_SHFT                                                           1
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                                     0x1
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                                       0

#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR(x)                                                        ((x) + 0x11c + 0x7000)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_OFFS                                                           (0x11c + 0x7000)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_RMSK                                                                 0xff
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR(x))
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR(x), m)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR(x),v)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR(x),m,v,HWIO_QSERDES_PLL_RESETSM_CNTRL2_IN(x))
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_CORE_PLL_EN_MUX_BMSK                                                 0x80
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_CORE_PLL_EN_MUX_SHFT                                                    7
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_CORE_PLL_EN_BMSK                                                     0x40
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_CORE_PLL_EN_SHFT                                                        6
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_BYPASS_RSM_BIAS_BMSK                                                 0x20
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_BYPASS_RSM_BIAS_SHFT                                                    5
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                                        0x10
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                                           4
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                                0xc
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                                  2
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                                        0x2
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                                          1
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_BMSK                                                            0x1
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_SHFT                                                              0

#define HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR(x)                                                           ((x) + 0x120 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_OFFS                                                              (0x120 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_RMSK                                                                    0xff
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR(x))
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR(x), m)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR(x),v)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR(x),m,v,HWIO_QSERDES_PLL_LOCK_CMP_EN_IN(x))
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                                      0x80
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                                         7
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                                      0x40
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                                         6
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                                     0x20
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                                        5
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                                         0x10
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                                            4
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                                         0xc
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                                           2
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                                         0x3
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                                           0

#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR(x)                                                          ((x) + 0x124 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_OFFS                                                             (0x124 + 0x7000)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_RMSK                                                                   0x7f
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR(x))
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR(x), m)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR(x),v)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR(x),m,v,HWIO_QSERDES_PLL_LOCK_CMP_CFG_IN(x))
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_BMSK                                            0x40
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_SHFT                                               6
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_BMSK                                          0x20
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_SHFT                                             5
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_BMSK                                            0x18
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_SHFT                                               3
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_BMSK                                         0x4
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_SHFT                                           2
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                                 0x2
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                                   1
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                                        0x1
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                                          0

#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR(x)                                                     ((x) + 0x128 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_OFFS                                                        (0x128 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR(x), m)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR(x),v)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR(x),m,v,HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_IN(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                                            0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                                               0

#define HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR(x)                                                          ((x) + 0x12c + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_OFFS                                                             (0x12c + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_RMSK                                                                    0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR(x), m)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR(x),v)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR(x),m,v,HWIO_QSERDES_PLL_INTEGLOOP_EN_IN(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_BMSK                                                   0x8
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_SHFT                                                     3
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                                              0x4
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                                                2
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                                   0x2
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                                     1
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                                       0x1
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                                         0

#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR(x)                                                ((x) + 0x130 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_OFFS                                                   (0x130 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_RMSK                                                         0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR(x), m)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR(x),v)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR(x),m,v,HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_IN(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_BMSK                                    0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_SHFT                                       0

#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR(x)                                                ((x) + 0x134 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_OFFS                                                   (0x134 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_RMSK                                                          0x3
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR(x), m)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR(x),v)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR(x),m,v,HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_IN(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_BMSK                                     0x3
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_SHFT                                       0

#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR(x)                                                   ((x) + 0x138 + 0x7000)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_OFFS                                                      (0x138 + 0x7000)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_RMSK                                                            0x1f
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR(x))
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR(x),m,v,HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_IN(x))
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                                      0x18
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                                         3
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                                           0x4
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                                             2
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                                       0x2
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                                         1
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                                             0x1
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                                               0

#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR(x)                                                         ((x) + 0x13c + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_OFFS                                                            (0x13c + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_RMSK                                                                  0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_CTRL_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_BMSK                                            0x80
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_SHFT                                               7
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_BMSK                                                  0x40
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_SHFT                                                     6
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                                 0x20
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                                    5
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_BMSK                                                 0x10
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_SHFT                                                    4
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                                  0x8
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                                    3
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                                  0x4
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                                    2
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                                   0x2
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                                     1
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                                       0x1
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                                         0

#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR(x)                                                          ((x) + 0x140 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_OFFS                                                             (0x140 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_MAP_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                                  0xc0
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                                     6
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0C_BMSK                                                     0x30
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0C_SHFT                                                        4
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                                      0xc
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                                        2
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                                      0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                                        0

#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR(x)                                                     ((x) + 0x144 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_OFFS                                                        (0x144 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                                         0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                                            0

#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR(x)                                                     ((x) + 0x148 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_OFFS                                                        (0x148 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_RMSK                                                               0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                                          0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                                            0

#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR(x)                                                      ((x) + 0x14c + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_OFFS                                                         (0x14c + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_RMSK                                                               0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                                           0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                                              0

#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR(x)                                                      ((x) + 0x150 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_OFFS                                                         (0x150 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_RMSK                                                                0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                                            0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                                              0

#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR(x)                                                      ((x) + 0x154 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_OFFS                                                         (0x154 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_RMSK                                                               0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                                           0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                                              0

#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR(x)                                                      ((x) + 0x158 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_OFFS                                                         (0x158 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_RMSK                                                                0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                                            0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                                              0

#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR(x)                                                       ((x) + 0x15c + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_OFFS                                                          (0x15c + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR(x)                                                       ((x) + 0x160 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_OFFS                                                          (0x160 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_IN(x))
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                                         0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                                            0

#define HWIO_QSERDES_PLL_CLK_SELECT_ADDR(x)                                                            ((x) + 0x164 + 0x7000)
#define HWIO_QSERDES_PLL_CLK_SELECT_OFFS                                                               (0x164 + 0x7000)
#define HWIO_QSERDES_PLL_CLK_SELECT_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_CLK_SELECT_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CLK_SELECT_ADDR(x))
#define HWIO_QSERDES_PLL_CLK_SELECT_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CLK_SELECT_ADDR(x), m)
#define HWIO_QSERDES_PLL_CLK_SELECT_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CLK_SELECT_ADDR(x),v)
#define HWIO_QSERDES_PLL_CLK_SELECT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CLK_SELECT_ADDR(x),m,v,HWIO_QSERDES_PLL_CLK_SELECT_IN(x))
#define HWIO_QSERDES_PLL_CLK_SELECT_REFCLK_DRV_EN_MUX_BMSK                                                   0x80
#define HWIO_QSERDES_PLL_CLK_SELECT_REFCLK_DRV_EN_MUX_SHFT                                                      7
#define HWIO_QSERDES_PLL_CLK_SELECT_REFCLK_DRV_EN_BMSK                                                       0x40
#define HWIO_QSERDES_PLL_CLK_SELECT_REFCLK_DRV_EN_SHFT                                                          6
#define HWIO_QSERDES_PLL_CLK_SELECT_TSYNC_EN_MUX_BMSK                                                        0x20
#define HWIO_QSERDES_PLL_CLK_SELECT_TSYNC_EN_MUX_SHFT                                                           5
#define HWIO_QSERDES_PLL_CLK_SELECT_TSYNC_EN_BMSK                                                            0x10
#define HWIO_QSERDES_PLL_CLK_SELECT_TSYNC_EN_SHFT                                                               4
#define HWIO_QSERDES_PLL_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                                  0x8
#define HWIO_QSERDES_PLL_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                                    3
#define HWIO_QSERDES_PLL_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                                   0x6
#define HWIO_QSERDES_PLL_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                                     1
#define HWIO_QSERDES_PLL_CLK_SELECT_EP_REFCLK_SEL_BMSK                                                        0x1
#define HWIO_QSERDES_PLL_CLK_SELECT_EP_REFCLK_SEL_SHFT                                                          0

#define HWIO_QSERDES_PLL_PLL_ANALOG_ADDR(x)                                                            ((x) + 0x168 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_ANALOG_OFFS                                                               (0x168 + 0x7000)
#define HWIO_QSERDES_PLL_PLL_ANALOG_RMSK                                                                      0x1
#define HWIO_QSERDES_PLL_PLL_ANALOG_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLL_ANALOG_ADDR(x))
#define HWIO_QSERDES_PLL_PLL_ANALOG_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_ANALOG_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLL_ANALOG_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_ANALOG_ADDR(x),v)
#define HWIO_QSERDES_PLL_PLL_ANALOG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_ANALOG_ADDR(x),m,v,HWIO_QSERDES_PLL_PLL_ANALOG_IN(x))
#define HWIO_QSERDES_PLL_PLL_ANALOG_PLL_ANALOG_BMSK                                                           0x1
#define HWIO_QSERDES_PLL_PLL_ANALOG_PLL_ANALOG_SHFT                                                             0

#define HWIO_QSERDES_PLL_SW_RESET_ADDR(x)                                                              ((x) + 0x16c + 0x7000)
#define HWIO_QSERDES_PLL_SW_RESET_OFFS                                                                 (0x16c + 0x7000)
#define HWIO_QSERDES_PLL_SW_RESET_RMSK                                                                        0x1
#define HWIO_QSERDES_PLL_SW_RESET_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SW_RESET_ADDR(x))
#define HWIO_QSERDES_PLL_SW_RESET_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SW_RESET_ADDR(x), m)
#define HWIO_QSERDES_PLL_SW_RESET_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SW_RESET_ADDR(x),v)
#define HWIO_QSERDES_PLL_SW_RESET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SW_RESET_ADDR(x),m,v,HWIO_QSERDES_PLL_SW_RESET_IN(x))
#define HWIO_QSERDES_PLL_SW_RESET_SW_RESET_BMSK                                                               0x1
#define HWIO_QSERDES_PLL_SW_RESET_SW_RESET_SHFT                                                                 0

#define HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR(x)                                                           ((x) + 0x170 + 0x7000)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_OFFS                                                              (0x170 + 0x7000)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_RMSK                                                                    0xff
#define HWIO_QSERDES_PLL_CORE_CLK_EN_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR(x))
#define HWIO_QSERDES_PLL_CORE_CLK_EN_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR(x), m)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR(x),v)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR(x),m,v,HWIO_QSERDES_PLL_CORE_CLK_EN_IN(x))
#define HWIO_QSERDES_PLL_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_BMSK                                 0x80
#define HWIO_QSERDES_PLL_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_SHFT                                    7
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_BMSK                                              0x40
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_SHFT                                                 6
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                                              0x20
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                                 5
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                                              0x10
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                                 4
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                                      0x8
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                                        3
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CORECLK_EN_BMSK                                                          0x4
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CORECLK_EN_SHFT                                                            2
#define HWIO_QSERDES_PLL_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                                       0x2
#define HWIO_QSERDES_PLL_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                                         1
#define HWIO_QSERDES_PLL_CORE_CLK_EN_AUXCLK_EN_BMSK                                                           0x1
#define HWIO_QSERDES_PLL_CORE_CLK_EN_AUXCLK_EN_SHFT                                                             0

#define HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR(x)                                                          ((x) + 0x174 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_OFFS                                                             (0x174 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR(x),v)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR(x),m,v,HWIO_QSERDES_PLL_CMN_CONFIG_1_IN(x))
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_BMSK                                               0x80
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_SHFT                                                  7
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_BMSK                                             0x40
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_SHFT                                                6
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_BMSK                                             0x20
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_SHFT                                                5
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_BMSK                                               0x10
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_SHFT                                                  4
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PSM_SWITCH_CORECLK_BMSK                                                 0x8
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PSM_SWITCH_CORECLK_SHFT                                                   3
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_BMSK                                                  0x4
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_SHFT                                                    2
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_BMSK                                                0x2
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_SHFT                                                  1
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CLK_BIAS_REFSEL_BMSK                                                    0x1
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CLK_BIAS_REFSEL_SHFT                                                      0

#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR(x)                                                     ((x) + 0x178 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_OFFS                                                        (0x178 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_RMSK                                                              0x3f
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR(x),v)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR(x),m,v,HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_IN(x))
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_BMSK                                            0x20
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_SHFT                                               5
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_BMSK                                                0x10
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_SHFT                                                   4
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                                            0x8
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                                              3
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                               0x4
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                                 2
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                                 0x3
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                                   0

#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR(x)                                                      ((x) + 0x17c + 0x7000)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_OFFS                                                         (0x17c + 0x7000)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_RMSK                                                               0x3f
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR(x))
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR(x), m)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR(x),v)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR(x),m,v,HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_IN(x))
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_BMSK                                       0x30
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_SHFT                                          4
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                                        0xc
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                                          2
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                                        0x3
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                                          0

#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR(x)                                                         ((x) + 0x180 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_OFFS                                                            (0x180 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_RMSK                                                                  0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR(x))
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR(x),v)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR(x),m,v,HWIO_QSERDES_PLL_DEBUG_BUS_SEL_IN(x))
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                                    0xf0
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                                       4
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                                     0xf
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                                       0

#define HWIO_QSERDES_PLL_CMN_MISC1_ADDR(x)                                                             ((x) + 0x184 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MISC1_OFFS                                                                (0x184 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MISC1_RMSK                                                                      0xff
#define HWIO_QSERDES_PLL_CMN_MISC1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_MISC1_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_MISC1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MISC1_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_MISC1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MISC1_ADDR(x),v)
#define HWIO_QSERDES_PLL_CMN_MISC1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MISC1_ADDR(x),m,v,HWIO_QSERDES_PLL_CMN_MISC1_IN(x))
#define HWIO_QSERDES_PLL_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_BMSK                                         0x80
#define HWIO_QSERDES_PLL_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_SHFT                                            7
#define HWIO_QSERDES_PLL_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                                   0x40
#define HWIO_QSERDES_PLL_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                                      6
#define HWIO_QSERDES_PLL_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                                     0x20
#define HWIO_QSERDES_PLL_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                                        5
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_RESET_MUX_BMSK                                                        0x10
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_RESET_MUX_SHFT                                                           4
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_RESET_BMSK                                                             0x8
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_RESET_SHFT                                                               3
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                                    0x4
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                                      2
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_VREG_READY_BMSK                                                        0x2
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_VREG_READY_SHFT                                                          1
#define HWIO_QSERDES_PLL_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                                         0x1
#define HWIO_QSERDES_PLL_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                                           0

#define HWIO_QSERDES_PLL_CMN_MODE_ADDR(x)                                                              ((x) + 0x188 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MODE_OFFS                                                                 (0x188 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MODE_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_CMN_MODE_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_MODE_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_MODE_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MODE_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_MODE_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MODE_ADDR(x),v)
#define HWIO_QSERDES_PLL_CMN_MODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MODE_ADDR(x),m,v,HWIO_QSERDES_PLL_CMN_MODE_IN(x))
#define HWIO_QSERDES_PLL_CMN_MODE_CMN_MODE_7_0_BMSK                                                          0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CMN_MODE_7_0_SHFT                                                             0

#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR(x)                                                        ((x) + 0x18c + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_OFFS                                                           (0x18c + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_RMSK                                                                 0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR(x),v)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR(x),m,v,HWIO_QSERDES_PLL_CMN_MODE_CONTD_IN(x))
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_CMN_MODE_15_8_BMSK                                                   0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_CMN_MODE_15_8_SHFT                                                      0

#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR(x)                                                       ((x) + 0x190 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_OFFS                                                          (0x190 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR(x),v)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR(x),m,v,HWIO_QSERDES_PLL_CMN_MODE_CONTD1_IN(x))
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_CMN_MODE_23_16_BMSK                                                 0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_CMN_MODE_23_16_SHFT                                                    0

#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR(x)                                                       ((x) + 0x194 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_OFFS                                                          (0x194 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR(x),v)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR(x),m,v,HWIO_QSERDES_PLL_CMN_MODE_CONTD2_IN(x))
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_CMN_MODE_31_24_BMSK                                                 0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_CMN_MODE_31_24_SHFT                                                    0

#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR(x)                                                     ((x) + 0x198 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_OFFS                                                        (0x198 + 0x7000)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_RMSK                                                              0x7f
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR(x))
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR(x), m)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR(x),v)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR(x),m,v,HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_IN(x))
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_BMSK                                           0x60
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_SHFT                                              5
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_BMSK                                               0x18
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_SHFT                                                  3
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_BMSK                                                  0x7
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_SHFT                                                    0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR(x)                                                ((x) + 0x19c + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_OFFS                                                   (0x19c + 0x7000)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_RMSK                                                         0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR(x), m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR(x),v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR(x),m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_IN(x))
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_BMSK                              0xf0
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_SHFT                                 4
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_BMSK                               0xf
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_SHFT                                 0

#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR(x)                                                     ((x) + 0x1a0 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_OFFS                                                        (0x1a0 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR(x), m)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR(x),v)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR(x),m,v,HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_IN(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_BMSK                                           0x80
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_SHFT                                              7
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_BMSK                                 0x60
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_SHFT                                    5
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_BMSK                                 0x18
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_SHFT                                    3
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_BMSK                                  0x6
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_SHFT                                    1
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_BMSK                                            0x1
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_SHFT                                              0

#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR(x)                                                  ((x) + 0x1a4 + 0x7000)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_OFFS                                                     (0x1a4 + 0x7000)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR(x))
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR(x), m)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR(x),v)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR(x),m,v,HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_IN(x))
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_BMSK                                0x80
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_SHFT                                   7
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_BMSK                                         0x70
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_SHFT                                            4
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_BMSK                                          0xe
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_SHFT                                            1
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_BMSK                                            0x1
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_SHFT                                              0

#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR(x)                                                  ((x) + 0x1a8 + 0x7000)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_OFFS                                                     (0x1a8 + 0x7000)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR(x))
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR(x), m)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR(x),v)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR(x),m,v,HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_IN(x))
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_BMSK                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_SHFT                                              0

#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR(x)                                                  ((x) + 0x1ac + 0x7000)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_OFFS                                                     (0x1ac + 0x7000)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR(x))
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR(x), m)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR(x),v)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR(x),m,v,HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_IN(x))
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_BMSK                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_SHFT                                              0

#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR(x)                                                  ((x) + 0x1b0 + 0x7000)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_OFFS                                                     (0x1b0 + 0x7000)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR(x))
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR(x), m)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR(x),v)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR(x),m,v,HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_IN(x))
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_BMSK                                           0xf0
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_SHFT                                              4
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_BMSK                                            0xf
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_SHFT                                              0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR(x)                                                       ((x) + 0x1b4 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_OFFS                                                          (0x1b4 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR(x), m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR(x),v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR(x),m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_IN(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_EXT_TSYNC_MUX_BMSK                                                  0x80
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_EXT_TSYNC_MUX_SHFT                                                     7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_EXT_TSYNC_BMSK                                                      0x40
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_EXT_TSYNC_SHFT                                                         6
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_BMSK                                    0x20
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_SHFT                                       5
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_BMSK                                    0x10
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_SHFT                                       4
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_BMSK                                       0x8
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_SHFT                                         3
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_BMSK                                           0x7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_SHFT                                             0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR(x)                                                     ((x) + 0x1b8 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_OFFS                                                        (0x1b8 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR(x), m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR(x),v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR(x),m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_IN(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_BMSK                                           0xc0
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_SHFT                                              6
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_BMSK                                          0x20
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_SHFT                                             5
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CMN_MODE_MODE1_BMSK                                               0x18
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CMN_MODE_MODE1_SHFT                                                  3
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_BMSK                                            0x7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_SHFT                                              0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR(x)                                                     ((x) + 0x1bc + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_OFFS                                                        (0x1bc + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR(x), m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR(x),v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR(x),m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_IN(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_BMSK                                             0x80
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_SHFT                                                7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_BMSK                                             0x40
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_SHFT                                                6
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_BMSK                                  0x20
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_SHFT                                     5
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_MODE2_BMSK                                               0x18
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_MODE2_SHFT                                                  3
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_BMSK                                            0x7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_SHFT                                              0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR(x)                                                     ((x) + 0x1c0 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_OFFS                                                        (0x1c0 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR(x), m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR(x),v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR(x),m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_IN(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_BMSK                                         0xf0
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_SHFT                                            4
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_BMSK                                          0xf
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_SHFT                                            0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR(x)                                                     ((x) + 0x1c4 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_OFFS                                                        (0x1c4 + 0x7000)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR(x), m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_OUT(x, v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR(x),v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR(x),m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_IN(x))
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_BMSK                                              0x80
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_SHFT                                                 7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_HYBRID_MODE_BMSK                                                  0x40
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_HYBRID_MODE_SHFT                                                     6
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_BMSK                             0x20
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_SHFT                                5
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_BMSK                              0x10
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_SHFT                                 4
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_BMSK                              0x8
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_SHFT                                3
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_BMSK                               0x4
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_SHFT                                 2
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_BMSK                              0x2
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_SHFT                                1
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_BMSK                               0x1
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_SHFT                                 0

#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_ADDR(x)                                                 ((x) + 0x1c8 + 0x7000)
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_OFFS                                                    (0x1c8 + 0x7000)
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_RMSK                                                           0x7
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_ADDR(x))
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_ADDR(x), m)
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_BMSK                                    0x4
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_SHFT                                      2
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_BMSK                                         0x3
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_SHFT                                           0

#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_ADDR(x)                                                ((x) + 0x1cc + 0x7000)
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_OFFS                                                   (0x1cc + 0x7000)
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_RMSK                                                          0x1
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_ADDR(x))
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_ADDR(x), m)
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                                       0x1
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                                         0

#define HWIO_QSERDES_PLL_CMN_STATUS_ADDR(x)                                                            ((x) + 0x1d0 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_STATUS_OFFS                                                               (0x1d0 + 0x7000)
#define HWIO_QSERDES_PLL_CMN_STATUS_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_CMN_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_CMN_STATUS_ADDR(x))
#define HWIO_QSERDES_PLL_CMN_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_STATUS_ADDR(x), m)
#define HWIO_QSERDES_PLL_CMN_STATUS_REFGEN_READY_BMSK                                                        0x80
#define HWIO_QSERDES_PLL_CMN_STATUS_REFGEN_READY_SHFT                                                           7
#define HWIO_QSERDES_PLL_CMN_STATUS_FREEZEIO_D_BMSK                                                          0x40
#define HWIO_QSERDES_PLL_CMN_STATUS_FREEZEIO_D_SHFT                                                             6
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                               0x20
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                                  5
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                                              0x10
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                                 4
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                                0x8
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                                  3
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_UNLOCKED_BMSK                                                         0x4
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_UNLOCKED_SHFT                                                           2
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_LOCKED_BMSK                                                           0x2
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_LOCKED_SHFT                                                             1
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_FREQ_DONE_BMSK                                                        0x1
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_FREQ_DONE_SHFT                                                          0

#define HWIO_QSERDES_PLL_RESET_SM_STATUS_ADDR(x)                                                       ((x) + 0x1d4 + 0x7000)
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_OFFS                                                          (0x1d4 + 0x7000)
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_RESET_SM_STATUS_ADDR(x))
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_RESET_SM_STATUS_ADDR(x), m)
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_RESETSM_BMSK                                                        0xff
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_RESETSM_SHFT                                                           0

#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_ADDR(x)                                                   ((x) + 0x1d8 + 0x7000)
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_OFFS                                                      (0x1d8 + 0x7000)
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_RMSK                                                            0x7f
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_ADDR(x))
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_ADDR(x), m)
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                               0x7f
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                                  0

#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_ADDR(x)                                                   ((x) + 0x1dc + 0x7000)
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_OFFS                                                      (0x1dc + 0x7000)
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_RMSK                                                            0xff
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_ADDR(x))
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                                      0xff
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                                         0

#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_ADDR(x)                                                   ((x) + 0x1e0 + 0x7000)
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_OFFS                                                      (0x1e0 + 0x7000)
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_RMSK                                                             0x3
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_ADDR(x))
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_ADDR(x), m)
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                                       0x3
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                                         0

#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_ADDR(x)                                              ((x) + 0x1e4 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_OFFS                                                 (0x1e4 + 0x7000)
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_RMSK                                                       0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_ADDR(x))
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_ADDR(x), m)
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                                     0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                                        0

#define HWIO_QSERDES_PLL_DEBUG_BUS0_ADDR(x)                                                            ((x) + 0x1e8 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS0_OFFS                                                               (0x1e8 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS0_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS0_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS0_ADDR(x))
#define HWIO_QSERDES_PLL_DEBUG_BUS0_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS0_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                                       0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                          0

#define HWIO_QSERDES_PLL_DEBUG_BUS1_ADDR(x)                                                            ((x) + 0x1ec + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS1_OFFS                                                               (0x1ec + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS1_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS1_ADDR(x))
#define HWIO_QSERDES_PLL_DEBUG_BUS1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS1_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                                      0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                                         0

#define HWIO_QSERDES_PLL_DEBUG_BUS2_ADDR(x)                                                            ((x) + 0x1f0 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS2_OFFS                                                               (0x1f0 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS2_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS2_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS2_ADDR(x))
#define HWIO_QSERDES_PLL_DEBUG_BUS2_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS2_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                                        0

#define HWIO_QSERDES_PLL_DEBUG_BUS3_ADDR(x)                                                            ((x) + 0x1f4 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS3_OFFS                                                               (0x1f4 + 0x7000)
#define HWIO_QSERDES_PLL_DEBUG_BUS3_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS3_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS3_ADDR(x))
#define HWIO_QSERDES_PLL_DEBUG_BUS3_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS3_ADDR(x), m)
#define HWIO_QSERDES_PLL_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                                        0

#define HWIO_QSERDES_PLL_C_READY_STATUS_ADDR(x)                                                        ((x) + 0x1f8 + 0x7000)
#define HWIO_QSERDES_PLL_C_READY_STATUS_OFFS                                                           (0x1f8 + 0x7000)
#define HWIO_QSERDES_PLL_C_READY_STATUS_RMSK                                                                  0x1
#define HWIO_QSERDES_PLL_C_READY_STATUS_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_C_READY_STATUS_ADDR(x))
#define HWIO_QSERDES_PLL_C_READY_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_C_READY_STATUS_ADDR(x), m)
#define HWIO_QSERDES_PLL_C_READY_STATUS_C_READY_BMSK                                                          0x1
#define HWIO_QSERDES_PLL_C_READY_STATUS_C_READY_SHFT                                                            0

#define HWIO_QSERDES_PLL_READ_DUMMY_1_ADDR(x)                                                          ((x) + 0x1fc + 0x7000)
#define HWIO_QSERDES_PLL_READ_DUMMY_1_OFFS                                                             (0x1fc + 0x7000)
#define HWIO_QSERDES_PLL_READ_DUMMY_1_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_READ_DUMMY_1_IN(x)            \
                in_dword(HWIO_QSERDES_PLL_READ_DUMMY_1_ADDR(x))
#define HWIO_QSERDES_PLL_READ_DUMMY_1_INM(x, m)            \
                in_dword_masked(HWIO_QSERDES_PLL_READ_DUMMY_1_ADDR(x), m)
#define HWIO_QSERDES_PLL_READ_DUMMY_1_READ_DUMMY_1_BMSK                                                      0xff
#define HWIO_QSERDES_PLL_READ_DUMMY_1_READ_DUMMY_1_SHFT                                                         0

/*----------------------------------------------------------------------------
 * MODULE: PCIE4_PCS_COM_PCIE4_PCS_COM_PCIE4_PCS_COM
 *--------------------------------------------------------------------------*/

#define PCIE4_PCS_COM_PCIE4_PCS_COM_PCIE4_PCS_COM_REG_BASE                                                 (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00007200)
#define PCIE4_PCS_COM_PCIE4_PCS_COM_PCIE4_PCS_COM_REG_BASE_SIZE                                            0x200
#define PCIE4_PCS_COM_PCIE4_PCS_COM_PCIE4_PCS_COM_REG_BASE_USED                                            0x1fc
#define PCIE4_PCS_COM_PCIE4_PCS_COM_PCIE4_PCS_COM_REG_BASE_OFFS                                            0x00007200

#define HWIO_PCIE4_PCS_COM_SW_RESET_ADDR(x)                                                                ((x) + 0x0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_SW_RESET_OFFS                                                                   (0x0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_SW_RESET_RMSK                                                                          0x1
#define HWIO_PCIE4_PCS_COM_SW_RESET_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_SW_RESET_ADDR(x))
#define HWIO_PCIE4_PCS_COM_SW_RESET_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_SW_RESET_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_SW_RESET_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_SW_RESET_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_SW_RESET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_SW_RESET_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_SW_RESET_IN(x))
#define HWIO_PCIE4_PCS_COM_SW_RESET_SW_RESET_BMSK                                                                 0x1
#define HWIO_PCIE4_PCS_COM_SW_RESET_SW_RESET_SHFT                                                                   0

#define HWIO_PCIE4_PCS_COM_REVISION_ID0_ADDR(x)                                                            ((x) + 0x4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REVISION_ID0_OFFS                                                               (0x4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REVISION_ID0_RMSK                                                                     0xff
#define HWIO_PCIE4_PCS_COM_REVISION_ID0_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_REVISION_ID0_ADDR(x))
#define HWIO_PCIE4_PCS_COM_REVISION_ID0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_REVISION_ID0_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_REVISION_ID0_STEP_7_0_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_REVISION_ID0_STEP_7_0_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_REVISION_ID1_ADDR(x)                                                            ((x) + 0x8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REVISION_ID1_OFFS                                                               (0x8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REVISION_ID1_RMSK                                                                     0xff
#define HWIO_PCIE4_PCS_COM_REVISION_ID1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_REVISION_ID1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_REVISION_ID1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_REVISION_ID1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_REVISION_ID1_STEP_15_8_BMSK                                                           0xff
#define HWIO_PCIE4_PCS_COM_REVISION_ID1_STEP_15_8_SHFT                                                              0

#define HWIO_PCIE4_PCS_COM_REVISION_ID2_ADDR(x)                                                            ((x) + 0xc + 0x7200)
#define HWIO_PCIE4_PCS_COM_REVISION_ID2_OFFS                                                               (0xc + 0x7200)
#define HWIO_PCIE4_PCS_COM_REVISION_ID2_RMSK                                                                     0xff
#define HWIO_PCIE4_PCS_COM_REVISION_ID2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_REVISION_ID2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_REVISION_ID2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_REVISION_ID2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_REVISION_ID2_MINOR_7_0_BMSK                                                           0xff
#define HWIO_PCIE4_PCS_COM_REVISION_ID2_MINOR_7_0_SHFT                                                              0

#define HWIO_PCIE4_PCS_COM_REVISION_ID3_ADDR(x)                                                            ((x) + 0x10 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REVISION_ID3_OFFS                                                               (0x10 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REVISION_ID3_RMSK                                                                     0xff
#define HWIO_PCIE4_PCS_COM_REVISION_ID3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_REVISION_ID3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_REVISION_ID3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_REVISION_ID3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_REVISION_ID3_MAJOR_BMSK                                                               0xf0
#define HWIO_PCIE4_PCS_COM_REVISION_ID3_MAJOR_SHFT                                                                  4
#define HWIO_PCIE4_PCS_COM_REVISION_ID3_MINOR_11_8_BMSK                                                           0xf
#define HWIO_PCIE4_PCS_COM_REVISION_ID3_MINOR_11_8_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_ADDR(x)                                                             ((x) + 0x14 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_OFFS                                                                (0x14 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_RMSK                                                                      0xff
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PCS_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PCS_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_PHYSTATUS_BMSK                                                            0x80
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_PHYSTATUS_SHFT                                                               7
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_PCS_POWERDOWN_BMSK                                                        0x70
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_PCS_POWERDOWN_SHFT                                                           4
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_FREEZE_POWERDOWN_BMSK                                                      0x8
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_FREEZE_POWERDOWN_SHFT                                                        3
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_POWER_STATE_BMSK                                                           0x7
#define HWIO_PCIE4_PCS_COM_PCS_STATUS1_POWER_STATE_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_ADDR(x)                                                             ((x) + 0x18 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_OFFS                                                                (0x18 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_RMSK                                                                      0x8f
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PCS_STATUS2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PCS_STATUS2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_ACTIVE_STATE_STATUS_BMSK                                                  0x80
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_ACTIVE_STATE_STATUS_SHFT                                                     7
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_BMSK                                           0x8
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_SHFT                                             3
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_PCS_LFPS_DET_BMSK                                                          0x4
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_PCS_LFPS_DET_SHFT                                                            2
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_FLL_CLK_EN_BMSK                                                            0x2
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_FLL_CLK_EN_SHFT                                                              1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_PCS_RX_SIGDET_BMSK                                                         0x1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS2_PCS_RX_SIGDET_SHFT                                                           0

#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_ADDR(x)                                                             ((x) + 0x1c + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_OFFS                                                                (0x1c + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_RMSK                                                                       0xf
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PCS_STATUS3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PCS_STATUS3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_PIPE_CLK_EN_BMSK                                                           0x8
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_PIPE_CLK_EN_SHFT                                                             3
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_PCS_RATE_BMSK                                                              0x6
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_PCS_RATE_SHFT                                                                1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_SYSCLK_ENABLED_BMSK                                                        0x1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS3_SYSCLK_ENABLED_SHFT                                                          0

#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_ADDR(x)                                                             ((x) + 0x20 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_OFFS                                                                (0x20 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_RMSK                                                                      0x3f
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PCS_STATUS4_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PCS_STATUS4_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_SYSCLK_REQ_N_BMSK                                                         0x20
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_SYSCLK_REQ_N_SHFT                                                            5
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_PCLKREQ_N_BMSK                                                            0x10
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_PCLKREQ_N_SHFT                                                               4
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_PCLKACK_N_BMSK                                                             0x8
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_PCLKACK_N_SHFT                                                               3
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_RXELECIDLE_DISABLE_WENT_HIGH_BMSK                                          0x4
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_RXELECIDLE_DISABLE_WENT_HIGH_SHFT                                            2
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_TXCOMMONMODE_DISABLE_WENT_HIGH_BMSK                                        0x2
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_TXCOMMONMODE_DISABLE_WENT_HIGH_SHFT                                          1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_CLKREQ_IN_N_BMSK                                                           0x1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS4_CLKREQ_IN_N_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_PCS_STATUS5_ADDR(x)                                                             ((x) + 0x24 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS5_OFFS                                                                (0x24 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS5_RMSK                                                                       0x3
#define HWIO_PCIE4_PCS_COM_PCS_STATUS5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PCS_STATUS5_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PCS_STATUS5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PCS_STATUS5_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS5_PCS_CLOCK_SOURCE_BMSK                                                      0x3
#define HWIO_PCIE4_PCS_COM_PCS_STATUS5_PCS_CLOCK_SOURCE_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_ADDR(x)                                                             ((x) + 0x28 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_OFFS                                                                (0x28 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_RMSK                                                                      0x3f
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PCS_STATUS6_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PCS_STATUS6_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_PCS_TX_ACTIVE_OR_BMSK                                                     0x20
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_PCS_TX_ACTIVE_OR_SHFT                                                        5
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_PCS_RX_ACTIVE_OR_BMSK                                                     0x10
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_PCS_RX_ACTIVE_OR_SHFT                                                        4
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_RXVALID_OR_BMSK                                                            0x8
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_RXVALID_OR_SHFT                                                              3
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_RXPOLARITY_OR_BMSK                                                         0x4
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_RXPOLARITY_OR_SHFT                                                           2
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_DFE_TRAIN_EN_OR_BMSK                                                       0x2
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_DFE_TRAIN_EN_OR_SHFT                                                         1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_RXEQINPHASE0123_BMSK                                                       0x1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS6_RXEQINPHASE0123_SHFT                                                         0

#define HWIO_PCIE4_PCS_COM_PCS_STATUS7_ADDR(x)                                                             ((x) + 0x2c + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS7_OFFS                                                                (0x2c + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS7_RMSK                                                                       0x1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PCS_STATUS7_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PCS_STATUS7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PCS_STATUS7_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PCS_STATUS7_RSVD_BMSK                                                                  0x1
#define HWIO_PCIE4_PCS_COM_PCS_STATUS7_RSVD_SHFT                                                                    0

#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_0_STATUS_ADDR(x)                                                      ((x) + 0x30 + 0x7200)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_0_STATUS_OFFS                                                         (0x30 + 0x7200)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_0_STATUS_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_0_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_DEBUG_BUS_0_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_0_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_DEBUG_BUS_0_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                            0xff
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                               0

#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_1_STATUS_ADDR(x)                                                      ((x) + 0x34 + 0x7200)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_1_STATUS_OFFS                                                         (0x34 + 0x7200)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_1_STATUS_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_1_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_DEBUG_BUS_1_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_1_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_DEBUG_BUS_1_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                            0xff
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                               0

#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_2_STATUS_ADDR(x)                                                      ((x) + 0x38 + 0x7200)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_2_STATUS_OFFS                                                         (0x38 + 0x7200)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_2_STATUS_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_2_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_DEBUG_BUS_2_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_2_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_DEBUG_BUS_2_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                            0xff
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                               0

#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_3_STATUS_ADDR(x)                                                      ((x) + 0x3c + 0x7200)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_3_STATUS_OFFS                                                         (0x3c + 0x7200)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_3_STATUS_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_3_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_DEBUG_BUS_3_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_3_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_DEBUG_BUS_3_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                            0xff
#define HWIO_PCIE4_PCS_COM_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                               0

#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_ADDR(x)                                                      ((x) + 0x40 + 0x7200)
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_OFFS                                                         (0x40 + 0x7200)
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_RMSK                                                                0x3
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_ADDR(x))
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_IN(x))
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_BMSK                                              0x2
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_SHFT                                                1
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_SW_PWRDN_B_BMSK                                                     0x1
#define HWIO_PCIE4_PCS_COM_POWER_DOWN_CONTROL_SW_PWRDN_B_SHFT                                                       0

#define HWIO_PCIE4_PCS_COM_START_CONTROL_ADDR(x)                                                           ((x) + 0x44 + 0x7200)
#define HWIO_PCIE4_PCS_COM_START_CONTROL_OFFS                                                              (0x44 + 0x7200)
#define HWIO_PCIE4_PCS_COM_START_CONTROL_RMSK                                                                     0x3
#define HWIO_PCIE4_PCS_COM_START_CONTROL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_START_CONTROL_ADDR(x))
#define HWIO_PCIE4_PCS_COM_START_CONTROL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_START_CONTROL_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_START_CONTROL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_START_CONTROL_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_START_CONTROL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_START_CONTROL_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_START_CONTROL_IN(x))
#define HWIO_PCIE4_PCS_COM_START_CONTROL_PCS_START_BMSK                                                           0x2
#define HWIO_PCIE4_PCS_COM_START_CONTROL_PCS_START_SHFT                                                             1
#define HWIO_PCIE4_PCS_COM_START_CONTROL_SERDES_START_BMSK                                                        0x1
#define HWIO_PCIE4_PCS_COM_START_CONTROL_SERDES_START_SHFT                                                          0

#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_ADDR(x)                                                          ((x) + 0x48 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_OFFS                                                             (0x48 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_SW_TXSWING_BMSK                                                        0x80
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_SW_TXSWING_SHFT                                                           7
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_SW_TXMARGIN_BMSK                                                       0x70
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_SW_TXMARGIN_SHFT                                                          4
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_SW_ASYNCPOWERCHANGE_ACK_BMSK                                            0x8
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_SW_ASYNCPOWERCHANGE_ACK_SHFT                                              3
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_SW_POWERDOWN_BMSK                                                       0x7
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL1_SW_POWERDOWN_SHFT                                                         0

#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_ADDR(x)                                                          ((x) + 0x4c + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_OFFS                                                             (0x4c + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_RMSK                                                                    0xf
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_SW_CLKREQ_IN_N_BMSK                                                     0x8
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_SW_CLKREQ_IN_N_SHFT                                                       3
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_SW_TXCM_DISABLE_BMSK                                                    0x4
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_SW_TXCM_DISABLE_SHFT                                                      2
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_BMSK                                              0x2
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_SHFT                                                1
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_SW_PCLKREQ_N_BMSK                                                       0x1
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL2_SW_PCLKREQ_N_SHFT                                                         0

#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_ADDR(x)                                                          ((x) + 0x50 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_OFFS                                                             (0x50 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_128B13XBENC_BYP_BMSK                                                0x80
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_128B13XBENC_BYP_SHFT                                                   7
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_RATE_BMSK                                                           0x60
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_RATE_SHFT                                                              5
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_RXTERMINATION_BMSK                                                  0x10
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_RXTERMINATION_SHFT                                                     4
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_RXEQTRAINING_BMSK                                                    0x8
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_RXEQTRAINING_SHFT                                                      3
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_TXONESZEROS_BMSK                                                     0x4
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_TXONESZEROS_SHFT                                                       2
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_EBUFMODE_BMSK                                                        0x2
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_EBUFMODE_SHFT                                                          1
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_PHYMODE_BMSK                                                         0x1
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL3_SW_PHYMODE_SHFT                                                           0

#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_ADDR(x)                                                          ((x) + 0x54 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_OFFS                                                             (0x54 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_RXEQINPHASE0123_BMSK                                                0x80
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_RXEQINPHASE0123_SHFT                                                   7
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_LINK_CONFIG_BMSK                                                    0x40
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_LINK_CONFIG_SHFT                                                       6
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_BMSK                                                 0x20
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_SHFT                                                    5
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_INVALIDREQUEST_BMSK                                                 0x10
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_INVALIDREQUEST_SHFT                                                    4
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_RXEQEVAL_BMSK                                                        0x8
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_RXEQEVAL_SHFT                                                          3
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_BMSK                                               0x4
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_SHFT                                                 2
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_TXDATAVALID_BMSK                                                     0x2
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_TXDATAVALID_SHFT                                                       1
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_SHFT                                                      0

#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_ADDR(x)                                                          ((x) + 0x58 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_OFFS                                                             (0x58 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_SW_TXDEEMPH_L_BMSK                                                     0xff
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL5_SW_TXDEEMPH_L_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_ADDR(x)                                                          ((x) + 0x5c + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_OFFS                                                             (0x5c + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_SW_TXDEEMPH_M_BMSK                                                     0xff
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL6_SW_TXDEEMPH_M_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_ADDR(x)                                                          ((x) + 0x60 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_OFFS                                                             (0x60 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_BMSK                                                 0xf8
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_SHFT                                                    3
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_BMSK                                                0x4
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_SHFT                                                  2
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_SW_TXDEEMPH_H_BMSK                                                      0x3
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL7_SW_TXDEEMPH_H_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_ADDR(x)                                                          ((x) + 0x64 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_OFFS                                                             (0x64 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_RMSK                                                                    0xf
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_SW_TXSYNCHEADER_BMSK                                                    0xf
#define HWIO_PCIE4_PCS_COM_INSIG_SW_CTRL8_SW_TXSYNCHEADER_SHFT                                                      0

#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_ADDR(x)                                                          ((x) + 0x68 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_OFFS                                                             (0x68 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_RMSK                                                                   0x99
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_SW_TXSWING_MX_BMSK                                                     0x80
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_SW_TXSWING_MX_SHFT                                                        7
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_SW_TXMGN_MX_BMSK                                                       0x10
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_SW_TXMGN_MX_SHFT                                                          4
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_SW_ASYNCPOWERCHANGE_ACK_MX_BMSK                                         0x8
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_SW_ASYNCPOWERCHANGE_ACK_MX_SHFT                                           3
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_SW_POWERDOWN_MX_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL1_SW_POWERDOWN_MX_SHFT                                                      0

#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_ADDR(x)                                                          ((x) + 0x6c + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_OFFS                                                             (0x6c + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_RMSK                                                                    0xf
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_SW_CLKREQ_IN_N_MX_BMSK                                                  0x8
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_SW_CLKREQ_IN_N_MX_SHFT                                                    3
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_BMSK                                                 0x4
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_SHFT                                                   2
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_BMSK                                           0x2
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_SHFT                                             1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_SHFT                                                      0

#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_ADDR(x)                                                          ((x) + 0x70 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_OFFS                                                             (0x70 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_RMSK                                                                   0xbf
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_128B13XBENC_BYP_MX_BMSK                                             0x80
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_128B13XBENC_BYP_MX_SHFT                                                7
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_RATE_MX_BMSK                                                        0x20
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_RATE_MX_SHFT                                                           5
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_BMSK                                               0x10
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_SHFT                                                  4
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_BMSK                                                 0x8
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_SHFT                                                   3
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_BMSK                                                  0x4
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_SHFT                                                    2
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_EBUFMODE_MX_BMSK                                                     0x2
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_EBUFMODE_MX_SHFT                                                       1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_PHYMODE_MX_BMSK                                                      0x1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL3_SW_PHYMODE_MX_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_ADDR(x)                                                          ((x) + 0x74 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_OFFS                                                             (0x74 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_RXEQINPHASE0123_MX_BMSK                                             0x80
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_RXEQINPHASE0123_MX_SHFT                                                7
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_LINK_CONFIG_MX_BMSK                                                 0x40
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_LINK_CONFIG_MX_SHFT                                                    6
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_BMSK                                              0x20
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_SHFT                                                 5
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_BMSK                                              0x10
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_SHFT                                                 4
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_BMSK                                                     0x8
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_SHFT                                                       3
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_BMSK                                            0x4
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_SHFT                                              2
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_BMSK                                                  0x2
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_SHFT                                                    1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_BMSK                                                 0x1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_SHFT                                                   0

#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_ADDR(x)                                                          ((x) + 0x78 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_OFFS                                                             (0x78 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_RMSK                                                                    0x1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_BMSK                                                     0x1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_SHFT                                                       0

#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_ADDR(x)                                                          ((x) + 0x7c + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_OFFS                                                             (0x7c + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_RMSK                                                                    0xc
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_BMSK                                               0x8
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_SHFT                                                 3
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_BMSK                                             0x4
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_SHFT                                               2

#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_ADDR(x)                                                          ((x) + 0x80 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_OFFS                                                             (0x80 + 0x7200)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_RMSK                                                                    0x1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_ADDR(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_IN(x))
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_SW_TXSYNCHEADER_MX_BMSK                                                 0x1
#define HWIO_PCIE4_PCS_COM_INSIG_MX_CTRL8_SW_TXSYNCHEADER_MX_SHFT                                                   0

#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_ADDR(x)                                                         ((x) + 0x84 + 0x7200)
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_OFFS                                                            (0x84 + 0x7200)
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_RMSK                                                                   0xf
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_SW_SYSCLK_REQ_N_BMSK                                                   0x8
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_SW_SYSCLK_REQ_N_SHFT                                                     3
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_SW_REFGEN_REQ_BMSK                                                     0x4
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_SW_REFGEN_REQ_SHFT                                                       2
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_BMSK                                                   0x2
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_SHFT                                                     1
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_SW_PCLKACK_N_BMSK                                                      0x1
#define HWIO_PCIE4_PCS_COM_OUTSIG_SW_CTRL1_SW_PCLKACK_N_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_ADDR(x)                                                         ((x) + 0x88 + 0x7200)
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_OFFS                                                            (0x88 + 0x7200)
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_RMSK                                                                   0xf
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_SW_SYSCLK_REQ_N_MX_BMSK                                                0x8
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_SW_SYSCLK_REQ_N_MX_SHFT                                                  3
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_SW_REFGEN_REQ_MX_BMSK                                                  0x4
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_SW_REFGEN_REQ_MX_SHFT                                                    2
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_BMSK                                                0x2
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_SHFT                                                  1
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_BMSK                                                   0x1
#define HWIO_PCIE4_PCS_COM_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_SHFT                                                     0

#define HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_ADDR(x)                                                            ((x) + 0x8c + 0x7200)
#define HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_OFFS                                                               (0x8c + 0x7200)
#define HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_RMSK                                                                      0x1
#define HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_ADDR(x))
#define HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_IN(x))
#define HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_CLAMP_EN_B_BMSK                                                           0x1
#define HWIO_PCIE4_PCS_COM_CLAMP_ENABLE_CLAMP_EN_B_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_ADDR(x)                                                     ((x) + 0x90 + 0x7200)
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_OFFS                                                        (0x90 + 0x7200)
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_RMSK                                                               0xf
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_G34S2_SKPOS_DEC_ERR_EN_BMSK                                        0x8
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_G34S2_SKPOS_DEC_ERR_EN_SHFT                                          3
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_TXCM_DSBL_CAPTURE_EN_BMSK                                          0x4
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_TXCM_DSBL_CAPTURE_EN_SHFT                                            2
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_RXELECIDLE_DSBL_CAPTURE_EN_BMSK                                    0x2
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_RXELECIDLE_DSBL_CAPTURE_EN_SHFT                                      1
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_P2U3_EN_BMSK                                         0x1
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_P2U3_EN_SHFT                                           0

#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_ADDR(x)                                                     ((x) + 0x94 + 0x7200)
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_OFFS                                                        (0x94 + 0x7200)
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_RMSK                                                               0x1
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_RSVD_BMSK                                                          0x1
#define HWIO_PCIE4_PCS_COM_POWER_STATE_CONFIG2_RSVD_SHFT                                                            0

#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_ADDR(x)                                                              ((x) + 0x98 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_OFFS                                                                 (0x98 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FLL_CNTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FLL_CNTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FLL_CNTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FLL_CNTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FLL_CNTRL1_IN(x))
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_ANA_CTRL_BMSK                                                          0xf0
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_ANA_CTRL_SHFT                                                             4
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_BYPASS_EN_BMSK                                                          0x8
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_BYPASS_EN_SHFT                                                            3
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_BKGRND_CAL_EN_BMSK                                                      0x4
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_BKGRND_CAL_EN_SHFT                                                        2
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_BMSK                                                   0x2
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_SHFT                                                     1
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_MAN_MODE_BMSK                                                           0x1
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL1_FLL_MAN_MODE_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_ADDR(x)                                                              ((x) + 0x9c + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_OFFS                                                                 (0x9c + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FLL_CNTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FLL_CNTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FLL_CNTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FLL_CNTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FLL_CNTRL2_IN(x))
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_PER_AUTO_MODE_BMSK                                                     0x80
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_PER_AUTO_MODE_SHFT                                                        7
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_AO_AUTO_MODE_BMSK                                                      0x40
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_AO_AUTO_MODE_SHFT                                                         6
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_CAL_DONE_MASK_BMSK                                                     0x20
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_CAL_DONE_MASK_SHFT                                                        5
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_BMSK                                                  0x10
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_SHFT                                                     4
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_BMSK                                                   0x8
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_SHFT                                                     3
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_DIV_BMSK                                                                0x7
#define HWIO_PCIE4_PCS_COM_FLL_CNTRL2_FLL_DIV_SHFT                                                                  0

#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_ADDR(x)                                                           ((x) + 0xa0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_OFFS                                                              (0xa0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_IN(x))
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_FLL_CNT_VAL_L_BMSK                                                      0xff
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_L_FLL_CNT_VAL_L_SHFT                                                         0

#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR(x)                                                       ((x) + 0xa4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_OFFS                                                          (0xa4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_IN(x))
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_BMSK                                         0x80
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_SHFT                                            7
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_BMSK                                                0x70
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_SHFT                                                   4
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_BMSK                                                   0xf
#define HWIO_PCIE4_PCS_COM_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_SHFT                                                     0

#define HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_ADDR(x)                                                            ((x) + 0xa8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_OFFS                                                               (0xa8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_RMSK                                                                     0xff
#define HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_IN(x))
#define HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_FLL_MAN_CODE_BMSK                                                        0xff
#define HWIO_PCIE4_PCS_COM_FLL_MAN_CODE_FLL_MAN_CODE_SHFT                                                           0

#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_ADDR(x)                                                           ((x) + 0xac + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_OFFS                                                              (0xac + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_RMSK                                                                     0xf
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_TEST_CONTROL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_TEST_CONTROL1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_TEST_CONTROL1_IN(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_REC_DETECT_ALL_EN_BMSK                                                   0x8
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_REC_DETECT_ALL_EN_SHFT                                                     3
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_G34S2_ENCODE_BYPASS_EN_BMSK                                              0x4
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_G34S2_ENCODE_BYPASS_EN_SHFT                                                2
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_PCS_PCLK_SEL_BMSK                                                        0x2
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_PCS_PCLK_SEL_SHFT                                                          1
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_BIST_MODE_BMSK                                                           0x1
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL1_BIST_MODE_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_ADDR(x)                                                           ((x) + 0xb0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_OFFS                                                              (0xb0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_TEST_CONTROL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_TEST_CONTROL2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_TEST_CONTROL2_IN(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_DEBUG_CLK_DIV_SEL_BMSK                                                  0xe0
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_DEBUG_CLK_DIV_SEL_SHFT                                                     5
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_DEBUG_CLK_MUX_SEL_BMSK                                                  0x1f
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL2_DEBUG_CLK_MUX_SEL_SHFT                                                     0

#define HWIO_PCIE4_PCS_COM_TEST_CONTROL3_ADDR(x)                                                           ((x) + 0xb4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL3_OFFS                                                              (0xb4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL3_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_TEST_CONTROL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_TEST_CONTROL3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_TEST_CONTROL3_IN(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL3_DEBUG_BUS_IDX0_BMSK                                                     0xff
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL3_DEBUG_BUS_IDX0_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_TEST_CONTROL4_ADDR(x)                                                           ((x) + 0xb8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL4_OFFS                                                              (0xb8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL4_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL4_ADDR(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_TEST_CONTROL4_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL4_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_TEST_CONTROL4_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_TEST_CONTROL4_IN(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL4_DEBUG_BUS_IDX1_BMSK                                                     0xff
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL4_DEBUG_BUS_IDX1_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_TEST_CONTROL5_ADDR(x)                                                           ((x) + 0xbc + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL5_OFFS                                                              (0xbc + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL5_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL5_ADDR(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_TEST_CONTROL5_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL5_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_TEST_CONTROL5_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_TEST_CONTROL5_IN(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL5_DEBUG_BUS_IDX2_BMSK                                                     0xff
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL5_DEBUG_BUS_IDX2_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_TEST_CONTROL6_ADDR(x)                                                           ((x) + 0xc0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL6_OFFS                                                              (0xc0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL6_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL6_ADDR(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_TEST_CONTROL6_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL6_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_TEST_CONTROL6_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_TEST_CONTROL6_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_TEST_CONTROL6_IN(x))
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL6_DEBUG_BUS_IDX3_BMSK                                                     0xff
#define HWIO_PCIE4_PCS_COM_TEST_CONTROL6_DEBUG_BUS_IDX3_SHFT                                                        0

#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_ADDR(x)                                                     ((x) + 0xc4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_OFFS                                                        (0xc4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_P0_L_BMSK                                       0xff
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_P0_L_SHFT                                          0

#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_ADDR(x)                                                     ((x) + 0xc8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_OFFS                                                        (0xc8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_RMSK                                                              0x8f
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_G2S1_DOUBLE_HOLDOFF_EN_P0_BMSK                                    0x80
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_G2S1_DOUBLE_HOLDOFF_EN_P0_SHFT                                       7
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_LOCK_HOLDOFF_TIME_P0_H_BMSK                                        0xf
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG2_LOCK_HOLDOFF_TIME_P0_H_SHFT                                          0

#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_ADDR(x)                                                     ((x) + 0xcc + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_OFFS                                                        (0xcc + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_L_BMSK                                             0xff
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_L_SHFT                                                0

#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_ADDR(x)                                                     ((x) + 0xd0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_OFFS                                                        (0xd0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_G34S2_BET_EN_BMSK                                                 0x80
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_G34S2_BET_EN_SHFT                                                    7
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_G34S2_LOCK_WDT_RXEQ_DSBL_BMSK                                     0x40
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_G34S2_LOCK_WDT_RXEQ_DSBL_SHFT                                        6
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_LOCK_KEEP_VAL_BMSK                                                0x30
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_LOCK_KEEP_VAL_SHFT                                                   4
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_G34S2_ALGNOS_BET_DSBL_BMSK                                         0x8
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_G34S2_ALGNOS_BET_DSBL_SHFT                                           3
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_G34S2_BET_MODE_BMSK                                                0x4
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_G34S2_BET_MODE_SHFT                                                  2
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_LOCK_COUNT_VAL_H_BMSK                                              0x3
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG4_LOCK_COUNT_VAL_H_SHFT                                                0

#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_ADDR(x)                                                     ((x) + 0xd4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_OFFS                                                        (0xd4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_G12S1_LOCK_WDT_VAL_BMSK                                           0x3f
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG5_G12S1_LOCK_WDT_VAL_SHFT                                              0

#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_ADDR(x)                                                     ((x) + 0xd8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_OFFS                                                        (0xd8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_RMSK                                                              0x13
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_ADDR(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_IN(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_G34S2_BEC_EN_BMSK                                                 0x10
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_G34S2_BEC_EN_SHFT                                                    4
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_G2S1_LOCK_WDT_EN_BMSK                                              0x2
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_G2S1_LOCK_WDT_EN_SHFT                                                1
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_G1_LOCK_WDT_EN_BMSK                                                0x1
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG6_G1_LOCK_WDT_EN_SHFT                                                  0

#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_ADDR(x)                                                     ((x) + 0xdc + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_OFFS                                                        (0xdc + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_ADDR(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_IN(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_LOCK_HOLDOFF_TIME_P0S_L_BMSK                                      0xff
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG7_LOCK_HOLDOFF_TIME_P0S_L_SHFT                                         0

#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_ADDR(x)                                                     ((x) + 0xe0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_OFFS                                                        (0xe0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_RMSK                                                              0x8f
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_ADDR(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_IN(x))
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_G2S1_DOUBLE_HOLDOFF_EN_P0S_BMSK                                   0x80
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_G2S1_DOUBLE_HOLDOFF_EN_P0S_SHFT                                      7
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_LOCK_HOLDOFF_TIME_P0S_H_BMSK                                       0xf
#define HWIO_PCIE4_PCS_COM_LOCK_DETECT_CONFIG8_LOCK_HOLDOFF_TIME_P0S_H_SHFT                                         0

#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_ADDR(x)                                                      ((x) + 0xe4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_OFFS                                                         (0xe4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_RMSK                                                               0x3f
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_BMSK                               0x20
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_SHFT                                  5
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_BMSK                             0x10
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_SHFT                                4
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_BMSK                                            0xc
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_SHFT                                              2
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_BMSK                                            0x3
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_SHFT                                              0

#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_ADDR(x)                                                      ((x) + 0xe8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_OFFS                                                         (0xe8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_BMSK                               0xff
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_SHFT                                  0

#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_ADDR(x)                                                      ((x) + 0xec + 0x7200)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_OFFS                                                         (0xec + 0x7200)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_BMSK                               0xff
#define HWIO_PCIE4_PCS_COM_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_SHFT                                  0

#define HWIO_PCIE4_PCS_COM_BIST_CTRL_ADDR(x)                                                               ((x) + 0xf0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_OFFS                                                                  (0xf0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_RMSK                                                                        0xfb
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_BIST_CTRL_ADDR(x))
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_BIST_CTRL_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_BIST_CTRL_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_BIST_CTRL_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_BIST_CTRL_IN(x))
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_PRBS_SEL_BMSK                                                          0x80
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_PRBS_SEL_SHFT                                                             7
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_CLR_RX_ACTIVE_PRECHK_BMSK                                              0x40
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_CLR_RX_ACTIVE_PRECHK_SHFT                                                 6
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_SECOND_PASS_WITH_ERRINJ_EN_BMSK                                        0x20
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_SECOND_PASS_WITH_ERRINJ_EN_SHFT                                           5
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_RXEQ_TRAINING_EN_BMSK                                                  0x10
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_RXEQ_TRAINING_EN_SHFT                                                     4
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_CMET_EN_BMSK                                                            0x8
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_CMET_EN_SHFT                                                              3
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_TX_EN_ALL_BMSK                                                          0x2
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_TX_EN_ALL_SHFT                                                            1
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_TXRX_EN_ALL_BMSK                                                        0x1
#define HWIO_PCIE4_PCS_COM_BIST_CTRL_BIST_TXRX_EN_ALL_SHFT                                                          0

#define HWIO_PCIE4_PCS_COM_BIST_CTRL2_ADDR(x)                                                              ((x) + 0xf4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL2_OFFS                                                                 (0xf4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL2_RMSK                                                                        0x1
#define HWIO_PCIE4_PCS_COM_BIST_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_BIST_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_BIST_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_BIST_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_BIST_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_BIST_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_BIST_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_COM_BIST_CTRL2_BIST_PATGEN_ERRINJ_EN_BMSK                                                  0x1
#define HWIO_PCIE4_PCS_COM_BIST_CTRL2_BIST_PATGEN_ERRINJ_EN_SHFT                                                    0

#define HWIO_PCIE4_PCS_COM_BIST_CTRL3_ADDR(x)                                                              ((x) + 0xf8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL3_OFFS                                                                 (0xf8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL3_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_BIST_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_BIST_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_BIST_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_BIST_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_BIST_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_BIST_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_BIST_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_BIST_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_COM_BIST_CTRL3_BIST_PATGEN_ERRINJ_TIME_BMSK                                               0xff
#define HWIO_PCIE4_PCS_COM_BIST_CTRL3_BIST_PATGEN_ERRINJ_TIME_SHFT                                                  0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT0_ADDR(x)                                                              ((x) + 0xfc + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT0_OFFS                                                                 (0xfc + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT0_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT0_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT0_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT0_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT0_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT0_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT0_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT0_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT0_FIXED_PAT0_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT0_FIXED_PAT0_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT1_ADDR(x)                                                              ((x) + 0x100 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT1_OFFS                                                                 (0x100 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT1_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT1_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT1_FIXED_PAT1_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT1_FIXED_PAT1_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT2_ADDR(x)                                                              ((x) + 0x104 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT2_OFFS                                                                 (0x104 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT2_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT2_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT2_FIXED_PAT2_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT2_FIXED_PAT2_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT3_ADDR(x)                                                              ((x) + 0x108 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT3_OFFS                                                                 (0x108 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT3_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT3_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT3_FIXED_PAT3_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT3_FIXED_PAT3_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT4_ADDR(x)                                                              ((x) + 0x10c + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT4_OFFS                                                                 (0x10c + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT4_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT4_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT4_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT4_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT4_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT4_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT4_FIXED_PAT4_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT4_FIXED_PAT4_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT5_ADDR(x)                                                              ((x) + 0x110 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT5_OFFS                                                                 (0x110 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT5_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT5_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT5_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT5_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT5_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT5_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT5_FIXED_PAT5_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT5_FIXED_PAT5_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT6_ADDR(x)                                                              ((x) + 0x114 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT6_OFFS                                                                 (0x114 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT6_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT6_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT6_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT6_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT6_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT6_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT6_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT6_FIXED_PAT6_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT6_FIXED_PAT6_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT7_ADDR(x)                                                              ((x) + 0x118 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT7_OFFS                                                                 (0x118 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT7_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT7_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT7_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT7_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT7_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT7_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT7_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT7_FIXED_PAT7_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT7_FIXED_PAT7_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT8_ADDR(x)                                                              ((x) + 0x11c + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT8_OFFS                                                                 (0x11c + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT8_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT8_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT8_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT8_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT8_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT8_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT8_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT8_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT8_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT8_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT8_FIXED_PAT8_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT8_FIXED_PAT8_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT9_ADDR(x)                                                              ((x) + 0x120 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT9_OFFS                                                                 (0x120 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT9_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT9_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT9_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT9_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT9_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT9_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT9_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT9_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT9_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT9_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT9_FIXED_PAT9_BMSK                                                            0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT9_FIXED_PAT9_SHFT                                                               0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT10_ADDR(x)                                                             ((x) + 0x124 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT10_OFFS                                                                (0x124 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT10_RMSK                                                                      0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT10_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT10_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT10_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT10_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT10_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT10_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT10_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT10_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT10_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT10_FIXED_PAT10_BMSK                                                          0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT10_FIXED_PAT10_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT11_ADDR(x)                                                             ((x) + 0x128 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT11_OFFS                                                                (0x128 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT11_RMSK                                                                      0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT11_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT11_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT11_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT11_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT11_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT11_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT11_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT11_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT11_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT11_FIXED_PAT11_BMSK                                                          0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT11_FIXED_PAT11_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT12_ADDR(x)                                                             ((x) + 0x12c + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT12_OFFS                                                                (0x12c + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT12_RMSK                                                                      0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT12_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT12_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT12_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT12_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT12_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT12_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT12_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT12_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT12_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT12_FIXED_PAT12_BMSK                                                          0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT12_FIXED_PAT12_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT13_ADDR(x)                                                             ((x) + 0x130 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT13_OFFS                                                                (0x130 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT13_RMSK                                                                      0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT13_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT13_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT13_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT13_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT13_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT13_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT13_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT13_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT13_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT13_FIXED_PAT13_BMSK                                                          0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT13_FIXED_PAT13_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT14_ADDR(x)                                                             ((x) + 0x134 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT14_OFFS                                                                (0x134 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT14_RMSK                                                                      0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT14_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT14_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT14_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT14_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT14_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT14_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT14_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT14_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT14_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT14_FIXED_PAT14_BMSK                                                          0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT14_FIXED_PAT14_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_FIXED_PAT15_ADDR(x)                                                             ((x) + 0x138 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT15_OFFS                                                                (0x138 + 0x7200)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT15_RMSK                                                                      0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT15_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT15_ADDR(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT15_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_FIXED_PAT15_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT15_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_FIXED_PAT15_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_FIXED_PAT15_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_FIXED_PAT15_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_FIXED_PAT15_IN(x))
#define HWIO_PCIE4_PCS_COM_FIXED_PAT15_FIXED_PAT15_BMSK                                                          0xff
#define HWIO_PCIE4_PCS_COM_FIXED_PAT15_FIXED_PAT15_SHFT                                                             0

#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_ADDR(x)                                                            ((x) + 0x13c + 0x7200)
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_OFFS                                                               (0x13c + 0x7200)
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_RMSK                                                                     0xf7
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_ADDR(x))
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_IN(x))
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_G34S2_TX_LVL_UPDT_HIGH_TH_BMSK                                           0xc0
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_G34S2_TX_LVL_UPDT_HIGH_TH_SHFT                                              6
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_G34S2_TX_LVL_UPDT_LOW_TSU_BMSK                                           0x30
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_G34S2_TX_LVL_UPDT_LOW_TSU_SHFT                                              4
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_G34S2_TXSWING_SEL_BMSK                                                    0x4
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_G34S2_TXSWING_SEL_SHFT                                                      2
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_G34S2_TXSWING_SOURCE_BMSK                                                 0x2
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_G34S2_TXSWING_SOURCE_SHFT                                                   1
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_TXMGN_UPDATE_BMSK                                                         0x1
#define HWIO_PCIE4_PCS_COM_TXMGN_CONFIG_TXMGN_UPDATE_SHFT                                                           0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_ADDR(x)                                                          ((x) + 0x140 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_OFFS                                                             (0x140 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RMSK                                                                   0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_G12S1_TX_IDLE_LVL_V0_BMSK                                              0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_G12S1_TX_IDLE_LVL_V0_SHFT                                                 5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_G12S1_TXMGN_V0_BMSK                                                    0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_G12S1_TXMGN_V0_SHFT                                                       0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_ADDR(x)                                                          ((x) + 0x144 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_OFFS                                                             (0x144 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RMSK                                                                   0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_G12S1_TX_IDLE_LVL_V1_BMSK                                              0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_G12S1_TX_IDLE_LVL_V1_SHFT                                                 5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_G12S1_TXMGN_V1_BMSK                                                    0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_G12S1_TXMGN_V1_SHFT                                                       0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_ADDR(x)                                                          ((x) + 0x148 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_OFFS                                                             (0x148 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RMSK                                                                   0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_G12S1_TX_IDLE_LVL_V2_BMSK                                              0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_G12S1_TX_IDLE_LVL_V2_SHFT                                                 5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_G12S1_TXMGN_V2_BMSK                                                    0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_G12S1_TXMGN_V2_SHFT                                                       0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_ADDR(x)                                                          ((x) + 0x14c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_OFFS                                                             (0x14c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RMSK                                                                   0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_G12S1_TX_IDLE_LVL_V3_BMSK                                              0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_G12S1_TX_IDLE_LVL_V3_SHFT                                                 5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_G12S1_TXMGN_V3_BMSK                                                    0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_G12S1_TXMGN_V3_SHFT                                                       0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_ADDR(x)                                                          ((x) + 0x150 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_OFFS                                                             (0x150 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RMSK                                                                   0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_G12S1_TX_IDLE_LVL_V4_BMSK                                              0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_G12S1_TX_IDLE_LVL_V4_SHFT                                                 5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_G12S1_TXMGN_V4_BMSK                                                    0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_G12S1_TXMGN_V4_SHFT                                                       0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_ADDR(x)                                                       ((x) + 0x154 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_OFFS                                                          (0x154 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_RMSK                                                                0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_G12S1_TX_IDLE_LVL_V0_RS_BMSK                                        0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_G12S1_TX_IDLE_LVL_V0_RS_SHFT                                           5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_G12S1_TXMGN_V0_RS_BMSK                                              0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V0_RS_G12S1_TXMGN_V0_RS_SHFT                                                 0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_ADDR(x)                                                       ((x) + 0x158 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_OFFS                                                          (0x158 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_RMSK                                                                0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_G12S1_TX_IDLE_LVL_V1_RS_BMSK                                        0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_G12S1_TX_IDLE_LVL_V1_RS_SHFT                                           5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_G12S1_TXMGN_V1_RS_BMSK                                              0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V1_RS_G12S1_TXMGN_V1_RS_SHFT                                                 0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_ADDR(x)                                                       ((x) + 0x15c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_OFFS                                                          (0x15c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_RMSK                                                                0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_G12S1_TX_IDLE_LVL_V2_RS_BMSK                                        0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_G12S1_TX_IDLE_LVL_V2_RS_SHFT                                           5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_G12S1_TXMGN_V2_RS_BMSK                                              0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V2_RS_G12S1_TXMGN_V2_RS_SHFT                                                 0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_ADDR(x)                                                       ((x) + 0x160 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_OFFS                                                          (0x160 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_RMSK                                                                0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_G12S1_TX_IDLE_LVL_V3_RS_BMSK                                        0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_G12S1_TX_IDLE_LVL_V3_RS_SHFT                                           5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_G12S1_TXMGN_V3_RS_BMSK                                              0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V3_RS_G12S1_TXMGN_V3_RS_SHFT                                                 0

#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_ADDR(x)                                                       ((x) + 0x164 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_OFFS                                                          (0x164 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_RMSK                                                                0x7f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_G12S1_TX_IDLE_LVL_V4_RS_BMSK                                        0x60
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_G12S1_TX_IDLE_LVL_V4_RS_SHFT                                           5
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_G12S1_TXMGN_V4_RS_BMSK                                              0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXMGN_V4_RS_G12S1_TXMGN_V4_RS_SHFT                                                 0

#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_ADDR(x)                                                         ((x) + 0x168 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_OFFS                                                            (0x168 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RMSK                                                                  0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_IN(x))
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_G3S2_TX_IDLE_LVL_BMSK                                                 0x60
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_G3S2_TX_IDLE_LVL_SHFT                                                    5
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_G3S2_TXMGN_MAIN_BMSK                                                  0x1f
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_G3S2_TXMGN_MAIN_SHFT                                                     0

#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR(x)                                                      ((x) + 0x16c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_OFFS                                                         (0x16c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_RMSK                                                               0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_IN(x))
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_G3S2_TX_IDLE_LVL_RS_BMSK                                           0x60
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_G3S2_TX_IDLE_LVL_RS_SHFT                                              5
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_G3S2_TXMGN_MAIN_RS_BMSK                                            0x1f
#define HWIO_PCIE4_PCS_COM_G3S2_TXMGN_MAIN_RS_G3S2_TXMGN_MAIN_RS_SHFT                                               0

#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR(x)                                                     ((x) + 0x170 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_OFFS                                                        (0x170 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_RMSK                                                              0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_G12S1_TXDEEMPH_M6DB_BMSK                                          0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M6DB_G12S1_TXDEEMPH_M6DB_SHFT                                             0

#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR(x)                                                   ((x) + 0x174 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_OFFS                                                      (0x174 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_RMSK                                                            0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_IN(x))
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_G12S1_TXDEEMPH_M3P5DB_BMSK                                      0x1f
#define HWIO_PCIE4_PCS_COM_G12S1_TXDEEMPH_M3P5DB_G12S1_TXDEEMPH_M3P5DB_SHFT                                         0

#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_ADDR(x)                                                           ((x) + 0x178 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_OFFS                                                              (0x178 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RMSK                                                                    0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_IN(x))
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_G3S2_PRE_GAIN_BMSK                                                      0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_G3S2_PRE_GAIN_SHFT                                                         0

#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_ADDR(x)                                                          ((x) + 0x17c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_OFFS                                                             (0x17c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RMSK                                                                   0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_IN(x))
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_G3S2_POST_GAIN_BMSK                                                    0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_G3S2_POST_GAIN_SHFT                                                       0

#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR(x)                                                    ((x) + 0x180 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_OFFS                                                       (0x180 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_IN(x))
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_G3S2_POST_OFFSET_BMSK                                            0xf0
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_G3S2_POST_OFFSET_SHFT                                               4
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_G3S2_PRE_OFFSET_BMSK                                              0xf
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_G3S2_PRE_OFFSET_SHFT                                                0

#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_ADDR(x)                                                        ((x) + 0x184 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_OFFS                                                           (0x184 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_RMSK                                                                 0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_IN(x))
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_G3S2_PRE_GAIN_RS_BMSK                                                0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_GAIN_RS_G3S2_PRE_GAIN_RS_SHFT                                                   0

#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_ADDR(x)                                                       ((x) + 0x188 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_OFFS                                                          (0x188 + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_RMSK                                                                0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_IN(x))
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_G3S2_POST_GAIN_RS_BMSK                                              0x7f
#define HWIO_PCIE4_PCS_COM_G3S2_POST_GAIN_RS_G3S2_POST_GAIN_RS_SHFT                                                 0

#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR(x)                                                 ((x) + 0x18c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_OFFS                                                    (0x18c + 0x7200)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_RMSK                                                          0xff
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR(x))
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_IN(x))
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_G3S2_POST_OFFSET_RS_BMSK                                      0xf0
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_G3S2_POST_OFFSET_RS_SHFT                                         4
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_G3S2_PRE_OFFSET_RS_BMSK                                        0xf
#define HWIO_PCIE4_PCS_COM_G3S2_PRE_POST_OFFSET_RS_G3S2_PRE_OFFSET_RS_SHFT                                          0

#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_ADDR(x)                                                           ((x) + 0x190 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_OFFS                                                              (0x190 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_ADDR(x))
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_IN(x))
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_BMSK                                                   0xf0
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_SHFT                                                      4
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_BMSK                                                0xf
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_SHFT                                                  0

#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR(x)                                                    ((x) + 0x194 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_OFFS                                                       (0x194 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR(x))
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_IN(x))
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_SIGDET_MASK_TIME_BMSK                                            0xf0
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_SIGDET_MASK_TIME_SHFT                                               4
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_BMSK                                     0xf
#define HWIO_PCIE4_PCS_COM_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_SHFT                                       0

#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR(x)                                                    ((x) + 0x198 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_OFFS                                                       (0x198 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR(x))
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_IN(x))
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_BMSK                                        0xff
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_SHFT                                           0

#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR(x)                                                    ((x) + 0x19c + 0x7200)
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_OFFS                                                       (0x19c + 0x7200)
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_RMSK                                                              0xf
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR(x))
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_IN(x))
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_BMSK                                         0xf
#define HWIO_PCIE4_PCS_COM_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_SHFT                                           0

#define HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR(x)                                             ((x) + 0x1a0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_OFFS                                                (0x1a0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK                                                      0xff
#define HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_IN(x))
#define HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_BMSK                          0xff
#define HWIO_PCIE4_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_SHFT                             0

#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x)                                           ((x) + 0x1a4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OFFS                                              (0x1a4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_RMSK                                                    0xff
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x))
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_IN(x))
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_BMSK                      0xff
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_SHFT                         0

#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x)                                           ((x) + 0x1a8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OFFS                                              (0x1a8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_RMSK                                                    0x1f
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x))
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_IN(x))
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_BMSK                      0x1f
#define HWIO_PCIE4_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_SHFT                         0

#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_ADDR(x)                                                        ((x) + 0x1ac + 0x7200)
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_OFFS                                                           (0x1ac + 0x7200)
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_RMSK                                                                 0xff
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_ADDR(x))
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_IN(x))
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_ACTIVE_TSYNC_TIME_BMSK                                               0xf0
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_ACTIVE_TSYNC_TIME_SHFT                                                  4
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_BMSK                                                0xf
#define HWIO_PCIE4_PCS_COM_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_SHFT                                                  0

#define HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_ADDR(x)                                                          ((x) + 0x1b0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_OFFS                                                             (0x1b0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_RMSK                                                                    0xf
#define HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_ADDR(x))
#define HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_IN(x))
#define HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_ACTIVE_CDR_RESET_TIME_BMSK                                              0xf
#define HWIO_PCIE4_PCS_COM_CDR_RESET_TIME_ACTIVE_CDR_RESET_TIME_SHFT                                                0

#define HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_ADDR(x)                                                          ((x) + 0x1b4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_OFFS                                                             (0x1b4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_RMSK                                                                    0xf
#define HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_ADDR(x))
#define HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_IN(x))
#define HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_TSYNC_DLY_TIME_BMSK                                                     0xf
#define HWIO_PCIE4_PCS_COM_TSYNC_DLY_TIME_TSYNC_DLY_TIME_SHFT                                                       0

#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_ADDR(x)                                                        ((x) + 0x1b8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_OFFS                                                           (0x1b8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_RMSK                                                                 0x77
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_ADDR(x))
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_IN(x))
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_G34S2_ELECIDLE_DLY_ADDHALFCYCLE_BMSK                                 0x40
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_G34S2_ELECIDLE_DLY_ADDHALFCYCLE_SHFT                                    6
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_G34S2_ELECIDLE_DLY_SEL_BMSK                                          0x30
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_G34S2_ELECIDLE_DLY_SEL_SHFT                                             4
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_G12S1_ELECIDLE_DLY_ADDHALFCYCLE_BMSK                                  0x4
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_G12S1_ELECIDLE_DLY_ADDHALFCYCLE_SHFT                                    2
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_G12S1_ELECIDLE_DLY_SEL_BMSK                                           0x3
#define HWIO_PCIE4_PCS_COM_ELECIDLE_DLY_SEL_G12S1_ELECIDLE_DLY_SEL_SHFT                                             0

#define HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_ADDR(x)                                                         ((x) + 0x1bc + 0x7200)
#define HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_OFFS                                                            (0x1bc + 0x7200)
#define HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_RMSK                                                                   0x3
#define HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_ADDR(x))
#define HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_IN(x))
#define HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_BMSK                                                   0x3
#define HWIO_PCIE4_PCS_COM_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_SHFT                                                     0

#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR(x)                                                    ((x) + 0x1c0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_OFFS                                                       (0x1c0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_G34S2_ALIGN_HOLDOFF_TIME_P0_L_BMSK                               0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG1_G34S2_ALIGN_HOLDOFF_TIME_P0_L_SHFT                                  0

#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR(x)                                                    ((x) + 0x1c4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_OFFS                                                       (0x1c4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_G34S2_ALIGN_HOLDOFF_TIME_P0_H_BMSK                               0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG2_G34S2_ALIGN_HOLDOFF_TIME_P0_H_SHFT                                  0

#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR(x)                                                    ((x) + 0x1c8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_OFFS                                                       (0x1c8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_G34S2_EIEOS_DTCT_VAL_BMSK                                        0xf0
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_G34S2_EIEOS_DTCT_VAL_SHFT                                           4
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_G34S2_DROP_VLD_ON_UNALIGNED_EIEOS_EN_BMSK                         0x8
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_G34S2_DROP_VLD_ON_UNALIGNED_EIEOS_EN_SHFT                           3
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_G34S2_KEEP_VLD_IN_LPBK_EN_BMSK                                    0x4
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_G34S2_KEEP_VLD_IN_LPBK_EN_SHFT                                      2
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_G34S2_LOCK_WDT_COUNT_INCR_BMSK                                    0x3
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG3_G34S2_LOCK_WDT_COUNT_INCR_SHFT                                      0

#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR(x)                                                    ((x) + 0x1cc + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_OFFS                                                       (0x1cc + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G34S2_LOCK_WDT_VAL_BMSK                                          0xf0
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G34S2_LOCK_WDT_VAL_SHFT                                             4
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_EN_BMSK                                             0x8
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_EN_SHFT                                               3
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G34S2_BLK_ALIGN_CTRL_EN_BMSK                                      0x4
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G34S2_BLK_ALIGN_CTRL_EN_SHFT                                        2
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G34S2_DROP_VLD_ON_INVLD_HDR_EN2_BMSK                              0x2
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G34S2_DROP_VLD_ON_INVLD_HDR_EN2_SHFT                                1
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G34S2_DROP_VLD_ON_INVLD_HDR_EN1_BMSK                              0x1
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG4_G34S2_DROP_VLD_ON_INVLD_HDR_EN1_SHFT                                0

#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_ADDR(x)                                                    ((x) + 0x1d0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_OFFS                                                       (0x1d0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_G34S2_ALIGN_HOLDOFF_TIME_P0S_L_BMSK                              0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG5_G34S2_ALIGN_HOLDOFF_TIME_P0S_L_SHFT                                 0

#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_ADDR(x)                                                    ((x) + 0x1d4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_OFFS                                                       (0x1d4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_ADDR(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_IN(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_G34S2_ALIGN_HOLDOFF_TIME_P0S_H_BMSK                              0xff
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG6_G34S2_ALIGN_HOLDOFF_TIME_P0S_H_SHFT                                 0

#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_ADDR(x)                                                    ((x) + 0x1d8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_OFFS                                                       (0x1d8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_RMSK                                                              0x3
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_ADDR(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_IN(x))
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_G4_DOUBLE_HOLDOFF_EN_P0S_BMSK                                     0x2
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_G4_DOUBLE_HOLDOFF_EN_P0S_SHFT                                       1
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_G4_DOUBLE_HOLDOFF_EN_P0_BMSK                                      0x1
#define HWIO_PCIE4_PCS_COM_ALIGN_DETECT_CONFIG7_G4_DOUBLE_HOLDOFF_EN_P0_SHFT                                        0

#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_ADDR(x)                                                       ((x) + 0x1dc + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_OFFS                                                          (0x1dc + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_RDATA_VLD_CFG_BMSK                                                  0x80
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_RDATA_VLD_CFG_SHFT                                                     7
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G34S2_EBUF_DEPTH_SEL_BMSK                                           0x40
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G34S2_EBUF_DEPTH_SEL_SHFT                                              6
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G2S1_EBUF_DEPTH_SEL_BMSK                                            0x20
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G2S1_EBUF_DEPTH_SEL_SHFT                                               5
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G1_EBUF_DEPTH_SEL_BMSK                                              0x10
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G1_EBUF_DEPTH_SEL_SHFT                                                 4
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G12S1_PINF_RTB_DEPTH_SEL_BMSK                                        0xc
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G12S1_PINF_RTB_DEPTH_SEL_SHFT                                          2
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G3S2_TX_RTB_DEPTH_SEL_BMSK                                           0x2
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G3S2_TX_RTB_DEPTH_SEL_SHFT                                             1
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G12S1_TX_RTB_DEPTH_SEL_BMSK                                          0x1
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG1_G12S1_TX_RTB_DEPTH_SEL_SHFT                                            0

#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_ADDR(x)                                                       ((x) + 0x1e0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_OFFS                                                          (0x1e0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_RMSK                                                                 0x3
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_G3S2_PINF_RTB_DEPTH_SEL_BMSK                                         0x3
#define HWIO_PCIE4_PCS_COM_PCS_TX_RX_CONFIG2_G3S2_PINF_RTB_DEPTH_SEL_SHFT                                           0

#define HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR(x)                                                      ((x) + 0x1e4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_OFFS                                                         (0x1e4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_RMSK                                                                0xf
#define HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR(x))
#define HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_IN(x))
#define HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_BMSK                                          0xf
#define HWIO_PCIE4_PCS_COM_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_SHFT                                            0

#define HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_ADDR(x)                                                       ((x) + 0x1e8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_OFFS                                                          (0x1e8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_RMSK                                                                 0x1
#define HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_ADDR(x))
#define HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_IN(x))
#define HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_RX_DCC_CAL_DSBL_BMSK                                                 0x1
#define HWIO_PCIE4_PCS_COM_RX_DCC_CAL_CONFIG_RX_DCC_CAL_DSBL_SHFT                                                   0

#define HWIO_PCIE4_PCS_COM_EQ_CONFIG1_ADDR(x)                                                              ((x) + 0x1ec + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG1_OFFS                                                                 (0x1ec + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG1_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_EQ_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_EQ_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_EQ_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG1_G3S2_CTLE_TRAIN_TIME_BMSK                                                  0xff
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG1_G3S2_CTLE_TRAIN_TIME_SHFT                                                     0

#define HWIO_PCIE4_PCS_COM_EQ_CONFIG2_ADDR(x)                                                              ((x) + 0x1f0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG2_OFFS                                                                 (0x1f0 + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG2_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_EQ_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_EQ_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_EQ_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG2_G3S2_VGA_TRAIN_TIME_BMSK                                                   0xff
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG2_G3S2_VGA_TRAIN_TIME_SHFT                                                      0

#define HWIO_PCIE4_PCS_COM_EQ_CONFIG3_ADDR(x)                                                              ((x) + 0x1f4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG3_OFFS                                                                 (0x1f4 + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG3_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_EQ_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_EQ_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_EQ_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG3_G3_DFE_TRAIN_TIME_FOM_BMSK                                                 0xff
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG3_G3_DFE_TRAIN_TIME_FOM_SHFT                                                    0

#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_ADDR(x)                                                              ((x) + 0x1f8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_OFFS                                                                 (0x1f8 + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_RMSK                                                                       0xc0
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_EQ_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_EQ_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_EQ_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_G3S2_DFE_TAP345_ADAPT_EN_BMSK                                              0x80
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_G3S2_DFE_TAP345_ADAPT_EN_SHFT                                                 7
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_G3S2_VTH_ADAPT_MODE_BMSK                                                   0x40
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG4_G3S2_VTH_ADAPT_MODE_SHFT                                                      6

#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_ADDR(x)                                                              ((x) + 0x1fc + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_OFFS                                                                 (0x1fc + 0x7200)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_COM_EQ_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_COM_EQ_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_COM_EQ_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_COM_EQ_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_SW_DFE_RESET_BMSK                                                          0x80
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_SW_DFE_RESET_SHFT                                                             7
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_RXEQ_RETRAIN_MODE_SEL_BMSK                                                 0x40
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_RXEQ_RETRAIN_MODE_SEL_SHFT                                                    6
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_G34S2_DFE_FREEZE_SEL_BMSK                                                  0x20
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_G34S2_DFE_FREEZE_SEL_SHFT                                                     5
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_G3S2_DFE_TAP2_ADAPT_EN_BMSK                                                0x10
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_G3S2_DFE_TAP2_ADAPT_EN_SHFT                                                   4
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_SW_DFE_FREEZE_EN_MX_BMSK                                                    0x8
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_SW_DFE_FREEZE_EN_MX_SHFT                                                      3
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_SW_DFE_FREEZE_EN_BMSK                                                       0x4
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_SW_DFE_FREEZE_EN_SHFT                                                         2
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_G3S2_RXEQ_ADAPT_MODE_BMSK                                                   0x3
#define HWIO_PCIE4_PCS_COM_EQ_CONFIG5_G3S2_RXEQ_ADAPT_MODE_SHFT                                                     0

/*----------------------------------------------------------------------------
 * MODULE: PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE
 *--------------------------------------------------------------------------*/

#define PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_REG_BASE                                               (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00007400)
#define PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_REG_BASE_SIZE                                          0x1d0
#define PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_REG_BASE_USED                                          0x1cc
#define PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_REG_BASE_OFFS                                          0x00007400

#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_STATUS_ADDR(x)                                                      ((x) + 0x0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_STATUS_OFFS                                                         (0x0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_STATUS_RMSK                                                                0x1
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_BMSK                                             0x1
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_SHFT                                               0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_STATUS_ADDR(x)                                                         ((x) + 0x4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_STATUS_OFFS                                                            (0x4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_STATUS_RMSK                                                                   0x1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_STATUS_OSC_DTCT_STATUS_BMSK                                                   0x1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_STATUS_OSC_DTCT_STATUS_SHFT                                                     0

#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_ADDR(x)                                                     ((x) + 0x8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_OFFS                                                        (0x8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PCLKREQ_IGNORE_IN_P1_BMSK                                         0x80
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PCLKREQ_IGNORE_IN_P1_SHFT                                            7
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PCLK_ON_IN_P2_EN_BMSK                                             0x40
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PCLK_ON_IN_P2_EN_SHFT                                                6
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_P2_EN_BMSK                                              0x20
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_P2_EN_SHFT                                                 5
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PCLK_ON_IN_L1SS_EN_BMSK                                           0x10
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PCLK_ON_IN_L1SS_EN_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_L1P2_EN_BMSK                                             0x8
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_L1P2_EN_SHFT                                               3
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_BMSK                                             0x4
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_SHFT                                               2
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_BMSK                                         0x2
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_SHFT                                           1
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_BMSK                                0x1
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_SHFT                                  0

#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_ADDR(x)                                                     ((x) + 0xc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_OFFS                                                        (0xc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_RMSK                                                              0x1f
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_L1SS_BY_POWERDOWN_EN_BMSK                                         0x10
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_L1SS_BY_POWERDOWN_EN_SHFT                                            4
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_PHYCLK_REQ_N_DRV_CFG_BMSK                                          0x8
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_PHYCLK_REQ_N_DRV_CFG_SHFT                                            3
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_PHYCLK_REQ_N_DRV_EN_BMSK                                           0x4
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_PHYCLK_REQ_N_DRV_EN_SHFT                                             2
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_DYNAMIC_UPCONFIG_TXCLK_EN_BMSK                                     0x2
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_DYNAMIC_UPCONFIG_TXCLK_EN_SHFT                                       1
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_P2_CLKREQ_IN_N_GATING_EN_BMSK                                      0x1
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG2_P2_CLKREQ_IN_N_GATING_EN_SHFT                                        0

#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_ADDR(x)                                                     ((x) + 0x10 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_OFFS                                                        (0x10 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_EN_BMSK                                                      0x80
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_EN_SHFT                                                         7
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_COUNT_INCR_BMSK                                              0x60
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_COUNT_INCR_SHFT                                                 5
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_VAL_BMSK                                                     0x1f
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_VAL_SHFT                                                        0

#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_ADDR(x)                                                     ((x) + 0x14 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_OFFS                                                        (0x14 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_RMSK                                                               0xf
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_DYNAMIC_UPCONFIG_RX_CFG_BMSK                                       0x8
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_DYNAMIC_UPCONFIG_RX_CFG_SHFT                                         3
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_DYNAMIC_UPCONFIG_EN_BMSK                                           0x4
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_DYNAMIC_UPCONFIG_EN_SHFT                                             2
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_P0_TXELECIDLE_HIGH_LANE_OFF_EN_BMSK                                0x2
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_P0_TXELECIDLE_HIGH_LANE_OFF_EN_SHFT                                  1
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_FORCE_OTHERS_INVLD_EN_BMSK                                         0x1
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG4_FORCE_OTHERS_INVLD_EN_SHFT                                           0

#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR(x)                                                        ((x) + 0x18 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_OFFS                                                           (0x18 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_RMSK                                                                 0xf7
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_IN(x))
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_G4_LOCK_WDT_EN_BMSK                                                  0x80
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_G4_LOCK_WDT_EN_SHFT                                                     7
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_G4_PINF_RTB_DEPTH_SEL_BMSK                                           0x60
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_G4_PINF_RTB_DEPTH_SEL_SHFT                                              5
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_G4_TX_RTB_DEPTH_SEL_BMSK                                             0x10
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_G4_TX_RTB_DEPTH_SEL_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_MAC_PHY_RX_GO_IDLE_CFG_BMSK                                           0x4
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_MAC_PHY_RX_GO_IDLE_CFG_SHFT                                             2
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_MAC_PHY_RX_GO_IDLE_EN_BMSK                                            0x2
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_MAC_PHY_RX_GO_IDLE_EN_SHFT                                              1
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_SRIS_EBUF_DEPTH_EN_BMSK                                               0x1
#define HWIO_PCIE4_PCS_PCIE_PCS_TX_RX_CONFIG_SRIS_EBUF_DEPTH_EN_SHFT                                                 0

#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR(x)                                                   ((x) + 0x1c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_OFFS                                                      (0x1c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_RMSK                                                            0xf1
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_EPCLK_SWITCH_SETTLING_TIME_BMSK                                 0xf0
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_EPCLK_SWITCH_SETTLING_TIME_SHFT                                    4
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_BMSK                                            0x1
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR(x)                                                   ((x) + 0x20 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_OFFS                                                      (0x20 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_RMSK                                                            0x7f
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_IN(x))
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_BMSK                                         0x40
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_SHFT                                            6
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_BMSK                                            0x20
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_SHFT                                               5
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_BMSK                                   0x10
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_SHFT                                      4
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_BMSK                                           0x8
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_SHFT                                             3
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_BMSK                                  0x4
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_SHFT                                    2
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_BMSK                                           0x2
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_SHFT                                             1
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_BMSK                                  0x1
#define HWIO_PCIE4_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_SHFT                                    0

#define HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR(x)                                           ((x) + 0x24 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OFFS                                              (0x24 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_RMSK                                                    0xff
#define HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN(x))
#define HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_BMSK                      0xff
#define HWIO_PCIE4_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_SHFT                         0

#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR(x)                                                   ((x) + 0x28 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_OFFS                                                      (0x28 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_RMSK                                                            0xff
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_IN(x))
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_BMSK                                    0xff
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_SHFT                                       0

#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR(x)                                                   ((x) + 0x2c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_OFFS                                                      (0x2c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_RMSK                                                             0xf
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_IN(x))
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_BMSK                                    0xf
#define HWIO_PCIE4_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_SHFT                                      0

#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR(x)                                                     ((x) + 0x30 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_OFFS                                                        (0x30 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_RMSK                                                               0x7
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_EIOS_DTCT_CFG_BMSK                                                 0x4
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_EIOS_DTCT_CFG_SHFT                                                   2
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_EIOS_VLD_CFG_BMSK                                                  0x2
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_EIOS_VLD_CFG_SHFT                                                    1
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_RX_IDLE_DTCT_G1_EN_BMSK                                            0x1
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_RX_IDLE_DTCT_G1_EN_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR(x)                                                     ((x) + 0x34 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_OFFS                                                        (0x34 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_TIME_BMSK                                  0xf0
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_TIME_SHFT                                     4
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EN_BMSK                                     0x8
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EN_SHFT                                       3
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_CMRT_START_SEL_BMSK                                                0x4
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_CMRT_START_SEL_SHFT                                                  2
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_G34_EIOS_DTCT_CFG_BMSK                                             0x2
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_G34_EIOS_DTCT_CFG_SHFT                                               1
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EXTEND_EN_BMSK                              0x1
#define HWIO_PCIE4_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EXTEND_EN_SHFT                                0

#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_ADDR(x)                                                            ((x) + 0x38 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_OFFS                                                               (0x38 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_RMSK                                                                      0xf
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_IN(x))
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_BMSK                                              0x8
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_SHFT                                                3
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_BMSK                                                  0x4
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_SHFT                                                    2
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_BMSK                                                0x2
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_SHFT                                                  1
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_P2_MASK_SIGDET_EN_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_PCIE_SIGDET_CNTRL_P2_MASK_SIGDET_EN_SHFT                                                      0

#define HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR(x)                                                  ((x) + 0x3c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_OFFS                                                     (0x3c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_IN(x))
#define HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_BMSK                                    0xff
#define HWIO_PCIE4_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_SHFT                                       0

#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x)                                           ((x) + 0x40 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_OFFS                                              (0x40 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_RMSK                                                    0xff
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_IN(x))
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_BMSK                      0xff
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_SHFT                         0

#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x)                                           ((x) + 0x44 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_OFFS                                              (0x44 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_RMSK                                                    0x3f
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_IN(x))
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_BMSK                      0x3f
#define HWIO_PCIE4_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_SHFT                         0

#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x)                                           ((x) + 0x48 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_OFFS                                              (0x48 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_RMSK                                                    0xff
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_IN(x))
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_BMSK                      0xff
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_SHFT                         0

#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x)                                           ((x) + 0x4c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_OFFS                                              (0x4c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_RMSK                                                    0x3f
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_IN(x))
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_BMSK                      0x3f
#define HWIO_PCIE4_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_SHFT                         0

#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR(x)                                                     ((x) + 0x50 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_OFFS                                                        (0x50 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_BMSK                                            0x80
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_SHFT                                               7
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_BMSK                                               0x40
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_SHFT                                                  6
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_RSVD_BMSK                                                         0x20
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_RSVD_SHFT                                                            5
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_FLL_OFF_IN_P2_EN_BMSK                                        0x10
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_FLL_OFF_IN_P2_EN_SHFT                                           4
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_BMSK                                       0x8
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_SHFT                                         3
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_BMSK                                       0x4
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_SHFT                                         2
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_BMSK                                     0x2
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_SHFT                                       1
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_BMSK                                       0x1
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_SHFT                                         0

#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR(x)                                                     ((x) + 0x54 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_OFFS                                                        (0x54 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_BMSK                                  0xf0
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_SHFT                                     4
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_BMSK                                  0xf
#define HWIO_PCIE4_PCS_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_SHFT                                    0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR(x)                                                        ((x) + 0x58 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OFFS                                                           (0x58 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_RMSK                                                                 0x7f
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_BMSK                                         0x40
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_SHFT                                            6
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_BMSK                                    0x30
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_SHFT                                       4
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_BMSK                                         0xc
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_SHFT                                           2
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_BMSK                                                    0x2
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_SHFT                                                      1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_RSVD2_BMSK                                                            0x1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG1_RSVD2_SHFT                                                              0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR(x)                                                        ((x) + 0x5c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_OFFS                                                           (0x5c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_RMSK                                                                 0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_BMSK                                    0xc0
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_SHFT                                       6
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_BMSK                                        0x3f
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_SHFT                                           0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR(x)                                                        ((x) + 0x60 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_OFFS                                                           (0x60 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_RMSK                                                                 0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_BMSK                                           0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR(x)                                                        ((x) + 0x64 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_OFFS                                                           (0x64 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_RMSK                                                                 0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_BMSK                                    0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_SHFT                                       0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR(x)                                                        ((x) + 0x68 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_OFFS                                                           (0x68 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_RMSK                                                                 0x3f
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_BMSK                                      0x3f
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_SHFT                                         0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR(x)                                                        ((x) + 0x6c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_OFFS                                                           (0x6c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_RMSK                                                                 0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_BMSK                                         0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_SHFT                                            0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR(x)                                                        ((x) + 0x70 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_OFFS                                                           (0x70 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_RMSK                                                                  0x1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_BMSK                                     0x1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_SHFT                                       0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR(x)                                                  ((x) + 0x74 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OFFS                                                     (0x74 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_RMSK                                                           0x3f
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_BMSK                           0x30
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_SHFT                              4
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_BMSK                                0xc
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_SHFT                                  2
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_BMSK                                           0x2
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_SHFT                                             1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_RSVD_BMSK                                                       0x1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_RSVD_SHFT                                                         0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR(x)                                                  ((x) + 0x78 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OFFS                                                     (0x78 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_RMSK                                                           0x3f
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_BMSK                               0x3f
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_SHFT                                  0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR(x)                                                  ((x) + 0x7c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OFFS                                                     (0x7c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_BMSK                                  0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_SHFT                                     0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR(x)                                                  ((x) + 0x80 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OFFS                                                     (0x80 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_BMSK                           0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_SHFT                              0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR(x)                                                  ((x) + 0x84 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OFFS                                                     (0x84 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_RMSK                                                           0x3f
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_BMSK                             0x3f
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_SHFT                                0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR(x)                                                  ((x) + 0x88 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OFFS                                                     (0x88 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_BMSK                                0xff
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_SHFT                                   0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR(x)                                                  ((x) + 0x8c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OFFS                                                     (0x8c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_RMSK                                                            0x1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_BMSK                            0x1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_SHFT                              0

#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR(x)                                                        ((x) + 0x90 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_OFFS                                                           (0x90 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_RMSK                                                                  0x3
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_BMSK                                              0x2
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_SHFT                                                1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_BMSK                                            0x1
#define HWIO_PCIE4_PCS_PCIE_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_ADDR(x)                                                                ((x) + 0x94 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_OFFS                                                                   (0x94 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RMSK                                                                         0x1f
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_LOCAL_FS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_LOCAL_FS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_LOCAL_FS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_LOCAL_FS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_LOCAL_FS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_LOCAL_FS_BMSK                                                                0x1f
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_LOCAL_FS_SHFT                                                                   0

#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_ADDR(x)                                                                ((x) + 0x98 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_OFFS                                                                   (0x98 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_RMSK                                                                         0xff
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_LOCAL_LF_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_LOCAL_LF_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_LOCAL_LF_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_LOCAL_LF_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_LOCAL_LF_IN(x))
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_LOCAL_LF_RS_BMSK                                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_LOCAL_LF_RS_SHFT                                                                4
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_LOCAL_LF_BMSK                                                                 0xf
#define HWIO_PCIE4_PCS_PCIE_LOCAL_LF_LOCAL_LF_SHFT                                                                   0

#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_ADDR(x)                                                             ((x) + 0x9c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_OFFS                                                                (0x9c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_RMSK                                                                      0x1f
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_LOCAL_FS_RS_BMSK                                                          0x1f
#define HWIO_PCIE4_PCS_PCIE_LOCAL_FS_RS_LOCAL_FS_RS_SHFT                                                             0

#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_ADDR(x)                                                              ((x) + 0xa0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_OFFS                                                                 (0xa0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_FS_LF_WRITE_DONE_WAIT_SKIP_BMSK                                            0x80
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_FS_LF_WRITE_DONE_WAIT_SKIP_SHFT                                               7
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_FS_LF_P0_UPDATE_DISABLE_BMSK                                               0x40
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_FS_LF_P0_UPDATE_DISABLE_SHFT                                                  6
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_FS_LF_P1_UPDATE_DISABLE_BMSK                                               0x20
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_FS_LF_P1_UPDATE_DISABLE_SHFT                                                  5
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_DFE_RESET_ON_ABORT_EN_BMSK                                                 0x10
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_DFE_RESET_ON_ABORT_EN_SHFT                                                    4
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_DFE_TRAIN_EN_OFF_SYNCH_EN_BMSK                                              0x8
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_DFE_TRAIN_EN_OFF_SYNCH_EN_SHFT                                                3
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_RXEQEVAL_MASK_EN_BMSK                                                       0x4
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_RXEQEVAL_MASK_EN_SHFT                                                         2
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_POST_INCDEC_MAP_BMSK                                                        0x2
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_POST_INCDEC_MAP_SHFT                                                          1
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_PRE_INCDEC_MAP_BMSK                                                         0x1
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG1_PRE_INCDEC_MAP_SHFT                                                           0

#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_ADDR(x)                                                              ((x) + 0xa4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_OFFS                                                                 (0xa4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_RMSK                                                                       0xff
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_DC_RXEQ_CLR_RX_ACTIVE_EN_BMSK                                              0x80
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_DC_RXEQ_CLR_RX_ACTIVE_EN_SHFT                                                 7
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_G4_RXEQ_STRTUP_DONE_SRC_SEL_BMSK                                           0x40
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_G4_RXEQ_STRTUP_DONE_SRC_SEL_SHFT                                              6
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_G3_RXEQ_STRTUP_DONE_SRC_SEL_BMSK                                           0x20
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_G3_RXEQ_STRTUP_DONE_SRC_SEL_SHFT                                              5
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_G4_EARLY_TRAINING_EN_BMSK                                                  0x10
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_G4_EARLY_TRAINING_EN_SHFT                                                     4
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_DFE_RESET_ON_RETRAIN_EN_BMSK                                                0x8
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_DFE_RESET_ON_RETRAIN_EN_SHFT                                                  3
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_DFE_RESET_ON_PHASE3_START_EN_BMSK                                           0x4
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_DFE_RESET_ON_PHASE3_START_EN_SHFT                                             2
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_USE_RXEQINPHASE0123_BMSK                                                    0x2
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_USE_RXEQINPHASE0123_SHFT                                                      1
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_G3_EARLY_TRAINING_EN_BMSK                                                   0x1
#define HWIO_PCIE4_PCS_PCIE_EQ_CONFIG2_G3_EARLY_TRAINING_EN_SHFT                                                     0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_ADDR(x)                                                     ((x) + 0xa8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_OFFS                                                        (0xa8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_G3_PRESET_P1_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_G3_PRESET_P1_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_G3_PRESET_P0_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_PRE_G3_PRESET_P0_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_ADDR(x)                                                     ((x) + 0xac + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_OFFS                                                        (0xac + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_G3_PRESET_P3_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_G3_PRESET_P3_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_G3_PRESET_P2_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_PRE_G3_PRESET_P2_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_ADDR(x)                                                     ((x) + 0xb0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_OFFS                                                        (0xb0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_G3_PRESET_P5_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_G3_PRESET_P5_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_G3_PRESET_P4_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_G3_PRESET_P4_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_ADDR(x)                                                     ((x) + 0xb4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_OFFS                                                        (0xb4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_G3_PRESET_P7_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_G3_PRESET_P7_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_G3_PRESET_P6_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_PRE_G3_PRESET_P6_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_ADDR(x)                                                     ((x) + 0xb8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_OFFS                                                        (0xb8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_G3_PRESET_P9_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_G3_PRESET_P9_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_G3_PRESET_P8_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_PRE_G3_PRESET_P8_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_ADDR(x)                                                       ((x) + 0xbc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_OFFS                                                          (0xbc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_G3_PRESET_P10_PRE_RS_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_G3_PRESET_P10_PRE_RS_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_G3_PRESET_P10_PRE_BMSK                                               0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_PRE_G3_PRESET_P10_PRE_SHFT                                                 0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_ADDR(x)                                                  ((x) + 0xc0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_OFFS                                                     (0xc0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_G3_PRESET_P3_PRE_RS_BMSK                                       0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_G3_PRESET_P3_PRE_RS_SHFT                                          4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_G3_PRESET_P1_PRE_RS_BMSK                                        0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_PRE_RS_G3_PRESET_P1_PRE_RS_SHFT                                          0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_ADDR(x)                                                  ((x) + 0xc4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_OFFS                                                     (0xc4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_G3_PRESET_P5_PRE_RS_BMSK                                       0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_G3_PRESET_P5_PRE_RS_SHFT                                          4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_G3_PRESET_P4_PRE_RS_BMSK                                        0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_PRE_RS_G3_PRESET_P4_PRE_RS_SHFT                                          0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_ADDR(x)                                                  ((x) + 0xc8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_OFFS                                                     (0xc8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_G3_PRESET_P9_PRE_RS_BMSK                                       0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_G3_PRESET_P9_PRE_RS_SHFT                                          4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_G3_PRESET_P6_PRE_RS_BMSK                                        0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_PRE_RS_G3_PRESET_P6_PRE_RS_SHFT                                          0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_ADDR(x)                                                    ((x) + 0xcc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_OFFS                                                       (0xcc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_G3_PRESET_P1_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_G3_PRESET_P1_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_G3_PRESET_P0_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P0_P1_POST_G3_PRESET_P0_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_ADDR(x)                                                    ((x) + 0xd0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_OFFS                                                       (0xd0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_G3_PRESET_P3_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_G3_PRESET_P3_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_G3_PRESET_P2_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P2_P3_POST_G3_PRESET_P2_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_ADDR(x)                                                    ((x) + 0xd4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_OFFS                                                       (0xd4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_G3_PRESET_P5_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_G3_PRESET_P5_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_G3_PRESET_P4_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_G3_PRESET_P4_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_ADDR(x)                                                    ((x) + 0xd8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_OFFS                                                       (0xd8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_G3_PRESET_P7_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_G3_PRESET_P7_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_G3_PRESET_P6_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P7_POST_G3_PRESET_P6_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_ADDR(x)                                                    ((x) + 0xdc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_OFFS                                                       (0xdc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_G3_PRESET_P9_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_G3_PRESET_P9_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_G3_PRESET_P8_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P8_P9_POST_G3_PRESET_P8_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_ADDR(x)                                                      ((x) + 0xe0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_OFFS                                                         (0xe0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_G3_PRESET_P10_POST_RS_BMSK                                         0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_G3_PRESET_P10_POST_RS_SHFT                                            4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_G3_PRESET_P10_POST_BMSK                                             0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P10_POST_G3_PRESET_P10_POST_SHFT                                               0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_ADDR(x)                                                 ((x) + 0xe4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_OFFS                                                    (0xe4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_RMSK                                                          0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_G3_PRESET_P3_POST_RS_BMSK                                     0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_G3_PRESET_P3_POST_RS_SHFT                                        4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_G3_PRESET_P1_POST_RS_BMSK                                      0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P1_P3_POST_RS_G3_PRESET_P1_POST_RS_SHFT                                        0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_ADDR(x)                                                 ((x) + 0xe8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_OFFS                                                    (0xe8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_RMSK                                                          0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_G3_PRESET_P5_POST_RS_BMSK                                     0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_G3_PRESET_P5_POST_RS_SHFT                                        4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_G3_PRESET_P4_POST_RS_BMSK                                      0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P4_P5_POST_RS_G3_PRESET_P4_POST_RS_SHFT                                        0

#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_ADDR(x)                                                 ((x) + 0xec + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_OFFS                                                    (0xec + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_RMSK                                                          0xff
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_G3_PRESET_P9_POST_RS_BMSK                                     0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_G3_PRESET_P9_POST_RS_SHFT                                        4
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_G3_PRESET_P6_POST_RS_BMSK                                      0xf
#define HWIO_PCIE4_PCS_PCIE_G3_PRESET_P6_P9_POST_RS_G3_PRESET_P6_POST_RS_SHFT                                        0

#define HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_ADDR(x)                                                        ((x) + 0xf0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_OFFS                                                           (0xf0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_RMSK                                                                 0x3f
#define HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_G3_RXEQEVAL_TIME_BMSK                                                0x3f
#define HWIO_PCIE4_PCS_PCIE_G3_RXEQEVAL_TIME_G3_RXEQEVAL_TIME_SHFT                                                   0

#define HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_ADDR(x)                                                        ((x) + 0xf4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_OFFS                                                           (0xf4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_RMSK                                                                 0x3f
#define HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_G4_RXEQEVAL_TIME_BMSK                                                0x3f
#define HWIO_PCIE4_PCS_PCIE_G4_RXEQEVAL_TIME_G4_RXEQEVAL_TIME_SHFT                                                   0

#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_ADDR(x)                                                           ((x) + 0xf8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_OFFS                                                              (0xf8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_G4_CTLE_TRAIN_TIME_BMSK                                                 0xff
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG1_G4_CTLE_TRAIN_TIME_SHFT                                                    0

#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_ADDR(x)                                                           ((x) + 0xfc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_OFFS                                                              (0xfc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_G4_VGA_TRAIN_TIME_BMSK                                                  0xff
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG2_G4_VGA_TRAIN_TIME_SHFT                                                     0

#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_ADDR(x)                                                           ((x) + 0x100 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_OFFS                                                              (0x100 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_RMSK                                                                    0xff
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_G4_DFE_TRAIN_TIME_FOM_BMSK                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG3_G4_DFE_TRAIN_TIME_FOM_SHFT                                                 0

#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_ADDR(x)                                                           ((x) + 0x104 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_OFFS                                                              (0x104 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_RMSK                                                                     0x1
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_RSVD_BMSK                                                                0x1
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG4_RSVD_SHFT                                                                  0

#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_ADDR(x)                                                           ((x) + 0x108 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_OFFS                                                              (0x108 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_RMSK                                                                    0x1f
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_G4_VTH_ADAPT_MODE_BMSK                                                  0x10
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_G4_VTH_ADAPT_MODE_SHFT                                                     4
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_G4_DFE_TAP345_ADAPT_EN_BMSK                                              0x8
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_G4_DFE_TAP345_ADAPT_EN_SHFT                                                3
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_G4_DFE_TAP2_ADAPT_EN_BMSK                                                0x4
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_G4_DFE_TAP2_ADAPT_EN_SHFT                                                  2
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_G4_RXEQ_ADAPT_MODE_BMSK                                                  0x3
#define HWIO_PCIE4_PCS_PCIE_G4_EQ_CONFIG5_G4_RXEQ_ADAPT_MODE_SHFT                                                    0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_ADDR(x)                                                     ((x) + 0x10c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_OFFS                                                        (0x10c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_G4_PRESET_P1_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_G4_PRESET_P1_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_G4_PRESET_P0_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_PRE_G4_PRESET_P0_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_ADDR(x)                                                     ((x) + 0x110 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_OFFS                                                        (0x110 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_G4_PRESET_P3_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_G4_PRESET_P3_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_G4_PRESET_P2_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_PRE_G4_PRESET_P2_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_ADDR(x)                                                     ((x) + 0x114 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_OFFS                                                        (0x114 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_G4_PRESET_P5_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_G4_PRESET_P5_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_G4_PRESET_P4_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_G4_PRESET_P4_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_ADDR(x)                                                     ((x) + 0x118 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_OFFS                                                        (0x118 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_G4_PRESET_P7_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_G4_PRESET_P7_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_G4_PRESET_P6_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_PRE_G4_PRESET_P6_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_ADDR(x)                                                     ((x) + 0x11c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_OFFS                                                        (0x11c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_G4_PRESET_P9_PRE_BMSK                                             0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_G4_PRESET_P9_PRE_SHFT                                                4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_G4_PRESET_P8_PRE_BMSK                                              0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_PRE_G4_PRESET_P8_PRE_SHFT                                                0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_ADDR(x)                                                       ((x) + 0x120 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_OFFS                                                          (0x120 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_G4_PRESET_P10_PRE_RS_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_G4_PRESET_P10_PRE_RS_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_G4_PRESET_P10_PRE_BMSK                                               0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_PRE_G4_PRESET_P10_PRE_SHFT                                                 0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_ADDR(x)                                                  ((x) + 0x124 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_OFFS                                                     (0x124 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_G4_PRESET_P3_PRE_RS_BMSK                                       0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_G4_PRESET_P3_PRE_RS_SHFT                                          4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_G4_PRESET_P1_PRE_RS_BMSK                                        0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_PRE_RS_G4_PRESET_P1_PRE_RS_SHFT                                          0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_ADDR(x)                                                  ((x) + 0x128 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_OFFS                                                     (0x128 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_G4_PRESET_P5_PRE_RS_BMSK                                       0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_G4_PRESET_P5_PRE_RS_SHFT                                          4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_G4_PRESET_P4_PRE_RS_BMSK                                        0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_PRE_RS_G4_PRESET_P4_PRE_RS_SHFT                                          0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_ADDR(x)                                                  ((x) + 0x12c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_OFFS                                                     (0x12c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_G4_PRESET_P9_PRE_RS_BMSK                                       0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_G4_PRESET_P9_PRE_RS_SHFT                                          4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_G4_PRESET_P6_PRE_RS_BMSK                                        0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_PRE_RS_G4_PRESET_P6_PRE_RS_SHFT                                          0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_ADDR(x)                                                    ((x) + 0x130 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_OFFS                                                       (0x130 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_G4_PRESET_P1_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_G4_PRESET_P1_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_G4_PRESET_P0_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P0_P1_POST_G4_PRESET_P0_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_ADDR(x)                                                    ((x) + 0x134 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_OFFS                                                       (0x134 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_G4_PRESET_P3_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_G4_PRESET_P3_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_G4_PRESET_P2_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P2_P3_POST_G4_PRESET_P2_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_ADDR(x)                                                    ((x) + 0x138 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_OFFS                                                       (0x138 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_G4_PRESET_P5_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_G4_PRESET_P5_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_G4_PRESET_P4_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_G4_PRESET_P4_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_ADDR(x)                                                    ((x) + 0x13c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_OFFS                                                       (0x13c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_G4_PRESET_P7_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_G4_PRESET_P7_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_G4_PRESET_P6_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P7_POST_G4_PRESET_P6_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_ADDR(x)                                                    ((x) + 0x140 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_OFFS                                                       (0x140 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_G4_PRESET_P9_POST_BMSK                                           0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_G4_PRESET_P9_POST_SHFT                                              4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_G4_PRESET_P8_POST_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P8_P9_POST_G4_PRESET_P8_POST_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_ADDR(x)                                                      ((x) + 0x144 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_OFFS                                                         (0x144 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_G4_PRESET_P10_POST_RS_BMSK                                         0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_G4_PRESET_P10_POST_RS_SHFT                                            4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_G4_PRESET_P10_POST_BMSK                                             0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P10_POST_G4_PRESET_P10_POST_SHFT                                               0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_ADDR(x)                                                 ((x) + 0x148 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_OFFS                                                    (0x148 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_RMSK                                                          0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_G4_PRESET_P3_POST_RS_BMSK                                     0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_G4_PRESET_P3_POST_RS_SHFT                                        4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_G4_PRESET_P1_POST_RS_BMSK                                      0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P1_P3_POST_RS_G4_PRESET_P1_POST_RS_SHFT                                        0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_ADDR(x)                                                 ((x) + 0x14c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_OFFS                                                    (0x14c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_RMSK                                                          0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_G4_PRESET_P5_POST_RS_BMSK                                     0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_G4_PRESET_P5_POST_RS_SHFT                                        4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_G4_PRESET_P4_POST_RS_BMSK                                      0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P4_P5_POST_RS_G4_PRESET_P4_POST_RS_SHFT                                        0

#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_ADDR(x)                                                 ((x) + 0x150 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_OFFS                                                    (0x150 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_RMSK                                                          0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_G4_PRESET_P9_POST_RS_BMSK                                     0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_G4_PRESET_P9_POST_RS_SHFT                                        4
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_G4_PRESET_P6_POST_RS_BMSK                                      0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRESET_P6_P9_POST_RS_G4_PRESET_P6_POST_RS_SHFT                                        0

#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_ADDR(x)                                                           ((x) + 0x154 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_OFFS                                                              (0x154 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RMSK                                                                    0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_G4_TX_IDLE_LVL_BMSK                                                     0x60
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_G4_TX_IDLE_LVL_SHFT                                                        5
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_G4_TXMGN_MAIN_BMSK                                                      0x1f
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_G4_TXMGN_MAIN_SHFT                                                         0

#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_ADDR(x)                                                        ((x) + 0x158 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_OFFS                                                           (0x158 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_RMSK                                                                 0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_G4_TX_IDLE_LVL_RS_BMSK                                               0x60
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_G4_TX_IDLE_LVL_RS_SHFT                                                  5
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_G4_TXMGN_MAIN_RS_BMSK                                                0x1f
#define HWIO_PCIE4_PCS_PCIE_G4_TXMGN_MAIN_RS_G4_TXMGN_MAIN_RS_SHFT                                                   0

#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_ADDR(x)                                                             ((x) + 0x15c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_OFFS                                                                (0x15c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RMSK                                                                      0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_G4_PRE_GAIN_BMSK                                                          0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_G4_PRE_GAIN_SHFT                                                             0

#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_ADDR(x)                                                            ((x) + 0x160 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_OFFS                                                               (0x160 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RMSK                                                                     0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_G4_POST_GAIN_BMSK                                                        0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_G4_POST_GAIN_SHFT                                                           0

#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_ADDR(x)                                                      ((x) + 0x164 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_OFFS                                                         (0x164 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_G4_POST_OFFSET_BMSK                                                0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_G4_POST_OFFSET_SHFT                                                   4
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_G4_PRE_OFFSET_BMSK                                                  0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_G4_PRE_OFFSET_SHFT                                                    0

#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_ADDR(x)                                                          ((x) + 0x168 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_OFFS                                                             (0x168 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_RMSK                                                                   0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_G4_PRE_GAIN_RS_BMSK                                                    0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_GAIN_RS_G4_PRE_GAIN_RS_SHFT                                                       0

#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_ADDR(x)                                                         ((x) + 0x16c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_OFFS                                                            (0x16c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_RMSK                                                                  0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_G4_POST_GAIN_RS_BMSK                                                  0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_POST_GAIN_RS_G4_POST_GAIN_RS_SHFT                                                     0

#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_ADDR(x)                                                   ((x) + 0x170 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_OFFS                                                      (0x170 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_RMSK                                                            0xff
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_G4_POST_OFFSET_RS_BMSK                                          0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_G4_POST_OFFSET_RS_SHFT                                             4
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_G4_PRE_OFFSET_RS_BMSK                                            0xf
#define HWIO_PCIE4_PCS_PCIE_G4_PRE_POST_OFFSET_RS_G4_PRE_OFFSET_RS_SHFT                                              0

#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_ADDR(x)                                                     ((x) + 0x174 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_OFFS                                                        (0x174 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_L1P2_CODE_BMSK                                                    0x30
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_L1P2_CODE_SHFT                                                       4
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_L1P1_CODE_BMSK                                                     0xc
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_L1P1_CODE_SHFT                                                       2
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_L1P0_CODE_BMSK                                                     0x3
#define HWIO_PCIE4_PCS_PCIE_POWER_STATE_CONFIG5_L1P0_CODE_SHFT                                                       0

#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_ADDR(x)                                                            ((x) + 0x178 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_OFFS                                                               (0x178 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_RMSK                                                                     0x1f
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_MBUS_INT_XLINK_EN_BMSK                                                   0x10
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_MBUS_INT_XLINK_EN_SHFT                                                      4
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_MBUS_VIRTUAL_MAC_EN_BMSK                                                  0x8
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_MBUS_VIRTUAL_MAC_EN_SHFT                                                    3
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_G4_MBUS_EN_BMSK                                                           0x4
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_G4_MBUS_EN_SHFT                                                             2
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_G3_MBUS_EN_BMSK                                                           0x2
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_G3_MBUS_EN_SHFT                                                             1
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_G12_MBUS_EN_BMSK                                                          0x1
#define HWIO_PCIE4_PCS_PCIE_MBUS_CONFIG1_G12_MBUS_EN_SHFT                                                            0

#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_ADDR(x)                                                    ((x) + 0x17c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_OFFS                                                       (0x17c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_RX_MGN_TRACK_ONLY_EN_BMSK                                        0x80
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_RX_MGN_TRACK_ONLY_EN_SHFT                                           7
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_RX_MGN_AUX_CLK_RESET_CFG_BMSK                                    0x40
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_RX_MGN_AUX_CLK_RESET_CFG_SHFT                                       6
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_RX_MGN_RXDATA_VLD_IGNORE_BMSK                                    0x20
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_RX_MGN_RXDATA_VLD_IGNORE_SHFT                                       5
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_RX_MGN_DIRECTION_FLIP_BMSK                                       0x10
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_RX_MGN_DIRECTION_FLIP_SHFT                                          4
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_G4_RX_MGN_FTUNE_EN_BMSK                                           0x8
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_G4_RX_MGN_FTUNE_EN_SHFT                                             3
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_G3_RX_MGN_FTUNE_EN_BMSK                                           0x4
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_G3_RX_MGN_FTUNE_EN_SHFT                                             2
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_G4_RX_MGN_EN_BMSK                                                 0x2
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_G4_RX_MGN_EN_SHFT                                                   1
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_G3_RX_MGN_EN_BMSK                                                 0x1
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG1_G3_RX_MGN_EN_SHFT                                                   0

#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_ADDR(x)                                                    ((x) + 0x180 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_OFFS                                                       (0x180 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_RX_MGN_FTUNE_ERR_COUNT_THRESH_BMSK                               0xf0
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_RX_MGN_FTUNE_ERR_COUNT_THRESH_SHFT                                  4
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_ECU_REQ_DLY_COUNT_MAX_BMSK                                        0xf
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG2_ECU_REQ_DLY_COUNT_MAX_SHFT                                          0

#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_ADDR(x)                                                    ((x) + 0x184 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_OFFS                                                       (0x184 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_RMSK                                                             0xff
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_RX_MGN_V_AUX_CLK_RESET_CFG_BMSK                                  0x80
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_RX_MGN_V_AUX_CLK_RESET_CFG_SHFT                                     7
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_RX_MGN_V_OFS_KEEP_EN_BMSK                                        0x40
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_RX_MGN_V_OFS_KEEP_EN_SHFT                                           6
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_RX_MGN_MODE_SEL_BMSK                                             0x20
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_RX_MGN_MODE_SEL_SHFT                                                5
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_RX_MGN_FTUNE_DONE_CFG_BMSK                                       0x10
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_RX_MGN_FTUNE_DONE_CFG_SHFT                                          4
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_MBUS_P2M_CW_TO_COUNT_MAX_BMSK                                     0xf
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG3_MBUS_P2M_CW_TO_COUNT_MAX_SHFT                                       0

#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_ADDR(x)                                                    ((x) + 0x188 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_OFFS                                                       (0x188 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_RMSK                                                             0x1f
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_RX_MGN_V_DIRECTION_FLIP_BMSK                                     0x10
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_RX_MGN_V_DIRECTION_FLIP_SHFT                                        4
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_RX_MGN_V_STEP_MULT_BMSK                                           0xc
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_RX_MGN_V_STEP_MULT_SHFT                                             2
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_RX_MGN_V_MAX_OFS_BMSK                                             0x3
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG4_RX_MGN_V_MAX_OFS_SHFT                                               0

#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_ADDR(x)                                                    ((x) + 0x18c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_OFFS                                                       (0x18c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_RMSK                                                              0xf
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_RX_MGN_AUX_OFS_ADJ_BMSK                                           0xf
#define HWIO_PCIE4_PCS_PCIE_RX_MARGINING_CONFIG5_RX_MGN_AUX_OFS_ADJ_SHFT                                             0

#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_ADDR(x)                                                          ((x) + 0x190 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_OFFS                                                             (0x190 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G4_VTH_ADPT_EN_BMSK                                                    0x80
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G4_VTH_ADPT_EN_SHFT                                                       7
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G3_VTH_ADPT_EN_BMSK                                                    0x40
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G3_VTH_ADPT_EN_SHFT                                                       6
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G34_TXADPT_EN_MODE_SEL_BMSK                                            0x20
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G34_TXADPT_EN_MODE_SEL_SHFT                                               5
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G34_VGA_ADPT_EN_MODE_SEL_BMSK                                          0x10
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G34_VGA_ADPT_EN_MODE_SEL_SHFT                                             4
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G34_VGA_DFE_GAP_TIME_BMSK                                               0xf
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG1_G34_VGA_DFE_GAP_TIME_SHFT                                                 0

#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_ADDR(x)                                                          ((x) + 0x194 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_OFFS                                                             (0x194 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_RMSK                                                                   0xdf
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G4_CTLE_BKGND_CAL_EN_BMSK                                              0x80
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G4_CTLE_BKGND_CAL_EN_SHFT                                                 7
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G3_CTLE_BKGND_CAL_EN_BMSK                                              0x40
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G3_CTLE_BKGND_CAL_EN_SHFT                                                 6
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G4_OFFSET_ADAPT_EN_BMSK                                                0x10
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G4_OFFSET_ADAPT_EN_SHFT                                                   4
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G3_OFFSET_ADAPT_EN_BMSK                                                 0x8
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G3_OFFSET_ADAPT_EN_SHFT                                                   3
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G12_OFFSET_ADAPT_EN_BMSK                                                0x4
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G12_OFFSET_ADAPT_EN_SHFT                                                  2
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G4_DFE_TAP1_ADAPT_EN_BMSK                                               0x2
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G4_DFE_TAP1_ADAPT_EN_SHFT                                                 1
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G3_DFE_TAP1_ADAPT_EN_BMSK                                               0x1
#define HWIO_PCIE4_PCS_PCIE_G34_EQ_CONFIG2_G3_DFE_TAP1_ADAPT_EN_SHFT                                                 0

#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_ADDR(x)                                                          ((x) + 0x198 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_OFFS                                                             (0x198 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_RMSK                                                                    0x7
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_FOM_MGN_ERR_DLY_RST_EN_BMSK                                             0x4
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_FOM_MGN_ERR_DLY_RST_EN_SHFT                                               2
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_FOM_MGN_ONLY_EN_BMSK                                                    0x2
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_FOM_MGN_ONLY_EN_SHFT                                                      1
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_FOM_RXEQ_CLR_RX_ACTIVE_EN_BMSK                                          0x1
#define HWIO_PCIE4_PCS_PCIE_FOM_EQ_CONFIG1_FOM_RXEQ_CLR_RX_ACTIVE_EN_SHFT                                            0

#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_ADDR(x)                                                       ((x) + 0x19c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_OFFS                                                          (0x19c + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_G3_FOM_MGN_TIME_BMSK                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG1_G3_FOM_MGN_TIME_SHFT                                                   0

#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_ADDR(x)                                                       ((x) + 0x1a0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_OFFS                                                          (0x1a0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_G3_FOM_NUM_V_MEAS_BMSK                                              0xe0
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_G3_FOM_NUM_V_MEAS_SHFT                                                 5
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_G3_FOM_NUM_H_MEAS_BMSK                                              0x18
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_G3_FOM_NUM_H_MEAS_SHFT                                                 3
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_G3_FOM_SEQ_SEL_BMSK                                                  0x7
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG2_G3_FOM_SEQ_SEL_SHFT                                                    0

#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_ADDR(x)                                                       ((x) + 0x1a4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_OFFS                                                          (0x1a4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_RMSK                                                                0x7f
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_G3_FOM_ZOFS_RETRY_ON_ERR_COUNT_BMSK                                 0x60
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_G3_FOM_ZOFS_RETRY_ON_ERR_COUNT_SHFT                                    5
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_G3_FOM_END_ON_ZOFS_ERR_EN_BMSK                                      0x10
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_G3_FOM_END_ON_ZOFS_ERR_EN_SHFT                                         4
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_G3_FOM_V_WEIGHT_BMSK                                                 0xc
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_G3_FOM_V_WEIGHT_SHFT                                                   2
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_G3_FOM_H_WEIGHT_BMSK                                                 0x3
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG3_G3_FOM_H_WEIGHT_SHFT                                                   0

#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_ADDR(x)                                                       ((x) + 0x1a8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_OFFS                                                          (0x1a8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_G3_FOM_RX_MGN_V_ERR_COUNT_THRESH_BMSK                               0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_G3_FOM_RX_MGN_V_ERR_COUNT_THRESH_SHFT                                  4
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_G3_FOM_RX_MGN_H_ERR_COUNT_THRESH_BMSK                                0xf
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG4_G3_FOM_RX_MGN_H_ERR_COUNT_THRESH_SHFT                                  0

#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_ADDR(x)                                                       ((x) + 0x1ac + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_OFFS                                                          (0x1ac + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_RMSK                                                                0xf3
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_G3_FOM_RX_MGN_AUX_OFS_ADJ_BMSK                                      0xf0
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_G3_FOM_RX_MGN_AUX_OFS_ADJ_SHFT                                         4
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_G3_FOM_RXEQ_ADAPT_MODE_BMSK                                          0x3
#define HWIO_PCIE4_PCS_PCIE_G3_FOM_EQ_CONFIG5_G3_FOM_RXEQ_ADAPT_MODE_SHFT                                            0

#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_ADDR(x)                                                       ((x) + 0x1b0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_OFFS                                                          (0x1b0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_G4_FOM_MGN_TIME_BMSK                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG1_G4_FOM_MGN_TIME_SHFT                                                   0

#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_ADDR(x)                                                       ((x) + 0x1b4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_OFFS                                                          (0x1b4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_G4_FOM_NUM_V_MEAS_BMSK                                              0xe0
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_G4_FOM_NUM_V_MEAS_SHFT                                                 5
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_G4_FOM_NUM_H_MEAS_BMSK                                              0x18
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_G4_FOM_NUM_H_MEAS_SHFT                                                 3
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_G4_FOM_SEQ_SEL_BMSK                                                  0x7
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG2_G4_FOM_SEQ_SEL_SHFT                                                    0

#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_ADDR(x)                                                       ((x) + 0x1b8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_OFFS                                                          (0x1b8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_RMSK                                                                0x7f
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_G4_FOM_ZOFS_RETRY_ON_ERR_COUNT_BMSK                                 0x60
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_G4_FOM_ZOFS_RETRY_ON_ERR_COUNT_SHFT                                    5
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_G4_FOM_END_ON_ZOFS_ERR_EN_BMSK                                      0x10
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_G4_FOM_END_ON_ZOFS_ERR_EN_SHFT                                         4
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_G4_FOM_V_WEIGHT_BMSK                                                 0xc
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_G4_FOM_V_WEIGHT_SHFT                                                   2
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_G4_FOM_H_WEIGHT_BMSK                                                 0x3
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG3_G4_FOM_H_WEIGHT_SHFT                                                   0

#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_ADDR(x)                                                       ((x) + 0x1bc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_OFFS                                                          (0x1bc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_G4_FOM_RX_MGN_V_ERR_COUNT_THRESH_BMSK                               0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_G4_FOM_RX_MGN_V_ERR_COUNT_THRESH_SHFT                                  4
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_G4_FOM_RX_MGN_H_ERR_COUNT_THRESH_BMSK                                0xf
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG4_G4_FOM_RX_MGN_H_ERR_COUNT_THRESH_SHFT                                  0

#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_ADDR(x)                                                       ((x) + 0x1c0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_OFFS                                                          (0x1c0 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_RMSK                                                                0xf3
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_IN(x))
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_G4_FOM_RX_MGN_AUX_OFS_ADJ_BMSK                                      0xf0
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_G4_FOM_RX_MGN_AUX_OFS_ADJ_SHFT                                         4
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_G4_FOM_RXEQ_ADAPT_MODE_BMSK                                          0x3
#define HWIO_PCIE4_PCS_PCIE_G4_FOM_EQ_CONFIG5_G4_FOM_RXEQ_ADAPT_MODE_SHFT                                            0

#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_ADDR(x)                                                        ((x) + 0x1c4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_OFFS                                                           (0x1c4 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_RMSK                                                                  0xf
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_SW_LINK_IRQ_MX_BMSK                                                   0x8
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_SW_LINK_IRQ_MX_SHFT                                                     3
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_SW_LINK_IRQ_BMSK                                                      0x4
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_SW_LINK_IRQ_SHFT                                                        2
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_LINK_IRQ_CLR_BMSK                                                     0x2
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_LINK_IRQ_CLR_SHFT                                                       1
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_LINK_IRQ_EN_BMSK                                                      0x1
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG1_LINK_IRQ_EN_SHFT                                                        0

#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_ADDR(x)                                                        ((x) + 0x1c8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_OFFS                                                           (0x1c8 + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_RMSK                                                                 0xff
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_LINK_IRQ_COUNT_THRESH_VAL_BMSK                                       0xf8
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_LINK_IRQ_COUNT_THRESH_VAL_SHFT                                          3
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_LINK_IRQ_EVENT_SEL_BMSK                                               0x7
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_CONFIG2_LINK_IRQ_EVENT_SEL_SHFT                                                 0

#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_STATUS_ADDR(x)                                                         ((x) + 0x1cc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_STATUS_OFFS                                                            (0x1cc + 0x7400)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_STATUS_RMSK                                                                   0x1
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_PCIE_LINK_IRQ_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_STATUS_LINK_IRQ_STATUS_BMSK                                                   0x1
#define HWIO_PCIE4_PCS_PCIE_LINK_IRQ_STATUS_LINK_IRQ_STATUS_SHFT                                                     0

/*----------------------------------------------------------------------------
 * MODULE: PCIE4_PCS_LANE0_PCS_LANE_PCIE4_PCS_LANE0_PCIE4_PCS_LANE
 *--------------------------------------------------------------------------*/

#define PCIE4_PCS_LANE0_PCS_LANE_PCIE4_PCS_LANE0_PCIE4_PCS_LANE_REG_BASE                      (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00007800)
#define PCIE4_PCS_LANE0_PCS_LANE_PCIE4_PCS_LANE0_PCIE4_PCS_LANE_REG_BASE_SIZE                 0x4c
#define PCIE4_PCS_LANE0_PCS_LANE_PCIE4_PCS_LANE0_PCIE4_PCS_LANE_REG_BASE_USED                 0x48
#define PCIE4_PCS_LANE0_PCS_LANE_PCIE4_PCS_LANE0_PCIE4_PCS_LANE_REG_BASE_OFFS                 0x00007800

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_ADDR(x)                                     ((x) + 0x0 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_OFFS                                        (0x0 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_RMSK                                               0xf
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_RX_SAMPLER_CAL_DONE_BMSK                           0x8
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_RX_SAMPLER_CAL_DONE_SHFT                             3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                    0x4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                      2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_REC_DETECT_DONE_BMSK                               0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_REC_DETECT_DONE_SHFT                                 1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_REC_DETECT_OUTCOME_BMSK                            0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS1_REC_DETECT_OUTCOME_SHFT                              0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_ADDR(x)                                     ((x) + 0x4 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_OFFS                                        (0x4 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_RMSK                                              0x1f
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_INVLD_HDR_BMSK                                    0x10
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_INVLD_HDR_SHFT                                       4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_DISPARITY_ERROR_BMSK                               0x8
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_DISPARITY_ERROR_SHFT                                 3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_BMSK                          0x4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_SHFT                            2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_BMSK                          0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_SHFT                            1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_DEC_ERR_BMSK                                       0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_DEC_ERR_SHFT                                         0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x)                               ((x) + 0x8 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_OFFS                                  (0x8 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_RMSK                                         0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_STATUS2_CLEAR_BMSK                           0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS2_CLEAR_STATUS2_CLEAR_SHFT                             0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS3_ADDR(x)                                     ((x) + 0xc + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS3_OFFS                                        (0xc + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS3_RMSK                                              0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS3_DEC_ERR_CNT_BMSK                                  0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PCS_STATUS3_DEC_ERR_CNT_SHFT                                     0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_ADDR(x)                       ((x) + 0x10 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_OFFS                          (0x10 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_BMSK             0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_SHFT                0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_ADDR(x)                       ((x) + 0x14 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_OFFS                          (0x14 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_BMSK             0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_SHFT                0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_ADDR(x)                                 ((x) + 0x18 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_OFFS                                    (0x18 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_RMSK                                          0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_MISMATCH_DURING_PASS2_BMSK               0x80
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_MISMATCH_DURING_PASS2_SHFT                  7
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_MISMATCH_DURING_PASS1_BMSK               0x40
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_MISMATCH_DURING_PASS1_SHFT                  6
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_CHECK_PASS2_DONE_BMSK                    0x20
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_CHECK_PASS2_DONE_SHFT                       5
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_CHK_RXEQ_TRAINING_DONE_BMSK              0x10
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_CHK_RXEQ_TRAINING_DONE_SHFT                 4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                       0x8
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                         3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                     0x4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                       2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                   0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                     1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_CHECK_PASS1_DONE_BMSK                     0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CHK_STATUS_BIST_CHECK_PASS1_DONE_SHFT                       0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_ADDR(x)                                  ((x) + 0x1c + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_OFFS                                     (0x1c + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_RMSK                                           0x1f
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_RXSTANDBY_BMSK                              0x10
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_RXSTANDBY_SHFT                                 4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_BMSK                            0x8
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_SHFT                              3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_BMSK                     0x4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_SHFT                       2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_RXPOLARITY_BMSK                              0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_RXPOLARITY_SHFT                                1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_TXELECIDLE_BMSK                              0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_SW_CTRL1_SW_TXELECIDLE_SHFT                                0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_ADDR(x)                                  ((x) + 0x20 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_OFFS                                     (0x20 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_RMSK                                           0x1f
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_RXSTANDBY_MX_BMSK                           0x10
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_RXSTANDBY_MX_SHFT                              4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_BMSK                         0x8
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_SHFT                           3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_BMSK                         0x4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_SHFT                           2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_BMSK                           0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_SHFT                             1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_BMSK                           0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_SHFT                             0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x)                                 ((x) + 0x24 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_OFFS                                    (0x24 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_RMSK                                           0x7
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_SW_RXSTANDBYSTATUS_BMSK                        0x4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_SW_RXSTANDBYSTATUS_SHFT                          2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                             0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                               1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                              0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x)                                 ((x) + 0x28 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_OFFS                                    (0x28 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_RMSK                                           0x7
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_SW_RXSTANDBYSTATUS_MX_BMSK                     0x4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_SW_RXSTANDBYSTATUS_MX_SHFT                       2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                          0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                            1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                           0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                             0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_ADDR(x)                                   ((x) + 0x2c + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_OFFS                                      (0x2c + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_RMSK                                             0xf
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_BMSK                      0x8
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_SHFT                        3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_BMSK                         0x4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_SHFT                           2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_FORCE_REC_DETECTED_BMSK                          0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_FORCE_REC_DETECTED_SHFT                            1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_FORCE_RX_SIGDET_BMSK                             0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL1_FORCE_RX_SIGDET_SHFT                               0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_ADDR(x)                                       ((x) + 0x30 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_OFFS                                          (0x30 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_RMSK                                                0xfb
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                           0x80
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                              7
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                 0x40
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                    6
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                         0x20
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                            5
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_PAT_SEL_BMSK                                   0x10
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_PAT_SEL_SHFT                                      4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_SHORT_PATTERN_LENGTH_BMSK                       0x8
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_SHORT_PATTERN_LENGTH_SHFT                         3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_TX_EN_BMSK                                      0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_TX_EN_SHFT                                        1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_TXRX_EN_BMSK                                    0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_BIST_CTRL_BIST_TXRX_EN_SHFT                                      0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_ADDR(x)                                      ((x) + 0x34 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_OFFS                                         (0x34 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_RMSK                                               0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_PRBS_SEED0_BMSK                                    0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED0_PRBS_SEED0_SHFT                                       0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_ADDR(x)                                      ((x) + 0x38 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_OFFS                                         (0x38 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_RMSK                                               0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_PRBS_SEED1_BMSK                                    0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_PRBS_SEED1_PRBS_SEED1_SHFT                                       0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_ADDR(x)                                  ((x) + 0x3c + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_OFFS                                     (0x3c + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_RMSK                                           0xff
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_BMSK                        0xf0
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_SHFT                           4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                               0x8
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                 3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                               0x4
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                 2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                               0x2
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                 1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                               0x1
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                 0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_ADDR(x)                                       ((x) + 0x40 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_OFFS                                          (0x40 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_RMSK                                                 0x3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_DFE_TRACK_WAIT_TIME_BMSK                             0x3
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_EQ_CONFIG_DFE_TRACK_WAIT_TIME_SHFT                               0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_ADDR(x)                                   ((x) + 0x44 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_OFFS                                      (0x44 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_RMSK                                            0x7f
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_BMSK                        0x7f
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_SHFT                           0

#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_ADDR(x)                                   ((x) + 0x48 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_OFFS                                      (0x48 + 0x7800)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_RMSK                                            0x7f
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_BMSK                        0x7f
#define HWIO_PCIE4_PCS_LANE0_PCS_LANE_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_SHFT                           0

/*----------------------------------------------------------------------------
 * MODULE: PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_PCIE_LANE
 *--------------------------------------------------------------------------*/

#define PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_PCIE_LANE_REG_BASE                                       (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00007a00)
#define PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_PCIE_LANE_REG_BASE_SIZE                                  0xac
#define PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_PCIE_LANE_REG_BASE_USED                                  0xa8
#define PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_PCIE_LANE_REG_BASE_OFFS                                  0x00007a00

#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x)                                           ((x) + 0x0 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_OFFS                                              (0x0 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RMSK                                                    0xff
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_IN(x))
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_G3_PRESET_OVERRIDE_POST_BMSK                            0xf0
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_G3_PRESET_OVERRIDE_POST_SHFT                               4
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_G3_PRESET_OVERRIDE_PRE_BMSK                              0xf
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_G3_PRESET_OVERRIDE_PRE_SHFT                                0

#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x)                                        ((x) + 0x4 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_OFFS                                           (0x4 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_RMSK                                                 0xff
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_G3_PRESET_OVERRIDE_POST_RS_BMSK                      0xf0
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_G3_PRESET_OVERRIDE_POST_RS_SHFT                         4
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_G3_PRESET_OVERRIDE_PRE_RS_BMSK                        0xf
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_OVERRIDE_PRE_POST_RS_G3_PRESET_OVERRIDE_PRE_RS_SHFT                          0

#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR(x)                                                    ((x) + 0x8 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_OFFS                                                       (0x8 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_RMSK                                                              0x3
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_IN(x))
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_G4_PRESET_OVERRIDE_EN_BMSK                                        0x2
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_G4_PRESET_OVERRIDE_EN_SHFT                                          1
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_G3_PRESET_OVERRIDE_EN_BMSK                                        0x1
#define HWIO_PCIE4_PCS_LANE0_PRESET_OVERRIDE_EN_G3_PRESET_OVERRIDE_EN_SHFT                                          0

#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_ADDR(x)                                                      ((x) + 0xc + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_OFFS                                                         (0xc + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_IN(x))
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_G3_PRESET_DSBL_L_BMSK                                              0xff
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_L_G3_PRESET_DSBL_L_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_ADDR(x)                                                      ((x) + 0x10 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_OFFS                                                         (0x10 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_RMSK                                                                0x7
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_IN(x))
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_G3_PRESET_DSBL_H_BMSK                                               0x7
#define HWIO_PCIE4_PCS_LANE0_G3_PRESET_DSBL_H_G3_PRESET_DSBL_H_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_ADDR(x)                                                       ((x) + 0x14 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_OFFS                                                          (0x14 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_RMSK                                                                 0xf
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_IN(x))
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_TXEIDLE_ONLY_BMSK                                  0x8
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_TXEIDLE_ONLY_SHFT                                    3
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_TXEIDLE_ONLY_BMSK                                  0x4
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_TXEIDLE_ONLY_SHFT                                    2
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_BMSK                                               0x2
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_SHFT                                                 1
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_BMSK                                               0x1
#define HWIO_PCIE4_PCS_LANE0_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR(x)                                                     ((x) + 0x18 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_OFFS                                                        (0x18 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_LGC_EN_BMSK                                             0x80
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_LGC_EN_SHFT                                                7
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_MODE_BMSK                                               0x40
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_MODE_SHFT                                                  6
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_EVAL_NUM_BMSK                                           0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_EVAL_NUM_SHFT                                              0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR(x)                                                     ((x) + 0x1c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_OFFS                                                        (0x1c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_RMSK                                                              0x77
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_RXEQ_DONE_POST_DC_NUM_BMSK                                        0x70
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_RXEQ_DONE_POST_DC_NUM_SHFT                                           4
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_RXEQ_DONE_PRE_DC_NUM_BMSK                                          0x7
#define HWIO_PCIE4_PCS_LANE0_RXEQ_DONE_CONFIG2_RXEQ_DONE_PRE_DC_NUM_SHFT                                            0

#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_ADDR(x)                                                       ((x) + 0x20 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_OFFS                                                          (0x20 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_RMSK                                                                 0xf
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_MBUS_P2M_CW_TO_EXPIRED_BMSK                                          0x8
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_MBUS_P2M_CW_TO_EXPIRED_SHFT                                            3
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_RX_MARGINING_ON_BMSK                                                 0x4
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_RX_MARGINING_ON_SHFT                                                   2
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_PCS_LANE_OFF_METHOD_BMSK                                             0x2
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_PCS_LANE_OFF_METHOD_SHFT                                               1
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_PCS_LANE_OFF_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_LANE0_PCIE_PCS_STATUS_PCS_LANE_OFF_SHFT                                                      0

#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_ADDR(x)                                                        ((x) + 0x24 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_OFFS                                                           (0x24 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_RMSK                                                                  0x3
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_SW_DIRCHANGE_BMSK                                                     0x2
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_SW_DIRCHANGE_SHFT                                                       1
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_SW_LANE_DISABLE_BMSK                                                  0x1
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL2_SW_LANE_DISABLE_SHFT                                                    0

#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_ADDR(x)                                                        ((x) + 0x28 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_OFFS                                                           (0x28 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_RMSK                                                                  0x3
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_SW_DIRCHANGE_MX_BMSK                                                  0x2
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_SW_DIRCHANGE_MX_SHFT                                                    1
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_SW_LANE_DISABLE_MX_BMSK                                               0x1
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL2_SW_LANE_DISABLE_MX_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_ADDR(x)                                                        ((x) + 0x2c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_OFFS                                                           (0x2c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_RMSK                                                                 0xff
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_SW_M2P_MBUS_BMSK                                                     0xff
#define HWIO_PCIE4_PCS_LANE0_INSIG_SW_CTRL3_SW_M2P_MBUS_SHFT                                                        0

#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_ADDR(x)                                                        ((x) + 0x30 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_OFFS                                                           (0x30 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_RMSK                                                                  0x1
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_SW_M2P_MBUS_MX_BMSK                                                   0x1
#define HWIO_PCIE4_PCS_LANE0_INSIG_MX_CTRL3_SW_M2P_MBUS_MX_SHFT                                                     0

#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_ADDR(x)                                                       ((x) + 0x34 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_OFFS                                                          (0x34 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_SW_G4_LEFDC_PRE_BMSK                                                0xc0
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_SW_G4_LEFDC_PRE_SHFT                                                   6
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_SW_G4_LEFDC_POST_BMSK                                               0x30
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_SW_G4_LEFDC_POST_SHFT                                                  4
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_SW_G3_LEFDC_PRE_BMSK                                                 0xc
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_SW_G3_LEFDC_PRE_SHFT                                                   2
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_SW_G3_LEFDC_POST_BMSK                                                0x3
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL2_SW_G3_LEFDC_POST_SHFT                                                  0

#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_ADDR(x)                                                       ((x) + 0x38 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_OFFS                                                          (0x38 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_RMSK                                                                0x55
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_SW_G4_LEFDC_PRE_MX_BMSK                                             0x40
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_SW_G4_LEFDC_PRE_MX_SHFT                                                6
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_SW_G4_LEFDC_POST_MX_BMSK                                            0x10
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_SW_G4_LEFDC_POST_MX_SHFT                                               4
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_SW_G3_LEFDC_PRE_MX_BMSK                                              0x4
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_SW_G3_LEFDC_PRE_MX_SHFT                                                2
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_SW_G3_LEFDC_POST_MX_BMSK                                             0x1
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL2_SW_G3_LEFDC_POST_MX_SHFT                                               0

#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_ADDR(x)                                                       ((x) + 0x3c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_OFFS                                                          (0x3c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_SW_P2M_MBUS_BMSK                                                    0xff
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL3_SW_P2M_MBUS_SHFT                                                       0

#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_ADDR(x)                                                       ((x) + 0x40 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_OFFS                                                          (0x40 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_RMSK                                                                 0x1
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_SW_P2M_MBUS_MX_BMSK                                                  0x1
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL3_SW_P2M_MBUS_MX_SHFT                                                    0

#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_ADDR(x)                                                       ((x) + 0x44 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_OFFS                                                          (0x44 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_RMSK                                                                 0xf
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_IN(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_SW_G4_FOM_BMSK                                                       0xc
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_SW_G4_FOM_SHFT                                                         2
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_SW_G3_FOM_BMSK                                                       0x3
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_SW_CTRL4_SW_G3_FOM_SHFT                                                         0

#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_ADDR(x)                                                       ((x) + 0x48 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_OFFS                                                          (0x48 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_RMSK                                                                 0x5
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_IN(x))
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_SW_G4_FOM_MX_BMSK                                                    0x4
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_SW_G4_FOM_MX_SHFT                                                      2
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_SW_G3_FOM_MX_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_LANE0_OUTSIG_MX_CTRL4_SW_G3_FOM_MX_SHFT                                                      0

#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x)                                           ((x) + 0x4c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_OFFS                                              (0x4c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RMSK                                                    0xff
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_IN(x))
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_G4_PRESET_OVERRIDE_POST_BMSK                            0xf0
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_G4_PRESET_OVERRIDE_POST_SHFT                               4
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_G4_PRESET_OVERRIDE_PRE_BMSK                              0xf
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_G4_PRESET_OVERRIDE_PRE_SHFT                                0

#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x)                                        ((x) + 0x50 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_OFFS                                           (0x50 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_RMSK                                                 0xff
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_G4_PRESET_OVERRIDE_POST_RS_BMSK                      0xf0
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_G4_PRESET_OVERRIDE_POST_RS_SHFT                         4
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_G4_PRESET_OVERRIDE_PRE_RS_BMSK                        0xf
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_OVERRIDE_PRE_POST_RS_G4_PRESET_OVERRIDE_PRE_RS_SHFT                          0

#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_ADDR(x)                                                      ((x) + 0x54 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_OFFS                                                         (0x54 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_IN(x))
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_G4_PRESET_DSBL_L_BMSK                                              0xff
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_L_G4_PRESET_DSBL_L_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_ADDR(x)                                                      ((x) + 0x58 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_OFFS                                                         (0x58 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_RMSK                                                                0x7
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_IN(x))
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_G4_PRESET_DSBL_H_BMSK                                               0x7
#define HWIO_PCIE4_PCS_LANE0_G4_PRESET_DSBL_H_G4_PRESET_DSBL_H_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_ADDR(x)                                                            ((x) + 0x5c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_OFFS                                                               (0x5c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_RMSK                                                                     0x8f
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_P2M_MBUS_CMD_START_BMSK                                                  0x80
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_P2M_MBUS_CMD_START_SHFT                                                     7
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_P2M_MBUS_CMD_BMSK                                                         0xf
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL1_P2M_MBUS_CMD_SHFT                                                           0

#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_ADDR(x)                                                            ((x) + 0x60 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_OFFS                                                               (0x60 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_RMSK                                                                     0xff
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_P2M_MBUS_DATA_BMSK                                                       0xff
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL2_P2M_MBUS_DATA_SHFT                                                          0

#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_ADDR(x)                                                            ((x) + 0x64 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_OFFS                                                               (0x64 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_RMSK                                                                     0xff
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_P2M_MBUS_ADDR_BMSK                                                       0xff
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL3_P2M_MBUS_ADDR_SHFT                                                          0

#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_ADDR(x)                                                            ((x) + 0x68 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_OFFS                                                               (0x68 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_RMSK                                                                     0xf3
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_IN(x))
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_P2M_MBUS_ADDR_H_BMSK                                                     0xf0
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_P2M_MBUS_ADDR_H_SHFT                                                        4
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_MBUS_P2M_CW_TO_EXPIRED_CLR_BMSK                                           0x2
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_MBUS_P2M_CW_TO_EXPIRED_CLR_SHFT                                             1
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_MBUS_SW_RESET_BMSK                                                        0x1
#define HWIO_PCIE4_PCS_LANE0_MBUS_CTRL4_MBUS_SW_RESET_SHFT                                                          0

#define HWIO_PCIE4_PCS_LANE0_MBUS_STATUS1_ADDR(x)                                                          ((x) + 0x6c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_STATUS1_OFFS                                                             (0x6c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_MBUS_STATUS1_RMSK                                                                    0x1
#define HWIO_PCIE4_PCS_LANE0_MBUS_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_MBUS_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_MBUS_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_MBUS_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_MBUS_STATUS1_SW_P2M_MBUS_CMD_STATUS_BMSK                                             0x1
#define HWIO_PCIE4_PCS_LANE0_MBUS_STATUS1_SW_P2M_MBUS_CMD_STATUS_SHFT                                               0

#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_ADDR(x)                                                    ((x) + 0x70 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_OFFS                                                       (0x70 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_RMSK                                                              0x1
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_RX_MGN_SW_RESET_BMSK                                              0x1
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_CTRL1_RX_MGN_SW_RESET_SHFT                                                0

#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_ADDR(x)                                                  ((x) + 0x74 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_OFFS                                                     (0x74 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_RX_MGN_STTS0_MARGIN_STATUS_BMSK                                0x80
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_RX_MGN_STTS0_MARGIN_STATUS_SHFT                                   7
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_RX_MGN_STTS0_MARGIN_NAK_BMSK                                   0x40
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_RX_MGN_STTS0_MARGIN_NAK_SHFT                                      6
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_RX_MGN_STTS2_ERROR_COUNT_BMSK                                  0x3f
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS1_RX_MGN_STTS2_ERROR_COUNT_SHFT                                     0

#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS2_ADDR(x)                                                  ((x) + 0x78 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS2_OFFS                                                     (0x78 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS2_RMSK                                                           0x3f
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS2_RX_MGN_Q_PI_CODE_OFS_BMSK                                      0x3f
#define HWIO_PCIE4_PCS_LANE0_RX_MARGINING_STATUS2_RX_MGN_Q_PI_CODE_OFS_SHFT                                         0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_ADDR(x)                                                         ((x) + 0x7c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_OFFS                                                            (0x7c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_RMSK                                                                   0x1
#define HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_IN(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_RXEQ_ABORT_CLR_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_LANE0_RXEQ_CONTROL1_RXEQ_ABORT_CLR_SHFT                                                      0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS1_ADDR(x)                                                          ((x) + 0x80 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS1_OFFS                                                             (0x80 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS1_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS1_RXEQ_VALUE_BMSK                                                        0xff
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS1_RXEQ_VALUE_SHFT                                                           0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_ADDR(x)                                                          ((x) + 0x84 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_OFFS                                                             (0x84 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RMSK                                                                   0x37
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_DC_ABORT_BMSK                                                     0x20
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_DC_ABORT_SHFT                                                        5
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_DC_EVAL_DONE_BMSK                                                 0x10
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_DC_EVAL_DONE_SHFT                                                    4
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_FOM_MGN_ABORT_BMSK                                                 0x4
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_FOM_MGN_ABORT_SHFT                                                   2
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_FOM_TRN_ABORT_BMSK                                                 0x2
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_FOM_TRN_ABORT_SHFT                                                   1
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_FOM_EVAL_DONE_BMSK                                                 0x1
#define HWIO_PCIE4_PCS_LANE0_RXEQ_STATUS2_RXEQ_FOM_EVAL_DONE_SHFT                                                   0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS1_ADDR(x)                                                     ((x) + 0x88 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS1_OFFS                                                        (0x88 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS1_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS1_RX_LINK_EVAL_STTS0_FOM_BMSK                                       0xff
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS1_RX_LINK_EVAL_STTS0_FOM_SHFT                                          0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_ADDR(x)                                                     ((x) + 0x8c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_OFFS                                                        (0x8c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_RMSK                                                              0xbf
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_RX_LINK_EVAL_STTS1_DC_DONE_BMSK                                   0x80
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_RX_LINK_EVAL_STTS1_DC_DONE_SHFT                                      7
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_RX_LINK_EVAL_STTS1_LEFDC_BMSK                                     0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS2_RX_LINK_EVAL_STTS1_LEFDC_SHFT                                        0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS3_ADDR(x)                                                     ((x) + 0x90 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS3_OFFS                                                        (0x90 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS3_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS3_LX_TX_STTS0_PSETCOEF_LOW_BMSK                                     0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS3_LX_TX_STTS0_PSETCOEF_LOW_SHFT                                        0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS4_ADDR(x)                                                     ((x) + 0x94 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS4_OFFS                                                        (0x94 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS4_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS4_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS4_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS4_LX_TX_STTS1_PSETCOEF_MID_BMSK                                     0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS4_LX_TX_STTS1_PSETCOEF_MID_SHFT                                        0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS5_ADDR(x)                                                     ((x) + 0x98 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS5_OFFS                                                        (0x98 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS5_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS5_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS5_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS5_LX_TX_STTS2_PSETCOEF_HI_BMSK                                      0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS5_LX_TX_STTS2_PSETCOEF_HI_SHFT                                         0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS6_ADDR(x)                                                     ((x) + 0x9c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS6_OFFS                                                        (0x9c + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS6_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS6_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS6_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS6_LX_TX_STTS3_LOCALFS_BMSK                                          0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS6_LX_TX_STTS3_LOCALFS_SHFT                                             0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS7_ADDR(x)                                                     ((x) + 0xa0 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS7_OFFS                                                        (0xa0 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS7_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS7_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS7_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS7_LX_TX_STTS4_LOCALLF_BMSK                                          0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS7_LX_TX_STTS4_LOCALLF_SHFT                                             0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS8_ADDR(x)                                                     ((x) + 0xa4 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS8_OFFS                                                        (0xa4 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS8_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS8_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS8_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS8_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS8_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS8_LX_TX_STTS5_LOCALG4FS_BMSK                                        0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS8_LX_TX_STTS5_LOCALG4FS_SHFT                                           0

#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS9_ADDR(x)                                                     ((x) + 0xa8 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS9_OFFS                                                        (0xa8 + 0x7a00)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS9_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS9_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS9_ADDR(x))
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS9_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS9_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS9_LX_TX_STTS6_LOCALG4LF_BMSK                                        0x3f
#define HWIO_PCIE4_PCS_LANE0_RXEQ_MBUS_STATUS9_LX_TX_STTS6_LOCALG4LF_SHFT                                           0

/*----------------------------------------------------------------------------
 * MODULE: PCIE4_PCS_LANE1_PCS_LANE_PCIE4_PCS_LANE1_PCIE4_PCS_LANE
 *--------------------------------------------------------------------------*/

#define PCIE4_PCS_LANE1_PCS_LANE_PCIE4_PCS_LANE1_PCIE4_PCS_LANE_REG_BASE                      (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00007c00)
#define PCIE4_PCS_LANE1_PCS_LANE_PCIE4_PCS_LANE1_PCIE4_PCS_LANE_REG_BASE_SIZE                 0x4c
#define PCIE4_PCS_LANE1_PCS_LANE_PCIE4_PCS_LANE1_PCIE4_PCS_LANE_REG_BASE_USED                 0x48
#define PCIE4_PCS_LANE1_PCS_LANE_PCIE4_PCS_LANE1_PCIE4_PCS_LANE_REG_BASE_OFFS                 0x00007c00

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_ADDR(x)                                     ((x) + 0x0 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_OFFS                                        (0x0 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_RMSK                                               0xf
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_RX_SAMPLER_CAL_DONE_BMSK                           0x8
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_RX_SAMPLER_CAL_DONE_SHFT                             3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                    0x4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                      2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_REC_DETECT_DONE_BMSK                               0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_REC_DETECT_DONE_SHFT                                 1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_REC_DETECT_OUTCOME_BMSK                            0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS1_REC_DETECT_OUTCOME_SHFT                              0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_ADDR(x)                                     ((x) + 0x4 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_OFFS                                        (0x4 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_RMSK                                              0x1f
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_INVLD_HDR_BMSK                                    0x10
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_INVLD_HDR_SHFT                                       4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_DISPARITY_ERROR_BMSK                               0x8
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_DISPARITY_ERROR_SHFT                                 3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_BMSK                          0x4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_SHFT                            2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_BMSK                          0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_SHFT                            1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_DEC_ERR_BMSK                                       0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_DEC_ERR_SHFT                                         0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x)                               ((x) + 0x8 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_OFFS                                  (0x8 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_RMSK                                         0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_STATUS2_CLEAR_BMSK                           0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS2_CLEAR_STATUS2_CLEAR_SHFT                             0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS3_ADDR(x)                                     ((x) + 0xc + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS3_OFFS                                        (0xc + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS3_RMSK                                              0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS3_DEC_ERR_CNT_BMSK                                  0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PCS_STATUS3_DEC_ERR_CNT_SHFT                                     0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_ADDR(x)                       ((x) + 0x10 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_OFFS                          (0x10 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_BMSK             0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_SHFT                0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_ADDR(x)                       ((x) + 0x14 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_OFFS                          (0x14 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_BMSK             0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_SHFT                0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_ADDR(x)                                 ((x) + 0x18 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_OFFS                                    (0x18 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_RMSK                                          0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_MISMATCH_DURING_PASS2_BMSK               0x80
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_MISMATCH_DURING_PASS2_SHFT                  7
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_MISMATCH_DURING_PASS1_BMSK               0x40
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_MISMATCH_DURING_PASS1_SHFT                  6
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_CHECK_PASS2_DONE_BMSK                    0x20
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_CHECK_PASS2_DONE_SHFT                       5
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_CHK_RXEQ_TRAINING_DONE_BMSK              0x10
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_CHK_RXEQ_TRAINING_DONE_SHFT                 4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                       0x8
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                         3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                     0x4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                       2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                   0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                     1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_CHECK_PASS1_DONE_BMSK                     0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CHK_STATUS_BIST_CHECK_PASS1_DONE_SHFT                       0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_ADDR(x)                                  ((x) + 0x1c + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_OFFS                                     (0x1c + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_RMSK                                           0x1f
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_RXSTANDBY_BMSK                              0x10
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_RXSTANDBY_SHFT                                 4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_BMSK                            0x8
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_SHFT                              3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_BMSK                     0x4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_SHFT                       2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_RXPOLARITY_BMSK                              0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_RXPOLARITY_SHFT                                1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_TXELECIDLE_BMSK                              0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_SW_CTRL1_SW_TXELECIDLE_SHFT                                0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_ADDR(x)                                  ((x) + 0x20 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_OFFS                                     (0x20 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_RMSK                                           0x1f
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_RXSTANDBY_MX_BMSK                           0x10
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_RXSTANDBY_MX_SHFT                              4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_BMSK                         0x8
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_SHFT                           3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_BMSK                         0x4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_SHFT                           2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_BMSK                           0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_SHFT                             1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_BMSK                           0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_SHFT                             0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x)                                 ((x) + 0x24 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_OFFS                                    (0x24 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_RMSK                                           0x7
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_SW_RXSTANDBYSTATUS_BMSK                        0x4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_SW_RXSTANDBYSTATUS_SHFT                          2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                             0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                               1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                              0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x)                                 ((x) + 0x28 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_OFFS                                    (0x28 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_RMSK                                           0x7
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_SW_RXSTANDBYSTATUS_MX_BMSK                     0x4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_SW_RXSTANDBYSTATUS_MX_SHFT                       2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                          0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                            1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                           0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                             0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_ADDR(x)                                   ((x) + 0x2c + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_OFFS                                      (0x2c + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_RMSK                                             0xf
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_BMSK                      0x8
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_SHFT                        3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_BMSK                         0x4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_SHFT                           2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_FORCE_REC_DETECTED_BMSK                          0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_FORCE_REC_DETECTED_SHFT                            1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_FORCE_RX_SIGDET_BMSK                             0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL1_FORCE_RX_SIGDET_SHFT                               0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_ADDR(x)                                       ((x) + 0x30 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_OFFS                                          (0x30 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_RMSK                                                0xfb
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                           0x80
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                              7
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                 0x40
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                    6
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                         0x20
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                            5
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_PAT_SEL_BMSK                                   0x10
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_PAT_SEL_SHFT                                      4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_SHORT_PATTERN_LENGTH_BMSK                       0x8
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_SHORT_PATTERN_LENGTH_SHFT                         3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_TX_EN_BMSK                                      0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_TX_EN_SHFT                                        1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_TXRX_EN_BMSK                                    0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_BIST_CTRL_BIST_TXRX_EN_SHFT                                      0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_ADDR(x)                                      ((x) + 0x34 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_OFFS                                         (0x34 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_RMSK                                               0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_PRBS_SEED0_BMSK                                    0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED0_PRBS_SEED0_SHFT                                       0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_ADDR(x)                                      ((x) + 0x38 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_OFFS                                         (0x38 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_RMSK                                               0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_PRBS_SEED1_BMSK                                    0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_PRBS_SEED1_PRBS_SEED1_SHFT                                       0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_ADDR(x)                                  ((x) + 0x3c + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_OFFS                                     (0x3c + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_RMSK                                           0xff
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_BMSK                        0xf0
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_SHFT                           4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                               0x8
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                 3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                               0x4
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                 2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                               0x2
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                 1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                               0x1
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                 0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_ADDR(x)                                       ((x) + 0x40 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_OFFS                                          (0x40 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_RMSK                                                 0x3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_DFE_TRACK_WAIT_TIME_BMSK                             0x3
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_EQ_CONFIG_DFE_TRACK_WAIT_TIME_SHFT                               0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_ADDR(x)                                   ((x) + 0x44 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_OFFS                                      (0x44 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_RMSK                                            0x7f
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_BMSK                        0x7f
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_SHFT                           0

#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_ADDR(x)                                   ((x) + 0x48 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_OFFS                                      (0x48 + 0x7c00)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_RMSK                                            0x7f
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_BMSK                        0x7f
#define HWIO_PCIE4_PCS_LANE1_PCS_LANE_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_SHFT                           0

/*----------------------------------------------------------------------------
 * MODULE: PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_PCIE_LANE
 *--------------------------------------------------------------------------*/

#define PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_PCIE_LANE_REG_BASE                                       (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00007e00)
#define PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_PCIE_LANE_REG_BASE_SIZE                                  0xac
#define PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_PCIE_LANE_REG_BASE_USED                                  0xa8
#define PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_PCIE_LANE_REG_BASE_OFFS                                  0x00007e00

#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x)                                           ((x) + 0x0 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_OFFS                                              (0x0 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RMSK                                                    0xff
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_IN(x))
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_G3_PRESET_OVERRIDE_POST_BMSK                            0xf0
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_G3_PRESET_OVERRIDE_POST_SHFT                               4
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_G3_PRESET_OVERRIDE_PRE_BMSK                              0xf
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_G3_PRESET_OVERRIDE_PRE_SHFT                                0

#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x)                                        ((x) + 0x4 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_OFFS                                           (0x4 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_RMSK                                                 0xff
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_G3_PRESET_OVERRIDE_POST_RS_BMSK                      0xf0
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_G3_PRESET_OVERRIDE_POST_RS_SHFT                         4
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_G3_PRESET_OVERRIDE_PRE_RS_BMSK                        0xf
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_OVERRIDE_PRE_POST_RS_G3_PRESET_OVERRIDE_PRE_RS_SHFT                          0

#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR(x)                                                    ((x) + 0x8 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_OFFS                                                       (0x8 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_RMSK                                                              0x3
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_IN(x))
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_G4_PRESET_OVERRIDE_EN_BMSK                                        0x2
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_G4_PRESET_OVERRIDE_EN_SHFT                                          1
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_G3_PRESET_OVERRIDE_EN_BMSK                                        0x1
#define HWIO_PCIE4_PCS_LANE1_PRESET_OVERRIDE_EN_G3_PRESET_OVERRIDE_EN_SHFT                                          0

#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_ADDR(x)                                                      ((x) + 0xc + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_OFFS                                                         (0xc + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_IN(x))
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_G3_PRESET_DSBL_L_BMSK                                              0xff
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_L_G3_PRESET_DSBL_L_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_ADDR(x)                                                      ((x) + 0x10 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_OFFS                                                         (0x10 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_RMSK                                                                0x7
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_IN(x))
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_G3_PRESET_DSBL_H_BMSK                                               0x7
#define HWIO_PCIE4_PCS_LANE1_G3_PRESET_DSBL_H_G3_PRESET_DSBL_H_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_ADDR(x)                                                       ((x) + 0x14 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_OFFS                                                          (0x14 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_RMSK                                                                 0xf
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_IN(x))
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_TXEIDLE_ONLY_BMSK                                  0x8
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_TXEIDLE_ONLY_SHFT                                    3
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_TXEIDLE_ONLY_BMSK                                  0x4
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_TXEIDLE_ONLY_SHFT                                    2
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_BMSK                                               0x2
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_SHFT                                                 1
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_BMSK                                               0x1
#define HWIO_PCIE4_PCS_LANE1_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR(x)                                                     ((x) + 0x18 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_OFFS                                                        (0x18 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_LGC_EN_BMSK                                             0x80
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_LGC_EN_SHFT                                                7
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_MODE_BMSK                                               0x40
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_MODE_SHFT                                                  6
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_EVAL_NUM_BMSK                                           0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_EVAL_NUM_SHFT                                              0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR(x)                                                     ((x) + 0x1c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_OFFS                                                        (0x1c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_RMSK                                                              0x77
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_IN(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_RXEQ_DONE_POST_DC_NUM_BMSK                                        0x70
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_RXEQ_DONE_POST_DC_NUM_SHFT                                           4
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_RXEQ_DONE_PRE_DC_NUM_BMSK                                          0x7
#define HWIO_PCIE4_PCS_LANE1_RXEQ_DONE_CONFIG2_RXEQ_DONE_PRE_DC_NUM_SHFT                                            0

#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_ADDR(x)                                                       ((x) + 0x20 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_OFFS                                                          (0x20 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_RMSK                                                                 0xf
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_MBUS_P2M_CW_TO_EXPIRED_BMSK                                          0x8
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_MBUS_P2M_CW_TO_EXPIRED_SHFT                                            3
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_RX_MARGINING_ON_BMSK                                                 0x4
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_RX_MARGINING_ON_SHFT                                                   2
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_PCS_LANE_OFF_METHOD_BMSK                                             0x2
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_PCS_LANE_OFF_METHOD_SHFT                                               1
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_PCS_LANE_OFF_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_LANE1_PCIE_PCS_STATUS_PCS_LANE_OFF_SHFT                                                      0

#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_ADDR(x)                                                        ((x) + 0x24 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_OFFS                                                           (0x24 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_RMSK                                                                  0x3
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_SW_DIRCHANGE_BMSK                                                     0x2
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_SW_DIRCHANGE_SHFT                                                       1
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_SW_LANE_DISABLE_BMSK                                                  0x1
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL2_SW_LANE_DISABLE_SHFT                                                    0

#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_ADDR(x)                                                        ((x) + 0x28 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_OFFS                                                           (0x28 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_RMSK                                                                  0x3
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_SW_DIRCHANGE_MX_BMSK                                                  0x2
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_SW_DIRCHANGE_MX_SHFT                                                    1
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_SW_LANE_DISABLE_MX_BMSK                                               0x1
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL2_SW_LANE_DISABLE_MX_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_ADDR(x)                                                        ((x) + 0x2c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_OFFS                                                           (0x2c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_RMSK                                                                 0xff
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_SW_M2P_MBUS_BMSK                                                     0xff
#define HWIO_PCIE4_PCS_LANE1_INSIG_SW_CTRL3_SW_M2P_MBUS_SHFT                                                        0

#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_ADDR(x)                                                        ((x) + 0x30 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_OFFS                                                           (0x30 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_RMSK                                                                  0x1
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_SW_M2P_MBUS_MX_BMSK                                                   0x1
#define HWIO_PCIE4_PCS_LANE1_INSIG_MX_CTRL3_SW_M2P_MBUS_MX_SHFT                                                     0

#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_ADDR(x)                                                       ((x) + 0x34 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_OFFS                                                          (0x34 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_SW_G4_LEFDC_PRE_BMSK                                                0xc0
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_SW_G4_LEFDC_PRE_SHFT                                                   6
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_SW_G4_LEFDC_POST_BMSK                                               0x30
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_SW_G4_LEFDC_POST_SHFT                                                  4
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_SW_G3_LEFDC_PRE_BMSK                                                 0xc
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_SW_G3_LEFDC_PRE_SHFT                                                   2
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_SW_G3_LEFDC_POST_BMSK                                                0x3
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL2_SW_G3_LEFDC_POST_SHFT                                                  0

#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_ADDR(x)                                                       ((x) + 0x38 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_OFFS                                                          (0x38 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_RMSK                                                                0x55
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_SW_G4_LEFDC_PRE_MX_BMSK                                             0x40
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_SW_G4_LEFDC_PRE_MX_SHFT                                                6
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_SW_G4_LEFDC_POST_MX_BMSK                                            0x10
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_SW_G4_LEFDC_POST_MX_SHFT                                               4
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_SW_G3_LEFDC_PRE_MX_BMSK                                              0x4
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_SW_G3_LEFDC_PRE_MX_SHFT                                                2
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_SW_G3_LEFDC_POST_MX_BMSK                                             0x1
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL2_SW_G3_LEFDC_POST_MX_SHFT                                               0

#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_ADDR(x)                                                       ((x) + 0x3c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_OFFS                                                          (0x3c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_RMSK                                                                0xff
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_SW_P2M_MBUS_BMSK                                                    0xff
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL3_SW_P2M_MBUS_SHFT                                                       0

#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_ADDR(x)                                                       ((x) + 0x40 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_OFFS                                                          (0x40 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_RMSK                                                                 0x1
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_SW_P2M_MBUS_MX_BMSK                                                  0x1
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL3_SW_P2M_MBUS_MX_SHFT                                                    0

#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_ADDR(x)                                                       ((x) + 0x44 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_OFFS                                                          (0x44 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_RMSK                                                                 0xf
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_IN(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_SW_G4_FOM_BMSK                                                       0xc
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_SW_G4_FOM_SHFT                                                         2
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_SW_G3_FOM_BMSK                                                       0x3
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_SW_CTRL4_SW_G3_FOM_SHFT                                                         0

#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_ADDR(x)                                                       ((x) + 0x48 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_OFFS                                                          (0x48 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_RMSK                                                                 0x5
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_IN(x))
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_SW_G4_FOM_MX_BMSK                                                    0x4
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_SW_G4_FOM_MX_SHFT                                                      2
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_SW_G3_FOM_MX_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_LANE1_OUTSIG_MX_CTRL4_SW_G3_FOM_MX_SHFT                                                      0

#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x)                                           ((x) + 0x4c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_OFFS                                              (0x4c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RMSK                                                    0xff
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_IN(x))
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_G4_PRESET_OVERRIDE_POST_BMSK                            0xf0
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_G4_PRESET_OVERRIDE_POST_SHFT                               4
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_G4_PRESET_OVERRIDE_PRE_BMSK                              0xf
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_G4_PRESET_OVERRIDE_PRE_SHFT                                0

#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x)                                        ((x) + 0x50 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_OFFS                                           (0x50 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_RMSK                                                 0xff
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_IN(x))
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_G4_PRESET_OVERRIDE_POST_RS_BMSK                      0xf0
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_G4_PRESET_OVERRIDE_POST_RS_SHFT                         4
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_G4_PRESET_OVERRIDE_PRE_RS_BMSK                        0xf
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_OVERRIDE_PRE_POST_RS_G4_PRESET_OVERRIDE_PRE_RS_SHFT                          0

#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_ADDR(x)                                                      ((x) + 0x54 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_OFFS                                                         (0x54 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_RMSK                                                               0xff
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_IN(x))
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_G4_PRESET_DSBL_L_BMSK                                              0xff
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_L_G4_PRESET_DSBL_L_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_ADDR(x)                                                      ((x) + 0x58 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_OFFS                                                         (0x58 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_RMSK                                                                0x7
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_IN(x))
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_G4_PRESET_DSBL_H_BMSK                                               0x7
#define HWIO_PCIE4_PCS_LANE1_G4_PRESET_DSBL_H_G4_PRESET_DSBL_H_SHFT                                                 0

#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_ADDR(x)                                                            ((x) + 0x5c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_OFFS                                                               (0x5c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_RMSK                                                                     0x8f
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_P2M_MBUS_CMD_START_BMSK                                                  0x80
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_P2M_MBUS_CMD_START_SHFT                                                     7
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_P2M_MBUS_CMD_BMSK                                                         0xf
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL1_P2M_MBUS_CMD_SHFT                                                           0

#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_ADDR(x)                                                            ((x) + 0x60 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_OFFS                                                               (0x60 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_RMSK                                                                     0xff
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_IN(x))
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_P2M_MBUS_DATA_BMSK                                                       0xff
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL2_P2M_MBUS_DATA_SHFT                                                          0

#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_ADDR(x)                                                            ((x) + 0x64 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_OFFS                                                               (0x64 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_RMSK                                                                     0xff
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_IN(x))
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_P2M_MBUS_ADDR_BMSK                                                       0xff
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL3_P2M_MBUS_ADDR_SHFT                                                          0

#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_ADDR(x)                                                            ((x) + 0x68 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_OFFS                                                               (0x68 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_RMSK                                                                     0xf3
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_IN(x))
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_P2M_MBUS_ADDR_H_BMSK                                                     0xf0
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_P2M_MBUS_ADDR_H_SHFT                                                        4
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_MBUS_P2M_CW_TO_EXPIRED_CLR_BMSK                                           0x2
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_MBUS_P2M_CW_TO_EXPIRED_CLR_SHFT                                             1
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_MBUS_SW_RESET_BMSK                                                        0x1
#define HWIO_PCIE4_PCS_LANE1_MBUS_CTRL4_MBUS_SW_RESET_SHFT                                                          0

#define HWIO_PCIE4_PCS_LANE1_MBUS_STATUS1_ADDR(x)                                                          ((x) + 0x6c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_STATUS1_OFFS                                                             (0x6c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_MBUS_STATUS1_RMSK                                                                    0x1
#define HWIO_PCIE4_PCS_LANE1_MBUS_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_MBUS_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_MBUS_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_MBUS_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_MBUS_STATUS1_SW_P2M_MBUS_CMD_STATUS_BMSK                                             0x1
#define HWIO_PCIE4_PCS_LANE1_MBUS_STATUS1_SW_P2M_MBUS_CMD_STATUS_SHFT                                               0

#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_ADDR(x)                                                    ((x) + 0x70 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_OFFS                                                       (0x70 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_RMSK                                                              0x1
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_RX_MGN_SW_RESET_BMSK                                              0x1
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_CTRL1_RX_MGN_SW_RESET_SHFT                                                0

#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_ADDR(x)                                                  ((x) + 0x74 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_OFFS                                                     (0x74 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_RMSK                                                           0xff
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_RX_MGN_STTS0_MARGIN_STATUS_BMSK                                0x80
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_RX_MGN_STTS0_MARGIN_STATUS_SHFT                                   7
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_RX_MGN_STTS0_MARGIN_NAK_BMSK                                   0x40
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_RX_MGN_STTS0_MARGIN_NAK_SHFT                                      6
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_RX_MGN_STTS2_ERROR_COUNT_BMSK                                  0x3f
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS1_RX_MGN_STTS2_ERROR_COUNT_SHFT                                     0

#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS2_ADDR(x)                                                  ((x) + 0x78 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS2_OFFS                                                     (0x78 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS2_RMSK                                                           0x3f
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS2_RX_MGN_Q_PI_CODE_OFS_BMSK                                      0x3f
#define HWIO_PCIE4_PCS_LANE1_RX_MARGINING_STATUS2_RX_MGN_Q_PI_CODE_OFS_SHFT                                         0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_ADDR(x)                                                         ((x) + 0x7c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_OFFS                                                            (0x7c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_RMSK                                                                   0x1
#define HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_OUT(x, v)            \
                out_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_ADDR(x),v)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_ADDR(x),m,v,HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_IN(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_RXEQ_ABORT_CLR_BMSK                                                    0x1
#define HWIO_PCIE4_PCS_LANE1_RXEQ_CONTROL1_RXEQ_ABORT_CLR_SHFT                                                      0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS1_ADDR(x)                                                          ((x) + 0x80 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS1_OFFS                                                             (0x80 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS1_RMSK                                                                   0xff
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS1_RXEQ_VALUE_BMSK                                                        0xff
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS1_RXEQ_VALUE_SHFT                                                           0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_ADDR(x)                                                          ((x) + 0x84 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_OFFS                                                             (0x84 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RMSK                                                                   0x37
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_DC_ABORT_BMSK                                                     0x20
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_DC_ABORT_SHFT                                                        5
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_DC_EVAL_DONE_BMSK                                                 0x10
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_DC_EVAL_DONE_SHFT                                                    4
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_FOM_MGN_ABORT_BMSK                                                 0x4
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_FOM_MGN_ABORT_SHFT                                                   2
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_FOM_TRN_ABORT_BMSK                                                 0x2
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_FOM_TRN_ABORT_SHFT                                                   1
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_FOM_EVAL_DONE_BMSK                                                 0x1
#define HWIO_PCIE4_PCS_LANE1_RXEQ_STATUS2_RXEQ_FOM_EVAL_DONE_SHFT                                                   0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS1_ADDR(x)                                                     ((x) + 0x88 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS1_OFFS                                                        (0x88 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS1_RMSK                                                              0xff
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS1_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS1_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS1_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS1_RX_LINK_EVAL_STTS0_FOM_BMSK                                       0xff
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS1_RX_LINK_EVAL_STTS0_FOM_SHFT                                          0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_ADDR(x)                                                     ((x) + 0x8c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_OFFS                                                        (0x8c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_RMSK                                                              0xbf
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_RX_LINK_EVAL_STTS1_DC_DONE_BMSK                                   0x80
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_RX_LINK_EVAL_STTS1_DC_DONE_SHFT                                      7
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_RX_LINK_EVAL_STTS1_LEFDC_BMSK                                     0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS2_RX_LINK_EVAL_STTS1_LEFDC_SHFT                                        0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS3_ADDR(x)                                                     ((x) + 0x90 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS3_OFFS                                                        (0x90 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS3_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS3_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS3_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS3_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS3_LX_TX_STTS0_PSETCOEF_LOW_BMSK                                     0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS3_LX_TX_STTS0_PSETCOEF_LOW_SHFT                                        0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS4_ADDR(x)                                                     ((x) + 0x94 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS4_OFFS                                                        (0x94 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS4_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS4_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS4_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS4_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS4_LX_TX_STTS1_PSETCOEF_MID_BMSK                                     0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS4_LX_TX_STTS1_PSETCOEF_MID_SHFT                                        0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS5_ADDR(x)                                                     ((x) + 0x98 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS5_OFFS                                                        (0x98 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS5_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS5_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS5_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS5_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS5_LX_TX_STTS2_PSETCOEF_HI_BMSK                                      0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS5_LX_TX_STTS2_PSETCOEF_HI_SHFT                                         0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS6_ADDR(x)                                                     ((x) + 0x9c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS6_OFFS                                                        (0x9c + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS6_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS6_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS6_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS6_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS6_LX_TX_STTS3_LOCALFS_BMSK                                          0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS6_LX_TX_STTS3_LOCALFS_SHFT                                             0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS7_ADDR(x)                                                     ((x) + 0xa0 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS7_OFFS                                                        (0xa0 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS7_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS7_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS7_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS7_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS7_LX_TX_STTS4_LOCALLF_BMSK                                          0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS7_LX_TX_STTS4_LOCALLF_SHFT                                             0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS8_ADDR(x)                                                     ((x) + 0xa4 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS8_OFFS                                                        (0xa4 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS8_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS8_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS8_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS8_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS8_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS8_LX_TX_STTS5_LOCALG4FS_BMSK                                        0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS8_LX_TX_STTS5_LOCALG4FS_SHFT                                           0

#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS9_ADDR(x)                                                     ((x) + 0xa8 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS9_OFFS                                                        (0xa8 + 0x7e00)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS9_RMSK                                                              0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS9_IN(x)            \
                in_dword(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS9_ADDR(x))
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS9_INM(x, m)            \
                in_dword_masked(HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS9_ADDR(x), m)
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS9_LX_TX_STTS6_LOCALG4LF_BMSK                                        0x3f
#define HWIO_PCIE4_PCS_LANE1_RXEQ_MBUS_STATUS9_LX_TX_STTS6_LOCALG4LF_SHFT                                           0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_MHI
 *--------------------------------------------------------------------------*/

#define PCIE_MHI_REG_BASE                                                                     (PCIE1_PCIE_WRAPPER_AHB_W_PHY_G4X2_BASE      + 0x00003000)
#define PCIE_MHI_REG_BASE_SIZE                                                                0x1000
#define PCIE_MHI_REG_BASE_USED                                                                0xc8c
#define PCIE_MHI_REG_BASE_OFFS                                                                0x00003000

#define HWIO_PCIE_CHDBOFF_ADDR(x)                                                             ((x) + 0x118 + 0x3000)
#define HWIO_PCIE_CHDBOFF_OFFS                                                                (0x118 + 0x3000)
#define HWIO_PCIE_CHDBOFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_CHDBOFF_IN(x)            \
                in_dword(HWIO_PCIE_CHDBOFF_ADDR(x))
#define HWIO_PCIE_CHDBOFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CHDBOFF_ADDR(x), m)
#define HWIO_PCIE_CHDBOFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_CHDBOFF_ADDR(x),v)
#define HWIO_PCIE_CHDBOFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CHDBOFF_ADDR(x),m,v,HWIO_PCIE_CHDBOFF_IN(x))
#define HWIO_PCIE_CHDBOFF_CHDBOFF_BMSK                                                        0xffffffff
#define HWIO_PCIE_CHDBOFF_CHDBOFF_SHFT                                                                 0

#define HWIO_PCIE_ERDBOFF_ADDR(x)                                                             ((x) + 0x120 + 0x3000)
#define HWIO_PCIE_ERDBOFF_OFFS                                                                (0x120 + 0x3000)
#define HWIO_PCIE_ERDBOFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_ERDBOFF_IN(x)            \
                in_dword(HWIO_PCIE_ERDBOFF_ADDR(x))
#define HWIO_PCIE_ERDBOFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ERDBOFF_ADDR(x), m)
#define HWIO_PCIE_ERDBOFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_ERDBOFF_ADDR(x),v)
#define HWIO_PCIE_ERDBOFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ERDBOFF_ADDR(x),m,v,HWIO_PCIE_ERDBOFF_IN(x))
#define HWIO_PCIE_ERDBOFF_ERDBOFF_BMSK                                                        0xffffffff
#define HWIO_PCIE_ERDBOFF_ERDBOFF_SHFT                                                                 0

#define HWIO_PCIE_MISCOFF_ADDR(x)                                                             ((x) + 0x124 + 0x3000)
#define HWIO_PCIE_MISCOFF_OFFS                                                                (0x124 + 0x3000)
#define HWIO_PCIE_MISCOFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_MISCOFF_IN(x)            \
                in_dword(HWIO_PCIE_MISCOFF_ADDR(x))
#define HWIO_PCIE_MISCOFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MISCOFF_ADDR(x), m)
#define HWIO_PCIE_MISCOFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MISCOFF_ADDR(x),v)
#define HWIO_PCIE_MISCOFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MISCOFF_ADDR(x),m,v,HWIO_PCIE_MISCOFF_IN(x))
#define HWIO_PCIE_MISCOFF_MISCOFF_BMSK                                                        0xffffffff
#define HWIO_PCIE_MISCOFF_MISCOFF_SHFT                                                                 0

#define HWIO_PCIE_BHIOFF_ADDR(x)                                                              ((x) + 0x128 + 0x3000)
#define HWIO_PCIE_BHIOFF_OFFS                                                                 (0x128 + 0x3000)
#define HWIO_PCIE_BHIOFF_RMSK                                                                 0xffffffff
#define HWIO_PCIE_BHIOFF_IN(x)            \
                in_dword(HWIO_PCIE_BHIOFF_ADDR(x))
#define HWIO_PCIE_BHIOFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHIOFF_ADDR(x), m)
#define HWIO_PCIE_BHIOFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHIOFF_ADDR(x),v)
#define HWIO_PCIE_BHIOFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHIOFF_ADDR(x),m,v,HWIO_PCIE_BHIOFF_IN(x))
#define HWIO_PCIE_BHIOFF_BHIOFF_BMSK                                                          0xffffffff
#define HWIO_PCIE_BHIOFF_BHIOFF_SHFT                                                                   0

#define HWIO_PCIE_BHIEOFF_ADDR(x)                                                             ((x) + 0x12c + 0x3000)
#define HWIO_PCIE_BHIEOFF_OFFS                                                                (0x12c + 0x3000)
#define HWIO_PCIE_BHIEOFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_BHIEOFF_IN(x)            \
                in_dword(HWIO_PCIE_BHIEOFF_ADDR(x))
#define HWIO_PCIE_BHIEOFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHIEOFF_ADDR(x), m)
#define HWIO_PCIE_BHIEOFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHIEOFF_ADDR(x),v)
#define HWIO_PCIE_BHIEOFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHIEOFF_ADDR(x),m,v,HWIO_PCIE_BHIEOFF_IN(x))
#define HWIO_PCIE_BHIEOFF_BHIEOFF_BMSK                                                        0xffffffff
#define HWIO_PCIE_BHIEOFF_BHIEOFF_SHFT                                                                 0

#define HWIO_PCIE_DEBUGOFF_ADDR(x)                                                            ((x) + 0x130 + 0x3000)
#define HWIO_PCIE_DEBUGOFF_OFFS                                                               (0x130 + 0x3000)
#define HWIO_PCIE_DEBUGOFF_RMSK                                                               0xffffffff
#define HWIO_PCIE_DEBUGOFF_IN(x)            \
                in_dword(HWIO_PCIE_DEBUGOFF_ADDR(x))
#define HWIO_PCIE_DEBUGOFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DEBUGOFF_ADDR(x), m)
#define HWIO_PCIE_DEBUGOFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_DEBUGOFF_ADDR(x),v)
#define HWIO_PCIE_DEBUGOFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_DEBUGOFF_ADDR(x),m,v,HWIO_PCIE_DEBUGOFF_IN(x))
#define HWIO_PCIE_DEBUGOFF_DEBUGOFF_BMSK                                                      0xffffffff
#define HWIO_PCIE_DEBUGOFF_DEBUGOFF_SHFT                                                               0

#define HWIO_PCIE_CCABAP_LOWER_ADDR(x)                                                        ((x) + 0x158 + 0x3000)
#define HWIO_PCIE_CCABAP_LOWER_OFFS                                                           (0x158 + 0x3000)
#define HWIO_PCIE_CCABAP_LOWER_RMSK                                                           0xffffffff
#define HWIO_PCIE_CCABAP_LOWER_IN(x)            \
                in_dword(HWIO_PCIE_CCABAP_LOWER_ADDR(x))
#define HWIO_PCIE_CCABAP_LOWER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CCABAP_LOWER_ADDR(x), m)
#define HWIO_PCIE_CCABAP_LOWER_OUT(x, v)            \
                out_dword(HWIO_PCIE_CCABAP_LOWER_ADDR(x),v)
#define HWIO_PCIE_CCABAP_LOWER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CCABAP_LOWER_ADDR(x),m,v,HWIO_PCIE_CCABAP_LOWER_IN(x))
#define HWIO_PCIE_CCABAP_LOWER_CCABAP_LOWER_BMSK                                              0xffffffff
#define HWIO_PCIE_CCABAP_LOWER_CCABAP_LOWER_SHFT                                                       0

#define HWIO_PCIE_CCABAP_UPPER_ADDR(x)                                                        ((x) + 0x15c + 0x3000)
#define HWIO_PCIE_CCABAP_UPPER_OFFS                                                           (0x15c + 0x3000)
#define HWIO_PCIE_CCABAP_UPPER_RMSK                                                           0xffffffff
#define HWIO_PCIE_CCABAP_UPPER_IN(x)            \
                in_dword(HWIO_PCIE_CCABAP_UPPER_ADDR(x))
#define HWIO_PCIE_CCABAP_UPPER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CCABAP_UPPER_ADDR(x), m)
#define HWIO_PCIE_CCABAP_UPPER_OUT(x, v)            \
                out_dword(HWIO_PCIE_CCABAP_UPPER_ADDR(x),v)
#define HWIO_PCIE_CCABAP_UPPER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CCABAP_UPPER_ADDR(x),m,v,HWIO_PCIE_CCABAP_UPPER_IN(x))
#define HWIO_PCIE_CCABAP_UPPER_CCABAP_UPPER_BMSK                                              0xffffffff
#define HWIO_PCIE_CCABAP_UPPER_CCABAP_UPPER_SHFT                                                       0

#define HWIO_PCIE_ECABAP_LOWER_ADDR(x)                                                        ((x) + 0x160 + 0x3000)
#define HWIO_PCIE_ECABAP_LOWER_OFFS                                                           (0x160 + 0x3000)
#define HWIO_PCIE_ECABAP_LOWER_RMSK                                                           0xffffffff
#define HWIO_PCIE_ECABAP_LOWER_IN(x)            \
                in_dword(HWIO_PCIE_ECABAP_LOWER_ADDR(x))
#define HWIO_PCIE_ECABAP_LOWER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ECABAP_LOWER_ADDR(x), m)
#define HWIO_PCIE_ECABAP_LOWER_OUT(x, v)            \
                out_dword(HWIO_PCIE_ECABAP_LOWER_ADDR(x),v)
#define HWIO_PCIE_ECABAP_LOWER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ECABAP_LOWER_ADDR(x),m,v,HWIO_PCIE_ECABAP_LOWER_IN(x))
#define HWIO_PCIE_ECABAP_LOWER_ECABAP_LOWER_BMSK                                              0xffffffff
#define HWIO_PCIE_ECABAP_LOWER_ECABAP_LOWER_SHFT                                                       0

#define HWIO_PCIE_ECABAP_UPPER_ADDR(x)                                                        ((x) + 0x164 + 0x3000)
#define HWIO_PCIE_ECABAP_UPPER_OFFS                                                           (0x164 + 0x3000)
#define HWIO_PCIE_ECABAP_UPPER_RMSK                                                           0xffffffff
#define HWIO_PCIE_ECABAP_UPPER_IN(x)            \
                in_dword(HWIO_PCIE_ECABAP_UPPER_ADDR(x))
#define HWIO_PCIE_ECABAP_UPPER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ECABAP_UPPER_ADDR(x), m)
#define HWIO_PCIE_ECABAP_UPPER_OUT(x, v)            \
                out_dword(HWIO_PCIE_ECABAP_UPPER_ADDR(x),v)
#define HWIO_PCIE_ECABAP_UPPER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ECABAP_UPPER_ADDR(x),m,v,HWIO_PCIE_ECABAP_UPPER_IN(x))
#define HWIO_PCIE_ECABAP_UPPER_ECABAP_UPPER_BMSK                                              0xffffffff
#define HWIO_PCIE_ECABAP_UPPER_ECABAP_UPPER_SHFT                                                       0

#define HWIO_PCIE_CRCBAP_LOWER_ADDR(x)                                                        ((x) + 0x168 + 0x3000)
#define HWIO_PCIE_CRCBAP_LOWER_OFFS                                                           (0x168 + 0x3000)
#define HWIO_PCIE_CRCBAP_LOWER_RMSK                                                           0xffffffff
#define HWIO_PCIE_CRCBAP_LOWER_IN(x)            \
                in_dword(HWIO_PCIE_CRCBAP_LOWER_ADDR(x))
#define HWIO_PCIE_CRCBAP_LOWER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CRCBAP_LOWER_ADDR(x), m)
#define HWIO_PCIE_CRCBAP_LOWER_OUT(x, v)            \
                out_dword(HWIO_PCIE_CRCBAP_LOWER_ADDR(x),v)
#define HWIO_PCIE_CRCBAP_LOWER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CRCBAP_LOWER_ADDR(x),m,v,HWIO_PCIE_CRCBAP_LOWER_IN(x))
#define HWIO_PCIE_CRCBAP_LOWER_CRCBAP_LOWER_BMSK                                              0xffffffff
#define HWIO_PCIE_CRCBAP_LOWER_CRCBAP_LOWER_SHFT                                                       0

#define HWIO_PCIE_CRCBAP_UPPER_ADDR(x)                                                        ((x) + 0x16c + 0x3000)
#define HWIO_PCIE_CRCBAP_UPPER_OFFS                                                           (0x16c + 0x3000)
#define HWIO_PCIE_CRCBAP_UPPER_RMSK                                                           0xffffffff
#define HWIO_PCIE_CRCBAP_UPPER_IN(x)            \
                in_dword(HWIO_PCIE_CRCBAP_UPPER_ADDR(x))
#define HWIO_PCIE_CRCBAP_UPPER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CRCBAP_UPPER_ADDR(x), m)
#define HWIO_PCIE_CRCBAP_UPPER_OUT(x, v)            \
                out_dword(HWIO_PCIE_CRCBAP_UPPER_ADDR(x),v)
#define HWIO_PCIE_CRCBAP_UPPER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CRCBAP_UPPER_ADDR(x),m,v,HWIO_PCIE_CRCBAP_UPPER_IN(x))
#define HWIO_PCIE_CRCBAP_UPPER_CRCBAP_UPPER_BMSK                                              0xffffffff
#define HWIO_PCIE_CRCBAP_UPPER_CRCBAP_UPPER_SHFT                                                       0

#define HWIO_PCIE_CRDB_LOWER_ADDR(x)                                                          ((x) + 0x170 + 0x3000)
#define HWIO_PCIE_CRDB_LOWER_OFFS                                                             (0x170 + 0x3000)
#define HWIO_PCIE_CRDB_LOWER_RMSK                                                             0xffffffff
#define HWIO_PCIE_CRDB_LOWER_IN(x)            \
                in_dword(HWIO_PCIE_CRDB_LOWER_ADDR(x))
#define HWIO_PCIE_CRDB_LOWER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CRDB_LOWER_ADDR(x), m)
#define HWIO_PCIE_CRDB_LOWER_OUT(x, v)            \
                out_dword(HWIO_PCIE_CRDB_LOWER_ADDR(x),v)
#define HWIO_PCIE_CRDB_LOWER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CRDB_LOWER_ADDR(x),m,v,HWIO_PCIE_CRDB_LOWER_IN(x))
#define HWIO_PCIE_CRDB_LOWER_CRDB_LOWER_BMSK                                                  0xffffffff
#define HWIO_PCIE_CRDB_LOWER_CRDB_LOWER_SHFT                                                           0

#define HWIO_PCIE_CRDB_UPPER_ADDR(x)                                                          ((x) + 0x174 + 0x3000)
#define HWIO_PCIE_CRDB_UPPER_OFFS                                                             (0x174 + 0x3000)
#define HWIO_PCIE_CRDB_UPPER_RMSK                                                             0xffffffff
#define HWIO_PCIE_CRDB_UPPER_IN(x)            \
                in_dword(HWIO_PCIE_CRDB_UPPER_ADDR(x))
#define HWIO_PCIE_CRDB_UPPER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CRDB_UPPER_ADDR(x), m)
#define HWIO_PCIE_CRDB_UPPER_OUT(x, v)            \
                out_dword(HWIO_PCIE_CRDB_UPPER_ADDR(x),v)
#define HWIO_PCIE_CRDB_UPPER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CRDB_UPPER_ADDR(x),m,v,HWIO_PCIE_CRDB_UPPER_IN(x))
#define HWIO_PCIE_CRDB_UPPER_CRDB_UPPER_BMSK                                                  0xffffffff
#define HWIO_PCIE_CRDB_UPPER_CRDB_UPPER_SHFT                                                           0

#define HWIO_PCIE_DEVCTL_ADDR(x)                                                              ((x) + 0x1b0 + 0x3000)
#define HWIO_PCIE_DEVCTL_OFFS                                                                 (0x1b0 + 0x3000)
#define HWIO_PCIE_DEVCTL_RMSK                                                                 0xffffffff
#define HWIO_PCIE_DEVCTL_IN(x)            \
                in_dword(HWIO_PCIE_DEVCTL_ADDR(x))
#define HWIO_PCIE_DEVCTL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DEVCTL_ADDR(x), m)
#define HWIO_PCIE_DEVCTL_OUT(x, v)            \
                out_dword(HWIO_PCIE_DEVCTL_ADDR(x),v)
#define HWIO_PCIE_DEVCTL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_DEVCTL_ADDR(x),m,v,HWIO_PCIE_DEVCTL_IN(x))
#define HWIO_PCIE_DEVCTL_RESERVED_31_1_BMSK                                                   0xfffffffe
#define HWIO_PCIE_DEVCTL_RESERVED_31_1_SHFT                                                            1
#define HWIO_PCIE_DEVCTL_SOC_RESET_REQUEST_BMSK                                                      0x1
#define HWIO_PCIE_DEVCTL_SOC_RESET_REQUEST_SHFT                                                        0

#define HWIO_PCIE_DEVSTATUS_ADDR(x)                                                           ((x) + 0x1b4 + 0x3000)
#define HWIO_PCIE_DEVSTATUS_OFFS                                                              (0x1b4 + 0x3000)
#define HWIO_PCIE_DEVSTATUS_RMSK                                                              0xffffffff
#define HWIO_PCIE_DEVSTATUS_IN(x)            \
                in_dword(HWIO_PCIE_DEVSTATUS_ADDR(x))
#define HWIO_PCIE_DEVSTATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DEVSTATUS_ADDR(x), m)
#define HWIO_PCIE_DEVSTATUS_OUT(x, v)            \
                out_dword(HWIO_PCIE_DEVSTATUS_ADDR(x),v)
#define HWIO_PCIE_DEVSTATUS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_DEVSTATUS_ADDR(x),m,v,HWIO_PCIE_DEVSTATUS_IN(x))
#define HWIO_PCIE_DEVSTATUS_RESERVED_31_9_BMSK                                                0xfffffe00
#define HWIO_PCIE_DEVSTATUS_RESERVED_31_9_SHFT                                                         9
#define HWIO_PCIE_DEVSTATUS_DEVICE_LAST_RESET_CAUSE_BMSK                                           0x1e0
#define HWIO_PCIE_DEVSTATUS_DEVICE_LAST_RESET_CAUSE_SHFT                                               5
#define HWIO_PCIE_DEVSTATUS_DEVICE_POWER_STATE_BMSK                                                 0x1e
#define HWIO_PCIE_DEVSTATUS_DEVICE_POWER_STATE_SHFT                                                    1
#define HWIO_PCIE_DEVSTATUS_RESET_SEPARATION_ENABLED_BMSK                                            0x1
#define HWIO_PCIE_DEVSTATUS_RESET_SEPARATION_ENABLED_SHFT                                              0

#define HWIO_PCIE_BHI_VERSION_LOWER_ADDR(x)                                                   ((x) + 0x200 + 0x3000)
#define HWIO_PCIE_BHI_VERSION_LOWER_OFFS                                                      (0x200 + 0x3000)
#define HWIO_PCIE_BHI_VERSION_LOWER_RMSK                                                      0xffffffff
#define HWIO_PCIE_BHI_VERSION_LOWER_IN(x)            \
                in_dword(HWIO_PCIE_BHI_VERSION_LOWER_ADDR(x))
#define HWIO_PCIE_BHI_VERSION_LOWER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_VERSION_LOWER_ADDR(x), m)
#define HWIO_PCIE_BHI_VERSION_LOWER_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_VERSION_LOWER_ADDR(x),v)
#define HWIO_PCIE_BHI_VERSION_LOWER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_VERSION_LOWER_ADDR(x),m,v,HWIO_PCIE_BHI_VERSION_LOWER_IN(x))
#define HWIO_PCIE_BHI_VERSION_LOWER_BHI_VERSION_LOWER_BMSK                                    0xffffffff
#define HWIO_PCIE_BHI_VERSION_LOWER_BHI_VERSION_LOWER_SHFT                                             0

#define HWIO_PCIE_BHI_VERSION_UPPER_ADDR(x)                                                   ((x) + 0x204 + 0x3000)
#define HWIO_PCIE_BHI_VERSION_UPPER_OFFS                                                      (0x204 + 0x3000)
#define HWIO_PCIE_BHI_VERSION_UPPER_RMSK                                                      0xffffffff
#define HWIO_PCIE_BHI_VERSION_UPPER_IN(x)            \
                in_dword(HWIO_PCIE_BHI_VERSION_UPPER_ADDR(x))
#define HWIO_PCIE_BHI_VERSION_UPPER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_VERSION_UPPER_ADDR(x), m)
#define HWIO_PCIE_BHI_VERSION_UPPER_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_VERSION_UPPER_ADDR(x),v)
#define HWIO_PCIE_BHI_VERSION_UPPER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_VERSION_UPPER_ADDR(x),m,v,HWIO_PCIE_BHI_VERSION_UPPER_IN(x))
#define HWIO_PCIE_BHI_VERSION_UPPER_BHI_VERSION_UPPER_BMSK                                    0xffffffff
#define HWIO_PCIE_BHI_VERSION_UPPER_BHI_VERSION_UPPER_SHFT                                             0

#define HWIO_PCIE_BHI_IMGADDR_LOWER_ADDR(x)                                                   ((x) + 0x208 + 0x3000)
#define HWIO_PCIE_BHI_IMGADDR_LOWER_OFFS                                                      (0x208 + 0x3000)
#define HWIO_PCIE_BHI_IMGADDR_LOWER_RMSK                                                      0xffffffff
#define HWIO_PCIE_BHI_IMGADDR_LOWER_IN(x)            \
                in_dword(HWIO_PCIE_BHI_IMGADDR_LOWER_ADDR(x))
#define HWIO_PCIE_BHI_IMGADDR_LOWER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_IMGADDR_LOWER_ADDR(x), m)
#define HWIO_PCIE_BHI_IMGADDR_LOWER_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_IMGADDR_LOWER_ADDR(x),v)
#define HWIO_PCIE_BHI_IMGADDR_LOWER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_IMGADDR_LOWER_ADDR(x),m,v,HWIO_PCIE_BHI_IMGADDR_LOWER_IN(x))
#define HWIO_PCIE_BHI_IMGADDR_LOWER_BHI_IMGADDR_LOWER_BMSK                                    0xffffffff
#define HWIO_PCIE_BHI_IMGADDR_LOWER_BHI_IMGADDR_LOWER_SHFT                                             0

#define HWIO_PCIE_BHI_IMGADDR_UPPER_ADDR(x)                                                   ((x) + 0x20c + 0x3000)
#define HWIO_PCIE_BHI_IMGADDR_UPPER_OFFS                                                      (0x20c + 0x3000)
#define HWIO_PCIE_BHI_IMGADDR_UPPER_RMSK                                                      0xffffffff
#define HWIO_PCIE_BHI_IMGADDR_UPPER_IN(x)            \
                in_dword(HWIO_PCIE_BHI_IMGADDR_UPPER_ADDR(x))
#define HWIO_PCIE_BHI_IMGADDR_UPPER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_IMGADDR_UPPER_ADDR(x), m)
#define HWIO_PCIE_BHI_IMGADDR_UPPER_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_IMGADDR_UPPER_ADDR(x),v)
#define HWIO_PCIE_BHI_IMGADDR_UPPER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_IMGADDR_UPPER_ADDR(x),m,v,HWIO_PCIE_BHI_IMGADDR_UPPER_IN(x))
#define HWIO_PCIE_BHI_IMGADDR_UPPER_BHI_IMGADDR_UPPER_BMSK                                    0xffffffff
#define HWIO_PCIE_BHI_IMGADDR_UPPER_BHI_IMGADDR_UPPER_SHFT                                             0

#define HWIO_PCIE_BHI_IMGSIZE_ADDR(x)                                                         ((x) + 0x210 + 0x3000)
#define HWIO_PCIE_BHI_IMGSIZE_OFFS                                                            (0x210 + 0x3000)
#define HWIO_PCIE_BHI_IMGSIZE_RMSK                                                            0xffffffff
#define HWIO_PCIE_BHI_IMGSIZE_IN(x)            \
                in_dword(HWIO_PCIE_BHI_IMGSIZE_ADDR(x))
#define HWIO_PCIE_BHI_IMGSIZE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_IMGSIZE_ADDR(x), m)
#define HWIO_PCIE_BHI_IMGSIZE_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_IMGSIZE_ADDR(x),v)
#define HWIO_PCIE_BHI_IMGSIZE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_IMGSIZE_ADDR(x),m,v,HWIO_PCIE_BHI_IMGSIZE_IN(x))
#define HWIO_PCIE_BHI_IMGSIZE_BHI_IMGSIZE_BMSK                                                0xffffffff
#define HWIO_PCIE_BHI_IMGSIZE_BHI_IMGSIZE_SHFT                                                         0

#define HWIO_PCIE_BHI_IMGTXDB_ADDR(x)                                                         ((x) + 0x218 + 0x3000)
#define HWIO_PCIE_BHI_IMGTXDB_OFFS                                                            (0x218 + 0x3000)
#define HWIO_PCIE_BHI_IMGTXDB_RMSK                                                            0xffffffff
#define HWIO_PCIE_BHI_IMGTXDB_IN(x)            \
                in_dword(HWIO_PCIE_BHI_IMGTXDB_ADDR(x))
#define HWIO_PCIE_BHI_IMGTXDB_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_IMGTXDB_ADDR(x), m)
#define HWIO_PCIE_BHI_IMGTXDB_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_IMGTXDB_ADDR(x),v)
#define HWIO_PCIE_BHI_IMGTXDB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_IMGTXDB_ADDR(x),m,v,HWIO_PCIE_BHI_IMGTXDB_IN(x))
#define HWIO_PCIE_BHI_IMGTXDB_BHI_IMGTXDB_BMSK                                                0xffffffff
#define HWIO_PCIE_BHI_IMGTXDB_BHI_IMGTXDB_SHFT                                                         0

#define HWIO_PCIE_BHI_INTVEC_ADDR(x)                                                          ((x) + 0x220 + 0x3000)
#define HWIO_PCIE_BHI_INTVEC_OFFS                                                             (0x220 + 0x3000)
#define HWIO_PCIE_BHI_INTVEC_RMSK                                                             0xffffffff
#define HWIO_PCIE_BHI_INTVEC_IN(x)            \
                in_dword(HWIO_PCIE_BHI_INTVEC_ADDR(x))
#define HWIO_PCIE_BHI_INTVEC_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_INTVEC_ADDR(x), m)
#define HWIO_PCIE_BHI_INTVEC_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_INTVEC_ADDR(x),v)
#define HWIO_PCIE_BHI_INTVEC_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_INTVEC_ADDR(x),m,v,HWIO_PCIE_BHI_INTVEC_IN(x))
#define HWIO_PCIE_BHI_INTVEC_BHI_INTVEC_BMSK                                                  0xffffffff
#define HWIO_PCIE_BHI_INTVEC_BHI_INTVEC_SHFT                                                           0

#define HWIO_PCIE_BHI_EXECENV_ADDR(x)                                                         ((x) + 0x228 + 0x3000)
#define HWIO_PCIE_BHI_EXECENV_OFFS                                                            (0x228 + 0x3000)
#define HWIO_PCIE_BHI_EXECENV_RMSK                                                            0xffffffff
#define HWIO_PCIE_BHI_EXECENV_IN(x)            \
                in_dword(HWIO_PCIE_BHI_EXECENV_ADDR(x))
#define HWIO_PCIE_BHI_EXECENV_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_EXECENV_ADDR(x), m)
#define HWIO_PCIE_BHI_EXECENV_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_EXECENV_ADDR(x),v)
#define HWIO_PCIE_BHI_EXECENV_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_EXECENV_ADDR(x),m,v,HWIO_PCIE_BHI_EXECENV_IN(x))
#define HWIO_PCIE_BHI_EXECENV_BHI_EXECENV_BMSK                                                0xffffffff
#define HWIO_PCIE_BHI_EXECENV_BHI_EXECENV_SHFT                                                         0

#define HWIO_PCIE_BHI_STATUS_ADDR(x)                                                          ((x) + 0x22c + 0x3000)
#define HWIO_PCIE_BHI_STATUS_OFFS                                                             (0x22c + 0x3000)
#define HWIO_PCIE_BHI_STATUS_RMSK                                                             0xffffffff
#define HWIO_PCIE_BHI_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_BHI_STATUS_ADDR(x))
#define HWIO_PCIE_BHI_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_STATUS_ADDR(x), m)
#define HWIO_PCIE_BHI_STATUS_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_STATUS_ADDR(x),v)
#define HWIO_PCIE_BHI_STATUS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_STATUS_ADDR(x),m,v,HWIO_PCIE_BHI_STATUS_IN(x))
#define HWIO_PCIE_BHI_STATUS_BHI_STATUS_BMSK                                                  0xffffffff
#define HWIO_PCIE_BHI_STATUS_BHI_STATUS_SHFT                                                           0

#define HWIO_PCIE_BHI_ERRCODE_ADDR(x)                                                         ((x) + 0x230 + 0x3000)
#define HWIO_PCIE_BHI_ERRCODE_OFFS                                                            (0x230 + 0x3000)
#define HWIO_PCIE_BHI_ERRCODE_RMSK                                                            0xffffffff
#define HWIO_PCIE_BHI_ERRCODE_IN(x)            \
                in_dword(HWIO_PCIE_BHI_ERRCODE_ADDR(x))
#define HWIO_PCIE_BHI_ERRCODE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_ERRCODE_ADDR(x), m)
#define HWIO_PCIE_BHI_ERRCODE_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_ERRCODE_ADDR(x),v)
#define HWIO_PCIE_BHI_ERRCODE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_ERRCODE_ADDR(x),m,v,HWIO_PCIE_BHI_ERRCODE_IN(x))
#define HWIO_PCIE_BHI_ERRCODE_BHI_ERRCODE_BMSK                                                0xffffffff
#define HWIO_PCIE_BHI_ERRCODE_BHI_ERRCODE_SHFT                                                         0

#define HWIO_PCIE_BHI_ERRDBG1_ADDR(x)                                                         ((x) + 0x234 + 0x3000)
#define HWIO_PCIE_BHI_ERRDBG1_OFFS                                                            (0x234 + 0x3000)
#define HWIO_PCIE_BHI_ERRDBG1_RMSK                                                            0xffffffff
#define HWIO_PCIE_BHI_ERRDBG1_IN(x)            \
                in_dword(HWIO_PCIE_BHI_ERRDBG1_ADDR(x))
#define HWIO_PCIE_BHI_ERRDBG1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_ERRDBG1_ADDR(x), m)
#define HWIO_PCIE_BHI_ERRDBG1_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_ERRDBG1_ADDR(x),v)
#define HWIO_PCIE_BHI_ERRDBG1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_ERRDBG1_ADDR(x),m,v,HWIO_PCIE_BHI_ERRDBG1_IN(x))
#define HWIO_PCIE_BHI_ERRDBG1_BHI_ERRDBG_BMSK                                                 0xffffffff
#define HWIO_PCIE_BHI_ERRDBG1_BHI_ERRDBG_SHFT                                                          0

#define HWIO_PCIE_BHI_ERRDBG2_ADDR(x)                                                         ((x) + 0x238 + 0x3000)
#define HWIO_PCIE_BHI_ERRDBG2_OFFS                                                            (0x238 + 0x3000)
#define HWIO_PCIE_BHI_ERRDBG2_RMSK                                                            0xffffffff
#define HWIO_PCIE_BHI_ERRDBG2_IN(x)            \
                in_dword(HWIO_PCIE_BHI_ERRDBG2_ADDR(x))
#define HWIO_PCIE_BHI_ERRDBG2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_ERRDBG2_ADDR(x), m)
#define HWIO_PCIE_BHI_ERRDBG2_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_ERRDBG2_ADDR(x),v)
#define HWIO_PCIE_BHI_ERRDBG2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_ERRDBG2_ADDR(x),m,v,HWIO_PCIE_BHI_ERRDBG2_IN(x))
#define HWIO_PCIE_BHI_ERRDBG2_BHI_ERRDBG_BMSK                                                 0xffffffff
#define HWIO_PCIE_BHI_ERRDBG2_BHI_ERRDBG_SHFT                                                          0

#define HWIO_PCIE_BHI_ERRDBG3_ADDR(x)                                                         ((x) + 0x23c + 0x3000)
#define HWIO_PCIE_BHI_ERRDBG3_OFFS                                                            (0x23c + 0x3000)
#define HWIO_PCIE_BHI_ERRDBG3_RMSK                                                            0xffffffff
#define HWIO_PCIE_BHI_ERRDBG3_IN(x)            \
                in_dword(HWIO_PCIE_BHI_ERRDBG3_ADDR(x))
#define HWIO_PCIE_BHI_ERRDBG3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_ERRDBG3_ADDR(x), m)
#define HWIO_PCIE_BHI_ERRDBG3_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_ERRDBG3_ADDR(x),v)
#define HWIO_PCIE_BHI_ERRDBG3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_ERRDBG3_ADDR(x),m,v,HWIO_PCIE_BHI_ERRDBG3_IN(x))
#define HWIO_PCIE_BHI_ERRDBG3_BHI_ERRDBG_BMSK                                                 0xffffffff
#define HWIO_PCIE_BHI_ERRDBG3_BHI_ERRDBG_SHFT                                                          0

#define HWIO_PCIE_BHI_SERIALNUM_ADDR(x)                                                       ((x) + 0x240 + 0x3000)
#define HWIO_PCIE_BHI_SERIALNUM_OFFS                                                          (0x240 + 0x3000)
#define HWIO_PCIE_BHI_SERIALNUM_RMSK                                                          0xffffffff
#define HWIO_PCIE_BHI_SERIALNUM_IN(x)            \
                in_dword(HWIO_PCIE_BHI_SERIALNUM_ADDR(x))
#define HWIO_PCIE_BHI_SERIALNUM_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_SERIALNUM_ADDR(x), m)
#define HWIO_PCIE_BHI_SERIALNUM_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_SERIALNUM_ADDR(x),v)
#define HWIO_PCIE_BHI_SERIALNUM_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_SERIALNUM_ADDR(x),m,v,HWIO_PCIE_BHI_SERIALNUM_IN(x))
#define HWIO_PCIE_BHI_SERIALNUM_BHI_SERIALNUM_BMSK                                            0xffffffff
#define HWIO_PCIE_BHI_SERIALNUM_BHI_SERIALNUM_SHFT                                                     0

#define HWIO_PCIE_BHI_SBLANTIROLLVER_ADDR(x)                                                  ((x) + 0x244 + 0x3000)
#define HWIO_PCIE_BHI_SBLANTIROLLVER_OFFS                                                     (0x244 + 0x3000)
#define HWIO_PCIE_BHI_SBLANTIROLLVER_RMSK                                                     0xffffffff
#define HWIO_PCIE_BHI_SBLANTIROLLVER_IN(x)            \
                in_dword(HWIO_PCIE_BHI_SBLANTIROLLVER_ADDR(x))
#define HWIO_PCIE_BHI_SBLANTIROLLVER_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_SBLANTIROLLVER_ADDR(x), m)
#define HWIO_PCIE_BHI_SBLANTIROLLVER_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_SBLANTIROLLVER_ADDR(x),v)
#define HWIO_PCIE_BHI_SBLANTIROLLVER_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_SBLANTIROLLVER_ADDR(x),m,v,HWIO_PCIE_BHI_SBLANTIROLLVER_IN(x))
#define HWIO_PCIE_BHI_SBLANTIROLLVER_BHI_SBLANTIROLLVER_BMSK                                  0xffffffff
#define HWIO_PCIE_BHI_SBLANTIROLLVER_BHI_SBLANTIROLLVER_SHFT                                           0

#define HWIO_PCIE_BHI_NUMSEG_ADDR(x)                                                          ((x) + 0x248 + 0x3000)
#define HWIO_PCIE_BHI_NUMSEG_OFFS                                                             (0x248 + 0x3000)
#define HWIO_PCIE_BHI_NUMSEG_RMSK                                                             0xffffffff
#define HWIO_PCIE_BHI_NUMSEG_IN(x)            \
                in_dword(HWIO_PCIE_BHI_NUMSEG_ADDR(x))
#define HWIO_PCIE_BHI_NUMSEG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BHI_NUMSEG_ADDR(x), m)
#define HWIO_PCIE_BHI_NUMSEG_OUT(x, v)            \
                out_dword(HWIO_PCIE_BHI_NUMSEG_ADDR(x),v)
#define HWIO_PCIE_BHI_NUMSEG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BHI_NUMSEG_ADDR(x),m,v,HWIO_PCIE_BHI_NUMSEG_IN(x))
#define HWIO_PCIE_BHI_NUMSEG_BHI_NUMSEG_BMSK                                                  0xffffffff
#define HWIO_PCIE_BHI_NUMSEG_BHI_NUMSEG_SHFT                                                           0

#define HWIO_PCIE_BHI_MSMHWID_n_ADDR(base,n)                                                  ((base) + 0X24C + (0x4*(n)) + 0x3000)
#define HWIO_PCIE_BHI_MSMHWID_n_OFFS(n)                                                       (0X24C + (0x4*(n)) + 0x3000)
#define HWIO_PCIE_BHI_MSMHWID_n_RMSK                                                          0xffffffff
#define HWIO_PCIE_BHI_MSMHWID_n_MAXn                                                                   5
#define HWIO_PCIE_BHI_MSMHWID_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_BHI_MSMHWID_n_ADDR(base,n), HWIO_PCIE_BHI_MSMHWID_n_RMSK)
#define HWIO_PCIE_BHI_MSMHWID_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_BHI_MSMHWID_n_ADDR(base,n), mask)
#define HWIO_PCIE_BHI_MSMHWID_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_BHI_MSMHWID_n_ADDR(base,n),val)
#define HWIO_PCIE_BHI_MSMHWID_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_BHI_MSMHWID_n_ADDR(base,n),mask,val,HWIO_PCIE_BHI_MSMHWID_n_INI(base,n))
#define HWIO_PCIE_BHI_MSMHWID_n_BHI_MSMHWID_BMSK                                              0xffffffff
#define HWIO_PCIE_BHI_MSMHWID_n_BHI_MSMHWID_SHFT                                                       0

#define HWIO_PCIE_BHI_OEMPKHASH_n_ADDR(base,n)                                                ((base) + 0X264 + (0x4*(n)) + 0x3000)
#define HWIO_PCIE_BHI_OEMPKHASH_n_OFFS(n)                                                     (0X264 + (0x4*(n)) + 0x3000)
#define HWIO_PCIE_BHI_OEMPKHASH_n_RMSK                                                        0xffffffff
#define HWIO_PCIE_BHI_OEMPKHASH_n_MAXn                                                                47
#define HWIO_PCIE_BHI_OEMPKHASH_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_BHI_OEMPKHASH_n_ADDR(base,n), HWIO_PCIE_BHI_OEMPKHASH_n_RMSK)
#define HWIO_PCIE_BHI_OEMPKHASH_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_BHI_OEMPKHASH_n_ADDR(base,n), mask)
#define HWIO_PCIE_BHI_OEMPKHASH_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_BHI_OEMPKHASH_n_ADDR(base,n),val)
#define HWIO_PCIE_BHI_OEMPKHASH_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_BHI_OEMPKHASH_n_ADDR(base,n),mask,val,HWIO_PCIE_BHI_OEMPKHASH_n_INI(base,n))
#define HWIO_PCIE_BHI_OEMPKHASH_n_BHI_OEMPKHASH_BMSK                                          0xffffffff
#define HWIO_PCIE_BHI_OEMPKHASH_n_BHI_OEMPKHASH_SHFT                                                   0

#define HWIO_PCIE_MSMSOCID_ADDR(x)                                                            ((x) + 0x324 + 0x3000)
#define HWIO_PCIE_MSMSOCID_OFFS                                                               (0x324 + 0x3000)
#define HWIO_PCIE_MSMSOCID_RMSK                                                               0xffffffff
#define HWIO_PCIE_MSMSOCID_IN(x)            \
                in_dword(HWIO_PCIE_MSMSOCID_ADDR(x))
#define HWIO_PCIE_MSMSOCID_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSMSOCID_ADDR(x), m)
#define HWIO_PCIE_MSMSOCID_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSMSOCID_ADDR(x),v)
#define HWIO_PCIE_MSMSOCID_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSMSOCID_ADDR(x),m,v,HWIO_PCIE_MSMSOCID_IN(x))
#define HWIO_PCIE_MSMSOCID_MSMSOCID_BMSK                                                      0xffffffff
#define HWIO_PCIE_MSMSOCID_MSMSOCID_SHFT                                                               0

#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR(x)                                         ((x) + 0x338 + 0x3000)
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_OFFS                                            (0x338 + 0x3000)
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_RMSK                                            0xffffffff
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_IN(x)            \
                in_dword(HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR(x))
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR(x), m)
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_OUT(x, v)            \
                out_dword(HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR(x),v)
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR(x),m,v,HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_IN(x))
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_RESERVED_31_3_BMSK                              0xfffffff8
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_RESERVED_31_3_SHFT                                       3
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_ENVIRONMENT_EXECUTION_STATE_BMSK                       0x7
#define HWIO_PCIE_ENVIRONMENT_EXECUTION_STATE_ENVIRONMENT_EXECUTION_STATE_SHFT                         0

#define HWIO_PCIE_QTIMER_LOW_ADDR(x)                                                          ((x) + 0x348 + 0x3000)
#define HWIO_PCIE_QTIMER_LOW_OFFS                                                             (0x348 + 0x3000)
#define HWIO_PCIE_QTIMER_LOW_RMSK                                                             0xffffffff
#define HWIO_PCIE_QTIMER_LOW_IN(x)            \
                in_dword(HWIO_PCIE_QTIMER_LOW_ADDR(x))
#define HWIO_PCIE_QTIMER_LOW_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_QTIMER_LOW_ADDR(x), m)
#define HWIO_PCIE_QTIMER_LOW_OUT(x, v)            \
                out_dword(HWIO_PCIE_QTIMER_LOW_ADDR(x),v)
#define HWIO_PCIE_QTIMER_LOW_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_QTIMER_LOW_ADDR(x),m,v,HWIO_PCIE_QTIMER_LOW_IN(x))
#define HWIO_PCIE_QTIMER_LOW_SYNC_QTIME_VAL_LSB_BMSK                                          0xffffffff
#define HWIO_PCIE_QTIMER_LOW_SYNC_QTIME_VAL_LSB_SHFT                                                   0

#define HWIO_PCIE_QTIMER_HIGH_ADDR(x)                                                         ((x) + 0x34c + 0x3000)
#define HWIO_PCIE_QTIMER_HIGH_OFFS                                                            (0x34c + 0x3000)
#define HWIO_PCIE_QTIMER_HIGH_RMSK                                                            0xffffffff
#define HWIO_PCIE_QTIMER_HIGH_IN(x)            \
                in_dword(HWIO_PCIE_QTIMER_HIGH_ADDR(x))
#define HWIO_PCIE_QTIMER_HIGH_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_QTIMER_HIGH_ADDR(x), m)
#define HWIO_PCIE_QTIMER_HIGH_OUT(x, v)            \
                out_dword(HWIO_PCIE_QTIMER_HIGH_ADDR(x),v)
#define HWIO_PCIE_QTIMER_HIGH_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_QTIMER_HIGH_ADDR(x),m,v,HWIO_PCIE_QTIMER_HIGH_IN(x))
#define HWIO_PCIE_QTIMER_HIGH_SYNC_QTIME_VAL_MSB_BMSK                                         0xffffffff
#define HWIO_PCIE_QTIMER_HIGH_SYNC_QTIME_VAL_MSB_SHFT                                                  0

#define HWIO_PCIE_TXVECADDR_LOW_ADDR(x)                                                       ((x) + 0x350 + 0x3000)
#define HWIO_PCIE_TXVECADDR_LOW_OFFS                                                          (0x350 + 0x3000)
#define HWIO_PCIE_TXVECADDR_LOW_RMSK                                                          0xffffffff
#define HWIO_PCIE_TXVECADDR_LOW_IN(x)            \
                in_dword(HWIO_PCIE_TXVECADDR_LOW_ADDR(x))
#define HWIO_PCIE_TXVECADDR_LOW_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TXVECADDR_LOW_ADDR(x), m)
#define HWIO_PCIE_TXVECADDR_LOW_OUT(x, v)            \
                out_dword(HWIO_PCIE_TXVECADDR_LOW_ADDR(x),v)
#define HWIO_PCIE_TXVECADDR_LOW_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TXVECADDR_LOW_ADDR(x),m,v,HWIO_PCIE_TXVECADDR_LOW_IN(x))
#define HWIO_PCIE_TXVECADDR_LOW_TXVECADDR_LOW_BMSK                                            0xffffffff
#define HWIO_PCIE_TXVECADDR_LOW_TXVECADDR_LOW_SHFT                                                     0

#define HWIO_PCIE_TXVECADDR_HIGH_ADDR(x)                                                      ((x) + 0x354 + 0x3000)
#define HWIO_PCIE_TXVECADDR_HIGH_OFFS                                                         (0x354 + 0x3000)
#define HWIO_PCIE_TXVECADDR_HIGH_RMSK                                                         0xffffffff
#define HWIO_PCIE_TXVECADDR_HIGH_IN(x)            \
                in_dword(HWIO_PCIE_TXVECADDR_HIGH_ADDR(x))
#define HWIO_PCIE_TXVECADDR_HIGH_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TXVECADDR_HIGH_ADDR(x), m)
#define HWIO_PCIE_TXVECADDR_HIGH_OUT(x, v)            \
                out_dword(HWIO_PCIE_TXVECADDR_HIGH_ADDR(x),v)
#define HWIO_PCIE_TXVECADDR_HIGH_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TXVECADDR_HIGH_ADDR(x),m,v,HWIO_PCIE_TXVECADDR_HIGH_IN(x))
#define HWIO_PCIE_TXVECADDR_HIGH_TXVECADDR_HIGH_BMSK                                          0xffffffff
#define HWIO_PCIE_TXVECADDR_HIGH_TXVECADDR_HIGH_SHFT                                                   0

#define HWIO_PCIE_TXVECSIZE_ADDR(x)                                                           ((x) + 0x358 + 0x3000)
#define HWIO_PCIE_TXVECSIZE_OFFS                                                              (0x358 + 0x3000)
#define HWIO_PCIE_TXVECSIZE_RMSK                                                              0xffffffff
#define HWIO_PCIE_TXVECSIZE_IN(x)            \
                in_dword(HWIO_PCIE_TXVECSIZE_ADDR(x))
#define HWIO_PCIE_TXVECSIZE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TXVECSIZE_ADDR(x), m)
#define HWIO_PCIE_TXVECSIZE_OUT(x, v)            \
                out_dword(HWIO_PCIE_TXVECSIZE_ADDR(x),v)
#define HWIO_PCIE_TXVECSIZE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TXVECSIZE_ADDR(x),m,v,HWIO_PCIE_TXVECSIZE_IN(x))
#define HWIO_PCIE_TXVECSIZE_TXVECSIZE_BMSK                                                    0xffffffff
#define HWIO_PCIE_TXVECSIZE_TXVECSIZE_SHFT                                                             0

#define HWIO_PCIE_TXVECDB_ADDR(x)                                                             ((x) + 0x360 + 0x3000)
#define HWIO_PCIE_TXVECDB_OFFS                                                                (0x360 + 0x3000)
#define HWIO_PCIE_TXVECDB_RMSK                                                                0xffffffff
#define HWIO_PCIE_TXVECDB_IN(x)            \
                in_dword(HWIO_PCIE_TXVECDB_ADDR(x))
#define HWIO_PCIE_TXVECDB_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TXVECDB_ADDR(x), m)
#define HWIO_PCIE_TXVECDB_OUT(x, v)            \
                out_dword(HWIO_PCIE_TXVECDB_ADDR(x),v)
#define HWIO_PCIE_TXVECDB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TXVECDB_ADDR(x),m,v,HWIO_PCIE_TXVECDB_IN(x))
#define HWIO_PCIE_TXVECDB_TXVECDB_BMSK                                                        0xffffffff
#define HWIO_PCIE_TXVECDB_TXVECDB_SHFT                                                                 0

#define HWIO_PCIE_TXVECSTATUS_ADDR(x)                                                         ((x) + 0x368 + 0x3000)
#define HWIO_PCIE_TXVECSTATUS_OFFS                                                            (0x368 + 0x3000)
#define HWIO_PCIE_TXVECSTATUS_RMSK                                                            0xffffffff
#define HWIO_PCIE_TXVECSTATUS_IN(x)            \
                in_dword(HWIO_PCIE_TXVECSTATUS_ADDR(x))
#define HWIO_PCIE_TXVECSTATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TXVECSTATUS_ADDR(x), m)
#define HWIO_PCIE_TXVECSTATUS_OUT(x, v)            \
                out_dword(HWIO_PCIE_TXVECSTATUS_ADDR(x),v)
#define HWIO_PCIE_TXVECSTATUS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TXVECSTATUS_ADDR(x),m,v,HWIO_PCIE_TXVECSTATUS_IN(x))
#define HWIO_PCIE_TXVECSTATUS_TXVECSTATUS_BMSK                                                0xffffffff
#define HWIO_PCIE_TXVECSTATUS_TXVECSTATUS_SHFT                                                         0

#define HWIO_PCIE_RXVECCTRL_ADDR(x)                                                           ((x) + 0x380 + 0x3000)
#define HWIO_PCIE_RXVECCTRL_OFFS                                                              (0x380 + 0x3000)
#define HWIO_PCIE_RXVECCTRL_RMSK                                                              0xffffffff
#define HWIO_PCIE_RXVECCTRL_IN(x)            \
                in_dword(HWIO_PCIE_RXVECCTRL_ADDR(x))
#define HWIO_PCIE_RXVECCTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_RXVECCTRL_ADDR(x), m)
#define HWIO_PCIE_RXVECCTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_RXVECCTRL_ADDR(x),v)
#define HWIO_PCIE_RXVECCTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_RXVECCTRL_ADDR(x),m,v,HWIO_PCIE_RXVECCTRL_IN(x))
#define HWIO_PCIE_RXVECCTRL_RXVECCTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_RXVECCTRL_RXVECCTRL_SHFT                                                             0

#define HWIO_PCIE_RXVECADDR_ADDR(x)                                                           ((x) + 0x384 + 0x3000)
#define HWIO_PCIE_RXVECADDR_OFFS                                                              (0x384 + 0x3000)
#define HWIO_PCIE_RXVECADDR_RMSK                                                              0xffffffff
#define HWIO_PCIE_RXVECADDR_IN(x)            \
                in_dword(HWIO_PCIE_RXVECADDR_ADDR(x))
#define HWIO_PCIE_RXVECADDR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_RXVECADDR_ADDR(x), m)
#define HWIO_PCIE_RXVECADDR_OUT(x, v)            \
                out_dword(HWIO_PCIE_RXVECADDR_ADDR(x),v)
#define HWIO_PCIE_RXVECADDR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_RXVECADDR_ADDR(x),m,v,HWIO_PCIE_RXVECADDR_IN(x))
#define HWIO_PCIE_RXVECADDR_RXVECADDR_BMSK                                                    0xffffffff
#define HWIO_PCIE_RXVECADDR_RXVECADDR_SHFT                                                             0

#define HWIO_PCIE_RXVECSIZE_ADDR(x)                                                           ((x) + 0x38c + 0x3000)
#define HWIO_PCIE_RXVECSIZE_OFFS                                                              (0x38c + 0x3000)
#define HWIO_PCIE_RXVECSIZE_RMSK                                                              0xffffffff
#define HWIO_PCIE_RXVECSIZE_IN(x)            \
                in_dword(HWIO_PCIE_RXVECSIZE_ADDR(x))
#define HWIO_PCIE_RXVECSIZE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_RXVECSIZE_ADDR(x), m)
#define HWIO_PCIE_RXVECSIZE_OUT(x, v)            \
                out_dword(HWIO_PCIE_RXVECSIZE_ADDR(x),v)
#define HWIO_PCIE_RXVECSIZE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_RXVECSIZE_ADDR(x),m,v,HWIO_PCIE_RXVECSIZE_IN(x))
#define HWIO_PCIE_RXVECSIZE_RXVECSIZE_BMSK                                                    0xffffffff
#define HWIO_PCIE_RXVECSIZE_RXVECSIZE_SHFT                                                             0

#define HWIO_PCIE_RXVECDB_ADDR(x)                                                             ((x) + 0x394 + 0x3000)
#define HWIO_PCIE_RXVECDB_OFFS                                                                (0x394 + 0x3000)
#define HWIO_PCIE_RXVECDB_RMSK                                                                0xffffffff
#define HWIO_PCIE_RXVECDB_IN(x)            \
                in_dword(HWIO_PCIE_RXVECDB_ADDR(x))
#define HWIO_PCIE_RXVECDB_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_RXVECDB_ADDR(x), m)
#define HWIO_PCIE_RXVECDB_OUT(x, v)            \
                out_dword(HWIO_PCIE_RXVECDB_ADDR(x),v)
#define HWIO_PCIE_RXVECDB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_RXVECDB_ADDR(x),m,v,HWIO_PCIE_RXVECDB_IN(x))
#define HWIO_PCIE_RXVECDB_RXVECDB_BMSK                                                        0xffffffff
#define HWIO_PCIE_RXVECDB_RXVECDB_SHFT                                                                 0

#define HWIO_PCIE_RXVECRDSIZE_ADDR(x)                                                         ((x) + 0x398 + 0x3000)
#define HWIO_PCIE_RXVECRDSIZE_OFFS                                                            (0x398 + 0x3000)
#define HWIO_PCIE_RXVECRDSIZE_RMSK                                                            0xffffffff
#define HWIO_PCIE_RXVECRDSIZE_IN(x)            \
                in_dword(HWIO_PCIE_RXVECRDSIZE_ADDR(x))
#define HWIO_PCIE_RXVECRDSIZE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_RXVECRDSIZE_ADDR(x), m)
#define HWIO_PCIE_RXVECRDSIZE_OUT(x, v)            \
                out_dword(HWIO_PCIE_RXVECRDSIZE_ADDR(x),v)
#define HWIO_PCIE_RXVECRDSIZE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_RXVECRDSIZE_ADDR(x),m,v,HWIO_PCIE_RXVECRDSIZE_IN(x))
#define HWIO_PCIE_RXVECRDSIZE_RXVECRDSIZE_BMSK                                                0xffffffff
#define HWIO_PCIE_RXVECRDSIZE_RXVECRDSIZE_SHFT                                                         0

#define HWIO_PCIE_RXVECSTATUS_ADDR(x)                                                         ((x) + 0x39c + 0x3000)
#define HWIO_PCIE_RXVECSTATUS_OFFS                                                            (0x39c + 0x3000)
#define HWIO_PCIE_RXVECSTATUS_RMSK                                                            0xffffffff
#define HWIO_PCIE_RXVECSTATUS_IN(x)            \
                in_dword(HWIO_PCIE_RXVECSTATUS_ADDR(x))
#define HWIO_PCIE_RXVECSTATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_RXVECSTATUS_ADDR(x), m)
#define HWIO_PCIE_RXVECSTATUS_OUT(x, v)            \
                out_dword(HWIO_PCIE_RXVECSTATUS_ADDR(x),v)
#define HWIO_PCIE_RXVECSTATUS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_RXVECSTATUS_ADDR(x),m,v,HWIO_PCIE_RXVECSTATUS_IN(x))
#define HWIO_PCIE_RXVECSTATUS_RXVECSTATUS_BMSK                                                0xffffffff
#define HWIO_PCIE_RXVECSTATUS_RXVECSTATUS_SHFT                                                         0

#define HWIO_PCIE_CHDB_LOWER_n_ADDR(base,n)                                                   ((base) + 0X400 + (0x8*(n)) + 0x3000)
#define HWIO_PCIE_CHDB_LOWER_n_OFFS(n)                                                        (0X400 + (0x8*(n)) + 0x3000)
#define HWIO_PCIE_CHDB_LOWER_n_RMSK                                                           0xffffffff
#define HWIO_PCIE_CHDB_LOWER_n_MAXn                                                                  127
#define HWIO_PCIE_CHDB_LOWER_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_CHDB_LOWER_n_ADDR(base,n), HWIO_PCIE_CHDB_LOWER_n_RMSK)
#define HWIO_PCIE_CHDB_LOWER_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_CHDB_LOWER_n_ADDR(base,n), mask)
#define HWIO_PCIE_CHDB_LOWER_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_CHDB_LOWER_n_ADDR(base,n),val)
#define HWIO_PCIE_CHDB_LOWER_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_CHDB_LOWER_n_ADDR(base,n),mask,val,HWIO_PCIE_CHDB_LOWER_n_INI(base,n))
#define HWIO_PCIE_CHDB_LOWER_n_CHDB_LOWER_BMSK                                                0xffffffff
#define HWIO_PCIE_CHDB_LOWER_n_CHDB_LOWER_SHFT                                                         0

#define HWIO_PCIE_CHDB_UPPER_n_ADDR(base,n)                                                   ((base) + 0X404 + (0x8*(n)) + 0x3000)
#define HWIO_PCIE_CHDB_UPPER_n_OFFS(n)                                                        (0X404 + (0x8*(n)) + 0x3000)
#define HWIO_PCIE_CHDB_UPPER_n_RMSK                                                           0xffffffff
#define HWIO_PCIE_CHDB_UPPER_n_MAXn                                                                  127
#define HWIO_PCIE_CHDB_UPPER_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_CHDB_UPPER_n_ADDR(base,n), HWIO_PCIE_CHDB_UPPER_n_RMSK)
#define HWIO_PCIE_CHDB_UPPER_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_CHDB_UPPER_n_ADDR(base,n), mask)
#define HWIO_PCIE_CHDB_UPPER_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_CHDB_UPPER_n_ADDR(base,n),val)
#define HWIO_PCIE_CHDB_UPPER_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_CHDB_UPPER_n_ADDR(base,n),mask,val,HWIO_PCIE_CHDB_UPPER_n_INI(base,n))
#define HWIO_PCIE_CHDB_UPPER_n_CHDB_UPPER_BMSK                                                0xffffffff
#define HWIO_PCIE_CHDB_UPPER_n_CHDB_UPPER_SHFT                                                         0

#define HWIO_PCIE_ERDB_LOWER_n_ADDR(base,n)                                                   ((base) + 0X800 + (0x8*(n)) + 0x3000)
#define HWIO_PCIE_ERDB_LOWER_n_OFFS(n)                                                        (0X800 + (0x8*(n)) + 0x3000)
#define HWIO_PCIE_ERDB_LOWER_n_RMSK                                                           0xffffffff
#define HWIO_PCIE_ERDB_LOWER_n_MAXn                                                                   99
#define HWIO_PCIE_ERDB_LOWER_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_ERDB_LOWER_n_ADDR(base,n), HWIO_PCIE_ERDB_LOWER_n_RMSK)
#define HWIO_PCIE_ERDB_LOWER_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_ERDB_LOWER_n_ADDR(base,n), mask)
#define HWIO_PCIE_ERDB_LOWER_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_ERDB_LOWER_n_ADDR(base,n),val)
#define HWIO_PCIE_ERDB_LOWER_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_ERDB_LOWER_n_ADDR(base,n),mask,val,HWIO_PCIE_ERDB_LOWER_n_INI(base,n))
#define HWIO_PCIE_ERDB_LOWER_n_ERDB_LOWER_BMSK                                                0xffffffff
#define HWIO_PCIE_ERDB_LOWER_n_ERDB_LOWER_SHFT                                                         0

#define HWIO_PCIE_ERDB_UPPER_n_ADDR(base,n)                                                   ((base) + 0X804 + (0x8*(n)) + 0x3000)
#define HWIO_PCIE_ERDB_UPPER_n_OFFS(n)                                                        (0X804 + (0x8*(n)) + 0x3000)
#define HWIO_PCIE_ERDB_UPPER_n_RMSK                                                           0xffffffff
#define HWIO_PCIE_ERDB_UPPER_n_MAXn                                                                   99
#define HWIO_PCIE_ERDB_UPPER_n_INI(base,n)                \
                in_dword_masked(HWIO_PCIE_ERDB_UPPER_n_ADDR(base,n), HWIO_PCIE_ERDB_UPPER_n_RMSK)
#define HWIO_PCIE_ERDB_UPPER_n_INMI(base,n,mask)        \
                in_dword_masked(HWIO_PCIE_ERDB_UPPER_n_ADDR(base,n), mask)
#define HWIO_PCIE_ERDB_UPPER_n_OUTI(base,n,val)        \
                out_dword(HWIO_PCIE_ERDB_UPPER_n_ADDR(base,n),val)
#define HWIO_PCIE_ERDB_UPPER_n_OUTMI(base,n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_ERDB_UPPER_n_ADDR(base,n),mask,val,HWIO_PCIE_ERDB_UPPER_n_INI(base,n))
#define HWIO_PCIE_ERDB_UPPER_n_ERDB_UPPER_BMSK                                                0xffffffff
#define HWIO_PCIE_ERDB_UPPER_n_ERDB_UPPER_SHFT                                                         0

#define HWIO_PCIE_INTX_CONFIG_ADDR(x)                                                         ((x) + 0xb20 + 0x3000)
#define HWIO_PCIE_INTX_CONFIG_OFFS                                                            (0xb20 + 0x3000)
#define HWIO_PCIE_INTX_CONFIG_RMSK                                                            0xffffffff
#define HWIO_PCIE_INTX_CONFIG_IN(x)            \
                in_dword(HWIO_PCIE_INTX_CONFIG_ADDR(x))
#define HWIO_PCIE_INTX_CONFIG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_INTX_CONFIG_ADDR(x), m)
#define HWIO_PCIE_INTX_CONFIG_OUT(x, v)            \
                out_dword(HWIO_PCIE_INTX_CONFIG_ADDR(x),v)
#define HWIO_PCIE_INTX_CONFIG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_INTX_CONFIG_ADDR(x),m,v,HWIO_PCIE_INTX_CONFIG_IN(x))
#define HWIO_PCIE_INTX_CONFIG_INTX_CONFIG_BMSK                                                0xffffffff
#define HWIO_PCIE_INTX_CONFIG_INTX_CONFIG_SHFT                                                         0

#define HWIO_PCIE_TIMECFG_ADDR(x)                                                             ((x) + 0xb24 + 0x3000)
#define HWIO_PCIE_TIMECFG_OFFS                                                                (0xb24 + 0x3000)
#define HWIO_PCIE_TIMECFG_RMSK                                                                0xffffffff
#define HWIO_PCIE_TIMECFG_IN(x)            \
                in_dword(HWIO_PCIE_TIMECFG_ADDR(x))
#define HWIO_PCIE_TIMECFG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TIMECFG_ADDR(x), m)
#define HWIO_PCIE_TIMECFG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TIMECFG_ADDR(x),v)
#define HWIO_PCIE_TIMECFG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TIMECFG_ADDR(x),m,v,HWIO_PCIE_TIMECFG_IN(x))
#define HWIO_PCIE_TIMECFG_TIMECFG_BMSK                                                        0xffffffff
#define HWIO_PCIE_TIMECFG_TIMECFG_SHFT                                                                 0

#define HWIO_PCIE_TIME_ADDR(x)                                                                ((x) + 0xb28 + 0x3000)
#define HWIO_PCIE_TIME_OFFS                                                                   (0xb28 + 0x3000)
#define HWIO_PCIE_TIME_RMSK                                                                   0xffffffff
#define HWIO_PCIE_TIME_IN(x)            \
                in_dword(HWIO_PCIE_TIME_ADDR(x))
#define HWIO_PCIE_TIME_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TIME_ADDR(x), m)
#define HWIO_PCIE_TIME_OUT(x, v)            \
                out_dword(HWIO_PCIE_TIME_ADDR(x),v)
#define HWIO_PCIE_TIME_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TIME_ADDR(x),m,v,HWIO_PCIE_TIME_IN(x))
#define HWIO_PCIE_TIME_TIME_BMSK                                                              0xffffffff
#define HWIO_PCIE_TIME_TIME_SHFT                                                                       0

#define HWIO_PCIE_TIMESYNCEX_OFFSET_ADDR(x)                                                   ((x) + 0xb2c + 0x3000)
#define HWIO_PCIE_TIMESYNCEX_OFFSET_OFFS                                                      (0xb2c + 0x3000)
#define HWIO_PCIE_TIMESYNCEX_OFFSET_RMSK                                                      0xffffffff
#define HWIO_PCIE_TIMESYNCEX_OFFSET_IN(x)            \
                in_dword(HWIO_PCIE_TIMESYNCEX_OFFSET_ADDR(x))
#define HWIO_PCIE_TIMESYNCEX_OFFSET_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TIMESYNCEX_OFFSET_ADDR(x), m)
#define HWIO_PCIE_TIMESYNCEX_OFFSET_OUT(x, v)            \
                out_dword(HWIO_PCIE_TIMESYNCEX_OFFSET_ADDR(x),v)
#define HWIO_PCIE_TIMESYNCEX_OFFSET_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TIMESYNCEX_OFFSET_ADDR(x),m,v,HWIO_PCIE_TIMESYNCEX_OFFSET_IN(x))
#define HWIO_PCIE_TIMESYNCEX_OFFSET_TIMESYNCEX_OFFSET_BMSK                                    0xffffffff
#define HWIO_PCIE_TIMESYNCEX_OFFSET_TIMESYNCEX_OFFSET_SHFT                                             0

#define HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR(x)                                     ((x) + 0xc00 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OFFS                                        (0xc00 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_RMSK                                        0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_CNT_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_CNT_SHFT                                             0

#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR(x)                                      ((x) + 0xc04 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OFFS                                         (0xc04 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_RMSK                                         0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_CNT_BMSK                                     0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_CNT_SHFT                                              0

#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR(x)                                   ((x) + 0xc08 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OFFS                                      (0xc08 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_RMSK                                      0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_CNT_SHFT                                           0

#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR(x)                                      ((x) + 0xc0c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OFFS                                         (0xc0c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_RMSK                                         0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_CNT_BMSK                                     0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_CNT_SHFT                                              0

#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR(x)                                     ((x) + 0xc10 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OFFS                                        (0xc10 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_RMSK                                        0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_CNT_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_CNT_SHFT                                             0

#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR(x)                              ((x) + 0xc14 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OFFS                                 (0xc14 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_RMSK                                 0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_CNT_BMSK                             0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_CNT_SHFT                                      0

#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR(x)                          ((x) + 0xc18 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OFFS                             (0xc18 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_RMSK                             0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_CNT_BMSK                         0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_CNT_SHFT                                  0

#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR(x)                           ((x) + 0xc1c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OFFS                              (0xc1c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_RMSK                              0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_CNT_BMSK                          0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_CNT_SHFT                                   0

#define HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR(x)                                     ((x) + 0xc20 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OFFS                                        (0xc20 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_RMSK                                        0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_CNT_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_CNT_SHFT                                             0

#define HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR(x)                                    ((x) + 0xc24 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OFFS                                       (0xc24 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_RMSK                                       0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_CNT_BMSK                                   0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_CNT_SHFT                                            0

#define HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR(x)                                    ((x) + 0xc28 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OFFS                                       (0xc28 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_RMSK                                       0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_CNT_BMSK                                   0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_CNT_SHFT                                            0

#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR(x)                                   ((x) + 0xc2c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OFFS                                      (0xc2c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_RMSK                                      0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_CNT_SHFT                                           0

#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR(x)                                   ((x) + 0xc30 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OFFS                                      (0xc30 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_RMSK                                      0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_CNT_SHFT                                           0

#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR(x)                                ((x) + 0xc34 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OFFS                                   (0xc34 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_RMSK                                   0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_CNT_BMSK                               0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_CNT_SHFT                                        0

#define HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR(x)                                      ((x) + 0xc38 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OFFS                                         (0xc38 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_RMSK                                         0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_CNT_BMSK                                     0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_CNT_SHFT                                              0

#define HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR(x)                                        ((x) + 0xc3c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OFFS                                           (0xc3c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_RMSK                                           0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_CNT_BMSK                                       0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_CNT_SHFT                                                0

#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR(x)                                           ((x) + 0xc40 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_OFFS                                              (0xc40 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_RMSK                                              0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_CNT_BMSK                                          0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_CNT_SHFT                                                   0

#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR(x)                                           ((x) + 0xc44 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_OFFS                                              (0xc44 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_RMSK                                              0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_CNT_BMSK                                          0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_CNT_SHFT                                                   0

#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR(x)                                          ((x) + 0xc48 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_OFFS                                             (0xc48 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_RMSK                                             0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_CNT_BMSK                                         0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_CNT_SHFT                                                  0

#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR(x)                                   ((x) + 0xc4c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OFFS                                      (0xc4c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_RMSK                                      0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_CNT_SHFT                                           0

#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR(x)                            ((x) + 0xc50 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OFFS                               (0xc50 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_RMSK                               0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_CNT_BMSK                           0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_CNT_SHFT                                    0

#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR(x)                                   ((x) + 0xc54 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OFFS                                      (0xc54 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_RMSK                                      0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_CNT_SHFT                                           0

#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR(x)                              ((x) + 0xc58 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OFFS                                 (0xc58 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_RMSK                                 0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_CNT_BMSK                             0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_CNT_SHFT                                      0

#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR(x)                           ((x) + 0xc5c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OFFS                              (0xc5c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_RMSK                              0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_CNT_BMSK                          0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_CNT_SHFT                                   0

#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR(x)                                    ((x) + 0xc60 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OFFS                                       (0xc60 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_RMSK                                       0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_CNT_BMSK                                   0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_CNT_SHFT                                            0

#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR(x)                                     ((x) + 0xc64 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OFFS                                        (0xc64 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_RMSK                                        0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_CNT_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_CNT_SHFT                                             0

#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR(x)                                        ((x) + 0xc68 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_OFFS                                           (0xc68 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_RMSK                                           0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_CNT_BMSK                                       0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_CNT_SHFT                                                0

#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR(x)                                        ((x) + 0xc6c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OFFS                                           (0xc6c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_RMSK                                           0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_CNT_BMSK                                       0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_CNT_SHFT                                                0

#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR(x)                                     ((x) + 0xc70 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OFFS                                        (0xc70 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_RMSK                                        0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_CNT_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_CNT_SHFT                                             0

#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR(x)                                       ((x) + 0xc74 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_OFFS                                          (0xc74 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_RMSK                                          0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_CNT_BMSK                                      0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_CNT_SHFT                                               0

#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR(x)                                   ((x) + 0xc78 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OFFS                                      (0xc78 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_RMSK                                      0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_CNT_SHFT                                           0

#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR(x)                                        ((x) + 0xc7c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_OFFS                                           (0xc7c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_RMSK                                           0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_CNT_BMSK                                       0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_CNT_SHFT                                                0

#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR(x)                                     ((x) + 0xc80 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OFFS                                        (0xc80 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_RMSK                                        0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_CNT_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_CNT_SHFT                                             0

#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR(x)                                  ((x) + 0xc84 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OFFS                                     (0xc84 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_RMSK                                     0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_CNT_BMSK                                 0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_CNT_SHFT                                          0

#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR(x)                                  ((x) + 0xc88 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OFFS                                     (0xc88 + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_RMSK                                     0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_CNT_BMSK                                 0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_CNT_SHFT                                          0

#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR(x)                               ((x) + 0xc8c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OFFS                                  (0xc8c + 0x3000)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_RMSK                                  0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_IN(x)            \
                in_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR(x), m)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OUT(x, v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR(x),v)
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR(x),m,v,HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_IN(x))
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_CNT_BMSK                              0xffffffff
#define HWIO_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_CNT_SHFT                                       0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_PCIE_DBI
 *--------------------------------------------------------------------------*/

#define PCIE_PCIE_DBI_REG_BASE                                                                                         (PCIE_GEN4X2_1_PCIE_WRAPPER_AXI_G4X2_BASE      + 0x00000000)
#define PCIE_PCIE_DBI_REG_BASE_SIZE                                                                                    0xf1d
#define PCIE_PCIE_DBI_REG_BASE_USED                                                                                    0xb90
#define PCIE_PCIE_DBI_REG_BASE_OFFS                                                                                    0x00000000

#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_ADDR(x)                                                                     ((x) + 0x0)
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_OFFS                                                                        (0x0)
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_IN(x)            \
                in_dword(HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_ADDR(x))
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_ADDR(x), m)
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_ADDR(x),v)
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_ADDR(x),m,v,HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_IN(x))
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_DEVICE_ID_BMSK                                                              0xffff0000
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_DEVICE_ID_SHFT                                                                      16
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_VENDOR_ID_BMSK                                                                  0xffff
#define HWIO_PCIE_TYPE1_DEV_ID_VEND_ID_REG_VENDOR_ID_SHFT                                                                       0

#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_ADDR(x)                                                                     ((x) + 0x4)
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_OFFS                                                                        (0x4)
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_RMSK                                                                        0xffb8fdff
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_IN(x)            \
                in_dword(HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_ADDR(x))
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_ADDR(x), m)
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_ADDR(x),v)
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_ADDR(x),m,v,HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_IN(x))
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_DETECTED_PARITY_ERROR_BMSK                                                  0x80000000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_DETECTED_PARITY_ERROR_SHFT                                                          31
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_SIGNALED_SYS_ERROR_BMSK                                                     0x40000000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_SIGNALED_SYS_ERROR_SHFT                                                             30
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_BMSK                                                      0x20000000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_SHFT                                                              29
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_BMSK                                                      0x10000000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_SHFT                                                              28
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_BMSK                                                   0x8000000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_SHFT                                                          27
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_DEV_SEL_TIMING_BMSK                                                          0x6000000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_DEV_SEL_TIMING_SHFT                                                                 25
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_MASTER_DPE_BMSK                                                              0x1000000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_MASTER_DPE_SHFT                                                                     24
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_FAST_B2B_CAP_BMSK                                                             0x800000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_FAST_B2B_CAP_SHFT                                                                   23
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_FAST_66MHZ_CAP_BMSK                                                           0x200000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_FAST_66MHZ_CAP_SHFT                                                                 21
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_CAP_LIST_BMSK                                                                 0x100000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_CAP_LIST_SHFT                                                                       20
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_INT_STATUS_BMSK                                                                0x80000
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_INT_STATUS_SHFT                                                                     19
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_RESERV_BMSK                                                                     0xf800
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_RESERV_SHFT                                                                         11
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_INT_EN_BMSK                                                                      0x400
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_INT_EN_SHFT                                                                         10
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_SERREN_BMSK                                                                      0x100
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_SERREN_SHFT                                                                          8
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_IDSEL_BMSK                                                                        0x80
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_IDSEL_SHFT                                                                           7
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_PERREN_BMSK                                                                       0x40
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_PERREN_SHFT                                                                          6
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_VGAPS_BMSK                                                                        0x20
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_VGAPS_SHFT                                                                           5
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_MWI_EN_BMSK                                                                       0x10
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_MWI_EN_SHFT                                                                          4
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_SCO_BMSK                                                                           0x8
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_SCO_SHFT                                                                             3
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_BME_BMSK                                                                           0x4
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_BME_SHFT                                                                             2
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_MSE_BMSK                                                                           0x2
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_MSE_SHFT                                                                             1
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_IO_EN_BMSK                                                                         0x1
#define HWIO_PCIE_TYPE1_STATUS_COMMAND_REG_IO_EN_SHFT                                                                           0

#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_ADDR(x)                                                                  ((x) + 0x8)
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_OFFS                                                                     (0x8)
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_RMSK                                                                     0xffffffff
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_IN(x)            \
                in_dword(HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_ADDR(x))
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_ADDR(x), m)
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_ADDR(x),v)
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_ADDR(x),m,v,HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_IN(x))
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_BASE_CLASS_CODE_BMSK                                                     0xff000000
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_BASE_CLASS_CODE_SHFT                                                             24
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_SUBCLASS_CODE_BMSK                                                         0xff0000
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_SUBCLASS_CODE_SHFT                                                               16
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_PROGRAM_INTERFACE_BMSK                                                       0xff00
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_PROGRAM_INTERFACE_SHFT                                                            8
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_REVISION_ID_BMSK                                                               0xff
#define HWIO_PCIE_TYPE1_CLASS_CODE_REV_ID_REG_REVISION_ID_SHFT                                                                  0

#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR(x)                                                  ((x) + 0xc)
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OFFS                                                     (0xc)
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_RMSK                                                     0xffffffff
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_IN(x)            \
                in_dword(HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR(x))
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR(x), m)
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR(x),v)
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR(x),m,v,HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_IN(x))
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_BIST_BMSK                                                0xff000000
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_BIST_SHFT                                                        24
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_MULTI_FUNC_BMSK                                            0x800000
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_MULTI_FUNC_SHFT                                                  23
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_HEADER_TYPE_BMSK                                           0x7f0000
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_HEADER_TYPE_SHFT                                                 16
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_BMSK                                    0xff00
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_SHFT                                         8
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_BMSK                                           0xff
#define HWIO_PCIE_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_SHFT                                              0

#define HWIO_PCIE_TYPE1_BAR0_REG_ADDR(x)                                                                               ((x) + 0x10)
#define HWIO_PCIE_TYPE1_BAR0_REG_OFFS                                                                                  (0x10)
#define HWIO_PCIE_TYPE1_BAR0_REG_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_TYPE1_BAR0_REG_IN(x)            \
                in_dword(HWIO_PCIE_TYPE1_BAR0_REG_ADDR(x))
#define HWIO_PCIE_TYPE1_BAR0_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TYPE1_BAR0_REG_ADDR(x), m)
#define HWIO_PCIE_TYPE1_BAR0_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TYPE1_BAR0_REG_ADDR(x),v)
#define HWIO_PCIE_TYPE1_BAR0_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TYPE1_BAR0_REG_ADDR(x),m,v,HWIO_PCIE_TYPE1_BAR0_REG_IN(x))
#define HWIO_PCIE_TYPE1_BAR0_REG_BAR0_START_BMSK                                                                       0xfffffff0
#define HWIO_PCIE_TYPE1_BAR0_REG_BAR0_START_SHFT                                                                                4
#define HWIO_PCIE_TYPE1_BAR0_REG_BAR0_PREFETCH_BMSK                                                                           0x8
#define HWIO_PCIE_TYPE1_BAR0_REG_BAR0_PREFETCH_SHFT                                                                             3
#define HWIO_PCIE_TYPE1_BAR0_REG_BAR0_TYPE_BMSK                                                                               0x6
#define HWIO_PCIE_TYPE1_BAR0_REG_BAR0_TYPE_SHFT                                                                                 1
#define HWIO_PCIE_TYPE1_BAR0_REG_BAR0_MEM_IO_BMSK                                                                             0x1
#define HWIO_PCIE_TYPE1_BAR0_REG_BAR0_MEM_IO_SHFT                                                                               0

#define HWIO_PCIE_TYPE1_BAR1_REG_ADDR(x)                                                                               ((x) + 0x14)
#define HWIO_PCIE_TYPE1_BAR1_REG_OFFS                                                                                  (0x14)
#define HWIO_PCIE_TYPE1_BAR1_REG_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_TYPE1_BAR1_REG_IN(x)            \
                in_dword(HWIO_PCIE_TYPE1_BAR1_REG_ADDR(x))
#define HWIO_PCIE_TYPE1_BAR1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TYPE1_BAR1_REG_ADDR(x), m)
#define HWIO_PCIE_TYPE1_BAR1_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TYPE1_BAR1_REG_ADDR(x),v)
#define HWIO_PCIE_TYPE1_BAR1_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TYPE1_BAR1_REG_ADDR(x),m,v,HWIO_PCIE_TYPE1_BAR1_REG_IN(x))
#define HWIO_PCIE_TYPE1_BAR1_REG_BAR1_START_BMSK                                                                       0xfffffff0
#define HWIO_PCIE_TYPE1_BAR1_REG_BAR1_START_SHFT                                                                                4
#define HWIO_PCIE_TYPE1_BAR1_REG_BAR1_PREFETCH_BMSK                                                                           0x8
#define HWIO_PCIE_TYPE1_BAR1_REG_BAR1_PREFETCH_SHFT                                                                             3
#define HWIO_PCIE_TYPE1_BAR1_REG_BAR1_TYPE_BMSK                                                                               0x6
#define HWIO_PCIE_TYPE1_BAR1_REG_BAR1_TYPE_SHFT                                                                                 1
#define HWIO_PCIE_TYPE1_BAR1_REG_BAR1_MEM_IO_BMSK                                                                             0x1
#define HWIO_PCIE_TYPE1_BAR1_REG_BAR1_MEM_IO_SHFT                                                                               0

#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR(x)                                                    ((x) + 0x18)
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OFFS                                                       (0x18)
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_RMSK                                                       0xffffffff
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR(x))
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR(x), m)
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR(x),v)
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR(x),m,v,HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_IN(x))
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_LAT_TIMER_BMSK                                         0xff000000
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_LAT_TIMER_SHFT                                                 24
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SUB_BUS_BMSK                                                 0xff0000
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SUB_BUS_SHFT                                                       16
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_BUS_BMSK                                                   0xff00
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_BUS_SHFT                                                        8
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_PRIM_BUS_BMSK                                                    0xff
#define HWIO_PCIE_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_PRIM_BUS_SHFT                                                       0

#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR(x)                                                                ((x) + 0x1c)
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_OFFS                                                                   (0x1c)
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_RMSK                                                                   0xf97fffff
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IN(x)            \
                in_dword(HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR(x))
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR(x), m)
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR(x),v)
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR(x),m,v,HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IN(x))
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_DPE_BMSK                                                      0x80000000
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_DPE_SHFT                                                              31
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_SYS_ERR_BMSK                                             0x40000000
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_SYS_ERR_SHFT                                                     30
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_MSTR_ABRT_BMSK                                           0x20000000
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_MSTR_ABRT_SHFT                                                   29
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_TRGT_ABRT_BMSK                                           0x10000000
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_TRGT_ABRT_SHFT                                                   28
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_SIG_TRGT_ABRT_BMSK                                             0x8000000
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_SIG_TRGT_ABRT_SHFT                                                    27
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_MDPE_BMSK                                                      0x1000000
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_MDPE_SHFT                                                             24
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RESERV_BMSK                                                     0x7f0000
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RESERV_SHFT                                                           16
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_LIMIT_BMSK                                                              0xf000
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_LIMIT_SHFT                                                                  12
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV1_BMSK                                                             0xe00
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV1_SHFT                                                                 9
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BIT8_BMSK                                                         0x100
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BIT8_SHFT                                                             8
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_BASE_BMSK                                                                 0xf0
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_BASE_SHFT                                                                    4
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV_BMSK                                                                0xe
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV_SHFT                                                                  1
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BMSK                                                                0x1
#define HWIO_PCIE_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_SHFT                                                                  0

#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_ADDR(x)                                                                       ((x) + 0x20)
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_OFFS                                                                          (0x20)
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_IN(x)            \
                in_dword(HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_ADDR(x))
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_ADDR(x), m)
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_ADDR(x),v)
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_ADDR(x),m,v,HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_IN(x))
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_BMSK                                                                0xfff00000
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_SHFT                                                                        20
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_RESERV_BMSK                                                            0xf0000
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_RESERV_SHFT                                                                 16
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_BMSK                                                                     0xfff0
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_SHFT                                                                          4
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_RESERV_BMSK                                                                 0xf
#define HWIO_PCIE_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_RESERV_SHFT                                                                   0

#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR(x)                                                             ((x) + 0x24)
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OFFS                                                                (0x24)
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_IN(x)            \
                in_dword(HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR(x))
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR(x), m)
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR(x),v)
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR(x),m,v,HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_IN(x))
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_BMSK                                                 0xfff00000
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_SHFT                                                         20
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV1_BMSK                                                      0xe0000
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV1_SHFT                                                           17
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_DECODE_BMSK                                             0x10000
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_DECODE_SHFT                                                  16
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_BASE_BMSK                                                      0xfff0
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_BASE_SHFT                                                           4
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV_BMSK                                                           0xe
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV_SHFT                                                             1
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_DECODE_BMSK                                                       0x1
#define HWIO_PCIE_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_DECODE_SHFT                                                         0

#define HWIO_PCIE_PREF_BASE_UPPER_REG_ADDR(x)                                                                          ((x) + 0x28)
#define HWIO_PCIE_PREF_BASE_UPPER_REG_OFFS                                                                             (0x28)
#define HWIO_PCIE_PREF_BASE_UPPER_REG_RMSK                                                                             0xffffffff
#define HWIO_PCIE_PREF_BASE_UPPER_REG_IN(x)            \
                in_dword(HWIO_PCIE_PREF_BASE_UPPER_REG_ADDR(x))
#define HWIO_PCIE_PREF_BASE_UPPER_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PREF_BASE_UPPER_REG_ADDR(x), m)
#define HWIO_PCIE_PREF_BASE_UPPER_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PREF_BASE_UPPER_REG_ADDR(x),v)
#define HWIO_PCIE_PREF_BASE_UPPER_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PREF_BASE_UPPER_REG_ADDR(x),m,v,HWIO_PCIE_PREF_BASE_UPPER_REG_IN(x))
#define HWIO_PCIE_PREF_BASE_UPPER_REG_PREF_MEM_BASE_UPPER_BMSK                                                         0xffffffff
#define HWIO_PCIE_PREF_BASE_UPPER_REG_PREF_MEM_BASE_UPPER_SHFT                                                                  0

#define HWIO_PCIE_PREF_LIMIT_UPPER_REG_ADDR(x)                                                                         ((x) + 0x2c)
#define HWIO_PCIE_PREF_LIMIT_UPPER_REG_OFFS                                                                            (0x2c)
#define HWIO_PCIE_PREF_LIMIT_UPPER_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_PREF_LIMIT_UPPER_REG_IN(x)            \
                in_dword(HWIO_PCIE_PREF_LIMIT_UPPER_REG_ADDR(x))
#define HWIO_PCIE_PREF_LIMIT_UPPER_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PREF_LIMIT_UPPER_REG_ADDR(x), m)
#define HWIO_PCIE_PREF_LIMIT_UPPER_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PREF_LIMIT_UPPER_REG_ADDR(x),v)
#define HWIO_PCIE_PREF_LIMIT_UPPER_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PREF_LIMIT_UPPER_REG_ADDR(x),m,v,HWIO_PCIE_PREF_LIMIT_UPPER_REG_IN(x))
#define HWIO_PCIE_PREF_LIMIT_UPPER_REG_PREF_MEM_LIMIT_UPPER_BMSK                                                       0xffffffff
#define HWIO_PCIE_PREF_LIMIT_UPPER_REG_PREF_MEM_LIMIT_UPPER_SHFT                                                                0

#define HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR(x)                                                             ((x) + 0x30)
#define HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_OFFS                                                                (0x30)
#define HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IN(x)            \
                in_dword(HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR(x))
#define HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR(x), m)
#define HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_LIMIT_UPPER_BMSK                                                 0xffff0000
#define HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_LIMIT_UPPER_SHFT                                                         16
#define HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_BASE_UPPER_BMSK                                                      0xffff
#define HWIO_PCIE_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_BASE_UPPER_SHFT                                                           0

#define HWIO_PCIE_TYPE1_CAP_PTR_REG_ADDR(x)                                                                            ((x) + 0x34)
#define HWIO_PCIE_TYPE1_CAP_PTR_REG_OFFS                                                                               (0x34)
#define HWIO_PCIE_TYPE1_CAP_PTR_REG_RMSK                                                                                     0xff
#define HWIO_PCIE_TYPE1_CAP_PTR_REG_IN(x)            \
                in_dword(HWIO_PCIE_TYPE1_CAP_PTR_REG_ADDR(x))
#define HWIO_PCIE_TYPE1_CAP_PTR_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TYPE1_CAP_PTR_REG_ADDR(x), m)
#define HWIO_PCIE_TYPE1_CAP_PTR_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TYPE1_CAP_PTR_REG_ADDR(x),v)
#define HWIO_PCIE_TYPE1_CAP_PTR_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TYPE1_CAP_PTR_REG_ADDR(x),m,v,HWIO_PCIE_TYPE1_CAP_PTR_REG_IN(x))
#define HWIO_PCIE_TYPE1_CAP_PTR_REG_CAP_POINTER_BMSK                                                                         0xff
#define HWIO_PCIE_TYPE1_CAP_PTR_REG_CAP_POINTER_SHFT                                                                            0

#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ADDR(x)                                                                       ((x) + 0x38)
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_OFFS                                                                          (0x38)
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_RMSK                                                                          0xfffff8ff
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_IN(x)            \
                in_dword(HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ADDR(x))
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ADDR(x), m)
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ADDR(x),v)
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ADDR(x),m,v,HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_IN(x))
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_BMSK                                                     0xfffff800
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_SHFT                                                             11
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_VALIDATION_DETAILS_BMSK                                                     0xf0
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_VALIDATION_DETAILS_SHFT                                                        4
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_VALIDATION_STATUS_BMSK                                                       0xe
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_VALIDATION_STATUS_SHFT                                                         1
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_BMSK                                                                  0x1
#define HWIO_PCIE_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_SHFT                                                                    0

#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR(x)                                                             ((x) + 0x3c)
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OFFS                                                                (0x3c)
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_IN(x)            \
                in_dword(HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR(x))
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR(x), m)
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR(x),v)
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR(x),m,v,HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_IN(x))
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_BRIDGE_CTRL_RESERV_BMSK                                             0xff800000
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_BRIDGE_CTRL_RESERV_SHFT                                                     23
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SBR_BMSK                                                              0x400000
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SBR_SHFT                                                                    22
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_MSTR_ABORT_MODE_BMSK                                                  0x200000
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_MSTR_ABORT_MODE_SHFT                                                        21
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_16B_DEC_BMSK                                                      0x100000
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_16B_DEC_SHFT                                                            20
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_EN_BMSK                                                            0x80000
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_EN_SHFT                                                                 19
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ISA_EN_BMSK                                                            0x40000
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ISA_EN_SHFT                                                                 18
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SERR_EN_BMSK                                                           0x20000
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SERR_EN_SHFT                                                                17
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_PERE_BMSK                                                              0x10000
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_PERE_SHFT                                                                   16
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_PIN_BMSK                                                            0xff00
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_PIN_SHFT                                                                 8
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_LINE_BMSK                                                             0xff
#define HWIO_PCIE_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_LINE_SHFT                                                                0

#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_ADDR(x)                                                                           ((x) + 0x40)
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_OFFS                                                                              (0x40)
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_RMSK                                                                              0xffefffff
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_IN(x)            \
                in_dword(HWIO_PCIE_CAP_ID_NXT_PTR_REG_ADDR(x))
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CAP_ID_NXT_PTR_REG_ADDR(x), m)
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_CAP_ID_NXT_PTR_REG_ADDR(x),v)
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CAP_ID_NXT_PTR_REG_ADDR(x),m,v,HWIO_PCIE_CAP_ID_NXT_PTR_REG_IN(x))
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PME_SUPPORT_BMSK                                                                  0xf8000000
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PME_SUPPORT_SHFT                                                                          27
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_D2_SUPPORT_BMSK                                                                    0x4000000
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_D2_SUPPORT_SHFT                                                                           26
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_D1_SUPPORT_BMSK                                                                    0x2000000
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_D1_SUPPORT_SHFT                                                                           25
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_AUX_CURR_BMSK                                                                      0x1c00000
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_AUX_CURR_SHFT                                                                             22
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_DSI_BMSK                                                                            0x200000
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_DSI_SHFT                                                                                  21
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PME_CLK_BMSK                                                                         0x80000
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PME_CLK_SHFT                                                                              19
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_BMSK                                                                     0x70000
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_SHFT                                                                          16
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_BMSK                                                                  0xff00
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_SHFT                                                                       8
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PM_CAP_ID_BMSK                                                                          0xff
#define HWIO_PCIE_CAP_ID_NXT_PTR_REG_PM_CAP_ID_SHFT                                                                             0

#define HWIO_PCIE_CON_STATUS_REG_ADDR(x)                                                                               ((x) + 0x44)
#define HWIO_PCIE_CON_STATUS_REG_OFFS                                                                                  (0x44)
#define HWIO_PCIE_CON_STATUS_REG_RMSK                                                                                  0xffc0ff0b
#define HWIO_PCIE_CON_STATUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_CON_STATUS_REG_ADDR(x))
#define HWIO_PCIE_CON_STATUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CON_STATUS_REG_ADDR(x), m)
#define HWIO_PCIE_CON_STATUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_CON_STATUS_REG_ADDR(x),v)
#define HWIO_PCIE_CON_STATUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CON_STATUS_REG_ADDR(x),m,v,HWIO_PCIE_CON_STATUS_REG_IN(x))
#define HWIO_PCIE_CON_STATUS_REG_DATA_REG_ADD_INFO_BMSK                                                                0xff000000
#define HWIO_PCIE_CON_STATUS_REG_DATA_REG_ADD_INFO_SHFT                                                                        24
#define HWIO_PCIE_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_BMSK                                                                 0x800000
#define HWIO_PCIE_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_SHFT                                                                       23
#define HWIO_PCIE_CON_STATUS_REG_B2_B3_SUPPORT_BMSK                                                                      0x400000
#define HWIO_PCIE_CON_STATUS_REG_B2_B3_SUPPORT_SHFT                                                                            22
#define HWIO_PCIE_CON_STATUS_REG_PME_STATUS_BMSK                                                                           0x8000
#define HWIO_PCIE_CON_STATUS_REG_PME_STATUS_SHFT                                                                               15
#define HWIO_PCIE_CON_STATUS_REG_DATA_SCALE_BMSK                                                                           0x6000
#define HWIO_PCIE_CON_STATUS_REG_DATA_SCALE_SHFT                                                                               13
#define HWIO_PCIE_CON_STATUS_REG_DATA_SELECT_BMSK                                                                          0x1e00
#define HWIO_PCIE_CON_STATUS_REG_DATA_SELECT_SHFT                                                                               9
#define HWIO_PCIE_CON_STATUS_REG_PME_ENABLE_BMSK                                                                            0x100
#define HWIO_PCIE_CON_STATUS_REG_PME_ENABLE_SHFT                                                                                8
#define HWIO_PCIE_CON_STATUS_REG_NO_SOFT_RST_BMSK                                                                             0x8
#define HWIO_PCIE_CON_STATUS_REG_NO_SOFT_RST_SHFT                                                                               3
#define HWIO_PCIE_CON_STATUS_REG_POWER_STATE_BMSK                                                                             0x3
#define HWIO_PCIE_CON_STATUS_REG_POWER_STATE_SHFT                                                                               0

#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR(x)                                                                 ((x) + 0x50)
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OFFS                                                                    (0x50)
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_RMSK                                                                     0x7ffffff
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_IN(x)            \
                in_dword(HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR(x))
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR(x), m)
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR(x),v)
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR(x),m,v,HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_IN(x))
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN_BMSK                                                 0x4000000
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN_SHFT                                                        26
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP_BMSK                                                0x2000000
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP_SHFT                                                       25
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_BMSK                                                     0x1000000
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_SHFT                                                            24
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_BMSK                                              0x800000
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_SHFT                                                    23
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_BMSK                                              0x700000
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_SHFT                                                    20
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_BMSK                                              0xe0000
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_SHFT                                                   17
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_BMSK                                                        0x10000
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_SHFT                                                             16
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_BMSK                                                0xff00
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_SHFT                                                     8
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_BMSK                                                           0xff
#define HWIO_PCIE_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_SHFT                                                              0

#define HWIO_PCIE_MSI_CAP_OFF_04H_REG_ADDR(x)                                                                          ((x) + 0x54)
#define HWIO_PCIE_MSI_CAP_OFF_04H_REG_OFFS                                                                             (0x54)
#define HWIO_PCIE_MSI_CAP_OFF_04H_REG_RMSK                                                                             0xfffffffc
#define HWIO_PCIE_MSI_CAP_OFF_04H_REG_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CAP_OFF_04H_REG_ADDR(x))
#define HWIO_PCIE_MSI_CAP_OFF_04H_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CAP_OFF_04H_REG_ADDR(x), m)
#define HWIO_PCIE_MSI_CAP_OFF_04H_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CAP_OFF_04H_REG_ADDR(x),v)
#define HWIO_PCIE_MSI_CAP_OFF_04H_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CAP_OFF_04H_REG_ADDR(x),m,v,HWIO_PCIE_MSI_CAP_OFF_04H_REG_IN(x))
#define HWIO_PCIE_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H_BMSK                                                         0xfffffffc
#define HWIO_PCIE_MSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H_SHFT                                                                  2

#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_ADDR(x)                                                                          ((x) + 0x58)
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_OFFS                                                                             (0x58)
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_RMSK                                                                             0xffffffff
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CAP_OFF_08H_REG_ADDR(x))
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CAP_OFF_08H_REG_ADDR(x), m)
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CAP_OFF_08H_REG_ADDR(x),v)
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CAP_OFF_08H_REG_ADDR(x),m,v,HWIO_PCIE_MSI_CAP_OFF_08H_REG_IN(x))
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH_BMSK                                                         0xffff0000
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH_SHFT                                                                 16
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H_BMSK                                                             0xffff
#define HWIO_PCIE_MSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H_SHFT                                                                  0

#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_ADDR(x)                                                                          ((x) + 0x5c)
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_OFFS                                                                             (0x5c)
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_RMSK                                                                             0xffffffff
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CAP_OFF_0CH_REG_ADDR(x))
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CAP_OFF_0CH_REG_ADDR(x), m)
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CAP_OFF_0CH_REG_ADDR(x),v)
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CAP_OFF_0CH_REG_ADDR(x),m,v,HWIO_PCIE_MSI_CAP_OFF_0CH_REG_IN(x))
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH_BMSK                                                         0xffff0000
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH_SHFT                                                                 16
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH_BMSK                                                             0xffff
#define HWIO_PCIE_MSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH_SHFT                                                                  0

#define HWIO_PCIE_MSI_CAP_OFF_10H_REG_ADDR(x)                                                                          ((x) + 0x60)
#define HWIO_PCIE_MSI_CAP_OFF_10H_REG_OFFS                                                                             (0x60)
#define HWIO_PCIE_MSI_CAP_OFF_10H_REG_RMSK                                                                             0xffffffff
#define HWIO_PCIE_MSI_CAP_OFF_10H_REG_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CAP_OFF_10H_REG_ADDR(x))
#define HWIO_PCIE_MSI_CAP_OFF_10H_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CAP_OFF_10H_REG_ADDR(x), m)
#define HWIO_PCIE_MSI_CAP_OFF_10H_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CAP_OFF_10H_REG_ADDR(x),v)
#define HWIO_PCIE_MSI_CAP_OFF_10H_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CAP_OFF_10H_REG_ADDR(x),m,v,HWIO_PCIE_MSI_CAP_OFF_10H_REG_IN(x))
#define HWIO_PCIE_MSI_CAP_OFF_10H_REG_PCI_MSI_CAP_OFF_10H_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CAP_OFF_10H_REG_PCI_MSI_CAP_OFF_10H_SHFT                                                                  0

#define HWIO_PCIE_MSI_CAP_OFF_14H_REG_ADDR(x)                                                                          ((x) + 0x64)
#define HWIO_PCIE_MSI_CAP_OFF_14H_REG_OFFS                                                                             (0x64)
#define HWIO_PCIE_MSI_CAP_OFF_14H_REG_RMSK                                                                             0xffffffff
#define HWIO_PCIE_MSI_CAP_OFF_14H_REG_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CAP_OFF_14H_REG_ADDR(x))
#define HWIO_PCIE_MSI_CAP_OFF_14H_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CAP_OFF_14H_REG_ADDR(x), m)
#define HWIO_PCIE_MSI_CAP_OFF_14H_REG_PCI_MSI_CAP_OFF_14H_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CAP_OFF_14H_REG_PCI_MSI_CAP_OFF_14H_SHFT                                                                  0

#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR(x)                                                   ((x) + 0x70)
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OFFS                                                      (0x70)
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RMSK                                                      0x7fffffff
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_IN(x)            \
                in_dword(HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR(x))
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR(x), m)
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR(x),v)
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR(x),m,v,HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_IN(x))
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_BMSK                                                 0x40000000
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_SHFT                                                         30
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_BMSK                                     0x3e000000
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_SHFT                                             25
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_BMSK                                         0x1000000
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_SHFT                                                24
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_BMSK                                     0xf00000
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_SHFT                                           20
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_BMSK                                            0xf0000
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_SHFT                                                 16
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_BMSK                                        0xff00
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_SHFT                                             8
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_BMSK                                                0xff
#define HWIO_PCIE_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_SHFT                                                   0

#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_ADDR(x)                                                                      ((x) + 0x74)
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_OFFS                                                                         (0x74)
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_RMSK                                                                             0x803f
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_IN(x)            \
                in_dword(HWIO_PCIE_DEVICE_CAPABILITIES_REG_ADDR(x))
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DEVICE_CAPABILITIES_REG_ADDR(x), m)
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_DEVICE_CAPABILITIES_REG_ADDR(x),v)
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_DEVICE_CAPABILITIES_REG_ADDR(x),m,v,HWIO_PCIE_DEVICE_CAPABILITIES_REG_IN(x))
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_BMSK                                              0x8000
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_SHFT                                                  15
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_BMSK                                                         0x20
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_SHFT                                                            5
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_BMSK                                                 0x18
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_SHFT                                                    3
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_BMSK                                                      0x7
#define HWIO_PCIE_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_SHFT                                                        0

#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_ADDR(x)                                                                 ((x) + 0x78)
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_OFFS                                                                    (0x78)
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_RMSK                                                                      0x3f7fff
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_ADDR(x))
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_ADDR(x), m)
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_OUT(x, v)            \
                out_dword(HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_ADDR(x),v)
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_ADDR(x),m,v,HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_IN(x))
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_BMSK                                               0x200000
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_SHFT                                                     21
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_BMSK                                          0x100000
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_SHFT                                                20
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_BMSK                                     0x80000
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_SHFT                                          19
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_BMSK                                           0x40000
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_SHFT                                                18
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_BMSK                                       0x20000
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_SHFT                                            17
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_BMSK                                            0x10000
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_SHFT                                                 16
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_BMSK                                             0x7000
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_SHFT                                                 12
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_BMSK                                                    0x800
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_SHFT                                                       11
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_BMSK                                                0x400
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_SHFT                                                   10
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_BMSK                                                0x200
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_SHFT                                                    9
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_BMSK                                                     0x100
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_SHFT                                                         8
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_BMSK                                             0xe0
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_SHFT                                                5
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_BMSK                                                    0x10
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_SHFT                                                       4
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_BMSK                                             0x8
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_SHFT                                               3
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_BMSK                                              0x4
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_SHFT                                                2
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_BMSK                                          0x2
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_SHFT                                            1
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_BMSK                                               0x1
#define HWIO_PCIE_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_SHFT                                                 0

#define HWIO_PCIE_LINK_CAPABILITIES_REG_ADDR(x)                                                                        ((x) + 0x7c)
#define HWIO_PCIE_LINK_CAPABILITIES_REG_OFFS                                                                           (0x7c)
#define HWIO_PCIE_LINK_CAPABILITIES_REG_RMSK                                                                           0xff7fffff
#define HWIO_PCIE_LINK_CAPABILITIES_REG_IN(x)            \
                in_dword(HWIO_PCIE_LINK_CAPABILITIES_REG_ADDR(x))
#define HWIO_PCIE_LINK_CAPABILITIES_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_CAPABILITIES_REG_ADDR(x), m)
#define HWIO_PCIE_LINK_CAPABILITIES_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_LINK_CAPABILITIES_REG_ADDR(x),v)
#define HWIO_PCIE_LINK_CAPABILITIES_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LINK_CAPABILITIES_REG_ADDR(x),m,v,HWIO_PCIE_LINK_CAPABILITIES_REG_IN(x))
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_BMSK                                                         0xff000000
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_SHFT                                                                 24
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_BMSK                                                0x400000
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_SHFT                                                      22
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_BMSK                                                    0x200000
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_SHFT                                                          21
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_BMSK                                                 0x100000
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_SHFT                                                       20
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_BMSK                                           0x80000
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_SHFT                                                19
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_BMSK                                                     0x40000
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_SHFT                                                          18
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_BMSK                                                     0x38000
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_SHFT                                                          15
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_BMSK                                                     0x7000
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_SHFT                                                         12
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_BMSK                                          0xc00
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_SHFT                                             10
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_BMSK                                                        0x3f0
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_SHFT                                                            4
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_BMSK                                                          0xf
#define HWIO_PCIE_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_SHFT                                                            0

#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_ADDR(x)                                                                 ((x) + 0x80)
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_OFFS                                                                    (0x80)
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_RMSK                                                                    0xfbffcffb
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_ADDR(x))
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_ADDR(x), m)
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_ADDR(x),v)
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_ADDR(x),m,v,HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_IN(x))
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS_BMSK                                       0x80000000
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS_SHFT                                               31
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_BMSK                                        0x40000000
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_SHFT                                                30
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_BMSK                                                0x20000000
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_SHFT                                                        29
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_BMSK                                           0x10000000
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_SHFT                                                   28
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_BMSK                                              0x8000000
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_SHFT                                                     27
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_BMSK                                            0x3f00000
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_SHFT                                                   20
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_BMSK                                                   0xf0000
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_SHFT                                                        16
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL_BMSK                                         0xc000
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL_SHFT                                             14
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_BMSK                                            0x800
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_SHFT                                               11
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_BMSK                                             0x400
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_SHFT                                                10
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_BMSK                                          0x200
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_SHFT                                              9
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_BMSK                                               0x100
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_SHFT                                                   8
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_BMSK                                                  0x80
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_SHFT                                                     7
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_BMSK                                               0x40
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_SHFT                                                  6
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_BMSK                                                    0x20
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_SHFT                                                       5
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_BMSK                                                    0x10
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_SHFT                                                       4
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_BMSK                                                              0x8
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_SHFT                                                                3
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_BMSK                                     0x3
#define HWIO_PCIE_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_SHFT                                       0

#define HWIO_PCIE_SLOT_CAPABILITIES_REG_ADDR(x)                                                                        ((x) + 0x84)
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_OFFS                                                                           (0x84)
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_RMSK                                                                           0xffffffff
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_IN(x)            \
                in_dword(HWIO_PCIE_SLOT_CAPABILITIES_REG_ADDR(x))
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SLOT_CAPABILITIES_REG_ADDR(x), m)
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SLOT_CAPABILITIES_REG_ADDR(x),v)
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SLOT_CAPABILITIES_REG_ADDR(x),m,v,HWIO_PCIE_SLOT_CAPABILITIES_REG_IN(x))
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_PHY_SLOT_NUM_BMSK                                                     0xfff80000
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_PHY_SLOT_NUM_SHFT                                                             19
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_NO_CMD_CPL_SUPPORT_BMSK                                                  0x40000
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_NO_CMD_CPL_SUPPORT_SHFT                                                       18
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_ELECTROMECH_INTERLOCK_BMSK                                               0x20000
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_ELECTROMECH_INTERLOCK_SHFT                                                    17
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_SLOT_POWER_LIMIT_SCALE_BMSK                                              0x18000
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_SLOT_POWER_LIMIT_SCALE_SHFT                                                   15
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_SLOT_POWER_LIMIT_VALUE_BMSK                                               0x7f80
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_SLOT_POWER_LIMIT_VALUE_SHFT                                                    7
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_HOT_PLUG_CAPABLE_BMSK                                                       0x40
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_HOT_PLUG_CAPABLE_SHFT                                                          6
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_HOT_PLUG_SURPRISE_BMSK                                                      0x20
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_HOT_PLUG_SURPRISE_SHFT                                                         5
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_POWER_INDICATOR_BMSK                                                        0x10
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_POWER_INDICATOR_SHFT                                                           4
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_ATTENTION_INDICATOR_BMSK                                                     0x8
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_ATTENTION_INDICATOR_SHFT                                                       3
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_MRL_SENSOR_BMSK                                                              0x4
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_MRL_SENSOR_SHFT                                                                2
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_POWER_CONTROLLER_BMSK                                                        0x2
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_POWER_CONTROLLER_SHFT                                                          1
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_ATTENTION_INDICATOR_BUTTON_BMSK                                              0x1
#define HWIO_PCIE_SLOT_CAPABILITIES_REG_PCIE_CAP_ATTENTION_INDICATOR_BUTTON_SHFT                                                0

#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_ADDR(x)                                                                     ((x) + 0x88)
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_OFFS                                                                        (0x88)
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_RMSK                                                                         0x1ff1fff
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_IN(x)            \
                in_dword(HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_ADDR(x))
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_ADDR(x), m)
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_OUT(x, v)            \
                out_dword(HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_ADDR(x),v)
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_ADDR(x),m,v,HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_IN(x))
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_DLL_STATE_CHANGED_BMSK                                              0x1000000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_DLL_STATE_CHANGED_SHFT                                                     24
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ELECTROMECH_INTERLOCK_STATUS_BMSK                                    0x800000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ELECTROMECH_INTERLOCK_STATUS_SHFT                                          23
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECT_STATE_BMSK                                           0x400000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECT_STATE_SHFT                                                 22
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_STATE_BMSK                                                0x200000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_STATE_SHFT                                                      21
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_CMD_CPLD_BMSK                                                        0x100000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_CMD_CPLD_SHFT                                                              20
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECTED_CHANGED_BMSK                                        0x80000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECTED_CHANGED_SHFT                                             19
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_CHANGED_BMSK                                               0x40000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_CHANGED_SHFT                                                    18
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_FAULT_DETECTED_BMSK                                             0x20000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_FAULT_DETECTED_SHFT                                                  17
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_BUTTON_PRESSED_BMSK                                         0x10000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_BUTTON_PRESSED_SHFT                                              16
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_DLL_STATE_CHANGED_EN_BMSK                                              0x1000
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_DLL_STATE_CHANGED_EN_SHFT                                                  12
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ELECTROMECH_INTERLOCK_CTRL_BMSK                                         0x800
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ELECTROMECH_INTERLOCK_CTRL_SHFT                                            11
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_CONTROLLER_CTRL_BMSK                                              0x400
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_CONTROLLER_CTRL_SHFT                                                 10
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_INDICATOR_CTRL_BMSK                                               0x300
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_INDICATOR_CTRL_SHFT                                                   8
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_INDICATOR_CTRL_BMSK                                            0xc0
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_INDICATOR_CTRL_SHFT                                               6
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_HOT_PLUG_INT_EN_BMSK                                                     0x20
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_HOT_PLUG_INT_EN_SHFT                                                        5
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_CMD_CPL_INT_EN_BMSK                                                      0x10
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_CMD_CPL_INT_EN_SHFT                                                         4
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECT_CHANGE_EN_BMSK                                            0x8
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECT_CHANGE_EN_SHFT                                              3
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_CHANGED_EN_BMSK                                                0x4
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_CHANGED_EN_SHFT                                                  2
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_FAULT_DETECTED_EN_BMSK                                              0x2
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_FAULT_DETECTED_EN_SHFT                                                1
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_BUTTON_PRESSED_EN_BMSK                                          0x1
#define HWIO_PCIE_SLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_BUTTON_PRESSED_EN_SHFT                                            0

#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR(x)                                                           ((x) + 0x8c)
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OFFS                                                              (0x8c)
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK                                                                 0x1001f
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN(x)            \
                in_dword(HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR(x))
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR(x), m)
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR(x),v)
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR(x),m,v,HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN(x))
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_BMSK                                      0x10000
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_SHFT                                           16
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_BMSK                                      0x10
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_SHFT                                         4
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_BMSK                                                 0x8
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_SHFT                                                   3
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_BMSK                                    0x4
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_SHFT                                      2
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_BMSK                                0x2
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_SHFT                                  1
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_BMSK                                     0x1
#define HWIO_PCIE_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_SHFT                                       0

#define HWIO_PCIE_ROOT_STATUS_REG_ADDR(x)                                                                              ((x) + 0x90)
#define HWIO_PCIE_ROOT_STATUS_REG_OFFS                                                                                 (0x90)
#define HWIO_PCIE_ROOT_STATUS_REG_RMSK                                                                                    0x3ffff
#define HWIO_PCIE_ROOT_STATUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_ROOT_STATUS_REG_ADDR(x))
#define HWIO_PCIE_ROOT_STATUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ROOT_STATUS_REG_ADDR(x), m)
#define HWIO_PCIE_ROOT_STATUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_ROOT_STATUS_REG_ADDR(x),v)
#define HWIO_PCIE_ROOT_STATUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ROOT_STATUS_REG_ADDR(x),m,v,HWIO_PCIE_ROOT_STATUS_REG_IN(x))
#define HWIO_PCIE_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_BMSK                                                               0x20000
#define HWIO_PCIE_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_SHFT                                                                    17
#define HWIO_PCIE_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_BMSK                                                                0x10000
#define HWIO_PCIE_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_SHFT                                                                     16
#define HWIO_PCIE_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_BMSK                                                                 0xffff
#define HWIO_PCIE_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_SHFT                                                                      0

#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_ADDR(x)                                                                     ((x) + 0x94)
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_OFFS                                                                        (0x94)
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_RMSK                                                                        0x70033fff
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_IN(x)            \
                in_dword(HWIO_PCIE_DEVICE_CAPABILITIES2_REG_ADDR(x))
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DEVICE_CAPABILITIES2_REG_ADDR(x), m)
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_DEVICE_CAPABILITIES2_REG_ADDR(x),v)
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_DEVICE_CAPABILITIES2_REG_ADDR(x),m,v,HWIO_PCIE_DEVICE_CAPABILITIES2_REG_IN(x))
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_DMWR_LEN_SUPP_BMSK                                                 0x60000000
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_DMWR_LEN_SUPP_SHFT                                                         29
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_DMWR_CPL_SUPP_BMSK                                                 0x10000000
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_DMWR_CPL_SUPP_SHFT                                                         28
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_BMSK                                          0x20000
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_SHFT                                               17
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_BMSK                                         0x10000
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_SHFT                                              16
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_BMSK                                               0x2000
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_SHFT                                                   13
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_BMSK                                               0x1000
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_SHFT                                                   12
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_BMSK                                                           0x800
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_SHFT                                                              11
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_BMSK                                                 0x400
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_SHFT                                                    10
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_BMSK                                                   0x200
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_SHFT                                                       9
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_BMSK                                                 0x100
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_SHFT                                                     8
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_BMSK                                                  0x80
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_SHFT                                                     7
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_BMSK                                                 0x40
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_SHFT                                                    6
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_BMSK                                                 0x20
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_SHFT                                                    5
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_BMSK                                         0x10
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_SHFT                                            4
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_BMSK                                                    0xf
#define HWIO_PCIE_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_SHFT                                                      0

#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR(x)                                                           ((x) + 0x98)
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OFFS                                                              (0x98)
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_RMSK                                                                   0x43f
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_IN(x)            \
                in_dword(HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR(x))
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR(x), m)
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR(x),v)
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR(x),m,v,HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_IN(x))
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_BMSK                                                   0x400
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_SHFT                                                      10
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_BMSK                                    0x20
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_SHFT                                       5
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_BMSK                                       0x10
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SHFT                                          4
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_BMSK                                          0xf
#define HWIO_PCIE_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_SHFT                                            0

#define HWIO_PCIE_LINK_CAPABILITIES2_REG_ADDR(x)                                                                       ((x) + 0x9c)
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_OFFS                                                                          (0x9c)
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_RMSK                                                                           0x18001fe
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_IN(x)            \
                in_dword(HWIO_PCIE_LINK_CAPABILITIES2_REG_ADDR(x))
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_CAPABILITIES2_REG_ADDR(x), m)
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_LINK_CAPABILITIES2_REG_ADDR(x),v)
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LINK_CAPABILITIES2_REG_ADDR(x),m,v,HWIO_PCIE_LINK_CAPABILITIES2_REG_IN(x))
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_PCIE_CAP_TWO_RETIMERS_PRE_DET_SUPPORT_BMSK                                     0x1000000
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_PCIE_CAP_TWO_RETIMERS_PRE_DET_SUPPORT_SHFT                                            24
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_PCIE_CAP_RETIMER_PRE_DET_SUPPORT_BMSK                                           0x800000
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_PCIE_CAP_RETIMER_PRE_DET_SUPPORT_SHFT                                                 23
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_BMSK                                                   0x100
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_SHFT                                                       8
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_BMSK                                             0xfe
#define HWIO_PCIE_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_SHFT                                                1

#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_ADDR(x)                                                               ((x) + 0xa0)
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_OFFS                                                                  (0xa0)
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_RMSK                                                                   0x3ffffff
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_IN(x)            \
                in_dword(HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_ADDR(x))
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_ADDR(x), m)
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_ADDR(x),v)
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_ADDR(x),m,v,HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_IN(x))
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CROSSLINK_RESOLUTION_BMSK                                     0x3000000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CROSSLINK_RESOLUTION_SHFT                                            24
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TWO_RETIMERS_PRE_DET_BMSK                                      0x800000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TWO_RETIMERS_PRE_DET_SHFT                                            23
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_RETIMER_PRE_DET_BMSK                                           0x400000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_RETIMER_PRE_DET_SHFT                                                 22
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_BMSK                                               0x200000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_SHFT                                                     21
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_BMSK                                                 0x100000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_SHFT                                                       20
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_BMSK                                                  0x80000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_SHFT                                                       19
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_BMSK                                                  0x40000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_SHFT                                                       18
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_BMSK                                                     0x20000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_SHFT                                                          17
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_BMSK                                            0x10000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_SHFT                                                 16
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_BMSK                                           0xf000
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_SHFT                                               12
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_BMSK                                               0x800
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_SHFT                                                  11
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_BMSK                                    0x400
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_SHFT                                       10
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_BMSK                                                    0x380
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_SHFT                                                        7
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_BMSK                                                0x40
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_SHFT                                                   6
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_BMSK                                         0x20
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_SHFT                                            5
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_BMSK                                              0x10
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_SHFT                                                 4
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_BMSK                                              0xf
#define HWIO_PCIE_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_SHFT                                                0

#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_ADDR(x)                                                                          ((x) + 0x100)
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_OFFS                                                                             (0x100)
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_RMSK                                                                             0xffffffff
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_IN(x)            \
                in_dword(HWIO_PCIE_AER_EXT_CAP_HDR_OFF_ADDR(x))
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_AER_EXT_CAP_HDR_OFF_ADDR(x), m)
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_AER_EXT_CAP_HDR_OFF_ADDR(x),v)
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_AER_EXT_CAP_HDR_OFF_ADDR(x),m,v,HWIO_PCIE_AER_EXT_CAP_HDR_OFF_IN(x))
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET_BMSK                                                                 0xfff00000
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_NEXT_OFFSET_SHFT                                                                         20
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_CAP_VERSION_BMSK                                                                    0xf0000
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_CAP_VERSION_SHFT                                                                         16
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_CAP_ID_BMSK                                                                          0xffff
#define HWIO_PCIE_AER_EXT_CAP_HDR_OFF_CAP_ID_SHFT                                                                               0

#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_ADDR(x)                                                                        ((x) + 0x104)
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_OFFS                                                                           (0x104)
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_RMSK                                                                             0x5ff030
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_UNCORR_ERR_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_UNCORR_ERR_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_UNCORR_ERR_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_UNCORR_ERR_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_UNCORR_ERR_STATUS_OFF_IN(x))
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS_BMSK                                                         0x400000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS_SHFT                                                               22
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS_BMSK                                                  0x100000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS_SHFT                                                        20
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS_BMSK                                                              0x80000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS_SHFT                                                                   19
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS_BMSK                                                          0x40000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS_SHFT                                                               18
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS_BMSK                                                      0x20000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS_SHFT                                                           17
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS_BMSK                                                       0x10000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS_SHFT                                                            16
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS_BMSK                                                        0x8000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS_SHFT                                                            15
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS_BMSK                                                      0x4000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS_SHFT                                                          14
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS_BMSK                                                        0x2000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS_SHFT                                                            13
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS_BMSK                                                           0x1000
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS_SHFT                                                               12
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS_BMSK                                                        0x20
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS_SHFT                                                           5
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS_BMSK                                                          0x10
#define HWIO_PCIE_UNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS_SHFT                                                             4

#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_ADDR(x)                                                                          ((x) + 0x108)
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_OFFS                                                                             (0x108)
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_RMSK                                                                               0x5ff030
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_UNCORR_ERR_MASK_OFF_ADDR(x))
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_UNCORR_ERR_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_UNCORR_ERR_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_UNCORR_ERR_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_UNCORR_ERR_MASK_OFF_IN(x))
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK_BMSK                                                             0x400000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK_SHFT                                                                   22
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK_BMSK                                                      0x100000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK_SHFT                                                            20
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK_BMSK                                                                  0x80000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_ECRC_ERR_MASK_SHFT                                                                       19
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK_BMSK                                                              0x40000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK_SHFT                                                                   18
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK_BMSK                                                          0x20000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK_SHFT                                                               17
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK_BMSK                                                           0x10000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK_SHFT                                                                16
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK_BMSK                                                            0x8000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK_SHFT                                                                15
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK_BMSK                                                          0x4000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK_SHFT                                                              14
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK_BMSK                                                            0x2000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK_SHFT                                                                13
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK_BMSK                                                               0x1000
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK_SHFT                                                                   12
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK_BMSK                                                            0x20
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK_SHFT                                                               5
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK_BMSK                                                              0x10
#define HWIO_PCIE_UNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK_SHFT                                                                 4

#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_ADDR(x)                                                                           ((x) + 0x10c)
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_OFFS                                                                              (0x10c)
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_RMSK                                                                                0x5ff030
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_IN(x)            \
                in_dword(HWIO_PCIE_UNCORR_ERR_SEV_OFF_ADDR(x))
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_UNCORR_ERR_SEV_OFF_ADDR(x), m)
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_UNCORR_ERR_SEV_OFF_ADDR(x),v)
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_UNCORR_ERR_SEV_OFF_ADDR(x),m,v,HWIO_PCIE_UNCORR_ERR_SEV_OFF_IN(x))
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY_BMSK                                                          0x400000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY_SHFT                                                                22
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY_BMSK                                                   0x100000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY_SHFT                                                         20
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY_BMSK                                                               0x80000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY_SHFT                                                                    19
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY_BMSK                                                           0x40000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY_SHFT                                                                18
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY_BMSK                                                       0x20000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY_SHFT                                                            17
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY_BMSK                                                        0x10000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY_SHFT                                                             16
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY_BMSK                                                         0x8000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY_SHFT                                                             15
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY_BMSK                                                       0x4000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY_SHFT                                                           14
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY_BMSK                                                         0x2000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY_SHFT                                                             13
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY_BMSK                                                            0x1000
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY_SHFT                                                                12
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY_BMSK                                                           0x20
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY_SHFT                                                              5
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY_BMSK                                                           0x10
#define HWIO_PCIE_UNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY_SHFT                                                              4

#define HWIO_PCIE_CORR_ERR_STATUS_OFF_ADDR(x)                                                                          ((x) + 0x110)
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_OFFS                                                                             (0x110)
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_RMSK                                                                                 0xf1c1
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_CORR_ERR_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CORR_ERR_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_CORR_ERR_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CORR_ERR_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_CORR_ERR_STATUS_OFF_IN(x))
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS_BMSK                                                      0x8000
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS_SHFT                                                          15
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS_BMSK                                                        0x4000
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS_SHFT                                                            14
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS_BMSK                                                   0x2000
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS_SHFT                                                       13
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS_BMSK                                                        0x1000
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS_SHFT                                                            12
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS_BMSK                                                        0x100
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS_SHFT                                                            8
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS_BMSK                                                                   0x80
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_BAD_DLLP_STATUS_SHFT                                                                      7
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS_BMSK                                                                    0x40
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_BAD_TLP_STATUS_SHFT                                                                       6
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_RX_ERR_STATUS_BMSK                                                                      0x1
#define HWIO_PCIE_CORR_ERR_STATUS_OFF_RX_ERR_STATUS_SHFT                                                                        0

#define HWIO_PCIE_CORR_ERR_MASK_OFF_ADDR(x)                                                                            ((x) + 0x114)
#define HWIO_PCIE_CORR_ERR_MASK_OFF_OFFS                                                                               (0x114)
#define HWIO_PCIE_CORR_ERR_MASK_OFF_RMSK                                                                                   0xf1c1
#define HWIO_PCIE_CORR_ERR_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_CORR_ERR_MASK_OFF_ADDR(x))
#define HWIO_PCIE_CORR_ERR_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CORR_ERR_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_CORR_ERR_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_CORR_ERR_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_CORR_ERR_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CORR_ERR_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_CORR_ERR_MASK_OFF_IN(x))
#define HWIO_PCIE_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK_BMSK                                                          0x8000
#define HWIO_PCIE_CORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK_SHFT                                                              15
#define HWIO_PCIE_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK_BMSK                                                            0x4000
#define HWIO_PCIE_CORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK_SHFT                                                                14
#define HWIO_PCIE_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK_BMSK                                                       0x2000
#define HWIO_PCIE_CORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK_SHFT                                                           13
#define HWIO_PCIE_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK_BMSK                                                            0x1000
#define HWIO_PCIE_CORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK_SHFT                                                                12
#define HWIO_PCIE_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK_BMSK                                                            0x100
#define HWIO_PCIE_CORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK_SHFT                                                                8
#define HWIO_PCIE_CORR_ERR_MASK_OFF_BAD_DLLP_MASK_BMSK                                                                       0x80
#define HWIO_PCIE_CORR_ERR_MASK_OFF_BAD_DLLP_MASK_SHFT                                                                          7
#define HWIO_PCIE_CORR_ERR_MASK_OFF_BAD_TLP_MASK_BMSK                                                                        0x40
#define HWIO_PCIE_CORR_ERR_MASK_OFF_BAD_TLP_MASK_SHFT                                                                           6
#define HWIO_PCIE_CORR_ERR_MASK_OFF_RX_ERR_MASK_BMSK                                                                          0x1
#define HWIO_PCIE_CORR_ERR_MASK_OFF_RX_ERR_MASK_SHFT                                                                            0

#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ADDR(x)                                                                         ((x) + 0x118)
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_OFFS                                                                            (0x118)
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_RMSK                                                                                0x17ff
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_IN(x))
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_CTO_PRFX_HDR_LOG_CAP_BMSK                                                           0x1000
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_CTO_PRFX_HDR_LOG_CAP_SHFT                                                               12
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN_BMSK                                                              0x400
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN_SHFT                                                                 10
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP_BMSK                                                             0x200
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP_SHFT                                                                 9
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN_BMSK                                                                   0x100
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN_SHFT                                                                       8
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP_BMSK                                                                   0x80
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP_SHFT                                                                      7
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN_BMSK                                                                      0x40
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN_SHFT                                                                         6
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP_BMSK                                                                     0x20
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP_SHFT                                                                        5
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER_BMSK                                                                0x1f
#define HWIO_PCIE_ADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER_SHFT                                                                   0

#define HWIO_PCIE_HDR_LOG_0_OFF_ADDR(x)                                                                                ((x) + 0x11c)
#define HWIO_PCIE_HDR_LOG_0_OFF_OFFS                                                                                   (0x11c)
#define HWIO_PCIE_HDR_LOG_0_OFF_RMSK                                                                                   0xffffffff
#define HWIO_PCIE_HDR_LOG_0_OFF_IN(x)            \
                in_dword(HWIO_PCIE_HDR_LOG_0_OFF_ADDR(x))
#define HWIO_PCIE_HDR_LOG_0_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_HDR_LOG_0_OFF_ADDR(x), m)
#define HWIO_PCIE_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE_BMSK                                                           0xff000000
#define HWIO_PCIE_HDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE_SHFT                                                                   24
#define HWIO_PCIE_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE_BMSK                                                              0xff0000
#define HWIO_PCIE_HDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE_SHFT                                                                    16
#define HWIO_PCIE_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE_BMSK                                                               0xff00
#define HWIO_PCIE_HDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE_SHFT                                                                    8
#define HWIO_PCIE_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE_BMSK                                                                  0xff
#define HWIO_PCIE_HDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE_SHFT                                                                     0

#define HWIO_PCIE_HDR_LOG_1_OFF_ADDR(x)                                                                                ((x) + 0x120)
#define HWIO_PCIE_HDR_LOG_1_OFF_OFFS                                                                                   (0x120)
#define HWIO_PCIE_HDR_LOG_1_OFF_RMSK                                                                                   0xffffffff
#define HWIO_PCIE_HDR_LOG_1_OFF_IN(x)            \
                in_dword(HWIO_PCIE_HDR_LOG_1_OFF_ADDR(x))
#define HWIO_PCIE_HDR_LOG_1_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_HDR_LOG_1_OFF_ADDR(x), m)
#define HWIO_PCIE_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE_BMSK                                                          0xff000000
#define HWIO_PCIE_HDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE_SHFT                                                                  24
#define HWIO_PCIE_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE_BMSK                                                             0xff0000
#define HWIO_PCIE_HDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE_SHFT                                                                   16
#define HWIO_PCIE_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE_BMSK                                                              0xff00
#define HWIO_PCIE_HDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE_SHFT                                                                   8
#define HWIO_PCIE_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE_BMSK                                                                 0xff
#define HWIO_PCIE_HDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE_SHFT                                                                    0

#define HWIO_PCIE_HDR_LOG_2_OFF_ADDR(x)                                                                                ((x) + 0x124)
#define HWIO_PCIE_HDR_LOG_2_OFF_OFFS                                                                                   (0x124)
#define HWIO_PCIE_HDR_LOG_2_OFF_RMSK                                                                                   0xffffffff
#define HWIO_PCIE_HDR_LOG_2_OFF_IN(x)            \
                in_dword(HWIO_PCIE_HDR_LOG_2_OFF_ADDR(x))
#define HWIO_PCIE_HDR_LOG_2_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_HDR_LOG_2_OFF_ADDR(x), m)
#define HWIO_PCIE_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE_BMSK                                                           0xff000000
#define HWIO_PCIE_HDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE_SHFT                                                                   24
#define HWIO_PCIE_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE_BMSK                                                              0xff0000
#define HWIO_PCIE_HDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE_SHFT                                                                    16
#define HWIO_PCIE_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE_BMSK                                                               0xff00
#define HWIO_PCIE_HDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE_SHFT                                                                    8
#define HWIO_PCIE_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE_BMSK                                                                  0xff
#define HWIO_PCIE_HDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE_SHFT                                                                     0

#define HWIO_PCIE_HDR_LOG_3_OFF_ADDR(x)                                                                                ((x) + 0x128)
#define HWIO_PCIE_HDR_LOG_3_OFF_OFFS                                                                                   (0x128)
#define HWIO_PCIE_HDR_LOG_3_OFF_RMSK                                                                                   0xffffffff
#define HWIO_PCIE_HDR_LOG_3_OFF_IN(x)            \
                in_dword(HWIO_PCIE_HDR_LOG_3_OFF_ADDR(x))
#define HWIO_PCIE_HDR_LOG_3_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_HDR_LOG_3_OFF_ADDR(x), m)
#define HWIO_PCIE_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE_BMSK                                                          0xff000000
#define HWIO_PCIE_HDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE_SHFT                                                                  24
#define HWIO_PCIE_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE_BMSK                                                             0xff0000
#define HWIO_PCIE_HDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE_SHFT                                                                   16
#define HWIO_PCIE_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE_BMSK                                                              0xff00
#define HWIO_PCIE_HDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE_SHFT                                                                   8
#define HWIO_PCIE_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE_BMSK                                                                 0xff
#define HWIO_PCIE_HDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE_SHFT                                                                    0

#define HWIO_PCIE_ROOT_ERR_CMD_OFF_ADDR(x)                                                                             ((x) + 0x12c)
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_OFFS                                                                                (0x12c)
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_RMSK                                                                                       0x7
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_IN(x)            \
                in_dword(HWIO_PCIE_ROOT_ERR_CMD_OFF_ADDR(x))
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ROOT_ERR_CMD_OFF_ADDR(x), m)
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_ROOT_ERR_CMD_OFF_ADDR(x),v)
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ROOT_ERR_CMD_OFF_ADDR(x),m,v,HWIO_PCIE_ROOT_ERR_CMD_OFF_IN(x))
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_FATAL_ERR_REPORTING_EN_BMSK                                                                0x4
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_FATAL_ERR_REPORTING_EN_SHFT                                                                  2
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_NON_FATAL_ERR_REPORTING_EN_BMSK                                                            0x2
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_NON_FATAL_ERR_REPORTING_EN_SHFT                                                              1
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_CORR_ERR_REPORTING_EN_BMSK                                                                 0x1
#define HWIO_PCIE_ROOT_ERR_CMD_OFF_CORR_ERR_REPORTING_EN_SHFT                                                                   0

#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_ADDR(x)                                                                          ((x) + 0x130)
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_OFFS                                                                             (0x130)
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_RMSK                                                                             0xf800007f
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_ROOT_ERR_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ROOT_ERR_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_ROOT_ERR_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ROOT_ERR_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_ROOT_ERR_STATUS_OFF_IN(x))
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_ADV_ERR_INT_MSG_NUM_BMSK                                                         0xf8000000
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_ADV_ERR_INT_MSG_NUM_SHFT                                                                 27
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_FATAL_ERR_MSG_RX_BMSK                                                                  0x40
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_FATAL_ERR_MSG_RX_SHFT                                                                     6
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_NON_FATAL_ERR_MSG_RX_BMSK                                                              0x20
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_NON_FATAL_ERR_MSG_RX_SHFT                                                                 5
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_FIRST_UNCORR_FATAL_BMSK                                                                0x10
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_FIRST_UNCORR_FATAL_SHFT                                                                   4
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_MUL_ERR_FATAL_NON_FATAL_RX_BMSK                                                         0x8
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_MUL_ERR_FATAL_NON_FATAL_RX_SHFT                                                           3
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_ERR_FATAL_NON_FATAL_RX_BMSK                                                             0x4
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_ERR_FATAL_NON_FATAL_RX_SHFT                                                               2
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_MUL_ERR_COR_RX_BMSK                                                                     0x2
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_MUL_ERR_COR_RX_SHFT                                                                       1
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_ERR_COR_RX_BMSK                                                                         0x1
#define HWIO_PCIE_ROOT_ERR_STATUS_OFF_ERR_COR_RX_SHFT                                                                           0

#define HWIO_PCIE_ERR_SRC_ID_OFF_ADDR(x)                                                                               ((x) + 0x134)
#define HWIO_PCIE_ERR_SRC_ID_OFF_OFFS                                                                                  (0x134)
#define HWIO_PCIE_ERR_SRC_ID_OFF_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_ERR_SRC_ID_OFF_IN(x)            \
                in_dword(HWIO_PCIE_ERR_SRC_ID_OFF_ADDR(x))
#define HWIO_PCIE_ERR_SRC_ID_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ERR_SRC_ID_OFF_ADDR(x), m)
#define HWIO_PCIE_ERR_SRC_ID_OFF_ERR_FATAL_NON_FATAL_SOURCE_ID_BMSK                                                    0xffff0000
#define HWIO_PCIE_ERR_SRC_ID_OFF_ERR_FATAL_NON_FATAL_SOURCE_ID_SHFT                                                            16
#define HWIO_PCIE_ERR_SRC_ID_OFF_ERR_COR_SOURCE_ID_BMSK                                                                    0xffff
#define HWIO_PCIE_ERR_SRC_ID_OFF_ERR_COR_SOURCE_ID_SHFT                                                                         0

#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_ADDR(x)                                                                         ((x) + 0x138)
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_OFFS                                                                            (0x138)
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_ADDR(x))
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_ADDR(x), m)
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_BMSK                                              0xff000000
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_SHFT                                                      24
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE_BMSK                                                 0xff0000
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE_SHFT                                                       16
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE_BMSK                                                  0xff00
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE_SHFT                                                       8
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE_BMSK                                                     0xff
#define HWIO_PCIE_TLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE_SHFT                                                        0

#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_ADDR(x)                                                                         ((x) + 0x13c)
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_OFFS                                                                            (0x13c)
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_ADDR(x))
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_ADDR(x), m)
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE_BMSK                                              0xff000000
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE_SHFT                                                      24
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE_BMSK                                                 0xff0000
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE_SHFT                                                       16
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE_BMSK                                                  0xff00
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE_SHFT                                                       8
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE_BMSK                                                     0xff
#define HWIO_PCIE_TLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE_SHFT                                                        0

#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_ADDR(x)                                                                         ((x) + 0x140)
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_OFFS                                                                            (0x140)
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_ADDR(x))
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_ADDR(x), m)
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE_BMSK                                              0xff000000
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE_SHFT                                                      24
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE_BMSK                                                 0xff0000
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE_SHFT                                                       16
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE_BMSK                                                  0xff00
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE_SHFT                                                       8
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE_BMSK                                                     0xff
#define HWIO_PCIE_TLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE_SHFT                                                        0

#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_ADDR(x)                                                                         ((x) + 0x144)
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_OFFS                                                                            (0x144)
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_ADDR(x))
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_ADDR(x), m)
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE_BMSK                                              0xff000000
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE_SHFT                                                      24
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE_BMSK                                                 0xff0000
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE_SHFT                                                       16
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE_BMSK                                                  0xff00
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE_SHFT                                                       8
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE_BMSK                                                     0xff
#define HWIO_PCIE_TLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE_SHFT                                                        0

#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_ADDR(x)                                                                         ((x) + 0x148)
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_OFFS                                                                            (0x148)
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_IN(x)            \
                in_dword(HWIO_PCIE_SPCIE_CAP_HEADER_REG_ADDR(x))
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SPCIE_CAP_HEADER_REG_ADDR(x), m)
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SPCIE_CAP_HEADER_REG_ADDR(x),v)
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SPCIE_CAP_HEADER_REG_ADDR(x),m,v,HWIO_PCIE_SPCIE_CAP_HEADER_REG_IN(x))
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_NEXT_OFFSET_BMSK                                                                0xfff00000
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_NEXT_OFFSET_SHFT                                                                        20
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_CAP_VERSION_BMSK                                                                   0xf0000
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_CAP_VERSION_SHFT                                                                        16
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID_BMSK                                                                0xffff
#define HWIO_PCIE_SPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID_SHFT                                                                     0

#define HWIO_PCIE_LINK_CONTROL3_REG_ADDR(x)                                                                            ((x) + 0x14c)
#define HWIO_PCIE_LINK_CONTROL3_REG_OFFS                                                                               (0x14c)
#define HWIO_PCIE_LINK_CONTROL3_REG_RMSK                                                                                      0x3
#define HWIO_PCIE_LINK_CONTROL3_REG_IN(x)            \
                in_dword(HWIO_PCIE_LINK_CONTROL3_REG_ADDR(x))
#define HWIO_PCIE_LINK_CONTROL3_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_CONTROL3_REG_ADDR(x), m)
#define HWIO_PCIE_LINK_CONTROL3_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_LINK_CONTROL3_REG_ADDR(x),v)
#define HWIO_PCIE_LINK_CONTROL3_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LINK_CONTROL3_REG_ADDR(x),m,v,HWIO_PCIE_LINK_CONTROL3_REG_IN(x))
#define HWIO_PCIE_LINK_CONTROL3_REG_EQ_REQ_INT_EN_BMSK                                                                        0x2
#define HWIO_PCIE_LINK_CONTROL3_REG_EQ_REQ_INT_EN_SHFT                                                                          1
#define HWIO_PCIE_LINK_CONTROL3_REG_PERFORM_EQ_BMSK                                                                           0x1
#define HWIO_PCIE_LINK_CONTROL3_REG_PERFORM_EQ_SHFT                                                                             0

#define HWIO_PCIE_LANE_ERR_STATUS_REG_ADDR(x)                                                                          ((x) + 0x150)
#define HWIO_PCIE_LANE_ERR_STATUS_REG_OFFS                                                                             (0x150)
#define HWIO_PCIE_LANE_ERR_STATUS_REG_RMSK                                                                             0xffffffff
#define HWIO_PCIE_LANE_ERR_STATUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_LANE_ERR_STATUS_REG_ADDR(x))
#define HWIO_PCIE_LANE_ERR_STATUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LANE_ERR_STATUS_REG_ADDR(x), m)
#define HWIO_PCIE_LANE_ERR_STATUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_LANE_ERR_STATUS_REG_ADDR(x),v)
#define HWIO_PCIE_LANE_ERR_STATUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LANE_ERR_STATUS_REG_ADDR(x),m,v,HWIO_PCIE_LANE_ERR_STATUS_REG_IN(x))
#define HWIO_PCIE_LANE_ERR_STATUS_REG_RSVDP_LANE_ERR_STATUS_BMSK                                                       0xfffffffc
#define HWIO_PCIE_LANE_ERR_STATUS_REG_RSVDP_LANE_ERR_STATUS_SHFT                                                                2
#define HWIO_PCIE_LANE_ERR_STATUS_REG_LANE_ERR_STATUS_BMSK                                                                    0x3
#define HWIO_PCIE_LANE_ERR_STATUS_REG_LANE_ERR_STATUS_SHFT                                                                      0

#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_ADDR(x)                                                                        ((x) + 0x154)
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_OFFS                                                                           (0x154)
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_RMSK                                                                           0x7f7f7f7f
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_IN(x)            \
                in_dword(HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_ADDR(x))
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_ADDR(x), m)
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_ADDR(x),v)
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_ADDR(x),m,v,HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_IN(x))
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT1_BMSK                                                       0x70000000
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT1_SHFT                                                               28
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET1_BMSK                                                             0xf000000
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET1_SHFT                                                                    24
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT1_BMSK                                                         0x700000
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT1_SHFT                                                               20
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET1_BMSK                                                               0xf0000
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET1_SHFT                                                                    16
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0_BMSK                                                           0x7000
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0_SHFT                                                               12
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0_BMSK                                                                 0xf00
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0_SHFT                                                                     8
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0_BMSK                                                             0x70
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0_SHFT                                                                4
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0_BMSK                                                                   0xf
#define HWIO_PCIE_SPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0_SHFT                                                                     0

#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_ADDR(x)                                                                        ((x) + 0x158)
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_OFFS                                                                           (0x158)
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_RMSK                                                                           0xffffffff
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_IN(x)            \
                in_dword(HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_ADDR(x))
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_ADDR(x), m)
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_ADDR(x),v)
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_ADDR(x),m,v,HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_IN(x))
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_NEXT_OFFSET_BMSK                                                               0xfff00000
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_NEXT_OFFSET_SHFT                                                                       20
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_CAP_VERSION_BMSK                                                                  0xf0000
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_CAP_VERSION_SHFT                                                                       16
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_EXTENDED_CAP_ID_BMSK                                                               0xffff
#define HWIO_PCIE_PL16G_EXT_CAP_HDR_REG_EXTENDED_CAP_ID_SHFT                                                                    0

#define HWIO_PCIE_PL16G_CAPABILITY_REG_ADDR(x)                                                                         ((x) + 0x15c)
#define HWIO_PCIE_PL16G_CAPABILITY_REG_OFFS                                                                            (0x15c)
#define HWIO_PCIE_PL16G_CAPABILITY_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_PL16G_CAPABILITY_REG_IN(x)            \
                in_dword(HWIO_PCIE_PL16G_CAPABILITY_REG_ADDR(x))
#define HWIO_PCIE_PL16G_CAPABILITY_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL16G_CAPABILITY_REG_ADDR(x), m)
#define HWIO_PCIE_PL16G_CAPABILITY_REG_RSVDP_0_BMSK                                                                    0xffffffff
#define HWIO_PCIE_PL16G_CAPABILITY_REG_RSVDP_0_SHFT                                                                             0

#define HWIO_PCIE_PL16G_CONTROL_REG_ADDR(x)                                                                            ((x) + 0x160)
#define HWIO_PCIE_PL16G_CONTROL_REG_OFFS                                                                               (0x160)
#define HWIO_PCIE_PL16G_CONTROL_REG_RMSK                                                                               0xffffffff
#define HWIO_PCIE_PL16G_CONTROL_REG_IN(x)            \
                in_dword(HWIO_PCIE_PL16G_CONTROL_REG_ADDR(x))
#define HWIO_PCIE_PL16G_CONTROL_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL16G_CONTROL_REG_ADDR(x), m)
#define HWIO_PCIE_PL16G_CONTROL_REG_RSVDP_0_BMSK                                                                       0xffffffff
#define HWIO_PCIE_PL16G_CONTROL_REG_RSVDP_0_SHFT                                                                                0

#define HWIO_PCIE_PL16G_STATUS_REG_ADDR(x)                                                                             ((x) + 0x164)
#define HWIO_PCIE_PL16G_STATUS_REG_OFFS                                                                                (0x164)
#define HWIO_PCIE_PL16G_STATUS_REG_RMSK                                                                                0xffffffff
#define HWIO_PCIE_PL16G_STATUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_PL16G_STATUS_REG_ADDR(x))
#define HWIO_PCIE_PL16G_STATUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL16G_STATUS_REG_ADDR(x), m)
#define HWIO_PCIE_PL16G_STATUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PL16G_STATUS_REG_ADDR(x),v)
#define HWIO_PCIE_PL16G_STATUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PL16G_STATUS_REG_ADDR(x),m,v,HWIO_PCIE_PL16G_STATUS_REG_IN(x))
#define HWIO_PCIE_PL16G_STATUS_REG_RSVDP_5_BMSK                                                                        0xffffffe0
#define HWIO_PCIE_PL16G_STATUS_REG_RSVDP_5_SHFT                                                                                 5
#define HWIO_PCIE_PL16G_STATUS_REG_LINK_EQ_16G_REQ_BMSK                                                                      0x10
#define HWIO_PCIE_PL16G_STATUS_REG_LINK_EQ_16G_REQ_SHFT                                                                         4
#define HWIO_PCIE_PL16G_STATUS_REG_EQ_16G_CPL_P3_BMSK                                                                         0x8
#define HWIO_PCIE_PL16G_STATUS_REG_EQ_16G_CPL_P3_SHFT                                                                           3
#define HWIO_PCIE_PL16G_STATUS_REG_EQ_16G_CPL_P2_BMSK                                                                         0x4
#define HWIO_PCIE_PL16G_STATUS_REG_EQ_16G_CPL_P2_SHFT                                                                           2
#define HWIO_PCIE_PL16G_STATUS_REG_EQ_16G_CPL_P1_BMSK                                                                         0x2
#define HWIO_PCIE_PL16G_STATUS_REG_EQ_16G_CPL_P1_SHFT                                                                           1
#define HWIO_PCIE_PL16G_STATUS_REG_EQ_16G_CPL_BMSK                                                                            0x1
#define HWIO_PCIE_PL16G_STATUS_REG_EQ_16G_CPL_SHFT                                                                              0

#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_ADDR(x)                                                                     ((x) + 0x168)
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_OFFS                                                                        (0x168)
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_ADDR(x))
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_ADDR(x), m)
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_ADDR(x),v)
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_ADDR(x),m,v,HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_IN(x))
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_RSVDP_LC_DPAR_STATUS_BMSK                                                   0xfffffffc
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_RSVDP_LC_DPAR_STATUS_SHFT                                                            2
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_LC_DPAR_STATUS_BMSK                                                                0x3
#define HWIO_PCIE_PL16G_LC_DPAR_STATUS_REG_LC_DPAR_STATUS_SHFT                                                                  0

#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_ADDR(x)                                                          ((x) + 0x16c)
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_OFFS                                                             (0x16c)
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_ADDR(x))
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_ADDR(x), m)
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_ADDR(x),v)
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_ADDR(x),m,v,HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_IN(x))
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_RSVDP_FIRST_RETIMER_DPAR_STATUS_BMSK                             0xfffffffc
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_RSVDP_FIRST_RETIMER_DPAR_STATUS_SHFT                                      2
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_FIRST_RETIMER_DPAR_STATUS_BMSK                                          0x3
#define HWIO_PCIE_PL16G_FIRST_RETIMER_DPAR_STATUS_REG_FIRST_RETIMER_DPAR_STATUS_SHFT                                            0

#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_ADDR(x)                                                         ((x) + 0x170)
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_OFFS                                                            (0x170)
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_RMSK                                                            0xffffffff
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_ADDR(x))
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_ADDR(x), m)
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_ADDR(x),v)
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_ADDR(x),m,v,HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_IN(x))
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_RSVDP_SECOND_RETIMER_DPAR_STATUS_BMSK                           0xfffffffc
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_RSVDP_SECOND_RETIMER_DPAR_STATUS_SHFT                                    2
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_SECOND_RETIMER_DPAR_STATUS_BMSK                                        0x3
#define HWIO_PCIE_PL16G_SECOND_RETIMER_DPAR_STATUS_REG_SECOND_RETIMER_DPAR_STATUS_SHFT                                          0

#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_ADDR(x)                                                                        ((x) + 0x178)
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_OFFS                                                                           (0x178)
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_RMSK                                                                               0xffff
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_IN(x)            \
                in_dword(HWIO_PCIE_PL16G_CAP_OFF_20H_REG_ADDR(x))
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL16G_CAP_OFF_20H_REG_ADDR(x), m)
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_PL16G_CAP_OFF_20H_REG_ADDR(x),v)
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PL16G_CAP_OFF_20H_REG_ADDR(x),m,v,HWIO_PCIE_PL16G_CAP_OFF_20H_REG_IN(x))
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET1_BMSK                                                            0xf000
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET1_SHFT                                                                12
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET1_BMSK                                                             0xf00
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET1_SHFT                                                                 8
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET0_BMSK                                                              0xf0
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_USP_16G_TX_PRESET0_SHFT                                                                 4
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET0_BMSK                                                               0xf
#define HWIO_PCIE_PL16G_CAP_OFF_20H_REG_DSP_16G_TX_PRESET0_SHFT                                                                 0

#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_ADDR(x)                                                                       ((x) + 0x17c)
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_OFFS                                                                          (0x17c)
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_IN(x)            \
                in_dword(HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_ADDR(x))
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_ADDR(x), m)
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_ADDR(x),v)
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_ADDR(x),m,v,HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_IN(x))
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_NEXT_OFFSET_BMSK                                                              0xfff00000
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_NEXT_OFFSET_SHFT                                                                      20
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_CAP_VERSION_BMSK                                                                 0xf0000
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_CAP_VERSION_SHFT                                                                      16
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_EXTENDED_CAP_ID_BMSK                                                              0xffff
#define HWIO_PCIE_MARGIN_EXT_CAP_HDR_REG_EXTENDED_CAP_ID_SHFT                                                                   0

#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_ADDR(x)                                                          ((x) + 0x180)
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_OFFS                                                             (0x180)
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_IN(x)            \
                in_dword(HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_ADDR(x))
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_ADDR(x), m)
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_ADDR(x),v)
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_ADDR(x),m,v,HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_IN(x))
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_RSVDP_18_BMSK                                                    0xfffc0000
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_RSVDP_18_SHFT                                                            18
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_SOFTWARE_READY_BMSK                                       0x20000
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_SOFTWARE_READY_SHFT                                            17
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_READY_BMSK                                                0x10000
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_READY_SHFT                                                     16
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_RSVDP_1_BMSK                                                         0xfffe
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_RSVDP_1_SHFT                                                              1
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_USES_DRIVER_SOFTWARE_BMSK                                     0x1
#define HWIO_PCIE_MARGIN_PORT_CAPABILITIES_STATUS_REG_MARGINING_USES_DRIVER_SOFTWARE_SHFT                                       0

#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_ADDR(x)                                                                ((x) + 0x184)
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_OFFS                                                                   (0x184)
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_IN(x)            \
                in_dword(HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_ADDR(x))
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_ADDR(x), m)
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_ADDR(x),v)
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_ADDR(x),m,v,HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_IN(x))
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_PAYLOAD_STATUS_BMSK                                             0xff000000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_PAYLOAD_STATUS_SHFT                                                     24
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_RSVDP_23_BMSK                                                            0x800000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_RSVDP_23_SHFT                                                                  23
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_USAGE_MODEL_STATUS_BMSK                                                  0x400000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_USAGE_MODEL_STATUS_SHFT                                                        22
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_TYPE_STATUS_BMSK                                                  0x380000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_TYPE_STATUS_SHFT                                                        19
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_RECEIVER_NUMBER_STATUS_BMSK                                               0x70000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_RECEIVER_NUMBER_STATUS_SHFT                                                    16
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_PAYLOAD_BMSK                                                        0xff00
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_PAYLOAD_SHFT                                                             8
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_RSVDP_7_BMSK                                                                 0x80
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_RSVDP_7_SHFT                                                                    7
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_USAGE_MODEL_BMSK                                                             0x40
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_USAGE_MODEL_SHFT                                                                6
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_TYPE_BMSK                                                             0x38
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_MARGIN_TYPE_SHFT                                                                3
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_RECEIVER_NUMBER_BMSK                                                          0x7
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS0_REG_RECEIVER_NUMBER_SHFT                                                            0

#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_ADDR(x)                                                                ((x) + 0x188)
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_OFFS                                                                   (0x188)
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_IN(x)            \
                in_dword(HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_ADDR(x))
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_ADDR(x), m)
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_ADDR(x),v)
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_ADDR(x),m,v,HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_IN(x))
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_PAYLOAD_STATUS_BMSK                                             0xff000000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_PAYLOAD_STATUS_SHFT                                                     24
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_RSVDP_23_BMSK                                                            0x800000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_RSVDP_23_SHFT                                                                  23
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_USAGE_MODEL_STATUS_BMSK                                                  0x400000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_USAGE_MODEL_STATUS_SHFT                                                        22
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_TYPE_STATUS_BMSK                                                  0x380000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_TYPE_STATUS_SHFT                                                        19
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_RECEIVER_NUMBER_STATUS_BMSK                                               0x70000
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_RECEIVER_NUMBER_STATUS_SHFT                                                    16
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_PAYLOAD_BMSK                                                        0xff00
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_PAYLOAD_SHFT                                                             8
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_RSVDP_7_BMSK                                                                 0x80
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_RSVDP_7_SHFT                                                                    7
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_USAGE_MODEL_BMSK                                                             0x40
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_USAGE_MODEL_SHFT                                                                6
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_TYPE_BMSK                                                             0x38
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_MARGIN_TYPE_SHFT                                                                3
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_RECEIVER_NUMBER_BMSK                                                          0x7
#define HWIO_PCIE_MARGIN_LANE_CNTRL_STATUS1_REG_RECEIVER_NUMBER_SHFT                                                            0

#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_ADDR(x)                                                                          ((x) + 0x18c)
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_OFFS                                                                             (0x18c)
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_RMSK                                                                             0xffffffff
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_IN(x)            \
                in_dword(HWIO_PCIE_TPH_EXT_CAP_HDR_REG_ADDR(x))
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TPH_EXT_CAP_HDR_REG_ADDR(x), m)
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TPH_EXT_CAP_HDR_REG_ADDR(x),v)
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TPH_EXT_CAP_HDR_REG_ADDR(x),m,v,HWIO_PCIE_TPH_EXT_CAP_HDR_REG_IN(x))
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_BMSK                                                            0xfff00000
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_SHFT                                                                    20
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_BMSK                                                                0xf0000
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_SHFT                                                                     16
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_BMSK                                                                 0xffff
#define HWIO_PCIE_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_SHFT                                                                      0

#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_ADDR(x)                                                                          ((x) + 0x190)
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_OFFS                                                                             (0x190)
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_RMSK                                                                              0x7ff0707
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_IN(x)            \
                in_dword(HWIO_PCIE_TPH_REQ_CAP_REG_REG_ADDR(x))
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TPH_REQ_CAP_REG_REG_ADDR(x), m)
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TPH_REQ_CAP_REG_REG_ADDR(x),v)
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TPH_REQ_CAP_REG_REG_ADDR(x),m,v,HWIO_PCIE_TPH_REQ_CAP_REG_REG_IN(x))
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_BMSK                                                    0x7ff0000
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_SHFT                                                           16
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_BMSK                                                       0x400
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_SHFT                                                          10
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_BMSK                                                       0x200
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_SHFT                                                           9
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_BMSK                                                             0x100
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_SHFT                                                                 8
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_BMSK                                                                0x4
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_SHFT                                                                  2
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_BMSK                                                                0x2
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_SHFT                                                                  1
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_BMSK                                                                 0x1
#define HWIO_PCIE_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_SHFT                                                                   0

#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_ADDR(x)                                                                      ((x) + 0x194)
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_OFFS                                                                         (0x194)
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_RMSK                                                                              0x307
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_IN(x)            \
                in_dword(HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_ADDR(x))
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_ADDR(x), m)
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_ADDR(x),v)
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_ADDR(x),m,v,HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_IN(x))
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_BMSK                                                          0x300
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_SHFT                                                              8
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_BMSK                                                         0x7
#define HWIO_PCIE_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_SHFT                                                           0

#define HWIO_PCIE_TPH_ST_TABLE_REG_0_ADDR(x)                                                                           ((x) + 0x1a8)
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_OFFS                                                                              (0x1a8)
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_RMSK                                                                                  0xffff
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_IN(x)            \
                in_dword(HWIO_PCIE_TPH_ST_TABLE_REG_0_ADDR(x))
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TPH_ST_TABLE_REG_0_ADDR(x), m)
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_TPH_ST_TABLE_REG_0_ADDR(x),v)
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TPH_ST_TABLE_REG_0_ADDR(x),m,v,HWIO_PCIE_TPH_ST_TABLE_REG_0_IN(x))
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_TPH_REQ_ST_TABLE_HIGHER_0_BMSK                                                        0xff00
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_TPH_REQ_ST_TABLE_HIGHER_0_SHFT                                                             8
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_TPH_REQ_ST_TABLE_LOWER_0_BMSK                                                           0xff
#define HWIO_PCIE_TPH_ST_TABLE_REG_0_TPH_REQ_ST_TABLE_LOWER_0_SHFT                                                              0

#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_ADDR(x)                                                                         ((x) + 0x220)
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_OFFS                                                                            (0x220)
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_IN(x)            \
                in_dword(HWIO_PCIE_L1SUB_CAP_HEADER_REG_ADDR(x))
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_L1SUB_CAP_HEADER_REG_ADDR(x), m)
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_L1SUB_CAP_HEADER_REG_ADDR(x),v)
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_L1SUB_CAP_HEADER_REG_ADDR(x),m,v,HWIO_PCIE_L1SUB_CAP_HEADER_REG_IN(x))
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_NEXT_OFFSET_BMSK                                                                0xfff00000
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_NEXT_OFFSET_SHFT                                                                        20
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_CAP_VERSION_BMSK                                                                   0xf0000
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_CAP_VERSION_SHFT                                                                        16
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_BMSK                                                                0xffff
#define HWIO_PCIE_L1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_SHFT                                                                     0

#define HWIO_PCIE_L1SUB_CAPABILITY_REG_ADDR(x)                                                                         ((x) + 0x224)
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_OFFS                                                                            (0x224)
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_RMSK                                                                              0xfbff1f
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_IN(x)            \
                in_dword(HWIO_PCIE_L1SUB_CAPABILITY_REG_ADDR(x))
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_L1SUB_CAPABILITY_REG_ADDR(x), m)
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_L1SUB_CAPABILITY_REG_ADDR(x),v)
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_L1SUB_CAPABILITY_REG_ADDR(x),m,v,HWIO_PCIE_L1SUB_CAPABILITY_REG_IN(x))
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_BMSK                                                         0xf80000
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_SHFT                                                               19
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_BMSK                                                          0x30000
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_SHFT                                                               16
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_BMSK                                                              0xff00
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_SHFT                                                                   8
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_BMSK                                                                 0x10
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_SHFT                                                                    4
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_BMSK                                                                 0x8
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_SHFT                                                                   3
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_BMSK                                                                 0x4
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_SHFT                                                                   2
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_BMSK                                                                0x2
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_SHFT                                                                  1
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_BMSK                                                                0x1
#define HWIO_PCIE_L1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_SHFT                                                                  0

#define HWIO_PCIE_L1SUB_CONTROL1_REG_ADDR(x)                                                                           ((x) + 0x228)
#define HWIO_PCIE_L1SUB_CONTROL1_REG_OFFS                                                                              (0x228)
#define HWIO_PCIE_L1SUB_CONTROL1_REG_RMSK                                                                              0xe3ffff0f
#define HWIO_PCIE_L1SUB_CONTROL1_REG_IN(x)            \
                in_dword(HWIO_PCIE_L1SUB_CONTROL1_REG_ADDR(x))
#define HWIO_PCIE_L1SUB_CONTROL1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_L1SUB_CONTROL1_REG_ADDR(x), m)
#define HWIO_PCIE_L1SUB_CONTROL1_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_L1SUB_CONTROL1_REG_ADDR(x),v)
#define HWIO_PCIE_L1SUB_CONTROL1_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_L1SUB_CONTROL1_REG_ADDR(x),m,v,HWIO_PCIE_L1SUB_CONTROL1_REG_IN(x))
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_2_TH_SCA_BMSK                                                                  0xe0000000
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_2_TH_SCA_SHFT                                                                          29
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_2_TH_VAL_BMSK                                                                   0x3ff0000
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_2_TH_VAL_SHFT                                                                          16
#define HWIO_PCIE_L1SUB_CONTROL1_REG_T_COMMON_MODE_BMSK                                                                    0xff00
#define HWIO_PCIE_L1SUB_CONTROL1_REG_T_COMMON_MODE_SHFT                                                                         8
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_1_ASPM_EN_BMSK                                                                        0x8
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_1_ASPM_EN_SHFT                                                                          3
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_2_ASPM_EN_BMSK                                                                        0x4
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_2_ASPM_EN_SHFT                                                                          2
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_1_PCIPM_EN_BMSK                                                                       0x2
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_1_PCIPM_EN_SHFT                                                                         1
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_2_PCIPM_EN_BMSK                                                                       0x1
#define HWIO_PCIE_L1SUB_CONTROL1_REG_L1_2_PCIPM_EN_SHFT                                                                         0

#define HWIO_PCIE_L1SUB_CONTROL2_REG_ADDR(x)                                                                           ((x) + 0x22c)
#define HWIO_PCIE_L1SUB_CONTROL2_REG_OFFS                                                                              (0x22c)
#define HWIO_PCIE_L1SUB_CONTROL2_REG_RMSK                                                                                    0xfb
#define HWIO_PCIE_L1SUB_CONTROL2_REG_IN(x)            \
                in_dword(HWIO_PCIE_L1SUB_CONTROL2_REG_ADDR(x))
#define HWIO_PCIE_L1SUB_CONTROL2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_L1SUB_CONTROL2_REG_ADDR(x), m)
#define HWIO_PCIE_L1SUB_CONTROL2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_L1SUB_CONTROL2_REG_ADDR(x),v)
#define HWIO_PCIE_L1SUB_CONTROL2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_L1SUB_CONTROL2_REG_ADDR(x),m,v,HWIO_PCIE_L1SUB_CONTROL2_REG_IN(x))
#define HWIO_PCIE_L1SUB_CONTROL2_REG_T_POWER_ON_VALUE_BMSK                                                                   0xf8
#define HWIO_PCIE_L1SUB_CONTROL2_REG_T_POWER_ON_VALUE_SHFT                                                                      3
#define HWIO_PCIE_L1SUB_CONTROL2_REG_T_POWER_ON_SCALE_BMSK                                                                    0x3
#define HWIO_PCIE_L1SUB_CONTROL2_REG_T_POWER_ON_SCALE_SHFT                                                                      0

#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_ADDR(x)                                                                       ((x) + 0x230)
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_OFFS                                                                          (0x230)
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_IN(x)            \
                in_dword(HWIO_PCIE_RAS_DES_CAP_HEADER_REG_ADDR(x))
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_RAS_DES_CAP_HEADER_REG_ADDR(x), m)
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_RAS_DES_CAP_HEADER_REG_ADDR(x),v)
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_RAS_DES_CAP_HEADER_REG_ADDR(x),m,v,HWIO_PCIE_RAS_DES_CAP_HEADER_REG_IN(x))
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_NEXT_OFFSET_BMSK                                                              0xfff00000
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_NEXT_OFFSET_SHFT                                                                      20
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_CAP_VERSION_BMSK                                                                 0xf0000
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_CAP_VERSION_SHFT                                                                      16
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_EXTENDED_CAP_ID_BMSK                                                              0xffff
#define HWIO_PCIE_RAS_DES_CAP_HEADER_REG_EXTENDED_CAP_ID_SHFT                                                                   0

#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_ADDR(x)                                                                   ((x) + 0x234)
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_OFFS                                                                      (0x234)
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_IN(x)            \
                in_dword(HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_ADDR(x))
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_ADDR(x), m)
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_VSEC_LENGTH_BMSK                                                          0xfff00000
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_VSEC_LENGTH_SHFT                                                                  20
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_VSEC_REV_BMSK                                                                0xf0000
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_VSEC_REV_SHFT                                                                     16
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_VSEC_ID_BMSK                                                                  0xffff
#define HWIO_PCIE_VENDOR_SPECIFIC_HEADER_REG_VSEC_ID_SHFT                                                                       0

#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_ADDR(x)                                                                    ((x) + 0x238)
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_OFFS                                                                       (0x238)
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_IN(x)            \
                in_dword(HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_ADDR(x))
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_ADDR(x), m)
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_ADDR(x),v)
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_ADDR(x),m,v,HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_IN(x))
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_RSVDP_28_BMSK                                                              0xf0000000
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_RSVDP_28_SHFT                                                                      28
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_EVENT_SELECT_BMSK                                             0xfff0000
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_EVENT_SELECT_SHFT                                                    16
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_RSVDP_12_BMSK                                                                  0xf000
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_RSVDP_12_SHFT                                                                      12
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_LANE_SELECT_BMSK                                                  0xf00
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_LANE_SELECT_SHFT                                                      8
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_STATUS_BMSK                                                        0x80
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_STATUS_SHFT                                                           7
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_RSVDP_5_BMSK                                                                     0x60
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_RSVDP_5_SHFT                                                                        5
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_ENABLE_BMSK                                                        0x1c
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_ENABLE_SHFT                                                           2
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_CLEAR_BMSK                                                          0x3
#define HWIO_PCIE_EVENT_COUNTER_CONTROL_REG_EVENT_COUNTER_CLEAR_SHFT                                                            0

#define HWIO_PCIE_EVENT_COUNTER_DATA_REG_ADDR(x)                                                                       ((x) + 0x23c)
#define HWIO_PCIE_EVENT_COUNTER_DATA_REG_OFFS                                                                          (0x23c)
#define HWIO_PCIE_EVENT_COUNTER_DATA_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_EVENT_COUNTER_DATA_REG_IN(x)            \
                in_dword(HWIO_PCIE_EVENT_COUNTER_DATA_REG_ADDR(x))
#define HWIO_PCIE_EVENT_COUNTER_DATA_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EVENT_COUNTER_DATA_REG_ADDR(x), m)
#define HWIO_PCIE_EVENT_COUNTER_DATA_REG_EVENT_COUNTER_DATA_BMSK                                                       0xffffffff
#define HWIO_PCIE_EVENT_COUNTER_DATA_REG_EVENT_COUNTER_DATA_SHFT                                                                0

#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_ADDR(x)                                                              ((x) + 0x240)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_OFFS                                                                 (0x240)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_IN(x)            \
                in_dword(HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_ADDR(x))
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_ADDR(x), m)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_ADDR(x),v)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_ADDR(x),m,v,HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_IN(x))
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_REPORT_SELECT_BMSK                                        0xff000000
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_REPORT_SELECT_SHFT                                                24
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_RSVDP_16_BMSK                                                          0xff0000
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_RSVDP_16_SHFT                                                                16
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_DURATION_SELECT_BMSK                                          0xff00
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_TIME_BASED_DURATION_SELECT_SHFT                                               8
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_RSVDP_1_BMSK                                                               0xfe
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_RSVDP_1_SHFT                                                                  1
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_TIMER_START_BMSK                                                            0x1
#define HWIO_PCIE_TIME_BASED_ANALYSIS_CONTROL_REG_TIMER_START_SHFT                                                              0

#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_REG_ADDR(x)                                                                 ((x) + 0x244)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_REG_OFFS                                                                    (0x244)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_REG_IN(x)            \
                in_dword(HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_REG_ADDR(x))
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_REG_ADDR(x), m)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_REG_TIME_BASED_ANALYSIS_DATA_BMSK                                           0xffffffff
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_REG_TIME_BASED_ANALYSIS_DATA_SHFT                                                    0

#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_63_32_REG_ADDR(x)                                                           ((x) + 0x248)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_63_32_REG_OFFS                                                              (0x248)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_63_32_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_63_32_REG_IN(x)            \
                in_dword(HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_63_32_REG_ADDR(x))
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_63_32_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_63_32_REG_ADDR(x), m)
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_63_32_REG_TIME_BASED_ANALYSIS_DATA_63_32_BMSK                               0xffffffff
#define HWIO_PCIE_TIME_BASED_ANALYSIS_DATA_63_32_REG_TIME_BASED_ANALYSIS_DATA_63_32_SHFT                                        0

#define HWIO_PCIE_EINJ_ENABLE_REG_ADDR(x)                                                                              ((x) + 0x260)
#define HWIO_PCIE_EINJ_ENABLE_REG_OFFS                                                                                 (0x260)
#define HWIO_PCIE_EINJ_ENABLE_REG_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_EINJ_ENABLE_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ_ENABLE_REG_ADDR(x))
#define HWIO_PCIE_EINJ_ENABLE_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ_ENABLE_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ_ENABLE_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ_ENABLE_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ_ENABLE_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ_ENABLE_REG_ADDR(x),m,v,HWIO_PCIE_EINJ_ENABLE_REG_IN(x))
#define HWIO_PCIE_EINJ_ENABLE_REG_RSVDP_7_BMSK                                                                         0xffffff80
#define HWIO_PCIE_EINJ_ENABLE_REG_RSVDP_7_SHFT                                                                                  7
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION6_ENABLE_BMSK                                                               0x40
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION6_ENABLE_SHFT                                                                  6
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION5_ENABLE_BMSK                                                               0x20
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION5_ENABLE_SHFT                                                                  5
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION4_ENABLE_BMSK                                                               0x10
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION4_ENABLE_SHFT                                                                  4
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION3_ENABLE_BMSK                                                                0x8
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION3_ENABLE_SHFT                                                                  3
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION2_ENABLE_BMSK                                                                0x4
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION2_ENABLE_SHFT                                                                  2
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION1_ENABLE_BMSK                                                                0x2
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION1_ENABLE_SHFT                                                                  1
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION0_ENABLE_BMSK                                                                0x1
#define HWIO_PCIE_EINJ_ENABLE_REG_ERROR_INJECTION0_ENABLE_SHFT                                                                  0

#define HWIO_PCIE_EINJ0_CRC_REG_ADDR(x)                                                                                ((x) + 0x264)
#define HWIO_PCIE_EINJ0_CRC_REG_OFFS                                                                                   (0x264)
#define HWIO_PCIE_EINJ0_CRC_REG_RMSK                                                                                   0xffffffff
#define HWIO_PCIE_EINJ0_CRC_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ0_CRC_REG_ADDR(x))
#define HWIO_PCIE_EINJ0_CRC_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ0_CRC_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ0_CRC_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ0_CRC_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ0_CRC_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ0_CRC_REG_ADDR(x),m,v,HWIO_PCIE_EINJ0_CRC_REG_IN(x))
#define HWIO_PCIE_EINJ0_CRC_REG_RSVDP_12_BMSK                                                                          0xfffff000
#define HWIO_PCIE_EINJ0_CRC_REG_RSVDP_12_SHFT                                                                                  12
#define HWIO_PCIE_EINJ0_CRC_REG_EINJ0_CRC_TYPE_BMSK                                                                         0xf00
#define HWIO_PCIE_EINJ0_CRC_REG_EINJ0_CRC_TYPE_SHFT                                                                             8
#define HWIO_PCIE_EINJ0_CRC_REG_EINJ0_COUNT_BMSK                                                                             0xff
#define HWIO_PCIE_EINJ0_CRC_REG_EINJ0_COUNT_SHFT                                                                                0

#define HWIO_PCIE_EINJ1_SEQNUM_REG_ADDR(x)                                                                             ((x) + 0x268)
#define HWIO_PCIE_EINJ1_SEQNUM_REG_OFFS                                                                                (0x268)
#define HWIO_PCIE_EINJ1_SEQNUM_REG_RMSK                                                                                0xffffffff
#define HWIO_PCIE_EINJ1_SEQNUM_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ1_SEQNUM_REG_ADDR(x))
#define HWIO_PCIE_EINJ1_SEQNUM_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ1_SEQNUM_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ1_SEQNUM_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ1_SEQNUM_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ1_SEQNUM_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ1_SEQNUM_REG_ADDR(x),m,v,HWIO_PCIE_EINJ1_SEQNUM_REG_IN(x))
#define HWIO_PCIE_EINJ1_SEQNUM_REG_RSVDP_29_BMSK                                                                       0xe0000000
#define HWIO_PCIE_EINJ1_SEQNUM_REG_RSVDP_29_SHFT                                                                               29
#define HWIO_PCIE_EINJ1_SEQNUM_REG_EINJ1_BAD_SEQNUM_BMSK                                                               0x1fff0000
#define HWIO_PCIE_EINJ1_SEQNUM_REG_EINJ1_BAD_SEQNUM_SHFT                                                                       16
#define HWIO_PCIE_EINJ1_SEQNUM_REG_RSVDP_9_BMSK                                                                            0xfe00
#define HWIO_PCIE_EINJ1_SEQNUM_REG_RSVDP_9_SHFT                                                                                 9
#define HWIO_PCIE_EINJ1_SEQNUM_REG_EINJ1_SEQNUM_TYPE_BMSK                                                                   0x100
#define HWIO_PCIE_EINJ1_SEQNUM_REG_EINJ1_SEQNUM_TYPE_SHFT                                                                       8
#define HWIO_PCIE_EINJ1_SEQNUM_REG_EINJ1_COUNT_BMSK                                                                          0xff
#define HWIO_PCIE_EINJ1_SEQNUM_REG_EINJ1_COUNT_SHFT                                                                             0

#define HWIO_PCIE_EINJ2_DLLP_REG_ADDR(x)                                                                               ((x) + 0x26c)
#define HWIO_PCIE_EINJ2_DLLP_REG_OFFS                                                                                  (0x26c)
#define HWIO_PCIE_EINJ2_DLLP_REG_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_EINJ2_DLLP_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ2_DLLP_REG_ADDR(x))
#define HWIO_PCIE_EINJ2_DLLP_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ2_DLLP_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ2_DLLP_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ2_DLLP_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ2_DLLP_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ2_DLLP_REG_ADDR(x),m,v,HWIO_PCIE_EINJ2_DLLP_REG_IN(x))
#define HWIO_PCIE_EINJ2_DLLP_REG_RSVDP_10_BMSK                                                                         0xfffffc00
#define HWIO_PCIE_EINJ2_DLLP_REG_RSVDP_10_SHFT                                                                                 10
#define HWIO_PCIE_EINJ2_DLLP_REG_EINJ2_DLLP_TYPE_BMSK                                                                       0x300
#define HWIO_PCIE_EINJ2_DLLP_REG_EINJ2_DLLP_TYPE_SHFT                                                                           8
#define HWIO_PCIE_EINJ2_DLLP_REG_EINJ2_COUNT_BMSK                                                                            0xff
#define HWIO_PCIE_EINJ2_DLLP_REG_EINJ2_COUNT_SHFT                                                                               0

#define HWIO_PCIE_EINJ3_SYMBOL_REG_ADDR(x)                                                                             ((x) + 0x270)
#define HWIO_PCIE_EINJ3_SYMBOL_REG_OFFS                                                                                (0x270)
#define HWIO_PCIE_EINJ3_SYMBOL_REG_RMSK                                                                                0xffffffff
#define HWIO_PCIE_EINJ3_SYMBOL_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ3_SYMBOL_REG_ADDR(x))
#define HWIO_PCIE_EINJ3_SYMBOL_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ3_SYMBOL_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ3_SYMBOL_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ3_SYMBOL_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ3_SYMBOL_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ3_SYMBOL_REG_ADDR(x),m,v,HWIO_PCIE_EINJ3_SYMBOL_REG_IN(x))
#define HWIO_PCIE_EINJ3_SYMBOL_REG_RSVDP_11_BMSK                                                                       0xfffff800
#define HWIO_PCIE_EINJ3_SYMBOL_REG_RSVDP_11_SHFT                                                                               11
#define HWIO_PCIE_EINJ3_SYMBOL_REG_EINJ3_SYMBOL_TYPE_BMSK                                                                   0x700
#define HWIO_PCIE_EINJ3_SYMBOL_REG_EINJ3_SYMBOL_TYPE_SHFT                                                                       8
#define HWIO_PCIE_EINJ3_SYMBOL_REG_EINJ3_COUNT_BMSK                                                                          0xff
#define HWIO_PCIE_EINJ3_SYMBOL_REG_EINJ3_COUNT_SHFT                                                                             0

#define HWIO_PCIE_EINJ4_FC_REG_ADDR(x)                                                                                 ((x) + 0x274)
#define HWIO_PCIE_EINJ4_FC_REG_OFFS                                                                                    (0x274)
#define HWIO_PCIE_EINJ4_FC_REG_RMSK                                                                                    0xffffffff
#define HWIO_PCIE_EINJ4_FC_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ4_FC_REG_ADDR(x))
#define HWIO_PCIE_EINJ4_FC_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ4_FC_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ4_FC_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ4_FC_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ4_FC_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ4_FC_REG_ADDR(x),m,v,HWIO_PCIE_EINJ4_FC_REG_IN(x))
#define HWIO_PCIE_EINJ4_FC_REG_RSVDP_29_BMSK                                                                           0xe0000000
#define HWIO_PCIE_EINJ4_FC_REG_RSVDP_29_SHFT                                                                                   29
#define HWIO_PCIE_EINJ4_FC_REG_EINJ4_BAD_UPDFC_VALUE_BMSK                                                              0x1fff0000
#define HWIO_PCIE_EINJ4_FC_REG_EINJ4_BAD_UPDFC_VALUE_SHFT                                                                      16
#define HWIO_PCIE_EINJ4_FC_REG_RSVDP_15_BMSK                                                                               0x8000
#define HWIO_PCIE_EINJ4_FC_REG_RSVDP_15_SHFT                                                                                   15
#define HWIO_PCIE_EINJ4_FC_REG_EINJ4_VC_NUMBER_BMSK                                                                        0x7000
#define HWIO_PCIE_EINJ4_FC_REG_EINJ4_VC_NUMBER_SHFT                                                                            12
#define HWIO_PCIE_EINJ4_FC_REG_RSVDP_11_BMSK                                                                                0x800
#define HWIO_PCIE_EINJ4_FC_REG_RSVDP_11_SHFT                                                                                   11
#define HWIO_PCIE_EINJ4_FC_REG_EINJ4_UPDFC_TYPE_BMSK                                                                        0x700
#define HWIO_PCIE_EINJ4_FC_REG_EINJ4_UPDFC_TYPE_SHFT                                                                            8
#define HWIO_PCIE_EINJ4_FC_REG_EINJ4_COUNT_BMSK                                                                              0xff
#define HWIO_PCIE_EINJ4_FC_REG_EINJ4_COUNT_SHFT                                                                                 0

#define HWIO_PCIE_EINJ5_SP_TLP_REG_ADDR(x)                                                                             ((x) + 0x278)
#define HWIO_PCIE_EINJ5_SP_TLP_REG_OFFS                                                                                (0x278)
#define HWIO_PCIE_EINJ5_SP_TLP_REG_RMSK                                                                                0xffffffff
#define HWIO_PCIE_EINJ5_SP_TLP_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ5_SP_TLP_REG_ADDR(x))
#define HWIO_PCIE_EINJ5_SP_TLP_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ5_SP_TLP_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ5_SP_TLP_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ5_SP_TLP_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ5_SP_TLP_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ5_SP_TLP_REG_ADDR(x),m,v,HWIO_PCIE_EINJ5_SP_TLP_REG_IN(x))
#define HWIO_PCIE_EINJ5_SP_TLP_REG_RSVDP_9_BMSK                                                                        0xfffffe00
#define HWIO_PCIE_EINJ5_SP_TLP_REG_RSVDP_9_SHFT                                                                                 9
#define HWIO_PCIE_EINJ5_SP_TLP_REG_EINJ5_SPECIFIED_TLP_BMSK                                                                 0x100
#define HWIO_PCIE_EINJ5_SP_TLP_REG_EINJ5_SPECIFIED_TLP_SHFT                                                                     8
#define HWIO_PCIE_EINJ5_SP_TLP_REG_EINJ5_COUNT_BMSK                                                                          0xff
#define HWIO_PCIE_EINJ5_SP_TLP_REG_EINJ5_COUNT_SHFT                                                                             0

#define HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_ADDR(x)                                                                   ((x) + 0x27c)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_OFFS                                                                      (0x27c)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_IN(x))
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_EINJ6_COMPARE_POINT_H0_BMSK                                               0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H0_REG_EINJ6_COMPARE_POINT_H0_SHFT                                                        0

#define HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_ADDR(x)                                                                   ((x) + 0x280)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_OFFS                                                                      (0x280)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_IN(x))
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_EINJ6_COMPARE_POINT_H1_BMSK                                               0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H1_REG_EINJ6_COMPARE_POINT_H1_SHFT                                                        0

#define HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_ADDR(x)                                                                   ((x) + 0x284)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_OFFS                                                                      (0x284)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_IN(x))
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_EINJ6_COMPARE_POINT_H2_BMSK                                               0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H2_REG_EINJ6_COMPARE_POINT_H2_SHFT                                                        0

#define HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_ADDR(x)                                                                   ((x) + 0x288)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_OFFS                                                                      (0x288)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_IN(x))
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_EINJ6_COMPARE_POINT_H3_BMSK                                               0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_POINT_H3_REG_EINJ6_COMPARE_POINT_H3_SHFT                                                        0

#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_ADDR(x)                                                                   ((x) + 0x28c)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_OFFS                                                                      (0x28c)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_IN(x))
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_EINJ6_COMPARE_VALUE_H0_BMSK                                               0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H0_REG_EINJ6_COMPARE_VALUE_H0_SHFT                                                        0

#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_ADDR(x)                                                                   ((x) + 0x290)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_OFFS                                                                      (0x290)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_IN(x))
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_EINJ6_COMPARE_VALUE_H1_BMSK                                               0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H1_REG_EINJ6_COMPARE_VALUE_H1_SHFT                                                        0

#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_ADDR(x)                                                                   ((x) + 0x294)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_OFFS                                                                      (0x294)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_IN(x))
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_EINJ6_COMPARE_VALUE_H2_BMSK                                               0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H2_REG_EINJ6_COMPARE_VALUE_H2_SHFT                                                        0

#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_ADDR(x)                                                                   ((x) + 0x298)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_OFFS                                                                      (0x298)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_IN(x))
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_EINJ6_COMPARE_VALUE_H3_BMSK                                               0xffffffff
#define HWIO_PCIE_EINJ6_COMPARE_VALUE_H3_REG_EINJ6_COMPARE_VALUE_H3_SHFT                                                        0

#define HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_ADDR(x)                                                                    ((x) + 0x29c)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_OFFS                                                                       (0x29c)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_IN(x))
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_EINJ6_CHANGE_POINT_H0_BMSK                                                 0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H0_REG_EINJ6_CHANGE_POINT_H0_SHFT                                                          0

#define HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_ADDR(x)                                                                    ((x) + 0x2a0)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_OFFS                                                                       (0x2a0)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_IN(x))
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_EINJ6_CHANGE_POINT_H1_BMSK                                                 0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H1_REG_EINJ6_CHANGE_POINT_H1_SHFT                                                          0

#define HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_ADDR(x)                                                                    ((x) + 0x2a4)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_OFFS                                                                       (0x2a4)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_IN(x))
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_EINJ6_CHANGE_POINT_H2_BMSK                                                 0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H2_REG_EINJ6_CHANGE_POINT_H2_SHFT                                                          0

#define HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_ADDR(x)                                                                    ((x) + 0x2a8)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_OFFS                                                                       (0x2a8)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_IN(x))
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_EINJ6_CHANGE_POINT_H3_BMSK                                                 0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_POINT_H3_REG_EINJ6_CHANGE_POINT_H3_SHFT                                                          0

#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_ADDR(x)                                                                    ((x) + 0x2ac)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_OFFS                                                                       (0x2ac)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_IN(x))
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_EINJ6_CHANGE_VALUE_H0_BMSK                                                 0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H0_REG_EINJ6_CHANGE_VALUE_H0_SHFT                                                          0

#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_ADDR(x)                                                                    ((x) + 0x2b0)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_OFFS                                                                       (0x2b0)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_IN(x))
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_EINJ6_CHANGE_VALUE_H1_BMSK                                                 0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H1_REG_EINJ6_CHANGE_VALUE_H1_SHFT                                                          0

#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_ADDR(x)                                                                    ((x) + 0x2b4)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_OFFS                                                                       (0x2b4)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_IN(x))
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_EINJ6_CHANGE_VALUE_H2_BMSK                                                 0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H2_REG_EINJ6_CHANGE_VALUE_H2_SHFT                                                          0

#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_ADDR(x)                                                                    ((x) + 0x2b8)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_OFFS                                                                       (0x2b8)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_IN(x))
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_EINJ6_CHANGE_VALUE_H3_BMSK                                                 0xffffffff
#define HWIO_PCIE_EINJ6_CHANGE_VALUE_H3_REG_EINJ6_CHANGE_VALUE_H3_SHFT                                                          0

#define HWIO_PCIE_EINJ6_TLP_REG_ADDR(x)                                                                                ((x) + 0x2bc)
#define HWIO_PCIE_EINJ6_TLP_REG_OFFS                                                                                   (0x2bc)
#define HWIO_PCIE_EINJ6_TLP_REG_RMSK                                                                                   0xffffffff
#define HWIO_PCIE_EINJ6_TLP_REG_IN(x)            \
                in_dword(HWIO_PCIE_EINJ6_TLP_REG_ADDR(x))
#define HWIO_PCIE_EINJ6_TLP_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_EINJ6_TLP_REG_ADDR(x), m)
#define HWIO_PCIE_EINJ6_TLP_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_EINJ6_TLP_REG_ADDR(x),v)
#define HWIO_PCIE_EINJ6_TLP_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_EINJ6_TLP_REG_ADDR(x),m,v,HWIO_PCIE_EINJ6_TLP_REG_IN(x))
#define HWIO_PCIE_EINJ6_TLP_REG_RSVDP_12_BMSK                                                                          0xfffff000
#define HWIO_PCIE_EINJ6_TLP_REG_RSVDP_12_SHFT                                                                                  12
#define HWIO_PCIE_EINJ6_TLP_REG_EINJ6_PACKET_TYPE_BMSK                                                                      0xe00
#define HWIO_PCIE_EINJ6_TLP_REG_EINJ6_PACKET_TYPE_SHFT                                                                          9
#define HWIO_PCIE_EINJ6_TLP_REG_EINJ6_INVERTED_CONTROL_BMSK                                                                 0x100
#define HWIO_PCIE_EINJ6_TLP_REG_EINJ6_INVERTED_CONTROL_SHFT                                                                     8
#define HWIO_PCIE_EINJ6_TLP_REG_EINJ6_COUNT_BMSK                                                                             0xff
#define HWIO_PCIE_EINJ6_TLP_REG_EINJ6_COUNT_SHFT                                                                                0

#define HWIO_PCIE_SD_CONTROL1_REG_ADDR(x)                                                                              ((x) + 0x2d0)
#define HWIO_PCIE_SD_CONTROL1_REG_OFFS                                                                                 (0x2d0)
#define HWIO_PCIE_SD_CONTROL1_REG_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_SD_CONTROL1_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_CONTROL1_REG_ADDR(x))
#define HWIO_PCIE_SD_CONTROL1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_CONTROL1_REG_ADDR(x), m)
#define HWIO_PCIE_SD_CONTROL1_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_CONTROL1_REG_ADDR(x),v)
#define HWIO_PCIE_SD_CONTROL1_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_CONTROL1_REG_ADDR(x),m,v,HWIO_PCIE_SD_CONTROL1_REG_IN(x))
#define HWIO_PCIE_SD_CONTROL1_REG_RSVDP_24_BMSK                                                                        0xff000000
#define HWIO_PCIE_SD_CONTROL1_REG_RSVDP_24_SHFT                                                                                24
#define HWIO_PCIE_SD_CONTROL1_REG_LOW_POWER_INTERVAL_BMSK                                                                0xc00000
#define HWIO_PCIE_SD_CONTROL1_REG_LOW_POWER_INTERVAL_SHFT                                                                      22
#define HWIO_PCIE_SD_CONTROL1_REG_TX_EIOS_NUM_BMSK                                                                       0x300000
#define HWIO_PCIE_SD_CONTROL1_REG_TX_EIOS_NUM_SHFT                                                                             20
#define HWIO_PCIE_SD_CONTROL1_REG_RSVDP_17_BMSK                                                                           0xe0000
#define HWIO_PCIE_SD_CONTROL1_REG_RSVDP_17_SHFT                                                                                17
#define HWIO_PCIE_SD_CONTROL1_REG_FORCE_DETECT_LANE_EN_BMSK                                                               0x10000
#define HWIO_PCIE_SD_CONTROL1_REG_FORCE_DETECT_LANE_EN_SHFT                                                                    16
#define HWIO_PCIE_SD_CONTROL1_REG_FORCE_DETECT_LANE_BMSK                                                                   0xffff
#define HWIO_PCIE_SD_CONTROL1_REG_FORCE_DETECT_LANE_SHFT                                                                        0

#define HWIO_PCIE_SD_CONTROL2_REG_ADDR(x)                                                                              ((x) + 0x2d4)
#define HWIO_PCIE_SD_CONTROL2_REG_OFFS                                                                                 (0x2d4)
#define HWIO_PCIE_SD_CONTROL2_REG_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_SD_CONTROL2_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_CONTROL2_REG_ADDR(x))
#define HWIO_PCIE_SD_CONTROL2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_CONTROL2_REG_ADDR(x), m)
#define HWIO_PCIE_SD_CONTROL2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_CONTROL2_REG_ADDR(x),v)
#define HWIO_PCIE_SD_CONTROL2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_CONTROL2_REG_ADDR(x),m,v,HWIO_PCIE_SD_CONTROL2_REG_IN(x))
#define HWIO_PCIE_SD_CONTROL2_REG_RSVDP_17_BMSK                                                                        0xfffe0000
#define HWIO_PCIE_SD_CONTROL2_REG_RSVDP_17_SHFT                                                                                17
#define HWIO_PCIE_SD_CONTROL2_REG_FRAMING_ERR_RECOVERY_DISABLE_BMSK                                                       0x10000
#define HWIO_PCIE_SD_CONTROL2_REG_FRAMING_ERR_RECOVERY_DISABLE_SHFT                                                            16
#define HWIO_PCIE_SD_CONTROL2_REG_RSVDP_11_BMSK                                                                            0xf800
#define HWIO_PCIE_SD_CONTROL2_REG_RSVDP_11_SHFT                                                                                11
#define HWIO_PCIE_SD_CONTROL2_REG_DIRECT_LPBKSLV_TO_EXIT_BMSK                                                               0x400
#define HWIO_PCIE_SD_CONTROL2_REG_DIRECT_LPBKSLV_TO_EXIT_SHFT                                                                  10
#define HWIO_PCIE_SD_CONTROL2_REG_DIRECT_POLCOMP_TO_DETECT_BMSK                                                             0x200
#define HWIO_PCIE_SD_CONTROL2_REG_DIRECT_POLCOMP_TO_DETECT_SHFT                                                                 9
#define HWIO_PCIE_SD_CONTROL2_REG_DIRECT_RECIDLE_TO_CONFIG_BMSK                                                             0x100
#define HWIO_PCIE_SD_CONTROL2_REG_DIRECT_RECIDLE_TO_CONFIG_SHFT                                                                 8
#define HWIO_PCIE_SD_CONTROL2_REG_RSVDP_3_BMSK                                                                               0xf8
#define HWIO_PCIE_SD_CONTROL2_REG_RSVDP_3_SHFT                                                                                  3
#define HWIO_PCIE_SD_CONTROL2_REG_NOACK_FORCE_LINKDOWN_BMSK                                                                   0x4
#define HWIO_PCIE_SD_CONTROL2_REG_NOACK_FORCE_LINKDOWN_SHFT                                                                     2
#define HWIO_PCIE_SD_CONTROL2_REG_RECOVERY_REQUEST_BMSK                                                                       0x2
#define HWIO_PCIE_SD_CONTROL2_REG_RECOVERY_REQUEST_SHFT                                                                         1
#define HWIO_PCIE_SD_CONTROL2_REG_HOLD_LTSSM_BMSK                                                                             0x1
#define HWIO_PCIE_SD_CONTROL2_REG_HOLD_LTSSM_SHFT                                                                               0

#define HWIO_PCIE_SD_STATUS_L1LANE_REG_ADDR(x)                                                                         ((x) + 0x2e0)
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_OFFS                                                                            (0x2e0)
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_STATUS_L1LANE_REG_ADDR(x))
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_STATUS_L1LANE_REG_ADDR(x), m)
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_STATUS_L1LANE_REG_ADDR(x),v)
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_STATUS_L1LANE_REG_ADDR(x),m,v,HWIO_PCIE_SD_STATUS_L1LANE_REG_IN(x))
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_DESKEW_POINTER_BMSK                                                             0xff000000
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_DESKEW_POINTER_SHFT                                                                     24
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_RSVDP_21_BMSK                                                                     0xe00000
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_RSVDP_21_SHFT                                                                           21
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_TXELECIDLE_BMSK                                                              0x100000
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_TXELECIDLE_SHFT                                                                    20
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_RXELECIDLE_BMSK                                                               0x80000
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_RXELECIDLE_SHFT                                                                    19
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_RXVALID_BMSK                                                                  0x40000
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_RXVALID_SHFT                                                                       18
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_DETECT_LANE_BMSK                                                              0x20000
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_DETECT_LANE_SHFT                                                                   17
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_RXPOLARITY_BMSK                                                               0x10000
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_PIPE_RXPOLARITY_SHFT                                                                    16
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_RSVDP_4_BMSK                                                                        0xfff0
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_RSVDP_4_SHFT                                                                             4
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_LANE_SELECT_BMSK                                                                       0xf
#define HWIO_PCIE_SD_STATUS_L1LANE_REG_LANE_SELECT_SHFT                                                                         0

#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_ADDR(x)                                                                        ((x) + 0x2e4)
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_OFFS                                                                           (0x2e4)
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_RMSK                                                                           0xffffffff
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_STATUS_L1LTSSM_REG_ADDR(x))
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_STATUS_L1LTSSM_REG_ADDR(x), m)
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_STATUS_L1LTSSM_REG_ADDR(x),v)
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_STATUS_L1LTSSM_REG_ADDR(x),m,v,HWIO_PCIE_SD_STATUS_L1LTSSM_REG_IN(x))
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_LTSSM_VARIABLE_BMSK                                                            0xffff0000
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_LTSSM_VARIABLE_SHFT                                                                    16
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_LANE_REVERSAL_BMSK                                                                 0x8000
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_LANE_REVERSAL_SHFT                                                                     15
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_RSVDP_11_BMSK                                                                      0x7800
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_RSVDP_11_SHFT                                                                          11
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_PIPE_POWER_DOWN_BMSK                                                                0x700
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_PIPE_POWER_DOWN_SHFT                                                                    8
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_FRAMING_ERR_BMSK                                                                     0x80
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_FRAMING_ERR_SHFT                                                                        7
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_FRAMING_ERR_PTR_BMSK                                                                 0x7f
#define HWIO_PCIE_SD_STATUS_L1LTSSM_REG_FRAMING_ERR_PTR_SHFT                                                                    0

#define HWIO_PCIE_SD_STATUS_PM_REG_ADDR(x)                                                                             ((x) + 0x2e8)
#define HWIO_PCIE_SD_STATUS_PM_REG_OFFS                                                                                (0x2e8)
#define HWIO_PCIE_SD_STATUS_PM_REG_RMSK                                                                                0xffffffff
#define HWIO_PCIE_SD_STATUS_PM_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_STATUS_PM_REG_ADDR(x))
#define HWIO_PCIE_SD_STATUS_PM_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_STATUS_PM_REG_ADDR(x), m)
#define HWIO_PCIE_SD_STATUS_PM_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_STATUS_PM_REG_ADDR(x),v)
#define HWIO_PCIE_SD_STATUS_PM_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_STATUS_PM_REG_ADDR(x),m,v,HWIO_PCIE_SD_STATUS_PM_REG_IN(x))
#define HWIO_PCIE_SD_STATUS_PM_REG_RSVDP_24_BMSK                                                                       0xff000000
#define HWIO_PCIE_SD_STATUS_PM_REG_RSVDP_24_SHFT                                                                               24
#define HWIO_PCIE_SD_STATUS_PM_REG_LATCHED_NFTS_BMSK                                                                     0xff0000
#define HWIO_PCIE_SD_STATUS_PM_REG_LATCHED_NFTS_SHFT                                                                           16
#define HWIO_PCIE_SD_STATUS_PM_REG_L1SUB_STATE_BMSK                                                                        0xe000
#define HWIO_PCIE_SD_STATUS_PM_REG_L1SUB_STATE_SHFT                                                                            13
#define HWIO_PCIE_SD_STATUS_PM_REG_PME_RESEND_FLAG_BMSK                                                                    0x1000
#define HWIO_PCIE_SD_STATUS_PM_REG_PME_RESEND_FLAG_SHFT                                                                        12
#define HWIO_PCIE_SD_STATUS_PM_REG_INTERNAL_PM_SSTATE_BMSK                                                                  0xf00
#define HWIO_PCIE_SD_STATUS_PM_REG_INTERNAL_PM_SSTATE_SHFT                                                                      8
#define HWIO_PCIE_SD_STATUS_PM_REG_RSVDP_5_BMSK                                                                              0xe0
#define HWIO_PCIE_SD_STATUS_PM_REG_RSVDP_5_SHFT                                                                                 5
#define HWIO_PCIE_SD_STATUS_PM_REG_INTERNAL_PM_MSTATE_BMSK                                                                   0x1f
#define HWIO_PCIE_SD_STATUS_PM_REG_INTERNAL_PM_MSTATE_SHFT                                                                      0

#define HWIO_PCIE_SD_STATUS_L2_REG_ADDR(x)                                                                             ((x) + 0x2ec)
#define HWIO_PCIE_SD_STATUS_L2_REG_OFFS                                                                                (0x2ec)
#define HWIO_PCIE_SD_STATUS_L2_REG_RMSK                                                                                0xffffffff
#define HWIO_PCIE_SD_STATUS_L2_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_STATUS_L2_REG_ADDR(x))
#define HWIO_PCIE_SD_STATUS_L2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_STATUS_L2_REG_ADDR(x), m)
#define HWIO_PCIE_SD_STATUS_L2_REG_RSVDP_28_BMSK                                                                       0xf0000000
#define HWIO_PCIE_SD_STATUS_L2_REG_RSVDP_28_SHFT                                                                               28
#define HWIO_PCIE_SD_STATUS_L2_REG_FC_INIT2_BMSK                                                                        0x8000000
#define HWIO_PCIE_SD_STATUS_L2_REG_FC_INIT2_SHFT                                                                               27
#define HWIO_PCIE_SD_STATUS_L2_REG_FC_INIT1_BMSK                                                                        0x4000000
#define HWIO_PCIE_SD_STATUS_L2_REG_FC_INIT1_SHFT                                                                               26
#define HWIO_PCIE_SD_STATUS_L2_REG_DLCMSM_BMSK                                                                          0x3000000
#define HWIO_PCIE_SD_STATUS_L2_REG_DLCMSM_SHFT                                                                                 24
#define HWIO_PCIE_SD_STATUS_L2_REG_RX_ACK_SEQ_NO_BMSK                                                                    0xfff000
#define HWIO_PCIE_SD_STATUS_L2_REG_RX_ACK_SEQ_NO_SHFT                                                                          12
#define HWIO_PCIE_SD_STATUS_L2_REG_TX_TLP_SEQ_NO_BMSK                                                                       0xfff
#define HWIO_PCIE_SD_STATUS_L2_REG_TX_TLP_SEQ_NO_SHFT                                                                           0

#define HWIO_PCIE_SD_STATUS_L3FC_REG_ADDR(x)                                                                           ((x) + 0x2f0)
#define HWIO_PCIE_SD_STATUS_L3FC_REG_OFFS                                                                              (0x2f0)
#define HWIO_PCIE_SD_STATUS_L3FC_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_SD_STATUS_L3FC_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_STATUS_L3FC_REG_ADDR(x))
#define HWIO_PCIE_SD_STATUS_L3FC_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_STATUS_L3FC_REG_ADDR(x), m)
#define HWIO_PCIE_SD_STATUS_L3FC_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_STATUS_L3FC_REG_ADDR(x),v)
#define HWIO_PCIE_SD_STATUS_L3FC_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_STATUS_L3FC_REG_ADDR(x),m,v,HWIO_PCIE_SD_STATUS_L3FC_REG_IN(x))
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_DATA1_BMSK                                                                 0xfff00000
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_DATA1_SHFT                                                                         20
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_DATA0_BMSK                                                                    0xfff00
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_DATA0_SHFT                                                                          8
#define HWIO_PCIE_SD_STATUS_L3FC_REG_RSVDP_7_BMSK                                                                            0x80
#define HWIO_PCIE_SD_STATUS_L3FC_REG_RSVDP_7_SHFT                                                                               7
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_SEL_HD_BMSK                                                                      0x40
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_SEL_HD_SHFT                                                                         6
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_SEL_TLP_TYPE_BMSK                                                                0x30
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_SEL_TLP_TYPE_SHFT                                                                   4
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_SEL_CREDIT_TYPE_BMSK                                                              0x8
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_SEL_CREDIT_TYPE_SHFT                                                                3
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_SEL_VC_BMSK                                                                       0x7
#define HWIO_PCIE_SD_STATUS_L3FC_REG_CREDIT_SEL_VC_SHFT                                                                         0

#define HWIO_PCIE_SD_STATUS_L3_REG_ADDR(x)                                                                             ((x) + 0x2f4)
#define HWIO_PCIE_SD_STATUS_L3_REG_OFFS                                                                                (0x2f4)
#define HWIO_PCIE_SD_STATUS_L3_REG_RMSK                                                                                0xffffffff
#define HWIO_PCIE_SD_STATUS_L3_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_STATUS_L3_REG_ADDR(x))
#define HWIO_PCIE_SD_STATUS_L3_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_STATUS_L3_REG_ADDR(x), m)
#define HWIO_PCIE_SD_STATUS_L3_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_STATUS_L3_REG_ADDR(x),v)
#define HWIO_PCIE_SD_STATUS_L3_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_STATUS_L3_REG_ADDR(x),m,v,HWIO_PCIE_SD_STATUS_L3_REG_IN(x))
#define HWIO_PCIE_SD_STATUS_L3_REG_RSVDP_8_BMSK                                                                        0xffffff00
#define HWIO_PCIE_SD_STATUS_L3_REG_RSVDP_8_SHFT                                                                                 8
#define HWIO_PCIE_SD_STATUS_L3_REG_MFTLP_STATUS_BMSK                                                                         0x80
#define HWIO_PCIE_SD_STATUS_L3_REG_MFTLP_STATUS_SHFT                                                                            7
#define HWIO_PCIE_SD_STATUS_L3_REG_MFTLP_POINTER_BMSK                                                                        0x7f
#define HWIO_PCIE_SD_STATUS_L3_REG_MFTLP_POINTER_SHFT                                                                           0

#define HWIO_PCIE_SD_EQ_CONTROL1_REG_ADDR(x)                                                                           ((x) + 0x300)
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_OFFS                                                                              (0x300)
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_EQ_CONTROL1_REG_ADDR(x))
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_EQ_CONTROL1_REG_ADDR(x), m)
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_EQ_CONTROL1_REG_ADDR(x),v)
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_EQ_CONTROL1_REG_ADDR(x),m,v,HWIO_PCIE_SD_EQ_CONTROL1_REG_IN(x))
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_FOM_TARGET_BMSK                                                                   0xff000000
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_FOM_TARGET_SHFT                                                                           24
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_FOM_TARGET_ENABLE_BMSK                                                              0x800000
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_FOM_TARGET_ENABLE_SHFT                                                                    23
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_RSVDP_18_BMSK                                                                       0x7c0000
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_RSVDP_18_SHFT                                                                             18
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_EVAL_INTERVAL_TIME_BMSK                                                              0x30000
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_EVAL_INTERVAL_TIME_SHFT                                                                   16
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_RSVDP_10_BMSK                                                                         0xfc00
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_RSVDP_10_SHFT                                                                             10
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_EXT_EQ_TIMEOUT_BMSK                                                                    0x300
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_EXT_EQ_TIMEOUT_SHFT                                                                        8
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_RSVDP_6_BMSK                                                                            0xc0
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_RSVDP_6_SHFT                                                                               6
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_EQ_RATE_SEL_BMSK                                                                        0x30
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_EQ_RATE_SEL_SHFT                                                                           4
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_EQ_LANE_SEL_BMSK                                                                         0xf
#define HWIO_PCIE_SD_EQ_CONTROL1_REG_EQ_LANE_SEL_SHFT                                                                           0

#define HWIO_PCIE_SD_EQ_CONTROL2_REG_ADDR(x)                                                                           ((x) + 0x304)
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_OFFS                                                                              (0x304)
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_EQ_CONTROL2_REG_ADDR(x))
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_EQ_CONTROL2_REG_ADDR(x), m)
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_EQ_CONTROL2_REG_ADDR(x),v)
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_EQ_CONTROL2_REG_ADDR(x),m,v,HWIO_PCIE_SD_EQ_CONTROL2_REG_IN(x))
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_RSVDP_31_BMSK                                                                     0x80000000
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_RSVDP_31_SHFT                                                                             31
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRESET_ENABLE_BMSK                                                 0x40000000
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRESET_ENABLE_SHFT                                                         30
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_RX_HINT_ENABLE_BMSK                                                   0x20000000
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_RX_HINT_ENABLE_SHFT                                                           29
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_COEF_ENABLE_BMSK                                                   0x10000000
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_COEF_ENABLE_SHFT                                                           28
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRESET_BMSK                                                         0xf000000
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRESET_SHFT                                                                24
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_RSVDP_21_BMSK                                                                       0xe00000
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_RSVDP_21_SHFT                                                                             21
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_RX_HINT_BMSK                                                            0x1c0000
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_RX_HINT_SHFT                                                                  18
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_POST_CURSOR_BMSK                                                      0x3f000
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_POST_CURSOR_SHFT                                                           12
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_CURSOR_BMSK                                                             0xfc0
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_CURSOR_SHFT                                                                 6
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRE_CURSOR_BMSK                                                          0x3f
#define HWIO_PCIE_SD_EQ_CONTROL2_REG_FORCE_LOCAL_TX_PRE_CURSOR_SHFT                                                             0

#define HWIO_PCIE_SD_EQ_CONTROL3_REG_ADDR(x)                                                                           ((x) + 0x308)
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_OFFS                                                                              (0x308)
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_EQ_CONTROL3_REG_ADDR(x))
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_EQ_CONTROL3_REG_ADDR(x), m)
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_OUT(x, v)            \
                out_dword(HWIO_PCIE_SD_EQ_CONTROL3_REG_ADDR(x),v)
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SD_EQ_CONTROL3_REG_ADDR(x),m,v,HWIO_PCIE_SD_EQ_CONTROL3_REG_IN(x))
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_RSVDP_29_BMSK                                                                     0xe0000000
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_RSVDP_29_SHFT                                                                             29
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_COEF_ENABLE_BMSK                                                  0x10000000
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_COEF_ENABLE_SHFT                                                          28
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_RSVDP_18_BMSK                                                                      0xffc0000
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_RSVDP_18_SHFT                                                                             18
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_POST_CURSOR_BMSK                                                     0x3f000
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_POST_CURSOR_SHFT                                                          12
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_CURSOR_BMSK                                                            0xfc0
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_CURSOR_SHFT                                                                6
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_PRE_CURSOR_BMSK                                                         0x3f
#define HWIO_PCIE_SD_EQ_CONTROL3_REG_FORCE_REMOTE_TX_PRE_CURSOR_SHFT                                                            0

#define HWIO_PCIE_SD_EQ_STATUS1_REG_ADDR(x)                                                                            ((x) + 0x310)
#define HWIO_PCIE_SD_EQ_STATUS1_REG_OFFS                                                                               (0x310)
#define HWIO_PCIE_SD_EQ_STATUS1_REG_RMSK                                                                               0xffffffff
#define HWIO_PCIE_SD_EQ_STATUS1_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_EQ_STATUS1_REG_ADDR(x))
#define HWIO_PCIE_SD_EQ_STATUS1_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_EQ_STATUS1_REG_ADDR(x), m)
#define HWIO_PCIE_SD_EQ_STATUS1_REG_RSVDP_8_BMSK                                                                       0xffffff00
#define HWIO_PCIE_SD_EQ_STATUS1_REG_RSVDP_8_SHFT                                                                                8
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_REJECT_EVENT_BMSK                                                                     0x80
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_REJECT_EVENT_SHFT                                                                        7
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_RULEC_VIOLATION_BMSK                                                                  0x40
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_RULEC_VIOLATION_SHFT                                                                     6
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_RULEB_VIOLATION_BMSK                                                                  0x20
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_RULEB_VIOLATION_SHFT                                                                     5
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_RULEA_VIOLATION_BMSK                                                                  0x10
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_RULEA_VIOLATION_SHFT                                                                     4
#define HWIO_PCIE_SD_EQ_STATUS1_REG_RSVDP_3_BMSK                                                                              0x8
#define HWIO_PCIE_SD_EQ_STATUS1_REG_RSVDP_3_SHFT                                                                                3
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_CONVERGENCE_INFO_BMSK                                                                  0x6
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_CONVERGENCE_INFO_SHFT                                                                    1
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_SEQUENCE_BMSK                                                                          0x1
#define HWIO_PCIE_SD_EQ_STATUS1_REG_EQ_SEQUENCE_SHFT                                                                            0

#define HWIO_PCIE_SD_EQ_STATUS2_REG_ADDR(x)                                                                            ((x) + 0x314)
#define HWIO_PCIE_SD_EQ_STATUS2_REG_OFFS                                                                               (0x314)
#define HWIO_PCIE_SD_EQ_STATUS2_REG_RMSK                                                                               0xffffffff
#define HWIO_PCIE_SD_EQ_STATUS2_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_EQ_STATUS2_REG_ADDR(x))
#define HWIO_PCIE_SD_EQ_STATUS2_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_EQ_STATUS2_REG_ADDR(x), m)
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_FOM_VALUE_BMSK                                                            0xff000000
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_FOM_VALUE_SHFT                                                                    24
#define HWIO_PCIE_SD_EQ_STATUS2_REG_RSVDP_21_BMSK                                                                        0xe00000
#define HWIO_PCIE_SD_EQ_STATUS2_REG_RSVDP_21_SHFT                                                                              21
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_RX_HINT_BMSK                                                                0x1c0000
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_RX_HINT_SHFT                                                                      18
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_POST_CURSOR_BMSK                                                             0x3f000
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_POST_CURSOR_SHFT                                                                  12
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_CURSOR_BMSK                                                                    0xfc0
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_CURSOR_SHFT                                                                        6
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_PRE_CURSOR_BMSK                                                                 0x3f
#define HWIO_PCIE_SD_EQ_STATUS2_REG_EQ_LOCAL_PRE_CURSOR_SHFT                                                                    0

#define HWIO_PCIE_SD_EQ_STATUS3_REG_ADDR(x)                                                                            ((x) + 0x318)
#define HWIO_PCIE_SD_EQ_STATUS3_REG_OFFS                                                                               (0x318)
#define HWIO_PCIE_SD_EQ_STATUS3_REG_RMSK                                                                               0xffffffff
#define HWIO_PCIE_SD_EQ_STATUS3_REG_IN(x)            \
                in_dword(HWIO_PCIE_SD_EQ_STATUS3_REG_ADDR(x))
#define HWIO_PCIE_SD_EQ_STATUS3_REG_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SD_EQ_STATUS3_REG_ADDR(x), m)
#define HWIO_PCIE_SD_EQ_STATUS3_REG_RSVDP_30_BMSK                                                                      0xc0000000
#define HWIO_PCIE_SD_EQ_STATUS3_REG_RSVDP_30_SHFT                                                                              30
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_FS_BMSK                                                                  0x3f000000
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_FS_SHFT                                                                          24
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_LF_BMSK                                                                    0xfc0000
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_LF_SHFT                                                                          18
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_POST_CURSOR_BMSK                                                            0x3f000
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_POST_CURSOR_SHFT                                                                 12
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_CURSOR_BMSK                                                                   0xfc0
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_CURSOR_SHFT                                                                       6
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_PRE_CURSOR_BMSK                                                                0x3f
#define HWIO_PCIE_SD_EQ_STATUS3_REG_EQ_REMOTE_PRE_CURSOR_SHFT                                                                   0

#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_ADDR(x)                                                                ((x) + 0x330)
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_OFFS                                                                   (0x330)
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_RMSK                                                                   0xffffffff
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_IN(x)            \
                in_dword(HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_ADDR(x))
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_ADDR(x), m)
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_ADDR(x),v)
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_ADDR(x),m,v,HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_IN(x))
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_NEXT_OFFSET_BMSK                                                 0xfff00000
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_NEXT_OFFSET_SHFT                                                         20
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_CAP_VERSION_BMSK                                                    0xf0000
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_CAP_VERSION_SHFT                                                         16
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_EXT_CAP_ID_BMSK                                                      0xffff
#define HWIO_PCIE_DATA_LINK_FEATURE_EXT_HDR_OFF_DLINK_EXT_CAP_ID_SHFT                                                           0

#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_ADDR(x)                                                                    ((x) + 0x334)
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_OFFS                                                                       (0x334)
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_RMSK                                                                       0x807fffff
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_IN(x)            \
                in_dword(HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_ADDR(x))
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_ADDR(x), m)
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_ADDR(x),v)
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_ADDR(x),m,v,HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_IN(x))
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_DL_FEATURE_EXCHANGE_EN_BMSK                                                0x80000000
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_DL_FEATURE_EXCHANGE_EN_SHFT                                                        31
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_FUTURE_FEATURE_SUPPORTED_BMSK                                                0x7ffffe
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_FUTURE_FEATURE_SUPPORTED_SHFT                                                       1
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_SCALED_FLOW_CNTL_SUPPORTED_BMSK                                                   0x1
#define HWIO_PCIE_DATA_LINK_FEATURE_CAP_OFF_SCALED_FLOW_CNTL_SUPPORTED_SHFT                                                     0

#define HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_ADDR(x)                                                                 ((x) + 0x338)
#define HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_OFFS                                                                    (0x338)
#define HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_RMSK                                                                    0x807fffff
#define HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_DATA_LINK_FEATURE_STATUS_VALID_BMSK                                     0x80000000
#define HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_DATA_LINK_FEATURE_STATUS_VALID_SHFT                                             31
#define HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_REMOTE_DATA_LINK_FEATURE_SUPPORTED_BMSK                                   0x7fffff
#define HWIO_PCIE_DATA_LINK_FEATURE_STATUS_OFF_REMOTE_DATA_LINK_FEATURE_SUPPORTED_SHFT                                          0

#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_ADDR(x)                                                                        ((x) + 0x700)
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_OFFS                                                                           (0x700)
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_IN(x)            \
                in_dword(HWIO_PCIE_ACK_LATENCY_TIMER_OFF_ADDR(x))
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ACK_LATENCY_TIMER_OFF_ADDR(x), m)
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_ACK_LATENCY_TIMER_OFF_ADDR(x),v)
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ACK_LATENCY_TIMER_OFF_ADDR(x),m,v,HWIO_PCIE_ACK_LATENCY_TIMER_OFF_IN(x))
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_BMSK                                                         0xffff0000
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_SHFT                                                                 16
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_BMSK                                                 0xffff
#define HWIO_PCIE_ACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_SHFT                                                      0

#define HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_ADDR(x)                                                                         ((x) + 0x704)
#define HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_OFFS                                                                            (0x704)
#define HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_IN(x)            \
                in_dword(HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_ADDR(x))
#define HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_ADDR(x), m)
#define HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_ADDR(x),v)
#define HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_ADDR(x),m,v,HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_IN(x))
#define HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_BMSK                                                           0xffffffff
#define HWIO_PCIE_VENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_SHFT                                                                    0

#define HWIO_PCIE_PORT_FORCE_OFF_ADDR(x)                                                                               ((x) + 0x708)
#define HWIO_PCIE_PORT_FORCE_OFF_OFFS                                                                                  (0x708)
#define HWIO_PCIE_PORT_FORCE_OFF_RMSK                                                                                    0xff8fff
#define HWIO_PCIE_PORT_FORCE_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PORT_FORCE_OFF_ADDR(x))
#define HWIO_PCIE_PORT_FORCE_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PORT_FORCE_OFF_ADDR(x), m)
#define HWIO_PCIE_PORT_FORCE_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_PORT_FORCE_OFF_ADDR(x),v)
#define HWIO_PCIE_PORT_FORCE_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PORT_FORCE_OFF_ADDR(x),m,v,HWIO_PCIE_PORT_FORCE_OFF_IN(x))
#define HWIO_PCIE_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS_BMSK                                                                 0x800000
#define HWIO_PCIE_PORT_FORCE_OFF_DO_DESKEW_FOR_SRIS_SHFT                                                                       23
#define HWIO_PCIE_PORT_FORCE_OFF_SUPPORT_PART_LANES_RXEI_EXIT_BMSK                                                       0x400000
#define HWIO_PCIE_PORT_FORCE_OFF_SUPPORT_PART_LANES_RXEI_EXIT_SHFT                                                             22
#define HWIO_PCIE_PORT_FORCE_OFF_LINK_STATE_BMSK                                                                         0x3f0000
#define HWIO_PCIE_PORT_FORCE_OFF_LINK_STATE_SHFT                                                                               16
#define HWIO_PCIE_PORT_FORCE_OFF_FORCE_EN_BMSK                                                                             0x8000
#define HWIO_PCIE_PORT_FORCE_OFF_FORCE_EN_SHFT                                                                                 15
#define HWIO_PCIE_PORT_FORCE_OFF_FORCED_LTSSM_BMSK                                                                          0xf00
#define HWIO_PCIE_PORT_FORCE_OFF_FORCED_LTSSM_SHFT                                                                              8
#define HWIO_PCIE_PORT_FORCE_OFF_LINK_NUM_BMSK                                                                               0xff
#define HWIO_PCIE_PORT_FORCE_OFF_LINK_NUM_SHFT                                                                                  0

#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ADDR(x)                                                                          ((x) + 0x70c)
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_OFFS                                                                             (0x70c)
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_RMSK                                                                             0x7fffffff
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_IN(x))
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM_BMSK                                                                  0x40000000
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ENTER_ASPM_SHFT                                                                          30
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_BMSK                                                         0x38000000
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_SHFT                                                                 27
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_BMSK                                                         0x7000000
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_SHFT                                                                24
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_BMSK                                                              0xff0000
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_SHFT                                                                    16
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS_BMSK                                                                       0xff00
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ACK_N_FTS_SHFT                                                                            8
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ACK_FREQ_BMSK                                                                          0xff
#define HWIO_PCIE_ACK_F_ASPM_CTRL_OFF_ACK_FREQ_SHFT                                                                             0

#define HWIO_PCIE_PORT_LINK_CTRL_OFF_ADDR(x)                                                                           ((x) + 0x710)
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_OFFS                                                                              (0x710)
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_RMSK                                                                               0xf3f0fef
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PORT_LINK_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PORT_LINK_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_PORT_LINK_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PORT_LINK_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_PORT_LINK_CTRL_OFF_IN(x))
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_BMSK                                                0x8000000
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_SHFT                                                       27
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH_BMSK                                                                0x4000000
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_EXTENDED_SYNCH_SHFT                                                                       26
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_BMSK                                                           0x2000000
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_SHFT                                                                  25
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_BEACON_ENABLE_BMSK                                                                 0x1000000
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_BEACON_ENABLE_SHFT                                                                        24
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_LINK_CAPABLE_BMSK                                                                   0x3f0000
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_LINK_CAPABLE_SHFT                                                                         16
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_LINK_RATE_BMSK                                                                         0xf00
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_LINK_RATE_SHFT                                                                             8
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_FAST_LINK_MODE_BMSK                                                                     0x80
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_FAST_LINK_MODE_SHFT                                                                        7
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_LINK_DISABLE_BMSK                                                                       0x40
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_LINK_DISABLE_SHFT                                                                          6
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_DLL_LINK_EN_BMSK                                                                        0x20
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_DLL_LINK_EN_SHFT                                                                           5
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_RESET_ASSERT_BMSK                                                                        0x8
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_RESET_ASSERT_SHFT                                                                          3
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_BMSK                                                                     0x4
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_SHFT                                                                       2
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_BMSK                                                                    0x2
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_SHFT                                                                      1
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_BMSK                                                            0x1
#define HWIO_PCIE_PORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_SHFT                                                              0

#define HWIO_PCIE_LANE_SKEW_OFF_ADDR(x)                                                                                ((x) + 0x714)
#define HWIO_PCIE_LANE_SKEW_OFF_OFFS                                                                                   (0x714)
#define HWIO_PCIE_LANE_SKEW_OFF_RMSK                                                                                   0xffffffff
#define HWIO_PCIE_LANE_SKEW_OFF_IN(x)            \
                in_dword(HWIO_PCIE_LANE_SKEW_OFF_ADDR(x))
#define HWIO_PCIE_LANE_SKEW_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LANE_SKEW_OFF_ADDR(x), m)
#define HWIO_PCIE_LANE_SKEW_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_LANE_SKEW_OFF_ADDR(x),v)
#define HWIO_PCIE_LANE_SKEW_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LANE_SKEW_OFF_ADDR(x),m,v,HWIO_PCIE_LANE_SKEW_OFF_IN(x))
#define HWIO_PCIE_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_BMSK                                                       0x80000000
#define HWIO_PCIE_LANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_SHFT                                                               31
#define HWIO_PCIE_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES_BMSK                                                               0x78000000
#define HWIO_PCIE_LANE_SKEW_OFF_IMPLEMENT_NUM_LANES_SHFT                                                                       27
#define HWIO_PCIE_LANE_SKEW_OFF_ELASTIC_BUFFER_MODE_BMSK                                                                0x4000000
#define HWIO_PCIE_LANE_SKEW_OFF_ELASTIC_BUFFER_MODE_SHFT                                                                       26
#define HWIO_PCIE_LANE_SKEW_OFF_ACK_NAK_DISABLE_BMSK                                                                    0x2000000
#define HWIO_PCIE_LANE_SKEW_OFF_ACK_NAK_DISABLE_SHFT                                                                           25
#define HWIO_PCIE_LANE_SKEW_OFF_FLOW_CTRL_DISABLE_BMSK                                                                  0x1000000
#define HWIO_PCIE_LANE_SKEW_OFF_FLOW_CTRL_DISABLE_SHFT                                                                         24
#define HWIO_PCIE_LANE_SKEW_OFF_INSERT_LANE_SKEW_BMSK                                                                    0xffffff
#define HWIO_PCIE_LANE_SKEW_OFF_INSERT_LANE_SKEW_SHFT                                                                           0

#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR(x)                                                                  ((x) + 0x718)
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_OFFS                                                                     (0x718)
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_RMSK                                                                     0x7fffc0ff
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR(x))
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR(x), m)
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR(x),v)
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR(x),m,v,HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_IN(x))
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR_BMSK                                            0x60000000
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR_SHFT                                                    29
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_BMSK                                                   0x1f000000
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_SHFT                                                           24
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_BMSK                                                     0xf80000
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_SHFT                                                           19
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_BMSK                                                 0x7c000
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_SHFT                                                      14
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_BMSK                                                              0xff
#define HWIO_PCIE_TIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_SHFT                                                                 0

#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_ADDR(x)                                                                    ((x) + 0x71c)
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_OFFS                                                                       (0x71c)
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_IN(x)            \
                in_dword(HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_ADDR(x))
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_ADDR(x), m)
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_ADDR(x),v)
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_ADDR(x),m,v,HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_IN(x))
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_BMSK                                                           0xffff0000
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_SHFT                                                                   16
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_BMSK                                                       0x8000
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_SHFT                                                           15
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_BMSK                                                               0x7800
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_SHFT                                                                   11
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_BMSK                                                                0x7ff
#define HWIO_PCIE_SYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_SHFT                                                                    0

#define HWIO_PCIE_FILTER_MASK_2_OFF_ADDR(x)                                                                            ((x) + 0x720)
#define HWIO_PCIE_FILTER_MASK_2_OFF_OFFS                                                                               (0x720)
#define HWIO_PCIE_FILTER_MASK_2_OFF_RMSK                                                                               0xffffffff
#define HWIO_PCIE_FILTER_MASK_2_OFF_IN(x)            \
                in_dword(HWIO_PCIE_FILTER_MASK_2_OFF_ADDR(x))
#define HWIO_PCIE_FILTER_MASK_2_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_FILTER_MASK_2_OFF_ADDR(x), m)
#define HWIO_PCIE_FILTER_MASK_2_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_FILTER_MASK_2_OFF_ADDR(x),v)
#define HWIO_PCIE_FILTER_MASK_2_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_FILTER_MASK_2_OFF_ADDR(x),m,v,HWIO_PCIE_FILTER_MASK_2_OFF_IN(x))
#define HWIO_PCIE_FILTER_MASK_2_OFF_MASK_RADM_2_BMSK                                                                   0xffffffff
#define HWIO_PCIE_FILTER_MASK_2_OFF_MASK_RADM_2_SHFT                                                                            0

#define HWIO_PCIE_PL_DEBUG0_OFF_ADDR(x)                                                                                ((x) + 0x728)
#define HWIO_PCIE_PL_DEBUG0_OFF_OFFS                                                                                   (0x728)
#define HWIO_PCIE_PL_DEBUG0_OFF_RMSK                                                                                   0xffffffff
#define HWIO_PCIE_PL_DEBUG0_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PL_DEBUG0_OFF_ADDR(x))
#define HWIO_PCIE_PL_DEBUG0_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL_DEBUG0_OFF_ADDR(x), m)
#define HWIO_PCIE_PL_DEBUG0_OFF_DEB_REG_0_BMSK                                                                         0xffffffff
#define HWIO_PCIE_PL_DEBUG0_OFF_DEB_REG_0_SHFT                                                                                  0

#define HWIO_PCIE_PL_DEBUG1_OFF_ADDR(x)                                                                                ((x) + 0x72c)
#define HWIO_PCIE_PL_DEBUG1_OFF_OFFS                                                                                   (0x72c)
#define HWIO_PCIE_PL_DEBUG1_OFF_RMSK                                                                                   0xffffffff
#define HWIO_PCIE_PL_DEBUG1_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PL_DEBUG1_OFF_ADDR(x))
#define HWIO_PCIE_PL_DEBUG1_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL_DEBUG1_OFF_ADDR(x), m)
#define HWIO_PCIE_PL_DEBUG1_OFF_DEB_REG_1_BMSK                                                                         0xffffffff
#define HWIO_PCIE_PL_DEBUG1_OFF_DEB_REG_1_SHFT                                                                                  0

#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_ADDR(x)                                                                    ((x) + 0x730)
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_OFFS                                                                       (0x730)
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_RSVDP_TX_P_FC_CREDIT_STATUS_BMSK                                           0xf0000000
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_RSVDP_TX_P_FC_CREDIT_STATUS_SHFT                                                   28
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_BMSK                                                  0xfff0000
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_SHFT                                                         16
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_BMSK                                                       0xffff
#define HWIO_PCIE_TX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_SHFT                                                            0

#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_ADDR(x)                                                                   ((x) + 0x734)
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_OFFS                                                                      (0x734)
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_RMSK                                                                      0xffffffff
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_RSVDP_TX_NP_FC_CREDIT_STATUS_BMSK                                         0xf0000000
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_RSVDP_TX_NP_FC_CREDIT_STATUS_SHFT                                                 28
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_BMSK                                                0xfff0000
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_SHFT                                                       16
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_BMSK                                                     0xffff
#define HWIO_PCIE_TX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_SHFT                                                          0

#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_ADDR(x)                                                                  ((x) + 0x738)
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_OFFS                                                                     (0x738)
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_RMSK                                                                     0xffffffff
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_RSVDP_TX_CPL_FC_CREDIT_STATUS_BMSK                                       0xf0000000
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_RSVDP_TX_CPL_FC_CREDIT_STATUS_SHFT                                               28
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_BMSK                                              0xfff0000
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_SHFT                                                     16
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_BMSK                                                   0xffff
#define HWIO_PCIE_TX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_SHFT                                                        0

#define HWIO_PCIE_QUEUE_STATUS_OFF_ADDR(x)                                                                             ((x) + 0x73c)
#define HWIO_PCIE_QUEUE_STATUS_OFF_OFFS                                                                                (0x73c)
#define HWIO_PCIE_QUEUE_STATUS_OFF_RMSK                                                                                0x9fff200f
#define HWIO_PCIE_QUEUE_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_QUEUE_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_QUEUE_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_QUEUE_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_QUEUE_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_QUEUE_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_QUEUE_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_QUEUE_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_QUEUE_STATUS_OFF_IN(x))
#define HWIO_PCIE_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_BMSK                                                      0x80000000
#define HWIO_PCIE_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_SHFT                                                              31
#define HWIO_PCIE_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_BMSK                                                         0x1fff0000
#define HWIO_PCIE_QUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_SHFT                                                                 16
#define HWIO_PCIE_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_BMSK                                                       0x2000
#define HWIO_PCIE_QUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_SHFT                                                           13
#define HWIO_PCIE_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_BMSK                                                                     0x8
#define HWIO_PCIE_QUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_SHFT                                                                       3
#define HWIO_PCIE_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_BMSK                                                                    0x4
#define HWIO_PCIE_QUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_SHFT                                                                      2
#define HWIO_PCIE_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_BMSK                                                                    0x2
#define HWIO_PCIE_QUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_SHFT                                                                      1
#define HWIO_PCIE_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_BMSK                                                           0x1
#define HWIO_PCIE_QUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_SHFT                                                             0

#define HWIO_PCIE_VC_TX_ARBI_1_OFF_ADDR(x)                                                                             ((x) + 0x740)
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_OFFS                                                                                (0x740)
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_RMSK                                                                                0xffffffff
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_IN(x)            \
                in_dword(HWIO_PCIE_VC_TX_ARBI_1_OFF_ADDR(x))
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_VC_TX_ARBI_1_OFF_ADDR(x), m)
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3_BMSK                                                                0xff000000
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3_SHFT                                                                        24
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2_BMSK                                                                  0xff0000
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2_SHFT                                                                        16
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1_BMSK                                                                    0xff00
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1_SHFT                                                                         8
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0_BMSK                                                                      0xff
#define HWIO_PCIE_VC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0_SHFT                                                                         0

#define HWIO_PCIE_VC_TX_ARBI_2_OFF_ADDR(x)                                                                             ((x) + 0x744)
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_OFFS                                                                                (0x744)
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_RMSK                                                                                0xffffffff
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_IN(x)            \
                in_dword(HWIO_PCIE_VC_TX_ARBI_2_OFF_ADDR(x))
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_VC_TX_ARBI_2_OFF_ADDR(x), m)
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7_BMSK                                                                0xff000000
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7_SHFT                                                                        24
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6_BMSK                                                                  0xff0000
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6_SHFT                                                                        16
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5_BMSK                                                                    0xff00
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5_SHFT                                                                         8
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4_BMSK                                                                      0xff
#define HWIO_PCIE_VC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4_SHFT                                                                         0

#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_ADDR(x)                                                                          ((x) + 0x748)
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_OFFS                                                                             (0x748)
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_RMSK                                                                             0xffffffff
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_IN(x))
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_BMSK                                                            0x80000000
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_SHFT                                                                    31
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_BMSK                                                       0x40000000
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_SHFT                                                               30
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_RESERVED5_BMSK                                                                   0x30000000
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_RESERVED5_SHFT                                                                           28
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_BMSK                                                             0xc000000
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_SHFT                                                                    26
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_BMSK                                                              0x3000000
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_SHFT                                                                     24
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_BMSK                                                              0xe00000
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_SHFT                                                                    21
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_RESERVED4_BMSK                                                                     0x100000
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_RESERVED4_SHFT                                                                           20
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_BMSK                                                            0xff000
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_SHFT                                                                 12
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_BMSK                                                                0xfff
#define HWIO_PCIE_VC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_SHFT                                                                    0

#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_ADDR(x)                                                                         ((x) + 0x74c)
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_OFFS                                                                            (0x74c)
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_IN(x))
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_RESERVED7_BMSK                                                                  0xf0000000
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_RESERVED7_SHFT                                                                          28
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_BMSK                                                           0xc000000
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_SHFT                                                                  26
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_BMSK                                                            0x3000000
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_SHFT                                                                   24
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_BMSK                                                            0xe00000
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_SHFT                                                                  21
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_RESERVED6_BMSK                                                                    0x100000
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_RESERVED6_SHFT                                                                          20
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_BMSK                                                          0xff000
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_SHFT                                                               12
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_BMSK                                                              0xfff
#define HWIO_PCIE_VC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_SHFT                                                                  0

#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_ADDR(x)                                                                        ((x) + 0x750)
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_OFFS                                                                           (0x750)
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_IN(x))
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9_BMSK                                                                 0xf0000000
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_RESERVED9_SHFT                                                                         28
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_BMSK                                                         0xc000000
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_SHFT                                                                26
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_BMSK                                                          0x3000000
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_SHFT                                                                 24
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_BMSK                                                          0xe00000
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_SHFT                                                                21
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8_BMSK                                                                   0x100000
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_RESERVED8_SHFT                                                                         20
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_BMSK                                                        0xff000
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_SHFT                                                             12
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_BMSK                                                            0xfff
#define HWIO_PCIE_VC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_SHFT                                                                0

#define HWIO_PCIE_GEN2_CTRL_OFF_ADDR(x)                                                                                ((x) + 0x80c)
#define HWIO_PCIE_GEN2_CTRL_OFF_OFFS                                                                                   (0x80c)
#define HWIO_PCIE_GEN2_CTRL_OFF_RMSK                                                                                   0x4fffffff
#define HWIO_PCIE_GEN2_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_GEN2_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_GEN2_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_GEN2_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_GEN2_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_GEN2_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_GEN2_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_GEN2_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_GEN2_CTRL_OFF_IN(x))
#define HWIO_PCIE_GEN2_CTRL_OFF_FORCE_LANE_FLIP_BMSK                                                                   0x40000000
#define HWIO_PCIE_GEN2_CTRL_OFF_FORCE_LANE_FLIP_SHFT                                                                           30
#define HWIO_PCIE_GEN2_CTRL_OFF_LANE_UNDER_TEST_BMSK                                                                    0xf000000
#define HWIO_PCIE_GEN2_CTRL_OFF_LANE_UNDER_TEST_SHFT                                                                           24
#define HWIO_PCIE_GEN2_CTRL_OFF_SELECTABLE_DEEMPH_BIT_MUX_BMSK                                                           0x800000
#define HWIO_PCIE_GEN2_CTRL_OFF_SELECTABLE_DEEMPH_BIT_MUX_SHFT                                                                 23
#define HWIO_PCIE_GEN2_CTRL_OFF_SELECT_DEEMPH_VAR_MUX_BMSK                                                               0x400000
#define HWIO_PCIE_GEN2_CTRL_OFF_SELECT_DEEMPH_VAR_MUX_SHFT                                                                     22
#define HWIO_PCIE_GEN2_CTRL_OFF_GEN1_EI_INFERENCE_BMSK                                                                   0x200000
#define HWIO_PCIE_GEN2_CTRL_OFF_GEN1_EI_INFERENCE_SHFT                                                                         21
#define HWIO_PCIE_GEN2_CTRL_OFF_SEL_DEEMPHASIS_BMSK                                                                      0x100000
#define HWIO_PCIE_GEN2_CTRL_OFF_SEL_DEEMPHASIS_SHFT                                                                            20
#define HWIO_PCIE_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX_BMSK                                                                    0x80000
#define HWIO_PCIE_GEN2_CTRL_OFF_CONFIG_TX_COMP_RX_SHFT                                                                         19
#define HWIO_PCIE_GEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE_BMSK                                                                 0x40000
#define HWIO_PCIE_GEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE_SHFT                                                                      18
#define HWIO_PCIE_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_BMSK                                                                  0x20000
#define HWIO_PCIE_GEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_SHFT                                                                       17
#define HWIO_PCIE_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_BMSK                                                               0x10000
#define HWIO_PCIE_GEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_SHFT                                                                    16
#define HWIO_PCIE_GEN2_CTRL_OFF_PRE_DET_LANE_BMSK                                                                          0xe000
#define HWIO_PCIE_GEN2_CTRL_OFF_PRE_DET_LANE_SHFT                                                                              13
#define HWIO_PCIE_GEN2_CTRL_OFF_NUM_OF_LANES_BMSK                                                                          0x1f00
#define HWIO_PCIE_GEN2_CTRL_OFF_NUM_OF_LANES_SHFT                                                                               8
#define HWIO_PCIE_GEN2_CTRL_OFF_FAST_TRAINING_SEQ_BMSK                                                                       0xff
#define HWIO_PCIE_GEN2_CTRL_OFF_FAST_TRAINING_SEQ_SHFT                                                                          0

#define HWIO_PCIE_PHY_STATUS_OFF_ADDR(x)                                                                               ((x) + 0x810)
#define HWIO_PCIE_PHY_STATUS_OFF_OFFS                                                                                  (0x810)
#define HWIO_PCIE_PHY_STATUS_OFF_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_PHY_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PHY_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_PHY_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PHY_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_PHY_STATUS_OFF_PHY_STATUS_BMSK                                                                       0xffffffff
#define HWIO_PCIE_PHY_STATUS_OFF_PHY_STATUS_SHFT                                                                                0

#define HWIO_PCIE_PHY_CONTROL_OFF_ADDR(x)                                                                              ((x) + 0x814)
#define HWIO_PCIE_PHY_CONTROL_OFF_OFFS                                                                                 (0x814)
#define HWIO_PCIE_PHY_CONTROL_OFF_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_PHY_CONTROL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PHY_CONTROL_OFF_ADDR(x))
#define HWIO_PCIE_PHY_CONTROL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PHY_CONTROL_OFF_ADDR(x), m)
#define HWIO_PCIE_PHY_CONTROL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_PHY_CONTROL_OFF_ADDR(x),v)
#define HWIO_PCIE_PHY_CONTROL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PHY_CONTROL_OFF_ADDR(x),m,v,HWIO_PCIE_PHY_CONTROL_OFF_IN(x))
#define HWIO_PCIE_PHY_CONTROL_OFF_PHY_CONTROL_BMSK                                                                     0xffffffff
#define HWIO_PCIE_PHY_CONTROL_OFF_PHY_CONTROL_SHFT                                                                              0

#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_ADDR(x)                                                                            ((x) + 0x81c)
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_OFFS                                                                               (0x81c)
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_RMSK                                                                               0xffffe07f
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TRGT_MAP_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TRGT_MAP_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_TRGT_MAP_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TRGT_MAP_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_TRGT_MAP_CTRL_OFF_IN(x))
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31_BMSK                                                     0xffe00000
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31_SHFT                                                             21
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX_BMSK                                                                0x1f0000
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX_SHFT                                                                      16
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15_BMSK                                                         0xe000
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15_SHFT                                                             13
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_ROM_BMSK                                                                      0x40
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_ROM_SHFT                                                                         6
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_PF_BMSK                                                                       0x3f
#define HWIO_PCIE_TRGT_MAP_CTRL_OFF_TARGET_MAP_PF_SHFT                                                                          0

#define HWIO_PCIE_MSI_CTRL_ADDR_OFF_ADDR(x)                                                                            ((x) + 0x820)
#define HWIO_PCIE_MSI_CTRL_ADDR_OFF_OFFS                                                                               (0x820)
#define HWIO_PCIE_MSI_CTRL_ADDR_OFF_RMSK                                                                               0xffffffff
#define HWIO_PCIE_MSI_CTRL_ADDR_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_ADDR_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_ADDR_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_ADDR_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_ADDR_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_ADDR_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_ADDR_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_ADDR_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_ADDR_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_ADDR_OFF_MSI_CTRL_ADDR_BMSK                                                                 0xffffffff
#define HWIO_PCIE_MSI_CTRL_ADDR_OFF_MSI_CTRL_ADDR_SHFT                                                                          0

#define HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_ADDR(x)                                                                      ((x) + 0x824)
#define HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_OFFS                                                                         (0x824)
#define HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_MSI_CTRL_UPPER_ADDR_BMSK                                                     0xffffffff
#define HWIO_PCIE_MSI_CTRL_UPPER_ADDR_OFF_MSI_CTRL_UPPER_ADDR_SHFT                                                              0

#define HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_ADDR(x)                                                                        ((x) + 0x828)
#define HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_OFFS                                                                           (0x828)
#define HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_MSI_CTRL_INT_0_EN_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_0_EN_OFF_MSI_CTRL_INT_0_EN_SHFT                                                                  0

#define HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_ADDR(x)                                                                      ((x) + 0x82c)
#define HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_OFFS                                                                         (0x82c)
#define HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_MSI_CTRL_INT_0_MASK_BMSK                                                     0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_0_MASK_OFF_MSI_CTRL_INT_0_MASK_SHFT                                                              0

#define HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_ADDR(x)                                                                    ((x) + 0x830)
#define HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_OFFS                                                                       (0x830)
#define HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_MSI_CTRL_INT_0_STATUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_0_STATUS_OFF_MSI_CTRL_INT_0_STATUS_SHFT                                                          0

#define HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_ADDR(x)                                                                        ((x) + 0x834)
#define HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_OFFS                                                                           (0x834)
#define HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_MSI_CTRL_INT_1_EN_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_1_EN_OFF_MSI_CTRL_INT_1_EN_SHFT                                                                  0

#define HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_ADDR(x)                                                                      ((x) + 0x838)
#define HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_OFFS                                                                         (0x838)
#define HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_MSI_CTRL_INT_1_MASK_BMSK                                                     0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_1_MASK_OFF_MSI_CTRL_INT_1_MASK_SHFT                                                              0

#define HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_ADDR(x)                                                                    ((x) + 0x83c)
#define HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_OFFS                                                                       (0x83c)
#define HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_MSI_CTRL_INT_1_STATUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_1_STATUS_OFF_MSI_CTRL_INT_1_STATUS_SHFT                                                          0

#define HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_ADDR(x)                                                                        ((x) + 0x840)
#define HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_OFFS                                                                           (0x840)
#define HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_MSI_CTRL_INT_2_EN_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_2_EN_OFF_MSI_CTRL_INT_2_EN_SHFT                                                                  0

#define HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_ADDR(x)                                                                      ((x) + 0x844)
#define HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_OFFS                                                                         (0x844)
#define HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_MSI_CTRL_INT_2_MASK_BMSK                                                     0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_2_MASK_OFF_MSI_CTRL_INT_2_MASK_SHFT                                                              0

#define HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_ADDR(x)                                                                    ((x) + 0x848)
#define HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_OFFS                                                                       (0x848)
#define HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_MSI_CTRL_INT_2_STATUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_2_STATUS_OFF_MSI_CTRL_INT_2_STATUS_SHFT                                                          0

#define HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_ADDR(x)                                                                        ((x) + 0x84c)
#define HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_OFFS                                                                           (0x84c)
#define HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_MSI_CTRL_INT_3_EN_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_3_EN_OFF_MSI_CTRL_INT_3_EN_SHFT                                                                  0

#define HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_ADDR(x)                                                                      ((x) + 0x850)
#define HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_OFFS                                                                         (0x850)
#define HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_MSI_CTRL_INT_3_MASK_BMSK                                                     0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_3_MASK_OFF_MSI_CTRL_INT_3_MASK_SHFT                                                              0

#define HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_ADDR(x)                                                                    ((x) + 0x854)
#define HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_OFFS                                                                       (0x854)
#define HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_MSI_CTRL_INT_3_STATUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_3_STATUS_OFF_MSI_CTRL_INT_3_STATUS_SHFT                                                          0

#define HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_ADDR(x)                                                                        ((x) + 0x858)
#define HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_OFFS                                                                           (0x858)
#define HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_MSI_CTRL_INT_4_EN_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_4_EN_OFF_MSI_CTRL_INT_4_EN_SHFT                                                                  0

#define HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_ADDR(x)                                                                      ((x) + 0x85c)
#define HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_OFFS                                                                         (0x85c)
#define HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_MSI_CTRL_INT_4_MASK_BMSK                                                     0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_4_MASK_OFF_MSI_CTRL_INT_4_MASK_SHFT                                                              0

#define HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_ADDR(x)                                                                    ((x) + 0x860)
#define HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_OFFS                                                                       (0x860)
#define HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_MSI_CTRL_INT_4_STATUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_4_STATUS_OFF_MSI_CTRL_INT_4_STATUS_SHFT                                                          0

#define HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_ADDR(x)                                                                        ((x) + 0x864)
#define HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_OFFS                                                                           (0x864)
#define HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_MSI_CTRL_INT_5_EN_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_5_EN_OFF_MSI_CTRL_INT_5_EN_SHFT                                                                  0

#define HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_ADDR(x)                                                                      ((x) + 0x868)
#define HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_OFFS                                                                         (0x868)
#define HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_MSI_CTRL_INT_5_MASK_BMSK                                                     0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_5_MASK_OFF_MSI_CTRL_INT_5_MASK_SHFT                                                              0

#define HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_ADDR(x)                                                                    ((x) + 0x86c)
#define HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_OFFS                                                                       (0x86c)
#define HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_MSI_CTRL_INT_5_STATUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_5_STATUS_OFF_MSI_CTRL_INT_5_STATUS_SHFT                                                          0

#define HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_ADDR(x)                                                                        ((x) + 0x870)
#define HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_OFFS                                                                           (0x870)
#define HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_MSI_CTRL_INT_6_EN_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_6_EN_OFF_MSI_CTRL_INT_6_EN_SHFT                                                                  0

#define HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_ADDR(x)                                                                      ((x) + 0x874)
#define HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_OFFS                                                                         (0x874)
#define HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_MSI_CTRL_INT_6_MASK_BMSK                                                     0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_6_MASK_OFF_MSI_CTRL_INT_6_MASK_SHFT                                                              0

#define HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_ADDR(x)                                                                    ((x) + 0x878)
#define HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_OFFS                                                                       (0x878)
#define HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_MSI_CTRL_INT_6_STATUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_6_STATUS_OFF_MSI_CTRL_INT_6_STATUS_SHFT                                                          0

#define HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_ADDR(x)                                                                        ((x) + 0x87c)
#define HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_OFFS                                                                           (0x87c)
#define HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_MSI_CTRL_INT_7_EN_BMSK                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_7_EN_OFF_MSI_CTRL_INT_7_EN_SHFT                                                                  0

#define HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_ADDR(x)                                                                      ((x) + 0x880)
#define HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_OFFS                                                                         (0x880)
#define HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_MSI_CTRL_INT_7_MASK_BMSK                                                     0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_7_MASK_OFF_MSI_CTRL_INT_7_MASK_SHFT                                                              0

#define HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_ADDR(x)                                                                    ((x) + 0x884)
#define HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_OFFS                                                                       (0x884)
#define HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_IN(x))
#define HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_MSI_CTRL_INT_7_STATUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_MSI_CTRL_INT_7_STATUS_OFF_MSI_CTRL_INT_7_STATUS_SHFT                                                          0

#define HWIO_PCIE_MSI_GPIO_IO_OFF_ADDR(x)                                                                              ((x) + 0x888)
#define HWIO_PCIE_MSI_GPIO_IO_OFF_OFFS                                                                                 (0x888)
#define HWIO_PCIE_MSI_GPIO_IO_OFF_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_MSI_GPIO_IO_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MSI_GPIO_IO_OFF_ADDR(x))
#define HWIO_PCIE_MSI_GPIO_IO_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MSI_GPIO_IO_OFF_ADDR(x), m)
#define HWIO_PCIE_MSI_GPIO_IO_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MSI_GPIO_IO_OFF_ADDR(x),v)
#define HWIO_PCIE_MSI_GPIO_IO_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MSI_GPIO_IO_OFF_ADDR(x),m,v,HWIO_PCIE_MSI_GPIO_IO_OFF_IN(x))
#define HWIO_PCIE_MSI_GPIO_IO_OFF_MSI_GPIO_REG_BMSK                                                                    0xffffffff
#define HWIO_PCIE_MSI_GPIO_IO_OFF_MSI_GPIO_REG_SHFT                                                                             0

#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_ADDR(x)                                                                        ((x) + 0x88c)
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_OFFS                                                                           (0x88c)
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_RMSK                                                                                  0x3
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_CLOCK_GATING_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_CLOCK_GATING_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_CLOCK_GATING_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_CLOCK_GATING_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_CLOCK_GATING_CTRL_OFF_IN(x))
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_AXI_CLK_GATING_EN_BMSK                                                                0x2
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_AXI_CLK_GATING_EN_SHFT                                                                  1
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_BMSK                                                               0x1
#define HWIO_PCIE_CLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_SHFT                                                                 0

#define HWIO_PCIE_GEN3_RELATED_OFF_ADDR(x)                                                                             ((x) + 0x890)
#define HWIO_PCIE_GEN3_RELATED_OFF_OFFS                                                                                (0x890)
#define HWIO_PCIE_GEN3_RELATED_OFF_RMSK                                                                                 0x3e73f03
#define HWIO_PCIE_GEN3_RELATED_OFF_IN(x)            \
                in_dword(HWIO_PCIE_GEN3_RELATED_OFF_ADDR(x))
#define HWIO_PCIE_GEN3_RELATED_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_GEN3_RELATED_OFF_ADDR(x), m)
#define HWIO_PCIE_GEN3_RELATED_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_GEN3_RELATED_OFF_ADDR(x),v)
#define HWIO_PCIE_GEN3_RELATED_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_GEN3_RELATED_OFF_ADDR(x),m,v,HWIO_PCIE_GEN3_RELATED_OFF_IN(x))
#define HWIO_PCIE_GEN3_RELATED_OFF_RATE_SHADOW_SEL_BMSK                                                                 0x3000000
#define HWIO_PCIE_GEN3_RELATED_OFF_RATE_SHADOW_SEL_SHFT                                                                        24
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_BMSK                                                 0x800000
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_SHFT                                                       23
#define HWIO_PCIE_GEN3_RELATED_OFF_USP_SEND_8GT_EQ_TS2_DISABLE_BMSK                                                      0x400000
#define HWIO_PCIE_GEN3_RELATED_OFF_USP_SEND_8GT_EQ_TS2_DISABLE_SHFT                                                            22
#define HWIO_PCIE_GEN3_RELATED_OFF_AUTO_EQ_DISABLE_BMSK                                                                  0x200000
#define HWIO_PCIE_GEN3_RELATED_OFF_AUTO_EQ_DISABLE_SHFT                                                                        21
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_BMSK                                                           0x40000
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_SHFT                                                                18
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_BMSK                                                       0x20000
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_SHFT                                                            17
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_BMSK                                                         0x10000
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_SHFT                                                              16
#define HWIO_PCIE_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_BMSK                                                                 0x2000
#define HWIO_PCIE_GEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_SHFT                                                                     13
#define HWIO_PCIE_GEN3_RELATED_OFF_RXEQ_PH01_EN_BMSK                                                                       0x1000
#define HWIO_PCIE_GEN3_RELATED_OFF_RXEQ_PH01_EN_SHFT                                                                           12
#define HWIO_PCIE_GEN3_RELATED_OFF_EQ_REDO_BMSK                                                                             0x800
#define HWIO_PCIE_GEN3_RELATED_OFF_EQ_REDO_SHFT                                                                                11
#define HWIO_PCIE_GEN3_RELATED_OFF_EQ_EIEOS_CNT_BMSK                                                                        0x400
#define HWIO_PCIE_GEN3_RELATED_OFF_EQ_EIEOS_CNT_SHFT                                                                           10
#define HWIO_PCIE_GEN3_RELATED_OFF_EQ_PHASE_2_3_BMSK                                                                        0x200
#define HWIO_PCIE_GEN3_RELATED_OFF_EQ_PHASE_2_3_SHFT                                                                            9
#define HWIO_PCIE_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_BMSK                                                             0x100
#define HWIO_PCIE_GEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_SHFT                                                                 8
#define HWIO_PCIE_GEN3_RELATED_OFF_NO_SEED_VALUE_CHANGE_BMSK                                                                  0x2
#define HWIO_PCIE_GEN3_RELATED_OFF_NO_SEED_VALUE_CHANGE_SHFT                                                                    1
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_BMSK                                                                   0x1
#define HWIO_PCIE_GEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_SHFT                                                                     0

#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_ADDR(x)                                                                          ((x) + 0x8a8)
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_OFFS                                                                             (0x8a8)
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_RMSK                                                                             0x7fffff7f
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_GEN3_EQ_CONTROL_OFF_ADDR(x))
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_GEN3_EQ_CONTROL_OFF_ADDR(x), m)
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_GEN3_EQ_CONTROL_OFF_ADDR(x),v)
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_GEN3_EQ_CONTROL_OFF_ADDR(x),m,v,HWIO_PCIE_GEN3_EQ_CONTROL_OFF_IN(x))
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_SUPPORT_FINITE_EQ_REQUEST_BMSK                                              0x40000000
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_SUPPORT_FINITE_EQ_REQUEST_SHFT                                                      30
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_REQ_NUM_BMSK                                                             0x38000000
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_REQ_NUM_SHFT                                                                     27
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_BMSK                                      0x4000000
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_SHFT                                             26
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_BMSK                                                     0x2000000
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_SHFT                                                            25
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_BMSK                                                 0x1000000
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_SHFT                                                        24
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_BMSK                                                          0xffff00
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_SHFT                                                                 8
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE_BMSK                                                    0x40
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE_SHFT                                                       6
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_BMSK                                                          0x20
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_SHFT                                                             5
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_BMSK                                                         0x10
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_SHFT                                                            4
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_BMSK                                                                    0xf
#define HWIO_PCIE_GEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_SHFT                                                                      0

#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR(x)                                                               ((x) + 0x8ac)
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_OFFS                                                                  (0x8ac)
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_RMSK                                                                     0x3ffff
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_IN(x)            \
                in_dword(HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR(x))
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR(x), m)
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR(x),v)
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR(x),m,v,HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_IN(x))
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_BMSK                                  0x3c000
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_SHFT                                       14
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_BMSK                                    0x3c00
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_SHFT                                        10
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_BMSK                                                  0x3e0
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_SHFT                                                      5
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_SHFT                                                0

#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_ADDR(x)                                                                          ((x) + 0x8b4)
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_OFFS                                                                             (0x8b4)
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_RMSK                                                                                 0xffff
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_ORDER_RULE_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ORDER_RULE_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_ORDER_RULE_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ORDER_RULE_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_ORDER_RULE_CTRL_OFF_IN(x))
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_CPL_PASS_P_BMSK                                                                      0xff00
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_CPL_PASS_P_SHFT                                                                           8
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_NP_PASS_P_BMSK                                                                         0xff
#define HWIO_PCIE_ORDER_RULE_CTRL_OFF_NP_PASS_P_SHFT                                                                            0

#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_ADDR(x)                                                                    ((x) + 0x8b8)
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_OFFS                                                                       (0x8b8)
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_RMSK                                                                       0x873fffff
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_ADDR(x))
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_ADDR(x), m)
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_ADDR(x),v)
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_ADDR(x),m,v,HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_IN(x))
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_BMSK                                                         0x80000000
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_SHFT                                                                 31
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_BMSK                                                         0x7000000
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_SHFT                                                                24
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_BMSK                                                           0x3f0000
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_SHFT                                                                 16
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_BMSK                                                              0xffff
#define HWIO_PCIE_PIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_SHFT                                                                   0

#define HWIO_PCIE_MISC_CONTROL_1_OFF_ADDR(x)                                                                           ((x) + 0x8bc)
#define HWIO_PCIE_MISC_CONTROL_1_OFF_OFFS                                                                              (0x8bc)
#define HWIO_PCIE_MISC_CONTROL_1_OFF_RMSK                                                                                0x7fffff
#define HWIO_PCIE_MISC_CONTROL_1_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MISC_CONTROL_1_OFF_ADDR(x))
#define HWIO_PCIE_MISC_CONTROL_1_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MISC_CONTROL_1_OFF_ADDR(x), m)
#define HWIO_PCIE_MISC_CONTROL_1_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MISC_CONTROL_1_OFF_ADDR(x),v)
#define HWIO_PCIE_MISC_CONTROL_1_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MISC_CONTROL_1_OFF_ADDR(x),m,v,HWIO_PCIE_MISC_CONTROL_1_OFF_IN(x))
#define HWIO_PCIE_MISC_CONTROL_1_OFF_PORT_LOGIC_WR_DISABLE_BMSK                                                          0x400000
#define HWIO_PCIE_MISC_CONTROL_1_OFF_PORT_LOGIC_WR_DISABLE_SHFT                                                                22
#define HWIO_PCIE_MISC_CONTROL_1_OFF_P2P_ERR_RPT_CTRL_BMSK                                                               0x200000
#define HWIO_PCIE_MISC_CONTROL_1_OFF_P2P_ERR_RPT_CTRL_SHFT                                                                     21
#define HWIO_PCIE_MISC_CONTROL_1_OFF_P2P_TRACK_CPL_TO_REG_BMSK                                                           0x100000
#define HWIO_PCIE_MISC_CONTROL_1_OFF_P2P_TRACK_CPL_TO_REG_SHFT                                                                 20
#define HWIO_PCIE_MISC_CONTROL_1_OFF_TARGET_ABOVE_CONFIG_LIMIT_REG_BMSK                                                   0xc0000
#define HWIO_PCIE_MISC_CONTROL_1_OFF_TARGET_ABOVE_CONFIG_LIMIT_REG_SHFT                                                        18
#define HWIO_PCIE_MISC_CONTROL_1_OFF_CONFIG_LIMIT_REG_BMSK                                                                0x3ff00
#define HWIO_PCIE_MISC_CONTROL_1_OFF_CONFIG_LIMIT_REG_SHFT                                                                      8
#define HWIO_PCIE_MISC_CONTROL_1_OFF_CFG_TLP_BYPASS_EN_REG_BMSK                                                              0x80
#define HWIO_PCIE_MISC_CONTROL_1_OFF_CFG_TLP_BYPASS_EN_REG_SHFT                                                                 7
#define HWIO_PCIE_MISC_CONTROL_1_OFF_CPLQ_MNG_EN_BMSK                                                                        0x40
#define HWIO_PCIE_MISC_CONTROL_1_OFF_CPLQ_MNG_EN_SHFT                                                                           6
#define HWIO_PCIE_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER_BMSK                                                                  0x20
#define HWIO_PCIE_MISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER_SHFT                                                                     5
#define HWIO_PCIE_MISC_CONTROL_1_OFF_DISABLE_AUTO_LTR_CLR_MSG_BMSK                                                           0x10
#define HWIO_PCIE_MISC_CONTROL_1_OFF_DISABLE_AUTO_LTR_CLR_MSG_SHFT                                                              4
#define HWIO_PCIE_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_BMSK                                                             0x8
#define HWIO_PCIE_MISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_SHFT                                                               3
#define HWIO_PCIE_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_BMSK                                                                  0x4
#define HWIO_PCIE_MISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_SHFT                                                                    2
#define HWIO_PCIE_MISC_CONTROL_1_OFF_DEFAULT_TARGET_BMSK                                                                      0x2
#define HWIO_PCIE_MISC_CONTROL_1_OFF_DEFAULT_TARGET_SHFT                                                                        1
#define HWIO_PCIE_MISC_CONTROL_1_OFF_DBI_RO_WR_EN_BMSK                                                                        0x1
#define HWIO_PCIE_MISC_CONTROL_1_OFF_DBI_RO_WR_EN_SHFT                                                                          0

#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_ADDR(x)                                                                       ((x) + 0x8c0)
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_OFFS                                                                          (0x8c0)
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_RMSK                                                                                0xff
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_MULTI_LANE_CONTROL_OFF_ADDR(x))
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_MULTI_LANE_CONTROL_OFF_ADDR(x), m)
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_MULTI_LANE_CONTROL_OFF_ADDR(x),v)
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_MULTI_LANE_CONTROL_OFF_ADDR(x),m,v,HWIO_PCIE_MULTI_LANE_CONTROL_OFF_IN(x))
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT_BMSK                                                            0x80
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT_SHFT                                                               7
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE_BMSK                                                       0x40
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE_SHFT                                                          6
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH_BMSK                                                              0x3f
#define HWIO_PCIE_MULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH_SHFT                                                                 0

#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_ADDR(x)                                                                         ((x) + 0x8c4)
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_OFFS                                                                            (0x8c4)
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_RMSK                                                                               0x3f77f
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PHY_INTEROP_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PHY_INTEROP_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_PHY_INTEROP_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PHY_INTEROP_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_PHY_INTEROP_CTRL_OFF_IN(x))
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_PHY_RST_TIMER_BMSK                                                                 0x3f000
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_PHY_RST_TIMER_SHFT                                                                      12
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_L1_CLK_SEL_BMSK                                                                      0x400
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_L1_CLK_SEL_SHFT                                                                         10
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1_BMSK                                                                    0x200
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1_SHFT                                                                        9
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_L1SUB_EXIT_MODE_BMSK                                                                 0x100
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_L1SUB_EXIT_MODE_SHFT                                                                     8
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL_BMSK                                                                0x7f
#define HWIO_PCIE_PHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL_SHFT                                                                   0

#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR(x)                                                                ((x) + 0x8c8)
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_OFFS                                                                   (0x8c8)
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_RMSK                                                                   0xffffffff
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_IN(x)            \
                in_dword(HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR(x))
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR(x), m)
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR(x),v)
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR(x),m,v,HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_IN(x))
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN_BMSK                                                         0x80000000
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN_SHFT                                                                 31
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID_BMSK                                                        0x7fffffff
#define HWIO_PCIE_TRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID_SHFT                                                                 0

#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_ADDR(x)                                                                       ((x) + 0x8cc)
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_OFFS                                                                          (0x8cc)
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_RMSK                                                                          0xff000001
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_ADDR(x))
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_ADDR(x), m)
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_ADDR(x),v)
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_ADDR(x),m,v,HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_IN(x))
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_RSVD_I_8_BMSK                                                                 0xff000000
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_RSVD_I_8_SHFT                                                                         24
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_BMSK                                                                   0x1
#define HWIO_PCIE_LINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_SHFT                                                                     0

#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR(x)                                                              ((x) + 0x8d0)
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_OFFS                                                                 (0x8d0)
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_RMSK                                                                     0xfc1d
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_IN(x)            \
                in_dword(HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR(x))
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR(x), m)
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR(x),v)
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR(x),m,v,HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_IN(x))
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_BMSK                                             0xfc00
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_SHFT                                                 10
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_BMSK                                               0x18
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_SHFT                                                  3
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_BMSK                                           0x4
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_SHFT                                             2
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_BMSK                                             0x1
#define HWIO_PCIE_AMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_SHFT                                               0

#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_ADDR(x)                                                                        ((x) + 0x8d4)
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_OFFS                                                                           (0x8d4)
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_RMSK                                                                                0x1ff
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_IN(x)            \
                in_dword(HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_ADDR(x))
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_ADDR(x), m)
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_ADDR(x),v)
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_ADDR(x),m,v,HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_IN(x))
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_BMSK                                                    0x100
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_SHFT                                                        8
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_BMSK                                                     0xff
#define HWIO_PCIE_AMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_SHFT                                                        0

#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_ADDR(x)                                                                       ((x) + 0x8d8)
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_OFFS                                                                          (0x8d8)
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_RMSK                                                                                0x9a
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_IN(x))
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ZEROLREAD_FW_BMSK                                                           0x80
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ZEROLREAD_FW_SHFT                                                              7
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_BMSK                                                       0x18
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_SHFT                                                          3
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_BMSK                                                                       0x2
#define HWIO_PCIE_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_SHFT                                                                         1

#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_ADDR(x)                                                                      ((x) + 0x8e0)
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_OFFS                                                                         (0x8e0)
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_RMSK                                                                         0xfffffffd
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_IN(x)            \
                in_dword(HWIO_PCIE_COHERENCY_CONTROL_1_OFF_ADDR(x))
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_COHERENCY_CONTROL_1_OFF_ADDR(x), m)
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_COHERENCY_CONTROL_1_OFF_ADDR(x),v)
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_COHERENCY_CONTROL_1_OFF_ADDR(x),m,v,HWIO_PCIE_COHERENCY_CONTROL_1_OFF_IN(x))
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR_BMSK                                           0xfffffffc
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR_SHFT                                                    2
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE_BMSK                                                              0x1
#define HWIO_PCIE_COHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE_SHFT                                                                0

#define HWIO_PCIE_COHERENCY_CONTROL_2_OFF_ADDR(x)                                                                      ((x) + 0x8e4)
#define HWIO_PCIE_COHERENCY_CONTROL_2_OFF_OFFS                                                                         (0x8e4)
#define HWIO_PCIE_COHERENCY_CONTROL_2_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_COHERENCY_CONTROL_2_OFF_IN(x)            \
                in_dword(HWIO_PCIE_COHERENCY_CONTROL_2_OFF_ADDR(x))
#define HWIO_PCIE_COHERENCY_CONTROL_2_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_COHERENCY_CONTROL_2_OFF_ADDR(x), m)
#define HWIO_PCIE_COHERENCY_CONTROL_2_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_COHERENCY_CONTROL_2_OFF_ADDR(x),v)
#define HWIO_PCIE_COHERENCY_CONTROL_2_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_COHERENCY_CONTROL_2_OFF_ADDR(x),m,v,HWIO_PCIE_COHERENCY_CONTROL_2_OFF_IN(x))
#define HWIO_PCIE_COHERENCY_CONTROL_2_OFF_CFG_MEMTYPE_BOUNDARY_HIGH_ADDR_BMSK                                          0xffffffff
#define HWIO_PCIE_COHERENCY_CONTROL_2_OFF_CFG_MEMTYPE_BOUNDARY_HIGH_ADDR_SHFT                                                   0

#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_ADDR(x)                                                                      ((x) + 0x8e8)
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_OFFS                                                                         (0x8e8)
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_RMSK                                                                         0x78787878
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_IN(x)            \
                in_dword(HWIO_PCIE_COHERENCY_CONTROL_3_OFF_ADDR(x))
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_COHERENCY_CONTROL_3_OFF_ADDR(x), m)
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_COHERENCY_CONTROL_3_OFF_ADDR(x),v)
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_COHERENCY_CONTROL_3_OFF_ADDR(x),m,v,HWIO_PCIE_COHERENCY_CONTROL_3_OFF_IN(x))
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE_BMSK                                                  0x78000000
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE_SHFT                                                          27
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE_BMSK                                                    0x780000
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE_SHFT                                                          19
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE_BMSK                                                       0x7800
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE_SHFT                                                           11
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE_BMSK                                                         0x78
#define HWIO_PCIE_COHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE_SHFT                                                            3

#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_ADDR(x)                                                                    ((x) + 0x8f0)
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_OFFS                                                                       (0x8f0)
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_IN(x)            \
                in_dword(HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_ADDR(x))
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_ADDR(x), m)
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_ADDR(x),v)
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_ADDR(x),m,v,HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_IN(x))
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_BMSK                                              0xfffff000
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_SHFT                                                      12
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED_BMSK                                          0xfff
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED_SHFT                                              0

#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR(x)                                                                   ((x) + 0x8f4)
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_OFFS                                                                      (0x8f4)
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_RMSK                                                                      0xffffffff
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_IN(x)            \
                in_dword(HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR(x))
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR(x), m)
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR(x),v)
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR(x),m,v,HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_IN(x))
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH_BMSK                                            0xffffffff
#define HWIO_PCIE_AXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH_SHFT                                                     0

#define HWIO_PCIE_PCIE_VERSION_NUMBER_OFF_ADDR(x)                                                                      ((x) + 0x8f8)
#define HWIO_PCIE_PCIE_VERSION_NUMBER_OFF_OFFS                                                                         (0x8f8)
#define HWIO_PCIE_PCIE_VERSION_NUMBER_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_PCIE_VERSION_NUMBER_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PCIE_VERSION_NUMBER_OFF_ADDR(x))
#define HWIO_PCIE_PCIE_VERSION_NUMBER_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PCIE_VERSION_NUMBER_OFF_ADDR(x), m)
#define HWIO_PCIE_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_BMSK                                                          0xffffffff
#define HWIO_PCIE_PCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_SHFT                                                                   0

#define HWIO_PCIE_PCIE_VERSION_TYPE_OFF_ADDR(x)                                                                        ((x) + 0x8fc)
#define HWIO_PCIE_PCIE_VERSION_TYPE_OFF_OFFS                                                                           (0x8fc)
#define HWIO_PCIE_PCIE_VERSION_TYPE_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_PCIE_VERSION_TYPE_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PCIE_VERSION_TYPE_OFF_ADDR(x))
#define HWIO_PCIE_PCIE_VERSION_TYPE_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PCIE_VERSION_TYPE_OFF_ADDR(x), m)
#define HWIO_PCIE_PCIE_VERSION_TYPE_OFF_VERSION_TYPE_BMSK                                                              0xffffffff
#define HWIO_PCIE_PCIE_VERSION_TYPE_OFF_VERSION_TYPE_SHFT                                                                       0

#define HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_ADDR(x)                                                                ((x) + 0xb10)
#define HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_OFFS                                                                   (0xb10)
#define HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_RMSK                                                                       0xfff8
#define HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_BUS_NUM_BMSK                                                        0xff00
#define HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_BUS_NUM_SHFT                                                             8
#define HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_DEV_NUM_BMSK                                                          0xf8
#define HWIO_PCIE_PL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_DEV_NUM_SHFT                                                             3

#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_ADDR(x)                                                                       ((x) + 0xb1c)
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_OFFS                                                                          (0xb1c)
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_RMSK                                                                                0xff
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_ADDR(x))
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_ADDR(x), m)
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_ADDR(x),v)
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_ADDR(x),m,v,HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_IN(x))
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_RESERVED_4_7_BMSK                                                             0xf0
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_RESERVED_4_7_SHFT                                                                4
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT2_BLOCKED_BMSK                                                   0x8
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT2_BLOCKED_SHFT                                                     3
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT1_BLOCKED_BMSK                                                   0x4
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT1_BLOCKED_SHFT                                                     2
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT0_BLOCKED_BMSK                                                   0x2
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT0_BLOCKED_SHFT                                                     1
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_VDM_TRAFFIC_BLOCKED_BMSK                                                       0x1
#define HWIO_PCIE_PCIPM_TRAFFIC_CTRL_OFF_PCIPM_VDM_TRAFFIC_BLOCKED_SHFT                                                         0

#define HWIO_PCIE_PL_LTR_LATENCY_OFF_ADDR(x)                                                                           ((x) + 0xb30)
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_OFFS                                                                              (0xb30)
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_RMSK                                                                              0x9fff9fff
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PL_LTR_LATENCY_OFF_ADDR(x))
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PL_LTR_LATENCY_OFF_ADDR(x), m)
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_PL_LTR_LATENCY_OFF_ADDR(x),v)
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PL_LTR_LATENCY_OFF_ADDR(x),m,v,HWIO_PCIE_PL_LTR_LATENCY_OFF_IN(x))
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_BMSK                                                     0x80000000
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_SHFT                                                             31
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_BMSK                                                       0x1c000000
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_SHFT                                                               26
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_BMSK                                                        0x3ff0000
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_SHFT                                                               16
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_BMSK                                                            0x8000
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_SHFT                                                                15
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_BMSK                                                              0x1c00
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_SHFT                                                                  10
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_BMSK                                                               0x3ff
#define HWIO_PCIE_PL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_SHFT                                                                   0

#define HWIO_PCIE_AUX_CLK_FREQ_OFF_ADDR(x)                                                                             ((x) + 0xb40)
#define HWIO_PCIE_AUX_CLK_FREQ_OFF_OFFS                                                                                (0xb40)
#define HWIO_PCIE_AUX_CLK_FREQ_OFF_RMSK                                                                                     0x3ff
#define HWIO_PCIE_AUX_CLK_FREQ_OFF_IN(x)            \
                in_dword(HWIO_PCIE_AUX_CLK_FREQ_OFF_ADDR(x))
#define HWIO_PCIE_AUX_CLK_FREQ_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_AUX_CLK_FREQ_OFF_ADDR(x), m)
#define HWIO_PCIE_AUX_CLK_FREQ_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_AUX_CLK_FREQ_OFF_ADDR(x),v)
#define HWIO_PCIE_AUX_CLK_FREQ_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_AUX_CLK_FREQ_OFF_ADDR(x),m,v,HWIO_PCIE_AUX_CLK_FREQ_OFF_IN(x))
#define HWIO_PCIE_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ_BMSK                                                                        0x3ff
#define HWIO_PCIE_AUX_CLK_FREQ_OFF_AUX_CLK_FREQ_SHFT                                                                            0

#define HWIO_PCIE_L1_SUBSTATES_OFF_ADDR(x)                                                                             ((x) + 0xb44)
#define HWIO_PCIE_L1_SUBSTATES_OFF_OFFS                                                                                (0xb44)
#define HWIO_PCIE_L1_SUBSTATES_OFF_RMSK                                                                                    0x3fff
#define HWIO_PCIE_L1_SUBSTATES_OFF_IN(x)            \
                in_dword(HWIO_PCIE_L1_SUBSTATES_OFF_ADDR(x))
#define HWIO_PCIE_L1_SUBSTATES_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_L1_SUBSTATES_OFF_ADDR(x), m)
#define HWIO_PCIE_L1_SUBSTATES_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_L1_SUBSTATES_OFF_ADDR(x),v)
#define HWIO_PCIE_L1_SUBSTATES_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_L1_SUBSTATES_OFF_ADDR(x),m,v,HWIO_PCIE_L1_SUBSTATES_OFF_IN(x))
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_T_PCLKACK_HIGH_BMSK                                                               0x3e00
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_T_PCLKACK_HIGH_SHFT                                                                    9
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_LOW_POWER_CLOCK_SWITCH_MODE_BMSK                                                   0x100
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_LOW_POWER_CLOCK_SWITCH_MODE_SHFT                                                       8
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_T_PCLKACK_LOW_BMSK                                                                  0xc0
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_T_PCLKACK_LOW_SHFT                                                                     6
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_T_L1_2_BMSK                                                                         0x3c
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_T_L1_2_SHFT                                                                            2
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_T_POWER_OFF_BMSK                                                                     0x3
#define HWIO_PCIE_L1_SUBSTATES_OFF_L1SUB_T_POWER_OFF_SHFT                                                                       0

#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_ADDR(x)                                                                    ((x) + 0xb48)
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_OFFS                                                                       (0xb48)
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_RMSK                                                                            0xff3
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_IN(x)            \
                in_dword(HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_ADDR(x))
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_ADDR(x), m)
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_ADDR(x),v)
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_ADDR(x),m,v,HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_IN(x))
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_PHY_POWERDOWN_BMSK                                                    0xf00
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_PHY_POWERDOWN_SHFT                                                        8
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_MAC_POWERDOWN_BMSK                                                     0xf0
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_MAC_POWERDOWN_SHFT                                                        4
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_VMAIN_ACK_BMSK                                                          0x2
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_VMAIN_ACK_SHFT                                                            1
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_FORCE_BMSK                                                              0x1
#define HWIO_PCIE_POWERDOWN_CTRL_STATUS_OFF_POWERDOWN_FORCE_SHFT                                                                0

#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_ADDR(x)                                                                    ((x) + 0xb80)
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_OFFS                                                                       (0xb80)
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_RMSK                                                                       0x3f7f3f3f
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_IN(x)            \
                in_dword(HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_ADDR(x))
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_ADDR(x), m)
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_ADDR(x),v)
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_ADDR(x),m,v,HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_IN(x))
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_MARGINING_MAX_VOLTAGE_OFFSET_BMSK                                          0x3f000000
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_MARGINING_MAX_VOLTAGE_OFFSET_SHFT                                                  24
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_MARGINING_NUM_VOLTAGE_STEPS_BMSK                                             0x7f0000
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_MARGINING_NUM_VOLTAGE_STEPS_SHFT                                                   16
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_MARGINING_MAX_TIMING_OFFSET_BMSK                                               0x3f00
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_MARGINING_MAX_TIMING_OFFSET_SHFT                                                    8
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_MARGINING_NUM_TIMING_STEPS_BMSK                                                  0x3f
#define HWIO_PCIE_GEN4_LANE_MARGINING_1_OFF_MARGINING_NUM_TIMING_STEPS_SHFT                                                     0

#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_ADDR(x)                                                                    ((x) + 0xb84)
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_OFFS                                                                       (0xb84)
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_RMSK                                                                       0x1f1f3f3f
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_IN(x)            \
                in_dword(HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_ADDR(x))
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_ADDR(x), m)
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_ADDR(x),v)
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_ADDR(x),m,v,HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_IN(x))
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_ERROR_SAMPLER_BMSK                                           0x10000000
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_ERROR_SAMPLER_SHFT                                                   28
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_REPORTING_METHOD_BMSK                                      0x8000000
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_REPORTING_METHOD_SHFT                                             27
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_LEFT_RIGHT_TIMING_BMSK                                        0x4000000
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_LEFT_RIGHT_TIMING_SHFT                                               26
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_UP_DOWN_VOLTAGE_BMSK                                          0x2000000
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_IND_UP_DOWN_VOLTAGE_SHFT                                                 25
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_VOLTAGE_SUPPORTED_BMSK                                            0x1000000
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_VOLTAGE_SUPPORTED_SHFT                                                   24
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_MAXLANES_BMSK                                                      0x1f0000
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_MAXLANES_SHFT                                                            16
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_RATE_TIMING_BMSK                                              0x3f00
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_RATE_TIMING_SHFT                                                   8
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_RATE_VOLTAGE_BMSK                                               0x3f
#define HWIO_PCIE_GEN4_LANE_MARGINING_2_OFF_MARGINING_SAMPLE_RATE_VOLTAGE_SHFT                                                  0

#define HWIO_PCIE_PIPE_RELATED_OFF_ADDR(x)                                                                             ((x) + 0xb90)
#define HWIO_PCIE_PIPE_RELATED_OFF_OFFS                                                                                (0xb90)
#define HWIO_PCIE_PIPE_RELATED_OFF_RMSK                                                                                     0x1ff
#define HWIO_PCIE_PIPE_RELATED_OFF_IN(x)            \
                in_dword(HWIO_PCIE_PIPE_RELATED_OFF_ADDR(x))
#define HWIO_PCIE_PIPE_RELATED_OFF_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_PIPE_RELATED_OFF_ADDR(x), m)
#define HWIO_PCIE_PIPE_RELATED_OFF_OUT(x, v)            \
                out_dword(HWIO_PCIE_PIPE_RELATED_OFF_ADDR(x),v)
#define HWIO_PCIE_PIPE_RELATED_OFF_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_PIPE_RELATED_OFF_ADDR(x),m,v,HWIO_PCIE_PIPE_RELATED_OFF_IN(x))
#define HWIO_PCIE_PIPE_RELATED_OFF_PIPE_GARBAGE_DATA_MODE_BMSK                                                              0x100
#define HWIO_PCIE_PIPE_RELATED_OFF_PIPE_GARBAGE_DATA_MODE_SHFT                                                                  8
#define HWIO_PCIE_PIPE_RELATED_OFF_TX_MESSAGE_BUS_MIN_WRITE_BUFFER_DEPTH_BMSK                                                0xf0
#define HWIO_PCIE_PIPE_RELATED_OFF_TX_MESSAGE_BUS_MIN_WRITE_BUFFER_DEPTH_SHFT                                                   4
#define HWIO_PCIE_PIPE_RELATED_OFF_RX_MESSAGE_BUS_WRITE_BUFFER_DEPTH_BMSK                                                     0xf
#define HWIO_PCIE_PIPE_RELATED_OFF_RX_MESSAGE_BUS_WRITE_BUFFER_DEPTH_SHFT                                                       0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_ELBI
 *--------------------------------------------------------------------------*/

#define PCIE_ELBI_REG_BASE                                                      (PCIE_GEN4X2_1_PCIE_WRAPPER_AXI_G4X2_BASE      + 0x00000f20)
#define PCIE_ELBI_REG_BASE_SIZE                                                 0xa8
#define PCIE_ELBI_REG_BASE_USED                                                 0xa4
#define PCIE_ELBI_REG_BASE_OFFS                                                 0x00000f20

#define HWIO_PCIE_ELBI_VERSION_ADDR(x)                                          ((x) + 0x0)
#define HWIO_PCIE_ELBI_VERSION_OFFS                                             (0x0)
#define HWIO_PCIE_ELBI_VERSION_RMSK                                             0xffffffff
#define HWIO_PCIE_ELBI_VERSION_IN(x)            \
                in_dword(HWIO_PCIE_ELBI_VERSION_ADDR(x))
#define HWIO_PCIE_ELBI_VERSION_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ELBI_VERSION_ADDR(x), m)
#define HWIO_PCIE_ELBI_VERSION_RESERVED_31_16_BMSK                              0xffff0000
#define HWIO_PCIE_ELBI_VERSION_RESERVED_31_16_SHFT                                      16
#define HWIO_PCIE_ELBI_VERSION_IP_CAT_VERSION_BMSK                                  0xffff
#define HWIO_PCIE_ELBI_VERSION_IP_CAT_VERSION_SHFT                                       0

#define HWIO_PCIE_ELBI_SYS_CTRL_ADDR(x)                                         ((x) + 0x4)
#define HWIO_PCIE_ELBI_SYS_CTRL_OFFS                                            (0x4)
#define HWIO_PCIE_ELBI_SYS_CTRL_RMSK                                            0xffffffff
#define HWIO_PCIE_ELBI_SYS_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_ELBI_SYS_CTRL_ADDR(x))
#define HWIO_PCIE_ELBI_SYS_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ELBI_SYS_CTRL_ADDR(x), m)
#define HWIO_PCIE_ELBI_SYS_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_ELBI_SYS_CTRL_ADDR(x),v)
#define HWIO_PCIE_ELBI_SYS_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ELBI_SYS_CTRL_ADDR(x),m,v,HWIO_PCIE_ELBI_SYS_CTRL_IN(x))
#define HWIO_PCIE_ELBI_SYS_CTRL_RESERVED_31_16_BMSK                             0xffff0000
#define HWIO_PCIE_ELBI_SYS_CTRL_RESERVED_31_16_SHFT                                     16
#define HWIO_PCIE_ELBI_SYS_CTRL_APPS_PM_XMT_PME_BMSK                                0xf000
#define HWIO_PCIE_ELBI_SYS_CTRL_APPS_PM_XMT_PME_SHFT                                    12
#define HWIO_PCIE_ELBI_SYS_CTRL_OUTBAND_PWRUP_CMD_BMSK                               0xf00
#define HWIO_PCIE_ELBI_SYS_CTRL_OUTBAND_PWRUP_CMD_SHFT                                   8
#define HWIO_PCIE_ELBI_SYS_CTRL_CLK_PM_EN_BMSK                                        0x80
#define HWIO_PCIE_ELBI_SYS_CTRL_CLK_PM_EN_SHFT                                           7
#define HWIO_PCIE_ELBI_SYS_CTRL_INIT_RST_BMSK                                         0x40
#define HWIO_PCIE_ELBI_SYS_CTRL_INIT_RST_SHFT                                            6
#define HWIO_PCIE_ELBI_SYS_CTRL_UNLOCK_MSG_BMSK                                       0x20
#define HWIO_PCIE_ELBI_SYS_CTRL_UNLOCK_MSG_SHFT                                          5
#define HWIO_PCIE_ELBI_SYS_CTRL_PME_TURNOFF_MSG_BMSK                                  0x10
#define HWIO_PCIE_ELBI_SYS_CTRL_PME_TURNOFF_MSG_SHFT                                     4
#define HWIO_PCIE_ELBI_SYS_CTRL_RESERVED_3_0_BMSK                                      0xf
#define HWIO_PCIE_ELBI_SYS_CTRL_RESERVED_3_0_SHFT                                        0

#define HWIO_PCIE_ELBI_SYS_STTS_ADDR(x)                                         ((x) + 0x8)
#define HWIO_PCIE_ELBI_SYS_STTS_OFFS                                            (0x8)
#define HWIO_PCIE_ELBI_SYS_STTS_RMSK                                            0xfffffff7
#define HWIO_PCIE_ELBI_SYS_STTS_IN(x)            \
                in_dword(HWIO_PCIE_ELBI_SYS_STTS_ADDR(x))
#define HWIO_PCIE_ELBI_SYS_STTS_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ELBI_SYS_STTS_ADDR(x), m)
#define HWIO_PCIE_ELBI_SYS_STTS_RESERVED_31_21_BMSK                             0xffe00000
#define HWIO_PCIE_ELBI_SYS_STTS_RESERVED_31_21_SHFT                                     21
#define HWIO_PCIE_ELBI_SYS_STTS_PM_CURNT_STATE_BMSK                               0x1c0000
#define HWIO_PCIE_ELBI_SYS_STTS_PM_CURNT_STATE_SHFT                                     18
#define HWIO_PCIE_ELBI_SYS_STTS_XMLH_LTSSM_STATE_BMSK                              0x3f000
#define HWIO_PCIE_ELBI_SYS_STTS_XMLH_LTSSM_STATE_SHFT                                   12
#define HWIO_PCIE_ELBI_SYS_STTS_XMLH_IN_RL0S_BMSK                                    0x800
#define HWIO_PCIE_ELBI_SYS_STTS_XMLH_IN_RL0S_SHFT                                       11
#define HWIO_PCIE_ELBI_SYS_STTS_XMLH_LINK_UP_BMSK                                    0x400
#define HWIO_PCIE_ELBI_SYS_STTS_XMLH_LINK_UP_SHFT                                       10
#define HWIO_PCIE_ELBI_SYS_STTS_CFG_HW_AUTO_SP_DIS_BMSK                              0x200
#define HWIO_PCIE_ELBI_SYS_STTS_CFG_HW_AUTO_SP_DIS_SHFT                                  9
#define HWIO_PCIE_ELBI_SYS_STTS_CPL_TIMEOUT_BMSK                                     0x100
#define HWIO_PCIE_ELBI_SYS_STTS_CPL_TIMEOUT_SHFT                                         8
#define HWIO_PCIE_ELBI_SYS_STTS_RESERVED_7_5_BMSK                                     0xe0
#define HWIO_PCIE_ELBI_SYS_STTS_RESERVED_7_5_SHFT                                        5
#define HWIO_PCIE_ELBI_SYS_STTS_RADMX_RSP_CMPSR_ERR_BMSK                              0x10
#define HWIO_PCIE_ELBI_SYS_STTS_RADMX_RSP_CMPSR_ERR_SHFT                                 4
#define HWIO_PCIE_ELBI_SYS_STTS_BLK_TLP_BMSK                                           0x4
#define HWIO_PCIE_ELBI_SYS_STTS_BLK_TLP_SHFT                                             2
#define HWIO_PCIE_ELBI_SYS_STTS_PME_TO_ACK_BMSK                                        0x2
#define HWIO_PCIE_ELBI_SYS_STTS_PME_TO_ACK_SHFT                                          1
#define HWIO_PCIE_ELBI_SYS_STTS_LINK_REQ_RST_NOT_BMSK                                  0x1
#define HWIO_PCIE_ELBI_SYS_STTS_LINK_REQ_RST_NOT_SHFT                                    0
#define HWIO_PCIE_ELBI_SYS_STTS_LINK_REQ_RST_NOT_CORE_REQUESTING_RESET_FVAL            0x0
#define HWIO_PCIE_ELBI_SYS_STTS_LINK_REQ_RST_NOT_ACTIVE_FVAL                           0x1

#define HWIO_PCIE_ELBI_SYS_CLR_ADDR(x)                                          ((x) + 0xc)
#define HWIO_PCIE_ELBI_SYS_CLR_OFFS                                             (0xc)
#define HWIO_PCIE_ELBI_SYS_CLR_RMSK                                             0xfffffffe
#define HWIO_PCIE_ELBI_SYS_CLR_IN(x)            \
                in_dword(HWIO_PCIE_ELBI_SYS_CLR_ADDR(x))
#define HWIO_PCIE_ELBI_SYS_CLR_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ELBI_SYS_CLR_ADDR(x), m)
#define HWIO_PCIE_ELBI_SYS_CLR_OUT(x, v)            \
                out_dword(HWIO_PCIE_ELBI_SYS_CLR_ADDR(x),v)
#define HWIO_PCIE_ELBI_SYS_CLR_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ELBI_SYS_CLR_ADDR(x),m,v,HWIO_PCIE_ELBI_SYS_CLR_IN(x))
#define HWIO_PCIE_ELBI_SYS_CLR_RESERVED_31_9_BMSK                               0xfffffe00
#define HWIO_PCIE_ELBI_SYS_CLR_RESERVED_31_9_SHFT                                        9
#define HWIO_PCIE_ELBI_SYS_CLR_CPL_TIMEOUT_BMSK                                      0x100
#define HWIO_PCIE_ELBI_SYS_CLR_CPL_TIMEOUT_SHFT                                          8
#define HWIO_PCIE_ELBI_SYS_CLR_RESERVED_7_6_BMSK                                      0xc0
#define HWIO_PCIE_ELBI_SYS_CLR_RESERVED_7_6_SHFT                                         6
#define HWIO_PCIE_ELBI_SYS_CLR_GM_RSP_CMPSR_ERR_BMSK                                  0x20
#define HWIO_PCIE_ELBI_SYS_CLR_GM_RSP_CMPSR_ERR_SHFT                                     5
#define HWIO_PCIE_ELBI_SYS_CLR_RADMX_RSP_CMPSR_ERR_BMSK                               0x10
#define HWIO_PCIE_ELBI_SYS_CLR_RADMX_RSP_CMPSR_ERR_SHFT                                  4
#define HWIO_PCIE_ELBI_SYS_CLR_RESERVED_3_2_BMSK                                       0xc
#define HWIO_PCIE_ELBI_SYS_CLR_RESERVED_3_2_SHFT                                         2
#define HWIO_PCIE_ELBI_SYS_CLR_PME_TO_ACK_BMSK                                         0x2
#define HWIO_PCIE_ELBI_SYS_CLR_PME_TO_ACK_SHFT                                           1

#define HWIO_PCIE_ELBI_TESTBUS_CTRL_ADDR(x)                                     ((x) + 0x20)
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_OFFS                                        (0x20)
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_RMSK                                        0xffffffff
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_IN(x)            \
                in_dword(HWIO_PCIE_ELBI_TESTBUS_CTRL_ADDR(x))
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ELBI_TESTBUS_CTRL_ADDR(x), m)
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_OUT(x, v)            \
                out_dword(HWIO_PCIE_ELBI_TESTBUS_CTRL_ADDR(x),v)
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ELBI_TESTBUS_CTRL_ADDR(x),m,v,HWIO_PCIE_ELBI_TESTBUS_CTRL_IN(x))
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_RESERVED_31_3_BMSK                          0xfffffff8
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_RESERVED_31_3_SHFT                                   3
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_DIAG_CTRL_BUS_BMSK                                 0x7
#define HWIO_PCIE_ELBI_TESTBUS_CTRL_DIAG_CTRL_BUS_SHFT                                   0

#define HWIO_PCIE_ELBI_DEBUG_INFO_EI_ADDR(x)                                    ((x) + 0xa0)
#define HWIO_PCIE_ELBI_DEBUG_INFO_EI_OFFS                                       (0xa0)
#define HWIO_PCIE_ELBI_DEBUG_INFO_EI_RMSK                                       0xffffffff
#define HWIO_PCIE_ELBI_DEBUG_INFO_EI_IN(x)            \
                in_dword(HWIO_PCIE_ELBI_DEBUG_INFO_EI_ADDR(x))
#define HWIO_PCIE_ELBI_DEBUG_INFO_EI_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ELBI_DEBUG_INFO_EI_ADDR(x), m)
#define HWIO_PCIE_ELBI_DEBUG_INFO_EI_RESERVED_31_16_BMSK                        0xffff0000
#define HWIO_PCIE_ELBI_DEBUG_INFO_EI_RESERVED_31_16_SHFT                                16
#define HWIO_PCIE_ELBI_DEBUG_INFO_EI_BUS_BMSK                                       0xffff
#define HWIO_PCIE_ELBI_DEBUG_INFO_EI_BUS_SHFT                                            0

#define HWIO_PCIE_ELBI_CS2_ENABLE_ADDR(x)                                       ((x) + 0xa4)
#define HWIO_PCIE_ELBI_CS2_ENABLE_OFFS                                          (0xa4)
#define HWIO_PCIE_ELBI_CS2_ENABLE_RMSK                                          0xffffffff
#define HWIO_PCIE_ELBI_CS2_ENABLE_IN(x)            \
                in_dword(HWIO_PCIE_ELBI_CS2_ENABLE_ADDR(x))
#define HWIO_PCIE_ELBI_CS2_ENABLE_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_ELBI_CS2_ENABLE_ADDR(x), m)
#define HWIO_PCIE_ELBI_CS2_ENABLE_OUT(x, v)            \
                out_dword(HWIO_PCIE_ELBI_CS2_ENABLE_ADDR(x),v)
#define HWIO_PCIE_ELBI_CS2_ENABLE_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_ELBI_CS2_ENABLE_ADDR(x),m,v,HWIO_PCIE_ELBI_CS2_ENABLE_IN(x))
#define HWIO_PCIE_ELBI_CS2_ENABLE_RESERVED_31_1_BMSK                            0xfffffffe
#define HWIO_PCIE_ELBI_CS2_ENABLE_RESERVED_31_1_SHFT                                     1
#define HWIO_PCIE_ELBI_CS2_ENABLE_ENABLE_BMSK                                          0x1
#define HWIO_PCIE_ELBI_CS2_ENABLE_ENABLE_SHFT                                            0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_DWC_PCIE_DM_IATU
 *--------------------------------------------------------------------------*/

#define PCIE_DWC_PCIE_DM_IATU_REG_BASE                                                                    (PCIE_GEN4X2_1_PCIE_WRAPPER_AXI_G4X2_BASE      + 0x00001000)
#define PCIE_DWC_PCIE_DM_IATU_REG_BASE_SIZE                                                               0x1000
#define PCIE_DWC_PCIE_DM_IATU_REG_BASE_USED                                                               0xf20
#define PCIE_DWC_PCIE_DM_IATU_REG_BASE_OFFS                                                               0x00001000

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR(x)                                               ((x) + 0x0)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_OFFS                                                  (0x0)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_RMSK                                                    0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_CTRL_1_FUNC_NUM_BMSK                                    0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_CTRL_1_FUNC_NUM_SHFT                                          20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_PH_BMSK                                                  0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_PH_SHFT                                                       18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_INCREASE_REGION_SIZE_BMSK                                 0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_INCREASE_REGION_SIZE_SHFT                                     13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TH_BMSK                                                   0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TH_SHFT                                                       12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ATTR_BMSK                                                  0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_ATTR_SHFT                                                      9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TD_BMSK                                                    0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TD_SHFT                                                        8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TC_BMSK                                                     0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TC_SHFT                                                        5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TYPE_BMSK                                                   0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0_TYPE_SHFT                                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_ADDR(base,a)                                          ((base) + 0X0 + (0x200*(a)))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_OFFS(a)                                               (0X0 + (0x200*(a)))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_RMSK                                                    0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_MAXa                                                           8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_RMSK)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_CTRL_1_FUNC_NUM_BMSK                                    0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_CTRL_1_FUNC_NUM_SHFT                                          20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_PH_BMSK                                                  0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_PH_SHFT                                                       18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_INCREASE_REGION_SIZE_BMSK                                 0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_INCREASE_REGION_SIZE_SHFT                                     13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_TH_BMSK                                                   0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_TH_SHFT                                                       12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_ATTR_BMSK                                                  0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_ATTR_SHFT                                                      9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_TD_BMSK                                                    0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_TD_SHFT                                                        8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_TC_BMSK                                                     0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_TC_SHFT                                                        5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_TYPE_BMSK                                                   0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_a_TYPE_SHFT                                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR(x)                                               ((x) + 0x4)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_OFFS                                                  (0x4)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_RMSK                                                  0xb0ffffff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_REGION_EN_BMSK                                        0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_REGION_EN_SHFT                                                31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INVERT_MODE_BMSK                                      0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INVERT_MODE_SHFT                                              29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_CFG_SHIFT_MODE_BMSK                                   0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_CFG_SHIFT_MODE_SHFT                                           28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_HEADER_SUBSTITUTE_EN_BMSK                               0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_HEADER_SUBSTITUTE_EN_SHFT                                     23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INHIBIT_PAYLOAD_BMSK                                    0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_INHIBIT_PAYLOAD_SHFT                                          22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TLP_HEADER_FIELDS_BYPASS_BMSK                           0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TLP_HEADER_FIELDS_BYPASS_SHFT                                 21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_SNP_BMSK                                                0x100000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_SNP_SHFT                                                      20
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_FUNC_BYPASS_BMSK                                         0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_FUNC_BYPASS_SHFT                                              19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_MSB2BITS_TAG_BMSK                                        0x60000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_MSB2BITS_TAG_SHFT                                             17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_SUBSTITUTE_EN_BMSK                                   0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_SUBSTITUTE_EN_SHFT                                        16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_BMSK                                                  0xff00
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_SHFT                                                       8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_MSG_CODE_BMSK                                               0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0_MSG_CODE_SHFT                                                  0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_ADDR(base,a)                                          ((base) + 0X4 + (0x200*(a)))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_OFFS(a)                                               (0X4 + (0x200*(a)))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_RMSK                                                  0xb0ffffff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_MAXa                                                           8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_RMSK)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_REGION_EN_BMSK                                        0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_REGION_EN_SHFT                                                31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_INVERT_MODE_BMSK                                      0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_INVERT_MODE_SHFT                                              29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_CFG_SHIFT_MODE_BMSK                                   0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_CFG_SHIFT_MODE_SHFT                                           28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_HEADER_SUBSTITUTE_EN_BMSK                               0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_HEADER_SUBSTITUTE_EN_SHFT                                     23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_INHIBIT_PAYLOAD_BMSK                                    0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_INHIBIT_PAYLOAD_SHFT                                          22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_TLP_HEADER_FIELDS_BYPASS_BMSK                           0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_TLP_HEADER_FIELDS_BYPASS_SHFT                                 21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_SNP_BMSK                                                0x100000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_SNP_SHFT                                                      20
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_FUNC_BYPASS_BMSK                                         0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_FUNC_BYPASS_SHFT                                              19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_MSB2BITS_TAG_BMSK                                        0x60000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_MSB2BITS_TAG_SHFT                                             17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_TAG_SUBSTITUTE_EN_BMSK                                   0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_TAG_SUBSTITUTE_EN_SHFT                                        16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_TAG_BMSK                                                  0xff00
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_TAG_SHFT                                                       8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_MSG_CODE_BMSK                                               0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_a_MSG_CODE_SHFT                                                  0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x)                                               ((x) + 0x8)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_OFFS                                                  (0x8)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_RMSK                                                  0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_RW_BMSK                                      0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_RW_SHFT                                              12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_HW_BMSK                                           0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_HW_SHFT                                               0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a)                                          ((base) + 0X8 + (0x200*(a)))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_OFFS(a)                                               (0X8 + (0x200*(a)))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_RMSK                                                  0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_MAXa                                                           8
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_RMSK)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_LWR_BASE_RW_BMSK                                      0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_LWR_BASE_RW_SHFT                                              12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_LWR_BASE_HW_BMSK                                           0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_a_LWR_BASE_HW_SHFT                                               0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x)                                             ((x) + 0xc)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_OFFS                                                (0xc)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_UPPER_BASE_RW_BMSK                                  0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_UPPER_BASE_RW_SHFT                                           0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a)                                        ((base) + 0XC + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_OFFS(a)                                             (0XC + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_MAXa                                                         8
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_RMSK)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_UPPER_BASE_RW_BMSK                                  0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_a_UPPER_BASE_RW_SHFT                                           0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x)                                                  ((x) + 0x10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_OFFS                                                     (0x10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_RMSK                                                     0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_HW_BMSK                                            0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_HW_SHFT                                                4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_CBUF_INCR_BMSK                                                  0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0_CBUF_INCR_SHFT                                                    0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a)                                             ((base) + 0X10 + (0x200*(a)))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_OFFS(a)                                                  (0X10 + (0x200*(a)))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_RMSK                                                     0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_MAXa                                                              8
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_RMSK)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_LIMIT_ADDR_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_LIMIT_ADDR_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_LIMIT_ADDR_HW_BMSK                                            0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_LIMIT_ADDR_HW_SHFT                                                4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_CBUF_INCR_BMSK                                                  0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_a_CBUF_INCR_SHFT                                                    0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x)                                             ((x) + 0x14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_OFFS                                                (0x14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_LWR_TARGET_RW_OUTBOUND_BMSK                         0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_LWR_TARGET_RW_OUTBOUND_SHFT                                  0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a)                                        ((base) + 0X14 + (0x200*(a)))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_OFFS(a)                                             (0X14 + (0x200*(a)))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_MAXa                                                         8
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_RMSK)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_LWR_TARGET_RW_OUTBOUND_BMSK                         0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_a_LWR_TARGET_RW_OUTBOUND_SHFT                                  0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x)                                           ((x) + 0x18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_OFFS                                              (0x18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_RMSK                                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_UPPER_TARGET_RW_BMSK                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_UPPER_TARGET_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a)                                      ((base) + 0X18 + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_OFFS(a)                                           (0X18 + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_RMSK                                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_MAXa                                                       8
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_RMSK)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_UPPER_TARGET_RW_BMSK                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_a_UPPER_TARGET_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x)                                             ((x) + 0x20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_OFFS                                                (0x20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_HW_BMSK                             0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_HW_SHFT                                      8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_RW_BMSK                                   0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_RW_SHFT                                      0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a)                                        ((base) + 0X20 + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_OFFS(a)                                             (0X20 + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_MAXa                                                         8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_RMSK)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_UPPR_LIMIT_ADDR_HW_BMSK                             0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_UPPR_LIMIT_ADDR_HW_SHFT                                      8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_UPPR_LIMIT_ADDR_RW_BMSK                                   0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_a_UPPR_LIMIT_ADDR_RW_SHFT                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR(x)                                                ((x) + 0x100)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_OFFS                                                   (0x100)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_RMSK                                                     0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_CTRL_1_FUNC_NUM_BMSK                                     0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_CTRL_1_FUNC_NUM_SHFT                                           20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_PH_BMSK                                                   0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_PH_SHFT                                                        18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_INCREASE_REGION_SIZE_BMSK                                  0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_INCREASE_REGION_SIZE_SHFT                                      13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_TH_BMSK                                                    0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_TH_SHFT                                                        12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_ATTR_SHFT                                                       9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_TD_BMSK                                                     0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_TD_SHFT                                                         8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_TC_BMSK                                                      0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_TC_SHFT                                                         5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0_TYPE_SHFT                                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_ADDR(base,a)                                           ((base) + 0X100 + (0x200*(a)))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_OFFS(a)                                                (0X100 + (0x200*(a)))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_RMSK                                                     0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_MAXa                                                            8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_RMSK)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_CTRL_1_FUNC_NUM_BMSK                                     0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_CTRL_1_FUNC_NUM_SHFT                                           20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_PH_BMSK                                                   0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_PH_SHFT                                                        18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_INCREASE_REGION_SIZE_BMSK                                  0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_INCREASE_REGION_SIZE_SHFT                                      13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_TH_BMSK                                                    0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_TH_SHFT                                                        12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_ATTR_SHFT                                                       9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_TD_BMSK                                                     0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_TD_SHFT                                                         8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_TC_BMSK                                                      0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_TC_SHFT                                                         5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_a_TYPE_SHFT                                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR(x)                                                ((x) + 0x104)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_OFFS                                                   (0x104)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_RMSK                                                   0xfbebe7ff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_REGION_EN_SHFT                                                 31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_MATCH_MODE_SHFT                                                30
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_INVERT_MODE_SHFT                                               29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_CFG_SHIFT_MODE_SHFT                                            28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUZZY_TYPE_MATCH_CODE_BMSK                              0x8000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUZZY_TYPE_MATCH_CODE_SHFT                                     27
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_RESPONSE_CODE_BMSK                                      0x3000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_RESPONSE_CODE_SHFT                                             24
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_SINGLE_ADDR_LOC_TRANS_EN_BMSK                            0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_SINGLE_ADDR_LOC_TRANS_EN_SHFT                                  23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_PH_MATCH_EN_BMSK                                         0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_PH_MATCH_EN_SHFT                                               22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_MATCH_EN_BMSK                                   0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_MATCH_EN_SHFT                                         21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUNC_NUM_MATCH_EN_BMSK                                    0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_FUNC_NUM_MATCH_EN_SHFT                                         19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_TH_MATCH_EN_BMSK                                          0x20000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_TH_MATCH_EN_SHFT                                               17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_ATTR_MATCH_EN_SHFT                                             16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_TD_MATCH_EN_SHFT                                               15
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_TC_MATCH_EN_SHFT                                               14
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_TYPE_MATCH_MODE_BMSK                                   0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_TYPE_MATCH_MODE_SHFT                                       13
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_BAR_NUM_BMSK                                                0x700
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_BAR_NUM_SHFT                                                    8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_SHFT                                                   0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_ADDR(base,a)                                           ((base) + 0X104 + (0x200*(a)))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_OFFS(a)                                                (0X104 + (0x200*(a)))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_RMSK                                                   0xfbebe7ff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_MAXa                                                            8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_RMSK)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_REGION_EN_SHFT                                                 31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_MATCH_MODE_SHFT                                                30
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_INVERT_MODE_SHFT                                               29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_CFG_SHIFT_MODE_SHFT                                            28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_FUZZY_TYPE_MATCH_CODE_BMSK                              0x8000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_FUZZY_TYPE_MATCH_CODE_SHFT                                     27
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_RESPONSE_CODE_BMSK                                      0x3000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_RESPONSE_CODE_SHFT                                             24
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_SINGLE_ADDR_LOC_TRANS_EN_BMSK                            0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_SINGLE_ADDR_LOC_TRANS_EN_SHFT                                  23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_PH_MATCH_EN_BMSK                                         0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_PH_MATCH_EN_SHFT                                               22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_MSG_CODE_MATCH_EN_BMSK                                   0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_MSG_CODE_MATCH_EN_SHFT                                         21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_FUNC_NUM_MATCH_EN_BMSK                                    0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_FUNC_NUM_MATCH_EN_SHFT                                         19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_TH_MATCH_EN_BMSK                                          0x20000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_TH_MATCH_EN_SHFT                                               17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_ATTR_MATCH_EN_SHFT                                             16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_TD_MATCH_EN_SHFT                                               15
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_TC_MATCH_EN_SHFT                                               14
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_MSG_TYPE_MATCH_MODE_BMSK                                   0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_MSG_TYPE_MATCH_MODE_SHFT                                       13
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_BAR_NUM_BMSK                                                0x700
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_BAR_NUM_SHFT                                                    8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_a_MSG_CODE_SHFT                                                   0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR(x)                                                ((x) + 0x108)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_OFFS                                                   (0x108)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_RMSK                                                   0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_HW_SHFT                                                0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a)                                           ((base) + 0X108 + (0x200*(a)))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_OFFS(a)                                                (0X108 + (0x200*(a)))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_RMSK                                                   0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_MAXa                                                            8
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_RMSK)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_LWR_BASE_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_a_LWR_BASE_HW_SHFT                                                0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR(x)                                              ((x) + 0x10c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_OFFS                                                 (0x10c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0_UPPER_BASE_RW_SHFT                                            0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a)                                         ((base) + 0X10C + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_OFFS(a)                                              (0X10C + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_MAXa                                                          8
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_RMSK)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_a_UPPER_BASE_RW_SHFT                                            0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x)                                                   ((x) + 0x110)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_OFFS                                                      (0x110)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_RMSK                                                      0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_RW_BMSK                                        0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_RW_SHFT                                                12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_HW_BMSK                                             0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_HW_SHFT                                                 4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_CBUF_INCR_BMSK                                                   0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0_CBUF_INCR_SHFT                                                     0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a)                                              ((base) + 0X110 + (0x200*(a)))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_OFFS(a)                                                   (0X110 + (0x200*(a)))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_RMSK                                                      0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_MAXa                                                               8
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_RMSK)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_LIMIT_ADDR_RW_BMSK                                        0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_LIMIT_ADDR_RW_SHFT                                                12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_LIMIT_ADDR_HW_BMSK                                             0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_LIMIT_ADDR_HW_SHFT                                                 4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_CBUF_INCR_BMSK                                                   0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_a_CBUF_INCR_SHFT                                                     0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR(x)                                              ((x) + 0x114)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_OFFS                                                 (0x114)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_RW_SHFT                                           12
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_HW_SHFT                                            0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a)                                         ((base) + 0X114 + (0x200*(a)))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_OFFS(a)                                              (0X114 + (0x200*(a)))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_MAXa                                                          8
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_RMSK)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_LWR_TARGET_RW_SHFT                                           12
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_a_LWR_TARGET_HW_SHFT                                            0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR(x)                                            ((x) + 0x118)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_OFFS                                               (0x118)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_RMSK                                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_UPPER_TARGET_RW_SHFT                                        0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a)                                       ((base) + 0X118 + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_OFFS(a)                                            (0X118 + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_RMSK                                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_MAXa                                                        8
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_RMSK)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_a_UPPER_TARGET_RW_SHFT                                        0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x)                                              ((x) + 0x120)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_OFFS                                                 (0x120)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_HW_BMSK                              0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_HW_SHFT                                       8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_RW_BMSK                                    0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a)                                         ((base) + 0X120 + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_OFFS(a)                                              (0X120 + (0x200*(a)))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_MAXa                                                          8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_INI(base,a)                \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a), HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_RMSK)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_INMI(base,a,mask)        \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a), mask)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_OUTI(base,a,val)        \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a),val)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_OUTMI(base,a,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_ADDR(base,a),mask,val,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_INI(base,a))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_UPPR_LIMIT_ADDR_HW_BMSK                              0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_UPPR_LIMIT_ADDR_HW_SHFT                                       8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_UPPR_LIMIT_ADDR_RW_BMSK                                    0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_a_UPPR_LIMIT_ADDR_RW_SHFT                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR(x)                                               ((x) + 0x200)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_OFFS                                                  (0x200)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_RMSK                                                    0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_CTRL_1_FUNC_NUM_BMSK                                    0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_CTRL_1_FUNC_NUM_SHFT                                          20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_PH_BMSK                                                  0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_PH_SHFT                                                       18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_INCREASE_REGION_SIZE_BMSK                                 0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_INCREASE_REGION_SIZE_SHFT                                     13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TH_BMSK                                                   0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TH_SHFT                                                       12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ATTR_BMSK                                                  0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_ATTR_SHFT                                                      9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TD_BMSK                                                    0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TD_SHFT                                                        8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TC_BMSK                                                     0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TC_SHFT                                                        5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TYPE_BMSK                                                   0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_1_TYPE_SHFT                                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR(x)                                               ((x) + 0x204)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_OFFS                                                  (0x204)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_RMSK                                                  0xb0ffffff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_REGION_EN_BMSK                                        0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_REGION_EN_SHFT                                                31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INVERT_MODE_BMSK                                      0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INVERT_MODE_SHFT                                              29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_CFG_SHIFT_MODE_BMSK                                   0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_CFG_SHIFT_MODE_SHFT                                           28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_HEADER_SUBSTITUTE_EN_BMSK                               0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_HEADER_SUBSTITUTE_EN_SHFT                                     23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INHIBIT_PAYLOAD_BMSK                                    0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_INHIBIT_PAYLOAD_SHFT                                          22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TLP_HEADER_FIELDS_BYPASS_BMSK                           0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TLP_HEADER_FIELDS_BYPASS_SHFT                                 21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_SNP_BMSK                                                0x100000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_SNP_SHFT                                                      20
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_FUNC_BYPASS_BMSK                                         0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_FUNC_BYPASS_SHFT                                              19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_MSB2BITS_TAG_BMSK                                        0x60000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_MSB2BITS_TAG_SHFT                                             17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_SUBSTITUTE_EN_BMSK                                   0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_SUBSTITUTE_EN_SHFT                                        16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_BMSK                                                  0xff00
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_SHFT                                                       8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_MSG_CODE_BMSK                                               0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_1_MSG_CODE_SHFT                                                  0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x)                                               ((x) + 0x208)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_OFFS                                                  (0x208)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_RMSK                                                  0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_RW_BMSK                                      0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_RW_SHFT                                              12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_HW_BMSK                                           0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_HW_SHFT                                               0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x)                                             ((x) + 0x20c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_OFFS                                                (0x20c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_UPPER_BASE_RW_BMSK                                  0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_UPPER_BASE_RW_SHFT                                           0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x)                                                  ((x) + 0x210)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_OFFS                                                     (0x210)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_RMSK                                                     0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_HW_BMSK                                            0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_HW_SHFT                                                4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_CBUF_INCR_BMSK                                                  0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_1_CBUF_INCR_SHFT                                                    0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x)                                             ((x) + 0x214)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_OFFS                                                (0x214)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_LWR_TARGET_RW_OUTBOUND_BMSK                         0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_LWR_TARGET_RW_OUTBOUND_SHFT                                  0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x)                                           ((x) + 0x218)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_OFFS                                              (0x218)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_RMSK                                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_UPPER_TARGET_RW_BMSK                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_UPPER_TARGET_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x)                                             ((x) + 0x220)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_OFFS                                                (0x220)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_HW_BMSK                             0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_HW_SHFT                                      8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_RW_BMSK                                   0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_RW_SHFT                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR(x)                                                ((x) + 0x300)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_OFFS                                                   (0x300)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_RMSK                                                     0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_CTRL_1_FUNC_NUM_BMSK                                     0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_CTRL_1_FUNC_NUM_SHFT                                           20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_PH_BMSK                                                   0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_PH_SHFT                                                        18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_INCREASE_REGION_SIZE_BMSK                                  0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_INCREASE_REGION_SIZE_SHFT                                      13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_TH_BMSK                                                    0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_TH_SHFT                                                        12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_ATTR_SHFT                                                       9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_TD_BMSK                                                     0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_TD_SHFT                                                         8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_TC_BMSK                                                      0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_TC_SHFT                                                         5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_1_TYPE_SHFT                                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR(x)                                                ((x) + 0x304)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_OFFS                                                   (0x304)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_RMSK                                                   0xfbebe7ff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_REGION_EN_SHFT                                                 31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_MATCH_MODE_SHFT                                                30
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_INVERT_MODE_SHFT                                               29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_CFG_SHIFT_MODE_SHFT                                            28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUZZY_TYPE_MATCH_CODE_BMSK                              0x8000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUZZY_TYPE_MATCH_CODE_SHFT                                     27
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_RESPONSE_CODE_BMSK                                      0x3000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_RESPONSE_CODE_SHFT                                             24
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_SINGLE_ADDR_LOC_TRANS_EN_BMSK                            0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_SINGLE_ADDR_LOC_TRANS_EN_SHFT                                  23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_PH_MATCH_EN_BMSK                                         0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_PH_MATCH_EN_SHFT                                               22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_MATCH_EN_BMSK                                   0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_MATCH_EN_SHFT                                         21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUNC_NUM_MATCH_EN_BMSK                                    0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_FUNC_NUM_MATCH_EN_SHFT                                         19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_TH_MATCH_EN_BMSK                                          0x20000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_TH_MATCH_EN_SHFT                                               17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_ATTR_MATCH_EN_SHFT                                             16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_TD_MATCH_EN_SHFT                                               15
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_TC_MATCH_EN_SHFT                                               14
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_TYPE_MATCH_MODE_BMSK                                   0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_TYPE_MATCH_MODE_SHFT                                       13
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_BAR_NUM_BMSK                                                0x700
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_BAR_NUM_SHFT                                                    8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_SHFT                                                   0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR(x)                                                ((x) + 0x308)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_OFFS                                                   (0x308)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_RMSK                                                   0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_HW_SHFT                                                0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR(x)                                              ((x) + 0x30c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_OFFS                                                 (0x30c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_1_UPPER_BASE_RW_SHFT                                            0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x)                                                   ((x) + 0x310)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_OFFS                                                      (0x310)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_RMSK                                                      0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_RW_BMSK                                        0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_RW_SHFT                                                12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_HW_BMSK                                             0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_HW_SHFT                                                 4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_CBUF_INCR_BMSK                                                   0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_1_CBUF_INCR_SHFT                                                     0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR(x)                                              ((x) + 0x314)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_OFFS                                                 (0x314)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_RW_SHFT                                           12
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_HW_SHFT                                            0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR(x)                                            ((x) + 0x318)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_OFFS                                               (0x318)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_RMSK                                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_UPPER_TARGET_RW_SHFT                                        0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x)                                              ((x) + 0x320)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_OFFS                                                 (0x320)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_HW_BMSK                              0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_HW_SHFT                                       8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_RW_BMSK                                    0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_RW_SHFT                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR(x)                                               ((x) + 0x400)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_OFFS                                                  (0x400)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_RMSK                                                    0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_CTRL_1_FUNC_NUM_BMSK                                    0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_CTRL_1_FUNC_NUM_SHFT                                          20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_PH_BMSK                                                  0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_PH_SHFT                                                       18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_INCREASE_REGION_SIZE_BMSK                                 0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_INCREASE_REGION_SIZE_SHFT                                     13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TH_BMSK                                                   0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TH_SHFT                                                       12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ATTR_BMSK                                                  0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_ATTR_SHFT                                                      9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TD_BMSK                                                    0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TD_SHFT                                                        8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TC_BMSK                                                     0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TC_SHFT                                                        5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TYPE_BMSK                                                   0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_2_TYPE_SHFT                                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR(x)                                               ((x) + 0x404)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_OFFS                                                  (0x404)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_RMSK                                                  0xb0ffffff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_REGION_EN_BMSK                                        0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_REGION_EN_SHFT                                                31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INVERT_MODE_BMSK                                      0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INVERT_MODE_SHFT                                              29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_CFG_SHIFT_MODE_BMSK                                   0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_CFG_SHIFT_MODE_SHFT                                           28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_HEADER_SUBSTITUTE_EN_BMSK                               0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_HEADER_SUBSTITUTE_EN_SHFT                                     23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INHIBIT_PAYLOAD_BMSK                                    0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_INHIBIT_PAYLOAD_SHFT                                          22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TLP_HEADER_FIELDS_BYPASS_BMSK                           0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TLP_HEADER_FIELDS_BYPASS_SHFT                                 21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_SNP_BMSK                                                0x100000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_SNP_SHFT                                                      20
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_FUNC_BYPASS_BMSK                                         0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_FUNC_BYPASS_SHFT                                              19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_MSB2BITS_TAG_BMSK                                        0x60000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_MSB2BITS_TAG_SHFT                                             17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_SUBSTITUTE_EN_BMSK                                   0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_SUBSTITUTE_EN_SHFT                                        16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_BMSK                                                  0xff00
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_SHFT                                                       8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_MSG_CODE_BMSK                                               0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_2_MSG_CODE_SHFT                                                  0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x)                                               ((x) + 0x408)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_OFFS                                                  (0x408)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_RMSK                                                  0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_RW_BMSK                                      0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_RW_SHFT                                              12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_HW_BMSK                                           0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_HW_SHFT                                               0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x)                                             ((x) + 0x40c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_OFFS                                                (0x40c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_UPPER_BASE_RW_BMSK                                  0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_UPPER_BASE_RW_SHFT                                           0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x)                                                  ((x) + 0x410)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_OFFS                                                     (0x410)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_RMSK                                                     0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_HW_BMSK                                            0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_HW_SHFT                                                4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_CBUF_INCR_BMSK                                                  0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_2_CBUF_INCR_SHFT                                                    0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x)                                             ((x) + 0x414)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_OFFS                                                (0x414)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_LWR_TARGET_RW_OUTBOUND_BMSK                         0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_LWR_TARGET_RW_OUTBOUND_SHFT                                  0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x)                                           ((x) + 0x418)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_OFFS                                              (0x418)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_RMSK                                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_UPPER_TARGET_RW_BMSK                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_UPPER_TARGET_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x)                                             ((x) + 0x420)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_OFFS                                                (0x420)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_HW_BMSK                             0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_HW_SHFT                                      8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_RW_BMSK                                   0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_RW_SHFT                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR(x)                                                ((x) + 0x500)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_OFFS                                                   (0x500)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_RMSK                                                     0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_CTRL_1_FUNC_NUM_BMSK                                     0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_CTRL_1_FUNC_NUM_SHFT                                           20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_PH_BMSK                                                   0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_PH_SHFT                                                        18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_INCREASE_REGION_SIZE_BMSK                                  0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_INCREASE_REGION_SIZE_SHFT                                      13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_TH_BMSK                                                    0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_TH_SHFT                                                        12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_ATTR_SHFT                                                       9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_TD_BMSK                                                     0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_TD_SHFT                                                         8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_TC_BMSK                                                      0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_TC_SHFT                                                         5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_2_TYPE_SHFT                                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR(x)                                                ((x) + 0x504)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_OFFS                                                   (0x504)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_RMSK                                                   0xfbebe7ff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_REGION_EN_SHFT                                                 31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_MATCH_MODE_SHFT                                                30
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_INVERT_MODE_SHFT                                               29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_CFG_SHIFT_MODE_SHFT                                            28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUZZY_TYPE_MATCH_CODE_BMSK                              0x8000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUZZY_TYPE_MATCH_CODE_SHFT                                     27
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_RESPONSE_CODE_BMSK                                      0x3000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_RESPONSE_CODE_SHFT                                             24
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_SINGLE_ADDR_LOC_TRANS_EN_BMSK                            0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_SINGLE_ADDR_LOC_TRANS_EN_SHFT                                  23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_PH_MATCH_EN_BMSK                                         0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_PH_MATCH_EN_SHFT                                               22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_MATCH_EN_BMSK                                   0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_MATCH_EN_SHFT                                         21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUNC_NUM_MATCH_EN_BMSK                                    0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_FUNC_NUM_MATCH_EN_SHFT                                         19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_TH_MATCH_EN_BMSK                                          0x20000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_TH_MATCH_EN_SHFT                                               17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_ATTR_MATCH_EN_SHFT                                             16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_TD_MATCH_EN_SHFT                                               15
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_TC_MATCH_EN_SHFT                                               14
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_TYPE_MATCH_MODE_BMSK                                   0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_TYPE_MATCH_MODE_SHFT                                       13
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_BAR_NUM_BMSK                                                0x700
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_BAR_NUM_SHFT                                                    8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_SHFT                                                   0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR(x)                                                ((x) + 0x508)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_OFFS                                                   (0x508)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_RMSK                                                   0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_HW_SHFT                                                0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR(x)                                              ((x) + 0x50c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_OFFS                                                 (0x50c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_2_UPPER_BASE_RW_SHFT                                            0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x)                                                   ((x) + 0x510)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_OFFS                                                      (0x510)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_RMSK                                                      0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_RW_BMSK                                        0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_RW_SHFT                                                12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_HW_BMSK                                             0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_HW_SHFT                                                 4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_CBUF_INCR_BMSK                                                   0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_2_CBUF_INCR_SHFT                                                     0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR(x)                                              ((x) + 0x514)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_OFFS                                                 (0x514)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_RW_SHFT                                           12
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_HW_SHFT                                            0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR(x)                                            ((x) + 0x518)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_OFFS                                               (0x518)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_RMSK                                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_UPPER_TARGET_RW_SHFT                                        0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x)                                              ((x) + 0x520)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_OFFS                                                 (0x520)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_HW_BMSK                              0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_HW_SHFT                                       8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_RW_BMSK                                    0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_RW_SHFT                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR(x)                                               ((x) + 0x600)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_OFFS                                                  (0x600)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_RMSK                                                    0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_CTRL_1_FUNC_NUM_BMSK                                    0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_CTRL_1_FUNC_NUM_SHFT                                          20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_PH_BMSK                                                  0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_PH_SHFT                                                       18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_INCREASE_REGION_SIZE_BMSK                                 0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_INCREASE_REGION_SIZE_SHFT                                     13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TH_BMSK                                                   0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TH_SHFT                                                       12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ATTR_BMSK                                                  0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_ATTR_SHFT                                                      9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TD_BMSK                                                    0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TD_SHFT                                                        8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TC_BMSK                                                     0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TC_SHFT                                                        5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TYPE_BMSK                                                   0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_3_TYPE_SHFT                                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR(x)                                               ((x) + 0x604)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_OFFS                                                  (0x604)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_RMSK                                                  0xb0ffffff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_REGION_EN_BMSK                                        0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_REGION_EN_SHFT                                                31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INVERT_MODE_BMSK                                      0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INVERT_MODE_SHFT                                              29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_CFG_SHIFT_MODE_BMSK                                   0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_CFG_SHIFT_MODE_SHFT                                           28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_HEADER_SUBSTITUTE_EN_BMSK                               0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_HEADER_SUBSTITUTE_EN_SHFT                                     23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INHIBIT_PAYLOAD_BMSK                                    0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_INHIBIT_PAYLOAD_SHFT                                          22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TLP_HEADER_FIELDS_BYPASS_BMSK                           0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TLP_HEADER_FIELDS_BYPASS_SHFT                                 21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_SNP_BMSK                                                0x100000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_SNP_SHFT                                                      20
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_FUNC_BYPASS_BMSK                                         0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_FUNC_BYPASS_SHFT                                              19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_MSB2BITS_TAG_BMSK                                        0x60000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_MSB2BITS_TAG_SHFT                                             17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_SUBSTITUTE_EN_BMSK                                   0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_SUBSTITUTE_EN_SHFT                                        16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_BMSK                                                  0xff00
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_SHFT                                                       8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_MSG_CODE_BMSK                                               0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_3_MSG_CODE_SHFT                                                  0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x)                                               ((x) + 0x608)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_OFFS                                                  (0x608)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_RMSK                                                  0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_RW_BMSK                                      0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_RW_SHFT                                              12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_HW_BMSK                                           0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_HW_SHFT                                               0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x)                                             ((x) + 0x60c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_OFFS                                                (0x60c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_UPPER_BASE_RW_BMSK                                  0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_UPPER_BASE_RW_SHFT                                           0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x)                                                  ((x) + 0x610)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_OFFS                                                     (0x610)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_RMSK                                                     0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_HW_BMSK                                            0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_HW_SHFT                                                4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_CBUF_INCR_BMSK                                                  0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_3_CBUF_INCR_SHFT                                                    0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x)                                             ((x) + 0x614)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_OFFS                                                (0x614)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_LWR_TARGET_RW_OUTBOUND_BMSK                         0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_LWR_TARGET_RW_OUTBOUND_SHFT                                  0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x)                                           ((x) + 0x618)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_OFFS                                              (0x618)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_RMSK                                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_UPPER_TARGET_RW_BMSK                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_UPPER_TARGET_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x)                                             ((x) + 0x620)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_OFFS                                                (0x620)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_HW_BMSK                             0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_HW_SHFT                                      8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_RW_BMSK                                   0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_RW_SHFT                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR(x)                                                ((x) + 0x700)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_OFFS                                                   (0x700)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_RMSK                                                     0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_CTRL_1_FUNC_NUM_BMSK                                     0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_CTRL_1_FUNC_NUM_SHFT                                           20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_PH_BMSK                                                   0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_PH_SHFT                                                        18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_INCREASE_REGION_SIZE_BMSK                                  0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_INCREASE_REGION_SIZE_SHFT                                      13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_TH_BMSK                                                    0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_TH_SHFT                                                        12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_ATTR_SHFT                                                       9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_TD_BMSK                                                     0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_TD_SHFT                                                         8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_TC_BMSK                                                      0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_TC_SHFT                                                         5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_3_TYPE_SHFT                                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR(x)                                                ((x) + 0x704)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_OFFS                                                   (0x704)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_RMSK                                                   0xfbebe7ff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_REGION_EN_SHFT                                                 31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_MATCH_MODE_SHFT                                                30
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_INVERT_MODE_SHFT                                               29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_CFG_SHIFT_MODE_SHFT                                            28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUZZY_TYPE_MATCH_CODE_BMSK                              0x8000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUZZY_TYPE_MATCH_CODE_SHFT                                     27
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_RESPONSE_CODE_BMSK                                      0x3000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_RESPONSE_CODE_SHFT                                             24
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_SINGLE_ADDR_LOC_TRANS_EN_BMSK                            0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_SINGLE_ADDR_LOC_TRANS_EN_SHFT                                  23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_PH_MATCH_EN_BMSK                                         0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_PH_MATCH_EN_SHFT                                               22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_MATCH_EN_BMSK                                   0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_MATCH_EN_SHFT                                         21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUNC_NUM_MATCH_EN_BMSK                                    0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_FUNC_NUM_MATCH_EN_SHFT                                         19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_TH_MATCH_EN_BMSK                                          0x20000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_TH_MATCH_EN_SHFT                                               17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_ATTR_MATCH_EN_SHFT                                             16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_TD_MATCH_EN_SHFT                                               15
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_TC_MATCH_EN_SHFT                                               14
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_TYPE_MATCH_MODE_BMSK                                   0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_TYPE_MATCH_MODE_SHFT                                       13
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_BAR_NUM_BMSK                                                0x700
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_BAR_NUM_SHFT                                                    8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_SHFT                                                   0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR(x)                                                ((x) + 0x708)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_OFFS                                                   (0x708)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_RMSK                                                   0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_HW_SHFT                                                0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR(x)                                              ((x) + 0x70c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_OFFS                                                 (0x70c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_3_UPPER_BASE_RW_SHFT                                            0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x)                                                   ((x) + 0x710)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_OFFS                                                      (0x710)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_RMSK                                                      0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_RW_BMSK                                        0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_RW_SHFT                                                12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_HW_BMSK                                             0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_HW_SHFT                                                 4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_CBUF_INCR_BMSK                                                   0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_3_CBUF_INCR_SHFT                                                     0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR(x)                                              ((x) + 0x714)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_OFFS                                                 (0x714)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_RW_SHFT                                           12
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_HW_SHFT                                            0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR(x)                                            ((x) + 0x718)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_OFFS                                               (0x718)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_RMSK                                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_UPPER_TARGET_RW_SHFT                                        0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x)                                              ((x) + 0x720)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_OFFS                                                 (0x720)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_HW_BMSK                              0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_HW_SHFT                                       8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_RW_BMSK                                    0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_RW_SHFT                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR(x)                                               ((x) + 0x800)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_OFFS                                                  (0x800)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_RMSK                                                    0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_CTRL_1_FUNC_NUM_BMSK                                    0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_CTRL_1_FUNC_NUM_SHFT                                          20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_PH_BMSK                                                  0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_PH_SHFT                                                       18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_INCREASE_REGION_SIZE_BMSK                                 0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_INCREASE_REGION_SIZE_SHFT                                     13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TH_BMSK                                                   0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TH_SHFT                                                       12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ATTR_BMSK                                                  0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_ATTR_SHFT                                                      9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TD_BMSK                                                    0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TD_SHFT                                                        8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TC_BMSK                                                     0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TC_SHFT                                                        5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TYPE_BMSK                                                   0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_4_TYPE_SHFT                                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR(x)                                               ((x) + 0x804)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_OFFS                                                  (0x804)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_RMSK                                                  0xb0ffffff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_REGION_EN_BMSK                                        0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_REGION_EN_SHFT                                                31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INVERT_MODE_BMSK                                      0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INVERT_MODE_SHFT                                              29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_CFG_SHIFT_MODE_BMSK                                   0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_CFG_SHIFT_MODE_SHFT                                           28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_HEADER_SUBSTITUTE_EN_BMSK                               0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_HEADER_SUBSTITUTE_EN_SHFT                                     23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INHIBIT_PAYLOAD_BMSK                                    0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_INHIBIT_PAYLOAD_SHFT                                          22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TLP_HEADER_FIELDS_BYPASS_BMSK                           0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TLP_HEADER_FIELDS_BYPASS_SHFT                                 21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_SNP_BMSK                                                0x100000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_SNP_SHFT                                                      20
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_FUNC_BYPASS_BMSK                                         0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_FUNC_BYPASS_SHFT                                              19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_MSB2BITS_TAG_BMSK                                        0x60000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_MSB2BITS_TAG_SHFT                                             17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_SUBSTITUTE_EN_BMSK                                   0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_SUBSTITUTE_EN_SHFT                                        16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_BMSK                                                  0xff00
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_SHFT                                                       8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_MSG_CODE_BMSK                                               0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_4_MSG_CODE_SHFT                                                  0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x)                                               ((x) + 0x808)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_OFFS                                                  (0x808)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_RMSK                                                  0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_RW_BMSK                                      0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_RW_SHFT                                              12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_HW_BMSK                                           0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_HW_SHFT                                               0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x)                                             ((x) + 0x80c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_OFFS                                                (0x80c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_UPPER_BASE_RW_BMSK                                  0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_UPPER_BASE_RW_SHFT                                           0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x)                                                  ((x) + 0x810)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_OFFS                                                     (0x810)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_RMSK                                                     0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_HW_BMSK                                            0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_HW_SHFT                                                4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_CBUF_INCR_BMSK                                                  0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_4_CBUF_INCR_SHFT                                                    0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x)                                             ((x) + 0x814)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_OFFS                                                (0x814)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_LWR_TARGET_RW_OUTBOUND_BMSK                         0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_LWR_TARGET_RW_OUTBOUND_SHFT                                  0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x)                                           ((x) + 0x818)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_OFFS                                              (0x818)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_RMSK                                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_UPPER_TARGET_RW_BMSK                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_UPPER_TARGET_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x)                                             ((x) + 0x820)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_OFFS                                                (0x820)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_HW_BMSK                             0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_HW_SHFT                                      8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_RW_BMSK                                   0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_RW_SHFT                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR(x)                                                ((x) + 0x900)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_OFFS                                                   (0x900)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_RMSK                                                     0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_CTRL_1_FUNC_NUM_BMSK                                     0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_CTRL_1_FUNC_NUM_SHFT                                           20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_PH_BMSK                                                   0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_PH_SHFT                                                        18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_INCREASE_REGION_SIZE_BMSK                                  0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_INCREASE_REGION_SIZE_SHFT                                      13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_TH_BMSK                                                    0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_TH_SHFT                                                        12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_ATTR_SHFT                                                       9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_TD_BMSK                                                     0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_TD_SHFT                                                         8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_TC_BMSK                                                      0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_TC_SHFT                                                         5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_4_TYPE_SHFT                                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR(x)                                                ((x) + 0x904)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_OFFS                                                   (0x904)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_RMSK                                                   0xfbebe7ff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_REGION_EN_SHFT                                                 31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_MATCH_MODE_SHFT                                                30
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_INVERT_MODE_SHFT                                               29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_CFG_SHIFT_MODE_SHFT                                            28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUZZY_TYPE_MATCH_CODE_BMSK                              0x8000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUZZY_TYPE_MATCH_CODE_SHFT                                     27
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_RESPONSE_CODE_BMSK                                      0x3000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_RESPONSE_CODE_SHFT                                             24
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_SINGLE_ADDR_LOC_TRANS_EN_BMSK                            0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_SINGLE_ADDR_LOC_TRANS_EN_SHFT                                  23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_PH_MATCH_EN_BMSK                                         0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_PH_MATCH_EN_SHFT                                               22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_MATCH_EN_BMSK                                   0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_MATCH_EN_SHFT                                         21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUNC_NUM_MATCH_EN_BMSK                                    0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_FUNC_NUM_MATCH_EN_SHFT                                         19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_TH_MATCH_EN_BMSK                                          0x20000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_TH_MATCH_EN_SHFT                                               17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_ATTR_MATCH_EN_SHFT                                             16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_TD_MATCH_EN_SHFT                                               15
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_TC_MATCH_EN_SHFT                                               14
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_TYPE_MATCH_MODE_BMSK                                   0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_TYPE_MATCH_MODE_SHFT                                       13
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_BAR_NUM_BMSK                                                0x700
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_BAR_NUM_SHFT                                                    8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_SHFT                                                   0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR(x)                                                ((x) + 0x908)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_OFFS                                                   (0x908)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_RMSK                                                   0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_HW_SHFT                                                0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR(x)                                              ((x) + 0x90c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_OFFS                                                 (0x90c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_4_UPPER_BASE_RW_SHFT                                            0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x)                                                   ((x) + 0x910)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_OFFS                                                      (0x910)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_RMSK                                                      0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_RW_BMSK                                        0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_RW_SHFT                                                12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_HW_BMSK                                             0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_HW_SHFT                                                 4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_CBUF_INCR_BMSK                                                   0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_4_CBUF_INCR_SHFT                                                     0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR(x)                                              ((x) + 0x914)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_OFFS                                                 (0x914)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_RW_SHFT                                           12
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_HW_SHFT                                            0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR(x)                                            ((x) + 0x918)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_OFFS                                               (0x918)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_RMSK                                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_UPPER_TARGET_RW_SHFT                                        0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x)                                              ((x) + 0x920)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_OFFS                                                 (0x920)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_HW_BMSK                              0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_HW_SHFT                                       8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_RW_BMSK                                    0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_RW_SHFT                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR(x)                                               ((x) + 0xa00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_OFFS                                                  (0xa00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_RMSK                                                    0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_CTRL_1_FUNC_NUM_BMSK                                    0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_CTRL_1_FUNC_NUM_SHFT                                          20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_PH_BMSK                                                  0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_PH_SHFT                                                       18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_INCREASE_REGION_SIZE_BMSK                                 0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_INCREASE_REGION_SIZE_SHFT                                     13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TH_BMSK                                                   0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TH_SHFT                                                       12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ATTR_BMSK                                                  0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_ATTR_SHFT                                                      9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TD_BMSK                                                    0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TD_SHFT                                                        8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TC_BMSK                                                     0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TC_SHFT                                                        5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TYPE_BMSK                                                   0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_5_TYPE_SHFT                                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR(x)                                               ((x) + 0xa04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_OFFS                                                  (0xa04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_RMSK                                                  0xb0ffffff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_REGION_EN_BMSK                                        0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_REGION_EN_SHFT                                                31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INVERT_MODE_BMSK                                      0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INVERT_MODE_SHFT                                              29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_CFG_SHIFT_MODE_BMSK                                   0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_CFG_SHIFT_MODE_SHFT                                           28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_HEADER_SUBSTITUTE_EN_BMSK                               0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_HEADER_SUBSTITUTE_EN_SHFT                                     23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INHIBIT_PAYLOAD_BMSK                                    0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_INHIBIT_PAYLOAD_SHFT                                          22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TLP_HEADER_FIELDS_BYPASS_BMSK                           0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TLP_HEADER_FIELDS_BYPASS_SHFT                                 21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_SNP_BMSK                                                0x100000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_SNP_SHFT                                                      20
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_FUNC_BYPASS_BMSK                                         0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_FUNC_BYPASS_SHFT                                              19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_MSB2BITS_TAG_BMSK                                        0x60000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_MSB2BITS_TAG_SHFT                                             17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_SUBSTITUTE_EN_BMSK                                   0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_SUBSTITUTE_EN_SHFT                                        16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_BMSK                                                  0xff00
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_SHFT                                                       8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_MSG_CODE_BMSK                                               0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_5_MSG_CODE_SHFT                                                  0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x)                                               ((x) + 0xa08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_OFFS                                                  (0xa08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_RMSK                                                  0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_RW_BMSK                                      0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_RW_SHFT                                              12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_HW_BMSK                                           0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_HW_SHFT                                               0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x)                                             ((x) + 0xa0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_OFFS                                                (0xa0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_UPPER_BASE_RW_BMSK                                  0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_UPPER_BASE_RW_SHFT                                           0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x)                                                  ((x) + 0xa10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_OFFS                                                     (0xa10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_RMSK                                                     0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_HW_BMSK                                            0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_HW_SHFT                                                4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_CBUF_INCR_BMSK                                                  0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_5_CBUF_INCR_SHFT                                                    0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x)                                             ((x) + 0xa14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_OFFS                                                (0xa14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_LWR_TARGET_RW_OUTBOUND_BMSK                         0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_LWR_TARGET_RW_OUTBOUND_SHFT                                  0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x)                                           ((x) + 0xa18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_OFFS                                              (0xa18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_RMSK                                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_UPPER_TARGET_RW_BMSK                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_UPPER_TARGET_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x)                                             ((x) + 0xa20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_OFFS                                                (0xa20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_HW_BMSK                             0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_HW_SHFT                                      8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_RW_BMSK                                   0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_RW_SHFT                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR(x)                                                ((x) + 0xb00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_OFFS                                                   (0xb00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_RMSK                                                     0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_CTRL_1_FUNC_NUM_BMSK                                     0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_CTRL_1_FUNC_NUM_SHFT                                           20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_PH_BMSK                                                   0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_PH_SHFT                                                        18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_INCREASE_REGION_SIZE_BMSK                                  0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_INCREASE_REGION_SIZE_SHFT                                      13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_TH_BMSK                                                    0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_TH_SHFT                                                        12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_ATTR_SHFT                                                       9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_TD_BMSK                                                     0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_TD_SHFT                                                         8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_TC_BMSK                                                      0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_TC_SHFT                                                         5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_5_TYPE_SHFT                                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR(x)                                                ((x) + 0xb04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_OFFS                                                   (0xb04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_RMSK                                                   0xfbebe7ff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_REGION_EN_SHFT                                                 31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_MATCH_MODE_SHFT                                                30
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_INVERT_MODE_SHFT                                               29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_CFG_SHIFT_MODE_SHFT                                            28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUZZY_TYPE_MATCH_CODE_BMSK                              0x8000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUZZY_TYPE_MATCH_CODE_SHFT                                     27
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_RESPONSE_CODE_BMSK                                      0x3000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_RESPONSE_CODE_SHFT                                             24
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_SINGLE_ADDR_LOC_TRANS_EN_BMSK                            0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_SINGLE_ADDR_LOC_TRANS_EN_SHFT                                  23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_PH_MATCH_EN_BMSK                                         0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_PH_MATCH_EN_SHFT                                               22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_MATCH_EN_BMSK                                   0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_MATCH_EN_SHFT                                         21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUNC_NUM_MATCH_EN_BMSK                                    0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_FUNC_NUM_MATCH_EN_SHFT                                         19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_TH_MATCH_EN_BMSK                                          0x20000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_TH_MATCH_EN_SHFT                                               17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_ATTR_MATCH_EN_SHFT                                             16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_TD_MATCH_EN_SHFT                                               15
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_TC_MATCH_EN_SHFT                                               14
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_TYPE_MATCH_MODE_BMSK                                   0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_TYPE_MATCH_MODE_SHFT                                       13
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_BAR_NUM_BMSK                                                0x700
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_BAR_NUM_SHFT                                                    8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_SHFT                                                   0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR(x)                                                ((x) + 0xb08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_OFFS                                                   (0xb08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_RMSK                                                   0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_HW_SHFT                                                0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR(x)                                              ((x) + 0xb0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_OFFS                                                 (0xb0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_5_UPPER_BASE_RW_SHFT                                            0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x)                                                   ((x) + 0xb10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_OFFS                                                      (0xb10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_RMSK                                                      0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_RW_BMSK                                        0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_RW_SHFT                                                12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_HW_BMSK                                             0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_HW_SHFT                                                 4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_CBUF_INCR_BMSK                                                   0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_5_CBUF_INCR_SHFT                                                     0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR(x)                                              ((x) + 0xb14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_OFFS                                                 (0xb14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_RW_SHFT                                           12
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_HW_SHFT                                            0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR(x)                                            ((x) + 0xb18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_OFFS                                               (0xb18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_RMSK                                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_UPPER_TARGET_RW_SHFT                                        0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x)                                              ((x) + 0xb20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_OFFS                                                 (0xb20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_HW_BMSK                              0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_HW_SHFT                                       8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_RW_BMSK                                    0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_RW_SHFT                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR(x)                                               ((x) + 0xc00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_OFFS                                                  (0xc00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_RMSK                                                    0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_CTRL_1_FUNC_NUM_BMSK                                    0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_CTRL_1_FUNC_NUM_SHFT                                          20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_PH_BMSK                                                  0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_PH_SHFT                                                       18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_INCREASE_REGION_SIZE_BMSK                                 0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_INCREASE_REGION_SIZE_SHFT                                     13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TH_BMSK                                                   0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TH_SHFT                                                       12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ATTR_BMSK                                                  0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_ATTR_SHFT                                                      9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TD_BMSK                                                    0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TD_SHFT                                                        8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TC_BMSK                                                     0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TC_SHFT                                                        5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TYPE_BMSK                                                   0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_6_TYPE_SHFT                                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR(x)                                               ((x) + 0xc04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_OFFS                                                  (0xc04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_RMSK                                                  0xb0ffffff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_REGION_EN_BMSK                                        0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_REGION_EN_SHFT                                                31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INVERT_MODE_BMSK                                      0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INVERT_MODE_SHFT                                              29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_CFG_SHIFT_MODE_BMSK                                   0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_CFG_SHIFT_MODE_SHFT                                           28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_HEADER_SUBSTITUTE_EN_BMSK                               0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_HEADER_SUBSTITUTE_EN_SHFT                                     23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INHIBIT_PAYLOAD_BMSK                                    0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_INHIBIT_PAYLOAD_SHFT                                          22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TLP_HEADER_FIELDS_BYPASS_BMSK                           0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TLP_HEADER_FIELDS_BYPASS_SHFT                                 21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_SNP_BMSK                                                0x100000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_SNP_SHFT                                                      20
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_FUNC_BYPASS_BMSK                                         0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_FUNC_BYPASS_SHFT                                              19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_MSB2BITS_TAG_BMSK                                        0x60000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_MSB2BITS_TAG_SHFT                                             17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_SUBSTITUTE_EN_BMSK                                   0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_SUBSTITUTE_EN_SHFT                                        16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_BMSK                                                  0xff00
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_SHFT                                                       8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_MSG_CODE_BMSK                                               0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_6_MSG_CODE_SHFT                                                  0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x)                                               ((x) + 0xc08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_OFFS                                                  (0xc08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_RMSK                                                  0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_RW_BMSK                                      0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_RW_SHFT                                              12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_HW_BMSK                                           0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_HW_SHFT                                               0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x)                                             ((x) + 0xc0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_OFFS                                                (0xc0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_UPPER_BASE_RW_BMSK                                  0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_UPPER_BASE_RW_SHFT                                           0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x)                                                  ((x) + 0xc10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_OFFS                                                     (0xc10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_RMSK                                                     0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_HW_BMSK                                            0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_HW_SHFT                                                4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_CBUF_INCR_BMSK                                                  0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_6_CBUF_INCR_SHFT                                                    0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x)                                             ((x) + 0xc14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_OFFS                                                (0xc14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_LWR_TARGET_RW_OUTBOUND_BMSK                         0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_LWR_TARGET_RW_OUTBOUND_SHFT                                  0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x)                                           ((x) + 0xc18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_OFFS                                              (0xc18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_RMSK                                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_UPPER_TARGET_RW_BMSK                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_UPPER_TARGET_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x)                                             ((x) + 0xc20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_OFFS                                                (0xc20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_HW_BMSK                             0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_HW_SHFT                                      8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_RW_BMSK                                   0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_RW_SHFT                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR(x)                                                ((x) + 0xd00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_OFFS                                                   (0xd00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_RMSK                                                     0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_CTRL_1_FUNC_NUM_BMSK                                     0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_CTRL_1_FUNC_NUM_SHFT                                           20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_PH_BMSK                                                   0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_PH_SHFT                                                        18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_INCREASE_REGION_SIZE_BMSK                                  0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_INCREASE_REGION_SIZE_SHFT                                      13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_TH_BMSK                                                    0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_TH_SHFT                                                        12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_ATTR_SHFT                                                       9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_TD_BMSK                                                     0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_TD_SHFT                                                         8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_TC_BMSK                                                      0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_TC_SHFT                                                         5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_6_TYPE_SHFT                                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR(x)                                                ((x) + 0xd04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_OFFS                                                   (0xd04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_RMSK                                                   0xfbebe7ff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_REGION_EN_SHFT                                                 31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_MATCH_MODE_SHFT                                                30
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_INVERT_MODE_SHFT                                               29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_CFG_SHIFT_MODE_SHFT                                            28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUZZY_TYPE_MATCH_CODE_BMSK                              0x8000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUZZY_TYPE_MATCH_CODE_SHFT                                     27
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_RESPONSE_CODE_BMSK                                      0x3000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_RESPONSE_CODE_SHFT                                             24
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_SINGLE_ADDR_LOC_TRANS_EN_BMSK                            0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_SINGLE_ADDR_LOC_TRANS_EN_SHFT                                  23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_PH_MATCH_EN_BMSK                                         0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_PH_MATCH_EN_SHFT                                               22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_MATCH_EN_BMSK                                   0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_MATCH_EN_SHFT                                         21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUNC_NUM_MATCH_EN_BMSK                                    0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_FUNC_NUM_MATCH_EN_SHFT                                         19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_TH_MATCH_EN_BMSK                                          0x20000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_TH_MATCH_EN_SHFT                                               17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_ATTR_MATCH_EN_SHFT                                             16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_TD_MATCH_EN_SHFT                                               15
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_TC_MATCH_EN_SHFT                                               14
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_TYPE_MATCH_MODE_BMSK                                   0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_TYPE_MATCH_MODE_SHFT                                       13
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_BAR_NUM_BMSK                                                0x700
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_BAR_NUM_SHFT                                                    8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_SHFT                                                   0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR(x)                                                ((x) + 0xd08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_OFFS                                                   (0xd08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_RMSK                                                   0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_HW_SHFT                                                0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR(x)                                              ((x) + 0xd0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_OFFS                                                 (0xd0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_6_UPPER_BASE_RW_SHFT                                            0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x)                                                   ((x) + 0xd10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_OFFS                                                      (0xd10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_RMSK                                                      0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_RW_BMSK                                        0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_RW_SHFT                                                12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_HW_BMSK                                             0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_HW_SHFT                                                 4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_CBUF_INCR_BMSK                                                   0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_6_CBUF_INCR_SHFT                                                     0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR(x)                                              ((x) + 0xd14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_OFFS                                                 (0xd14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_RW_SHFT                                           12
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_HW_SHFT                                            0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR(x)                                            ((x) + 0xd18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_OFFS                                               (0xd18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_RMSK                                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_UPPER_TARGET_RW_SHFT                                        0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x)                                              ((x) + 0xd20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_OFFS                                                 (0xd20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_HW_BMSK                              0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_HW_SHFT                                       8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_RW_BMSK                                    0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_RW_SHFT                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR(x)                                               ((x) + 0xe00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_OFFS                                                  (0xe00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_RMSK                                                    0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_CTRL_1_FUNC_NUM_BMSK                                    0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_CTRL_1_FUNC_NUM_SHFT                                          20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_PH_BMSK                                                  0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_PH_SHFT                                                       18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_INCREASE_REGION_SIZE_BMSK                                 0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_INCREASE_REGION_SIZE_SHFT                                     13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TH_BMSK                                                   0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TH_SHFT                                                       12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ATTR_BMSK                                                  0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_ATTR_SHFT                                                      9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TD_BMSK                                                    0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TD_SHFT                                                        8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TC_BMSK                                                     0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TC_SHFT                                                        5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TYPE_BMSK                                                   0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_7_TYPE_SHFT                                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR(x)                                               ((x) + 0xe04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_OFFS                                                  (0xe04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_RMSK                                                  0xb0ffffff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_REGION_EN_BMSK                                        0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_REGION_EN_SHFT                                                31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INVERT_MODE_BMSK                                      0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INVERT_MODE_SHFT                                              29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_CFG_SHIFT_MODE_BMSK                                   0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_CFG_SHIFT_MODE_SHFT                                           28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_HEADER_SUBSTITUTE_EN_BMSK                               0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_HEADER_SUBSTITUTE_EN_SHFT                                     23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INHIBIT_PAYLOAD_BMSK                                    0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_INHIBIT_PAYLOAD_SHFT                                          22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TLP_HEADER_FIELDS_BYPASS_BMSK                           0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TLP_HEADER_FIELDS_BYPASS_SHFT                                 21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_SNP_BMSK                                                0x100000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_SNP_SHFT                                                      20
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_FUNC_BYPASS_BMSK                                         0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_FUNC_BYPASS_SHFT                                              19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_MSB2BITS_TAG_BMSK                                        0x60000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_MSB2BITS_TAG_SHFT                                             17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_SUBSTITUTE_EN_BMSK                                   0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_SUBSTITUTE_EN_SHFT                                        16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_BMSK                                                  0xff00
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_SHFT                                                       8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_MSG_CODE_BMSK                                               0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_7_MSG_CODE_SHFT                                                  0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x)                                               ((x) + 0xe08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_OFFS                                                  (0xe08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_RMSK                                                  0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_RW_BMSK                                      0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_RW_SHFT                                              12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_HW_BMSK                                           0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_HW_SHFT                                               0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x)                                             ((x) + 0xe0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_OFFS                                                (0xe0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_UPPER_BASE_RW_BMSK                                  0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_UPPER_BASE_RW_SHFT                                           0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x)                                                  ((x) + 0xe10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_OFFS                                                     (0xe10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_RMSK                                                     0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_HW_BMSK                                            0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_HW_SHFT                                                4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_CBUF_INCR_BMSK                                                  0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_7_CBUF_INCR_SHFT                                                    0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x)                                             ((x) + 0xe14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_OFFS                                                (0xe14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_LWR_TARGET_RW_OUTBOUND_BMSK                         0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_LWR_TARGET_RW_OUTBOUND_SHFT                                  0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x)                                           ((x) + 0xe18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_OFFS                                              (0xe18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_RMSK                                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_UPPER_TARGET_RW_BMSK                              0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_UPPER_TARGET_RW_SHFT                                       0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x)                                             ((x) + 0xe20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_OFFS                                                (0xe20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_RMSK                                                0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_HW_BMSK                             0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_HW_SHFT                                      8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_RW_BMSK                                   0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_RW_SHFT                                      0

#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR(x)                                                ((x) + 0xf00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_OFFS                                                   (0xf00)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_RMSK                                                     0x7c37ff
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_CTRL_1_FUNC_NUM_BMSK                                     0x700000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_CTRL_1_FUNC_NUM_SHFT                                           20
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_PH_BMSK                                                   0xc0000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_PH_SHFT                                                        18
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_INCREASE_REGION_SIZE_BMSK                                  0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_INCREASE_REGION_SIZE_SHFT                                      13
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_TH_BMSK                                                    0x1000
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_TH_SHFT                                                        12
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_ATTR_SHFT                                                       9
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_TD_BMSK                                                     0x100
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_TD_SHFT                                                         8
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_TC_BMSK                                                      0xe0
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_TC_SHFT                                                         5
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_7_TYPE_SHFT                                                       0

#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR(x)                                                ((x) + 0xf04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_OFFS                                                   (0xf04)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_RMSK                                                   0xfbebe7ff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_IN(x))
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_REGION_EN_SHFT                                                 31
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_MATCH_MODE_SHFT                                                30
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_INVERT_MODE_SHFT                                               29
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_CFG_SHIFT_MODE_SHFT                                            28
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUZZY_TYPE_MATCH_CODE_BMSK                              0x8000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUZZY_TYPE_MATCH_CODE_SHFT                                     27
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_RESPONSE_CODE_BMSK                                      0x3000000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_RESPONSE_CODE_SHFT                                             24
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_SINGLE_ADDR_LOC_TRANS_EN_BMSK                            0x800000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_SINGLE_ADDR_LOC_TRANS_EN_SHFT                                  23
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_PH_MATCH_EN_BMSK                                         0x400000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_PH_MATCH_EN_SHFT                                               22
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_MATCH_EN_BMSK                                   0x200000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_MATCH_EN_SHFT                                         21
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUNC_NUM_MATCH_EN_BMSK                                    0x80000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_FUNC_NUM_MATCH_EN_SHFT                                         19
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_TH_MATCH_EN_BMSK                                          0x20000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_TH_MATCH_EN_SHFT                                               17
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_ATTR_MATCH_EN_SHFT                                             16
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_TD_MATCH_EN_SHFT                                               15
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_TC_MATCH_EN_SHFT                                               14
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_TYPE_MATCH_MODE_BMSK                                   0x2000
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_TYPE_MATCH_MODE_SHFT                                       13
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_BAR_NUM_BMSK                                                0x700
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_BAR_NUM_SHFT                                                    8
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_SHFT                                                   0

#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR(x)                                                ((x) + 0xf08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_OFFS                                                   (0xf08)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_RMSK                                                   0xffffffff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_IN(x))
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_RW_SHFT                                               12
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_HW_SHFT                                                0

#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR(x)                                              ((x) + 0xf0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_OFFS                                                 (0xf0c)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_IN(x))
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_7_UPPER_BASE_RW_SHFT                                            0

#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x)                                                   ((x) + 0xf10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_OFFS                                                      (0xf10)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_RMSK                                                      0xffffffff
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_IN(x))
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_RW_BMSK                                        0xfffff000
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_RW_SHFT                                                12
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_HW_BMSK                                             0xff0
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_HW_SHFT                                                 4
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_CBUF_INCR_BMSK                                                   0xf
#define HWIO_PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_7_CBUF_INCR_SHFT                                                     0

#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR(x)                                              ((x) + 0xf14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_OFFS                                                 (0xf14)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IN(x))
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_RW_SHFT                                           12
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_HW_SHFT                                            0

#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR(x)                                            ((x) + 0xf18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_OFFS                                               (0xf18)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_RMSK                                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_IN(x))
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_UPPER_TARGET_RW_SHFT                                        0

#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x)                                              ((x) + 0xf20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_OFFS                                                 (0xf20)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_RMSK                                                 0xffffffff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IN(x)            \
                in_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_INM(x, m)            \
                in_dword_masked(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x), m)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_OUT(x, v)            \
                out_dword(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x),v)
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_OUTM(x,m,v) \
                out_dword_masked_ns(HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR(x),m,v,HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IN(x))
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_HW_BMSK                              0xffffff00
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_HW_SHFT                                       8
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_RW_BMSK                                    0xff
#define HWIO_PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_RW_SHFT                                       0


#endif /* PCIE_HWIO_4X2_H */
