

### java并发机制的底层实现原理


cpu的术语定义

|术语 | 英文单词 | 描述|
|----|------|-------|
内存屏障 | memory barriers | 一组处理器指令，用于实现对内存操作的顺序限制
缓冲行 | cache line | cpu高速缓存中可以分配的最小储存单位。
原子操作 | atomic operations | 不可中断的一个或一系列操作
缓存行填充 | cache line fill | 当处理器识别到内存中读取操作是课缓存的，处理器读取整个高速缓存行到适当的缓存（l1,l2,l3的或所有）
缓存命中 | cache hit | 如果进行高速缓存行填充的内存位置仍然是下次处理器访问地址时，处理器从缓存中读取操作数，而不是从内存中读取。
写命中 | write hit | 当处理器将操作数写回到一个内存缓存的区域时，它首先会检查这个缓存的内存地址是否在缓存行中，如果存在一个有效的缓存行，则处理器将这个操作数写回缓存，而不是写回到内存。
写缺失 | write misses the cache | 一个有效的缓存被写入到不存在的内存区域 


