<div align="center">
    <h1>⏰VHDL Clock System⏰</h1>
</div>

<div align="left">
    
## ✍️ : [프로젝트 설계목표]

디지털 직접 회로의 설계를 위한 하드웨어 기술 언어인 HDL을 학습하고 이를 바탕으로 시계를 설계한다. 
기존의 시계에 개인 기능을 추가하여 작동이 잘 되는지 훈련 키트를 이용하여 설계 결과를 확인하며, 회로 설계 능력 향상이 프로젝트의 궁극적 목표이다.


## ↖️ : [방향성 및 역할 분담]

1) 이번 프로젝트의 목표는 디지털시계에 개인 기능을 추가하여 키트로 작동 여부 확인 

2) DIP SWITCH를 통해 모드를 변경
- DIP SWITCH가 모두 0일 때 모드 0 (RESET(SW 0번)일 때 LCD에 2022년 6월 09일 11시 30분 30초로 표시되고 이 기능일 때 날짜, 요일, 시간을 확인할 수 있습니다) - 공통과제
- DIP SWITCH 1번만 1일 때 모드 1 (시계의 날짜 요일, 시간을 설정할 수 있는 기능) - 개인 기능: 황태언
- DIP SWITCH 2번만 1일 때 모드 2 (알람이 울리면 UART를 통한 송수신 기능) - 개인 기능: 이혜선 
- DIP SWITCH 3번만 1일 때 모드 3 (UART를 통한 송수신 기능으로 모드 변경) - 개인 기능: 강명현 
## 🔲 : [블록선도]
</div>

<div align="center">

<img width="806" alt="image" src="https://github.com/rkdaudgus94/VHDL-clock-system/assets/76949032/df3cd3c2-1a0f-4432-9f02-81b595cad00e">

</div>

<div align="left">
    
## 🛠️ : [동작여부]
<br>
</div>

## 기본 기능

<div align ="center">
<img width="807" alt="image" src="https://github.com/rkdaudgus94/VHDL-clock-system/assets/76949032/3127d5c1-931c-45fe-9670-70b18e4863db">

</table>

