# 当前状态

目前使用翻译软件完成了初步翻译，需要大量的人力做检查，优化以及校对工作，如果你也感兴趣，非常欢迎一起参与，下面表格中相应章节空白即表示当前章节的工作尚未开始，你可以挑选你感兴趣的一章，通过github的[issue](https://github.com/lewis1573/SystemVerilog-for-Verification-Third-Edition-cn/issues/new)或给我发[邮件](lewis1573@outlook.com)知会我，我需要将你的名字和翻译的章节信息记录在这个贡献者列表中。

|  章节   | 机器初译  | 人工精译  |
|  ----  | ----  | ----  |
| 序言  | 完成 | 完成 |
| 第一章  | 完成 |  |
| 第二章  | 完成 |  |
| 第三章  | 完成 |  |
| 第四章  | 完成 | 翻译中 |
| 第五章  | 完成 |  |
| 第六章  | 完成 |  |
| 第七章  | 完成 |  |
| 第八章  | 完成 |  |
| 第九章  | 完成 |  |
| 第十章  | 完成 |  |
| 第十一章  | 完成 |  |
| 第十二章  | 完成 |  |

