---
recall: header
---

### Was ist *Pipelining*?

eine Technik zur Bearbeitung von Problemen mit etwa gleich großen Teilaufträgen mit
hintereinandergeschalteten Arbeitern, die je einen Teilauftrag bearbeiten

### Was ist *temporäre Parallelität*?

eine andere Bezeichnung für Pipelining

### Was ist *Datenparallelität*

eine Technik zur Bearbeitung von einer Menge von Aufträgen durch statische oder dynamische
Aufteilung der Teilaufträge auf mehrere Arbeiter

### Was ist statische Aufteilung bei Datenparallelität?

bevor Arbeiter mit der Bearbeitung von Aufträgen beginnen, werden alle Aufträge gleichmäßig auf die
Arbeiter verteilt

### Was ist der Nachteil von statischer Aufteilung bei Datenparallelität?

sind die Aufträge nicht gleich lang, kann ein Arbeiter bei ungünstiger Verteilung der Aufträge oder
wenn die Bearbeitungszeit nicht vorher klar ist, länger beschäftigt sein als alle anderen Arbeiter
und so Potential der Parallelisierung verloren gehen

### Was ist dynamische Aufteilung bei Datenparallelität?

jeder Arbeiter holt sich von einer zentralen Verteileinheit neue Aufträge, sobald er mit seinem
bisherigen Auftrag fertig ist

### Was ist der Nachteil von dynamischer Aufteilung bei Datenparallelität?

Das Abholen neuer Aufträge führt zu einem Overhead in der Abarbeitung der Aufträge. Wollen zwei
Arbeiter gleichzeitig einen neuen Auftrag holen, muss einer von ihnen warten.

### Welche Probleme werden als *embarrassingly parallel* bezeichnet?

Probleme mit gleich großen Teilaufgaben ohne Abhängigkeiten, die ohne großen Aufwand parallelisiert
werden können und keine Kommunikation zwischen Threads/Prozessen notwendig ist

### Was ist das *RAM-Modell*?

ein abstraktes Modell für einen seriellen Computer bestehend aus
- einem Prozessor, Operationen:
  - RAM lesen
  - RAM schreiben
  - arithmetische Operationen
  - logische Operationen
- Speicher
  - unendliche Kapazität 
  - direkter Zugriff auf jede Zelle (random access)

### Was ist das *PRAM-Modell*?

eine erweiterung des RAM-Modells, also ein abstraktes Computermodell zur Bewertung eines parallelen
Algorithmus bestehend aus
- n identischen Prozessoren mit globalem Takgeber
  - gleichzeitiger Zugriff auf gemeinsamen Speicher
  - exklusiver Zugriff auf privaten / lokalen Speicher
  - Kommunikation mit anderen Prozessoren über geteilten Speicher (keine Verbindungen zwischen
    Prozessoren)

### Welche drei Schritte für eine PRAM in jedem Rechenschritt durch?

- Daten aus gemeinsamem oder lokalem Speicher lesen
- lokale Berechnung durchführen
- Daten in gemeinsamen oder lokalen Speicher schreiben

### Wie können PRAM-Modelle kategorisiert werden?

nach dem Verhalten bei konkurrierendem Lese- oder Schreibzugriff

### Welche vier Kategorien gibt es in Klassifikation von konkurrierendem Lese- oder Schreibzugriff?

- EREW: exclusive read / exclusive write (schwächstes Modell)
- CREW: concurrent read / exclusive write (in der Regel verwendet)
- ERCW: exclusive read / concurrent write (nicht brauchbar)
- CRCW: concurrent read / concurrent write (stärkstes Modell)

### Welche vier Lösungen für Schreibkonflikte bei CRCW-PRAMs gibt es?

- common: alle, die gleichzeitig schreiben, müssen den gleichen Wert schreiben (sonst
  Programmabbruch)
- arbitraty: von allen Werten, die geschrieben werden sollen, wird einer zufällig ausgewählt
- prioroty: jeder Prozessor hat eine Priorität und der mit der höchsten darf schreiben
- array reduction: aufsummieren, ver-UND-en, ver-ODER-n, Maximum etc. aller Werte

### Wie werden die Kosten eines Algorithmus auf einer PRAM bestimmt?

Anzahl der PRAM-Schritte, die zur Ausführung nötig sind, Betrachtung meist asymptotisch in der Größe
der Eingabe

### Wie lautet die Reihenfolge der PRAM-Modelle nach Leistungsfähigkeit (aufsteigend)?

- EREW (exclusive read / exclusive write)
- CREW (concurrent read / exclusive write)
- common CRCW (concurrent read / concurrent write)
- arbitrary CRCW (concurrent read / concurrent write)
- priority CRCW (concurrent read / concurrent write)
- array reduction CRCW (concurrent read / concurrent write)

### Welche Annahmen in PRAMs sind unrealistisch gegenüber echten Computern?

- Speicherzugriff in einem Takt (real schwankt es je nach Speicher)
- keine Cache-Hierarchie -> Lokalitätsverhalten nicht bewertbar
- synchrone Ausführung der Prozessoren (???)
- keine Kollisionen beim gleichzeitigen Speicherzugriff

### Wofür steht die Abkürzung *NIC*?

Network-Interface-Card

### Welche vier Parameter kennzeichnen ein Netzwerk-Modell zur Beschreibung eines Clusters?

1. Gesamtbandbreite
2. Bisektionsbandbreite
3. Längste Verbindung zwischen zwei Knoten
4. Anzahl der Ports eines Netzwerk Switches

### Was ist die Gesamtbandbreite eines Netzwerks?

Gesamtdatenmenge die in einem Netzwerk pro Sekunde über alle verfügbaren verbindungen übertragen
werden kann

### Was ist die Bisektionsbandbreite eines Netzwerks?
 
Bandbreite über den Schnitt hinweg, wenn ein Netzwerk in zwei gleich große Teile geteilt wird

### Wie berechnet sich die Gesamtbandbreite in einem Ring-Netzwerk?

bei $n$ Knoten und einer Link-Bandbreite $B$ pro Verbindung von Knoten ist die Gesamtbandbreite $nB$

### Welche vier charakteristischen Parameter hat ein Ring-Netzwerk mit $n$ Knoten?

Bei einer Bandbreite von $B$ pro Verbindung:
1. Gesamtbandbreite = $n \cdot B$
2. Bisektionsbandbreite = $2 \cdot B$ (weil zwei Links getrennt werden bei Bisektion)
3. maximale Entfernung (in Hops) = $n/2$
4. Anzahl Ports pro Switch = $2$

### Welche vier charakteristischen Parameter hat ein 2D-Gitter-Netzwerk mit $n$ Knoten?

Bei einer Bandbreite von $B$ pro Verbindung:
1. Gesamtbandbreite = $2 \cdot \sqrt{n} \cdot (\sqrt{n}-1) \cdot B$
2. Bisektionsbandbreite = $\sqrt{n} B$
3. maximale Entfernung (in Hops) = $2 \cdot (\sqrt{n} - 1)$
4. Anzahl Ports pro Switch = zwischen $2$ (Eckknoten) und $4$ (Innenknoten)

### Was ist ein 2D-Torus?

eine Variante des 2D-Gitters bei Knoten am Rand mit dem gegenüberliegende Knoten verbunden werden

### Welche vier charakteristischen Parameter hat ein 2D-Torus-Netzwerk-Modell mit $n$ Knoten?

Bei einer Bandbreite von $B$ pro Verbindung:
1. Gesamtbandbreite = $2 \cdot \sqrt{n} \cdot \sqrt{n} \cdot B = 2nB$
2. Bisektionsbandbreite = $2\sqrt{n} B$
3. maximale Entfernung (in Hops) = $2 \cdot \lfloor \sqrt{n} / 2 \rfloor$
4. Anzahl Ports pro Switch = $4$

### Welche Hardware-Techniken werden angewendet, um serielle Verarbeitung zu beschleunigen?

- Pipelining: Instruktionen werden in kleinere Teile zerlegt, sodass CPU Komponenten mit der
  nächsten Instruktion beginnen können, bevor die aktuell von den anderen Komponenten abgearbeitet
  ist
- Out of Order Execution: Wenn die Semantik des Programms es zulässt, können weiter hinten stehende
  Programmteile vor der vorher stehenden ausgeführt werden, um zum Beispiel Wartezeiten auf IO zu
  überbrücken
- Simultaneous multithreading: Instruktionen werden von mehreren Threads gelesen und die Daten in je
  einem Registersatz gehalten. Die Instruktionen des Threads in der CPU verwoben 
- Instruction Parallelism: SIMD (Single Input, Multiple Data) Instruktionen, die auf ganze Arrays
  angewendet werden, die in einem großen Register liegen
- Caches, um die Zugriffszeiten zu reduzieren