L 400 1100 600 1100 3
L 400 500 600 500 3
A 40 800 400 -48 97 3
A 140 800 400 -48 97 3
A 600 900 400 270 76 3
A 600 700 400 90 -76 3
L 300 1100 300 1600 3
L 300 500 300 0 3
P 1000 800 1300 800 1
{
T 1000 800 5 8 0 0 0 0
pin1=OUT
}
P 300 100 0 100 1
{
T 300 100 5 8 0 0 0 0
pin2=IN0
}
P 300 300 0 300 1
{
T 300 300 5 8 0 0 0 0
pin3=IN1
}
P 300 500 0 500 1
{
T 300 500 5 8 0 0 0 0
pin4=IN2
}
P 300 700 0 700 1
{
T 300 700 5 8 0 0 0 0
pin5=IN3
}
P 300 900 0 900 1
{
T 300 900 5 8 0 0 0 0
pin6=IN4
}
P 300 1100 0 1100 1
{
T 300 1100 5 8 0 0 0 0
pin7=IN5
}
P 300 1300 0 1300 1
{
T 300 1300 5 8 0 0 0 0
pin8=IN6
}
P 300 1500 0 1500 1
{
T 300 1500 5 8 0 0 0 0
pin9=IN7
}
T 400 400 5 10 1 1 0 2
uref=U?
T 400 100 5 8 0 0 0 0
device=xor
T 400 200 5 8 0 0 0 0
VERILOG_PORTS=POSITIONAL