
Модуль AS14120 предназначен для сл. задач:  оцифровка аналогового сигнала ( тактовая частота 120 Мгц),
его обработка , управления дополнительными устройствами (RS485), высокоскоростной обмен  с PC.

Габаритные размеры, предлагаемый стек ( 6 слоёв ), предварительная компоновка, расположение разъемов
и т.д. представлены в файле as_x31.PcbDoc.



Модуль состоит из сл. функциональных частей:
- генератор тактового сигнала АЦП  (D15). Лист схемы as14120_x31_adc.SchDoc.
- АЦП ( D13). Лист схемы as14120_x31_adc.SchDoc.
- Управление и обработка D1,D2,d4. Листы схемы as14120_x31_fpga_****.SchDoc и
  s14120_x31_ddr_****.SchDoc.
- интерфейс usb3 (D10) . Лист схемы  as14120_x31_usb.SchDoc


Особенности разводки.

По периметру платы расположены отверстия для крепления (пайка) экрана, которые
(совместно с крепежными отверстиями по углам ) объединены полигоном во всех слоях.
Этот полигон соеднен с цепью 0v в слое bottom элементами 0805 (ferrite beat)  в количестве  не
менее 2 шт. на сторну. Эти элементы конструкции на схеме не отражены.


Генератор тактового сигнала АЦП :
   'земляные' полигоны изолированы от общей земли
   вырезами с относительно узкой перемычкой.
   Сигнал adc_clk - LVDS ( диф. сопротивление ~ 100 Ом).

АЦП :
         'земляные' полигоны изолированы от общей земли (
         соединение в одной точке с помощью элемента R99 под микросхемой D13).
         Сигналы adc_d_***, adc_dco -LVDS    ( диф. сопротивление ~ 100 Ом).
         Распределение сигналов  в схеме предварительное и
         может изменяться в процессе разводки с соблюдением ограничений на использование
         входов LVDS в FPGA .

         Предлагается разводку аналоговой части (от разъемов до D13) оставить заказчику.

Управление и обработка:
         Два независимых банка динамической памяти DDR3 (один корпус DDR3 16bit на банк).
         Максимальная тактовая частота DDR3 - 400 МГц (DDR3-800).
         Требования по целостности сигналов DDR3 стандартны.
         В предоставленых схемах распределение согласующих резисторов предлагается считать условным.
         Окончательно определяется в процессе разводки.

         Связь с АЦП по линиям LVDS

         Связь с D10

Интерфейс USB3:
         Требуется обеспечить минимальное расстояние между микросхемой и разъемом USB.
         Сигналы USB - стандартные требования USB3.
         Связь с FPGA - специальных требований не выдвигается, однако крайне не желателен
         большой разброс длин проводников ( <=2 см ).
         Распределение сигналов и согласующих резисторов в схеме предварительное и
         может изменяться в процессе разводки.

Окончательное количество и расположение блокировочных конденсаторов определяется
при разводке платы.

Желательно расположение элементов источников питания на максимальном расстоянии
от входных цепей( верхняя левая часть платы ).



