# Тестовое задание

Проект содержит три ветки
## testbench
Тестовое окружение проекта. Моделирование проводилось в среде QuestaSim. Файл верхнего уровня - tb.sv. Для запуска моделирования нужно выполнить ряд действий:
1. Запустить среду QuestaSim и перейти в папку tb
2. Выполнить скрипт run.do
3. Выполнить скрипт vopt.do
4. Выполнить скрипт vsim.do
5. Запустить моделирование командой run 2ms. Моделирование автоматически завершается примерно в 1,5мс. Модель берет в качестве входных данных файл alena_8bit.raw и в результате моделирования формирует файл alena_8bit.flt
6. Для конвертации сырых данных в png использовать скрипты raw_to_png.py и flt_to_png.py В папке уже содержится результат работы скриптов. alena.png - исходное изображение, alena_flt.png - изображение после фильтрации


## ip_code

Исходники проекта, а также необходимые скрипты для компиляции проекта в Vivado. Описание папок:

* src - Исходники проекта
* src/constr - Констрейны
* ip_gen - Папка содежит скрипт для генерации IP-ядер Xilinx
* tcl - Набор скриптов для запуска процесса компиляции. Компиляция проводилась на удаленном сервере в среде Vivado2021.2. Основной скрипт сборки проекта - create_vivado_prj_v44.tcl Сборка проекта проводилась для ПЛИС Xilinx xc7k325tffg900-2L (семейство Kintex7) 
* res7/Vivado_OutDir - отчет по компиляции проекта. Содержит ряд отчетов по ресурсам, временному анализу, а также файлы прошивки *.bin* и *.bit*


## master
Merge веток testbench и ip_code
