# Proyecto_PCIE
### Jorge Mora Soto B95222
### Matías Leandro Flores B94199
### Luis Javier Herrera B93840
### Luis Daniel Ferreto B82958

### Resumen del proyecto
El \textit{Peripheral Component Interconnect Express} o por sus siglas en inglés PCIe hace referencia a un bus de datos que se utiliza en el campo de la informática y la electrónica para conectar distintos componentes de hardware entre sí. Este se enfoca en conectar solamente dos dispositivos para así garantizar la máxima velocidad en la transmisión de datos. El bus de datos que se utiliza para comunicar ambos dispositivos está estructurado en varios carriles a través de los cuales se envía la conexion. La arquitectura PCIe cuenta con varias capas para el procesamiento de los datos, para este trabajo se va a enfocar en el diseño y funcionamiento de una versión simplificada de la capa física lógica. Esta capa se va a dividir en dos etapas: una de transmisión de datos y otra de recepción de datos. Para su buen funcionamiento la etapa de transmisión va a recibir un bus datos proveniente de la etapa anterior de enlace de datos. Después, estos datos van ser procesando pasando por los módulos de \textbf{Byte Striping}, \textbf{32b a 8b} y \textbf{Paralelo-Serial}. Una vez con los datos de forma serial se pasa a la etapa de recepción en la cual se van a utilizar los módulos de \textbf{Serial-Paralelo}, \textbf{8b a 32b} y \textbf{Byte Unstriping}. Terminado todo el proceso, se transmite el bus de salida de datos otra vez hacia la capa de enlace de datos. Para elaborar todo el diseño lógico de la capa física se utilizó el lenguaje de descripción de hardware \textit{Verilog} donde se hicieron pruebas y simulaciones para garantizar el buen funcionamiento de cada uno de las descripciones individuales y del diseño en general. 
