<html>
<head>
<title>How the death of SRAM will affect the future of PCs</title>
<link href="../Styles/Style.css" type="text/css" rel="stylesheet"/>
</head>
<body>
<h1 class="translated">SRAM 的死亡将如何影响个人电脑的未来</h1>
<blockquote>原文：<a href="https://www.xda-developers.com/how-death-sram-affect-future-pc/#0001-01-01">https://www.xda-developers.com/how-death-sram-affect-future-pc/#0001-01-01</a></blockquote><div><div class="content-block-regular">
<p class="translated">12 月，<a href="https://fuse.wikichip.org/news/7343/iedm-2022-did-we-just-witness-the-death-of-sram/" rel="noopener noreferrer" target="_blank"> Wikichip 报告</a>TSMC 的 3 纳米工艺与该公司之前的 5 纳米节点相比，在 SRAM 密度方面几乎没有提高。该出版物提出了一个简单的问题:我们刚刚见证了 SRAM 的死亡吗？至少在 Wikichip 看来，“历史尺度已经正式死亡。”</p>

  
<p class="translated">这一想法对整个科技行业产生了巨大的影响，在未来的几年里，个人电脑和其他设备都将感受到它的影响。但你可能会问自己这一切意味着什么，你是否应该关心。为了理解“SRAM 的死亡”将如何影响 PC 以及芯片设计者将如何处理它，我们需要谈论节点、摩尔定律和高速缓存。</p>

 
<h2 id="moore-39-s-law-was-dying-gradually-and-now-suddenly" class="translated">摩尔定律逐渐消亡，现在突然</h2>
<p class="translated">摩尔定律是半导体行业成功的基准，它认为新芯片的晶体管数量应该是两年前芯片的两倍。英特尔、AMD 和其他芯片设计者希望确保他们跟上摩尔定律的步伐，如果跟不上，就意味着将技术优势拱手让给竞争对手。</p>



<p class="translated">因为处理器只能有这么大，所以增加晶体管数量的唯一可靠方法就是缩小它们，把它们更密集地组装在一起。一个节点或者一个工艺就是一个半导体厂商(也叫 fabs 和 foundries)怎么做一个芯片；节点通常由晶体管的大小来定义，所以越小越好。升级到最新的制造工艺一直是增加晶体管数量和性能的可靠方法，几十年来，行业已经能够满足所有的期望。</p>

<p class="translated">不幸的是，自 2010 年左右行业达到 32 纳米大关以来，摩尔定律已经消亡多年。当它试图走得更远时，它撞上了一堵砖墙。从 TSMC 到三星，再到 GlobalFoundries，几乎每个晶圆厂都在努力开发小于 32 纳米的产品。最终，新技术的发展使进步再次成为可能，但晶体管不再像过去那样变得越来越小。一个节点的名称不再反映晶体管实际上有多小，新的工艺也不再像过去那样带来密度增益。</p>

<section class="emaki-custom-block emaki-custom-pullquote"><div class="emaki-custom pullquote" id="custom_block_7"><p class="translated">2010 年，当该行业试图超越 32 纳米大关时，却碰了壁。</p> </div></section>
<p class="translated">那么 TSMC 的 3 纳米节点是怎么回事呢？嗯，在典型的处理器中有两种主要类型的晶体管:逻辑晶体管和 SRAM 或高速缓存晶体管。一段时间以来，逻辑比缓存更容易收缩(缓存已经非常密集了)，但这是我们第一次看到像 TSMC 这样的代工厂在新节点中完全无法收缩逻辑。预计在某个时候会出现具有更高缓存密度的 3 纳米版本，但 TSMC 肯定会遇到一个拐点，在那里扩展非常小，其他晶圆厂可能会遇到同样的问题。</p>

<p class="translated">但问题不仅仅是无法在不使用更多区域的情况下增加缓存容量。处理器只能有这么大，高速缓存占用的任何空间都不能用于逻辑或直接提高性能的晶体管。同时，拥有更多内核和其他功能的处理器需要更多高速缓存来避免与内存相关的瓶颈。即使逻辑密度随着每个新节点而不断增加，也不足以弥补 SRAM 规模的不足。这可能是摩尔定律的致命一击。</p>
<p class="ad-odd">
</p>


<h2 id="how-the-industry-can-solve-the-sram-problem" class="translated">业界如何解决 SRAM 问题</h2>


<p class="translated">高性能处理器需要满足三个目标:大小有限，需要缓存，新节点将不再减少缓存的大小。虽然可以通过架构改进和更高的时钟速度来提高性能，但增加更多晶体管一直是实现一代速度提升的最简单和最一致的方式。为了克服这一挑战，这些基本要素之一需要改变。</p>

<p class="translated">事实证明，SRAM 问题已经有了一个完美的解决方案:小芯片。它是 AMD 自 2019 年以来一直用于其桌面和服务器 CPU 的技术。小芯片设计使用多个硅片(或芯片)，每个芯片具有一种或几种功能；例如，有些可能只有内核。这与单片设计相反，在单片设计中，一切都在单个芯片中。</p>

<p class="translated">小芯片绕过了尺寸问题，它们是 AMD 能够跟上摩尔定律的关键部分。记住，摩尔定律与密度无关，而是与 T2 晶体管数量有关。凭借小芯片技术，AMD 已经能够制造出芯片总面积超过 1,000 mm2 的处理器；仅仅在一个芯片中制造这种 CPU 可能是不可能的。</p>



<p class="translated">AMD 为缓解高速缓存问题所做的最重要的事情就是将高速缓存放在自己的芯片上。锐龙 7 5800X3D 内部的 V-Cache 和<a href="https://www.xda-developers.com/amd-radeon-rx-7900xt-rx-7900-xtx-launch/"> RX 7000 系列</a>中的内存小芯片就是高速缓存小芯片的一个例子。AMD 可能已经看到了不祥之兆，因为高速缓存多年来一直难以缩减，现在高速缓存可以与其他任何东西分区，这为具有更多内核的更大的小芯片留下了更多空间。RX 7900 XTX 的主芯片只有大约 300 mm2，这意味着 AMD 有足够的空间来制造更大的芯片。</p>

<p class="translated">然而，小芯片并不是唯一的方式。Nvidia 的首席执行官最近<a href="https://arstechnica.com/gaming/2022/09/do-expensive-nvidia-graphics-cards-foretell-the-death-of-moores-law/" rel="noopener noreferrer" target="_blank">宣布摩尔定律</a>的死亡。该公司本身依靠其人工智能技术来实现更高的性能，而无需脱离整体设计。由于 DLSS 3 等功能，其最新的 Ada 架构理论上比上一代的安培快很多倍。然而，我们将在未来几年看到摩尔定律是否必须保持有效，或者新技术是否可以反映增加更多晶体管而实际上不必增加任何晶体管的性能优势。</p>

 </div>


</div>    
</body>
</html>