## 简单数据通路组成与故障分析实验

###  一、实验预习报告

#### 1、实验相关知识简述

电路设计过程中，经常采用模块化思想，即将一个大的功能拆分成很多小的独立模块。本次实验利用此思想将之前的实验连接在一起，完成简单的数据通路。

#### 2、实验原理的预习情况

##### （1）实验电路设计原理及思路说明

RAM和ROM的输出应能送至寄存器DR1和DR2作为运算器的输入，而运算器的结果应既可以送入通用寄存器暂存，又可以送入RAM的指定单元。

#####  （2）实验电路原理图

根据电路功能要求设计的电路原理图如下图所示

![001](%E7%AE%80%E5%8D%95%E6%95%B0%E6%8D%AE%E9%80%9A%E8%B7%AF%E7%9A%84%E7%BB%84%E6%88%90.assets/001.jpg)

#### 3、实验注意事项

实验过程中，在顶层模块调用其他模块时，需要注意模块和模块之间的端口要对应，否则会导致仿真失败。

这次实验是前几次实验的综合，规模较大，仿真起来比较困难。实验之前要注意首先应该明白电路原理图，做到了然于心，这样之后的电路设计和仿真设计才能提高效率。

### 二、实验报告

#### 1、实验目的与要求

1.将运算器模块与存储器模块进行连接；

2.进一步熟悉计算机的数据通路；

3.训练分析问题与解决问题的能力，学会在出现故障的情况下，独立分析故障现象并排除故障。

#### 2、实验仪器或材料

（1）一台内存4GB以上，装有64位Windows操作系统和Vivado 2017.4以上版本软件的PC机。

（2） EG01实验板一个。

#### 3、实验原理

![image-20200621213705819](%E7%AE%80%E5%8D%95%E6%95%B0%E6%8D%AE%E9%80%9A%E8%B7%AF%E7%9A%84%E7%BB%84%E6%88%90.assets/image-20200621213705819.png)



利用Verilog HDL描述该电路，下面给出顶层文件和仿真文件，其他模块实验二、三已经给出，这里不再重复给出，设计代码如下。

**cpu_top.v**

```verilog
module cpu_top(
    i_data, clk, we, ldar, rst_n, BUS, alu_sel,
    ldr0, ldr1, ldr2, ldr3,
    lddr1, lddr2,
    cf, of, zf, nf,
    nr0_bus, nr1_bus, nr2_bus, nr3_bus, nalu_bus, nsw_bus,
    );

    input clk, we, ldar, rst_n;         //时钟控制、写允许、地址锁存信号、重置信号
    input ldr0, ldr1, ldr2, ldr3;       //输入锁存信号
    input nr0_bus, nr1_bus, nr2_bus, nr3_bus, nalu_bus, nsw_bus;
    input lddr1, lddr2;
    input [31:0] i_data;                //输入数据
    input [3:0] alu_sel;                //alu选择控制信号

    output cf, of, zf, nf;
    output [31:0] BUS;                  //系统总线

    wire [31:0] o_y;
    wire [31:0] data;
    wire [31:0] i_a;
    wire [31:0] i_b;
    wire [31:0] DBUS;                   //数据总线
    wire [31:0] ABUS;                   //地址总线

    alu_32bits alu_32bits(
        .i_a(i_a), .i_b(i_b), .alu_sel(alu_sel), .o_y(o_y),
        .cf(cf), .of(of), .zf(zf), .nf(nf)
    );

    register r0(
        .ldr(ldr0),
        .ctrl(nr0_bus),
        .i_data(DBUS),
        .o_data(DBUS)
    );

    register r1(
        .ldr(ldr1),
        .ctrl(nr1_bus),
        .i_data(DBUS),
        .o_data(DBUS)
    );

    register r2(
        .ldr(ldr2),
        .ctrl(nr2_bus),
        .i_data(DBUS),
        .o_data(DBUS)
    );

    register r3(
        .ldr(ldr3),
        .ctrl(nr3_bus),
        .i_data(DBUS),
        .o_data(DBUS)
    );

    ar ar(
        .ldar(ldar),
        .rst_n(rst_n),
        .i_data(DBUS),
        .o_data(ABUS)
    );

    rom rom(
        .clk(clk),
        .addr(ABUS[6:0]),
        .oe(~ABUS[7]),
        .o_data(DBUS)
    );

    ram ram(
        .clk(clk),
        .addr(ABUS[6:0]),
        .we(we),
        .cs(ABUS[7]),
        .i_data(DBUS),
        .o_data(DBUS)   
    );

    dr dr1(
        .lddr(lddr1),
        .rst_n(0),
        .i_data(DBUS),
        .o_data(i_a)
    );

    dr dr2(
        .lddr(lddr2),
        .rst_n(0),
        .i_data(DBUS),
        .o_data(i_b)
    );

    buff input_buff(                    //输入缓冲器
        .ctrl(nsw_bus),
        .i_data(i_data),
        .o_data(DBUS)
    );
    
    buff output_buff(                   //输出缓冲器
        .ctrl(nalu_bus),
        .i_data(o_y),
        .o_data(DBUS)
    );

    assign BUS = DBUS;
    
endmodule
```





#### 4、实验过程及数据记录

本实验利用EDA工具软件Vivado完成，实验分为：电路的Verilog建模、仿真测试与分析、综合、实现、FPGA配置与下载这几个个步骤。具体为：

（1）电路的Verilog建模

依据实验任务要求，设计电路，在Vivado环境中，利用Verilog HDL建立电路模型，输入并修改预习阶段完成的Verilog HDL设计代码，保存为.v文件。

（2）仿真测试与分析

根据电路的功能，设定输入信号状态，编写测试文件，根据电路功能要求，设计如下测试代码：

**cpu_top_sim.v**

```verilog
module cpu_top_sim(
    );

    reg clk, we, ldar, rst_n;         //时钟控制、写允许、地址锁存信号、重置信号
    reg ldr0, ldr1, ldr2, ldr3;       //输入锁存信号
    reg nr0_bus, nr1_bus, nr2_bus, nr3_bus, nalu_bus, nsw_bus;
    reg lddr1, lddr2;
    reg [31:0] i_data;                //输入数据
    reg [3:0] alu_sel;                //alu选择控制信号

    wire cf, of, zf, nf;
    wire [31:0] BUS;                  //系统总线

    cpu_top cpu_top(
        .i_data(i_data), .clk(clk), .we(we), .ldar(ldar), .rst_n(rst_n), .BUS(BUS), .alu_sel(alu_sel),
        .ldr0(ldr0), .ldr1(ldr1), .ldr2(ldr2), .ldr3(ldr3),
        .lddr1(lddr1), .lddr2(lddr2),
        .cf(cf), .of(of), .zf(zf), .nf(nf),
        .nr0_bus(nr0_bus), .nr1_bus(nr1_bus), .nr2_bus(nr2_bus), .nr3_bus(nr3_bus), .nalu_bus(nalu_bus), .nsw_bus(nsw_bus)
    );
   
    initial begin
        clk <= 0;
        rst_n <= 0;
        #110 rst_n <= 1; 
        #10 rst_n <= 0;

        #50 rst_n <= 1;     //170ns - 180ns 重置地址寄存器
        #10 rst_n <= 0;

        #50 rst_n <= 1;     //230ns - 240ns 重置地址寄存器
        #10 rst_n <= 0;
        
    end

    initial begin
        #0   i_data <= 32'h04;
        #20  i_data <= 32'h05;
        #20  i_data <= 32'h06;
        #40  i_data <= 32'h07;
        #20  i_data <= 32'h02;

        #70  i_data <= 32'h09;       //170ns

        #190 i_data <= 32'hb4;       //360ns

    end

    //输入缓冲器 输出控制信号 nsw_bus 
    initial begin
        #0   nsw_bus <= 0;
        #20  nsw_bus <= 1;
        #30  nsw_bus <= 0;
        #20  nsw_bus <= 1;
        
        #50  nsw_bus <= 0;       //120ns - 140ns
        #20  nsw_bus <= 1;

        #50  nsw_bus <= 0;       //190ns - 210ns
        #20  nsw_bus <= 1;

        #170 nsw_bus <= 0;       //380ns - 400ns
        #20  nsw_bus <= 1;

    end

    //地址寄存器 锁存控制信号ldar 
    initial begin
        #0  ldar <= 0;
        #15 ldar <= 1;
        #5  ldar <= 0;
        #20 ldar <= 1;
        #5  ldar <= 0;

        #90 ldar <= 1;      //135ns - 140ns
        #5  ldar <= 0;

        #55 ldar <= 1;
        #5  ldar <= 0;      //195ns - 200ns

        #195 ldar <= 1;     //395ns - 400ns
        #5   ldar <= 0;

    end


    initial begin
        #0  we <= 0;
        #50 we <= 1;
        #30 we <= 0;

        #320 we <= 1;
        #20  we <= 0;
    end

    //通用寄存器锁存信号 ldr
    initial begin
        #0   ldr0 <= 0;
             ldr1 <= 0;
             ldr2 <= 0;
             ldr3 <= 0;

        #100 ldr0 <= 1;         //100ns - 105ns 将RAM 的B4地址单元的值保存到R0
        #5  ldr0 <= 0;

        #50  ldr1 <= 1;        //155ns - 160ns 将ROM 02H单元的值保存到 R1
        #5   ldr1 <= 0;

        #55  ldr2 <= 1;        //215ns - 220ns 将ROM 09H单元的值保存到 R2
        #5   ldr2 <= 0;

        #75  ldr0 <= 1;         //295ns - 300ns 将(R0) + (R1) -> (R0)
        #5   ldr0 <= 0;

        #65  ldr0 <= 1;         //365ns - 370ns 将(R0) - (R2) -> (R0)
        #5   ldr0 <= 0;


    end

    //通用寄存器输出控制信号 nr_bus
    initial begin
        nr0_bus <= 1;
        nr1_bus <= 1;
        nr2_bus <= 1;
        nr3_bus <= 1;

        #240 nr0_bus <= 0;      //240ns - 260ns 打开R0输出控制
        #20  nr0_bus <= 1;
             
        #0   nr1_bus <= 0;      //260ns - 280ns 打开R1输出控制
        #20  nr1_bus <= 1;

        #20  nr0_bus <= 0;      //300ns - 320ns 打开R0输出控制
        #20  nr0_bus <= 1;

        #0   nr2_bus <= 0;      //320ns - 340ns 打开R2输出控制
        #20  nr2_bus <= 1;

        #60  nr0_bus <= 0;      //400ns - 420ns 打开R1输出控制
        #20  nr0_bus <= 1;
        

    end

    //数据寄存器寄存器 锁存控制信号lddr 
    initial begin
        #0  lddr1 <= 0;
            lddr2 <= 0;
        
        #255 lddr1 <= 1;        //255ns - 260ns 将寄存器R0的数据存入数据寄存器DR1
        #5   lddr1 <= 0;

        #15  lddr2 <= 1;        //275ns - 280ns 将寄存器R1的数据存入数据寄存器DR2
        #5   lddr2 <= 0;

        #35  lddr1 <= 1;        //315ns - 320ns 将寄存器R0的数据存入数据寄存器DR1
        #5   lddr1 <= 0;

        #15  lddr2 <= 1;        //335ns - 340ns 将寄存器R2的数据存入数据寄存器DR2
        #5   lddr2 <= 0;

    end

    //输出缓冲器控制信号，0的时候输出数据，1的时候输出高阻态
    initial begin
        #0    nalu_bus <= 1;
        #290 nalu_bus <= 0;
        #10  nalu_bus <= 1;

        #50  nalu_bus <= 0;

        #20  nalu_bus <= 1;

    end

    //alu功能选择信号
    initial begin
        #0   alu_sel <= 4'b0001;
        #280 alu_sel <= 4'b0010;
        #60  alu_sel <= 4'b0011;

    end


    always #10 clk <= ~clk;

endmodule
```



运行仿真测试，仿真结果如图所示

![image-20200621175155761](%E7%AE%80%E5%8D%95%E6%95%B0%E6%8D%AE%E9%80%9A%E8%B7%AF%E7%9A%84%E7%BB%84%E6%88%90.assets/image-20200621175155761.png)



#### 5、实验结果分析

本次实验仿真所想要呈现的结果是：ROM的02H单元和09H单元分别置入初始数据F2H和64H。将数据06H写入RAM的B4H地址单元，然后完成以下运算

(B4H) -> (R0)

(02H) ->(R1)

(09H) -> (R2)

(R0) + (R1) -> (R0)

(R0) - (R2) -> (R0)

(R0) -> (B4H)

0 - 80ns，先从ROM的04H地址单元取出数据B4H，然后将B4H作为地址，将输入数据06H存入RAM。

80ns - 110ns，将数据06H存入通用寄存器R0

110ns - 170ns，先将地址寄存器存储的数据清空，然后将输入数据02H作为地址，将ROM中02H地址单元的数据读出，保存到通用寄存器R1

170ns - 230ns, 先将地址寄存器存储的数据清空，然后将输入数据09H作为地址，将ROM中09H地址单元的数据读出，保存到通用寄存器R2

230ns - 290ns，先将地址寄存器存储的数据清空，然后将通用寄存器R0的数据存入dr1，将通用寄存器R1的数据存入dr2，ALU的功能选择信号为 0001，执行加法运算。

290ns - 300ns，将加法运算的结果保存到R0

300ns - 350ns，将通用寄存器R0的数据存入dr1，将通用寄存器R2的数据存入dr2，ALU的功能选择信号为 0010，执行减法运算。

300ns - 370ns，将减法运算的结果保存到R0

300ns - 430ns，将输入数据B4H作为地址，we信号变成高电平时，将R0中的数据保存到RAM的B4H的地址单元中

430ns -500ns，cs片选信号有效，将RAM中B4H地址的数据读出。

### 三、实验总结

本次实验是前几次实验的综合，所以规模比较大。本次实验要各模块之间的相互影响，尤其在仿真的时候，稍不注意就有可能出现错误。实验之前最好画出电路原理图，依靠电路原理图来连接各个功能模块，这样可以尽可能减少错误。

实验过程中，各个功能模块之间的连接还是非常简单的，感觉比较困难的是仿真文件的设计。实验之前由于某些地方不是很懂，所以设计的时候出现了许多错误。经过不断地调试和同学的交流沟通，最终还是逐渐解决了这些问题，最后也通过实验加深了对简单数据通路的理解。