module MEM(tx, in1, in2, entrada, contador, current_state, clock);
	input wire clock;
	input wire [3:0] in1, in2, tx;
	output reg [3:0]  entrada;
	output reg contador;
	
	parameter CLEAR = 4'd0;
	parameter LOAD = 4'd1;
	parameter HOLD = 4'd2;
	
	initial
	begin
		entrada <= 4'd0;
		contador <= 1'b0;
		current_state <= 4'd0;
	end
	
	

endmodule
