ОП представляет собой массив запоминающих элементов, организованных в виде ячеек, способных хранить некоторую единицу информации (байт). Обычно ячейки ОП организованы как матрица, и выбор ячейки осуществляется путём подачи разрешающих сигналов на соответствующую строку и столбец. Это обеспечивается дешифратором адреса памяти, преобразующим поступивший из [РАП](Регистр%20адреса%20памяти.md) адрес ячейки в разрешающий сигнал. Для реализации данных сигналов используется несколько микросхем СУ. Тогда процесс обращения к ячейке состоит из выбора нужной микросхемы (старшие разряды адреса) и выбора ячейки внутри микросхемы (младшие разряды адреса).

![](Pasted%20image%2020241105140527.png)
ОП - единственный вид памяти, к которому ЦП может обращаться напрямую. ОП образуют ЗУ с произвольным доступом. ОП может включать в себя два типа ЗУ: ОЗУ и ПЗУ. ОЗУ допускает и считывание, и запись, которые выполняются однотипно практически с одной скоростью и производятся с помощью электрических сигналов. Является энергозависимым. ПЗУ обеспечивает считывание информации, но не её изменения. Является энергонезависимым. Ёмкость основной памяти современных ЭВМ велика, поэтому её организовывают на базе нескольких интегральных микросхем. Увеличение разрядность реализуется объединением адресных кодов. Полученную совокупность микросхем называют модулем памяти. Один или несколько модулей памяти образуют банк памяти. Для получения требуемой ёмкости определённым образом объединяют несколько банков памяти меньшей ёмкости. При использовании блочной памяти, состоящей из $B$ банков, адрес ячейки $A$ преобразуется в пару $A\rightarrow{\{b,w\}}$, $b$ - номер банка, $w$ - адрес ячейки внутри банка
# Схемы распределения разрядов адреса между b,w
1. Блочная
2. Циклическая
3. Блочно-циклическая
## Примеры на основе памяти в 512 слов (4 банка по 128 слов)
### Структура блочной памяти на основе блочной схемы
![](Pasted%20image%2020241105142110.png)
Адресное пространство памяти разбивается на группы адресов, каждой группе - свой банк. Для обращения к памяти используется девятиразрядный адрес, причём семь младших разрядов $A_{0}..A_{6}$ поступают параллельно во все банки памяти и выбирают в каждом из банков одну ячейку. Два старших разряда $A_{7}..A_{8}$ содержат номер банка. Выбор банка обеспечивается либо с помощью дешифратора номера банка, либо путём мультиплексирования. Таким образом, память может рассматриваться как единое ЗУ, ёмкость которого равна суммарной ёмкости составляющих, а быстродействие
### Расслоение памяти (циклическая схема)
![](Pasted%20image%2020241105143537.png)
Для увеличения скорости доступа придумали методику расслоения памяти, в основе которой лежит чередование адресов, заключающееся в изменении системы распределения адресов между банками памяти. При нём чередование адресов базируется на свойстве локальности по обращению. Чередование адресов обеспечивается засчёт циклического разбиения адреса. Для выбора банка используются два младших разряда $A_{0},A_1$, для выбора ячейки - семь старших разрядов $A_{2}..A_{9}$
Так как в каждом такте на шине адреса может присутствовать только адрес одной ячейки, то параллельное обращение к нескольким банкам невозможно, однако оно может быть организовано со сдвигом на один такт. Адрес ячейки запоминается в индивидуальном регистре адреса и дальнейшей операцией о доступу к ячейке в каждом банке протекает независимо. При большом количестве банков среднее время доступа к памяти сокращается в $B$ раз, но при условии, что ячейки, к которым производится последовательное обращение, относятся к разным банкам. Если же запросы к одному и тому же банку последовательны, то каждый следующий запрос должен ожидать завершения предыдущей операции (конфликт по доступу). При частом возникновении конфликтов, метод становится не эффективным
### Блочно-циклическая схема
![](Pasted%20image%2020241105145714.png)
В блочно-циклической схеме каждый банк состоит из нескольких модулей, адресуемых по циклической схеме. Адреса между банками распределены по блочной схеме. Таким образом адрес разбивается на три части
1. Старшие биты - номер банка
2. Средние биты - ячейка памяти в модуле
3. Младшие биты - модуль в банке
В многопроцессорных системах с общей памятью, где запросы на доступ достаточно независимы друг от друга, используется другой подход - в систему включают несколько контроллеров памяти, что позволяет отдельным банкам