{
    "original_text": "A 0.8-V 128-kb four-way set-associative two-level CMOS cache memory using two-stage wordline/bitline-oriented tag-compare (WLOTC/BLOTC) scheme This paper reports a 0.8-V 128-kb four-way set-associative two-level CMOS cache memory using a novel two-stage wordline/bitline-oriented tag-compare (WLOTC/BLOTC) and sense wordline/bitline (SWL/SBL) tag-sense amplifiers with an eight-transistor (8-T) tag cell in Level 2 (L2) and a 10-T shrunk logic swing (SLS) memory cell. with the ground/floating (G/F) data sense amplifier in Level 1 (L1) for high-speed operation for low-voltage low-power VLSI system applications. Owing to the reduced loading at the SWL in the new 11-T tag cell using the WLOTC scheme, the 10-T SLS memory cell with G/F sense amplifier in L1, and the split comparison of the index signal in the 8-T tag cells with SWL/SBL tag sense amplifiers in L2, this 0.8-V cache memory implemented in a 1.8-V 0.18- mu m CMOS technology has a measured L1/L2 hit time of 11.6/20.5 ns at the average dissipation of 0.77 mW at 50 MHz",
    "original_translation": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz",
    "error_count": 21,
    "keys": {
        "four-way set-associative memory": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "two-level CMOS cache memory": {
            "translated_key": [
                "dos niveles",
                "asociativo de cuatro vías de wordline/bitline "
            ],
            "translated_annotated_text": "Una memoria de caché CMOS de cuatro vías de 0,8-V 128-kb <br>dos niveles</br> usando un esquema de emparejamiento de etiquetas orientado a wordline/bitline (WLOTC/BLOTC) de dos etapas Este documento reporta un esquema de emparejamiento de etiquetas orientado a wordline/bitline (WLOTC/BLOTC) de 0,8-V 128-kb <br>asociativo de cuatro vías de wordline/bitline </br> de dos niveles utilizando un nuevo esquema de emparejamiento de etiquetas orientado a wordline/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico de 10-T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": [
                "dos niveles",
                "asociativo de cuatro vías de wordline/bitline "
            ]
        },
        "cache memory architecture": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "wordline/bitline-oriented tag-compare": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles de línea de palabra/distinta de línea de bits (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS bidireccionales de 0,8-V 128-kb bidireccionales utilizando una nueva combinación de etiquetas de dos etapas (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido (SLS) de 10 T.  con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "sense wordline/bitline amplifiers": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "tag-sense amplifiers": {
            "translated_key": "tag-sense amplificadores",
            "translated_annotated_text": "Una memoria caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria caché CMOS de dos niveles de línea de palabras/bitline orientada a tag-compare (WLOTC/BLOTC) Este documento informa de una memoria caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociativas a wordline/bitline orientada a tag-compare (WLOTC/BLOTC) y de una línea wordline/bitline sensorial (SWL/SBL) <br>tag-sense amplificadores</br> con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": [
                ""
            ]
        },
        "eight-transistor tag cell": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "ten-transistor memory cell": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "shrunk logic swing memory cell": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "ground/floating data sense amplifier": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "high-speed operation": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad <br> para aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "low-voltage VLSI system applications": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "low-power VLSI system applications": {
            "translated_key": "low power",
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones de sistema VLSI de baja tensión <br>low power</br>. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": [
                ""
            ]
        },
        "0.8 V": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "128 kbit": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "50 MHz": {
            "translated_key": "50 MHz",
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS de 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns a la disipación media de 0,77 mW a <br>50 MHz</br> ",
            "error": [
                ""
            ]
        },
        "0.77 mW": {
            "translated_key": "0,77 mW",
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS de 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de <br>0,77 mW</br> a 50 MHz ",
            "error": [
                ""
            ]
        },
        "1.8 V": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "0.18 micron": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "11.6 ns": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "20.5 ns": {
            "translated_key": "20,5 ns",
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS de 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11,6/<br>20,5 ns</br> en la disipación media de 0,77 mW a 50 MHz ",
            "error": [
                ""
            ]
        },
        "cache storage": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "CMOS memory circuits": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "content-addressable storage": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "low-power electronics": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "memory architecture": {
            "translated_key": [],
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema VLSI de baja potencia de baja tensión. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": []
        },
        "VLSI": {
            "translated_key": "VLSI",
            "translated_annotated_text": "Una memoria de caché CMOS de dos niveles de 0.8-V 128-kb bidireccionales utilizando una memoria de caché CMOS de dos niveles orientada a la línea de palabras/bitline (WLOTC/BLOTC) Este documento informa de una memoria de caché CMOS de dos niveles de 0,8-V 128-kb bidireccionales asociadas a la línea de dos niveles utilizando una nueva combinación de etiquetas orientadas a la línea de palabras/bitline (WLOTC/BLOTC) y amplificadores de tagline/bitline (SWL/SBL) sensoriales con una celda de etiqueta de ocho transistores (8-T) en el nivel 2 (L2) y una celda de memoria de swing lógico encogido de 10 T (SLS). con el amplificador de sentido de datos tierra/flotante (G/F) en el nivel 1 (L1) para el funcionamiento de alta velocidad en aplicaciones del sistema de baja potencia de bajo voltaje <br>VLSI</br>. Debido a la reducción de la carga en el SWL en la nueva celda de etiqueta 11-T utilizando el esquema WLOTC, la celda de memoria SLS 10-T con amplificador de sentido G/F en L1, y la comparación por partes de la señal de índice en las celdas de etiqueta 8-T con amplificadores de sentido SWL/SBL en L2, esta memoria caché de 0,8-V implementada en una tecnología CMOS de 1,8-V 0,18-mu m tiene un tiempo de impacto de L1/L2 medido de 11.6/20.5 ns en la disipación media de 0,77 mW a 50 MHz ",
            "error": [
                ""
            ]
        }
    }
}