半加器结构描述
==============

半加器是数字电路中最基本的加法器，它接受两个单比特输入，产生两个输出：和（sum）和进位（carry）。

组件：
-----
- 输入： a, b
- 输出： sum, carry
- 逻辑门： xor1, and1

连接：
-----
1. a 连接到 xor1 的输入
2. b 连接到 xor1 的输入
3. xor1 的输出连接到 sum
4. a 连接到 and1 的输入
5. b 连接到 and1 的输入
6. and1 的输出连接到 carry

逻辑表达式：
---------
sum = a ⊕ b （异或）
carry = a & b （与）

真值表：
------
| a | b | sum | carry |
|---|---|-----|-------|
| 0 | 0 |  0  |   0   |
| 0 | 1 |  1  |   0   |
| 1 | 0 |  1  |   0   |
| 1 | 1 |  0  |   1   |

半加器是构建全加器和更复杂加法器的基础组件。 