<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>Verilog HDL数据类型 - 编程中国的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="Verilog HDL数据类型" />
<meta property="og:description" content="Verilog HDL的数据类型分为两大类：线网类型和寄存器类型。线网类型主要表示Verilog HDL中结构化元件之间的物理连线，其数值由驱动元件决定。如果没有驱动元件接到线网上，则其默认值为高阻z。寄存器类型主要表示数据的存储单元，其默认值为不定x。二者最大的区别在于：寄存器类型数据保持最后一次的赋值，而线网类型数据则需要持续的驱动。
一、线网类型：
wire：标准连线（默认为该类型）； tri：具备高阻状态的标准连线； wor：线或类型驱动； trior：三态线或特性的连线； wand：线与类型驱动； triand：三态线与特性的连线； trireg：具有电荷保持特性的连线； tri1：上拉电阻（pullup）； tri0：下拉电阻（pulldown）； supply0：地线，逻辑0； supply1：电源线，逻辑1。 注意，其中只有wire、tri、supply0和supply1是可综合的，其余都是不可综合的，只能用于仿真。
Verilog HDL程序模块中输入、输出信号类型默认为wire型。
线网数据类型的通用说明语法为：net_kind [msb:lsb] net1,net2,…；
线网类型变量的赋值（也就是驱动）只能通过数据流assign操作来完成，不能用于always语句中。
二、寄存器类型：
reg：常用的寄存器型变量，用于行为描述中对寄存器类的说明，由过程赋值语句赋值；integer：32位带符号整型变量；time：64位无符号时间变量；real：64位浮点、双精度、带符号实型变量；realtime：其特征和real型一致；reg的扩展类型--memory类型。 Verilog HDL通过对reg型变量建立数组来对存储器建模。其定义格式为：reg [m-1:0] mem [n-1:0]; 定义了一个存储位宽为m、存储深度为n的存储器。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/posts/c322245251c22287026c8ec93e153263/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2009-09-10T22:06:00+08:00" />
<meta property="article:modified_time" content="2009-09-10T22:06:00+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程中国的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程中国的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">Verilog HDL数据类型</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <p>Verilog HDL的数据类型分为两大类：线网类型和寄存器类型。线网类型主要表示Verilog HDL中结构化元件之间的物理连线，其数值由驱动元件决定。如果没有驱动元件接到线网上，则其默认值为高阻z。寄存器类型主要表示数据的存储单元，其默认值为不定x。二者最大的区别在于：寄存器类型数据保持最后一次的赋值，而线网类型数据则需要持续的驱动。</p> 
<p> </p> 
<p>一、线网类型：</p> 
<ol><li>wire：标准连线（默认为该类型）； </li><li>tri：具备高阻状态的标准连线； </li><li>wor：线或类型驱动； </li><li>trior：三态线或特性的连线； </li><li>wand：线与类型驱动； </li><li>triand：三态线与特性的连线； </li><li>trireg：具有电荷保持特性的连线； </li><li>tri1：上拉电阻（pullup）； </li><li>tri0：下拉电阻（pulldown）； </li><li>supply0：地线，逻辑0； </li><li>supply1：电源线，逻辑1。 </li></ol> 
<p>注意，其中只有wire、tri、supply0和supply1是可综合的，其余都是不可综合的，只能用于仿真。</p> 
<blockquote> 
 <p>Verilog HDL程序模块中输入、输出信号类型默认为wire型。</p> 
 <p>线网数据类型的通用说明语法为：net_kind [msb:lsb] net1,net2,…；</p> 
 <p>线网类型变量的赋值（也就是驱动）只能通过数据流assign操作来完成，不能用于always语句中。</p> 
</blockquote> 
<p>二、寄存器类型：</p> 
<ol><li>reg：常用的寄存器型变量，用于行为描述中对寄存器类的说明，由过程赋值语句赋值；</li><li>integer：32位带符号整型变量；</li><li>time：64位无符号时间变量；</li><li>real：64位浮点、双精度、带符号实型变量；</li><li>realtime：其特征和real型一致；</li><li>reg的扩展类型--memory类型。</li></ol> 
<blockquote> 
 <p>Verilog HDL通过对reg型变量建立数组来对存储器建模。其定义格式为：reg [m-1:0] mem [n-1:0]; 定义了一个存储位宽为m、存储深度为n的存储器。</p> 
</blockquote>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/ce348a94e31df00f13893afc35f43cba/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">关于FPGA/CPLD的VCCINT与VCCIO</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/5936bfd955e8de60c164397ac810a530/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">Verilog HDL的编译预处理语句</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程中国的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://www.w3counter.com/tracker.js?id=151347"></script>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>