Classic Timing Analyzer report for FSR_reg
Fri May 13 18:41:22 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                     ;
+------------------------------+-------+---------------+-------------+----------------+----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From           ; To             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+----------------+----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.406 ns    ; abus_in[6]     ; fsr_out_tmp[7] ; --         ; clk_in   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.535 ns    ; fsr_out_tmp[4] ; fsr_out[4]     ; clk_in     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 12.240 ns   ; rd_en          ; dbus_out[4]    ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.189 ns   ; abus_in[0]     ; fsr_out_tmp[7] ; --         ; clk_in   ; 0            ;
; Total number of failed paths ;       ;               ;             ;                ;                ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+----------------+----------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------+
; tsu                                                                        ;
+-------+--------------+------------+------------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To             ; To Clock ;
+-------+--------------+------------+------------+----------------+----------+
; N/A   ; None         ; 5.406 ns   ; abus_in[6] ; fsr_out_tmp[0] ; clk_in   ;
; N/A   ; None         ; 5.406 ns   ; abus_in[6] ; fsr_out_tmp[1] ; clk_in   ;
; N/A   ; None         ; 5.406 ns   ; abus_in[6] ; fsr_out_tmp[2] ; clk_in   ;
; N/A   ; None         ; 5.406 ns   ; abus_in[6] ; fsr_out_tmp[3] ; clk_in   ;
; N/A   ; None         ; 5.406 ns   ; abus_in[6] ; fsr_out_tmp[4] ; clk_in   ;
; N/A   ; None         ; 5.406 ns   ; abus_in[6] ; fsr_out_tmp[5] ; clk_in   ;
; N/A   ; None         ; 5.406 ns   ; abus_in[6] ; fsr_out_tmp[6] ; clk_in   ;
; N/A   ; None         ; 5.406 ns   ; abus_in[6] ; fsr_out_tmp[7] ; clk_in   ;
; N/A   ; None         ; 5.157 ns   ; abus_in[5] ; fsr_out_tmp[0] ; clk_in   ;
; N/A   ; None         ; 5.157 ns   ; abus_in[5] ; fsr_out_tmp[1] ; clk_in   ;
; N/A   ; None         ; 5.157 ns   ; abus_in[5] ; fsr_out_tmp[2] ; clk_in   ;
; N/A   ; None         ; 5.157 ns   ; abus_in[5] ; fsr_out_tmp[3] ; clk_in   ;
; N/A   ; None         ; 5.157 ns   ; abus_in[5] ; fsr_out_tmp[4] ; clk_in   ;
; N/A   ; None         ; 5.157 ns   ; abus_in[5] ; fsr_out_tmp[5] ; clk_in   ;
; N/A   ; None         ; 5.157 ns   ; abus_in[5] ; fsr_out_tmp[6] ; clk_in   ;
; N/A   ; None         ; 5.157 ns   ; abus_in[5] ; fsr_out_tmp[7] ; clk_in   ;
; N/A   ; None         ; 5.076 ns   ; abus_in[1] ; fsr_out_tmp[0] ; clk_in   ;
; N/A   ; None         ; 5.076 ns   ; abus_in[1] ; fsr_out_tmp[1] ; clk_in   ;
; N/A   ; None         ; 5.076 ns   ; abus_in[1] ; fsr_out_tmp[2] ; clk_in   ;
; N/A   ; None         ; 5.076 ns   ; abus_in[1] ; fsr_out_tmp[3] ; clk_in   ;
; N/A   ; None         ; 5.076 ns   ; abus_in[1] ; fsr_out_tmp[4] ; clk_in   ;
; N/A   ; None         ; 5.076 ns   ; abus_in[1] ; fsr_out_tmp[5] ; clk_in   ;
; N/A   ; None         ; 5.076 ns   ; abus_in[1] ; fsr_out_tmp[6] ; clk_in   ;
; N/A   ; None         ; 5.076 ns   ; abus_in[1] ; fsr_out_tmp[7] ; clk_in   ;
; N/A   ; None         ; 4.894 ns   ; abus_in[3] ; fsr_out_tmp[0] ; clk_in   ;
; N/A   ; None         ; 4.894 ns   ; abus_in[3] ; fsr_out_tmp[1] ; clk_in   ;
; N/A   ; None         ; 4.894 ns   ; abus_in[3] ; fsr_out_tmp[2] ; clk_in   ;
; N/A   ; None         ; 4.894 ns   ; abus_in[3] ; fsr_out_tmp[3] ; clk_in   ;
; N/A   ; None         ; 4.894 ns   ; abus_in[3] ; fsr_out_tmp[4] ; clk_in   ;
; N/A   ; None         ; 4.894 ns   ; abus_in[3] ; fsr_out_tmp[5] ; clk_in   ;
; N/A   ; None         ; 4.894 ns   ; abus_in[3] ; fsr_out_tmp[6] ; clk_in   ;
; N/A   ; None         ; 4.894 ns   ; abus_in[3] ; fsr_out_tmp[7] ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; abus_in[4] ; fsr_out_tmp[0] ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; abus_in[4] ; fsr_out_tmp[1] ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; abus_in[4] ; fsr_out_tmp[2] ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; abus_in[4] ; fsr_out_tmp[3] ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; abus_in[4] ; fsr_out_tmp[4] ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; abus_in[4] ; fsr_out_tmp[5] ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; abus_in[4] ; fsr_out_tmp[6] ; clk_in   ;
; N/A   ; None         ; 4.803 ns   ; abus_in[4] ; fsr_out_tmp[7] ; clk_in   ;
; N/A   ; None         ; 4.619 ns   ; dbus_in[2] ; fsr_out_tmp[2] ; clk_in   ;
; N/A   ; None         ; 4.330 ns   ; wr_en      ; fsr_out_tmp[0] ; clk_in   ;
; N/A   ; None         ; 4.330 ns   ; wr_en      ; fsr_out_tmp[1] ; clk_in   ;
; N/A   ; None         ; 4.330 ns   ; wr_en      ; fsr_out_tmp[2] ; clk_in   ;
; N/A   ; None         ; 4.330 ns   ; wr_en      ; fsr_out_tmp[3] ; clk_in   ;
; N/A   ; None         ; 4.330 ns   ; wr_en      ; fsr_out_tmp[4] ; clk_in   ;
; N/A   ; None         ; 4.330 ns   ; wr_en      ; fsr_out_tmp[5] ; clk_in   ;
; N/A   ; None         ; 4.330 ns   ; wr_en      ; fsr_out_tmp[6] ; clk_in   ;
; N/A   ; None         ; 4.330 ns   ; wr_en      ; fsr_out_tmp[7] ; clk_in   ;
; N/A   ; None         ; 3.954 ns   ; dbus_in[3] ; fsr_out_tmp[3] ; clk_in   ;
; N/A   ; None         ; 3.620 ns   ; dbus_in[1] ; fsr_out_tmp[1] ; clk_in   ;
; N/A   ; None         ; 3.389 ns   ; dbus_in[7] ; fsr_out_tmp[7] ; clk_in   ;
; N/A   ; None         ; 3.367 ns   ; dbus_in[5] ; fsr_out_tmp[5] ; clk_in   ;
; N/A   ; None         ; 3.223 ns   ; dbus_in[0] ; fsr_out_tmp[0] ; clk_in   ;
; N/A   ; None         ; 3.211 ns   ; dbus_in[4] ; fsr_out_tmp[4] ; clk_in   ;
; N/A   ; None         ; 3.168 ns   ; dbus_in[6] ; fsr_out_tmp[6] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; abus_in[2] ; fsr_out_tmp[0] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; abus_in[2] ; fsr_out_tmp[1] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; abus_in[2] ; fsr_out_tmp[2] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; abus_in[2] ; fsr_out_tmp[3] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; abus_in[2] ; fsr_out_tmp[4] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; abus_in[2] ; fsr_out_tmp[5] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; abus_in[2] ; fsr_out_tmp[6] ; clk_in   ;
; N/A   ; None         ; 1.646 ns   ; abus_in[2] ; fsr_out_tmp[7] ; clk_in   ;
; N/A   ; None         ; 1.419 ns   ; abus_in[0] ; fsr_out_tmp[0] ; clk_in   ;
; N/A   ; None         ; 1.419 ns   ; abus_in[0] ; fsr_out_tmp[1] ; clk_in   ;
; N/A   ; None         ; 1.419 ns   ; abus_in[0] ; fsr_out_tmp[2] ; clk_in   ;
; N/A   ; None         ; 1.419 ns   ; abus_in[0] ; fsr_out_tmp[3] ; clk_in   ;
; N/A   ; None         ; 1.419 ns   ; abus_in[0] ; fsr_out_tmp[4] ; clk_in   ;
; N/A   ; None         ; 1.419 ns   ; abus_in[0] ; fsr_out_tmp[5] ; clk_in   ;
; N/A   ; None         ; 1.419 ns   ; abus_in[0] ; fsr_out_tmp[6] ; clk_in   ;
; N/A   ; None         ; 1.419 ns   ; abus_in[0] ; fsr_out_tmp[7] ; clk_in   ;
+-------+--------------+------------+------------+----------------+----------+


+-------------------------------------------------------------------------------+
; tco                                                                           ;
+-------+--------------+------------+----------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From           ; To          ; From Clock ;
+-------+--------------+------------+----------------+-------------+------------+
; N/A   ; None         ; 8.535 ns   ; fsr_out_tmp[4] ; fsr_out[4]  ; clk_in     ;
; N/A   ; None         ; 7.848 ns   ; fsr_out_tmp[4] ; dbus_out[4] ; clk_in     ;
; N/A   ; None         ; 7.797 ns   ; fsr_out_tmp[3] ; dbus_out[3] ; clk_in     ;
; N/A   ; None         ; 7.587 ns   ; fsr_out_tmp[1] ; dbus_out[1] ; clk_in     ;
; N/A   ; None         ; 7.478 ns   ; fsr_out_tmp[3] ; fsr_out[3]  ; clk_in     ;
; N/A   ; None         ; 7.368 ns   ; fsr_out_tmp[7] ; dbus_out[7] ; clk_in     ;
; N/A   ; None         ; 7.348 ns   ; fsr_out_tmp[2] ; fsr_out[2]  ; clk_in     ;
; N/A   ; None         ; 7.125 ns   ; fsr_out_tmp[7] ; fsr_out[7]  ; clk_in     ;
; N/A   ; None         ; 7.050 ns   ; fsr_out_tmp[1] ; fsr_out[1]  ; clk_in     ;
; N/A   ; None         ; 6.854 ns   ; fsr_out_tmp[6] ; fsr_out[6]  ; clk_in     ;
; N/A   ; None         ; 6.680 ns   ; fsr_out_tmp[0] ; fsr_out[0]  ; clk_in     ;
; N/A   ; None         ; 6.680 ns   ; fsr_out_tmp[0] ; dbus_out[0] ; clk_in     ;
; N/A   ; None         ; 6.679 ns   ; fsr_out_tmp[2] ; dbus_out[2] ; clk_in     ;
; N/A   ; None         ; 6.654 ns   ; fsr_out_tmp[6] ; dbus_out[6] ; clk_in     ;
; N/A   ; None         ; 6.596 ns   ; fsr_out_tmp[5] ; fsr_out[5]  ; clk_in     ;
; N/A   ; None         ; 6.596 ns   ; fsr_out_tmp[5] ; dbus_out[5] ; clk_in     ;
+-------+--------------+------------+----------------+-------------+------------+


+------------------------------------------------------------------------+
; tpd                                                                    ;
+-------+-------------------+-----------------+------------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To          ;
+-------+-------------------+-----------------+------------+-------------+
; N/A   ; None              ; 12.240 ns       ; rd_en      ; dbus_out[4] ;
; N/A   ; None              ; 12.204 ns       ; rd_en      ; dbus_out[1] ;
; N/A   ; None              ; 11.973 ns       ; rd_en      ; dbus_out[7] ;
; N/A   ; None              ; 11.925 ns       ; rd_en      ; dbus_out[3] ;
; N/A   ; None              ; 11.802 ns       ; abus_in[7] ; dbus_out[4] ;
; N/A   ; None              ; 11.766 ns       ; abus_in[7] ; dbus_out[1] ;
; N/A   ; None              ; 11.566 ns       ; abus_in[6] ; dbus_out[4] ;
; N/A   ; None              ; 11.535 ns       ; abus_in[7] ; dbus_out[7] ;
; N/A   ; None              ; 11.530 ns       ; abus_in[6] ; dbus_out[1] ;
; N/A   ; None              ; 11.515 ns       ; abus_in[1] ; dbus_out[4] ;
; N/A   ; None              ; 11.487 ns       ; abus_in[7] ; dbus_out[3] ;
; N/A   ; None              ; 11.479 ns       ; abus_in[1] ; dbus_out[1] ;
; N/A   ; None              ; 11.475 ns       ; rd_en      ; dbus_out[6] ;
; N/A   ; None              ; 11.333 ns       ; abus_in[3] ; dbus_out[4] ;
; N/A   ; None              ; 11.317 ns       ; abus_in[5] ; dbus_out[4] ;
; N/A   ; None              ; 11.311 ns       ; abus_in[8] ; dbus_out[4] ;
; N/A   ; None              ; 11.299 ns       ; abus_in[6] ; dbus_out[7] ;
; N/A   ; None              ; 11.297 ns       ; abus_in[3] ; dbus_out[1] ;
; N/A   ; None              ; 11.281 ns       ; abus_in[5] ; dbus_out[1] ;
; N/A   ; None              ; 11.278 ns       ; rd_en      ; dbus_out[0] ;
; N/A   ; None              ; 11.275 ns       ; abus_in[8] ; dbus_out[1] ;
; N/A   ; None              ; 11.268 ns       ; rd_en      ; dbus_out[2] ;
; N/A   ; None              ; 11.251 ns       ; abus_in[6] ; dbus_out[3] ;
; N/A   ; None              ; 11.248 ns       ; abus_in[1] ; dbus_out[7] ;
; N/A   ; None              ; 11.200 ns       ; abus_in[1] ; dbus_out[3] ;
; N/A   ; None              ; 11.189 ns       ; rd_en      ; dbus_out[5] ;
; N/A   ; None              ; 11.066 ns       ; abus_in[3] ; dbus_out[7] ;
; N/A   ; None              ; 11.050 ns       ; abus_in[5] ; dbus_out[7] ;
; N/A   ; None              ; 11.044 ns       ; abus_in[8] ; dbus_out[7] ;
; N/A   ; None              ; 11.037 ns       ; abus_in[7] ; dbus_out[6] ;
; N/A   ; None              ; 11.018 ns       ; abus_in[3] ; dbus_out[3] ;
; N/A   ; None              ; 11.002 ns       ; abus_in[5] ; dbus_out[3] ;
; N/A   ; None              ; 10.996 ns       ; abus_in[8] ; dbus_out[3] ;
; N/A   ; None              ; 10.963 ns       ; abus_in[4] ; dbus_out[4] ;
; N/A   ; None              ; 10.927 ns       ; abus_in[4] ; dbus_out[1] ;
; N/A   ; None              ; 10.840 ns       ; abus_in[7] ; dbus_out[0] ;
; N/A   ; None              ; 10.830 ns       ; abus_in[7] ; dbus_out[2] ;
; N/A   ; None              ; 10.801 ns       ; abus_in[6] ; dbus_out[6] ;
; N/A   ; None              ; 10.751 ns       ; abus_in[7] ; dbus_out[5] ;
; N/A   ; None              ; 10.750 ns       ; abus_in[1] ; dbus_out[6] ;
; N/A   ; None              ; 10.696 ns       ; abus_in[4] ; dbus_out[7] ;
; N/A   ; None              ; 10.648 ns       ; abus_in[4] ; dbus_out[3] ;
; N/A   ; None              ; 10.604 ns       ; abus_in[6] ; dbus_out[0] ;
; N/A   ; None              ; 10.594 ns       ; abus_in[6] ; dbus_out[2] ;
; N/A   ; None              ; 10.568 ns       ; abus_in[3] ; dbus_out[6] ;
; N/A   ; None              ; 10.553 ns       ; abus_in[1] ; dbus_out[0] ;
; N/A   ; None              ; 10.552 ns       ; abus_in[5] ; dbus_out[6] ;
; N/A   ; None              ; 10.546 ns       ; abus_in[8] ; dbus_out[6] ;
; N/A   ; None              ; 10.543 ns       ; abus_in[1] ; dbus_out[2] ;
; N/A   ; None              ; 10.515 ns       ; abus_in[6] ; dbus_out[5] ;
; N/A   ; None              ; 10.464 ns       ; abus_in[1] ; dbus_out[5] ;
; N/A   ; None              ; 10.371 ns       ; abus_in[3] ; dbus_out[0] ;
; N/A   ; None              ; 10.361 ns       ; abus_in[3] ; dbus_out[2] ;
; N/A   ; None              ; 10.355 ns       ; abus_in[5] ; dbus_out[0] ;
; N/A   ; None              ; 10.349 ns       ; abus_in[8] ; dbus_out[0] ;
; N/A   ; None              ; 10.345 ns       ; abus_in[5] ; dbus_out[2] ;
; N/A   ; None              ; 10.339 ns       ; abus_in[8] ; dbus_out[2] ;
; N/A   ; None              ; 10.282 ns       ; abus_in[3] ; dbus_out[5] ;
; N/A   ; None              ; 10.266 ns       ; abus_in[5] ; dbus_out[5] ;
; N/A   ; None              ; 10.260 ns       ; abus_in[8] ; dbus_out[5] ;
; N/A   ; None              ; 10.198 ns       ; abus_in[4] ; dbus_out[6] ;
; N/A   ; None              ; 10.001 ns       ; abus_in[4] ; dbus_out[0] ;
; N/A   ; None              ; 9.991 ns        ; abus_in[4] ; dbus_out[2] ;
; N/A   ; None              ; 9.912 ns        ; abus_in[4] ; dbus_out[5] ;
; N/A   ; None              ; 8.085 ns        ; abus_in[2] ; dbus_out[4] ;
; N/A   ; None              ; 8.049 ns        ; abus_in[2] ; dbus_out[1] ;
; N/A   ; None              ; 7.858 ns        ; abus_in[0] ; dbus_out[4] ;
; N/A   ; None              ; 7.822 ns        ; abus_in[0] ; dbus_out[1] ;
; N/A   ; None              ; 7.818 ns        ; abus_in[2] ; dbus_out[7] ;
; N/A   ; None              ; 7.770 ns        ; abus_in[2] ; dbus_out[3] ;
; N/A   ; None              ; 7.591 ns        ; abus_in[0] ; dbus_out[7] ;
; N/A   ; None              ; 7.543 ns        ; abus_in[0] ; dbus_out[3] ;
; N/A   ; None              ; 7.320 ns        ; abus_in[2] ; dbus_out[6] ;
; N/A   ; None              ; 7.123 ns        ; abus_in[2] ; dbus_out[0] ;
; N/A   ; None              ; 7.113 ns        ; abus_in[2] ; dbus_out[2] ;
; N/A   ; None              ; 7.093 ns        ; abus_in[0] ; dbus_out[6] ;
; N/A   ; None              ; 7.034 ns        ; abus_in[2] ; dbus_out[5] ;
; N/A   ; None              ; 6.896 ns        ; abus_in[0] ; dbus_out[0] ;
; N/A   ; None              ; 6.886 ns        ; abus_in[0] ; dbus_out[2] ;
; N/A   ; None              ; 6.807 ns        ; abus_in[0] ; dbus_out[5] ;
+-------+-------------------+-----------------+------------+-------------+


+----------------------------------------------------------------------------------+
; th                                                                               ;
+---------------+-------------+-----------+------------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To             ; To Clock ;
+---------------+-------------+-----------+------------+----------------+----------+
; N/A           ; None        ; -1.189 ns ; abus_in[0] ; fsr_out_tmp[0] ; clk_in   ;
; N/A           ; None        ; -1.189 ns ; abus_in[0] ; fsr_out_tmp[1] ; clk_in   ;
; N/A           ; None        ; -1.189 ns ; abus_in[0] ; fsr_out_tmp[2] ; clk_in   ;
; N/A           ; None        ; -1.189 ns ; abus_in[0] ; fsr_out_tmp[3] ; clk_in   ;
; N/A           ; None        ; -1.189 ns ; abus_in[0] ; fsr_out_tmp[4] ; clk_in   ;
; N/A           ; None        ; -1.189 ns ; abus_in[0] ; fsr_out_tmp[5] ; clk_in   ;
; N/A           ; None        ; -1.189 ns ; abus_in[0] ; fsr_out_tmp[6] ; clk_in   ;
; N/A           ; None        ; -1.189 ns ; abus_in[0] ; fsr_out_tmp[7] ; clk_in   ;
; N/A           ; None        ; -1.416 ns ; abus_in[2] ; fsr_out_tmp[0] ; clk_in   ;
; N/A           ; None        ; -1.416 ns ; abus_in[2] ; fsr_out_tmp[1] ; clk_in   ;
; N/A           ; None        ; -1.416 ns ; abus_in[2] ; fsr_out_tmp[2] ; clk_in   ;
; N/A           ; None        ; -1.416 ns ; abus_in[2] ; fsr_out_tmp[3] ; clk_in   ;
; N/A           ; None        ; -1.416 ns ; abus_in[2] ; fsr_out_tmp[4] ; clk_in   ;
; N/A           ; None        ; -1.416 ns ; abus_in[2] ; fsr_out_tmp[5] ; clk_in   ;
; N/A           ; None        ; -1.416 ns ; abus_in[2] ; fsr_out_tmp[6] ; clk_in   ;
; N/A           ; None        ; -1.416 ns ; abus_in[2] ; fsr_out_tmp[7] ; clk_in   ;
; N/A           ; None        ; -2.938 ns ; dbus_in[6] ; fsr_out_tmp[6] ; clk_in   ;
; N/A           ; None        ; -2.981 ns ; dbus_in[4] ; fsr_out_tmp[4] ; clk_in   ;
; N/A           ; None        ; -2.993 ns ; dbus_in[0] ; fsr_out_tmp[0] ; clk_in   ;
; N/A           ; None        ; -3.137 ns ; dbus_in[5] ; fsr_out_tmp[5] ; clk_in   ;
; N/A           ; None        ; -3.159 ns ; dbus_in[7] ; fsr_out_tmp[7] ; clk_in   ;
; N/A           ; None        ; -3.390 ns ; dbus_in[1] ; fsr_out_tmp[1] ; clk_in   ;
; N/A           ; None        ; -3.724 ns ; dbus_in[3] ; fsr_out_tmp[3] ; clk_in   ;
; N/A           ; None        ; -4.100 ns ; wr_en      ; fsr_out_tmp[0] ; clk_in   ;
; N/A           ; None        ; -4.100 ns ; wr_en      ; fsr_out_tmp[1] ; clk_in   ;
; N/A           ; None        ; -4.100 ns ; wr_en      ; fsr_out_tmp[2] ; clk_in   ;
; N/A           ; None        ; -4.100 ns ; wr_en      ; fsr_out_tmp[3] ; clk_in   ;
; N/A           ; None        ; -4.100 ns ; wr_en      ; fsr_out_tmp[4] ; clk_in   ;
; N/A           ; None        ; -4.100 ns ; wr_en      ; fsr_out_tmp[5] ; clk_in   ;
; N/A           ; None        ; -4.100 ns ; wr_en      ; fsr_out_tmp[6] ; clk_in   ;
; N/A           ; None        ; -4.100 ns ; wr_en      ; fsr_out_tmp[7] ; clk_in   ;
; N/A           ; None        ; -4.389 ns ; dbus_in[2] ; fsr_out_tmp[2] ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; abus_in[4] ; fsr_out_tmp[0] ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; abus_in[4] ; fsr_out_tmp[1] ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; abus_in[4] ; fsr_out_tmp[2] ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; abus_in[4] ; fsr_out_tmp[3] ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; abus_in[4] ; fsr_out_tmp[4] ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; abus_in[4] ; fsr_out_tmp[5] ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; abus_in[4] ; fsr_out_tmp[6] ; clk_in   ;
; N/A           ; None        ; -4.573 ns ; abus_in[4] ; fsr_out_tmp[7] ; clk_in   ;
; N/A           ; None        ; -4.664 ns ; abus_in[3] ; fsr_out_tmp[0] ; clk_in   ;
; N/A           ; None        ; -4.664 ns ; abus_in[3] ; fsr_out_tmp[1] ; clk_in   ;
; N/A           ; None        ; -4.664 ns ; abus_in[3] ; fsr_out_tmp[2] ; clk_in   ;
; N/A           ; None        ; -4.664 ns ; abus_in[3] ; fsr_out_tmp[3] ; clk_in   ;
; N/A           ; None        ; -4.664 ns ; abus_in[3] ; fsr_out_tmp[4] ; clk_in   ;
; N/A           ; None        ; -4.664 ns ; abus_in[3] ; fsr_out_tmp[5] ; clk_in   ;
; N/A           ; None        ; -4.664 ns ; abus_in[3] ; fsr_out_tmp[6] ; clk_in   ;
; N/A           ; None        ; -4.664 ns ; abus_in[3] ; fsr_out_tmp[7] ; clk_in   ;
; N/A           ; None        ; -4.846 ns ; abus_in[1] ; fsr_out_tmp[0] ; clk_in   ;
; N/A           ; None        ; -4.846 ns ; abus_in[1] ; fsr_out_tmp[1] ; clk_in   ;
; N/A           ; None        ; -4.846 ns ; abus_in[1] ; fsr_out_tmp[2] ; clk_in   ;
; N/A           ; None        ; -4.846 ns ; abus_in[1] ; fsr_out_tmp[3] ; clk_in   ;
; N/A           ; None        ; -4.846 ns ; abus_in[1] ; fsr_out_tmp[4] ; clk_in   ;
; N/A           ; None        ; -4.846 ns ; abus_in[1] ; fsr_out_tmp[5] ; clk_in   ;
; N/A           ; None        ; -4.846 ns ; abus_in[1] ; fsr_out_tmp[6] ; clk_in   ;
; N/A           ; None        ; -4.846 ns ; abus_in[1] ; fsr_out_tmp[7] ; clk_in   ;
; N/A           ; None        ; -4.927 ns ; abus_in[5] ; fsr_out_tmp[0] ; clk_in   ;
; N/A           ; None        ; -4.927 ns ; abus_in[5] ; fsr_out_tmp[1] ; clk_in   ;
; N/A           ; None        ; -4.927 ns ; abus_in[5] ; fsr_out_tmp[2] ; clk_in   ;
; N/A           ; None        ; -4.927 ns ; abus_in[5] ; fsr_out_tmp[3] ; clk_in   ;
; N/A           ; None        ; -4.927 ns ; abus_in[5] ; fsr_out_tmp[4] ; clk_in   ;
; N/A           ; None        ; -4.927 ns ; abus_in[5] ; fsr_out_tmp[5] ; clk_in   ;
; N/A           ; None        ; -4.927 ns ; abus_in[5] ; fsr_out_tmp[6] ; clk_in   ;
; N/A           ; None        ; -4.927 ns ; abus_in[5] ; fsr_out_tmp[7] ; clk_in   ;
; N/A           ; None        ; -5.176 ns ; abus_in[6] ; fsr_out_tmp[0] ; clk_in   ;
; N/A           ; None        ; -5.176 ns ; abus_in[6] ; fsr_out_tmp[1] ; clk_in   ;
; N/A           ; None        ; -5.176 ns ; abus_in[6] ; fsr_out_tmp[2] ; clk_in   ;
; N/A           ; None        ; -5.176 ns ; abus_in[6] ; fsr_out_tmp[3] ; clk_in   ;
; N/A           ; None        ; -5.176 ns ; abus_in[6] ; fsr_out_tmp[4] ; clk_in   ;
; N/A           ; None        ; -5.176 ns ; abus_in[6] ; fsr_out_tmp[5] ; clk_in   ;
; N/A           ; None        ; -5.176 ns ; abus_in[6] ; fsr_out_tmp[6] ; clk_in   ;
; N/A           ; None        ; -5.176 ns ; abus_in[6] ; fsr_out_tmp[7] ; clk_in   ;
+---------------+-------------+-----------+------------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri May 13 18:41:21 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off FSR_reg -c FSR_reg --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk_in"
Info: tsu for register "fsr_out_tmp[0]" (data pin = "abus_in[6]", clock pin = "clk_in") is 5.406 ns
    Info: + Longest pin to register delay is 8.136 ns
        Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_B9; Fanout = 1; PIN Node = 'abus_in[6]'
        Info: 2: + IC(5.295 ns) + CELL(0.398 ns) = 6.543 ns; Loc. = LCCOMB_X15_Y34_N10; Fanout = 2; COMB Node = 'dbus_out~9'
        Info: 3: + IC(0.272 ns) + CELL(0.437 ns) = 7.252 ns; Loc. = LCCOMB_X15_Y34_N24; Fanout = 8; COMB Node = 'fsr_out_tmp[0]~0'
        Info: 4: + IC(0.224 ns) + CELL(0.660 ns) = 8.136 ns; Loc. = LCFF_X15_Y34_N9; Fanout = 2; REG Node = 'fsr_out_tmp[0]'
        Info: Total cell delay = 2.345 ns ( 28.82 % )
        Info: Total interconnect delay = 5.791 ns ( 71.18 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_in" to destination register is 2.694 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.040 ns) + CELL(0.537 ns) = 2.694 ns; Loc. = LCFF_X15_Y34_N9; Fanout = 2; REG Node = 'fsr_out_tmp[0]'
        Info: Total cell delay = 1.536 ns ( 57.02 % )
        Info: Total interconnect delay = 1.158 ns ( 42.98 % )
Info: tco from clock "clk_in" to destination pin "fsr_out[4]" through register "fsr_out_tmp[4]" is 8.535 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.694 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.040 ns) + CELL(0.537 ns) = 2.694 ns; Loc. = LCFF_X15_Y34_N17; Fanout = 2; REG Node = 'fsr_out_tmp[4]'
        Info: Total cell delay = 1.536 ns ( 57.02 % )
        Info: Total interconnect delay = 1.158 ns ( 42.98 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.591 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y34_N17; Fanout = 2; REG Node = 'fsr_out_tmp[4]'
        Info: 2: + IC(2.949 ns) + CELL(2.642 ns) = 5.591 ns; Loc. = PIN_T9; Fanout = 0; PIN Node = 'fsr_out[4]'
        Info: Total cell delay = 2.642 ns ( 47.25 % )
        Info: Total interconnect delay = 2.949 ns ( 52.75 % )
Info: Longest tpd from source pin "rd_en" to destination pin "dbus_out[4]" is 12.240 ns
    Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_F20; Fanout = 1; PIN Node = 'rd_en'
    Info: 2: + IC(5.833 ns) + CELL(0.275 ns) = 6.940 ns; Loc. = LCCOMB_X15_Y34_N12; Fanout = 1; COMB Node = 'dbus_out~10'
    Info: 3: + IC(0.267 ns) + CELL(0.410 ns) = 7.617 ns; Loc. = LCCOMB_X15_Y34_N6; Fanout = 8; COMB Node = 'dbus_out~11'
    Info: 4: + IC(1.961 ns) + CELL(2.662 ns) = 12.240 ns; Loc. = PIN_J4; Fanout = 0; PIN Node = 'dbus_out[4]'
    Info: Total cell delay = 4.179 ns ( 34.14 % )
    Info: Total interconnect delay = 8.061 ns ( 65.86 % )
Info: th for register "fsr_out_tmp[0]" (data pin = "abus_in[0]", clock pin = "clk_in") is -1.189 ns
    Info: + Longest clock path from clock "clk_in" to destination register is 2.694 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.040 ns) + CELL(0.537 ns) = 2.694 ns; Loc. = LCFF_X15_Y34_N9; Fanout = 2; REG Node = 'fsr_out_tmp[0]'
        Info: Total cell delay = 1.536 ns ( 57.02 % )
        Info: Total interconnect delay = 1.158 ns ( 42.98 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 4.149 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 1; PIN Node = 'abus_in[0]'
        Info: 2: + IC(1.458 ns) + CELL(0.150 ns) = 2.587 ns; Loc. = LCCOMB_X15_Y34_N0; Fanout = 2; COMB Node = 'dbus_out~8'
        Info: 3: + IC(0.259 ns) + CELL(0.419 ns) = 3.265 ns; Loc. = LCCOMB_X15_Y34_N24; Fanout = 8; COMB Node = 'fsr_out_tmp[0]~0'
        Info: 4: + IC(0.224 ns) + CELL(0.660 ns) = 4.149 ns; Loc. = LCFF_X15_Y34_N9; Fanout = 2; REG Node = 'fsr_out_tmp[0]'
        Info: Total cell delay = 2.208 ns ( 53.22 % )
        Info: Total interconnect delay = 1.941 ns ( 46.78 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 171 megabytes
    Info: Processing ended: Fri May 13 18:41:22 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


