// Generated by CIRCT firtool-1.128.0
module ALU(
  input  [31:0] io_a,
                io_b,
  input  [3:0]  io_op,
  output [31:0] io_out
);

  wire [62:0]       _out_T_11 = {31'h0, io_a} << io_b[4:0];
  wire [31:0]       _GEN = {27'h0, io_b[4:0]};
  wire [15:0][31:0] _GEN_0 =
    {{32'h0},
     {32'h0},
     {32'h0},
     {32'h0},
     {io_b},
     {io_a},
     {$signed($signed(io_a) >>> _GEN)},
     {io_a >> _GEN},
     {_out_T_11[31:0]},
     {{31'h0, io_a < io_b}},
     {{31'h0, $signed(io_a) < $signed(io_b)}},
     {io_a ^ io_b},
     {io_a | io_b},
     {io_a & io_b},
     {io_a - io_b},
     {io_a + io_b}};
  assign io_out = _GEN_0[io_op];
endmodule

