{
  "categories": [
    "ASIC & FPGA"
  ],
  "tags": [
    "fpga",
    "asic",
    "verilog",
    "systemverilog",
    "parser",
    "synthesis",
    "simulation"
  ]
}
