
// Instruction opcode1
parameter NANORV32_INST_FORMAT_OPCODE1_OFFSET = 0;
parameter NANORV32_INST_FORMAT_OPCODE1_SIZE = 7;
parameter NANORV32_INST_FORMAT_OPCODE1_MSB = 6;

// Instruction func3
parameter NANORV32_INST_FORMAT_FUNC3_OFFSET = 12;
parameter NANORV32_INST_FORMAT_FUNC3_SIZE = 3;
parameter NANORV32_INST_FORMAT_FUNC3_MSB = 2;

// Instruction func7
parameter NANORV32_INST_FORMAT_FUNC7_OFFSET = 25;
parameter NANORV32_INST_FORMAT_FUNC7_SIZE = 7;
parameter NANORV32_INST_FORMAT_FUNC7_MSB = 6;

// Instruction rd
parameter NANORV32_INST_FORMAT_RD_OFFSET = 7;
parameter NANORV32_INST_FORMAT_RD_SIZE = 5;
parameter NANORV32_INST_FORMAT_RD_MSB = 4;

// Instruction rs1
parameter NANORV32_INST_FORMAT_RS1_OFFSET = 15;
parameter NANORV32_INST_FORMAT_RS1_SIZE = 5;
parameter NANORV32_INST_FORMAT_RS1_MSB = 4;

// Instruction rs2
parameter NANORV32_INST_FORMAT_RS2_OFFSET = 20;
parameter NANORV32_INST_FORMAT_RS2_SIZE = 5;
parameter NANORV32_INST_FORMAT_RS2_MSB = 4;

// Instruction imm12
parameter NANORV32_INST_FORMAT_IMM12_OFFSET = 20;
parameter NANORV32_INST_FORMAT_IMM12_SIZE = 12;
parameter NANORV32_INST_FORMAT_IMM12_MSB = 11;

// Instruction imm12hi
parameter NANORV32_INST_FORMAT_IMM12HI_OFFSET = 25;
parameter NANORV32_INST_FORMAT_IMM12HI_SIZE = 7;
parameter NANORV32_INST_FORMAT_IMM12HI_MSB = 6;

// Instruction imm12lo
parameter NANORV32_INST_FORMAT_IMM12LO_OFFSET = 7;
parameter NANORV32_INST_FORMAT_IMM12LO_SIZE = 5;
parameter NANORV32_INST_FORMAT_IMM12LO_MSB = 4;

// Instruction immsb2
parameter NANORV32_INST_FORMAT_IMMSB2_OFFSET = 25;
parameter NANORV32_INST_FORMAT_IMMSB2_SIZE = 7;
parameter NANORV32_INST_FORMAT_IMMSB2_MSB = 6;

// Instruction immsb1
parameter NANORV32_INST_FORMAT_IMMSB1_OFFSET = 7;
parameter NANORV32_INST_FORMAT_IMMSB1_SIZE = 5;
parameter NANORV32_INST_FORMAT_IMMSB1_MSB = 4;

// Instruction imm20
parameter NANORV32_INST_FORMAT_IMM20_OFFSET = 12;
parameter NANORV32_INST_FORMAT_IMM20_SIZE = 20;
parameter NANORV32_INST_FORMAT_IMM20_MSB = 19;

// Instruction imm20uj
parameter NANORV32_INST_FORMAT_IMM20UJ_OFFSET = 12;
parameter NANORV32_INST_FORMAT_IMM20UJ_SIZE = 20;
parameter NANORV32_INST_FORMAT_IMM20UJ_MSB = 19;

// Instruction shamt
parameter NANORV32_INST_FORMAT_SHAMT_OFFSET = 20;
parameter NANORV32_INST_FORMAT_SHAMT_SIZE = 5;
parameter NANORV32_INST_FORMAT_SHAMT_MSB = 4;

// Instruction sys2_rs1
parameter NANORV32_INST_FORMAT_SYS2_RS1_OFFSET = 15;
parameter NANORV32_INST_FORMAT_SYS2_RS1_SIZE = 5;
parameter NANORV32_INST_FORMAT_SYS2_RS1_MSB = 4;

// Instruction func12
parameter NANORV32_INST_FORMAT_FUNC12_OFFSET = 20;
parameter NANORV32_INST_FORMAT_FUNC12_SIZE = 12;
parameter NANORV32_INST_FORMAT_FUNC12_MSB = 11;

// Instruction sys1_rd
parameter NANORV32_INST_FORMAT_SYS1_RD_OFFSET = 7;
parameter NANORV32_INST_FORMAT_SYS1_RD_SIZE = 5;
parameter NANORV32_INST_FORMAT_SYS1_RD_MSB = 4;
