	component nios2 is
		port (
			clk_clk       : in  std_logic := 'X'; -- clk
			reset_reset_n : in  std_logic := 'X'; -- reset_n
			spi_MISO      : in  std_logic := 'X'; -- MISO
			spi_MOSI      : out std_logic;        -- MOSI
			spi_SCLK      : out std_logic;        -- SCLK
			spi_SS_n      : out std_logic         -- SS_n
		);
	end component nios2;

