TimeQuest Timing Analyzer report for TEI_GRUPO17
Tue Jul 29 21:31:13 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLK'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLK'
 44. Fast 1200mV 0C Model Hold: 'CLK'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 443.85 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.253 ; -4.317             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -7.000                           ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.253 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.429     ; 1.819      ;
; -1.240 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.171      ;
; -1.239 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.170      ;
; -1.177 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.094      ;
; -1.112 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.043      ;
; -1.083 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.429     ; 1.649      ;
; -1.056 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.987      ;
; -0.989 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.920      ;
; -0.882 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.287      ; 2.164      ;
; -0.816 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 1.747      ;
; -0.806 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.287      ; 2.088      ;
; -0.730 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.287      ; 2.012      ;
; -0.647 ; MEF:inst6|MEF_estado:inst1|inst2 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.428     ; 1.214      ;
; -0.533 ; MEF:inst6|MEF_estado:inst1|inst1 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.465      ;
; -0.475 ; MEF:inst6|MEF_estado:inst1|inst  ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.063     ; 1.407      ;
; 0.295  ; reg_1bit:inst5|inst4             ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.063     ; 0.637      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; reg_1bit:inst5|inst4             ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.678 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.264      ;
; 0.895 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.116      ;
; 0.895 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.480      ;
; 0.920 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.506      ;
; 0.943 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.164      ;
; 1.060 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.281      ;
; 1.080 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.301      ;
; 1.085 ; MEF:inst6|MEF_estado:inst1|inst  ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.306      ;
; 1.105 ; MEF:inst6|MEF_estado:inst1|inst1 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.326      ;
; 1.221 ; MEF:inst6|MEF_estado:inst1|inst2 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.091      ;
; 1.233 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.468      ;
; 1.257 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.477      ;
; 1.364 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.234      ;
; 1.390 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.610      ;
; 1.577 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.447      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_1bit:inst5|inst4             ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst2 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst1 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_1bit:inst5|inst4             ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|inst1|inst2|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|inst1|inst1|clk            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|inst1|inst|clk             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                      ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]        ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk          ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_1bit:inst5|inst4             ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst1 ;
; 0.450  ; 0.666        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst2 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                      ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]        ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk          ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                      ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst4|clk                  ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|inst1|inst1|clk            ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|inst1|inst|clk             ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|inst1|inst2|clk            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.104 ; 3.686 ; Rise       ; CLK             ;
; Cout      ; CLK        ; 3.231 ; 3.588 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.222 ; 3.562 ; Rise       ; CLK             ;
; START     ; CLK        ; 2.939 ; 3.449 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.483 ; 1.923 ; Rise       ; CLK             ;
; VC[*]     ; CLK        ; 7.336 ; 7.773 ; Rise       ; CLK             ;
;  VC[0]    ; CLK        ; 5.969 ; 6.384 ; Rise       ; CLK             ;
;  VC[1]    ; CLK        ; 5.789 ; 6.211 ; Rise       ; CLK             ;
;  VC[2]    ; CLK        ; 5.688 ; 6.072 ; Rise       ; CLK             ;
;  VC[3]    ; CLK        ; 5.988 ; 6.375 ; Rise       ; CLK             ;
;  VC[4]    ; CLK        ; 6.307 ; 6.724 ; Rise       ; CLK             ;
;  VC[5]    ; CLK        ; 6.493 ; 6.892 ; Rise       ; CLK             ;
;  VC[6]    ; CLK        ; 7.336 ; 7.773 ; Rise       ; CLK             ;
;  VC[7]    ; CLK        ; 6.924 ; 7.331 ; Rise       ; CLK             ;
;  VC[8]    ; CLK        ; 5.845 ; 6.253 ; Rise       ; CLK             ;
;  VC[9]    ; CLK        ; 5.845 ; 6.356 ; Rise       ; CLK             ;
;  VC[10]   ; CLK        ; 5.891 ; 6.317 ; Rise       ; CLK             ;
;  VC[11]   ; CLK        ; 5.707 ; 6.147 ; Rise       ; CLK             ;
; VF[*]     ; CLK        ; 7.513 ; 7.884 ; Rise       ; CLK             ;
;  VF[0]    ; CLK        ; 6.106 ; 6.545 ; Rise       ; CLK             ;
;  VF[1]    ; CLK        ; 5.410 ; 5.825 ; Rise       ; CLK             ;
;  VF[2]    ; CLK        ; 5.824 ; 6.286 ; Rise       ; CLK             ;
;  VF[3]    ; CLK        ; 5.444 ; 5.864 ; Rise       ; CLK             ;
;  VF[4]    ; CLK        ; 7.166 ; 7.647 ; Rise       ; CLK             ;
;  VF[5]    ; CLK        ; 6.201 ; 6.600 ; Rise       ; CLK             ;
;  VF[6]    ; CLK        ; 7.256 ; 7.634 ; Rise       ; CLK             ;
;  VF[7]    ; CLK        ; 7.513 ; 7.884 ; Rise       ; CLK             ;
;  VF[8]    ; CLK        ; 6.636 ; 7.089 ; Rise       ; CLK             ;
;  VF[9]    ; CLK        ; 5.307 ; 5.743 ; Rise       ; CLK             ;
;  VF[10]   ; CLK        ; 6.190 ; 6.623 ; Rise       ; CLK             ;
;  VF[11]   ; CLK        ; 5.833 ; 6.245 ; Rise       ; CLK             ;
; VI[*]     ; CLK        ; 5.935 ; 6.368 ; Rise       ; CLK             ;
;  VI[0]    ; CLK        ; 4.594 ; 5.143 ; Rise       ; CLK             ;
;  VI[1]    ; CLK        ; 4.739 ; 5.308 ; Rise       ; CLK             ;
;  VI[2]    ; CLK        ; 4.829 ; 5.337 ; Rise       ; CLK             ;
;  VI[3]    ; CLK        ; 4.905 ; 5.450 ; Rise       ; CLK             ;
;  VI[4]    ; CLK        ; 5.935 ; 6.368 ; Rise       ; CLK             ;
;  VI[5]    ; CLK        ; 4.660 ; 5.101 ; Rise       ; CLK             ;
;  VI[6]    ; CLK        ; 5.301 ; 5.708 ; Rise       ; CLK             ;
;  VI[7]    ; CLK        ; 5.417 ; 5.850 ; Rise       ; CLK             ;
;  VI[8]    ; CLK        ; 3.682 ; 4.137 ; Rise       ; CLK             ;
;  VI[9]    ; CLK        ; 4.247 ; 4.626 ; Rise       ; CLK             ;
;  VI[10]   ; CLK        ; 4.497 ; 4.942 ; Rise       ; CLK             ;
;  VI[11]   ; CLK        ; 4.553 ; 4.993 ; Rise       ; CLK             ;
; b0        ; CLK        ; 2.527 ; 3.009 ; Rise       ; CLK             ;
; b1        ; CLK        ; 2.796 ; 3.274 ; Rise       ; CLK             ;
; b2        ; CLK        ; 2.398 ; 2.879 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.673 ; -3.192 ; Rise       ; CLK             ;
; Cout      ; CLK        ; -1.855 ; -2.264 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.841 ; -2.229 ; Rise       ; CLK             ;
; START     ; CLK        ; -2.094 ; -2.577 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.119 ; -1.521 ; Rise       ; CLK             ;
; VC[*]     ; CLK        ; -2.457 ; -2.740 ; Rise       ; CLK             ;
;  VC[0]    ; CLK        ; -4.750 ; -5.218 ; Rise       ; CLK             ;
;  VC[1]    ; CLK        ; -4.659 ; -5.061 ; Rise       ; CLK             ;
;  VC[2]    ; CLK        ; -4.320 ; -4.782 ; Rise       ; CLK             ;
;  VC[3]    ; CLK        ; -4.603 ; -5.066 ; Rise       ; CLK             ;
;  VC[4]    ; CLK        ; -3.864 ; -4.292 ; Rise       ; CLK             ;
;  VC[5]    ; CLK        ; -3.784 ; -4.204 ; Rise       ; CLK             ;
;  VC[6]    ; CLK        ; -4.104 ; -4.512 ; Rise       ; CLK             ;
;  VC[7]    ; CLK        ; -3.704 ; -4.086 ; Rise       ; CLK             ;
;  VC[8]    ; CLK        ; -3.135 ; -3.433 ; Rise       ; CLK             ;
;  VC[9]    ; CLK        ; -3.138 ; -3.478 ; Rise       ; CLK             ;
;  VC[10]   ; CLK        ; -2.569 ; -2.862 ; Rise       ; CLK             ;
;  VC[11]   ; CLK        ; -2.457 ; -2.740 ; Rise       ; CLK             ;
; VF[*]     ; CLK        ; -2.038 ; -2.471 ; Rise       ; CLK             ;
;  VF[0]    ; CLK        ; -3.703 ; -4.323 ; Rise       ; CLK             ;
;  VF[1]    ; CLK        ; -3.135 ; -3.672 ; Rise       ; CLK             ;
;  VF[2]    ; CLK        ; -3.518 ; -3.961 ; Rise       ; CLK             ;
;  VF[3]    ; CLK        ; -3.070 ; -3.482 ; Rise       ; CLK             ;
;  VF[4]    ; CLK        ; -3.508 ; -4.113 ; Rise       ; CLK             ;
;  VF[5]    ; CLK        ; -2.763 ; -3.246 ; Rise       ; CLK             ;
;  VF[6]    ; CLK        ; -2.723 ; -3.187 ; Rise       ; CLK             ;
;  VF[7]    ; CLK        ; -2.932 ; -3.441 ; Rise       ; CLK             ;
;  VF[8]    ; CLK        ; -2.413 ; -2.847 ; Rise       ; CLK             ;
;  VF[9]    ; CLK        ; -2.339 ; -2.790 ; Rise       ; CLK             ;
;  VF[10]   ; CLK        ; -2.356 ; -2.784 ; Rise       ; CLK             ;
;  VF[11]   ; CLK        ; -2.038 ; -2.471 ; Rise       ; CLK             ;
; VI[*]     ; CLK        ; -2.244 ; -2.642 ; Rise       ; CLK             ;
;  VI[0]    ; CLK        ; -3.610 ; -3.893 ; Rise       ; CLK             ;
;  VI[1]    ; CLK        ; -3.716 ; -4.005 ; Rise       ; CLK             ;
;  VI[2]    ; CLK        ; -3.515 ; -3.946 ; Rise       ; CLK             ;
;  VI[3]    ; CLK        ; -3.674 ; -4.081 ; Rise       ; CLK             ;
;  VI[4]    ; CLK        ; -3.667 ; -3.942 ; Rise       ; CLK             ;
;  VI[5]    ; CLK        ; -2.663 ; -2.964 ; Rise       ; CLK             ;
;  VI[6]    ; CLK        ; -2.533 ; -2.869 ; Rise       ; CLK             ;
;  VI[7]    ; CLK        ; -2.646 ; -2.970 ; Rise       ; CLK             ;
;  VI[8]    ; CLK        ; -2.620 ; -3.068 ; Rise       ; CLK             ;
;  VI[9]    ; CLK        ; -2.595 ; -2.979 ; Rise       ; CLK             ;
;  VI[10]   ; CLK        ; -2.350 ; -2.789 ; Rise       ; CLK             ;
;  VI[11]   ; CLK        ; -2.244 ; -2.642 ; Rise       ; CLK             ;
; b0        ; CLK        ; -2.131 ; -2.592 ; Rise       ; CLK             ;
; b1        ; CLK        ; -2.388 ; -2.845 ; Rise       ; CLK             ;
; b2        ; CLK        ; -1.998 ; -2.442 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Bout[*]   ; CLK        ; 8.954 ; 9.229 ; Rise       ; CLK             ;
;  Bout[1]  ; CLK        ; 6.608 ; 6.619 ; Rise       ; CLK             ;
;  Bout[2]  ; CLK        ; 6.400 ; 6.437 ; Rise       ; CLK             ;
;  Bout[3]  ; CLK        ; 7.466 ; 7.639 ; Rise       ; CLK             ;
;  Bout[4]  ; CLK        ; 7.073 ; 7.274 ; Rise       ; CLK             ;
;  Bout[5]  ; CLK        ; 7.677 ; 7.871 ; Rise       ; CLK             ;
;  Bout[6]  ; CLK        ; 7.700 ; 7.882 ; Rise       ; CLK             ;
;  Bout[7]  ; CLK        ; 7.680 ; 7.862 ; Rise       ; CLK             ;
;  Bout[8]  ; CLK        ; 7.700 ; 7.882 ; Rise       ; CLK             ;
;  Bout[9]  ; CLK        ; 8.954 ; 9.229 ; Rise       ; CLK             ;
;  Bout[10] ; CLK        ; 7.460 ; 7.637 ; Rise       ; CLK             ;
;  Bout[11] ; CLK        ; 7.470 ; 7.647 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.614 ; 6.688 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.954 ; 6.006 ; Rise       ; CLK             ;
; IenVF_UA  ; CLK        ; 6.279 ; 6.175 ; Rise       ; CLK             ;
; IenVI_UA  ; CLK        ; 6.981 ; 6.890 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 6.332 ; 6.246 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.437 ; 6.463 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.731 ; 6.759 ; Rise       ; CLK             ;
; OenVI_UA  ; CLK        ; 5.825 ; 5.893 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.525 ; 6.493 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Bout[*]   ; CLK        ; 6.132 ; 6.128 ; Rise       ; CLK             ;
;  Bout[1]  ; CLK        ; 6.374 ; 6.336 ; Rise       ; CLK             ;
;  Bout[2]  ; CLK        ; 6.132 ; 6.128 ; Rise       ; CLK             ;
;  Bout[3]  ; CLK        ; 7.215 ; 7.347 ; Rise       ; CLK             ;
;  Bout[4]  ; CLK        ; 6.838 ; 6.997 ; Rise       ; CLK             ;
;  Bout[5]  ; CLK        ; 7.417 ; 7.570 ; Rise       ; CLK             ;
;  Bout[6]  ; CLK        ; 7.439 ; 7.581 ; Rise       ; CLK             ;
;  Bout[7]  ; CLK        ; 7.419 ; 7.561 ; Rise       ; CLK             ;
;  Bout[8]  ; CLK        ; 7.439 ; 7.581 ; Rise       ; CLK             ;
;  Bout[9]  ; CLK        ; 8.694 ; 8.928 ; Rise       ; CLK             ;
;  Bout[10] ; CLK        ; 7.209 ; 7.345 ; Rise       ; CLK             ;
;  Bout[11] ; CLK        ; 7.219 ; 7.355 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.220 ; 6.207 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.792 ; 5.718 ; Rise       ; CLK             ;
; IenVF_UA  ; CLK        ; 6.021 ; 5.920 ; Rise       ; CLK             ;
; IenVI_UA  ; CLK        ; 6.699 ; 6.642 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 5.446 ; 5.535 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 5.972 ; 5.988 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.254 ; 6.272 ; Rise       ; CLK             ;
; OenVI_UA  ; CLK        ; 5.103 ; 5.138 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.121 ; 6.074 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+-------------+-------+-------+-------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF     ;
+------------+-------------+-------+-------+-------+--------+
; LOAD_F     ; IenVF_UA    ; 6.627 ;       ;       ; 7.020  ;
; LOAD_I     ; IenVI_UA    ; 6.483 ;       ;       ; 6.856  ;
; LOAD_I     ; IenVI_UC    ; 6.588 ;       ;       ; 6.997  ;
; b0         ; Bout[0]     ; 6.691 ;       ;       ; 7.139  ;
; b0         ; Bout[1]     ; 7.492 ; 7.449 ; 7.931 ; 7.933  ;
; b0         ; Bout[2]     ; 7.299 ; 7.263 ; 7.709 ; 7.761  ;
; b0         ; Bout[3]     ; 8.410 ;       ;       ; 8.956  ;
; b0         ; Bout[4]     ; 8.017 ;       ;       ; 8.591  ;
; b0         ; Bout[5]     ; 8.621 ;       ;       ; 9.188  ;
; b0         ; Bout[6]     ; 8.644 ;       ;       ; 9.199  ;
; b0         ; Bout[7]     ; 8.624 ;       ;       ; 9.179  ;
; b0         ; Bout[8]     ; 8.644 ;       ;       ; 9.199  ;
; b0         ; Bout[9]     ; 9.898 ;       ;       ; 10.546 ;
; b0         ; Bout[10]    ; 8.404 ;       ;       ; 8.954  ;
; b0         ; Bout[11]    ; 8.414 ;       ;       ; 8.964  ;
; b1         ; Bout[1]     ; 6.994 ; 6.953 ; 7.413 ; 7.363  ;
; b1         ; Bout[2]     ; 6.753 ; 6.776 ; 7.164 ; 7.196  ;
; b1         ; Bout[3]     ; 7.910 ;       ;       ; 8.384  ;
; b1         ; Bout[4]     ; 7.517 ;       ;       ; 8.019  ;
; b1         ; Bout[5]     ; 8.121 ;       ;       ; 8.616  ;
; b1         ; Bout[6]     ; 8.144 ;       ;       ; 8.627  ;
; b1         ; Bout[7]     ; 8.124 ;       ;       ; 8.607  ;
; b1         ; Bout[8]     ; 8.144 ;       ;       ; 8.627  ;
; b1         ; Bout[9]     ; 9.398 ;       ;       ; 9.974  ;
; b1         ; Bout[10]    ; 7.904 ;       ;       ; 8.382  ;
; b1         ; Bout[11]    ; 7.914 ;       ;       ; 8.392  ;
; b2         ; Bout[2]     ; 6.569 ; 6.594 ; 6.995 ; 6.988  ;
; b2         ; Bout[3]     ; 7.728 ;       ;       ; 8.214  ;
; b2         ; Bout[4]     ; 7.335 ;       ;       ; 7.849  ;
; b2         ; Bout[5]     ; 7.939 ;       ;       ; 8.446  ;
; b2         ; Bout[6]     ; 7.962 ;       ;       ; 8.457  ;
; b2         ; Bout[7]     ; 7.942 ;       ;       ; 8.437  ;
; b2         ; Bout[8]     ; 7.962 ;       ;       ; 8.457  ;
; b2         ; Bout[9]     ; 9.216 ;       ;       ; 9.804  ;
; b2         ; Bout[10]    ; 7.722 ;       ;       ; 8.212  ;
; b2         ; Bout[11]    ; 7.732 ;       ;       ; 8.222  ;
+------------+-------------+-------+-------+-------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+-------------+-------+-------+-------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF     ;
+------------+-------------+-------+-------+-------+--------+
; LOAD_F     ; IenVF_UA    ; 6.460 ;       ;       ; 6.845  ;
; LOAD_I     ; IenVI_UA    ; 6.324 ;       ;       ; 6.686  ;
; LOAD_I     ; IenVI_UC    ; 6.404 ;       ;       ; 6.810  ;
; b0         ; Bout[0]     ; 6.572 ;       ;       ; 7.012  ;
; b0         ; Bout[1]     ; 7.278 ; 7.241 ; 7.718 ; 7.695  ;
; b0         ; Bout[2]     ; 7.104 ; 7.070 ; 7.505 ; 7.556  ;
; b0         ; Bout[3]     ; 8.171 ;       ;       ; 8.703  ;
; b0         ; Bout[4]     ; 7.794 ;       ;       ; 8.353  ;
; b0         ; Bout[5]     ; 8.373 ;       ;       ; 8.926  ;
; b0         ; Bout[6]     ; 8.395 ;       ;       ; 8.937  ;
; b0         ; Bout[7]     ; 8.375 ;       ;       ; 8.917  ;
; b0         ; Bout[8]     ; 8.395 ;       ;       ; 8.937  ;
; b0         ; Bout[9]     ; 9.650 ;       ;       ; 10.284 ;
; b0         ; Bout[10]    ; 8.165 ;       ;       ; 8.701  ;
; b0         ; Bout[11]    ; 8.175 ;       ;       ; 8.711  ;
; b1         ; Bout[1]     ; 6.813 ; 6.772 ; 7.222 ; 7.172  ;
; b1         ; Bout[2]     ; 6.580 ; 6.603 ; 6.981 ; 7.013  ;
; b1         ; Bout[3]     ; 7.691 ;       ;       ; 8.153  ;
; b1         ; Bout[4]     ; 7.314 ;       ;       ; 7.803  ;
; b1         ; Bout[5]     ; 7.893 ;       ;       ; 8.376  ;
; b1         ; Bout[6]     ; 7.915 ;       ;       ; 8.387  ;
; b1         ; Bout[7]     ; 7.895 ;       ;       ; 8.367  ;
; b1         ; Bout[8]     ; 7.915 ;       ;       ; 8.387  ;
; b1         ; Bout[9]     ; 9.170 ;       ;       ; 9.734  ;
; b1         ; Bout[10]    ; 7.685 ;       ;       ; 8.151  ;
; b1         ; Bout[11]    ; 7.695 ;       ;       ; 8.161  ;
; b2         ; Bout[2]     ; 6.404 ; 6.429 ; 6.819 ; 6.813  ;
; b2         ; Bout[3]     ; 7.520 ;       ;       ; 7.990  ;
; b2         ; Bout[4]     ; 7.143 ;       ;       ; 7.640  ;
; b2         ; Bout[5]     ; 7.722 ;       ;       ; 8.213  ;
; b2         ; Bout[6]     ; 7.744 ;       ;       ; 8.224  ;
; b2         ; Bout[7]     ; 7.724 ;       ;       ; 8.204  ;
; b2         ; Bout[8]     ; 7.744 ;       ;       ; 8.224  ;
; b2         ; Bout[9]     ; 8.999 ;       ;       ; 9.571  ;
; b2         ; Bout[10]    ; 7.514 ;       ;       ; 7.988  ;
; b2         ; Bout[11]    ; 7.524 ;       ;       ; 7.998  ;
+------------+-------------+-------+-------+-------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 491.88 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.033 ; -3.505            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -7.000                          ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.033 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.395     ; 1.633      ;
; -1.025 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.964      ;
; -1.024 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.963      ;
; -0.961 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 1.886      ;
; -0.892 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.395     ; 1.492      ;
; -0.878 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.817      ;
; -0.836 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.775      ;
; -0.786 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.725      ;
; -0.694 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.269      ; 1.958      ;
; -0.640 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.579      ;
; -0.597 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.269      ; 1.861      ;
; -0.545 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.269      ; 1.809      ;
; -0.486 ; MEF:inst6|MEF_estado:inst1|inst2 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.395     ; 1.086      ;
; -0.368 ; MEF:inst6|MEF_estado:inst1|inst1 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.307      ;
; -0.324 ; MEF:inst6|MEF_estado:inst1|inst  ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.056     ; 1.263      ;
; 0.377  ; reg_1bit:inst5|inst4             ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.056     ; 0.562      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; reg_1bit:inst5|inst4             ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.586 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.125      ;
; 0.793 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.332      ;
; 0.808 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.008      ;
; 0.818 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.357      ;
; 0.850 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.050      ;
; 0.951 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.151      ;
; 0.971 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.171      ;
; 0.988 ; MEF:inst6|MEF_estado:inst1|inst  ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.188      ;
; 0.997 ; MEF:inst6|MEF_estado:inst1|inst1 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.197      ;
; 1.102 ; MEF:inst6|MEF_estado:inst1|inst2 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.269     ; 0.977      ;
; 1.105 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.319      ;
; 1.155 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.355      ;
; 1.228 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; -0.269     ; 1.103      ;
; 1.280 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.480      ;
; 1.421 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.269     ; 1.296      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_1bit:inst5|inst4             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst2 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst1 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_1bit:inst5|inst4             ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|inst1|inst2|clk            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|inst1|inst1|clk            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|inst1|inst|clk             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk          ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst1 ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_1bit:inst5|inst4             ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst2 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                      ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]        ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk          ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                      ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst4|clk                  ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|inst1|inst1|clk            ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|inst1|inst|clk             ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|inst1|inst2|clk            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.726 ; 3.181 ; Rise       ; CLK             ;
; Cout      ; CLK        ; 2.797 ; 3.144 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.815 ; 3.114 ; Rise       ; CLK             ;
; START     ; CLK        ; 2.568 ; 2.965 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.247 ; 1.604 ; Rise       ; CLK             ;
; VC[*]     ; CLK        ; 6.512 ; 6.865 ; Rise       ; CLK             ;
;  VC[0]    ; CLK        ; 5.298 ; 5.628 ; Rise       ; CLK             ;
;  VC[1]    ; CLK        ; 5.136 ; 5.443 ; Rise       ; CLK             ;
;  VC[2]    ; CLK        ; 4.991 ; 5.346 ; Rise       ; CLK             ;
;  VC[3]    ; CLK        ; 5.265 ; 5.637 ; Rise       ; CLK             ;
;  VC[4]    ; CLK        ; 5.605 ; 5.948 ; Rise       ; CLK             ;
;  VC[5]    ; CLK        ; 5.755 ; 6.123 ; Rise       ; CLK             ;
;  VC[6]    ; CLK        ; 6.512 ; 6.865 ; Rise       ; CLK             ;
;  VC[7]    ; CLK        ; 6.137 ; 6.486 ; Rise       ; CLK             ;
;  VC[8]    ; CLK        ; 5.201 ; 5.543 ; Rise       ; CLK             ;
;  VC[9]    ; CLK        ; 5.212 ; 5.622 ; Rise       ; CLK             ;
;  VC[10]   ; CLK        ; 5.236 ; 5.594 ; Rise       ; CLK             ;
;  VC[11]   ; CLK        ; 5.081 ; 5.448 ; Rise       ; CLK             ;
; VF[*]     ; CLK        ; 6.651 ; 7.012 ; Rise       ; CLK             ;
;  VF[0]    ; CLK        ; 5.377 ; 5.786 ; Rise       ; CLK             ;
;  VF[1]    ; CLK        ; 4.775 ; 5.142 ; Rise       ; CLK             ;
;  VF[2]    ; CLK        ; 5.138 ; 5.500 ; Rise       ; CLK             ;
;  VF[3]    ; CLK        ; 4.796 ; 5.157 ; Rise       ; CLK             ;
;  VF[4]    ; CLK        ; 6.376 ; 6.783 ; Rise       ; CLK             ;
;  VF[5]    ; CLK        ; 5.500 ; 5.848 ; Rise       ; CLK             ;
;  VF[6]    ; CLK        ; 6.420 ; 6.761 ; Rise       ; CLK             ;
;  VF[7]    ; CLK        ; 6.651 ; 7.012 ; Rise       ; CLK             ;
;  VF[8]    ; CLK        ; 5.910 ; 6.293 ; Rise       ; CLK             ;
;  VF[9]    ; CLK        ; 4.725 ; 5.088 ; Rise       ; CLK             ;
;  VF[10]   ; CLK        ; 5.518 ; 5.882 ; Rise       ; CLK             ;
;  VF[11]   ; CLK        ; 5.203 ; 5.561 ; Rise       ; CLK             ;
; VI[*]     ; CLK        ; 5.220 ; 5.584 ; Rise       ; CLK             ;
;  VI[0]    ; CLK        ; 4.071 ; 4.488 ; Rise       ; CLK             ;
;  VI[1]    ; CLK        ; 4.201 ; 4.629 ; Rise       ; CLK             ;
;  VI[2]    ; CLK        ; 4.241 ; 4.681 ; Rise       ; CLK             ;
;  VI[3]    ; CLK        ; 4.341 ; 4.768 ; Rise       ; CLK             ;
;  VI[4]    ; CLK        ; 5.220 ; 5.584 ; Rise       ; CLK             ;
;  VI[5]    ; CLK        ; 4.065 ; 4.441 ; Rise       ; CLK             ;
;  VI[6]    ; CLK        ; 4.637 ; 4.980 ; Rise       ; CLK             ;
;  VI[7]    ; CLK        ; 4.738 ; 5.107 ; Rise       ; CLK             ;
;  VI[8]    ; CLK        ; 3.220 ; 3.587 ; Rise       ; CLK             ;
;  VI[9]    ; CLK        ; 3.717 ; 4.062 ; Rise       ; CLK             ;
;  VI[10]   ; CLK        ; 3.934 ; 4.296 ; Rise       ; CLK             ;
;  VI[11]   ; CLK        ; 3.978 ; 4.355 ; Rise       ; CLK             ;
; b0        ; CLK        ; 2.205 ; 2.592 ; Rise       ; CLK             ;
; b1        ; CLK        ; 2.449 ; 2.839 ; Rise       ; CLK             ;
; b2        ; CLK        ; 2.078 ; 2.461 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.344 ; -2.751 ; Rise       ; CLK             ;
; Cout      ; CLK        ; -1.580 ; -1.915 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.563 ; -1.919 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.803 ; -2.182 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.924 ; -1.255 ; Rise       ; CLK             ;
; VC[*]     ; CLK        ; -2.094 ; -2.361 ; Rise       ; CLK             ;
;  VC[0]    ; CLK        ; -4.203 ; -4.531 ; Rise       ; CLK             ;
;  VC[1]    ; CLK        ; -4.121 ; -4.453 ; Rise       ; CLK             ;
;  VC[2]    ; CLK        ; -3.831 ; -4.215 ; Rise       ; CLK             ;
;  VC[3]    ; CLK        ; -4.091 ; -4.469 ; Rise       ; CLK             ;
;  VC[4]    ; CLK        ; -3.391 ; -3.730 ; Rise       ; CLK             ;
;  VC[5]    ; CLK        ; -3.321 ; -3.663 ; Rise       ; CLK             ;
;  VC[6]    ; CLK        ; -3.619 ; -3.933 ; Rise       ; CLK             ;
;  VC[7]    ; CLK        ; -3.255 ; -3.550 ; Rise       ; CLK             ;
;  VC[8]    ; CLK        ; -2.731 ; -2.973 ; Rise       ; CLK             ;
;  VC[9]    ; CLK        ; -2.718 ; -3.007 ; Rise       ; CLK             ;
;  VC[10]   ; CLK        ; -2.197 ; -2.463 ; Rise       ; CLK             ;
;  VC[11]   ; CLK        ; -2.094 ; -2.361 ; Rise       ; CLK             ;
; VF[*]     ; CLK        ; -1.766 ; -2.126 ; Rise       ; CLK             ;
;  VF[0]    ; CLK        ; -3.289 ; -3.729 ; Rise       ; CLK             ;
;  VF[1]    ; CLK        ; -2.774 ; -3.150 ; Rise       ; CLK             ;
;  VF[2]    ; CLK        ; -3.115 ; -3.475 ; Rise       ; CLK             ;
;  VF[3]    ; CLK        ; -2.716 ; -3.063 ; Rise       ; CLK             ;
;  VF[4]    ; CLK        ; -3.098 ; -3.536 ; Rise       ; CLK             ;
;  VF[5]    ; CLK        ; -2.417 ; -2.778 ; Rise       ; CLK             ;
;  VF[6]    ; CLK        ; -2.385 ; -2.766 ; Rise       ; CLK             ;
;  VF[7]    ; CLK        ; -2.574 ; -2.952 ; Rise       ; CLK             ;
;  VF[8]    ; CLK        ; -2.095 ; -2.458 ; Rise       ; CLK             ;
;  VF[9]    ; CLK        ; -2.029 ; -2.409 ; Rise       ; CLK             ;
;  VF[10]   ; CLK        ; -2.051 ; -2.403 ; Rise       ; CLK             ;
;  VF[11]   ; CLK        ; -1.766 ; -2.126 ; Rise       ; CLK             ;
; VI[*]     ; CLK        ; -1.918 ; -2.284 ; Rise       ; CLK             ;
;  VI[0]    ; CLK        ; -3.117 ; -3.428 ; Rise       ; CLK             ;
;  VI[1]    ; CLK        ; -3.215 ; -3.520 ; Rise       ; CLK             ;
;  VI[2]    ; CLK        ; -3.111 ; -3.492 ; Rise       ; CLK             ;
;  VI[3]    ; CLK        ; -3.264 ; -3.600 ; Rise       ; CLK             ;
;  VI[4]    ; CLK        ; -3.169 ; -3.455 ; Rise       ; CLK             ;
;  VI[5]    ; CLK        ; -2.270 ; -2.577 ; Rise       ; CLK             ;
;  VI[6]    ; CLK        ; -2.160 ; -2.502 ; Rise       ; CLK             ;
;  VI[7]    ; CLK        ; -2.257 ; -2.593 ; Rise       ; CLK             ;
;  VI[8]    ; CLK        ; -2.289 ; -2.656 ; Rise       ; CLK             ;
;  VI[9]    ; CLK        ; -2.269 ; -2.598 ; Rise       ; CLK             ;
;  VI[10]   ; CLK        ; -2.044 ; -2.406 ; Rise       ; CLK             ;
;  VI[11]   ; CLK        ; -1.918 ; -2.284 ; Rise       ; CLK             ;
; b0        ; CLK        ; -1.856 ; -2.226 ; Rise       ; CLK             ;
; b1        ; CLK        ; -2.090 ; -2.464 ; Rise       ; CLK             ;
; b2        ; CLK        ; -1.725 ; -2.082 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Bout[*]   ; CLK        ; 8.512 ; 8.631 ; Rise       ; CLK             ;
;  Bout[1]  ; CLK        ; 6.214 ; 6.210 ; Rise       ; CLK             ;
;  Bout[2]  ; CLK        ; 5.964 ; 6.056 ; Rise       ; CLK             ;
;  Bout[3]  ; CLK        ; 7.036 ; 7.081 ; Rise       ; CLK             ;
;  Bout[4]  ; CLK        ; 6.676 ; 6.754 ; Rise       ; CLK             ;
;  Bout[5]  ; CLK        ; 7.235 ; 7.273 ; Rise       ; CLK             ;
;  Bout[6]  ; CLK        ; 7.256 ; 7.289 ; Rise       ; CLK             ;
;  Bout[7]  ; CLK        ; 7.236 ; 7.269 ; Rise       ; CLK             ;
;  Bout[8]  ; CLK        ; 7.256 ; 7.289 ; Rise       ; CLK             ;
;  Bout[9]  ; CLK        ; 8.512 ; 8.631 ; Rise       ; CLK             ;
;  Bout[10] ; CLK        ; 7.031 ; 7.077 ; Rise       ; CLK             ;
;  Bout[11] ; CLK        ; 7.041 ; 7.087 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.265 ; 6.265 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.635 ; 5.639 ; Rise       ; CLK             ;
; IenVF_UA  ; CLK        ; 5.900 ; 5.838 ; Rise       ; CLK             ;
; IenVI_UA  ; CLK        ; 6.559 ; 6.451 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 5.919 ; 5.902 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.015 ; 6.089 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.295 ; 6.372 ; Rise       ; CLK             ;
; OenVI_UA  ; CLK        ; 5.514 ; 5.545 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.112 ; 6.147 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Bout[*]   ; CLK        ; 5.756 ; 5.807 ; Rise       ; CLK             ;
;  Bout[1]  ; CLK        ; 6.032 ; 5.983 ; Rise       ; CLK             ;
;  Bout[2]  ; CLK        ; 5.756 ; 5.807 ; Rise       ; CLK             ;
;  Bout[3]  ; CLK        ; 6.805 ; 6.821 ; Rise       ; CLK             ;
;  Bout[4]  ; CLK        ; 6.459 ; 6.507 ; Rise       ; CLK             ;
;  Bout[5]  ; CLK        ; 6.996 ; 7.005 ; Rise       ; CLK             ;
;  Bout[6]  ; CLK        ; 7.016 ; 7.021 ; Rise       ; CLK             ;
;  Bout[7]  ; CLK        ; 6.996 ; 7.001 ; Rise       ; CLK             ;
;  Bout[8]  ; CLK        ; 7.016 ; 7.021 ; Rise       ; CLK             ;
;  Bout[9]  ; CLK        ; 8.273 ; 8.363 ; Rise       ; CLK             ;
;  Bout[10] ; CLK        ; 6.800 ; 6.816 ; Rise       ; CLK             ;
;  Bout[11] ; CLK        ; 6.810 ; 6.826 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 5.869 ; 5.845 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.465 ; 5.400 ; Rise       ; CLK             ;
; IenVF_UA  ; CLK        ; 5.662 ; 5.597 ; Rise       ; CLK             ;
; IenVI_UA  ; CLK        ; 6.298 ; 6.241 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 5.135 ; 5.245 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 5.607 ; 5.672 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 5.877 ; 5.944 ; Rise       ; CLK             ;
; OenVI_UA  ; CLK        ; 4.859 ; 4.864 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.737 ; 5.753 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; LOAD_F     ; IenVF_UA    ; 6.148 ;       ;       ; 6.446 ;
; LOAD_I     ; IenVI_UA    ; 6.027 ;       ;       ; 6.286 ;
; LOAD_I     ; IenVI_UC    ; 6.063 ;       ;       ; 6.448 ;
; b0         ; Bout[0]     ; 6.304 ;       ;       ; 6.688 ;
; b0         ; Bout[1]     ; 6.946 ; 6.894 ; 7.301 ; 7.290 ;
; b0         ; Bout[2]     ; 6.708 ; 6.735 ; 7.038 ; 7.143 ;
; b0         ; Bout[3]     ; 7.787 ;       ;       ; 8.163 ;
; b0         ; Bout[4]     ; 7.427 ;       ;       ; 7.836 ;
; b0         ; Bout[5]     ; 7.986 ;       ;       ; 8.355 ;
; b0         ; Bout[6]     ; 8.007 ;       ;       ; 8.371 ;
; b0         ; Bout[7]     ; 7.987 ;       ;       ; 8.351 ;
; b0         ; Bout[8]     ; 8.007 ;       ;       ; 8.371 ;
; b0         ; Bout[9]     ; 9.263 ;       ;       ; 9.713 ;
; b0         ; Bout[10]    ; 7.782 ;       ;       ; 8.159 ;
; b0         ; Bout[11]    ; 7.792 ;       ;       ; 8.169 ;
; b1         ; Bout[1]     ; 6.492 ; 6.439 ; 6.858 ; 6.797 ;
; b1         ; Bout[2]     ; 6.209 ; 6.291 ; 6.568 ; 6.658 ;
; b1         ; Bout[3]     ; 7.332 ;       ;       ; 7.669 ;
; b1         ; Bout[4]     ; 6.972 ;       ;       ; 7.342 ;
; b1         ; Bout[5]     ; 7.531 ;       ;       ; 7.861 ;
; b1         ; Bout[6]     ; 7.552 ;       ;       ; 7.877 ;
; b1         ; Bout[7]     ; 7.532 ;       ;       ; 7.857 ;
; b1         ; Bout[8]     ; 7.552 ;       ;       ; 7.877 ;
; b1         ; Bout[9]     ; 8.808 ;       ;       ; 9.219 ;
; b1         ; Bout[10]    ; 7.327 ;       ;       ; 7.665 ;
; b1         ; Bout[11]    ; 7.337 ;       ;       ; 7.675 ;
; b2         ; Bout[2]     ; 6.047 ; 6.131 ; 6.399 ; 6.454 ;
; b2         ; Bout[3]     ; 7.172 ;       ;       ; 7.498 ;
; b2         ; Bout[4]     ; 6.812 ;       ;       ; 7.171 ;
; b2         ; Bout[5]     ; 7.371 ;       ;       ; 7.690 ;
; b2         ; Bout[6]     ; 7.392 ;       ;       ; 7.706 ;
; b2         ; Bout[7]     ; 7.372 ;       ;       ; 7.686 ;
; b2         ; Bout[8]     ; 7.392 ;       ;       ; 7.706 ;
; b2         ; Bout[9]     ; 8.648 ;       ;       ; 9.048 ;
; b2         ; Bout[10]    ; 7.167 ;       ;       ; 7.494 ;
; b2         ; Bout[11]    ; 7.177 ;       ;       ; 7.504 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; LOAD_F     ; IenVF_UA    ; 6.004 ;       ;       ; 6.295 ;
; LOAD_I     ; IenVI_UA    ; 5.889 ;       ;       ; 6.143 ;
; LOAD_I     ; IenVI_UC    ; 5.907 ;       ;       ; 6.291 ;
; b0         ; Bout[0]     ; 6.204 ;       ;       ; 6.582 ;
; b0         ; Bout[1]     ; 6.759 ; 6.710 ; 7.117 ; 7.083 ;
; b0         ; Bout[2]     ; 6.541 ; 6.568 ; 6.865 ; 6.965 ;
; b0         ; Bout[3]     ; 7.577 ;       ;       ; 7.943 ;
; b0         ; Bout[4]     ; 7.231 ;       ;       ; 7.629 ;
; b0         ; Bout[5]     ; 7.768 ;       ;       ; 8.127 ;
; b0         ; Bout[6]     ; 7.788 ;       ;       ; 8.143 ;
; b0         ; Bout[7]     ; 7.768 ;       ;       ; 8.123 ;
; b0         ; Bout[8]     ; 7.788 ;       ;       ; 8.143 ;
; b0         ; Bout[9]     ; 9.045 ;       ;       ; 9.485 ;
; b0         ; Bout[10]    ; 7.572 ;       ;       ; 7.938 ;
; b0         ; Bout[11]    ; 7.582 ;       ;       ; 7.948 ;
; b1         ; Bout[1]     ; 6.333 ; 6.281 ; 6.690 ; 6.632 ;
; b1         ; Bout[2]     ; 6.061 ; 6.140 ; 6.413 ; 6.498 ;
; b1         ; Bout[3]     ; 7.140 ;       ;       ; 7.470 ;
; b1         ; Bout[4]     ; 6.794 ;       ;       ; 7.156 ;
; b1         ; Bout[5]     ; 7.331 ;       ;       ; 7.654 ;
; b1         ; Bout[6]     ; 7.351 ;       ;       ; 7.670 ;
; b1         ; Bout[7]     ; 7.331 ;       ;       ; 7.650 ;
; b1         ; Bout[8]     ; 7.351 ;       ;       ; 7.670 ;
; b1         ; Bout[9]     ; 8.608 ;       ;       ; 9.012 ;
; b1         ; Bout[10]    ; 7.135 ;       ;       ; 7.465 ;
; b1         ; Bout[11]    ; 7.145 ;       ;       ; 7.475 ;
; b2         ; Bout[2]     ; 5.905 ; 5.986 ; 6.249 ; 6.302 ;
; b2         ; Bout[3]     ; 6.988 ;       ;       ; 7.305 ;
; b2         ; Bout[4]     ; 6.642 ;       ;       ; 6.991 ;
; b2         ; Bout[5]     ; 7.179 ;       ;       ; 7.489 ;
; b2         ; Bout[6]     ; 7.199 ;       ;       ; 7.505 ;
; b2         ; Bout[7]     ; 7.179 ;       ;       ; 7.485 ;
; b2         ; Bout[8]     ; 7.199 ;       ;       ; 7.505 ;
; b2         ; Bout[9]     ; 8.456 ;       ;       ; 8.847 ;
; b2         ; Bout[10]    ; 6.983 ;       ;       ; 7.300 ;
; b2         ; Bout[11]    ; 6.993 ;       ;       ; 7.310 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.253 ; -0.695            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -7.272                          ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.253 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.005      ;
; -0.235 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.186      ;
; -0.235 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.186      ;
; -0.207 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.150      ;
; -0.181 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.132      ;
; -0.144 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.235     ; 0.896      ;
; -0.138 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.089      ;
; -0.095 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.046      ;
; -0.056 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.198      ;
; -0.017 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.159      ;
; -0.003 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.954      ;
; 0.042  ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.100      ;
; 0.088  ; MEF:inst6|MEF_estado:inst1|inst2 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.235     ; 0.664      ;
; 0.140  ; MEF:inst6|MEF_estado:inst1|inst1 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.811      ;
; 0.178  ; MEF:inst6|MEF_estado:inst1|inst  ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.773      ;
; 0.601  ; reg_1bit:inst5|inst4             ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 1.000        ; -0.036     ; 0.350      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; reg_1bit:inst5|inst4             ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.353 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.672      ;
; 0.461 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.780      ;
; 0.478 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.598      ;
; 0.508 ; MEF:inst6|MEF_estado:inst1|inst  ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.628      ;
; 0.514 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.833      ;
; 0.577 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.697      ;
; 0.579 ; MEF:inst6|MEF_estado:inst1|inst  ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.699      ;
; 0.582 ; MEF:inst6|MEF_estado:inst1|inst1 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.702      ;
; 0.590 ; MEF:inst6|MEF_estado:inst1|inst1 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.710      ;
; 0.654 ; MEF:inst6|MEF_estado:inst1|inst2 ; reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.583      ;
; 0.659 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.779      ;
; 0.661 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.789      ;
; 0.733 ; reg_1bit:inst5|inst4             ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.853      ;
; 0.749 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.678      ;
; 0.863 ; MEF:inst6|MEF_estado:inst1|inst2 ; MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.792      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_1bit:inst5|inst4             ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst2 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst1 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_1bit:inst5|inst4             ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|inst1|inst2|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|inst1|inst1|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst6|inst1|inst|clk             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                      ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]        ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst1 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_1bit:inst5|inst4             ;
; 0.685  ; 0.901        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; MEF:inst6|MEF_estado:inst1|inst2 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]        ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk          ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|inst4|clk                  ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|inst1|inst1|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|inst1|inst|clk             ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst6|inst1|inst2|clk            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.715 ; 2.426 ; Rise       ; CLK             ;
; Cout      ; CLK        ; 1.868 ; 2.327 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.792 ; 2.323 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.651 ; 2.297 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 0.819 ; 1.388 ; Rise       ; CLK             ;
; VC[*]     ; CLK        ; 4.192 ; 4.767 ; Rise       ; CLK             ;
;  VC[0]    ; CLK        ; 3.380 ; 3.921 ; Rise       ; CLK             ;
;  VC[1]    ; CLK        ; 3.271 ; 3.837 ; Rise       ; CLK             ;
;  VC[2]    ; CLK        ; 3.202 ; 3.734 ; Rise       ; CLK             ;
;  VC[3]    ; CLK        ; 3.382 ; 3.926 ; Rise       ; CLK             ;
;  VC[4]    ; CLK        ; 3.568 ; 4.116 ; Rise       ; CLK             ;
;  VC[5]    ; CLK        ; 3.701 ; 4.237 ; Rise       ; CLK             ;
;  VC[6]    ; CLK        ; 4.192 ; 4.767 ; Rise       ; CLK             ;
;  VC[7]    ; CLK        ; 3.959 ; 4.496 ; Rise       ; CLK             ;
;  VC[8]    ; CLK        ; 3.342 ; 3.878 ; Rise       ; CLK             ;
;  VC[9]    ; CLK        ; 3.360 ; 3.966 ; Rise       ; CLK             ;
;  VC[10]   ; CLK        ; 3.348 ; 3.910 ; Rise       ; CLK             ;
;  VC[11]   ; CLK        ; 3.259 ; 3.816 ; Rise       ; CLK             ;
; VF[*]     ; CLK        ; 4.276 ; 4.830 ; Rise       ; CLK             ;
;  VF[0]    ; CLK        ; 3.439 ; 4.039 ; Rise       ; CLK             ;
;  VF[1]    ; CLK        ; 3.052 ; 3.599 ; Rise       ; CLK             ;
;  VF[2]    ; CLK        ; 3.290 ; 3.872 ; Rise       ; CLK             ;
;  VF[3]    ; CLK        ; 3.077 ; 3.624 ; Rise       ; CLK             ;
;  VF[4]    ; CLK        ; 4.092 ; 4.675 ; Rise       ; CLK             ;
;  VF[5]    ; CLK        ; 3.521 ; 4.087 ; Rise       ; CLK             ;
;  VF[6]    ; CLK        ; 4.132 ; 4.667 ; Rise       ; CLK             ;
;  VF[7]    ; CLK        ; 4.276 ; 4.830 ; Rise       ; CLK             ;
;  VF[8]    ; CLK        ; 3.786 ; 4.409 ; Rise       ; CLK             ;
;  VF[9]    ; CLK        ; 3.037 ; 3.600 ; Rise       ; CLK             ;
;  VF[10]   ; CLK        ; 3.545 ; 4.126 ; Rise       ; CLK             ;
;  VF[11]   ; CLK        ; 3.344 ; 3.904 ; Rise       ; CLK             ;
; VI[*]     ; CLK        ; 3.389 ; 3.973 ; Rise       ; CLK             ;
;  VI[0]    ; CLK        ; 2.576 ; 3.273 ; Rise       ; CLK             ;
;  VI[1]    ; CLK        ; 2.662 ; 3.373 ; Rise       ; CLK             ;
;  VI[2]    ; CLK        ; 2.768 ; 3.404 ; Rise       ; CLK             ;
;  VI[3]    ; CLK        ; 2.825 ; 3.477 ; Rise       ; CLK             ;
;  VI[4]    ; CLK        ; 3.389 ; 3.973 ; Rise       ; CLK             ;
;  VI[5]    ; CLK        ; 2.686 ; 3.244 ; Rise       ; CLK             ;
;  VI[6]    ; CLK        ; 3.050 ; 3.590 ; Rise       ; CLK             ;
;  VI[7]    ; CLK        ; 3.111 ; 3.666 ; Rise       ; CLK             ;
;  VI[8]    ; CLK        ; 2.053 ; 2.687 ; Rise       ; CLK             ;
;  VI[9]    ; CLK        ; 2.371 ; 2.950 ; Rise       ; CLK             ;
;  VI[10]   ; CLK        ; 2.509 ; 3.088 ; Rise       ; CLK             ;
;  VI[11]   ; CLK        ; 2.559 ; 3.150 ; Rise       ; CLK             ;
; b0        ; CLK        ; 1.413 ; 2.059 ; Rise       ; CLK             ;
; b1        ; CLK        ; 1.548 ; 2.208 ; Rise       ; CLK             ;
; b2        ; CLK        ; 1.311 ; 1.932 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.478 ; -2.146 ; Rise       ; CLK             ;
; Cout      ; CLK        ; -1.033 ; -1.594 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.040 ; -1.586 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.190 ; -1.817 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.615 ; -1.158 ; Rise       ; CLK             ;
; VC[*]     ; CLK        ; -1.385 ; -1.804 ; Rise       ; CLK             ;
;  VC[0]    ; CLK        ; -2.654 ; -3.273 ; Rise       ; CLK             ;
;  VC[1]    ; CLK        ; -2.596 ; -3.180 ; Rise       ; CLK             ;
;  VC[2]    ; CLK        ; -2.432 ; -3.008 ; Rise       ; CLK             ;
;  VC[3]    ; CLK        ; -2.598 ; -3.203 ; Rise       ; CLK             ;
;  VC[4]    ; CLK        ; -2.146 ; -2.718 ; Rise       ; CLK             ;
;  VC[5]    ; CLK        ; -2.131 ; -2.694 ; Rise       ; CLK             ;
;  VC[6]    ; CLK        ; -2.291 ; -2.892 ; Rise       ; CLK             ;
;  VC[7]    ; CLK        ; -2.058 ; -2.625 ; Rise       ; CLK             ;
;  VC[8]    ; CLK        ; -1.754 ; -2.210 ; Rise       ; CLK             ;
;  VC[9]    ; CLK        ; -1.779 ; -2.262 ; Rise       ; CLK             ;
;  VC[10]   ; CLK        ; -1.440 ; -1.878 ; Rise       ; CLK             ;
;  VC[11]   ; CLK        ; -1.385 ; -1.804 ; Rise       ; CLK             ;
; VF[*]     ; CLK        ; -1.114 ; -1.694 ; Rise       ; CLK             ;
;  VF[0]    ; CLK        ; -2.069 ; -2.799 ; Rise       ; CLK             ;
;  VF[1]    ; CLK        ; -1.743 ; -2.395 ; Rise       ; CLK             ;
;  VF[2]    ; CLK        ; -1.968 ; -2.545 ; Rise       ; CLK             ;
;  VF[3]    ; CLK        ; -1.712 ; -2.259 ; Rise       ; CLK             ;
;  VF[4]    ; CLK        ; -1.978 ; -2.690 ; Rise       ; CLK             ;
;  VF[5]    ; CLK        ; -1.529 ; -2.164 ; Rise       ; CLK             ;
;  VF[6]    ; CLK        ; -1.510 ; -2.085 ; Rise       ; CLK             ;
;  VF[7]    ; CLK        ; -1.622 ; -2.252 ; Rise       ; CLK             ;
;  VF[8]    ; CLK        ; -1.337 ; -1.926 ; Rise       ; CLK             ;
;  VF[9]    ; CLK        ; -1.275 ; -1.872 ; Rise       ; CLK             ;
;  VF[10]   ; CLK        ; -1.299 ; -1.877 ; Rise       ; CLK             ;
;  VF[11]   ; CLK        ; -1.114 ; -1.694 ; Rise       ; CLK             ;
; VI[*]     ; CLK        ; -1.240 ; -1.802 ; Rise       ; CLK             ;
;  VI[0]    ; CLK        ; -2.066 ; -2.498 ; Rise       ; CLK             ;
;  VI[1]    ; CLK        ; -2.123 ; -2.568 ; Rise       ; CLK             ;
;  VI[2]    ; CLK        ; -1.970 ; -2.553 ; Rise       ; CLK             ;
;  VI[3]    ; CLK        ; -2.065 ; -2.631 ; Rise       ; CLK             ;
;  VI[4]    ; CLK        ; -2.096 ; -2.533 ; Rise       ; CLK             ;
;  VI[5]    ; CLK        ; -1.492 ; -1.949 ; Rise       ; CLK             ;
;  VI[6]    ; CLK        ; -1.399 ; -1.904 ; Rise       ; CLK             ;
;  VI[7]    ; CLK        ; -1.466 ; -1.960 ; Rise       ; CLK             ;
;  VI[8]    ; CLK        ; -1.435 ; -2.061 ; Rise       ; CLK             ;
;  VI[9]    ; CLK        ; -1.421 ; -1.990 ; Rise       ; CLK             ;
;  VI[10]   ; CLK        ; -1.292 ; -1.862 ; Rise       ; CLK             ;
;  VI[11]   ; CLK        ; -1.240 ; -1.802 ; Rise       ; CLK             ;
; b0        ; CLK        ; -1.195 ; -1.822 ; Rise       ; CLK             ;
; b1        ; CLK        ; -1.324 ; -1.966 ; Rise       ; CLK             ;
; b2        ; CLK        ; -1.088 ; -1.683 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Bout[*]   ; CLK        ; 5.383 ; 5.702 ; Rise       ; CLK             ;
;  Bout[1]  ; CLK        ; 3.884 ; 3.991 ; Rise       ; CLK             ;
;  Bout[2]  ; CLK        ; 3.810 ; 3.760 ; Rise       ; CLK             ;
;  Bout[3]  ; CLK        ; 4.340 ; 4.584 ; Rise       ; CLK             ;
;  Bout[4]  ; CLK        ; 4.136 ; 4.369 ; Rise       ; CLK             ;
;  Bout[5]  ; CLK        ; 4.462 ; 4.723 ; Rise       ; CLK             ;
;  Bout[6]  ; CLK        ; 4.481 ; 4.741 ; Rise       ; CLK             ;
;  Bout[7]  ; CLK        ; 4.461 ; 4.721 ; Rise       ; CLK             ;
;  Bout[8]  ; CLK        ; 4.481 ; 4.741 ; Rise       ; CLK             ;
;  Bout[9]  ; CLK        ; 5.383 ; 5.702 ; Rise       ; CLK             ;
;  Bout[10] ; CLK        ; 4.334 ; 4.581 ; Rise       ; CLK             ;
;  Bout[11] ; CLK        ; 4.344 ; 4.591 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.867 ; 4.006 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.499 ; 3.606 ; Rise       ; CLK             ;
; IenVF_UA  ; CLK        ; 3.701 ; 3.658 ; Rise       ; CLK             ;
; IenVI_UA  ; CLK        ; 4.090 ; 4.083 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 3.741 ; 3.611 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 3.841 ; 3.780 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 4.041 ; 3.950 ; Rise       ; CLK             ;
; OenVI_UA  ; CLK        ; 3.384 ; 3.503 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.910 ; 3.816 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Bout[*]   ; CLK        ; 3.626 ; 3.553 ; Rise       ; CLK             ;
;  Bout[1]  ; CLK        ; 3.720 ; 3.800 ; Rise       ; CLK             ;
;  Bout[2]  ; CLK        ; 3.626 ; 3.553 ; Rise       ; CLK             ;
;  Bout[3]  ; CLK        ; 4.199 ; 4.415 ; Rise       ; CLK             ;
;  Bout[4]  ; CLK        ; 4.002 ; 4.209 ; Rise       ; CLK             ;
;  Bout[5]  ; CLK        ; 4.315 ; 4.548 ; Rise       ; CLK             ;
;  Bout[6]  ; CLK        ; 4.333 ; 4.566 ; Rise       ; CLK             ;
;  Bout[7]  ; CLK        ; 4.313 ; 4.546 ; Rise       ; CLK             ;
;  Bout[8]  ; CLK        ; 4.333 ; 4.566 ; Rise       ; CLK             ;
;  Bout[9]  ; CLK        ; 5.236 ; 5.527 ; Rise       ; CLK             ;
;  Bout[10] ; CLK        ; 4.192 ; 4.412 ; Rise       ; CLK             ;
;  Bout[11] ; CLK        ; 4.202 ; 4.422 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.659 ; 3.704 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.395 ; 3.411 ; Rise       ; CLK             ;
; IenVF_UA  ; CLK        ; 3.566 ; 3.509 ; Rise       ; CLK             ;
; IenVI_UA  ; CLK        ; 3.950 ; 3.938 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 3.235 ; 3.237 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 3.549 ; 3.486 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 3.742 ; 3.650 ; Rise       ; CLK             ;
; OenVI_UA  ; CLK        ; 2.992 ; 3.083 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.686 ; 3.546 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; LOAD_F     ; IenVF_UA    ; 3.896 ;       ;       ; 4.529 ;
; LOAD_I     ; IenVI_UA    ; 3.795 ;       ;       ; 4.405 ;
; LOAD_I     ; IenVI_UC    ; 3.881 ;       ;       ; 4.407 ;
; b0         ; Bout[0]     ; 4.125 ;       ;       ; 4.743 ;
; b0         ; Bout[1]     ; 4.390 ; 4.470 ; 5.010 ; 5.114 ;
; b0         ; Bout[2]     ; 4.328 ; 4.231 ; 4.929 ; 4.885 ;
; b0         ; Bout[3]     ; 4.913 ;       ;       ; 5.706 ;
; b0         ; Bout[4]     ; 4.709 ;       ;       ; 5.491 ;
; b0         ; Bout[5]     ; 5.035 ;       ;       ; 5.845 ;
; b0         ; Bout[6]     ; 5.054 ;       ;       ; 5.863 ;
; b0         ; Bout[7]     ; 5.034 ;       ;       ; 5.843 ;
; b0         ; Bout[8]     ; 5.054 ;       ;       ; 5.863 ;
; b0         ; Bout[9]     ; 5.956 ;       ;       ; 6.824 ;
; b0         ; Bout[10]    ; 4.907 ;       ;       ; 5.703 ;
; b0         ; Bout[11]    ; 4.917 ;       ;       ; 5.713 ;
; b1         ; Bout[1]     ; 4.110 ; 4.197 ; 4.701 ; 4.781 ;
; b1         ; Bout[2]     ; 4.024 ; 3.956 ; 4.609 ; 4.548 ;
; b1         ; Bout[3]     ; 4.629 ;       ;       ; 5.372 ;
; b1         ; Bout[4]     ; 4.425 ;       ;       ; 5.157 ;
; b1         ; Bout[5]     ; 4.751 ;       ;       ; 5.511 ;
; b1         ; Bout[6]     ; 4.770 ;       ;       ; 5.529 ;
; b1         ; Bout[7]     ; 4.750 ;       ;       ; 5.509 ;
; b1         ; Bout[8]     ; 4.770 ;       ;       ; 5.529 ;
; b1         ; Bout[9]     ; 5.672 ;       ;       ; 6.490 ;
; b1         ; Bout[10]    ; 4.623 ;       ;       ; 5.369 ;
; b1         ; Bout[11]    ; 4.633 ;       ;       ; 5.379 ;
; b2         ; Bout[2]     ; 3.903 ; 3.838 ; 4.456 ; 4.373 ;
; b2         ; Bout[3]     ; 4.511 ;       ;       ; 5.219 ;
; b2         ; Bout[4]     ; 4.307 ;       ;       ; 5.004 ;
; b2         ; Bout[5]     ; 4.633 ;       ;       ; 5.358 ;
; b2         ; Bout[6]     ; 4.652 ;       ;       ; 5.376 ;
; b2         ; Bout[7]     ; 4.632 ;       ;       ; 5.356 ;
; b2         ; Bout[8]     ; 4.652 ;       ;       ; 5.376 ;
; b2         ; Bout[9]     ; 5.554 ;       ;       ; 6.337 ;
; b2         ; Bout[10]    ; 4.505 ;       ;       ; 5.216 ;
; b2         ; Bout[11]    ; 4.515 ;       ;       ; 5.226 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; LOAD_F     ; IenVF_UA    ; 3.803 ;       ;       ; 4.426 ;
; LOAD_I     ; IenVI_UA    ; 3.702 ;       ;       ; 4.305 ;
; LOAD_I     ; IenVI_UC    ; 3.777 ;       ;       ; 4.301 ;
; b0         ; Bout[0]     ; 4.058 ;       ;       ; 4.669 ;
; b0         ; Bout[1]     ; 4.269 ; 4.350 ; 4.886 ; 4.974 ;
; b0         ; Bout[2]     ; 4.216 ; 4.124 ; 4.809 ; 4.766 ;
; b0         ; Bout[3]     ; 4.779 ;       ;       ; 5.554 ;
; b0         ; Bout[4]     ; 4.582 ;       ;       ; 5.348 ;
; b0         ; Bout[5]     ; 4.895 ;       ;       ; 5.687 ;
; b0         ; Bout[6]     ; 4.913 ;       ;       ; 5.705 ;
; b0         ; Bout[7]     ; 4.893 ;       ;       ; 5.685 ;
; b0         ; Bout[8]     ; 4.913 ;       ;       ; 5.705 ;
; b0         ; Bout[9]     ; 5.816 ;       ;       ; 6.666 ;
; b0         ; Bout[10]    ; 4.772 ;       ;       ; 5.551 ;
; b0         ; Bout[11]    ; 4.782 ;       ;       ; 5.561 ;
; b1         ; Bout[1]     ; 4.007 ; 4.092 ; 4.589 ; 4.667 ;
; b1         ; Bout[2]     ; 3.925 ; 3.859 ; 4.501 ; 4.442 ;
; b1         ; Bout[3]     ; 4.506 ;       ;       ; 5.234 ;
; b1         ; Bout[4]     ; 4.309 ;       ;       ; 5.028 ;
; b1         ; Bout[5]     ; 4.622 ;       ;       ; 5.367 ;
; b1         ; Bout[6]     ; 4.640 ;       ;       ; 5.385 ;
; b1         ; Bout[7]     ; 4.620 ;       ;       ; 5.365 ;
; b1         ; Bout[8]     ; 4.640 ;       ;       ; 5.385 ;
; b1         ; Bout[9]     ; 5.543 ;       ;       ; 6.346 ;
; b1         ; Bout[10]    ; 4.499 ;       ;       ; 5.231 ;
; b1         ; Bout[11]    ; 4.509 ;       ;       ; 5.241 ;
; b2         ; Bout[2]     ; 3.805 ; 3.744 ; 4.354 ; 4.273 ;
; b2         ; Bout[3]     ; 4.391 ;       ;       ; 5.087 ;
; b2         ; Bout[4]     ; 4.194 ;       ;       ; 4.881 ;
; b2         ; Bout[5]     ; 4.507 ;       ;       ; 5.220 ;
; b2         ; Bout[6]     ; 4.525 ;       ;       ; 5.238 ;
; b2         ; Bout[7]     ; 4.505 ;       ;       ; 5.218 ;
; b2         ; Bout[8]     ; 4.525 ;       ;       ; 5.238 ;
; b2         ; Bout[9]     ; 5.428 ;       ;       ; 6.199 ;
; b2         ; Bout[10]    ; 4.384 ;       ;       ; 5.084 ;
; b2         ; Bout[11]    ; 4.394 ;       ;       ; 5.094 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.253 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -1.253 ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -4.317 ; 0.0   ; 0.0      ; 0.0     ; -7.272              ;
;  CLK             ; -4.317 ; 0.000 ; N/A      ; N/A     ; -7.272              ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.104 ; 3.686 ; Rise       ; CLK             ;
; Cout      ; CLK        ; 3.231 ; 3.588 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.222 ; 3.562 ; Rise       ; CLK             ;
; START     ; CLK        ; 2.939 ; 3.449 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.483 ; 1.923 ; Rise       ; CLK             ;
; VC[*]     ; CLK        ; 7.336 ; 7.773 ; Rise       ; CLK             ;
;  VC[0]    ; CLK        ; 5.969 ; 6.384 ; Rise       ; CLK             ;
;  VC[1]    ; CLK        ; 5.789 ; 6.211 ; Rise       ; CLK             ;
;  VC[2]    ; CLK        ; 5.688 ; 6.072 ; Rise       ; CLK             ;
;  VC[3]    ; CLK        ; 5.988 ; 6.375 ; Rise       ; CLK             ;
;  VC[4]    ; CLK        ; 6.307 ; 6.724 ; Rise       ; CLK             ;
;  VC[5]    ; CLK        ; 6.493 ; 6.892 ; Rise       ; CLK             ;
;  VC[6]    ; CLK        ; 7.336 ; 7.773 ; Rise       ; CLK             ;
;  VC[7]    ; CLK        ; 6.924 ; 7.331 ; Rise       ; CLK             ;
;  VC[8]    ; CLK        ; 5.845 ; 6.253 ; Rise       ; CLK             ;
;  VC[9]    ; CLK        ; 5.845 ; 6.356 ; Rise       ; CLK             ;
;  VC[10]   ; CLK        ; 5.891 ; 6.317 ; Rise       ; CLK             ;
;  VC[11]   ; CLK        ; 5.707 ; 6.147 ; Rise       ; CLK             ;
; VF[*]     ; CLK        ; 7.513 ; 7.884 ; Rise       ; CLK             ;
;  VF[0]    ; CLK        ; 6.106 ; 6.545 ; Rise       ; CLK             ;
;  VF[1]    ; CLK        ; 5.410 ; 5.825 ; Rise       ; CLK             ;
;  VF[2]    ; CLK        ; 5.824 ; 6.286 ; Rise       ; CLK             ;
;  VF[3]    ; CLK        ; 5.444 ; 5.864 ; Rise       ; CLK             ;
;  VF[4]    ; CLK        ; 7.166 ; 7.647 ; Rise       ; CLK             ;
;  VF[5]    ; CLK        ; 6.201 ; 6.600 ; Rise       ; CLK             ;
;  VF[6]    ; CLK        ; 7.256 ; 7.634 ; Rise       ; CLK             ;
;  VF[7]    ; CLK        ; 7.513 ; 7.884 ; Rise       ; CLK             ;
;  VF[8]    ; CLK        ; 6.636 ; 7.089 ; Rise       ; CLK             ;
;  VF[9]    ; CLK        ; 5.307 ; 5.743 ; Rise       ; CLK             ;
;  VF[10]   ; CLK        ; 6.190 ; 6.623 ; Rise       ; CLK             ;
;  VF[11]   ; CLK        ; 5.833 ; 6.245 ; Rise       ; CLK             ;
; VI[*]     ; CLK        ; 5.935 ; 6.368 ; Rise       ; CLK             ;
;  VI[0]    ; CLK        ; 4.594 ; 5.143 ; Rise       ; CLK             ;
;  VI[1]    ; CLK        ; 4.739 ; 5.308 ; Rise       ; CLK             ;
;  VI[2]    ; CLK        ; 4.829 ; 5.337 ; Rise       ; CLK             ;
;  VI[3]    ; CLK        ; 4.905 ; 5.450 ; Rise       ; CLK             ;
;  VI[4]    ; CLK        ; 5.935 ; 6.368 ; Rise       ; CLK             ;
;  VI[5]    ; CLK        ; 4.660 ; 5.101 ; Rise       ; CLK             ;
;  VI[6]    ; CLK        ; 5.301 ; 5.708 ; Rise       ; CLK             ;
;  VI[7]    ; CLK        ; 5.417 ; 5.850 ; Rise       ; CLK             ;
;  VI[8]    ; CLK        ; 3.682 ; 4.137 ; Rise       ; CLK             ;
;  VI[9]    ; CLK        ; 4.247 ; 4.626 ; Rise       ; CLK             ;
;  VI[10]   ; CLK        ; 4.497 ; 4.942 ; Rise       ; CLK             ;
;  VI[11]   ; CLK        ; 4.553 ; 4.993 ; Rise       ; CLK             ;
; b0        ; CLK        ; 2.527 ; 3.009 ; Rise       ; CLK             ;
; b1        ; CLK        ; 2.796 ; 3.274 ; Rise       ; CLK             ;
; b2        ; CLK        ; 2.398 ; 2.879 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.478 ; -2.146 ; Rise       ; CLK             ;
; Cout      ; CLK        ; -1.033 ; -1.594 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.040 ; -1.586 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.190 ; -1.817 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.615 ; -1.158 ; Rise       ; CLK             ;
; VC[*]     ; CLK        ; -1.385 ; -1.804 ; Rise       ; CLK             ;
;  VC[0]    ; CLK        ; -2.654 ; -3.273 ; Rise       ; CLK             ;
;  VC[1]    ; CLK        ; -2.596 ; -3.180 ; Rise       ; CLK             ;
;  VC[2]    ; CLK        ; -2.432 ; -3.008 ; Rise       ; CLK             ;
;  VC[3]    ; CLK        ; -2.598 ; -3.203 ; Rise       ; CLK             ;
;  VC[4]    ; CLK        ; -2.146 ; -2.718 ; Rise       ; CLK             ;
;  VC[5]    ; CLK        ; -2.131 ; -2.694 ; Rise       ; CLK             ;
;  VC[6]    ; CLK        ; -2.291 ; -2.892 ; Rise       ; CLK             ;
;  VC[7]    ; CLK        ; -2.058 ; -2.625 ; Rise       ; CLK             ;
;  VC[8]    ; CLK        ; -1.754 ; -2.210 ; Rise       ; CLK             ;
;  VC[9]    ; CLK        ; -1.779 ; -2.262 ; Rise       ; CLK             ;
;  VC[10]   ; CLK        ; -1.440 ; -1.878 ; Rise       ; CLK             ;
;  VC[11]   ; CLK        ; -1.385 ; -1.804 ; Rise       ; CLK             ;
; VF[*]     ; CLK        ; -1.114 ; -1.694 ; Rise       ; CLK             ;
;  VF[0]    ; CLK        ; -2.069 ; -2.799 ; Rise       ; CLK             ;
;  VF[1]    ; CLK        ; -1.743 ; -2.395 ; Rise       ; CLK             ;
;  VF[2]    ; CLK        ; -1.968 ; -2.545 ; Rise       ; CLK             ;
;  VF[3]    ; CLK        ; -1.712 ; -2.259 ; Rise       ; CLK             ;
;  VF[4]    ; CLK        ; -1.978 ; -2.690 ; Rise       ; CLK             ;
;  VF[5]    ; CLK        ; -1.529 ; -2.164 ; Rise       ; CLK             ;
;  VF[6]    ; CLK        ; -1.510 ; -2.085 ; Rise       ; CLK             ;
;  VF[7]    ; CLK        ; -1.622 ; -2.252 ; Rise       ; CLK             ;
;  VF[8]    ; CLK        ; -1.337 ; -1.926 ; Rise       ; CLK             ;
;  VF[9]    ; CLK        ; -1.275 ; -1.872 ; Rise       ; CLK             ;
;  VF[10]   ; CLK        ; -1.299 ; -1.877 ; Rise       ; CLK             ;
;  VF[11]   ; CLK        ; -1.114 ; -1.694 ; Rise       ; CLK             ;
; VI[*]     ; CLK        ; -1.240 ; -1.802 ; Rise       ; CLK             ;
;  VI[0]    ; CLK        ; -2.066 ; -2.498 ; Rise       ; CLK             ;
;  VI[1]    ; CLK        ; -2.123 ; -2.568 ; Rise       ; CLK             ;
;  VI[2]    ; CLK        ; -1.970 ; -2.553 ; Rise       ; CLK             ;
;  VI[3]    ; CLK        ; -2.065 ; -2.631 ; Rise       ; CLK             ;
;  VI[4]    ; CLK        ; -2.096 ; -2.533 ; Rise       ; CLK             ;
;  VI[5]    ; CLK        ; -1.492 ; -1.949 ; Rise       ; CLK             ;
;  VI[6]    ; CLK        ; -1.399 ; -1.904 ; Rise       ; CLK             ;
;  VI[7]    ; CLK        ; -1.466 ; -1.960 ; Rise       ; CLK             ;
;  VI[8]    ; CLK        ; -1.435 ; -2.061 ; Rise       ; CLK             ;
;  VI[9]    ; CLK        ; -1.421 ; -1.990 ; Rise       ; CLK             ;
;  VI[10]   ; CLK        ; -1.292 ; -1.862 ; Rise       ; CLK             ;
;  VI[11]   ; CLK        ; -1.240 ; -1.802 ; Rise       ; CLK             ;
; b0        ; CLK        ; -1.195 ; -1.822 ; Rise       ; CLK             ;
; b1        ; CLK        ; -1.324 ; -1.966 ; Rise       ; CLK             ;
; b2        ; CLK        ; -1.088 ; -1.683 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Bout[*]   ; CLK        ; 8.954 ; 9.229 ; Rise       ; CLK             ;
;  Bout[1]  ; CLK        ; 6.608 ; 6.619 ; Rise       ; CLK             ;
;  Bout[2]  ; CLK        ; 6.400 ; 6.437 ; Rise       ; CLK             ;
;  Bout[3]  ; CLK        ; 7.466 ; 7.639 ; Rise       ; CLK             ;
;  Bout[4]  ; CLK        ; 7.073 ; 7.274 ; Rise       ; CLK             ;
;  Bout[5]  ; CLK        ; 7.677 ; 7.871 ; Rise       ; CLK             ;
;  Bout[6]  ; CLK        ; 7.700 ; 7.882 ; Rise       ; CLK             ;
;  Bout[7]  ; CLK        ; 7.680 ; 7.862 ; Rise       ; CLK             ;
;  Bout[8]  ; CLK        ; 7.700 ; 7.882 ; Rise       ; CLK             ;
;  Bout[9]  ; CLK        ; 8.954 ; 9.229 ; Rise       ; CLK             ;
;  Bout[10] ; CLK        ; 7.460 ; 7.637 ; Rise       ; CLK             ;
;  Bout[11] ; CLK        ; 7.470 ; 7.647 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.614 ; 6.688 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.954 ; 6.006 ; Rise       ; CLK             ;
; IenVF_UA  ; CLK        ; 6.279 ; 6.175 ; Rise       ; CLK             ;
; IenVI_UA  ; CLK        ; 6.981 ; 6.890 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 6.332 ; 6.246 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.437 ; 6.463 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.731 ; 6.759 ; Rise       ; CLK             ;
; OenVI_UA  ; CLK        ; 5.825 ; 5.893 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.525 ; 6.493 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Bout[*]   ; CLK        ; 3.626 ; 3.553 ; Rise       ; CLK             ;
;  Bout[1]  ; CLK        ; 3.720 ; 3.800 ; Rise       ; CLK             ;
;  Bout[2]  ; CLK        ; 3.626 ; 3.553 ; Rise       ; CLK             ;
;  Bout[3]  ; CLK        ; 4.199 ; 4.415 ; Rise       ; CLK             ;
;  Bout[4]  ; CLK        ; 4.002 ; 4.209 ; Rise       ; CLK             ;
;  Bout[5]  ; CLK        ; 4.315 ; 4.548 ; Rise       ; CLK             ;
;  Bout[6]  ; CLK        ; 4.333 ; 4.566 ; Rise       ; CLK             ;
;  Bout[7]  ; CLK        ; 4.313 ; 4.546 ; Rise       ; CLK             ;
;  Bout[8]  ; CLK        ; 4.333 ; 4.566 ; Rise       ; CLK             ;
;  Bout[9]  ; CLK        ; 5.236 ; 5.527 ; Rise       ; CLK             ;
;  Bout[10] ; CLK        ; 4.192 ; 4.412 ; Rise       ; CLK             ;
;  Bout[11] ; CLK        ; 4.202 ; 4.422 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.659 ; 3.704 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.395 ; 3.411 ; Rise       ; CLK             ;
; IenVF_UA  ; CLK        ; 3.566 ; 3.509 ; Rise       ; CLK             ;
; IenVI_UA  ; CLK        ; 3.950 ; 3.938 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 3.235 ; 3.237 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 3.549 ; 3.486 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 3.742 ; 3.650 ; Rise       ; CLK             ;
; OenVI_UA  ; CLK        ; 2.992 ; 3.083 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.686 ; 3.546 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+-------------+-------+-------+-------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF     ;
+------------+-------------+-------+-------+-------+--------+
; LOAD_F     ; IenVF_UA    ; 6.627 ;       ;       ; 7.020  ;
; LOAD_I     ; IenVI_UA    ; 6.483 ;       ;       ; 6.856  ;
; LOAD_I     ; IenVI_UC    ; 6.588 ;       ;       ; 6.997  ;
; b0         ; Bout[0]     ; 6.691 ;       ;       ; 7.139  ;
; b0         ; Bout[1]     ; 7.492 ; 7.449 ; 7.931 ; 7.933  ;
; b0         ; Bout[2]     ; 7.299 ; 7.263 ; 7.709 ; 7.761  ;
; b0         ; Bout[3]     ; 8.410 ;       ;       ; 8.956  ;
; b0         ; Bout[4]     ; 8.017 ;       ;       ; 8.591  ;
; b0         ; Bout[5]     ; 8.621 ;       ;       ; 9.188  ;
; b0         ; Bout[6]     ; 8.644 ;       ;       ; 9.199  ;
; b0         ; Bout[7]     ; 8.624 ;       ;       ; 9.179  ;
; b0         ; Bout[8]     ; 8.644 ;       ;       ; 9.199  ;
; b0         ; Bout[9]     ; 9.898 ;       ;       ; 10.546 ;
; b0         ; Bout[10]    ; 8.404 ;       ;       ; 8.954  ;
; b0         ; Bout[11]    ; 8.414 ;       ;       ; 8.964  ;
; b1         ; Bout[1]     ; 6.994 ; 6.953 ; 7.413 ; 7.363  ;
; b1         ; Bout[2]     ; 6.753 ; 6.776 ; 7.164 ; 7.196  ;
; b1         ; Bout[3]     ; 7.910 ;       ;       ; 8.384  ;
; b1         ; Bout[4]     ; 7.517 ;       ;       ; 8.019  ;
; b1         ; Bout[5]     ; 8.121 ;       ;       ; 8.616  ;
; b1         ; Bout[6]     ; 8.144 ;       ;       ; 8.627  ;
; b1         ; Bout[7]     ; 8.124 ;       ;       ; 8.607  ;
; b1         ; Bout[8]     ; 8.144 ;       ;       ; 8.627  ;
; b1         ; Bout[9]     ; 9.398 ;       ;       ; 9.974  ;
; b1         ; Bout[10]    ; 7.904 ;       ;       ; 8.382  ;
; b1         ; Bout[11]    ; 7.914 ;       ;       ; 8.392  ;
; b2         ; Bout[2]     ; 6.569 ; 6.594 ; 6.995 ; 6.988  ;
; b2         ; Bout[3]     ; 7.728 ;       ;       ; 8.214  ;
; b2         ; Bout[4]     ; 7.335 ;       ;       ; 7.849  ;
; b2         ; Bout[5]     ; 7.939 ;       ;       ; 8.446  ;
; b2         ; Bout[6]     ; 7.962 ;       ;       ; 8.457  ;
; b2         ; Bout[7]     ; 7.942 ;       ;       ; 8.437  ;
; b2         ; Bout[8]     ; 7.962 ;       ;       ; 8.457  ;
; b2         ; Bout[9]     ; 9.216 ;       ;       ; 9.804  ;
; b2         ; Bout[10]    ; 7.722 ;       ;       ; 8.212  ;
; b2         ; Bout[11]    ; 7.732 ;       ;       ; 8.222  ;
+------------+-------------+-------+-------+-------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; LOAD_F     ; IenVF_UA    ; 3.803 ;       ;       ; 4.426 ;
; LOAD_I     ; IenVI_UA    ; 3.702 ;       ;       ; 4.305 ;
; LOAD_I     ; IenVI_UC    ; 3.777 ;       ;       ; 4.301 ;
; b0         ; Bout[0]     ; 4.058 ;       ;       ; 4.669 ;
; b0         ; Bout[1]     ; 4.269 ; 4.350 ; 4.886 ; 4.974 ;
; b0         ; Bout[2]     ; 4.216 ; 4.124 ; 4.809 ; 4.766 ;
; b0         ; Bout[3]     ; 4.779 ;       ;       ; 5.554 ;
; b0         ; Bout[4]     ; 4.582 ;       ;       ; 5.348 ;
; b0         ; Bout[5]     ; 4.895 ;       ;       ; 5.687 ;
; b0         ; Bout[6]     ; 4.913 ;       ;       ; 5.705 ;
; b0         ; Bout[7]     ; 4.893 ;       ;       ; 5.685 ;
; b0         ; Bout[8]     ; 4.913 ;       ;       ; 5.705 ;
; b0         ; Bout[9]     ; 5.816 ;       ;       ; 6.666 ;
; b0         ; Bout[10]    ; 4.772 ;       ;       ; 5.551 ;
; b0         ; Bout[11]    ; 4.782 ;       ;       ; 5.561 ;
; b1         ; Bout[1]     ; 4.007 ; 4.092 ; 4.589 ; 4.667 ;
; b1         ; Bout[2]     ; 3.925 ; 3.859 ; 4.501 ; 4.442 ;
; b1         ; Bout[3]     ; 4.506 ;       ;       ; 5.234 ;
; b1         ; Bout[4]     ; 4.309 ;       ;       ; 5.028 ;
; b1         ; Bout[5]     ; 4.622 ;       ;       ; 5.367 ;
; b1         ; Bout[6]     ; 4.640 ;       ;       ; 5.385 ;
; b1         ; Bout[7]     ; 4.620 ;       ;       ; 5.365 ;
; b1         ; Bout[8]     ; 4.640 ;       ;       ; 5.385 ;
; b1         ; Bout[9]     ; 5.543 ;       ;       ; 6.346 ;
; b1         ; Bout[10]    ; 4.499 ;       ;       ; 5.231 ;
; b1         ; Bout[11]    ; 4.509 ;       ;       ; 5.241 ;
; b2         ; Bout[2]     ; 3.805 ; 3.744 ; 4.354 ; 4.273 ;
; b2         ; Bout[3]     ; 4.391 ;       ;       ; 5.087 ;
; b2         ; Bout[4]     ; 4.194 ;       ;       ; 4.881 ;
; b2         ; Bout[5]     ; 4.507 ;       ;       ; 5.220 ;
; b2         ; Bout[6]     ; 4.525 ;       ;       ; 5.238 ;
; b2         ; Bout[7]     ; 4.505 ;       ;       ; 5.218 ;
; b2         ; Bout[8]     ; 4.525 ;       ;       ; 5.238 ;
; b2         ; Bout[9]     ; 5.428 ;       ;       ; 6.199 ;
; b2         ; Bout[10]    ; 4.384 ;       ;       ; 5.084 ;
; b2         ; Bout[11]    ; 4.394 ;       ;       ; 5.094 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UA      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVF_UA      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OenVI_UA      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Ienb_UC       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OenVC_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VI[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VF[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Cout                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VC[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IenVF_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; Bout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Bout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IenVF_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; Bout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 58       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 58       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 46    ; 46   ;
; Unconstrained Input Port Paths  ; 158   ; 158  ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 71    ; 71   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jul 29 21:31:10 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.253              -4.317 CLK 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.033              -3.505 CLK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.253              -0.695 CLK 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.272 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4620 megabytes
    Info: Processing ended: Tue Jul 29 21:31:13 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


