{
  "module_name": "cs35l34.h",
  "hash_id": "135628abd9e4cee47ae4732cfd4bedb1bab22ccb730fdda834ff7445ca9966b6",
  "original_prompt": "Ingested from linux-6.6.14/sound/soc/codecs/cs35l34.h",
  "human_readable_source": " \n \n\n#ifndef __CS35L34_H__\n#define __CS35L34_H__\n\n#define CS35L34_CHIP_ID\t\t\t0x00035A34\n#define CS35L34_DEVID_AB\t\t0x01\t \n#define CS35L34_DEVID_CD\t\t0x02     \n#define CS35L34_DEVID_E\t\t\t0x03     \n#define CS35L34_FAB_ID\t\t\t0x04\t \n#define CS35L34_REV_ID\t\t\t0x05\t \n#define CS35L34_PWRCTL1\t\t\t0x06     \n#define CS35L34_PWRCTL2\t\t\t0x07     \n#define CS35L34_PWRCTL3\t\t\t0x08\t \n#define CS35L34_ADSP_CLK_CTL\t\t0x0A\t \n#define CS35L34_MCLK_CTL\t\t0x0B\t \n#define CS35L34_AMP_INP_DRV_CTL\t\t0x14\t \n#define CS35L34_AMP_DIG_VOL_CTL\t\t0x15\t \n#define CS35L34_AMP_DIG_VOL\t\t0x16\t \n#define CS35L34_AMP_ANLG_GAIN_CTL\t0x17\t \n#define CS35L34_PROTECT_CTL\t\t0x18\t \n#define CS35L34_AMP_KEEP_ALIVE_CTL\t0x1A\t \n#define CS35L34_BST_CVTR_V_CTL\t\t0x1D\t \n#define CS35L34_BST_PEAK_I\t\t0x1E\t \n#define CS35L34_BST_RAMP_CTL\t\t0x20\t \n#define CS35L34_BST_CONV_COEF_1\t\t0x21\t \n#define CS35L34_BST_CONV_COEF_2\t\t0x22\t \n#define CS35L34_BST_CONV_SLOPE_COMP\t0x23\t \n#define CS35L34_BST_CONV_SW_FREQ\t0x24\t \n#define CS35L34_CLASS_H_CTL\t\t0x30\t \n#define CS35L34_CLASS_H_HEADRM_CTL\t0x31\t \n#define CS35L34_CLASS_H_RELEASE_RATE\t0x32\t \n#define CS35L34_CLASS_H_FET_DRIVE_CTL\t0x33\t \n#define CS35L34_CLASS_H_STATUS\t\t0x38\t \n#define CS35L34_VPBR_CTL\t\t0x3A\t \n#define CS35L34_VPBR_VOL_CTL\t\t0x3B\t \n#define CS35L34_VPBR_TIMING_CTL\t\t0x3C\t \n#define CS35L34_PRED_MAX_ATTEN_SPK_LOAD\t0x40\t \n#define CS35L34_PRED_BROWNOUT_THRESH\t0x41\t \n#define CS35L34_PRED_BROWNOUT_VOL_CTL\t0x42\t \n#define CS35L34_PRED_BROWNOUT_RATE_CTL\t0x43\t \n#define CS35L34_PRED_WAIT_CTL\t\t0x44\t \n#define CS35L34_PRED_ZVP_INIT_IMP_CTL\t0x46\t \n#define CS35L34_PRED_MAN_SAFE_VPI_CTL\t0x47\t \n#define CS35L34_VPBR_ATTEN_STATUS\t0x4B\t \n#define CS35L34_PRED_BRWNOUT_ATT_STATUS\t0x4C\t \n#define CS35L34_SPKR_MON_CTL\t\t0x4E\t \n#define CS35L34_ADSP_I2S_CTL\t\t0x50\t \n#define CS35L34_ADSP_TDM_CTL\t\t0x51\t \n#define CS35L34_TDM_TX_CTL_1_VMON\t0x52\t \n#define CS35L34_TDM_TX_CTL_2_IMON\t0x53\t \n#define CS35L34_TDM_TX_CTL_3_VPMON\t0x54\t \n#define CS35L34_TDM_TX_CTL_4_VBSTMON\t0x55\t \n#define CS35L34_TDM_TX_CTL_5_FLAG1\t0x56\t \n#define CS35L34_TDM_TX_CTL_6_FLAG2\t0x57\t \n#define CS35L34_TDM_TX_SLOT_EN_1\t0x5A\t \n#define CS35L34_TDM_TX_SLOT_EN_2\t0x5B\t \n#define CS35L34_TDM_TX_SLOT_EN_3\t0x5C\t \n#define CS35L34_TDM_TX_SLOT_EN_4\t0x5D\t \n#define CS35L34_TDM_RX_CTL_1_AUDIN\t0x5E\t \n#define CS35L34_TDM_RX_CTL_3_ALIVE\t0x60\t \n#define CS35L34_MULT_DEV_SYNCH1\t\t0x62\t \n#define CS35L34_MULT_DEV_SYNCH2\t\t0x63\t \n#define CS35L34_PROT_RELEASE_CTL\t0x64\t \n#define CS35L34_DIAG_MODE_REG_LOCK\t0x68\t \n#define CS35L34_DIAG_MODE_CTL_1\t\t0x69\t \n#define CS35L34_DIAG_MODE_CTL_2\t\t0x6A\t \n#define CS35L34_INT_MASK_1\t\t0x70\t \n#define CS35L34_INT_MASK_2\t\t0x71\t \n#define CS35L34_INT_MASK_3\t\t0x72\t \n#define CS35L34_INT_MASK_4\t\t0x73\t \n#define CS35L34_INT_STATUS_1\t\t0x74\t \n#define CS35L34_INT_STATUS_2\t\t0x75\t \n#define CS35L34_INT_STATUS_3\t\t0x76\t \n#define CS35L34_INT_STATUS_4\t\t0x77\t \n#define CS35L34_OTP_TRIM_STATUS\t\t0x7E\t \n\n#define CS35L34_MAX_REGISTER\t\t0x7F\n#define CS35L34_REGISTER_COUNT\t\t0x4E\n\n#define CS35L34_MCLK_5644\t\t5644800\n#define CS35L34_MCLK_6144\t\t6144000\n#define CS35L34_MCLK_6\t\t\t6000000\n#define CS35L34_MCLK_11289\t\t11289600\n#define CS35L34_MCLK_12\t\t\t12000000\n#define CS35L34_MCLK_12288\t\t12288000\n\n \n#define CS35L34_SFT_RST\t\t\t(1 << 7)\n#define CS35L34_DISCHG_FLT\t\t(1 << 1)\n#define CS35L34_PDN_ALL\t\t\t1\n\n \n#define CS35L34_PDN_VMON\t\t(1 << 7)\n#define CS35L34_PDN_IMON\t\t(1 << 6)\n#define CS35L34_PDN_CLASSH\t\t(1 << 5)\n#define CS35L34_PDN_VPBR\t\t(1 << 4)\n#define CS35L34_PDN_PRED\t\t(1 << 3)\n#define CS35L34_PDN_BST\t\t\t(1 << 2)\n#define CS35L34_PDN_AMP\t\t\t1\n\n \n#define CS35L34_MCLK_DIS\t\t(1 << 7)\n#define CS35L34_PDN_VBSTMON_OUT\t\t(1 << 4)\n#define CS35L34_PDN_VMON_OUT\t\t(1 << 3)\n \n#define CS35L34_PDN_SDOUT\t\t(1 << 2)\n#define CS35L34_PDN_SDIN\t\t(1 << 1)\n#define CS35L34_PDN_TDM\t\t\t1\n\n \n#define CS35L34_ADSP_RATE\t\t0xF\n#define CS35L34_ADSP_DRIVE\t\t(1 << 4)\n#define CS35L34_ADSP_M_S\t\t(1 << 7)\n\n \n#define CS35L34_MCLK_DIV\t\t(1 << 4)\n#define CS35L34_MCLK_RATE_MASK\t\t0x7\n#define CS35L34_MCLK_RATE_6P1440\t0x2\n#define CS35L34_MCLK_RATE_6P0000\t0x1\n#define CS35L34_MCLK_RATE_5P6448\t0x0\n#define CS35L34_MCLKDIS\t\t\t(1 << 7)\n#define CS35L34_MCLKDIV2\t\t(1 << 6)\n#define CS35L34_SDOUT_3ST_TDM\t\t(1 << 5)\n#define CS35L34_INT_FS_RATE\t\t(1 << 4)\n#define CS35L34_ADSP_FS\t\t\t0xF\n\n \n#define CS35L34_DRV_STR_SRC\t\t(1 << 1)\n#define CS35L34_DRV_STR\t\t\t1\n\n \n#define CS35L34_AMP_DSR_RATE_MASK\t0xF0\n#define CS35L34_AMP_DSR_RATE_SHIFT\t(1 << 4)\n#define CS35L34_NOTCH_DIS\t\t(1 << 3)\n#define CS35L34_AMP_DIGSFT\t\t(1 << 1)\n#define CS35L34_INV\t\t\t1\n\n \n#define CS35L34_OTW_ATTN_MASK\t\t0xC\n#define CS35L34_OTW_THRD_MASK\t\t0x3\n#define CS35L34_MUTE\t\t\t(1 << 5)\n#define CS35L34_GAIN_ZC\t\t\t(1 << 4)\n#define CS35L34_GAIN_ZC_MASK\t\t0x10\n#define CS35L34_GAIN_ZC_SHIFT\t\t4\n\n \n#define CS35L34_ALIVE_WD_DIS\t\t(1 << 2)\n\n \n#define CS35L34_BST_CVTL_MASK\t\t0x3F\n\n \n#define CS35L34_BST_PEAK_MASK\t\t0x3F\n\n \n#define CS35L34_I2S_LOC_MASK\t\t0xC\n#define CS35L34_I2S_LOC_SHIFT\t\t2\n\n \n#define CS35L34_SYNC2_MASK\t\t0xF\n\n \n#define CS35L34_CAL_ERR_RLS\t\t(1 << 7)\n#define CS35L34_SHORT_RLS\t\t(1 << 2)\n#define CS35L34_OTW_RLS\t\t\t(1 << 1)\n#define CS35L34_OTE_RLS\t\t\t1\n\n \n#define CS35L34_M_CAL_ERR_SHIFT\t\t7\n#define CS35L34_M_CAL_ERR\t\t(1 << CS35L34_M_CAL_ERR_SHIFT)\n#define CS35L34_M_ALIVE_ERR_SHIFT\t5\n#define CS35L34_M_ALIVE_ERR\t\t(1 << CS35L34_M_ALIVE_ERR_SHIFT)\n#define CS35L34_M_ADSP_CLK_SHIFT\t4\n#define CS35L34_M_ADSP_CLK_ERR\t\t(1 << CS35L34_M_ADSP_CLK_SHIFT)\n#define CS35L34_M_MCLK_SHIFT\t\t3\n#define CS35L34_M_MCLK_ERR\t\t(1 << CS35L34_M_MCLK_SHIFT)\n#define CS35L34_M_AMP_SHORT_SHIFT\t2\n#define CS35L34_M_AMP_SHORT\t\t(1 << CS35L34_M_AMP_SHORT_SHIFT)\n#define CS35L34_M_OTW_SHIFT\t\t1\n#define CS35L34_M_OTW\t\t\t(1 << CS35L34_M_OTW_SHIFT)\n#define CS35L34_M_OTE_SHIFT\t\t0\n#define CS35L34_M_OTE\t\t\t(1 << CS35L34_M_OTE_SHIFT)\n\n \n#define CS35L34_M_PDN_DONE_SHIFT\t4\n#define CS35L34_M_PDN_DONE\t\t(1 << CS35L34_M_PDN_DONE_SHIFT)\n#define CS35L34_M_PRED_SHIFT\t\t3\n#define CS35L34_M_PRED_ERR\t\t(1 << CS35L34_M_PRED_SHIFT)\n#define CS35L34_M_PRED_CLR_SHIFT\t2\n#define CS35L34_M_PRED_CLR\t\t(1 << CS35L34_M_PRED_CLR_SHIFT)\n#define CS35L34_M_VPBR_SHIFT\t\t1\n#define CS35L34_M_VPBR_ERR\t\t(1 << CS35L34_M_VPBR_SHIFT)\n#define CS35L34_M_VPBR_CLR_SHIFT\t0\n#define CS35L34_M_VPBR_CLR\t\t(1 << CS35L34_M_VPBR_CLR_SHIFT)\n\n \n#define CS35L34_M_BST_HIGH_SHIFT\t4\n#define CS35L34_M_BST_HIGH\t\t(1 << CS35L34_M_BST_HIGH_SHIFT)\n#define CS35L34_M_BST_HIGH_FLAG_SHIFT\t3\n#define CS35L34_M_BST_HIGH_FLAG\t\t(1 << CS35L34_M_BST_HIGH_FLAG_SHIFT)\n#define CS35L34_M_BST_IPK_FLAG_SHIFT\t2\n#define CS35L34_M_BST_IPK_FLAG\t\t(1 << CS35L34_M_BST_IPK_FLAG_SHIFT)\n#define CS35L34_M_LBST_SHORT_SHIFT\t0\n#define CS35L34_M_LBST_SHORT\t\t(1 << CS35L34_M_LBST_SHORT_SHIFT)\n\n \n#define CS35L34_M_VMON_OVFL_SHIFT\t3\n#define CS35L34_M_VMON_OVFL\t\t(1 << CS35L34_M_VMON_OVFL_SHIFT)\n#define CS35L34_M_IMON_OVFL_SHIFT\t2\n#define CS35L34_M_IMON_OVFL\t\t(1 << CS35L34_M_IMON_OVFL_SHIFT)\n#define CS35L34_M_VPMON_OVFL_SHIFT\t1\n#define CS35L34_M_VPMON_OVFL\t\t(1 << CS35L34_M_VPMON_OVFL_SHIFT)\n#define CS35L34_M_VBSTMON_OVFL_SHIFT\t1\n#define CS35L34_M_VBSTMON_OVFL\t\t(1 << CS35L34_M_VBSTMON_OVFL_SHIFT)\n\n \n#define CS35L34_CAL_ERR\t\t\t(1 << CS35L34_M_CAL_ERR_SHIFT)\n#define CS35L34_ALIVE_ERR\t\t(1 << CS35L34_M_ALIVE_ERR_SHIFT)\n#define CS35L34_M_ADSP_CLK_ERR\t\t(1 << CS35L34_M_ADSP_CLK_SHIFT)\n#define CS35L34_MCLK_ERR\t\t(1 << CS35L34_M_MCLK_SHIFT)\n#define CS35L34_AMP_SHORT\t\t(1 << CS35L34_M_AMP_SHORT_SHIFT)\n#define CS35L34_OTW\t\t\t(1 << CS35L34_M_OTW_SHIFT)\n#define CS35L34_OTE\t\t\t(1 << CS35L34_M_OTE_SHIFT)\n\n \n#define CS35L34_PDN_DONE\t\t(1 << CS35L34_M_PDN_DONE_SHIFT)\n#define CS35L34_PRED_ERR\t\t(1 << CS35L34_M_PRED_SHIFT)\n#define CS35L34_PRED_CLR\t\t(1 << CS35L34_M_PRED_CLR_SHIFT)\n#define CS35L34_VPBR_ERR\t\t(1 << CS35L34_M_VPBR_SHIFT)\n#define CS35L34_VPBR_CLR\t\t(1 << CS35L34_M_VPBR_CLR_SHIFT)\n\n \n#define CS35L34_BST_HIGH\t\t(1 << CS35L34_M_BST_HIGH_SHIFT)\n#define CS35L34_BST_HIGH_FLAG\t\t(1 << CS35L34_M_BST_HIGH_FLAG_SHIFT)\n#define CS35L34_BST_IPK_FLAG\t\t(1 << CS35L34_M_BST_IPK_FLAG_SHIFT)\n#define CS35L34_LBST_SHORT\t\t(1 << CS35L34_M_LBST_SHORT_SHIFT)\n\n \n#define CS35L34_VMON_OVFL\t\t(1 << CS35L34_M_VMON_OVFL_SHIFT)\n#define CS35L34_IMON_OVFL\t\t(1 << CS35L34_M_IMON_OVFL_SHIFT)\n#define CS35L34_VPMON_OVFL\t\t(1 << CS35L34_M_VPMON_OVFL_SHIFT)\n#define CS35L34_VBSTMON_OVFL\t\t(1 << CS35L34_M_VBSTMON_OVFL_SHIFT)\n\n \n#define CS35L34_X_STATE_SHIFT\t\t7\n#define CS35L34_X_STATE\t\t\t(1 << CS35L34_X_STATE_SHIFT)\n#define CS35L34_X_LOC_SHIFT\t\t0\n#define CS35L34_X_LOC\t\t\t(0x1F << CS35L34_X_LOC_SHIFT)\n\n#define CS35L34_RATES (SNDRV_PCM_RATE_48000 | \\\n\t\t\tSNDRV_PCM_RATE_44100 | \\\n\t\t\tSNDRV_PCM_RATE_32000)\n#define CS35L34_FORMATS (SNDRV_PCM_FMTBIT_S16_LE | \\\n\t\t\tSNDRV_PCM_FMTBIT_S24_LE | \\\n\t\t\tSNDRV_PCM_FMTBIT_S32_LE)\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}