<!DOCTYPE html>
<html lang="en">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Персональный сайт</title>
    <link rel="stylesheet" href="../styles/styles.css">
</head>
<body class="dark">
    <div class="container">
        <header>
            <h1>Максим Мичков</h1>
            <nav>
                <ul>
                    <li><a href="index.html">Главная</a></li>
                    <li><a href="resume.html">Резюме</a></li>
                    <li><a href="biography.html">Биография</a></li>
                    <li><a href="presentation.html">Реферат</a></li>
                    <li><a href="library.html">Библиотека</a></li>
                    <li><a href="links.html">Ссылки</a></li>
                    <li><a href="search-report.html">Отчет о поиске</a></li>
                    <li><a href="personal.html">Индивидуальный раздел</a></li>
                </ul>
            </nav>
        </header>

        <main>
            <section class="library">
                <h2 id="-">Библиотека материалов по теме выпускной работы</h2>
                <ol>
                    <li>
                        <a href="https://inria.hal.science/inria-00435247/document">SimSoC: A full system simulation software for embedded systems</a>
                        <table class="resume-table">
                            <tr>
                                <td>Авторы:</td>
                                <td>Claude Helmstetter, Vania Joloboff, Hui Xiao</td>
                            </tr>
                            <tr>
                                <td>Описание:</td>
                                <td>Разработка встраиваемых систем требует
                                    разработки все более сложных программных и аппаратных
                                    платформ. Полное системное моделирование позволяет запускать
                                    точное двоичное встроенное программное обеспечение, включая операционную
                                    систему, на полностью смоделированной аппаратной платформе. В то время как большинство
                                    сред моделирования не поддерживают полное системное моделирование, или
                                    не используют какие-либо аппаратные методы моделирования, или комбинируют
                                    различные типы технологий, SimSoC разрабатывает архитектуру полного системного
                                    моделирования с интегрированным подходом, основанным только на
                                    на основе аппаратного моделирования SystemC и абстракций моделирования на уровне транзакций
                                    (TLM) для коммуникаций. Для моделирования процессоров
                                    с достаточно высокой скоростью SimSoC интегрирует
                                    симуляторы наборов команд (ISS) в виде модулей SystemC с интерфейсами TLM для
                                    других компонентов платформы. В ISS используется альтернативный подход
                                    динамической трансляции для запуска двоичного кода. В статье описывается
                                    общая архитектура полнофункционального системного симулятора SimSoC,
                                    описание реализации ISS и интеграции с некоторыми
                                    другими компонентами. В заключительном разделе представлены результаты, полученные в
                                    конкретная имитация существующей системы на чипе, которая может
                                    работать под управлением операционной системы Linux.
                                </td>
                            </tr>
                            <tr>
                                <td>Источник:</td>
                                <td>Helmstetter, C. SimSoC: A full system simulation software for embedded systems / C. Helmstetter, V. Joloboff, H. Xiao // 2009 IEEE International Workshop on Open-source Software for Scientific Computation (OSSC). – 2009. – P. 49-55. – DOI 10.1109/OSSC.2009.5416870.</td>
                            </tr>
                        </table>
                    </li>
                    <li>
                        <a href="https://www.researchgate.net/publication/3337278_An_ultra-fast_instruction_set_simulator">An ultra-fast instruction set simulator</a>
                        <table class="resume-table">
                            <tr>
                                <td>Авторы:</td>
                                <td>Jianwen Zhu, Daniel D. Gajski</td>
                            </tr>
                            <tr>
                                <td>Описание:</td>
                                <td>В этой статье мы представляем новые методы, которые еще больше улучшают
                                    моделирование архитектуры наборов команд на основе статической компиляции (ISA)
                                    за счет активного использования ресурсов хост-машины. Такое использование
                                    достигается за счет определения низкоуровневого интерфейса генерации кода,
                                    специализированного для моделирования, а не традиционных подходов, которые
                                    используют C в качестве интерфейса генерации кода. Мы можем выполнять моделирование
                                    со скоростью до 10/2 миллионов имитируемых команд в секунду (MIPS) на рабочей станции
                                    Ultra-5 с частотой 270 МГц. Этот результат в среднем всего в 1,6 раза медленнее,
                                    чем при обычном выполнении на хост-компьютере, что, насколько нам известно,
                                    являетсясамым быстрым.
                                </td>
                            </tr>
                            <tr>
                                <td>Источник:</td>
                                <td>Zhu, J. An ultra-fast instruction set simulator / J. Zhu, D. Gajski // Very Large Scale Integration (VLSI) Systems, IEEE Transactions on. – 10. – 2002. – P. 55-95. – DOI 10.1109/TVLSI.2002.1043339.</td>
                            </tr>
                        </table>
                    </li>
                    <li>
                        <a href="https://www.researchgate.net/publication/3225577_A_Universal_Technique_for_Fast_and_Flexible_Instruction-Set_Architecture_Simulation">A Universal Technique for Fast and Flexible Instruction-Set Architecture Simulation</a>
                        <table class="resume-table">
                            <tr>
                                <td>Авторы:</td>
                                <td>Achim Nohl, Andreas Hoffmann, Gunnar Braun,
                                    Oliver Schliebusch, Rainer Leupers,
                                    Heinrich Meyr</td>
                            </tr>
                            <tr>
                                <td>Описание:</td>
                                <td>Сегодня разработчики встраиваемых процессоров и программного обеспечения нового
                                    поколения все чаще сталкиваются с проблемой короткого срока службы изделий.
                                    Возникающие в результате этого ограничения по времени вывода на рынок противоречат
                                    постоянно растущей сложности процессоров. Тем не менее, для успешного выхода на
                                    рынок необходимы тщательное исследование области проектирования и проверка продукта.
                                    За последнее десятилетие симуляторы с набором команд стали важным инструментом разработки
                                    для создания новых программируемых архитектур. Следовательно, производительность
                                    симулятора является ключевым фактором общей эффективности проектирования. Из-за крайне
                                    низкой производительности широко используемых интерпретирующих симуляторов десять лет назад
                                    была начата исследовательская работа по быстрому моделированию с использованием набора команд.
                                    Однако из-за ограниченности метода компиляции его не удалось внедрить в коммерческие продукты.
                                    В этой статье мы обобщаем наши предыдущие исследования по методам компилируемого моделирования
                                    с возможностью перенацеливания и обсуждаем их преимущества и ограничения, используя
                                    в качестве примера конкретную компилируемую схему, статическое планирование. В заключение
                                    мы представляем новую технологию моделирования с возможностью перенацеливания, которая
                                    сочетает в себе производительность традиционных скомпилированных симуляторов с гибкостью
                                    интерпретирующего моделирования. Эта технология не ограничена каким-либо классом архитектур
                                    или приложений и может использоваться от изучения архитектуры до разработки программного
                                    обеспечения конечным пользователем. Мы демонстрируем рабочий процесс и применимость так
                                    называемого метода моделирования с компиляцией кэша точно в срок с использованием самых
                                    современных архитектур реального мира.
                                </td>
                            </tr>
                            <tr>
                                <td>Источник:</td>
                                <td>A Universal Technique for Fast and Flexible Instruction-Set Architecture Simulation / G. Braun, A. Nohl, A. Hoffmann [и др] // Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on. – 23. – 2005. – P. 1625-1639. – DOI 10.1109/TCAD.2004.836734.</td>
                            </tr>
                        </table>
                    </li>
                    <li>
                        <a href="https://www.cecs.uci.edu/technical_report/TR03-05.pdf">ReXSim: A Retargetable Framework for Instruction-Set Architecture Simulation</a>
                        <table class="resume-table">
                            <tr>
                                <td>Авторы:</td>
                                <td>Mehrdad Reshadi, Prabhat Mishra, Nikhil Bansal, Nikil Dutt</td>
                            </tr>
                            <tr>
                                <td>Описание:</td>
                                <td>Сегодня разработчики встраиваемых процессоров и программного обеспечения нового
                                    поколения все чаще сталкиваются с проблемой короткого срока службы изделий.
                                    Возникающие в результате этого ограничения по времени вывода на рынок противоречат
                                    постоянно растущей сложности процессоров. Тем не менее, для успешного выхода на
                                    рынок необходимы тщательное исследование области проектирования и проверка продукта.
                                    За последнее десятилетие симуляторы с набором команд стали важным инструментом разработки
                                    для создания новых программируемых архитектур. Следовательно, производительность
                                    симулятора является ключевым фактором общей эффективности проектирования. Из-за крайне
                                    низкой производительности широко используемых интерпретирующих симуляторов десять лет назад
                                    была начата исследовательская работа по быстрому моделированию с использованием набора команд.
                                    Однако из-за ограниченности метода компиляции его не удалось внедрить в коммерческие продукты.
                                    В этой статье мы обобщаем наши предыдущие исследования по методам компилируемого моделирования
                                    с возможностью перенацеливания и обсуждаем их преимущества и ограничения, используя
                                    в качестве примера конкретную компилируемую схему, статическое планирование. В заключение
                                    мы представляем новую технологию моделирования с возможностью перенацеливания, которая
                                    сочетает в себе производительность традиционных скомпилированных симуляторов с гибкостью
                                    интерпретирующего моделирования. Эта технология не ограничена каким-либо классом архитектур
                                    или приложений и может использоваться от изучения архитектуры до разработки программного
                                    обеспечения конечным пользователем. Мы демонстрируем рабочий процесс и применимость так
                                    называемого метода моделирования с компиляцией кэша точно в срок с использованием самых
                                    современных архитектур реального мира.
                                </td>
                            </tr>
                            <tr>
                                <td>Источник:</td>
                                <td>ReXSim: A Retargetable Framework for Instruction-Set Architecture Simulation / M. Reshadi, P. Mishra, N. Bansal, N. Dutt // ACM Transactions on Embedded Computing Systems – 2006. – P. 6.</td>
                            </tr>
                        </table>
                    </li>
                    <li>
                        <a href="https://people.csail.mit.edu/sanchez/papers/2013.zsim.isca.pdf">ZSim: Fast and Accurate Microarchitectural Simulation of Thousand-Core Systems</a>
                        <table class="resume-table">
                            <tr>
                                <td>Авторы:</td>
                                <td>Daniel Sanchez, Christos Kozyrakis</td>
                            </tr>
                            <tr>
                                <td>Описание:</td>
                                <td>Архитектурное моделирование требует много времени, а тенденция
                                    к использованию сотен ядер
                                    еще больше замедляет процесс последовательного моделирования. Существующие методы параллельного моделирования либо
                                    плохо масштабируются из-за чрезмерной синхронизации, либо снижают
                                    точность, позволяя изменять порядок событий и используя упрощенные модели
                                    взаимодействия. В результате большинство исследователей используют последовательные
                                    симуляторы и моделируют небольшие системы с 16-32 ядрами.
                                    Поскольку уже доступны 100-ядерные чипы, разработка симуляторов
                                    , масштабируемых до тысяч ядер, имеет решающее значение.
                                    Мы представляем три новых метода, которые в совокупности позволяют
                                    практичное моделирование на тысячах ядер. Во-первых, мы ускоряем работу с детализированными моделями ядер (включая ядра OOO) с помощью управляемых командами моделей синхронизации, которые используют динамическую двоичную трансляцию.
                                    
                                    
                                     Во-вторых, мы представляем bound-weave, метод двухфазного
                                    распараллеливания, который эффективно масштабирует параллельное моделирование на
                                    многоядерных хостах с минимальной потерей точности.
                                    В-третьих, мы внедряем упрощенную виртуализацию на уровне пользователя
                                    для поддержки сложных рабочих нагрузок, включая многопрограммные,
                                    клиент-серверные и управляемые приложения, без
                                    необходимости моделирования всей системы, что позволяет избежать недостатка
                                    масштабируемых операционных систем и ISA, поддерживающих тысячи ядер.
                                    Мы используем эти методы для создания zsim - быстрого, масштабируемого
                                    и точного симулятора. На 16-ядерном хосте zsim моделирует
                                    1024-ядерный чип со скоростью до 1500 MIPS при использовании простых
                                    ядер и до 300 MIPS при использовании детализированных OOO-ядер, что на 2-3
                                    порядка быстрее, чем в существующих параллельных симуляторах.
                                    Производительность симулятора зависит как от количества
                                    моделируемых ядер, так и от количества ядер хоста. Мы сравниваем
                                    zsim с реальной системой Westmere для широкого спектра
                                    рабочих нагрузок и оцениваем производительность и микроархитектуру
                                    события должны происходить в узком диапазоне от реальной системы.
                                </td>
                            </tr>
                            <tr>
                                <td>Источник:</td>
                                <td>Sanchez, D. ZSim: Fast and Accurate Microarchitectural Simulation of Thousand-Core Systems / D. Sanchez, C. Kozyrakis // Proceedings of the 40th Annual International Symposium on Computer Architecture - ISCA ’13 (2013). – 2013. – P. 475-486.</td>
                            </tr>
                        </table>
                    </li>
                </ol>
            </section>
        </main>

        <footer>
            <p>Подготовил Максим Мичков, 2024.</p>
        </footer>
    </div>
</body>
</html>
