`timescale 1ns / 1ps

module tb;
    // Входные сигналы
    reg clk;
    
    wire [2:0] sum;

    /* Инстанцирование сумматора
    adder uut (
        .a(a),
        .b(b),
        .sum(sum)
    */);

    // Процедура тестирования
    begin
        // Инициализация входов
        a = 2'b00;
        b = 2'b00;

        // Тестовые векторы
        #10 a = 2'b01; b = 2'b01; // 1 + 1 = 2
        #10 a = 2'b10; b = 2'b01; // 2 + 1 = 3
        #10 a = 2'b11; b = 2'b01; // 3 + 1 = 4
        #10 a = 2'b00; b = 2'b11; // 0 + 3 = 3
        #10 a = 2'b10; b = 2'b10; // 2 + 2 = 4
        #10 a = 2'b11; b = 2'b11; // 3 + 3 = 6

        // Завершение симуляции
        #10 $finish;
    end