# verilog-project README

为你的 Verilog Project 提供高级支持！

## Features

1. 自动检测模块之间的引用关系，按照引用关系提供树状图支持！
2. 一键使用 `iverilog` 进行语法检查，编译，运行！
3. 设置编译输出文件，运行结果文件！
