<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üîØ üî® üêÄ V√©rification des circuits num√©riques. Revue üî∂ üêï ü§°</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Je vais essayer de parler en g√©n√©ral de la v√©rification des circuits num√©riques. 


 La v√©rification dans ce domaine est un processus important qui n√©...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>V√©rification des circuits num√©riques. Revue</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/481542/"><p><img src="https://habrastorage.org/getpro/habr/post_images/889/a75/78e/889a7578e7d0f02194ae18361e06f056.jpg" alt="image"></p><br><p>  Je vais essayer de parler en g√©n√©ral de la v√©rification des circuits num√©riques. </p><br><p>  La v√©rification dans ce domaine est un processus important qui n√©cessite la participation d'ing√©nieurs exp√©riment√©s.  Par exemple, un sp√©cialiste de la v√©rification travaillant sur des syst√®mes avec un processeur doit, en r√®gle g√©n√©rale, poss√©der des langages de script et des langages de shell de commande (Tcl, bash, Makefile, etc.), des langages de programmation (C, C ++, assembleur), HDL / HDVL (SystemVerilog [10, Annexe C - Histoire du langage] [11], Verilog, VHDL), m√©thodologies et cadres modernes (UVM). </p><br><p>  La proportion de temps consacr√© √† la v√©rification atteint 70 √† 80% du temps total du projet.  L'une des principales raisons de cette attention est que vous ne pouvez pas publier un "patch" sur la puce apr√®s sa mise en production, vous ne pouvez publier que des "errata de silicium" (cela ne s'applique pas aux projets FPGA / FPGA). </p><br><p>  Par circuits num√©riques, je veux dire: </p><br><ul><li>  blocs fonctionnels complexes / propri√©t√©s intellectuelles (SFB / IP); </li><li>  Puces personnalis√©es de circuits int√©gr√©s sp√©cifiques √† l'application (ASIC) </li><li>  circuits int√©gr√©s logiques programmables / r√©seau de portes programmables sur site (FPGA); </li><li>  syst√®mes sur puce / syst√®me sur cristal (SoC / SoC); </li><li>  etc. </li></ul><a name="habracut"></a><br><h2 id="aktualnye-problemy-verifikacii">  Probl√®mes de v√©rification r√©els </h2><br><p>  L'√©tat actuel et les tendances dans le domaine de la v√©rification peuvent √™tre jug√©s par les d√©fis et probl√®mes suivants auxquels il est confront√© [6]: </p><br><ul><li>  La taille de l'objet de v√©rification (OB) est en constante augmentation.  M√™me un petit CI de type microcontr√¥leur est un ensemble de dizaines de sous-modules, tr√®s souvent avec des fonctionnalit√©s complexes.  Les grands circuits int√©gr√©s sont des complexes dans lesquels il peut y avoir jusqu'√† des dizaines de milliards de transistors, et le sch√©ma de gestion de l'alimentation √† lui seul peut d√©passer la complexit√© de certains processeurs [8]; </li><li>  il est impossible d'√©tablir un cahier des charges pour IMS au d√©but du projet et de ne le suivre qu'√† l'avenir, il √©volue constamment tout au long du processus de d√©veloppement (le client modifie les exigences, les probl√®mes techniques ou la d√©couverte de solutions plus optimales nous obligent √† reconsid√©rer les approches, etc.).  Sur cette base, tous les processus devraient percevoir la dynamique des changements de sp√©cification et √™tre modifi√©s conform√©ment aux exigences; </li><li>  souvent, plusieurs √©quipes √©loign√©es les unes des autres travaillent sur la v√©rification des projets, dont le nombre peut atteindre des dizaines de personnes; </li><li>  le nombre de tests individuels et leurs types atteint un nombre √©norme, leurs r√©sultats doivent √™tre collect√©s et analys√©s; </li><li>  la mod√©lisation m√™me de syst√®mes num√©riques n√©cessite beaucoup de temps informatique; </li><li>  l'exhaustivit√© des objectifs de pr√©paration √©tablis pour le projet d√©pend en grande partie de la comp√©tence et de l'intuition des sp√©cialistes de la v√©rification; </li><li>  malgr√© l'existence d'indicateurs de couverture du projet avec des tests (m√©triques), la seule fa√ßon de compl√©ter la v√©rification est de d√©cider de la suspendre, bas√©e principalement sur les conclusions suivantes: l'argent ou le temps consacr√© √† l'√©tape du projet doit √™tre mis en production, il semble qu'ils aient atteint une couverture de code de 100 %, nous testons depuis une semaine et nous n'avons trouv√© aucune erreur, etc. </li></ul><br><h2 id="tipy-verifikacii">  Types de v√©rification </h2><br><p>  La v√©rification des circuits num√©riques peut √™tre divis√©e selon les principaux types suivants: </p><br><ol><li>  <strong>fonctionnel</strong> (v√©rification fonctionnelle) - le nom parle de lui-m√™me, vous v√©rifiez si votre syst√®me ex√©cute correctement ses fonctions; </li><li>  v√©rification formelle - avec cette v√©rification, l'√©quivalence des repr√©sentations de votre syst√®me √† diff√©rentes √©tapes du parcours de conception ou la r√©alisation des d√©clarations plac√©es dans le code source est √©tablie: <br><ul><li>  V√©rification d'√©quivalence (par exemple RTL-to-RTL, RTL-to-Gate, Gate-to-Gate); </li><li>  V√©rification des propri√©t√©s (v√©rification du mod√®le) (v√©rifie les propri√©t√©s (assertions) sp√©cifi√©es dans le code √† l'aide de SVA (par exemple)). </li></ul></li><li>  analyse de code statique - v√©rification du code source selon des crit√®res formels de conformit√© aux r√®gles d'utilisation du langage et de ses constructions.  Tr√®s souvent, les r√®gles de v√©rification configur√©es sont envoy√©es √† RMM [4].  Les programmes pour une telle v√©rification sont g√©n√©ralement appel√©s charpie ou linter; </li><li>  <strong>v√©rification physique</strong> - implique essentiellement <strong>des contr√¥les</strong> DRC, LVS, PERC, etc., la performance physique du syst√®me est v√©rifi√©e pour la conformit√© aux normes technologiques et la conformit√© aux repr√©sentations physiques et logiques, etc.  La composition des ch√®ques d√©pend fortement de la technologie.  En r√®gle g√©n√©rale, la v√©rification physique est effectu√©e par un ing√©nieur ou une √©quipe de conception topologique. </li><li>  <strong>prototypage</strong> - l'utilisation de FPGA pour la v√©rification fonctionnelle [18]. </li></ol><br><p>  La v√©rification fonctionnelle dans le cadre de tous les travaux est la plus importante et n√©cessite une implication humaine directe. </p><br><p>  L'analyse de code statique ne n√©cessite qu'une configuration initiale des outils, ce qui correspond aux r√®gles de conception interne adopt√©es par l'entreprise, puis l'outil est engag√© dans le fait qu'il fournit des ¬´pr√©cieux conseils¬ª aux d√©veloppeurs et ne n√©cessite pas de supervision constante. </p><br><p>  Les outils de v√©rification formels sont souvent √©galement tr√®s ind√©pendants, ils ne n√©cessitent qu'une analyse minutieuse des rapports qu'ils g√©n√®rent.  Ils conviennent √©galement √† l'ing√©nierie inverse, lorsque, pour une raison quelconque, vous savez que vous devez restaurer le code √† partir de la liste des circuits. </p><br><h2 id="primery-instrumentov-verifikacii">  Exemples d'outils de v√©rification </h2><br><p>  Exemples d'outils de v√©rification de circuits num√©riques (route num√©rique sur le dessus): </p><br><ul><li>  outils de gestion de la v√©rification <br><ul><li>  Mentor Graphics - Questa Verification Management </li><li>  Cadence - vManager </li><li>  Synopsys - Verdi, VC Execution Manager (¬´ExecMan¬ª) </li></ul></li><li>  fonctionnel - g√©n√©ralement des simulateurs <br><ul><li>  Graphiques du mentor - ModelSim, QuestaSim </li><li>  Cadence - Incisive, Xcelium </li><li>  Synopsys - VCS </li><li>  Logiciels gratuits de d√©veloppeurs ind√©pendants - simulateurs Verilator, Icarus [5] </li></ul></li><li>  formel <br><ul><li>  Mentor Graphics - Formal Pro, Questa Formal Verification </li><li>  Cadence - JasperGold, Conformal LEC, Incisive Formal Verification Platform </li><li>  Synopsys - Formalit√©, VC formel </li></ul></li><li>  analyse de code statique <br><ul><li>  Graphiques du mentor - Questa AutoCheck </li><li>  Cadence - HAL, JasperGold </li><li>  Synopsys - SpyGlass Lint </li></ul></li><li>  v√©rification physique <br><ul><li>  Graphisme du mentor - Calibre </li><li>  Cadence - Pegasus, Syst√®me de v√©rification physique, </li><li>  Synopsys - Hercules, IC Validator </li></ul></li></ul><br><h2 id="metody-funkcionalnoy-verifikacii">  M√©thodes de v√©rification fonctionnelle </h2><br><p>  V√©rification fonctionnelle - est un ensemble de tests, je vais conditionnellement me permettre d'√™tre divis√© en trois groupes (ce n'est pas un dogme, c'est une exp√©rience personnelle): </p><br><ol><li>  <strong>Branches positives</strong> - v√©rification du comportement dans des situations normales, r√©glement√©e par la sp√©cification de l'appareil ou de la norme, etc.  C'est-√†-dire  Nous v√©rifions les situations o√π tout se passe bien. </li><li>  <strong>Branches n√©gatives</strong> - v√©rification des √©carts par rapport aux situations standard, mais dans le cadre d'une sp√©cification ou d'une norme, par exemple - un d√©calage de la somme de contr√¥le, du nombre de donn√©es re√ßues, etc.  C'est-√†-dire  quand quelque chose ne va pas, mais nous savions que cela pouvait √™tre et nous savons comment travailler dans cette situation. </li><li>  <strong>Situations non standard</strong> - toutes les situations al√©atoires allant des violations des protocoles de communication, de l'ordre des donn√©es aux collisions physiques dans les interfaces, des changements al√©atoires de l'√©tat des √©l√©ments logiques, etc.  C'est-√†-dire  C'est √† ce moment que tout peut arriver et vous devez vous assurer que l'OB sortira apr√®s cela en √©tat de fonctionnement. </li></ol><br><p>  Les deux premi√®res √©tapes peuvent √™tre automatis√©es en utilisant UVC / VIP (Universal Verification Component / Verification IP) et assez rapidement, vous pouvez augmenter le volume de divers tests, y compris ceux g√©n√©r√©s automatiquement.  La troisi√®me √©tape est un ¬´chef-d'≈ìuvre¬ª en v√©rification, cette √©tape n√©cessite une approche et une exp√©rience extraordinaires, elle est tr√®s difficile √† automatiser, car  la plupart des situations sont un algorithme distinct, peut-√™tre un script de CAO ou des instructions pour les v√©rifications "manuelles". </p><br><h3 id="tipy-metrik-funkcionalnoy-verifikacii">  Types de m√©triques de v√©rification fonctionnelle </h3><br><p>  Les mesures sont des indicateurs de la couverture de test d'un projet.  Ils sont n√©cessaires pour comprendre quels autres tests doivent √™tre d√©velopp√©s pour v√©rifier les situations possibles et combien de temps la v√©rification peut prendre [16]. </p><br><p>  Malheureusement, un seul type de m√©trique est √©valu√© sur la base du code source du projet, la d√©finition des crit√®res pour les types restants est le r√©sultat d'un travail intellectuel. </p><br><p>  De plus, il faut se rappeler que l'atteinte des indicateurs souhait√©s par un type de m√©trique ne signifie pas maniabilit√© en g√©n√©ral, il faut toujours √©valuer le complexe. </p><br><p>  Types de m√©triques [3]: </p><br><ul><li>  <strong>rev√™tement fonctionnel</strong> .  Montre combien la fonction OB a √©t√© test√©e.  Les crit√®res de cette couverture peuvent √™tre d√©termin√©s par le plan de test et l'introduction de constructions sp√©ciales (groupe de couverture [1]) dans l'environnement de test et / ou OM, qui contr√¥lent si telle ou telle fonction / action a √©t√© ex√©cut√©e ou non, si les donn√©es ont chang√© d'une certaine mani√®re, etc.  Les informations des conceptions int√©gr√©es dans le code source peuvent √™tre automatiquement collect√©es par CAD. </li><li>  <strong>couverture du code</strong> - modification de l'√©tat des constructions du code source pendant les tests.  Il est collect√© automatiquement par CAD, ne n√©cessite l'introduction d'aucune structure dans le code source.  Par exemple: <br><ul><li>  registres de commutation (Toggle Coverage); </li><li>  l'activit√© de chaque ligne de code (couverture de ligne); </li><li>  l'activit√© des expressions (Statement Coverage), en fait - il s'agit de Line Coverage, mais peut suivre les expressions qui sont plus d'une ligne dans l'√©diteur; </li><li>  activit√© d'un segment de code √† l'int√©rieur d'une instruction ou proc√©dure conditionnelle (Block Coverage), une variation de Statement Coverage; </li><li>  activit√© de toutes les branches d'instructions conditionnelles telles que if, case, while, repeat, forever, for, loop (Branch Coverage); </li><li>  changement de tous les √©tats (vrai, faux) des expressions logiques des composants (couverture d'expression); </li><li>  √©tat de la machine d'√©tat (couverture des machines √† √©tats finis). </li></ul></li><li>  <strong>couverture des sinistres</strong> .  Les instructions sont des constructions de langage sp√©ciales qui suivent divers √©v√©nements et s√©quences et, selon des crit√®res sp√©cifi√©s, d√©terminent la l√©galit√© de leur occurrence. </li></ul><br><h3 id="metody-funkcionalnoy-verifikacii-1">  M√©thodes de v√©rification fonctionnelle </h3><br><h4 id="directed-tests-method-dtm">  M√©thode des tests dirig√©s (DTM) </h4><br><p>  Des tests directs et significatifs.  Si cette m√©thode est adopt√©e dans le projet, alors le plan de v√©rification est compos√© de tests visant √† v√©rifier le comportement de l'OM √† des points d'int√©r√™t sp√©cifiques (√©tats).  La v√©rification de toutes les situations possibles, en particulier dans les projets complexes, est presque impossible. <br>  Dans le m√™me temps, les probl√®mes pouvant survenir dans des situations non couvertes par les tests ne sont pas d√©tect√©s avant le d√©marrage de l'appareil pour une utilisation dans des conditions r√©elles.  En r√®gle g√©n√©rale, ces tests utilisent des mesures de couverture fonctionnelle. </p><br><h4 id="coverage-driven-verification-metric-driven-verification-cdv-mdv-17">  V√©rification bas√©e sur la couverture, v√©rification bas√©e sur les mesures (CDV, MDV) [17] </h4><br><p>  Le concept de cr√©ation de tests visant √† atteindre une certaine ¬´couverture de test¬ª des substances organiques.  Ils s'appuient sur des m√©triques pour comprendre quels tests doivent √™tre ajout√©s au plan de v√©rification afin d'atteindre les objectifs de pr√©paration du projet. <br>  Vous devez utiliser des outils d'analyse de couverture pour voir quoi ajouter au plan de v√©rification.  En fait, si vous commencez √† ajuster le plan de v√©rification dans le DTM, en vous appuyant au moins sur la ¬´couverture du code¬ª, alors nous pouvons d√©j√† supposer que le DTM est pass√© en douceur au CDV. </p><br><h4 id="constrained-random-verification-crv">  V√©rification al√©atoire contrainte (CRV) </h4><br><p>  V√©rification en soumettant des influences al√©atoires.  Ce sont vraiment des tests automatiques avec la g√©n√©ration d'effets al√©atoires sur l'OM, ‚Äã‚Äãmais il est difficile de les imaginer sans symbiose avec ABV. <br>  La m√©thode est tr√®s co√ªteuse au d√©but, car  Il faut beaucoup de temps pour pr√©parer les outils.  Une fois la phase initiale de pr√©paration termin√©e, le test peut √™tre d√©marr√© automatiquement, √† plusieurs reprises avec diff√©rentes donn√©es initiales.  Si une incompatibilit√© d'assertion est d√©tect√©e, l'√©quipe de d√©veloppement et de v√©rification commence √† analyser l'erreur d√©tect√©e. <br>  Dans un vrai projet, on ne peut pas se limiter uniquement √† cette m√©thode, car  En utilisant cette m√©thode, vous pouvez collecter la couverture du code et la couverture des instructions, et ils ne peuvent rien dire sur le bon fonctionnement du syst√®me d'exploitation, c'est-√†-dire  respect des sp√©cifications.  Il doit √™tre compl√©t√© par des tests fonctionnels. <br>  La mise en ≈ìuvre de cette m√©thodologie n√©cessite: </p><br><ol><li>  impl√©menter ¬´l'assertion¬ª dans tous les points importants du code source de l'OB et de l'environnement de test; </li><li>  d√©velopper des g√©n√©rateurs d'effets al√©atoires et des sc√©narios de leur travail, c'est-√†-dire  les impacts sont al√©atoires, mais ont des limites de port√©e (nous n'avons pas le temps de tout trier), l'ordre de classement, etc. </li></ol><br><h4 id="assertion-based-verification9-abv">  V√©rification bas√©e sur les assertions [9] (ABV) </h4><br><p>  V√©rification avec relev√©s.  Probablement, ce n'est m√™me pas une m√©thode ind√©pendante, mais un composant ou un composant de base de ce qui pr√©c√®de. </p><br><p>  Un probl√®me important avec ABV est de savoir comment distribuer les assertions, lesquelles sont les mieux plac√©es dans le code source de l'OB, lesquelles devraient √™tre dans l'environnement de test. </p><br><p>  Il convient de noter tout de suite que le langage Verilog n'a pas d'assertions dans son standard (elles peuvent √™tre cr√©√©es en utilisant les constructions de langage de base, mais des directives sont n√©cessaires pour le synth√©tiseur afin qu'il ne g√®re pas leur conversion).  Les assertions n'apparaissent que dans la norme SystemVerilog, et elles √©taient √©galement √† l'origine dans la norme de langage VHDL et e. </p><br><p>  Je vous sugg√®re de vous familiariser avec les recommandations de sp√©cialistes, y compris Clifford Cummings [12, articles sur SVA] sur la distribution des travaux sur leur √©criture, ainsi que les documents sur ABV sur le site Web de la Verification Academy [13]. </p><br><h2 id="spisok-literatury">  Les r√©f√©rences </h2><br><ol><li>  IEEE Std 1800TM-2012.  Norme IEEE pour SystemVerilog - Unified Hardware Design, Specification, and Verification Language </li><li>  Clive Maxfield.  Conception FPGA.  Architecture, outils et m√©thodes.  Le parcours du jeune combattant.  ISBN 978-5-94120-147-1 (RUS), ISBN 0-7506-7604-3 (ENG) </li><li>  <a href="https://verificationacademy.com/cookbook/coverage" rel="nofollow">Acad√©mie de v√©rification.</a>  <a href="https://verificationacademy.com/cookbook/coverage" rel="nofollow">Livre de recettes de couverture.</a>  <a href="https://verificationacademy.com/cookbook/coverage" rel="nofollow">Couverture de test Pro</a> </li><li>  Michael Keating, Pierre Bricaud.  R√©utiliser le manuel de m√©thodologie pour les conceptions de syst√®mes sur puce.  Imprim√© ISBN 1-4020-7141-8, eBook ISBN 0-306-47640-1 </li><li>  <a href="https://en.wikipedia.org/wiki/List_of_HDL_simulators" rel="nofollow">Liste des CAO sous licence et librement distribu√©s</a> </li><li>  <a href="https://www.mentor.com/products/fv/resources/overview/trends-in-functional-verification-a-2016-industry-study-72f652de-b0a2-4c8e-97de-b1efbf457a36" rel="nofollow">Graphiques du mentor.</a>  <a href="https://www.mentor.com/products/fv/resources/overview/trends-in-functional-verification-a-2016-industry-study-72f652de-b0a2-4c8e-97de-b1efbf457a36" rel="nofollow">Un exemple de statistiques sur l'√©tat actuel et l'√©tendue de la v√©rification</a> </li><li>  <a href="https://en.wikichip.org/wiki/WikiChip" rel="nofollow">WikiChip.</a>  <a href="https://en.wikichip.org/wiki/WikiChip" rel="nofollow">Chips Wikipedia</a> </li><li>  <a href="https://en.wikipedia.org/wiki/Transistor_count" rel="nofollow">Wikip√©dia</a>  <a href="https://en.wikipedia.org/wiki/Transistor_count" rel="nofollow">Donn√©es g√©n√©ralis√©es sur le nombre de transistors dans le CI</a> </li><li>  Harry Foster, Adam Krolnik, David Lacey.  Conception bas√©e sur les assertions Imprim√© ISBN 1-4020-8027-1, eBook ISBN 1-4020-8028-X </li><li>  Stuart Sutherland, Simon Davidmann, Peter Flake.  SystemVerilog for Design.  Imprim√© ISBN-10: 0-387-33399-1, eBook ISBN-10: 0-387-36495-1 </li><li>  Chris Spear, Greg Tumbush.  SystemVerilog pour v√©rification.  Imprim√© ISBN: 978-1-4614-0714-0, eBook ISBN: 978-1-4614-0715-7 </li><li>  <a href="http://www.sunburst-design.com/papers/" rel="nofollow">Conception Sunburst.</a>  <a href="http://www.sunburst-design.com/papers/" rel="nofollow">Papiers</a> </li><li>  <a href="https://verificationacademy.com/courses/assertion-based-verification" rel="nofollow">Acad√©mie de v√©rification.</a>  <a href="https://verificationacademy.com/courses/assertion-based-verification" rel="nofollow">Cours ABV</a> </li><li>  <a href="https://www.doulos.com/" rel="nofollow">Doulos.</a>  <a href="https://www.doulos.com/" rel="nofollow">Documents utiles en ligne et ouvrages de r√©f√©rence</a> </li><li>  Prakash Rashinkar, Peter Paterson, Leena Singh.  V√©rification du syst√®me sur puce.  m√©thodologie et techniques.  Impression ISBN: 0-792-37279-4, eBook ISBN: 0-306-46995-2 </li><li>  <a href="https://verificationacademy.com/courses/metrics-soc-verification" rel="nofollow">Acad√©mie de v√©rification.</a>  <a href="https://verificationacademy.com/courses/metrics-soc-verification" rel="nofollow">Mesures dans la v√©rification SoC</a> </li><li>  <a href="https://www.doulos.com/knowhow/sysverilog/uvm/easier_uvm_guidelines/coverage-driven/" rel="nofollow">Doulos.</a>  <a href="https://www.doulos.com/knowhow/sysverilog/uvm/easier_uvm_guidelines/coverage-driven/" rel="nofollow">M√©thodologie de v√©rification ax√©e sur la couverture</a> </li><li>  Doug Amos, Austin Lesea, Ren√© Richter.  Manuel de m√©thodologie de prototypage bas√© sur FPGA: Meilleures pratiques en conception pour le prototypage (FPMM).  Print ISBN: 978-1617300042.  <a href="https://www.synopsys.com/company/resources/synopsys-press/fpga-based-prototyping-methodology-manual.html" rel="nofollow">T√©l√©charger gratuitement depuis le site Web de Synopsys</a> </li></ol></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr481542/">https://habr.com/ru/post/fr481542/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr481532/index.html">Forensics de la m√©moire, Rubber Duck et mots de passe GPO. R√©solution de probl√®mes avec r0ot-mi. 2e partie</a></li>
<li><a href="../fr481534/index.html">Delphi est-il en train de mourir - Faux</a></li>
<li><a href="../fr481536/index.html">L'histoire du syst√®me des noms de domaine: les protocoles de ¬´guerre¬ª</a></li>
<li><a href="../fr481538/index.html">20 mythes SEO √† mourir en 2020</a></li>
<li><a href="../fr481540/index.html">Rechargement des textures OpenGLESv2 via DMABUF</a></li>
<li><a href="../fr481544/index.html">Utilisation d'un r√©seau de neurones convolutionnels pour jouer √† Life (sur Keras)</a></li>
<li><a href="../fr481546/index.html">L'histoire du microprocesseur et de l'ordinateur personnel: 1947-1974</a></li>
<li><a href="../fr481548/index.html">Symbol.iterator en Javascript</a></li>
<li><a href="../fr481550/index.html">Inmarsat: recevoir et d√©coder un signal satellite √† domicile</a></li>
<li><a href="../fr481552/index.html">PGConf.Russia 2020 bient√¥t disponible</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>