---
source_image: page_375.png
page_number: 375
model: model-run-olm-ocr
prompt_type: olmocr_technical
processing_time: 21.93
tokens: 5244
characters: 2147
timestamp: 2025-12-24T07:25:15.713459
finish_reason: stop
---

В важном частном случае, когда алфавиты \( A, V, Q \) состоят из двоичных наборов, блоки \( \lambda \) и \( \delta \) — это логические комбинационные автоматы, двоичные выходы которых в момент \( t \) являются логическими функциями от двоичных переменных, образующих наборы \( a(t) \) и \( q(t) \); блок \( D \) — это параллельное соединение двоичных элементов задержки. Число этих элементов равно \( n \) — длине вектора \( Q \), а число состояний блока \( D \), как и в общем случае, равно мощности его входного алфавита, т. е. \( |Q| = 2^n \).

Поскольку любые конечные алфавиты \( A, Q, V \) можно закодировать двоичными кодами подходящей длины (т. е. установить взаимно однозначное соответствие между элементами любого из этих алфавитов и двоичными наборами), получаем один из первых и фундаментальных результатов теории автоматов.

**Теорема 8.11.** Любой конечный автомат при любом двоичном кодировании его алфавитов \( A, Q, V \) может быть реализован синхронной сетью из логических комбинационных автоматов и двоичных задержек, причем число задержек не может быть меньше \( \log_2|Q| \). \( \Box \)

В дальнейшем логические комбинационные автоматы для краткости будем называть логическими блоками (их входы и выходы двоичные), а блок задержки на один такт с одним двоичным входом и выходом — элементом задержки. Вход элемента задержки будем обозначать \( Y \), а выход — \( y \).

Сеть из логических блоков и элементов задержки (и те и другие будем называть блоками) называется правильно построенной логической сетью (ППЛС), если: 1) к каждому входу блока сети присоединен не более чем один выход блока сети (однако допускается присоединение выхода более чем к одному входу, т. е. разветвление выходов); 2) в каждом контуре обратной связи, т. е. в каждом цикле, образованном блоками и соединениями между ними, имеется по крайней мере один элемент задержки. Входами такой сети называются те входы блоков, к которым не присоединены никакие выходы; выходами сети называются те выходы блоков, которые не присоединены ни к каким входам.

Сеть на рис. 8.13 превращается в ППЛС, если алфавиты \( A, Q, V \) закодировать двоичными наборами, число