<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:22.1422</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0063492</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>연산 방법, 장치, 칩, 전자 기기 및 저장 매체</inventionTitle><inventionTitleEng>COMPUTING METHOD, APPARATUS, CHIPS, ELECTRONIC DEVICES  AND STORAGE MEDIUM</inventionTitleEng><openDate>2023.06.05</openDate><openNumber>10-2023-0078963</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.05.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 17/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 5/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/487</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06G 7/19</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 컴퓨터 기술 분야에 관한 것으로, 특히 칩 기술 분야, 인공지능 분야에 관한 연산 방법, 장치, 칩, 전자 기기 및 저장 매체를 제공한다. 구현 방식은, 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 다수의 제1 부동 소수점에 상응하는 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 다수의 제2 부동 소수점에 상응하는 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하고; 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 이에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하며; 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 제1 벡터 및 제2 벡터의 고정 소수점 내적 계산 결과를 획득하고; 고정 소수점 내적 계산 결과에 기반하여, 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하는 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 연산 장치에 의해 수행되는 연산 방법으로서,상기 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 상기 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 상기 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하되, 상기 다수의 제1 부동 소수점은 상기 다수의 제2 부동 소수점과 일대일로 대응되고, 상기 다수의 제1 고정 소수점 및 상기 다수의 제2 고정 소수점 중의 각각의 고정 소수점은 각각 부호 비트 및 제1 기설정 수량의 고정 소수점 숫자 비트를 포함하는 단계;상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 상기 제1 고정 소수점에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하는 단계;상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하는 단계; 및상기 고정 소수점 내적 계산 결과에 기반하여, 상기 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하는 단계를 포함하는 연산 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하는 상기 단계는,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 단계; 및상기 다수의 제1 고정 소수점에 상응하는 산술 시프트된 후의 다수의 고정 소수점 곱셈 값의 합을 구하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하는 단계를 포함하는 연산 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 상기 단계는,상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하는 단계;상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 상기 제1 고정 소수점 곱 지수에 기반하여, 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하는 단계; 및상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하는 단계를 포함하는 연산 방법.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하는 상기 단계는,상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 값이 제일 큰 고정 소수점 곱 지수를 획득하여 제1 고정 소수점 곱 지수로 사용하는 단계를 포함하고,상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 상기 제1 고정 소수점 곱 지수에 기반하여, 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하는 상기 단계는,상기 제1 고정 소수점 곱 지수와 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 사이의 차이값을 계산하여 상기 고정 수소점 곱 지수에 대응되는 고정 소수점 곱셈 값의 상응하는 산술 시프트 값으로 사용하는 단계를 포함하는 연산 방법.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 상기 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하는 상기 단계는, 상기 다수의 제1 부동 소수점 및 상기 다수의 제2 부동 소수점 중의 각각의 부동 소수점에 대해 하기 동작을 수행하는 단계를 포함하되, 상기 동작은,상기 부동 소수점 중의 부호 비트, 지수 비트 및 부동 소수점 숫자 비트를 추출하되, 상기 부동 소수점은 이진으로 표현되는 단계;상기 부동 소수점 숫자 비트 중 최상위의 상기 제2 기설정 수량의 상위 숫자 비트를 추출하는 단계;상기 상위 숫자 비트에 기반하여, 상기 부동 소수점에 대응되는 고정 소수점을 결정하는 단계; 및상기 부동 소수점의 지수 비트에 기반하여, 상기 부동 소수점에 대응되는 지수를 결정하는 단계를 포함하는 연산 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 상기 제1 고정 소수점에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하는 상기 단계는,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 제1 부동 소수점의 부호 비트 및 상기 다수의 제2 고정 소수점에 각각 상응하는 다수의 제2 부동 소수점의 부호 비트에 기반하여, 상기 다수의 제1 고정 소수점에 상응하는 다수의 제1 보수(complement) 및 상기 다수의 제2 고정 소수점에 상응하는 다수의 제2 보수를 획득하는 단계; 상기 다수의 제1 보수 중의 각각의 제1 보수와 상기 제1 보수에 대응되는 제2 보수의 곱을 계산하여 상기 고정 소수점 곱셈 값을 획득하는 단계; 및상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점에 상응하는 제1 지수와 상기 제1 고정 소수점에 대응되는 제2 고정 소수점에 상응하는 제2 지수의 총합을 계산하여 상기 고정 소수점 곱 지수를 획득하는 단계를 포함하는 연산 방법.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 연산 장치는 하나의 연산 주기 내에서 두개의 제1 기설정 길이의 벡터의 내적을 계산할 수 있고, 벡터의 길이가 동일하고 모두 상기 제1 기설정 길이보다 큰 제3 벡터 및 제4 벡터에 대해, 상기 방법은,상기 제1 기설정 길이에 기반하여 제3 벡터 및 제4 벡터를 각각 다수의 제1 벡터 및 다수의 제2 벡터로 분할하되, 상기 다수의 제1 벡터와 상기 다수의 제2 벡터는 일대일로 대응되는 단계;대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과를 각각 계산하는 단계; 및상기 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과의 총합을 계산하여 상기 제3 벡터 및 상기 제4 벡터의 내적 계산 결과를 획득하는 단계를 더 포함하는 연산 방법.</claim></claimInfo><claimInfo><claim>8. 연산 장치에 의해 수행되는 연산 방법으로서,제1 행렬 및 제2 행렬을 획득하되, 상기 제1 행렬은 제1 수량의 행 벡터를 포함하고, 상기 제2 행렬은 제2 수량의 열 벡터를 포함하며, 상기 행 벡터와 상기 열 벡터의 벡터 길이는 동일한 단계; 및제1항 내지 제7항 중 어느 한 항에 따른 방법에 따라, 상기 제1 행렬 중의 각각의 행 벡터 및 상기 제2 행렬 중의 각각의 열 벡터의 내적 결과를 각각 획득하여 상기 제1 행렬 및 상기 제2 행렬의 내적 결과 행렬을 획득하는 단계를 포함하는 연산 방법.</claim></claimInfo><claimInfo><claim>9. 연산 장치로서,상기 연산 장치에 입력된 제1 벡터의 다수의 제1 부동 소수점 및 제2 벡터의 다수의 제2 부동 소수점에 기반하여, 상기 다수의 제1 부동 소수점에 상응하는 이진 표현의 다수의 제1 고정 소수점 및 다수의 제1 지수, 및 상기 다수의 제2 부동 소수점에 상응하는 이진 표현의 다수의 제2 고정 소수점 및 다수의 제2 지수를 획득하도록 구성되되, 상기 다수의 제1 부동 소수점은 상기 다수의 제2 부동 소수점과 일대일로 대응되고, 상기 다수의 제1 고정 소수점 및 상기 다수의 제2 고정 소수점 중의 각각의 고정 소수점은 각각 부호 비트 및 제1 기설정 수량의 고정 소수점 숫자 비트를 포함하는 제1 획득 유닛; 상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점 및 상기 제1 고정 소수점에 대응되는 제2 고정 소수점의 고정 소수점 곱셈 값 및 상응하는 고정 소수점 곱 지수를 획득하도록 구성되는 곱셈기; 상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하도록 구성되는 제2 획득 유닛; 및 상기 고정 소수점 내적 계산 결과에 기반하여, 상기 고정 소수점 내적 계산 결과에 대응되는 부동 소수점 데이터 포맷의 부동 소수점 내적 계산 결과를 획득하도록 구성되는 제3 획득 유닛을 포함하는 연산 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2 획득 유닛은,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 고정 소수점 곱 지수에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하도록 구성되는 시프터; 및상기 다수의 제1 고정 소수점에 상응하는 산술 시프트된 후의 다수의 고정 소수점 곱셈 값의 합을 구하여 상기 제1 벡터 및 상기 제2 벡터의 고정 소수점 내적 계산 결과를 획득하도록 구성되는 가산기를 포함하는 연산 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 시프터는,상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 제1 고정 소수점 곱 지수를 결정하도록 구성되는 결정 모듈; 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 및 상기 제1 고정 소수점 곱 지수에 기반하여, 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값을 획득하도록 구성되는 획득 모듈; 및 상기 다수의 고정 소수점 곱셈 값 중의 각각의 고정 소수점 곱셈 값에 상응하는 산술 시프트 값에 기반하여, 상기 고정 소수점 곱셈 값에 대해 산술 시프트를 수행하도록 구성되는 자리 이동 모듈을 포함하는 연산 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 결정 모듈은 상기 다수의 제1 고정 소수점에 상응하는 다수의 고정 소수점 곱 지수에서 값이 제일 큰 고정 소수점 곱 지수를 획득하여 제1 고정 소수점 곱 지수로 사용하도록 구성되고,상기 획득 모듈은 상기 제1 고정 소수점 곱 지수와 상기 다수의 고정 소수점 곱 지수 중의 각각의 고정 소수점 곱 지수 사이의 차이값을 계산하여 상기 고정 수소점 곱 지수에 대응되는 고정 소수점 곱셈 값의 상응하는 산술 시프트 값으로 사용하도록 구성되는 연산 장치.</claim></claimInfo><claimInfo><claim>13. 제9항 내지 제12항 중 어느 한 항에 있어서,상기 제1 획득 유닛은 상기 다수의 제1 부동 소수점 및 상기 다수의 제2 부동 소수점 중의 각각의 부동 소수점에 대해 하기 서브 유닛의 동작을 수행하도록 구성되되,제1 추출 서브 유닛은 상기 부동 소수점 중의 부호 비트, 지수 비트 및 부동 소수점 숫자 비트를 추출하도록 구성되되, 상기 부동 소수점은 이진으로 표현되고;제2 추출 서브 유닛은 상기 부동 소수점 숫자 비트 중 최상위의 상기 제2 기설정 수량의 상위 숫자 비트를 추출하도록 구성되며; 제1 결정 서브 유닛은 상기 상위 숫자 비트에 기반하여, 상기 부동 소수점에 대응되는 고정 소수점을 결정하도록 구성되고;제2 결정 서브 유닛은 상기 부동 소수점의 지수 비트에 기반하여, 상기 부동 소수점에 대응되는 지수를 결정하도록 구성되는 연산 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 곱셈기는,상기 다수의 제1 고정 소수점에 각각 상응하는 다수의 제1 부동 소수점의 부호 비트 및 상기 다수의 제2 고정 소수점에 각각 상응하는 다수의 제2 부동 소수점의 부호 비트에 기반하여, 상기 다수의 제1 고정 소수점에 상응하는 다수의 제1 보수 및 상기 다수의 제2 고정 소수점에 상응하는 다수의 제2 보수를 획득하도록 구성되는 획득 서브 유닛; 상기 다수의 제1 보수 중의 각각의 제1 보수와 상기 제1 보수에 대응되는 제2 보수의 곱을 계산하여 상기 고정 소수점 곱셈 값을 획득하도록 구성되는 제1 계산 서브 유닛; 및 상기 다수의 제1 고정 소수점 중의 각각의 제1 고정 소수점에 상응하는 제1 지수와 상기 제1 고정 소수점에 대응되는 제2 고정 소수점에 상응하는 제2 지수의 총합을 계산하여 상기 고정 소수점 곱 지수를 획득하도록 구성되는 제2 계산 서브 유닛을 포함하는 연산 장치.</claim></claimInfo><claimInfo><claim>15. 제9항 내지 제14항 중 어느 한 항에 있어서,상기 연산 장치는 하나의 연산 주기 내에서 두개의 제1 기설정 길이의 벡터의 내적을 계산할 수 있고, 벡터의 길이가 동일하고 모두 상기 제1 기설정 길이보다 큰 제3 벡터 및 제4 벡터에 대해, 상기 장치는,상기 제1 기설정 길이에 기반하여 제3 벡터 및 제4 벡터를 각각 다수의 제1 벡터 및 다수의 제2 벡터로 분할하도록 구성되되, 상기 다수의 제1 벡터와 상기 다수의 제2 벡터는 일대일로 대응되는 분할 유닛;대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과를 각각 계산하도록 구성되는 제1 컴퓨팅 유닛; 및상기 대응하는 여러 그룹의 제1 벡터 및 제2 벡터의 부동 소수점 내적 계산 결과의 총합을 계산하여 상기 제3 벡터 및 상기 제4 벡터의 내적 계산 결과를 획득하도록 구성되는 제2 컴퓨팅 유닛을 더 포함하는 연산 장치.</claim></claimInfo><claimInfo><claim>16. 연산 장치로서,제1 행렬 및 제2 행렬을 획득하도록 구성되되, 상기 제1 행렬은 제1 수량의 행 벡터를 포함하고, 상기 제2 행렬은 제2 수량의 열 벡터를 포함하며, 상기 행 벡터와 상기 열 벡터의 벡터 길이는 동일한 제4 획득 유닛; 및제1항 내지 제7항 중 어느 한 항에 따른 방법에 따라, 상기 제1 행렬 중의 각각의 행 벡터 및 상기 제2 행렬 중의 각각의 열 벡터의 내적 결과를 각각 획득하여 상기 제1 행렬 및 상기 제2 행렬의 내적 결과 행렬을 획득하도록 구성되는 제5 획득 유닛을 포함하는 연산 장치.</claim></claimInfo><claimInfo><claim>17. 칩으로서,제9항 내지 제15항 중 어느 한 항에 따른 장치, 및제16항에 따른 장치; 중 적어도 하나를 포함하는 칩.</claim></claimInfo><claimInfo><claim>18. 전자 기기로서,제17항에 따른 칩을 포함하는 전자 기기.</claim></claimInfo><claimInfo><claim>19. 전자 기기로서,적어도 하나의 프로세서; 및 상기 적어도 하나의 프로세서에 통신 연결된 메모리를 포함하되,상기 메모리에는 상기 적어도 하나의 프로세서에 의해 실행 가능한 명령이 저장되고, 상기 명령은 상기 적어도 하나의 프로세서에 의해 실행되어 상기 적어도 하나의 프로세서가 제1항 내지 제8항 중 어느 한 항에 따른 방법을 수행할 수 있도록 하는 전자 기기.</claim></claimInfo><claimInfo><claim>20. 컴퓨터 명령이 저장된 비일시적 컴퓨터 판독 가능 저장 매체로서,상기 컴퓨터 명령은 상기 컴퓨터가 제1항 내지 제8항 중 어느 한 항에 따른 방법을 수행하도록 하는데 사용되는 비일시적 컴퓨터 판독 가능 저장 매체.</claim></claimInfo><claimInfo><claim>21. 컴퓨터 판독 가능 저장 매체에 저장된 컴퓨터 프로그램으로서，상기 컴퓨터 프로그램은 명령을 포함하되, 상기 명령은 적어도 하나의 프로세서에 의해 실행될 경우, 제1항 내지 제8항에 따른 연산 방법을 구현하는 컴퓨터 프로그램.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 ****** 베이징 하이뎬 디스트릭트 샹디 ** 번가 ** 빌딩 * , * 층 씨더블유 섹션</address><code>520210680499</code><country>중국</country><engName>Kunlunxin Technology (Beijing) Company Limited</engName><name>쿤룬신 테크놀로지(베이징) 캄파니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이징 하이뎬 디스...</address><code> </code><country> </country><engName>WU, Peng</engName><name>우 펑</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 하이뎬 디스...</address><code> </code><country> </country><engName>OUYANG, Jian</engName><name>어우양 젠</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030004930</code><country>대한민국</country><engName>Lim KyuBin</engName><name>임규빈</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2022.05.20</priorityApplicationDate><priorityApplicationNumber>202210553451.2</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.05.17</receiptDate><receiptNumber>1-1-2023-0545234-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>우선권주장증명서류제출서(CN)</documentName><receiptDate>2023.05.24</receiptDate><receiptNumber>9-1-2023-9006149-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.27</receiptDate><receiptNumber>9-5-2025-1038835-67</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230063492.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b0b199fc638fc60466d3cd25b30ddaa974e585b5f5d819dadfd36e6b619a33b21092be4ce6b0db810cf36f436aa9844bee185dc4fc0f32e3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0d63f29eb00449f309f706b31c3e51cfcd7d0c603dc31f25443efc9b92baa15313c1c07c7a86d58db1347a6f1f6f96c3bb9f536604167b78</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>