TimeQuest Timing Analyzer report for top
Sat Nov 30 23:47:50 2013
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 12. Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 13. Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 16. Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 38. Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 41. Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Output Enable Times
 53. Minimum Output Enable Times
 54. Output Disable Times
 55. Minimum Output Disable Times
 56. Slow 1200mV 0C Model Metastability Report
 57. Fast 1200mV 0C Model Setup Summary
 58. Fast 1200mV 0C Model Hold Summary
 59. Fast 1200mV 0C Model Recovery Summary
 60. Fast 1200mV 0C Model Removal Summary
 61. Fast 1200mV 0C Model Minimum Pulse Width Summary
 62. Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 63. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 64. Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 66. Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 67. Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Propagation Delay
 76. Minimum Propagation Delay
 77. Output Enable Times
 78. Minimum Output Enable Times
 79. Output Disable Times
 80. Minimum Output Disable Times
 81. Fast 1200mV 0C Model Metastability Report
 82. Multicorner Timing Analysis Summary
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Progagation Delay
 88. Minimum Progagation Delay
 89. Board Trace Model Assignments
 90. Input Transition Times
 91. Signal Integrity Metrics (Slow 1200mv 0c Model)
 92. Signal Integrity Metrics (Slow 1200mv 85c Model)
 93. Signal Integrity Metrics (Fast 1200mv 0c Model)
 94. Setup Transfers
 95. Hold Transfers
 96. Report TCCS
 97. Report RSKM
 98. Unconstrained Paths
 99. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; top                                               ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  40.0%      ;
;     3 processors           ;  20.0%      ;
;     4 processors           ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; CLOCK_50                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK_50 }                                       ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 30.000 ; 33.33 MHz ; 0.000 ; 15.000 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pl|altpll_component|auto_generated|pll1|inclk[0] ; { pl|altpll_component|auto_generated|pll1|clk[0] } ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pl|altpll_component|auto_generated|pll1|inclk[0] ; { pl|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 36.32 MHz  ; 36.32 MHz       ; CLOCK_50                                       ;      ;
; 161.89 MHz ; 161.89 MHz      ; pl|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 204.5 MHz  ; 204.5 MHz       ; pl|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; -7.533 ; -135.332      ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 2.523  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 4.705  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLOCK_50                                       ; 0.328 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.402 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.404 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.675  ; 0.000         ;
; CLOCK_50                                       ; 9.611  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.670 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                            ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -7.533 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.898     ;
; -7.448 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.813     ;
; -7.439 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.764     ;
; -7.401 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.766     ;
; -7.382 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.747     ;
; -7.362 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.687     ;
; -7.316 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.681     ;
; -7.312 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.637     ;
; -7.307 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.632     ;
; -7.297 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.662     ;
; -7.290 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.655     ;
; -7.288 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.613     ;
; -7.269 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.634     ;
; -7.250 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.615     ;
; -7.230 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.555     ;
; -7.211 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.536     ;
; -7.206 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.531     ;
; -7.184 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.549     ;
; -7.180 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.505     ;
; -7.175 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.500     ;
; -7.165 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.530     ;
; -7.161 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.486     ;
; -7.158 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.523     ;
; -7.156 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.481     ;
; -7.139 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.504     ;
; -7.137 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.502     ;
; -7.118 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.483     ;
; -7.098 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.423     ;
; -7.079 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.404     ;
; -7.074 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.399     ;
; -7.055 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.380     ;
; -7.052 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.417     ;
; -7.048 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.373     ;
; -7.043 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.368     ;
; -7.033 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.398     ;
; -7.029 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.354     ;
; -7.026 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.391     ;
; -7.024 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.349     ;
; -7.007 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.372     ;
; -7.005 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.370     ;
; -6.986 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.351     ;
; -6.966 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.291     ;
; -6.947 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.272     ;
; -6.942 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.267     ;
; -6.923 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.248     ;
; -6.920 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.285     ;
; -6.916 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.241     ;
; -6.901 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.266     ;
; -6.897 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.222     ;
; -6.894 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.259     ;
; -6.892 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.217     ;
; -6.875 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.240     ;
; -6.815 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.140     ;
; -6.810 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.135     ;
; -6.791 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.116     ;
; -6.765 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.090     ;
; -6.762 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.127     ;
; -6.743 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.108     ;
; -6.659 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.984     ;
; -6.527 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.852     ;
; -6.450 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.775     ;
; -6.400 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.765     ;
; -6.400 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.725     ;
; -6.315 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.680     ;
; -6.294 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.619     ;
; -6.265 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.630     ;
; -6.157 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.522     ;
; -6.133 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.498     ;
; -6.114 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.479     ;
; -6.001 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.366     ;
; -5.982 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.347     ;
; -5.938 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 26.264     ;
; -5.869 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.234     ;
; -5.850 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.215     ;
; -5.806 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 26.132     ;
; -5.787 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 26.113     ;
; -5.737 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.102     ;
; -5.718 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.083     ;
; -5.674 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 26.000     ;
; -5.655 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.981     ;
; -5.542 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.868     ;
; -5.523 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.849     ;
; -5.391 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.717     ;
; -5.132 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 25.497     ;
; -5.026 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.352     ;
; -4.496 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.822     ;
; -4.404 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.771     ;
; -4.364 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.690     ;
; -4.345 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.671     ;
; -4.272 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.639     ;
; -4.253 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.620     ;
; -4.232 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.558     ;
; -4.213 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.539     ;
; -4.140 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.507     ;
; -4.121 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.488     ;
; -4.100 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.426     ;
; -4.081 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.407     ;
; -4.008 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.375     ;
; -3.989 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.356     ;
; -3.949 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.275     ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                             ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 2.523 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.877      ;
; 2.523 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.877      ;
; 2.523 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.877      ;
; 2.523 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.877      ;
; 2.523 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.877      ;
; 2.523 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.877      ;
; 2.523 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.877      ;
; 2.536 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.864      ;
; 2.536 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.864      ;
; 2.536 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.864      ;
; 2.536 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.864      ;
; 2.536 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.864      ;
; 2.536 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.864      ;
; 2.536 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.864      ;
; 2.572 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.830      ;
; 2.572 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.830      ;
; 2.572 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.830      ;
; 2.572 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.830      ;
; 2.572 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.830      ;
; 2.572 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.830      ;
; 2.572 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.830      ;
; 2.585 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.817      ;
; 2.585 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.817      ;
; 2.585 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.817      ;
; 2.585 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.817      ;
; 2.585 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.817      ;
; 2.585 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.817      ;
; 2.585 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.817      ;
; 2.645 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.755      ;
; 2.645 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.755      ;
; 2.645 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.755      ;
; 2.645 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.755      ;
; 2.645 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.755      ;
; 2.645 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.755      ;
; 2.645 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.755      ;
; 2.694 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.708      ;
; 2.694 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.708      ;
; 2.694 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.708      ;
; 2.694 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.708      ;
; 2.694 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.708      ;
; 2.694 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.708      ;
; 2.694 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.708      ;
; 2.809 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.591      ;
; 2.809 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.591      ;
; 2.809 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.591      ;
; 2.809 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.591      ;
; 2.809 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.591      ;
; 2.809 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.591      ;
; 2.809 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.591      ;
; 2.858 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.544      ;
; 2.858 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.544      ;
; 2.858 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.544      ;
; 2.858 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.544      ;
; 2.858 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.544      ;
; 2.858 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.544      ;
; 2.858 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.544      ;
; 2.899 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.501      ;
; 2.899 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.501      ;
; 2.899 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.501      ;
; 2.899 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.501      ;
; 2.899 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.501      ;
; 2.899 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.501      ;
; 2.899 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.501      ;
; 2.912 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.488      ;
; 2.912 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.488      ;
; 2.912 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.488      ;
; 2.912 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.488      ;
; 2.912 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.488      ;
; 2.912 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.488      ;
; 2.912 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.488      ;
; 2.946 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.456      ;
; 2.946 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.456      ;
; 2.946 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.456      ;
; 2.946 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.456      ;
; 2.946 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.456      ;
; 2.946 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.456      ;
; 2.959 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.443      ;
; 2.959 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.443      ;
; 2.959 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.443      ;
; 2.959 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.443      ;
; 2.959 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.443      ;
; 2.959 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.443      ;
; 3.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.379      ;
; 3.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.379      ;
; 3.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.379      ;
; 3.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.379      ;
; 3.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.379      ;
; 3.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.379      ;
; 3.021 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.379      ;
; 3.056 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.346      ;
; 3.056 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.346      ;
; 3.056 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.346      ;
; 3.056 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.346      ;
; 3.056 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.346      ;
; 3.056 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.346      ;
; 3.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.245      ;
; 3.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.245      ;
; 3.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.245      ;
; 3.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.245      ;
; 3.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.245      ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 4.705 ; vram_control:vc|GPU_en ; w_y[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 5.215      ;
; 4.705 ; vram_control:vc|GPU_en ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 5.215      ;
; 4.848 ; vram_control:vc|GPU_en ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.074      ;
; 4.849 ; vram_control:vc|GPU_en ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.073      ;
; 4.849 ; vram_control:vc|GPU_en ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.073      ;
; 4.849 ; vram_control:vc|GPU_en ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.073      ;
; 4.850 ; vram_control:vc|GPU_en ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.072      ;
; 5.209 ; vram_control:vc|GPU_en ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 4.711      ;
; 5.211 ; vram_control:vc|GPU_en ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 4.709      ;
; 5.213 ; vram_control:vc|GPU_en ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 4.707      ;
; 5.257 ; vram_control:vc|GPU_en ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[6][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[5][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.257 ; vram_control:vc|GPU_en ; color[0][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.667      ;
; 5.286 ; vram_control:vc|GPU_en ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[7][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.286 ; vram_control:vc|GPU_en ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.636      ;
; 5.322 ; vram_control:vc|GPU_en ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[2][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[6][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.322 ; vram_control:vc|GPU_en ; color[4][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.608      ;
; 5.326 ; vram_control:vc|GPU_en ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.326 ; vram_control:vc|GPU_en ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.600      ;
; 5.331 ; vram_control:vc|GPU_en ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[0][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[4][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.331 ; vram_control:vc|GPU_en ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.595      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.513 ; vram_control:vc|GPU_en ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[2][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
; 5.513 ; vram_control:vc|GPU_en ; color[2][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.413      ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.328 ; display_out:dc|storing_color[22]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.003      ;
; 0.329 ; display_out:dc|storing_color[15]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.004      ;
; 0.331 ; display_out:dc|storing_color[13]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.006      ;
; 0.334 ; display_out:dc|storing_color[19]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.009      ;
; 0.336 ; display_out:dc|storing_color[21]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.011      ;
; 0.339 ; display_out:dc|storing_color[6]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.014      ;
; 0.340 ; display_out:dc|storing_color[11]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.015      ;
; 0.345 ; display_out:dc|storing_color[23]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.020      ;
; 0.357 ; display_out:dc|storing_color[4]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.032      ;
; 0.367 ; display_out:dc|storing_color[14]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.042      ;
; 0.369 ; display_out:dc|storing_color[20]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.044      ;
; 0.370 ; display_out:dc|storing_color[5]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.045      ;
; 0.377 ; display_out:dc|storing_color[3]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.052      ;
; 0.384 ; display_out:dc|storing_color[7]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.453      ; 1.059      ;
; 0.387 ; display_out:dc|storing_color[12]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.451      ; 1.060      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.489 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.755      ;
; 0.541 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.197      ;
; 0.548 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.204      ;
; 0.595 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.447      ; 1.264      ;
; 0.618 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.447      ; 1.287      ;
; 0.633 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.899      ;
; 0.639 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.905      ;
; 0.647 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.303      ;
; 0.657 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.313      ;
; 0.659 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.662 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.932      ;
; 0.673 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.939      ;
; 0.673 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.939      ;
; 0.685 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.951      ;
; 0.705 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.361      ;
; 0.717 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.373      ;
; 0.734 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.432      ; 1.388      ;
; 0.739 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.511      ; 1.436      ;
; 0.755 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.411      ;
; 0.823 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.089      ;
; 0.837 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.103      ;
; 0.852 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.508      ;
; 0.853 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.432      ; 1.507      ;
; 0.872 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.528      ;
; 0.888 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.544      ;
; 0.902 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.541      ; 1.629      ;
; 0.916 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.445      ; 1.583      ;
; 0.932 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.511      ; 1.629      ;
; 0.957 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.613      ;
; 0.976 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.979 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.432      ; 1.633      ;
; 0.980 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.636      ;
; 0.982 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|storing_addr[9]                                                                                             ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.091      ; 1.259      ;
; 0.983 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.249      ;
; 0.989 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.256      ;
; 0.993 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.995 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.261      ;
; 0.998 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.264      ;
; 1.000 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.266      ;
; 1.002 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.432      ; 1.656      ;
; 1.005 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.271      ;
; 1.027 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.293      ;
; 1.028 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.294      ;
; 1.034 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.300      ;
; 1.036 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.302      ;
; 1.038 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.304      ;
; 1.041 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.432      ; 1.695      ;
; 1.050 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.706      ;
; 1.074 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.511      ; 1.771      ;
; 1.088 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.447      ; 1.757      ;
; 1.089 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.432      ; 1.743      ;
; 1.097 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.102 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.104 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.370      ;
; 1.109 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.375      ;
; 1.115 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.116 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.382      ;
; 1.118 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.384      ;
; 1.119 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.385      ;
; 1.120 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.386      ;
; 1.120 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.386      ;
; 1.124 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.390      ;
; 1.131 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.397      ;
; 1.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.397      ;
; 1.133 ; vram_control:vc|VGA_data_hold[5]                      ; display_out:dc|storing_color[11]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 1.516      ; 2.905      ;
; 1.140 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|storing_addr[7]                                                                                             ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.091      ; 1.417      ;
; 1.140 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.406      ;
; 1.142 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.408      ;
; 1.143 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.434      ; 1.799      ;
; 1.148 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.414      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                 ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.402 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.674      ;
; 0.434 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.701      ;
; 0.435 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.702      ;
; 0.669 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.936      ;
; 0.677 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.944      ;
; 1.013 ; vram_control:vc|counter[0]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.280      ;
; 1.129 ; vram_control:vc|counter[2]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.396      ;
; 1.339 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.606      ;
; 2.057 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 1.573      ;
; 2.244 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.495      ;
; 2.244 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.495      ;
; 2.278 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 1.794      ;
; 2.641 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.157      ;
; 2.683 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.199      ;
; 2.746 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.262      ;
; 2.776 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.292      ;
; 2.825 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.341      ;
; 2.881 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.397      ;
; 2.922 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.180      ;
; 2.922 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.180      ;
; 2.938 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.196      ;
; 2.938 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.196      ;
; 2.975 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.491      ;
; 2.991 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.256      ;
; 2.991 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.256      ;
; 2.991 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.256      ;
; 2.991 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.256      ;
; 2.991 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.256      ;
; 2.991 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.256      ;
; 2.991 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.256      ;
; 3.003 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.519      ;
; 3.040 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.302      ;
; 3.040 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.302      ;
; 3.040 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.302      ;
; 3.040 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.302      ;
; 3.040 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.302      ;
; 3.040 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.302      ;
; 3.040 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.302      ;
; 3.222 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.480      ;
; 3.222 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.480      ;
; 3.287 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.545      ;
; 3.287 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.545      ;
; 3.373 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.889      ;
; 3.415 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 2.915      ;
; 3.415 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 2.915      ;
; 3.510 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.789     ; 3.007      ;
; 3.510 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.789     ; 3.007      ;
; 3.514 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 3.765      ;
; 3.514 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 3.765      ;
; 3.545 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.803      ;
; 3.545 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.803      ;
; 3.564 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 3.064      ;
; 3.564 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 3.064      ;
; 3.566 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 3.066      ;
; 3.566 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 3.066      ;
; 3.651 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.773     ; 3.164      ;
; 3.681 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 3.947      ;
; 3.681 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 3.947      ;
; 3.687 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 3.953      ;
; 3.687 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 3.953      ;
; 3.698 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.044      ; 3.958      ;
; 3.698 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.044      ; 3.958      ;
; 3.714 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.962      ;
; 3.714 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.962      ;
; 3.714 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.962      ;
; 3.714 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.962      ;
; 3.714 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.962      ;
; 3.714 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.962      ;
; 3.714 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.962      ;
; 3.722 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.970      ;
; 3.722 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.970      ;
; 3.722 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.970      ;
; 3.722 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.970      ;
; 3.722 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.970      ;
; 3.722 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.970      ;
; 3.722 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.970      ;
; 3.747 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 4.015      ;
; 3.747 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 4.015      ;
; 3.763 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.008      ;
; 3.763 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.008      ;
; 3.763 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.008      ;
; 3.763 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.008      ;
; 3.763 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.008      ;
; 3.763 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.008      ;
; 3.763 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.008      ;
; 3.771 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.016      ;
; 3.771 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.016      ;
; 3.771 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.016      ;
; 3.771 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.016      ;
; 3.771 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.016      ;
; 3.771 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.016      ;
; 3.771 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 4.016      ;
; 3.829 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 4.095      ;
; 3.829 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 4.095      ;
; 3.834 ; w_y[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 4.100      ;
; 3.834 ; w_y[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 4.100      ;
; 3.887 ; w_y[3]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 4.155      ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.404 ; w_x[8]       ; w_x[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; w_x[9]       ; w_x[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; w_y[2]       ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[3]       ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[4]       ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[5]       ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[6]       ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[7]       ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[8]       ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[9]       ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.409 ; w_x[0]       ; w_x[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.410 ; count[0]     ; count[0]     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.674      ;
; 0.410 ; w_y[0]       ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.674      ;
; 0.421 ; color[0][15] ; color[7][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.686      ;
; 0.422 ; color[6][4]  ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.687      ;
; 0.422 ; color[3][7]  ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.686      ;
; 0.423 ; color[7][3]  ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.423 ; color[6][3]  ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.423 ; color[5][4]  ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.688      ;
; 0.423 ; color[5][13] ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.688      ;
; 0.423 ; color[4][14] ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.423 ; color[2][14] ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.423 ; color[3][21] ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.424 ; color[5][3]  ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.688      ;
; 0.424 ; color[7][7]  ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.688      ;
; 0.424 ; color[6][7]  ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.688      ;
; 0.424 ; color[5][7]  ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.688      ;
; 0.425 ; color[7][23] ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.689      ;
; 0.428 ; color[1][13] ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.693      ;
; 0.428 ; color[2][15] ; color[1][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.693      ;
; 0.429 ; color[2][4]  ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.694      ;
; 0.429 ; color[1][12] ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.693      ;
; 0.430 ; color[3][15] ; color[2][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.695      ;
; 0.430 ; color[2][20] ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.694      ;
; 0.431 ; color[2][12] ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.695      ;
; 0.431 ; color[7][13] ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; color[6][13] ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; color[0][19] ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.695      ;
; 0.431 ; color[5][20] ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.695      ;
; 0.432 ; color[6][6]  ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[5][6]  ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[2][6]  ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[3][20] ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[7][21] ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[6][21] ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.434 ; color[3][3]  ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.698      ;
; 0.434 ; color[5][23] ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.698      ;
; 0.435 ; color[5][21] ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.699      ;
; 0.437 ; color[3][11] ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.702      ;
; 0.437 ; color[3][13] ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.702      ;
; 0.437 ; color[0][23] ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.701      ;
; 0.438 ; color[2][3]  ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.702      ;
; 0.438 ; color[0][4]  ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.703      ;
; 0.438 ; color[1][22] ; color[0][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.703      ;
; 0.438 ; color[0][13] ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.703      ;
; 0.438 ; color[0][21] ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.702      ;
; 0.439 ; color[3][4]  ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.704      ;
; 0.439 ; color[2][5]  ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.704      ;
; 0.439 ; color[3][12] ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.703      ;
; 0.440 ; color[0][6]  ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.704      ;
; 0.440 ; color[0][12] ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.704      ;
; 0.446 ; color[0][14] ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.710      ;
; 0.545 ; color[0][7]  ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.809      ;
; 0.545 ; color[4][13] ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.810      ;
; 0.545 ; color[7][15] ; color[6][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.810      ;
; 0.545 ; color[6][15] ; color[5][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.810      ;
; 0.545 ; color[0][20] ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.809      ;
; 0.545 ; color[4][23] ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.809      ;
; 0.546 ; color[7][4]  ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.811      ;
; 0.546 ; color[0][11] ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.811      ;
; 0.546 ; color[6][11] ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.811      ;
; 0.546 ; color[5][14] ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.810      ;
; 0.547 ; color[7][6]  ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.811      ;
; 0.549 ; color[6][23] ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.813      ;
; 0.550 ; color[2][22] ; color[1][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.815      ;
; 0.551 ; color[1][4]  ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.816      ;
; 0.552 ; color[0][5]  ; color[4][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.817      ;
; 0.553 ; color[1][6]  ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.817      ;
; 0.554 ; color[2][7]  ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.818      ;
; 0.555 ; color[2][13] ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.820      ;
; 0.582 ; color[4][11] ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.847      ;
; 0.588 ; color[4][4]  ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.853      ;
; 0.590 ; color[1][14] ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.854      ;
; 0.590 ; color[7][20] ; color[6][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.854      ;
; 0.601 ; color[4][22] ; color[3][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.866      ;
; 0.602 ; color[4][3]  ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.866      ;
; 0.602 ; color[4][21] ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.866      ;
; 0.602 ; color[2][23] ; color[1][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.866      ;
; 0.603 ; color[4][6]  ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.867      ;
; 0.603 ; color[4][20] ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.867      ;
; 0.605 ; color[4][7]  ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.869      ;
; 0.605 ; color[4][15] ; color[3][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.872      ;
; 0.606 ; color[1][15] ; color[0][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.871      ;
; 0.609 ; color[2][21] ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.873      ;
; 0.610 ; color[1][3]  ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.874      ;
; 0.610 ; color[2][11] ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.875      ;
; 0.610 ; color[1][19] ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.874      ;
; 0.610 ; color[3][14] ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.874      ;
; 0.611 ; color[1][20] ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.875      ;
; 0.613 ; color[1][7]  ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.877      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.675 ; 4.895        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.675 ; 4.895        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.675 ; 4.895        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.675 ; 4.895        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.930 ; 4.930        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_100MHz|combout                ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[11]|clk           ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[13]|clk           ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_en|clk                     ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[11]|clk          ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[13]|clk          ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[0]|clk                 ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[1]|clk                 ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[2]|clk                 ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[10]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[12]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[15]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[6]|clk            ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[7]|clk            ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[8]|clk            ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[9]|clk            ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[10]|clk          ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[12]|clk          ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[6]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[7]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[8]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[9]|clk           ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[0]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[14]|clk           ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[1]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[2]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[3]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[4]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[5]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[0]|clk           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ;
; 9.613 ; 9.848        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.613 ; 9.848        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.613 ; 9.848        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[0]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[1]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[2]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[3]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[4]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[5]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[6]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[7]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[8]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[9]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[12]                                                                                           ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[3]                                                                                            ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[4]                                                                                            ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[5]                                                                                            ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[6]                                                                                            ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[7]                                                                                            ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing                                                                                                     ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[11]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[13]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[14]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[15]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[19]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[20]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[21]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[22]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[23]                                                                                           ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[10]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[11]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[12]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[13]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[14]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[15]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[16]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[17]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[18]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[19]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[10]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[11]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[12]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[13]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[14]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[15]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[16]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[17]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[18]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                                                                                                   ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                                                                                                   ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                                                                                                   ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                                                                                                   ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                                                                                                    ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[0]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[1]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[2]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[3]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[4]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[5]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[6]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[7]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[8]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[9]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][5]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][5]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][5]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[10]    ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[11]    ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[12]    ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[13]    ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[1]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[2]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[3]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[4]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[5]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[6]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[7]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[8]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[9]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[0]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[1]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[2]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[3]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[4]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[5]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[6]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[7]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[8]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[9]       ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][12] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][14] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][19] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][20] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][21] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][23] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][3]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][6]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][7]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][12] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][14] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][19] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][20] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][21] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][23] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][3]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][6]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][7]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][12] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][14] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][20] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][21] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][23] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][3]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][6]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][7]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][12] ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; 5.733 ; 6.270 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; 5.733 ; 6.270 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 3.285 ; 3.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.948 ; 3.436 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.285 ; 3.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.901 ; 3.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.113 ; 3.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.124 ; 3.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.269 ; 3.713 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.869 ; 3.336 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.840 ; 3.301 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.461 ; 2.853 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.682 ; 3.089 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.557 ; 2.965 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.665 ; 3.071 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.098 ; 3.534 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.844 ; 3.285 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.839 ; 3.313 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.240 ; 3.703 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; -3.967 ; -4.462 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; -3.967 ; -4.462 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; -1.502 ; -1.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.971 ; -2.436 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -2.305 ; -2.772 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.925 ; -2.374 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -2.140 ; -2.606 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -2.152 ; -2.624 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.912 ; -2.343 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.891 ; -2.337 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.865 ; -2.304 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.502 ; -1.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.734 ; -2.125 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.600 ; -1.982 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.719 ; -2.109 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -2.132 ; -2.550 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.869 ; -2.289 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.862 ; -2.313 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -2.264 ; -2.715 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 16.195 ; 16.192 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 14.123 ; 14.119 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 14.374 ; 14.505 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 13.433 ; 13.455 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 14.969 ; 15.003 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 14.102 ; 14.137 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 14.288 ; 14.263 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 14.701 ; 14.636 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 15.361 ; 15.332 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 16.082 ; 15.977 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 15.972 ; 15.918 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 14.017 ; 13.991 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 14.755 ; 14.594 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 15.446 ; 15.565 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 14.273 ; 14.160 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 13.892 ; 13.831 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 16.195 ; 16.192 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 16.159 ; 16.105 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 15.342 ; 15.233 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 14.534 ; 14.669 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 15.831 ; 15.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.802 ; 13.901 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 14.235 ; 14.300 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 15.517 ; 15.510 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.810 ; 13.914 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 15.164 ; 15.126 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 15.831 ; 15.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 14.205 ; 14.302 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.838 ; 14.964 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 14.482 ; 14.468 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.934 ; 13.959 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.680 ; 13.771 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 15.152 ; 15.126 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 15.119 ; 15.210 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 15.278 ; 15.329 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 14.707 ; 14.699 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 13.538 ; 13.377 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 14.853 ; 14.895 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 15.187 ; 14.944 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 13.315 ; 13.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 12.530 ; 12.337 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 12.527 ; 12.334 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 13.315 ; 13.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 12.422 ; 12.478 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 12.233 ; 12.230 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 12.212 ; 12.210 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 12.501 ; 12.443 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 12.516 ; 12.506 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 12.218 ; 12.138 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.620  ; 7.538  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 13.768 ; 13.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 13.768 ; 13.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 12.663 ; 12.444 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 12.680 ; 12.567 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 13.214 ; 13.142 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 12.720 ; 12.627 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 12.623 ; 12.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 12.940 ; 12.840 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 12.649 ; 12.600 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 10.436 ; 10.424 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 13.949 ; 13.777 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 13.210 ; 13.060 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 12.187 ; 12.010 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 11.823 ; 11.702 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 11.386 ; 11.341 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 11.789 ; 11.781 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 13.170 ; 13.028 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 13.425 ; 13.288 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 13.949 ; 13.777 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 12.968 ; 12.859 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.620  ; 7.538  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 15.318 ; 15.309 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 14.543 ; 14.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 13.704 ; 13.845 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 12.913 ; 12.980 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 14.693 ; 14.709 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 13.889 ; 13.872 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 13.737 ; 13.660 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 13.956 ; 13.951 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 14.391 ; 14.414 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 15.210 ; 15.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.998 ; 14.996 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 13.595 ; 13.590 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 14.332 ; 14.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 14.842 ; 14.971 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 13.647 ; 13.584 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 13.266 ; 13.255 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 15.318 ; 15.309 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.961 ; 14.976 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 14.749 ; 14.649 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 13.940 ; 14.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 14.777 ; 14.637 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.195 ; 13.201 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.631 ; 13.602 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.602 ; 14.516 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.207 ; 13.217 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 14.558 ; 14.426 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 14.777 ; 14.637 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 13.345 ; 13.350 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.246 ; 14.263 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 13.877 ; 13.769 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.122 ; 12.968 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.457 ; 13.416 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 14.639 ; 14.505 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 14.063 ; 14.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.372 ; 14.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 13.846 ; 13.747 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 12.877 ; 12.783 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 13.529 ; 13.490 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 14.526 ; 14.350 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 13.156 ; 13.011 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 11.220 ; 11.098 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 9.463  ; 9.640  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 12.610 ; 12.700 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 13.156 ; 13.011 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 12.780 ; 12.601 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 11.947 ; 11.972 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 11.188 ; 11.078 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 9.227  ; 9.247  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 11.272 ; 11.332 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 12.692 ; 12.740 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 8.767  ; 8.849  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 9.011  ; 9.118  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 10.712 ; 10.641 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 12.115 ; 11.969 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 10.067 ; 10.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 12.143 ; 12.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 14.208 ; 14.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.434 ; 13.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.599 ; 12.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 11.808 ; 11.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 13.573 ; 13.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 12.769 ; 12.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 12.617 ; 12.540 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 12.836 ; 12.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 13.271 ; 13.309 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 14.095 ; 13.979 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 13.878 ; 13.891 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.475 ; 12.470 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 13.212 ; 13.073 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 13.732 ; 13.851 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.527 ; 12.464 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.146 ; 12.135 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 14.208 ; 14.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 13.841 ; 13.856 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 13.635 ; 13.529 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 12.835 ; 12.888 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 13.672 ; 13.517 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.090 ; 12.081 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.526 ; 12.482 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.354 ; 13.254 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.102 ; 12.097 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.453 ; 13.306 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.672 ; 13.517 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.240 ; 12.230 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 12.869 ; 12.888 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 12.772 ; 12.649 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 11.776 ; 11.710 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.713 ; 11.698 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.182 ; 13.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.958 ; 12.957 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.106 ; 13.063 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.741 ; 12.627 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.757 ; 11.678 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 12.424 ; 12.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 13.406 ; 13.245 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 10.474 ; 10.515 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 10.277 ; 10.359 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 10.474 ; 10.515 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 10.447 ; 10.493 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 10.424 ; 10.381 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 10.316 ; 10.359 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 11.385 ; 11.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 9.754  ; 9.696  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 10.527 ; 10.492 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 10.392 ; 10.385 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 11.385 ; 11.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 9.166  ; 9.140  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 11.265 ; 11.164 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 9.473  ; 9.473  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 9.762  ; 9.795  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 11.265 ; 11.164 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.964  ; 9.841  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 10.491 ; 10.333 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 10.296 ; 10.377 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 11.794 ; 11.834 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 10.296 ; 10.377 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 10.598 ; 10.628 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 11.970 ; 12.008 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 11.280 ; 11.307 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 11.278 ; 11.263 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 11.458 ; 11.464 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 11.412 ; 11.453 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 12.988 ; 12.893 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 12.066 ; 12.081 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 10.819 ; 10.847 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 11.599 ; 11.498 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 12.228 ; 12.306 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.103 ; 11.044 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 10.831 ; 10.830 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 12.955 ; 12.974 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 12.683 ; 12.698 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 11.856 ; 11.738 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 11.189 ; 11.203 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 11.097 ; 11.058 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 11.899 ; 11.970 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.313 ; 12.352 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.545 ; 13.514 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 11.906 ; 11.982 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.205 ; 13.145 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.846 ; 13.762 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.285 ; 12.355 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 12.892 ; 12.989 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 12.550 ; 12.514 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 12.023 ; 12.024 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.780 ; 11.844 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.193 ; 13.144 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 13.161 ; 13.224 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.315 ; 13.340 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.766 ; 12.736 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.097 ; 11.058 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 12.847 ; 12.826 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 12.680 ; 12.562 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 10.316 ; 10.257 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 11.614 ; 11.494 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 10.316 ; 10.257 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 12.167 ; 12.102 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 10.700 ; 10.760 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 10.353 ; 10.379 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 10.495 ; 10.500 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 10.607 ; 10.492 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 10.789 ; 10.786 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 10.351 ; 10.297 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.374  ; 7.293  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 11.110 ; 11.050 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 12.335 ; 12.200 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 11.291 ; 11.114 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 11.255 ; 11.191 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 11.730 ; 11.656 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 11.317 ; 11.240 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 11.211 ; 11.192 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 11.473 ; 11.407 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 11.110 ; 11.050 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 9.073  ; 9.126  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 9.714  ; 9.677  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 11.218 ; 11.087 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 10.791 ; 10.662 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 10.501 ; 10.428 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 9.714  ; 9.677  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 10.062 ; 10.087 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 11.426 ; 11.298 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 11.590 ; 11.456 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 12.094 ; 11.922 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 11.756 ; 11.529 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.374  ; 7.293  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.601  ; 8.609  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 10.116 ; 10.035 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 9.444  ; 9.523  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.718  ; 8.802  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.492 ; 10.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 9.420  ; 9.420  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.574  ; 9.560  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.693  ; 9.734  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 10.064 ; 10.103 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.987 ; 10.859 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.774 ; 10.793 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.901  ; 8.824  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 9.615  ; 9.407  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 10.887 ; 10.988 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.968  ; 8.924  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.601  ; 8.609  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.372 ; 11.345 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 10.224 ; 10.257 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.517 ; 10.396 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 8.771  ; 8.752  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.620  ; 8.605  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.620  ; 8.610  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 9.326  ; 9.311  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 10.700 ; 10.486 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.636  ; 8.605  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 9.924  ; 9.787  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 10.797 ; 10.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 9.347  ; 9.239  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 10.194 ; 10.236 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 9.566  ; 9.449  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 9.286  ; 9.179  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 9.407  ; 9.254  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 10.478 ; 10.340 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.864  ; 9.850  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 10.579 ; 10.517 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.933  ; 9.786  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 10.370 ; 10.325 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 11.104 ; 11.005 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 11.953 ; 11.829 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 7.981  ; 8.058  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 10.339 ; 10.220 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 8.649  ; 8.818  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 11.671 ; 11.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 12.194 ; 12.054 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 11.834 ; 11.661 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 11.034 ; 11.057 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 10.306 ; 10.199 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 8.423  ; 8.440  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 10.385 ; 10.441 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 11.803 ; 11.851 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 7.981  ; 8.058  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 8.217  ; 8.318  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 9.849  ; 9.779  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 11.196 ; 11.054 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 9.230  ; 9.177  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 11.276 ; 11.380 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.971  ; 8.925  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.429  ; 9.409  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 9.014  ; 9.064  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.971  ; 8.925  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 9.977  ; 9.891  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 9.381  ; 9.317  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.553  ; 9.432  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.481  ; 9.400  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.911  ; 9.922  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 11.249 ; 11.065 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.547 ; 10.536 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 9.358  ; 9.293  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 10.067 ; 9.873  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 10.726 ; 10.750 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 9.601  ; 9.452  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 9.236  ; 9.137  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.416 ; 11.335 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 10.941 ; 10.898 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.582 ; 10.383 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 10.387 ; 10.360 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 9.076  ; 8.986  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 9.207  ; 9.123  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 9.611  ; 9.496  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 10.819 ; 10.650 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 9.202  ; 9.123  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 10.512 ; 10.296 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 11.124 ; 10.902 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 9.578  ; 9.494  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 10.201 ; 10.144 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 9.854  ; 9.663  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 9.302  ; 9.166  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 9.076  ; 8.986  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 10.503 ; 10.299 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 10.437 ; 10.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 10.579 ; 10.467 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 10.059 ; 9.874  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 9.298  ; 9.304  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 9.687  ; 9.672  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 10.881 ; 10.808 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 9.413  ; 9.464  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 9.413  ; 9.480  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 9.605  ; 9.629  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 9.575  ; 9.608  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 9.518  ; 9.464  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 9.470  ; 9.509  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 8.347  ; 8.317  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.911  ; 8.850  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 9.673  ; 9.637  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 9.524  ; 9.504  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 10.475 ; 10.391 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 8.347  ; 8.317  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 8.660  ; 8.657  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 8.660  ; 8.657  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 8.937  ; 8.966  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 10.380 ; 10.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.114  ; 8.990  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 9.618  ; 9.462  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 13.147 ; 13.639 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 11.760 ; 12.117 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 11.514 ; 12.029 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 13.141 ; 13.597 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 11.967 ; 12.451 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 12.085 ; 12.633 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 11.972 ; 12.471 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 12.314 ; 12.780 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 13.485 ; 14.158 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 12.899 ; 13.392 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 11.340 ; 11.871 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 11.944 ; 12.609 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 13.295 ; 13.742 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 11.842 ; 12.455 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 11.514 ; 12.076 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 13.632 ; 14.217 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 13.236 ; 13.772 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 13.035 ; 13.697 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 11.902 ;        ;        ; 12.413 ;
; SW[0]      ; SRAM_ADDR[0]  ; 13.033 ;        ;        ; 13.540 ;
; SW[1]      ; SRAM_ADDR[1]  ; 11.820 ;        ;        ; 12.432 ;
; SW[2]      ; SRAM_ADDR[2]  ; 11.132 ;        ;        ; 11.599 ;
; SW[3]      ; SRAM_ADDR[3]  ; 12.748 ;        ;        ; 13.319 ;
; SW[4]      ; SRAM_ADDR[4]  ; 11.612 ;        ;        ; 12.142 ;
; SW[5]      ; SRAM_ADDR[5]  ; 11.815 ;        ;        ; 12.271 ;
; SW[6]      ; SRAM_ADDR[6]  ; 11.790 ;        ;        ; 12.326 ;
; SW[7]      ; SRAM_ADDR[7]  ; 12.588 ;        ;        ; 13.116 ;
; SW[8]      ; SRAM_ADDR[8]  ; 13.604 ;        ;        ; 13.988 ;
; SW[9]      ; SRAM_ADDR[9]  ; 13.075 ;        ;        ; 13.570 ;
; SW[10]     ; SRAM_ADDR[10] ; 11.915 ;        ;        ; 12.402 ;
; SW[11]     ; SRAM_ADDR[11] ; 12.725 ;        ;        ; 13.120 ;
; SW[12]     ; SRAM_ADDR[12] ; 12.607 ;        ;        ; 13.199 ;
; SW[13]     ; SRAM_ADDR[13] ; 11.869 ;        ;        ; 12.272 ;
; SW[14]     ; SRAM_ADDR[14] ; 11.420 ;        ;        ; 11.890 ;
; SW[15]     ; SRAM_ADDR[15] ; 13.081 ;        ;        ; 13.547 ;
; SW[16]     ; SRAM_ADDR[16] ; 13.225 ;        ;        ; 13.713 ;
; SW[17]     ; SRAM_ADDR[17] ; 12.674 ;        ;        ; 13.030 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 12.640 ; 13.125 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 11.266 ; 11.621 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 11.101 ; 11.598 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 12.638 ; 13.088 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 11.531 ; 12.000 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 11.648 ; 12.177 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 11.536 ; 12.018 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 11.865 ; 12.315 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 12.929 ; 13.591 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 12.479 ; 12.951 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 10.925 ; 11.442 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 11.505 ; 12.151 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 12.810 ; 13.224 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 11.345 ; 11.955 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 11.029 ; 11.589 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 13.180 ; 13.723 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 12.690 ; 13.220 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 12.455 ; 13.106 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 11.473 ;        ;        ; 11.964 ;
; SW[0]      ; SRAM_ADDR[0]  ; 12.489 ;        ;        ; 12.953 ;
; SW[1]      ; SRAM_ADDR[1]  ; 11.282 ;        ;        ; 11.846 ;
; SW[2]      ; SRAM_ADDR[2]  ; 10.738 ;        ;        ; 11.185 ;
; SW[3]      ; SRAM_ADDR[3]  ; 12.256 ;        ;        ; 12.792 ;
; SW[4]      ; SRAM_ADDR[4]  ; 11.140 ;        ;        ; 11.634 ;
; SW[5]      ; SRAM_ADDR[5]  ; 11.377 ;        ;        ; 11.809 ;
; SW[6]      ; SRAM_ADDR[6]  ; 11.310 ;        ;        ; 11.812 ;
; SW[7]      ; SRAM_ADDR[7]  ; 12.076 ;        ;        ; 12.570 ;
; SW[8]      ; SRAM_ADDR[8]  ; 13.053 ;        ;        ; 13.407 ;
; SW[9]      ; SRAM_ADDR[9]  ; 12.592 ;        ;        ; 13.058 ;
; SW[10]     ; SRAM_ADDR[10] ; 11.469 ;        ;        ; 11.914 ;
; SW[11]     ; SRAM_ADDR[11] ; 12.247 ;        ;        ; 12.603 ;
; SW[12]     ; SRAM_ADDR[12] ; 12.161 ;        ;        ; 12.729 ;
; SW[13]     ; SRAM_ADDR[13] ; 11.385 ;        ;        ; 11.753 ;
; SW[14]     ; SRAM_ADDR[14] ; 10.952 ;        ;        ; 11.384 ;
; SW[15]     ; SRAM_ADDR[15] ; 12.659 ;        ;        ; 13.110 ;
; SW[16]     ; SRAM_ADDR[16] ; 12.689 ;        ;        ; 13.142 ;
; SW[17]     ; SRAM_ADDR[17] ; 12.117 ;        ;        ; 12.443 ;
+------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 13.589 ; 13.492 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.893 ; 13.796 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 13.610 ; 13.513 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 14.167 ; 14.070 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 14.167 ; 14.070 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.887 ; 13.790 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.194 ; 14.097 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.194 ; 14.097 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.935 ; 14.838 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 15.145 ; 15.068 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 15.465 ; 15.388 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.795 ; 14.718 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.825 ; 14.748 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.121 ; 14.044 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.589 ; 13.492 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.887 ; 13.790 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 12.928 ; 12.831 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.232 ; 13.135 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.949 ; 12.852 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.506 ; 13.409 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.506 ; 13.409 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.226 ; 13.129 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.533 ; 13.436 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.533 ; 13.436 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.274 ; 14.177 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.484 ; 14.407 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.804 ; 14.727 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.134 ; 14.057 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.164 ; 14.087 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.460 ; 13.383 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.928 ; 12.831 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.226 ; 13.129 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.808 ; 11.711 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.112 ; 12.015 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.829 ; 11.732 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.386 ; 12.289 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.386 ; 12.289 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.106 ; 12.009 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.413 ; 12.316 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.413 ; 12.316 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.154 ; 13.057 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.364 ; 13.287 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.684 ; 13.607 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.014 ; 12.937 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.044 ; 12.967 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.340 ; 12.263 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.808 ; 11.711 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.106 ; 12.009 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 11.119 ; 11.022 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.411 ; 11.314 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.139 ; 11.042 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.674 ; 11.577 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.674 ; 11.577 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.406 ; 11.309 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.700 ; 11.603 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.700 ; 11.603 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.411 ; 12.314 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.645 ; 12.568 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.953 ; 12.876 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.310 ; 12.233 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.338 ; 12.261 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.662 ; 11.585 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.119 ; 11.022 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.406 ; 11.309 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.392 ; 10.295 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.684 ; 10.587 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.412 ; 10.315 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.947 ; 10.850 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.947 ; 10.850 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.679 ; 10.582 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.973 ; 10.876 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.973 ; 10.876 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.684 ; 11.587 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.918 ; 11.841 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.226 ; 12.149 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.583 ; 11.506 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.611 ; 11.534 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.935 ; 10.858 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.392 ; 10.295 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.679 ; 10.582 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.320  ; 9.223  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.612  ; 9.515  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.340  ; 9.243  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.875  ; 9.778  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.875  ; 9.778  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.607  ; 9.510  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.901  ; 9.804  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.901  ; 9.804  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.612 ; 10.515 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.846 ; 10.769 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.154 ; 11.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.511 ; 10.434 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.539 ; 10.462 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.863  ; 9.786  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.320  ; 9.223  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.607  ; 9.510  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 13.373    ; 13.470    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.652    ; 13.749    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 13.395    ; 13.492    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.914    ; 14.011    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.914    ; 14.011    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.646    ; 13.743    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.937    ; 14.034    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.937    ; 14.034    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.772    ; 14.869    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.966    ; 15.043    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 15.280    ; 15.357    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.619    ; 14.696    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.651    ; 14.728    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.950    ; 14.027    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.373    ; 13.470    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.646    ; 13.743    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 12.779    ; 12.876    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.058    ; 13.155    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.801    ; 12.898    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.320    ; 13.417    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.320    ; 13.417    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.052    ; 13.149    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.343    ; 13.440    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.343    ; 13.440    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.178    ; 14.275    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 14.372    ; 14.449    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.686    ; 14.763    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.025    ; 14.102    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.057    ; 14.134    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.356    ; 13.433    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.779    ; 12.876    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.052    ; 13.149    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.674    ; 11.771    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.953    ; 12.050    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.696    ; 11.793    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.215    ; 12.312    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.215    ; 12.312    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.947    ; 12.044    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.238    ; 12.335    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.238    ; 12.335    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.073    ; 13.170    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.267    ; 13.344    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.581    ; 13.658    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.920    ; 12.997    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.952    ; 13.029    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.251    ; 12.328    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.674    ; 11.771    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.947    ; 12.044    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 11.025    ; 11.122    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.293    ; 11.390    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.046    ; 11.143    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.545    ; 11.642    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.545    ; 11.642    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.287    ; 11.384    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.566    ; 11.663    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.566    ; 11.663    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.368    ; 12.465    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.588    ; 12.665    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.888    ; 12.965    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.254    ; 12.331    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.285    ; 12.362    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.612    ; 11.689    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.025    ; 11.122    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.287    ; 11.384    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.292    ; 10.389    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.560    ; 10.657    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.313    ; 10.410    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.812    ; 10.909    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.812    ; 10.909    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.554    ; 10.651    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.833    ; 10.930    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.833    ; 10.930    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.635    ; 11.732    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.855    ; 11.932    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.155    ; 12.232    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.521    ; 11.598    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.552    ; 11.629    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.879    ; 10.956    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.292    ; 10.389    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.554    ; 10.651    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.271     ; 9.368     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.539     ; 9.636     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.292     ; 9.389     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.791     ; 9.888     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.791     ; 9.888     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.533     ; 9.630     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.812     ; 9.909     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.812     ; 9.909     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.614    ; 10.711    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.834    ; 10.911    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.134    ; 11.211    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.500    ; 10.577    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.531    ; 10.608    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.858     ; 9.935     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.271     ; 9.368     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.533     ; 9.630     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 40.33 MHz  ; 40.33 MHz       ; CLOCK_50                                       ;      ;
; 176.65 MHz ; 176.65 MHz      ; pl|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 222.37 MHz ; 222.37 MHz      ; pl|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; -4.797 ; -83.608       ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 3.214  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 5.168  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLOCK_50                                       ; 0.331 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.355 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.355 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.651  ; 0.000         ;
; CLOCK_50                                       ; 9.623  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.644 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                             ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.797 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.134     ;
; -4.723 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.060     ;
; -4.681 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.018     ;
; -4.652 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.989     ;
; -4.651 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.951     ;
; -4.607 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.944     ;
; -4.602 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.902     ;
; -4.584 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.921     ;
; -4.578 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.915     ;
; -4.565 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.902     ;
; -4.539 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.839     ;
; -4.536 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.873     ;
; -4.535 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.835     ;
; -4.506 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.806     ;
; -4.491 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.828     ;
; -4.486 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.786     ;
; -4.468 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.805     ;
; -4.464 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.764     ;
; -4.462 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.799     ;
; -4.457 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.757     ;
; -4.449 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.786     ;
; -4.439 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.776     ;
; -4.423 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.723     ;
; -4.420 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.757     ;
; -4.419 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.719     ;
; -4.394 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.694     ;
; -4.390 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.690     ;
; -4.375 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.712     ;
; -4.370 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.670     ;
; -4.352 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.689     ;
; -4.348 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.648     ;
; -4.346 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.683     ;
; -4.341 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.641     ;
; -4.333 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.670     ;
; -4.323 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.660     ;
; -4.319 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.619     ;
; -4.307 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.607     ;
; -4.304 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.641     ;
; -4.303 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.603     ;
; -4.278 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.578     ;
; -4.274 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.574     ;
; -4.259 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.596     ;
; -4.254 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.554     ;
; -4.236 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.573     ;
; -4.232 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.532     ;
; -4.230 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.567     ;
; -4.225 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.525     ;
; -4.207 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.544     ;
; -4.203 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.503     ;
; -4.191 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.491     ;
; -4.162 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.462     ;
; -4.158 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.458     ;
; -4.120 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.457     ;
; -4.116 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.416     ;
; -4.109 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.409     ;
; -4.091 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.428     ;
; -4.087 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.387     ;
; -4.046 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.346     ;
; -3.971 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.271     ;
; -3.838 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.138     ;
; -3.797 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.134     ;
; -3.789 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.089     ;
; -3.726 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.026     ;
; -3.723 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.060     ;
; -3.654 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.992     ;
; -3.651 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 23.951     ;
; -3.584 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 23.921     ;
; -3.538 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.876     ;
; -3.509 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.847     ;
; -3.422 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.760     ;
; -3.393 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.731     ;
; -3.327 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.628     ;
; -3.306 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.644     ;
; -3.277 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.615     ;
; -3.211 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.512     ;
; -3.190 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.528     ;
; -3.182 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.483     ;
; -3.161 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.499     ;
; -3.095 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.396     ;
; -3.066 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.367     ;
; -2.979 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.280     ;
; -2.950 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.251     ;
; -2.834 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.135     ;
; -2.654 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 22.992     ;
; -2.514 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.815     ;
; -2.093 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.394     ;
; -1.982 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.322     ;
; -1.977 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.278     ;
; -1.948 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.249     ;
; -1.866 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.206     ;
; -1.861 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.162     ;
; -1.837 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.177     ;
; -1.832 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.133     ;
; -1.750 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.090     ;
; -1.745 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.046     ;
; -1.721 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.061     ;
; -1.716 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.017     ;
; -1.634 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 21.974     ;
; -1.605 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 21.945     ;
; -1.600 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 21.901     ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                              ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.402      ;
; 3.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.402      ;
; 3.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.402      ;
; 3.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.402      ;
; 3.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.402      ;
; 3.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.402      ;
; 3.214 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.402      ;
; 3.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.401      ;
; 3.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.401      ;
; 3.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.401      ;
; 3.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.401      ;
; 3.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.401      ;
; 3.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.401      ;
; 3.215 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.401      ;
; 3.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.370      ;
; 3.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.370      ;
; 3.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.370      ;
; 3.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.370      ;
; 3.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.370      ;
; 3.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.370      ;
; 3.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.370      ;
; 3.249 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.369      ;
; 3.249 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.369      ;
; 3.249 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.369      ;
; 3.249 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.369      ;
; 3.249 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.369      ;
; 3.249 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.369      ;
; 3.249 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.369      ;
; 3.299 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.317      ;
; 3.299 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.317      ;
; 3.299 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.317      ;
; 3.299 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.317      ;
; 3.299 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.317      ;
; 3.299 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.317      ;
; 3.299 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.317      ;
; 3.333 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.285      ;
; 3.333 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.285      ;
; 3.333 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.285      ;
; 3.333 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.285      ;
; 3.333 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.285      ;
; 3.333 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.285      ;
; 3.333 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.285      ;
; 3.416 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.200      ;
; 3.416 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.200      ;
; 3.416 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.200      ;
; 3.416 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.200      ;
; 3.416 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.200      ;
; 3.416 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.200      ;
; 3.416 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.200      ;
; 3.450 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.168      ;
; 3.450 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.168      ;
; 3.450 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.168      ;
; 3.450 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.168      ;
; 3.450 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.168      ;
; 3.450 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.168      ;
; 3.450 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.168      ;
; 3.517 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.099      ;
; 3.517 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.099      ;
; 3.517 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.099      ;
; 3.517 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.099      ;
; 3.517 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.099      ;
; 3.517 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.099      ;
; 3.517 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.099      ;
; 3.518 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.098      ;
; 3.518 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.098      ;
; 3.518 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.098      ;
; 3.518 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.098      ;
; 3.518 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.098      ;
; 3.518 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.098      ;
; 3.518 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.098      ;
; 3.546 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.072      ;
; 3.546 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.072      ;
; 3.546 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.072      ;
; 3.546 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.072      ;
; 3.546 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.072      ;
; 3.546 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.072      ;
; 3.547 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.071      ;
; 3.547 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.071      ;
; 3.547 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.071      ;
; 3.547 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.071      ;
; 3.547 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.071      ;
; 3.547 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.071      ;
; 3.602 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.014      ;
; 3.602 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.014      ;
; 3.602 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.014      ;
; 3.602 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.014      ;
; 3.602 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.014      ;
; 3.602 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.014      ;
; 3.602 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.014      ;
; 3.631 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.987      ;
; 3.631 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.987      ;
; 3.631 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.987      ;
; 3.631 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.987      ;
; 3.631 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.987      ;
; 3.631 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.987      ;
; 3.719 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.897      ;
; 3.719 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.897      ;
; 3.719 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.897      ;
; 3.719 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.897      ;
; 3.719 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.897      ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 5.168 ; vram_control:vc|GPU_en ; w_y[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.772      ;
; 5.168 ; vram_control:vc|GPU_en ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.772      ;
; 5.309 ; vram_control:vc|GPU_en ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.633      ;
; 5.310 ; vram_control:vc|GPU_en ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.632      ;
; 5.310 ; vram_control:vc|GPU_en ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.632      ;
; 5.310 ; vram_control:vc|GPU_en ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.632      ;
; 5.311 ; vram_control:vc|GPU_en ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.631      ;
; 5.633 ; vram_control:vc|GPU_en ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.307      ;
; 5.634 ; vram_control:vc|GPU_en ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.306      ;
; 5.637 ; vram_control:vc|GPU_en ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.303      ;
; 5.652 ; vram_control:vc|GPU_en ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[6][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[5][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[0][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.675 ; vram_control:vc|GPU_en ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[7][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.713 ; vram_control:vc|GPU_en ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[2][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[6][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[4][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.717 ; vram_control:vc|GPU_en ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.719 ; vram_control:vc|GPU_en ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[0][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[4][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.900 ; vram_control:vc|GPU_en ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[2][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[2][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.331 ; display_out:dc|storing_color[22]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.938      ;
; 0.332 ; display_out:dc|storing_color[21]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.939      ;
; 0.333 ; display_out:dc|storing_color[15]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.940      ;
; 0.334 ; display_out:dc|storing_color[13]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.941      ;
; 0.335 ; display_out:dc|storing_color[6]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.941      ;
; 0.335 ; display_out:dc|storing_color[19]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.942      ;
; 0.337 ; display_out:dc|storing_color[23]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.944      ;
; 0.339 ; display_out:dc|storing_color[11]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.946      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.357 ; display_out:dc|storing_color[14]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.964      ;
; 0.359 ; display_out:dc|storing_color[20]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.966      ;
; 0.360 ; display_out:dc|storing_color[4]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.966      ;
; 0.360 ; display_out:dc|storing_color[5]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.966      ;
; 0.371 ; display_out:dc|storing_color[3]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.977      ;
; 0.385 ; display_out:dc|storing_color[7]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.991      ;
; 0.387 ; display_out:dc|storing_color[12]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 0.992      ;
; 0.439 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.683      ;
; 0.523 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.111      ;
; 0.528 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.116      ;
; 0.546 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 1.148      ;
; 0.569 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 1.170      ;
; 0.580 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.824      ;
; 0.582 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.826      ;
; 0.602 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.604 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.608 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.852      ;
; 0.612 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.856      ;
; 0.613 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.857      ;
; 0.621 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.209      ;
; 0.626 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.870      ;
; 0.631 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.219      ;
; 0.684 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.272      ;
; 0.684 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.329      ;
; 0.698 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.286      ;
; 0.702 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.289      ;
; 0.722 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.311      ;
; 0.762 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.006      ;
; 0.774 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.018      ;
; 0.793 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.501      ; 1.465      ;
; 0.807 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.396      ;
; 0.810 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.397      ;
; 0.826 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.414      ;
; 0.830 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 1.430      ;
; 0.830 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.419      ;
; 0.830 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.475      ;
; 0.889 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.892 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.892 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.895 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.895 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.144      ;
; 0.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.144      ;
; 0.903 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.903 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.906 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.495      ;
; 0.906 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.150      ;
; 0.906 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.150      ;
; 0.911 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|storing_addr[9]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.161      ;
; 0.911 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.155      ;
; 0.928 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.517      ;
; 0.931 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.518      ;
; 0.935 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.180      ;
; 0.940 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.185      ;
; 0.942 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.186      ;
; 0.942 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.187      ;
; 0.944 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.189      ;
; 0.952 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.539      ;
; 0.985 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.630      ;
; 0.987 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.574      ;
; 0.988 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.993 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.582      ;
; 0.994 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.999 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 1.002 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.246      ;
; 1.002 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.246      ;
; 1.005 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.249      ;
; 1.005 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.249      ;
; 1.010 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.254      ;
; 1.013 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.257      ;
; 1.013 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.257      ;
; 1.016 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.260      ;
; 1.021 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.265      ;
; 1.022 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.266      ;
; 1.029 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.616      ;
; 1.035 ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.279      ;
; 1.036 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 1.637      ;
; 1.038 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.501      ; 1.710      ;
; 1.039 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.284      ;
; 1.041 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.630      ;
; 1.041 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[3]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.686      ;
; 1.044 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.289      ;
; 1.046 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.291      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.355 ; w_x[8]       ; w_x[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; w_x[9]       ; w_x[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; w_y[2]       ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[3]       ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[4]       ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[5]       ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[6]       ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[7]       ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[8]       ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[9]       ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; w_x[0]       ; w_x[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; count[0]     ; count[0]     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.608      ;
; 0.367 ; w_y[0]       ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.608      ;
; 0.381 ; color[3][7]  ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.622      ;
; 0.381 ; color[0][15] ; color[7][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.622      ;
; 0.382 ; color[6][3]  ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.623      ;
; 0.382 ; color[6][4]  ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.624      ;
; 0.382 ; color[5][4]  ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.624      ;
; 0.382 ; color[2][14] ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.623      ;
; 0.383 ; color[7][3]  ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[5][3]  ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[7][7]  ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[6][7]  ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[5][7]  ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[5][13] ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[4][14] ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[3][21] ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.385 ; color[7][23] ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.626      ;
; 0.388 ; color[2][4]  ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.630      ;
; 0.388 ; color[1][12] ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.629      ;
; 0.388 ; color[1][13] ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.629      ;
; 0.388 ; color[2][15] ; color[1][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.629      ;
; 0.389 ; color[2][20] ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.630      ;
; 0.390 ; color[2][12] ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.631      ;
; 0.390 ; color[3][15] ; color[2][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.631      ;
; 0.397 ; color[0][19] ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.638      ;
; 0.398 ; color[6][6]  ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; color[5][6]  ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; color[7][13] ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; color[5][20] ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; color[6][21] ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.399 ; color[2][6]  ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; color[6][13] ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; color[3][20] ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; color[7][21] ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.640      ;
; 0.401 ; color[3][3]  ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.642      ;
; 0.401 ; color[5][21] ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.642      ;
; 0.401 ; color[5][23] ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.642      ;
; 0.403 ; color[3][11] ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.645      ;
; 0.403 ; color[0][21] ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.644      ;
; 0.403 ; color[0][23] ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.644      ;
; 0.404 ; color[2][3]  ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.645      ;
; 0.404 ; color[0][4]  ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; color[3][4]  ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; color[3][13] ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.645      ;
; 0.405 ; color[1][22] ; color[0][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; color[3][12] ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; color[0][13] ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.646      ;
; 0.406 ; color[2][5]  ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.647      ;
; 0.406 ; color[0][6]  ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.647      ;
; 0.406 ; color[0][12] ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.647      ;
; 0.410 ; color[0][14] ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.651      ;
; 0.493 ; color[4][23] ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.734      ;
; 0.494 ; color[7][4]  ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.736      ;
; 0.494 ; color[0][7]  ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.735      ;
; 0.494 ; color[4][13] ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.735      ;
; 0.494 ; color[6][15] ; color[5][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.735      ;
; 0.494 ; color[0][20] ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.735      ;
; 0.495 ; color[7][6]  ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.736      ;
; 0.495 ; color[0][11] ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.737      ;
; 0.495 ; color[5][14] ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.736      ;
; 0.495 ; color[7][15] ; color[6][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.736      ;
; 0.496 ; color[6][11] ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.737      ;
; 0.497 ; color[6][23] ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.738      ;
; 0.499 ; color[2][22] ; color[1][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.740      ;
; 0.500 ; color[1][4]  ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.742      ;
; 0.501 ; color[0][5]  ; color[4][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.742      ;
; 0.501 ; color[1][6]  ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.742      ;
; 0.503 ; color[2][7]  ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.744      ;
; 0.503 ; color[2][13] ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.744      ;
; 0.540 ; color[4][11] ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.782      ;
; 0.544 ; color[1][14] ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.785      ;
; 0.546 ; color[4][4]  ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.788      ;
; 0.547 ; color[7][20] ; color[6][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.788      ;
; 0.550 ; color[4][3]  ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; color[4][22] ; color[3][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; color[4][20] ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; color[4][21] ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; color[2][23] ; color[1][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.551 ; color[4][6]  ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.792      ;
; 0.552 ; color[4][7]  ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.793      ;
; 0.554 ; color[1][15] ; color[0][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.795      ;
; 0.556 ; color[1][3]  ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.797      ;
; 0.556 ; color[1][19] ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.797      ;
; 0.556 ; color[2][21] ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.797      ;
; 0.557 ; color[2][11] ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.799      ;
; 0.557 ; color[3][14] ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.798      ;
; 0.559 ; color[1][20] ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.800      ;
; 0.560 ; color[1][7]  ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.801      ;
; 0.560 ; color[4][15] ; color[3][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.803      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.355 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.608      ;
; 0.394 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.636      ;
; 0.395 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.637      ;
; 0.614 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.856      ;
; 0.618 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.860      ;
; 0.912 ; vram_control:vc|counter[0]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.154      ;
; 1.018 ; vram_control:vc|counter[2]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.260      ;
; 1.212 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.454      ;
; 1.808 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 1.441      ;
; 2.006 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 1.639      ;
; 2.082 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 2.308      ;
; 2.082 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 2.308      ;
; 2.359 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 1.992      ;
; 2.363 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 1.996      ;
; 2.460 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.093      ;
; 2.482 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.115      ;
; 2.487 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.120      ;
; 2.564 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.197      ;
; 2.634 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.267      ;
; 2.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.299      ;
; 2.685 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 2.907      ;
; 2.685 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 2.907      ;
; 2.691 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 2.913      ;
; 2.691 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 2.913      ;
; 2.753 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.990      ;
; 2.753 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.990      ;
; 2.753 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.990      ;
; 2.753 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.990      ;
; 2.753 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.990      ;
; 2.753 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.990      ;
; 2.753 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.990      ;
; 2.797 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.031      ;
; 2.797 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.031      ;
; 2.797 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.031      ;
; 2.797 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.031      ;
; 2.797 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.031      ;
; 2.797 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.031      ;
; 2.797 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.031      ;
; 2.937 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.159      ;
; 2.937 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.159      ;
; 2.979 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.612      ;
; 3.048 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.270      ;
; 3.048 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.270      ;
; 3.074 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.691      ;
; 3.074 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.691      ;
; 3.115 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.658     ; 2.728      ;
; 3.115 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.658     ; 2.728      ;
; 3.192 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.809      ;
; 3.192 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.809      ;
; 3.198 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.815      ;
; 3.198 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.815      ;
; 3.217 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 3.443      ;
; 3.217 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 3.443      ;
; 3.228 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.450      ;
; 3.228 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.450      ;
; 3.257 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.642     ; 2.886      ;
; 3.352 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.584      ;
; 3.352 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.584      ;
; 3.362 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.594      ;
; 3.362 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.594      ;
; 3.375 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.023      ; 3.599      ;
; 3.375 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.023      ; 3.599      ;
; 3.376 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.588      ;
; 3.376 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.588      ;
; 3.376 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.588      ;
; 3.376 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.588      ;
; 3.376 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.588      ;
; 3.376 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.588      ;
; 3.376 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.588      ;
; 3.382 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.594      ;
; 3.382 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.594      ;
; 3.382 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.594      ;
; 3.382 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.594      ;
; 3.382 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.594      ;
; 3.382 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.594      ;
; 3.382 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.594      ;
; 3.418 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.652      ;
; 3.418 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.652      ;
; 3.420 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.629      ;
; 3.420 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.629      ;
; 3.420 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.629      ;
; 3.420 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.629      ;
; 3.420 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.629      ;
; 3.420 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.629      ;
; 3.420 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.629      ;
; 3.426 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.635      ;
; 3.426 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.635      ;
; 3.426 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.635      ;
; 3.426 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.635      ;
; 3.426 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.635      ;
; 3.426 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.635      ;
; 3.426 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.635      ;
; 3.483 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.715      ;
; 3.483 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.715      ;
; 3.486 ; w_y[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.718      ;
; 3.486 ; w_y[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.718      ;
; 3.527 ; w_y[3]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.761      ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.652 ; 4.870        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.652 ; 4.870        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.652 ; 4.870        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.652 ; 4.870        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[11]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[13]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[11]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[13]|clk          ;
; 4.910 ; 4.910        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_en|clk                     ;
; 4.910 ; 4.910        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[0]|clk                 ;
; 4.910 ; 4.910        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[1]|clk                 ;
; 4.910 ; 4.910        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[2]|clk                 ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[10]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[12]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[15]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[6]|clk            ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[7]|clk            ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[8]|clk            ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[9]|clk            ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[10]|clk          ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[12]|clk          ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[6]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[7]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[8]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[9]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[0]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[14]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[1]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[2]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[3]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[4]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[5]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[0]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[14]|clk          ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[1]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[2]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[3]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[4]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[5]|clk           ;
; 4.914 ; 4.914        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_100MHz|combout                ;
; 4.914 ; 4.914        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_100MHz~clkctrl|inclk[0]       ;
; 4.914 ; 4.914        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_100MHz~clkctrl|outclk         ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.623 ; 9.856        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.623 ; 9.856        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ;
; 9.625 ; 9.858        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.625 ; 9.858        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[0]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[1]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[2]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[3]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[4]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[5]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[6]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[7]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[8]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[9]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[12]                                                                                           ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[3]                                                                                            ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[4]                                                                                            ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[5]                                                                                            ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[6]                                                                                            ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[7]                                                                                            ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing                                                                                                     ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[19]                                                                                           ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[20]                                                                                           ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[21]                                                                                           ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[22]                                                                                           ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[23]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[11]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[13]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[14]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[15]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[10]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[11]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[12]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[13]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[14]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[15]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[16]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[17]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[18]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[19]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[10]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[11]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[12]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                                                                                                   ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[13]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[14]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[15]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[16]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[17]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[18]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[8]                                                                                                   ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                                                                                                   ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][4]  ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][5]  ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][5]  ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][15] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][11] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][11] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[0]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[10]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[11]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[12]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[13]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[14]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[15]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[16]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[17]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[18]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[19]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[1]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[20]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[21]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[22]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[23]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[24]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[25]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[26]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[2]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[3]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[4]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[5]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[6]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[7]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[8]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[9]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[0]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[1]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[2]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[3]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[4]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[5]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[6]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[7]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[8]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[9]       ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][12] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][14] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][15] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][19] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][20] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][21] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][22] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][3]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][5]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][7]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][12] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][14] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][15] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][19] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][20] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][21] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][22] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][3]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][7]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][12] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][14] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][15] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][20] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][21] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][22] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][3]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][7]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][12] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][14] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][15] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][20] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][21] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][22] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][3]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][7]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][14] ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; 5.117 ; 5.496 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; 5.117 ; 5.496 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.868 ; 3.185 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.560 ; 2.878 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.868 ; 3.185 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.526 ; 2.823 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.711 ; 3.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.722 ; 3.045 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.864 ; 3.140 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.490 ; 2.787 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.462 ; 2.748 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.121 ; 2.353 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.318 ; 2.579 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.210 ; 2.456 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.299 ; 2.559 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.697 ; 2.972 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.468 ; 2.748 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.469 ; 2.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.826 ; 3.129 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; -3.541 ; -3.841 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; -3.541 ; -3.841 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; -1.268 ; -1.481 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.692 ; -1.991 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.999 ; -2.304 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.659 ; -1.938 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.848 ; -2.162 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.860 ; -2.171 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.647 ; -1.909 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.621 ; -1.901 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.595 ; -1.863 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.268 ; -1.481 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.476 ; -1.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.358 ; -1.585 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.458 ; -1.705 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.838 ; -2.100 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.601 ; -1.863 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.600 ; -1.878 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.960 ; -2.252 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 14.732 ; 14.656 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 12.920 ; 12.784 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 13.124 ; 13.105 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 12.252 ; 12.153 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 13.681 ; 13.527 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 12.872 ; 12.744 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 13.030 ; 12.863 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 13.379 ; 13.295 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 14.012 ; 13.934 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 14.724 ; 14.434 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.485 ; 14.399 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.817 ; 12.688 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 13.545 ; 13.226 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 14.033 ; 13.989 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 13.082 ; 12.839 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.703 ; 12.549 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 14.732 ; 14.553 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.698 ; 14.656 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 14.042 ; 13.758 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 13.254 ; 13.233 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 14.577 ; 14.159 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.640 ; 12.477 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.053 ; 12.834 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.254 ; 13.939 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.648 ; 12.492 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.948 ; 13.566 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 14.577 ; 14.159 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 13.006 ; 12.843 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 13.610 ; 13.436 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 13.315 ; 12.987 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 12.798 ; 12.529 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 12.557 ; 12.361 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.971 ; 13.567 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 13.890 ; 13.656 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.028 ; 13.771 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 13.518 ; 13.194 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 12.275 ; 12.132 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 13.642 ; 13.358 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 13.817 ; 13.520 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 12.070 ; 11.986 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 11.271 ; 11.245 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 11.266 ; 11.244 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 12.070 ; 11.986 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 11.309 ; 11.282 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 11.130 ; 11.064 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 11.114 ; 11.038 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 11.440 ; 11.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 11.391 ; 11.304 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 10.979 ; 11.074 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.869  ; 6.909  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 12.491 ; 12.313 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 12.491 ; 12.313 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 11.472 ; 11.285 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 11.470 ; 11.400 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 12.072 ; 11.899 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 11.634 ; 11.410 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 11.526 ; 11.353 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 11.826 ; 11.586 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 11.495 ; 11.412 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 9.441  ; 9.380  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 12.782 ; 12.472 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 11.976 ; 11.849 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 11.014 ; 10.902 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 10.661 ; 10.636 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 10.352 ; 10.253 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 10.732 ; 10.649 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 12.013 ; 11.783 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 12.308 ; 12.011 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 12.782 ; 12.472 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 11.851 ; 11.574 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.869  ; 6.909  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 13.987 ; 13.811 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.350 ; 13.211 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.533 ; 12.557 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 11.808 ; 11.778 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 13.472 ; 13.320 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 12.713 ; 12.586 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 12.572 ; 12.384 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 12.775 ; 12.669 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 13.219 ; 13.062 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 13.981 ; 13.697 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 13.688 ; 13.522 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.455 ; 12.323 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 13.182 ; 12.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 13.536 ; 13.505 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.544 ; 12.321 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.166 ; 12.033 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 13.987 ; 13.811 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 13.704 ; 13.594 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 13.551 ; 13.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 12.694 ; 12.774 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 13.608 ; 13.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.078 ; 11.970 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.493 ; 12.329 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.427 ; 13.133 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.090 ; 11.988 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.386 ; 13.058 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.608 ; 13.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.209 ; 12.115 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 13.088 ; 12.936 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 12.754 ; 12.480 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 12.066 ; 11.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 12.403 ; 12.153 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.553 ; 13.167 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.919 ; 12.761 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.195 ; 12.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.721 ; 12.466 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.816 ; 11.572 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 12.427 ; 12.233 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 13.358 ; 12.960 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 12.118 ; 11.745 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 10.310 ; 10.056 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 8.673  ; 8.718  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 11.616 ; 11.483 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 12.118 ; 11.745 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 11.771 ; 11.378 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 10.988 ; 10.829 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 10.283 ; 10.030 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 8.449  ; 8.363  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 10.364 ; 10.250 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 11.606 ; 11.458 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 8.024  ; 8.016  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 8.250  ; 8.247  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 9.836  ; 9.643  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 11.146 ; 10.823 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 9.232  ; 9.067  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 11.099 ; 11.007 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 12.990 ; 12.794 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 12.351 ; 12.171 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 11.536 ; 11.524 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 10.811 ; 10.738 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 12.466 ; 12.319 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 11.673 ; 11.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 11.565 ; 11.382 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 11.735 ; 11.672 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 12.179 ; 12.065 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 12.984 ; 12.677 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 12.648 ; 12.525 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 11.423 ; 11.309 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 12.150 ; 11.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 12.539 ; 12.488 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.530 ; 11.281 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 11.151 ; 10.993 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 12.990 ; 12.794 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 12.689 ; 12.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 12.554 ; 12.263 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 11.697 ; 11.734 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 12.611 ; 12.226 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 11.081 ; 10.930 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 11.496 ; 11.289 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 12.283 ; 12.001 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 11.093 ; 10.948 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 12.389 ; 12.018 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 12.611 ; 12.226 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 11.212 ; 11.075 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 11.811 ; 11.663 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.757 ; 11.440 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.833 ; 10.598 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 10.762 ; 10.591 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 12.172 ; 11.794 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 11.922 ; 11.721 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 12.050 ; 11.823 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 11.724 ; 11.426 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 10.776 ; 10.575 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 11.430 ; 11.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 12.318 ; 11.963 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 9.602  ; 9.508  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 9.430  ; 9.355  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 9.602  ; 9.508  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 9.583  ; 9.478  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 9.601  ; 9.367  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 9.458  ; 9.366  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 10.502 ; 10.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.933  ; 8.763  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 9.704  ; 9.474  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 9.571  ; 9.369  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 10.502 ; 10.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 8.388  ; 8.259  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 10.348 ; 10.093 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 8.679  ; 8.558  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 8.962  ; 8.849  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 10.348 ; 10.093 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.169  ; 8.875  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 9.645  ; 9.338  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 9.366  ; 9.313  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 10.783 ; 10.618 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 9.366  ; 9.313  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 9.655  ; 9.538  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.956 ; 10.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 10.325 ; 10.137 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 10.296 ; 10.100 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 10.482 ; 10.281 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 10.450 ; 10.265 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 11.903 ; 11.580 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.966 ; 10.767 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 9.886  ; 9.743  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 10.652 ; 10.319 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 11.101 ; 10.983 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 10.172 ; 9.921  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 9.896  ; 9.732  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.771 ; 11.583 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 11.575 ; 11.416 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.854 ; 10.541 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 10.198 ; 10.064 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 10.135 ; 9.917  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 10.855 ; 10.739 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 11.250 ; 11.080 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 12.403 ; 12.141 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 10.863 ; 10.753 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 12.109 ; 11.783 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 12.713 ; 12.352 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 11.205 ; 11.090 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 11.785 ; 11.658 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.505 ; 11.230 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 11.008 ; 10.790 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 10.777 ; 10.627 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 12.134 ; 11.786 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.056 ; 11.871 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 12.187 ; 11.980 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 11.696 ; 11.426 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 10.135 ; 9.917  ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 11.760 ; 11.496 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 11.614 ; 11.249 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 9.342  ; 9.208  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 10.527 ; 10.331 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 9.342  ; 9.208  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 11.103 ; 10.847 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 9.702  ; 9.645  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 9.378  ; 9.311  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 9.511  ; 9.408  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 9.667  ; 9.381  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 9.779  ; 9.665  ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 9.297  ; 9.348  ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.630  ; 6.668  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 10.109 ; 9.892  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 11.260 ; 10.945 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 10.295 ; 9.949  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 10.244 ; 10.024 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 10.665 ; 10.445 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 10.321 ; 10.068 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 10.204 ; 10.027 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 10.456 ; 10.208 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 10.109 ; 9.892  ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 8.203  ; 8.192  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 8.785  ; 8.661  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 10.204 ; 9.948  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 9.822  ; 9.546  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 9.529  ; 9.348  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 8.785  ; 8.661  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 9.112  ; 9.030  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 10.380 ; 10.129 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 10.586 ; 10.244 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 11.041 ; 10.682 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 10.700 ; 10.387 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.630  ; 6.668  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.908  ; 7.793  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.310  ; 9.071  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.632  ; 8.644  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.991  ; 7.964  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 9.669  ; 9.522  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 8.690  ; 8.507  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.802  ; 8.638  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.935  ; 8.798  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.305  ; 9.125  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.151 ; 9.818  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 9.864  ; 9.677  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.176  ; 7.989  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 8.881  ; 8.510  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 9.946  ; 9.849  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.272  ; 8.072  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.908  ; 7.793  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 10.399 ; 10.178 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 9.381  ; 9.284  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 9.708  ; 9.381  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 8.063  ; 7.914  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 7.905  ; 7.781  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 7.905  ; 7.792  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.587  ; 8.421  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 9.852  ; 9.497  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 7.926  ; 7.781  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 9.158  ; 8.834  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 9.976  ; 9.584  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.574  ; 8.361  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 9.390  ; 9.254  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 8.832  ; 8.545  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 8.567  ; 8.301  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.674  ; 8.369  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 9.706  ; 9.332  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.088  ; 8.908  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 9.760  ; 9.511  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.170  ; 8.833  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 9.530  ; 9.336  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 10.213 ; 9.973  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 11.009 ; 10.668 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 7.304  ; 7.296  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 9.501  ; 9.257  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 7.928  ; 7.970  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 10.753 ; 10.625 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 11.235 ; 10.876 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 10.902 ; 10.524 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 10.151 ; 9.997  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 9.474  ; 9.230  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 7.713  ; 7.630  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 9.551  ; 9.440  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 10.790 ; 10.650 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 7.304  ; 7.296  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 7.522  ; 7.518  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 9.045  ; 8.858  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 10.302 ; 9.991  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 8.466  ; 8.306  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 10.304 ; 10.217 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.188  ; 8.121  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.650  ; 8.534  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.227  ; 8.238  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.188  ; 8.121  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 9.149  ; 8.974  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 8.586  ; 8.469  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.728  ; 8.574  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.679  ; 8.544  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.114  ; 8.992  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.314 ; 10.065 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 9.609  ; 9.483  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.562  ; 8.455  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 9.261  ; 8.972  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 9.727  ; 9.706  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.812  ; 8.598  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.450  ; 8.320  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 10.372 ; 10.233 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 10.006 ; 9.911  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 9.694  ; 9.440  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 9.461  ; 9.464  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.311  ; 8.176  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.399  ; 8.299  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.786  ; 8.631  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 9.902  ; 9.694  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.395  ; 8.301  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 9.652  ; 9.342  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 10.216 ; 9.910  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.736  ; 8.636  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 9.331  ; 9.219  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 9.046  ; 8.785  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 8.512  ; 8.349  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.311  ; 8.176  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 9.680  ; 9.348  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.557  ; 9.427  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 9.677  ; 9.524  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.225  ; 8.970  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 8.562  ; 8.409  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 8.935  ; 8.730  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 10.041 ; 9.741  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 8.635  ; 8.535  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 8.635  ; 8.556  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 8.802  ; 8.704  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 8.780  ; 8.675  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 8.765  ; 8.535  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 8.682  ; 8.594  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 7.640  ; 7.513  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.163  ; 7.996  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 8.918  ; 8.697  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 8.772  ; 8.570  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 9.664  ; 9.360  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 7.640  ; 7.513  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 7.934  ; 7.818  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 7.934  ; 7.818  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 8.205  ; 8.096  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 9.536  ; 9.291  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 8.390  ; 8.104  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 8.847  ; 8.548  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 11.805 ; 12.280 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 10.558 ; 10.831 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 10.351 ; 10.757 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 11.813 ; 12.226 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 10.757 ; 11.164 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 10.870 ; 11.318 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 10.755 ; 11.190 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 11.041 ; 11.509 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 12.132 ; 12.749 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 11.504 ; 11.982 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 10.172 ; 10.640 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 10.710 ; 11.368 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 11.882 ; 12.256 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 10.623 ; 11.194 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 10.335 ; 10.816 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 12.188 ; 12.707 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 11.897 ; 12.356 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 11.718 ; 12.320 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 10.826 ;        ;        ; 10.994 ;
; SW[0]      ; SRAM_ADDR[0]  ; 11.881 ;        ;        ; 12.001 ;
; SW[1]      ; SRAM_ADDR[1]  ; 10.713 ;        ;        ; 11.023 ;
; SW[2]      ; SRAM_ADDR[2]  ; 10.094 ;        ;        ; 10.276 ;
; SW[3]      ; SRAM_ADDR[3]  ; 11.610 ;        ;        ; 11.810 ;
; SW[4]      ; SRAM_ADDR[4]  ; 10.562 ;        ;        ; 10.755 ;
; SW[5]      ; SRAM_ADDR[5]  ; 10.730 ;        ;        ; 10.874 ;
; SW[6]      ; SRAM_ADDR[6]  ; 10.715 ;        ;        ; 10.926 ;
; SW[7]      ; SRAM_ADDR[7]  ; 11.485 ;        ;        ; 11.628 ;
; SW[8]      ; SRAM_ADDR[8]  ; 12.416 ;        ;        ; 12.435 ;
; SW[9]      ; SRAM_ADDR[9]  ; 11.844 ;        ;        ; 11.963 ;
; SW[10]     ; SRAM_ADDR[10] ; 10.842 ;        ;        ; 10.993 ;
; SW[11]     ; SRAM_ADDR[11] ; 11.628 ;        ;        ; 11.623 ;
; SW[12]     ; SRAM_ADDR[12] ; 11.381 ;        ;        ; 11.643 ;
; SW[13]     ; SRAM_ADDR[13] ; 10.823 ;        ;        ; 10.873 ;
; SW[14]     ; SRAM_ADDR[14] ; 10.376 ;        ;        ; 10.530 ;
; SW[15]     ; SRAM_ADDR[15] ; 11.838 ;        ;        ; 11.958 ;
; SW[16]     ; SRAM_ADDR[16] ; 12.020 ;        ;        ; 12.188 ;
; SW[17]     ; SRAM_ADDR[17] ; 11.548 ;        ;        ; 11.552 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 11.337 ; 11.797 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 10.099 ; 10.371 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 9.966  ; 10.355 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 11.349 ; 11.746 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 10.353 ; 10.747 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 10.461 ; 10.892 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 10.352 ; 10.770 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 10.625 ; 11.077 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 11.616 ; 12.221 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 11.116 ; 11.573 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 9.790  ; 10.241 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 10.307 ; 10.940 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 11.438 ; 11.778 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 10.167 ; 10.727 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 9.888  ; 10.364 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 11.772 ; 12.247 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 11.390 ; 11.844 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 11.176 ; 11.768 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 10.420 ;        ;        ; 10.580 ;
; SW[0]      ; SRAM_ADDR[0]  ; 11.367 ;        ;        ; 11.462 ;
; SW[1]      ; SRAM_ADDR[1]  ; 10.211 ;        ;        ; 10.482 ;
; SW[2]      ; SRAM_ADDR[2]  ; 9.722  ;        ;        ; 9.893  ;
; SW[3]      ; SRAM_ADDR[3]  ; 11.136 ;        ;        ; 11.328 ;
; SW[4]      ; SRAM_ADDR[4]  ; 10.121 ;        ;        ; 10.288 ;
; SW[5]      ; SRAM_ADDR[5]  ; 10.314 ;        ;        ; 10.448 ;
; SW[6]      ; SRAM_ADDR[6]  ; 10.267 ;        ;        ; 10.452 ;
; SW[7]      ; SRAM_ADDR[7]  ; 11.007 ;        ;        ; 11.124 ;
; SW[8]      ; SRAM_ADDR[8]  ; 11.898 ;        ;        ; 11.899 ;
; SW[9]      ; SRAM_ADDR[9]  ; 11.394 ;        ;        ; 11.493 ;
; SW[10]     ; SRAM_ADDR[10] ; 10.426 ;        ;        ; 10.547 ;
; SW[11]     ; SRAM_ADDR[11] ; 11.181 ;        ;        ; 11.152 ;
; SW[12]     ; SRAM_ADDR[12] ; 10.964 ;        ;        ; 11.210 ;
; SW[13]     ; SRAM_ADDR[13] ; 10.368 ;        ;        ; 10.399 ;
; SW[14]     ; SRAM_ADDR[14] ; 9.937  ;        ;        ; 10.066 ;
; SW[15]     ; SRAM_ADDR[15] ; 11.440 ;        ;        ; 11.554 ;
; SW[16]     ; SRAM_ADDR[16] ; 11.519 ;        ;        ; 11.661 ;
; SW[17]     ; SRAM_ADDR[17] ; 11.024 ;        ;        ; 11.008 ;
+------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 12.302 ; 12.233 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.581 ; 12.512 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.323 ; 12.254 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.842 ; 12.773 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.842 ; 12.773 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.577 ; 12.508 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.863 ; 12.794 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.863 ; 12.794 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.557 ; 13.488 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.767 ; 13.679 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.065 ; 13.977 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.441 ; 13.353 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.468 ; 13.380 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.811 ; 12.723 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.302 ; 12.233 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.577 ; 12.508 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.843 ; 11.774 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.122 ; 12.053 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.864 ; 11.795 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.383 ; 12.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.383 ; 12.314 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.118 ; 12.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.404 ; 12.335 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.404 ; 12.335 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.098 ; 13.029 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.308 ; 13.220 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.606 ; 13.518 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.982 ; 12.894 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.009 ; 12.921 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.352 ; 12.264 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.843 ; 11.774 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.118 ; 12.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.803 ; 10.734 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.082 ; 11.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.824 ; 10.755 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.343 ; 11.274 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.343 ; 11.274 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.078 ; 11.009 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.364 ; 11.295 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.364 ; 11.295 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.058 ; 11.989 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.268 ; 12.180 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.566 ; 12.478 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.942 ; 11.854 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.969 ; 11.881 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.312 ; 11.224 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.803 ; 10.734 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.078 ; 11.009 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 10.144 ; 10.075 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.411 ; 10.342 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.164 ; 10.095 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.662 ; 10.593 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.662 ; 10.593 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.407 ; 10.338 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.682 ; 10.613 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.682 ; 10.613 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.348 ; 11.279 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.588 ; 11.500 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.874 ; 11.786 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.275 ; 11.187 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.301 ; 11.213 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.670 ; 10.582 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.144 ; 10.075 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.407 ; 10.338 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.539  ; 9.470  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.806  ; 9.737  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.559  ; 9.490  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.057 ; 9.988  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.057 ; 9.988  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.802  ; 9.733  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.077 ; 10.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.077 ; 10.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.743 ; 10.674 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.983 ; 10.895 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.269 ; 11.181 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.670 ; 10.582 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.696 ; 10.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.065 ; 9.977  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.539  ; 9.470  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.802  ; 9.733  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.571  ; 8.502  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.838  ; 8.769  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.591  ; 8.522  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.089  ; 9.020  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.089  ; 9.020  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.834  ; 8.765  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.109  ; 9.040  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.109  ; 9.040  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.775  ; 9.706  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.015 ; 9.927  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.301 ; 10.213 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.702  ; 9.614  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.728  ; 9.640  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.097  ; 9.009  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.571  ; 8.502  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.834  ; 8.765  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 12.111    ; 12.180    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.358    ; 12.427    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.131    ; 12.200    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.590    ; 12.659    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.590    ; 12.659    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.353    ; 12.422    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.614    ; 12.683    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.614    ; 12.683    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.352    ; 13.421    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.542    ; 13.630    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.822    ; 13.910    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.227    ; 13.315    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.255    ; 13.343    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.619    ; 12.707    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.111    ; 12.180    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.353    ; 12.422    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.551    ; 11.620    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.798    ; 11.867    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.571    ; 11.640    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.030    ; 12.099    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.030    ; 12.099    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.793    ; 11.862    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.054    ; 12.123    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.054    ; 12.123    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.792    ; 12.861    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.982    ; 13.070    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.262    ; 13.350    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.667    ; 12.755    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.695    ; 12.783    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.059    ; 12.147    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.551    ; 11.620    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.793    ; 11.862    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.554    ; 10.623    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.801    ; 10.870    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.574    ; 10.643    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.033    ; 11.102    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.033    ; 11.102    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.796    ; 10.865    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.057    ; 11.126    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.057    ; 11.126    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.795    ; 11.864    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.985    ; 12.073    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.265    ; 12.353    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.670    ; 11.758    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.698    ; 11.786    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.062    ; 11.150    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.554    ; 10.623    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.796    ; 10.865    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 9.878     ; 9.947     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.115    ; 10.184    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.897     ; 9.966     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.338    ; 10.407    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.338    ; 10.407    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.110    ; 10.179    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.361    ; 10.430    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.361    ; 10.430    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.069    ; 11.138    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.289    ; 11.377    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.558    ; 11.646    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.986    ; 11.074    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.014    ; 11.102    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.403    ; 10.491    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.878     ; 9.947     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.110    ; 10.179    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.297     ; 9.366     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.534     ; 9.603     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.316     ; 9.385     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.757     ; 9.826     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.757     ; 9.826     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.529     ; 9.598     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.780     ; 9.849     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.780     ; 9.849     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.488    ; 10.557    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.708    ; 10.796    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.977    ; 11.065    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.405    ; 10.493    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.433    ; 10.521    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.822     ; 9.910     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.297     ; 9.366     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.529     ; 9.598     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.370     ; 8.439     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.607     ; 8.676     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.389     ; 8.458     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.830     ; 8.899     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.830     ; 8.899     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.602     ; 8.671     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.853     ; 8.922     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.853     ; 8.922     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.561     ; 9.630     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.781     ; 9.869     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.050    ; 10.138    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.478     ; 9.566     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.506     ; 9.594     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.895     ; 8.983     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.370     ; 8.439     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.602     ; 8.671     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 6.074 ; 0.000         ;
; CLOCK_50                                       ; 6.632 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 7.393 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLOCK_50                                       ; 0.126 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.182 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.183 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.776  ; 0.000         ;
; CLOCK_50                                       ; 9.362  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.758 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                              ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 6.074 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.009      ;
; 6.074 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.009      ;
; 6.074 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.009      ;
; 6.074 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.009      ;
; 6.074 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.009      ;
; 6.074 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.009      ;
; 6.074 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.009      ;
; 6.081 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.002      ;
; 6.081 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.002      ;
; 6.081 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.002      ;
; 6.081 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.002      ;
; 6.081 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.002      ;
; 6.081 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.002      ;
; 6.081 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 3.002      ;
; 6.101 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.984      ;
; 6.101 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.984      ;
; 6.101 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.984      ;
; 6.101 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.984      ;
; 6.101 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.984      ;
; 6.101 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.984      ;
; 6.101 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.984      ;
; 6.108 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.977      ;
; 6.108 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.977      ;
; 6.108 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.977      ;
; 6.108 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.977      ;
; 6.108 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.977      ;
; 6.108 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.977      ;
; 6.108 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.977      ;
; 6.145 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.938      ;
; 6.145 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.938      ;
; 6.145 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.938      ;
; 6.145 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.938      ;
; 6.145 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.938      ;
; 6.145 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.938      ;
; 6.145 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.938      ;
; 6.172 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.913      ;
; 6.172 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.913      ;
; 6.172 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.913      ;
; 6.172 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.913      ;
; 6.172 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.913      ;
; 6.172 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.913      ;
; 6.172 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.913      ;
; 6.219 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.864      ;
; 6.219 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.864      ;
; 6.219 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.864      ;
; 6.219 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.864      ;
; 6.219 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.864      ;
; 6.219 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.864      ;
; 6.219 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.864      ;
; 6.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.842      ;
; 6.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.842      ;
; 6.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.842      ;
; 6.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.842      ;
; 6.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.842      ;
; 6.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.842      ;
; 6.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.842      ;
; 6.246 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.839      ;
; 6.246 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.839      ;
; 6.246 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.839      ;
; 6.246 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.839      ;
; 6.246 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.839      ;
; 6.246 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.839      ;
; 6.246 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.839      ;
; 6.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.835      ;
; 6.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.835      ;
; 6.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.835      ;
; 6.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.835      ;
; 6.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.835      ;
; 6.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.835      ;
; 6.248 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.835      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.813      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.813      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.813      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.813      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.813      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.813      ;
; 6.279 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.806      ;
; 6.279 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.806      ;
; 6.279 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.806      ;
; 6.279 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.806      ;
; 6.279 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.806      ;
; 6.279 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.806      ;
; 6.312 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.771      ;
; 6.312 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.771      ;
; 6.312 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.771      ;
; 6.312 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.771      ;
; 6.312 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.771      ;
; 6.312 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.771      ;
; 6.312 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.771      ;
; 6.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.742      ;
; 6.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.742      ;
; 6.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.742      ;
; 6.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.742      ;
; 6.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.742      ;
; 6.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.742      ;
; 6.386 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.697      ;
; 6.386 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.697      ;
; 6.386 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.697      ;
; 6.386 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.697      ;
; 6.386 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.697      ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                            ;
+-------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 6.632 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.503     ;
; 6.680 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.455     ;
; 6.696 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.439     ;
; 6.699 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.436     ;
; 6.700 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.435     ;
; 6.744 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.391     ;
; 6.748 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.387     ;
; 6.762 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.373     ;
; 6.763 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.372     ;
; 6.764 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.371     ;
; 6.767 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.386     ;
; 6.767 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.368     ;
; 6.768 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.367     ;
; 6.778 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.375     ;
; 6.812 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.323     ;
; 6.816 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.319     ;
; 6.826 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.309     ;
; 6.830 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.305     ;
; 6.831 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.322     ;
; 6.831 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.304     ;
; 6.832 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.303     ;
; 6.835 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.318     ;
; 6.835 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.300     ;
; 6.836 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.299     ;
; 6.842 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.311     ;
; 6.846 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.307     ;
; 6.859 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.294     ;
; 6.880 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.255     ;
; 6.884 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.251     ;
; 6.894 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.241     ;
; 6.898 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.237     ;
; 6.899 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.254     ;
; 6.899 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.236     ;
; 6.900 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.235     ;
; 6.903 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.250     ;
; 6.903 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.232     ;
; 6.910 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.243     ;
; 6.914 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.239     ;
; 6.923 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.230     ;
; 6.927 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.226     ;
; 6.948 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.187     ;
; 6.962 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.173     ;
; 6.966 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.169     ;
; 6.967 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.186     ;
; 6.967 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.168     ;
; 6.971 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.182     ;
; 6.978 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.175     ;
; 6.982 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.171     ;
; 6.991 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.162     ;
; 6.995 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.158     ;
; 7.030 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.105     ;
; 7.035 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.118     ;
; 7.039 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.114     ;
; 7.046 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.107     ;
; 7.050 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.103     ;
; 7.059 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.094     ;
; 7.063 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.090     ;
; 7.071 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.064     ;
; 7.119 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.016     ;
; 7.127 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.026     ;
; 7.131 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.022     ;
; 7.138 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 12.997     ;
; 7.201 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 12.934     ;
; 7.323 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 12.830     ;
; 7.334 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 12.819     ;
; 7.370 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.766     ;
; 7.375 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.779     ;
; 7.415 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 12.738     ;
; 7.434 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.702     ;
; 7.438 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.698     ;
; 7.439 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.715     ;
; 7.443 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.711     ;
; 7.502 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.634     ;
; 7.506 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.630     ;
; 7.507 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.647     ;
; 7.511 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.643     ;
; 7.570 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.566     ;
; 7.574 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.562     ;
; 7.575 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.579     ;
; 7.579 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.575     ;
; 7.638 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.498     ;
; 7.643 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.511     ;
; 7.647 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.507     ;
; 7.809 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.327     ;
; 7.931 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.223     ;
; 8.109 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.027     ;
; 8.173 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.963     ;
; 8.177 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.959     ;
; 8.241 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.895     ;
; 8.245 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.891     ;
; 8.255 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.901     ;
; 8.309 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.827     ;
; 8.313 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.823     ;
; 8.319 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.837     ;
; 8.323 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.833     ;
; 8.377 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.759     ;
; 8.387 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.769     ;
; 8.391 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.765     ;
; 8.455 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.701     ;
; 8.459 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.697     ;
+-------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 7.393 ; vram_control:vc|GPU_en ; w_y[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.520      ;
; 7.393 ; vram_control:vc|GPU_en ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.520      ;
; 7.460 ; vram_control:vc|GPU_en ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.455      ;
; 7.460 ; vram_control:vc|GPU_en ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.455      ;
; 7.460 ; vram_control:vc|GPU_en ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.455      ;
; 7.461 ; vram_control:vc|GPU_en ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.454      ;
; 7.461 ; vram_control:vc|GPU_en ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.454      ;
; 7.628 ; vram_control:vc|GPU_en ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.285      ;
; 7.630 ; vram_control:vc|GPU_en ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.283      ;
; 7.632 ; vram_control:vc|GPU_en ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.281      ;
; 7.651 ; vram_control:vc|GPU_en ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[6][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[5][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[0][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.666 ; vram_control:vc|GPU_en ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[7][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.690 ; vram_control:vc|GPU_en ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.697 ; vram_control:vc|GPU_en ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[0][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[4][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.705 ; vram_control:vc|GPU_en ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[2][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[6][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[4][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.794 ; vram_control:vc|GPU_en ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[2][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[2][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.126 ; display_out:dc|storing_color[15]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.467      ;
; 0.126 ; display_out:dc|storing_color[22]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.467      ;
; 0.127 ; display_out:dc|storing_color[13]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.468      ;
; 0.130 ; display_out:dc|storing_color[6]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.472      ;
; 0.130 ; display_out:dc|storing_color[19]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.471      ;
; 0.130 ; display_out:dc|storing_color[21]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.471      ;
; 0.134 ; display_out:dc|storing_color[11]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.475      ;
; 0.134 ; display_out:dc|storing_color[23]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.475      ;
; 0.136 ; display_out:dc|storing_color[4]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.478      ;
; 0.142 ; display_out:dc|storing_color[5]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.484      ;
; 0.142 ; display_out:dc|storing_color[14]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.483      ;
; 0.143 ; display_out:dc|storing_color[20]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.484      ;
; 0.146 ; display_out:dc|storing_color[3]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.488      ;
; 0.147 ; display_out:dc|storing_color[7]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.489      ;
; 0.151 ; display_out:dc|storing_color[12]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.236      ; 0.491      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.222 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.549      ;
; 0.224 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.551      ;
; 0.224 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.350      ;
; 0.271 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.598      ;
; 0.278 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.605      ;
; 0.284 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.410      ;
; 0.289 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.235      ; 0.628      ;
; 0.289 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.415      ;
; 0.299 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.235      ; 0.638      ;
; 0.300 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.636      ;
; 0.309 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.636      ;
; 0.309 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.435      ;
; 0.314 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.440      ;
; 0.320 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.645      ;
; 0.323 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.650      ;
; 0.326 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.250      ; 0.660      ;
; 0.368 ; vram_control:vc|VGA_data_hold[5]                      ; display_out:dc|storing_color[11]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.824      ; 1.346      ;
; 0.371 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.497      ;
; 0.372 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.699      ;
; 0.376 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.502      ;
; 0.377 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.702      ;
; 0.380 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.707      ;
; 0.383 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.710      ;
; 0.385 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.259      ; 0.728      ;
; 0.414 ; vram_control:vc|VGA_data_hold[6]                      ; display_out:dc|storing_color[12]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.824      ; 1.392      ;
; 0.414 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.250      ; 0.748      ;
; 0.422 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.749      ;
; 0.427 ; vram_control:vc|VGA_data_hold[14]                     ; display_out:dc|storing_color[23]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.826      ; 1.407      ;
; 0.429 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.756      ;
; 0.430 ; vram_control:vc|VGA_data_hold[13]                     ; display_out:dc|storing_color[22]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.818      ; 1.402      ;
; 0.431 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.756      ;
; 0.436 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.773      ;
; 0.447 ; vram_control:vc|VGA_data_hold[9]                      ; display_out:dc|storing_color[15]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.822      ; 1.423      ;
; 0.447 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.772      ;
; 0.449 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.454 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.457 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.459 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|storing_addr[9]                                                                                             ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.047      ; 0.590      ;
; 0.459 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.462 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.466 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.791      ;
; 0.466 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.794      ;
; 0.467 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.594      ;
; 0.470 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.596      ;
; 0.478 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.803      ;
; 0.479 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.235      ; 0.818      ;
; 0.479 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.606      ;
; 0.485 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.612      ;
; 0.486 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.613      ;
; 0.487 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.614      ;
; 0.488 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.250      ; 0.822      ;
; 0.490 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.817      ;
; 0.493 ; vram_control:vc|VGA_data_hold[2]                      ; display_out:dc|storing_color[5]                                                                                            ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.826      ; 1.473      ;
; 0.504 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.829      ;
; 0.506 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.632      ;
; 0.509 ; vram_control:vc|VGA_data_hold[1]                      ; display_out:dc|storing_color[4]                                                                                            ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.826      ; 1.489      ;
; 0.511 ; display_out:dc|storing_addr[7]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.838      ;
; 0.512 ; vram_control:vc|VGA_data_hold[10]                     ; display_out:dc|storing_color[19]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.824      ; 1.490      ;
; 0.512 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.515 ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.517 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.520 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|flag_ld                                                                                                     ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.523 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.182 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.314      ;
; 0.196 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.321      ;
; 0.197 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.322      ;
; 0.308 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.433      ;
; 0.309 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.434      ;
; 0.479 ; vram_control:vc|counter[0]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.604      ;
; 0.532 ; vram_control:vc|counter[2]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.657      ;
; 0.626 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.751      ;
; 0.971 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 0.725      ;
; 1.065 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.175      ;
; 1.065 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.175      ;
; 1.073 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 0.827      ;
; 1.237 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 0.991      ;
; 1.279 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.033      ;
; 1.281 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.035      ;
; 1.293 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.047      ;
; 1.332 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.086      ;
; 1.341 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.492      ;
; 1.341 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.492      ;
; 1.344 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.495      ;
; 1.344 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.495      ;
; 1.346 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.100      ;
; 1.378 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.132      ;
; 1.426 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.180      ;
; 1.494 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.612      ;
; 1.494 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.612      ;
; 1.494 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.612      ;
; 1.494 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.612      ;
; 1.494 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.612      ;
; 1.494 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.612      ;
; 1.494 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.612      ;
; 1.495 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.646      ;
; 1.495 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.646      ;
; 1.500 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.651      ;
; 1.500 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.651      ;
; 1.520 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.636      ;
; 1.520 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.636      ;
; 1.520 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.636      ;
; 1.520 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.636      ;
; 1.520 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.636      ;
; 1.520 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.636      ;
; 1.520 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.636      ;
; 1.548 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.302      ;
; 1.624 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.363      ;
; 1.624 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.363      ;
; 1.635 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.786      ;
; 1.635 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.786      ;
; 1.674 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.827      ;
; 1.674 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.827      ;
; 1.674 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.784      ;
; 1.674 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.784      ;
; 1.681 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.449     ; 1.416      ;
; 1.681 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.449     ; 1.416      ;
; 1.697 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.436      ;
; 1.697 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.436      ;
; 1.698 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.859      ;
; 1.698 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.859      ;
; 1.699 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.438      ;
; 1.699 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.438      ;
; 1.723 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.884      ;
; 1.723 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.884      ;
; 1.737 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.881      ;
; 1.737 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.881      ;
; 1.737 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.881      ;
; 1.737 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.881      ;
; 1.737 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.881      ;
; 1.737 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.881      ;
; 1.737 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.881      ;
; 1.740 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.884      ;
; 1.740 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.884      ;
; 1.740 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.884      ;
; 1.740 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.884      ;
; 1.740 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.884      ;
; 1.740 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.884      ;
; 1.740 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.884      ;
; 1.757 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.899      ;
; 1.757 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.899      ;
; 1.757 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.899      ;
; 1.757 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.899      ;
; 1.757 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.899      ;
; 1.757 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.899      ;
; 1.757 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.899      ;
; 1.760 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.923      ;
; 1.760 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.923      ;
; 1.760 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.902      ;
; 1.760 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.902      ;
; 1.760 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.902      ;
; 1.760 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.902      ;
; 1.760 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.902      ;
; 1.760 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.902      ;
; 1.760 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.902      ;
; 1.790 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.434     ; 1.540      ;
; 1.795 ; w_y[3]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.958      ;
; 1.795 ; w_y[3]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.958      ;
; 1.802 ; w_x[6]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.955      ;
; 1.802 ; w_x[6]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.955      ;
; 1.812 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.973      ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.183 ; w_x[8]       ; w_x[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; w_x[9]       ; w_x[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; w_y[2]       ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[3]       ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[4]       ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[5]       ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[6]       ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[7]       ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[8]       ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[9]       ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.189 ; color[0][19] ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.313      ;
; 0.190 ; count[0]     ; count[0]     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; w_x[0]       ; w_x[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[6][6]  ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[5][6]  ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[2][6]  ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[7][13] ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[5][20] ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[3][20] ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[6][21] ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; w_y[0]       ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.314      ;
; 0.191 ; color[6][13] ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; color[7][21] ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.315      ;
; 0.192 ; color[3][3]  ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.316      ;
; 0.192 ; color[5][23] ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.316      ;
; 0.193 ; color[3][7]  ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; color[0][15] ; color[7][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; color[0][21] ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; color[5][21] ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; color[0][23] ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.317      ;
; 0.194 ; color[2][3]  ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[7][3]  ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[6][3]  ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[0][4]  ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[6][4]  ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[3][11] ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[3][12] ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[0][13] ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[3][13] ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[4][14] ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[2][14] ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[3][21] ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.195 ; color[5][3]  ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[5][4]  ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[3][4]  ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[2][5]  ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[1][22] ; color[0][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[0][6]  ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[7][7]  ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[5][7]  ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[0][12] ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[5][13] ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.196 ; color[6][7]  ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.320      ;
; 0.196 ; color[7][23] ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.320      ;
; 0.197 ; color[0][14] ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.321      ;
; 0.197 ; color[2][15] ; color[1][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.321      ;
; 0.198 ; color[2][4]  ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.322      ;
; 0.198 ; color[1][12] ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.322      ;
; 0.198 ; color[1][13] ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.322      ;
; 0.199 ; color[2][12] ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.323      ;
; 0.199 ; color[2][20] ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.323      ;
; 0.200 ; color[3][15] ; color[2][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.324      ;
; 0.247 ; color[4][23] ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.371      ;
; 0.248 ; color[4][13] ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.372      ;
; 0.248 ; color[6][15] ; color[5][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.372      ;
; 0.249 ; color[0][7]  ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; color[5][14] ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; color[7][15] ; color[6][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; color[0][20] ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.250 ; color[7][4]  ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; color[7][6]  ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; color[0][11] ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; color[6][11] ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.251 ; color[2][22] ; color[1][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.375      ;
; 0.251 ; color[6][23] ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.375      ;
; 0.252 ; color[1][6]  ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.376      ;
; 0.253 ; color[1][4]  ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.377      ;
; 0.253 ; color[0][5]  ; color[4][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.377      ;
; 0.255 ; color[2][7]  ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.379      ;
; 0.255 ; color[2][13] ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.379      ;
; 0.259 ; color[4][11] ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.383      ;
; 0.262 ; color[7][20] ; color[6][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.386      ;
; 0.263 ; color[4][3]  ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; color[4][4]  ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; color[4][22] ; color[3][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; color[2][23] ; color[1][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.264 ; color[4][6]  ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.388      ;
; 0.264 ; color[4][20] ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.388      ;
; 0.264 ; color[4][21] ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.388      ;
; 0.265 ; color[4][7]  ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.389      ;
; 0.265 ; color[1][15] ; color[0][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.389      ;
; 0.266 ; color[1][5]  ; color[0][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; color[1][14] ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.390      ;
; 0.267 ; color[1][3]  ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; color[1][19] ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; color[3][14] ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; color[2][21] ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.391      ;
; 0.268 ; color[2][11] ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.392      ;
; 0.268 ; color[4][15] ; color[3][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.394      ;
; 0.269 ; color[1][20] ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.393      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[0]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[10]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[12]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[14]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[15]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[1]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[2]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[3]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[4]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[5]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[6]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[7]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[8]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[9]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_en|clk                     ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[0]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[10]|clk          ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[12]|clk          ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[14]|clk          ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[1]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[2]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[3]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[4]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[5]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[6]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[7]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[8]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[9]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[0]|clk                 ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[1]|clk                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.362 ; 9.592        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.362 ; 9.592        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.365 ; 9.595        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.365 ; 9.595        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[4]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[5]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[6]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[7]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[8]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[10]                                                                                                  ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[13]                                                                                                  ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[14]                                                                                                  ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                                                                                                   ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                                                                                                   ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[0]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[1]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[2]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[3]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[4]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[5]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[6]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[7]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[8]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[9]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[11]                                                                                           ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[13]                                                                                           ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[14]                                                                                           ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[15]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[11]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[12]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[16]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[17]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[18]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[19]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing                                                                                                     ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[12]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[19]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[20]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[21]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[22]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[23]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[3]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[4]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[5]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[6]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[7]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ;
; 9.426 ; 9.610        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.426 ; 9.610        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.426 ; 9.610        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[15]                                                                                                  ;
; 9.426 ; 9.610        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[10]                                                                                                  ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                            ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target       ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+--------------+
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][5]  ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][5]  ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][5]  ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][11] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][11] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[0]     ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[14]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[15]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[16]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[17]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[18]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[19]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[20]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[21]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[22]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[23]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[24]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[25]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[26]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[10]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[11]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[12]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[13]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[1]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[2]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[3]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[4]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[5]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[6]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[7]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[8]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[9]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[0]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[1]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[2]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[3]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[4]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[5]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[6]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[7]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[8]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[9]       ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][11] ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][12] ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][14] ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][19] ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][20] ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+--------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; 2.980 ; 3.706 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; 2.980 ; 3.706 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 1.708 ; 2.424 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.566 ; 2.288 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.708 ; 2.424 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.542 ; 2.252 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.637 ; 2.346 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.625 ; 2.345 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.691 ; 2.398 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.503 ; 2.220 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 1.479 ; 2.190 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.296 ; 1.945 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.387 ; 2.036 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.350 ; 2.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.373 ; 2.026 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.587 ; 2.275 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.499 ; 2.205 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.495 ; 2.203 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.678 ; 2.389 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; -2.013 ; -2.781 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; -2.013 ; -2.781 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.800 ; -1.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.067 ; -1.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.205 ; -1.907 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.043 ; -1.733 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.137 ; -1.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.127 ; -1.833 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.021 ; -1.708 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.004 ; -1.700 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.981 ; -1.672 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.800 ; -1.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.898 ; -1.537 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.857 ; -1.504 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.883 ; -1.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.088 ; -1.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.000 ; -1.686 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.994 ; -1.682 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.179 ; -1.876 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.620 ; 8.854 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.303 ; 7.518 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.519 ; 7.726 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.997 ; 7.157 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.777 ; 8.021 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.362 ; 7.556 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.432 ; 7.613 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.683 ; 7.826 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.982 ; 8.176 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.358 ; 8.606 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.477 ; 8.635 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.356 ; 7.506 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.663 ; 7.839 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 8.298 ; 8.506 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.446 ; 7.588 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.279 ; 7.415 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.620 ; 8.854 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.423 ; 8.647 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.943 ; 8.157 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 7.567 ; 7.699 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 7.915 ; 8.480 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.957 ; 7.421 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 7.151 ; 7.640 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.800 ; 8.356 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.972 ; 7.442 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.562 ; 8.096 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.915 ; 8.480 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 7.157 ; 7.657 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.478 ; 8.035 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.261 ; 7.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 7.012 ; 7.478 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.900 ; 7.372 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.584 ; 8.119 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.606 ; 8.182 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.676 ; 8.231 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.362 ; 7.858 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 7.009 ; 6.968 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 7.426 ; 7.948 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 7.760 ; 7.809 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 6.956 ; 6.974 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 6.630 ; 6.483 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 6.634 ; 6.427 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 6.956 ; 6.974 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 6.506 ; 6.712 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 6.394 ; 6.570 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 6.374 ; 6.555 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 6.455 ; 6.637 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 6.521 ; 6.719 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 6.530 ; 6.171 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.497 ; 3.901 ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 7.164 ; 7.191 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 7.164 ; 7.191 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 6.567 ; 6.512 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 6.633 ; 6.605 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 6.870 ; 7.072 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 6.608 ; 6.790 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 6.563 ; 6.750 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 6.677 ; 6.870 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 6.592 ; 6.733 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 5.388 ; 5.533 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 7.218 ; 7.445 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 6.876 ; 6.934 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 6.358 ; 6.279 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 6.224 ; 6.133 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 5.949 ; 6.056 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 6.155 ; 6.303 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 6.833 ; 7.033 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 6.928 ; 7.125 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 7.218 ; 7.445 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.617 ; 6.930 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.497 ; 3.901 ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.961 ; 8.208 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.314 ; 7.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.963 ; 7.205 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.556 ; 6.743 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.433 ; 7.688 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.064 ; 7.217 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.956 ; 7.127 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.085 ; 7.253 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.296 ; 7.529 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.703 ; 7.964 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.787 ; 7.984 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.930 ; 7.097 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.237 ; 7.429 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.769 ; 7.999 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.903 ; 7.086 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.737 ; 6.914 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.961 ; 8.208 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.596 ; 7.900 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.424 ; 7.658 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 7.136 ; 7.186 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 7.459 ; 7.724 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.690 ; 6.892 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.885 ; 7.113 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.394 ; 7.701 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.707 ; 6.916 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.295 ; 7.567 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.459 ; 7.724 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.768 ; 7.004 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.193 ; 7.472 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.995 ; 7.240 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.613 ; 6.800 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.812 ; 7.043 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.367 ; 7.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.148 ; 7.424 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.261 ; 7.562 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.974 ; 7.206 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.496 ; 6.714 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.838 ; 7.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 7.247 ; 7.555 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 6.738 ; 7.132 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 5.759 ; 6.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 4.903 ; 5.194 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 6.475 ; 6.960 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 6.648 ; 7.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 6.467 ; 6.863 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 6.132 ; 6.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 5.729 ; 6.047 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 4.753 ; 4.982 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 5.798 ; 6.173 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 6.738 ; 7.132 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 4.545 ; 4.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 4.668 ; 4.900 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 5.511 ; 5.812 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 6.172 ; 6.542 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 5.175 ; 5.436 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 6.469 ; 6.843 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.430 ; 7.677 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.783 ; 7.078 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.432 ; 6.674 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.018 ; 6.212 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.902 ; 7.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.533 ; 6.686 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.425 ; 6.596 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.554 ; 6.722 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.765 ; 6.985 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.172 ; 7.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.256 ; 7.440 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.399 ; 6.566 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.706 ; 6.898 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.238 ; 7.468 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.372 ; 6.555 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.206 ; 6.383 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.430 ; 7.677 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.065 ; 7.369 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.893 ; 7.127 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 6.565 ; 6.655 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.888 ; 7.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.119 ; 6.361 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.314 ; 6.582 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.767 ; 7.064 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.136 ; 6.385 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.724 ; 7.036 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.888 ; 7.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.197 ; 6.473 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.517 ; 6.848 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.424 ; 6.709 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.986 ; 6.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.940 ; 6.187 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.622 ; 6.931 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.577 ; 6.893 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.635 ; 6.928 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.403 ; 6.675 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.965 ; 6.143 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.267 ; 6.518 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 6.716 ; 6.984 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 5.342 ; 5.651 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.235 ; 5.541 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 5.342 ; 5.651 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 5.307 ; 5.623 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 5.259 ; 5.540 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.242 ; 5.546 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 5.708 ; 6.047 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.983 ; 5.199 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 5.333 ; 5.617 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 5.267 ; 5.552 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 5.708 ; 6.047 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.713 ; 4.901 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 5.709 ; 6.024 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.817 ; 5.041 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.960 ; 5.211 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.709 ; 6.024 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.040 ; 5.251 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 5.333 ; 5.574 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.309 ; 5.544 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.013 ; 6.336 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.309 ; 5.544 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.445 ; 5.675 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.101 ; 6.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.775 ; 6.061 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.753 ; 6.017 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.857 ; 6.150 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.835 ; 6.133 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.616 ; 6.965 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.353 ; 6.612 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.593 ; 5.848 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.912 ; 6.206 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.497 ; 6.802 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.693 ; 5.945 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.578 ; 5.839 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.816 ; 7.154 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.510 ; 6.879 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.025 ; 6.325 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.725 ; 6.008 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.689 ; 5.984 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.073 ; 6.360 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.259 ; 6.568 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.883 ; 7.256 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.088 ; 6.379 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.655 ; 7.007 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.994 ; 7.375 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.266 ; 6.586 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.574 ; 6.947 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.370 ; 6.697 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.130 ; 6.418 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.023 ; 6.317 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.679 ; 7.033 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.700 ; 7.093 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.764 ; 7.136 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.462 ; 6.778 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.689 ; 5.984 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 6.494 ; 6.815 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 6.409 ; 6.790 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 5.347 ; 5.537 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 5.995 ; 5.988 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 5.347 ; 5.537 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 6.227 ; 6.515 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 5.542 ; 5.788 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 5.361 ; 5.580 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 5.412 ; 5.631 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 5.415 ; 5.613 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 5.558 ; 5.792 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 5.572 ; 5.316 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.366 ; 3.779 ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 5.708 ; 5.949 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 6.313 ; 6.617 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 5.718 ; 5.952 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 5.763 ; 6.020 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 5.990 ; 6.270 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 5.803 ; 6.048 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 5.761 ; 6.022 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 5.853 ; 6.111 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 5.708 ; 5.949 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 4.715 ; 4.890 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 5.007 ; 5.154 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 5.754 ; 5.985 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 5.502 ; 5.707 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 5.408 ; 5.603 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 5.007 ; 5.154 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 5.194 ; 5.390 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 5.856 ; 6.093 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 5.882 ; 6.130 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 6.162 ; 6.436 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.040 ; 6.234 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.366 ; 3.779 ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.383 ; 4.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.114 ; 5.334 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.859 ; 5.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.451 ; 4.666 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.286 ; 5.600 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.765 ; 5.027 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.828 ; 5.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.900 ; 5.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.106 ; 5.412 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.538 ; 5.847 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.641 ; 5.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.548 ; 4.681 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.847 ; 5.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.719 ; 6.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.542 ; 4.739 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.383 ; 4.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.919 ; 6.220 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.201 ; 5.512 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.236 ; 5.522 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 4.446 ; 4.653 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.400 ; 4.569 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.400 ; 4.569 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.726 ; 4.961 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.423 ; 5.660 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.410 ; 4.582 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.981 ; 5.214 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.423 ; 5.698 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.753 ; 4.910 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.182 ; 5.488 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.840 ; 5.069 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.721 ; 4.921 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.767 ; 4.931 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.274 ; 5.536 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.020 ; 5.296 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.346 ; 5.650 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 4.984 ; 5.197 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.246 ; 5.479 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 5.627 ; 5.802 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 5.966 ; 6.285 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 4.133 ; 4.346 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 5.301 ; 5.603 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 4.476 ; 4.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 5.986 ; 6.452 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 6.152 ; 6.585 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 5.978 ; 6.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 5.657 ; 6.062 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 5.271 ; 5.576 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 4.334 ; 4.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 5.336 ; 5.696 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 6.276 ; 6.657 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 4.133 ; 4.346 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 4.251 ; 4.474 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 5.061 ; 5.351 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 5.694 ; 6.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 4.739 ; 4.989 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 6.017 ; 6.379 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.679 ; 4.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.845 ; 4.994 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.679 ; 4.785 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.680 ; 4.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.168 ; 5.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.892 ; 4.938 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.947 ; 4.980 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.949 ; 4.987 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.104 ; 5.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.824 ; 5.906 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.612 ; 5.741 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.919 ; 4.936 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.214 ; 5.258 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.829 ; 5.865 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.002 ; 5.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.842 ; 4.848 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.116 ; 6.187 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.680 ; 5.841 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.456 ; 5.496 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.389 ; 5.382 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.736 ; 4.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.824 ; 4.826 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.999 ; 5.025 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.636 ; 5.688 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.826 ; 4.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.404 ; 5.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.752 ; 5.812 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.000 ; 5.036 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.326 ; 5.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.116 ; 5.158 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.888 ; 4.856 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.761 ; 4.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.432 ; 5.501 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.456 ; 5.528 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.508 ; 5.558 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.196 ; 5.227 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.736 ; 5.002 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 4.925 ; 5.216 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 5.456 ; 5.808 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 4.791 ; 5.053 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 4.791 ; 5.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 4.893 ; 5.177 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 4.859 ; 5.154 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 4.792 ; 5.053 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 4.805 ; 5.095 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 4.284 ; 4.463 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.542 ; 4.747 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 4.891 ; 5.164 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 4.821 ; 5.083 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 5.243 ; 5.556 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.284 ; 4.463 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 4.394 ; 4.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.394 ; 4.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.532 ; 4.774 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.251 ; 5.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 4.597 ; 4.798 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.878 ; 5.108 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; KEY[2]     ; SRAM_ADDR[0]  ;       ; 6.987 ; 7.474 ;       ;
; KEY[2]     ; SRAM_ADDR[1]  ;       ; 6.240 ; 6.740 ;       ;
; KEY[2]     ; SRAM_ADDR[2]  ;       ; 6.106 ; 6.721 ;       ;
; KEY[2]     ; SRAM_ADDR[3]  ;       ; 6.951 ; 7.475 ;       ;
; KEY[2]     ; SRAM_ADDR[4]  ;       ; 6.333 ; 6.927 ;       ;
; KEY[2]     ; SRAM_ADDR[5]  ;       ; 6.383 ; 6.992 ;       ;
; KEY[2]     ; SRAM_ADDR[6]  ;       ; 6.334 ; 6.910 ;       ;
; KEY[2]     ; SRAM_ADDR[7]  ;       ; 6.574 ; 7.049 ;       ;
; KEY[2]     ; SRAM_ADDR[8]  ;       ; 7.209 ; 7.764 ;       ;
; KEY[2]     ; SRAM_ADDR[9]  ;       ; 7.033 ; 7.544 ;       ;
; KEY[2]     ; SRAM_ADDR[10] ;       ; 6.044 ; 6.628 ;       ;
; KEY[2]     ; SRAM_ADDR[11] ;       ; 6.378 ; 6.936 ;       ;
; KEY[2]     ; SRAM_ADDR[12] ;       ; 7.215 ; 7.806 ;       ;
; KEY[2]     ; SRAM_ADDR[13] ;       ; 6.281 ; 6.886 ;       ;
; KEY[2]     ; SRAM_ADDR[14] ;       ; 6.109 ; 6.721 ;       ;
; KEY[2]     ; SRAM_ADDR[15] ;       ; 7.423 ; 7.997 ;       ;
; KEY[2]     ; SRAM_ADDR[16] ;       ; 7.096 ; 7.581 ;       ;
; KEY[2]     ; SRAM_ADDR[17] ;       ; 6.904 ; 7.485 ;       ;
; KEY[2]     ; SRAM_OE_N     ; 6.108 ;       ;       ; 7.087 ;
; SW[0]      ; SRAM_ADDR[0]  ; 6.664 ;       ;       ; 7.694 ;
; SW[1]      ; SRAM_ADDR[1]  ; 6.110 ;       ;       ; 7.082 ;
; SW[2]      ; SRAM_ADDR[2]  ; 5.778 ;       ;       ; 6.676 ;
; SW[3]      ; SRAM_ADDR[3]  ; 6.550 ;       ;       ; 7.576 ;
; SW[4]      ; SRAM_ADDR[4]  ; 6.010 ;       ;       ; 6.952 ;
; SW[5]      ; SRAM_ADDR[5]  ; 6.070 ;       ;       ; 7.011 ;
; SW[6]      ; SRAM_ADDR[6]  ; 6.080 ;       ;       ; 7.035 ;
; SW[7]      ; SRAM_ADDR[7]  ; 6.486 ;       ;       ; 7.497 ;
; SW[8]      ; SRAM_ADDR[8]  ; 6.989 ;       ;       ; 8.007 ;
; SW[9]      ; SRAM_ADDR[9]  ; 6.893 ;       ;       ; 7.856 ;
; SW[10]     ; SRAM_ADDR[10] ; 6.166 ;       ;       ; 7.104 ;
; SW[11]     ; SRAM_ADDR[11] ; 6.494 ;       ;       ; 7.480 ;
; SW[12]     ; SRAM_ADDR[12] ; 6.727 ;       ;       ; 7.686 ;
; SW[13]     ; SRAM_ADDR[13] ; 6.093 ;       ;       ; 7.011 ;
; SW[14]     ; SRAM_ADDR[14] ; 5.880 ;       ;       ; 6.794 ;
; SW[15]     ; SRAM_ADDR[15] ; 6.926 ;       ;       ; 7.902 ;
; SW[16]     ; SRAM_ADDR[16] ; 6.811 ;       ;       ; 7.854 ;
; SW[17]     ; SRAM_ADDR[17] ; 6.441 ;       ;       ; 7.389 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; KEY[2]     ; SRAM_ADDR[0]  ;       ; 6.715 ; 7.210 ;       ;
; KEY[2]     ; SRAM_ADDR[1]  ;       ; 5.984 ; 6.481 ;       ;
; KEY[2]     ; SRAM_ADDR[2]  ;       ; 5.889 ; 6.494 ;       ;
; KEY[2]     ; SRAM_ADDR[3]  ;       ; 6.682 ; 7.212 ;       ;
; KEY[2]     ; SRAM_ADDR[4]  ;       ; 6.108 ; 6.692 ;       ;
; KEY[2]     ; SRAM_ADDR[5]  ;       ; 6.154 ; 6.753 ;       ;
; KEY[2]     ; SRAM_ADDR[6]  ;       ; 6.109 ; 6.677 ;       ;
; KEY[2]     ; SRAM_ADDR[7]  ;       ; 6.340 ; 6.810 ;       ;
; KEY[2]     ; SRAM_ADDR[8]  ;       ; 6.916 ; 7.470 ;       ;
; KEY[2]     ; SRAM_ADDR[9]  ;       ; 6.815 ; 7.320 ;       ;
; KEY[2]     ; SRAM_ADDR[10] ;       ; 5.831 ; 6.409 ;       ;
; KEY[2]     ; SRAM_ADDR[11] ;       ; 6.153 ; 6.704 ;       ;
; KEY[2]     ; SRAM_ADDR[12] ;       ; 6.961 ; 7.538 ;       ;
; KEY[2]     ; SRAM_ADDR[13] ;       ; 6.027 ; 6.631 ;       ;
; KEY[2]     ; SRAM_ADDR[14] ;       ; 5.862 ; 6.472 ;       ;
; KEY[2]     ; SRAM_ADDR[15] ;       ; 7.181 ; 7.738 ;       ;
; KEY[2]     ; SRAM_ADDR[16] ;       ; 6.807 ; 7.294 ;       ;
; KEY[2]     ; SRAM_ADDR[17] ;       ; 6.601 ; 7.180 ;       ;
; KEY[2]     ; SRAM_OE_N     ; 5.889 ;       ;       ; 6.845 ;
; SW[0]      ; SRAM_ADDR[0]  ; 6.391 ;       ;       ; 7.381 ;
; SW[1]      ; SRAM_ADDR[1]  ; 5.835 ;       ;       ; 6.780 ;
; SW[2]      ; SRAM_ADDR[2]  ; 5.576 ;       ;       ; 6.455 ;
; SW[3]      ; SRAM_ADDR[3]  ; 6.303 ;       ;       ; 7.292 ;
; SW[4]      ; SRAM_ADDR[4]  ; 5.771 ;       ;       ; 6.690 ;
; SW[5]      ; SRAM_ADDR[5]  ; 5.849 ;       ;       ; 6.761 ;
; SW[6]      ; SRAM_ADDR[6]  ; 5.839 ;       ;       ; 6.770 ;
; SW[7]      ; SRAM_ADDR[7]  ; 6.228 ;       ;       ; 7.213 ;
; SW[8]      ; SRAM_ADDR[8]  ; 6.707 ;       ;       ; 7.698 ;
; SW[9]      ; SRAM_ADDR[9]  ; 6.652 ;       ;       ; 7.593 ;
; SW[10]     ; SRAM_ADDR[10] ; 5.943 ;       ;       ; 6.851 ;
; SW[11]     ; SRAM_ADDR[11] ; 6.258 ;       ;       ; 7.213 ;
; SW[12]     ; SRAM_ADDR[12] ; 6.501 ;       ;       ; 7.440 ;
; SW[13]     ; SRAM_ADDR[13] ; 5.851 ;       ;       ; 6.744 ;
; SW[14]     ; SRAM_ADDR[14] ; 5.645 ;       ;       ; 6.535 ;
; SW[15]     ; SRAM_ADDR[15] ; 6.709 ;       ;       ; 7.667 ;
; SW[16]     ; SRAM_ADDR[16] ; 6.537 ;       ;       ; 7.551 ;
; SW[17]     ; SRAM_ADDR[17] ; 6.159 ;       ;       ; 7.083 ;
+------------+---------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.024 ; 7.010 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.153 ; 7.139 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.035 ; 7.021 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.286 ; 7.272 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.286 ; 7.272 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.151 ; 7.137 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.299 ; 7.285 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.299 ; 7.285 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.680 ; 7.666 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.843 ; 7.842 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.000 ; 7.999 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.665 ; 7.664 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.677 ; 7.676 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.312 ; 7.311 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.024 ; 7.010 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.151 ; 7.137 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 6.511 ; 6.497 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.640 ; 6.626 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.522 ; 6.508 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.773 ; 6.759 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.773 ; 6.759 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.638 ; 6.624 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.786 ; 6.772 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.786 ; 6.772 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.167 ; 7.153 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.330 ; 7.329 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.487 ; 7.486 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.152 ; 7.151 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.164 ; 7.163 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.799 ; 6.798 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.511 ; 6.497 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.638 ; 6.624 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.980 ; 5.966 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.109 ; 6.095 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.991 ; 5.977 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.242 ; 6.228 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.242 ; 6.228 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.107 ; 6.093 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.255 ; 6.241 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.255 ; 6.241 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.636 ; 6.622 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.799 ; 6.798 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.956 ; 6.955 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.621 ; 6.620 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.633 ; 6.632 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.268 ; 6.267 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.980 ; 5.966 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.107 ; 6.093 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.702 ; 5.688 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.826 ; 5.812 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.712 ; 5.698 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.953 ; 5.939 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.953 ; 5.939 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.824 ; 5.810 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.966 ; 5.952 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.966 ; 5.952 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.332 ; 6.318 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.497 ; 6.496 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.648 ; 6.647 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.326 ; 6.325 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.338 ; 6.337 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.987 ; 5.986 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.702 ; 5.688 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.824 ; 5.810 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.259 ; 5.245 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.383 ; 5.369 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.269 ; 5.255 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.510 ; 5.496 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.510 ; 5.496 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.381 ; 5.367 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.523 ; 5.509 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.523 ; 5.509 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.889 ; 5.875 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.054 ; 6.053 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.205 ; 6.204 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.883 ; 5.882 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.895 ; 5.894 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.544 ; 5.543 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.259 ; 5.245 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.381 ; 5.367 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.749 ; 4.735 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.873 ; 4.859 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.759 ; 4.745 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.000 ; 4.986 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.000 ; 4.986 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.871 ; 4.857 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.013 ; 4.999 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.013 ; 4.999 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.379 ; 5.365 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.544 ; 5.543 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.695 ; 5.694 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.373 ; 5.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.385 ; 5.384 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.034 ; 5.033 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.749 ; 4.735 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.871 ; 4.857 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.966     ; 6.980     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.115     ; 7.129     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.979     ; 6.993     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.259     ; 7.273     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.259     ; 7.273     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.111     ; 7.125     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.275     ; 7.289     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.275     ; 7.289     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.732     ; 7.746     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.921     ; 7.922     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.094     ; 8.095     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.719     ; 7.720     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.736     ; 7.737     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.325     ; 7.326     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.966     ; 6.980     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.111     ; 7.125     ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 6.712     ; 6.726     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.861     ; 6.875     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.725     ; 6.739     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.005     ; 7.019     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.005     ; 7.019     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.857     ; 6.871     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.021     ; 7.035     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.021     ; 7.035     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.478     ; 7.492     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.667     ; 7.668     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.840     ; 7.841     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.465     ; 7.466     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.482     ; 7.483     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.071     ; 7.072     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.712     ; 6.726     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.857     ; 6.871     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 6.141     ; 6.155     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.290     ; 6.304     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.154     ; 6.168     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.434     ; 6.448     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.434     ; 6.448     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.286     ; 6.300     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.450     ; 6.464     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.450     ; 6.464     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.907     ; 6.921     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.096     ; 7.097     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.269     ; 7.270     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.894     ; 6.895     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.911     ; 6.912     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.500     ; 6.501     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.141     ; 6.155     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.286     ; 6.300     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.980     ; 5.994     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.123     ; 6.137     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.992     ; 6.006     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.261     ; 6.275     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.261     ; 6.275     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.119     ; 6.133     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.277     ; 6.291     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.277     ; 6.291     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.715     ; 6.729     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.907     ; 6.908     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.072     ; 7.073     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.713     ; 6.714     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.729     ; 6.730     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.334     ; 6.335     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.980     ; 5.994     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.119     ; 6.133     ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.475     ; 5.489     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.618     ; 5.632     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.487     ; 5.501     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.756     ; 5.770     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.756     ; 5.770     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.614     ; 5.628     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.772     ; 5.786     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.772     ; 5.786     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.210     ; 6.224     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.402     ; 6.403     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.567     ; 6.568     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.208     ; 6.209     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.224     ; 6.225     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.829     ; 5.830     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.475     ; 5.489     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.614     ; 5.628     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.998     ; 5.012     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.141     ; 5.155     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.010     ; 5.024     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.279     ; 5.293     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.279     ; 5.293     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.137     ; 5.151     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.295     ; 5.309     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.295     ; 5.309     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.733     ; 5.747     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.925     ; 5.926     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.090     ; 6.091     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.731     ; 5.732     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.747     ; 5.748     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.352     ; 5.353     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.998     ; 5.012     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.137     ; 5.151     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+-------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; -7.533   ; 0.126 ; N/A      ; N/A     ; 4.651               ;
;  CLOCK_50                                       ; -7.533   ; 0.126 ; N/A      ; N/A     ; 9.362               ;
;  pl|altpll_component|auto_generated|pll1|clk[0] ; 4.705    ; 0.183 ; N/A      ; N/A     ; 14.644              ;
;  pl|altpll_component|auto_generated|pll1|clk[1] ; 2.523    ; 0.182 ; N/A      ; N/A     ; 4.651               ;
; Design-wide TNS                                 ; -135.332 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                       ; -135.332 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; 5.733 ; 6.270 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; 5.733 ; 6.270 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 3.285 ; 3.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.948 ; 3.436 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.285 ; 3.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.901 ; 3.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.113 ; 3.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.124 ; 3.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.269 ; 3.713 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.869 ; 3.336 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.840 ; 3.301 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.461 ; 2.853 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.682 ; 3.089 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.557 ; 2.965 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.665 ; 3.071 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.098 ; 3.534 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.844 ; 3.285 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.839 ; 3.313 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.240 ; 3.703 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; -2.013 ; -2.781 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; -2.013 ; -2.781 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.800 ; -1.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.067 ; -1.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.205 ; -1.907 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.043 ; -1.733 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.137 ; -1.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.127 ; -1.833 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.021 ; -1.708 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.004 ; -1.700 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.981 ; -1.672 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.800 ; -1.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.898 ; -1.537 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.857 ; -1.504 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.883 ; -1.527 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.088 ; -1.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.000 ; -1.686 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.994 ; -1.682 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.179 ; -1.876 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 16.195 ; 16.192 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 14.123 ; 14.119 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 14.374 ; 14.505 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 13.433 ; 13.455 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 14.969 ; 15.003 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 14.102 ; 14.137 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 14.288 ; 14.263 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 14.701 ; 14.636 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 15.361 ; 15.332 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 16.082 ; 15.977 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 15.972 ; 15.918 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 14.017 ; 13.991 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 14.755 ; 14.594 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 15.446 ; 15.565 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 14.273 ; 14.160 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 13.892 ; 13.831 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 16.195 ; 16.192 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 16.159 ; 16.105 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 15.342 ; 15.233 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 14.534 ; 14.669 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 15.831 ; 15.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.802 ; 13.901 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 14.235 ; 14.300 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 15.517 ; 15.510 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.810 ; 13.914 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 15.164 ; 15.126 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 15.831 ; 15.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 14.205 ; 14.302 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.838 ; 14.964 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 14.482 ; 14.468 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.934 ; 13.959 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.680 ; 13.771 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 15.152 ; 15.126 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 15.119 ; 15.210 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 15.278 ; 15.329 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 14.707 ; 14.699 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 13.538 ; 13.377 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 14.853 ; 14.895 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 15.187 ; 14.944 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 13.315 ; 13.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 12.530 ; 12.337 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 12.527 ; 12.334 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 13.315 ; 13.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 12.422 ; 12.478 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 12.233 ; 12.230 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 12.212 ; 12.210 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 12.501 ; 12.443 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 12.516 ; 12.506 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 12.218 ; 12.138 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.620  ; 7.538  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 13.768 ; 13.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 13.768 ; 13.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 12.663 ; 12.444 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 12.680 ; 12.567 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 13.214 ; 13.142 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 12.720 ; 12.627 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 12.623 ; 12.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 12.940 ; 12.840 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 12.649 ; 12.600 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 10.436 ; 10.424 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 13.949 ; 13.777 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 13.210 ; 13.060 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 12.187 ; 12.010 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 11.823 ; 11.702 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 11.386 ; 11.341 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 11.789 ; 11.781 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 13.170 ; 13.028 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 13.425 ; 13.288 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 13.949 ; 13.777 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 12.968 ; 12.859 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.620  ; 7.538  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 15.318 ; 15.309 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 14.543 ; 14.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 13.704 ; 13.845 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 12.913 ; 12.980 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 14.693 ; 14.709 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 13.889 ; 13.872 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 13.737 ; 13.660 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 13.956 ; 13.951 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 14.391 ; 14.414 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 15.210 ; 15.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.998 ; 14.996 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 13.595 ; 13.590 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 14.332 ; 14.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 14.842 ; 14.971 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 13.647 ; 13.584 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 13.266 ; 13.255 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 15.318 ; 15.309 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.961 ; 14.976 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 14.749 ; 14.649 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 13.940 ; 14.008 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 14.777 ; 14.637 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.195 ; 13.201 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.631 ; 13.602 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.602 ; 14.516 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.207 ; 13.217 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 14.558 ; 14.426 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 14.777 ; 14.637 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 13.345 ; 13.350 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.246 ; 14.263 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 13.877 ; 13.769 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.122 ; 12.968 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.457 ; 13.416 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 14.639 ; 14.505 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 14.063 ; 14.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.372 ; 14.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 13.846 ; 13.747 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 12.877 ; 12.783 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 13.529 ; 13.490 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 14.526 ; 14.350 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 13.156 ; 13.011 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 11.220 ; 11.098 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 9.463  ; 9.640  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 12.610 ; 12.700 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 13.156 ; 13.011 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 12.780 ; 12.601 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 11.947 ; 11.972 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 11.188 ; 11.078 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 9.227  ; 9.247  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 11.272 ; 11.332 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 12.692 ; 12.740 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 8.767  ; 8.849  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 9.011  ; 9.118  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 10.712 ; 10.641 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 12.115 ; 11.969 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 10.067 ; 10.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 12.143 ; 12.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 14.208 ; 14.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.434 ; 13.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.599 ; 12.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 11.808 ; 11.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 13.573 ; 13.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 12.769 ; 12.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 12.617 ; 12.540 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 12.836 ; 12.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 13.271 ; 13.309 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 14.095 ; 13.979 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 13.878 ; 13.891 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.475 ; 12.470 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 13.212 ; 13.073 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 13.732 ; 13.851 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.527 ; 12.464 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.146 ; 12.135 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 14.208 ; 14.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 13.841 ; 13.856 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 13.635 ; 13.529 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 12.835 ; 12.888 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 13.672 ; 13.517 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.090 ; 12.081 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.526 ; 12.482 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.354 ; 13.254 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.102 ; 12.097 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.453 ; 13.306 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.672 ; 13.517 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.240 ; 12.230 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 12.869 ; 12.888 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 12.772 ; 12.649 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 11.776 ; 11.710 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.713 ; 11.698 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.182 ; 13.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.958 ; 12.957 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.106 ; 13.063 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.741 ; 12.627 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.757 ; 11.678 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 12.424 ; 12.370 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 13.406 ; 13.245 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 10.474 ; 10.515 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 10.277 ; 10.359 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 10.474 ; 10.515 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 10.447 ; 10.493 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 10.424 ; 10.381 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 10.316 ; 10.359 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 11.385 ; 11.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 9.754  ; 9.696  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 10.527 ; 10.492 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 10.392 ; 10.385 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 11.385 ; 11.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 9.166  ; 9.140  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 11.265 ; 11.164 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 9.473  ; 9.473  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 9.762  ; 9.795  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 11.265 ; 11.164 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.964  ; 9.841  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 10.491 ; 10.333 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.309 ; 5.544 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.013 ; 6.336 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.309 ; 5.544 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.445 ; 5.675 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.101 ; 6.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.775 ; 6.061 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.753 ; 6.017 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.857 ; 6.150 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.835 ; 6.133 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.616 ; 6.965 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.353 ; 6.612 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.593 ; 5.848 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.912 ; 6.206 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.497 ; 6.802 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.693 ; 5.945 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.578 ; 5.839 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.816 ; 7.154 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.510 ; 6.879 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.025 ; 6.325 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.725 ; 6.008 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.689 ; 5.984 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.073 ; 6.360 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.259 ; 6.568 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.883 ; 7.256 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.088 ; 6.379 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.655 ; 7.007 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.994 ; 7.375 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.266 ; 6.586 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.574 ; 6.947 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.370 ; 6.697 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.130 ; 6.418 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.023 ; 6.317 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.679 ; 7.033 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.700 ; 7.093 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.764 ; 7.136 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.462 ; 6.778 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.689 ; 5.984 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 6.494 ; 6.815 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 6.409 ; 6.790 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 5.347 ; 5.537 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 5.995 ; 5.988 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 5.347 ; 5.537 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 6.227 ; 6.515 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 5.542 ; 5.788 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 5.361 ; 5.580 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 5.412 ; 5.631 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 5.415 ; 5.613 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 5.558 ; 5.792 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 5.572 ; 5.316 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.366 ; 3.779 ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 5.708 ; 5.949 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 6.313 ; 6.617 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 5.718 ; 5.952 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 5.763 ; 6.020 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 5.990 ; 6.270 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 5.803 ; 6.048 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 5.761 ; 6.022 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 5.853 ; 6.111 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 5.708 ; 5.949 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 4.715 ; 4.890 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 5.007 ; 5.154 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 5.754 ; 5.985 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 5.502 ; 5.707 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 5.408 ; 5.603 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 5.007 ; 5.154 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 5.194 ; 5.390 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 5.856 ; 6.093 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 5.882 ; 6.130 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 6.162 ; 6.436 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.040 ; 6.234 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.366 ; 3.779 ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.383 ; 4.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.114 ; 5.334 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.859 ; 5.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.451 ; 4.666 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.286 ; 5.600 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.765 ; 5.027 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.828 ; 5.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.900 ; 5.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.106 ; 5.412 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.538 ; 5.847 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.641 ; 5.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.548 ; 4.681 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.847 ; 5.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.719 ; 6.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.542 ; 4.739 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.383 ; 4.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.919 ; 6.220 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.201 ; 5.512 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.236 ; 5.522 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 4.446 ; 4.653 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.400 ; 4.569 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.400 ; 4.569 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.726 ; 4.961 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.423 ; 5.660 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.410 ; 4.582 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.981 ; 5.214 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.423 ; 5.698 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.753 ; 4.910 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.182 ; 5.488 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.840 ; 5.069 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.721 ; 4.921 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.767 ; 4.931 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.274 ; 5.536 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.020 ; 5.296 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.346 ; 5.650 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 4.984 ; 5.197 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.246 ; 5.479 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 5.627 ; 5.802 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 5.966 ; 6.285 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 4.133 ; 4.346 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 5.301 ; 5.603 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 4.476 ; 4.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 5.986 ; 6.452 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 6.152 ; 6.585 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 5.978 ; 6.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 5.657 ; 6.062 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 5.271 ; 5.576 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 4.334 ; 4.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 5.336 ; 5.696 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 6.276 ; 6.657 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 4.133 ; 4.346 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 4.251 ; 4.474 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 5.061 ; 5.351 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 5.694 ; 6.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 4.739 ; 4.989 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 6.017 ; 6.379 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.679 ; 4.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.845 ; 4.994 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.679 ; 4.785 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.680 ; 4.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.168 ; 5.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.892 ; 4.938 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.947 ; 4.980 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.949 ; 4.987 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.104 ; 5.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.824 ; 5.906 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.612 ; 5.741 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.919 ; 4.936 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.214 ; 5.258 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.829 ; 5.865 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.002 ; 5.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.842 ; 4.848 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.116 ; 6.187 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.680 ; 5.841 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.456 ; 5.496 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.389 ; 5.382 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.736 ; 4.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.824 ; 4.826 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.999 ; 5.025 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.636 ; 5.688 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.826 ; 4.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.404 ; 5.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.752 ; 5.812 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.000 ; 5.036 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.326 ; 5.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.116 ; 5.158 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.888 ; 4.856 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.761 ; 4.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.432 ; 5.501 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.456 ; 5.528 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.508 ; 5.558 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.196 ; 5.227 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 4.736 ; 5.002 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 4.925 ; 5.216 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 5.456 ; 5.808 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 4.791 ; 5.053 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 4.791 ; 5.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 4.893 ; 5.177 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 4.859 ; 5.154 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 4.792 ; 5.053 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 4.805 ; 5.095 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 4.284 ; 4.463 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.542 ; 4.747 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 4.891 ; 5.164 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 4.821 ; 5.083 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 5.243 ; 5.556 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.284 ; 4.463 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 4.394 ; 4.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.394 ; 4.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.532 ; 4.774 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.251 ; 5.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 4.597 ; 4.798 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.878 ; 5.108 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 13.147 ; 13.639 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 11.760 ; 12.117 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 11.514 ; 12.029 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 13.141 ; 13.597 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 11.967 ; 12.451 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 12.085 ; 12.633 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 11.972 ; 12.471 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 12.314 ; 12.780 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 13.485 ; 14.158 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 12.899 ; 13.392 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 11.340 ; 11.871 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 11.944 ; 12.609 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 13.295 ; 13.742 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 11.842 ; 12.455 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 11.514 ; 12.076 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 13.632 ; 14.217 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 13.236 ; 13.772 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 13.035 ; 13.697 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 11.902 ;        ;        ; 12.413 ;
; SW[0]      ; SRAM_ADDR[0]  ; 13.033 ;        ;        ; 13.540 ;
; SW[1]      ; SRAM_ADDR[1]  ; 11.820 ;        ;        ; 12.432 ;
; SW[2]      ; SRAM_ADDR[2]  ; 11.132 ;        ;        ; 11.599 ;
; SW[3]      ; SRAM_ADDR[3]  ; 12.748 ;        ;        ; 13.319 ;
; SW[4]      ; SRAM_ADDR[4]  ; 11.612 ;        ;        ; 12.142 ;
; SW[5]      ; SRAM_ADDR[5]  ; 11.815 ;        ;        ; 12.271 ;
; SW[6]      ; SRAM_ADDR[6]  ; 11.790 ;        ;        ; 12.326 ;
; SW[7]      ; SRAM_ADDR[7]  ; 12.588 ;        ;        ; 13.116 ;
; SW[8]      ; SRAM_ADDR[8]  ; 13.604 ;        ;        ; 13.988 ;
; SW[9]      ; SRAM_ADDR[9]  ; 13.075 ;        ;        ; 13.570 ;
; SW[10]     ; SRAM_ADDR[10] ; 11.915 ;        ;        ; 12.402 ;
; SW[11]     ; SRAM_ADDR[11] ; 12.725 ;        ;        ; 13.120 ;
; SW[12]     ; SRAM_ADDR[12] ; 12.607 ;        ;        ; 13.199 ;
; SW[13]     ; SRAM_ADDR[13] ; 11.869 ;        ;        ; 12.272 ;
; SW[14]     ; SRAM_ADDR[14] ; 11.420 ;        ;        ; 11.890 ;
; SW[15]     ; SRAM_ADDR[15] ; 13.081 ;        ;        ; 13.547 ;
; SW[16]     ; SRAM_ADDR[16] ; 13.225 ;        ;        ; 13.713 ;
; SW[17]     ; SRAM_ADDR[17] ; 12.674 ;        ;        ; 13.030 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; KEY[2]     ; SRAM_ADDR[0]  ;       ; 6.715 ; 7.210 ;       ;
; KEY[2]     ; SRAM_ADDR[1]  ;       ; 5.984 ; 6.481 ;       ;
; KEY[2]     ; SRAM_ADDR[2]  ;       ; 5.889 ; 6.494 ;       ;
; KEY[2]     ; SRAM_ADDR[3]  ;       ; 6.682 ; 7.212 ;       ;
; KEY[2]     ; SRAM_ADDR[4]  ;       ; 6.108 ; 6.692 ;       ;
; KEY[2]     ; SRAM_ADDR[5]  ;       ; 6.154 ; 6.753 ;       ;
; KEY[2]     ; SRAM_ADDR[6]  ;       ; 6.109 ; 6.677 ;       ;
; KEY[2]     ; SRAM_ADDR[7]  ;       ; 6.340 ; 6.810 ;       ;
; KEY[2]     ; SRAM_ADDR[8]  ;       ; 6.916 ; 7.470 ;       ;
; KEY[2]     ; SRAM_ADDR[9]  ;       ; 6.815 ; 7.320 ;       ;
; KEY[2]     ; SRAM_ADDR[10] ;       ; 5.831 ; 6.409 ;       ;
; KEY[2]     ; SRAM_ADDR[11] ;       ; 6.153 ; 6.704 ;       ;
; KEY[2]     ; SRAM_ADDR[12] ;       ; 6.961 ; 7.538 ;       ;
; KEY[2]     ; SRAM_ADDR[13] ;       ; 6.027 ; 6.631 ;       ;
; KEY[2]     ; SRAM_ADDR[14] ;       ; 5.862 ; 6.472 ;       ;
; KEY[2]     ; SRAM_ADDR[15] ;       ; 7.181 ; 7.738 ;       ;
; KEY[2]     ; SRAM_ADDR[16] ;       ; 6.807 ; 7.294 ;       ;
; KEY[2]     ; SRAM_ADDR[17] ;       ; 6.601 ; 7.180 ;       ;
; KEY[2]     ; SRAM_OE_N     ; 5.889 ;       ;       ; 6.845 ;
; SW[0]      ; SRAM_ADDR[0]  ; 6.391 ;       ;       ; 7.381 ;
; SW[1]      ; SRAM_ADDR[1]  ; 5.835 ;       ;       ; 6.780 ;
; SW[2]      ; SRAM_ADDR[2]  ; 5.576 ;       ;       ; 6.455 ;
; SW[3]      ; SRAM_ADDR[3]  ; 6.303 ;       ;       ; 7.292 ;
; SW[4]      ; SRAM_ADDR[4]  ; 5.771 ;       ;       ; 6.690 ;
; SW[5]      ; SRAM_ADDR[5]  ; 5.849 ;       ;       ; 6.761 ;
; SW[6]      ; SRAM_ADDR[6]  ; 5.839 ;       ;       ; 6.770 ;
; SW[7]      ; SRAM_ADDR[7]  ; 6.228 ;       ;       ; 7.213 ;
; SW[8]      ; SRAM_ADDR[8]  ; 6.707 ;       ;       ; 7.698 ;
; SW[9]      ; SRAM_ADDR[9]  ; 6.652 ;       ;       ; 7.593 ;
; SW[10]     ; SRAM_ADDR[10] ; 5.943 ;       ;       ; 6.851 ;
; SW[11]     ; SRAM_ADDR[11] ; 6.258 ;       ;       ; 7.213 ;
; SW[12]     ; SRAM_ADDR[12] ; 6.501 ;       ;       ; 7.440 ;
; SW[13]     ; SRAM_ADDR[13] ; 5.851 ;       ;       ; 6.744 ;
; SW[14]     ; SRAM_ADDR[14] ; 5.645 ;       ;       ; 6.535 ;
; SW[15]     ; SRAM_ADDR[15] ; 6.709 ;       ;       ; 7.667 ;
; SW[16]     ; SRAM_ADDR[16] ; 6.537 ;       ;       ; 7.551 ;
; SW[17]     ; SRAM_ADDR[17] ; 6.159 ;       ;       ; 7.083 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_SYNC_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; > 2147483647 ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50                                       ; 15           ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 6658         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 150          ; 0        ; 0        ; 0        ;
; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 299          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 336          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 43           ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; > 2147483647 ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50                                       ; 15           ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 6658         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 150          ; 0        ; 0        ; 0        ;
; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 299          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 336          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 43           ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 37    ; 37   ;
; Unconstrained Input Port Paths  ; 364   ; 364  ;
; Unconstrained Output Ports      ; 81    ; 81   ;
; Unconstrained Output Port Paths ; 1428  ; 1428 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Nov 30 23:47:45 2013
Info: Command: quartus_sta display_test -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pl|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {pl|altpll_component|auto_generated|pll1|clk[0]} {pl|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pl|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pl|altpll_component|auto_generated|pll1|clk[1]} {pl|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.533
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.533      -135.332 CLOCK_50 
    Info (332119):     2.523         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.705         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.328
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.328         0.000 CLOCK_50 
    Info (332119):     0.402         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.404         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.675         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.611         0.000 CLOCK_50 
    Info (332119):    14.670         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.797
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.797       -83.608 CLOCK_50 
    Info (332119):     3.214         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     5.168         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.331         0.000 CLOCK_50 
    Info (332119):     0.355         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.355         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.651
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.651         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.623         0.000 CLOCK_50 
    Info (332119):    14.644         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.074         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     6.632         0.000 CLOCK_50 
    Info (332119):     7.393         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.126         0.000 CLOCK_50 
    Info (332119):     0.182         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.183         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.776
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.776         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.362         0.000 CLOCK_50 
    Info (332119):    14.758         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 712 megabytes
    Info: Processing ended: Sat Nov 30 23:47:50 2013
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


