{"patent_id": "10-2023-0002101", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0045056", "출원번호": "10-2023-0002101", "발명의 명칭": "뉴로모픽 인터페이스 회로 및 이의 동작 방법 및 뉴로모픽 인터페이스 시스템", "출원인": "한국전자통신연구원", "발명자": "김성은"}}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 연산 동작을 수행하여, 제1 뉴런 요청 및 제1 뉴런 데이터를 포함하는 제1 뉴런 신호를 출력하도록 구성된제1 뉴런 클러스터; 및상기 제1 뉴런 요청에 응답하여, 상기 제1 뉴런 데이터를 저장하고, 제1 응답을 출력하도록 구성된 제1 인터페이스 회로를 포함하고, 상기 제1 뉴런 클러스터는 상기 제1 응답에 응답하여, 제2 연산 동작을 수행하여, 제2 뉴런 요청 및 제2 뉴런데이터를 포함하는 제2 뉴런 신호를 출력하도록 더 구성되고,상기 제1 인터페이스 회로는, 상기 제1 데이터가 상기 제1 뉴런 클러스터와 다른 제2 뉴런 클러스터에 전송되기전에, 상기 제1 뉴런 데이터가 저장된 것에 응답하여, 상기 제1 응답을 출력하는 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 제1 인터페이스 회로는 제1 송신 동작을 수행하여, 제1 송신 요청 및 제1 송신 데이터를 포함하는 제1 송신 신호를 출력하고, 상기 제1 응답을 출력한 이후에, 상기 제1 송신 신호를 출력하도록 더 구성된 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서,상기 제1 뉴런 클러스터는 복수의 뉴런 회로들 및 복수의 시냅스 회로들을 포함하고,상기 제1 뉴런 신호는 상기 복수의 뉴런 회로들 중 제1 뉴런 회로가 발화하여 생성되는 신호인 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2 항에 있어서,상기 제1 인터페이스 회로는 제1 메모리 장치를 포함하고,상기 제1 메모리 장치는 상기 제1 뉴런 요청에 기초하여 인에이블 되고,상기 제1 메모리 장치가 인에이블 되는 경우, 상기 제1 뉴런 데이터가 상기 제1 메모리 장치에 저장되는 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4 항에 있어서,상기 제1 송신 요청에 응답하여, 상기 제1 송신 데이터를 저장하고, 제2 응답을 출력하도록 구성된 제2 인터페이스 회로를 더 포함하고,상기 제1 인터페이스 회로는 상기 제2 응답에 응답하여, 제2 송신 동작을 수행하여, 제2 송신 요청 및 제2 송신데이터를 포함하는 제2 송신 신호를 출력하도록 더 구성되고,상기 제2 인터페이스 회로는, 상기 제1 송신 데이터가 상기 제2 뉴런 클러스터에 전송되기 전에, 상기 제1 송신데이터가 저장된 것에 응답하여, 상기 제2 응답을 출력하는 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "공개특허 10-2024-0045056-3-제5 항에 있어서,상기 제2 인터페이스 회로는 제1 라우팅 동작을 수행하여, 제1 라우팅 요청 및 제1 라우팅 데이터를 포함하는제1 라우팅 신호를 출력하고, 상기 제2 응답을 출력한 이후에, 상기 제1 라우팅 신호를 출력하도록 더 구성된뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서,상기 제2 인터페이스 회로는 제2 메모리 장치를 포함하고,상기 제2 메모리 장치는 상기 제1 송신 요청에 기초하여 인에이블 되고,상기 제2 메모리 장치가 인에이블 되는 경우, 상기 제1 송신 데이터가 상기 제2 메모리 장치에 저장되는 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7 항에 있어서,상기 제1 라우팅 요청에 응답하여, 상기 제1 라우팅 데이터를 저장하고, 제3 응답을 출력하도록 구성된 제3 인터페이스 회로를 더 포함하고,상기 제2 인터페이스 회로는 상기 제3 응답에 응답하여, 제2 라우팅 동작을 수행하여, 제2 라우팅 요청 및 제2라우팅 데이터를 포함하는 제2 라우팅 신호를 출력하도록 더 구성되고,상기 제3 인터페이스 회로는, 상기 제1 라우팅 데이터가 상기 제2 뉴런 클러스터에 전송되기 전에, 상기 제1 라우팅 데이터가 저장된 것에 응답하여, 상기 제3 응답을 출력하는 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8 항에 있어서,상기 제3 인터페이스 회로는 제1 수신 동작을 수행하여, 제1 수신 요청 및 제1 수신 데이터를 포함하는 제1 수신 신호를 출력하고, 상기 제3 응답을 출력한 이후에, 상기 제1 수신 신호를 출력하도록 더 구성된 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9 항에 있어서,상기 제3 인터페이스 회로는 제3 메모리 장치를 포함하고,상기 제3 메모리 장치는 상기 제1 라우팅 요청에 기초하여 인에이블 되고,상기 제3 메모리 장치가 인에이블 되는 경우, 상기 제1 라우팅 데이터가 상기 제3 메모리 장치에 저장되는 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10 항에 있어서,상기 제1 인터페이스 회로는 상기 제1 뉴런 신호에 포함되는 상기 정보를 상기 제2 뉴런 클러스터로 전달하기위한 송신 인터페이스 회로이고,상기 제2 인터페이스 회로는 상기 제1 뉴런 신호에 포함되는 상기 정보를 상기 제2 뉴런 클러스터로 전달하는경로를 선택하기 위한 라우터 회로이고,상기 제3 인터페이스 회로는 상기 제1 뉴런 신호에 포함되는 상기 정보를 수신하고 상기 제2 뉴런 클러스터로전달하기 위한 수신 인터페이스 회로인 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "공개특허 10-2024-0045056-4-제11 항에 있어서,상기 제1 내지 제3 인터페이스 회로들 각각은 비동기 방식으로 동작하는 뉴로모픽 인터페이스 시스템."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1 회로로부터 제1 요청 및 제1 입력 데이터를 포함하는 제1 입력 신호를 수신하고, 제2 회로로 출력 신호를전송하는 인터페이스 회로에 있어서,상기 제1 입력 신호에 포함되는 제1 입력 데이터가 저장되고, 상기 제1 회로로, 상기 제1 입력 신호 다음의 제2입력 신호를 요청하는 제1 응답을 출력하도록 구성된 메모리 장치 및상기 메모리 장치에 저장된 상기 제1 입력 데이터 및 상기 제2 회로로부터 전송된 제2 응답에 기초하여 상기 출력 신호를 생성하는 프로세싱부를 포함하되,상기 메모리 장치는 상기 출력 신호가 생성되기 전에, 상기 제1 응답을 출력하도록 더 구성된 인터페이스 회로."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13 항에 있어서,상기 제2 응답을 수신하고 상기 제2 응답을 반전하여 반전 제2 응답을 출력하는 인버터 소자 및상기 인버터 소자의 출력 단자 및 상기 메모리 장치의 제1 출력 단자와 연결되고, 상기 제1 응답 및 상기 반전제2 응답에 기초하여 프로세싱 인에이블 신호를 출력하는 뮬러-C 소자를 더 포함하고,상기 메모리 장치는 상기 제1 출력단자를 통해 상기 제1 회로 및 상기 뮬러-C 소자로 상기 제1 응답을전송하고, 상기 제2 출력 단자를 통해 상기 프로세싱부로 저장된 상기 제1 입력 데이터를 전송하도록 더 구성되고,상기 프로세싱부는 상기 뮬러-C 소자의 출력단자 및 상기 제2 메모리 장치의 상기 제2 출력단자와 연결되고, 상기 프로세싱 인에이블 신호에 기초하여 인에이블 되어 상기 출력 신호를 생성하도록 더 구성된 인터페이스회로."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제13 항에 있어서,상기 제2 회로로부터 제2 응답을 수신하고 상기 제2 응답을 반전하여 반전 제2 응답을 출력하는 인버터 소자;상기 인버터 소자의 출력 단자 및 상기 메모리 장치의 제1 출력 단자와 연결되고, 상기 제1 응답 및 상기 반전제2 응답에 기초하여 클럭 인에이블 신호를 출력하는 뮬러-C 소자 및상기 뮬러-C 소자의 출력 단자와 연결되고, 상기 클럭 인에이블 신호에 기초하여 로컬 클럭 신호를 출력하는 로컬 클럭 생성기를 더 포함하고,상기 메모리 장치는 상기 제1 출력단자를 통해 상기 제1 회로 및 상기 뮬러-C 소자로 상기 제1 응답을전송하고, 상기 제2 출력 단자를 통해 상기 프로세싱부로 저장된 상기 제1 입력 데이터를 전송하도록 더 구성되고,상기 프로세싱 부는 상기 로컬 클럭 생성기의 출력 단자 및 상기 제2 메모리 장치의 제2 출력단자와 연결되고,상기 로컬 클럭 신호에 기초하여 상기 출력 신호를 생성하도록 더 구성된 인터페이스 회로."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "메모리 장치를 포함하고, 제1 회로와 제2 회로 사이의 통신을 중개하는 인터페이스 회로의 동작 방법에 있어서,상기 제1 회로로부터 제1 입력 신호를 수신하는 단계;상기 제1 입력 신호에 포함되는 입력 데이터를 상기 메모리 장치에 저장하고, 상기 제1 회로로 제1 응답을 전송하는 단계;상기 제2 회로로부터 전송된 제2 응답에 기초하여, 상기 제2 회로의 상태를 판별하는 단계 및공개특허 10-2024-0045056-5-상기 제2 회로의 상태에 기초하여 출력 신호를 생성하는 단계를 포함하는 동작 방법."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제17 항에 있어서,상기 제1 회로는 하나 이상의 뉴런 회로들을 포함하고,상기 제1 입력 신호는 상기 하나 이상의 뉴런 회로들 중 제1 뉴런 회로가 발화하여 생성되는 신호인 동작 방법."}
{"patent_id": "10-2023-0002101", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17 항에 있어서,상기 제1 응답은 상기 제1 회로에 상기 제1 입력 신호 다음의 제2 입력 신호의 생성을 요청하는 신호인 포함하는 동작 방법."}
{"patent_id": "10-2023-0002101", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 일 실시 예에 따른 인터페이스 시스템은 제1 연산 동작을 수행하여, 제1 뉴런 요청 및 제1 뉴런 데이 터를 포함하는 제1 뉴런 신호를 출력하도록 구성된 제1 뉴런 클러스터; 및 제1 뉴런 요청에 응답하여, 제1 뉴런 데이터를 저장하고, 제1 응답을 출력하도록 구성된 제1 인터페이스 회로를 포함하고, 제1 뉴런 클러스터는 제1 응답에 응답하여, 제2 연산 동작을 수행하여, 제2 뉴런 요청 및 제2 뉴런 데이터를 포함하는 제2 뉴런 신호를 출 력하도록 더 구성되고, 제1 인터페이스 회로는, 제1 데이터가 제1 뉴런 클러스터와 다른 제2 뉴런 클러스터에 전 송되기 전에, 제1 데이터가 저장된 것에 응답하여, 제1 응답을 출력한다."}
{"patent_id": "10-2023-0002101", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 인터페이스 시스템에 관한 것으로 보다 상세하게는 뉴로모픽 인터페이스 회로 및 이의 동작 방법 및 뉴로모픽 인터페이스 시스템에 관한 것이다."}
{"patent_id": "10-2023-0002101", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "뉴로모픽 네트워크(neuromorphic network) 회로는 입력에 대한 네트워크 연산을 수행하여, 출력을 내보내는 인 공지능 네트워크의 구현 방법 중 하나이다. 뉴로모픽 회로는 수많은 병렬 연산을 회로 외부로 전달하기 때문에 저전력 고속 인터페이스 회로가 필수적으로 요구된다. 뉴로모픽 회로의 병렬 연산 결과인 병렬 신호들은 하드웨어 리소스의 제약으로 인해 한번에 전달될 수 없다. 따 라서, 병렬 신호들은 직렬화되어 시간순으로 인터페이스 회로들을 통해 외부에 전달될 수 밖에 없다. 이에 따라, 전체 뉴로모픽 인터페이스 시스템에 병목 현상이 일어날 수 있고, 뉴로모픽 회로의 연산 결과에 오차가 발생할 수 있다."}
{"patent_id": "10-2023-0002101", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 목적은 메모리 기반의 뉴로모픽 인터페이스 시스템을 이용하여 저전력을 소모하고, 고속으로 동작하 는 뉴로모픽 인터페이스 회로 및 이의 동작 방법 및 뉴로모픽 인터페이스 시스템을 제공하는데 있다."}
{"patent_id": "10-2023-0002101", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 실시 예에 따른 뉴로모픽 인터페이스 시스템은 제1 연산 동작을 수행하여, 제1 뉴런 요청 및 제1 뉴런 데이터를 포함하는 제1 뉴런 신호를 출력하도록 구성된 제1 뉴런 클러스터 및 상기 제1 뉴런 요청에 응답 하여, 상기 제1 뉴런 데이터를 저장하고, 제1 응답을 출력하도록 구성된 제1 인터페이스 회로를 포함하고, 상기 제1 뉴런 클러스터는 상기 제1 응답에 응답하여, 제2 연산 동작을 수행하여, 제2 뉴런 요청 및 제2 뉴런 데이터 를 포함하는 제2 뉴런 신호를 출력하도록 더 구성되고, 상기 제1 인터페이스 회로는, 상기 제1 데이터가 상기 제1 뉴런 클러스터와 다른 제2 뉴런 클러스터에 전송되기 전에, 상기 제1 데이터가 저장된 것에 응답하여, 상기 제1 응답을 출력한다. 일 실시 예에서, 상기 제1 인터페이스 회로는 상기 제1 응답을 출력한 이후에, 제1 송신 동작을 수행하여, 제1 송신 요청 및 제1 송신 데이터를 포함하는 제1 송신 신호를 출력하도록 더 구성된다. 일 실시 예에서, 상기 제1 뉴런 클러스터는 복수의 뉴런 회로들 및 복수의 시냅스 회로들을 포함하고, 상기 제1 뉴런 신호는 상기 복수의 뉴런 회로들 중 제1 뉴런 회로가 발화하여 생성되는 신호이다. 일 실시 예에서, 상기 제1 인터페이스 회로는 제1 메모리 장치를 포함하고,상기 제1 메모리 장치는 상기 제1 뉴 런 요청에 기초하여 인에이블 되고, 상기 제1 메모리 장치가 인에이블 되는 경우, 상기 제1 뉴런 데이터가 상기제1 메모리 장치에 저장된다. 일 실시 예에서, 상기 제1 송신 요청에 응답하여, 상기 제1 송신 데이터를 저장하고, 제2 응답을 출력하도록 구 성된 제2 인터페이스 회로를 더 포함하고, 상기 제1 인터페이스 회로는 상기 제2 응답에 응답하여, 제2 송신 동 작을 수행하여, 제2 송신 요청 및 제2 송신 데이터를 포함하는 제2 송신 신호를 출력하도록 더 구성되고, 상기 제2 인터페이스 회로는, 상기 제1 송신 데이터가 상기 제2 뉴런 클러스터에 전송되기 전에, 상기 제1 송신 데이 터가 저장된 것에 응답하여, 상기 제2 응답을 출력한다. 일 실시 예에서, 상기 제2 인터페이스 회로는 상기 제2 응답을 출력한 이후에, 제1 라우팅 동작을 수행하여, 제 1 라우팅 요청 및 제1 라우팅 데이터를 포함하는 제1 라우팅 신호를 출력하도록 더 구성된다. 일 실시 예에서, 상기 제2 인터페이스 회로는 제2 메모리 장치를 포함하고, 상기 제2 메모리 장치는 상기 제1 송신 요청에 기초하여 인에이블 되고, 상기 제2 메모리 장치가 인에이블 되는 경우, 상기 제1 송신 데이터가 상기 제2 메모리 장치에 저장된다. 일 실시 예에서, 상기 제1 라우팅 요청에 응답하여, 상기 제1 라우팅 데이터를 저장하고, 제3 응답을 출력하도 록 구성된 제3 인터페이스 회로를 더 포함하고,상기 제2 인터페이스 회로는 상기 제3 응답에 응답하여, 제2 라 우팅 동작을 수행하여, 제2 라우팅 요청 및 제2 라우팅 데이터를 포함하는 제2 라우팅 신호를 출력하도록 더 구 성되고, 상기 제3 인터페이스 회로는, 상기 제1 라우팅 데이터가 상기 제2 뉴런 클러스터에 전송되기 전에, 상 기 제1 라우팅 데이터가 저장된 것에 응답하여, 상기 제3 응답을 출력한다. 일 실시 예에서, 상기 제3 인터페이스 회로는 상기 제3 응답을 출력한 이후에, 제1 수신 동작을 수행하여, 제1 수신 요청 및 제1 수신 데이터를 포함하는 제1 수신 신호를 출력하도록 더 구성된다. 일 실시 예에서, 상기 제3 인터페이스 회로는 제3 메모리 장치를 포함하고, 상기 제3 메모리 장치는 상기 제1 라우팅 요청에 기초하여 인에이블 되고, 상기 제3 메모리 장치가 인에이블 되는 경우, 상기 제1 라우팅 데이터 가 상기 제3 메모리 장치에 저장된다. 일 실시 예에서, 상기 제1 인터페이스 회로는 상기 제1 뉴런 신호에 포함되는 상기 정보를 상기 제2 뉴런 클러 스터로 전달하기 위한 송신 인터페이스 회로이고, 상기 제2 인터페이스 회로는 상기 제1 뉴런 신호에 포함되는 상기 정보를 상기 제2 뉴런 클러스터로 전달하는 경로를 선택하기 위한 라우터 회로이고, 상기 제3 인터페이스 회로는 상기 제1 뉴런 신호에 포함되는 상기 정보를 수신하고 상기 제2 뉴런 클러스터로 전달하기 위한 수신 인 터페이스 회로이다. 일 실시 예에서, 상기 제1 내지 제3 인터페이스 회로들 각각은 비동기 방식으로 동작한다. 본 개시의 일 실시 예에 따른 인터페이스 회로는 제1 회로로부터 제1 요청 및 제1 입력 데이터를 포함하는 제1 입력 신호를 수신하고, 제2 회로로 출력 신호를 전송하는 인터페이스 회로는 상기 제1 입력 신호에 포함되는 제 1 입력 데이터가 저장되고, 상기 제1 회로로, 상기 제1 입력 신호 다음의 제2 입력 신호를 요청하는 제1 응답을 출력하도록 구성된 메모리 장치 및 상기 메모리 장치에 저장된 상기 제1 입력 데이터 및 상기 제2 회로로부터 전송된 제2 응답에 기초하여 상기 출력 신호를 생성하는 프로세싱부를 포함하되, 상기 메모리 장치는 상기 출력 신호가 생성되기 전에, 상기 제1 응답을 출력하도록 더 구성된다. 일 실시 예에서, 상기 제2 응답을 수신하고 상기 제2 응답을 반전하여 반전 제2 응답을 출력하는 인버터 소자 및 상기 인버터 소자의 출력 단자 및 상기 메모리 장치의 제1 출력 단자와 연결되고, 상기 제1 응답 및 상기 반 전 제2 응답에 기초하여 프로세싱 인에이블 신호를 출력하는 뮬러-C 소자를 더 포함하고, 상기 메모리 장치는 상기 제1 출력단자를 통해 상기 제1 회로 및 상기 뮬러-C 소자로 상기 제1 응답을 전송하고, 상기 제2 출력 단 자를 통해 상기 프로세싱부로 저장된 상기 제1 입력 데이터를 전송하도록 더 구성되고, 상기 프로세싱부는 상기 뮬러-C 소자의 출력단자 및 상기 제2 메모리 장치의 상기 제2 출력단자와 연결되고, 상기 프로세싱 인에이블 신 호에 기초하여 인에이블 되어 상기 출력 신호를 생성하도록 더 구성된다. 일 실시 예에서, 상기 제2 회로로부터 제2 응답을 수신하고 상기 제2 응답을 반전하여 반전 제2 응답을 출력하 는 인버터 소자; 상기 인버터 소자의 출력 단자 및 상기 메모리 장치의 제1 출력 단자와 연결되고, 상기 제1 응 답 및 상기 반전 제2 응답에 기초하여 클럭 인에이블 신호를 출력하는 뮬러-C 소자 및 상기 뮬러-C 소자의 출력 단자와 연결되고, 상기 클럭 인에이블 신호에 기초하여 로컬 클럭 신호를 출력하는 로컬 클럭 생성기를 더 포함 하고, 상기 메모리 장치는 상기 제1 출력단자를 통해 상기 제1 회로 및 상기 뮬러-C 소자로 상기 제1 응답을 전 송하고, 상기 제2 출력 단자를 통해 상기 프로세싱부로 저장된 상기 제1 입력 데이터를 전송하도록 더구성되고, 상기 프로세싱 부는 상기 로컬 클럭 생성기의 출력 단자 및 상기 제2 메모리 장치의 제2 출력단자와 연결되고, 상기 로컬 클럭 신호에 기초하여 상기 출력 신호를 생성하도록 더 구성된다. 본 개시의 일 실시 예에 따른 메모리 장치를 포함하고, 제1 회로와 제2 회로 사이의 통신을 중개하는 인터페이 스 회로의 동작 방법은 상기 제1 회로로부터 제1 입력 신호를 수신하는 단계; 상기 제1 입력 신호에 포함되는 입력 데이터를 상기 메모리 장치에 저장하고, 상기 제1 회로로 제1 응답을 전송하는 단계; 상기 제2 회로로부터 전송된 제2 응답에 기초하여, 상기 제2 회로의 상태를 판별하는 단계 및 상기 제2 회로의 상태에 기초하여 출력 신호를 생성하는 단계를 포함한다. 일 실시 예에서, 상기 제1 회로는 하나 이상의 뉴런 회로들을 포함하고, 상기 제1 입력 신호는 상기 하나 이상 의 뉴런 회로들 중 제1 뉴런 회로가 발화하여 생성되는 신호이다. 일 실시 예에서, 상기 제1 응답은 상기 제1 회로에 상기 제1 입력 신호 다음의 제2 입력 신호를 요청하는 신호 이다."}
{"patent_id": "10-2023-0002101", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시에 따르면, 인터페이스 회로들 각각이 메모리 장치를 포함하는 뉴로모픽 인터페이스 시스템을 이용하여 병렬 파이프라인 인터페이스 시스템을 구현할 수 있다. 따라서, 저전력을 소모하고 고속으로 동작하는 뉴로모픽 인터페이스 회로 및 이의 동작 방법 및 뉴로모픽 인터페이스 시스템이 제공된다."}
{"patent_id": "10-2023-0002101", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서, 본 개시의 기술 분야에서 통상의 지식을 가진 자가 본 개시를 용이하게 실시할 수 있을 정도로, 본 개시의 실시 예들이 명확하고 상세하게 기재될 것이다. 이하에서 사용되는 \"블록(block)\", \"유닛 또는 부 (unit)\", \"모듈(module)\" 등과 같은 용어들 또는 그것들과 대응되는 구성들은 소프트웨어, 하드웨어, 또는 그것 들의 조합의 형태로 구현될 수 있다. 이하의 도면들 또는 상세한 설명에서의 모듈들은 도면에 도시되거나 또는 상세한 설명에 기재된 구성 요소 이외 에 다른 것들과 연결될 수 있다. 모듈들 또는 구성 요소들 사이의 연결은 각각 직접적 또는 비직접적일 수 있다. 모듈들 또는 구성 요소들 사이의 연결은 각각 통신에 의한 연결이거나 또는 물리적인 접속일 수 있다. 도 1은 뉴로모픽 인터페이스 시스템을 나타내는 도면이다. 도 1을 참조하면, 뉴로모픽 인터페이스 시스템 은 제1 뉴런 클러스터, 송신 인터페이스 회로, 라우터 회로, 수신 인터페이스 회로 및 제2 뉴런 클러스터를 포함할 수 있다. 제1 뉴런 클러스터 및 제2 뉴런 클러스터는 복수의 뉴런 회로들(미도시) 및 복수의 시냅스 회로들(미 도시)을 포함하는 뉴럴 네트워크 회로일 수 있다. 예를 들어, 제1 뉴런 클러스터의 복수의 뉴런 회로들 각 각은 복수의 시냅스 회로들 각각에 의해 가중치가 적용된 신호들을 수신할 수 있다. 복수의 뉴런 회로들 각각은 수신한 신호들을 결합할 수 있다. 복수의 뉴런 회로들 각각은 결합된 신호의 세기가 미리 설정된 임계 값보다 큰 경우 발화할 수 있고, 뉴런 신호(NS)를 생성할 수 있다. 제1 뉴런 클러스터는 뉴런 신호(NS)를 송신 인터페이스 회로로 전송할 수 있다. 복수의 뉴런 회로들 각각에 의해 생성되는 뉴런 신호(NS)들은, 생성된 시간 순서에 따라, 송신 인터페이스 회로 로 전송될 수 있다. 예를 들어, 제1 뉴런 클러스터에서 제1 뉴런 신호(NS1)가 생성된 경우, 제1 뉴런 클러스터는 제1 뉴런 신호(NS1)를 송신 인터페이스 회로로 전송할 수 있다. 이후에, 제1 뉴런 클러스 터가 송신 인터페이스 회로로부터 송신 응답(ackT)을 수신한 경우, 제1 뉴런 클러스터는 제2 뉴 런 신호(NS2)를 생성하고, 제2 뉴런 신호(NS2)를 송신 인터페이스 회로로 전송할 수 있다. 송신 인터페이스 회로는 뉴런 신호(NS)를 수신할 수 있다. 송신 인터페이스 회로는 뉴런 신호(NS)에 포함되는 정보를 제2 뉴런 클러스터로 전송하기 위해 뉴런 신호(NS)를 처리하는 동작을 수행하고, 송신 신 호(TS)를 생성할 수 있다. 송신 인터페이스 회로는 송신 신호(TS)를 라우터 회로로 전송할 수 있다. 송신 인터페이스 회로는 라우터 회로로부터 라우팅 응답(ackRT)을 수신할 수 있고, 라우팅 응답 (ackRT)을 수신한 경우, 제1 뉴런 클러스터로 송신 응답(ackR)을 전송할 수 있다. 라우터 회로는 송신 신호(TS)를 수신할 수 있다. 라우터 회로는 송신 신호(TS)에 포함되는 정보를 제 2 뉴런 클러스터로 전송하는 통신 경로를 선택하기 위한 동작을 수행하고, 라우팅 신호(RTS)를 생성할 수 있다. 라우터 회로는 라우팅 신호(RTS)를 수신 인터페이스 회로로 전송할 수 있다. 라우터 회로(13 0)는 수신 인터페이스 회로로부터 수신 응답(ackR)을 수신할 수 있고, 수신 응답(ackR)을 수신한 경우, 송 신 인터페이스 회로로 라우팅 응답(ackRT)을 전송할 수 있다. 수신 인터페이스 회로는 라우팅 신호(RTS)를 수신할 수 있다. 수신 인터페이스 회로는 라우팅 신호 (RTS)에 포함되는 정보를 제2 뉴런 클러스터로 전달하기 위한 동작을 수행하고, 수신 신호(RS)를 생성할 수 있다. 수신 인터페이스 회로는 수신 신호(RS)를 제2 뉴런 클러스터로 전송할 수 있다. 수신 인터 페이스 회로는 제2 뉴런 클러스터로부터 뉴런 응답(ackN)를 수신할 수 있고, 뉴런 응답(ackN)을 수 신한 경우, 라우터 회로로 수신 응답(ackR)을 전송할 수 있다. 제2 뉴런 클러스터는 수신 신호(RS)를 수신할 수 있다. 제2 뉴런 클러스터는 수신 신호(RS)를 수신한 경우, 수신 인터페이스 회로로 뉴런 응답(ackN)을 전송할 수 있다. 뉴런 응답(ackN)은 제2 뉴런 클러스터 가 뉴런 신호(NS)에 포함되는 데이터를 전달받았음을 알리기 위한 정보를 포함할 수 있다. 뉴로모픽 인터페이스 시스템은 상술된 바와 같이, 신호 전달 시간의 오차를 최소화하고, 적은 전력을 소모 하도록 하기 위해 비동기 방식을 채택하여 구현될 수 있다. 도 2는 도 1의 뉴로모픽 인터페이스 시스템의 동작 흐름을 나타내는 도면이다. 도 2에서 가로축은 시간을 나타 낸다. 도 1 및 도 2를 참조하면, 제1 뉴런 클러스터는 연산 동작을, 송신 인터페이스 회로는 송신 동 작을, 라우터 회로는 라우팅 동작을, 수신 인터페이스 회로는 수신 동작을 수행할 수 있다. 예를 들어, 연산 동작은 이미 상술된 제1 뉴런 클러스터가 뉴런 신호(NS)를 생성하는 동작을 의미할 수 있 다. 송신 동작은 이미 상술된 송신 인터페이스 회로가 송신 신호(TS)를 생성하는 동작을 의미할 수 있다. 라우팅 동작은 이미 상술된 라우터 회로가 라우팅 신호(RTS)를 생성하는 동작을 의미할 수 있다. 수신 동 작은 이미 상술된 수신 인터페이스 회로가 수신 신호(RS)를 생성하는 동작을 의미할 수 있다. 다시 도 2를 참조하면, 제1 시점(T1)에서, 제1 뉴런 클러스터가 연산 동작의 수행을 완료하여 뉴런 신호 (NS)를 송신 인터페이스 회로로 전송할 수 있다. 이후에 송신 인터페이스 회로, 라우터 회로 및 수신 인터페이스 회로들은 송신 동작, 라우팅 동작 및 수신 동작들을 순차적으로 수행할 수 있다. 제2 시점(T2)에서, 수신 인터페이스 회로는 수신 동작의 수행을 완료하여 수신 신호(RS)를 제2 뉴런 클러 스터로 전송할 수 있다. 제2 시점(T2) 이후에, 제2 뉴런 클러스터는 수신 인터페이스 회로로 뉴런 응답(ackN)을 전송할 수 있 다. 수신 인터페이스 회로는 뉴런 응답(ackN)에 응답하여, 라우터 회로로 수신 응답(ackR)을 전송할 수 있다. 라우터 회로는 수신 응답(ackR)에 응답하여, 송신 인터페이스 회로로 라우팅 응답(ackRT)을 전송할 수 있다. 송신 인터페이스 회로는 라우팅 응답(ackRT)에 응답하여, 제1 뉴런 클러스터로 송신 응답(ackT)을 전송할 수 있다. 제3 시점(T2)에서, 제1 뉴런 클러스터는 송신 응답(ackT)을 수신할 수 있다. 이에 따라, 제1 뉴런 클러스 터는 뉴런 신호(NS)에 포함되는 데이터가 제2 뉴런 클러스터에 전달되었음을 인식할 수 있다. 이에따라, 제1 뉴런 클러스터는 다음 뉴런 신호(NS)를 생성하기 위한 연산 동작을 수행하기 시작할 수 있다. 상술된 바와 같이, 제1 뉴런 클러스터는 제1 시점(T1)에서 연산 동작을 종료한 뒤, 송신 응답(ackT)를 수신하는 시점인 제3 시점까지의 시구간(I1) 동안 다음 뉴런 신호(NS)를 생성하기 위한 연산 동작을 수행하지 못하고 대 기해야 할 수 있다. 이에 따라, 뉴로모픽 인터페이스 시스템의 인터페이스 회로들(예를 들어, 120~140)은 제1 뉴런 클러스터로부터 생성된 정보를 제2 뉴런 클러스터로 전달하는데 지연을 유발할 수 있다. 이 에 따라, 뉴로모픽 인터페이스 시스템은 고속으로 동작하지 못할 수 있다. 예를 들어, 제1 뉴런 클러스터 및 제2 뉴런 클러스터는 스파이크 기반의 뉴로모픽 회로일 수 있다. 스파이크 기반의 뉴로모픽 회로를 포함하는 뉴로모픽 인터페이스 시스템에서, 상술한 바와 같이, 인터페이스 회 로들에 의한 지연이 발생하는 경우, 뉴로모픽 회로의 연산 결과에 오차가 발생할 수 있다. 도 3는 본 개시의 일 실시 예에 따른 뉴로모픽 인터페이스 시스템을 나타내는 도면이다. 도 3을 참조하면, 뉴로 모픽 인터페이스 시스템은 제1 뉴런 클러스터, 송신 인터페이스 회로, 라우터 회로, 수신 인터페이스 회로 및 제2 뉴런 클러스터를 포함할 수 있다. 일 실시 예에서, 뉴로모픽 인터페이스 시스템은 신호 전달 시간의 오차를 최소화하고, 적은 전력을 소모 하도록 하기 위해 비동기 방식을 채택하여 구현될 수 있다. 제1 뉴런 클러스터, 송신 인터페이스 회로, 라우터 회로, 수신 인터페이스 회로 및 제 2 뉴런 클러스터들은 도 1의 제1 뉴런 클러스터, 송신 인터페이스 회로, 라우터 회로, 수 신 인터페이스 회로 및 제2 뉴런 클러스터들과 유사하게 동작할 수 있다. 구체적으로, 제1 뉴런 클러스터는 연산 동작을 수행하여 뉴런 신호(NS)를 생성하고, 송신 인터페이스 회 로는 송신 동작을 수행하여 송신 신호(TS)를 생성하고, 라우터 회로는 라우팅 동작을 수행하여 라 우팅 신호(RTS)를 생성하고, 수신 인터페이스 회로는 수신 동작을 수행하여 수신 신호(RS)를 생성할 수 있다. 이하에서는 도 1의 뉴로모픽 인터페이스 시스템과 도 3의 뉴로모픽 인터페이스 시스템의 차이 에 대해 중점적으로 설명한다. 송신 인터페이스 회로는 제1 메모리 장치 및 제1 프로세싱부를 포함할 수 있다. 송신 인터페 이스 회로는 뉴런 신호(NS)에 포함되는 뉴런 데이터(미도시)를 제1 메모리 장치에 저장할 수 있다. 제1 프로세싱부는 뉴런 신호(NS)에 포함되는 뉴런 데이터를 제2 뉴런 클러스터로 전송하기 위해 뉴 런 신호(NS)를 처리하기 위한 연산을 수행할 수 있다. 제1 프로세싱부는 송신 신호(TS)를 출력할 수 있다. 송신 인터페이스 회로는, 제1 프로세싱부의 연산이 종료되었는지 여부와 관계 없이, 뉴런 데이터를 제1 메모리 장치에 저장하는 즉시, 제1 뉴런 클러스터로 송신 응답(ackT)을 전송할 수 있다. 제1 뉴런 클러스터는 송신 응답(ackT)을 수신하는 경우, 뉴런 신호(NS)에 포함되는 데이터가 제2 뉴런 클 러스터에 전달되었는지 여부와 관계 없이, 다음 뉴런 신호(NS)를 생성하기 위한 동작을 수행할 수 있다. 예를 들어, 제1 뉴런 클러스터가 제1 뉴런 신호(NS1)를 송신 인터페이스 회로로 전송한 뒤, 제1 송 신 응답(예를 들어, ackT1)을 수신할 수 있다. 이 경우, 제1 뉴런 클러스터는 제1 뉴런 신호(NS1)에 포함 되는 데이터가 제2 뉴런 클러스터에 전달되었는지 여부에 관련 없이, 제1 뉴런 신호(NS1) 다음의 제2 뉴 런 신호(NS2)를 생성하기 위한 동작을 수행할 수 있다. 즉, 제1 뉴런 클러스터는 제1 뉴런 신호(NS1)를 전송한 뒤, 인터페이스 회로들(1200~1400)의 동작 수행 완료 여부와 관련 없이, 제1 송신 응답(ackT1)에 기초하여, 다음의 제2 뉴런 신호(NS2)를 생성하기 위한 동작을 수행할 수 있다. 라우터 회로는 제2 메모리 장치 및 제2 프로세싱부를 포함할 수 있다. 라우터 회로는 송신 신호(TS)에 포함되는 송신 데이터(미도시)를 제2 메모리 장치에 저장할 수 있다. 제2 프로세싱부는 송신 신호(TS)에 포함되는 데이터를 제2 뉴런 클러스터로 전송하는 경로를 선택 하기 위한 연산을 수행할 수 있다. 제2 프로세싱부는 라우팅 신호(RTS)를 출력할 수 있다. 라우터 회로는, 제2 프로세싱부의 연산이 종료되었는지 여부와 관련 없이, 송신 데이터를 제2 메모 리 장치에 저장하는 즉시, 송신 인터페이스 회로로 라우팅 응답(ackRT)을 전송할 수 있다.송신 인터페이스 회로는 라우팅 응답(ackRT)을 수신하는 경우, 송신 신호(TS)에 포함되는 데이터가 제2 뉴런 클러스터에 전달되었는지 여부와 관계 없이, 다음 송신 신호(TS)를 생성하기 위한 라우팅 동작을 수행할 수 있다. 수신 인터페이스 회로는 제3 메모리 장치 및 제3 프로세싱부를 포함할 수 있다. 수신 인터페 이스 회로는 라우팅 신호(RTS)에 포함되는 라우팅 데이터(미도시)를 제3 메모리 장치에 저장할 수 있다. 제3 프로세싱부는 수신 인터페이스 회로는 라우팅 신호(RTS)에 포함되는 정보를 제2 뉴런 클러스터 로 전달하기 위한 연산을 수행할 수 있다. 제3 프로세싱부는 수신 신호(RS)를 출력할 수 있다. 예 를 들어, 수신 신호(RS)는 수신 데이터(미도시)를 포함할 수 있다. 수신 인터페이스 회로는, 제3 프로세싱부의 연산이 종료되었는지 여부와 관계 없이, 라우팅 데이터 를 제3 메모리 장치에 저장하는 즉시, 라우터 회로로 수신 응답(ackR)을 전송할 수 있다. 라우터 회로는 수신 응답(ackR)을 수신하는 경우, 라우팅 신호(RTS)에 포함되는 정보가 제2 뉴런 클러스 터에 전달되었는지 여부와 관계 없이, 다음 라우팅 신호(RTS)를 생성하기 위한 라우팅 동작을 수행할 수 있다. 제2 뉴런 클러스터는 수신 신호(RS)를 수신할 수 있다. 제2 뉴런 클러스터는 수신 신호(RS)에 응답 하여, 수신 인터페이스 회로로 뉴런 응답(ackN)를 전송할 수 있다. 수신 인터페이스 회로는 뉴런 응답(ackN)에 기초하여, 다음 수신 신호(RS)를 생성하기 위한 수신 동작을 수행할 수 있다. 일 실시 예에서, 제1 내지 제3 메모리 장치들(1210~1410) 각각은 SRAM 및/또는 DRAM 등의 휘발성 메모리를 포함 할 수 있으나, 플래시 메모리, PRAM 및/또는 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 일 실시 예에서, 수신 데이터는 라우팅 데이터를 포함할 수 있고, 라우팅 데이터는 송신 데이터를 포함할 수 있 고, 송신 데이터는 뉴런 데이터를 포함할 수 있다. 이에 따라, 제1 뉴런 클러스터는 인터페이스 회로들 (1200~1400)을 통해 뉴런 데이터를 제2 뉴런 클러스터로 전송할 수 있다. 도 4는 도 3의 뉴로모픽 인터페이스 시스템의 동작 흐름을 나타내는 도면이다. 도 4에서 가로축은 시간을 나타 내고, 세로축은 동작 주체를 나타낸다. 도 3 및 도 4를 참조하면, 제1 시점에서, 제1 뉴런 클러스터는 제 1 연산 동작을 종료하고, 제1 뉴런 신호(NS1)를 송신 인터페이스 회로로 전송할 수 있다. 제1 시점 이후에, 송신 인터페이스 회로는 제1 뉴런 신호(NS1)에 포함되는 제1 뉴런 데이터를 제1 메모리 장치에 저장하고, 제1 뉴런 클러스터로 제1 송신 응답(ackT1)을 전송할 수 있다. 제2 시점에서, 제1 뉴런 클러스터는 제1 송신 응답(ackT1)에 응답하여, 제2 뉴런 신호(NS2)를 생성하기 위한 제2 연산 동작을 시작할 수 있다. 송신 인터페이스 회로는 제1 뉴런 신호(NS1)에 기초하여, 제1 송 신 신호(TS1)를 생성하기 위한 제1 송신 동작을 수행할 수 있다. 즉, 제1 뉴런 클러스터는 제1 뉴런 신호에 포함되는 데이터가 제2 뉴런 클러스터에 전달되었다는 정보를 포함하는 응답을 수신할 때까지 기다릴 필요 없이, 제1 송신 응답(ackT1)에 응답하여 제2 연산 동작을 시작할 수 있다. 제3 시점에서, 제1 뉴런 클러스터는 제2 뉴런 신호(NS2)를 송신 인터페이스 회로으로 전송할 수 있 다. 송신 인터페이스 회로는 제1 송신 신호(TS1)를 라우터 회로로 전송할 수 있다. 제3 시점 이후에, 송신 인터페이스 회로는 제2 뉴런 신호(NS2)에 포함되는 제2 뉴런 데이터를 제1 메모리 장치에 저장하고, 제1 뉴런 클러스터로 제2 송신 응답 신호(ackT2)를 전송할 수 있다. 라우터 회로 는 제1 송신 신호(TS1)에 포함되는 제1 송신 데이터를 제2 메모리 장치에 저장하고, 송신 인터페이 스 회로로 제1 라우팅 응답 신호(ackRT1)를 전송할 수 있다. 제4 시점에서, 제1 뉴런 클러스터는 제2 송신 응답(ackT2)에 응답하여 제3 연산 동작을 시작할 수 있다. 송신 인터페이스 회로는 제1 라우팅 응답 신호(ackRT)에 응답하여, 제2 송신 동작을 시작할 수 있다. 라 우터 회로는 제1 송신 신호(TS1)에 응답하여, 제1 라우팅 동작을 시작할 수 있다. 제5 시점에서, 제1 뉴런 클러스터는 제3 뉴런 신호(NS3)를 송신 인터페이스 회로으로 전송할 수 있 다. 송신 인터페이스 회로는 제2 송신 신호(TS2)를 라우터 회로로 전송할 수 있다. 라우터 회로는 제1 라우팅 신호(RTS)를 수신 인터페이스 회로로 전송할 수 있다. 제5 시점 이후에, 송신 인터페이스 회로는 제3 뉴런 신호(NS3)에 포함되는 제3 뉴런 데이터를 제1 메모리 장치에 저장하고, 제1 뉴런 클러스터로 제3 송신 응답 신호(ackT3)를 전송할 수 있다. 라우터 회로 는 제2 송신 신호(TS2)에 포함되는 제2 송신 데이터를 제2 메모리 장치에 저장하고, 송신 인터페이 스 회로로 제2 라우팅 응답 신호(ackRT2)를 전송할 수 있다. 수신 인터페이스 회로 제1 라우팅 신 호(RTS)에 포함되는 제1 라우팅 데이터를 제3 메모리 장치에 저장하고, 라우터 회로로 제1 수신 응 답 신호(ackR1)를 전송할 수 있다. 제6 시점에서, 제1 뉴런 클러스터는 제3 송신 응답(ackT3)에 응답하여 제4 연산 동작을 시작할 수 있다. 송신 인터페이스 회로는 제2 라우팅 응답 신호(ackRT)에 응답하여, 제3 송신 동작을 시작할 수 있다. 라 우터 회로는 제1 수신 응답 신호(ackR)에 응답하여, 제2 라우팅 동작을 시작할 수 있다. 상술된 바와 같이, 본 개시의 실시 예에 따른 뉴로모픽 인터페이스 시스템은 인터페이스 회로들(1200 내 지 1400) 각각이 메모리 장치(1210~1410)를 포함하도록 구성된다. 이에 따라, 메모리 기반의 병렬 파이프라인 인터페이스 시스템이 구현될 수 있다. 구체적으로, 서로 다른 동작을 수행하는 송신 인터페이스 회로, 라우터 회로 및 수신 인터페이스 회로 각각이 메모리 장치(1210~1410)를 포함하도록 구성되고, 다음 스테이지에서 전송된 메모리에 데이터 를 저장했음을 알리는 응답 신호(예를 들어, 송신 응답 신호(ackT))에 기초하여 입력 신호를 처리할 수 있다. 이에 따라, 뉴로모픽 인터페이스 시스템의 구성요소들 각각(1100~1500)은 뉴로모픽 인터페이스 시스템 의 전체 동작이 끝날 때까지 기다릴 필요 없이 지속적으로 동작할 수 있다. 이에 따라, 도 3의 뉴로모픽 인터페이스 시스템의 인터페이스 회로들(1200~1400)에 의해 유발되는 지연은 도 1의 뉴로모픽 인터페이스 시스템에 비해 작을 수 있다. 이에 따라, 도 3의 뉴로모픽 인터페이스 시스템은 도 1의 뉴로모픽 인 터페이스 시스템에 비해 고속으로 동작할 수 있다. 도 5는 도 3의 송신 인터페이스 회로의 일부에 대한 일 예를 설명하기 위한 회로도이다. 도면의 편의 및 간결성 을 위해, 도 5에서는 도 3의 송신 인터페이스 회로의 일부에 대해서만 설명하나, 도 3의 라우터 회로 및 수신 인터페이스 회로는 도 5에 도시된 회로와 동일한 구조를 갖는 회로를 포함할 수 있다. 도 5는 도 3을 참조하여 설명된다. 도 5를 참조하면, 송신 인터페이스 회로는 제1 메모리 장치, 제1 프로세싱부, 인버터 소자 및 뮬러-C(muller-C) 소자를 포함할 수 있다. 송신 인터페이스 회로는 제1 뉴런 클러스터로부터 뉴런 신호(NS)를 수신할 수 있다. 뉴런 신호(N S)는 뉴런 요청(reqN) 및 뉴런 데이터(dataN)를 포함할 수 있다. 제1 메모리 장치는 뉴런 데이터(dataN) 및 송신 응답 신호(ackT)를 수신할 수 있다. 제1 메모리 장치 는 송신 응답 신호(ackT)에 기초하여 인에이블 될 수 있다. 제1 메모리 장치가 인에이블 되는 경우, 뉴런 데이터(dataN)는 제1 메모리 장치에 저장될 수 있다. 제1 메모리 장치는 저장된 뉴런 데이터(dataN)를 제1 프로세싱부로 전송할 수 있다. 제1 프로세싱부는 뉴런 데이터(dataN)에 기초한 연산을 수행할 수 있다. 제1 프로세싱부는 송신 신 호(TS)를 출력할 수 있다. 송신 신호(TS)는 송신 요청(reqT) 및 송신 데이터(dataT)를 포함할 수 있다. 예를 들 어, 송신 요청(reqT)는 라우터 회로에 포함되는 뮬러-C소자에 전송되고, 송신 데이터(dataT)는 라우터 회 로에 포함되는 제2 메모리 장치에 전송될 수 있다. 인버터 소자는 라우터 회로로부터 라우팅 응답(ackRT)를 수신할 수 있다. 인버터 소자의 출 력 신호는 뮬러-C 소자로 입력될 수 있다. 뮬러-C 소자는 반전된 라우팅 응답 및 뉴런 요청(reqN)을 수신할 수 있다. 뮬러-C 소자는 송신 응 답(ackT)을 출력할 수 있다. 이에 따라, 송신 인터페이스 회로 라우터 회로의 상태를 기반으로 뉴 런 데이터(dataN) 신호를 제1 메모리 장치에 저장할지 여부를 결정할 수 있다. 예를 들어, 뮬려-C 소자는 그 입력 신호가 모두 제각기 로직 하이 또는 로직 로우일 때 로직 1 또는 로직 0을 출력하고, 그 입력 신호가 상이할 때, 그 이전의 출력 신호값을 유지하도록 설계될 수 있다. 일 실시 예에서, 송신 인터페이스 회로는 라우터 회로의 상태를 기반으로 뉴런 데이터(dataN)를 제 1 메모리 장치에 저장할지 여부를 결정할 수 있다. 이에 따라, 송신 인터페이스 회로는 제2 프로세싱부 의 연산이 종료된 상태인 경우에 한해, 뉴런 데이터(dataN)를 제1 메모리 장치에 저장할 수 있을 수 있다. 도 6은 도 3의 송신 인터페이스 회로의 일부에 대한 다른 예를 설명하기 위한 회로도이다. 도면의 편의 및 간결 성을 위해, 도 6에서는 도 3의 송신 인터페이스 회로의 일부에 대해서만 설명하나, 도 3의 라우터 회로 및 수신 인터페이스 회로는 도 6에 도시된 회로와 동일한 구조를 갖는 회로를 포함할 수 있다. 도 6은 도 3을 참조하여 설명된다. 도 6을 참조하면, 송신 인터페이스 회로는 제1 메모리 장치, 제1 프로세싱부, 인버터 소자 및 뮬러-C 소자를 포함할 수 있다. 송신 인터페이스 회로는 제1 뉴런 클러스터로부터 뉴런 신호(NS)를 수신할 수 있다. 뉴런 신호(N S)는 뉴런 요청(reqN) 및 뉴런 데이터(dataN)를 포함할 수 있다. 제1 메모리 장치는 뉴런 데이터(dataN) 및 뉴런 요청(reqN)을 수신할 수 있다. 제1 메모리 장치는 뉴런 요청(reqN)에 기초하여 인에이블 될 수 있다. 제1 메모리 장치가 인에이블 되는 경우, 뉴런 데이터 (dataN)는 제1 메모리 장치에 저장될 수 있다. 제1 메모리 장치는 제1 출력 단자를 통해, 송신 응답(ackT)을 제1 뉴런 클러스터 및 뮬러-C 소자 로 전송할 수 있다. 제1 메모리 장치는 제2 출력 단자를 통햐, 저장된 뉴런 데이터(dataN)를 제1 프로세싱부로 전송할 수 있다. 제1 프로세싱부는 뮬러-C 소자의 출력 단자와 연결될 수 있다. 제1 프로세싱부는 프로세싱 인에이 블 신호(PEN)에 기초하여, 인에이블 될 수 있다. 제1 프로세싱부가 인에이블 되는 경우, 제1 프로세싱부 는 뉴런 데이터(dataN)에 기초한 연산을 수행하여 송신 신호(TS)를 출력할 수 있다. 송신 신호(TS)는 송 신 요청(reqT) 및 송신 데이터(dataT)를 포함할 수 있다. 예를 들어, 송신 요청(reqT) 및 송신 데이터(dataT)는 라우터 회로에 포함되는 제2 메모리 장치로 전송될 수 있다. 인버터 소자는 라우터 회로로부터 라우팅 응답(ackRT)을 수신하고, 라우팅 응답(ackRT)를 반전하여 반전된 라우팅 응답을 출력할 수 있다. 뮬러-C 소자는 인버터 소자의 출력 단자 및 제1 메모리 장치의 제1 출력 단자와 연결될 수 있다. 뮬러-C 소자는 반전된 라우팅 응답 및 송신 응답(ackT)에 기초하여, 프로세싱 인에이블 신호(PEN)을 출력 할 수 있다. 제1 프로세싱부는 프로세싱 인에이블 신호(PEN)에 기초하여 인에이블 될 수 있다. 즉, 제1 프로세싱부가 인에이블 될지 여부는 라우터 회로의 상태를 기반으로 결정될 수 있다. 도 6의 송신 인터페이스 회로는 도 5의 경우와 달리, 제2 프로세싱부의 연산이 종료된 상태인지 여 부와 관계 없이, 일단 뉴런 데이터(dataN)를 제1 메모리 장치에 저장하고, 제1 뉴런 클러스터로 송 신 응답(ackT)을 전송할 수 있다. 이에 따라, 제1 뉴런 클러스터는 제2 프로세싱부의 연산이 종료 된 상태인지 여부와 관계 없이, 다음 뉴런 신호(NS)를 생성하기 위한 연산 동작을 수행할 수 있다. 다시 말해, 도 5의 경우, 라우터 회로의 상태에 기초하여 송신 응답(ackT)을 생성하지만 도 6의 송신 인 터페이스 회로는 라우티 회로의 상태와 관련 없이 일단 뉴런 데이터(dataN)를 저장하고 송신 응답 (ackT)을 전송한다. 따라서, 도 6의 송신 인터페이스 회로는 도 5의 경우 보다 고속으로 동작할 수 있다. 도 7은 도 6의 송신 인터페이스 회로의 일부에 대한 다른 예를 설명하기 위한 회로도이다. 도면의 편의 및 간결 성을 위해, 도 7에서는 도 3의 송신 인터페이스 회로의 일부에 대해서만 설명하나, 도 3의 라우터 회로 및 수신 인터페이스 회로는 도 7에 도시된 회로와 동일한 구조를 갖는 회로를 포함할 수 있다. 도 7은 도 3 및 도 6을 참조하여 설명된다. 도 7을 참조하면, 송신 인터페이스 회로는 제1 메모리 장치, 제1 프로세싱부, 인버터 소자 , 뮬러-C 소자 및 로컬 클럭 생성기를 포함할 수 있다. 제1 메모리 장치, 제1 프로세 싱부, 인버터 소자 및 뮬러-C 소자의 동작은 도 6을 참조하여 상술된 바와 유사하다. 이하에 서는, 도 7과 도 6의 송신 인터페이스 회로의 차이점에 대해서 중점적으로 설명한다. 상술된 바와 같이, 뉴로모픽 인터페이스 시스템은 신호 전달 시간의 오차를 최소화하고, 적은 전력을 소 모하도록 하기 위해 비동기 방식을 채택하여 구현될 수 있다. 그러나, 송신 인터페이스 회로의 제1 프로세싱부, 라우터 회로의 제2 프로세싱부 및 수신 인터페이스 회로의 제3 프로세싱부 에서 입력 데이터를 처리하기 위한 연산이 복잡해질 수 있다. 뉴로모픽 인터페이스 시스템의 모든 구성요소들이 비동기 방식으로 동작하는 경우, 인터페이스 회로들(1200~1400)의 프로세싱부(1220~1420)들 각각 이 복잡한 연산을 수행하기 어려울 수 있다. 이에 따라, 뉴로모픽 인터페이스 시스템은 프로세싱부들(1220~1420)의 데이터 처리를 용이하게 하기 위해, GALS(globally asynchronous locally synchronous) 시스템으로 구현될 수 있다. 이에 따라, 뉴로모픽 인 터페이스 시스템의 일부 구성요소들은 로컬 클럭에 기초하여 동작할 수 있다. 이를 위해, 인터페이스 회 로들(1200~1400) 각각은 로컬 클럭 생성기(예를 들어, 1250)를 포함할 수 있다. 다시 도 7을 참조하면, 뮬러-C 소자는 반전된 라우팅 응답 및 송신 응답(ackT)에 기초하여 클럭 인에이블 신호(CE)를 생성할 수 있다. 클럭 인에이블 신호(CE)는 로컬 클럭 생성기로 전송될 수 있다. 로컬 클럭 생성기는 뮬러-C 소자의 출력 단자와 연결될 수 있다. 로컬 클럭 생성기는 클럭 인에이블 신호(CE)에 기초하여 로컬 클럭(lclk)을 생성할 수 있다 제1 프로세싱부는 로컬 클럭 생성기의 출력 단자 및 제1 메모리 장치의 제2 출력 단자와 연 결될 수 있다. 제1 프로세싱부는 로컬 클럭(lclk) 및 뉴런 데이터(dataN)를 수신할 수 있다. 제1 프로세 싱부는 로컬 클럭(lclk)을 수신하는 경우, 뉴런 데이터(dataN)에 기초한 연산을 수행하여 송신 신호(TS) 를 출력할 수 있다. 송신 신호(TS)는 송신 요청(reqT) 및 송신 데이터(dataT)를 포함할 수 있다. 예를 들어, 송 신 요청(reqT) 및 송신 데이터(dataT)는 라우터 회로에 포함되는 제2 메모리 장치로 전송될 수 있 다. 도 7의 제1 프로세싱부는 로컬 클럭(lclk)에 기초하여 동작하므로, 도 6의 경우에 비해 복잡한 연산을 수 행하여 뉴런 데이터(dataN)을 처리할 수 있다. 도 8은 도 5의 송신 인터페이스 회로의 일부에 대한 다른 예를 설명하기 위한 회로도이다. 도면의 편의 및 간결 성을 위해, 도 8에서는 도 3의 송신 인터페이스 회로의 일부에 대해서만 설명하나, 도 3의 라우터 회로 및 수신 인터페이스 회로는 도 8에 도시된 회로와 동일한 구조를 갖는 회로를 포함할 수 있다. 도 8는 도 3 및 도 5을 참조하여 설명된다. 도 8를 참조하면, 송신 인터페이스 회로는 제1 메모리 장치, 제1 프로세싱부, 인버터 소자 , 뮬러-C 소자 및 로컬 클럭 생성기를 포함할 수 있다. 제1 메모리 장치, 제1 프로세 싱부, 인버터 소자 및 뮬러-C 소자의 동작은 도 5을 참조하여 상술된 바와 유사하다. 이하에 서는, 도 8과 도 5의 송신 인터페이스 회로의 차이점에 대해서 중점적으로 설명한다. 도 8은 도 7과 마찬가지로, 도 5의 송신 인터페이스 회로와 유사한 구조를 갖고, GALS 시스템으로 구현된 뉴로모픽 인터페이스 시스템을 도시한다. 도 8을 참조하면, 뮬러-C 소자는 반전된 라우팅 응답 및 뉴런 요청(reqN)에 기초하여 클럭 인에이블 신호 (CE)를 생성할 수 있다. 클럭 인에이블 신호(CE)는 로컬 클럭 생성기로 전송될 수 있다. 로컬 클럭 생성기는 뮬러-C 소자의 출력 단자와 연결될 수 있다. 로컬 클럭 생성기는 클럭 인에이블 신호(CE)에 기초하여 로컬 클럭(lclk)을 생성할 수 있다 제1 프로세싱부는 로컬 클럭 생성기의 출력 단자와 연결될 수 있다. 제1 프로세싱부는 로컬 클럭(lclk) 및 뉴런 데이터(dataN)를 수신할 수 있다. 제1 프로세싱부는 로컬 클럭(lclk)을 수신하는 경 우, 뉴런 데이터(dataN)에 기초한 연산을 수행하여 송신 신호(TS)를 출력할 수 있다. 송신 신호(TS)는 송신 요 청(reqT) 및 송신 데이터(dataT)를 포함할 수 있다. 예를 들어, 송신 요청(reqT) 및 송신 데이터(dataT)는 라우 터 회로에 포함되는 제2 메모리 장치로 전송될 수 있다. 도 8의 제1 프로세싱부는 로컬 클럭(lclk)에 기초하여 동작하므로, 도 7의 경우와 마찬가지로, 도 5의 경 우에 비해 복잡한 연산을 수행하여 뉴런 데이터(dataN)을 처리할 수 있다. 도 9는 본 개시의 일 실시 예에 따른, 뉴로모픽 인터페이스 회로의 동작 방법을 설명하기 위한 순서도이다. 도 9은 도 3 및 도 6을 참조하여 설명된다. 설명의 편의 및 도면의 간결성을 위해, 도 9에서는 도 3의 송신 인터페 이스 회로의 동작방법에 대해서 설명된다. 그러나 도 3의 라우터 회로 및 수신 인터페이스 회로 도 송신 인터페이스 회로와 유사하게 동작할 수 있다.S110 단계에서, 송신 인터페이스 회로는 뉴런 신호(NS)를 수신할 수 있다. 이때, 뉴런 신호(NS)는 뉴런 요청(reqN) 및 뉴런 데이터(dataN)를 포함할 수 있다. S120 단계에서, 송신 인터페이스 회로는 뉴런 데이터(dataN)를 제1 메모리 장치에 저장할 수 있다. 송신 인터페이스 회로는 뉴런 데이터(dataN)를 제1 메모리 장치에 저장하는 즉시, 송신 응답(ack T)을 제1 뉴런 클러스터로 전송할 수 있다. 송신 인터페이스 회로는 뉴런 신호(NS)에 기초한 송신 동작의 종료 여부와 관계 없이, 송신 응답(ackT)을 제1 뉴런 클러스터로 전송할 수 있다. S130 단계에서, 송신 인터페이스 회로는 라우팅 응답(ackRT)에 기초하여, 송신 신호(RT)를 생성하기 위한 연산을 수행할지 여부를 결정할 수 있다. S140 단계에서, 송신 인터페이스 회로는 송신 신호(RT)를 생성하고, 송신 신호(RT)를 라우터 회로 로 전송할 수 있다. 상술된 내용은 본 개시를 실시하기 위한 구체적인 실시 예들이다. 본 개시는 상술된 실시 예들뿐만 아니라, 단 순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 개시는 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 개시의 범위는 상술된 실시 예들에 국한되어 정해져서는 안 되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들 에 의해 정해져야 할 것이다."}
{"patent_id": "10-2023-0002101", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 뉴로모픽 인터페이스 시스템을 나타내는 도면이다. 도 2는 도 1의 뉴로모픽 인터페이스 시스템의 동작 흐름을 나타내는 도면이다. 도 3는 본 개시의 일 실시 예에 따른 뉴로모픽 인터페이스 시스템을 나타내는 도면이다. 도 4는 도 3의 뉴로모픽 인터페이스 시스템의 동작 흐름을 나타내는 도면이다. 도 5는 도 3의 송신 인터페이스 회로의 일부에 대한 일 예를 나타내기 위한 회로도이다. 도 6은 도 3의 송신 인터페이스 회로의 일부에 대한 일 예를 나타내기 위한 회로도이다. 도 7은 도 6의 송신 인터페이스 회로의 일부에 대한 다른 예를 나타내기 위한 회로도이다. 도 8은 도 5의 송신 인터페이스 회로의 일부에 대한 다른 예를 설명하기 위한 회로도이다. 도 9는 본 개시의 일 실시 예에 따른, 뉴로모픽 인터페이스 회로의 동작 방법을 설명하기 위한 순서도이다."}
