Classic Timing Analyzer report for Status_reg
Tue May 10 14:49:24 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                 ;
+------------------------------+-------+---------------+-------------+------------+----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From       ; To             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------+----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.937 ns    ; abus_in[5] ; rp_out[1]~reg0 ; --         ; clk_in   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.407 ns    ; z_out~reg0 ; z_out          ; clk_in     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 10.630 ns   ; abus_in[5] ; dbus_out[2]    ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.896 ns   ; dbus_in[5] ; rp_out[0]~reg0 ; --         ; clk_in   ; 0            ;
; Total number of failed paths ;       ;               ;             ;            ;                ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------+----------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------+
; tsu                                                                        ;
+-------+--------------+------------+------------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To             ; To Clock ;
+-------+--------------+------------+------------+----------------+----------+
; N/A   ; None         ; 4.937 ns   ; abus_in[5] ; irp_out~reg0   ; clk_in   ;
; N/A   ; None         ; 4.937 ns   ; abus_in[5] ; z_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.937 ns   ; abus_in[5] ; dc_out~reg0    ; clk_in   ;
; N/A   ; None         ; 4.937 ns   ; abus_in[5] ; c_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.937 ns   ; abus_in[5] ; rp_out[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.937 ns   ; abus_in[5] ; rp_out[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.857 ns   ; abus_in[4] ; irp_out~reg0   ; clk_in   ;
; N/A   ; None         ; 4.857 ns   ; abus_in[4] ; z_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.857 ns   ; abus_in[4] ; dc_out~reg0    ; clk_in   ;
; N/A   ; None         ; 4.857 ns   ; abus_in[4] ; c_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.857 ns   ; abus_in[4] ; rp_out[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.857 ns   ; abus_in[4] ; rp_out[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.767 ns   ; abus_in[6] ; irp_out~reg0   ; clk_in   ;
; N/A   ; None         ; 4.767 ns   ; abus_in[6] ; z_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.767 ns   ; abus_in[6] ; dc_out~reg0    ; clk_in   ;
; N/A   ; None         ; 4.767 ns   ; abus_in[6] ; c_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.767 ns   ; abus_in[6] ; rp_out[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.767 ns   ; abus_in[6] ; rp_out[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.690 ns   ; abus_in[1] ; irp_out~reg0   ; clk_in   ;
; N/A   ; None         ; 4.690 ns   ; abus_in[1] ; z_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.690 ns   ; abus_in[1] ; dc_out~reg0    ; clk_in   ;
; N/A   ; None         ; 4.690 ns   ; abus_in[1] ; c_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.690 ns   ; abus_in[1] ; rp_out[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.690 ns   ; abus_in[1] ; rp_out[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.673 ns   ; abus_in[3] ; irp_out~reg0   ; clk_in   ;
; N/A   ; None         ; 4.673 ns   ; abus_in[3] ; z_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.673 ns   ; abus_in[3] ; dc_out~reg0    ; clk_in   ;
; N/A   ; None         ; 4.673 ns   ; abus_in[3] ; c_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.673 ns   ; abus_in[3] ; rp_out[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.673 ns   ; abus_in[3] ; rp_out[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.650 ns   ; abus_in[2] ; irp_out~reg0   ; clk_in   ;
; N/A   ; None         ; 4.650 ns   ; abus_in[2] ; z_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.650 ns   ; abus_in[2] ; dc_out~reg0    ; clk_in   ;
; N/A   ; None         ; 4.650 ns   ; abus_in[2] ; c_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.650 ns   ; abus_in[2] ; rp_out[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.650 ns   ; abus_in[2] ; rp_out[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.171 ns   ; abus_in[0] ; irp_out~reg0   ; clk_in   ;
; N/A   ; None         ; 4.171 ns   ; abus_in[0] ; z_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.171 ns   ; abus_in[0] ; dc_out~reg0    ; clk_in   ;
; N/A   ; None         ; 4.171 ns   ; abus_in[0] ; c_out~reg0     ; clk_in   ;
; N/A   ; None         ; 4.171 ns   ; abus_in[0] ; rp_out[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 4.171 ns   ; abus_in[0] ; rp_out[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.887 ns   ; wr_en      ; irp_out~reg0   ; clk_in   ;
; N/A   ; None         ; 3.887 ns   ; wr_en      ; z_out~reg0     ; clk_in   ;
; N/A   ; None         ; 3.887 ns   ; wr_en      ; dc_out~reg0    ; clk_in   ;
; N/A   ; None         ; 3.887 ns   ; wr_en      ; c_out~reg0     ; clk_in   ;
; N/A   ; None         ; 3.887 ns   ; wr_en      ; rp_out[0]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.887 ns   ; wr_en      ; rp_out[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.640 ns   ; dbus_in[7] ; irp_out~reg0   ; clk_in   ;
; N/A   ; None         ; 3.592 ns   ; dbus_in[0] ; c_out~reg0     ; clk_in   ;
; N/A   ; None         ; 3.411 ns   ; dbus_in[2] ; z_out~reg0     ; clk_in   ;
; N/A   ; None         ; 3.369 ns   ; dbus_in[6] ; rp_out[1]~reg0 ; clk_in   ;
; N/A   ; None         ; 3.151 ns   ; dbus_in[1] ; dc_out~reg0    ; clk_in   ;
; N/A   ; None         ; 3.126 ns   ; dbus_in[5] ; rp_out[0]~reg0 ; clk_in   ;
+-------+--------------+------------+------------+----------------+----------+


+-----------------------------------------------------------------------------+
; tco                                                                         ;
+-------+--------------+------------+----------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From           ; To        ; From Clock ;
+-------+--------------+------------+----------------+-----------+------------+
; N/A   ; None         ; 6.407 ns   ; z_out~reg0     ; z_out     ; clk_in     ;
; N/A   ; None         ; 6.382 ns   ; rp_out[0]~reg0 ; rp_out[0] ; clk_in     ;
; N/A   ; None         ; 6.350 ns   ; rp_out[1]~reg0 ; rp_out[1] ; clk_in     ;
; N/A   ; None         ; 6.102 ns   ; irp_out~reg0   ; irp_out   ; clk_in     ;
; N/A   ; None         ; 6.099 ns   ; dc_out~reg0    ; dc_out    ; clk_in     ;
; N/A   ; None         ; 6.081 ns   ; c_out~reg0     ; c_out     ; clk_in     ;
+-------+--------------+------------+----------------+-----------+------------+


+------------------------------------------------------------------------+
; tpd                                                                    ;
+-------+-------------------+-----------------+------------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To          ;
+-------+-------------------+-----------------+------------+-------------+
; N/A   ; None              ; 10.630 ns       ; abus_in[5] ; dbus_out[2] ;
; N/A   ; None              ; 10.610 ns       ; abus_in[5] ; dbus_out[4] ;
; N/A   ; None              ; 10.590 ns       ; abus_in[5] ; dbus_out[6] ;
; N/A   ; None              ; 10.550 ns       ; abus_in[4] ; dbus_out[2] ;
; N/A   ; None              ; 10.530 ns       ; abus_in[4] ; dbus_out[4] ;
; N/A   ; None              ; 10.510 ns       ; abus_in[4] ; dbus_out[6] ;
; N/A   ; None              ; 10.460 ns       ; abus_in[6] ; dbus_out[2] ;
; N/A   ; None              ; 10.440 ns       ; abus_in[6] ; dbus_out[4] ;
; N/A   ; None              ; 10.433 ns       ; abus_in[5] ; dbus_out[7] ;
; N/A   ; None              ; 10.433 ns       ; abus_in[5] ; dbus_out[3] ;
; N/A   ; None              ; 10.432 ns       ; abus_in[5] ; dbus_out[0] ;
; N/A   ; None              ; 10.420 ns       ; abus_in[6] ; dbus_out[6] ;
; N/A   ; None              ; 10.379 ns       ; abus_in[1] ; dbus_out[2] ;
; N/A   ; None              ; 10.362 ns       ; abus_in[3] ; dbus_out[2] ;
; N/A   ; None              ; 10.359 ns       ; abus_in[1] ; dbus_out[4] ;
; N/A   ; None              ; 10.353 ns       ; abus_in[4] ; dbus_out[7] ;
; N/A   ; None              ; 10.353 ns       ; abus_in[4] ; dbus_out[3] ;
; N/A   ; None              ; 10.352 ns       ; abus_in[4] ; dbus_out[0] ;
; N/A   ; None              ; 10.342 ns       ; abus_in[3] ; dbus_out[4] ;
; N/A   ; None              ; 10.339 ns       ; abus_in[1] ; dbus_out[6] ;
; N/A   ; None              ; 10.339 ns       ; abus_in[2] ; dbus_out[2] ;
; N/A   ; None              ; 10.322 ns       ; abus_in[3] ; dbus_out[6] ;
; N/A   ; None              ; 10.319 ns       ; abus_in[2] ; dbus_out[4] ;
; N/A   ; None              ; 10.299 ns       ; abus_in[2] ; dbus_out[6] ;
; N/A   ; None              ; 10.263 ns       ; abus_in[6] ; dbus_out[7] ;
; N/A   ; None              ; 10.263 ns       ; abus_in[6] ; dbus_out[3] ;
; N/A   ; None              ; 10.262 ns       ; abus_in[6] ; dbus_out[0] ;
; N/A   ; None              ; 10.246 ns       ; rd_en      ; dbus_out[2] ;
; N/A   ; None              ; 10.226 ns       ; rd_en      ; dbus_out[4] ;
; N/A   ; None              ; 10.206 ns       ; rd_en      ; dbus_out[6] ;
; N/A   ; None              ; 10.182 ns       ; abus_in[1] ; dbus_out[7] ;
; N/A   ; None              ; 10.182 ns       ; abus_in[1] ; dbus_out[3] ;
; N/A   ; None              ; 10.181 ns       ; abus_in[1] ; dbus_out[0] ;
; N/A   ; None              ; 10.165 ns       ; abus_in[3] ; dbus_out[7] ;
; N/A   ; None              ; 10.165 ns       ; abus_in[3] ; dbus_out[3] ;
; N/A   ; None              ; 10.164 ns       ; abus_in[3] ; dbus_out[0] ;
; N/A   ; None              ; 10.142 ns       ; abus_in[2] ; dbus_out[7] ;
; N/A   ; None              ; 10.142 ns       ; abus_in[2] ; dbus_out[3] ;
; N/A   ; None              ; 10.141 ns       ; abus_in[2] ; dbus_out[0] ;
; N/A   ; None              ; 10.080 ns       ; abus_in[5] ; dbus_out[1] ;
; N/A   ; None              ; 10.049 ns       ; rd_en      ; dbus_out[7] ;
; N/A   ; None              ; 10.049 ns       ; rd_en      ; dbus_out[3] ;
; N/A   ; None              ; 10.048 ns       ; rd_en      ; dbus_out[0] ;
; N/A   ; None              ; 10.000 ns       ; abus_in[5] ; dbus_out[5] ;
; N/A   ; None              ; 10.000 ns       ; abus_in[4] ; dbus_out[1] ;
; N/A   ; None              ; 9.920 ns        ; abus_in[4] ; dbus_out[5] ;
; N/A   ; None              ; 9.910 ns        ; abus_in[6] ; dbus_out[1] ;
; N/A   ; None              ; 9.860 ns        ; abus_in[0] ; dbus_out[2] ;
; N/A   ; None              ; 9.840 ns        ; abus_in[0] ; dbus_out[4] ;
; N/A   ; None              ; 9.830 ns        ; abus_in[6] ; dbus_out[5] ;
; N/A   ; None              ; 9.829 ns        ; abus_in[1] ; dbus_out[1] ;
; N/A   ; None              ; 9.820 ns        ; abus_in[0] ; dbus_out[6] ;
; N/A   ; None              ; 9.812 ns        ; abus_in[3] ; dbus_out[1] ;
; N/A   ; None              ; 9.789 ns        ; abus_in[2] ; dbus_out[1] ;
; N/A   ; None              ; 9.749 ns        ; abus_in[1] ; dbus_out[5] ;
; N/A   ; None              ; 9.732 ns        ; abus_in[3] ; dbus_out[5] ;
; N/A   ; None              ; 9.709 ns        ; abus_in[2] ; dbus_out[5] ;
; N/A   ; None              ; 9.696 ns        ; rd_en      ; dbus_out[1] ;
; N/A   ; None              ; 9.663 ns        ; abus_in[0] ; dbus_out[7] ;
; N/A   ; None              ; 9.663 ns        ; abus_in[0] ; dbus_out[3] ;
; N/A   ; None              ; 9.662 ns        ; abus_in[0] ; dbus_out[0] ;
; N/A   ; None              ; 9.616 ns        ; rd_en      ; dbus_out[5] ;
; N/A   ; None              ; 9.310 ns        ; abus_in[0] ; dbus_out[1] ;
; N/A   ; None              ; 9.230 ns        ; abus_in[0] ; dbus_out[5] ;
; N/A   ; None              ; 9.073 ns        ; dbus_in[6] ; dbus_out[6] ;
; N/A   ; None              ; 8.943 ns        ; dbus_in[2] ; dbus_out[2] ;
; N/A   ; None              ; 8.899 ns        ; dbus_in[0] ; dbus_out[0] ;
; N/A   ; None              ; 8.894 ns        ; dbus_in[7] ; dbus_out[7] ;
; N/A   ; None              ; 8.147 ns        ; dbus_in[1] ; dbus_out[1] ;
; N/A   ; None              ; 7.985 ns        ; dbus_in[5] ; dbus_out[5] ;
+-------+-------------------+-----------------+------------+-------------+


+----------------------------------------------------------------------------------+
; th                                                                               ;
+---------------+-------------+-----------+------------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To             ; To Clock ;
+---------------+-------------+-----------+------------+----------------+----------+
; N/A           ; None        ; -2.896 ns ; dbus_in[5] ; rp_out[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -2.921 ns ; dbus_in[1] ; dc_out~reg0    ; clk_in   ;
; N/A           ; None        ; -3.139 ns ; dbus_in[6] ; rp_out[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.181 ns ; dbus_in[2] ; z_out~reg0     ; clk_in   ;
; N/A           ; None        ; -3.362 ns ; dbus_in[0] ; c_out~reg0     ; clk_in   ;
; N/A           ; None        ; -3.410 ns ; dbus_in[7] ; irp_out~reg0   ; clk_in   ;
; N/A           ; None        ; -3.657 ns ; wr_en      ; irp_out~reg0   ; clk_in   ;
; N/A           ; None        ; -3.657 ns ; wr_en      ; z_out~reg0     ; clk_in   ;
; N/A           ; None        ; -3.657 ns ; wr_en      ; dc_out~reg0    ; clk_in   ;
; N/A           ; None        ; -3.657 ns ; wr_en      ; c_out~reg0     ; clk_in   ;
; N/A           ; None        ; -3.657 ns ; wr_en      ; rp_out[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.657 ns ; wr_en      ; rp_out[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.941 ns ; abus_in[0] ; irp_out~reg0   ; clk_in   ;
; N/A           ; None        ; -3.941 ns ; abus_in[0] ; z_out~reg0     ; clk_in   ;
; N/A           ; None        ; -3.941 ns ; abus_in[0] ; dc_out~reg0    ; clk_in   ;
; N/A           ; None        ; -3.941 ns ; abus_in[0] ; c_out~reg0     ; clk_in   ;
; N/A           ; None        ; -3.941 ns ; abus_in[0] ; rp_out[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -3.941 ns ; abus_in[0] ; rp_out[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.420 ns ; abus_in[2] ; irp_out~reg0   ; clk_in   ;
; N/A           ; None        ; -4.420 ns ; abus_in[2] ; z_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.420 ns ; abus_in[2] ; dc_out~reg0    ; clk_in   ;
; N/A           ; None        ; -4.420 ns ; abus_in[2] ; c_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.420 ns ; abus_in[2] ; rp_out[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.420 ns ; abus_in[2] ; rp_out[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.443 ns ; abus_in[3] ; irp_out~reg0   ; clk_in   ;
; N/A           ; None        ; -4.443 ns ; abus_in[3] ; z_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.443 ns ; abus_in[3] ; dc_out~reg0    ; clk_in   ;
; N/A           ; None        ; -4.443 ns ; abus_in[3] ; c_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.443 ns ; abus_in[3] ; rp_out[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.443 ns ; abus_in[3] ; rp_out[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.460 ns ; abus_in[1] ; irp_out~reg0   ; clk_in   ;
; N/A           ; None        ; -4.460 ns ; abus_in[1] ; z_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.460 ns ; abus_in[1] ; dc_out~reg0    ; clk_in   ;
; N/A           ; None        ; -4.460 ns ; abus_in[1] ; c_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.460 ns ; abus_in[1] ; rp_out[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.460 ns ; abus_in[1] ; rp_out[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.537 ns ; abus_in[6] ; irp_out~reg0   ; clk_in   ;
; N/A           ; None        ; -4.537 ns ; abus_in[6] ; z_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.537 ns ; abus_in[6] ; dc_out~reg0    ; clk_in   ;
; N/A           ; None        ; -4.537 ns ; abus_in[6] ; c_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.537 ns ; abus_in[6] ; rp_out[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.537 ns ; abus_in[6] ; rp_out[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.627 ns ; abus_in[4] ; irp_out~reg0   ; clk_in   ;
; N/A           ; None        ; -4.627 ns ; abus_in[4] ; z_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.627 ns ; abus_in[4] ; dc_out~reg0    ; clk_in   ;
; N/A           ; None        ; -4.627 ns ; abus_in[4] ; c_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.627 ns ; abus_in[4] ; rp_out[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.627 ns ; abus_in[4] ; rp_out[1]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.707 ns ; abus_in[5] ; irp_out~reg0   ; clk_in   ;
; N/A           ; None        ; -4.707 ns ; abus_in[5] ; z_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.707 ns ; abus_in[5] ; dc_out~reg0    ; clk_in   ;
; N/A           ; None        ; -4.707 ns ; abus_in[5] ; c_out~reg0     ; clk_in   ;
; N/A           ; None        ; -4.707 ns ; abus_in[5] ; rp_out[0]~reg0 ; clk_in   ;
; N/A           ; None        ; -4.707 ns ; abus_in[5] ; rp_out[1]~reg0 ; clk_in   ;
+---------------+-------------+-----------+------------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue May 10 14:49:24 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Status_reg -c Status_reg --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk_in"
Info: tsu for register "irp_out~reg0" (data pin = "abus_in[5]", clock pin = "clk_in") is 4.937 ns
    Info: + Longest pin to register delay is 7.646 ns
        Info: 1: + IC(0.000 ns) + CELL(0.870 ns) = 0.870 ns; Loc. = PIN_A5; Fanout = 1; PIN Node = 'abus_in[5]'
        Info: 2: + IC(5.055 ns) + CELL(0.150 ns) = 6.075 ns; Loc. = LCCOMB_X1_Y33_N6; Fanout = 2; COMB Node = 'process_0~1'
        Info: 3: + IC(0.276 ns) + CELL(0.410 ns) = 6.761 ns; Loc. = LCCOMB_X1_Y33_N26; Fanout = 6; COMB Node = 'irp_out~0'
        Info: 4: + IC(0.225 ns) + CELL(0.660 ns) = 7.646 ns; Loc. = LCFF_X1_Y33_N1; Fanout = 1; REG Node = 'irp_out~reg0'
        Info: Total cell delay = 2.090 ns ( 27.33 % )
        Info: Total interconnect delay = 5.556 ns ( 72.67 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_in" to destination register is 2.673 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 6; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.019 ns) + CELL(0.537 ns) = 2.673 ns; Loc. = LCFF_X1_Y33_N1; Fanout = 1; REG Node = 'irp_out~reg0'
        Info: Total cell delay = 1.536 ns ( 57.46 % )
        Info: Total interconnect delay = 1.137 ns ( 42.54 % )
Info: tco from clock "clk_in" to destination pin "z_out" through register "z_out~reg0" is 6.407 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.673 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 6; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.019 ns) + CELL(0.537 ns) = 2.673 ns; Loc. = LCFF_X1_Y33_N3; Fanout = 1; REG Node = 'z_out~reg0'
        Info: Total cell delay = 1.536 ns ( 57.46 % )
        Info: Total interconnect delay = 1.137 ns ( 42.54 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 3.484 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y33_N3; Fanout = 1; REG Node = 'z_out~reg0'
        Info: 2: + IC(0.676 ns) + CELL(2.808 ns) = 3.484 ns; Loc. = PIN_C6; Fanout = 0; PIN Node = 'z_out'
        Info: Total cell delay = 2.808 ns ( 80.60 % )
        Info: Total interconnect delay = 0.676 ns ( 19.40 % )
Info: Longest tpd from source pin "abus_in[5]" to destination pin "dbus_out[2]" is 10.630 ns
    Info: 1: + IC(0.000 ns) + CELL(0.870 ns) = 0.870 ns; Loc. = PIN_A5; Fanout = 1; PIN Node = 'abus_in[5]'
    Info: 2: + IC(5.055 ns) + CELL(0.150 ns) = 6.075 ns; Loc. = LCCOMB_X1_Y33_N6; Fanout = 2; COMB Node = 'process_0~1'
    Info: 3: + IC(0.278 ns) + CELL(0.413 ns) = 6.766 ns; Loc. = LCCOMB_X1_Y33_N16; Fanout = 8; COMB Node = 'process_0~2'
    Info: 4: + IC(0.997 ns) + CELL(2.867 ns) = 10.630 ns; Loc. = PIN_H8; Fanout = 0; PIN Node = 'dbus_out[2]'
    Info: Total cell delay = 4.300 ns ( 40.45 % )
    Info: Total interconnect delay = 6.330 ns ( 59.55 % )
Info: th for register "rp_out[0]~reg0" (data pin = "dbus_in[5]", clock pin = "clk_in") is -2.896 ns
    Info: + Longest clock path from clock "clk_in" to destination register is 2.673 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 6; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.019 ns) + CELL(0.537 ns) = 2.673 ns; Loc. = LCFF_X1_Y33_N9; Fanout = 1; REG Node = 'rp_out[0]~reg0'
        Info: Total cell delay = 1.536 ns ( 57.46 % )
        Info: Total interconnect delay = 1.137 ns ( 42.54 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 5.835 ns
        Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_F3; Fanout = 2; PIN Node = 'dbus_in[5]'
        Info: 2: + IC(4.750 ns) + CELL(0.149 ns) = 5.751 ns; Loc. = LCCOMB_X1_Y33_N8; Fanout = 1; COMB Node = 'rp_out[0]~reg0feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 5.835 ns; Loc. = LCFF_X1_Y33_N9; Fanout = 1; REG Node = 'rp_out[0]~reg0'
        Info: Total cell delay = 1.085 ns ( 18.59 % )
        Info: Total interconnect delay = 4.750 ns ( 81.41 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 173 megabytes
    Info: Processing ended: Tue May 10 14:49:24 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


