# Procesador R32VI segmentado con E/S

Este es un diseño e implementación de un núcleo de un procesador de arquitectura RISC-V, específicamente el ISA R32VI, con controladores de vídeo VGA y de teclado PS/2, escritos en SystemVerilog.

Este diseño en particular sólo ejecuta un programa básico, que es mostrar el valor de los códigos envíados por el teclado PS/2 cómo un color sólido equivalente en RGB332 en pantalla completa.

Presentado por Jacobo Blandón Pineda.
