---
marp: true
theme: seed-slides
paginate: true
header: "Seed - Chapitre 03"
footer: "Logique SÃ©quentielle et MÃ©moire"
---

<!-- _class: lead -->

# Chapitre 03 : Logique SÃ©quentielle et MÃ©moire

> "Le temps est ce qui empÃªche tout d'arriver en mÃªme temps." â€” John Wheeler

---

# ğŸ¯ OÃ¹ en sommes-nous ?

<div class="figure">
<img src="assets/memory-hierarchy.svg" alt="HiÃ©rarchie mÃ©moire">
<div class="figure-caption">La mÃ©moire â€” niveau 3 de notre stack</div>
</div>

Nous apprenons Ã  **mÃ©moriser** !

---

# Le ProblÃ¨me de l'Ã‰tat

```c
x = x + 1;
```

Pour exÃ©cuter cette instruction :

<div class="process-step">
<div class="step-number">1</div>
<div class="step-content">
<div class="step-title">Lire</div>
la valeur actuelle de <code>x</code>
</div>
</div>

<div class="process-step">
<div class="step-number">2</div>
<div class="step-content">
<div class="step-title">Calculer</div>
<code>x + 1</code> avec l'ALU
</div>
</div>

<div class="process-step">
<div class="step-number">3</div>
<div class="step-content">
<div class="step-title">Ã‰crire</div>
le rÃ©sultat dans <code>x</code>
</div>
</div>

**Sans mÃ©moire, pas de "valeur actuelle" !**

---

# Combinatoire vs SÃ©quentiel

| Circuits Combinatoires | Circuits SÃ©quentiels |
|:-----------------------|:---------------------|
| Sortie = f(entrÃ©es) | Sortie = f(entrÃ©es, **Ã©tat**) |
| Pas de mÃ©moire | A de la mÃ©moire |
| Pas d'horloge | SynchronisÃ© par horloge |
| Ex: AND, OR, ALU | Ex: Registres, RAM, CPU |

<div class="key-concept">
<div class="key-concept-title">DiffÃ©rence fondamentale</div>
Les circuits sÃ©quentiels ont une <strong>notion de temps</strong>
</div>

---

# L'Horloge (Clock)

<div class="columns">
<div>

Signal qui oscille entre 0 et 1 Ã  frÃ©quence fixe :

```
      â”Œâ”€â”€â”€â”   â”Œâ”€â”€â”€â”   â”Œâ”€â”€â”€â”
clk â”€â”€â”˜   â””â”€â”€â”€â”˜   â””â”€â”€â”€â”˜   â””â”€â”€â”€
      â†‘       â†‘       â†‘
   Front   Front   Front
   montant montant montant
```

</div>
<div class="figure">
<img src="assets/clock-signal.svg" alt="Signal d'horloge">
<div class="figure-caption">Signal d'horloge pÃ©riodique</div>
</div>
</div>

---

# Timing de l'Horloge

<div class="definition">
<div class="definition-term">Front montant (Rising Edge)</div>
<div class="definition-text">Passage de 0 Ã  1 â€” moment oÃ¹ les donnÃ©es sont capturÃ©es</div>
</div>

<div class="definition">
<div class="definition-term">PÃ©riode</div>
<div class="definition-text">DurÃ©e d'un cycle complet (high + low)</div>
</div>

<div class="callout callout-arm">
Un processeur ARM Cortex-M4 tourne Ã  ~168 MHz = 168 millions de cycles/seconde.
</div>

---

# Pourquoi l'Horloge ?

**ProblÃ¨me :** Les signaux se propagent avec dÃ©lai

**Solution :** L'horloge synchronise tout

<div class="columns">
<div>

- Pendant clk = 0 : les circuits calculent
- Sur front montant : les rÃ©sultats sont capturÃ©s

</div>
<div>

<div class="callout callout-tip">
<div class="callout-title">Synchronisation</div>
Tous les registres capturent au mÃªme instant
</div>

</div>
</div>

---

# La Bascule D (DFF)

**DFF** = Data Flip-Flop = atome de mÃ©moire

<div class="columns">
<div class="figure">
<img src="assets/dff.svg" alt="Bascule DFF">
<div class="figure-caption">Symbole de la DFF</div>
</div>
<div>

**RÃ¨gle fondamentale :**
```
q(t) = d(t-1)
```

La sortie = l'entrÃ©e du cycle prÃ©cÃ©dent

</div>
</div>

---

# Comportement de la DFF

```
clk:   â”€â”€â” â”Œâ”€â” â”Œâ”€â” â”Œâ”€â” â”Œâ”€â”
         â””â”€â”˜ â””â”€â”˜ â””â”€â”˜ â””â”€â”˜ â””â”€

  d:   â”€â”€[A]â”€â”€â”€[B]â”€â”€â”€[C]â”€â”€â”€[D]â”€â”€

  q:   â”€â”€[?]â”€â”€â”€[A]â”€â”€â”€[B]â”€â”€â”€[C]â”€â”€
```

<div class="key-concept">
<div class="key-concept-title">DÃ©calage temporel</div>
La sortie est "en retard" d'un cycle â€” c'est la mÃ©moire !
</div>

---

# Diagramme d'Ã‰tats de la DFF

```mermaid
stateDiagram-v2
    [*] --> Q0 : Reset
    Q0 --> Q0 : d=0 sur â†‘clk
    Q0 --> Q1 : d=1 sur â†‘clk
    Q1 --> Q0 : d=0 sur â†‘clk
    Q1 --> Q1 : d=1 sur â†‘clk
```

La DFF a exactement 2 Ã©tats : Q=0 ou Q=1

---

# Le ProblÃ¨me : Garder une Valeur

La DFF mÃ©morise UN cycle, puis prend la nouvelle valeur.

**On veut :**
- Si `load = 1` : stocker la nouvelle valeur
- Si `load = 0` : **conserver** l'ancienne

<div class="callout callout-note">
<div class="callout-title">Besoin</div>
Un signal de contrÃ´le pour dÃ©cider quand Ã©crire
</div>

---

# La Solution : RÃ©troaction

<div class="columns">
<div>

```
           â”Œâ”€â”€â”€â”€â”€â”
  in â”€â”€â”€â”€â”€â”€â”¤     â”‚
           â”‚ Mux â”œâ”€â”€â”€â”€â”¬â”€â”€â”€ out
  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”¤     â”‚    â”‚
  â”‚   selâ”€â”€â”¤     â”‚    â”‚
  â”‚  (load)â””â”€â”€â”€â”€â”€â”˜    â”‚
  â”‚                   â”‚
  â”‚   â”Œâ”€â”€â”€â”€â”€â”         â”‚
  â””â”€â”€â”€â”¤ DFF â”‚â—„â”€â”€â”€â”€â”€â”€â”€â”€â”˜
      â””â”€â”€â”€â”€â”€â”˜
```

</div>
<div>

- Si load=0 : Mux choisit sortie DFF (conservation)
- Si load=1 : Mux choisit `in` (nouvelle valeur)

</div>
</div>

---

# Registre 1-bit

<div class="columns">
<div class="figure">
<img src="assets/bit-register.svg" alt="Registre 1 bit">
<div class="figure-caption">Structure du registre 1-bit</div>
</div>
<div>

```vhdl
entity BitReg is
  port(
    d    : in bit;
    load : in bit;
    q    : out bit
  );
end entity;
```

Cette boucle transforme un dÃ©lai en **mÃ©moire permanente** !

</div>
</div>

---

# VHDL : Registre avec Load

<div class="callout callout-vhdl">

```vhdl
process(clk)
begin
  if rising_edge(clk) then
    if load = '1' then
      q <= d;
    -- sinon q garde sa valeur
    end if;
  end if;
end process;
```

</div>

---

# Registre 32-bits

**32 registres 1-bit en parallÃ¨le :**

```
         d[31:0]        load
            â”‚             â”‚
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”¤
    â–¼       â–¼       â–¼     â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”    â”‚
â”‚Bit31 â”‚ ...  â”‚ Bit0 â”‚â—„â”€â”€â”€â”˜
â””â”€â”€â”¬â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”´â”€â”€â”¬â”€â”€â”€â”˜
   â”‚             â”‚
   q[31]     q[0]
```

Tous les bits sont capturÃ©s **simultanÃ©ment** sur le front montant.

---

# Banc de Registres

<div class="columns">
<div class="figure">
<img src="assets/register-bank.svg" alt="Banc de registres">
<div class="figure-caption">16 registres avec 2 ports lecture, 1 port Ã©criture</div>
</div>
<div>

**Interface :**
- 2 ports de lecture (Ra, Rb)
- 1 port d'Ã©criture (Rd)
- Signal write enable

</div>
</div>

---

# Registres du CPU nand2c

<table class="registers">
<tr><th>Registre</th><th>Alias</th><th>RÃ´le</th></tr>
<tr><td>R0-R12</td><td>-</td><td>Registres gÃ©nÃ©raux</td></tr>
<tr><td>R13</td><td>SP</td><td>Stack Pointer</td></tr>
<tr><td>R14</td><td>LR</td><td>Link Register (retour fonction)</td></tr>
<tr><td>R15</td><td>PC</td><td>Program Counter</td></tr>
</table>

<div class="callout callout-arm">
MÃªme organisation que ARM ! L'ABI est compatible.
</div>

---

# La RAM (Random Access Memory)

<div class="columns">
<div>

**RAM = Tableau de registres adressables**

```
        â”Œâ”€â”€â”€â”€â”€â”
   in â”€â”€â”¤     â”‚
        â”‚     â”‚
addressâ”€â”¤ RAM â”œâ”€â”€ out
        â”‚     â”‚
  load â”€â”¤     â”‚
        â””â”€â”€â”€â”€â”€â”˜
```

</div>
<div class="figure">
<img src="assets/ram-interface.svg" alt="Interface RAM">
<div class="figure-caption">Interface de la RAM</div>
</div>
</div>

---

# Fonctionnement de la RAM

<div class="columns">
<div>

**Lecture (load = 0) :**
- `address` sÃ©lectionne une cellule
- `out` = contenu de cette cellule
- Lecture instantanÃ©e (combinatoire)

</div>
<div>

**Ã‰criture (load = 1) :**
- `address` sÃ©lectionne une cellule
- `in` est Ã©crit dans cette cellule
- Ã‰criture sur front montant

</div>
</div>

---

# Architecture RAM8

<div class="columns">
<div class="figure">
<img src="assets/ram8-architecture.svg" alt="Architecture RAM8">
<div class="figure-caption">8 registres avec dÃ©codage d'adresse</div>
</div>
<div>

**Composants :**
- **DMux8Way** : Route le signal load
- **8 Registres** : Stockent les donnÃ©es
- **Mux8Way** : SÃ©lectionne la sortie

</div>
</div>

---

# DÃ©codage d'Adresse RAM8

```mermaid
flowchart TB
    ADDR[address 3 bits] --> DMUX[DMux8Way]
    LOAD[load] --> DMUX
    DMUX --> |load0| R0[Reg 0]
    DMUX --> |load1| R1[Reg 1]
    DMUX --> |load7| R7[Reg 7]
    R0 --> MUX[Mux8Way]
    R1 --> MUX
    R7 --> MUX
    ADDR --> MUX
    MUX --> OUT[out]
```

---

# Construction HiÃ©rarchique

**RAM64 = 8 Ã— RAM8**

```
address[5:0] = [5:3] + [2:0]
                 â”‚       â”‚
         Quelle RAM8    Quel mot dans RAM8
```

<div class="callout callout-tip">
<div class="callout-title">Pattern rÃ©cursif</div>
RAM512 = 8 Ã— RAM64, RAM4K = 8 Ã— RAM512, etc.
</div>

---

# Le Compteur de Programme (PC)

Le PC contient l'adresse de la **prochaine instruction**.

**Modes (par prioritÃ©) :**

| PrioritÃ© | Mode | Action | Usage |
|:--------:|:-----|:-------|:------|
| 1 | reset | PC â† 0 | DÃ©marrage |
| 2 | load | PC â† in | Branchement |
| 3 | inc | PC â† PC + 1 | SÃ©quentiel |
| 4 | hold | PC â† PC | Stall |

---

# Diagramme d'Ã‰tats du PC

```mermaid
stateDiagram-v2
    [*] --> RESET : power on
    RESET --> FETCH : reset=0
    FETCH --> FETCH : inc=1 (PC++)
    FETCH --> BRANCH : load=1 (PC=target)
    BRANCH --> FETCH : load=0
    FETCH --> STALL : hold=1
    STALL --> FETCH : hold=0
```

---

# ImplÃ©mentation du PC

```vhdl
process(clk)
begin
  if rising_edge(clk) then
    if reset = '1' then
      pc <= (others => '0');
    elsif load = '1' then
      pc <= target;
    elsif inc = '1' then
      pc <= pc + 1;
    -- else hold
    end if;
  end if;
end process;
```

---

# Cycle d'ExÃ©cution du CPU

Ã€ chaque cycle d'horloge :

<div class="process-step">
<div class="step-number">1</div>
<div class="step-content">
<div class="step-title">Fetch</div>
Lire l'instruction Ã  l'adresse PC
</div>
</div>

<div class="process-step">
<div class="step-number">2</div>
<div class="step-content">
<div class="step-title">Decode</div>
Comprendre l'instruction
</div>
</div>

<div class="process-step">
<div class="step-number">3</div>
<div class="step-content">
<div class="step-title">Execute</div>
Faire le calcul (ALU)
</div>
</div>

<div class="process-step">
<div class="step-number">4</div>
<div class="step-content">
<div class="step-title">Update PC</div>
IncrÃ©menter ou sauter
</div>
</div>

---

# HiÃ©rarchie MÃ©moire

<div class="figure">
<img src="assets/memory-hierarchy.svg" alt="HiÃ©rarchie mÃ©moire">
<div class="figure-caption">Plus rapide en haut, plus grand en bas</div>
</div>

---

# Comparaison des Niveaux

| Niveau | CapacitÃ© | Latence | Technologie |
|:-------|:---------|:--------|:------------|
| Registres | 16 Ã— 32 bits | 0 cycle | Flip-flops |
| Cache L1 | ~32 KB | 1-3 cycles | SRAM |
| Cache L2 | ~256 KB | 10-20 cycles | SRAM |
| RAM | ~8 GB | 100-300 cycles | DRAM |
| SSD | ~1 TB | 10K+ cycles | Flash |

---

# Timing DÃ©taillÃ© : Ã‰criture Registre

```
clk:    â”€â”€â”   â”Œâ”€â”€â”€â”   â”Œâ”€â”€â”€â”
          â””â”€â”€â”€â”˜   â””â”€â”€â”€â”˜   â””â”€â”€â”€

load:   â”€â”€â”€â”€â”€â”€â”         â”Œâ”€â”€â”€â”€â”€
              â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

d:      â”€â”€â”€â”€â”€â”€[VALEUR]â”€â”€â”€â”€â”€â”€â”€â”€

q:      â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”     â”Œâ”€â”€â”€â”€â”€
          [OLD]   â””â”€â”€â”€â”€â”€â”˜[NEW]
```

La nouvelle valeur apparaÃ®t aprÃ¨s le front montant suivant.

---

# Questions de RÃ©flexion

<div class="columns">
<div>

1. Pourquoi utilise-t-on le front montant plutÃ´t que le niveau haut ?

2. Que se passe-t-il si on lit et Ã©crit la mÃªme adresse RAM simultanÃ©ment ?

3. Combien de DFF faut-il pour une RAM de 1 KB (256 mots de 32 bits) ?

</div>
<div>

4. Pourquoi le PC a-t-il une prioritÃ© sur ses modes ?

5. Comment le CPU sait-il quand la RAM a terminÃ© une lecture ?

</div>
</div>

---

<!-- _class: summary -->

# Ce qu'il faut retenir

1. **L'horloge synchronise** : Front montant = capture
2. **DFF = atome** : `q(t) = d(t-1)`
3. **RÃ©troaction = persistance** : Mux + DFF
4. **RAM = tableau** : DMux + Registres + Mux
5. **PC = guide** : reset > load > inc > hold
6. **HiÃ©rarchie** : Registres > Cache > RAM > Disque

---

<!-- _class: question -->

# Questions ?

ğŸ“š **RÃ©fÃ©rence :** Livre Seed, Chapitre 03 - MÃ©moire

ğŸ‘‰ **Exercices :** TD et TP disponibles

**Prochain chapitre :** Architecture Machine (ISA)
