#Substrate Graph
# noVertices
30
# noArcs
98
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 1116 1116 1
2 1352 1352 1
3 37 37 0
4 99 99 1
5 279 279 1
6 917 917 1
7 500 500 1
8 37 37 0
9 1160 1160 1
10 1134 1134 1
11 279 279 1
12 37 37 0
13 223 223 1
14 37 37 0
15 37 37 0
16 973 973 1
17 630 630 1
18 450 450 1
19 223 223 1
20 398 398 1
21 150 150 0
22 37 37 0
23 150 150 0
24 37 37 0
25 150 150 0
26 37 37 0
27 37 37 0
28 150 150 0
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 3 37
1 0 3 37
1 2 2 250
2 1 2 250
1 3 3 37
3 1 3 37
1 8 3 37
8 1 3 37
1 14 3 37
14 1 3 37
1 10 6 218
10 1 6 218
1 9 2 250
9 1 2 250
1 16 3 250
16 1 3 250
2 4 2 62
4 2 2 62
2 5 2 93
5 2 2 93
2 6 1 187
6 2 1 187
2 13 1 93
13 2 1 93
2 23 2 75
23 2 2 75
2 10 4 218
10 2 4 218
2 7 6 125
7 2 6 125
2 17 5 156
17 2 5 156
2 11 4 93
11 2 4 93
4 24 1 37
24 4 1 37
5 9 5 93
9 5 5 93
5 16 7 93
16 5 7 93
6 7 2 125
7 6 2 125
6 25 1 75
25 6 1 75
6 16 4 187
16 6 4 187
6 10 4 187
10 6 4 187
6 17 2 156
17 6 2 156
7 9 1 125
9 7 1 125
7 16 5 125
16 7 5 125
9 10 2 218
10 9 2 218
9 12 4 37
12 9 4 37
9 17 2 156
17 9 2 156
9 18 7 125
18 9 7 125
9 20 2 156
20 9 2 156
10 11 2 93
11 10 2 93
10 18 1 125
18 10 1 125
10 21 2 75
21 10 2 75
11 16 2 93
16 11 2 93
13 15 3 37
15 13 3 37
13 19 5 93
19 13 5 93
16 28 2 75
28 16 2 75
16 21 2 75
21 16 2 75
16 23 5 75
23 16 5 75
17 27 1 37
27 17 1 37
17 18 6 125
18 17 6 125
18 25 4 75
25 18 4 75
19 20 4 93
20 19 4 93
19 26 1 37
26 19 1 37
20 22 2 37
22 20 2 37
20 29 5 37
29 20 5 37
20 28 3 75
28 20 3 75
