TimeQuest Timing Analyzer report for Rubikscam
Fri Dec 13 18:02:26 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pll_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'pll_inst|altpll_component|pll|clk[2]'
 13. Slow Model Setup: 'pll_inst|altpll_component|pll|clk[1]'
 14. Slow Model Hold: 'pll_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'pll_inst|altpll_component|pll|clk[1]'
 16. Slow Model Hold: 'pll_inst|altpll_component|pll|clk[2]'
 17. Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'
 18. Slow Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'
 20. Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[2]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'pll_inst|altpll_component|pll|clk[0]'
 37. Fast Model Setup: 'pll_inst|altpll_component|pll|clk[2]'
 38. Fast Model Setup: 'pll_inst|altpll_component|pll|clk[1]'
 39. Fast Model Hold: 'pll_inst|altpll_component|pll|clk[0]'
 40. Fast Model Hold: 'pll_inst|altpll_component|pll|clk[1]'
 41. Fast Model Hold: 'pll_inst|altpll_component|pll|clk[2]'
 42. Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'
 43. Fast Model Minimum Pulse Width: 'CLOCK_50'
 44. Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'
 45. Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[2]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Output Enable Times
 53. Minimum Output Enable Times
 54. Output Disable Times
 55. Minimum Output Disable Times
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Progagation Delay
 62. Minimum Progagation Delay
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Rubikscam                                                          ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+
; CLOCK_50                             ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                        ; { CLOCK_50 }                             ;
; pll_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|pll|inclk[0] ; { pll_inst|altpll_component|pll|clk[0] } ;
; pll_inst|altpll_component|pll|clk[1] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|pll|inclk[0] ; { pll_inst|altpll_component|pll|clk[1] } ;
; pll_inst|altpll_component|pll|clk[2] ; Generated ; 40.000 ; 25.0 MHz  ; 10.000 ; 30.000 ; 50.00      ; 2         ; 1           ; 90.0  ;        ;           ;            ; false    ; CLOCK_50 ; pll_inst|altpll_component|pll|inclk[0] ; { pll_inst|altpll_component|pll|clk[2] } ;
+--------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                    ;
+------------+-----------------+--------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note ;
+------------+-----------------+--------------------------------------+------+
; 145.41 MHz ; 145.41 MHz      ; pll_inst|altpll_component|pll|clk[2] ;      ;
; 184.64 MHz ; 184.64 MHz      ; pll_inst|altpll_component|pll|clk[0] ;      ;
; 230.79 MHz ; 230.79 MHz      ; pll_inst|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 4.584  ; 0.000         ;
; pll_inst|altpll_component|pll|clk[2] ; 9.100  ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 35.667 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; CLOCK_50                             ; 10.000 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 19.000 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[2] ; 19.000 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                             ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 4.584 ; rw[1]                            ; vga_data_g[6]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 5.456      ;
; 4.584 ; rw[1]                            ; vga_data_g[7]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 5.456      ;
; 4.584 ; rw[1]                            ; vga_data_g[8]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 5.456      ;
; 4.584 ; rw[1]                            ; vga_data_g[9]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 5.456      ;
; 4.660 ; rw[0]                            ; vga_data_g[6]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 5.380      ;
; 4.660 ; rw[0]                            ; vga_data_g[7]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 5.380      ;
; 4.660 ; rw[0]                            ; vga_data_g[8]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 5.380      ;
; 4.660 ; rw[0]                            ; vga_data_g[9]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.004      ; 5.380      ;
; 4.815 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.236      ;
; 4.844 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.207      ;
; 4.886 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.165      ;
; 4.886 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.165      ;
; 4.915 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.136      ;
; 4.957 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.094      ;
; 4.957 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.094      ;
; 4.986 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.065      ;
; 5.028 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.023      ;
; 5.028 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 5.023      ;
; 5.057 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.994      ;
; 5.099 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.952      ;
; 5.099 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.952      ;
; 5.107 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.923      ;
; 5.128 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.923      ;
; 5.161 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.869      ;
; 5.170 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.881      ;
; 5.178 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.852      ;
; 5.191 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.860      ;
; 5.227 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.824      ;
; 5.232 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.798      ;
; 5.249 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.781      ;
; 5.258 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.793      ;
; 5.287 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.764      ;
; 5.295 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.756      ;
; 5.299 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.731      ;
; 5.303 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.727      ;
; 5.310 ; VGA_OUT:vga_inst|screen_pos_y[7] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.739      ;
; 5.320 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.710      ;
; 5.329 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.722      ;
; 5.329 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.722      ;
; 5.331 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.720      ;
; 5.352 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.699      ;
; 5.358 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.693      ;
; 5.366 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.685      ;
; 5.370 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.660      ;
; 5.370 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.660      ;
; 5.374 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.656      ;
; 5.391 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.639      ;
; 5.400 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.651      ;
; 5.402 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.649      ;
; 5.415 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.636      ;
; 5.436 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.594      ;
; 5.437 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.614      ;
; 5.441 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.589      ;
; 5.441 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.589      ;
; 5.445 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.585      ;
; 5.473 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.578      ;
; 5.507 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.523      ;
; 5.508 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.543      ;
; 5.512 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.518      ;
; 5.512 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.518      ;
; 5.530 ; VGA_OUT:vga_inst|screen_pos_y[7] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.519      ;
; 5.544 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.507      ;
; 5.550 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.480      ;
; 5.572 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.479      ;
; 5.575 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.455      ;
; 5.578 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.452      ;
; 5.583 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.447      ;
; 5.583 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.447      ;
; 5.604 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.426      ;
; 5.621 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.409      ;
; 5.635 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.416      ;
; 5.646 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.384      ;
; 5.649 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.381      ;
; 5.654 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.376      ;
; 5.675 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.355      ;
; 5.685 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.366      ;
; 5.688 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.363      ;
; 5.692 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.338      ;
; 5.715 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.336      ;
; 5.717 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.313      ;
; 5.720 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.310      ;
; 5.742 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.288      ;
; 5.744 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.307      ;
; 5.746 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.284      ;
; 5.756 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.295      ;
; 5.758 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.293      ;
; 5.763 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.267      ;
; 5.786 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.265      ;
; 5.788 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.242      ;
; 5.813 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.015      ; 4.238      ;
; 5.813 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.217      ;
; 5.813 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.217      ;
; 5.817 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.213      ;
; 5.859 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.171      ;
; 5.870 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.160      ;
; 5.872 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.158      ;
; 5.879 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.151      ;
; 5.883 ; VGA_OUT:vga_inst|screen_pos_y[7] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.013      ; 4.166      ;
; 5.884 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.146      ;
; 5.884 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.006     ; 4.146      ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll_inst|altpll_component|pll|clk[2]'                                                                                                                                     ;
+--------+----------------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 9.100  ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_R[4] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.939      ;
; 9.100  ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_G[4] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.939      ;
; 9.100  ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_B[1] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.939      ;
; 9.100  ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_B[4] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.939      ;
; 9.102  ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_G[1] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.937      ;
; 9.103  ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_R[1] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.936      ;
; 9.218  ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.821      ;
; 9.218  ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.821      ;
; 9.219  ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.820      ;
; 9.220  ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.819      ;
; 9.220  ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.819      ;
; 9.221  ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.818      ;
; 9.221  ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.818      ;
; 9.222  ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.817      ;
; 9.222  ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.817      ;
; 9.238  ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_R[0] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.801      ;
; 9.238  ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_R[2] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.801      ;
; 9.239  ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_R[3] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.800      ;
; 9.240  ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_R[5] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.799      ;
; 9.240  ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_G[3] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.799      ;
; 9.240  ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.799      ;
; 9.240  ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_B[3] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.799      ;
; 9.240  ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_B[5] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.799      ;
; 9.241  ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_G[0] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.798      ;
; 9.241  ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_G[2] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.798      ;
; 9.241  ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_B[0] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.798      ;
; 9.241  ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_B[2] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.798      ;
; 9.241  ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.798      ;
; 9.245  ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.794      ;
; 9.245  ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_G[5] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.003      ; 0.794      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.123 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.935      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.149 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.888      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.249 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.788      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.375 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 6.662      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.408 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 6.650      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
; 33.507 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.020      ; 6.549      ;
+--------+----------------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 35.667 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 4.368      ;
; 35.667 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 4.368      ;
; 35.780 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 4.255      ;
; 35.780 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 4.255      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.817 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.217      ;
; 35.879 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.155      ;
; 35.879 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.155      ;
; 35.906 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 4.130      ;
; 35.906 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 4.130      ;
; 35.911 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 4.124      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.930 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.104      ;
; 35.955 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 4.081      ;
; 35.955 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 4.081      ;
; 35.992 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.042      ;
; 35.992 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 4.042      ;
; 36.045 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.991      ;
; 36.045 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.991      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.056 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.979      ;
; 36.096 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.940      ;
; 36.096 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.940      ;
; 36.096 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.940      ;
; 36.096 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.940      ;
; 36.096 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.940      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.105 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.930      ;
; 36.118 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.917      ;
; 36.118 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.917      ;
; 36.167 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.868      ;
; 36.167 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.868      ;
; 36.177 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.859      ;
; 36.177 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.859      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.195 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.840      ;
; 36.204 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.831      ;
; 36.209 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.827      ;
; 36.209 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.827      ;
; 36.209 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.827      ;
; 36.209 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.827      ;
; 36.209 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.827      ;
; 36.220 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.815      ;
; 36.257 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.778      ;
; 36.257 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.778      ;
; 36.311 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.725      ;
; 36.311 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 3.725      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.327 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 3.708      ;
; 36.335 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 3.702      ;
; 36.335 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 3.702      ;
; 36.335 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 3.702      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+-------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; rw[0]              ; rw[0]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rw[1]              ; rw[1]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_ADDR[17]~reg0 ; SRAM_ADDR[17]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_WE_N~reg0     ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SRAM_LB_N~reg0     ; SRAM_LB_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.552 ; rw[0]              ; rw[1]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.664 ; fill_address[0]    ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.683 ; fill_address[3]    ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.758 ; fill_address[1]    ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.024      ;
; 0.785 ; rw[0]              ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.786 ; rw[0]              ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.787 ; rw[0]              ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.788 ; rw[0]              ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.054      ;
; 0.804 ; fill_address[9]    ; fill_address[9]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; fill_address[0]    ; fill_address[0]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; rw[0]              ; SRAM_LB_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.807 ; fill_address[10]   ; fill_address[10]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.073      ;
; 0.810 ; fill_address[6]    ; fill_address[6]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; fill_address[4]    ; fill_address[4]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; fill_address[7]    ; fill_address[7]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.816 ; fill_address[2]    ; fill_address[2]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; fill_address[4]    ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.819 ; fill_address[8]    ; fill_address[8]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; fill_address[11]   ; fill_address[11]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; fill_address[13]   ; fill_address[13]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; fill_address[2]    ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; fill_address[16]   ; fill_address[16]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.823 ; fill_address[8]    ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.089      ;
; 0.831 ; rw[0]              ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.841 ; fill_address[17]   ; fill_address[17]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; fill_address[17]   ; SRAM_ADDR[17]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; fill_address[15]   ; fill_address[15]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; fill_address[1]    ; fill_address[1]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; fill_address[12]   ; fill_address[12]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; fill_address[5]    ; fill_address[5]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; fill_address[14]   ; fill_address[14]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.115      ;
; 0.852 ; fill_address[3]    ; fill_address[3]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.854 ; fill_address[5]    ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.120      ;
; 0.990 ; rw[1]              ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.256      ;
; 0.990 ; rw[1]              ; SRAM_LB_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.256      ;
; 1.028 ; rw[0]              ; SRAM_ADDR[17]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.302      ;
; 1.031 ; rw[0]              ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.060 ; rw[0]              ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.326      ;
; 1.083 ; fill_address[7]    ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.349      ;
; 1.091 ; fill_address[6]    ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.357      ;
; 1.092 ; fill_address[9]    ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.350      ;
; 1.139 ; fill_address[14]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.397      ;
; 1.151 ; rw[1]              ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.417      ;
; 1.151 ; rw[1]              ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.417      ;
; 1.153 ; rw[1]              ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.187 ; fill_address[9]    ; fill_address[10]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.453      ;
; 1.190 ; fill_address[10]   ; fill_address[11]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.456      ;
; 1.193 ; fill_address[6]    ; fill_address[7]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; fill_address[4]    ; fill_address[5]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; fill_address[7]    ; fill_address[8]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.199 ; fill_address[2]    ; fill_address[3]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.203 ; fill_address[11]   ; fill_address[12]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.469      ;
; 1.203 ; fill_address[13]   ; fill_address[14]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.469      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; rw[1]              ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.232 ; fill_address[15]   ; fill_address[16]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.234 ; fill_address[1]    ; fill_address[2]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.500      ;
; 1.234 ; fill_address[12]   ; fill_address[13]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.500      ;
; 1.235 ; fill_address[5]    ; fill_address[6]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.501      ;
; 1.235 ; fill_address[14]   ; fill_address[15]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.501      ;
; 1.238 ; fill_address[3]    ; fill_address[4]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.258 ; fill_address[9]    ; fill_address[11]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.261 ; fill_address[10]   ; fill_address[12]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.264 ; fill_address[6]    ; fill_address[8]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.266 ; fill_address[4]    ; fill_address[6]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.270 ; fill_address[2]    ; fill_address[4]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.536      ;
; 1.274 ; fill_address[11]   ; fill_address[13]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.274 ; fill_address[13]   ; fill_address[15]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.280 ; fill_address[0]    ; fill_address[1]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.546      ;
; 1.286 ; fill_address[8]    ; fill_address[9]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.560      ;
; 1.296 ; fill_address[16]   ; fill_address[17]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.562      ;
; 1.305 ; fill_address[1]    ; fill_address[3]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.571      ;
; 1.305 ; fill_address[12]   ; fill_address[14]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.571      ;
; 1.306 ; fill_address[5]    ; fill_address[7]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.572      ;
; 1.306 ; fill_address[14]   ; fill_address[16]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.572      ;
; 1.309 ; fill_address[3]    ; fill_address[5]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.575      ;
; 1.323 ; rw[1]              ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.589      ;
; 1.326 ; rw[1]              ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.592      ;
; 1.328 ; rw[1]              ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.594      ;
; 1.329 ; fill_address[9]    ; fill_address[12]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.595      ;
; 1.332 ; fill_address[10]   ; fill_address[13]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.598      ;
; 1.334 ; fill_address[7]    ; fill_address[9]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.608      ;
; 1.337 ; fill_address[4]    ; fill_address[7]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.341 ; fill_address[2]    ; fill_address[5]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.607      ;
; 1.345 ; fill_address[11]   ; fill_address[14]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.611      ;
; 1.345 ; fill_address[13]   ; fill_address[16]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.611      ;
+-------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.575 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.841      ;
; 0.582 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.848      ;
; 0.722 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.987      ;
; 0.730 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.995      ;
; 0.795 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.067      ;
; 0.809 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.075      ;
; 0.814 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.828 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.094      ;
; 0.834 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.842 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.113      ;
; 0.854 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.120      ;
; 0.865 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.131      ;
; 0.881 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.147      ;
; 0.890 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.156      ;
; 0.918 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.182      ;
; 0.979 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.243      ;
; 0.997 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.261      ;
; 0.998 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.262      ;
; 1.012 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.277      ;
; 1.016 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.281      ;
; 1.036 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.301      ;
; 1.067 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.332      ;
; 1.084 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.348      ;
; 1.094 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.359      ;
; 1.098 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.362      ;
; 1.100 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.365      ;
; 1.101 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.364      ;
; 1.102 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.366      ;
; 1.119 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.383      ;
; 1.119 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.383      ;
; 1.119 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.382      ;
; 1.121 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.385      ;
; 1.131 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.395      ;
; 1.132 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.396      ;
; 1.137 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.401      ;
; 1.178 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.442      ;
; 1.178 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.450      ;
; 1.192 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.458      ;
; 1.209 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.476      ;
; 1.214 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.480      ;
; 1.217 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.482      ;
; 1.225 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.491      ;
; 1.232 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.497      ;
; 1.240 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.506      ;
; 1.249 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.515      ;
; 1.249 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.517      ;
; 1.253 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.518      ;
; 1.255 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.521      ;
; 1.258 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.523      ;
; 1.258 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.523      ;
; 1.259 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.524      ;
; 1.263 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.529      ;
; 1.266 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.531      ;
; 1.267 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.533      ;
; 1.276 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.542      ;
; 1.283 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.549      ;
; 1.289 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.555      ;
; 1.292 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.296 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.562      ;
; 1.303 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.569      ;
; 1.307 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.573      ;
; 1.307 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.573      ;
; 1.307 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.573      ;
; 1.307 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.573      ;
; 1.320 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.586      ;
; 1.320 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.586      ;
; 1.334 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.600      ;
; 1.343 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.607      ;
; 1.347 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.613      ;
; 1.350 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.614      ;
; 1.350 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.614      ;
; 1.351 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.617      ;
; 1.376 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.642      ;
; 1.391 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.657      ;
; 1.399 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.665      ;
; 1.406 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.670      ;
; 1.406 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.670      ;
; 1.406 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.670      ;
; 1.406 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.670      ;
; 1.406 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.670      ;
; 1.406 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.670      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll_inst|altpll_component|pll|clk[2]'                                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[0] ; VGA_OUT:vga_inst|screen_pos_y[0] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[2] ; VGA_OUT:vga_inst|screen_pos_y[2] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[3] ; VGA_OUT:vga_inst|screen_pos_y[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|screen_pos_y[4] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[5] ; VGA_OUT:vga_inst|screen_pos_y[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|screen_pos_y[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|screen_pos_y[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[9] ; VGA_OUT:vga_inst|screen_pos_y[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[7] ; VGA_OUT:vga_inst|screen_pos_y[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|screen_pos_y[1] ; VGA_OUT:vga_inst|screen_pos_y[1] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|VGA_HS          ; VGA_OUT:vga_inst|VGA_HS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|VGA_VS          ; VGA_OUT:vga_inst|VGA_VS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_OUT:vga_inst|VGA_BLANK       ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_R[6]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.794      ;
; 0.525 ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_G[5]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.794      ;
; 0.529 ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_G[0]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.798      ;
; 0.529 ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_G[2]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.798      ;
; 0.529 ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_B[0]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.798      ;
; 0.529 ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_B[2]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.798      ;
; 0.529 ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_B[6]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.798      ;
; 0.530 ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_R[5]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.799      ;
; 0.530 ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_G[3]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.799      ;
; 0.530 ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_G[6]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.799      ;
; 0.530 ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_B[3]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.799      ;
; 0.530 ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_B[5]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.799      ;
; 0.531 ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_R[3]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.800      ;
; 0.532 ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_R[0]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.801      ;
; 0.532 ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_R[2]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.801      ;
; 0.548 ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_R[7]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.817      ;
; 0.548 ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_B[8]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.817      ;
; 0.549 ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_R[9]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.818      ;
; 0.549 ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_G[9]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.818      ;
; 0.550 ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_R[8]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.819      ;
; 0.550 ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_B[9]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.819      ;
; 0.551 ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_G[7]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.820      ;
; 0.552 ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_G[8]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.821      ;
; 0.552 ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_B[7]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.821      ;
; 0.667 ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_R[1]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.936      ;
; 0.668 ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_G[1]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.937      ;
; 0.670 ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_R[4]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.939      ;
; 0.670 ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_G[4]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.939      ;
; 0.670 ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_B[1]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.939      ;
; 0.670 ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_B[4]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 0.939      ;
; 0.801 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.067      ;
; 0.806 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[0] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.837 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.103      ;
; 0.846 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[1] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.112      ;
; 1.016 ; VGA_OUT:vga_inst|screen_pos_x[7] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.282      ;
; 1.054 ; VGA_OUT:vga_inst|screen_pos_y[1] ; VGA_OUT:vga_inst|VGA_VS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 1.335      ;
; 1.127 ; VGA_OUT:vga_inst|screen_pos_y[0] ; VGA_OUT:vga_inst|VGA_VS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 1.408      ;
; 1.168 ; VGA_OUT:vga_inst|screen_pos_x[9] ; VGA_OUT:vga_inst|screen_pos_x[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.434      ;
; 1.184 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.450      ;
; 1.189 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[1] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.458      ;
; 1.223 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.489      ;
; 1.255 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.521      ;
; 1.263 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.529      ;
; 1.331 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.597      ;
; 1.334 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.600      ;
; 1.339 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|screen_pos_x[4] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.605      ;
; 1.350 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.616      ;
; 1.362 ; VGA_OUT:vga_inst|screen_pos_y[9] ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 1.641      ;
; 1.377 ; VGA_OUT:vga_inst|screen_pos_x[8] ; VGA_OUT:vga_inst|screen_pos_x[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.643      ;
; 1.412 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.678      ;
; 1.421 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.687      ;
; 1.429 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|VGA_HS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.006     ; 1.689      ;
; 1.448 ; VGA_OUT:vga_inst|screen_pos_y[1] ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 1.729      ;
; 1.480 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[2] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.746      ;
; 1.483 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.749      ;
; 1.492 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.758      ;
; 1.533 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.799      ;
; 1.554 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.820      ;
; 1.561 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.827      ;
; 1.602 ; VGA_OUT:vga_inst|screen_pos_y[7] ; VGA_OUT:vga_inst|screen_pos_y[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.868      ;
; 1.604 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.870      ;
; 1.623 ; VGA_OUT:vga_inst|screen_pos_y[9] ; VGA_OUT:vga_inst|VGA_VS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 1.902      ;
; 1.632 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.898      ;
; 1.647 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.006     ; 1.907      ;
; 1.672 ; VGA_OUT:vga_inst|screen_pos_y[7] ; VGA_OUT:vga_inst|screen_pos_y[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.938      ;
; 1.675 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.941      ;
; 1.703 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.969      ;
; 1.709 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.975      ;
; 1.809 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[4] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.075      ;
; 1.818 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|screen_pos_y[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.084      ;
; 1.822 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|screen_pos_x[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.088      ;
; 1.824 ; VGA_OUT:vga_inst|screen_pos_y[5] ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 2.105      ;
; 1.830 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.096      ;
; 1.848 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_HS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.006     ; 2.108      ;
; 1.854 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|screen_pos_x[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.120      ;
; 1.858 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.124      ;
; 1.870 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|screen_pos_y[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 2.138      ;
; 1.871 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[4] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.137      ;
; 1.876 ; VGA_OUT:vga_inst|screen_pos_x[8] ; VGA_OUT:vga_inst|screen_pos_x[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.142      ;
; 1.913 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[2] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.179      ;
; 1.917 ; VGA_OUT:vga_inst|screen_pos_y[9] ; VGA_OUT:vga_inst|screen_pos_y[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 2.181      ;
; 1.919 ; VGA_OUT:vga_inst|screen_pos_y[5] ; VGA_OUT:vga_inst|screen_pos_y[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 2.187      ;
; 1.923 ; VGA_OUT:vga_inst|screen_pos_y[9] ; VGA_OUT:vga_inst|screen_pos_y[2] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 2.187      ;
; 1.930 ; VGA_OUT:vga_inst|screen_pos_x[7] ; VGA_OUT:vga_inst|screen_pos_x[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.196      ;
; 1.933 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|screen_pos_x[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.199      ;
; 1.940 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|screen_pos_y[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 2.208      ;
+-------+----------------------------------+----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[0]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[0]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[10]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[10]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[11]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[11]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[12]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[12]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[13]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[13]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[14]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[14]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[15]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[15]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[16]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[16]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[17]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[17]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[1]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[1]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[2]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[2]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[3]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[3]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[4]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[4]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[5]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[5]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[6]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[6]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[7]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[7]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[8]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[8]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[9]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[9]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_LB_N~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_LB_N~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_WE_N~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_WE_N~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[0]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[0]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[10]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[10]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[11]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[11]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[12]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[12]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[13]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[13]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[14]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[14]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[15]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[15]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[16]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[16]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[17]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[17]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[1]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[1]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[2]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[2]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[3]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[3]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[4]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[4]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[5]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[5]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[6]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[6]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[7]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[7]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[8]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[8]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[9]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[9]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; rw[0]              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; rw[0]              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; rw[1]              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; rw[1]              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[0]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[0]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[1]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[1]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[2]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[2]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[3]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[3]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[4]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[4]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[5]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[5]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[6]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[6]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[7]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[7]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[8]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[8]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[9]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[9]      ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[2]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_BLANK       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_BLANK       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[8]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[8]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[9]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[9]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[8]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[8]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[9]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[9]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_HS          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_HS          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[8]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[8]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[9]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[9]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_VS          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_VS          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[7] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[7] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[8] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[8] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[9] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[9] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[6] ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; SRAM_DQ[*]  ; CLOCK_50   ; 7.301 ; 7.301 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 6.011 ; 6.011 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 6.050 ; 6.050 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 6.423 ; 6.423 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 6.262 ; 6.262 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 6.086 ; 6.086 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 6.117 ; 6.117 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 7.301 ; 7.301 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 6.748 ; 6.748 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 6.817 ; 6.817 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 6.774 ; 6.774 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]   ; CLOCK_50   ; 6.704 ; 6.704 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 6.704 ; 6.704 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; KEY[*]      ; CLOCK_50   ; 8.477 ; 8.477 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  KEY[0]     ; CLOCK_50   ; 8.477 ; 8.477 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SW[*]       ; CLOCK_50   ; 8.217 ; 8.217 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[0]      ; CLOCK_50   ; 2.153 ; 2.153 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[1]      ; CLOCK_50   ; 1.850 ; 1.850 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[2]      ; CLOCK_50   ; 2.217 ; 2.217 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[3]      ; CLOCK_50   ; 3.166 ; 3.166 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[4]      ; CLOCK_50   ; 3.295 ; 3.295 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[5]      ; CLOCK_50   ; 3.187 ; 3.187 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[6]      ; CLOCK_50   ; 3.084 ; 3.084 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[7]      ; CLOCK_50   ; 2.842 ; 2.842 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[8]      ; CLOCK_50   ; 3.585 ; 3.585 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[9]      ; CLOCK_50   ; 3.916 ; 3.916 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[10]     ; CLOCK_50   ; 3.854 ; 3.854 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[11]     ; CLOCK_50   ; 3.723 ; 3.723 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[12]     ; CLOCK_50   ; 3.688 ; 3.688 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[13]     ; CLOCK_50   ; 7.938 ; 7.938 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[14]     ; CLOCK_50   ; 8.217 ; 8.217 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[15]     ; CLOCK_50   ; 7.911 ; 7.911 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; SRAM_DQ[*]  ; CLOCK_50   ; -5.781 ; -5.781 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; -5.781 ; -5.781 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; -5.820 ; -5.820 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; -6.193 ; -6.193 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; -6.032 ; -6.032 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; -5.856 ; -5.856 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; -5.887 ; -5.887 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; -7.071 ; -7.071 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; -6.518 ; -6.518 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8] ; CLOCK_50   ; -6.587 ; -6.587 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9] ; CLOCK_50   ; -6.544 ; -6.544 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]   ; CLOCK_50   ; -6.437 ; -6.437 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; -6.437 ; -6.437 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; KEY[*]      ; CLOCK_50   ; -5.915 ; -5.915 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  KEY[0]     ; CLOCK_50   ; -5.915 ; -5.915 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SW[*]       ; CLOCK_50   ; -1.620 ; -1.620 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[0]      ; CLOCK_50   ; -1.923 ; -1.923 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[1]      ; CLOCK_50   ; -1.620 ; -1.620 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[2]      ; CLOCK_50   ; -1.987 ; -1.987 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[3]      ; CLOCK_50   ; -2.936 ; -2.936 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[4]      ; CLOCK_50   ; -3.065 ; -3.065 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[5]      ; CLOCK_50   ; -2.957 ; -2.957 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[6]      ; CLOCK_50   ; -2.854 ; -2.854 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[7]      ; CLOCK_50   ; -2.612 ; -2.612 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[8]      ; CLOCK_50   ; -3.355 ; -3.355 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[9]      ; CLOCK_50   ; -3.686 ; -3.686 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[10]     ; CLOCK_50   ; -3.624 ; -3.624 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[11]     ; CLOCK_50   ; -3.493 ; -3.493 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[12]     ; CLOCK_50   ; -3.458 ; -3.458 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[13]     ; CLOCK_50   ; -7.708 ; -7.708 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[14]     ; CLOCK_50   ; -7.987 ; -7.987 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[15]     ; CLOCK_50   ; -7.681 ; -7.681 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.189  ; 5.189  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.189  ; 5.189  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.013  ; 5.013  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.069  ; 5.069  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.074  ; 5.074  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.076  ; 5.076  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.075  ; 5.075  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.051  ; 5.051  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.118  ; 5.118  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.071  ; 5.071  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.065  ; 5.065  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.860  ; 4.860  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.985  ; 4.985  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.804  ; 4.804  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.887  ; 4.887  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.814  ; 4.814  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.821  ; 4.821  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.843  ; 4.843  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.606  ; 4.606  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 4.833  ; 4.833  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 4.833  ; 4.833  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 5.042  ; 5.042  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ; 7.433  ; 7.433  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ; 2.704  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[14]    ; CLOCK_50   ; 7.433  ; 7.433  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ; 7.436  ; 7.436  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ; 2.717  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[14]    ; CLOCK_50   ; 7.436  ; 7.436  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15]    ; CLOCK_50   ; 4.677  ; 4.677  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]      ; CLOCK_50   ;        ; 2.704  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ;        ; 2.704  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ;        ; 2.717  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ;        ; 2.717  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 16.248 ; 16.248 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_50   ; 15.506 ; 15.506 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_50   ; 15.949 ; 15.949 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_50   ; 15.992 ; 15.992 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_50   ; 15.959 ; 15.959 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_50   ; 15.983 ; 15.983 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_50   ; 16.248 ; 16.248 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_50   ; 14.818 ; 14.818 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_50   ; 14.754 ; 14.754 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_50   ; 14.752 ; 14.752 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_50   ; 14.740 ; 14.740 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_50   ; 15.874 ; 15.874 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ; 12.939 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_50   ; 15.813 ; 15.813 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_50   ; 15.750 ; 15.750 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_50   ; 15.746 ; 15.746 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_50   ; 15.717 ; 15.717 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_50   ; 15.792 ; 15.792 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_50   ; 15.738 ; 15.738 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_50   ; 15.813 ; 15.813 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_50   ; 14.241 ; 14.241 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_50   ; 14.255 ; 14.255 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_50   ; 14.491 ; 14.491 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_50   ; 14.506 ; 14.506 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_50   ; 15.968 ; 15.968 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_50   ; 15.737 ; 15.737 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_50   ; 15.306 ; 15.306 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_50   ; 15.330 ; 15.330 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_50   ; 15.501 ; 15.501 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_50   ; 15.678 ; 15.678 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_50   ; 15.737 ; 15.737 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_50   ; 15.540 ; 15.540 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_50   ; 14.044 ; 14.044 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_50   ; 14.055 ; 14.055 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_50   ; 14.027 ; 14.027 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_50   ; 14.051 ; 14.051 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_50   ; 15.621 ; 15.621 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ;        ; 12.939 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.606  ; 4.606  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.189  ; 5.189  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.013  ; 5.013  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.069  ; 5.069  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.074  ; 5.074  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.076  ; 5.076  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.075  ; 5.075  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.051  ; 5.051  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.118  ; 5.118  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.071  ; 5.071  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.065  ; 5.065  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.860  ; 4.860  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.985  ; 4.985  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.804  ; 4.804  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.887  ; 4.887  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.814  ; 4.814  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.821  ; 4.821  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.843  ; 4.843  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.606  ; 4.606  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 4.833  ; 4.833  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 4.833  ; 4.833  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 5.042  ; 5.042  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ; 2.704  ; 5.416  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ; 2.704  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[14]    ; CLOCK_50   ; 5.416  ; 5.416  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.717  ; 4.677  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ; 2.717  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[14]    ; CLOCK_50   ; 5.419  ; 5.419  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15]    ; CLOCK_50   ; 4.677  ; 4.677  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]      ; CLOCK_50   ;        ; 2.704  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ;        ; 2.704  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ;        ; 2.717  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ;        ; 2.717  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 14.740 ; 14.740 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_50   ; 15.506 ; 15.506 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_50   ; 15.949 ; 15.949 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_50   ; 15.992 ; 15.992 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_50   ; 15.959 ; 15.959 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_50   ; 15.983 ; 15.983 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_50   ; 16.248 ; 16.248 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_50   ; 14.818 ; 14.818 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_50   ; 14.754 ; 14.754 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_50   ; 14.752 ; 14.752 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_50   ; 14.740 ; 14.740 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_50   ; 15.874 ; 15.874 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ; 12.939 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_50   ; 14.241 ; 14.241 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_50   ; 15.750 ; 15.750 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_50   ; 15.746 ; 15.746 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_50   ; 15.717 ; 15.717 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_50   ; 15.792 ; 15.792 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_50   ; 15.738 ; 15.738 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_50   ; 15.813 ; 15.813 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_50   ; 14.241 ; 14.241 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_50   ; 14.255 ; 14.255 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_50   ; 14.491 ; 14.491 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_50   ; 14.506 ; 14.506 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_50   ; 15.968 ; 15.968 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_50   ; 14.027 ; 14.027 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_50   ; 15.306 ; 15.306 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_50   ; 15.330 ; 15.330 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_50   ; 15.501 ; 15.501 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_50   ; 15.678 ; 15.678 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_50   ; 15.737 ; 15.737 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_50   ; 15.540 ; 15.540 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_50   ; 14.044 ; 14.044 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_50   ; 14.055 ; 14.055 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_50   ; 14.027 ; 14.027 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_50   ; 14.051 ; 14.051 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_50   ; 15.621 ; 15.621 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ;        ; 12.939 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 8.907 ;    ;    ; 8.907 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 8.837 ;    ;    ; 8.837 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 8.857 ;    ;    ; 8.857 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 8.889 ;    ;    ; 8.889 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 8.892 ;    ;    ; 8.892 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 8.874 ;    ;    ; 8.874 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 8.858 ;    ;    ; 8.858 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 8.812 ;    ;    ; 8.812 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 8.890 ;    ;    ; 8.890 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 8.923 ;    ;    ; 8.923 ;
; GPIO_1[10] ; GPIO_0[10]  ; 8.834 ;    ;    ; 8.834 ;
; GPIO_1[12] ; GPIO_0[12]  ; 8.876 ;    ;    ; 8.876 ;
; GPIO_1[13] ; GPIO_0[13]  ; 8.881 ;    ;    ; 8.881 ;
; GPIO_1[15] ; GPIO_0[15]  ; 8.914 ;    ;    ; 8.914 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 8.907 ;    ;    ; 8.907 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 8.837 ;    ;    ; 8.837 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 8.857 ;    ;    ; 8.857 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 8.889 ;    ;    ; 8.889 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 8.892 ;    ;    ; 8.892 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 8.874 ;    ;    ; 8.874 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 8.858 ;    ;    ; 8.858 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 8.812 ;    ;    ; 8.812 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 8.890 ;    ;    ; 8.890 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 8.923 ;    ;    ; 8.923 ;
; GPIO_1[10] ; GPIO_0[10]  ; 8.834 ;    ;    ; 8.834 ;
; GPIO_1[12] ; GPIO_0[12]  ; 8.876 ;    ;    ; 8.876 ;
; GPIO_1[13] ; GPIO_0[13]  ; 8.881 ;    ;    ; 8.881 ;
; GPIO_1[15] ; GPIO_0[15]  ; 8.914 ;    ;    ; 8.914 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+-------------+------------+-------+------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 4.435 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 4.435 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+-------------+------------+-------+------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 4.435 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 4.435 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                 ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 4.435     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 4.435     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                         ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 4.435     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 4.435     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+


+---------------------------------------------------------------+
; Fast Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 7.355  ; 0.000         ;
; pll_inst|altpll_component|pll|clk[2] ; 9.545  ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 37.956 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; pll_inst|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; CLOCK_50                             ; 10.000 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[1] ; 19.000 ; 0.000         ;
; pll_inst|altpll_component|pll|clk[2] ; 19.000 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                             ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 7.355 ; rw[1]                            ; vga_data_g[6]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 2.679      ;
; 7.355 ; rw[1]                            ; vga_data_g[7]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 2.679      ;
; 7.355 ; rw[1]                            ; vga_data_g[8]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 2.679      ;
; 7.355 ; rw[1]                            ; vga_data_g[9]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 2.679      ;
; 7.384 ; rw[0]                            ; vga_data_g[6]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 2.650      ;
; 7.384 ; rw[0]                            ; vga_data_g[7]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 2.650      ;
; 7.384 ; rw[0]                            ; vga_data_g[8]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 2.650      ;
; 7.384 ; rw[0]                            ; vga_data_g[9]      ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 2.650      ;
; 7.745 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.305      ;
; 7.756 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.294      ;
; 7.763 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.265      ;
; 7.779 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.271      ;
; 7.780 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.270      ;
; 7.791 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.259      ;
; 7.794 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.234      ;
; 7.798 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.230      ;
; 7.814 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.236      ;
; 7.815 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.235      ;
; 7.826 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.224      ;
; 7.829 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.199      ;
; 7.833 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.195      ;
; 7.849 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.201      ;
; 7.850 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.200      ;
; 7.861 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.189      ;
; 7.864 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.164      ;
; 7.864 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.164      ;
; 7.868 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.160      ;
; 7.884 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.166      ;
; 7.885 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.165      ;
; 7.896 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.154      ;
; 7.897 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.131      ;
; 7.899 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.129      ;
; 7.899 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.129      ;
; 7.903 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.125      ;
; 7.904 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.146      ;
; 7.919 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.131      ;
; 7.924 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.126      ;
; 7.932 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.096      ;
; 7.934 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.094      ;
; 7.934 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.094      ;
; 7.934 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.094      ;
; 7.966 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.084      ;
; 7.967 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.061      ;
; 7.969 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.059      ;
; 7.969 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.059      ;
; 7.971 ; VGA_OUT:vga_inst|screen_pos_y[7] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.016      ; 2.077      ;
; 7.979 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.071      ;
; 7.985 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.065      ;
; 7.990 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.060      ;
; 7.994 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.056      ;
; 7.997 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.031      ;
; 8.001 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.049      ;
; 8.002 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.026      ;
; 8.004 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.024      ;
; 8.004 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.024      ;
; 8.013 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.037      ;
; 8.013 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.037      ;
; 8.014 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.036      ;
; 8.020 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.008      ;
; 8.025 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.025      ;
; 8.028 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 2.000      ;
; 8.029 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.021      ;
; 8.032 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.996      ;
; 8.036 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.014      ;
; 8.037 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.991      ;
; 8.039 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.989      ;
; 8.048 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 2.002      ;
; 8.055 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.973      ;
; 8.063 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.965      ;
; 8.064 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.986      ;
; 8.067 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.961      ;
; 8.071 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.979      ;
; 8.074 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.954      ;
; 8.080 ; VGA_OUT:vga_inst|screen_pos_y[7] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.016      ; 1.968      ;
; 8.090 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.938      ;
; 8.094 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.956      ;
; 8.098 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.930      ;
; 8.098 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.930      ;
; 8.099 ; VGA_OUT:vga_inst|screen_pos_y[4] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.951      ;
; 8.102 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.926      ;
; 8.122 ; VGA_OUT:vga_inst|screen_pos_y[6] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.928      ;
; 8.125 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[13]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.903      ;
; 8.131 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.897      ;
; 8.132 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[16]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.896      ;
; 8.133 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.895      ;
; 8.133 ; VGA_OUT:vga_inst|screen_pos_x[3] ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.895      ;
; 8.154 ; VGA_OUT:vga_inst|screen_pos_y[0] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.896      ;
; 8.160 ; VGA_OUT:vga_inst|screen_pos_x[7] ; SRAM_ADDR[12]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.868      ;
; 8.165 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.885      ;
; 8.165 ; VGA_OUT:vga_inst|screen_pos_y[1] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.885      ;
; 8.166 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.862      ;
; 8.167 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[15]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.861      ;
; 8.168 ; VGA_OUT:vga_inst|screen_pos_x[6] ; SRAM_ADDR[11]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.860      ;
; 8.168 ; VGA_OUT:vga_inst|screen_pos_x[4] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.860      ;
; 8.177 ; VGA_OUT:vga_inst|screen_pos_x[2] ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.851      ;
; 8.182 ; VGA_OUT:vga_inst|screen_pos_y[5] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.868      ;
; 8.188 ; VGA_OUT:vga_inst|screen_pos_y[2] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.862      ;
; 8.200 ; VGA_OUT:vga_inst|screen_pos_y[3] ; SRAM_ADDR[10]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; 0.018      ; 1.850      ;
; 8.201 ; VGA_OUT:vga_inst|screen_pos_x[5] ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.827      ;
; 8.202 ; VGA_OUT:vga_inst|screen_pos_x[8] ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 10.000       ; -0.004     ; 1.826      ;
+-------+----------------------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll_inst|altpll_component|pll|clk[2]'                                                                                                                                     ;
+--------+----------------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                   ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 9.545  ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_R[4] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.488      ;
; 9.545  ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_G[4] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.488      ;
; 9.545  ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_B[1] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.488      ;
; 9.545  ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_B[4] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.488      ;
; 9.548  ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_G[1] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.485      ;
; 9.550  ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_R[1] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.483      ;
; 9.618  ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.415      ;
; 9.619  ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.414      ;
; 9.619  ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.414      ;
; 9.620  ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.413      ;
; 9.621  ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.412      ;
; 9.622  ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.411      ;
; 9.622  ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.411      ;
; 9.623  ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.410      ;
; 9.623  ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.410      ;
; 9.631  ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_R[0] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.402      ;
; 9.631  ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_R[2] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.402      ;
; 9.631  ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.402      ;
; 9.631  ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_B[5] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.402      ;
; 9.632  ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_R[3] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.401      ;
; 9.632  ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_R[5] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.401      ;
; 9.632  ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.401      ;
; 9.633  ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_G[3] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.400      ;
; 9.633  ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_B[3] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.400      ;
; 9.634  ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_G[0] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.399      ;
; 9.634  ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_G[2] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.399      ;
; 9.634  ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_B[0] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.399      ;
; 9.634  ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_B[2] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.399      ;
; 9.636  ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.397      ;
; 9.636  ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_G[5] ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 10.000       ; 0.001      ; 0.397      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.800 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.253      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.804 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.227      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.874 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.157      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.922 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 3.131      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_B[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.924 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|VGA_B[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 3.107      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_R[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_R[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_R[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_R[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_G[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_G[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_G[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_G[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_B[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
; 36.993 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|VGA_B[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 40.000       ; 0.019      ; 3.058      ;
+--------+----------------------------------+---------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 37.956 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.075      ;
; 37.956 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.075      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.010 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 2.020      ;
; 38.026 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.005      ;
; 38.026 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 2.005      ;
; 38.049 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.982      ;
; 38.049 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.982      ;
; 38.058 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.974      ;
; 38.058 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.974      ;
; 38.075 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.957      ;
; 38.075 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.957      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.080 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.002     ; 1.950      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.112 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.919      ;
; 38.119 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.912      ;
; 38.119 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.912      ;
; 38.119 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.913      ;
; 38.119 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.913      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.129 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.902      ;
; 38.151 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.881      ;
; 38.151 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.881      ;
; 38.161 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.871      ;
; 38.161 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.871      ;
; 38.161 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.871      ;
; 38.161 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.871      ;
; 38.161 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.871      ;
; 38.168 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.864      ;
; 38.168 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.864      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.173 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.858      ;
; 38.196 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.836      ;
; 38.196 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.836      ;
; 38.201 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.831      ;
; 38.212 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.820      ;
; 38.212 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.820      ;
; 38.231 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.801      ;
; 38.231 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.801      ;
; 38.231 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.801      ;
; 38.231 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.801      ;
; 38.231 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.801      ;
; 38.238 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.794      ;
; 38.238 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.000      ; 1.794      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.250 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; -0.001     ; 1.781      ;
; 38.263 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 1.770      ;
; 38.263 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 1.770      ;
; 38.263 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 1.770      ;
; 38.263 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 1.770      ;
; 38.263 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 40.000       ; 0.001      ; 1.770      ;
+--------+------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+-------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; rw[0]              ; rw[0]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rw[1]              ; rw[1]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_ADDR[17]~reg0 ; SRAM_ADDR[17]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_WE_N~reg0     ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SRAM_LB_N~reg0     ; SRAM_LB_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; rw[0]              ; rw[1]              ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.293 ; fill_address[0]    ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.445      ;
; 0.307 ; fill_address[3]    ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.459      ;
; 0.353 ; fill_address[1]    ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.359 ; fill_address[9]    ; fill_address[9]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; fill_address[0]    ; fill_address[0]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; fill_address[10]   ; fill_address[10]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; fill_address[6]    ; fill_address[6]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; fill_address[7]    ; fill_address[7]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; fill_address[2]    ; fill_address[2]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; fill_address[4]    ; fill_address[4]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; fill_address[8]    ; fill_address[8]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; rw[0]              ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; rw[0]              ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; fill_address[11]   ; fill_address[11]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; rw[0]              ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; rw[0]              ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; fill_address[13]   ; fill_address[13]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; fill_address[16]   ; fill_address[16]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; fill_address[2]    ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; fill_address[4]    ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; fill_address[17]   ; fill_address[17]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; fill_address[15]   ; fill_address[15]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; fill_address[17]   ; SRAM_ADDR[17]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; fill_address[1]    ; fill_address[1]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; fill_address[12]   ; fill_address[12]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; fill_address[14]   ; fill_address[14]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; fill_address[3]    ; fill_address[3]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; fill_address[5]    ; fill_address[5]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; rw[0]              ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; rw[0]              ; SRAM_LB_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; fill_address[5]    ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.405 ; fill_address[8]    ; SRAM_ADDR[8]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.557      ;
; 0.456 ; rw[1]              ; SRAM_WE_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; rw[1]              ; SRAM_LB_N~reg0     ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.608      ;
; 0.465 ; rw[0]              ; SRAM_ADDR[17]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 0.624      ;
; 0.485 ; rw[0]              ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.637      ;
; 0.487 ; rw[0]              ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.639      ;
; 0.497 ; fill_address[9]    ; fill_address[10]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; fill_address[10]   ; fill_address[11]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; fill_address[6]    ; fill_address[7]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; fill_address[7]    ; fill_address[8]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; fill_address[2]    ; fill_address[3]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; fill_address[4]    ; fill_address[5]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; fill_address[11]   ; fill_address[12]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; fill_address[13]   ; fill_address[14]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.514 ; fill_address[7]    ; SRAM_ADDR[7]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; fill_address[15]   ; fill_address[16]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; fill_address[1]    ; fill_address[2]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; fill_address[12]   ; fill_address[13]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; fill_address[6]    ; SRAM_ADDR[6]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; fill_address[14]   ; fill_address[15]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; fill_address[5]    ; fill_address[6]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; fill_address[3]    ; fill_address[4]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; fill_address[9]    ; SRAM_ADDR[9]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.666      ;
; 0.527 ; rw[1]              ; SRAM_ADDR[4]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; rw[1]              ; SRAM_ADDR[5]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; rw[1]              ; SRAM_ADDR[1]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; fill_address[9]    ; fill_address[11]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; fill_address[10]   ; fill_address[12]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; fill_address[6]    ; fill_address[8]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; fill_address[4]    ; fill_address[6]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; fill_address[2]    ; fill_address[4]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; fill_address[11]   ; fill_address[13]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; fill_address[13]   ; fill_address[15]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; fill_address[14]   ; SRAM_ADDR[14]~reg0 ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.689      ;
; 0.544 ; fill_address[8]    ; fill_address[9]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 0.703      ;
; 0.552 ; fill_address[1]    ; fill_address[3]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; fill_address[12]   ; fill_address[14]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; fill_address[14]   ; fill_address[16]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; fill_address[0]    ; fill_address[1]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; fill_address[5]    ; fill_address[7]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; fill_address[3]    ; fill_address[5]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.563 ; fill_address[16]   ; fill_address[17]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; fill_address[9]    ; fill_address[12]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; fill_address[10]   ; fill_address[13]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.574 ; fill_address[4]    ; fill_address[7]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; fill_address[2]    ; fill_address[5]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.577 ; fill_address[11]   ; fill_address[14]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; fill_address[13]   ; fill_address[16]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; fill_address[8]    ; fill_address[10]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 0.738      ;
; 0.583 ; fill_address[7]    ; fill_address[9]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 0.742      ;
; 0.587 ; fill_address[1]    ; fill_address[4]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; fill_address[12]   ; fill_address[15]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; fill_address[0]    ; fill_address[2]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; fill_address[5]    ; fill_address[8]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; fill_address[3]    ; fill_address[6]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.602 ; fill_address[9]    ; fill_address[13]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; fill_address[10]   ; fill_address[14]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; rw[1]              ; SRAM_ADDR[2]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; rw[1]              ; SRAM_ADDR[3]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.609 ; rw[1]              ; SRAM_ADDR[0]~reg0  ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; fill_address[4]    ; fill_address[8]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.609 ; fill_address[2]    ; fill_address[6]    ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; fill_address[15]   ; fill_address[17]   ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
+-------+--------------------+--------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.266 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.418      ;
; 0.272 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.424      ;
; 0.329 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.480      ;
; 0.332 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.484      ;
; 0.355 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.365 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.373 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.378 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.534      ;
; 0.387 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.539      ;
; 0.398 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.550      ;
; 0.400 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.552      ;
; 0.414 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.563      ;
; 0.443 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.593      ;
; 0.454 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.604      ;
; 0.456 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.606      ;
; 0.468 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.620      ;
; 0.479 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.631      ;
; 0.488 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.639      ;
; 0.491 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.642      ;
; 0.491 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.503 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.513 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.663      ;
; 0.515 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.665      ;
; 0.518 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.522 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.672      ;
; 0.522 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.674      ;
; 0.527 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.679      ;
; 0.529 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.678      ;
; 0.529 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.679      ;
; 0.531 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.683      ;
; 0.533 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.684      ;
; 0.533 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.683      ;
; 0.538 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 0.687      ;
; 0.538 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.690      ;
; 0.540 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.695      ;
; 0.542 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.693      ;
; 0.543 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.693      ;
; 0.553 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.561 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.713      ;
; 0.563 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[9]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.714      ;
; 0.566 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.573 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.730      ;
; 0.582 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.734      ;
; 0.582 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.735      ;
; 0.586 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.736      ;
; 0.590 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.742      ;
; 0.598 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.750      ;
; 0.607 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st10_wait_ack                          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st0_send_data                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.762      ;
; 0.616 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.773      ;
; 0.625 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.776      ;
; 0.628 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.778      ;
; 0.640 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.792      ;
; 0.642 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mSetup_ST.st20_next_data                         ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.794      ;
; 0.647 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.656 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.661 ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_GO                                          ; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.813      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll_inst|altpll_component|pll|clk[2]'                                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[0] ; VGA_OUT:vga_inst|screen_pos_y[0] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[2] ; VGA_OUT:vga_inst|screen_pos_y[2] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[3] ; VGA_OUT:vga_inst|screen_pos_y[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|screen_pos_y[4] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[5] ; VGA_OUT:vga_inst|screen_pos_y[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|screen_pos_y[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|screen_pos_y[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[9] ; VGA_OUT:vga_inst|screen_pos_y[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[7] ; VGA_OUT:vga_inst|screen_pos_y[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|screen_pos_y[1] ; VGA_OUT:vga_inst|screen_pos_y[1] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|VGA_HS          ; VGA_OUT:vga_inst|VGA_HS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|VGA_VS          ; VGA_OUT:vga_inst|VGA_VS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_OUT:vga_inst|VGA_BLANK       ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_R[6]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.397      ;
; 0.244 ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_G[5]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.397      ;
; 0.246 ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_G[0]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.399      ;
; 0.246 ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_G[2]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.399      ;
; 0.246 ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_B[0]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.399      ;
; 0.246 ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_B[2]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.399      ;
; 0.247 ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_G[3]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.400      ;
; 0.247 ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_B[3]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.400      ;
; 0.248 ; vga_data_g[3]                    ; VGA_OUT:vga_inst|VGA_R[3]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.401      ;
; 0.248 ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_R[5]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.401      ;
; 0.248 ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_B[6]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.401      ;
; 0.249 ; vga_data_g[0]                    ; VGA_OUT:vga_inst|VGA_R[0]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.402      ;
; 0.249 ; vga_data_g[2]                    ; VGA_OUT:vga_inst|VGA_R[2]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.402      ;
; 0.249 ; vga_data_g[6]                    ; VGA_OUT:vga_inst|VGA_G[6]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.402      ;
; 0.249 ; vga_data_g[5]                    ; VGA_OUT:vga_inst|VGA_B[5]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.402      ;
; 0.257 ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_R[7]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.410      ;
; 0.257 ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_B[8]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.410      ;
; 0.258 ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_R[9]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.411      ;
; 0.258 ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_G[9]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.411      ;
; 0.259 ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_R[8]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.412      ;
; 0.260 ; vga_data_g[9]                    ; VGA_OUT:vga_inst|VGA_B[9]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.413      ;
; 0.261 ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_G[7]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.414      ;
; 0.261 ; vga_data_g[8]                    ; VGA_OUT:vga_inst|VGA_G[8]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.414      ;
; 0.262 ; vga_data_g[7]                    ; VGA_OUT:vga_inst|VGA_B[7]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.415      ;
; 0.330 ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_R[1]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.483      ;
; 0.332 ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_G[1]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.485      ;
; 0.335 ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_R[4]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.488      ;
; 0.335 ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_G[4]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.488      ;
; 0.335 ; vga_data_g[1]                    ; VGA_OUT:vga_inst|VGA_B[1]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.488      ;
; 0.335 ; vga_data_g[4]                    ; VGA_OUT:vga_inst|VGA_B[4]        ; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.488      ;
; 0.358 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[0] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.371 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[1] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.453 ; VGA_OUT:vga_inst|screen_pos_x[7] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.605      ;
; 0.473 ; VGA_OUT:vga_inst|screen_pos_y[1] ; VGA_OUT:vga_inst|VGA_VS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 0.641      ;
; 0.492 ; VGA_OUT:vga_inst|screen_pos_y[0] ; VGA_OUT:vga_inst|VGA_VS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 0.660      ;
; 0.496 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[1] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.654      ;
; 0.511 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.526 ; VGA_OUT:vga_inst|screen_pos_x[9] ; VGA_OUT:vga_inst|screen_pos_x[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.678      ;
; 0.531 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.683      ;
; 0.537 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.689      ;
; 0.572 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.724      ;
; 0.588 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.740      ;
; 0.597 ; VGA_OUT:vga_inst|screen_pos_y[9] ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.763      ;
; 0.602 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.754      ;
; 0.610 ; VGA_OUT:vga_inst|screen_pos_x[4] ; VGA_OUT:vga_inst|screen_pos_x[4] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.762      ;
; 0.622 ; VGA_OUT:vga_inst|screen_pos_x[8] ; VGA_OUT:vga_inst|screen_pos_x[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; VGA_OUT:vga_inst|screen_pos_y[1] ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 0.796      ;
; 0.637 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|VGA_HS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.006     ; 0.783      ;
; 0.658 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[2] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.811      ;
; 0.677 ; VGA_OUT:vga_inst|screen_pos_y[7] ; VGA_OUT:vga_inst|screen_pos_y[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.829      ;
; 0.678 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.830      ;
; 0.694 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.846      ;
; 0.697 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.849      ;
; 0.711 ; VGA_OUT:vga_inst|screen_pos_y[7] ; VGA_OUT:vga_inst|screen_pos_y[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.863      ;
; 0.713 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.865      ;
; 0.731 ; VGA_OUT:vga_inst|screen_pos_y[9] ; VGA_OUT:vga_inst|VGA_VS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 0.897      ;
; 0.732 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[6] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.884      ;
; 0.737 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.889      ;
; 0.747 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.006     ; 0.893      ;
; 0.748 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.900      ;
; 0.767 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[7] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.919      ;
; 0.771 ; VGA_OUT:vga_inst|screen_pos_y[8] ; VGA_OUT:vga_inst|screen_pos_y[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.923      ;
; 0.790 ; VGA_OUT:vga_inst|screen_pos_x[6] ; VGA_OUT:vga_inst|screen_pos_x[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.942      ;
; 0.791 ; VGA_OUT:vga_inst|screen_pos_y[5] ; VGA_OUT:vga_inst|VGA_BLANK       ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 0.959      ;
; 0.791 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.943      ;
; 0.798 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|screen_pos_y[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.952      ;
; 0.799 ; VGA_OUT:vga_inst|screen_pos_x[3] ; VGA_OUT:vga_inst|screen_pos_x[4] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.951      ;
; 0.803 ; VGA_OUT:vga_inst|screen_pos_x[8] ; VGA_OUT:vga_inst|screen_pos_x[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.955      ;
; 0.810 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|screen_pos_x[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.962      ;
; 0.810 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[3] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.962      ;
; 0.815 ; VGA_OUT:vga_inst|screen_pos_x[5] ; VGA_OUT:vga_inst|VGA_HS          ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.006     ; 0.961      ;
; 0.816 ; VGA_OUT:vga_inst|screen_pos_x[1] ; VGA_OUT:vga_inst|screen_pos_x[2] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.968      ;
; 0.819 ; VGA_OUT:vga_inst|screen_pos_y[5] ; VGA_OUT:vga_inst|screen_pos_y[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.973      ;
; 0.832 ; VGA_OUT:vga_inst|screen_pos_y[4] ; VGA_OUT:vga_inst|screen_pos_y[5] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.984      ;
; 0.832 ; VGA_OUT:vga_inst|screen_pos_y[6] ; VGA_OUT:vga_inst|screen_pos_y[9] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.986      ;
; 0.835 ; VGA_OUT:vga_inst|screen_pos_x[2] ; VGA_OUT:vga_inst|screen_pos_x[4] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.987      ;
; 0.835 ; VGA_OUT:vga_inst|screen_pos_x[0] ; VGA_OUT:vga_inst|screen_pos_x[2] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.987      ;
; 0.836 ; VGA_OUT:vga_inst|screen_pos_y[3] ; VGA_OUT:vga_inst|screen_pos_y[4] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.988      ;
; 0.837 ; VGA_OUT:vga_inst|screen_pos_x[7] ; VGA_OUT:vga_inst|screen_pos_x[8] ; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.989      ;
+-------+----------------------------------+----------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[0]'                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[0]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[0]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[10]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[10]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[11]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[11]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[12]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[12]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[13]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[13]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[14]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[14]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[15]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[15]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[16]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[16]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[17]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[17]~reg0 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[1]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[1]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[2]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[2]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[3]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[3]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[4]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[4]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[5]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[5]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[6]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[6]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[7]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[7]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[8]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[8]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[9]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_ADDR[9]~reg0  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_LB_N~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_LB_N~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_WE_N~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_WE_N~reg0     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[0]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[0]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[10]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[10]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[11]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[11]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[12]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[12]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[13]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[13]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[14]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[14]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[15]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[15]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[16]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[16]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[17]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[17]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[1]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[1]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[2]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[2]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[3]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[3]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[4]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[4]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[5]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[5]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[6]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[6]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[7]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[7]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[8]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[8]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[9]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; fill_address[9]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; rw[0]              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; rw[0]              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; rw[1]              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; rw[1]              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[0]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[0]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[1]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[1]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[2]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[2]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[3]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[3]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[4]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[4]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[5]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[5]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[6]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[6]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[7]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[7]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[8]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[8]      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[9]      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[0] ; Rise       ; vga_data_g[9]      ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll_inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[1]'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK1          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK2          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|ACK3          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|DIR           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|FIN           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SCLK          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SDO           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[0]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[10]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[11]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[12]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[13]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[1]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[2]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[3]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[4]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[5]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[6]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[7]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[8]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD[9]         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|I2C_Controller:I2C_Controller_inst|SD_COUNTER[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[2]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[3]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|LUT_INDEX[4]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[0]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[1]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[2]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[3]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_CLK_DIV[4]                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[10]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[11]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[12]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[13]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[2]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[3]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[4]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[5]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[6]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[7]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[1] ; Rise       ; CMOS_LA:CMOS_LA_inst|I2C_CMOS_Config:I2C_CMOS_Config_inst|mI2C_DATA[8]                                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll_inst|altpll_component|pll|clk[2]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_BLANK       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_BLANK       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[8]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[8]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[9]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_B[9]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[8]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[8]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[9]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_G[9]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_HS          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_HS          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[3]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[4]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[4]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[5]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[5]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[6]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[6]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[7]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[7]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[8]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[8]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[9]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_R[9]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_VS          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|VGA_VS          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[6] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[7] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[7] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[8] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[8] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[9] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_x[9] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[2] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[3] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[3] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[4] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[4] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[5] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[5] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[6] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; pll_inst|altpll_component|pll|clk[2] ; Rise       ; VGA_OUT:vga_inst|screen_pos_y[6] ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; SRAM_DQ[*]  ; CLOCK_50   ; 4.277 ; 4.277 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 3.592 ; 3.592 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 3.617 ; 3.617 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 3.798 ; 3.798 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 3.693 ; 3.693 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 3.624 ; 3.624 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 3.634 ; 3.634 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 4.277 ; 4.277 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 3.954 ; 3.954 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 4.023 ; 4.023 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 3.995 ; 3.995 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]   ; CLOCK_50   ; 3.845 ; 3.845 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 3.845 ; 3.845 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; KEY[*]      ; CLOCK_50   ; 4.756 ; 4.756 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  KEY[0]     ; CLOCK_50   ; 4.756 ; 4.756 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SW[*]       ; CLOCK_50   ; 4.703 ; 4.703 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[0]      ; CLOCK_50   ; 1.151 ; 1.151 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[1]      ; CLOCK_50   ; 1.015 ; 1.015 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[2]      ; CLOCK_50   ; 1.195 ; 1.195 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[3]      ; CLOCK_50   ; 1.730 ; 1.730 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[4]      ; CLOCK_50   ; 1.824 ; 1.824 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[5]      ; CLOCK_50   ; 1.744 ; 1.744 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[6]      ; CLOCK_50   ; 1.674 ; 1.674 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[7]      ; CLOCK_50   ; 1.578 ; 1.578 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[8]      ; CLOCK_50   ; 1.938 ; 1.938 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[9]      ; CLOCK_50   ; 2.088 ; 2.088 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[10]     ; CLOCK_50   ; 2.030 ; 2.030 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[11]     ; CLOCK_50   ; 1.997 ; 1.997 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[12]     ; CLOCK_50   ; 1.967 ; 1.967 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[13]     ; CLOCK_50   ; 4.591 ; 4.591 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[14]     ; CLOCK_50   ; 4.703 ; 4.703 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[15]     ; CLOCK_50   ; 4.547 ; 4.547 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; SRAM_DQ[*]  ; CLOCK_50   ; -3.472 ; -3.472 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; -3.472 ; -3.472 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; -3.497 ; -3.497 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; -3.678 ; -3.678 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; -3.573 ; -3.573 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; -3.504 ; -3.504 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; -3.514 ; -3.514 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; -4.157 ; -4.157 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; -3.834 ; -3.834 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8] ; CLOCK_50   ; -3.903 ; -3.903 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9] ; CLOCK_50   ; -3.875 ; -3.875 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]   ; CLOCK_50   ; -3.709 ; -3.709 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; -3.709 ; -3.709 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; KEY[*]      ; CLOCK_50   ; -3.522 ; -3.522 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  KEY[0]     ; CLOCK_50   ; -3.522 ; -3.522 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SW[*]       ; CLOCK_50   ; -0.895 ; -0.895 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[0]      ; CLOCK_50   ; -1.031 ; -1.031 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[1]      ; CLOCK_50   ; -0.895 ; -0.895 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[2]      ; CLOCK_50   ; -1.075 ; -1.075 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[3]      ; CLOCK_50   ; -1.610 ; -1.610 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[4]      ; CLOCK_50   ; -1.704 ; -1.704 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[5]      ; CLOCK_50   ; -1.624 ; -1.624 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[6]      ; CLOCK_50   ; -1.554 ; -1.554 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[7]      ; CLOCK_50   ; -1.458 ; -1.458 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[8]      ; CLOCK_50   ; -1.818 ; -1.818 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[9]      ; CLOCK_50   ; -1.968 ; -1.968 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[10]     ; CLOCK_50   ; -1.910 ; -1.910 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[11]     ; CLOCK_50   ; -1.877 ; -1.877 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[12]     ; CLOCK_50   ; -1.847 ; -1.847 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[13]     ; CLOCK_50   ; -4.471 ; -4.471 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[14]     ; CLOCK_50   ; -4.583 ; -4.583 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[15]     ; CLOCK_50   ; -4.427 ; -4.427 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.648  ; 2.648  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.648  ; 2.648  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.556  ; 2.556  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.559  ; 2.559  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.564  ; 2.564  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.567  ; 2.567  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.565  ; 2.565  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.585  ; 2.585  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.601  ; 2.601  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.557  ; 2.557  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.556  ; 2.556  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.470  ; 2.470  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.534  ; 2.534  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.431  ; 2.431  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.500  ; 2.500  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.434  ; 2.434  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.458  ; 2.458  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.351  ; 2.351  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 2.456  ; 2.456  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 2.456  ; 2.456  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 2.539  ; 2.539  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ; 3.509  ; 3.509  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ; 1.284  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[14]    ; CLOCK_50   ; 3.509  ; 3.509  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ; 3.505  ; 3.505  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ; 1.295  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[14]    ; CLOCK_50   ; 3.505  ; 3.505  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15]    ; CLOCK_50   ; 2.306  ; 2.306  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]      ; CLOCK_50   ;        ; 1.284  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ;        ; 1.284  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ;        ; 1.295  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ;        ; 1.295  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 13.139 ; 13.139 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_50   ; 12.800 ; 12.800 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_50   ; 12.973 ; 12.973 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_50   ; 13.020 ; 13.020 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_50   ; 12.976 ; 12.976 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_50   ; 13.065 ; 13.065 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_50   ; 13.139 ; 13.139 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_50   ; 12.448 ; 12.448 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_50   ; 12.404 ; 12.404 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_50   ; 12.399 ; 12.399 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_50   ; 12.393 ; 12.393 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_50   ; 12.953 ; 12.953 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ; 11.474 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_50   ; 12.935 ; 12.935 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_50   ; 12.898 ; 12.898 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_50   ; 12.896 ; 12.896 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_50   ; 12.873 ; 12.873 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_50   ; 12.925 ; 12.925 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_50   ; 12.891 ; 12.891 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_50   ; 12.935 ; 12.935 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_50   ; 12.150 ; 12.150 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_50   ; 12.166 ; 12.166 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_50   ; 12.274 ; 12.274 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_50   ; 12.283 ; 12.283 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_50   ; 13.007 ; 13.007 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_50   ; 12.897 ; 12.897 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_50   ; 12.691 ; 12.691 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_50   ; 12.691 ; 12.691 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_50   ; 12.775 ; 12.775 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_50   ; 12.870 ; 12.870 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_50   ; 12.897 ; 12.897 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_50   ; 12.803 ; 12.803 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_50   ; 12.071 ; 12.071 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_50   ; 12.081 ; 12.081 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_50   ; 12.060 ; 12.060 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_50   ; 12.068 ; 12.068 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_50   ; 12.828 ; 12.828 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ;        ; 11.474 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.351  ; 2.351  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.648  ; 2.648  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.556  ; 2.556  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.559  ; 2.559  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.564  ; 2.564  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.567  ; 2.567  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.565  ; 2.565  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.585  ; 2.585  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.601  ; 2.601  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.557  ; 2.557  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.556  ; 2.556  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.470  ; 2.470  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.534  ; 2.534  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.431  ; 2.431  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.500  ; 2.500  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.434  ; 2.434  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.458  ; 2.458  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.351  ; 2.351  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 2.456  ; 2.456  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 2.456  ; 2.456  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 2.539  ; 2.539  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ; 1.284  ; 2.617  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ; 1.284  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[14]    ; CLOCK_50   ; 2.617  ; 2.617  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ; 1.295  ; 2.306  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ; 1.295  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[14]    ; CLOCK_50   ; 2.613  ; 2.613  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15]    ; CLOCK_50   ; 2.306  ; 2.306  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]      ; CLOCK_50   ;        ; 1.284  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ;        ; 1.284  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ;        ; 1.295  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ;        ; 1.295  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 12.393 ; 12.393 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_50   ; 12.800 ; 12.800 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_50   ; 12.973 ; 12.973 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_50   ; 13.020 ; 13.020 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_50   ; 12.976 ; 12.976 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_50   ; 13.065 ; 13.065 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_50   ; 13.139 ; 13.139 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_50   ; 12.448 ; 12.448 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_50   ; 12.404 ; 12.404 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_50   ; 12.399 ; 12.399 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_50   ; 12.393 ; 12.393 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_50   ; 12.953 ; 12.953 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ; 11.474 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_50   ; 12.150 ; 12.150 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_50   ; 12.898 ; 12.898 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_50   ; 12.896 ; 12.896 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_50   ; 12.873 ; 12.873 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_50   ; 12.925 ; 12.925 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_50   ; 12.891 ; 12.891 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_50   ; 12.935 ; 12.935 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_50   ; 12.150 ; 12.150 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_50   ; 12.166 ; 12.166 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_50   ; 12.274 ; 12.274 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_50   ; 12.283 ; 12.283 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_50   ; 13.007 ; 13.007 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_50   ; 12.060 ; 12.060 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_50   ; 12.691 ; 12.691 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_50   ; 12.691 ; 12.691 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_50   ; 12.775 ; 12.775 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_50   ; 12.870 ; 12.870 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_50   ; 12.897 ; 12.897 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_50   ; 12.803 ; 12.803 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_50   ; 12.071 ; 12.071 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_50   ; 12.081 ; 12.081 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_50   ; 12.060 ; 12.060 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_50   ; 12.068 ; 12.068 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_50   ; 12.828 ; 12.828 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ;        ; 11.474 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 5.079 ;    ;    ; 5.079 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 5.019 ;    ;    ; 5.019 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 5.036 ;    ;    ; 5.036 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 5.060 ;    ;    ; 5.060 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 5.060 ;    ;    ; 5.060 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 5.058 ;    ;    ; 5.058 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 5.018 ;    ;    ; 5.018 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 4.996 ;    ;    ; 4.996 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 5.059 ;    ;    ; 5.059 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 5.074 ;    ;    ; 5.074 ;
; GPIO_1[10] ; GPIO_0[10]  ; 5.016 ;    ;    ; 5.016 ;
; GPIO_1[12] ; GPIO_0[12]  ; 5.052 ;    ;    ; 5.052 ;
; GPIO_1[13] ; GPIO_0[13]  ; 5.056 ;    ;    ; 5.056 ;
; GPIO_1[15] ; GPIO_0[15]  ; 5.068 ;    ;    ; 5.068 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 5.079 ;    ;    ; 5.079 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 5.019 ;    ;    ; 5.019 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 5.036 ;    ;    ; 5.036 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 5.060 ;    ;    ; 5.060 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 5.060 ;    ;    ; 5.060 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 5.058 ;    ;    ; 5.058 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 5.018 ;    ;    ; 5.018 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 4.996 ;    ;    ; 4.996 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 5.059 ;    ;    ; 5.059 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 5.074 ;    ;    ; 5.074 ;
; GPIO_1[10] ; GPIO_0[10]  ; 5.016 ;    ;    ; 5.016 ;
; GPIO_1[12] ; GPIO_0[12]  ; 5.052 ;    ;    ; 5.052 ;
; GPIO_1[13] ; GPIO_0[13]  ; 5.056 ;    ;    ; 5.056 ;
; GPIO_1[15] ; GPIO_0[15]  ; 5.068 ;    ;    ; 5.068 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+-------------+------------+-------+------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 2.173 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 2.173 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+-------------+------------+-------+------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 2.173 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 2.173 ;      ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                 ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 2.173     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 2.173     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                         ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+
; GPIO_1[*]   ; CLOCK_50   ; 2.173     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 2.173     ;           ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+---------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                 ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 4.584  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50                             ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  pll_inst|altpll_component|pll|clk[0] ; 4.584  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  pll_inst|altpll_component|pll|clk[1] ; 35.667 ; 0.215 ; N/A      ; N/A     ; 19.000              ;
;  pll_inst|altpll_component|pll|clk[2] ; 9.100  ; 0.215 ; N/A      ; N/A     ; 19.000              ;
; Design-wide TNS                       ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|pll|clk[2] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+------------+-------+-------+------------+--------------------------------------+
; SRAM_DQ[*]  ; CLOCK_50   ; 7.301 ; 7.301 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; 6.011 ; 6.011 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; 6.050 ; 6.050 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; 6.423 ; 6.423 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; 6.262 ; 6.262 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; 6.086 ; 6.086 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; 6.117 ; 6.117 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; 7.301 ; 7.301 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; 6.748 ; 6.748 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8] ; CLOCK_50   ; 6.817 ; 6.817 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9] ; CLOCK_50   ; 6.774 ; 6.774 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]   ; CLOCK_50   ; 6.704 ; 6.704 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; 6.704 ; 6.704 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; KEY[*]      ; CLOCK_50   ; 8.477 ; 8.477 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  KEY[0]     ; CLOCK_50   ; 8.477 ; 8.477 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SW[*]       ; CLOCK_50   ; 8.217 ; 8.217 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[0]      ; CLOCK_50   ; 2.153 ; 2.153 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[1]      ; CLOCK_50   ; 1.850 ; 1.850 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[2]      ; CLOCK_50   ; 2.217 ; 2.217 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[3]      ; CLOCK_50   ; 3.166 ; 3.166 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[4]      ; CLOCK_50   ; 3.295 ; 3.295 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[5]      ; CLOCK_50   ; 3.187 ; 3.187 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[6]      ; CLOCK_50   ; 3.084 ; 3.084 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[7]      ; CLOCK_50   ; 2.842 ; 2.842 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[8]      ; CLOCK_50   ; 3.585 ; 3.585 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[9]      ; CLOCK_50   ; 3.916 ; 3.916 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[10]     ; CLOCK_50   ; 3.854 ; 3.854 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[11]     ; CLOCK_50   ; 3.723 ; 3.723 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[12]     ; CLOCK_50   ; 3.688 ; 3.688 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[13]     ; CLOCK_50   ; 7.938 ; 7.938 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[14]     ; CLOCK_50   ; 8.217 ; 8.217 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[15]     ; CLOCK_50   ; 7.911 ; 7.911 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-------------+------------+--------+--------+------------+--------------------------------------+
; SRAM_DQ[*]  ; CLOCK_50   ; -3.472 ; -3.472 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0] ; CLOCK_50   ; -3.472 ; -3.472 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1] ; CLOCK_50   ; -3.497 ; -3.497 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2] ; CLOCK_50   ; -3.678 ; -3.678 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3] ; CLOCK_50   ; -3.573 ; -3.573 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4] ; CLOCK_50   ; -3.504 ; -3.504 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5] ; CLOCK_50   ; -3.514 ; -3.514 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6] ; CLOCK_50   ; -4.157 ; -4.157 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7] ; CLOCK_50   ; -3.834 ; -3.834 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8] ; CLOCK_50   ; -3.903 ; -3.903 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9] ; CLOCK_50   ; -3.875 ; -3.875 ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_1[*]   ; CLOCK_50   ; -3.709 ; -3.709 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15] ; CLOCK_50   ; -3.709 ; -3.709 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; KEY[*]      ; CLOCK_50   ; -3.522 ; -3.522 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  KEY[0]     ; CLOCK_50   ; -3.522 ; -3.522 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; SW[*]       ; CLOCK_50   ; -0.895 ; -0.895 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[0]      ; CLOCK_50   ; -1.031 ; -1.031 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[1]      ; CLOCK_50   ; -0.895 ; -0.895 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[2]      ; CLOCK_50   ; -1.075 ; -1.075 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[3]      ; CLOCK_50   ; -1.610 ; -1.610 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[4]      ; CLOCK_50   ; -1.704 ; -1.704 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[5]      ; CLOCK_50   ; -1.624 ; -1.624 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[6]      ; CLOCK_50   ; -1.554 ; -1.554 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[7]      ; CLOCK_50   ; -1.458 ; -1.458 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[8]      ; CLOCK_50   ; -1.818 ; -1.818 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[9]      ; CLOCK_50   ; -1.968 ; -1.968 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[10]     ; CLOCK_50   ; -1.910 ; -1.910 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[11]     ; CLOCK_50   ; -1.877 ; -1.877 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[12]     ; CLOCK_50   ; -1.847 ; -1.847 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[13]     ; CLOCK_50   ; -4.471 ; -4.471 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[14]     ; CLOCK_50   ; -4.583 ; -4.583 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  SW[15]     ; CLOCK_50   ; -4.427 ; -4.427 ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
+-------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.189  ; 5.189  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.189  ; 5.189  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.013  ; 5.013  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.069  ; 5.069  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.074  ; 5.074  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.076  ; 5.076  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.075  ; 5.075  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.051  ; 5.051  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.118  ; 5.118  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.071  ; 5.071  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.065  ; 5.065  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.860  ; 4.860  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.985  ; 4.985  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 4.804  ; 4.804  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.887  ; 4.887  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.814  ; 4.814  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 4.821  ; 4.821  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 4.843  ; 4.843  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 4.606  ; 4.606  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 4.833  ; 4.833  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 4.833  ; 4.833  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 5.042  ; 5.042  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ; 7.433  ; 7.433  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ; 2.704  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[14]    ; CLOCK_50   ; 7.433  ; 7.433  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ; 7.436  ; 7.436  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ; 2.717  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[14]    ; CLOCK_50   ; 7.436  ; 7.436  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15]    ; CLOCK_50   ; 4.677  ; 4.677  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]      ; CLOCK_50   ;        ; 2.704  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ;        ; 2.704  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ;        ; 2.717  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ;        ; 2.717  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 16.248 ; 16.248 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_50   ; 15.506 ; 15.506 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_50   ; 15.949 ; 15.949 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_50   ; 15.992 ; 15.992 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_50   ; 15.959 ; 15.959 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_50   ; 15.983 ; 15.983 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_50   ; 16.248 ; 16.248 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_50   ; 14.818 ; 14.818 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_50   ; 14.754 ; 14.754 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_50   ; 14.752 ; 14.752 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_50   ; 14.740 ; 14.740 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_50   ; 15.874 ; 15.874 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ; 12.939 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_50   ; 15.813 ; 15.813 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_50   ; 15.750 ; 15.750 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_50   ; 15.746 ; 15.746 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_50   ; 15.717 ; 15.717 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_50   ; 15.792 ; 15.792 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_50   ; 15.738 ; 15.738 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_50   ; 15.813 ; 15.813 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_50   ; 14.241 ; 14.241 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_50   ; 14.255 ; 14.255 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_50   ; 14.491 ; 14.491 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_50   ; 14.506 ; 14.506 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_50   ; 15.968 ; 15.968 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_50   ; 15.737 ; 15.737 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_50   ; 15.306 ; 15.306 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_50   ; 15.330 ; 15.330 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_50   ; 15.501 ; 15.501 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_50   ; 15.678 ; 15.678 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_50   ; 15.737 ; 15.737 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_50   ; 15.540 ; 15.540 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_50   ; 14.044 ; 14.044 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_50   ; 14.055 ; 14.055 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_50   ; 14.027 ; 14.027 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_50   ; 14.051 ; 14.051 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_50   ; 15.621 ; 15.621 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ;        ; 12.939 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+----------------+------------+--------+--------+------------+--------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.351  ; 2.351  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.648  ; 2.648  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.556  ; 2.556  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.559  ; 2.559  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.564  ; 2.564  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.567  ; 2.567  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.565  ; 2.565  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.585  ; 2.585  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.601  ; 2.601  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.557  ; 2.557  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.556  ; 2.556  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.470  ; 2.470  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.534  ; 2.534  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.431  ; 2.431  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.500  ; 2.500  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.434  ; 2.434  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.436  ; 2.436  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.458  ; 2.458  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.351  ; 2.351  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_LB_N      ; CLOCK_50   ; 2.456  ; 2.456  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N      ; CLOCK_50   ; 2.456  ; 2.456  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 2.539  ; 2.539  ; Rise       ; pll_inst|altpll_component|pll|clk[0] ;
; GPIO_0[*]      ; CLOCK_50   ; 1.284  ; 2.617  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ; 1.284  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[14]    ; CLOCK_50   ; 2.617  ; 2.617  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ; 1.295  ; 2.306  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ; 1.295  ;        ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[14]    ; CLOCK_50   ; 2.613  ; 2.613  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[15]    ; CLOCK_50   ; 2.306  ; 2.306  ; Rise       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_0[*]      ; CLOCK_50   ;        ; 1.284  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_0[11]    ; CLOCK_50   ;        ; 1.284  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; GPIO_1[*]      ; CLOCK_50   ;        ; 1.295  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
;  GPIO_1[11]    ; CLOCK_50   ;        ; 1.295  ; Fall       ; pll_inst|altpll_component|pll|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 12.393 ; 12.393 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[0]      ; CLOCK_50   ; 12.800 ; 12.800 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; CLOCK_50   ; 12.973 ; 12.973 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; CLOCK_50   ; 13.020 ; 13.020 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; CLOCK_50   ; 12.976 ; 12.976 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; CLOCK_50   ; 13.065 ; 13.065 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; CLOCK_50   ; 13.139 ; 13.139 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; CLOCK_50   ; 12.448 ; 12.448 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; CLOCK_50   ; 12.404 ; 12.404 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; CLOCK_50   ; 12.399 ; 12.399 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; CLOCK_50   ; 12.393 ; 12.393 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; CLOCK_50   ; 12.953 ; 12.953 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ; 11.474 ;        ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; CLOCK_50   ; 12.150 ; 12.150 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[0]      ; CLOCK_50   ; 12.898 ; 12.898 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; CLOCK_50   ; 12.896 ; 12.896 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; CLOCK_50   ; 12.873 ; 12.873 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; CLOCK_50   ; 12.925 ; 12.925 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; CLOCK_50   ; 12.891 ; 12.891 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; CLOCK_50   ; 12.935 ; 12.935 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; CLOCK_50   ; 12.150 ; 12.150 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; CLOCK_50   ; 12.166 ; 12.166 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; CLOCK_50   ; 12.274 ; 12.274 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; CLOCK_50   ; 12.283 ; 12.283 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_HS         ; CLOCK_50   ; 13.007 ; 13.007 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; CLOCK_50   ; 12.060 ; 12.060 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[0]      ; CLOCK_50   ; 12.691 ; 12.691 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; CLOCK_50   ; 12.691 ; 12.691 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; CLOCK_50   ; 12.775 ; 12.775 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; CLOCK_50   ; 12.870 ; 12.870 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; CLOCK_50   ; 12.897 ; 12.897 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; CLOCK_50   ; 12.803 ; 12.803 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; CLOCK_50   ; 12.071 ; 12.071 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; CLOCK_50   ; 12.081 ; 12.081 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; CLOCK_50   ; 12.060 ; 12.060 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; CLOCK_50   ; 12.068 ; 12.068 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_VS         ; CLOCK_50   ; 12.828 ; 12.828 ; Rise       ; pll_inst|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_50   ;        ; 11.474 ; Fall       ; pll_inst|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 8.907 ;    ;    ; 8.907 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 8.837 ;    ;    ; 8.837 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 8.857 ;    ;    ; 8.857 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 8.889 ;    ;    ; 8.889 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 8.892 ;    ;    ; 8.892 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 8.874 ;    ;    ; 8.874 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 8.858 ;    ;    ; 8.858 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 8.812 ;    ;    ; 8.812 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 8.890 ;    ;    ; 8.890 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 8.923 ;    ;    ; 8.923 ;
; GPIO_1[10] ; GPIO_0[10]  ; 8.834 ;    ;    ; 8.834 ;
; GPIO_1[12] ; GPIO_0[12]  ; 8.876 ;    ;    ; 8.876 ;
; GPIO_1[13] ; GPIO_0[13]  ; 8.881 ;    ;    ; 8.881 ;
; GPIO_1[15] ; GPIO_0[15]  ; 8.914 ;    ;    ; 8.914 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; GPIO_1[0]  ; GPIO_0[0]   ; 5.079 ;    ;    ; 5.079 ;
; GPIO_1[1]  ; GPIO_0[1]   ; 5.019 ;    ;    ; 5.019 ;
; GPIO_1[2]  ; GPIO_0[2]   ; 5.036 ;    ;    ; 5.036 ;
; GPIO_1[3]  ; GPIO_0[3]   ; 5.060 ;    ;    ; 5.060 ;
; GPIO_1[4]  ; GPIO_0[4]   ; 5.060 ;    ;    ; 5.060 ;
; GPIO_1[5]  ; GPIO_0[5]   ; 5.058 ;    ;    ; 5.058 ;
; GPIO_1[6]  ; GPIO_0[6]   ; 5.018 ;    ;    ; 5.018 ;
; GPIO_1[7]  ; GPIO_0[7]   ; 4.996 ;    ;    ; 4.996 ;
; GPIO_1[8]  ; GPIO_0[8]   ; 5.059 ;    ;    ; 5.059 ;
; GPIO_1[9]  ; GPIO_0[9]   ; 5.074 ;    ;    ; 5.074 ;
; GPIO_1[10] ; GPIO_0[10]  ; 5.016 ;    ;    ; 5.016 ;
; GPIO_1[12] ; GPIO_0[12]  ; 5.052 ;    ;    ; 5.052 ;
; GPIO_1[13] ; GPIO_0[13]  ; 5.056 ;    ;    ; 5.056 ;
; GPIO_1[15] ; GPIO_0[15]  ; 5.068 ;    ;    ; 5.068 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 649      ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 1811     ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 820      ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 30       ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 1642     ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[0] ; 649      ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[0] ; 1811     ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[1] ; pll_inst|altpll_component|pll|clk[1] ; 820      ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[0] ; pll_inst|altpll_component|pll|clk[2] ; 30       ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|pll|clk[2] ; pll_inst|altpll_component|pll|clk[2] ; 1642     ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 74    ; 74   ;
; Unconstrained Output Port Paths ; 91    ; 91   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Dec 13 18:02:22 2013
Info: Command: quartus_sta Rubikscam -c Rubikscam
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Rubikscam.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pll_inst|altpll_component|pll|clk[0]} {pll_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {pll_inst|altpll_component|pll|clk[1]} {pll_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|pll|inclk[0]} -divide_by 2 -phase 90.00 -duty_cycle 50.00 -name {pll_inst|altpll_component|pll|clk[2]} {pll_inst|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.584         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.100         0.000 pll_inst|altpll_component|pll|clk[2] 
    Info (332119):    35.667         0.000 pll_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 pll_inst|altpll_component|pll|clk[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    19.000         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):    19.000         0.000 pll_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 7.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.355         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.545         0.000 pll_inst|altpll_component|pll|clk[2] 
    Info (332119):    37.956         0.000 pll_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 pll_inst|altpll_component|pll|clk[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll_inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    19.000         0.000 pll_inst|altpll_component|pll|clk[1] 
    Info (332119):    19.000         0.000 pll_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 304 megabytes
    Info: Processing ended: Fri Dec 13 18:02:26 2013
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


