<!doctype html><html lang=en-us>
<head><meta charset=utf-8>
<meta name=viewport content="width=device-width,initial-scale=1"><meta name=description content="基本信息  介绍：Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。  基础知识 注释 // one-line comment /* multi-line comment */ 标识符 Verilog HDL中的标识符可以是任意一组字母、数字、$ 符号和 _ （下划线）符号的 组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。 转义标识符可以在一条标识符中包含任何可打印字符。转义标识符以 \ （反斜线）符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）。反斜线和结束空格并不是转义标识符的一部分。转义标识符与关键词并不完全相同。标识符 \initial 与标识符 initial（这是个关键词）不同。
值 基本值  0 ：逻辑 0 1 ：逻辑 1 x ：位置 z ：高阻  常量 整型 简单十进制表示 12,-15
基数表示法 [size] 'base value
 size 定义以位计的常量的位长 base ：进制（o/O,b/B,d/D,h/H）  x（或z）在十六进制值中代表4位x（或z），在八进制中代表3位x（或z），在二进制中代表1位x（或z）。 基数格式计数形式的数通常为无符号数。这种形式的整型数的长度定义是可选的。如果没有定义一个整数型的长度，数的长度为相应值中定义的位数。 如果定义的长度比为常量指定的长度长，通常在左边填0补位。但是如果数最左边一位为 x或z，就相应地用x或z在左边补位。 如果长度定义得更小，那么最左边的位相应地被截断。 ？字符在数中可以代替值z在值z被解释为不分大小写的情况下提高可读性。
实数 十进制计数法 2.0 0.1 科学计数法 23_5.1e2 5E-4 实数通过四舍五入被转换为最相近的整数。"><title>Verilog HDL</title>
<link rel=canonical href=https://stardustdl.github.io/posts/tools/proglang-verilog/>
<link rel=stylesheet href=/scss/style.min.css><meta property="og:title" content="Verilog HDL">
<meta property="og:description" content="基本信息  介绍：Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。  基础知识 注释 // one-line comment /* multi-line comment */ 标识符 Verilog HDL中的标识符可以是任意一组字母、数字、$ 符号和 _ （下划线）符号的 组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。 转义标识符可以在一条标识符中包含任何可打印字符。转义标识符以 \ （反斜线）符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）。反斜线和结束空格并不是转义标识符的一部分。转义标识符与关键词并不完全相同。标识符 \initial 与标识符 initial（这是个关键词）不同。
值 基本值  0 ：逻辑 0 1 ：逻辑 1 x ：位置 z ：高阻  常量 整型 简单十进制表示 12,-15
基数表示法 [size] 'base value
 size 定义以位计的常量的位长 base ：进制（o/O,b/B,d/D,h/H）  x（或z）在十六进制值中代表4位x（或z），在八进制中代表3位x（或z），在二进制中代表1位x（或z）。 基数格式计数形式的数通常为无符号数。这种形式的整型数的长度定义是可选的。如果没有定义一个整数型的长度，数的长度为相应值中定义的位数。 如果定义的长度比为常量指定的长度长，通常在左边填0补位。但是如果数最左边一位为 x或z，就相应地用x或z在左边补位。 如果长度定义得更小，那么最左边的位相应地被截断。 ？字符在数中可以代替值z在值z被解释为不分大小写的情况下提高可读性。
实数 十进制计数法 2.0 0.1 科学计数法 23_5.1e2 5E-4 实数通过四舍五入被转换为最相近的整数。">
<meta property="og:url" content="https://stardustdl.github.io/posts/tools/proglang-verilog/">
<meta property="og:site_name" content="StardustDL's Blog">
<meta property="og:type" content="article"><meta property="article:section" content="Posts"><meta property="article:tag" content="编程语言"><meta property="article:published_time" content="2018-09-12T17:50:16+08:00"><meta property="article:modified_time" content="2018-09-12T17:50:16+08:00">
<meta name=twitter:title content="Verilog HDL">
<meta name=twitter:description content="基本信息  介绍：Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。  基础知识 注释 // one-line comment /* multi-line comment */ 标识符 Verilog HDL中的标识符可以是任意一组字母、数字、$ 符号和 _ （下划线）符号的 组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。 转义标识符可以在一条标识符中包含任何可打印字符。转义标识符以 \ （反斜线）符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）。反斜线和结束空格并不是转义标识符的一部分。转义标识符与关键词并不完全相同。标识符 \initial 与标识符 initial（这是个关键词）不同。
值 基本值  0 ：逻辑 0 1 ：逻辑 1 x ：位置 z ：高阻  常量 整型 简单十进制表示 12,-15
基数表示法 [size] 'base value
 size 定义以位计的常量的位长 base ：进制（o/O,b/B,d/D,h/H）  x（或z）在十六进制值中代表4位x（或z），在八进制中代表3位x（或z），在二进制中代表1位x（或z）。 基数格式计数形式的数通常为无符号数。这种形式的整型数的长度定义是可选的。如果没有定义一个整数型的长度，数的长度为相应值中定义的位数。 如果定义的长度比为常量指定的长度长，通常在左边填0补位。但是如果数最左边一位为 x或z，就相应地用x或z在左边补位。 如果长度定义得更小，那么最左边的位相应地被截断。 ？字符在数中可以代替值z在值z被解释为不分大小写的情况下提高可读性。
实数 十进制计数法 2.0 0.1 科学计数法 23_5.1e2 5E-4 实数通过四舍五入被转换为最相近的整数。">
<link rel="shortcut icon" href=/favicon.png>
<script type=application/javascript>var doNotTrack=!1;doNotTrack||(function(a,e,f,g,b,c,d){a.GoogleAnalyticsObject=b,a[b]=a[b]||function(){(a[b].q=a[b].q||[]).push(arguments)},a[b].l=1*new Date,c=e.createElement(f),d=e.getElementsByTagName(f)[0],c.async=1,c.src=g,d.parentNode.insertBefore(c,d)}(window,document,'script','https://www.google-analytics.com/analytics.js','ga'),ga('create','UA-111573521-1','auto'),ga('send','pageview'))</script>
</head>
<body class="article-page has-toc">
<script>(function(){const a='StackColorScheme';localStorage.getItem(a)||localStorage.setItem(a,"auto")})()</script><script>(function(){const b='StackColorScheme',a=localStorage.getItem(b),c=window.matchMedia('(prefers-color-scheme: dark)').matches===!0;a=='dark'||a==='auto'&&c?document.documentElement.dataset.scheme='dark':document.documentElement.dataset.scheme='light'})()</script>
<div class="container main-container flex
extended">
<div id=article-toolbar>
<a href=/ class=back-home><svg xmlns="http://www.w3.org/2000/svg" class="icon icon-tabler icon-tabler-chevron-left" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentcolor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><polyline points="15 6 9 12 15 18"/></svg>
<span>Back</span>
</a>
</div>
<main class="main full-width">
<article class=main-article>
<header class=article-header>
<div class=article-details>
<header class=article-category>
<a href=/categories/tools/>
Tools
</a>
</header>
<h2 class=article-title>
<a href=/posts/tools/proglang-verilog/>Verilog HDL</a>
</h2>
<footer class=article-time>
<div><svg xmlns="http://www.w3.org/2000/svg" class="icon icon-tabler icon-tabler-calendar-time" width="56" height="56" viewBox="0 0 24 24" stroke-width="2" stroke="currentcolor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><path d="M11.795 21H5a2 2 0 01-2-2V7a2 2 0 012-2h12a2 2 0 012 2v4"/><circle cx="18" cy="18" r="4"/><path d="M15 3v4"/><path d="M7 3v4"/><path d="M3 11h16"/><path d="M18 16.496V18l1 1"/></svg>
<time class=article-time--published>Sep 12, 2018</time>
</div>
<div><svg xmlns="http://www.w3.org/2000/svg" class="icon icon-tabler icon-tabler-clock" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentcolor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="12" cy="12" r="9"/><polyline points="12 7 12 12 15 15"/></svg>
<time class=article-time--reading>
3 minute read
</time>
</div>
</footer>
</div>
</header>
<section class=article-content>
<h1 id=基本信息>基本信息</h1>
<ul>
<li>介绍：Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。</li>
</ul>
<h1 id=基础知识>基础知识</h1>
<h2 id=注释>注释</h2>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=c1>// one-line comment
</span><span class=c1></span><span class=cm>/*
</span><span class=cm>multi-line comment
</span><span class=cm>*/</span>
</code></pre></div><h2 id=标识符>标识符</h2>
<p>Verilog HDL中的标识符可以是任意一组字母、数字、<code>$</code> 符号和 <code>_</code> （下划线）符号的 组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。
转义标识符可以在一条标识符中包含任何可打印字符。转义标识符以 <code>\</code> （反斜线）符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）。反斜线和结束空格并不是转义标识符的一部分。转义标识符与关键词并不完全相同。标识符 \initial 与标识符 initial（这是个关键词）不同。</p>
<h2 id=值>值</h2>
<h3 id=基本值>基本值</h3>
<ul>
<li>0 ：逻辑 0</li>
<li>1 ：逻辑 1</li>
<li>x ：位置</li>
<li>z ：高阻</li>
</ul>
<h3 id=常量>常量</h3>
<h4 id=整型>整型</h4>
<h5 id=简单十进制表示>简单十进制表示</h5>
<p><code>12,-15</code></p>
<h5 id=基数表示法>基数表示法</h5>
<p><code>[size] 'base value</code></p>
<ul>
<li>size 定义以位计的常量的位长</li>
<li>base ：进制（<code>o/O,b/B,d/D,h/H</code>）</li>
</ul>
<p>x（或z）在十六进制值中代表4位x（或z），在八进制中代表3位x（或z），在二进制中代表1位x（或z）。
基数格式计数形式的数通常为无符号数。这种形式的整型数的长度定义是可选的。如果没有定义一个整数型的长度，数的长度为相应值中定义的位数。
如果定义的长度比为常量指定的长度长，通常在左边填0补位。但是如果数最左边一位为 x或z，就相应地用x或z在左边补位。
如果长度定义得更小，那么最左边的位相应地被截断。
？字符在数中可以代替值z在值z被解释为不分大小写的情况下提高可读性。</p>
<h4 id=实数>实数</h4>
<h5 id=十进制计数法>十进制计数法</h5>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=mf>2.0</span>
<span class=mf>0.1</span>
</code></pre></div><h5 id=科学计数法>科学计数法</h5>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=mh>23</span><span class=n>_5</span><span class=mf>.1e2</span>
<span class=mf>5E-4</span>
</code></pre></div><p>实数通过四舍五入被转换为最相近的整数。</p>
<h4 id=字符串>字符串</h4>
<p>字符串是双引号内的字符序列。字符串不能分成多行书写。</p>
<p>用8位ASCII值表示的字符可看作是无符号整数。因此字符串是 8位ASCII值的序列。反斜线 (\ ) 用于对确定的特殊字符转义。</p>
<h4 id=参数>参数</h4>
<p>参数是一个常量。参数经常用于定义时延和变量的宽度。使用参数说明的参数只被赋值一次。参数值也可以在编译时被改变。改变参数值可以使用参数定义语句或通过在模块初始化 语句中定义参数值</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=k>parameter</span> <span class=n>param1</span><span class=o>=</span><span class=n>const_expr1</span><span class=p>,</span> <span class=n>param2</span><span class=o>=</span><span class=n>const_expr2</span><span class=p>,</span> <span class=p>...</span> <span class=p>,</span> <span class=n>paramN</span><span class=o>=</span><span class=n>const_exprN</span><span class=p>;</span> 
</code></pre></div><h2 id=数据类型>数据类型</h2>
<h3 id=线网类型>线网类型</h3>
<p>表示结构化元件间的物理连线。它的值由驱动元件的值决定， 例如连续赋值或门的输出。如果没有驱动元件连接到线网，线网的缺省值为 z。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=n>net_kind</span> <span class=p>[</span><span class=nl>msb:</span><span class=n>lsb</span><span class=p>]</span> <span class=n>net1</span><span class=p>,</span><span class=n>net2</span><span class=p>,...,</span><span class=n>netN</span><span class=p>;</span>
</code></pre></div><ul>
<li>
<p><code>msb/lsb</code> 是用于定义线网范围的常量表达式。如果没有定义范围，缺省的长度1位。</p>
<ul>
<li><code>msb</code> 指定最高有效位对应下标</li>
<li><code>lsb</code> 指定最低有效位对应下标</li>
</ul>
</li>
<li>
<p><code>wire/tri</code> 用于连接单元的连线是最常见的线网类型。</p>
</li>
<li>
<p><code>wor/trior</code> 线或指如果某个驱动源为1，那么线网的值也为1。</p>
</li>
<li>
<p><code>wand/triand</code> 线与网指如果某个驱动源为 0，那么线网的值为0。</p>
</li>
<li>
<p><code>trireg</code> 此线网存储数值（类似于寄存器），并且用于电容节点的建模。当三态寄存器的所 有驱动源都处于高阻态，也就是说，值为 z时，三态寄存器线网保存作用在线网上的最后一个值。此外，三态寄存器线网的缺省初始值为 x。</p>
</li>
<li>
<p><code>tri0/tri1</code> 这类线网可用于线逻辑的建模，即线网有多于一个驱动源。 tri0（tri1）线网的特征是，若无驱动源驱动，它的值为0（tri1的值为1）。</p>
</li>
<li>
<p><code>supply0/supply1</code> supply0用于对“地”建模，即低电平0；supply1网用于对电源建模，即高电平1。</p>
</li>
</ul>
<h4 id=向量线网>向量线网</h4>
<p>在定义向量线网时可选用关键词scalared或vectored。如果一个线网定义时使用了关键词 vectored, 那么就不允许<a class=link href=#%e4%bd%8d%e9%80%89%e6%8b%a9>位选择</a>和<a class=link href=#%e9%83%a8%e5%88%86%e9%80%89%e6%8b%a9>部分选择</a>该线网。换句话说，必须对线网整体赋值。而如果使用了scalared，则允许位选择和部分选择（这是缺省值）。</p>
<h3 id=寄存器类型>寄存器类型</h3>
<p>表示一个抽象的数据存储单元，它只能在 always 语句和 initial 语句中被赋值，并且它的值从一个赋值到另一个赋值被保存下来。寄存器类型的变量具有 x 的缺省值。</p>
<h4 id=reg>reg</h4>
<p>寄存器数据类型reg是最常见的数据类型。寄存器中的值通常被解释为无符号数。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=kt>reg</span> <span class=p>[</span><span class=nl>msb:</span><span class=n>lsb</span><span class=p>]</span> <span class=n>reg1</span><span class=p>,</span><span class=n>reg2</span><span class=p>,...,</span><span class=n>regN</span><span class=p>;</span>
</code></pre></div><ul>
<li>msb/lsb 是用于定义线网范围的常量表达式。如果没有定义范围，缺省的长度1位。
<ul>
<li>msb 指定最高有效位对应下标</li>
<li>lsb 指定最低有效位对应下标</li>
</ul>
</li>
</ul>
<h4 id=存储器>存储器</h4>
<p>存储器是一个寄存器数组。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=kt>reg</span> <span class=p>[</span><span class=nl>msb:</span><span class=n>lsb</span><span class=p>]</span> <span class=n>memory1</span><span class=p>[</span><span class=nl>upper1:</span><span class=n>lower1</span><span class=p>],</span>
    <span class=n>memory2</span><span class=p>[</span><span class=nl>upper2:</span><span class=n>lower2</span><span class=p>];</span>
</code></pre></div><p>数组的维数不能大于 2。注意存储器属于寄存器数组类型。线网数据类型没有相应的存储器类型。 存储器赋值不能在一条赋值语句中完成，但是寄存器可以。因此在存储器被赋值时，需要定义一个索引。</p>
<h4 id=integer>integer</h4>
<p>整数寄存器包含整数值。整数寄存器可以作为普通寄存器使用，典型应用为高层次行为建模。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=k>integer</span> <span class=n>int1</span><span class=p>,</span><span class=n>int2</span><span class=p>,...,</span><span class=n>intN</span><span class=p>[</span><span class=nl>msb:</span><span class=n>lsb</span><span class=p>];</span>
</code></pre></div><p>msb 和 lsb 是定义整数数组界限的常量表达式，数组界限的定义是可选的。一个整数最少容纳 32 位。但是具体实现可提供更多的位。
一个整数型寄存器可存储有符号数，并且算术操作符提供 2的补码运算结果。
整数不能作为位向量访问。一种截取位值的方法是将整数赋值给一般的 reg 类型变量，然后从中选取相应的位。</p>
<h4 id=time>time</h4>
<p>time类型的寄存器用于存储和处理时间。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=kt>time</span> <span class=n>time1</span><span class=p>,</span><span class=n>time2</span><span class=p>,...,</span><span class=n>timeN</span><span class=p>[</span><span class=nl>msb:</span><span class=n>lsb</span><span class=p>];</span>
</code></pre></div><p>msb 和 lsb 是表明范围界限的常量表达式。如果未定义界限，每个标识符存储一个至少 64位的时间值。时间类型的寄存器只存储无符号数。</p>
<h4 id=realrealtime>real/realtime</h4>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=kt>real</span> <span class=n>real1</span><span class=p>,</span><span class=n>real2</span><span class=p>,...,</span><span class=n>realN</span><span class=p>;</span>
<span class=kt>realtime</span> <span class=n>real1</span><span class=p>,</span><span class=n>real2</span><span class=p>,...,</span><span class=n>realN</span><span class=p>;</span>
</code></pre></div><p>realtime 与 real 类型完全相同。real 说明的变量的缺省值为 0。不允许对 real 声明值域、位界限或字节界限。当将值 x 和 z 赋予 real 类型寄存器时，这些值作 0 处理。</p>
<h2 id=表达式>表达式</h2>
<h3 id=操作数>操作数</h3>
<h4 id=常数>常数</h4>
<p>如果表达式中是十进制整数，那么该整数被解释为有符号数。如果整数是基数型整数（定长或非定长），那么该整数作为无符号数对待。更为重要的是对基数表示或非基数表示的负整数处理方式不同。非基数表示形式的负整数作为有符号数处理，而基数表示形式的负整数值作为无符号数（即负号等价于求补）。
参数也可作为操作数。</p>
<h4 id=线网>线网</h4>
<p>可在表达式中使用标量线网（1位）和向量线网（多位）。线网中的值被解释为无符号数。</p>
<h4 id=寄存器>寄存器</h4>
<p>标量和向量寄存器可在表达式中使用。整型寄存器中的值被解释为有符号的二进制补码数，而 reg寄存器或时间寄存器中的值被 解释为无符号数。实数和实数时间类型寄存器中的值被解释为有符号浮点数。</p>
<h4 id=位选择>位选择</h4>
<p>位选择从向量中抽取特定的位。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=n>net_or_reg_vector</span><span class=p>[</span><span class=n>bit_select_expr</span><span class=p>]</span> 
</code></pre></div><h4 id=部分选择>部分选择</h4>
<p>在部分选择中，向量的连续序列被选择。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=n>net_or_reg_vector</span><span class=p>[</span><span class=nl>msb_const_expr:</span><span class=n>lsb_const_expr</span><span class=p>]</span>
</code></pre></div><h4 id=存储器单元存储器单元>存储器单元存储器单元</h4>
<p>存储器单元从存储器中选择一个字。不允许对存储器变量值部分选择或位选择。在存储器中读取一个位或部分选择一个字的方法如下：将存储器单元赋值给寄存器变 量，然后对该寄存器变量采用部分选择或位选择操作。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=n>memory</span><span class=p>[</span><span class=n>word_address</span><span class=p>]</span>
</code></pre></div><h4 id=函数调用>函数调用</h4>
<p>表达式中可使用函数调用。函数调用可以是系统函数调用（以 $字符开始）或用户定义的函数调用。</p>
<h3 id=操作符>操作符</h3>
<h4 id=算术操作符>算术操作符</h4>
<p><code>+ - * / %</code></p>
<ul>
<li>整数除法截断任何小数部分。</li>
<li>取模操作符求出与第一个操作符符号相同的余数。</li>
<li>如果算术操作符中的任意操作数是 X或Z，那么整个结果为X。</li>
<li>算术表达式结果的长度由最长的操作数决定。在赋值语句下，算术操作结果的长度由操 作符左端目标长度决定。</li>
<li>在较大的表达式中，所有中间结果应取最大操作数的长度（赋值时，此规则也包括左端目标）</li>
</ul>
<h4 id=关系操作符>关系操作符</h4>
<p><code>> &lt; >= &lt;=</code></p>
<ul>
<li>关系操作符的结果为真（ 1）或假（0）。如果操作数中有一位为 X或Z，那么结果为X。</li>
</ul>
<h4 id=相等关系操作符>相等关系操作符</h4>
<p>逻辑等：<code>== !=</code>
全等：<code>=== !==</code></p>
<ul>
<li>如果比较结果为假，则结果为 0；否则结果为1。</li>
<li>在全等比较中，值 x和z严格按位比较。 也就是说，不进行解释，并且结果一定可知。</li>
<li>在逻辑比较中，值 x和z具有通常的意义，且 结果可以不为x。也就是说，在逻辑比较中，如果两个操作数之一包含 x或z，结果为未知的值（x）。</li>
<li>如果操作数的长度不相等，长度较小的操作数在左侧添0补位</li>
</ul>
<h4 id=逻辑操作符>逻辑操作符</h4>
<p><code>&& || !</code></p>
<ul>
<li>这些操作符在逻辑值0或1上操作。逻辑操作的结构为0或1。</li>
<li>对于向量操作, 非0向量作为1处理。</li>
<li>如果任意一个操作数包含x，结果也为x。</li>
</ul>
<h4 id=按位操作符>按位操作符</h4>
<p>一元非：<code>~</code>
二元：<code>& | ^ ~^ ^~</code></p>
<ul>
<li>这些操作符在输入操作数的对应位上按位操作，并产生向量结果。</li>
</ul>
<h4 id=归约操作符>归约操作符</h4>
<p><code>& ~& | ~| ^ ~^</code></p>
<p>归约操作符在 <strong>单一操作数</strong> 的所有位上操作，并产生 1位结果。</p>
<h4 id=移位操作符>移位操作符</h4>
<p><code>&lt;&lt; >></code></p>
<p>移位操作符左侧操作数移动右侧操作数表示的次数，它是一个逻辑移位。空闲位添 0 补位。 如果右侧操作数的值为 x 或 z , 移位操作的结果为 x 。</p>
<h4 id=条件操作符>条件操作符</h4>
<p><code>condition ? expr1 : expr2</code></p>
<p>条件操作符根据条件表达式的值选择表达式。</p>
<h3 id=连接>连接</h3>
<p><code>{expr1,expr2,...,exprN} </code></p>
<p>连接操作是将小表达式合并形成大表达式的操作。</p>
<h3 id=复制>复制</h3>
<p><code>{repetition_number{expr1,expr2,...,exprN}}</code></p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=p>{</span><span class=mh>3</span><span class=p>{</span><span class=mh>4</span><span class=mb>&#39;b1011</span><span class=p>}};</span>    <span class=c1>//位向量12&#39;b1011_1011_1011
</span></code></pre></div><p>复制通过指定重复次数来执行操作。</p>
<h3 id=分类>分类</h3>
<p>常量表达式是在编译时就计算出常数值的表达式。通常，常量表达式可由下列要素构成：</p>
<ul>
<li>常量文字</li>
<li>参数名
标量表达式是计算结果为 1位的表达式。如果希望产生标量结果 , 但是表达式产生的结果 为向量, 则最终结果为向量最右侧的位值。</li>
</ul>
<h2 id=编译指令>编译指令</h2>
<p>以 <code>`</code>（反引号）开始的某些标识符是编译器指令。特定的标识符如下：</p>
<ul>
<li><code>define, undef</code></li>
</ul>
<p>定义宏（文本替换）和取消定义宏，注意使用宏时也需要加上反引号</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=cp>`define WORD 16</span><span class=c1>//建立一个文本宏替代。
</span><span class=c1></span>
<span class=kt>wire</span> <span class=p>[</span><span class=no>`WORD</span><span class=o>:</span><span class=mh>1</span><span class=p>]</span> <span class=n>Bus</span><span class=p>;</span>

<span class=no>`undef</span> <span class=n>WORD</span>
</code></pre></div><ul>
<li><code>ifdef, else, endif</code></li>
</ul>
<p>条件编译</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=no>`ifdef</span> <span class=n>WINDOWS</span>
<span class=k>parameter</span> <span class=n>WORD_SIZE</span><span class=o>=</span><span class=mh>16</span>
<span class=no>`else</span>
<span class=k>parameter</span> <span class=n>WORD_SIZE</span><span class=o>=</span><span class=mh>32</span>
<span class=no>`endif</span>
</code></pre></div><ul>
<li><code>default_nettype</code></li>
</ul>
<p>为隐式线网指定线网类型。也就是将那些没有被说明的连线定义线网类型。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=no>`default_nettype</span> <span class=kt>wire</span>
</code></pre></div><ul>
<li><code>include</code></li>
</ul>
<p>嵌入内嵌文件的内容。文件既可以用相对路径名定义，也可以用 全路径名定义,</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=no>`include</span> <span class=s>&#34;../../primitives.v&#34;</span>
</code></pre></div><ul>
<li><code>resetall</code></li>
</ul>
<p>将所有的编译指令重新设置为缺省值。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=no>`resetall</span>
</code></pre></div><ul>
<li><code>timescale</code></li>
</ul>
<p>将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度（用于小数单位向整数单位转换）。time_unit 和 time_precision 由值 1、10、和100 以及单位s、ms、us、ns、ps和fs组成。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=c1>//`timescale time_unit / time_precision
</span><span class=c1></span><span class=no>`timescale</span> <span class=mh>1</span><span class=n>ns</span><span class=o>/</span><span class=mh>100</span><span class=n>ps</span>
</code></pre></div><p>当一个设计中的多个模块带有自身的 ``timescale` 编译指令时，模拟器总是定位在所有模块的最小时延精度上，并且所有时延都相应地换算为最小时延精度</p>
<ul>
<li><code>unconnected_drive, nounconnected_drive</code></li>
</ul>
<p>在模块实例化中，出现在这两个编译器指令间的任何未连接的输入端口或者为正偏电路 状态或者为反偏电路状态。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=no>`unconnected_drive</span> <span class=k>pull1</span>
<span class=p>...</span><span class=cm>/*在这两个程序指令间的所有未连接的输入端口为正偏电路状态（连接到高电平）*/</span>
<span class=no>`nounconnected_drive</span>
<span class=no>`unconnected_drive</span> <span class=k>pull0</span>
<span class=p>...</span><span class=cm>/*在这两个程序指令间的所有未连接的输入端口为反偏电路状态（连接到低电平）*/</span>
<span class=no>`nounconnected_drive</span>
</code></pre></div><ul>
<li><code>celldefine, endcelldefine</code></li>
</ul>
<p>这两个程序指令用于将模块标记为单元模块。它们表示包含模块定义。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=no>`celldefine</span>
<span class=k>module</span> <span class=n>FD1S3AX</span><span class=p>(</span><span class=n>D</span><span class=p>,</span><span class=n>CK</span><span class=p>,</span><span class=n>Z</span><span class=p>);</span>
<span class=p>...</span>
<span class=k>endmodule</span>
<span class=no>`endcelldefine</span> 
</code></pre></div><h2 id=模块>模块</h2>
<p>模块是 Verilog 的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的 外部端口。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=k>module</span> <span class=n>module_name</span> <span class=p>(</span><span class=n>port_list</span><span class=p>);</span>
  <span class=nl>Declarations:</span>
    <span class=kt>reg</span><span class=p>,</span> <span class=kt>wire</span><span class=p>,</span> <span class=k>parameter</span><span class=p>,</span>
    <span class=k>input</span><span class=p>,</span> <span class=k>output</span><span class=p>,</span> <span class=k>inout</span><span class=p>,</span>
    <span class=k>function</span><span class=p>,</span> <span class=k>task</span><span class=p>,</span> <span class=p>...</span>
  <span class=nl>Statements:</span>
    <span class=n>Initial</span> <span class=n>statement</span>
    <span class=n>Always</span> <span class=n>statement</span>
    <span class=n>Module</span> <span class=n>instantiation</span>
    <span class=n>Gate</span> <span class=n>instantiation</span>
    <span class=n>UDP</span> <span class=n>instantiation</span>
    <span class=n>Continuous</span> <span class=n>assignment</span>
<span class=k>endmodule</span>
</code></pre></div><h2 id=时延>时延</h2>
<p>Verilog HDL模型中的所有时延都根据时间单位定义。表示方式为 <code>#&lt;time></code></p>
<h1 id=数据流方式>数据流方式</h1>
<p>连续赋值用于数据流行为建模。</p>
<h2 id=连续赋值语句>连续赋值语句</h2>
<p>连续赋值语句将值赋给线网（连续赋值不能为寄存器赋值）。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=k>assign</span> <span class=n>LHS_target</span> <span class=o>=</span> <span class=n>RHS_expression</span><span class=p>;</span>
</code></pre></div><p>只要在右端表达式的操作数上有事件（事件为值的变化）发生时，表达式即被计算；如果结果值有变化，新结果就赋给左边的线网。</p>
<p>连续赋值的目标类型如下：</p>
<ol>
<li>标量线网</li>
<li>向量线网</li>
<li>向量的常数型位选择</li>
<li>向量的常数型部分选择</li>
<li>上述类型的任意的拼接运算结果</li>
</ol>
<p>可以在一个连续赋值语句中编写多个赋值方式：</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=k>assign</span> <span class=n>Mux</span> <span class=o>=</span> <span class=p>(</span><span class=n>S</span> <span class=o>==</span> <span class=mh>0</span><span class=p>)</span> <span class=o>?</span> <span class=n>A</span> <span class=o>:</span> <span class=p>&#39;</span><span class=n>bz</span><span class=p>,</span>
       <span class=n>Mux</span> <span class=o>=</span> <span class=p>(</span><span class=n>S</span> <span class=o>==</span> <span class=mh>1</span><span class=p>)</span> <span class=o>?</span> <span class=n>B</span> <span class=o>:</span> <span class=p>&#39;</span><span class=n>bz</span><span class=p>,</span>
       <span class=n>Mux</span> <span class=o>=</span> <span class=p>(</span><span class=n>S</span> <span class=o>==</span> <span class=mh>2</span><span class=p>)</span> <span class=o>?</span> <span class=n>C</span> <span class=o>:</span> <span class=p>&#39;</span><span class=n>bz</span><span class=p>,</span>
       <span class=n>Mux</span> <span class=o>=</span> <span class=p>(</span><span class=n>S</span> <span class=o>==</span> <span class=mh>3</span><span class=p>)</span> <span class=o>?</span> <span class=n>D</span> <span class=o>:</span> <span class=p>&#39;</span><span class=n>bz</span><span class=p>;</span>

<span class=c1>// equals to
</span><span class=c1></span>
<span class=k>assign</span> <span class=n>Mux</span> <span class=o>=</span> <span class=p>(</span><span class=n>S</span> <span class=o>==</span> <span class=mh>0</span><span class=p>)</span> <span class=o>?</span> <span class=n>A</span> <span class=o>:</span> <span class=p>&#39;</span><span class=n>bz</span><span class=p>;</span>
<span class=k>assign</span> <span class=n>Mux</span> <span class=o>=</span> <span class=p>(</span><span class=n>S</span> <span class=o>==</span> <span class=mh>1</span><span class=p>)</span> <span class=o>?</span> <span class=n>B</span> <span class=o>:</span> <span class=p>&#39;</span><span class=n>bz</span><span class=p>;</span>
<span class=k>assign</span> <span class=n>Mux</span> <span class=o>=</span> <span class=p>(</span><span class=n>S</span> <span class=o>==</span> <span class=mh>2</span><span class=p>)</span> <span class=o>?</span> <span class=n>C</span> <span class=o>:</span> <span class=p>&#39;</span><span class=n>bz</span><span class=p>;</span>
<span class=k>assign</span> <span class=n>Mux</span> <span class=o>=</span> <span class=p>(</span><span class=n>S</span> <span class=o>==</span> <span class=mh>3</span><span class=p>)</span> <span class=o>?</span> <span class=n>D</span> <span class=o>:</span> <span class=p>&#39;</span><span class=n>bz</span><span class=p>;</span>
</code></pre></div><h2 id=线网说明赋值>线网说明赋值</h2>
<p>连续赋值可作为线网说明本身的一部分。这样的赋值被称为线网说明赋值。是一种线网声明和连续赋值语句的简化写法。
不允许在同一个线网上出现多个线网说明赋值。如果多个赋值是必需的，则必须使用连续赋值语句。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=kt>wire</span> <span class=p>[</span><span class=mh>3</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>Sum</span> <span class=o>=</span> <span class=mh>4</span><span class=mb>&#39;b0</span><span class=p>;</span>
</code></pre></div><h2 id=赋值时延>赋值时延</h2>
<p>如果在连续赋值语句中没有定义时延，则右端表达式的值立即赋给左端表达式，时延为 0。</p>
<p>定义时延：</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=k>assign</span> <span class=p>#</span><span class=mh>6</span> <span class=n>Ask</span> <span class=o>=</span> <span class=n>Quiet</span> <span class=o>||</span> <span class=n>Late</span><span class=p>;</span>
</code></pre></div><p>规定右边表达式结果的计算到其赋给左边目标需经过 6 个时间单位时延。例如，如果在时刻5，Late值发生变化，则赋值的右端表达式被计算，并且 Ask 在时刻11(=5+6) 被赋于新值。</p>
<p>对于每个时延定义，总共能够指定三类时延值：</p>
<ol>
<li>上升时延</li>
<li>下降时延</li>
<li>关闭时延</li>
</ol>
<p>解释：如果右端从非 0 向量变化到 0 向量，那么就使用下降时延。如果右端值到达 z，那么使用下降时延，否则使用上升时延。</p>
<p>这三类时延的语法如下：</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=k>assign</span> <span class=p>#</span> <span class=p>(</span><span class=n>rise</span><span class=p>,</span> <span class=n>fall</span><span class=p>,</span> <span class=n>turn</span><span class=o>-</span><span class=n>off</span><span class=p>)</span> <span class=n>LHS_target</span> <span class=o>=</span> <span class=n>RHS_expression</span><span class=p>;</span>
</code></pre></div><p>仅使用一个数字（如 <code>#5</code>）定义时延时，则上述三类时延均设置为此值。</p>
<h2 id=线网时延>线网时延</h2>
<p>时延也可以在线网说明中定义，这个时延表明驱动源值改变与线网本身改变间的时延。和赋值语句时延一起使用时产生叠加效果。</p>
<div class=highlight><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=kt>wire</span> <span class=p>#</span><span class=mh>5</span> <span class=n>Arb</span><span class=p>;</span>
</code></pre></div><p>如果时延在线网说明赋值中出现，那么时延不是 线网时延，而是赋值时延。</p>
<h1 id=行为方式>行为方式</h1>
<p>(TODO:008)</p>
<ul>
<li>initial 语句</li>
<li>always 语句</li>
</ul>
<h1 id=结构方式>结构方式</h1>
<h2 id=内置门原语>内置门原语</h2>
<p>(TODO:005)</p>
<h2 id=开关级原语>开关级原语</h2>
<p>(TODO:005)</p>
<h2 id=用户定义的原语>用户定义的原语</h2>
<p>(TODO:006)</p>
<h2 id=模块实例>模块实例</h2>
<p>(TODO:009)</p>
<h1 id=其他>其他</h1>
<p>(TODO:010)</p>
<h1 id=验证>验证</h1>
<p>(TODO:011)</p>
<h1 id=参考资料>参考资料</h1>
</section>
<footer class=article-footer>
<section class=article-tags>
<a href=/tags/%E7%BC%96%E7%A8%8B%E8%AF%AD%E8%A8%80/>编程语言</a>
</section>
<section class=article-copyright><svg xmlns="http://www.w3.org/2000/svg" class="icon icon-tabler icon-tabler-copyright" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentcolor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="12" cy="12" r="9"/><path d="M14.5 9a3.5 4 0 100 6"/></svg>
<span>Licensed under CC BY-NC-SA 4.0</span>
</section>
</footer>
<link rel=stylesheet href=https://cdn.jsdelivr.net/npm/katex@0.13.13/dist/katex.min.css integrity=sha384-RZU/ijkSsFbcmivfdRBQDtwuwVqK7GMOw6IMvKyeWL2K5UAlyp6WonmB8m7Jd0Hn crossorigin=anonymous><script src=https://cdn.jsdelivr.net/npm/katex@0.13.13/dist/katex.min.js integrity=sha384-pK1WpvzWVBQiP0/GjnvRxV4mOb0oxFuyRxJlk6vVw146n3egcN5C925NCP7a7BY8 crossorigin=anonymous defer></script><script src=https://cdn.jsdelivr.net/npm/katex@0.13.13/dist/contrib/auto-render.min.js integrity=sha384-vZTG03m+2yp6N6BNi5iM4rW4oIwk5DfcNdFfxkk9ZWpDriOkXX8voJBFrAO7MpVl crossorigin=anonymous defer></script><script>window.addEventListener("DOMContentLoaded",()=>{renderMathInElement(document.querySelector(`.article-content`),{delimiters:[{left:"$$",right:"$$",display:!0},{left:"$",right:"$",display:!1},{left:"\\(",right:"\\)",display:!1},{left:"\\[",right:"\\]",display:!0}]})})</script>
</article>
<aside class=related-contents--wrapper>
<h2 class=section-title>Related contents</h2>
<div class=related-contents>
<div class="flex article-list--tile">
<article>
<a href=/posts/tools/proglang-dockerfile/>
<div class=article-details>
<h2 class=article-title>Dockerfile</h2>
</div>
</a>
</article>
<article class=has-image>
<a href=/posts/tools/proglang-yaml/>
<div class=article-image>
<img src=https://raw.githubusercontent.com/github/explore/80688e429a7d4ef2fca1e82350fe8e3517d3494d/topics/yaml/yaml.png loading=lazy data-key data-hash=https://raw.githubusercontent.com/github/explore/80688e429a7d4ef2fca1e82350fe8e3517d3494d/topics/yaml/yaml.png>
</div>
<div class=article-details>
<h2 class=article-title>YAML Ain't Markup Language</h2>
</div>
</a>
</article>
<article>
<a href=/posts/tools/proglang-makefile/>
<div class=article-details>
<h2 class=article-title>Makefile</h2>
</div>
</a>
</article>
<article class=has-image>
<a href=/posts/tools/proglang-css/>
<div class=article-image>
<img src=https://raw.githubusercontent.com/github/explore/80688e429a7d4ef2fca1e82350fe8e3517d3494d/topics/css/css.png loading=lazy data-key data-hash=https://raw.githubusercontent.com/github/explore/80688e429a7d4ef2fca1e82350fe8e3517d3494d/topics/css/css.png>
</div>
<div class=article-details>
<h2 class=article-title>Cascading Style Sheets</h2>
</div>
</a>
</article>
<article class=has-image>
<a href=/posts/tools/proglang-html/>
<div class=article-image>
<img src=https://raw.githubusercontent.com/github/explore/80688e429a7d4ef2fca1e82350fe8e3517d3494d/topics/html/html.png loading=lazy data-key data-hash=https://raw.githubusercontent.com/github/explore/80688e429a7d4ef2fca1e82350fe8e3517d3494d/topics/html/html.png>
</div>
<div class=article-details>
<h2 class=article-title>Hyper Text Markup Language</h2>
</div>
</a>
</article>
</div>
</div>
</aside>
<script src=https://utteranc.es/client.js repo=StardustDL/stardustdl.github.io issue-term=pathname label=comment crossorigin=anonymous async></script>
<style>.utterances{max-width:unset}</style>
<script>function setUtterancesTheme(b){let a=document.querySelector('.utterances iframe');a&&a.contentWindow.postMessage({type:'set-theme',theme:`github-${b}`},'https://utteranc.es')}addEventListener('message',a=>{if(a.origin!=='https://utteranc.es')return;setUtterancesTheme(document.documentElement.dataset.scheme)}),window.addEventListener('onColorSchemeChange',a=>{setUtterancesTheme(a.detail)})</script>
<footer class=site-footer>
<section class=copyright>
&copy;
2017 -
2021 StardustDL's Blog
</section>
<section class=powerby>
<a style=color:gray href=http://www.beian.miit.gov.cn>冀ICP备19021004号</a> <br>
Built with <a href=https://gohugo.io/ target=_blank rel=noopener>Hugo</a> <br>
Theme <b><a href=https://github.com/CaiJimmy/hugo-theme-stack target=_blank rel=noopener data-version=3.5.0>Stack</a></b> designed by <a href=https://jimmycai.com target=_blank rel=noopener>Jimmy</a>
</section>
</footer>
<div class=pswp tabindex=-1 role=dialog aria-hidden=true>
<div class=pswp__bg></div>
<div class=pswp__scroll-wrap>
<div class=pswp__container>
<div class=pswp__item></div>
<div class=pswp__item></div>
<div class=pswp__item></div>
</div>
<div class="pswp__ui pswp__ui--hidden">
<div class=pswp__top-bar>
<div class=pswp__counter></div>
<button class="pswp__button pswp__button--close" title="Close (Esc)"></button>
<button class="pswp__button pswp__button--share" title=Share></button>
<button class="pswp__button pswp__button--fs" title="Toggle fullscreen"></button>
<button class="pswp__button pswp__button--zoom" title="Zoom in/out"></button>
<div class=pswp__preloader>
<div class=pswp__preloader__icn>
<div class=pswp__preloader__cut>
<div class=pswp__preloader__donut></div>
</div>
</div>
</div>
</div>
<div class="pswp__share-modal pswp__share-modal--hidden pswp__single-tap">
<div class=pswp__share-tooltip></div>
</div>
<button class="pswp__button pswp__button--arrow--left" title="Previous (arrow left)">
</button>
<button class="pswp__button pswp__button--arrow--right" title="Next (arrow right)">
</button>
<div class=pswp__caption>
<div class=pswp__caption__center></div>
</div>
</div>
</div>
</div><script src=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe.min.js integrity="sha256-ePwmChbbvXbsO02lbM3HoHbSHTHFAeChekF1xKJdleo=" crossorigin=anonymous defer></script><script src=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe-ui-default.min.js integrity="sha256-UKkzOn/w1mBxRmLLGrSeyB4e1xbrp4xylgAWb3M42pU=" crossorigin=anonymous defer></script><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/default-skin/default-skin.css integrity="sha256-c0uckgykQ9v5k+IqViZOZKc47Jn7KQil4/MP3ySA3F8=" crossorigin=anonymous><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe.css integrity="sha256-SBLU4vv6CA6lHsZ1XyTdhyjJxCjPif/TRkjnsyGAGnE=" crossorigin=anonymous>
</main>
<aside class="sidebar right-sidebar sticky">
<section class="widget archives">
<div class=widget-icon><svg xmlns="http://www.w3.org/2000/svg" class="icon icon-tabler icon-tabler-hash" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentcolor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><line x1="5" y1="9" x2="19" y2="9"/><line x1="5" y1="15" x2="19" y2="15"/><line x1="11" y1="4" x2="7" y2="20"/><line x1="17" y1="4" x2="13" y2="20"/></svg>
</div>
<h2 class="widget-title section-title">Table of contents</h2>
<div class=widget--toc>
<nav id=TableOfContents>
<ol>
<li><a href=#基本信息>基本信息</a></li>
<li><a href=#基础知识>基础知识</a>
<ol>
<li><a href=#注释>注释</a></li>
<li><a href=#标识符>标识符</a></li>
<li><a href=#值>值</a>
<ol>
<li><a href=#基本值>基本值</a></li>
<li><a href=#常量>常量</a>
<ol>
<li><a href=#整型>整型</a></li>
<li><a href=#实数>实数</a></li>
<li><a href=#字符串>字符串</a></li>
<li><a href=#参数>参数</a></li>
</ol>
</li>
</ol>
</li>
<li><a href=#数据类型>数据类型</a>
<ol>
<li><a href=#线网类型>线网类型</a>
<ol>
<li><a href=#向量线网>向量线网</a></li>
</ol>
</li>
<li><a href=#寄存器类型>寄存器类型</a>
<ol>
<li><a href=#reg>reg</a></li>
<li><a href=#存储器>存储器</a></li>
<li><a href=#integer>integer</a></li>
<li><a href=#time>time</a></li>
<li><a href=#realrealtime>real/realtime</a></li>
</ol>
</li>
</ol>
</li>
<li><a href=#表达式>表达式</a>
<ol>
<li><a href=#操作数>操作数</a>
<ol>
<li><a href=#常数>常数</a></li>
<li><a href=#线网>线网</a></li>
<li><a href=#寄存器>寄存器</a></li>
<li><a href=#位选择>位选择</a></li>
<li><a href=#部分选择>部分选择</a></li>
<li><a href=#存储器单元存储器单元>存储器单元存储器单元</a></li>
<li><a href=#函数调用>函数调用</a></li>
</ol>
</li>
<li><a href=#操作符>操作符</a>
<ol>
<li><a href=#算术操作符>算术操作符</a></li>
<li><a href=#关系操作符>关系操作符</a></li>
<li><a href=#相等关系操作符>相等关系操作符</a></li>
<li><a href=#逻辑操作符>逻辑操作符</a></li>
<li><a href=#按位操作符>按位操作符</a></li>
<li><a href=#归约操作符>归约操作符</a></li>
<li><a href=#移位操作符>移位操作符</a></li>
<li><a href=#条件操作符>条件操作符</a></li>
</ol>
</li>
<li><a href=#连接>连接</a></li>
<li><a href=#复制>复制</a></li>
<li><a href=#分类>分类</a></li>
</ol>
</li>
<li><a href=#编译指令>编译指令</a></li>
<li><a href=#模块>模块</a></li>
<li><a href=#时延>时延</a></li>
</ol>
</li>
<li><a href=#数据流方式>数据流方式</a>
<ol>
<li><a href=#连续赋值语句>连续赋值语句</a></li>
<li><a href=#线网说明赋值>线网说明赋值</a></li>
<li><a href=#赋值时延>赋值时延</a></li>
<li><a href=#线网时延>线网时延</a></li>
</ol>
</li>
<li><a href=#行为方式>行为方式</a></li>
<li><a href=#结构方式>结构方式</a>
<ol>
<li><a href=#内置门原语>内置门原语</a></li>
<li><a href=#开关级原语>开关级原语</a></li>
<li><a href=#用户定义的原语>用户定义的原语</a></li>
<li><a href=#模块实例>模块实例</a></li>
</ol>
</li>
<li><a href=#其他>其他</a></li>
<li><a href=#验证>验证</a></li>
<li><a href=#参考资料>参考资料</a></li>
</ol>
</nav>
</div>
</section>
</aside>
</div>
<script src=https://cdn.jsdelivr.net/npm/node-vibrant@3.1.5/dist/vibrant.min.js integrity="sha256-5NovOZc4iwiAWTYIFiIM7DxKUXKWvpVEuMEPLzcm5/g=" crossorigin=anonymous defer></script><script type=text/javascript src=/ts/main.js defer></script>
<script>(function(){const a=document.createElement('link');a.href="https://fonts.googleapis.com/css2?family=Lato:wght@300;400;700&display=swap",a.type="text/css",a.rel="stylesheet",document.head.appendChild(a)})()</script>
</body>
</html>