###############################################################
#  Generated by:      Cadence Tempus 22.11-s001_1
#  OS:                Linux x86_64(Host ID CICS14.kletech.ac.in)
#  Generated on:      Fri Oct 24 17:03:51 2025
#  Design:            cpu_sys_emep_top
#  Command:           check_timing -check_only {clock_crossing} -verbose > $run_dir/clock_crossings.rpt
###############################################################
    -------------------------------------------------------------------------------  
                                 TIMING CHECK SUMMARY                                
    -------------------------------------------------------------------------------  
     Warning                            Warning Description              Number of   
                                                                         Warnings    
    -------------------------------------------------------------------------------  
    clock_crossing           Clock domains interact                     159
    -------------------------------------------------------------------------------
    -----------------------------------------------------------------  
                      TIMING CHECK CROSSING CLOCKS                     
    -----------------------------------------------------------------  
     From Clock                              Crossing Clocks           
    -----------------------------------------------------------------  
    REFCLK0                          MCUCLK (False)
    REFCLK0                          LIFE_CLK (False)
    REFCLK0                          SWCLK_DIV4
    REFCLK0                          APB_CLK
    SWCLK                            LIFE_CLK (Partial False)
    SWCLK                            MII_TXCLK (False)
    SWCLK                            CPU_CLK (False)
    SWCLK                            APB_CLK (False)
    SWCLK                            RMII_CLK (False)
    SWCLK                            FUSE_CLK (False)
    SWCLK                            EEP_TCLK (False)
    SWCLK                            EEP_PCLK (Partial False)
    SWCLK                            DSP_PCLK (Partial False)
    MCUCLK                           REFCLK0 (False)
    MCUCLK                           APB_CLK (False)
    LIFE_CLK                         REFCLK0 (False)
    LIFE_CLK                         SWCLK (False)
    LIFE_CLK                         MII_TXCLK (False)
    LIFE_CLK                         SWCLK_DIV4
    LIFE_CLK                         APB_CLK (False)
    LIFE_CLK                         RMII_CLK (False)
    LIFE_CLK                         FUSE_CLK (False)
    LIFE_CLK                         EEP_TCLK (False)
    LIFE_CLK                         EEP_PCLK (False)
    LIFE_CLK                         DSP_PCLK (False)
    JTAG_CLK                         MCUCLK (False)
    JTAG_CLK                         JTAG_CLK_C2C (Partial False)
    JTAG_CLK                         MII_TXCLK (False)
    JTAG_CLK                         CPU_CLK (False)
    JTAG_CLK                         APB_CLK (False)
    MII_TXCLK                        SWCLK
    MII_TXCLK                        LIFE_CLK
    MII_TXCLK                        MII_RXCLK
    MII_TXCLK                        CPU_CLK (False)
    MII_TXCLK                        APB_CLK
    MII_TXCLK                        RMII_CLK (False)
    MII_TXCLK                        MII_CLK
    MII_TXCLK                        FUSE_CLK (False)
    MII_TXCLK                        EEP_PCLK
    MII_TXCLK                        DSP_PCLK
    MII_RXCLK                        SWCLK
    MII_RXCLK                        LIFE_CLK
    MII_RXCLK                        MII_TXCLK
    MII_RXCLK                        HPC_CLK_VIR (False)
    MII_RXCLK                        CPU_CLK (False)
    MII_RXCLK                        APB_CLK (False)
    MII_RXCLK                        RMII_CLK (False)
    MII_RXCLK                        MII_CLK
    MII_RXCLK                        DSP_PCLK
    SPI_CLK_IN                       SPI_CLK (False)
    HPC_CLK_VIR                      SWCLK (False)
    HPC_CLK_VIR                      LIFE_CLK (False)
    HPC_CLK_VIR                      MII_TXCLK (False)
    HPC_CLK_VIR                      GPIO_CLK_VIR (False)
    HPC_CLK_VIR                      APB_CLK (False)
    HPC_CLK_VIR                      RMII_CLK (False)
    HPC_CLK_VIR                      FUSE_CLK (False)
    HPC_CLK_VIR                      EEP_TCLK (False)
    HPC_CLK_VIR                      EEP_PCLK (False)
    HPC_CLK_VIR                      DSP_PCLK (False)
    SWCLK_DIV2                       SWCLK
    SWCLK_DIV4                       REFCLK0
    SWCLK_DIV4                       LIFE_CLK
    SWCLK_DIV4                       SWCLK_DIV2
    CPU_CLK                          SWCLK (False)
    CPU_CLK                          JTAG_CLK (False)
    CPU_CLK                          MII_TXCLK (False)
    CPU_CLK                          MII_RXCLK (False)
    CPU_CLK                          SPI_CLK_IN (False)
    CPU_CLK                          APB_CLK (False)
    CPU_CLK                          SPI_CLK (False)
    CPU_CLK                          RMII_CLK (False)
    CPU_CLK                          MII_CLK
    CPU_CLK                          FUSE_CLK (False)
    CPU_CLK                          EEP_TCLK (Partial False)
    APB_CLK                          REFCLK0
    APB_CLK                          SWCLK (False)
    APB_CLK                          MCUCLK (False)
    APB_CLK                          LIFE_CLK (False)
    APB_CLK                          JTAG_CLK (False)
    APB_CLK                          JTAG_CLK_C2C
    APB_CLK                          MII_TXCLK (False)
    APB_CLK                          MII_RXCLK (False)
    APB_CLK                          HPC_CLK_VIR (False)
    APB_CLK                          GPIO_CLK_VIR (False)
    APB_CLK                          SWCLK_DIV4
    APB_CLK                          CPU_CLK (False)
    APB_CLK                          SPI_CLK
    APB_CLK                          RMII_CLK (False)
    APB_CLK                          MII_CLK
    APB_CLK                          FUSE_CLK (False)
    APB_CLK                          EEP_TCLK (False)
    APB_CLK                          EEP_PCLK (False)
    APB_CLK                          DSP_PCLK (False)
    SPI_CLK                          REFCLK0
    SPI_CLK                          LIFE_CLK
    SPI_CLK                          SWCLK_DIV4
    SPI_CLK                          CPU_CLK (False)
    RMII_CLK                         REFCLK0
    RMII_CLK                         SWCLK
    RMII_CLK                         LIFE_CLK
    RMII_CLK                         MII_TXCLK (False)
    RMII_CLK                         MII_RXCLK (False)
    RMII_CLK                         HPC_CLK_VIR (False)
    RMII_CLK                         APB_CLK (False)
    RMII_CLK                         MII_CLK
    RMII_CLK                         FUSE_CLK (False)
    MII_CLK                          SWCLK
    MII_CLK                          LIFE_CLK
    MII_CLK                          MII_TXCLK
    MII_CLK                          MII_RXCLK
    MII_CLK                          CPU_CLK
    MII_CLK                          APB_CLK
    MII_CLK                          RMII_CLK
    MII_CLK                          FUSE_CLK (False)
    MII_CLK                          EEP_PCLK
    MII_CLK                          DSP_PCLK
    RTC_ECLK                         APB_CLK (False)
    RTC_ECLK                         MII_CLK
    FUSE_CLK                         REFCLK0 (False)
    FUSE_CLK                         SWCLK (False)
    FUSE_CLK                         MCUCLK (False)
    FUSE_CLK                         LIFE_CLK (False)
    FUSE_CLK                         MII_TXCLK (False)
    FUSE_CLK                         SWCLK_DIV2 (False)
    FUSE_CLK                         SWCLK_DIV4 (False)
    FUSE_CLK                         CPU_CLK (False)
    FUSE_CLK                         APB_CLK (False)
    FUSE_CLK                         SPI_CLK (False)
    FUSE_CLK                         RMII_CLK (False)
    FUSE_CLK                         MII_CLK (False)
    FUSE_CLK                         EEP_TCLK (False)
    FUSE_CLK                         EEP_PCLK (False)
    FUSE_CLK                         DSP_PCLK (False)
    EEP_TCLK                         SWCLK (False)
    EEP_TCLK                         LIFE_CLK (Partial False)
    EEP_TCLK                         MII_TXCLK (False)
    EEP_TCLK                         CPU_CLK
    EEP_TCLK                         APB_CLK (False)
    EEP_TCLK                         RMII_CLK (False)
    EEP_TCLK                         FUSE_CLK (False)
    EEP_TCLK                         EEP_PCLK (False)
    EEP_TCLK                         DSP_PCLK (Partial False)
    EEP_PCLK                         SWCLK (Partial False)
    EEP_PCLK                         LIFE_CLK (Partial False)
    EEP_PCLK                         MII_TXCLK (False)
    EEP_PCLK                         APB_CLK (False)
    EEP_PCLK                         RMII_CLK (False)
    EEP_PCLK                         FUSE_CLK (False)
    EEP_PCLK                         EEP_TCLK (False)
    EEP_PCLK                         DSP_PCLK (Partial False)
    DSP_PCLK                         SWCLK (Partial False)
    DSP_PCLK                         LIFE_CLK (Partial False)
    DSP_PCLK                         MII_TXCLK (False)
    DSP_PCLK                         APB_CLK (False)
    DSP_PCLK                         RMII_CLK (False)
    DSP_PCLK                         FUSE_CLK (False)
    DSP_PCLK                         EEP_TCLK (Partial False)
    DSP_PCLK                         EEP_PCLK (Partial False)
    -----------------------------------------------------------------
