ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_defs.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_top.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_avl_mm_if.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_avl_mm_srw_if.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_block_rw_stage.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_burst_boundary_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_byteenable_stage.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_driver_simple.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_driver.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_driver_fsm.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_lfsr.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_lfsr_wrapper.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_rand_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_rand_burstcount_gen.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_rand_num_gen.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_rand_seq_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_read_compare.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_reset_sync.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_scfifo_wrapper.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_seq_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_single_rw_stage.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_template_addr_gen.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_template_stage.sv
ddr_bist/altera_emif_tg_avl_170/sim/altera_emif_avl_tg_amm_1x_bridge.sv
ddr_bist/sim/ed_synth_tg_0.v

QSYS_IPs/FIFO/read_dc_fifo/fifo_171/sim/read_dc_fifo_fifo_171_xao4n7q.v
QSYS_IPs/FIFO/read_dc_fifo/sim/read_dc_fifo.v
QSYS_IPs/FIFO/write_dc_fifo/fifo_171/sim/write_dc_fifo_fifo_171_5iqafqa.v
QSYS_IPs/FIFO/write_dc_fifo/sim/write_dc_fifo.v
QSYS_IPs/RAM/lpbk1_RdRspRAM2PORT/ram_2port_171/sim/lpbk1_RdRspRAM2PORT_ram_2port_171_m4tv5yq.v
QSYS_IPs/RAM/lpbk1_RdRspRAM2PORT/sim/lpbk1_RdRspRAM2PORT.v
QSYS_IPs/RAM/req_C1TxRAM2PORT/ram_2port_171/sim/req_C1TxRAM2PORT_ram_2port_171_vex4f2i.v
QSYS_IPs/RAM/req_C1TxRAM2PORT/sim/req_C1TxRAM2PORT.v

#avmm shim
#-F BBB_ccip_avmm/hw/sim/ccip_avmm_sim_addenda.txt

#async shim
#-F BBB_ccip_async/hw/sim/ccip_async_sim_addenda.txt

#mpf
+define+MPF_PLATFORM_DCP_PCIE
#-F BBB_cci_mpf/hw/sim/cci_mpf_sim_addenda.txt

#afu
+define+NLB400_MODE_0
+define+INCLUDE_DDR4
+define+BIST_AFU
+define+SIM_MODE
+incdir+$ADAPT_SRC_ROOT/afu/samples/bist_afu/hw/rtl/include_files/common/
#afu.sv
-mfcu bist_lpbk.sv
-mfcu altera_std_synchronizer_nocut.v
-mfcu arbiter.sv
-mfcu ccip_debug.sv
-mfcu ccip_std_afu.sv
-mfcu local_mem.sv
-mfcu mem_if.v
-mfcu bist_C1Tx_fifo.sv
-mfcu bist_csr.sv
-mfcu bist_gram_sdp.v
-mfcu requestor.sv
-mfcu resync.v
-mfcu test_lpbk1.sv
-mfcu test_rdwr.sv
-mfcu test_sw1.sv
-mfcu interfaces/ccip_interface_reg.sv

-mfcu include_files/common/sys_cfg_pkg.svh
-mfcu include_files/common/vendor_defines.vh


#-F qsys_sim_filelist.txt
