//Monica
//29 oct 2007

csl_unit u_struc {
    csl_port p_in(input,2);
    csl_port p_out(output,2);
    csl_port clk(input);
    u_struc(){
    clk.set_attr(clock);
  }
};

csl_vector v_stim{
    v_stim(){
    set_unit_name(u_struc);
    set_direction(input);
    }
  };

csl_vector v_exp{
    v_exp(){
    set_unit_name(u_struc);
    set_direction(output);
    }
  };

csl_unit a {
  csl_port p1(input,2);
  //csl_port p2(input,8);
  csl_port p3(output,2);
  //csl_port p4(output,8);
  csl_port p5(input);
  u_struc dut1(.p_in(p1),.p_out(p3),.clk(p5));
  a (){}
};

csl_testbench tb{
  csl_signal clk(reg);
  u_struc u_struc;
  
tb(){
    clk.set_attr(clock);
    add_logic(clock, clk,10,ns);
  }
};
