TimeQuest Timing Analyzer report for seven_seg_display
Sat Sep 05 11:29:47 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'FD[10]'
 13. Slow 1200mV 85C Model Setup: 'ck0'
 14. Slow 1200mV 85C Model Hold: 'FD[10]'
 15. Slow 1200mV 85C Model Hold: 'ck0'
 16. Slow 1200mV 85C Model Recovery: 'FD[10]'
 17. Slow 1200mV 85C Model Removal: 'FD[10]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'ck0'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'rst'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[10]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'FD[10]'
 33. Slow 1200mV 0C Model Setup: 'ck0'
 34. Slow 1200mV 0C Model Hold: 'FD[10]'
 35. Slow 1200mV 0C Model Hold: 'ck0'
 36. Slow 1200mV 0C Model Recovery: 'FD[10]'
 37. Slow 1200mV 0C Model Removal: 'FD[10]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'ck0'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'rst'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[10]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'FD[10]'
 52. Fast 1200mV 0C Model Setup: 'ck0'
 53. Fast 1200mV 0C Model Hold: 'FD[10]'
 54. Fast 1200mV 0C Model Hold: 'ck0'
 55. Fast 1200mV 0C Model Recovery: 'FD[10]'
 56. Fast 1200mV 0C Model Removal: 'FD[10]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'ck0'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'rst'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[10]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; seven_seg_display                                                 ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16Q240C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; ck0        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ck0 }    ;
; FD[10]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[10] } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 238.78 MHz ; 238.78 MHz      ; FD[10]     ;                                                               ;
; 401.45 MHz ; 250.0 MHz       ; ck0        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; FD[10] ; -3.188 ; -20.361           ;
; ck0    ; -1.491 ; -11.299           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; FD[10] ; -0.272 ; -1.576           ;
; ck0    ; 0.051  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; FD[10] ; -0.157 ; -0.918               ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; FD[10] ; 0.120 ; 0.000                ;
+--------+-------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; ck0    ; -3.000 ; -19.357                         ;
; rst    ; -3.000 ; -3.000                          ;
; FD[10] ; -1.487 ; -19.331                         ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[10]'                                                                        ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -3.188 ; \display:i[1] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 4.110      ;
; -3.088 ; \display:i[0] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 4.010      ;
; -3.083 ; \display:i[1] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 4.005      ;
; -3.025 ; \display:i[0] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.947      ;
; -3.019 ; \display:i[0] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.941      ;
; -2.924 ; \display:i[1] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.846      ;
; -2.819 ; \display:i[1] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.741      ;
; -2.769 ; \display:i[0] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.691      ;
; -2.682 ; \display:i[1] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.604      ;
; -2.556 ; \display:i[1] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.478      ;
; -2.513 ; \display:i[0] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.435      ;
; -2.476 ; \display:i[0] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.398      ;
; -2.328 ; \display:i[1] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.250      ;
; -2.307 ; \display:i[0] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 3.229      ;
; -1.437 ; number[7][1]  ; ssd[0]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.306     ; 2.122      ;
; -1.436 ; number[7][1]  ; ssd[6]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.306     ; 2.121      ;
; -1.383 ; number[7][1]  ; ssd[3]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.306     ; 2.068      ;
; -1.301 ; number[10][1] ; ssd[0]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.305     ; 1.987      ;
; -1.289 ; number[7][1]  ; ssd[5]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.306     ; 1.974      ;
; -1.289 ; number[10][1] ; ssd[3]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.305     ; 1.975      ;
; -1.270 ; number[7][1]  ; ssd[2]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.306     ; 1.955      ;
; -1.164 ; number[10][1] ; ssd[2]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.305     ; 1.850      ;
; -1.153 ; number[10][1] ; ssd[6]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.305     ; 1.839      ;
; -1.143 ; number[10][1] ; ssd[5]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.305     ; 1.829      ;
; -0.749 ; number[10][1] ; ssd[1]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.305     ; 1.435      ;
; -0.587 ; \display:i[0] ; \display:i[1] ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 1.509      ;
; -0.449 ; number[7][1]  ; ssd[4]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.306     ; 1.134      ;
; -0.391 ; number[10][1] ; ssd[4]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.305     ; 1.077      ;
; -0.123 ; number[7][1]  ; ssd[1]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.306     ; 0.808      ;
; -0.001 ; digit[1]~reg0 ; digit[0]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 0.923      ;
; 0.001  ; digit[0]~reg0 ; digit[3]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 0.921      ;
; 0.015  ; digit[3]~reg0 ; digit[2]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 0.907      ;
; 0.017  ; digit[2]~reg0 ; digit[1]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 0.905      ;
; 0.064  ; \display:i[0] ; \display:i[0] ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; \display:i[1] ; \display:i[1] ; FD[10]       ; FD[10]      ; 1.000        ; -0.079     ; 0.858      ;
; 0.220  ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.701      ; 2.972      ;
; 0.220  ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.701      ; 2.972      ;
; 0.239  ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.701      ; 2.953      ;
; 0.239  ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.701      ; 2.953      ;
; 0.326  ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.701      ; 2.866      ;
; 0.326  ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.701      ; 2.866      ;
; 0.326  ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.701      ; 2.866      ;
; 0.846  ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.701      ; 2.846      ;
; 0.846  ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.701      ; 2.846      ;
; 0.899  ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.701      ; 2.793      ;
; 0.899  ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.701      ; 2.793      ;
; 0.959  ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.701      ; 2.733      ;
; 0.959  ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.701      ; 2.733      ;
; 0.959  ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.701      ; 2.733      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ck0'                                                                 ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.491 ; FD[1]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.411      ;
; -1.487 ; FD[0]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.407      ;
; -1.458 ; FD[2]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.378      ;
; -1.428 ; FD[2]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.348      ;
; -1.370 ; FD[0]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.290      ;
; -1.362 ; FD[1]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.282      ;
; -1.345 ; FD[1]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.265      ;
; -1.342 ; FD[3]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.262      ;
; -1.341 ; FD[0]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.261      ;
; -1.315 ; FD[4]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.235      ;
; -1.312 ; FD[2]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.232      ;
; -1.285 ; FD[4]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.205      ;
; -1.282 ; FD[2]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.202      ;
; -1.225 ; FD[3]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.145      ;
; -1.224 ; FD[0]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.144      ;
; -1.216 ; FD[1]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.136      ;
; -1.201 ; FD[5]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.121      ;
; -1.199 ; FD[1]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.119      ;
; -1.196 ; FD[3]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.116      ;
; -1.195 ; FD[0]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.115      ;
; -1.169 ; FD[6]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.089      ;
; -1.169 ; FD[4]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.089      ;
; -1.166 ; FD[2]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.086      ;
; -1.139 ; FD[6]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.059      ;
; -1.139 ; FD[4]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.059      ;
; -1.136 ; FD[2]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 2.056      ;
; -1.079 ; FD[3]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.999      ;
; -1.078 ; FD[0]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.998      ;
; -1.071 ; FD[5]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.991      ;
; -1.070 ; FD[1]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.990      ;
; -1.055 ; FD[5]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.975      ;
; -1.054 ; FD[7]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.974      ;
; -1.053 ; FD[1]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.973      ;
; -1.050 ; FD[3]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.970      ;
; -1.049 ; FD[0]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.969      ;
; -1.023 ; FD[6]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.943      ;
; -1.023 ; FD[4]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.943      ;
; -1.020 ; FD[2]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.940      ;
; -1.020 ; FD[8]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.940      ;
; -0.993 ; FD[6]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.913      ;
; -0.993 ; FD[4]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.913      ;
; -0.990 ; FD[8]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.910      ;
; -0.990 ; FD[2]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.910      ;
; -0.933 ; FD[3]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.853      ;
; -0.932 ; FD[0]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.852      ;
; -0.926 ; FD[7]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.846      ;
; -0.925 ; FD[5]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.845      ;
; -0.924 ; FD[1]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.844      ;
; -0.909 ; FD[5]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.829      ;
; -0.908 ; FD[7]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.828      ;
; -0.907 ; FD[1]     ; FD[2]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.827      ;
; -0.907 ; FD[9]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.827      ;
; -0.904 ; FD[3]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.824      ;
; -0.903 ; FD[0]     ; FD[2]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.823      ;
; -0.349 ; FD[3]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.269      ;
; -0.348 ; FD[0]     ; FD[1]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.268      ;
; -0.341 ; FD[7]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.261      ;
; -0.340 ; FD[5]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.260      ;
; -0.339 ; FD[9]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.259      ;
; -0.339 ; FD[1]     ; FD[1]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.259      ;
; -0.324 ; FD[6]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.244      ;
; -0.324 ; FD[4]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.244      ;
; -0.322 ; FD[8]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.242      ;
; -0.322 ; FD[2]     ; FD[2]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 1.242      ;
; 0.062  ; FD[0]     ; FD[0]   ; ck0          ; ck0         ; 1.000        ; -0.081     ; 0.858      ;
; 0.073  ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; 0.500        ; 2.958      ; 3.637      ;
; 0.418  ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; 1.000        ; 2.958      ; 3.792      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[10]'                                                                         ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.272 ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.837      ; 2.807      ;
; -0.272 ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.837      ; 2.807      ;
; -0.272 ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.837      ; 2.807      ;
; -0.216 ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.837      ; 2.863      ;
; -0.216 ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.837      ; 2.863      ;
; -0.164 ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.837      ; 2.915      ;
; -0.164 ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.837      ; 2.915      ;
; 0.355  ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.837      ; 2.934      ;
; 0.355  ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.837      ; 2.934      ;
; 0.355  ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.837      ; 2.934      ;
; 0.439  ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.837      ; 3.018      ;
; 0.439  ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.837      ; 3.018      ;
; 0.455  ; \display:i[1] ; \display:i[1] ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.456  ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.837      ; 3.035      ;
; 0.456  ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.837      ; 3.035      ;
; 0.467  ; \display:i[0] ; \display:i[0] ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 0.758      ;
; 0.512  ; digit[0]~reg0 ; digit[3]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 0.803      ;
; 0.513  ; digit[1]~reg0 ; digit[0]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 0.804      ;
; 0.526  ; digit[2]~reg0 ; digit[1]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 0.817      ;
; 0.527  ; digit[3]~reg0 ; digit[2]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 0.818      ;
; 0.558  ; number[7][1]  ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.089     ; 0.711      ;
; 0.769  ; number[10][1] ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.088     ; 0.923      ;
; 0.828  ; number[7][1]  ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.089     ; 0.981      ;
; 0.883  ; number[10][1] ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.088     ; 1.037      ;
; 0.945  ; number[10][1] ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.088     ; 1.099      ;
; 1.009  ; \display:i[0] ; \display:i[1] ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 1.300      ;
; 1.023  ; number[7][1]  ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.089     ; 1.176      ;
; 1.040  ; number[10][1] ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.088     ; 1.194      ;
; 1.063  ; number[7][1]  ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.089     ; 1.216      ;
; 1.108  ; number[7][1]  ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.089     ; 1.261      ;
; 1.205  ; number[7][1]  ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.089     ; 1.358      ;
; 1.283  ; number[10][1] ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.088     ; 1.437      ;
; 1.291  ; number[7][1]  ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.089     ; 1.444      ;
; 1.292  ; number[10][1] ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.088     ; 1.446      ;
; 1.424  ; number[10][1] ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.088     ; 1.578      ;
; 1.761  ; \display:i[0] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.052      ;
; 1.764  ; \display:i[1] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.055      ;
; 1.867  ; \display:i[1] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.158      ;
; 1.874  ; \display:i[0] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.165      ;
; 2.000  ; \display:i[0] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.291      ;
; 2.005  ; \display:i[1] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.296      ;
; 2.011  ; \display:i[0] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.302      ;
; 2.016  ; \display:i[0] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.307      ;
; 2.016  ; \display:i[1] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.307      ;
; 2.021  ; \display:i[1] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.312      ;
; 2.171  ; \display:i[0] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.462      ;
; 2.184  ; \display:i[1] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.475      ;
; 2.350  ; \display:i[1] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.641      ;
; 2.355  ; \display:i[0] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.079      ; 2.646      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ck0'                                                                 ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.051 ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; 0.000        ; 3.064      ; 3.618      ;
; 0.395 ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; -0.500       ; 3.064      ; 3.462      ;
; 0.465 ; FD[0]     ; FD[0]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 0.758      ;
; 0.736 ; FD[2]     ; FD[2]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; FD[8]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.029      ;
; 0.739 ; FD[3]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; FD[4]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; FD[6]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; FD[9]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; FD[5]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; FD[7]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.034      ;
; 0.757 ; FD[0]     ; FD[1]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.050      ;
; 0.758 ; FD[1]     ; FD[1]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.051      ;
; 1.091 ; FD[2]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; FD[8]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.384      ;
; 1.093 ; FD[4]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.386      ;
; 1.093 ; FD[6]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.386      ;
; 1.099 ; FD[0]     ; FD[2]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; FD[3]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; FD[9]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; FD[1]     ; FD[2]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; FD[7]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; FD[5]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.395      ;
; 1.108 ; FD[0]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; FD[3]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; FD[1]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.403      ;
; 1.111 ; FD[7]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.404      ;
; 1.111 ; FD[5]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.404      ;
; 1.222 ; FD[2]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.515      ;
; 1.222 ; FD[8]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.515      ;
; 1.224 ; FD[6]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.517      ;
; 1.224 ; FD[4]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.517      ;
; 1.231 ; FD[2]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.524      ;
; 1.233 ; FD[6]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.526      ;
; 1.233 ; FD[4]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.526      ;
; 1.239 ; FD[0]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; FD[3]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; FD[1]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.534      ;
; 1.242 ; FD[7]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.535      ;
; 1.242 ; FD[5]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.535      ;
; 1.248 ; FD[0]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; FD[3]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; FD[1]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.543      ;
; 1.251 ; FD[5]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.544      ;
; 1.362 ; FD[2]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.655      ;
; 1.364 ; FD[6]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.657      ;
; 1.364 ; FD[4]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.657      ;
; 1.371 ; FD[2]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.664      ;
; 1.373 ; FD[4]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.666      ;
; 1.379 ; FD[0]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.672      ;
; 1.380 ; FD[3]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.673      ;
; 1.381 ; FD[1]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.674      ;
; 1.382 ; FD[5]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.675      ;
; 1.388 ; FD[0]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; FD[3]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; FD[1]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.683      ;
; 1.502 ; FD[2]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.795      ;
; 1.504 ; FD[4]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.797      ;
; 1.511 ; FD[2]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.804      ;
; 1.519 ; FD[0]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.812      ;
; 1.520 ; FD[3]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.813      ;
; 1.521 ; FD[1]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.814      ;
; 1.528 ; FD[0]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.821      ;
; 1.530 ; FD[1]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.823      ;
; 1.642 ; FD[2]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.935      ;
; 1.659 ; FD[0]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.952      ;
; 1.661 ; FD[1]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.081      ; 1.954      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[10]'                                                                 ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.157 ; rst       ; \display:i[0] ; rst          ; FD[10]      ; 0.500        ; 2.701      ; 3.349      ;
; -0.157 ; rst       ; \display:i[1] ; rst          ; FD[10]      ; 0.500        ; 2.701      ; 3.349      ;
; -0.151 ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; 0.500        ; 2.702      ; 3.344      ;
; -0.151 ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; 0.500        ; 2.702      ; 3.344      ;
; -0.151 ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; 0.500        ; 2.702      ; 3.344      ;
; -0.151 ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; 0.500        ; 2.702      ; 3.344      ;
; 0.343  ; rst       ; \display:i[0] ; rst          ; FD[10]      ; 1.000        ; 2.701      ; 3.349      ;
; 0.343  ; rst       ; \display:i[1] ; rst          ; FD[10]      ; 1.000        ; 2.701      ; 3.349      ;
; 0.345  ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; 1.000        ; 2.702      ; 3.348      ;
; 0.345  ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; 1.000        ; 2.702      ; 3.348      ;
; 0.345  ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; 1.000        ; 2.702      ; 3.348      ;
; 0.345  ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; 1.000        ; 2.702      ; 3.348      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[10]'                                                                 ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.120 ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; 0.000        ; 2.838      ; 3.200      ;
; 0.120 ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; 0.000        ; 2.838      ; 3.200      ;
; 0.120 ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; 0.000        ; 2.838      ; 3.200      ;
; 0.120 ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; 0.000        ; 2.838      ; 3.200      ;
; 0.123 ; rst       ; \display:i[0] ; rst          ; FD[10]      ; 0.000        ; 2.837      ; 3.202      ;
; 0.123 ; rst       ; \display:i[1] ; rst          ; FD[10]      ; 0.000        ; 2.837      ; 3.202      ;
; 0.621 ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; -0.500       ; 2.838      ; 3.201      ;
; 0.621 ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; -0.500       ; 2.838      ; 3.201      ;
; 0.621 ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; -0.500       ; 2.838      ; 3.201      ;
; 0.621 ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; -0.500       ; 2.838      ; 3.201      ;
; 0.627 ; rst       ; \display:i[0] ; rst          ; FD[10]      ; -0.500       ; 2.837      ; 3.206      ;
; 0.627 ; rst       ; \display:i[1] ; rst          ; FD[10]      ; -0.500       ; 2.837      ; 3.206      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ck0'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ck0   ; Rise       ; ck0                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[10]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[8]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[9]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[0]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[10]                    ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[1]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[2]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[3]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[4]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[5]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[6]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[7]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[8]                     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; ck0   ; Rise       ; FD[9]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[0]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[10]                    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[1]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[2]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[3]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[4]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[5]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[6]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[7]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[8]                     ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; ck0   ; Rise       ; FD[9]                     ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~input|o               ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[0]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[10]|clk                ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[1]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[2]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[3]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[4]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[5]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[6]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[7]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[8]|clk                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[9]|clk                 ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~inputclkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~input|i               ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[0]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[10]|clk                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[1]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[2]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[3]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[4]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[5]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[6]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[7]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[8]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[9]|clk                 ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~inputclkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rst'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                       ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|o               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[10][1]             ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[7][1]              ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[10][1]|datad       ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[7][1]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|i               ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[7][1]|datad        ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[10][1]|datad       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[7][1]              ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[10][1]             ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[10]'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; \display:i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; \display:i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; digit[0]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; digit[1]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; digit[2]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; digit[3]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[1]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[2]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[3]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[4]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[5]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[6]~reg0             ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; digit[0]~reg0           ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; digit[1]~reg0           ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; digit[2]~reg0           ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; digit[3]~reg0           ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[0]           ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[1]           ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; ssd[0]~reg0             ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; ssd[1]~reg0             ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; ssd[2]~reg0             ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; ssd[3]~reg0             ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; ssd[4]~reg0             ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; ssd[5]~reg0             ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; FD[10] ; Rise       ; ssd[6]~reg0             ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[0]           ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[1]           ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[0]~reg0             ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[1]~reg0             ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[2]~reg0             ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[3]~reg0             ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[4]~reg0             ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[5]~reg0             ;
; 0.369  ; 0.557        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[6]~reg0             ;
; 0.373  ; 0.561        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[0]~reg0           ;
; 0.373  ; 0.561        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[1]~reg0           ;
; 0.373  ; 0.561        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[2]~reg0           ;
; 0.373  ; 0.561        ; 0.188          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[3]~reg0           ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[0]~reg0|clk       ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[1]~reg0|clk       ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[2]~reg0|clk       ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[3]~reg0|clk       ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; FD[10]~clkctrl|inclk[0] ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; FD[10]~clkctrl|outclk   ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[0]|clk       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[1]|clk       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[0]~reg0|clk         ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[1]~reg0|clk         ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[2]~reg0|clk         ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[3]~reg0|clk         ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[4]~reg0|clk         ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[5]~reg0|clk         ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[6]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; FD[10]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; FD[10]|q                ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[0]|clk       ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[1]|clk       ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[0]~reg0|clk         ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[1]~reg0|clk         ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[2]~reg0|clk         ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[3]~reg0|clk         ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[4]~reg0|clk         ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[5]~reg0|clk         ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[6]~reg0|clk         ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; FD[10]~clkctrl|inclk[0] ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; FD[10]~clkctrl|outclk   ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[0]~reg0|clk       ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[1]~reg0|clk       ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[2]~reg0|clk       ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[3]~reg0|clk       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N1[*]     ; FD[10]     ; 5.748 ; 5.935 ; Rise       ; FD[10]          ;
;  N1[0]    ; FD[10]     ; 5.369 ; 5.597 ; Rise       ; FD[10]          ;
;  N1[1]    ; FD[10]     ; 5.748 ; 5.935 ; Rise       ; FD[10]          ;
;  N1[2]    ; FD[10]     ; 5.354 ; 5.551 ; Rise       ; FD[10]          ;
;  N1[3]    ; FD[10]     ; 5.158 ; 5.356 ; Rise       ; FD[10]          ;
; N2[*]     ; FD[10]     ; 5.906 ; 6.021 ; Rise       ; FD[10]          ;
;  N2[0]    ; FD[10]     ; 5.500 ; 5.715 ; Rise       ; FD[10]          ;
;  N2[1]    ; FD[10]     ; 5.463 ; 5.469 ; Rise       ; FD[10]          ;
;  N2[2]    ; FD[10]     ; 5.906 ; 6.021 ; Rise       ; FD[10]          ;
;  N2[3]    ; FD[10]     ; 5.041 ; 5.158 ; Rise       ; FD[10]          ;
; N3[*]     ; FD[10]     ; 5.661 ; 5.835 ; Rise       ; FD[10]          ;
;  N3[0]    ; FD[10]     ; 5.015 ; 5.140 ; Rise       ; FD[10]          ;
;  N3[1]    ; FD[10]     ; 5.661 ; 5.835 ; Rise       ; FD[10]          ;
;  N3[2]    ; FD[10]     ; 5.382 ; 5.514 ; Rise       ; FD[10]          ;
;  N3[3]    ; FD[10]     ; 5.121 ; 5.317 ; Rise       ; FD[10]          ;
; N4[*]     ; FD[10]     ; 5.117 ; 5.238 ; Rise       ; FD[10]          ;
;  N4[0]    ; FD[10]     ; 4.943 ; 5.041 ; Rise       ; FD[10]          ;
;  N4[1]    ; FD[10]     ; 5.117 ; 5.238 ; Rise       ; FD[10]          ;
;  N4[2]    ; FD[10]     ; 3.125 ; 3.267 ; Rise       ; FD[10]          ;
;  N4[3]    ; FD[10]     ; 4.689 ; 4.724 ; Rise       ; FD[10]          ;
; rst       ; FD[10]     ; 0.124 ; 0.250 ; Rise       ; FD[10]          ;
; cathed    ; rst        ; 1.519 ; 1.740 ; Rise       ; rst             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N1[*]     ; FD[10]     ; -3.362 ; -3.566 ; Rise       ; FD[10]          ;
;  N1[0]    ; FD[10]     ; -3.362 ; -3.566 ; Rise       ; FD[10]          ;
;  N1[1]    ; FD[10]     ; -3.722 ; -3.886 ; Rise       ; FD[10]          ;
;  N1[2]    ; FD[10]     ; -3.835 ; -4.010 ; Rise       ; FD[10]          ;
;  N1[3]    ; FD[10]     ; -3.476 ; -3.659 ; Rise       ; FD[10]          ;
; N2[*]     ; FD[10]     ; -3.390 ; -3.530 ; Rise       ; FD[10]          ;
;  N2[0]    ; FD[10]     ; -3.484 ; -3.677 ; Rise       ; FD[10]          ;
;  N2[1]    ; FD[10]     ; -3.491 ; -3.530 ; Rise       ; FD[10]          ;
;  N2[2]    ; FD[10]     ; -4.362 ; -4.460 ; Rise       ; FD[10]          ;
;  N2[3]    ; FD[10]     ; -3.390 ; -3.575 ; Rise       ; FD[10]          ;
; N3[*]     ; FD[10]     ; -3.114 ; -3.201 ; Rise       ; FD[10]          ;
;  N3[0]    ; FD[10]     ; -3.114 ; -3.201 ; Rise       ; FD[10]          ;
;  N3[1]    ; FD[10]     ; -3.635 ; -3.789 ; Rise       ; FD[10]          ;
;  N3[2]    ; FD[10]     ; -3.906 ; -4.048 ; Rise       ; FD[10]          ;
;  N3[3]    ; FD[10]     ; -3.443 ; -3.616 ; Rise       ; FD[10]          ;
; N4[*]     ; FD[10]     ; -1.742 ; -1.894 ; Rise       ; FD[10]          ;
;  N4[0]    ; FD[10]     ; -3.046 ; -3.116 ; Rise       ; FD[10]          ;
;  N4[1]    ; FD[10]     ; -3.156 ; -3.303 ; Rise       ; FD[10]          ;
;  N4[2]    ; FD[10]     ; -1.742 ; -1.894 ; Rise       ; FD[10]          ;
;  N4[3]    ; FD[10]     ; -3.051 ; -3.166 ; Rise       ; FD[10]          ;
; rst       ; FD[10]     ; 0.242  ; 0.115  ; Rise       ; FD[10]          ;
; cathed    ; rst        ; -0.154 ; -0.367 ; Rise       ; rst             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; digit[*]  ; FD[10]     ; 8.160 ; 8.136 ; Rise       ; FD[10]          ;
;  digit[0] ; FD[10]     ; 8.160 ; 8.136 ; Rise       ; FD[10]          ;
;  digit[1] ; FD[10]     ; 6.337 ; 6.370 ; Rise       ; FD[10]          ;
;  digit[2] ; FD[10]     ; 6.417 ; 6.513 ; Rise       ; FD[10]          ;
;  digit[3] ; FD[10]     ; 6.325 ; 6.358 ; Rise       ; FD[10]          ;
; ssd[*]    ; FD[10]     ; 8.668 ; 8.686 ; Rise       ; FD[10]          ;
;  ssd[0]   ; FD[10]     ; 7.086 ; 6.979 ; Rise       ; FD[10]          ;
;  ssd[1]   ; FD[10]     ; 7.690 ; 7.475 ; Rise       ; FD[10]          ;
;  ssd[2]   ; FD[10]     ; 8.668 ; 8.686 ; Rise       ; FD[10]          ;
;  ssd[3]   ; FD[10]     ; 8.369 ; 8.374 ; Rise       ; FD[10]          ;
;  ssd[4]   ; FD[10]     ; 7.337 ; 7.191 ; Rise       ; FD[10]          ;
;  ssd[5]   ; FD[10]     ; 7.284 ; 7.102 ; Rise       ; FD[10]          ;
;  ssd[6]   ; FD[10]     ; 7.007 ; 6.888 ; Rise       ; FD[10]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; digit[*]  ; FD[10]     ; 6.167 ; 6.201 ; Rise       ; FD[10]          ;
;  digit[0] ; FD[10]     ; 7.982 ; 7.961 ; Rise       ; FD[10]          ;
;  digit[1] ; FD[10]     ; 6.179 ; 6.212 ; Rise       ; FD[10]          ;
;  digit[2] ; FD[10]     ; 6.251 ; 6.346 ; Rise       ; FD[10]          ;
;  digit[3] ; FD[10]     ; 6.167 ; 6.201 ; Rise       ; FD[10]          ;
; ssd[*]    ; FD[10]     ; 6.822 ; 6.707 ; Rise       ; FD[10]          ;
;  ssd[0]   ; FD[10]     ; 6.899 ; 6.794 ; Rise       ; FD[10]          ;
;  ssd[1]   ; FD[10]     ; 7.475 ; 7.267 ; Rise       ; FD[10]          ;
;  ssd[2]   ; FD[10]     ; 8.472 ; 8.492 ; Rise       ; FD[10]          ;
;  ssd[3]   ; FD[10]     ; 8.181 ; 8.189 ; Rise       ; FD[10]          ;
;  ssd[4]   ; FD[10]     ; 7.139 ; 6.998 ; Rise       ; FD[10]          ;
;  ssd[5]   ; FD[10]     ; 7.082 ; 6.904 ; Rise       ; FD[10]          ;
;  ssd[6]   ; FD[10]     ; 6.822 ; 6.707 ; Rise       ; FD[10]          ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 251.95 MHz ; 251.95 MHz      ; FD[10]     ;                                                               ;
; 445.83 MHz ; 250.0 MHz       ; ck0        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; FD[10] ; -2.969 ; -18.598          ;
; ck0    ; -1.243 ; -9.186           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; FD[10] ; -0.190 ; -1.010          ;
; ck0    ; 0.143  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; FD[10] ; -0.124 ; -0.732              ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; FD[10] ; 0.142 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; ck0    ; -3.000 ; -19.357                        ;
; rst    ; -3.000 ; -3.000                         ;
; FD[10] ; -1.487 ; -19.331                        ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[10]'                                                                         ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.969 ; \display:i[1] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.900      ;
; -2.853 ; \display:i[1] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.784      ;
; -2.799 ; \display:i[0] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.730      ;
; -2.792 ; \display:i[0] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.723      ;
; -2.782 ; \display:i[0] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.713      ;
; -2.694 ; \display:i[1] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.625      ;
; -2.563 ; \display:i[1] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.494      ;
; -2.528 ; \display:i[0] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.459      ;
; -2.462 ; \display:i[1] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.393      ;
; -2.328 ; \display:i[0] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 3.260      ;
; -2.304 ; \display:i[1] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 3.236      ;
; -2.257 ; \display:i[0] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.071     ; 3.188      ;
; -2.118 ; \display:i[0] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 3.050      ;
; -2.116 ; \display:i[1] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 3.048      ;
; -1.333 ; number[7][1]  ; ssd[0]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.326     ; 1.999      ;
; -1.329 ; number[7][1]  ; ssd[6]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.326     ; 1.995      ;
; -1.296 ; number[7][1]  ; ssd[3]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.326     ; 1.962      ;
; -1.226 ; number[10][1] ; ssd[0]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.325     ; 1.893      ;
; -1.204 ; number[10][1] ; ssd[3]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.325     ; 1.871      ;
; -1.197 ; number[7][1]  ; ssd[5]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.326     ; 1.863      ;
; -1.189 ; number[7][1]  ; ssd[2]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.326     ; 1.855      ;
; -1.097 ; number[10][1] ; ssd[2]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.325     ; 1.764      ;
; -1.090 ; number[10][1] ; ssd[6]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.325     ; 1.757      ;
; -1.072 ; number[10][1] ; ssd[5]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.325     ; 1.739      ;
; -0.716 ; number[10][1] ; ssd[1]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.324     ; 1.384      ;
; -0.457 ; \display:i[0] ; \display:i[1] ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 1.389      ;
; -0.404 ; number[7][1]  ; ssd[4]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.325     ; 1.071      ;
; -0.383 ; number[10][1] ; ssd[4]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.324     ; 1.051      ;
; -0.106 ; number[7][1]  ; ssd[1]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.325     ; 0.773      ;
; 0.079  ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.470      ; 2.883      ;
; 0.079  ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.470      ; 2.883      ;
; 0.080  ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.469      ; 2.881      ;
; 0.080  ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.469      ; 2.881      ;
; 0.093  ; digit[1]~reg0 ; digit[0]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 0.839      ;
; 0.095  ; digit[0]~reg0 ; digit[3]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 0.837      ;
; 0.115  ; digit[3]~reg0 ; digit[2]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 0.817      ;
; 0.117  ; digit[2]~reg0 ; digit[1]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 0.815      ;
; 0.162  ; \display:i[0] ; \display:i[0] ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; \display:i[1] ; \display:i[1] ; FD[10]       ; FD[10]      ; 1.000        ; -0.070     ; 0.770      ;
; 0.169  ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.469      ; 2.792      ;
; 0.169  ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.469      ; 2.792      ;
; 0.169  ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.500        ; 2.469      ; 2.792      ;
; 0.791  ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.470      ; 2.671      ;
; 0.791  ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.470      ; 2.671      ;
; 0.841  ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.469      ; 2.620      ;
; 0.841  ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.469      ; 2.620      ;
; 0.899  ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.469      ; 2.562      ;
; 0.899  ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.469      ; 2.562      ;
; 0.899  ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; 1.000        ; 2.469      ; 2.562      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ck0'                                                                  ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.243 ; FD[1]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.173      ;
; -1.238 ; FD[0]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.168      ;
; -1.193 ; FD[2]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.123      ;
; -1.154 ; FD[2]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.084      ;
; -1.117 ; FD[1]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.047      ;
; -1.113 ; FD[3]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.043      ;
; -1.113 ; FD[0]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.043      ;
; -1.112 ; FD[0]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.042      ;
; -1.106 ; FD[1]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.036      ;
; -1.071 ; FD[4]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 2.001      ;
; -1.067 ; FD[2]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.997      ;
; -1.032 ; FD[4]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.962      ;
; -1.028 ; FD[2]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.958      ;
; -0.992 ; FD[5]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.922      ;
; -0.991 ; FD[1]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.921      ;
; -0.988 ; FD[3]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.918      ;
; -0.987 ; FD[3]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.917      ;
; -0.987 ; FD[0]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.917      ;
; -0.986 ; FD[0]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.916      ;
; -0.980 ; FD[1]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.910      ;
; -0.945 ; FD[6]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.875      ;
; -0.945 ; FD[4]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.875      ;
; -0.941 ; FD[2]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.871      ;
; -0.906 ; FD[6]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.836      ;
; -0.906 ; FD[4]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.836      ;
; -0.902 ; FD[2]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.832      ;
; -0.866 ; FD[7]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.796      ;
; -0.866 ; FD[5]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.796      ;
; -0.865 ; FD[1]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.795      ;
; -0.862 ; FD[3]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.792      ;
; -0.861 ; FD[3]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.791      ;
; -0.861 ; FD[0]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.791      ;
; -0.860 ; FD[0]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.790      ;
; -0.855 ; FD[5]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.785      ;
; -0.854 ; FD[1]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.784      ;
; -0.819 ; FD[6]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.749      ;
; -0.819 ; FD[4]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.749      ;
; -0.815 ; FD[2]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.745      ;
; -0.815 ; FD[8]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.745      ;
; -0.780 ; FD[6]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.710      ;
; -0.780 ; FD[4]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.710      ;
; -0.776 ; FD[8]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.706      ;
; -0.776 ; FD[2]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.706      ;
; -0.740 ; FD[7]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.670      ;
; -0.740 ; FD[5]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.670      ;
; -0.739 ; FD[1]     ; FD[2]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.669      ;
; -0.739 ; FD[9]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.669      ;
; -0.736 ; FD[3]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.666      ;
; -0.735 ; FD[3]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.665      ;
; -0.735 ; FD[0]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.665      ;
; -0.734 ; FD[0]     ; FD[2]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.664      ;
; -0.729 ; FD[7]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.659      ;
; -0.729 ; FD[5]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.659      ;
; -0.728 ; FD[1]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.658      ;
; -0.216 ; FD[3]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.146      ;
; -0.215 ; FD[0]     ; FD[1]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.145      ;
; -0.209 ; FD[7]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.139      ;
; -0.209 ; FD[5]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.139      ;
; -0.208 ; FD[9]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.138      ;
; -0.208 ; FD[1]     ; FD[1]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.138      ;
; -0.196 ; FD[6]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.126      ;
; -0.196 ; FD[4]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.126      ;
; -0.194 ; FD[8]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.124      ;
; -0.194 ; FD[2]     ; FD[2]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 1.124      ;
; 0.160  ; FD[0]     ; FD[0]   ; ck0          ; ck0         ; 1.000        ; -0.072     ; 0.770      ;
; 0.162  ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; 0.500        ; 2.744      ; 3.314      ;
; 0.357  ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; 1.000        ; 2.744      ; 3.619      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[10]'                                                                          ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.190 ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.592      ; 2.627      ;
; -0.190 ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.592      ; 2.627      ;
; -0.190 ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.592      ; 2.627      ;
; -0.135 ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.593      ; 2.683      ;
; -0.135 ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.593      ; 2.683      ;
; -0.085 ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.593      ; 2.733      ;
; -0.085 ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.000        ; 2.593      ; 2.733      ;
; 0.404  ; \display:i[1] ; \display:i[1] ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.419  ; \display:i[0] ; \display:i[0] ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 0.684      ;
; 0.473  ; digit[0]~reg0 ; digit[3]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 0.738      ;
; 0.474  ; digit[1]~reg0 ; digit[0]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 0.739      ;
; 0.492  ; digit[2]~reg0 ; digit[1]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 0.757      ;
; 0.493  ; digit[3]~reg0 ; digit[2]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 0.758      ;
; 0.535  ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.592      ; 2.852      ;
; 0.535  ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.592      ; 2.852      ;
; 0.535  ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.592      ; 2.852      ;
; 0.538  ; number[7][1]  ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.129     ; 0.634      ;
; 0.619  ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.593      ; 2.937      ;
; 0.619  ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.593      ; 2.937      ;
; 0.621  ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.593      ; 2.939      ;
; 0.621  ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; -0.500       ; 2.593      ; 2.939      ;
; 0.714  ; number[10][1] ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.128     ; 0.811      ;
; 0.778  ; number[7][1]  ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.129     ; 0.874      ;
; 0.822  ; number[10][1] ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.129     ; 0.918      ;
; 0.880  ; number[10][1] ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.129     ; 0.976      ;
; 0.928  ; \display:i[0] ; \display:i[1] ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 1.193      ;
; 0.947  ; number[7][1]  ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.130     ; 1.042      ;
; 0.956  ; number[10][1] ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.128     ; 1.053      ;
; 1.003  ; number[7][1]  ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.129     ; 1.099      ;
; 1.066  ; number[7][1]  ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.129     ; 1.162      ;
; 1.113  ; number[7][1]  ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.130     ; 1.208      ;
; 1.180  ; number[10][1] ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.129     ; 1.276      ;
; 1.202  ; number[7][1]  ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.130     ; 1.297      ;
; 1.202  ; number[10][1] ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.128     ; 1.299      ;
; 1.313  ; number[10][1] ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.128     ; 1.410      ;
; 1.587  ; \display:i[1] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 1.852      ;
; 1.610  ; \display:i[0] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 1.875      ;
; 1.698  ; \display:i[0] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 1.963      ;
; 1.706  ; \display:i[1] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 1.971      ;
; 1.804  ; \display:i[1] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.069      ; 2.068      ;
; 1.819  ; \display:i[1] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.069      ; 2.083      ;
; 1.823  ; \display:i[0] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.069      ; 2.087      ;
; 1.838  ; \display:i[0] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.069      ; 2.102      ;
; 1.850  ; \display:i[1] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 2.115      ;
; 1.851  ; \display:i[0] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 2.116      ;
; 1.977  ; \display:i[0] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 2.242      ;
; 1.993  ; \display:i[1] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.070      ; 2.258      ;
; 2.120  ; \display:i[0] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.069      ; 2.384      ;
; 2.134  ; \display:i[1] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.069      ; 2.398      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ck0'                                                                  ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.143 ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; 0.000        ; 2.838      ; 3.446      ;
; 0.345 ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; -0.500       ; 2.838      ; 3.148      ;
; 0.417 ; FD[0]     ; FD[0]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.684      ;
; 0.685 ; FD[2]     ; FD[2]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; FD[8]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.952      ;
; 0.687 ; FD[3]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.954      ;
; 0.688 ; FD[4]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; FD[6]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.955      ;
; 0.691 ; FD[5]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; FD[7]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; FD[9]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.958      ;
; 0.710 ; FD[0]     ; FD[1]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; FD[1]     ; FD[1]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 0.977      ;
; 1.006 ; FD[0]     ; FD[2]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; FD[3]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; FD[2]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; FD[8]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.274      ;
; 1.008 ; FD[9]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; FD[1]     ; FD[2]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.275      ;
; 1.009 ; FD[7]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.276      ;
; 1.009 ; FD[5]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.276      ;
; 1.012 ; FD[4]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.279      ;
; 1.012 ; FD[6]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.279      ;
; 1.021 ; FD[0]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.288      ;
; 1.021 ; FD[3]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.288      ;
; 1.025 ; FD[7]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.292      ;
; 1.025 ; FD[5]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.292      ;
; 1.025 ; FD[1]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.292      ;
; 1.101 ; FD[8]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.368      ;
; 1.101 ; FD[2]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.368      ;
; 1.107 ; FD[6]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.374      ;
; 1.107 ; FD[4]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.374      ;
; 1.128 ; FD[0]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; FD[3]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; FD[2]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.396      ;
; 1.130 ; FD[1]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.397      ;
; 1.131 ; FD[7]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.398      ;
; 1.131 ; FD[5]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.398      ;
; 1.134 ; FD[6]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.401      ;
; 1.134 ; FD[4]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.401      ;
; 1.143 ; FD[0]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.410      ;
; 1.143 ; FD[3]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.410      ;
; 1.147 ; FD[5]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.414      ;
; 1.147 ; FD[1]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.414      ;
; 1.223 ; FD[2]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.490      ;
; 1.229 ; FD[6]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.496      ;
; 1.229 ; FD[4]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.496      ;
; 1.250 ; FD[0]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.517      ;
; 1.250 ; FD[3]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.517      ;
; 1.251 ; FD[2]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.518      ;
; 1.252 ; FD[1]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.519      ;
; 1.253 ; FD[5]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.520      ;
; 1.256 ; FD[4]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.523      ;
; 1.265 ; FD[0]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.532      ;
; 1.265 ; FD[3]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.532      ;
; 1.269 ; FD[1]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.536      ;
; 1.345 ; FD[2]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.612      ;
; 1.351 ; FD[4]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.618      ;
; 1.372 ; FD[0]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.639      ;
; 1.372 ; FD[3]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.639      ;
; 1.373 ; FD[2]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.640      ;
; 1.374 ; FD[1]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.641      ;
; 1.387 ; FD[0]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.654      ;
; 1.391 ; FD[1]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.658      ;
; 1.467 ; FD[2]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.734      ;
; 1.494 ; FD[0]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.761      ;
; 1.496 ; FD[1]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.072      ; 1.763      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[10]'                                                                  ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.124 ; rst       ; \display:i[0] ; rst          ; FD[10]      ; 0.500        ; 2.470      ; 3.086      ;
; -0.124 ; rst       ; \display:i[1] ; rst          ; FD[10]      ; 0.500        ; 2.470      ; 3.086      ;
; -0.121 ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; 0.500        ; 2.468      ; 3.081      ;
; -0.121 ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; 0.500        ; 2.468      ; 3.081      ;
; -0.121 ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; 0.500        ; 2.468      ; 3.081      ;
; -0.121 ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; 0.500        ; 2.468      ; 3.081      ;
; 0.365  ; rst       ; \display:i[0] ; rst          ; FD[10]      ; 1.000        ; 2.470      ; 3.097      ;
; 0.365  ; rst       ; \display:i[1] ; rst          ; FD[10]      ; 1.000        ; 2.470      ; 3.097      ;
; 0.367  ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; 1.000        ; 2.468      ; 3.093      ;
; 0.367  ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; 1.000        ; 2.468      ; 3.093      ;
; 0.367  ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; 1.000        ; 2.468      ; 3.093      ;
; 0.367  ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; 1.000        ; 2.468      ; 3.093      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[10]'                                                                  ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.142 ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; 0.000        ; 2.591      ; 2.958      ;
; 0.142 ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; 0.000        ; 2.591      ; 2.958      ;
; 0.142 ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; 0.000        ; 2.591      ; 2.958      ;
; 0.142 ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; 0.000        ; 2.591      ; 2.958      ;
; 0.145 ; rst       ; \display:i[0] ; rst          ; FD[10]      ; 0.000        ; 2.593      ; 2.963      ;
; 0.145 ; rst       ; \display:i[1] ; rst          ; FD[10]      ; 0.000        ; 2.593      ; 2.963      ;
; 0.641 ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; -0.500       ; 2.591      ; 2.957      ;
; 0.641 ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; -0.500       ; 2.591      ; 2.957      ;
; 0.641 ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; -0.500       ; 2.591      ; 2.957      ;
; 0.641 ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; -0.500       ; 2.591      ; 2.957      ;
; 0.644 ; rst       ; \display:i[0] ; rst          ; FD[10]      ; -0.500       ; 2.593      ; 2.962      ;
; 0.644 ; rst       ; \display:i[1] ; rst          ; FD[10]      ; -0.500       ; 2.593      ; 2.962      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ck0'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ck0   ; Rise       ; ck0                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[10]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[8]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ck0   ; Rise       ; FD[9]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[0]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[10]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[1]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[2]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[3]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[4]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[5]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[6]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[7]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[8]                     ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[9]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[0]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[10]                    ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[1]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[2]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[3]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[4]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[5]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[6]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[7]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[8]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[9]                     ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[0]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[10]|clk                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[1]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[2]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[3]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[4]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[5]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[6]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[7]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[8]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[9]|clk                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~input|o               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~input|i               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[0]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[10]|clk                ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[1]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[2]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[3]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[4]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[5]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[6]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[7]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[8]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[9]|clk                 ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rst'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                       ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|o               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[10][1]|datad       ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[7][1]|datad        ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[10][1]             ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[7][1]              ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[10][1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[7][1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|i               ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[10][1]|datad       ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[7][1]|datad        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[10]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; \display:i[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; \display:i[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; digit[0]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; digit[1]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; digit[2]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; digit[3]~reg0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[1]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[2]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[3]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[4]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[5]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[10] ; Rise       ; ssd[6]~reg0             ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[0]           ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[1]           ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[1]~reg0             ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[3]~reg0             ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[4]~reg0             ;
; 0.177  ; 0.393        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[5]~reg0             ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; digit[0]~reg0           ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; digit[1]~reg0           ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; digit[2]~reg0           ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; digit[3]~reg0           ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[0]~reg0             ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[2]~reg0             ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[6]~reg0             ;
; 0.417  ; 0.601        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[0]~reg0           ;
; 0.417  ; 0.601        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[1]~reg0           ;
; 0.417  ; 0.601        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[2]~reg0           ;
; 0.417  ; 0.601        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[3]~reg0           ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[0]           ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[1]           ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[0]~reg0             ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[1]~reg0             ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[2]~reg0             ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[3]~reg0             ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[4]~reg0             ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[5]~reg0             ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[6]~reg0             ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; FD[10]~clkctrl|inclk[0] ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; FD[10]~clkctrl|outclk   ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[0]|clk       ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[1]|clk       ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[1]~reg0|clk         ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[3]~reg0|clk         ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[4]~reg0|clk         ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[5]~reg0|clk         ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[0]~reg0|clk       ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[1]~reg0|clk       ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[2]~reg0|clk       ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[3]~reg0|clk       ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[0]~reg0|clk         ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[2]~reg0|clk         ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[6]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; FD[10]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; FD[10]|q                ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[0]~reg0|clk       ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[1]~reg0|clk       ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[2]~reg0|clk       ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[3]~reg0|clk       ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; FD[10]~clkctrl|inclk[0] ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; FD[10]~clkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[0]|clk       ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[1]|clk       ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[0]~reg0|clk         ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[1]~reg0|clk         ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[2]~reg0|clk         ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[3]~reg0|clk         ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[4]~reg0|clk         ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[5]~reg0|clk         ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[6]~reg0|clk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N1[*]     ; FD[10]     ; 5.343 ; 5.323 ; Rise       ; FD[10]          ;
;  N1[0]    ; FD[10]     ; 5.041 ; 5.115 ; Rise       ; FD[10]          ;
;  N1[1]    ; FD[10]     ; 5.343 ; 5.323 ; Rise       ; FD[10]          ;
;  N1[2]    ; FD[10]     ; 5.028 ; 5.061 ; Rise       ; FD[10]          ;
;  N1[3]    ; FD[10]     ; 4.846 ; 4.896 ; Rise       ; FD[10]          ;
; N2[*]     ; FD[10]     ; 5.567 ; 5.496 ; Rise       ; FD[10]          ;
;  N2[0]    ; FD[10]     ; 5.158 ; 5.212 ; Rise       ; FD[10]          ;
;  N2[1]    ; FD[10]     ; 5.073 ; 4.872 ; Rise       ; FD[10]          ;
;  N2[2]    ; FD[10]     ; 5.567 ; 5.496 ; Rise       ; FD[10]          ;
;  N2[3]    ; FD[10]     ; 4.747 ; 4.617 ; Rise       ; FD[10]          ;
; N3[*]     ; FD[10]     ; 5.270 ; 5.234 ; Rise       ; FD[10]          ;
;  N3[0]    ; FD[10]     ; 4.709 ; 4.599 ; Rise       ; FD[10]          ;
;  N3[1]    ; FD[10]     ; 5.270 ; 5.234 ; Rise       ; FD[10]          ;
;  N3[2]    ; FD[10]     ; 5.073 ; 4.922 ; Rise       ; FD[10]          ;
;  N3[3]    ; FD[10]     ; 4.796 ; 4.847 ; Rise       ; FD[10]          ;
; N4[*]     ; FD[10]     ; 4.748 ; 4.625 ; Rise       ; FD[10]          ;
;  N4[0]    ; FD[10]     ; 4.645 ; 4.513 ; Rise       ; FD[10]          ;
;  N4[1]    ; FD[10]     ; 4.748 ; 4.625 ; Rise       ; FD[10]          ;
;  N4[2]    ; FD[10]     ; 3.002 ; 3.243 ; Rise       ; FD[10]          ;
;  N4[3]    ; FD[10]     ; 4.411 ; 4.226 ; Rise       ; FD[10]          ;
; rst       ; FD[10]     ; 0.179 ; 0.391 ; Rise       ; FD[10]          ;
; cathed    ; rst        ; 1.426 ; 1.824 ; Rise       ; rst             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N1[*]     ; FD[10]     ; -3.061 ; -3.129 ; Rise       ; FD[10]          ;
;  N1[0]    ; FD[10]     ; -3.061 ; -3.129 ; Rise       ; FD[10]          ;
;  N1[1]    ; FD[10]     ; -3.412 ; -3.389 ; Rise       ; FD[10]          ;
;  N1[2]    ; FD[10]     ; -3.496 ; -3.525 ; Rise       ; FD[10]          ;
;  N1[3]    ; FD[10]     ; -3.157 ; -3.205 ; Rise       ; FD[10]          ;
; N2[*]     ; FD[10]     ; -3.130 ; -3.104 ; Rise       ; FD[10]          ;
;  N2[0]    ; FD[10]     ; -3.171 ; -3.220 ; Rise       ; FD[10]          ;
;  N2[1]    ; FD[10]     ; -3.264 ; -3.104 ; Rise       ; FD[10]          ;
;  N2[2]    ; FD[10]     ; -4.012 ; -3.940 ; Rise       ; FD[10]          ;
;  N2[3]    ; FD[10]     ; -3.130 ; -3.110 ; Rise       ; FD[10]          ;
; N3[*]     ; FD[10]     ; -2.899 ; -2.793 ; Rise       ; FD[10]          ;
;  N3[0]    ; FD[10]     ; -2.899 ; -2.793 ; Rise       ; FD[10]          ;
;  N3[1]    ; FD[10]     ; -3.340 ; -3.302 ; Rise       ; FD[10]          ;
;  N3[2]    ; FD[10]     ; -3.649 ; -3.544 ; Rise       ; FD[10]          ;
;  N3[3]    ; FD[10]     ; -3.113 ; -3.155 ; Rise       ; FD[10]          ;
; N4[*]     ; FD[10]     ; -1.661 ; -1.932 ; Rise       ; FD[10]          ;
;  N4[0]    ; FD[10]     ; -2.840 ; -2.719 ; Rise       ; FD[10]          ;
;  N4[1]    ; FD[10]     ; -2.948 ; -2.859 ; Rise       ; FD[10]          ;
;  N4[2]    ; FD[10]     ; -1.661 ; -1.932 ; Rise       ; FD[10]          ;
;  N4[3]    ; FD[10]     ; -2.808 ; -2.741 ; Rise       ; FD[10]          ;
; rst       ; FD[10]     ; 0.160  ; -0.065 ; Rise       ; FD[10]          ;
; cathed    ; rst        ; -0.129 ; -0.513 ; Rise       ; rst             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; digit[*]  ; FD[10]     ; 7.854 ; 7.761 ; Rise       ; FD[10]          ;
;  digit[0] ; FD[10]     ; 7.854 ; 7.761 ; Rise       ; FD[10]          ;
;  digit[1] ; FD[10]     ; 6.013 ; 6.077 ; Rise       ; FD[10]          ;
;  digit[2] ; FD[10]     ; 6.068 ; 6.233 ; Rise       ; FD[10]          ;
;  digit[3] ; FD[10]     ; 6.001 ; 6.065 ; Rise       ; FD[10]          ;
; ssd[*]    ; FD[10]     ; 8.370 ; 8.268 ; Rise       ; FD[10]          ;
;  ssd[0]   ; FD[10]     ; 6.801 ; 6.590 ; Rise       ; FD[10]          ;
;  ssd[1]   ; FD[10]     ; 7.350 ; 7.064 ; Rise       ; FD[10]          ;
;  ssd[2]   ; FD[10]     ; 8.370 ; 8.268 ; Rise       ; FD[10]          ;
;  ssd[3]   ; FD[10]     ; 8.070 ; 7.984 ; Rise       ; FD[10]          ;
;  ssd[4]   ; FD[10]     ; 7.016 ; 6.786 ; Rise       ; FD[10]          ;
;  ssd[5]   ; FD[10]     ; 6.957 ; 6.695 ; Rise       ; FD[10]          ;
;  ssd[6]   ; FD[10]     ; 6.704 ; 6.514 ; Rise       ; FD[10]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; digit[*]  ; FD[10]     ; 5.859 ; 5.922 ; Rise       ; FD[10]          ;
;  digit[0] ; FD[10]     ; 7.690 ; 7.603 ; Rise       ; FD[10]          ;
;  digit[1] ; FD[10]     ; 5.870 ; 5.933 ; Rise       ; FD[10]          ;
;  digit[2] ; FD[10]     ; 5.918 ; 6.079 ; Rise       ; FD[10]          ;
;  digit[3] ; FD[10]     ; 5.859 ; 5.922 ; Rise       ; FD[10]          ;
; ssd[*]    ; FD[10]     ; 6.534 ; 6.350 ; Rise       ; FD[10]          ;
;  ssd[0]   ; FD[10]     ; 6.627 ; 6.423 ; Rise       ; FD[10]          ;
;  ssd[1]   ; FD[10]     ; 7.151 ; 6.874 ; Rise       ; FD[10]          ;
;  ssd[2]   ; FD[10]     ; 8.189 ; 8.094 ; Rise       ; FD[10]          ;
;  ssd[3]   ; FD[10]     ; 7.896 ; 7.816 ; Rise       ; FD[10]          ;
;  ssd[4]   ; FD[10]     ; 6.833 ; 6.611 ; Rise       ; FD[10]          ;
;  ssd[5]   ; FD[10]     ; 6.769 ; 6.515 ; Rise       ; FD[10]          ;
;  ssd[6]   ; FD[10]     ; 6.534 ; 6.350 ; Rise       ; FD[10]          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; FD[10] ; -0.792 ; -4.513           ;
; ck0    ; -0.078 ; -0.168           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; FD[10] ; -0.134 ; -0.798          ;
; ck0    ; -0.096 ; -0.096          ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; FD[10] ; -0.242 ; -1.448              ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; FD[10] ; 0.084 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; ck0    ; -3.000 ; -14.605                        ;
; rst    ; -3.000 ; -3.000                         ;
; FD[10] ; -1.000 ; -13.000                        ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[10]'                                                                         ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.792 ; \display:i[1] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.743      ;
; -0.757 ; \display:i[0] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.708      ;
; -0.754 ; \display:i[0] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.705      ;
; -0.731 ; \display:i[0] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.682      ;
; -0.730 ; \display:i[1] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.681      ;
; -0.674 ; \display:i[1] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.625      ;
; -0.643 ; \display:i[0] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.594      ;
; -0.628 ; \display:i[1] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.579      ;
; -0.605 ; \display:i[1] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.556      ;
; -0.527 ; \display:i[1] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 1.479      ;
; -0.494 ; \display:i[0] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.036     ; 1.445      ;
; -0.482 ; \display:i[0] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 1.434      ;
; -0.435 ; \display:i[1] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 1.387      ;
; -0.409 ; \display:i[0] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 1.361      ;
; -0.116 ; number[7][1]  ; ssd[0]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.164     ; 0.929      ;
; -0.113 ; number[7][1]  ; ssd[6]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.164     ; 0.926      ;
; -0.068 ; number[7][1]  ; ssd[3]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.164     ; 0.881      ;
; -0.044 ; number[10][1] ; ssd[0]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.163     ; 0.858      ;
; -0.041 ; number[7][1]  ; ssd[5]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.164     ; 0.854      ;
; -0.039 ; number[10][1] ; ssd[3]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.163     ; 0.853      ;
; -0.025 ; number[7][1]  ; ssd[2]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.164     ; 0.838      ;
; 0.014  ; number[10][1] ; ssd[2]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.163     ; 0.800      ;
; 0.023  ; number[10][1] ; ssd[6]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.163     ; 0.791      ;
; 0.031  ; number[10][1] ; ssd[5]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.163     ; 0.783      ;
; 0.106  ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.500        ; 1.211      ; 1.582      ;
; 0.106  ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.500        ; 1.211      ; 1.582      ;
; 0.117  ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.500        ; 1.210      ; 1.570      ;
; 0.117  ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.500        ; 1.210      ; 1.570      ;
; 0.137  ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.500        ; 1.210      ; 1.550      ;
; 0.137  ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.500        ; 1.210      ; 1.550      ;
; 0.137  ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.500        ; 1.210      ; 1.550      ;
; 0.195  ; number[10][1] ; ssd[1]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.162     ; 0.620      ;
; 0.293  ; \display:i[0] ; \display:i[1] ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 0.659      ;
; 0.310  ; number[7][1]  ; ssd[4]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.163     ; 0.504      ;
; 0.367  ; number[10][1] ; ssd[4]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.162     ; 0.448      ;
; 0.469  ; number[7][1]  ; ssd[1]~reg0   ; rst          ; FD[10]      ; 1.000        ; -0.163     ; 0.345      ;
; 0.569  ; digit[3]~reg0 ; digit[2]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 0.383      ;
; 0.569  ; digit[2]~reg0 ; digit[1]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 0.383      ;
; 0.569  ; digit[1]~reg0 ; digit[0]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 0.383      ;
; 0.570  ; digit[0]~reg0 ; digit[3]~reg0 ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 0.382      ;
; 0.593  ; \display:i[0] ; \display:i[0] ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 0.359      ;
; 0.593  ; \display:i[1] ; \display:i[1] ; FD[10]       ; FD[10]      ; 1.000        ; -0.035     ; 0.359      ;
; 0.919  ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; 1.000        ; 1.211      ; 1.269      ;
; 0.919  ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; 1.000        ; 1.211      ; 1.269      ;
; 0.936  ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; 1.000        ; 1.210      ; 1.251      ;
; 0.936  ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; 1.000        ; 1.210      ; 1.251      ;
; 0.964  ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; 1.000        ; 1.210      ; 1.223      ;
; 0.964  ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; 1.000        ; 1.210      ; 1.223      ;
; 0.964  ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; 1.000        ; 1.210      ; 1.223      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ck0'                                                                  ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.078 ; FD[2]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 1.029      ;
; -0.074 ; FD[2]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 1.025      ;
; -0.067 ; FD[0]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 1.018      ;
; -0.067 ; FD[1]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 1.018      ;
; -0.028 ; FD[0]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.979      ;
; -0.028 ; FD[1]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.979      ;
; -0.013 ; FD[4]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.964      ;
; -0.010 ; FD[2]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.961      ;
; -0.009 ; FD[4]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.960      ;
; -0.006 ; FD[2]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.957      ;
; 0.001  ; FD[3]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.950      ;
; 0.001  ; FD[0]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.950      ;
; 0.001  ; FD[1]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.950      ;
; 0.039  ; FD[3]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.912      ;
; 0.040  ; FD[0]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.911      ;
; 0.040  ; FD[1]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.911      ;
; 0.054  ; FD[6]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.897      ;
; 0.055  ; FD[4]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.896      ;
; 0.058  ; FD[2]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.893      ;
; 0.058  ; FD[6]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.893      ;
; 0.059  ; FD[4]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.892      ;
; 0.062  ; FD[2]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.889      ;
; 0.069  ; FD[5]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; FD[3]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; FD[0]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; FD[1]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.882      ;
; 0.107  ; FD[5]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.844      ;
; 0.107  ; FD[3]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.844      ;
; 0.108  ; FD[0]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.843      ;
; 0.108  ; FD[1]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.843      ;
; 0.121  ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; 0.500        ; 1.371      ; 1.832      ;
; 0.122  ; FD[6]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.829      ;
; 0.123  ; FD[4]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.828      ;
; 0.126  ; FD[2]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.825      ;
; 0.126  ; FD[6]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.825      ;
; 0.127  ; FD[8]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; FD[4]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.824      ;
; 0.130  ; FD[2]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.821      ;
; 0.131  ; FD[8]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.820      ;
; 0.137  ; FD[7]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; FD[5]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; FD[3]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; FD[0]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; FD[1]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.814      ;
; 0.174  ; FD[7]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.777      ;
; 0.175  ; FD[5]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; FD[3]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.776      ;
; 0.176  ; FD[0]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.775      ;
; 0.176  ; FD[1]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.775      ;
; 0.205  ; FD[0]     ; FD[2]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.746      ;
; 0.205  ; FD[9]     ; FD[10]  ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.746      ;
; 0.205  ; FD[7]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.746      ;
; 0.205  ; FD[5]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.746      ;
; 0.205  ; FD[3]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.746      ;
; 0.205  ; FD[1]     ; FD[2]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.746      ;
; 0.410  ; FD[7]     ; FD[7]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.541      ;
; 0.410  ; FD[3]     ; FD[3]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.541      ;
; 0.411  ; FD[0]     ; FD[1]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.540      ;
; 0.411  ; FD[9]     ; FD[9]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.540      ;
; 0.411  ; FD[5]     ; FD[5]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.540      ;
; 0.412  ; FD[1]     ; FD[1]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.539      ;
; 0.419  ; FD[6]     ; FD[6]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.532      ;
; 0.420  ; FD[4]     ; FD[4]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.531      ;
; 0.422  ; FD[2]     ; FD[2]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.529      ;
; 0.423  ; FD[8]     ; FD[8]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.528      ;
; 0.592  ; FD[0]     ; FD[0]   ; ck0          ; ck0         ; 1.000        ; -0.036     ; 0.359      ;
; 0.833  ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; 1.000        ; 1.371      ; 1.620      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[10]'                                                                          ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.134 ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.000        ; 1.271      ; 1.251      ;
; -0.134 ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.000        ; 1.271      ; 1.251      ;
; -0.134 ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.000        ; 1.271      ; 1.251      ;
; -0.107 ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.000        ; 1.271      ; 1.278      ;
; -0.107 ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.000        ; 1.271      ; 1.278      ;
; -0.091 ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.000        ; 1.272      ; 1.295      ;
; -0.091 ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.000        ; 1.272      ; 1.295      ;
; 0.188  ; \display:i[1] ; \display:i[1] ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.307      ;
; 0.195  ; \display:i[0] ; \display:i[0] ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.314      ;
; 0.205  ; digit[2]~reg0 ; digit[1]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.324      ;
; 0.206  ; digit[3]~reg0 ; digit[2]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.325      ;
; 0.212  ; digit[0]~reg0 ; digit[3]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.331      ;
; 0.213  ; digit[1]~reg0 ; digit[0]~reg0 ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.332      ;
; 0.238  ; number[7][1]  ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.064     ; 0.288      ;
; 0.329  ; number[10][1] ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.063     ; 0.380      ;
; 0.341  ; number[7][1]  ; ssd[4]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.064     ; 0.391      ;
; 0.370  ; number[10][1] ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.064     ; 0.420      ;
; 0.389  ; number[10][1] ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.064     ; 0.439      ;
; 0.397  ; \display:i[0] ; \display:i[1] ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.516      ;
; 0.427  ; number[7][1]  ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.065     ; 0.476      ;
; 0.437  ; number[10][1] ; ssd[1]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.063     ; 0.488      ;
; 0.442  ; number[7][1]  ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.065     ; 0.491      ;
; 0.459  ; number[7][1]  ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.065     ; 0.508      ;
; 0.499  ; number[7][1]  ; ssd[2]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.065     ; 0.548      ;
; 0.514  ; number[7][1]  ; ssd[0]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.065     ; 0.563      ;
; 0.520  ; number[10][1] ; ssd[6]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.064     ; 0.570      ;
; 0.520  ; number[10][1] ; ssd[5]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.064     ; 0.570      ;
; 0.575  ; number[10][1] ; ssd[3]~reg0   ; rst          ; FD[10]      ; 0.000        ; -0.064     ; 0.625      ;
; 0.693  ; rst           ; ssd[0]~reg0   ; rst          ; FD[10]      ; -0.500       ; 1.271      ; 1.578      ;
; 0.693  ; rst           ; ssd[2]~reg0   ; rst          ; FD[10]      ; -0.500       ; 1.271      ; 1.578      ;
; 0.693  ; rst           ; ssd[6]~reg0   ; rst          ; FD[10]      ; -0.500       ; 1.271      ; 1.578      ;
; 0.702  ; \display:i[0] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 0.820      ;
; 0.712  ; rst           ; ssd[3]~reg0   ; rst          ; FD[10]      ; -0.500       ; 1.271      ; 1.597      ;
; 0.712  ; rst           ; ssd[5]~reg0   ; rst          ; FD[10]      ; -0.500       ; 1.271      ; 1.597      ;
; 0.714  ; \display:i[1] ; ssd[5]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 0.832      ;
; 0.723  ; rst           ; ssd[1]~reg0   ; rst          ; FD[10]      ; -0.500       ; 1.272      ; 1.609      ;
; 0.723  ; rst           ; ssd[4]~reg0   ; rst          ; FD[10]      ; -0.500       ; 1.272      ; 1.609      ;
; 0.758  ; \display:i[1] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 0.876      ;
; 0.774  ; \display:i[0] ; ssd[3]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 0.892      ;
; 0.803  ; \display:i[0] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.922      ;
; 0.816  ; \display:i[1] ; ssd[4]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.935      ;
; 0.817  ; \display:i[0] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 0.935      ;
; 0.822  ; \display:i[0] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 0.940      ;
; 0.830  ; \display:i[1] ; ssd[2]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 0.948      ;
; 0.835  ; \display:i[1] ; ssd[0]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 0.953      ;
; 0.871  ; \display:i[0] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 0.990      ;
; 0.884  ; \display:i[1] ; ssd[1]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.035      ; 1.003      ;
; 0.940  ; \display:i[1] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 1.058      ;
; 0.951  ; \display:i[0] ; ssd[6]~reg0   ; FD[10]       ; FD[10]      ; 0.000        ; 0.034      ; 1.069      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ck0'                                                                   ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.096 ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; 0.000        ; 1.421      ; 1.544      ;
; 0.194  ; FD[0]     ; FD[0]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.314      ;
; 0.294  ; FD[2]     ; FD[2]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; FD[3]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; FD[8]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295  ; FD[4]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; FD[6]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296  ; FD[5]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; FD[7]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; FD[9]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.416      ;
; 0.301  ; FD[0]     ; FD[1]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301  ; FD[1]     ; FD[1]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.421      ;
; 0.443  ; FD[2]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443  ; FD[8]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.563      ;
; 0.444  ; FD[4]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.564      ;
; 0.444  ; FD[6]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.564      ;
; 0.452  ; FD[3]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453  ; FD[0]     ; FD[2]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; FD[9]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; FD[7]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; FD[5]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; FD[1]     ; FD[2]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; FD[3]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; FD[0]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457  ; FD[7]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; FD[5]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; FD[1]     ; FD[3]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.577      ;
; 0.506  ; FD[2]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506  ; FD[8]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.626      ;
; 0.507  ; FD[6]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.627      ;
; 0.507  ; FD[4]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.627      ;
; 0.509  ; FD[2]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510  ; FD[6]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510  ; FD[4]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.630      ;
; 0.518  ; FD[3]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519  ; FD[0]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520  ; FD[7]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; FD[5]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; FD[1]     ; FD[4]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; FD[3]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522  ; FD[0]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523  ; FD[5]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.643      ;
; 0.523  ; FD[1]     ; FD[5]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.643      ;
; 0.572  ; FD[2]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.692      ;
; 0.573  ; FD[6]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.693      ;
; 0.573  ; FD[4]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.693      ;
; 0.575  ; FD[2]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.695      ;
; 0.576  ; FD[4]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.696      ;
; 0.584  ; FD[3]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.704      ;
; 0.585  ; FD[0]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.705      ;
; 0.586  ; FD[5]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.706      ;
; 0.586  ; FD[1]     ; FD[6]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.706      ;
; 0.587  ; FD[3]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.707      ;
; 0.588  ; FD[0]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.708      ;
; 0.589  ; FD[1]     ; FD[7]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.709      ;
; 0.611  ; FD[10]    ; FD[10]  ; FD[10]       ; ck0         ; -0.500       ; 1.421      ; 1.751      ;
; 0.638  ; FD[2]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.758      ;
; 0.639  ; FD[4]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.759      ;
; 0.641  ; FD[2]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.761      ;
; 0.650  ; FD[3]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.770      ;
; 0.651  ; FD[0]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.771      ;
; 0.652  ; FD[1]     ; FD[8]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.772      ;
; 0.654  ; FD[0]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.774      ;
; 0.655  ; FD[1]     ; FD[9]   ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.775      ;
; 0.704  ; FD[2]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.824      ;
; 0.717  ; FD[0]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.837      ;
; 0.718  ; FD[1]     ; FD[10]  ; ck0          ; ck0         ; 0.000        ; 0.036      ; 0.838      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[10]'                                                                  ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.242 ; rst       ; \display:i[0] ; rst          ; FD[10]      ; 0.500        ; 1.211      ; 1.930      ;
; -0.242 ; rst       ; \display:i[1] ; rst          ; FD[10]      ; 0.500        ; 1.211      ; 1.930      ;
; -0.241 ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; 0.500        ; 1.209      ; 1.927      ;
; -0.241 ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; 0.500        ; 1.209      ; 1.927      ;
; -0.241 ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; 0.500        ; 1.209      ; 1.927      ;
; -0.241 ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; 0.500        ; 1.209      ; 1.927      ;
; 0.640  ; rst       ; \display:i[0] ; rst          ; FD[10]      ; 1.000        ; 1.211      ; 1.548      ;
; 0.640  ; rst       ; \display:i[1] ; rst          ; FD[10]      ; 1.000        ; 1.211      ; 1.548      ;
; 0.642  ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; 1.000        ; 1.209      ; 1.544      ;
; 0.642  ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; 1.000        ; 1.209      ; 1.544      ;
; 0.642  ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; 1.000        ; 1.209      ; 1.544      ;
; 0.642  ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; 1.000        ; 1.209      ; 1.544      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[10]'                                                                  ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.084 ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; 0.000        ; 1.270      ; 1.468      ;
; 0.084 ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; 0.000        ; 1.270      ; 1.468      ;
; 0.084 ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; 0.000        ; 1.270      ; 1.468      ;
; 0.084 ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; 0.000        ; 1.270      ; 1.468      ;
; 0.086 ; rst       ; \display:i[0] ; rst          ; FD[10]      ; 0.000        ; 1.272      ; 1.472      ;
; 0.086 ; rst       ; \display:i[1] ; rst          ; FD[10]      ; 0.000        ; 1.272      ; 1.472      ;
; 0.973 ; rst       ; digit[3]~reg0 ; rst          ; FD[10]      ; -0.500       ; 1.270      ; 1.857      ;
; 0.973 ; rst       ; digit[2]~reg0 ; rst          ; FD[10]      ; -0.500       ; 1.270      ; 1.857      ;
; 0.973 ; rst       ; digit[1]~reg0 ; rst          ; FD[10]      ; -0.500       ; 1.270      ; 1.857      ;
; 0.973 ; rst       ; digit[0]~reg0 ; rst          ; FD[10]      ; -0.500       ; 1.270      ; 1.857      ;
; 0.974 ; rst       ; \display:i[0] ; rst          ; FD[10]      ; -0.500       ; 1.272      ; 1.860      ;
; 0.974 ; rst       ; \display:i[1] ; rst          ; FD[10]      ; -0.500       ; 1.272      ; 1.860      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ck0'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ck0   ; Rise       ; ck0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ck0   ; Rise       ; FD[9]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[0]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[10]                    ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[1]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[2]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[3]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[4]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[5]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[6]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[7]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[8]                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; ck0   ; Rise       ; FD[9]                     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[0]|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[10]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[1]|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[2]|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[3]|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[4]|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[5]|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[6]|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[7]|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[8]|clk                 ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; FD[9]|clk                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ck0   ; Rise       ; ck0~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[0]                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[10]                    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[1]                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[2]                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[3]                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[4]                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[5]                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[6]                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[7]                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[8]                     ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; ck0   ; Rise       ; FD[9]                     ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[0]|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[10]|clk                ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[1]|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[2]|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[3]|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[4]|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[5]|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[6]|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[7]|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[8]|clk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; FD[9]|clk                 ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ck0   ; Rise       ; ck0~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rst'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rst   ; Rise       ; rst                       ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[10][1]             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[7][1]              ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[10][1]|datad       ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; number[7][1]|datad        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|o               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst~input|i               ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~inputclkctrl|outclk   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst~input|o               ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[10][1]|datad       ;
; 0.897  ; 0.897        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[7][1]|datad        ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[10][1]             ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; number[7][1]              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[10]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; \display:i[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; \display:i[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; digit[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; digit[1]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; digit[2]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; digit[3]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; ssd[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; ssd[1]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; ssd[2]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; ssd[3]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; ssd[4]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; ssd[5]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[10] ; Rise       ; ssd[6]~reg0             ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[0]~reg0           ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[1]~reg0           ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[2]~reg0           ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[3]~reg0           ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[0]~reg0             ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[2]~reg0             ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[3]~reg0             ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[5]~reg0             ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[6]~reg0             ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[0]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[1]           ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[1]~reg0             ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[4]~reg0             ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[0]           ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[1]           ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[0]~reg0             ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[1]~reg0             ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[2]~reg0             ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[3]~reg0             ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[4]~reg0             ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[5]~reg0             ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; ssd[6]~reg0             ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; digit[0]~reg0           ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; digit[1]~reg0           ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; digit[2]~reg0           ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; FD[10] ; Rise       ; digit[3]~reg0           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[0]~reg0|clk       ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[1]~reg0|clk       ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[2]~reg0|clk       ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; digit[3]~reg0|clk       ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[0]~reg0|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[2]~reg0|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[3]~reg0|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[5]~reg0|clk         ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[6]~reg0|clk         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[0]|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; \display:i[1]|clk       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[1]~reg0|clk         ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; ssd[4]~reg0|clk         ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; FD[10]~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; FD[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; FD[10]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[10] ; Rise       ; FD[10]|q                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; FD[10]~clkctrl|inclk[0] ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; FD[10]~clkctrl|outclk   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[0]|clk       ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; \display:i[1]|clk       ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[0]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[1]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[2]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[3]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[4]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[5]~reg0|clk         ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; ssd[6]~reg0|clk         ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[0]~reg0|clk       ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[1]~reg0|clk       ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[2]~reg0|clk       ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; FD[10] ; Rise       ; digit[3]~reg0|clk       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N1[*]     ; FD[10]     ; 2.543 ; 3.194 ; Rise       ; FD[10]          ;
;  N1[0]    ; FD[10]     ; 2.383 ; 3.000 ; Rise       ; FD[10]          ;
;  N1[1]    ; FD[10]     ; 2.543 ; 3.194 ; Rise       ; FD[10]          ;
;  N1[2]    ; FD[10]     ; 2.381 ; 2.995 ; Rise       ; FD[10]          ;
;  N1[3]    ; FD[10]     ; 2.275 ; 2.872 ; Rise       ; FD[10]          ;
; N2[*]     ; FD[10]     ; 2.608 ; 3.229 ; Rise       ; FD[10]          ;
;  N2[0]    ; FD[10]     ; 2.452 ; 3.087 ; Rise       ; FD[10]          ;
;  N2[1]    ; FD[10]     ; 2.386 ; 3.037 ; Rise       ; FD[10]          ;
;  N2[2]    ; FD[10]     ; 2.608 ; 3.229 ; Rise       ; FD[10]          ;
;  N2[3]    ; FD[10]     ; 2.210 ; 2.864 ; Rise       ; FD[10]          ;
; N3[*]     ; FD[10]     ; 2.494 ; 3.135 ; Rise       ; FD[10]          ;
;  N3[0]    ; FD[10]     ; 2.209 ; 2.848 ; Rise       ; FD[10]          ;
;  N3[1]    ; FD[10]     ; 2.494 ; 3.135 ; Rise       ; FD[10]          ;
;  N3[2]    ; FD[10]     ; 2.344 ; 3.025 ; Rise       ; FD[10]          ;
;  N3[3]    ; FD[10]     ; 2.258 ; 2.863 ; Rise       ; FD[10]          ;
; N4[*]     ; FD[10]     ; 2.243 ; 2.908 ; Rise       ; FD[10]          ;
;  N4[0]    ; FD[10]     ; 2.160 ; 2.792 ; Rise       ; FD[10]          ;
;  N4[1]    ; FD[10]     ; 2.243 ; 2.908 ; Rise       ; FD[10]          ;
;  N4[2]    ; FD[10]     ; 1.400 ; 1.715 ; Rise       ; FD[10]          ;
;  N4[3]    ; FD[10]     ; 2.018 ; 2.659 ; Rise       ; FD[10]          ;
; rst       ; FD[10]     ; 0.051 ; 0.364 ; Rise       ; FD[10]          ;
; cathed    ; rst        ; 0.748 ; 1.017 ; Rise       ; rst             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N1[*]     ; FD[10]     ; -1.525 ; -2.132 ; Rise       ; FD[10]          ;
;  N1[0]    ; FD[10]     ; -1.525 ; -2.132 ; Rise       ; FD[10]          ;
;  N1[1]    ; FD[10]     ; -1.658 ; -2.297 ; Rise       ; FD[10]          ;
;  N1[2]    ; FD[10]     ; -1.696 ; -2.301 ; Rise       ; FD[10]          ;
;  N1[3]    ; FD[10]     ; -1.557 ; -2.151 ; Rise       ; FD[10]          ;
; N2[*]     ; FD[10]     ; -1.536 ; -2.144 ; Rise       ; FD[10]          ;
;  N2[0]    ; FD[10]     ; -1.590 ; -2.216 ; Rise       ; FD[10]          ;
;  N2[1]    ; FD[10]     ; -1.550 ; -2.179 ; Rise       ; FD[10]          ;
;  N2[2]    ; FD[10]     ; -1.914 ; -2.527 ; Rise       ; FD[10]          ;
;  N2[3]    ; FD[10]     ; -1.536 ; -2.144 ; Rise       ; FD[10]          ;
; N3[*]     ; FD[10]     ; -1.395 ; -1.999 ; Rise       ; FD[10]          ;
;  N3[0]    ; FD[10]     ; -1.395 ; -1.999 ; Rise       ; FD[10]          ;
;  N3[1]    ; FD[10]     ; -1.610 ; -2.241 ; Rise       ; FD[10]          ;
;  N3[2]    ; FD[10]     ; -1.700 ; -2.366 ; Rise       ; FD[10]          ;
;  N3[3]    ; FD[10]     ; -1.541 ; -2.135 ; Rise       ; FD[10]          ;
; N4[*]     ; FD[10]     ; -0.798 ; -1.112 ; Rise       ; FD[10]          ;
;  N4[0]    ; FD[10]     ; -1.350 ; -1.942 ; Rise       ; FD[10]          ;
;  N4[1]    ; FD[10]     ; -1.412 ; -2.054 ; Rise       ; FD[10]          ;
;  N4[2]    ; FD[10]     ; -0.798 ; -1.112 ; Rise       ; FD[10]          ;
;  N4[3]    ; FD[10]     ; -1.351 ; -1.941 ; Rise       ; FD[10]          ;
; rst       ; FD[10]     ; 0.104  ; -0.223 ; Rise       ; FD[10]          ;
; cathed    ; rst        ; -0.141 ; -0.415 ; Rise       ; rst             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; digit[*]  ; FD[10]     ; 4.108 ; 4.256 ; Rise       ; FD[10]          ;
;  digit[0] ; FD[10]     ; 4.108 ; 4.256 ; Rise       ; FD[10]          ;
;  digit[1] ; FD[10]     ; 3.144 ; 3.122 ; Rise       ; FD[10]          ;
;  digit[2] ; FD[10]     ; 3.163 ; 3.099 ; Rise       ; FD[10]          ;
;  digit[3] ; FD[10]     ; 3.133 ; 3.112 ; Rise       ; FD[10]          ;
; ssd[*]    ; FD[10]     ; 4.296 ; 4.525 ; Rise       ; FD[10]          ;
;  ssd[0]   ; FD[10]     ; 3.428 ; 3.471 ; Rise       ; FD[10]          ;
;  ssd[1]   ; FD[10]     ; 3.605 ; 3.737 ; Rise       ; FD[10]          ;
;  ssd[2]   ; FD[10]     ; 4.296 ; 4.525 ; Rise       ; FD[10]          ;
;  ssd[3]   ; FD[10]     ; 4.220 ; 4.377 ; Rise       ; FD[10]          ;
;  ssd[4]   ; FD[10]     ; 3.504 ; 3.575 ; Rise       ; FD[10]          ;
;  ssd[5]   ; FD[10]     ; 3.450 ; 3.530 ; Rise       ; FD[10]          ;
;  ssd[6]   ; FD[10]     ; 3.373 ; 3.418 ; Rise       ; FD[10]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; digit[*]  ; FD[10]     ; 3.062 ; 3.026 ; Rise       ; FD[10]          ;
;  digit[0] ; FD[10]     ; 4.031 ; 4.177 ; Rise       ; FD[10]          ;
;  digit[1] ; FD[10]     ; 3.073 ; 3.053 ; Rise       ; FD[10]          ;
;  digit[2] ; FD[10]     ; 3.088 ; 3.026 ; Rise       ; FD[10]          ;
;  digit[3] ; FD[10]     ; 3.062 ; 3.043 ; Rise       ; FD[10]          ;
; ssd[*]    ; FD[10]     ; 3.293 ; 3.335 ; Rise       ; FD[10]          ;
;  ssd[0]   ; FD[10]     ; 3.346 ; 3.386 ; Rise       ; FD[10]          ;
;  ssd[1]   ; FD[10]     ; 3.512 ; 3.640 ; Rise       ; FD[10]          ;
;  ssd[2]   ; FD[10]     ; 4.212 ; 4.437 ; Rise       ; FD[10]          ;
;  ssd[3]   ; FD[10]     ; 4.137 ; 4.292 ; Rise       ; FD[10]          ;
;  ssd[4]   ; FD[10]     ; 3.419 ; 3.486 ; Rise       ; FD[10]          ;
;  ssd[5]   ; FD[10]     ; 3.361 ; 3.438 ; Rise       ; FD[10]          ;
;  ssd[6]   ; FD[10]     ; 3.293 ; 3.335 ; Rise       ; FD[10]          ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.188  ; -0.272 ; -0.242   ; 0.084   ; -3.000              ;
;  FD[10]          ; -3.188  ; -0.272 ; -0.242   ; 0.084   ; -1.487              ;
;  ck0             ; -1.491  ; -0.096 ; N/A      ; N/A     ; -3.000              ;
;  rst             ; N/A     ; N/A    ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -31.66  ; -1.576 ; -1.448   ; 0.0     ; -41.688             ;
;  FD[10]          ; -20.361 ; -1.576 ; -1.448   ; 0.000   ; -19.331             ;
;  ck0             ; -11.299 ; -0.096 ; N/A      ; N/A     ; -19.357             ;
;  rst             ; N/A     ; N/A    ; N/A      ; N/A     ; -3.000              ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N1[*]     ; FD[10]     ; 5.748 ; 5.935 ; Rise       ; FD[10]          ;
;  N1[0]    ; FD[10]     ; 5.369 ; 5.597 ; Rise       ; FD[10]          ;
;  N1[1]    ; FD[10]     ; 5.748 ; 5.935 ; Rise       ; FD[10]          ;
;  N1[2]    ; FD[10]     ; 5.354 ; 5.551 ; Rise       ; FD[10]          ;
;  N1[3]    ; FD[10]     ; 5.158 ; 5.356 ; Rise       ; FD[10]          ;
; N2[*]     ; FD[10]     ; 5.906 ; 6.021 ; Rise       ; FD[10]          ;
;  N2[0]    ; FD[10]     ; 5.500 ; 5.715 ; Rise       ; FD[10]          ;
;  N2[1]    ; FD[10]     ; 5.463 ; 5.469 ; Rise       ; FD[10]          ;
;  N2[2]    ; FD[10]     ; 5.906 ; 6.021 ; Rise       ; FD[10]          ;
;  N2[3]    ; FD[10]     ; 5.041 ; 5.158 ; Rise       ; FD[10]          ;
; N3[*]     ; FD[10]     ; 5.661 ; 5.835 ; Rise       ; FD[10]          ;
;  N3[0]    ; FD[10]     ; 5.015 ; 5.140 ; Rise       ; FD[10]          ;
;  N3[1]    ; FD[10]     ; 5.661 ; 5.835 ; Rise       ; FD[10]          ;
;  N3[2]    ; FD[10]     ; 5.382 ; 5.514 ; Rise       ; FD[10]          ;
;  N3[3]    ; FD[10]     ; 5.121 ; 5.317 ; Rise       ; FD[10]          ;
; N4[*]     ; FD[10]     ; 5.117 ; 5.238 ; Rise       ; FD[10]          ;
;  N4[0]    ; FD[10]     ; 4.943 ; 5.041 ; Rise       ; FD[10]          ;
;  N4[1]    ; FD[10]     ; 5.117 ; 5.238 ; Rise       ; FD[10]          ;
;  N4[2]    ; FD[10]     ; 3.125 ; 3.267 ; Rise       ; FD[10]          ;
;  N4[3]    ; FD[10]     ; 4.689 ; 4.724 ; Rise       ; FD[10]          ;
; rst       ; FD[10]     ; 0.179 ; 0.391 ; Rise       ; FD[10]          ;
; cathed    ; rst        ; 1.519 ; 1.824 ; Rise       ; rst             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N1[*]     ; FD[10]     ; -1.525 ; -2.132 ; Rise       ; FD[10]          ;
;  N1[0]    ; FD[10]     ; -1.525 ; -2.132 ; Rise       ; FD[10]          ;
;  N1[1]    ; FD[10]     ; -1.658 ; -2.297 ; Rise       ; FD[10]          ;
;  N1[2]    ; FD[10]     ; -1.696 ; -2.301 ; Rise       ; FD[10]          ;
;  N1[3]    ; FD[10]     ; -1.557 ; -2.151 ; Rise       ; FD[10]          ;
; N2[*]     ; FD[10]     ; -1.536 ; -2.144 ; Rise       ; FD[10]          ;
;  N2[0]    ; FD[10]     ; -1.590 ; -2.216 ; Rise       ; FD[10]          ;
;  N2[1]    ; FD[10]     ; -1.550 ; -2.179 ; Rise       ; FD[10]          ;
;  N2[2]    ; FD[10]     ; -1.914 ; -2.527 ; Rise       ; FD[10]          ;
;  N2[3]    ; FD[10]     ; -1.536 ; -2.144 ; Rise       ; FD[10]          ;
; N3[*]     ; FD[10]     ; -1.395 ; -1.999 ; Rise       ; FD[10]          ;
;  N3[0]    ; FD[10]     ; -1.395 ; -1.999 ; Rise       ; FD[10]          ;
;  N3[1]    ; FD[10]     ; -1.610 ; -2.241 ; Rise       ; FD[10]          ;
;  N3[2]    ; FD[10]     ; -1.700 ; -2.366 ; Rise       ; FD[10]          ;
;  N3[3]    ; FD[10]     ; -1.541 ; -2.135 ; Rise       ; FD[10]          ;
; N4[*]     ; FD[10]     ; -0.798 ; -1.112 ; Rise       ; FD[10]          ;
;  N4[0]    ; FD[10]     ; -1.350 ; -1.942 ; Rise       ; FD[10]          ;
;  N4[1]    ; FD[10]     ; -1.412 ; -2.054 ; Rise       ; FD[10]          ;
;  N4[2]    ; FD[10]     ; -0.798 ; -1.112 ; Rise       ; FD[10]          ;
;  N4[3]    ; FD[10]     ; -1.351 ; -1.941 ; Rise       ; FD[10]          ;
; rst       ; FD[10]     ; 0.242  ; 0.115  ; Rise       ; FD[10]          ;
; cathed    ; rst        ; -0.129 ; -0.367 ; Rise       ; rst             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; digit[*]  ; FD[10]     ; 8.160 ; 8.136 ; Rise       ; FD[10]          ;
;  digit[0] ; FD[10]     ; 8.160 ; 8.136 ; Rise       ; FD[10]          ;
;  digit[1] ; FD[10]     ; 6.337 ; 6.370 ; Rise       ; FD[10]          ;
;  digit[2] ; FD[10]     ; 6.417 ; 6.513 ; Rise       ; FD[10]          ;
;  digit[3] ; FD[10]     ; 6.325 ; 6.358 ; Rise       ; FD[10]          ;
; ssd[*]    ; FD[10]     ; 8.668 ; 8.686 ; Rise       ; FD[10]          ;
;  ssd[0]   ; FD[10]     ; 7.086 ; 6.979 ; Rise       ; FD[10]          ;
;  ssd[1]   ; FD[10]     ; 7.690 ; 7.475 ; Rise       ; FD[10]          ;
;  ssd[2]   ; FD[10]     ; 8.668 ; 8.686 ; Rise       ; FD[10]          ;
;  ssd[3]   ; FD[10]     ; 8.369 ; 8.374 ; Rise       ; FD[10]          ;
;  ssd[4]   ; FD[10]     ; 7.337 ; 7.191 ; Rise       ; FD[10]          ;
;  ssd[5]   ; FD[10]     ; 7.284 ; 7.102 ; Rise       ; FD[10]          ;
;  ssd[6]   ; FD[10]     ; 7.007 ; 6.888 ; Rise       ; FD[10]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; digit[*]  ; FD[10]     ; 3.062 ; 3.026 ; Rise       ; FD[10]          ;
;  digit[0] ; FD[10]     ; 4.031 ; 4.177 ; Rise       ; FD[10]          ;
;  digit[1] ; FD[10]     ; 3.073 ; 3.053 ; Rise       ; FD[10]          ;
;  digit[2] ; FD[10]     ; 3.088 ; 3.026 ; Rise       ; FD[10]          ;
;  digit[3] ; FD[10]     ; 3.062 ; 3.043 ; Rise       ; FD[10]          ;
; ssd[*]    ; FD[10]     ; 3.293 ; 3.335 ; Rise       ; FD[10]          ;
;  ssd[0]   ; FD[10]     ; 3.346 ; 3.386 ; Rise       ; FD[10]          ;
;  ssd[1]   ; FD[10]     ; 3.512 ; 3.640 ; Rise       ; FD[10]          ;
;  ssd[2]   ; FD[10]     ; 4.212 ; 4.437 ; Rise       ; FD[10]          ;
;  ssd[3]   ; FD[10]     ; 4.137 ; 4.292 ; Rise       ; FD[10]          ;
;  ssd[4]   ; FD[10]     ; 3.419 ; 3.486 ; Rise       ; FD[10]          ;
;  ssd[5]   ; FD[10]     ; 3.361 ; 3.438 ; Rise       ; FD[10]          ;
;  ssd[6]   ; FD[10]     ; 3.293 ; 3.335 ; Rise       ; FD[10]          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; digit[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N2[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N3[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N1[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N4[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N2[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N3[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N1[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N4[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N3[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N2[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N1[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N4[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N3[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N2[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N1[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; N4[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ck0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cathed                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digit[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; digit[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; digit[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; digit[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; ssd[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; ssd[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00616 V          ; 0.065 V                              ; 0.016 V                              ; 6.89e-10 s                  ; 6.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00616 V         ; 0.065 V                             ; 0.016 V                             ; 6.89e-10 s                 ; 6.77e-10 s                 ; Yes                       ; Yes                       ;
; ssd[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00205 V          ; 0.092 V                              ; 0.051 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00205 V         ; 0.092 V                             ; 0.051 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; ssd[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; ssd[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; ssd[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; ssd[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00861 V          ; 0.106 V                              ; 0.016 V                              ; 6.53e-10 s                  ; 5.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00861 V         ; 0.106 V                             ; 0.016 V                             ; 6.53e-10 s                 ; 5.54e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00303 V          ; 0.118 V                              ; 0.017 V                              ; 8.67e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00303 V         ; 0.118 V                             ; 0.017 V                             ; 8.67e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; digit[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; digit[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; digit[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; digit[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ssd[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ssd[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ssd[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; ssd[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; ssd[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ssd[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ssd[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ck0        ; ck0      ; 65       ; 0        ; 0        ; 0        ;
; FD[10]     ; ck0      ; 1        ; 1        ; 0        ; 0        ;
; FD[10]     ; FD[10]   ; 181      ; 0        ; 0        ; 0        ;
; rst        ; FD[10]   ; 44       ; 7        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ck0        ; ck0      ; 65       ; 0        ; 0        ; 0        ;
; FD[10]     ; ck0      ; 1        ; 1        ; 0        ; 0        ;
; FD[10]     ; FD[10]   ; 181      ; 0        ; 0        ; 0        ;
; rst        ; FD[10]   ; 44       ; 7        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; FD[10]   ; 6        ; 6        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; FD[10]   ; 6        ; 6        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 114   ; 114  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Sep 05 11:29:44 2020
Info: Command: quartus_sta seven_seg_display -c seven_seg_display
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'seven_seg_display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ck0 ck0
    Info (332105): create_clock -period 1.000 -name FD[10] FD[10]
    Info (332105): create_clock -period 1.000 -name rst rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.188       -20.361 FD[10] 
    Info (332119):    -1.491       -11.299 ck0 
Info (332146): Worst-case hold slack is -0.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.272        -1.576 FD[10] 
    Info (332119):     0.051         0.000 ck0 
Info (332146): Worst-case recovery slack is -0.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.157        -0.918 FD[10] 
Info (332146): Worst-case removal slack is 0.120
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.120         0.000 FD[10] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -19.357 ck0 
    Info (332119):    -3.000        -3.000 rst 
    Info (332119):    -1.487       -19.331 FD[10] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.969
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.969       -18.598 FD[10] 
    Info (332119):    -1.243        -9.186 ck0 
Info (332146): Worst-case hold slack is -0.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.190        -1.010 FD[10] 
    Info (332119):     0.143         0.000 ck0 
Info (332146): Worst-case recovery slack is -0.124
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.124        -0.732 FD[10] 
Info (332146): Worst-case removal slack is 0.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.142         0.000 FD[10] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -19.357 ck0 
    Info (332119):    -3.000        -3.000 rst 
    Info (332119):    -1.487       -19.331 FD[10] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.792
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.792        -4.513 FD[10] 
    Info (332119):    -0.078        -0.168 ck0 
Info (332146): Worst-case hold slack is -0.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.134        -0.798 FD[10] 
    Info (332119):    -0.096        -0.096 ck0 
Info (332146): Worst-case recovery slack is -0.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.242        -1.448 FD[10] 
Info (332146): Worst-case removal slack is 0.084
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.084         0.000 FD[10] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -14.605 ck0 
    Info (332119):    -3.000        -3.000 rst 
    Info (332119):    -1.000       -13.000 FD[10] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4671 megabytes
    Info: Processing ended: Sat Sep 05 11:29:47 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


