------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  0(    Data) [0, 0] --[3 x 160 x  160] => [3 x 160 x  160] *** [3] ***[FRAME] ***[0, 0, 25600, 25600]**** [1], [1],[1] -[]---
  IN: DDR, DMA,   65e4( 26084),   6400( 25600),   24(   36),  13600(  79360),   0,   2232de ||||  L2, DMA,   6400( 25600),   6400( 25600),    2(    2),   c800(  51200),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, CPU,   65e4( 26084),   65e3( 26083),    3(    3),  13600(  79360),  a2,   2232de 
  WT:NONE,  NA,      0(     0),      0(     0),   24(   36),      0(      0),   0,        0 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  1(    Conv) [1, 1] --[3 x 160 x  160] => [12 x 80 x  80] *** [3] ***[ROW_L] ***[162, 162, 25760, 25922]**** [1], [1],[1] -[0 ]---
  IN: DDR, DMA,   65e4( 26084),   65e3( 26083),    3(    3),  13600(  79360),   0,   2232de ||||  L2, DMA,   65c0( 26048),   65c0( 26048),    3(    3),  13180(  78208),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),    c(   12),  13b80(  80768),  52,       2e 
  WT: DDR, DMA,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,        0 ||||  L2, DMA,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,    13180 
 STG:MSMC, DMA_ONCE,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,   29e180 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  2(    Conv) [2, 2] --[12 x 80 x  80] => [16 x 80 x  80] *** [12] ***[ROW_L] ***[164, 192, 6451, 6643]**** [1], [1],[1] -[1 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),    c(   12),  13b80(  80768),   0,       2e ||||  L2, DMA,   1a40(  6720),   1a40(  6720),    c(   12),  13b00(  80640),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   10(   16),  1a480( 107648),  52,       2e 
  WT: DDR, DMA,     6d(   109),     6d(   109),   10(   16),    700(   1792),   0,      180 ||||  L2, DMA,     c0(   192),     6d(   109),   10(   16),    c00(   3072),   0,    13b00 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   10(   16),    c00(   3072),   0,   29b400 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  3(    Conv) [3, 3] --[16 x 80 x  80] => [32 x 40 x  40] *** [16] ***[ROW_L] ***[82, 82, 6480, 6562]**** [1], [1],[1] -[2 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   10(   16),  1a480( 107648),   0,       2e ||||  L2, DMA,   19c0(  6592),   19c0(  6592),   10(   16),  19c00( 105472),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   20(   32),   d880(  55424),  2a,    1a4d6 
  WT: DDR, DMA,     91(   145),     91(   145),   20(   32),   1280(   4736),   0,      880 ||||  L2, DMA,     c0(   192),     91(   145),   20(   32),   1800(   6144),   0,    19c00 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   20(   32),   1800(   6144),   0,   296000 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  4(    Conv) [4, 4] --[32 x 40 x  40] => [16 x 40 x  40] *** [32] ***[ROW_L] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[3 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   20(   32),   d880(  55424),  2a,    1a4d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   20(   32),   d800(  55296),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   10(   16),   6c80(  27776),  2a,       56 
  WT: DDR, DMA,     21(    33),     21(    33),   10(   16),    280(    640),   0,     1b00 ||||  L2, DMA,     21(    33),     21(    33),   10(   16),    280(    640),   0,     d800 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   10(   16),    280(    640),   0,   29dc80 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  5(    Conv) [5, 5] --[32 x 40 x  40] => [16 x 40 x  40] *** [32] ***[ROW_L] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[3 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   20(   32),   d880(  55424),  2a,    1a4d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   20(   32),   d800(  55296),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   10(   16),   6c80(  27776),  2a,     6cd6 
  WT: DDR, DMA,     21(    33),     21(    33),   10(   16),    280(    640),   0,     1d80 ||||  L2, DMA,     21(    33),     21(    33),   10(   16),    280(    640),   0,     d800 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   10(   16),    280(    640),   0,   29df00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  6(    Conv) [6, 6] --[16 x 40 x  40] => [16 x 40 x  40] *** [16] ***[ROW_L] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[5 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   10(   16),   6c80(  27776),  2a,     6cd6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   10(   16),   6c00(  27648),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   10(   16),   6c80(  27776),  2a,     d956 
  WT: DDR, DMA,     11(    17),     11(    17),   10(   16),    180(    384),   0,     2000 ||||  L2, DMA,     11(    17),     11(    17),   10(   16),    180(    384),   0,     6c00 
 STG:MSMC, DMA_ONCE,     11(    17),     11(    17),   10(   16),    180(    384),   0,   29e300 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  7(    Conv) [7, 7] --[16 x 40 x  40] => [16 x 40 x  40] *** [16] ***[ROW_L] ***[84, 128, 1595, 1723]**** [1], [1],[1] -[6 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   10(   16),   6c80(  27776),   0,     d956 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   10(   16),   6c00(  27648),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   10(   16),   6c80(  27776),  2a,     d956 
  WT: DDR, DMA,     91(   145),     91(   145),   10(   16),    980(   2432),   0,     2180 ||||  L2, DMA,     c0(   192),     91(   145),   10(   16),    c00(   3072),   0,     6c00 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   10(   16),    c00(   3072),   0,   29a800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  8( EltWise) [8, 8] --[32 x 40 x  40] => [16 x 40 x  40] *** [32] ***[ COL] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[7 5 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   10(   16),   6c80(  27776),  2a,     d956 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   10(   16),   d800(  55296),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   10(   16),   6c80(  27776),  2a,     6cd6 
  WT: DDR, DMA,      0(     0),      0(     0),   c0(  192),      0(      0),   0,     2b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  9(  Concat) [9, 9] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ COL] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[8 4 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   10(   16),   6c80(  27776),  2a,     6cd6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   20(   32),   d800(  55296),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   20(   32),   d880(  55424),  2a,     d956 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,     2b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  10(    Conv) [10, 10] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ROW_L] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[9 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   20(   32),   d880(  55424),  2a,     d956 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   20(   32),   d800(  55296),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   20(   32),   d880(  55424),  2a,       56 
  WT: DDR, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     2b00 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     d800 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   29d200 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  11(    Conv) [11, 11] --[32 x 40 x  40] => [64 x 20 x  20] *** [32] ***[ROW_L] ***[42, 42, 1640, 1682]**** [1], [1],[1] -[10 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   20(   32),   d880(  55424),   0,       56 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   20(   32),   d800(  55296),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d8ea 
  WT: DDR, DMA,    121(   289),    121(   289),   40(   64),   4880(  18560),   0,     2f80 ||||  L2, DMA,    140(   320),    121(   289),   40(   64),   5000(  20480),   0,     d800 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   40(   64),   5000(  20480),   0,   256800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  12(    Conv) [12, 12] --[64 x 20 x  20] => [32 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[11 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d8ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,       6a 
  WT: DDR, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,     7800 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,     7000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   20(   32),   1800(   6144),   0,   297800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  13(    Conv) [13, 13] --[64 x 20 x  20] => [32 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[11 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d8ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     48ea 
  WT: DDR, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,     8080 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,     7000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   20(   32),   1800(   6144),   0,   294800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  14(    Conv) [14, 14] --[32 x 20 x  20] => [32 x 20 x  20] *** [32] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[13 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     48ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   20(   32),   3800(  14336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     916a 
  WT: DDR, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     8900 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     3800 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   29c900 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  15(    Conv) [15, 15] --[32 x 20 x  20] => [32 x 20 x  20] *** [32] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[14 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),   0,     916a ||||  L2, DMA,    240(   576),    240(   576),   20(   32),   4800(  18432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     916a 
  WT: DDR, DMA,    121(   289),    121(   289),   20(   32),   2480(   9344),   0,     8d80 ||||  L2, DMA,    140(   320),    121(   289),   20(   32),   2800(  10240),   0,     4800 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   20(   32),   2800(  10240),   0,   28d000 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  16( EltWise) [16, 16] --[64 x 20 x  20] => [32 x 20 x  20] *** [64] ***[ COL] ***[0, 0, 420, 420]**** [1], [1],[1] -[15 13 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     916a ||||  L2, DMA,    240(   576),    240(   576),   20(   32),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     48ea 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,     b200 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  17(    Conv) [17, 17] --[32 x 20 x  20] => [32 x 20 x  20] *** [32] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[16 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     48ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   20(   32),   3800(  14336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     916a 
  WT: DDR, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     b200 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     3800 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   29c480 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  18(    Conv) [18, 18] --[32 x 20 x  20] => [32 x 20 x  20] *** [32] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[17 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),   0,     916a ||||  L2, DMA,    240(   576),    240(   576),   20(   32),   4800(  18432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     916a 
  WT: DDR, DMA,    121(   289),    121(   289),   20(   32),   2480(   9344),   0,     b680 ||||  L2, DMA,    140(   320),    121(   289),   20(   32),   2800(  10240),   0,     4800 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   20(   32),   2800(  10240),   0,   28f800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  19( EltWise) [19, 19] --[64 x 20 x  20] => [32 x 20 x  20] *** [64] ***[ COL] ***[0, 0, 420, 420]**** [1], [1],[1] -[18 16 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     916a ||||  L2, DMA,    240(   576),    240(   576),   20(   32),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     48ea 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,     db00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  20(    Conv) [20, 20] --[32 x 20 x  20] => [32 x 20 x  20] *** [32] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[19 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     48ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   20(   32),   3800(  14336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     916a 
  WT: DDR, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     db00 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     3800 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   29cd80 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  21(    Conv) [21, 21] --[32 x 20 x  20] => [32 x 20 x  20] *** [32] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[20 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),   0,     916a ||||  L2, DMA,    240(   576),    240(   576),   20(   32),   4800(  18432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     916a 
  WT: DDR, DMA,    121(   289),    121(   289),   20(   32),   2480(   9344),   0,     df80 ||||  L2, DMA,    140(   320),    121(   289),   20(   32),   2800(  10240),   0,     4800 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   20(   32),   2800(  10240),   0,   28a800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  22( EltWise) [22, 22] --[64 x 20 x  20] => [32 x 20 x  20] *** [64] ***[ COL] ***[0, 0, 420, 420]**** [1], [1],[1] -[21 19 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     916a ||||  L2, DMA,    240(   576),    240(   576),   20(   32),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     48ea 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,    10400 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  23(  Concat) [23, 23] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ COL] ***[0, 0, 420, 420]**** [1], [1],[1] -[22 12 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     48ea ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     916a 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    10400 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  24(    Conv) [24, 24] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[23 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     916a ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,       6a 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    10400 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,     7000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   281800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  25(    Conv) [25, 25] --[64 x 20 x  20] => [128 x 10 x  10] *** [64] ***[ROW_L] ***[22, 22, 420, 442]**** [1], [1],[1] -[24 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),   0,       6a ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     c174 
  WT: DDR, DMA_ONCE,    241(   577),    241(   577),   80(  128),  12080(  73856),   0,    11480 ||||  L2, DMA_ONCE,    2c0(   704),    241(   577),   80(  128),  16000(  90112),   0,    52000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  26(    Conv) [26, 26] --[128 x 10 x  10] => [64 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[25 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     c174 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     90f4 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    23500 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,     6000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   269800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  27(    Conv) [27, 27] --[128 x 10 x  10] => [64 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[25 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     c174 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     c174 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    25580 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,     6000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   26f800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  28(    Conv) [28, 28] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[27 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     c174 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     f1f4 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    27600 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,     3000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   27e800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  29(    Conv) [29, 29] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[24, 64, 69, 133]**** [1], [1],[1] -[28 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,     f1f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     f1f4 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    28680 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     3000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   1c1800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  30( EltWise) [30, 30] --[128 x 10 x  10] => [64 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 110, 110]**** [1], [1],[1] -[29 27 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     f1f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     c174 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    31700 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  31(    Conv) [31, 31] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[30 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     c174 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     f1f4 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    31700 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,     3000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   266800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  32(    Conv) [32, 32] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[24, 64, 69, 133]**** [1], [1],[1] -[31 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,     f1f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     f1f4 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    32780 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     3000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   1ab800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  33( EltWise) [33, 33] --[128 x 10 x  10] => [64 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 110, 110]**** [1], [1],[1] -[32 30 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     f1f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     c174 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    3b800 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  34(    Conv) [34, 34] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[33 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     c174 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     f1f4 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    3b800 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,     3000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   26c800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  35(    Conv) [35, 35] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[24, 64, 69, 133]**** [1], [1],[1] -[34 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,     f1f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     f1f4 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    3c880 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     3000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   1b6800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  36( EltWise) [36, 36] --[128 x 10 x  10] => [64 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 110, 110]**** [1], [1],[1] -[35 33 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     f1f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     c174 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    45900 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  37(  Concat) [37, 37] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 110, 110]**** [1], [1],[1] -[36 26 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     c174 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     f1f4 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    45900 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  38(    Conv) [38, 38] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[37 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     f1f4 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     a6f4 
  WT: DDR, DMA_ONCE,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    45900 ||||  L2, DMA_ONCE,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    68000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  39(    Conv) [39, 39] --[128 x 10 x  10] => [256 x 5 x  5] *** [128] ***[ROW_L] ***[12, 12, 110, 122]**** [1], [1],[1] -[38 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   0,     a6f4 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,    10779 
  WT: DDR, DMA,    481(  1153),    481(  1153),  100(  256),  48100( 295168),   0,    49980 ||||  L2, DMA,    4c0(  1216),    481(  1153),  100(  256),  4c000( 311296),   0,     6000 
 STG:MSMC, DMA_ONCE,    4c0(  1216),    4c0(  1216),  100(  256),  4c000( 311296),   0,    28800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  40(    Conv) [40, 40] --[256 x 5 x  5] => [128 x 5 x  5] *** [256] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[39 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,    10779 ||||  L2, DMA,     1e(    30),     1e(    30),  100(  256),   1e00(   7680),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,     90f9 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,    91a80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,     1e00 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,   202800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  41(    Pool) [41, 41] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ COL] ***[0, 0, 43, 43]**** [1], [1],[1] -[40 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   0,     90f9 ||||  L2, DMA,     2b(    43),     2b(    43),   80(  128),   1580(   5504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    10779 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    99b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  1]
------  42(    Pool) [42, 42] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ COL] ***[0, 0, 43, 43]**** [1], [1],[1] -[41 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   0,    10779 ||||  L2, DMA,     2b(    43),     2b(    43),   80(  128),   1580(   5504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    10779 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    99b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  1]
------  43(    Pool) [43, 43] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ COL] ***[0, 0, 43, 43]**** [1], [1],[1] -[42 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   0,    10779 ||||  L2, DMA,     2b(    43),     2b(    43),   80(  128),   1580(   5504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    11d79 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    99b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  44(    Pool) [44, 44] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ COL] ***[0, 0, 43, 43]**** [1], [1],[1] -[43 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   0,    11d79 ||||  L2, DMA,     2b(    43),     2b(    43),   80(  128),   1580(   5504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    11d79 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    99b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  1]
------  45(    Pool) [45, 45] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ COL] ***[0, 0, 43, 43]**** [1], [1],[1] -[44 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   0,    11d79 ||||  L2, DMA,     2b(    43),     2b(    43),   80(  128),   1580(   5504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    13379 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    99b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  46(    Pool) [46, 46] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ COL] ***[0, 0, 43, 43]**** [1], [1],[1] -[45 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   0,    13379 ||||  L2, DMA,     2b(    43),     2b(    43),   80(  128),   1580(   5504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    13379 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    99b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  0],  To fill zero OUT: [ 0,  0]
------  47(  Concat) [47, 47] --[512 x 5 x  5] => [512 x 5 x  5] *** [512] ***[ COL] ***[0, 0, 30, 30]**** [4], [1],[4] -[40 42 44 46 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,     90f9 ||||  L2, DMA,     2b(    43),     2b(    43),  100(  256),   2b00(  11008),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),  200(  512),   5680(  22144),   7,    14979 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,    99b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  48(    Conv) [48, 48] --[512 x 5 x  5] => [256 x 5 x  5] *** [512] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[47 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  200(  512),   5680(  22144),   7,    14979 ||||  L2, DMA,     1e(    30),     1e(    30),  200(  512),   3c00(  15360),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,    10779 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,    99b00 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,     3c00 
 STG:MSMC, DMA_ONCE,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,    e6800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  49(    Conv) [49, 49] --[256 x 5 x  5] => [128 x 5 x  5] *** [256] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[48 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,    10779 ||||  L2, DMA,     1e(    30),     1e(    30),  100(  256),   1e00(   7680),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,     90f9 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,    b9c00 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,     1e00 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,   20c800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  50(    Conv) [50, 50] --[256 x 5 x  5] => [128 x 5 x  5] *** [256] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[48 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,    10779 ||||  L2, DMA,     1e(    30),     1e(    30),  100(  256),   1e00(   7680),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    10779 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,    c1c80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,     1e00 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,   1f8800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  51(    Conv) [51, 51] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[50 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    10779 ||||  L2, DMA,     1e(    30),     1e(    30),   80(  128),    f00(   3840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    10779 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    c9d00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,      f00 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,   234800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  52(    Conv) [52, 52] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ROW_L] ***[0, 0, 43, 43]**** [1], [1],[1] -[51 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   0,    10779 ||||  L2, DMA,     2b(    43),     2b(    43),   80(  128),   1580(   5504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    10779 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,    cdd80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     1580 
 STG:MSMC, DMA_ONCE,    4c0(  1216),    4c0(  1216),   80(  128),  26000( 155648),   0,    74800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  53(  Concat) [53, 53] --[256 x 5 x  5] => [256 x 5 x  5] *** [256] ***[ COL] ***[0, 0, 30, 30]**** [1], [1],[1] -[52 49 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,    10779 ||||  L2, DMA,     2b(    43),     2b(    43),  100(  256),   2b00(  11008),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,    11d79 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,    f1e00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  54(    Conv) [54, 54] --[256 x 5 x  5] => [256 x 5 x  5] *** [256] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[53 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,    11d79 ||||  L2, DMA,     1e(    30),     1e(    30),  100(  256),   1e00(   7680),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,    107a3 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,    f1e00 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     1e00 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,   10a800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  55(    Conv) [55, 55] --[256 x 5 x  5] => [128 x 5 x  5] *** [256] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[54 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,    107a3 ||||  L2, DMA,     1e(    30),     1e(    30),  100(  256),   1e00(   7680),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,     90f9 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   101f00 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,     1e00 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,   216800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  56(  Resize) [56, 56] --[128 x 5 x  5] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 49, 43]**** [1], [1],[1] -[55 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   0,     90f9 ||||  L2, DMA,     31(    49),     31(    49),   80(  128),   1880(   6272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,    10774 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   109f80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  57(  Concat) [57, 57] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ COL] ***[0, 0, 110, 110]**** [1], [1],[1] -[56 38 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,    10774 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    167f4 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   109f80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  58(    Conv) [58, 58] --[256 x 10 x  10] => [64 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[57 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    167f4 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     a6f4 
  WT: DDR, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   109f80 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,     c000 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   40(   64),   5000(  20480),   0,   24c800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  59(    Conv) [59, 59] --[256 x 10 x  10] => [64 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[57 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),  100(  256),   c080(  49280),   c,    167f4 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     d774 
  WT: DDR, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   10e000 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,     c000 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   40(   64),   5000(  20480),   0,   251800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  60(    Conv) [60, 60] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[59 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     d774 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     d774 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   112080 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,     3000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   272800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  61(    Conv) [61, 61] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[24, 64, 69, 133]**** [1], [1],[1] -[60 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,     d774 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     d774 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   113100 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     3000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   132800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  62(  Concat) [62, 62] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 110, 110]**** [1], [1],[1] -[61 58 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     d774 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,    107f4 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   11c180 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  63(    Conv) [63, 63] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[62 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,    107f4 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     a6f4 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   11c180 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,     6000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,   23a800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  64(    Conv) [64, 64] --[128 x 10 x  10] => [64 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[63 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     a6f4 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     a6f4 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,   120200 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,     6000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   287800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  65(  Resize) [65, 65] --[64 x 10 x  10] => [64 x 20 x  20] *** [64] ***[ COL] ***[0, 0, 133, 122]**** [1], [1],[1] -[64 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,     a6f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d76a 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   122280 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  66(  Concat) [66, 66] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ COL] ***[0, 0, 420, 420]**** [1], [1],[1] -[65 24 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d76a ||||  L2, DMA,    240(   576),    240(   576),   80(  128),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,    167ea 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   122280 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  67(    Conv) [67, 67] --[128 x 20 x  20] => [32 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[66 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,    167ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   80(  128),   e000(  57344),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,       6a 
  WT: DDR, DMA,     81(   129),     81(   129),   20(   32),   1080(   4224),   0,   122280 ||||  L2, DMA,     c0(   192),     81(   129),   20(   32),   1800(   6144),   0,     e000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   20(   32),   1800(   6144),   0,   299000 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  68(    Conv) [68, 68] --[128 x 20 x  20] => [32 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[66 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,    167ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   80(  128),   e000(  57344),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     d76a 
  WT: DDR, DMA_ONCE,     81(   129),     81(   129),   20(   32),   1080(   4224),   0,   123300 ||||  L2, DMA_ONCE,     c0(   192),     81(   129),   20(   32),   1800(   6144),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  69(    Conv) [69, 69] --[32 x 20 x  20] => [32 x 20 x  20] *** [32] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[68 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     d76a ||||  L2, DMA,    1c0(   448),    1c0(   448),   20(   32),   3800(  14336),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     d76a 
  WT: DDR, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   124380 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,     3800 
 STG:MSMC, DMA_ONCE,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   29c000 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  70(    Conv) [70, 70] --[32 x 20 x  20] => [32 x 20 x  20] *** [32] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[69 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),   0,     d76a ||||  L2, DMA,    240(   576),    240(   576),   20(   32),   4800(  18432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     d76a 
  WT: DDR, DMA,    121(   289),    121(   289),   20(   32),   2480(   9344),   0,   124800 ||||  L2, DMA,    140(   320),    121(   289),   20(   32),   2800(  10240),   0,     4800 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   20(   32),   2800(  10240),   0,   292000 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  71(  Concat) [71, 71] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ COL] ***[0, 0, 420, 420]**** [1], [1],[1] -[70 67 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   20(   32),   4880(  18560),  16,     d76a ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,    11fea 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   126c80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  72(    Conv) [72, 72] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[71 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,    11fea ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,       6a 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   126c80 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,     7000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   260800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  73(    Conv) [73, 73] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[72 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,       6a ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d76a 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   127d00 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,     7000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   263800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  74(    Conv) [74, 74] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[73 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),   0,     d76a ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,    167ea 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   128d80 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     9000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   13d800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  75(    Conv) [75, 75] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[74 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),   0,    167ea ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,    167ea 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   131e00 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     9000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   148800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  76(    Conv) [76, 76] --[64 x 20 x  20] => [1 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[75 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,    167ea ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),    1(    1),    300(    768),  16,    167ea 
  WT: DDR, DMA_ONCE,     41(    65),     41(    65),    1(    1),     80(    128),   0,   13ae80 ||||  L2, DMA_ONCE,     c0(   192),     41(    65),    1(    1),    100(    256),   0,    6fb00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  77(    Conv) [77, 77] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[73 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),   0,     d76a ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d76a 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   13af00 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     9000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   153800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  78(    Conv) [78, 78] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[77 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),   0,     d76a ||||  L2, DMA,    240(   576),    240(   576),   40(   64),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d76a 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   143f80 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     9000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   15e800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  80(    Conv) [79, 80] --[64 x 20 x  20] => [1 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[78 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d76a ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),    1(    1),    300(    768),  16,    16aea 
  WT: DDR, DMA,     41(    65),     41(    65),    1(    1),     80(    128),   0,   14d000 ||||  L2, DMA,     c0(   192),     41(    65),    1(    1),    100(    256),   0,     7000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),    1(    1),    100(    256),   0,   29e580 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  79(    Conv) [80, 79] --[64 x 20 x  20] => [4 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[78 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),  16,     d76a ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),    4(    4),    980(   2432),  16,     e2aa 
  WT: DDR, DMA,     41(    65),     41(    65),    4(    4),    180(    384),   0,   14d080 ||||  L2, DMA,     c0(   192),     41(    65),    4(    4),    300(    768),   0,     7000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),    4(    4),    300(    768),   0,   29d680 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  81(  Concat) [81, 81] --[6 x 20 x  20] => [6 x 20 x  20] *** [6] ***[ COL] ***[0, 0, 420, 420]**** [6], [1],[6] -[79 80 76 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),    4(    4),    980(   2432),  16,     e2aa ||||  L2, DMA,    240(   576),    240(   576),    2(    2),    480(   1152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    190(   400),    6(    6),    b00(   2816),   0,     d700 
  WT: DDR, DMA,      0(     0),      0(     0),   48(   72),      0(      0),   0,   14d200 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  82(    Conv) [82, 82] --[64 x 20 x  20] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[22, 22, 420, 442]**** [1], [1],[1] -[72 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   40(   64),   9080(  36992),   0,       6a ||||  L2, DMA,    1c0(   448),    1c0(   448),   40(   64),   7000(  28672),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     65(   101),   40(   64),   3080(  12416),   0,     e200 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   14d200 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     7000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   169800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  83(  Concat) [83, 83] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 100, 100]**** [1], [1],[1] -[82 64 ]---
  IN:MSMC, DMA,     c0(   192),     65(   101),   40(   64),   3080(  12416),   0,     e200 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,       74 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   156280 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  84(    Conv) [84, 84] --[128 x 10 x  10] => [64 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[83 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,       74 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     a6f4 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,   156280 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,     6000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   275800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  85(    Conv) [85, 85] --[128 x 10 x  10] => [64 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[83 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,       74 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,       74 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,   158300 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,     6000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   278800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  86(    Conv) [86, 86] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[85 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,       74 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,       74 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   15a380 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,     3000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   27b800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  87(    Conv) [87, 87] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[24, 64, 69, 133]**** [1], [1],[1] -[86 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,       74 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,       74 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   15b400 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     3000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   174800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  88(  Concat) [88, 88] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 110, 110]**** [1], [1],[1] -[87 84 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,       74 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     e274 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   164480 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  89(    Conv) [89, 89] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[88 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,     e274 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,       74 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   164480 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,     6000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,   246800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  90(    Conv) [90, 90] --[128 x 10 x  10] => [64 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[89 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   c,       74 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     a6f4 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,   168500 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,     6000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,   284800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  91(    Conv) [91, 91] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[24, 64, 69, 133]**** [1], [1],[1] -[90 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,     a6f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     e274 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   16a580 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     3000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   17f800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  92(    Conv) [92, 92] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[24, 64, 69, 133]**** [1], [1],[1] -[91 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,     e274 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     e274 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   173600 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     3000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   18a800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  93(    Conv) [93, 93] --[64 x 10 x  10] => [1 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[92 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     e274 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),    1(    1),    180(    384),   c,     60f4 
  WT: DDR, DMA,     41(    65),     41(    65),    1(    1),     80(    128),   0,   17c680 ||||  L2, DMA,     c0(   192),     41(    65),    1(    1),    100(    256),   0,     3000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),    1(    1),    100(    256),   0,   29e880 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  94(    Conv) [94, 94] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[24, 64, 69, 133]**** [1], [1],[1] -[90 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,     a6f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     a6f4 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   17c700 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     3000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   195800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  95(    Conv) [95, 95] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[24, 64, 69, 133]**** [1], [1],[1] -[94 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   0,     a6f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     a6f4 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   185780 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,     3000 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   1a0800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  97(    Conv) [96, 97] --[64 x 10 x  10] => [1 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[95 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     a6f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),    1(    1),    180(    384),   c,     6274 
  WT: DDR, DMA,     41(    65),     41(    65),    1(    1),     80(    128),   0,   18e800 ||||  L2, DMA,     c0(   192),     41(    65),    1(    1),    100(    256),   0,     3000 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),    1(    1),    100(    256),   0,   29e680 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  96(    Conv) [97, 96] --[64 x 10 x  10] => [4 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 110, 110]**** [1], [1],[1] -[95 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   40(   64),   3080(  12416),   c,     a6f4 ||||  L2, DMA,     c0(   192),     c0(   192),   40(   64),   3000(  12288),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     85(   133),    4(    4),    380(    896),   c,     68f4 
  WT: DDR, DMA_ONCE,     41(    65),     41(    65),    4(    4),    180(    384),   0,   18e880 ||||  L2, DMA_ONCE,     c0(   192),     41(    65),    4(    4),    300(    768),   0,    6f800 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  98(  Concat) [98, 98] --[6 x 10 x  10] => [6 x 10 x  10] *** [6] ***[ COL] ***[0, 0, 110, 110]**** [6], [1],[6] -[96 97 93 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),    4(    4),    380(    896),   c,     68f4 ||||  L2, DMA,     c0(   192),     c0(   192),    2(    2),    180(    384),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     64(   100),    6(    6),    500(   1280),   0,     6380 
  WT: DDR, DMA,      0(     0),      0(     0),   48(   72),      0(      0),   0,   18ea00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  99(    Conv) [99, 99] --[128 x 10 x  10] => [128 x 5 x  5] *** [128] ***[ROW_L] ***[12, 12, 110, 122]**** [1], [1],[1] -[89 ]---
  IN:MSMC, DMA,     c0(   192),     85(   133),   80(  128),   6080(  24704),   0,       74 ||||  L2, DMA,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     1a(    26),     1a(    26),   80(  128),    d80(   3456),   0,     6880 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   18ea00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     6000 
 STG:MSMC, DMA_ONCE,    4c0(  1216),    4c0(  1216),   80(  128),  26000( 155648),   0,    9a800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  100(  Concat) [100, 100] --[256 x 5 x  5] => [256 x 5 x  5] *** [256] ***[ COL] ***[0, 0, 25, 25]**** [1], [1],[1] -[99 55 ]---
  IN:MSMC, DMA,     1a(    26),     1a(    26),   80(  128),    d80(   3456),   0,     6880 ||||  L2, DMA,     19(    25),     19(    25),  100(  256),   1900(   6400),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,     1679 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   1b2a80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  101(    Conv) [101, 101] --[256 x 5 x  5] => [128 x 5 x  5] *** [256] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[100 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,     1679 ||||  L2, DMA,     1e(    30),     1e(    30),  100(  256),   1e00(   7680),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,       79 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   1b2a80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,     1e00 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,   220800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  102(    Conv) [102, 102] --[256 x 5 x  5] => [128 x 5 x  5] *** [256] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[100 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,     1679 ||||  L2, DMA,     1e(    30),     1e(    30),  100(  256),   1e00(   7680),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,     1679 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   1bab00 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,     1e00 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,   22a800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  103(    Conv) [103, 103] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[102 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,     1679 ||||  L2, DMA,     1e(    30),     1e(    30),   80(  128),    f00(   3840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,     1679 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   1c2b80 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,      f00 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),   80(  128),   6000(  24576),   0,   240800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  104(    Conv) [104, 104] --[128 x 5 x  5] => [128 x 5 x  5] *** [128] ***[ROW_L] ***[0, 0, 43, 43]**** [1], [1],[1] -[103 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   0,     1679 ||||  L2, DMA,     2b(    43),     2b(    43),   80(  128),   1580(   5504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,     1679 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   1c6c00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,     1580 
 STG:MSMC, DMA_ONCE,    4c0(  1216),    4c0(  1216),   80(  128),  26000( 155648),   0,    c0800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  105(  Concat) [105, 105] --[256 x 5 x  5] => [256 x 5 x  5] *** [256] ***[ COL] ***[0, 0, 30, 30]**** [1], [1],[1] -[104 101 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   80(  128),   1600(   5632),   7,     1679 ||||  L2, DMA,     2b(    43),     2b(    43),  100(  256),   2b00(  11008),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,     2c79 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   1eac80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  106(    Conv) [106, 106] --[256 x 5 x  5] => [256 x 5 x  5] *** [256] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[105 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,     2c79 ||||  L2, DMA,     1e(    30),     1e(    30),  100(  256),   1e00(   7680),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,       79 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   1eac80 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     1e00 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,   11e800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  107(    Conv) [107, 107] --[256 x 5 x  5] => [64 x 5 x  5] *** [256] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[106 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),  100(  256),   2b80(  11136),   7,       79 ||||  L2, DMA,     1e(    30),     1e(    30),  100(  256),   1e00(   7680),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   7,       79 
  WT: DDR, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   1fad80 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,     1e00 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),   40(   64),   5000(  20480),   0,   25b800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  108(    Conv) [108, 108] --[64 x 5 x  5] => [64 x 5 x  5] *** [64] ***[ROW_L] ***[0, 0, 43, 43]**** [1], [1],[1] -[107 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   0,       79 ||||  L2, DMA,     2b(    43),     2b(    43),   40(   64),    b00(   2816),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   7,      bf9 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   1fee00 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,      b00 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   1cc800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  109(    Conv) [109, 109] --[64 x 5 x  5] => [64 x 5 x  5] *** [64] ***[ROW_L] ***[0, 0, 43, 43]**** [1], [1],[1] -[108 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   0,      bf9 ||||  L2, DMA,     2b(    43),     2b(    43),   40(   64),    b00(   2816),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   7,      bf9 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   207e80 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,      b00 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   1d7800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  110(    Conv) [110, 110] --[64 x 5 x  5] => [1 x 5 x  5] *** [64] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[109 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   7,      bf9 ||||  L2, DMA,     1e(    30),     1e(    30),   40(   64),    780(   1920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),    1(    1),    100(    256),   7,      bf9 
  WT: DDR, DMA,     41(    65),     41(    65),    1(    1),     80(    128),   0,   210f00 ||||  L2, DMA,     c0(   192),     41(    65),    1(    1),    100(    256),   0,      780 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),    1(    1),    100(    256),   0,   29e480 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  111(    Conv) [111, 111] --[64 x 5 x  5] => [64 x 5 x  5] *** [64] ***[ROW_L] ***[0, 0, 43, 43]**** [1], [1],[1] -[107 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   0,       79 ||||  L2, DMA,     2b(    43),     2b(    43),   40(   64),    b00(   2816),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   7,       79 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   210f80 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,      b00 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   1e2800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  112(    Conv) [112, 112] --[64 x 5 x  5] => [64 x 5 x  5] *** [64] ***[ROW_L] ***[0, 0, 43, 43]**** [1], [1],[1] -[111 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   0,       79 ||||  L2, DMA,     2b(    43),     2b(    43),   40(   64),    b00(   2816),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   7,       79 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   21a000 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,      b00 
 STG:MSMC, DMA_ONCE,    2c0(   704),    2c0(   704),   40(   64),   b000(  45056),   0,   1ed800 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  114(    Conv) [113, 114] --[64 x 5 x  5] => [1 x 5 x  5] *** [64] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[112 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   7,       79 ||||  L2, DMA,     1e(    30),     1e(    30),   40(   64),    780(   1920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),    1(    1),    100(    256),   7,      cf9 
  WT: DDR, DMA,     41(    65),     41(    65),    1(    1),     80(    128),   0,   223080 ||||  L2, DMA,     c0(   192),     41(    65),    1(    1),    100(    256),   0,      780 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),    1(    1),    100(    256),   0,   29e780 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  113(    Conv) [114, 113] --[64 x 5 x  5] => [4 x 5 x  5] *** [64] ***[ROW_L] ***[0, 0, 30, 30]**** [1], [1],[1] -[112 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),   40(   64),    b80(   2944),   7,       79 ||||  L2, DMA,     1e(    30),     1e(    30),   40(   64),    780(   1920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     2b(    43),     2b(    43),    4(    4),    180(    384),   7,      1fc 
  WT: DDR, DMA,     41(    65),     41(    65),    4(    4),    180(    384),   0,   223100 ||||  L2, DMA,     c0(   192),     41(    65),    4(    4),    300(    768),   0,      780 
 STG:MSMC, DMA_ONCE,     c0(   192),     c0(   192),    4(    4),    300(    768),   0,   29d980 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  115(  Concat) [115, 115] --[6 x 5 x  5] => [6 x 5 x  5] *** [6] ***[ COL] ***[0, 0, 30, 30]**** [6], [1],[6] -[113 114 110 ]---
  IN:MSMC, DMA,     2b(    43),     2b(    43),    4(    4),    180(    384),   7,      1fc ||||  L2, DMA,     2b(    43),     2b(    43),    2(    2),     80(    128),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     19(    25),     19(    25),    6(    6),    180(    384),   0,        0 
  WT: DDR, DMA,      0(     0),      0(     0),   48(   72),      0(      0),   0,   223280 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  116(DetectionOutput) [116, 116] --[6 x 20 x  20] => [1 x 1404 x  1] *** [6] ***[ COL] ***[0, 0, 400, 400]**** [1], [1],[1] -[81 98 115 ]---
  IN:MSMC, DMA,    1c0(   448),    190(   400),    6(    6),    b00(   2816),   0,     d700 ||||  L2, DMA,    1c0(   448),    1c0(   448),    6(    6),    a80(   2688),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1640(  5696),   15f0(  5616),    1(    1),   1700(   5888),   0,      180 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   223280 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  117(ODOutputReformat) [117, 117] --[1 x 1404 x  1] => [1 x 6 x  200] *** [1] ***[ COL] ***[0, 0, 1404, 1404]**** [1], [1],[1] -[116 ]---
  IN:MSMC, DMA,   1640(  5696),   15f0(  5616),    1(    1),   1700(   5888),   0,      180 ||||  L2, DMA,    5c0(  1472),    5c0(  1472),    1(    1),    600(   1536),   0,        0 
 OUT:MSMC,  NA,   12c0(  4800),      0(     0),    1(    1),   1300(   4864),   0,        0 |||| DDR, DMA,   12c0(  4800),   12c0(  4800),    1(    1),   1700(   5888),   0,   223280 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   223280 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  118(    Data) [118, 0] --[1 x 6 x  200] => [0 x 0 x  0] *** [1] ***[FRAME] ***[0, 0, 1200, 1200]**** [1], [1],[1] -[117 ]---
  IN: DDR, DMA,   12c0(  4800),   12c0(  4800),    1(    1),   1700(   5888),   0,   223280 ||||  L2, DMA,   1640(  5696),    4b0(  1200),    1(    1),   1700(   5888),   0, ffffffff 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, CPU,   65e4( 26084),      0(     0),    0(    0),  13600(  79360),   0,   2232de 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   223280 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
