# Proyecto SoC ‚Äì FPGA BlackIce 8.2

Este proyecto implementa un sistema embebido sobre FPGA utilizando el flujo de dise√±o de [herramienta o entorno que uses, ej: Icestorm/Yosys/NextPNR]. El m√≥dulo desarrollado cumple funciones espec√≠ficas de procesamiento y se comunica con aplicaciones externas como [MQTT, Chuck, etc.], integr√°ndose en un sistema m√°s amplio.

---

##  Requerimientos Funcionales

> Describir brevemente qu√© debe hacer el m√≥dulo (entradas, salidas, comportamiento esperado).

---

##  Diagrama ASM / M√°quina de Estados / Diagrama de Flujo

> Inserta aqu√≠ una imagen o enlace al diagrama ASM o de estados.

`[Espacio para gr√°fica]`

---

##  Diagrama RTL

> Incluye una representaci√≥n del RTL del sistema completo y del m√≥dulo espec√≠fico.

- Comando utilizado: `make rtl`  
- Para m√≥dulo espec√≠fico: `make rtl top=modulo_especifico`

`[Espacio para gr√°fica RTL principal]`  
`[Espacio para gr√°fica RTL del m√≥dulo]`

---

##  Simulaci√≥n del Dise√±o

> Resultado de simulaciones utilizando `verilog-gtkwave` o video del entorno Digital.

- Comando: `make sim`
- Enlace al video de simulaci√≥n (YouTube):  
`[Enlace a YouTube]`

---

##  Logs de S√≠ntesis y Place & Route

> Se analizan los archivos `log-pnr` y `log-syn` generados por los comandos:

- `make log-syn`
- `make log-pnr`

Incluye:
- Recursos utilizados (LUTs, FFs, BRAM, etc.)
- Warnings relevantes y c√≥mo fueron tratados

`[Fragmento del log o imagen]`

---

##  Interacci√≥n con Aplicaciones Externas

> Descripci√≥n de c√≥mo se comunica este dise√±o con otras plataformas o aplicaciones (MQTT, Chuck, etc.).

- Protocolo utilizado
- Flujo de datos
- Comandos espec√≠ficos, si aplica

---

## üì¶ Archivos Incluidos

- Archivos fuente del SoC (`.v`)
- Scripts de simulaci√≥n
- Logs y resultados de s√≠ntesis
- Im√°genes y diagramas

---

##  Video Explicativo

> Video con explicaci√≥n completa del flujo de dise√±o, implementaci√≥n y pruebas.

`[Enlace a YouTube]`

---

##  Contexto del Proyecto y Arquitectura General

> Breve explicaci√≥n sobre el objetivo del proyecto, la arquitectura general del sistema y c√≥mo se integra el m√≥dulo en ella.

`[Espacio para incluir imagen general del SoC o arquitectura]`

---

> *Este archivo forma parte de la entrega final del proyecto de dise√±o digital sobre FPGA con enfoque SoC. Todos los resultados han sido generados usando herramientas de c√≥digo abierto.*

