Analysis & Synthesis report for top_level_transmission_e
Sun Jun 19 21:14:35 2022
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. State Machine - |top_level_transmission_e|uart_tx_e:tx_ut|state_s
  9. State Machine - |top_level_transmission_e|morse_decoder_e:decoder_ut|state_s
 10. Registers Removed During Synthesis
 11. General Register Statistics
 12. Inverted Register Statistics
 13. Multiplexer Restructuring Statistics (Restructuring Performed)
 14. Port Connectivity Checks: "clock_divider_e:clock_divider_ut"
 15. Post-Synthesis Netlist Statistics for Top Partition
 16. Elapsed Time Per Partition
 17. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sun Jun 19 21:14:35 2022       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; top_level_transmission_e                    ;
; Top-level Entity Name              ; top_level_transmission_e                    ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 309                                         ;
;     Total combinational functions  ; 301                                         ;
;     Dedicated logic registers      ; 199                                         ;
; Total registers                    ; 199                                         ;
; Total pins                         ; 5                                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                          ;
+------------------------------------------------------------------+--------------------------+--------------------------+
; Option                                                           ; Setting                  ; Default Value            ;
+------------------------------------------------------------------+--------------------------+--------------------------+
; Device                                                           ; 10M08DAU324C8G           ;                          ;
; Top-level entity name                                            ; top_level_transmission_e ; top_level_transmission_e ;
; Family name                                                      ; MAX 10                   ; Cyclone V                ;
; Use smart compilation                                            ; Off                      ; Off                      ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                       ; On                       ;
; Enable compact report table                                      ; Off                      ; Off                      ;
; Restructure Multiplexers                                         ; Auto                     ; Auto                     ;
; Create Debugging Nodes for IP Cores                              ; Off                      ; Off                      ;
; Preserve fewer node names                                        ; On                       ; On                       ;
; Intel FPGA IP Evaluation Mode                                    ; Enable                   ; Enable                   ;
; Verilog Version                                                  ; Verilog_2001             ; Verilog_2001             ;
; VHDL Version                                                     ; VHDL_1993                ; VHDL_1993                ;
; State Machine Processing                                         ; Auto                     ; Auto                     ;
; Safe State Machine                                               ; Off                      ; Off                      ;
; Extract Verilog State Machines                                   ; On                       ; On                       ;
; Extract VHDL State Machines                                      ; On                       ; On                       ;
; Ignore Verilog initial constructs                                ; Off                      ; Off                      ;
; Iteration limit for constant Verilog loops                       ; 5000                     ; 5000                     ;
; Iteration limit for non-constant Verilog loops                   ; 250                      ; 250                      ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                       ; On                       ;
; Infer RAMs from Raw Logic                                        ; On                       ; On                       ;
; Parallel Synthesis                                               ; On                       ; On                       ;
; DSP Block Balancing                                              ; Auto                     ; Auto                     ;
; NOT Gate Push-Back                                               ; On                       ; On                       ;
; Power-Up Don't Care                                              ; On                       ; On                       ;
; Remove Redundant Logic Cells                                     ; Off                      ; Off                      ;
; Remove Duplicate Registers                                       ; On                       ; On                       ;
; Ignore CARRY Buffers                                             ; Off                      ; Off                      ;
; Ignore CASCADE Buffers                                           ; Off                      ; Off                      ;
; Ignore GLOBAL Buffers                                            ; Off                      ; Off                      ;
; Ignore ROW GLOBAL Buffers                                        ; Off                      ; Off                      ;
; Ignore LCELL Buffers                                             ; Off                      ; Off                      ;
; Ignore SOFT Buffers                                              ; On                       ; On                       ;
; Limit AHDL Integers to 32 Bits                                   ; Off                      ; Off                      ;
; Optimization Technique                                           ; Balanced                 ; Balanced                 ;
; Carry Chain Length                                               ; 70                       ; 70                       ;
; Auto Carry Chains                                                ; On                       ; On                       ;
; Auto Open-Drain Pins                                             ; On                       ; On                       ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                      ; Off                      ;
; Auto ROM Replacement                                             ; On                       ; On                       ;
; Auto RAM Replacement                                             ; On                       ; On                       ;
; Auto DSP Block Replacement                                       ; On                       ; On                       ;
; Auto Shift Register Replacement                                  ; Auto                     ; Auto                     ;
; Allow Shift Register Merging across Hierarchies                  ; Auto                     ; Auto                     ;
; Auto Clock Enable Replacement                                    ; On                       ; On                       ;
; Strict RAM Replacement                                           ; Off                      ; Off                      ;
; Allow Synchronous Control Signals                                ; On                       ; On                       ;
; Force Use of Synchronous Clear Signals                           ; Off                      ; Off                      ;
; Auto RAM Block Balancing                                         ; On                       ; On                       ;
; Auto RAM to Logic Cell Conversion                                ; Off                      ; Off                      ;
; Auto Resource Sharing                                            ; Off                      ; Off                      ;
; Allow Any RAM Size For Recognition                               ; Off                      ; Off                      ;
; Allow Any ROM Size For Recognition                               ; Off                      ; Off                      ;
; Allow Any Shift Register Size For Recognition                    ; Off                      ; Off                      ;
; Use LogicLock Constraints during Resource Balancing              ; On                       ; On                       ;
; Ignore translate_off and synthesis_off directives                ; Off                      ; Off                      ;
; Timing-Driven Synthesis                                          ; On                       ; On                       ;
; Report Parameter Settings                                        ; On                       ; On                       ;
; Report Source Assignments                                        ; On                       ; On                       ;
; Report Connectivity Checks                                       ; On                       ; On                       ;
; Ignore Maximum Fan-Out Assignments                               ; Off                      ; Off                      ;
; Synchronization Register Chain Length                            ; 2                        ; 2                        ;
; Power Optimization During Synthesis                              ; Normal compilation       ; Normal compilation       ;
; HDL message level                                                ; Level2                   ; Level2                   ;
; Suppress Register Optimization Related Messages                  ; Off                      ; Off                      ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000                     ; 5000                     ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000                     ; 5000                     ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                      ; 100                      ;
; Clock MUX Protection                                             ; On                       ; On                       ;
; Auto Gated Clock Conversion                                      ; Off                      ; Off                      ;
; Block Design Naming                                              ; Auto                     ; Auto                     ;
; SDC constraint protection                                        ; Off                      ; Off                      ;
; Synthesis Effort                                                 ; Auto                     ; Auto                     ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                       ; On                       ;
; Pre-Mapping Resynthesis Optimization                             ; Off                      ; Off                      ;
; Analysis & Synthesis Message Level                               ; Medium                   ; Medium                   ;
; Disable Register Merging Across Hierarchies                      ; Auto                     ; Auto                     ;
; Resource Aware Inference For Block RAM                           ; On                       ; On                       ;
+------------------------------------------------------------------+--------------------------+--------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                          ;
+--------------------------------------------------------+-----------------+-----------------+----------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path                       ; Used in Netlist ; File Type       ; File Name with Absolute Path                                                                             ; Library ;
+--------------------------------------------------------+-----------------+-----------------+----------------------------------------------------------------------------------------------------------+---------+
; ../../src/mc_transmission/uart_tx_e.vhd                ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/uart_tx_e.vhd                ;         ;
; ../../src/mc_transmission/uart_tx_a.vhd                ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/uart_tx_a.vhd                ;         ;
; ../../src/mc_transmission/top_level_transmission_e.vhd ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/top_level_transmission_e.vhd ;         ;
; ../../src/mc_transmission/top_level_transmission_a.vhd ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/top_level_transmission_a.vhd ;         ;
; ../../src/mc_transmission/morse_decoder_e.vhd          ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/morse_decoder_e.vhd          ;         ;
; ../../src/mc_transmission/morse_decoder_a.vhd          ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/morse_decoder_a.vhd          ;         ;
; ../../src/mc_transmission/clock_divider_e.vhd          ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/clock_divider_e.vhd          ;         ;
; ../../src/mc_transmission/clock_divider_a.vhd          ; yes             ; User VHDL File  ; D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/clock_divider_a.vhd          ;         ;
+--------------------------------------------------------+-----------------+-----------------+----------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 309         ;
;                                             ;             ;
; Total combinational functions               ; 301         ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 81          ;
;     -- 3 input functions                    ; 16          ;
;     -- <=2 input functions                  ; 204         ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 179         ;
;     -- arithmetic mode                      ; 122         ;
;                                             ;             ;
; Total registers                             ; 199         ;
;     -- Dedicated logic registers            ; 199         ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 5           ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 0           ;
;                                             ;             ;
; Maximum fan-out node                        ; clk_i~input ;
; Maximum fan-out                             ; 199         ;
; Total fan-out                               ; 1419        ;
; Average fan-out                             ; 2.78        ;
+---------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                               ;
+---------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node            ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; ADC blocks ; Full Hierarchy Name                                        ; Entity Name              ; Library Name ;
+---------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+------------------------------------------------------------+--------------------------+--------------+
; |top_level_transmission_e             ; 301 (0)             ; 199 (0)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 5    ; 0            ; 0          ; |top_level_transmission_e                                  ; top_level_transmission_e ; work         ;
;    |clock_divider_e:clock_divider_ut| ; 153 (153)           ; 97 (97)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |top_level_transmission_e|clock_divider_e:clock_divider_ut ; clock_divider_e          ; work         ;
;    |morse_decoder_e:decoder_ut|       ; 57 (57)             ; 57 (57)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |top_level_transmission_e|morse_decoder_e:decoder_ut       ; morse_decoder_e          ; work         ;
;    |uart_tx_e:tx_ut|                  ; 91 (91)             ; 45 (45)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |top_level_transmission_e|uart_tx_e:tx_ut                  ; uart_tx_e                ; work         ;
+---------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------+
; State Machine - |top_level_transmission_e|uart_tx_e:tx_ut|state_s                                                ;
+-------------------+-------------------+-------------------+-----------------+------------------+-----------------+
; Name              ; state_s.stop_2_st ; state_s.stop_1_st ; state_s.data_st ; state_s.start_st ; state_s.idle_st ;
+-------------------+-------------------+-------------------+-----------------+------------------+-----------------+
; state_s.idle_st   ; 0                 ; 0                 ; 0               ; 0                ; 0               ;
; state_s.start_st  ; 0                 ; 0                 ; 0               ; 1                ; 1               ;
; state_s.data_st   ; 0                 ; 0                 ; 1               ; 0                ; 1               ;
; state_s.stop_1_st ; 0                 ; 1                 ; 0               ; 0                ; 1               ;
; state_s.stop_2_st ; 1                 ; 0                 ; 0               ; 0                ; 1               ;
+-------------------+-------------------+-------------------+-----------------+------------------+-----------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |top_level_transmission_e|morse_decoder_e:decoder_ut|state_s                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------+-----------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+-----------------+
; Name                         ; state_s.assign_out_st ; state_s.assign_bit_0_dash_st ; state_s.assign_bit_0_dot_st ; state_s.bit_0_dash_hold_st ; state_s.temp_bit_0_st ; state_s.bit_0_hold_st ; state_s.w_bit_0_st ; state_s.assign_bit_1_dash_st ; state_s.assign_bit_1_dot_st ; state_s.bit_1_dash_hold_st ; state_s.temp_bit_1_st ; state_s.bit_1_hold_st ; state_s.w_bit_1_st ; state_s.assign_bit_2_dash_st ; state_s.assign_bit_2_dot_st ; state_s.bit_2_dash_hold_st ; state_s.temp_bit_2_st ; state_s.bit_2_hold_st ; state_s.w_bit_2_st ; state_s.assign_bit_3_dash_st ; state_s.assign_bit_3_dot_st ; state_s.bit_3_dash_hold_st ; state_s.temp_bit_3_st ; state_s.bit_3_hold_st ; state_s.w_bit_3_st ; state_s.assign_bit_4_dash_st ; state_s.assign_bit_4_dot_st ; state_s.bit_4_dash_hold_st ; state_s.temp_bit_4_st ; state_s.bit_4_hold_st ; state_s.w_bit_4_st ; state_s.assign_bit_5_dash_st ; state_s.assign_bit_5_dot_st ; state_s.bit_5_dash_hold_st ; state_s.temp_bit_5_st ; state_s.bit_5_hold_st ; state_s.w_bit_5_st ; state_s.assign_bit_6_dash_st ; state_s.assign_bit_6_dot_st ; state_s.bit_6_dash_hold_st ; state_s.temp_bit_6_st ; state_s.bit_6_hold_st ; state_s.w_bit_6_st ; state_s.assign_bit_7_dash_st ; state_s.assign_bit_7_dot_st ; state_s.bit_7_dash_hold_st ; state_s.temp_bit_7_st ; state_s.bit_7_hold_st ; state_s.idle_st ;
+------------------------------+-----------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+-----------------+
; state_s.idle_st              ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0               ;
; state_s.bit_7_hold_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 1                     ; 1               ;
; state_s.temp_bit_7_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 1                     ; 0                     ; 1               ;
; state_s.bit_7_dash_hold_st   ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 1                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_7_dot_st  ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 1                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_7_dash_st ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 1                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.w_bit_6_st           ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_6_hold_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 1                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.temp_bit_6_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 1                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_6_dash_hold_st   ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 1                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_6_dot_st  ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 1                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_6_dash_st ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 1                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.w_bit_5_st           ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_5_hold_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 1                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.temp_bit_5_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 1                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_5_dash_hold_st   ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 1                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_5_dot_st  ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 1                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_5_dash_st ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 1                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.w_bit_4_st           ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_4_hold_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 1                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.temp_bit_4_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 1                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_4_dash_hold_st   ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 1                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_4_dot_st  ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 1                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_4_dash_st ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 1                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.w_bit_3_st           ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_3_hold_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 1                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.temp_bit_3_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 1                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_3_dash_hold_st   ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 1                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_3_dot_st  ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 1                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_3_dash_st ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 1                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.w_bit_2_st           ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_2_hold_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 1                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.temp_bit_2_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 1                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_2_dash_hold_st   ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 1                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_2_dot_st  ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 1                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_2_dash_st ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 1                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.w_bit_1_st           ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_1_hold_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 1                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.temp_bit_1_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 1                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_1_dash_hold_st   ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 1                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_1_dot_st  ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 1                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_1_dash_st ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 1                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.w_bit_0_st           ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_0_hold_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 0                     ; 1                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.temp_bit_0_st        ; 0                     ; 0                            ; 0                           ; 0                          ; 1                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.bit_0_dash_hold_st   ; 0                     ; 0                            ; 0                           ; 1                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_0_dot_st  ; 0                     ; 0                            ; 1                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_bit_0_dash_st ; 0                     ; 1                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
; state_s.assign_out_st        ; 1                     ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 0                  ; 0                            ; 0                           ; 0                          ; 0                     ; 0                     ; 1               ;
+------------------------------+-----------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+--------------------+------------------------------+-----------------------------+----------------------------+-----------------------+-----------------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                    ;
+-----------------------------------------------------+-----------------------------------------------------------------+
; Register name                                       ; Reason for Removal                                              ;
+-----------------------------------------------------+-----------------------------------------------------------------+
; clock_divider_e:clock_divider_ut|count_dot_s[31]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[31] ;
; clock_divider_e:clock_divider_ut|count_dot_s[30]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[30] ;
; clock_divider_e:clock_divider_ut|count_dot_s[29]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[29] ;
; clock_divider_e:clock_divider_ut|count_dot_s[28]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[28] ;
; clock_divider_e:clock_divider_ut|count_dot_s[27]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[27] ;
; clock_divider_e:clock_divider_ut|count_dot_s[26]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[26] ;
; clock_divider_e:clock_divider_ut|count_dot_s[25]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[25] ;
; clock_divider_e:clock_divider_ut|count_dot_s[24]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[24] ;
; clock_divider_e:clock_divider_ut|count_dot_s[23]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[23] ;
; clock_divider_e:clock_divider_ut|count_dot_s[22]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[22] ;
; clock_divider_e:clock_divider_ut|count_dot_s[20]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[20] ;
; clock_divider_e:clock_divider_ut|count_dot_s[17]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[17] ;
; clock_divider_e:clock_divider_ut|count_dot_s[13]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[13] ;
; clock_divider_e:clock_divider_ut|count_dot_s[12]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[12] ;
; clock_divider_e:clock_divider_ut|count_dot_s[11]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[11] ;
; clock_divider_e:clock_divider_ut|count_dot_s[8]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[8]  ;
; clock_divider_e:clock_divider_ut|count_dot_s[5]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[5]  ;
; clock_divider_e:clock_divider_ut|count_dot_s[4]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[4]  ;
; clock_divider_e:clock_divider_ut|count_dot_s[3]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[3]  ;
; clock_divider_e:clock_divider_ut|count_dot_s[2]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[2]  ;
; clock_divider_e:clock_divider_ut|count_dot_s[1]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[1]  ;
; clock_divider_e:clock_divider_ut|count_dot_s[0]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[0]  ;
; clock_divider_e:clock_divider_ut|count_dot_s[21]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[21] ;
; clock_divider_e:clock_divider_ut|count_dot_s[19]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[19] ;
; clock_divider_e:clock_divider_ut|count_dot_s[18]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[18] ;
; clock_divider_e:clock_divider_ut|count_dot_s[16]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[16] ;
; clock_divider_e:clock_divider_ut|count_dot_s[15]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[15] ;
; clock_divider_e:clock_divider_ut|count_dot_s[14]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[14] ;
; clock_divider_e:clock_divider_ut|count_dot_s[10]    ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[10] ;
; clock_divider_e:clock_divider_ut|count_dot_s[9]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[9]  ;
; clock_divider_e:clock_divider_ut|count_dot_s[7]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[7]  ;
; clock_divider_e:clock_divider_ut|count_dot_s[6]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[6]  ;
; clock_divider_e:clock_divider_ut|count_brd_s[0]     ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[0]  ;
; clock_divider_e:clock_divider_ut|count_dash_en_s[0] ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[0]  ;
; clock_divider_e:clock_divider_ut|count_dash_en_s[1] ; Merged with clock_divider_e:clock_divider_ut|count_dot_en_s[1]  ;
; Total Number of Removed Registers = 35              ;                                                                 ;
+-----------------------------------------------------+-----------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 199   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 199   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 40    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------+
; Inverted Register Statistics                                 ;
+----------------------------------------------------+---------+
; Inverted Register                                  ; Fan out ;
+----------------------------------------------------+---------+
; uart_tx_e:tx_ut|acc_count_s[3]                     ; 2       ;
; clock_divider_e:clock_divider_ut|count_dot_en_s[0] ; 6       ;
; Total number of inverted registers = 2             ;         ;
+----------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------+
; 5:1                ; 29 bits   ; 87 LEs        ; 29 LEs               ; 58 LEs                 ; Yes        ; |top_level_transmission_e|uart_tx_e:tx_ut|acc_count_s[15]       ;
; 5:1                ; 3 bits    ; 9 LEs         ; 3 LEs                ; 6 LEs                  ; Yes        ; |top_level_transmission_e|uart_tx_e:tx_ut|acc_count_s[0]        ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |top_level_transmission_e|uart_tx_e:tx_ut|Selector1             ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top_level_transmission_e|morse_decoder_e:decoder_ut|Selector3  ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top_level_transmission_e|morse_decoder_e:decoder_ut|Selector9  ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top_level_transmission_e|morse_decoder_e:decoder_ut|Selector15 ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top_level_transmission_e|morse_decoder_e:decoder_ut|Selector21 ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top_level_transmission_e|morse_decoder_e:decoder_ut|Selector27 ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top_level_transmission_e|morse_decoder_e:decoder_ut|Selector33 ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top_level_transmission_e|morse_decoder_e:decoder_ut|Selector40 ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top_level_transmission_e|morse_decoder_e:decoder_ut|Selector46 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "clock_divider_e:clock_divider_ut"                                                     ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; q2hz_o ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 5                           ;
; cycloneiii_ff         ; 199                         ;
;     CLR               ; 159                         ;
;     ENA CLR           ; 40                          ;
; cycloneiii_lcell_comb ; 301                         ;
;     arith             ; 122                         ;
;         2 data inputs ; 120                         ;
;         3 data inputs ; 2                           ;
;     normal            ; 179                         ;
;         1 data inputs ; 5                           ;
;         2 data inputs ; 79                          ;
;         3 data inputs ; 14                          ;
;         4 data inputs ; 81                          ;
;                       ;                             ;
; Max LUT depth         ; 5.10                        ;
; Average LUT depth     ; 3.25                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Sun Jun 19 21:14:23 2022
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off top_level_transmission_e -c top_level_transmission_e
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_transmission/uart_tx_e.vhd
    Info (12023): Found entity 1: uart_tx_e File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/uart_tx_e.vhd Line: 4
Info (12021): Found 1 design units, including 0 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_transmission/uart_tx_a.vhd
    Info (12022): Found design unit 1: uart_tx_e-uart_tx_a File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/uart_tx_a.vhd Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_transmission/top_level_transmission_e.vhd
    Info (12023): Found entity 1: top_level_transmission_e File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/top_level_transmission_e.vhd Line: 5
Info (12021): Found 1 design units, including 0 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_transmission/top_level_transmission_a.vhd
    Info (12022): Found design unit 1: top_level_transmission_e-top_level_transmission_a File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/top_level_transmission_a.vhd Line: 5
Info (12021): Found 1 design units, including 1 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_transmission/morse_decoder_e.vhd
    Info (12023): Found entity 1: morse_decoder_e File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/morse_decoder_e.vhd Line: 5
Info (12021): Found 1 design units, including 0 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_transmission/morse_decoder_a.vhd
    Info (12022): Found design unit 1: morse_decoder_e-morse_decoder_a File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/morse_decoder_a.vhd Line: 5
Info (12021): Found 1 design units, including 1 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_transmission/clock_divider_e.vhd
    Info (12023): Found entity 1: clock_divider_e File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/clock_divider_e.vhd Line: 5
Info (12021): Found 1 design units, including 0 entities, in source file /vhdl/vhdl_customers/vhdl/customers/lavanya/workspace/src/mc_transmission/clock_divider_a.vhd
    Info (12022): Found design unit 1: clock_divider_e-clock_divider_a File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/clock_divider_a.vhd Line: 5
Info (12127): Elaborating entity "top_level_transmission_e" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at top_level_transmission_a.vhd(42): object "q2Hz_s" assigned a value but never read File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/top_level_transmission_a.vhd Line: 42
Info (12128): Elaborating entity "clock_divider_e" for hierarchy "clock_divider_e:clock_divider_ut" File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/top_level_transmission_a.vhd Line: 47
Info (12128): Elaborating entity "morse_decoder_e" for hierarchy "morse_decoder_e:decoder_ut" File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/top_level_transmission_a.vhd Line: 49
Info (12128): Elaborating entity "uart_tx_e" for hierarchy "uart_tx_e:tx_ut" File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/top_level_transmission_a.vhd Line: 51
Info (13000): Registers with preset signals will power-up high File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/uart_tx_a.vhd Line: 12
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info (286030): Timing-Driven Synthesis is running
Critical Warning (18061): Ignored Power-Up Level option on the following registers
    Critical Warning (18010): Register uart_tx_e:tx_ut|acc_count_s[31] will power up to Low File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/uart_tx_a.vhd Line: 12
    Critical Warning (18010): Register uart_tx_e:tx_ut|acc_count_s[3] will power up to High File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/uart_tx_a.vhd Line: 12
    Critical Warning (18010): Register uart_tx_e:tx_ut|acc_count_s[0] will power up to Low File: D:/VHDL/vhdl_customers/VHDL/Customers/Lavanya/workspace/src/mc_transmission/uart_tx_a.vhd Line: 12
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 317 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 3 input pins
    Info (21059): Implemented 2 output pins
    Info (21061): Implemented 312 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4792 megabytes
    Info: Processing ended: Sun Jun 19 21:14:35 2022
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:23


