Fitter report for cd_top
Sat Sep 12 14:47:32 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sat Sep 12 14:47:32 2020            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; cd_top                                           ;
; Top-level Entity Name              ; cd_top                                           ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE6E22C8                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 2,161 / 6,272 ( 34 % )                           ;
;     Total combinational functions  ; 2,077 / 6,272 ( 33 % )                           ;
;     Dedicated logic registers      ; 526 / 6,272 ( 8 % )                              ;
; Total registers                    ; 526                                              ;
; Total pins                         ; 31 / 92 ( 34 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.11        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  36.8%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; seg_data[0] ; Missing drive strength and slew rate ;
; seg_data[1] ; Missing drive strength and slew rate ;
; seg_data[2] ; Missing drive strength and slew rate ;
; seg_data[3] ; Missing drive strength and slew rate ;
; seg_data[4] ; Missing drive strength and slew rate ;
; seg_data[5] ; Missing drive strength and slew rate ;
; seg_data[6] ; Missing drive strength and slew rate ;
; seg_data[7] ; Missing drive strength and slew rate ;
; seg_cs[0]   ; Missing drive strength and slew rate ;
; seg_cs[1]   ; Missing drive strength and slew rate ;
; seg_cs[2]   ; Missing drive strength and slew rate ;
; seg_cs[3]   ; Missing drive strength and slew rate ;
; seg_cs[4]   ; Missing drive strength and slew rate ;
; seg_cs[5]   ; Missing drive strength and slew rate ;
; led[0]      ; Missing drive strength and slew rate ;
; led[1]      ; Missing drive strength and slew rate ;
; led[2]      ; Missing drive strength and slew rate ;
; led[3]      ; Missing drive strength and slew rate ;
; led[4]      ; Missing drive strength and slew rate ;
; led[5]      ; Missing drive strength and slew rate ;
; led[6]      ; Missing drive strength and slew rate ;
; led[7]      ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2686 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2686 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2676    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Johnson/Documents/scnu-fpga-curriculum-design/quartusii/output_files/cd_top.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,161 / 6,272 ( 34 % ) ;
;     -- Combinational with no register       ; 1635                   ;
;     -- Register only                        ; 84                     ;
;     -- Combinational with a register        ; 442                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 404                    ;
;     -- 3 input functions                    ; 593                    ;
;     -- <=2 input functions                  ; 1080                   ;
;     -- Register only                        ; 84                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1272                   ;
;     -- arithmetic mode                      ; 805                    ;
;                                             ;                        ;
; Total registers*                            ; 526 / 6,684 ( 8 % )    ;
;     -- Dedicated logic registers            ; 526 / 6,272 ( 8 % )    ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 175 / 392 ( 45 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 31 / 92 ( 34 % )       ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 10                     ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 10 / 10 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 9% / 6%           ;
; Maximum fan-out                             ; 508                    ;
; Highest non-global fan-out                  ; 84                     ;
; Total fan-out                               ; 7368                   ;
; Average fan-out                             ; 2.67                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2161 / 6272 ( 34 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1635                 ; 0                              ;
;     -- Register only                        ; 84                   ; 0                              ;
;     -- Combinational with a register        ; 442                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 404                  ; 0                              ;
;     -- 3 input functions                    ; 593                  ; 0                              ;
;     -- <=2 input functions                  ; 1080                 ; 0                              ;
;     -- Register only                        ; 84                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1272                 ; 0                              ;
;     -- arithmetic mode                      ; 805                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 526                  ; 0                              ;
;     -- Dedicated logic registers            ; 526 / 6272 ( 8 % )   ; 0 / 6272 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 175 / 392 ( 45 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 31                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 10 / 12 ( 83 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7363                 ; 5                              ;
;     -- Registered Connections               ; 1768                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 9                    ; 0                              ;
;     -- Output Ports                         ; 22                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_50mhz ; 23    ; 1        ; 0            ; 11           ; 7            ; 165                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[0]    ; 30    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[1]    ; 32    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[2]    ; 34    ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[3]    ; 39    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[4]    ; 43    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[5]    ; 46    ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[6]    ; 50    ; 3        ; 13           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[7]    ; 52    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led[0]      ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]      ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]      ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]      ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4]      ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5]      ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6]      ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7]      ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[0]   ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[1]   ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[2]   ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[3]   ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[4]   ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_cs[5]   ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[0] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[1] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[2] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[3] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[4] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[5] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[6] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_data[7] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; seg_cs[4]               ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; seg_cs[5]               ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; seg_data[2]             ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; seg_data[3]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 11 ( 73 % )  ; 2.5V          ; --           ;
; 2        ; 6 / 8 ( 75 % )   ; 2.5V          ; --           ;
; 3        ; 10 / 11 ( 91 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 11 / 12 ( 92 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; seg_cs[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; seg_cs[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; seg_cs[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk_50mhz                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; key[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; key[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; key[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; led[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; key[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; led[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; key[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; led[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; key[5]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; led[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; key[6]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; led[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; key[7]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; seg_cs[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; seg_cs[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; seg_cs[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; seg_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; seg_data[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; seg_data[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; seg_data[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; seg_data[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; seg_data[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; seg_data[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; seg_data[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                     ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |cd_top                                ; 2161 (474)  ; 526 (163)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 31   ; 0            ; 1635 (311)   ; 84 (15)           ; 442 (149)        ; |cd_top                                                                                                 ; work         ;
;    |Multiplier_Flow_8x8b:u_mul|        ; 192 (107)   ; 160 (85)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (26)      ; 47 (40)           ; 113 (50)         ; |cd_top|Multiplier_Flow_8x8b:u_mul                                                                      ; work         ;
;       |HalfAdder:HA_7|                 ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |cd_top|Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7                                                       ; work         ;
;       |Register:REG_1|                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_1                                                       ; work         ;
;       |Register:REG_2|                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_2                                                       ; work         ;
;       |Register:REG_3|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_3                                                       ; work         ;
;       |Register:REG_4|                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_4                                                       ; work         ;
;       |Register:REG_5|                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_5                                                       ; work         ;
;       |Register:REG_6|                 ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 15 (15)          ; |cd_top|Multiplier_Flow_8x8b:u_mul|Register:REG_6                                                       ; work         ;
;    |clkdiv:div_50m_100|                ; 56 (56)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 2 (2)             ; 31 (31)          ; |cd_top|clkdiv:div_50m_100                                                                              ; work         ;
;    |clkdiv:div_50m_128|                ; 53 (53)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 1 (1)             ; 32 (32)          ; |cd_top|clkdiv:div_50m_128                                                                              ; work         ;
;    |clkdiv:div_50m_2|                  ; 56 (56)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 2 (2)             ; 31 (31)          ; |cd_top|clkdiv:div_50m_2                                                                                ; work         ;
;    |clkdiv:div_50m_300|                ; 59 (59)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 5 (5)             ; 28 (28)          ; |cd_top|clkdiv:div_50m_300                                                                              ; work         ;
;    |clkdiv:div_50m_32k|                ; 51 (51)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 32 (32)          ; |cd_top|clkdiv:div_50m_32k                                                                              ; work         ;
;    |key_handler:k_2|                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cd_top|key_handler:k_2                                                                                 ; work         ;
;    |key_handler:k_ans|                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cd_top|key_handler:k_ans                                                                               ; work         ;
;    |key_handler:k_autoinc|             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |cd_top|key_handler:k_autoinc                                                                           ; work         ;
;    |key_handler:k_bcd|                 ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |cd_top|key_handler:k_bcd                                                                               ; work         ;
;    |key_handler:k_incx|                ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |cd_top|key_handler:k_incx                                                                              ; work         ;
;    |key_handler:k_incy|                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cd_top|key_handler:k_incy                                                                              ; work         ;
;    |key_handler:k_ledmode|             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |cd_top|key_handler:k_ledmode                                                                           ; work         ;
;    |key_handler:k_rst|                 ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |cd_top|key_handler:k_rst                                                                               ; work         ;
;    |lpm_divide:Div0|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_jhm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Div0|lpm_divide_jhm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 1 (1)            ; |cd_top|lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Div1|                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_jhm:auto_generated|  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div1|lpm_divide_jhm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Div2|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 7 (0)            ; |cd_top|lpm_divide:Div2                                                                                 ; work         ;
;       |lpm_divide_jhm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 7 (0)            ; |cd_top|lpm_divide:Div2|lpm_divide_jhm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 7 (0)            ; |cd_top|lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 7 (7)            ; |cd_top|lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Div3|                   ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div3                                                                                 ; work         ;
;       |lpm_divide_jhm:auto_generated|  ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div3|lpm_divide_jhm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div3|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div3|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Div4|                   ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (0)      ; 0 (0)             ; 5 (0)            ; |cd_top|lpm_divide:Div4                                                                                 ; work         ;
;       |lpm_divide_2jm:auto_generated|  ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (0)      ; 0 (0)             ; 5 (0)            ; |cd_top|lpm_divide:Div4|lpm_divide_2jm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_qlh:divider| ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (0)      ; 0 (0)             ; 5 (0)            ; |cd_top|lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;             |alt_u_div_87f:divider|    ; 160 (160)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (155)    ; 0 (0)             ; 5 (5)            ; |cd_top|lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ; work         ;
;    |lpm_divide:Div5|                   ; 124 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Div5                                                                                 ; work         ;
;       |lpm_divide_2jm:auto_generated|  ; 124 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Div5|lpm_divide_2jm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_qlh:divider| ; 124 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;             |alt_u_div_87f:divider|    ; 124 (124)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)    ; 0 (0)             ; 1 (1)            ; |cd_top|lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ; work         ;
;    |lpm_divide:Div6|                   ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div6                                                                                 ; work         ;
;       |lpm_divide_2jm:auto_generated|  ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div6|lpm_divide_2jm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_qlh:divider| ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;             |alt_u_div_87f:divider|    ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ; work         ;
;    |lpm_divide:Div7|                   ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div7                                                                                 ; work         ;
;       |lpm_divide_2jm:auto_generated|  ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div7|lpm_divide_2jm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_qlh:divider| ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;             |alt_u_div_87f:divider|    ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ; work         ;
;    |lpm_divide:Mod0|                   ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod0                                                                                 ; work         ;
;       |lpm_divide_m9m:auto_generated|  ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod0|lpm_divide_m9m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Mod1|                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod1                                                                                 ; work         ;
;       |lpm_divide_m9m:auto_generated|  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod1|lpm_divide_m9m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Mod2|                   ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Mod2                                                                                 ; work         ;
;       |lpm_divide_m9m:auto_generated|  ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Mod2|lpm_divide_m9m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 58 (58)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 1 (1)            ; |cd_top|lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Mod3|                   ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod3                                                                                 ; work         ;
;       |lpm_divide_m9m:auto_generated|  ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod3|lpm_divide_m9m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_bkh:divider| ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;             |alt_u_div_a4f:divider|    ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; work         ;
;    |lpm_divide:Mod4|                   ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)      ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Mod4                                                                                 ; work         ;
;       |lpm_divide_5bm:auto_generated|  ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)      ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Mod4|lpm_divide_5bm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_qlh:divider| ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (0)      ; 0 (0)             ; 1 (0)            ; |cd_top|lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;             |alt_u_div_87f:divider|    ; 162 (162)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (161)    ; 0 (0)             ; 1 (1)            ; |cd_top|lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ; work         ;
;    |lpm_divide:Mod5|                   ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod5                                                                                 ; work         ;
;       |lpm_divide_5bm:auto_generated|  ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod5|lpm_divide_5bm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_qlh:divider| ; 136 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;             |alt_u_div_87f:divider|    ; 136 (136)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (136)    ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ; work         ;
;    |lpm_divide:Mod6|                   ; 90 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 2 (0)            ; |cd_top|lpm_divide:Mod6                                                                                 ; work         ;
;       |lpm_divide_5bm:auto_generated|  ; 90 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 2 (0)            ; |cd_top|lpm_divide:Mod6|lpm_divide_5bm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_qlh:divider| ; 90 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 2 (0)            ; |cd_top|lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;             |alt_u_div_87f:divider|    ; 90 (90)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 2 (2)            ; |cd_top|lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ; work         ;
;    |lpm_divide:Mod7|                   ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod7                                                                                 ; work         ;
;       |lpm_divide_5bm:auto_generated|  ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod7|lpm_divide_5bm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_qlh:divider| ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;             |alt_u_div_87f:divider|    ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 0 (0)            ; |cd_top|lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ; work         ;
;    |seg_display:segdpy|                ; 51 (29)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (15)      ; 2 (2)             ; 12 (12)          ; |cd_top|seg_display:segdpy                                                                              ; work         ;
;       |bcd2seg_ca:segdec|              ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |cd_top|seg_display:segdpy|bcd2seg_ca:segdec                                                            ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; seg_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_cs[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_50mhz   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key[7]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[4]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[5]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[6]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key[3]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; clk_50mhz                             ;                   ;         ;
; key[0]                                ;                   ;         ;
;      - key_handler:k_rst|sta[0]~0     ; 1                 ; 6       ;
; key[7]                                ;                   ;         ;
;      - key_handler:k_ledmode|sta[0]~0 ; 0                 ; 6       ;
; key[1]                                ;                   ;         ;
;      - key_handler:k_2|sta[0]~0       ; 0                 ; 6       ;
; key[4]                                ;                   ;         ;
;      - key_handler:k_ans|sta[0]~0     ; 0                 ; 6       ;
; key[5]                                ;                   ;         ;
;      - key_handler:k_autoinc|sta[0]~0 ; 1                 ; 6       ;
; key[2]                                ;                   ;         ;
;      - key_handler:k_incx|sta[0]~0    ; 0                 ; 6       ;
; key[6]                                ;                   ;         ;
;      - key_handler:k_bcd|sta[0]~0     ; 0                 ; 6       ;
; key[3]                                ;                   ;         ;
;      - key_handler:k_incy|sta[0]~0    ; 0                 ; 6       ;
+---------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                   ;
+---------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; LessThan0~1                                 ; LCCOMB_X13_Y7_N24  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; WideOr0                                     ; LCCOMB_X7_Y6_N24   ; 84      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; autoinc_hold_time[6]~17                     ; LCCOMB_X14_Y7_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate[0][7]~11                ; LCCOMB_X7_Y10_N28  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate[1][0]~12                ; LCCOMB_X7_Y9_N20   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate[2][0]~19                ; LCCOMB_X8_Y8_N26   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate[3][6]~24                ; LCCOMB_X8_Y7_N24   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate[4][1]~30                ; LCCOMB_X11_Y6_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate[5][1]~35                ; LCCOMB_X8_Y6_N6    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate[6][7]~41                ; LCCOMB_X11_Y7_N2   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate[7][9]~47                ; LCCOMB_X11_Y8_N2   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate_next[1][5]~1            ; LCCOMB_X6_Y11_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate_next[1][5]~2            ; LCCOMB_X1_Y11_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; breath_counter_gate~14                      ; LCCOMB_X7_Y9_N30   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk_50mhz                                   ; PIN_23             ; 165     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clkdiv:div_50m_100|clk_out                  ; FF_X12_Y22_N29     ; 5       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clkdiv:div_50m_100|clk_out                  ; FF_X12_Y22_N29     ; 66      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clkdiv:div_50m_100|cnt[16]~77               ; LCCOMB_X12_Y22_N10 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clkdiv:div_50m_128|clk_out                  ; FF_X31_Y16_N13     ; 92      ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clkdiv:div_50m_128|cnt[5]~75                ; LCCOMB_X31_Y16_N0  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clkdiv:div_50m_2|clk_out                    ; FF_X25_Y1_N15      ; 16      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clkdiv:div_50m_2|cnt[12]~49                 ; LCCOMB_X24_Y1_N10  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clkdiv:div_50m_300|clk_out                  ; FF_X30_Y7_N1       ; 16      ; Clock, Clock enable                   ; no     ; --                   ; --               ; --                        ;
; clkdiv:div_50m_300|clk_out                  ; FF_X30_Y7_N1       ; 170     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clkdiv:div_50m_300|cnt[0]~71                ; LCCOMB_X31_Y7_N2   ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clkdiv:div_50m_32k|clk_out                  ; FF_X17_Y3_N29      ; 10      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clkdiv:div_50m_32k|cnt[14]~39               ; LCCOMB_X17_Y3_N30  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; key_handler:k_rst|uAnd~0                    ; LCCOMB_X1_Y11_N28  ; 508     ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; led_flow[0]~1                               ; LCCOMB_X1_Y11_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; led_mode.00                                 ; FF_X7_Y6_N29       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; seg_bcd_data[23]~16                         ; LCCOMB_X21_Y11_N12 ; 16      ; Latch enable                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; seg_bcd_data[23]~19                         ; LCCOMB_X21_Y11_N18 ; 4       ; Latch enable                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; seg_display:segdpy|bcd2seg_ca:segdec|Mux7~1 ; LCCOMB_X9_Y9_N4    ; 7       ; Latch enable                          ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; seg_display:segdpy|cnt[2]                   ; FF_X9_Y11_N13      ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; seg_display:segdpy|seg_cs[0]~0              ; LCCOMB_X9_Y11_N8   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; seg_display:segdpy|seg_cs[0]~1              ; LCCOMB_X9_Y11_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sta_current.S2                              ; FF_X21_Y11_N7      ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                             ;
+---------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50mhz                                   ; PIN_23             ; 165     ; 33                                   ; Global Clock         ; GCLK2            ; --                        ;
; clkdiv:div_50m_100|clk_out                  ; FF_X12_Y22_N29     ; 66      ; 7                                    ; Global Clock         ; GCLK1            ; --                        ;
; clkdiv:div_50m_128|clk_out                  ; FF_X31_Y16_N13     ; 92      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; clkdiv:div_50m_2|clk_out                    ; FF_X25_Y1_N15      ; 16      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; clkdiv:div_50m_300|clk_out                  ; FF_X30_Y7_N1       ; 170     ; 30                                   ; Global Clock         ; GCLK6            ; --                        ;
; clkdiv:div_50m_32k|clk_out                  ; FF_X17_Y3_N29      ; 10      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; key_handler:k_rst|uAnd~0                    ; LCCOMB_X1_Y11_N28  ; 508     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; seg_bcd_data[23]~16                         ; LCCOMB_X21_Y11_N12 ; 16      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; seg_bcd_data[23]~19                         ; LCCOMB_X21_Y11_N18 ; 4       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; seg_display:segdpy|bcd2seg_ca:segdec|Mux7~1 ; LCCOMB_X9_Y9_N4    ; 7       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; WideOr0                                                                                                                     ; 84      ;
; sta_current.S2                                                                                                              ; 54      ;
; sta_current.S3                                                                                                              ; 36      ;
; bcd_mode                                                                                                                    ; 36      ;
; clkdiv:div_50m_2|cnt[12]~49                                                                                                 ; 32      ;
; clkdiv:div_50m_128|cnt[5]~75                                                                                                ; 32      ;
; clkdiv:div_50m_32k|cnt[14]~39                                                                                               ; 32      ;
; clkdiv:div_50m_100|cnt[16]~77                                                                                               ; 32      ;
; clkdiv:div_50m_300|cnt[0]~71                                                                                                ; 32      ;
; seg_display:segdpy|cnt[0]                                                                                                   ; 20      ;
; seg_display:segdpy|cnt[1]                                                                                                   ; 18      ;
; seg_display:segdpy|cnt[2]                                                                                                   ; 17      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8  ; 17      ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8  ; 17      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8  ; 17      ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8  ; 17      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~8  ; 17      ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~8  ; 17      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~8   ; 17      ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~8   ; 17      ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[5]~8   ; 17      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[5]~8   ; 17      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[5]~8   ; 17      ;
; led_mode.00                                                                                                                 ; 16      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8  ; 16      ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8  ; 16      ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8  ; 16      ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8  ; 16      ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~8  ; 16      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[5]~8   ; 16      ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[5]~8   ; 16      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[5]~8   ; 16      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_4_result_int[5]~8   ; 16      ;
; clkdiv:div_50m_300|clk_out                                                                                                  ; 15      ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8  ; 15      ;
; WideOr0~1                                                                                                                   ; 14      ;
; WideOr0~0                                                                                                                   ; 14      ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8   ; 14      ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8   ; 14      ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6   ; 14      ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~8   ; 14      ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[5]~8   ; 14      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_3_result_int[4]~6   ; 14      ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8   ; 14      ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8   ; 14      ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6   ; 14      ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8  ; 13      ;
; breath_gate_control[4]                                                                                                      ; 12      ;
; breath_gate_control[3]                                                                                                      ; 12      ;
; breath_gate_control[2]                                                                                                      ; 12      ;
; breath_gate_control[1]                                                                                                      ; 12      ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8  ; 12      ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8   ; 12      ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8  ; 12      ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8  ; 12      ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8   ; 12      ;
; LessThan0~1                                                                                                                 ; 11      ;
; breath_gate_control[7]                                                                                                      ; 11      ;
; breath_gate_control[6]                                                                                                      ; 11      ;
; breath_gate_control[5]                                                                                                      ; 11      ;
; breath_gate_control[0]                                                                                                      ; 11      ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8  ; 11      ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8  ; 11      ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8  ; 11      ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8  ; 11      ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8  ; 11      ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~8  ; 11      ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~8   ; 11      ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[5]~8   ; 11      ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[5]~8   ; 11      ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[5]~8   ; 11      ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8  ; 11      ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8  ; 11      ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8  ; 11      ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~8  ; 11      ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~8   ; 11      ;
; py[3]                                                                                                                       ; 11      ;
; py[4]                                                                                                                       ; 11      ;
; px[3]                                                                                                                       ; 11      ;
; px[4]                                                                                                                       ; 11      ;
; breath_counter_gate[7][9]~47                                                                                                ; 10      ;
; breath_counter_gate[6][7]~41                                                                                                ; 10      ;
; breath_counter_gate[5][1]~35                                                                                                ; 10      ;
; breath_counter_gate[0][7]~11                                                                                                ; 10      ;
; breath_counter_current[0]                                                                                                   ; 10      ;
; breath_counter_current[1]                                                                                                   ; 10      ;
; breath_counter_current[2]                                                                                                   ; 10      ;
; breath_counter_current[3]                                                                                                   ; 10      ;
; breath_counter_current[4]                                                                                                   ; 10      ;
; breath_counter_current[5]                                                                                                   ; 10      ;
; breath_counter_current[6]                                                                                                   ; 10      ;
; breath_counter_current[7]                                                                                                   ; 10      ;
; breath_counter_current[8]                                                                                                   ; 10      ;
; breath_counter_current[9]                                                                                                   ; 10      ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8   ; 10      ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8   ; 10      ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6   ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8   ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8   ; 10      ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6   ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8  ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8  ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8  ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~8  ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~8   ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[5]~8   ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[5]~8   ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[5]~8   ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[5]~8   ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_4_result_int[5]~8   ; 10      ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_3_result_int[4]~6   ; 10      ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8  ; 10      ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[3]                                                                              ; 9       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[4]                                                                              ; 9       ;
; seg_bcd_data[12]~13                                                                                                         ; 9       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[5]                                                                              ; 9       ;
; breath_counter_gate[4][1]~30                                                                                                ; 9       ;
; breath_counter_gate[3][6]~24                                                                                                ; 9       ;
; breath_counter_gate[2][0]~19                                                                                                ; 9       ;
; sta_current.S4                                                                                                              ; 9       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8  ; 9       ;
; py[2]                                                                                                                       ; 9       ;
; lpm_divide:Div3|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8   ; 9       ;
; py[5]                                                                                                                       ; 9       ;
; py[6]                                                                                                                       ; 9       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[6]                                                                              ; 9       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7|S[5]~10                                                                           ; 9       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7|S[4]~8                                                                            ; 9       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7|S[3]~6                                                                            ; 9       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7|S[2]~4                                                                            ; 9       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7|S[1]~2                                                                            ; 9       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7|S[0]~0                                                                            ; 9       ;
; px[2]                                                                                                                       ; 9       ;
; lpm_divide:Div1|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8   ; 9       ;
; px[5]                                                                                                                       ; 9       ;
; px[6]                                                                                                                       ; 9       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][0]                                                                                      ; 8       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][1]                                                                                      ; 8       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[1][2]                                                                                      ; 8       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[2][3]                                                                                      ; 8       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[3][4]                                                                                      ; 8       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[4][5]                                                                                      ; 8       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[5][6]                                                                                      ; 8       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[6][7]                                                                                      ; 8       ;
; breath_counter_gate[1][0]~12                                                                                                ; 8       ;
; led_flow[0]~1                                                                                                               ; 8       ;
; seg_display:segdpy|bcd[4]                                                                                                   ; 8       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8   ; 8       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8   ; 8       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8  ; 8       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8   ; 8       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8  ; 8       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8   ; 8       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8  ; 8       ;
; px[1]                                                                                                                       ; 8       ;
; breath_counter_gate_next[3][3]                                                                                              ; 8       ;
; seg_display:segdpy|bcd[3]                                                                                                   ; 8       ;
; seg_display:segdpy|bcd[2]                                                                                                   ; 8       ;
; seg_display:segdpy|bcd[1]                                                                                                   ; 8       ;
; seg_display:segdpy|bcd[0]                                                                                                   ; 8       ;
; autoinc_hold_time[6]~17                                                                                                     ; 7       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[2]                                                                              ; 7       ;
; led_mode.11                                                                                                                 ; 7       ;
; py[1]                                                                                                                       ; 7       ;
; py[7]                                                                                                                       ; 7       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8  ; 7       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7|S[7]~14                                                                           ; 7       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7|S[6]~12                                                                           ; 7       ;
; px[7]                                                                                                                       ; 7       ;
; key_autoinc_last                                                                                                            ; 6       ;
; key_handler:k_autoinc|uAnd~0                                                                                                ; 6       ;
; seg_bcd_data[29]~12                                                                                                         ; 6       ;
; seg_display:segdpy|seg_cs[0]~0                                                                                              ; 6       ;
; breath_counter_gate[4][6]                                                                                                   ; 6       ;
; breath_counter_gate[3][6]                                                                                                   ; 6       ;
; breath_counter_gate[2][6]                                                                                                   ; 6       ;
; Multiplier_Flow_8x8b:u_mul|Register:REG_6|Q[1]                                                                              ; 5       ;
; key_handler:k_ans|uAnd~0                                                                                                    ; 5       ;
; always3~0                                                                                                                   ; 5       ;
; breath_counter_gate_next[1][5]~1                                                                                            ; 5       ;
; led_mode.01                                                                                                                 ; 5       ;
; Multiplier_Flow_8x8b:u_mul|HalfAdder:HA_7|CO~0                                                                              ; 5       ;
; breath_counter_gate[4][0]                                                                                                   ; 5       ;
; breath_counter_gate[3][0]                                                                                                   ; 5       ;
; breath_counter_gate[2][0]                                                                                                   ; 5       ;
; breath_counter_gate[1][6]                                                                                                   ; 5       ;
; seg_bcd_data[10]~20                                                                                                         ; 4       ;
; key_ans_last                                                                                                                ; 4       ;
; key_handler:k_2|uAnd~0                                                                                                      ; 4       ;
; seg_display:segdpy|seg_cs[0]~1                                                                                              ; 4       ;
; clkdiv:div_50m_100|clk_out                                                                                                  ; 4       ;
; breath_counter_gate[4][5]                                                                                                   ; 4       ;
; breath_counter_gate[3][3]                                                                                                   ; 4       ;
; breath_counter_gate[3][4]                                                                                                   ; 4       ;
; breath_counter_gate[2][4]                                                                                                   ; 4       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~10 ; 4       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~10  ; 4       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~10 ; 4       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~10 ; 4       ;
; clkdiv:div_50m_2|cnt[16]                                                                                                    ; 4       ;
; clkdiv:div_50m_2|cnt[24]                                                                                                    ; 4       ;
; clkdiv:div_50m_2|cnt[22]                                                                                                    ; 4       ;
; clkdiv:div_50m_2|cnt[23]                                                                                                    ; 4       ;
; clkdiv:div_50m_2|cnt[17]                                                                                                    ; 4       ;
; clkdiv:div_50m_2|cnt[14]                                                                                                    ; 4       ;
; clkdiv:div_50m_2|cnt[15]                                                                                                    ; 4       ;
; clkdiv:div_50m_2|cnt[10]                                                                                                    ; 4       ;
; clkdiv:div_50m_128|cnt[17]                                                                                                  ; 4       ;
; clkdiv:div_50m_128|cnt[11]                                                                                                  ; 4       ;
; clkdiv:div_50m_128|cnt[18]                                                                                                  ; 4       ;
; clkdiv:div_50m_128|cnt[16]                                                                                                  ; 4       ;
; clkdiv:div_50m_128|cnt[9]                                                                                                   ; 4       ;
; clkdiv:div_50m_128|cnt[4]                                                                                                   ; 4       ;
; clkdiv:div_50m_128|cnt[10]                                                                                                  ; 4       ;
; clkdiv:div_50m_128|cnt[8]                                                                                                   ; 4       ;
; clkdiv:div_50m_32k|cnt[10]                                                                                                  ; 4       ;
; clkdiv:div_50m_32k|cnt[4]                                                                                                   ; 4       ;
; clkdiv:div_50m_32k|cnt[8]                                                                                                   ; 4       ;
; clkdiv:div_50m_32k|cnt[2]                                                                                                   ; 4       ;
; clkdiv:div_50m_100|cnt[18]                                                                                                  ; 4       ;
; clkdiv:div_50m_100|cnt[16]                                                                                                  ; 4       ;
; clkdiv:div_50m_100|cnt[14]                                                                                                  ; 4       ;
; clkdiv:div_50m_100|cnt[17]                                                                                                  ; 4       ;
; clkdiv:div_50m_100|cnt[15]                                                                                                  ; 4       ;
; clkdiv:div_50m_100|cnt[12]                                                                                                  ; 4       ;
; clkdiv:div_50m_100|cnt[6]                                                                                                   ; 4       ;
; clkdiv:div_50m_100|cnt[13]                                                                                                  ; 4       ;
; clkdiv:div_50m_100|cnt[7]                                                                                                   ; 4       ;
; clkdiv:div_50m_100|cnt[4]                                                                                                   ; 4       ;
; clkdiv:div_50m_300|cnt[16]                                                                                                  ; 4       ;
; clkdiv:div_50m_300|cnt[14]                                                                                                  ; 4       ;
; clkdiv:div_50m_300|cnt[15]                                                                                                  ; 4       ;
; clkdiv:div_50m_300|cnt[10]                                                                                                  ; 4       ;
; clkdiv:div_50m_300|cnt[8]                                                                                                   ; 4       ;
; clkdiv:div_50m_300|cnt[2]                                                                                                   ; 4       ;
; clkdiv:div_50m_300|cnt[5]                                                                                                   ; 4       ;
; clkdiv:div_50m_300|cnt[0]                                                                                                   ; 4       ;
; breath_counter_gate[7][6]                                                                                                   ; 4       ;
; breath_counter_gate[6][6]                                                                                                   ; 4       ;
; breath_counter_gate[5][6]                                                                                                   ; 4       ;
; breath_counter_gate[4][1]                                                                                                   ; 4       ;
; breath_counter_gate[4][2]                                                                                                   ; 4       ;
; breath_counter_gate[4][3]                                                                                                   ; 4       ;
; breath_counter_gate[4][4]                                                                                                   ; 4       ;
; breath_counter_gate[4][7]                                                                                                   ; 4       ;
; breath_counter_gate[4][8]                                                                                                   ; 4       ;
; breath_counter_gate[4][9]                                                                                                   ; 4       ;
; breath_counter_gate[3][1]                                                                                                   ; 4       ;
; breath_counter_gate[3][2]                                                                                                   ; 4       ;
; breath_counter_gate[3][5]                                                                                                   ; 4       ;
; breath_counter_gate[3][7]                                                                                                   ; 4       ;
; breath_counter_gate[3][8]                                                                                                   ; 4       ;
; breath_counter_gate[3][9]                                                                                                   ; 4       ;
; breath_counter_gate[2][1]                                                                                                   ; 4       ;
; breath_counter_gate[2][2]                                                                                                   ; 4       ;
; breath_counter_gate[2][3]                                                                                                   ; 4       ;
; breath_counter_gate[2][5]                                                                                                   ; 4       ;
; breath_counter_gate[2][7]                                                                                                   ; 4       ;
; breath_counter_gate[2][8]                                                                                                   ; 4       ;
; breath_counter_gate[2][9]                                                                                                   ; 4       ;
; breath_counter_gate[0][6]                                                                                                   ; 4       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][0]                                                                                      ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][1]                                                                                      ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][2]                                                                                      ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][3]                                                                                      ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][4]                                                                                      ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][5]                                                                                      ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][6]                                                                                      ; 3       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[0][7]                                                                                      ; 3       ;
; key_handler:k_incx|sta[0]                                                                                                   ; 3       ;
; key_handler:k_incx|sta[1]                                                                                                   ; 3       ;
; breath_counter_gate_next[1][5]~2                                                                                            ; 3       ;
; clkdiv:div_50m_128|Equal0~4                                                                                                 ; 3       ;
; key_2_last                                                                                                                  ; 3       ;
; breath_counter_gate_next[5][5]                                                                                              ; 3       ;
; Equal3~2                                                                                                                    ; 3       ;
; key_handler:k_ledmode|uAnd~0                                                                                                ; 3       ;
; key_handler:k_rst|uAnd~0                                                                                                    ; 3       ;
; key_handler:k_rst|sta[1]                                                                                                    ; 3       ;
; key_handler:k_rst|sta[0]                                                                                                    ; 3       ;
; breath_counter_gate[7][3]                                                                                                   ; 3       ;
; breath_counter_gate[7][4]                                                                                                   ; 3       ;
; breath_counter_gate[7][5]                                                                                                   ; 3       ;
; breath_counter_gate[6][4]                                                                                                   ; 3       ;
; breath_counter_gate[6][5]                                                                                                   ; 3       ;
; breath_counter_gate[5][3]                                                                                                   ; 3       ;
; breath_counter_gate[5][5]                                                                                                   ; 3       ;
; breath_counter_gate[1][3]                                                                                                   ; 3       ;
; breath_counter_gate[1][5]                                                                                                   ; 3       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8   ; 3       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8   ; 3       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~8  ; 3       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8   ; 3       ;
; py[0]                                                                                                                       ; 3       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~8  ; 3       ;
; px[0]                                                                                                                       ; 3       ;
; clkdiv:div_50m_2|cnt[4]                                                                                                     ; 3       ;
; clkdiv:div_50m_2|cnt[3]                                                                                                     ; 3       ;
; clkdiv:div_50m_2|cnt[2]                                                                                                     ; 3       ;
; clkdiv:div_50m_2|cnt[1]                                                                                                     ; 3       ;
; clkdiv:div_50m_2|cnt[0]                                                                                                     ; 3       ;
; clkdiv:div_50m_2|cnt[13]                                                                                                    ; 3       ;
; clkdiv:div_50m_2|cnt[12]                                                                                                    ; 3       ;
; clkdiv:div_50m_2|cnt[11]                                                                                                    ; 3       ;
; clkdiv:div_50m_32k|cnt[1]                                                                                                   ; 3       ;
; clkdiv:div_50m_32k|cnt[9]                                                                                                   ; 3       ;
; clkdiv:div_50m_32k|cnt[3]                                                                                                   ; 3       ;
; clkdiv:div_50m_32k|cnt[7]                                                                                                   ; 3       ;
; clkdiv:div_50m_32k|cnt[6]                                                                                                   ; 3       ;
; clkdiv:div_50m_32k|cnt[5]                                                                                                   ; 3       ;
; clkdiv:div_50m_100|cnt[2]                                                                                                   ; 3       ;
; clkdiv:div_50m_100|cnt[1]                                                                                                   ; 3       ;
; clkdiv:div_50m_100|cnt[0]                                                                                                   ; 3       ;
; clkdiv:div_50m_100|cnt[5]                                                                                                   ; 3       ;
; clkdiv:div_50m_300|cnt[9]                                                                                                   ; 3       ;
; clkdiv:div_50m_300|cnt[13]                                                                                                  ; 3       ;
; clkdiv:div_50m_300|cnt[12]                                                                                                  ; 3       ;
; clkdiv:div_50m_300|cnt[11]                                                                                                  ; 3       ;
; clkdiv:div_50m_300|cnt[1]                                                                                                   ; 3       ;
; clkdiv:div_50m_300|cnt[4]                                                                                                   ; 3       ;
; clkdiv:div_50m_300|cnt[3]                                                                                                   ; 3       ;
; clkdiv:div_50m_300|cnt[7]                                                                                                   ; 3       ;
; clkdiv:div_50m_300|cnt[6]                                                                                                   ; 3       ;
; breath_counter_gate[7][0]                                                                                                   ; 3       ;
; breath_counter_gate[7][1]                                                                                                   ; 3       ;
; breath_counter_gate[7][2]                                                                                                   ; 3       ;
; breath_counter_gate[7][7]                                                                                                   ; 3       ;
; breath_counter_gate[7][8]                                                                                                   ; 3       ;
; breath_counter_gate[7][9]                                                                                                   ; 3       ;
; breath_counter_gate[6][0]                                                                                                   ; 3       ;
; breath_counter_gate[6][1]                                                                                                   ; 3       ;
; breath_counter_gate[6][2]                                                                                                   ; 3       ;
; breath_counter_gate[6][3]                                                                                                   ; 3       ;
; breath_counter_gate[6][7]                                                                                                   ; 3       ;
; breath_counter_gate[6][8]                                                                                                   ; 3       ;
; breath_counter_gate[6][9]                                                                                                   ; 3       ;
; breath_counter_gate[5][0]                                                                                                   ; 3       ;
; breath_counter_gate[5][1]                                                                                                   ; 3       ;
; breath_counter_gate[5][2]                                                                                                   ; 3       ;
; breath_counter_gate[5][4]                                                                                                   ; 3       ;
; breath_counter_gate[5][7]                                                                                                   ; 3       ;
; breath_counter_gate[5][8]                                                                                                   ; 3       ;
; breath_counter_gate[5][9]                                                                                                   ; 3       ;
; breath_counter_gate[1][0]                                                                                                   ; 3       ;
; breath_counter_gate[1][1]                                                                                                   ; 3       ;
; breath_counter_gate[1][2]                                                                                                   ; 3       ;
; breath_counter_gate[1][4]                                                                                                   ; 3       ;
; breath_counter_gate[1][7]                                                                                                   ; 3       ;
; breath_counter_gate[1][8]                                                                                                   ; 3       ;
; breath_counter_gate[1][9]                                                                                                   ; 3       ;
; breath_counter_gate[0][0]                                                                                                   ; 3       ;
; breath_counter_gate[0][1]                                                                                                   ; 3       ;
; breath_counter_gate[0][2]                                                                                                   ; 3       ;
; breath_counter_gate[0][3]                                                                                                   ; 3       ;
; breath_counter_gate[0][4]                                                                                                   ; 3       ;
; breath_counter_gate[0][5]                                                                                                   ; 3       ;
; breath_counter_gate[0][7]                                                                                                   ; 3       ;
; breath_counter_gate[0][8]                                                                                                   ; 3       ;
; breath_counter_gate[0][9]                                                                                                   ; 3       ;
; seg_bcd_data[14]                                                                                                            ; 2       ;
; seg_bcd_data[18]                                                                                                            ; 2       ;
; seg_bcd_data[3]                                                                                                             ; 2       ;
; seg_bcd_data[8]                                                                                                             ; 2       ;
; seg_bcd_data[13]                                                                                                            ; 2       ;
; seg_bcd_data[23]                                                                                                            ; 2       ;
; seg_bcd_data[17]                                                                                                            ; 2       ;
; seg_bcd_data[2]                                                                                                             ; 2       ;
; seg_bcd_data[7]                                                                                                             ; 2       ;
; seg_bcd_data[12]                                                                                                            ; 2       ;
; seg_bcd_data[22]                                                                                                            ; 2       ;
; seg_bcd_data[16]                                                                                                            ; 2       ;
; seg_bcd_data[1]                                                                                                             ; 2       ;
; seg_bcd_data[6]                                                                                                             ; 2       ;
; seg_bcd_data[11]                                                                                                            ; 2       ;
; seg_bcd_data[21]                                                                                                            ; 2       ;
; seg_bcd_data[15]                                                                                                            ; 2       ;
; seg_bcd_data[0]                                                                                                             ; 2       ;
; seg_bcd_data[5]                                                                                                             ; 2       ;
; seg_bcd_data[10]                                                                                                            ; 2       ;
; seg_bcd_data[20]                                                                                                            ; 2       ;
; seg_display:segdpy|bcd2seg_ca:segdec|seg_code[6]                                                                            ; 2       ;
; seg_display:segdpy|bcd2seg_ca:segdec|seg_code[5]                                                                            ; 2       ;
; seg_display:segdpy|bcd2seg_ca:segdec|seg_code[4]                                                                            ; 2       ;
; seg_display:segdpy|bcd2seg_ca:segdec|seg_code[3]                                                                            ; 2       ;
; seg_display:segdpy|bcd2seg_ca:segdec|seg_code[2]                                                                            ; 2       ;
; seg_display:segdpy|bcd2seg_ca:segdec|seg_code[1]                                                                            ; 2       ;
; seg_display:segdpy|bcd2seg_ca:segdec|seg_code[0]                                                                            ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~190            ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[62]~189            ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~126            ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~188            ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[62]~125            ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~124            ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[47]~187            ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[42]~186            ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~70             ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~69             ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~68             ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~69             ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~213            ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~68             ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~67             ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~212            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[62]~211            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~210            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~209            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[47]~208            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[42]~207            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[37]~206            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[32]~205            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[27]~204            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[22]~203            ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~63             ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~62             ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~61             ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~183            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~182            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[61]~181            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[56]~180            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[51]~179            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[46]~178            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[41]~177            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[36]~176            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[37]~175            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~119            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~118            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[61]~117            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[56]~116            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[51]~115            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~114            ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~210            ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~66             ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~65             ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[62]~209            ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~208            ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~207            ; 2       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~46             ; 2       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~45             ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[47]~206            ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[42]~205            ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[46]~180            ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~118            ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[37]~204            ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[32]~203            ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[37]~177            ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[27]~202            ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[22]~201            ; 2       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~66             ; 2       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~65             ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~59             ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~173            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~171            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[62]~169            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~167            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~165            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[47]~163            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[42]~161            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~112            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~110            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[62]~108            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~106            ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~171            ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][0]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][1]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][2]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][3]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][4]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][5]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][6]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[1][7]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][0]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][1]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][2]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][3]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][4]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][5]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][6]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[2][7]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][0]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][1]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][2]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][3]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][4]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][5]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][6]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[3][7]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][0]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][1]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][2]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][3]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][4]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][5]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][6]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[4][7]                                                                                      ; 2       ;
; key_handler:k_incy|uAnd~0                                                                                                   ; 2       ;
; key_handler:k_incy|sta[1]                                                                                                   ; 2       ;
; key_handler:k_incy|sta[0]                                                                                                   ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][0]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][1]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][2]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][3]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][4]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][5]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][6]                                                                                      ; 2       ;
; Multiplier_Flow_8x8b:u_mul|A_reg[5][7]                                                                                      ; 2       ;
; sta_next~19                                                                                                                 ; 2       ;
; sta_next~17                                                                                                                 ; 2       ;
; sta_next~15                                                                                                                 ; 2       ;
; sta_next~14                                                                                                                 ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61             ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60             ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59             ; 2       ;
; seg_bcd_data[1]~33                                                                                                          ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61             ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60             ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59             ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~189            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~188            ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~187            ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~7              ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~6              ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~5              ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~4              ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~1              ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~0              ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[70]~53             ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[70]~52             ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~51             ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~50             ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~7              ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[30]~6              ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~5              ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~4              ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~3              ; 2       ;
; lpm_divide:Mod3|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~2              ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[70]~155            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[70]~154            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~153            ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~152            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~102            ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~101            ; 2       ;
; sta_next.S3                                                                                                                 ; 2       ;
; key_handler:k_bcd|uAnd~0                                                                                                    ; 2       ;
; key_handler:k_bcd|sta[1]                                                                                                    ; 2       ;
; key_handler:k_bcd|sta[0]                                                                                                    ; 2       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[65]~37             ; 2       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[65]~36             ; 2       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~34             ; 2       ;
; always3~1                                                                                                                   ; 2       ;
; px[6]~10                                                                                                                    ; 2       ;
; key_handler:k_incx|sta[2]                                                                                                   ; 2       ;
; sta_next.S4                                                                                                                 ; 2       ;
; clkdiv:div_50m_2|Equal1~4                                                                                                   ; 2       ;
; clkdiv:div_50m_2|Equal0~6                                                                                                   ; 2       ;
; clkdiv:div_50m_2|Equal0~1                                                                                                   ; 2       ;
; clkdiv:div_50m_2|cnt[12]~34                                                                                                 ; 2       ;
; clkdiv:div_50m_2|LessThan0~0                                                                                                ; 2       ;
; clkdiv:div_50m_2|cnt[12]~33                                                                                                 ; 2       ;
; clkdiv:div_50m_128|Equal0~7                                                                                                 ; 2       ;
; clkdiv:div_50m_128|Equal1~1                                                                                                 ; 2       ;
; clkdiv:div_50m_128|Equal1~0                                                                                                 ; 2       ;
; clkdiv:div_50m_128|LessThan0~1                                                                                              ; 2       ;
; clkdiv:div_50m_128|cnt[5]~32                                                                                                ; 2       ;
; clkdiv:div_50m_128|LessThan0~0                                                                                              ; 2       ;
; clkdiv:div_50m_128|Equal0~3                                                                                                 ; 2       ;
; clkdiv:div_50m_32k|Equal0~10                                                                                                ; 2       ;
; clkdiv:div_50m_32k|Equal0~9                                                                                                 ; 2       ;
; clkdiv:div_50m_32k|Equal0~8                                                                                                 ; 2       ;
; clkdiv:div_50m_32k|Equal0~7                                                                                                 ; 2       ;
; clkdiv:div_50m_32k|Equal1~0                                                                                                 ; 2       ;
; clkdiv:div_50m_32k|Equal0~0                                                                                                 ; 2       ;
; clkdiv:div_50m_100|Equal1~4                                                                                                 ; 2       ;
; clkdiv:div_50m_100|Equal0~9                                                                                                 ; 2       ;
; clkdiv:div_50m_100|Equal0~4                                                                                                 ; 2       ;
; clkdiv:div_50m_100|cnt[16]~32                                                                                               ; 2       ;
; clkdiv:div_50m_100|Equal0~3                                                                                                 ; 2       ;
; key_handler:k_autoinc|sta[1]                                                                                                ; 2       ;
; key_handler:k_autoinc|sta[0]                                                                                                ; 2       ;
; key_handler:k_ans|sta[1]                                                                                                    ; 2       ;
; key_handler:k_ans|sta[0]                                                                                                    ; 2       ;
; key_handler:k_2|sta[1]                                                                                                      ; 2       ;
; key_handler:k_2|sta[0]                                                                                                      ; 2       ;
; clkdiv:div_50m_300|Equal1~2                                                                                                 ; 2       ;
; clkdiv:div_50m_300|Equal0~10                                                                                                ; 2       ;
; clkdiv:div_50m_300|Equal0~7                                                                                                 ; 2       ;
; clkdiv:div_50m_300|Equal0~4                                                                                                 ; 2       ;
; sta_led.000                                                                                                                 ; 2       ;
; breath_counter_gate[7][9]~46                                                                                                ; 2       ;
; sta_led.001                                                                                                                 ; 2       ;
; breath_counter_gate[6][7]~40                                                                                                ; 2       ;
; sta_led.010                                                                                                                 ; 2       ;
; breath_counter_gate[5][1]~34                                                                                                ; 2       ;
; sta_led.011                                                                                                                 ; 2       ;
; breath_counter_gate[4][1]~29                                                                                                ; 2       ;
; breath_counter_gate[4][1]~28                                                                                                ; 2       ;
; breath_counter_gate[4][1]~27                                                                                                ; 2       ;
; sta_led.100                                                                                                                 ; 2       ;
; breath_counter_gate[3][6]~23                                                                                                ; 2       ;
; breath_counter_gate[3][6]~22                                                                                                ; 2       ;
; breath_counter_gate[3][6]~21                                                                                                ; 2       ;
; sta_led.101                                                                                                                 ; 2       ;
; breath_counter_gate[2][0]~18                                                                                                ; 2       ;
; breath_counter_gate[2][0]~17                                                                                                ; 2       ;
; breath_counter_gate[2][0]~16                                                                                                ; 2       ;
; sta_led.110                                                                                                                 ; 2       ;
; breath_counter_gate~14                                                                                                      ; 2       ;
; key_ledmode_last                                                                                                            ; 2       ;
; key_handler:k_ledmode|sta[1]                                                                                                ; 2       ;
; key_handler:k_ledmode|sta[0]                                                                                                ; 2       ;
; sta_led.111                                                                                                                 ; 2       ;
; Equal0~2                                                                                                                    ; 2       ;
; breath_counter_gate[0][7]~10                                                                                                ; 2       ;
; led_mode.10                                                                                                                 ; 2       ;
; clkdiv:div_50m_128|clk_out                                                                                                  ; 2       ;
; sta_next.S2                                                                                                                 ; 2       ;
; key_handler:k_rst|sta[2]                                                                                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[0]~10 ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[0]~10 ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8   ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[0]~10 ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[0]~10 ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[0]~10 ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[0]~10 ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[0]~10  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[0]~10  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[0]~10  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[0]~10  ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~8  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[0]~10 ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[0]~10 ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[0]~10 ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[0]~10 ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[0]~10 ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[0]~10  ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~8  ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[0]~10 ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[0]~10  ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[1]~0   ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; clkdiv:div_50m_2|cnt[21]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[20]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[19]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[18]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[9]                                                                                                     ; 2       ;
; clkdiv:div_50m_2|cnt[8]                                                                                                     ; 2       ;
; clkdiv:div_50m_2|cnt[7]                                                                                                     ; 2       ;
; clkdiv:div_50m_2|cnt[6]                                                                                                     ; 2       ;
; clkdiv:div_50m_2|cnt[31]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[30]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[29]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[28]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[27]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[26]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[25]                                                                                                    ; 2       ;
; clkdiv:div_50m_2|cnt[5]                                                                                                     ; 2       ;
; clkdiv:div_50m_128|cnt[7]                                                                                                   ; 2       ;
; clkdiv:div_50m_128|cnt[6]                                                                                                   ; 2       ;
; clkdiv:div_50m_128|cnt[5]                                                                                                   ; 2       ;
; clkdiv:div_50m_128|cnt[15]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[14]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[13]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[12]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[3]                                                                                                   ; 2       ;
; clkdiv:div_50m_128|cnt[2]                                                                                                   ; 2       ;
; clkdiv:div_50m_128|cnt[1]                                                                                                   ; 2       ;
; clkdiv:div_50m_128|cnt[0]                                                                                                   ; 2       ;
; clkdiv:div_50m_128|cnt[31]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[30]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[29]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[28]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[27]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[26]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[25]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[24]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[23]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[22]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[21]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[20]                                                                                                  ; 2       ;
; clkdiv:div_50m_128|cnt[19]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[0]                                                                                                   ; 2       ;
; clkdiv:div_50m_32k|cnt[31]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[30]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[29]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[28]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[27]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[26]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[25]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[24]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[23]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[22]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[21]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[20]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[19]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[18]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[17]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[16]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[15]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[14]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[13]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[12]                                                                                                  ; 2       ;
; clkdiv:div_50m_32k|cnt[11]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[3]                                                                                                   ; 2       ;
; clkdiv:div_50m_100|cnt[11]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[10]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[9]                                                                                                   ; 2       ;
; clkdiv:div_50m_100|cnt[8]                                                                                                   ; 2       ;
; clkdiv:div_50m_100|cnt[31]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[30]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[29]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[28]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[27]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[26]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[25]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[24]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[23]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[22]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[21]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[20]                                                                                                  ; 2       ;
; clkdiv:div_50m_100|cnt[19]                                                                                                  ; 2       ;
; autoinc_hold_time[6]                                                                                                        ; 2       ;
; autoinc_hold_time[5]                                                                                                        ; 2       ;
; autoinc_hold_time[1]                                                                                                        ; 2       ;
; autoinc_hold_time[0]                                                                                                        ; 2       ;
; autoinc_hold_time[2]                                                                                                        ; 2       ;
; autoinc_hold_time[3]                                                                                                        ; 2       ;
; autoinc_hold_time[4]                                                                                                        ; 2       ;
; clkdiv:div_50m_300|cnt[31]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[30]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[29]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[28]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[27]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[26]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[25]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[24]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[23]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[22]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[21]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[20]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[19]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[18]                                                                                                  ; 2       ;
; clkdiv:div_50m_300|cnt[17]                                                                                                  ; 2       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[1]~0   ; 2       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[2]~2   ; 2       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[1]~0   ; 2       ;
; breath_counter_gate_next[1][3]                                                                                              ; 2       ;
; breath_counter_gate_next[1][5]                                                                                              ; 2       ;
; key[3]~input                                                                                                                ; 1       ;
; key[6]~input                                                                                                                ; 1       ;
; key[2]~input                                                                                                                ; 1       ;
; key[5]~input                                                                                                                ; 1       ;
; key[4]~input                                                                                                                ; 1       ;
; key[1]~input                                                                                                                ; 1       ;
; key[7]~input                                                                                                                ; 1       ;
; key[0]~input                                                                                                                ; 1       ;
; led_mode.11~_wirecell                                                                                                       ; 1       ;
; key_handler:k_incy|sta[0]~0                                                                                                 ; 1       ;
; key_handler:k_bcd|sta[0]~0                                                                                                  ; 1       ;
; key_handler:k_incx|sta[0]~0                                                                                                 ; 1       ;
; key_handler:k_autoinc|sta[0]~0                                                                                              ; 1       ;
; key_handler:k_ans|sta[0]~0                                                                                                  ; 1       ;
; key_handler:k_2|sta[0]~0                                                                                                    ; 1       ;
; sta_led.000~0                                                                                                               ; 1       ;
; sta_led.001~0                                                                                                               ; 1       ;
; key_handler:k_ledmode|sta[0]~0                                                                                              ; 1       ;
; led_mode.01~0                                                                                                               ; 1       ;
; key_handler:k_rst|sta[0]~0                                                                                                  ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~191            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~127            ; 1       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~67             ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~66             ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[23]~202            ; 1       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~60             ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~67             ; 1       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[38]~174            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~211            ; 1       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[53]~113            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~185            ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~64             ; 1       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~67             ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~184            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~123            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[61]~183            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~122            ; 1       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~47             ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[56]~182            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[61]~121            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[51]~181            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[56]~120            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[51]~119            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[53]~117            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[41]~179            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[36]~178            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[38]~176            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[23]~200            ; 1       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[23]~64             ; 1       ;
; seg_bcd_data[23]~63                                                                                                         ; 1       ;
; seg_bcd_data[22]~62                                                                                                         ; 1       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~66             ; 1       ;
; lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~65             ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~65             ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[73]~201            ; 1       ;
; lpm_divide:Mod2|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~64             ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~200            ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[63]~199            ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[58]~198            ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[53]~197            ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[48]~196            ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[43]~195            ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[38]~194            ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[33]~193            ; 1       ;
; lpm_divide:Mod4|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[28]~192            ; 1       ;
; seg_bcd_data[11]~61                                                                                                         ; 1       ;
; seg_bcd_data[21]~60                                                                                                         ; 1       ;
; lpm_divide:Mod7|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[73]~58             ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~63             ; 1       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[73]~172            ; 1       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~170            ; 1       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[63]~168            ; 1       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[58]~166            ; 1       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[53]~164            ; 1       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[48]~162            ; 1       ;
; lpm_divide:Mod5|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[43]~160            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[73]~199            ; 1       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[73]~111            ; 1       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~109            ; 1       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[63]~107            ; 1       ;
; lpm_divide:Mod6|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[58]~105            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~198            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[73]~175            ; 1       ;
; seg_bcd_data[10]~59                                                                                                         ; 1       ;
; lpm_divide:Div2|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~62             ; 1       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[33]~63             ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[63]~197            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~174            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[73]~116            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[58]~196            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[63]~173            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~115            ; 1       ;
; lpm_divide:Div7|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~44             ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[53]~195            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[58]~172            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[63]~114            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[48]~194            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[53]~170            ; 1       ;
; lpm_divide:Div6|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[58]~113            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[43]~193            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[48]~169            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[38]~192            ; 1       ;
; lpm_divide:Div5|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[43]~168            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[33]~191            ; 1       ;
; lpm_divide:Div4|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[28]~190            ; 1       ;
; seg_bcd_data[26]~58                                                                                                         ; 1       ;
; seg_display:segdpy|bcd[0]~6                                                                                                 ; 1       ;
; lpm_divide:Div0|lpm_divide_jhm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[28]~62             ; 1       ;
; breath_counter_gate~54                                                                                                      ; 1       ;
; breath_counter_gate~53                                                                                                      ; 1       ;
; breath_counter_gate~52                                                                                                      ; 1       ;
; breath_counter_gate~51                                                                                                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][0]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][7]                                                                                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][6]                                                                                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][5]                                                                                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][4]                                                                                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][3]                                                                                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|B_reg[0][2]                                                                                      ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][1]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][0]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][2]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][1]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][3]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][2]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][4]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][3]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][5]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][4]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][6]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[1][5]                                                                                         ; 1       ;
; Multiplier_Flow_8x8b:u_mul|PP[0][7]                                                                                         ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,310 / 32,401 ( 7 % )  ;
; C16 interconnects           ; 18 / 1,326 ( 1 % )      ;
; C4 interconnects            ; 845 / 21,816 ( 4 % )    ;
; Direct links                ; 785 / 32,401 ( 2 % )    ;
; Global clocks               ; 10 / 10 ( 100 % )       ;
; Local interconnects         ; 1,219 / 10,320 ( 12 % ) ;
; R24 interconnects           ; 48 / 1,289 ( 4 % )      ;
; R4 interconnects            ; 1,189 / 28,186 ( 4 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.35) ; Number of LABs  (Total = 175) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 4                             ;
; 3                                           ; 10                            ;
; 4                                           ; 4                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 6                             ;
; 8                                           ; 4                             ;
; 9                                           ; 4                             ;
; 10                                          ; 6                             ;
; 11                                          ; 5                             ;
; 12                                          ; 3                             ;
; 13                                          ; 5                             ;
; 14                                          ; 5                             ;
; 15                                          ; 12                            ;
; 16                                          ; 94                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.13) ; Number of LABs  (Total = 175) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 78                            ;
; 1 Clock                            ; 74                            ;
; 1 Clock enable                     ; 14                            ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 2                             ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.23) ; Number of LABs  (Total = 175) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 10                            ;
; 2                                            ; 6                             ;
; 3                                            ; 12                            ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 6                             ;
; 11                                           ; 6                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 21                            ;
; 15                                           ; 32                            ;
; 16                                           ; 5                             ;
; 17                                           ; 5                             ;
; 18                                           ; 7                             ;
; 19                                           ; 2                             ;
; 20                                           ; 4                             ;
; 21                                           ; 2                             ;
; 22                                           ; 1                             ;
; 23                                           ; 1                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 5                             ;
; 30                                           ; 2                             ;
; 31                                           ; 5                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.21) ; Number of LABs  (Total = 175) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 19                            ;
; 2                                               ; 12                            ;
; 3                                               ; 13                            ;
; 4                                               ; 12                            ;
; 5                                               ; 9                             ;
; 6                                               ; 10                            ;
; 7                                               ; 22                            ;
; 8                                               ; 24                            ;
; 9                                               ; 6                             ;
; 10                                              ; 12                            ;
; 11                                              ; 8                             ;
; 12                                              ; 5                             ;
; 13                                              ; 4                             ;
; 14                                              ; 1                             ;
; 15                                              ; 2                             ;
; 16                                              ; 13                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.08) ; Number of LABs  (Total = 175) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 12                            ;
; 4                                            ; 9                             ;
; 5                                            ; 9                             ;
; 6                                            ; 9                             ;
; 7                                            ; 10                            ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 6                             ;
; 11                                           ; 16                            ;
; 12                                           ; 13                            ;
; 13                                           ; 9                             ;
; 14                                           ; 8                             ;
; 15                                           ; 13                            ;
; 16                                           ; 3                             ;
; 17                                           ; 5                             ;
; 18                                           ; 8                             ;
; 19                                           ; 6                             ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 1                             ;
; 24                                           ; 1                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 0                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 31        ; 0            ; 31        ; 0            ; 0            ; 31        ; 31        ; 0            ; 31        ; 31        ; 0            ; 22           ; 0            ; 0            ; 9            ; 0            ; 22           ; 9            ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 0            ; 31        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 31           ; 0         ; 31           ; 31           ; 0         ; 0         ; 31           ; 0         ; 0         ; 31           ; 9            ; 31           ; 31           ; 22           ; 31           ; 9            ; 22           ; 31           ; 31           ; 31           ; 9            ; 31           ; 31           ; 31           ; 31           ; 31           ; 0         ; 31           ; 31           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; seg_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_cs[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50mhz          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                          ;
+-------------------------------------------------------+----------------------------+-------------------+
; Source Clock(s)                                       ; Destination Clock(s)       ; Delay Added in ns ;
+-------------------------------------------------------+----------------------------+-------------------+
; clkdiv:div_50m_100|clk_out                            ; bcd_mode                   ; 48.6              ;
; clkdiv:div_50m_300|clk_out                            ; seg_display:segdpy|bcd[0]  ; 24.0              ;
; clk_50mhz                                             ; clk_50mhz                  ; 11.6              ;
; clkdiv:div_50m_300|clk_out,clkdiv:div_50m_100|clk_out ; bcd_mode                   ; 9.7               ;
; clk_50mhz                                             ; clkdiv:div_50m_32k|clk_out ; 5.0               ;
; clkdiv:div_50m_100|clk_out                            ; clkdiv:div_50m_100|clk_out ; 3.0               ;
+-------------------------------------------------------+----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                     ;
+----------------------------+--------------------------------------------------+-------------------+
; Source Register            ; Destination Register                             ; Delay Added in ns ;
+----------------------------+--------------------------------------------------+-------------------+
; seg_display:segdpy|bcd[0]  ; seg_display:segdpy|bcd2seg_ca:segdec|seg_code[5] ; 2.810             ;
; bcd_mode                   ; bcd_mode                                         ; 2.631             ;
; clkdiv:div_50m_300|clk_out ; breath_counter_current[9]                        ; 2.534             ;
; clkdiv:div_50m_32k|clk_out ; clkdiv:div_50m_32k|clk_out                       ; 2.139             ;
; sta_current.S4             ; seg_bcd_data[10]                                 ; 2.124             ;
; clkdiv:div_50m_128|clk_out ; clkdiv:div_50m_128|clk_out                       ; 2.118             ;
; clkdiv:div_50m_2|clk_out   ; clkdiv:div_50m_2|clk_out                         ; 2.101             ;
; sta_current.S3             ; seg_bcd_data[10]                                 ; 1.976             ;
; clkdiv:div_50m_100|clk_out ; clkdiv:div_50m_100|clk_out                       ; 1.946             ;
; key_bcd_last               ; bcd_mode                                         ; 1.315             ;
; key_handler:k_bcd|sta[2]   ; bcd_mode                                         ; 1.315             ;
; key_handler:k_bcd|sta[0]   ; bcd_mode                                         ; 1.315             ;
; key_handler:k_bcd|sta[1]   ; bcd_mode                                         ; 1.315             ;
; sta_current.S2             ; bcd_mode                                         ; 1.315             ;
; clkdiv:div_50m_128|cnt[30] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[29] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[28] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[27] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[26] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[25] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[24] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[23] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[22] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[21] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[20] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[19] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[17] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[16] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[15] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[14] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[13] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[12] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[11] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[10] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[9]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[8]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[7]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[6]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[5]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[4]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[3]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[2]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[1]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[0]  ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[31] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_128|cnt[18] ; clkdiv:div_50m_128|clk_out                       ; 1.161             ;
; clkdiv:div_50m_32k|cnt[30] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[29] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[28] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[27] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[26] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[25] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[24] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[23] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[22] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[21] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[20] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[19] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[18] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[17] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[16] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[15] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[14] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[13] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[12] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[11] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[10] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[9]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[8]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[7]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[6]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[5]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[4]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[3]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[2]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[0]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[31] ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; clkdiv:div_50m_32k|cnt[1]  ; clkdiv:div_50m_32k|clk_out                       ; 1.063             ;
; py[6]                      ; seg_bcd_data[11]                                 ; 0.986             ;
; py[5]                      ; seg_bcd_data[11]                                 ; 0.986             ;
; py[4]                      ; seg_bcd_data[11]                                 ; 0.986             ;
; py[3]                      ; seg_bcd_data[11]                                 ; 0.986             ;
; py[7]                      ; seg_bcd_data[11]                                 ; 0.986             ;
; clkdiv:div_50m_100|cnt[30] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[29] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[28] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[27] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[26] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[25] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[24] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[23] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[22] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[21] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[20] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[19] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[31] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[18] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[17] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[16] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
; clkdiv:div_50m_100|cnt[14] ; clkdiv:div_50m_100|clk_out                       ; 0.951             ;
+----------------------------+--------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "cd_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 28 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cd_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: seg_bcd_data[23]~19  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_50mhz~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clkdiv:div_50m_300|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node seg_display:segdpy|bcd[4]
        Info (176357): Destination node breath_counter_current[9]
        Info (176357): Destination node breath_counter_current[8]
        Info (176357): Destination node breath_counter_current[7]
        Info (176357): Destination node breath_counter_current[6]
        Info (176357): Destination node breath_counter_current[5]
        Info (176357): Destination node breath_counter_current[4]
        Info (176357): Destination node breath_counter_current[3]
        Info (176357): Destination node breath_counter_current[2]
        Info (176357): Destination node breath_counter_current[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node clkdiv:div_50m_128|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:div_50m_128|clk_out~0
        Info (176357): Destination node clkdiv:div_50m_128|clk_out~1
Info (176353): Automatically promoted node clkdiv:div_50m_100|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sta_current.S2
        Info (176357): Destination node sta_current.S4
        Info (176357): Destination node sta_current.S3
        Info (176357): Destination node clkdiv:div_50m_100|clk_out~0
Info (176353): Automatically promoted node clkdiv:div_50m_2|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:div_50m_2|clk_out~0
Info (176353): Automatically promoted node seg_bcd_data[23]~16 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clkdiv:div_50m_32k|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:div_50m_32k|clk_out~0
Info (176353): Automatically promoted node seg_display:segdpy|bcd2seg_ca:segdec|Mux7~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node seg_bcd_data[23]~19 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node key_handler:k_rst|uAnd~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node seg_display:segdpy|seg_cs[0]~0
        Info (176357): Destination node breath_counter_gate_next[1][5]~2
        Info (176357): Destination node breath_counter_gate_next[5][5]~3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/Johnson/Documents/scnu-fpga-curriculum-design/quartusii/output_files/cd_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5317 megabytes
    Info: Processing ended: Sat Sep 12 14:47:33 2020
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Johnson/Documents/scnu-fpga-curriculum-design/quartusii/output_files/cd_top.fit.smsg.


