{
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ],
    "freqSynth": [
        "freqSynth",
        "vx8iT",
        "module"
    ],
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "divider": [
        "divider",
        "ANMrv",
        "module"
    ],
    "test": [
        "test",
        "x9Hvb",
        "module"
    ]
}