Fitter report for pdp8_top
Sat Apr  9 18:52:50 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Apr  9 18:52:50 2022       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; pdp8_top                                    ;
; Top-level Entity Name           ; pdp8_top                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA2F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,357 / 9,430 ( 14 % )                      ;
; Total registers                 ; 1159                                        ;
; Total pins                      ; 68 / 224 ( 30 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 393,216 / 1,802,240 ( 22 % )                ;
; Total RAM Blocks                ; 48 / 176 ( 27 % )                           ;
; Total DSP Blocks                ; 1 / 25 ( 4 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEFA2F23C7                           ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.7%      ;
;     Processor 3            ;   5.0%      ;
;     Processor 4            ;   4.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[1]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[2]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[3]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[4]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[5]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[6]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[7]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[8]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[9]                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[10]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[11]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[12]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[13]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[14]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[15]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[16]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[17]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[18]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[19]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[20]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[21]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[22]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[23]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|temp1[24]                                                             ; RESULTA          ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[0]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[0]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[0]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[1]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[1]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[1]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[2]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[2]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[2]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[3]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[3]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[3]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[4]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[4]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[4]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[6]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[6]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[6]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[8]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[8]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[8]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[9]                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[9]                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[9]~_Duplicate_1                                                   ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[10]                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[10]                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[10]~_Duplicate_1                                                  ; Q                ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[11]                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[24]                                                            ; AX               ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[11]                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[11]~_Duplicate_1                                                  ; Q                ;                       ;
; \compteur:count[12]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; \compteur:count[12]~DUPLICATE                                                                         ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|dmagnt                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|dmagnt~DUPLICATE                                                                ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eEMODE:iEMODE|emodeREG                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|eEMODE:iEMODE|emodeREG~DUPLICATE                                                ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eHLTTRP:iHLTTRP|hlttrpREG                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|eHLTTRP:iHLTTRP|hlttrpREG~DUPLICATE                                             ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eIE:iIE|ieREG                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|eIE:iIE|ieREG~DUPLICATE                                                         ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eIF:iIF|ifREG[1]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|eIF:iIF|ifREG[1]~DUPLICATE                                                      ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eIF:iIF|ifREG[2]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|eIF:iIF|ifREG[2]~DUPLICATE                                                      ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eII:iII|iiREG                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|eII:iII|iiREG~DUPLICATE                                                         ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eSR:iSR|srREG[10]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|eSR:iSR|srREG[10]~DUPLICATE                                                     ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eUB:iUB|ubREG                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|eUB:iUB|ubREG~DUPLICATE                                                         ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|eUF:iUF|ufREG                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|eUF:iUF|ufREG~DUPLICATE                                                         ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateCheckReq                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|state.stateCheckReq~DUPLICATE                                                   ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEdst                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEdst~DUPLICATE                                                     ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEfetchData                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEfetchData~DUPLICATE                                               ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEnmi                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEnmi~DUPLICATE                                                     ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEshiftDVI                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEshiftDVI~DUPLICATE                                                ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateIOT                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|state.stateIOT~DUPLICATE                                                        ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateInit                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|state.stateInit~DUPLICATE                                                       ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateMRIreadIncAddr                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|state.stateMRIreadIncAddr~DUPLICATE                                             ;                  ;                       ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateOprGroup1Seq4                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eCPU:iCPU|state.stateOprGroup1Seq4~DUPLICATE                                              ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|clkIrREG                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|clkIrREG~DUPLICATE                                                             ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|count[4]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|count[4]~DUPLICATE                                                             ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|count[5]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|count[5]~DUPLICATE                                                             ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|count[8]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|count[8]~DUPLICATE                                                             ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|count[10]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|count[10]~DUPLICATE                                                            ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|count[12]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|count[12]~DUPLICATE                                                            ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|count[16]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|count[16]~DUPLICATE                                                            ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|count[18]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|count[18]~DUPLICATE                                                            ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|count[24]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|count[24]~DUPLICATE                                                            ;                  ;                       ;
; ePDP8:iPDP8|eDK8E:iRTC|count[25]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eDK8E:iRTC|count[25]~DUPLICATE                                                            ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|datREG[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|datREG[3]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|\UARTRX:brdiv[2]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|\UARTRX:brdiv[2]~DUPLICATE                ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|rxReg[4]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|rxReg[4]~DUPLICATE                        ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|rxReg[6]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|rxReg[6]~DUPLICATE                        ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateBit0                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateBit0~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateBit2                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateBit2~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateBit4                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateBit4~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateBit7                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateBit7~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateStart                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateStart~DUPLICATE                ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY1|eUART_BRG:iKL8E_BRG|\UART_CLKDIV:count[3]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY1|eUART_BRG:iKL8E_BRG|\UART_CLKDIV:count[3]~DUPLICATE                           ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|datREG[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|datREG[3]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|datREG[6]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|datREG[6]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateBit0                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateBit0~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateBit2                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateBit2~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateBit6                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateBit6~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateBit7                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateBit7~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|kieREG                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|kieREG~DUPLICATE                                            ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|kirREG                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|kirREG~DUPLICATE                                            ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|\UARTTX:brdiv[1]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|\UARTTX:brdiv[1]~DUPLICATE                ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateDone                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateDone~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateIdle                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateIdle~DUPLICATE                 ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateStart                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state.stateStart~DUPLICATE                ;                  ;                       ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|tirREG                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|tirREG~DUPLICATE                                            ;                  ;                       ;
; ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated|address_reg_b[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated|address_reg_b[1]~DUPLICATE ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[3]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[12]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[12]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[16]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[16]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[22]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[22]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[23]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[23]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[24]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[24]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|state.stateDONE                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|state.stateDONE~DUPLICATE                                       ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|state.stateIDLE                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|state.stateIDLE~DUPLICATE                                       ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[3]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[6]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[6]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[15]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[15]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[18]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[18]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[19]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[19]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[22]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[22]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[23]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[23]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[25]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[25]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[2]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[2]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[7]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[7]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[8]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[8]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[9]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[9]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[10]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[10]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[14]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[14]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[20]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[20]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[21]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[21]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[25]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[25]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|state.stateDONE                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|state.stateDONE~DUPLICATE                                       ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|state.stateIDLE                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|state.stateIDLE~DUPLICATE                                       ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|delayCount[8]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|delayCount[8]~DUPLICATE                                         ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|delayCount[10]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|delayCount[10]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|delayCount[14]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|delayCount[14]~DUPLICATE                                        ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|state.stateIDLE                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|state.stateIDLE~DUPLICATE                                       ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|abort                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|abort~DUPLICATE                                                       ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|bytecnt[0]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|bytecnt[0]~DUPLICATE                                                  ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|bytecnt[2]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|bytecnt[2]~DUPLICATE                                                  ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|bytecnt[3]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|bytecnt[3]~DUPLICATE                                                  ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|dmaRD                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|dmaRD~DUPLICATE                                                       ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|dmaWR                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|dmaWR~DUPLICATE                                                       ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|bitcnt[0]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|bitcnt[0]~DUPLICATE                                     ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkcnt[0]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkcnt[0]~DUPLICATE                                     ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkcnt[1]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkcnt[1]~DUPLICATE                                     ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkcnt[4]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkcnt[4]~DUPLICATE                                     ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkcnt[5]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkcnt[5]~DUPLICATE                                     ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkdiv[1]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|clkdiv[1]~DUPLICATE                                     ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|state.stateTXH                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|state.stateTXH~DUPLICATE                                ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|state.stateTXL                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|state.stateTXL~DUPLICATE                                ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|state.stateTXM                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|state.stateTXM~DUPLICATE                                ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[8]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[8]~DUPLICATE                                                  ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[9]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[9]~DUPLICATE                                                  ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[10]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[10]~DUPLICATE                                                 ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|spiTXD[0]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|spiTXD[0]~DUPLICATE                                                   ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|spiTXD[2]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|spiTXD[2]~DUPLICATE                                                   ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|spiTXD[5]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|spiTXD[5]~DUPLICATE                                                   ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT02                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT02~DUPLICATE                                           ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT04                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT04~DUPLICATE                                           ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT05                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT05~DUPLICATE                                           ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT06                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT06~DUPLICATE                                           ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT14                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateINIT14~DUPLICATE                                           ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateREAD02                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateREAD02~DUPLICATE                                           ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateREAD04                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateREAD04~DUPLICATE                                           ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateREAD05                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateREAD05~DUPLICATE                                           ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateRESET                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateRESET~DUPLICATE                                            ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateRWFAIL                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateRWFAIL~DUPLICATE                                           ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE02                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE02~DUPLICATE                                          ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE04                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE04~DUPLICATE                                          ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE11                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE11~DUPLICATE                                          ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE12                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE12~DUPLICATE                                          ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[4]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[4]~DUPLICATE                                                  ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[5]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[5]~DUPLICATE                                                  ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[6]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[6]~DUPLICATE                                                  ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[11]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[11]~DUPLICATE                                                 ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[12]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[12]~DUPLICATE                                                 ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[14]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|timeout[14]~DUPLICATE                                                 ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|rk05BUSY[2]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|rk05BUSY[2]~DUPLICATE                                                         ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|rk05OP[2].rk05opWRPROT                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|rk05OP[2].rk05opWRPROT~DUPLICATE                                              ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|rkcm[0]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|rkcm[0]~DUPLICATE                                                             ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|rkma[3]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|rkma[3]~DUPLICATE                                                             ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|rkma[5]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|rkma[5]~DUPLICATE                                                             ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|sdDISKaddr[21]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|sdDISKaddr[21]~DUPLICATE                                                      ;                  ;                       ;
; ePDP8:iPDP8|eRK8E:iDISK|skipFLAG                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ePDP8:iPDP8|eRK8E:iDISK|skipFLAG~DUPLICATE                                                            ;                  ;                       ;
; i[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i[0]~DUPLICATE                                                                                        ;                  ;                       ;
; i[2]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i[2]~DUPLICATE                                                                                        ;                  ;                       ;
; i[4]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; i[4]~DUPLICATE                                                                                        ;                  ;                       ;
; state.S2                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state.S2~DUPLICATE                                                                                    ;                  ;                       ;
; state.S3                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state.S3~DUPLICATE                                                                                    ;                  ;                       ;
; state.S4                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state.S4~DUPLICATE                                                                                    ;                  ;                       ;
; state.S5                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state.S5~DUPLICATE                                                                                    ;                  ;                       ;
; swROT[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; swROT[0]~DUPLICATE                                                                                    ;                  ;                       ;
; swROT[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; swROT[1]~DUPLICATE                                                                                    ;                  ;                       ;
; swROT[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; swROT[2]~DUPLICATE                                                                                    ;                  ;                       ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3470 ) ; 0.00 % ( 0 / 3470 )        ; 0.00 % ( 0 / 3470 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3470 ) ; 0.00 % ( 0 / 3470 )        ; 0.00 % ( 0 / 3470 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3470 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/HPz420/Documents/GitHub/Doug Gilliland/Retro-Computers/PDP-8/PDP8_OpenCores/RETRO-EP4CE15_CYCLONE_V/pdp8_top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,357 / 9,430         ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 1,357                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,467 / 9,430         ; 16 %  ;
;         [a] ALMs used for LUT logic and registers           ; 380                   ;       ;
;         [b] ALMs used for LUT logic                         ; 964                   ;       ;
;         [c] ALMs used for registers                         ; 123                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 135 / 9,430           ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 9,430            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 24                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 178 / 943             ; 19 %  ;
;     -- Logic LABs                                           ; 178                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,246                 ;       ;
;     -- 7 input functions                                    ; 34                    ;       ;
;     -- 6 input functions                                    ; 361                   ;       ;
;     -- 5 input functions                                    ; 596                   ;       ;
;     -- 4 input functions                                    ; 513                   ;       ;
;     -- <=3 input functions                                  ; 742                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 74                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,159                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,004 / 18,860        ; 5 %   ;
;         -- Secondary logic registers                        ; 155 / 18,860          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,016                 ;       ;
;         -- Routing optimization registers                   ; 143                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 68 / 224              ; 30 %  ;
;     -- Clock pins                                           ; 6 / 9                 ; 67 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 48 / 176              ; 27 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 393,216 / 1,802,240   ; 22 %  ;
; Total block memory implementation bits                      ; 491,520 / 1,802,240   ; 27 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 1 / 25                ; 4 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.4% / 3.5% / 3.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 34.5% / 35.7% / 31.2% ;       ;
; Maximum fan-out                                             ; 1203                  ;       ;
; Highest non-global fan-out                                  ; 479                   ;       ;
; Total fan-out                                               ; 14660                 ;       ;
; Average fan-out                                             ; 4.00                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1357 / 9430 ( 14 % )  ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 1357                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1467 / 9430 ( 16 % )  ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 380                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 964                   ; 0                              ;
;         [c] ALMs used for registers                         ; 123                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 135 / 9430 ( 1 % )    ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 25 / 9430 ( < 1 % )   ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 24                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 178 / 943 ( 19 % )    ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 178                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2246                  ; 0                              ;
;     -- 7 input functions                                    ; 34                    ; 0                              ;
;     -- 6 input functions                                    ; 361                   ; 0                              ;
;     -- 5 input functions                                    ; 596                   ; 0                              ;
;     -- 4 input functions                                    ; 513                   ; 0                              ;
;     -- <=3 input functions                                  ; 742                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 74                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1004 / 18860 ( 5 % )  ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 155 / 18860 ( < 1 % ) ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1016                  ; 0                              ;
;         -- Routing optimization registers                   ; 143                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 68                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 393216                ; 0                              ;
; Total block memory implementation bits                      ; 491520                ; 0                              ;
; M10K block                                                  ; 48 / 176 ( 27 % )     ; 0 / 176 ( 0 % )                ;
; DSP block                                                   ; 1 / 25 ( 4 % )        ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 104 ( 1 % )       ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 16030                 ; 0                              ;
;     -- Registered Connections                               ; 5535                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 47                    ; 0                              ;
;     -- Output Ports                                         ; 21                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1203                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; M16   ; 5B       ; 54           ; 18           ; 60           ; 6                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; KEY[1]   ; L18   ; 5B       ; 54           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; LPR_CTS  ; A15   ; 7A       ; 46           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; LPR_RXD  ; AA2   ; 2A       ; 0            ; 18           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; PTR_CTS  ; Y14   ; 4A       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; PTR_RXD  ; N16   ; 5B       ; 54           ; 18           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[0]    ; U2    ; 2A       ; 0            ; 19           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[1]    ; U10   ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[2]    ; AB20  ; 4A       ; 40           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[3]    ; T7    ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; TTY1_RXD ; C11   ; 7A       ; 32           ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; TTY2_RXD ; L19   ; 5B       ; 54           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; fpMISO   ; U15   ; 4A       ; 43           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sdCD     ; B12   ; 7A       ; 36           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sdDO     ; C15   ; 7A       ; 43           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; swBOOT   ; V14   ; 4A       ; 38           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swCLEAR  ; Y19   ; 4A       ; 48           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swCONT   ; J8    ; 8A       ; 20           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD0     ; U11   ; 3B       ; 24           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD1     ; M21   ; 5B       ; 54           ; 20           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD10    ; T19   ; 5A       ; 54           ; 14           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD11    ; A14   ; 7A       ; 46           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD2     ; V13   ; 4A       ; 33           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD3     ; G18   ; 7A       ; 48           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD4     ; V6    ; 3A       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD5     ; AA1   ; 2A       ; 0            ; 18           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD6     ; U6    ; 3A       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD7     ; T22   ; 5A       ; 54           ; 15           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD8     ; N8    ; 3B       ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swD9     ; AA22  ; 4A       ; 46           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swDEP    ; E16   ; 7A       ; 50           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swEXAM   ; A13   ; 7A       ; 42           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swHALT   ; H18   ; 7A       ; 48           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swLDADDR ; T9    ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swLDEXTD ; W19   ; 4A       ; 44           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swLOCK   ; U20   ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swROT0   ; U17   ; 4A       ; 52           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swROT1   ; V15   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swROT2   ; B10   ; 8A       ; 16           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swROT3   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swROT4   ; N6    ; 3A       ; 11           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swROT5   ; F7    ; 8A       ; 8            ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swROT6   ; T18   ; 5A       ; 54           ; 14           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swROT7   ; AB18  ; 4A       ; 38           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swSTEP   ; C13   ; 7A       ; 36           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; swWP     ; F13   ; 7A       ; 40           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]   ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[1]   ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[2]   ; E10   ; 8A       ; 14           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[3]   ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[4]   ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[5]   ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[6]   ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[7]   ; E14   ; 7A       ; 40           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LPR_RTS  ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LPR_TXD  ; E7    ; 8A       ; 8            ; 45           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PTR_RTS  ; N21   ; 5B       ; 54           ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; PTR_TXD  ; V10   ; 3B       ; 16           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; RESET    ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TTY1_TXD ; G10   ; 8A       ; 22           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TTY2_TXD ; L22   ; 5B       ; 54           ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; fpFS     ; E12   ; 7A       ; 32           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fpMOSI   ; B13   ; 7A       ; 42           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; fpSCLK   ; F9    ; 8A       ; 14           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdCLK    ; C16   ; 7A       ; 52           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdCS     ; B15   ; 7A       ; 43           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdDI     ; B16   ; 7A       ; 52           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 6 / 16 ( 38 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 7 / 32 ( 22 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 15 / 48 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 7 / 16 ( 44 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 17 / 48 ( 35 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 9 / 32 ( 28 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; LED[3]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; swEXAM                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; swD11                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A15      ; 216        ; 7A       ; LPR_CTS                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; swD5                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LPR_RXD                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; swD9                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; LED[5]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; swROT7                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; swROT2                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; sdCD                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 228        ; 7A       ; fpMOSI                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; sdCS                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 204        ; 7A       ; sdDI                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; LED[6]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; TTY1_RXD                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; swSTEP                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; sdDO                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ; 206        ; 7A       ; sdCLK                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; LPR_TXD                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; LED[2]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; fpFS                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; LED[7]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; swDEP                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; swROT5                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; fpSCLK                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; swWP                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; TTY1_TXD                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; swD3                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; swHALT                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; swCONT                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; TTY2_RXD                        ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; TTY2_TXD                        ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; swD1                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; LPR_RTS                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; swROT4                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; swD8                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; PTR_RXD                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; PTR_RTS                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; LED[0]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; LED[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; swLDADDR                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; swROT6                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; swD10                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; swD7                            ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; SW[0]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; swD6                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; swROT3                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; swD0                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; fpMISO                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; swROT0                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; swLOCK                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; swD4                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; PTR_TXD                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; swD2                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; swBOOT                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; swROT1                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESET                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; swLDEXTD                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; PTR_CTS                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; swCLEAR                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; LED[4]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; SW[0]    ; Incomplete set of assignments ;
; SW[1]    ; Incomplete set of assignments ;
; SW[2]    ; Incomplete set of assignments ;
; SW[3]    ; Incomplete set of assignments ;
; KEY[1]   ; Incomplete set of assignments ;
; LED[0]   ; Incomplete set of assignments ;
; LED[1]   ; Incomplete set of assignments ;
; LED[2]   ; Incomplete set of assignments ;
; LED[3]   ; Incomplete set of assignments ;
; LED[4]   ; Incomplete set of assignments ;
; LED[5]   ; Incomplete set of assignments ;
; LED[6]   ; Incomplete set of assignments ;
; LED[7]   ; Incomplete set of assignments ;
; TTY1_TXD ; Incomplete set of assignments ;
; TTY2_TXD ; Incomplete set of assignments ;
; TTY2_RXD ; Incomplete set of assignments ;
; LPR_TXD  ; Incomplete set of assignments ;
; LPR_RXD  ; Incomplete set of assignments ;
; LPR_CTS  ; Incomplete set of assignments ;
; LPR_RTS  ; Incomplete set of assignments ;
; PTR_TXD  ; Incomplete set of assignments ;
; PTR_RXD  ; Incomplete set of assignments ;
; PTR_CTS  ; Incomplete set of assignments ;
; PTR_RTS  ; Incomplete set of assignments ;
; RESET    ; Incomplete set of assignments ;
; fpMISO   ; Incomplete set of assignments ;
; fpMOSI   ; Incomplete set of assignments ;
; fpFS     ; Incomplete set of assignments ;
; fpSCLK   ; Incomplete set of assignments ;
; swLOCK   ; Incomplete set of assignments ;
; swCONT   ; Incomplete set of assignments ;
; swBOOT   ; Incomplete set of assignments ;
; swEXAM   ; Incomplete set of assignments ;
; swLDADDR ; Incomplete set of assignments ;
; swHALT   ; Incomplete set of assignments ;
; swLDEXTD ; Incomplete set of assignments ;
; swSTEP   ; Incomplete set of assignments ;
; swD0     ; Incomplete set of assignments ;
; swDEP    ; Incomplete set of assignments ;
; swD1     ; Incomplete set of assignments ;
; swROT0   ; Incomplete set of assignments ;
; swD2     ; Incomplete set of assignments ;
; swROT1   ; Incomplete set of assignments ;
; swD3     ; Incomplete set of assignments ;
; swROT2   ; Incomplete set of assignments ;
; swD4     ; Incomplete set of assignments ;
; swROT3   ; Incomplete set of assignments ;
; swD5     ; Incomplete set of assignments ;
; swROT4   ; Incomplete set of assignments ;
; swD6     ; Incomplete set of assignments ;
; swROT5   ; Incomplete set of assignments ;
; swD7     ; Incomplete set of assignments ;
; swROT6   ; Incomplete set of assignments ;
; swROT7   ; Incomplete set of assignments ;
; sdCS     ; Incomplete set of assignments ;
; swD8     ; Incomplete set of assignments ;
; sdCLK    ; Incomplete set of assignments ;
; swD9     ; Incomplete set of assignments ;
; sdDI     ; Incomplete set of assignments ;
; swD10    ; Incomplete set of assignments ;
; swD11    ; Incomplete set of assignments ;
; sdCD     ; Incomplete set of assignments ;
; swCLEAR  ; Incomplete set of assignments ;
; swWP     ; Incomplete set of assignments ;
; CLOCK_50 ; Incomplete set of assignments ;
; KEY[0]   ; Incomplete set of assignments ;
; sdDO     ; Incomplete set of assignments ;
; TTY1_RXD ; Incomplete set of assignments ;
; SW[0]    ; Missing location assignment   ;
; SW[1]    ; Missing location assignment   ;
; SW[2]    ; Missing location assignment   ;
; SW[3]    ; Missing location assignment   ;
; KEY[1]   ; Missing location assignment   ;
; LED[0]   ; Missing location assignment   ;
; LED[1]   ; Missing location assignment   ;
; LED[2]   ; Missing location assignment   ;
; LED[3]   ; Missing location assignment   ;
; LED[4]   ; Missing location assignment   ;
; LED[5]   ; Missing location assignment   ;
; LED[6]   ; Missing location assignment   ;
; LED[7]   ; Missing location assignment   ;
; LPR_TXD  ; Missing location assignment   ;
; LPR_RXD  ; Missing location assignment   ;
; LPR_CTS  ; Missing location assignment   ;
; LPR_RTS  ; Missing location assignment   ;
; PTR_TXD  ; Missing location assignment   ;
; PTR_RXD  ; Missing location assignment   ;
; PTR_CTS  ; Missing location assignment   ;
; PTR_RTS  ; Missing location assignment   ;
; fpMISO   ; Missing location assignment   ;
; fpMOSI   ; Missing location assignment   ;
; fpFS     ; Missing location assignment   ;
; fpSCLK   ; Missing location assignment   ;
; swLOCK   ; Missing location assignment   ;
; swCONT   ; Missing location assignment   ;
; swBOOT   ; Missing location assignment   ;
; swEXAM   ; Missing location assignment   ;
; swLDADDR ; Missing location assignment   ;
; swHALT   ; Missing location assignment   ;
; swLDEXTD ; Missing location assignment   ;
; swSTEP   ; Missing location assignment   ;
; swD0     ; Missing location assignment   ;
; swDEP    ; Missing location assignment   ;
; swD1     ; Missing location assignment   ;
; swROT0   ; Missing location assignment   ;
; swD2     ; Missing location assignment   ;
; swROT1   ; Missing location assignment   ;
; swD3     ; Missing location assignment   ;
; swROT2   ; Missing location assignment   ;
; swD4     ; Missing location assignment   ;
; swROT3   ; Missing location assignment   ;
; swD5     ; Missing location assignment   ;
; swROT4   ; Missing location assignment   ;
; swD6     ; Missing location assignment   ;
; swROT5   ; Missing location assignment   ;
; swD7     ; Missing location assignment   ;
; swROT6   ; Missing location assignment   ;
; swROT7   ; Missing location assignment   ;
; swD8     ; Missing location assignment   ;
; swD9     ; Missing location assignment   ;
; swD10    ; Missing location assignment   ;
; swD11    ; Missing location assignment   ;
; swCLEAR  ; Missing location assignment   ;
; swWP     ; Missing location assignment   ;
; KEY[0]   ; Missing location assignment   ;
+----------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                     ; Entity Name     ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |pdp8_top                                    ; 1357.0 (30.8)        ; 1466.0 (31.1)                    ; 133.5 (0.2)                                       ; 24.5 (0.0)                       ; 0.0 (0.0)            ; 2246 (51)           ; 1159 (46)                 ; 0 (0)         ; 393216            ; 48    ; 1          ; 68   ; 0            ; |pdp8_top                                                                                               ; pdp8_top        ; work         ;
;    |ePDP8:iPDP8|                             ; 1312.8 (0.3)         ; 1421.1 (0.5)                     ; 132.7 (0.2)                                       ; 24.5 (0.0)                       ; 0.0 (0.0)            ; 2175 (1)            ; 1113 (0)                  ; 0 (0)         ; 393216            ; 48    ; 1          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8                                                                                   ; ePDP8           ; work         ;
;       |eBUSMUX:iBUSMUX|                      ; 55.7 (55.7)          ; 59.5 (59.5)                      ; 4.0 (4.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 90 (90)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eBUSMUX:iBUSMUX                                                                   ; eBUSMUX         ; work         ;
;       |eCPU:iCPU|                            ; 580.0 (241.4)        ; 602.0 (260.1)                    ; 43.6 (23.7)                                       ; 21.6 (5.1)                       ; 0.0 (0.0)            ; 911 (380)           ; 271 (143)                 ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU                                                                         ; eCPU            ; work         ;
;          |eALU:iALU|                         ; 183.8 (183.8)        ; 181.3 (181.3)                    ; 8.2 (8.2)                                         ; 10.7 (10.7)                      ; 0.0 (0.0)            ; 277 (277)           ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eALU:iALU                                                               ; eALU            ; work         ;
;          |eDF:iDF|                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eDF:iDF                                                                 ; eDF             ; work         ;
;          |eEAE:iEAE|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE                                                               ; eEAE            ; work         ;
;          |eEMODE:iEMODE|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eEMODE:iEMODE                                                           ; eEMODE          ; work         ;
;          |eGTF:iGTF|                         ; 2.8 (2.8)            ; 4.2 (4.2)                        ; 1.5 (1.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eGTF:iGTF                                                               ; eGTF            ; work         ;
;          |eHLTTRP:iHLTTRP|                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eHLTTRP:iHLTTRP                                                         ; eHLTTRP         ; work         ;
;          |eIB:iIB|                           ; 3.0 (3.0)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eIB:iIB                                                                 ; eIB             ; work         ;
;          |eID:iID|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eID:iID                                                                 ; eID             ; work         ;
;          |eIE:iIE|                           ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eIE:iIE                                                                 ; eIE             ; work         ;
;          |eIF:iIF|                           ; 2.2 (2.2)            ; 1.9 (1.9)                        ; 0.1 (0.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eIF:iIF                                                                 ; eIF             ; work         ;
;          |eII:iII|                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eII:iII                                                                 ; eII             ; work         ;
;          |eIR:iIR|                           ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eIR:iIR                                                                 ; eIR             ; work         ;
;          |eMA:iMA|                           ; 24.5 (24.5)          ; 25.8 (25.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eMA:iMA                                                                 ; eMA             ; work         ;
;          |eMB:iMB|                           ; 23.4 (23.4)          ; 21.0 (21.0)                      ; 0.0 (0.0)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 36 (36)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eMB:iMB                                                                 ; eMB             ; work         ;
;          |eMQ:iMQ|                           ; 31.2 (31.2)          ; 33.2 (33.2)                      ; 2.7 (2.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 56 (56)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ                                                                 ; eMQ             ; work         ;
;          |eMQA:iMQA|                         ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eMQA:iMQA                                                               ; eMQA            ; work         ;
;          |ePC:iPC|                           ; 23.5 (23.5)          ; 27.0 (27.0)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|ePC:iPC                                                                 ; ePC             ; work         ;
;          |eSF:iSF|                           ; 2.6 (2.6)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eSF:iSF                                                                 ; eSF             ; work         ;
;          |eSR:iSR|                           ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eSR:iSR                                                                 ; eSR             ; work         ;
;          |eUB:iUB|                           ; 1.9 (1.9)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eUB:iUB                                                                 ; eUB             ; work         ;
;          |eUF:iUF|                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eUF:iUF                                                                 ; eUF             ; work         ;
;          |eUSRTRP:iUSRTRP|                   ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eUSRTRP:iUSRTRP                                                         ; eUSRTRP         ; work         ;
;          |eXMA:iXMA|                         ; 3.3 (3.3)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eXMA:iXMA                                                               ; eXMA            ; work         ;
;          |eeSC:iSC|                          ; 11.8 (11.8)          ; 14.0 (14.0)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eCPU:iCPU|eeSC:iSC                                                                ; eeSC            ; work         ;
;       |eDK8E:iRTC|                           ; 21.7 (21.7)          ; 22.8 (22.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eDK8E:iRTC                                                                        ; eDK8E           ; work         ;
;       |eKC8E:iPANEL|                         ; 15.7 (15.7)          ; 16.5 (16.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKC8E:iPANEL                                                                      ; eKC8E           ; work         ;
;       |eKL8E:iTTY1|                          ; 38.9 (0.0)           ; 46.9 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY1                                                                       ; eKL8E           ; work         ;
;          |eKL8E_RX:iKL8E_RX|                 ; 15.4 (3.5)           ; 19.6 (4.1)                       ; 4.2 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (3)              ; 40 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX                                                     ; eKL8E_RX        ; work         ;
;             |eUART_RX:iUART_RX|              ; 11.9 (11.9)          ; 15.5 (15.5)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX                                   ; eUART_RX        ; work         ;
;          |eKL8E_TX:iKL8E_TX|                 ; 15.0 (2.0)           ; 18.3 (2.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (4)              ; 30 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX                                                     ; eKL8E_TX        ; work         ;
;             |eUART_TX:iUART_TX|              ; 13.0 (13.0)          ; 16.3 (16.3)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX                                   ; eUART_TX        ; work         ;
;          |eUART_BRG:iKL8E_BRG|               ; 8.5 (8.5)            ; 9.0 (9.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY1|eUART_BRG:iKL8E_BRG                                                   ; eUART_BRG       ; work         ;
;       |eKL8E:iTTY2|                          ; 27.7 (0.0)           ; 34.8 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY2                                                                       ; eKL8E           ; work         ;
;          |eKL8E_RX:iKL8E_RX|                 ; 18.7 (5.0)           ; 23.8 (6.2)                       ; 5.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (5)              ; 43 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX                                                     ; eKL8E_RX        ; work         ;
;             |eUART_RX:iUART_RX|              ; 13.7 (13.7)          ; 17.7 (17.7)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX                                   ; eUART_RX        ; work         ;
;          |eKL8E_TX:iKL8E_TX|                 ; 9.0 (1.5)            ; 11.0 (1.5)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (3)              ; 22 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX                                                     ; eKL8E_TX        ; work         ;
;             |eUART_TX:iUART_TX|              ; 6.5 (6.5)            ; 9.5 (9.5)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX                                   ; eUART_TX        ; work         ;
;       |eMS8C:iRAM|                           ; 13.2 (0.0)           ; 13.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 3 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eMS8C:iRAM                                                                        ; eMS8C           ; work         ;
;          |altsyncram:RAM_rtl_0|              ; 13.2 (0.0)           ; 13.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 3 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0                                                   ; altsyncram      ; work         ;
;             |altsyncram_asr1:auto_generated| ; 13.2 (0.7)           ; 13.2 (0.8)                       ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 3 (3)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated                    ; altsyncram_asr1 ; work         ;
;                |decode_8la:decode2|          ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated|decode_8la:decode2 ; decode_8la      ; work         ;
;                |mux_3hb:mux3|                ; 10.0 (10.0)          ; 10.7 (10.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated|mux_3hb:mux3       ; mux_3hb         ; work         ;
;       |eRK8E:iDISK|                          ; 559.7 (133.0)        ; 624.9 (141.4)                    ; 67.9 (10.1)                                       ; 2.7 (1.7)                        ; 0.0 (0.0)            ; 993 (202)           ; 645 (125)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eRK8E:iDISK                                                                       ; eRK8E           ; work         ;
;          |eRK05:iRK05_0|                     ; 41.2 (41.2)          ; 55.8 (55.8)                      ; 14.7 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0                                                         ; eRK05           ; work         ;
;          |eRK05:iRK05_1|                     ; 42.3 (42.3)          ; 55.9 (55.9)                      ; 13.9 (13.9)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 82 (82)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1                                                         ; eRK05           ; work         ;
;          |eRK05:iRK05_2|                     ; 41.3 (41.3)          ; 49.6 (49.6)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2                                                         ; eRK05           ; work         ;
;          |eRK05:iRK05_3|                     ; 41.5 (41.5)          ; 53.3 (53.3)                      ; 11.8 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (82)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3                                                         ; eRK05           ; work         ;
;          |eSD:iSD|                           ; 260.4 (239.7)        ; 268.8 (247.3)                    ; 9.2 (8.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 464 (429)           ; 238 (195)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD                                                               ; eSD             ; work         ;
;             |eSDSPI:iSDSPI|                  ; 20.7 (20.7)          ; 21.5 (21.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI                                                 ; eSDSPI          ; work         ;
;    |oct_7seg:digit1|                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|oct_7seg:digit1                                                                               ; oct_7seg        ; work         ;
;    |oct_7seg:digit2|                         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|oct_7seg:digit2                                                                               ; oct_7seg        ; work         ;
;    |oct_7seg:digit3|                         ; 4.7 (4.7)            ; 5.7 (5.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|oct_7seg:digit3                                                                               ; oct_7seg        ; work         ;
;    |oct_7seg:digit4|                         ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pdp8_top|oct_7seg:digit4                                                                               ; oct_7seg        ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; SW[0]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LED[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TTY1_TXD ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TTY2_TXD ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TTY2_RXD ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LPR_TXD  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LPR_RXD  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LPR_CTS  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LPR_RTS  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PTR_TXD  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PTR_RXD  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PTR_CTS  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PTR_RTS  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fpMISO   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fpMOSI   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fpFS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; fpSCLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; swLOCK   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swCONT   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swBOOT   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swEXAM   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swLDADDR ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swHALT   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swLDEXTD ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swSTEP   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swD0     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swDEP    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swD1     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swROT0   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swD2     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swROT1   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swD3     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swROT2   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swD4     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swROT3   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swD5     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swROT4   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swD6     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swROT5   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swD7     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swROT6   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swROT7   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sdCS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; swD8     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sdCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; swD9     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sdDI     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; swD10    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swD11    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sdCD     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swCLEAR  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swWP     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sdDO     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TTY1_RXD ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                           ;
+----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                                      ;                   ;         ;
; SW[1]                                                                      ;                   ;         ;
; SW[2]                                                                      ;                   ;         ;
; SW[3]                                                                      ;                   ;         ;
; KEY[1]                                                                     ;                   ;         ;
; TTY2_RXD                                                                   ;                   ;         ;
; LPR_RXD                                                                    ;                   ;         ;
; LPR_CTS                                                                    ;                   ;         ;
; PTR_RXD                                                                    ;                   ;         ;
; PTR_CTS                                                                    ;                   ;         ;
; fpMISO                                                                     ;                   ;         ;
; swLOCK                                                                     ;                   ;         ;
; swCONT                                                                     ;                   ;         ;
; swBOOT                                                                     ;                   ;         ;
; swEXAM                                                                     ;                   ;         ;
; swLDADDR                                                                   ;                   ;         ;
; swHALT                                                                     ;                   ;         ;
; swLDEXTD                                                                   ;                   ;         ;
; swSTEP                                                                     ;                   ;         ;
; swD0                                                                       ;                   ;         ;
; swDEP                                                                      ;                   ;         ;
; swD1                                                                       ;                   ;         ;
; swROT0                                                                     ;                   ;         ;
; swD2                                                                       ;                   ;         ;
; swROT1                                                                     ;                   ;         ;
; swD3                                                                       ;                   ;         ;
; swROT2                                                                     ;                   ;         ;
; swD4                                                                       ;                   ;         ;
; swROT3                                                                     ;                   ;         ;
; swD5                                                                       ;                   ;         ;
; swROT4                                                                     ;                   ;         ;
; swD6                                                                       ;                   ;         ;
; swROT5                                                                     ;                   ;         ;
; swD7                                                                       ;                   ;         ;
; swROT6                                                                     ;                   ;         ;
; swROT7                                                                     ;                   ;         ;
; swD8                                                                       ;                   ;         ;
; swD9                                                                       ;                   ;         ;
; swD10                                                                      ;                   ;         ;
; swD11                                                                      ;                   ;         ;
; sdCD                                                                       ;                   ;         ;
; swCLEAR                                                                    ;                   ;         ;
; swWP                                                                       ;                   ;         ;
; CLOCK_50                                                                   ;                   ;         ;
; KEY[0]                                                                     ;                   ;         ;
; sdDO                                                                       ;                   ;         ;
;      - ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|rxd[7]~0              ; 1                 ; 0       ;
; TTY1_RXD                                                                   ;                   ;         ;
;      - ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|rxdd[0] ; 0                 ; 0       ;
+----------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                     ; PIN_M9               ; 1202    ; Clock                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                                                       ; PIN_M16              ; 6       ; Clock                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; count~0                                                                                                      ; LABCELL_X29_Y33_N54  ; 17      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[0]~1                                                                    ; LABCELL_X36_Y39_N30  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|Selector104~2                                                                          ; LABCELL_X40_Y39_N9   ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|Selector109~1                                                                          ; LABCELL_X31_Y40_N30  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|Selector114~0                                                                          ; LABCELL_X31_Y36_N18  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|Selector152~6                                                                          ; LABCELL_X32_Y41_N18  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|Selector157~0                                                                          ; LABCELL_X36_Y41_N15  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|Selector73~1                                                                           ; LABCELL_X36_Y41_N36  ; 13      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|Selector74~0                                                                           ; LABCELL_X36_Y41_N12  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|Selector99~1                                                                           ; LABCELL_X39_Y40_N45  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|cpu.regs.MD[0]~0                                                                       ; LABCELL_X35_Y38_N15  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|cpu~0                                                                                  ; LABCELL_X39_Y39_N12  ; 65      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[2]~3                                                                  ; LABCELL_X32_Y35_N18  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|ioclrb                                                                                 ; FF_X39_Y38_N17       ; 316     ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|lxmarb                                                                                 ; FF_X36_Y39_N41       ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|rdb                                                                                    ; FF_X36_Y39_N59       ; 26      ; Latch enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateDecodeInstruction                                                           ; FF_X40_Y40_N44       ; 28      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateLoadIR                                                                      ; FF_X36_Y39_N23       ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eCPU:iCPU|state~57                                                                               ; LABCELL_X36_Y39_N42  ; 52      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eDK8E:iRTC|count[13]~0                                                                           ; MLABCELL_X34_Y39_N6  ; 35      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|rxReg[7]~1                                       ; LABCELL_X36_Y44_N39  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|rxReg~0                                          ; LABCELL_X36_Y44_N57  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateDone                                  ; FF_X36_Y44_N14       ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|\UARTTX:brdiv[0]~2                               ; MLABCELL_X37_Y41_N3  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state~28                                         ; MLABCELL_X37_Y41_N18 ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|txReg[0]~0                                       ; MLABCELL_X45_Y36_N42 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY1|eUART_BRG:iKL8E_BRG|Equal0~2                                                         ; LABCELL_X43_Y40_N51  ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|rxReg[5]~1                                       ; MLABCELL_X42_Y41_N3  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|rxReg~0                                          ; MLABCELL_X37_Y42_N27 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_RX:iKL8E_RX|eUART_RX:iUART_RX|state.stateDone                                  ; FF_X42_Y41_N26       ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|\UARTTX:brdiv[0]~3                               ; MLABCELL_X37_Y39_N54 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eKL8E:iTTY2|eKL8E_TX:iKL8E_TX|eUART_TX:iUART_TX|state~28                                         ; MLABCELL_X37_Y39_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated|decode_8la:decode2|w_anode411w[2] ; MLABCELL_X37_Y34_N42 ; 12      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated|decode_8la:decode2|w_anode424w[2] ; MLABCELL_X37_Y34_N12 ; 12      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated|decode_8la:decode2|w_anode432w[2] ; MLABCELL_X37_Y34_N45 ; 12      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated|decode_8la:decode2|w_anode440w[2] ; MLABCELL_X37_Y34_N57 ; 12      ; Write enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|delayCount[13]~1                                                       ; LABCELL_X41_Y33_N27  ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_0|sdMEMaddr[10]~0                                                        ; LABCELL_X44_Y36_N27  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|delayCount[5]~1                                                        ; LABCELL_X43_Y36_N6   ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_1|sdDISKaddr[29]~0                                                       ; LABCELL_X41_Y35_N6   ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|delayCount[19]~1                                                       ; LABCELL_X43_Y36_N18  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_2|sdDISKaddr[22]~0                                                       ; LABCELL_X41_Y35_N33  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|delayCount[20]~1                                                       ; LABCELL_X44_Y40_N39  ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eRK05:iRK05_3|sdDISKaddr[30]~0                                                       ; LABCELL_X44_Y40_N30  ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|Equal20~4                                                                    ; MLABCELL_X49_Y41_N48 ; 63      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|Selector172~0                                                                ; LABCELL_X43_Y38_N21  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|WideOr1~5                                                                    ; MLABCELL_X49_Y38_N42 ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|WideOr31~0                                                                   ; MLABCELL_X45_Y38_N57 ; 19      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|bytecnt[12]~18                                                               ; LABCELL_X43_Y37_N24  ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|bytecnt[12]~24                                                               ; LABCELL_X48_Y37_N18  ; 14      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|dmaDOUT[10]~0                                                                ; LABCELL_X43_Y39_N0   ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|Equal0~1                                                       ; LABCELL_X44_Y39_N42  ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|Selector13~0                                                   ; LABCELL_X44_Y39_N9   ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|Selector14~0                                                   ; LABCELL_X47_Y41_N36  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|eSDSPI:iSDSPI|txd[6]~1                                                       ; LABCELL_X47_Y41_N45  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[0]~3                                                                 ; MLABCELL_X45_Y39_N0  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memREQ                                                                       ; FF_X43_Y38_N11       ; 12      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|sdSTATE.sdstateDONE                                                          ; FF_X37_Y35_N59       ; 18      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateIDLE                                                              ; FF_X37_Y38_N8        ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateREAD00                                                            ; FF_X43_Y38_N56       ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE00                                                           ; FF_X43_Y38_N38       ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|state.stateWRITE07                                                           ; FF_X43_Y38_N35       ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|rk05BUSY[1]~8                                                                        ; LABCELL_X40_Y34_N54  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|sdLEN~1                                                                              ; LABCELL_X43_Y33_N42  ; 29      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|eRK8E:iDISK|sdOP.sdopABORT~0                                                                     ; MLABCELL_X37_Y38_N12 ; 286     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; ePDP8:iPDP8|sys.rst                                                                                          ; LABCELL_X36_Y38_N27  ; 478     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; i[2]~1                                                                                                       ; LABCELL_X29_Y42_N54  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                          ; FF_X36_Y38_N8        ; 336     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_M9   ; 1202    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]   ; PIN_M16  ; 6       ; Global Clock         ; GCLK9            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                    ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+---------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ePDP8:iPDP8|eMS8C:iRAM|altsyncram:RAM_rtl_0|altsyncram_asr1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32768        ; 12           ; 32768        ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 393216 ; 32768                       ; 12                          ; 32768                       ; 12                          ; 393216              ; 48          ; 0     ; db/pdp8_top.ram0_eMS8C_77b09fb.hdl.mif ; M10K_X38_Y39_N0, M10K_X30_Y37_N0, M10K_X38_Y37_N0, M10K_X38_Y36_N0, M10K_X38_Y31_N0, M10K_X38_Y29_N0, M10K_X38_Y33_N0, M10K_X38_Y32_N0, M10K_X51_Y35_N0, M10K_X46_Y40_N0, M10K_X51_Y34_N0, M10K_X38_Y42_N0, M10K_X46_Y33_N0, M10K_X46_Y37_N0, M10K_X46_Y35_N0, M10K_X46_Y32_N0, M10K_X46_Y34_N0, M10K_X46_Y36_N0, M10K_X51_Y36_N0, M10K_X46_Y31_N0, M10K_X30_Y38_N0, M10K_X30_Y40_N0, M10K_X30_Y39_N0, M10K_X30_Y36_N0, M10K_X46_Y39_N0, M10K_X46_Y38_N0, M10K_X51_Y38_N0, M10K_X38_Y38_N0, M10K_X38_Y35_N0, M10K_X38_Y28_N0, M10K_X22_Y36_N0, M10K_X38_Y40_N0, M10K_X30_Y34_N0, M10K_X30_Y33_N0, M10K_X30_Y35_N0, M10K_X30_Y31_N0, M10K_X22_Y38_N0, M10K_X38_Y41_N0, M10K_X22_Y37_N0, M10K_X30_Y41_N0, M10K_X30_Y30_N0, M10K_X38_Y30_N0, M10K_X30_Y29_N0, M10K_X46_Y29_N0, M10K_X38_Y34_N0, M10K_X30_Y32_N0, M10K_X38_Y27_N0, M10K_X46_Y30_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+---------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 18x18 plus 36       ; 1           ;
; Total number of DSP blocks      ; 1           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 1           ;
+---------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                      ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X33_Y39_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 5,790 / 140,056 ( 4 % ) ;
; C12 interconnects            ; 61 / 6,048 ( 1 % )      ;
; C2 interconnects             ; 2,037 / 54,648 ( 4 % )  ;
; C4 interconnects             ; 933 / 25,920 ( 4 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 536 / 140,056 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Local interconnects          ; 1,099 / 36,960 ( 3 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 154 / 5,984 ( 3 % )     ;
; R14/C12 interconnect drivers ; 188 / 9,504 ( 2 % )     ;
; R3 interconnects             ; 2,434 / 60,192 ( 4 % )  ;
; R6 interconnects             ; 3,643 / 127,072 ( 3 % ) ;
; Spine clocks                 ; 3 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 11           ; 0            ; 11           ; 0            ; 0            ; 68        ; 11           ; 0            ; 68        ; 68        ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 7            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 57           ; 68           ; 57           ; 68           ; 68           ; 0         ; 57           ; 68           ; 0         ; 0         ; 68           ; 47           ; 68           ; 68           ; 68           ; 68           ; 47           ; 68           ; 68           ; 68           ; 61           ; 47           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; SW[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TTY1_TXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TTY2_TXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TTY2_RXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LPR_TXD            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LPR_RXD            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LPR_CTS            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LPR_RTS            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PTR_TXD            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PTR_RXD            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PTR_CTS            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PTR_RTS            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fpMISO             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fpMOSI             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fpFS               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fpSCLK             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swLOCK             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swCONT             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swBOOT             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swEXAM             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swLDADDR           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swHALT             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swLDEXTD           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swSTEP             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD0               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swDEP              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD1               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swROT0             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD2               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swROT1             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD3               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swROT2             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD4               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swROT3             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD5               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swROT4             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD6               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swROT5             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD7               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swROT6             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swROT7             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdCS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD8               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdCLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD9               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdDI               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD10              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swD11              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdCD               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swCLEAR            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swWP               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdDO               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TTY1_RXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                 ;
+------------------------------------+----------------------+-------------------+
; Source Clock(s)                    ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------+----------------------+-------------------+
; ePDP8:iPDP8|eCPU:iCPU|rdb          ; CLOCK_50             ; 193.2             ;
; CLOCK_50                           ; CLOCK_50             ; 157.1             ;
; CLOCK_50,ePDP8:iPDP8|eCPU:iCPU|rdb ; CLOCK_50             ; 99.0              ;
+------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                        ;
+------------------------------------------------------+-------------------------------------------+-------------------+
; Source Register                                      ; Destination Register                      ; Delay Added in ns ;
+------------------------------------------------------+-------------------------------------------+-------------------+
; ePDP8:iPDP8|eCPU:iCPU|rdb                            ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 4.659             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[7]                          ; ePDP8:iPDP8|eCPU:iCPU|cpu.regs.MD[7]      ; 3.193             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[8]                          ; ePDP8:iPDP8|eCPU:iCPU|cpu.regs.MD[8]      ; 3.169             ;
; ePDP8:iPDP8|eCPU:iCPU|dmagnt                         ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.125             ;
; ePDP8:iPDP8|eCPU:iCPU|wrb                            ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[10]          ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[6]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[5]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[7]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|lxdarb                         ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[10]              ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[8]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[11]          ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[1]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|memADDR[9]           ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[11]              ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[3]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[9]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[2]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[4]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|eMA:iMA|maREG[0]               ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|lxmarb                         ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|dmaRD                ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eRK8E:iDISK|eSD:iSD|dmaWR                ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle ; 3.106             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[1]                          ; ePDP8:iPDP8|eCPU:iCPU|cpu.regs.MD[1]      ; 3.091             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[6]                          ; ePDP8:iPDP8|eCPU:iCPU|cpu.regs.MD[6]      ; 3.060             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[0]                          ; ePDP8:iPDP8|eCPU:iCPU|cpu.regs.MD[0]      ; 3.060             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[5]                          ; ePDP8:iPDP8|eCPU:iCPU|cpu.regs.MD[5]      ; 2.985             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[3]                          ; ePDP8:iPDP8|eCPU:iCPU|cpu.regs.MD[3]      ; 2.909             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[2]                          ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 2.840             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[9]                          ; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[9]    ; 2.496             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[4]                          ; ePDP8:iPDP8|eCPU:iCPU|cpu.regs.MD[4]      ; 2.484             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[4]            ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 2.476             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[3]            ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 2.476             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[10]                         ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 2.421             ;
; ePDP8:iPDP8|eCPU:iCPU|MD[11]                         ; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[11]   ; 2.337             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[2]            ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 2.007             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[1]            ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 2.007             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEshift            ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.758             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEfetchData        ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 1.645             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[10]              ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 1.645             ;
; ePDP8:iPDP8|eCPU:iCPU|eEMODE:iEMODE|emodeREG         ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 1.645             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[8]               ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 1.645             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[6]               ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 1.645             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[9]               ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 1.645             ;
; ePDP8:iPDP8|eCPU:iCPU|eeSC:iSC|scREG[4]              ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.568             ;
; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[3]              ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[1]   ; 1.559             ;
; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[2]              ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[1]   ; 1.559             ;
; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[1]              ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[1]   ; 1.559             ;
; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.idle            ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[1]   ; 1.559             ;
; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackSTATE.run             ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[1]   ; 1.559             ;
; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[0]              ; ePDP8:iPDP8|eBUSMUX:iBUSMUX|ackTIMER[1]   ; 1.559             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[10]           ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.554             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[9]            ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.554             ;
; ePDP8:iPDP8|eCPU:iCPU|eeSC:iSC|scREG[3]              ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.544             ;
; ePDP8:iPDP8|eCPU:iCPU|eeSC:iSC|scREG[2]              ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.543             ;
; ePDP8:iPDP8|eCPU:iCPU|eeSC:iSC|scREG[1]              ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.540             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[6]            ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.532             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[7]            ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.532             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[5]            ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.532             ;
; ePDP8:iPDP8|eCPU:iCPU|eeSC:iSC|scREG[0]              ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.499             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[8]            ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[4] ; 1.478             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[12]           ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[4] ; 1.478             ;
; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[11]           ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[4] ; 1.478             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEindReadData      ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.431             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[0]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[9]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[1]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEnmi              ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[11]~_Duplicate_1 ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[4]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[6]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEsubDVI           ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[8]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[10]~_Duplicate_1 ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[2]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[3]~_Duplicate_1  ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[5]    ; 1.127             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateOprGroup3Seq3       ; ePDP8:iPDP8|eCPU:iCPU|eeSC:iSC|scREG[2]   ; 1.008             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateIOT                 ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[5] ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[0]               ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEmuy              ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[5] ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[7]               ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[11]              ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[5]            ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[5] ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[23]           ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[2]               ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[1]               ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[3]               ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateDecodeInstruction   ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[4]               ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[7]    ; 0.939             ;
; ePDP8:iPDP8|eCPU:iCPU|eIR:iIR|irREG[5]               ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[5] ; 0.932             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateMRIexecute          ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[5] ; 0.932             ;
; ePDP8:iPDP8|eCPU:iCPU|eUF:iUF|ufREG                  ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[6] ; 0.923             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateEAEshiftDVI         ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[9] ; 0.913             ;
; ePDP8:iPDP8|eCPU:iCPU|state.stateOprGroup1Seq4       ; ePDP8:iPDP8|eCPU:iCPU|eALU:iALU|lacREG[9] ; 0.913             ;
; ePDP8:iPDP8|eCPU:iCPU|eEAE:iEAE|eaeREG[17]           ; ePDP8:iPDP8|eCPU:iCPU|eMQ:iMQ|mqREG[3]    ; 0.903             ;
; ePDP8:iPDP8|eRK8E:iDISK|rkcm[3]                      ; ePDP8:iPDP8|eCPU:iCPU|eMB:iMB|mbREG[0]    ; 0.873             ;
; ePDP8:iPDP8|eKL8E:iTTY1|eKL8E_RX:iKL8E_RX|kirREG     ; ePDP8:iPDP8|eCPU:iCPU|eMB:iMB|mbREG[0]    ; 0.873             ;
+------------------------------------------------------+-------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEFA2F23C7 for design "pdp8_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 57 pins of 68 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 1085 fanout uses global clock CLKCTRL_G6
    Info (11162): KEY[0]~inputCLKENA0 with 3 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 12 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pdp8_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 36 registers into blocks of type DSP block
    Extra Info (176220): Created 12 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X33_Y34 to location X43_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:22
Info (11888): Total time spent on timing analysis during the Fitter is 8.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (144001): Generated suppressed messages file C:/Users/HPz420/Documents/GitHub/Doug Gilliland/Retro-Computers/PDP-8/PDP8_OpenCores/RETRO-EP4CE15_CYCLONE_V/pdp8_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6324 megabytes
    Info: Processing ended: Sat Apr  9 18:52:52 2022
    Info: Elapsed time: 00:01:38
    Info: Total CPU time (on all processors): 00:03:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/HPz420/Documents/GitHub/Doug Gilliland/Retro-Computers/PDP-8/PDP8_OpenCores/RETRO-EP4CE15_CYCLONE_V/pdp8_top.fit.smsg.


