`default_nettype none

module thinpad_top(
    input wire clk_50M,           //50MHz 时钟输入钟输入
    input wire clk_11M0592,       //11.0592MHz 时钟输入

    input wire clock_btn,         //BTN5手动时钟按钮开关，带消抖电路，按下时为1
    input wire reset_btn,         //BTN6手动复位按钮开关，带消抖电路，按下时为1

    input  wire[3:0]  touch_btn,  //BTN1~BTN4，按钮开关，按下时为1
    input  wire[31:0] dip_sw,     //32位拨码开关，拨到“ON”时为1
    output wire[15:0] leds,       //16位LED，输出时1点亮
    output wire[7:0]  dpy0,       //数码管低位信号，包括小数点，输出1点亮
    output wire[7:0]  dpy1,       //数码管高位信号，包括小数点，输出1点亮

    //CPLD串口控制器信号
    output wire uart_rdn,         //读串口信号，低有效
    output wire uart_wrn,         //写串口信号，低有效
    input wire uart_dataready,    //串口数据准备好
    input wire uart_tbre,         //发送数据标志
    input wire uart_tsre,         //数据发送完毕标志

    //BaseRAM信号
    inout wire[31:0] base_ram_data,  //BaseRAM数据，低8位与CPLD串口控制器共享
    output wire[19:0] base_ram_addr, //BaseRAM地址
    output wire[3:0] base_ram_be_n,  //BaseRAM字节使能，低有效。如果不使用字节使能，请保持为0
    output wire base_ram_ce_n,       //BaseRAM片选，低有效
    output wire base_ram_oe_n,       //BaseRAM读使能，低有效
    output wire base_ram_we_n,       //BaseRAM写使能，低有效

    //ExtRAM信号
    inout wire[31:0] ext_ram_data,  //ExtRAM数据
    output wire[19:0] ext_ram_addr, //ExtRAM地址
    output wire[3:0] ext_ram_be_n,  //ExtRAM字节使能，低有效。如果不使用字节使能，请保持为0
    output wire ext_ram_ce_n,       //ExtRAM片选，低有效
    output wire ext_ram_oe_n,       //ExtRAM读使能，低有效
    output wire ext_ram_we_n,       //ExtRAM写使能，低有效

    //直连串口信号
    output wire txd,  //直连串口发送端
    input  wire rxd,  //直连串口接收端

    //Flash存储器信号，参考 JS28F640 芯片手册
    output wire [22:0]flash_a,      //Flash地址，a0仅在8bit模式有效，16bit模式无意义
    inout  wire [15:0]flash_d,      //Flash数据
    output wire flash_rp_n,         //Flash复位信号，低有效
    output wire flash_vpen,         //Flash写保护信号，低电平时不能擦除、烧写
    output wire flash_ce_n,         //Flash片选信号，低有效
    output wire flash_oe_n,         //Flash读使能信号，低有效
    output wire flash_we_n,         //Flash写使能信号，低有效
    output wire flash_byte_n,       //Flash 8bit模式选择，低有效。在使用flash的16位模式时请设为1

    //USB 控制器信号，参考 SL811 芯片手册
    output wire sl811_a0,
    //inout  wire[7:0] sl811_d,     //USB数据线与网络控制器的dm9k_sd[7:0]共享
    output wire sl811_wr_n,
    output wire sl811_rd_n,
    output wire sl811_cs_n,
    output wire sl811_rst_n,
    output wire sl811_dack_n,
    input  wire sl811_intrq,
    input  wire sl811_drq_n,

    //网络控制器信号，参考 DM9000A 芯片手册
    output wire dm9k_cmd,
    inout  wire[15:0] dm9k_sd,
    output wire dm9k_iow_n,
    output wire dm9k_ior_n,
    output wire dm9k_cs_n,
    output wire dm9k_pwrst_n,
    input  wire dm9k_int,

    //图像输出信号
    output wire[2:0] video_red,    //红色像素，3位
    output wire[2:0] video_green,  //绿色像素，3位
    output wire[1:0] video_blue,   //蓝色像素，2位
    output wire video_hsync,       //行同步（水平同步）信号
    output wire video_vsync,       //场同步（垂直同步）信号
    output wire video_clk,         //像素时钟输出
    output wire video_de           //行数据有效信号，用于区分消隐区
);

assign base_ram_be_n=0;

reg ctrl;
reg continue;
wire succ;
wire uart_r_ok,uart_w_ok;
reg[1:0] mode;

assign dpy0[7]=succ;

always@(succ or continue) begin
    if (continue) begin
        ctrl <= succ;
    end
end

reg[31:0] in_data;
wire[31:0] out_data;
reg[31:0] in_addr;

assign leds={out_data[31:8],in_addr[7:0]};

reg[31:0] mid_reg;

always@(posedge clk_50M or posedge reset_btn) begin
    if (reset_btn) begin
        in_addr <= 0;
        mode <= 2'b00;
        continue<=1;
    end else begin
        if (mode == 2'b01) begin  //read uart
            if (succ) begin
                mid_reg <= out_data;
                mode<=2'b11;
            end
        end else if (mode == 2'b11) begin  //read sram
            if (succ) begin
                if (mid_reg[3:0] == 4'h0) begin
                    in_data <= out_data;
                end else begin
                    in_data <= mid_reg;
                    in_addr <= in_addr+1;
                end
                mode<=2'b10;
            end
        end else if (mode == 2'b10) begin  //write sram
            if (succ&continue) begin
                if (mid_reg[3:0] == 4'h0) begin
                    in_addr <= in_addr-1;
                end else begin
                end
            end
            if (succ|(!continue)) begin
                if (uart_w_ok) begin
                    continue<=1;
                    mode<=2'b00;
                end else begin
                    continue<=0;
                end
            end
        end else if (mode == 2'b00) begin  //write uart
            if (succ|(!continue)) begin
                if (uart_r_ok) begin
                    continue<=1;
                    mode<=2'b01;
                end else begin
                    continue<=0;
                end
            end
        end
    end
end

Ctrl_SRAM_UART controller(
    .uart_rdn(uart_rdn),
    .uart_wrn(uart_wrn),
    .uart_dataready(uart_dataready),
    .uart_tbre(uart_tbre),
    .uart_tsre(uart_tsre),

    .ram_data(base_ram_data),
    .ram_addr(base_ram_addr),
    .ram_CE(base_ram_ce_n),
    .ram_OE(base_ram_oe_n),
    .ram_WE(base_ram_we_n),
    
    .clk(clk_50M),
    .rst(reset_btn),
    .ctrl(ctrl),
    .mode(mode),
    .in(in_data),
    .in_addr(in_addr),
    .out(out_data),
    .succ(succ),
    .uart_r_ok(uart_r_ok),
    .uart_w_ok(uart_w_ok)
);

endmodule
