## Проектирование
◦ описание принятых при проектировании решений:

Для реализации апсайзера необходимо буферизировать входные данные. Для этого было принято решение использовать два FIFO. Первое - для буферизации самих данных, второе - для сигнала `s_last_i`, с помощью которого будем определять границу между транзакциями, так как смешивать в одном выходном пакете данные разных  входных транзакций - запрещено. 

◦ описание работы спроектированного модуля (описан в файле `stream_upsize.sv`):

Когда приходит запрос от master на передачу транзакции, пакеты данных по хендшейку попадают в FIFO. Одновременно с этим, для каждого пакета записывается сигнал `s_last_i` во второе FIFO.
Далее, учитывая сигнал `s_last_i`, формируем выходные пакеты данных. За такт вынимаем из FIFO по одному слову данных => пакет формируется минимум за 2 такта.

*В реализованном модуле получились большие задержки, которые можно снизить, ещё раз хорошо продумав всю логику. 

## Кодирование и bring-up тест 
testbench описан в файле `stream_upsize_tb.sv`

Результат симуляции в ModelSim представлен на рисунке ниже. Входные и выходные пакеты данных выделены желтым цветом. Для удобства, верхний сигнал `num_pkts` отражает номер пакета в текущей транзакции (пронумерованы по убыванию).

![image](https://i2.paste.pics/29fb3daebae98a3b40205cf78fe2e0c1.png?rand=7XeE3MyS8t)
