Timing Analyzer report for MOD16
Mon Dec  2 12:44:44 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'clk_redux:clk_redux_inst|clk_out~reg0'
 13. Hold: 'clk'
 14. Hold: 'clk_redux:clk_redux_inst|clk_out~reg0'
 15. Setup Transfers
 16. Hold Transfers
 17. Report TCCS
 18. Report RSKM
 19. Unconstrained Paths Summary
 20. Clock Status Summary
 21. Unconstrained Output Ports
 22. Unconstrained Output Ports
 23. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; MOD16                                                  ;
; Device Family         ; MAX II                                                 ;
; Device Name           ; EPM240T100C5                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Slow Model                                             ;
; Rise/Fall Delays      ; Unavailable                                            ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                       ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; Clock Name                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                   ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; clk                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                   ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_redux:clk_redux_inst|clk_out~reg0 } ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+


+-----------------------------------------------------------------------------+
; Fmax Summary                                                                ;
+------------+-----------------+---------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note ;
+------------+-----------------+---------------------------------------+------+
; 113.84 MHz ; 113.84 MHz      ; clk                                   ;      ;
; 347.34 MHz ; 347.34 MHz      ; clk_redux:clk_redux_inst|clk_out~reg0 ;      ;
+------------+-----------------+---------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Setup Summary                                                  ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk                                   ; -7.784 ; -203.580      ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; -1.879 ; -7.497        ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Hold Summary                                                   ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk                                   ; -1.512 ; -1.512        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.737  ; 0.000         ;
+---------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------------------------------------+
; Minimum Pulse Width Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clk                                   ; -2.289 ; -2.289        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.234  ; 0.000         ;
+---------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                         ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.784 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.451      ;
; -7.780 ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.447      ;
; -7.776 ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.443      ;
; -7.772 ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.439      ;
; -7.688 ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.355      ;
; -7.688 ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.355      ;
; -7.681 ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.348      ;
; -7.664 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.331      ;
; -7.659 ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.326      ;
; -7.656 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.323      ;
; -7.617 ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.284      ;
; -7.613 ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.280      ;
; -7.609 ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.276      ;
; -7.585 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.252      ;
; -7.556 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.223      ;
; -7.545 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.212      ;
; -7.541 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.208      ;
; -7.539 ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.206      ;
; -7.537 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.204      ;
; -7.531 ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.198      ;
; -7.525 ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.192      ;
; -7.525 ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.192      ;
; -7.524 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.191      ;
; -7.521 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.188      ;
; -7.520 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.187      ;
; -7.518 ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.185      ;
; -7.516 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.183      ;
; -7.507 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.174      ;
; -7.501 ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.168      ;
; -7.473 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.140      ;
; -7.470 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.137      ;
; -7.460 ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.127      ;
; -7.453 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.120      ;
; -7.453 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.120      ;
; -7.446 ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.113      ;
; -7.436 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.103      ;
; -7.432 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.099      ;
; -7.432 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.099      ;
; -7.428 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.095      ;
; -7.425 ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.092      ;
; -7.425 ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.092      ;
; -7.396 ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.063      ;
; -7.387 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.054      ;
; -7.381 ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.048      ;
; -7.379 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.046      ;
; -7.378 ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.045      ;
; -7.374 ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.041      ;
; -7.374 ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.041      ;
; -7.373 ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.040      ;
; -7.370 ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.037      ;
; -7.370 ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.037      ;
; -7.366 ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.033      ;
; -7.357 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.024      ;
; -7.350 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.017      ;
; -7.348 ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.015      ;
; -7.342 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 8.009      ;
; -7.308 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.975      ;
; -7.305 ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.972      ;
; -7.302 ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.969      ;
; -7.301 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.968      ;
; -7.297 ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.964      ;
; -7.293 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.960      ;
; -7.286 ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.953      ;
; -7.286 ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.953      ;
; -7.282 ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.949      ;
; -7.282 ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.949      ;
; -7.279 ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.946      ;
; -7.275 ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.942      ;
; -7.271 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.938      ;
; -7.262 ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.929      ;
; -7.245 ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.912      ;
; -7.244 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.911      ;
; -7.238 ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.905      ;
; -7.229 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.896      ;
; -7.226 ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.893      ;
; -7.207 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.874      ;
; -7.196 ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.863      ;
; -7.190 ; clk_redux:clk_redux_inst|contador_1hz[2]  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.857      ;
; -7.181 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.848      ;
; -7.173 ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.840      ;
; -7.173 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.840      ;
; -7.169 ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.836      ;
; -7.165 ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.832      ;
; -7.162 ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.829      ;
; -7.159 ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.826      ;
; -7.142 ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.809      ;
; -7.134 ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.801      ;
; -7.114 ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.781      ;
; -7.104 ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.771      ;
; -7.102 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.769      ;
; -7.102 ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.769      ;
; -7.081 ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.748      ;
; -7.081 ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.748      ;
; -7.077 ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.744      ;
; -7.074 ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.741      ;
; -7.073 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.740      ;
; -7.073 ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.740      ;
; -7.070 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.737      ;
; -7.069 ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.736      ;
; -7.057 ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.724      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk_redux:clk_redux_inst|clk_out~reg0'                                                                                                        ;
+--------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -1.879 ; B~reg0    ; A~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.546      ;
; -1.878 ; B~reg0    ; D~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.545      ;
; -1.871 ; D~reg0    ; C~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.538      ;
; -1.869 ; B~reg0    ; B~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.536      ;
; -1.701 ; A~reg0    ; D~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.368      ;
; -1.701 ; A~reg0    ; C~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.368      ;
; -1.700 ; A~reg0    ; A~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.367      ;
; -1.519 ; C~reg0    ; B~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.186      ;
; -1.514 ; C~reg0    ; D~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.181      ;
; -1.512 ; C~reg0    ; A~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.179      ;
; -1.507 ; C~reg0    ; C~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 2.174      ;
; -1.302 ; B~reg0    ; C~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 1.969      ;
; -1.295 ; D~reg0    ; B~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 1.962      ;
; -1.292 ; D~reg0    ; A~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 1.959      ;
; -1.291 ; D~reg0    ; D~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 1.000        ; 0.000      ; 1.958      ;
+--------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                   ;
+--------+-------------------------------------------+-------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -1.512 ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk         ; 0.000        ; 3.348      ; 2.433      ;
; -1.012 ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk         ; -0.500       ; 3.348      ; 2.433      ;
; 3.090  ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 3.311      ;
; 3.685  ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 3.906      ;
; 3.792  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.013      ;
; 3.906  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.127      ;
; 4.013  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.234      ;
; 4.015  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.236      ;
; 4.019  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.240      ;
; 4.058  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.279      ;
; 4.061  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.282      ;
; 4.072  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.293      ;
; 4.073  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.294      ;
; 4.074  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.295      ;
; 4.153  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.374      ;
; 4.155  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.376      ;
; 4.159  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.380      ;
; 4.198  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.419      ;
; 4.201  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.422      ;
; 4.212  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.433      ;
; 4.213  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.434      ;
; 4.214  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.435      ;
; 4.338  ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.559      ;
; 4.614  ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.835      ;
; 4.633  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.854      ;
; 4.750  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.971      ;
; 4.752  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.973      ;
; 4.756  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.977      ;
; 4.760  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 4.981      ;
; 4.795  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.016      ;
; 4.798  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.019      ;
; 4.809  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.030      ;
; 4.810  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.031      ;
; 4.811  ; clk_redux:clk_redux_inst|contador_1hz[3]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.032      ;
; 4.835  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.056      ;
; 4.885  ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.106      ;
; 4.914  ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.135      ;
; 4.918  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.139      ;
; 4.925  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.146      ;
; 4.925  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.146      ;
; 4.958  ; clk_redux:clk_redux_inst|contador_1hz[15] ; clk_redux:clk_redux_inst|contador_1hz[15] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.179      ;
; 4.987  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.208      ;
; 4.989  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.210      ;
; 4.993  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.214      ;
; 5.009  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.230      ;
; 5.013  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.234      ;
; 5.017  ; clk_redux:clk_redux_inst|contador_1hz[8]  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.238      ;
; 5.032  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.253      ;
; 5.035  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.256      ;
; 5.046  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.267      ;
; 5.047  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.268      ;
; 5.048  ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.269      ;
; 5.058  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.279      ;
; 5.065  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.286      ;
; 5.065  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[13] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.286      ;
; 5.077  ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.298      ;
; 5.079  ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.300      ;
; 5.082  ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.303      ;
; 5.083  ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.304      ;
; 5.122  ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.343      ;
; 5.124  ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk_redux:clk_redux_inst|contador_1hz[14] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.345      ;
; 5.125  ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.346      ;
; 5.136  ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.357      ;
; 5.137  ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.358      ;
; 5.138  ; clk_redux:clk_redux_inst|contador_1hz[7]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.359      ;
; 5.149  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.370      ;
; 5.153  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.374      ;
; 5.156  ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.377      ;
; 5.157  ; clk_redux:clk_redux_inst|contador_1hz[17] ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.378      ;
; 5.161  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.382      ;
; 5.184  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.405      ;
; 5.184  ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.405      ;
; 5.206  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|clk_out~reg0     ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.427      ;
; 5.208  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[0]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.429      ;
; 5.210  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.431      ;
; 5.212  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[6]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.433      ;
; 5.216  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.437      ;
; 5.244  ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk_redux:clk_redux_inst|contador_1hz[18] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.465      ;
; 5.251  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.472      ;
; 5.254  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[11] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.475      ;
; 5.256  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.477      ;
; 5.265  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.486      ;
; 5.265  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[23] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.486      ;
; 5.266  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.487      ;
; 5.267  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.488      ;
; 5.298  ; clk_redux:clk_redux_inst|contador_1hz[1]  ; clk_redux:clk_redux_inst|contador_1hz[4]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.519      ;
; 5.299  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk_redux:clk_redux_inst|contador_1hz[9]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.520      ;
; 5.317  ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.538      ;
; 5.331  ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.552      ;
; 5.354  ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk_redux:clk_redux_inst|contador_1hz[16] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.575      ;
; 5.364  ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.585      ;
; 5.377  ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.598      ;
; 5.444  ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk_redux:clk_redux_inst|contador_1hz[5]  ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.665      ;
; 5.470  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[21] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.691      ;
; 5.475  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[26] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.696      ;
; 5.487  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[20] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.708      ;
; 5.495  ; clk_redux:clk_redux_inst|contador_1hz[19] ; clk_redux:clk_redux_inst|contador_1hz[24] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.716      ;
; 5.501  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[27] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.722      ;
; 5.507  ; clk_redux:clk_redux_inst|contador_1hz[22] ; clk_redux:clk_redux_inst|contador_1hz[25] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.728      ;
; 5.525  ; clk_redux:clk_redux_inst|contador_1hz[10] ; clk_redux:clk_redux_inst|contador_1hz[12] ; clk                                   ; clk         ; 0.000        ; 0.000      ; 5.746      ;
+--------+-------------------------------------------+-------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk_redux:clk_redux_inst|clk_out~reg0'                                                                                                        ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 1.737 ; D~reg0    ; D~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 1.958      ;
; 1.738 ; D~reg0    ; A~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 1.959      ;
; 1.741 ; D~reg0    ; B~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 1.962      ;
; 1.748 ; B~reg0    ; C~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 1.969      ;
; 1.953 ; C~reg0    ; C~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.174      ;
; 1.958 ; C~reg0    ; A~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.179      ;
; 1.960 ; C~reg0    ; D~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.181      ;
; 1.965 ; C~reg0    ; B~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.186      ;
; 2.146 ; A~reg0    ; A~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.367      ;
; 2.147 ; A~reg0    ; D~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.368      ;
; 2.147 ; A~reg0    ; C~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.368      ;
; 2.315 ; B~reg0    ; B~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.536      ;
; 2.317 ; D~reg0    ; C~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.538      ;
; 2.324 ; B~reg0    ; D~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.545      ;
; 2.325 ; B~reg0    ; A~reg0  ; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 0.000        ; 0.000      ; 2.546      ;
+-------+-----------+---------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk                                   ; clk                                   ; 1106     ; 0        ; 0        ; 0        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk                                   ; 1        ; 1        ; 0        ; 0        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 15       ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clk                                   ; clk                                   ; 1106     ; 0        ; 0        ; 0        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk                                   ; 1        ; 1        ; 0        ; 0        ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; 15       ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                               ;
+---------------------------------------+---------------------------------------+------+-------------+
; Target                                ; Clock                                 ; Type ; Status      ;
+---------------------------------------+---------------------------------------+------+-------------+
; clk                                   ; clk                                   ; Base ; Constrained ;
; clk_redux:clk_redux_inst|clk_out~reg0 ; clk_redux:clk_redux_inst|clk_out~reg0 ; Base ; Constrained ;
+---------------------------------------+---------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; A           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_1hz     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; A           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; C           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk_1hz     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Mon Dec  2 12:44:42 2024
Info: Command: quartus_sta MOD16 -c MOD16
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MOD16.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_redux:clk_redux_inst|clk_out~reg0 clk_redux:clk_redux_inst|clk_out~reg0
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.784
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.784            -203.580 clk 
    Info (332119):    -1.879              -7.497 clk_redux:clk_redux_inst|clk_out~reg0 
Info (332146): Worst-case hold slack is -1.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.512              -1.512 clk 
    Info (332119):     1.737               0.000 clk_redux:clk_redux_inst|clk_out~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):     0.234               0.000 clk_redux:clk_redux_inst|clk_out~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4674 megabytes
    Info: Processing ended: Mon Dec  2 12:44:44 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


