上一篇：[[多模块交叉存储器]]
下一篇：[[Cache性能]]
3. 双端口存储器（解决多核 CPU 与主存交互数据）
思路：用两组相互独立的读写控制线，地址线，数据线来对我们的 `RAM` 来进行控制
![[Pasted image 20230726212501.png]]

当我们对我们的不同地址的元素进行同时操作时，我们就不存在我们的问题，我们就有：
1. 读+读（√）
2. 读+写（√）
3. 写+写（√）
从而能够实现我们的并行操作。

但是，我们起始是由一种可能，就是我们都对我们的同一个地址来进行我们的操作我们在控制时，我们的操作又可以分为我们的下面三种情况：
1. 读+读（√）
1. 写+写（×）
2. 读+写（×）

这个时候，我们就需要使用我们的 `busy` 信号线，来告诉我们的另一端，这个地址我正在写，你别来沾边。由判断逻辑部件决定对哪个端口优先进行读写操作，另一个端口的 `busy ` 标志有效，读写操作延迟进行。（类似于我们的总线）

根据这个我们就会有两种判断方式：
1. `CE` 判断，如果地址匹配，且在 CE 之前有效，片上的逻辑在 CEL 和 CER 之间进行判断来选择（总体来说还是遵循先来后到的原则）
2. `地址有效判断`，如果 CE 在地址判断之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口


实例双端口存储器 IDT 7133
1. 容量 2 K×16 位
2. 两个独立端口
3. 左右端口都有各自的地址线，数据线，控制线
![[Pasted image 20230726213012.png]]

