---
title: "Design Compiler"
excerpt: "RTL Synthesis"
date: 2023-08-08 06:00:00 +0900
header:
  overlay_image: /assets/images/unsplash-Umberto.jpg
  overlay_filter: 0.5
  caption: "Photo by [**Umberto**](https://unsplash.com/@umby) on [**Unsplash**](https://unsplash.com/)"
categories:
  - VLSI
---

## Introduction

### Two Modes Available for Interconnect RCs

- WLM mode: fanout 기반으로 RC 계산
- Topographical mode: coarse placement w/ congestion-aware routing 기반으로 나은 post-layout correlation

Synthesis = Translation + Logic Optimization + Gate Mapping

```bash
design_vision -topo
dc_shell -topo
dc_shell -topo -f RUN.tcl | tee -i RUN.log
```

## Data Setup for DC Topographical Mode

### Technology-Specific Logic Libraries

- Standard cell libraries
  - RTL 구현/최적화에 사용됨
  - Logic function(AND, FF 등)과 cell characterization data(area, timing 등) 포함
- Hard macro or IP libraries
  - RTL내에서 인스턴스화
  - Cell characterziation data만 포함

### Target Library

- **compile** 중에 technology-specific gate-level netlist를 생성할 때 target library가 사용됨

```tcl
set_app_var target_library libs/20nm_wc.db
```

### Link Library

- RTL design에서 사용된 셀을 resolve할 때 사용됨
  - 먼저 DC 메모리의 design name 중 매칭되는 것을 찾고,
  - 없으면 library cell name 중 매칭되는 것을 찾음

```tcl
set_app_var link_library "* $target_library IP.db RAMS.db"
# *이 항상 제일 앞에 있어야 함
```

### Search Path

- 원하는 search directory를 추가할 수 있음(단, 기존의 `search_path`를 overwrite해서는 안됨)

```tcl
set_app_var search_path "$search_path libs cons"
```

### Startup Files

```bash
# 1. Default Setup
$SYNOPSYS/admin/setup/.synopsys_dc.setup
# 2. User's General Setup
~/.synopsys_dc.setup
# 3. User's Project-Specific Setup
`CWD`/.synopsys_dc.setup
```

### Reading a RTL File

```tcl
# Verilog
read_verilog TOP_hier.v

# VHDL
read_vhdl TOP_hier.vhd
```

### `current_design` 명시적으로 정의하기

여러 RTL 파일을 읽을 때 `current_design` 예측이 어렵다. 아래와 같이 `current_design`을 명시적으로 지정하는 것이 좋다.

```tcl
read_verilog {A.v B.v TOP.v}
current_design MY_TOP
```

### 명시적 `link`

- `link` 명령어를 통해 참조되는 모든 design과 library가 link되는 것을 확인한다.
- `check_`, `report_`, `compiler` 명령어 사용 시 내부적으로 link가 수행되나, 문제가 있어도 진행되기 때문에 명시적으로 link를 수행하는 것이 좋다.
  - link 결과 마지막 줄에 1이 출력되면 link가 성공적으로 수행된 것이다.

```tcl
read_verilog {A.v B.v TOP.v}
current_design MY_TOP
link
```

### `check_design` 수행

- `check_design`은 current design의 connectivity와 hierarchy를 확인한다.
  - Missing ports, unconnected input pins
  - Recursive hierarchy, multiple instantiations
- 에러 발생하면 0을 리턴한다.
- interactive하게 커맨드를 수행하는 대신 Run 스크립트를 아래와 같이 작성하여 batch mode로 수행할 수도 있다. 이 때 `link`나 `check_design` 단계에서 에러가 발생해도 계속 진행되기 때문에 문제가 있는 design에 compile이 수행될 수도 있다. 이를 아래와 같이 방지할 수 있다.

```tcl
read_verilog {A.v B.v TOP.v}
current_design MY_TOP
if {[link] == 0} {
  echo "Link Error"
  exit;
}
if {[check_design] == 0} {
  echo "Check Design Error"
  exit;
}
source TOP.con
compiler_ultra
```

### `compile` 전에 ddc 저장하기

- 큰 design의 translation이 오래걸릴 수 있다.
- unmapped ddc를 저장해두고 `read_ddc`하는 것이 빠르다.

```tcl
read_verilog {A.v B.v TOP.v}
current_design MY_TOP
link
check_design
write_file -f ddc -hier -output unmapped/MY_TOP.ddc
source TOP.con
compiler_ultra
```

## RTL 파일 대신 .ddc 파일 읽기

non-RTL design이나 constraint만 바뀌었을 경우

```tcl
remove_design -designs
read_ddc MY_TOP.ddc
current_design MY_TOP
link
source TOP.con
compiler_ultra
```

## `compile` 후에 design 저장하기

```tcl
remove_design -designs
read_ddc MY_TOP.ddc
current_design MY_TOP
link
source TOP.con
compiler_ultra

write_file -f verilog -hier -output mapped/MY_TOP_ntl.v
write_file -f ddc -hier -output mapped/MY_TOP.ddc
write_icc2_files -out mapped/MY_TOP_icc2
```

- Verilog netlist는 3rd party tool을 위한 output이다.
- ddc 파일은 design netlist, constraints, compiler directives, attributes, std cell placement를 포함한다. ddc는 DC, ICC에서 읽을 수 있다(ICC II는 불가능).
- `write_icc2_files`는 ICC II에서 로드하기 위한 ASCII-format design 파일들과 Tcl 스크립트를 생성한다. 파일들은 `-output` 옵션으로 지정한 디렉터리 내에 생성된다.
  - Netlist in Verilog format
  - Tcl floorplan and DEF files
  - Scan chain information in SCANDEF format
  - Constraints in SDC format

### `analyze`와 `elaborate`로 Design Read

```tcl
analyze -format verilog {A.v B.v TOP.v}
elaborate MY_TOP
# current_design 수행 안해도 됨
```

- `analyze`
  - Read source code files(Verilog or VHDL)
  - Checks syntax and issues errors/warnings
  - Converts both Verilog and VHDL files into intermediate binary format files, placed in CWD(Can use `define_design_lib` to redirect the files)
- `elaborate`
  - Reads the intermediate `.pvl` files and builds the `GTECH` design in DC memory(unmapped ddc format)
  - Sets the current design to the specified design
  - Links the specified design
  - Allow specification of parameter values
    - `elaborate MY_TOP -parameters "N=8, M=3"`
  - Caution: If available, a .ddc file will be loaded and will over-write an RTL source code design that was explicitly analyzed, if the .ddc file is found in the `search_path` directories.

### DC-Topo에 필요한 Physical Data

- From the ASIC Vendor
  - Physical cell libraries(Milkyway)
    - Cell size and pin locations
    - Standard cells
    - IP or macro cells
  - Technology data
    - Technology File: Definition of routing layers and vias
    - TLUPlus file: Parasitic net RC models
    - Layer Mapping File: Matches same layers with different names
- From the layout team
  - Floorplan information: constrains placement of std cells and macros
- Created by DC during setup
  - Design library(Milkyway): Container to hold the physical design and technology data

### Standard Cell Library란?

- basic logic gate에 대해 미리 정의된 레이아웃
- 대부분의 셀은 같은 standard height를 가짐
- ASIC vedor나 library group으로부터 라이브러리가 제공되며, 각 파운드리의 technology나 process parameter에 따라 unique함.(22nm vs 14nm, 8 vs 10 metal layers)
- DC-Topo는 Milkyway format의 library를 사용함
  - ICC II는 NDM이라는 다른 포맷을 사용함

### Layout vs Abstract Views

- Layout view는 모든 layout 정보 포함(Milkyway CEL view)
- Abstract view는 place & route를 위한 minimal data만 포함(Milkyway FRAM view)
  - poly, diffusion, n-wells, contact 정보는 미포함
  - placement 시 cell의 크기와 shape를 알아야 하므로 cell outline 정보는 포함
  - router가 각 cell을 연결하기 위해 pin location을 알아야하므로 pin location and layer 정보는 포함
  - cell이 특정 metal layer를 사용하고 있어 route 해서는 안 되는 metal blockage 영역 정보 포함

### Technology File(`.tf` file)

- 각 technology별로 unique한 technology file이 있다.
- metal과 via layer technology parameter 명시
  - Number and name designations for each layer/via
  - Dielectric constant for technology
  - Physical and electrical characteristics of each layer/via
  - Design rules for each layer/Via
  - Units and precision for electrical units

### TLUPlus Files

- R, C look-up tables
- Model UDSM(Ultra Depp Submicron) process effects
  - Conformal Dielctric
  - Metal Fill
  - Shallow Trench Isolation
  - Copper Dishing
    - Density Analysis
    - Width/Spacing
  - Trapezoid Conductor

TLUPlus 파일은 ASCII "Interconnect Technology Format"(ITF)로부터 compile된 binary file이다. ITF file은 technology의 physical characteristic 정보를 포함하고 있다. StarRC tool은 ITF file을 compile할 때 사용되고, data를 capacitance와 resistance model로 변환하고 TLUPlus file로 저장한다. TLUPlus 파일은 foundry나 ASIC vendor로부터 얻는 것이 이상적이지만, "ITF-to_TLUPlus" 변환을 수행할 수도 있다. UDSM process modeling에 대한 정보는 StarRC User Guide의 Process Characterization Interface 섹션을 참고하자.

### Layer Mapping File

layer mapping file은 technology file layer/via name을 TLUPlus layer/via name과 매핑한다. 예를 들어 METAL1(.tf) ↔ cm1(.tluplus).

### Loading physical Technology Data 1st Time

```tcl
set_app_var mw_reference_library "./mw_libs/sc ./mw_libs/macros"
set_app_var mw_design_library "./ORCA_design_lib"

create_mw_lib \
  -technology_file ./mw_libs/tech/20nm.tf \
  -mw_reference_library $mw_reference_library \
  $mw_design_library
open_mw_lib ./ORCA_design_lib
check_library
set_tlu_plus_files \
  -max_tluplus ./mw_libs/tlup/20nm_max.tluplus \
  -tech2itf_map ./mw_libs/tlup/20nm.map
# .tluplus 대신 .nxtgrd도 사용 가능
check_tlu_plus_files
```

### Default Floorplan Constraints - 1st Synthesis

- Topographical mode에서 따로 지정하지 않으면 default floorplan constraints 적용
  - Square core placement area
  - Core size based on 60% utilization
  - Places IP or macro cells along with standard cells
  - Assign arbitrary port locations to top-level design

```tcl
set_utilization 0.6
set_aspect_ratio 1
```

### Retangular/Rectilinear Die/Core Area 정의하기

- coordinate로 die area 지정 가능
  - core area: standard cells, macros placed
  - die area: pads, I/O pins placed
- 기본적으로 core area = die area라고 가정
  - `create_die_area -coordinate { {0 0} {600 400}}`

## Accessing Design and Library Objects

```verilog
module DESIGN(INPUT_PORT, CLOCK, OUTPUT_PORT);
  input INPUT_PORT, CLOCK;
  output OUTPUT_PORT;

  wire NET1, NET2;

  INV CELL1(.PIN1(INPUT_PORT), .PIN2(NET1));
  REGFILE CELL2(.PIN1(NET1), .PIN2(NET2), .CLK(CLOCK));
  INV CELL3(.PIN1(NET2), .PIN2(OUTPUT_PORT));
endmodule
```

