# Digital-Logic-Experiment
数字逻辑实验，2024spring，THU  
  
说实话，我挺不喜欢这门课的，尽管它只有一学分，但是给我的压力很大  
  
一开始我听了助教说的最好在课上完成，不要提前做，因为最后的考试也是要线下搭线。没错，一门1学分的实验课最后还有考试  
  
于是在小规模器件的实验中我基本都是只在课下完成预习报告，在课上搭线，但是在最后一个小规模实验简单组合逻辑电路的设计时，不知道是哪一步搭线出了问题，我提高要求3的功能没有实现成功  
  
所以在后面的实验中我基本都会在课下做好了课上直接检查  
  
然而后面就直接上verilog了，而我直到考前复习的时候才算有点了解了system verilog该怎么写。所以在此要感谢我的好朋友们，没有她们的代码作为参考，我不可能顺利度过平时的实验验收。  
  
之前上物理实验的时候只是觉得做实验很痛苦、写实验报告更甚，上电子电工实验时因为是两个人一组，所以也比较顺利，而数逻实验这门只有一学分的课让我在痛苦的同时还十分焦虑，最后考试也是只做出来了前两个要求，就这样吧。
