TimeQuest Timing Analyzer report for DE2_Clock
Mon Jul 06 15:21:16 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_50Mhz'
 12. Slow Model Setup: 'CLK_400HZ'
 13. Slow Model Setup: 'CLK_10HZ'
 14. Slow Model Hold: 'clk_50Mhz'
 15. Slow Model Hold: 'CLK_400HZ'
 16. Slow Model Hold: 'CLK_10HZ'
 17. Slow Model Recovery: 'clk_50Mhz'
 18. Slow Model Removal: 'clk_50Mhz'
 19. Slow Model Minimum Pulse Width: 'clk_50Mhz'
 20. Slow Model Minimum Pulse Width: 'CLK_400HZ'
 21. Slow Model Minimum Pulse Width: 'CLK_10HZ'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'clk_50Mhz'
 38. Fast Model Setup: 'CLK_400HZ'
 39. Fast Model Setup: 'CLK_10HZ'
 40. Fast Model Hold: 'clk_50Mhz'
 41. Fast Model Hold: 'CLK_400HZ'
 42. Fast Model Hold: 'CLK_10HZ'
 43. Fast Model Recovery: 'clk_50Mhz'
 44. Fast Model Removal: 'clk_50Mhz'
 45. Fast Model Minimum Pulse Width: 'clk_50Mhz'
 46. Fast Model Minimum Pulse Width: 'CLK_400HZ'
 47. Fast Model Minimum Pulse Width: 'CLK_10HZ'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DE2_Clock                                           ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C35F672C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLK_10HZ   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_10HZ }  ;
; clk_50Mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz } ;
; CLK_400HZ  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_400HZ } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 186.99 MHz ; 186.99 MHz      ; clk_50Mhz  ;                                                       ;
; 458.51 MHz ; 458.51 MHz      ; CLK_400HZ  ;                                                       ;
; 535.91 MHz ; 500.0 MHz       ; CLK_10HZ   ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -4.348 ; -572.175      ;
; CLK_400HZ ; -1.181 ; -24.265       ;
; CLK_10HZ  ; -0.866 ; -4.580        ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -2.541 ; -2.541        ;
; CLK_400HZ ; -2.153 ; -2.153        ;
; CLK_10HZ  ; 0.391  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.739 ; -231.187      ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 2.508 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -366.380          ;
; CLK_400HZ ; -0.500 ; -43.000           ;
; CLK_10HZ  ; -0.500 ; -8.000            ;
+-----------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50Mhz'                                                                                      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -4.348 ; counter[0]       ; counter[31]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.384      ;
; -4.336 ; counter[8]       ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.372      ;
; -4.336 ; counter[8]       ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.372      ;
; -4.336 ; counter[8]       ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.372      ;
; -4.294 ; counter[10]      ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.330      ;
; -4.294 ; counter[10]      ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.330      ;
; -4.294 ; counter[10]      ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.330      ;
; -4.244 ; counter[5]       ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.244 ; counter[5]       ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.265      ;
; -4.238 ; counter[0]       ; counter[30]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.270      ;
; -4.213 ; counter[8]       ; counter[20]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.249      ;
; -4.213 ; counter[8]       ; counter[21]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.249      ;
; -4.213 ; counter[8]       ; counter[22]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.249      ;
; -4.213 ; counter[8]       ; counter[29]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.249      ;
; -4.211 ; counter[8]       ; counter[18]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.247      ;
; -4.211 ; counter[8]       ; counter[19]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.247      ;
; -4.209 ; counter[8]       ; counter[25]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.245      ;
; -4.209 ; counter[8]       ; counter[28]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.245      ;
; -4.206 ; counter[8]       ; counter[26]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.242      ;
; -4.205 ; counter[7]       ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.241      ;
; -4.205 ; counter[7]       ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.241      ;
; -4.205 ; counter[7]       ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.241      ;
; -4.203 ; counter[8]       ; counter[24]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.239      ;
; -4.198 ; counter[8]       ; counter[30]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.234      ;
; -4.196 ; counter[8]       ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.196 ; counter[8]       ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 5.217      ;
; -4.195 ; counter[22]      ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; counter[22]      ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; counter[22]      ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.195 ; innerCounter[24] ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.231      ;
; -4.194 ; counter[8]       ; counter[23]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.230      ;
; -4.194 ; counter[8]       ; counter[27]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.230      ;
; -4.179 ; counter[5]       ; counter[9]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.215      ;
; -4.178 ; counter[5]       ; counter[8]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.214      ;
; -4.176 ; counter[5]       ; counter[6]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.212      ;
; -4.176 ; counter[5]       ; counter[13]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.212      ;
; -4.176 ; counter[0]       ; counter[29]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 5.208      ;
; -4.175 ; counter[5]       ; counter[7]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.211      ;
; -4.174 ; counter[5]       ; counter[5]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.210      ;
; -4.174 ; counter[5]       ; counter[10]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.210      ;
; -4.173 ; counter[5]       ; counter[4]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.209      ;
; -4.173 ; counter[5]       ; counter[14]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.209      ;
; -4.172 ; counter[5]       ; counter[12]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.208      ;
; -4.171 ; counter[5]       ; counter[11]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.207      ;
; -4.171 ; counter[18]      ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.207      ;
; -4.171 ; counter[18]      ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.207      ;
; -4.171 ; counter[18]      ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.207      ;
; -4.171 ; counter[10]      ; counter[20]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.207      ;
; -4.171 ; counter[10]      ; counter[21]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.207      ;
; -4.171 ; counter[10]      ; counter[22]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.207      ;
; -4.171 ; counter[10]      ; counter[29]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.207      ;
; -4.170 ; counter[12]      ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.206      ;
; -4.170 ; counter[12]      ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.206      ;
; -4.170 ; counter[12]      ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.206      ;
; -4.169 ; counter[10]      ; counter[18]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.205      ;
; -4.169 ; counter[10]      ; counter[19]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.205      ;
; -4.167 ; counter[10]      ; counter[25]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.203      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_400HZ'                                                                                                 ;
+--------+-------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.181 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.217      ;
; -1.181 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.217      ;
; -1.181 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.217      ;
; -1.181 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.217      ;
; -1.181 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.217      ;
; -1.181 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.217      ;
; -1.181 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.217      ;
; -1.181 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.217      ;
; -1.139 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.175      ;
; -1.139 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.175      ;
; -1.092 ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.128      ;
; -1.092 ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.128      ;
; -1.092 ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.128      ;
; -1.092 ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.128      ;
; -1.092 ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.128      ;
; -1.092 ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.128      ;
; -1.092 ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.128      ;
; -1.092 ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.128      ;
; -1.054 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.090      ;
; -1.054 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.090      ;
; -1.054 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.090      ;
; -1.054 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.090      ;
; -1.054 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.090      ;
; -1.054 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.090      ;
; -1.054 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.090      ;
; -1.054 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.090      ;
; -0.964 ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.000      ;
; -0.964 ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 2.000      ;
; -0.958 ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.994      ;
; -0.958 ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.994      ;
; -0.958 ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.994      ;
; -0.958 ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.994      ;
; -0.958 ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.994      ;
; -0.958 ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.994      ;
; -0.958 ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.994      ;
; -0.958 ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.994      ;
; -0.950 ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.986      ;
; -0.920 ; CLK_COUNT_10HZ[6] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.956      ;
; -0.878 ; CLK_COUNT_10HZ[1] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.914      ;
; -0.831 ; CLK_COUNT_10HZ[5] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.867      ;
; -0.819 ; state.HOLD        ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.855      ;
; -0.807 ; state.RETURN_HOME ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.004      ; 1.847      ;
; -0.793 ; CLK_COUNT_10HZ[2] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.829      ;
; -0.754 ; state.TOGGLE_E    ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.790      ;
; -0.703 ; CLK_COUNT_10HZ[3] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.739      ;
; -0.700 ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.736      ;
; -0.700 ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.736      ;
; -0.700 ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.736      ;
; -0.700 ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.736      ;
; -0.700 ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.736      ;
; -0.700 ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.736      ;
; -0.700 ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.736      ;
; -0.700 ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.736      ;
; -0.697 ; CLK_COUNT_10HZ[0] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.733      ;
; -0.689 ; CLK_COUNT_10HZ[7] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.725      ;
; -0.651 ; state.DISPLAY_ON  ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.687      ;
; -0.642 ; state.TOGGLE_E    ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.678      ;
; -0.633 ; DATA_BUS_VALUE[4] ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.669      ;
; -0.626 ; state.WRITE_CHAR1 ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.663      ;
; -0.620 ; state.WRITE_CHAR2 ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.656      ;
; -0.579 ; state.RESET2      ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.615      ;
; -0.579 ; state.RESET2      ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.615      ;
; -0.578 ; state.RESET2      ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.614      ;
; -0.545 ; state.WRITE_CHAR1 ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.581      ;
; -0.536 ; state.WRITE_CHAR3 ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.572      ;
; -0.536 ; state.WRITE_CHAR3 ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.572      ;
; -0.535 ; state.WRITE_CHAR3 ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.571      ;
; -0.521 ; state.HOLD        ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.003      ; 1.560      ;
; -0.520 ; state.HOLD        ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.557      ;
; -0.512 ; state.HOLD        ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.549      ;
; -0.506 ; state.TOGGLE_E    ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.542      ;
; -0.505 ; state.TOGGLE_E    ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.541      ;
; -0.503 ; state.TOGGLE_E    ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.539      ;
; -0.502 ; state.TOGGLE_E    ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.538      ;
; -0.494 ; state.TOGGLE_E    ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.531      ;
; -0.492 ; state.WRITE_CHAR1 ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.529      ;
; -0.491 ; LCD_RS~reg0       ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.527      ;
; -0.486 ; state.TOGGLE_E    ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.003      ; 1.525      ;
; -0.485 ; state.TOGGLE_E    ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.003      ; 1.524      ;
; -0.469 ; DATA_BUS_VALUE[5] ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.505      ;
; -0.448 ; state.TOGGLE_E    ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 1.485      ;
+--------+-------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_10HZ'                                                                               ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.866 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.902      ;
; -0.866 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.902      ;
; -0.866 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.902      ;
; -0.866 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.902      ;
; -0.823 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.859      ;
; -0.823 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.859      ;
; -0.823 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.859      ;
; -0.823 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.859      ;
; -0.705 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.741      ;
; -0.705 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.741      ;
; -0.705 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.741      ;
; -0.705 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.741      ;
; -0.581 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.617      ;
; -0.581 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.617      ;
; -0.581 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.617      ;
; -0.581 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.617      ;
; -0.407 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.443      ;
; -0.258 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.294      ;
; -0.235 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.271      ;
; -0.232 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.268      ;
; -0.220 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.256      ;
; -0.216 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.252      ;
; -0.188 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.224      ;
; -0.087 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.123      ;
; -0.085 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.121      ;
; -0.073 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.109      ;
; -0.054 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.090      ;
; -0.044 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.080      ;
; -0.041 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.077      ;
; -0.008 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 1.044      ;
; 0.040  ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.996      ;
; 0.043  ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.993      ;
; 0.077  ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.959      ;
; 0.079  ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.957      ;
; 0.230  ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.806      ;
; 0.233  ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.803      ;
; 0.233  ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.803      ;
; 0.236  ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.800      ;
; 0.379  ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50Mhz'                                                                                                                     ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.541 ; CLK_400HZ                       ; CLK_400HZ                       ; CLK_400HZ    ; clk_50Mhz   ; 0.000        ; 2.682      ; 0.657      ;
; -2.041 ; CLK_400HZ                       ; CLK_400HZ                       ; CLK_400HZ    ; clk_50Mhz   ; -0.500       ; 2.682      ; 0.657      ;
; 0.391  ; slowclk_en                      ; slowclk_en                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.wait_ready  ; devreq:dvrq|r.state.wait_ready  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.idle        ; devreq:dvrq|r.state.idle        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg_complete     ; drv:d|r.st.cfg.cfg_complete     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg              ; drv:d|r.st.cfg.cfg              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[1]      ; devreq:dvrq|r.nr.inline[1]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.count[0]                ; hal:h|r.count[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.go                      ; hal:h|r.go                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.state.reset_st          ; hal:h|r.state.reset_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[0]      ; devreq:dvrq|r.nr.inline[0]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.configure     ; drv:d|r.st.global.configure     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[0]          ; devreq:dvrq|r.shift[0]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[1]   ; devreq:dvrq|r.nr.descr_len[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[4]                      ; counter[4]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[5]                      ; counter[5]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[6]                      ; counter[6]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[7]                      ; counter[7]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[8]                      ; counter[8]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[9]                      ; counter[9]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[10]                     ; counter[10]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[11]                     ; counter[11]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[12]                     ; counter[12]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[13]                     ; counter[13]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[14]                     ; counter[14]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[15]                     ; counter[15]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[17]                     ; counter[17]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[18]                     ; counter[18]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[19]                     ; counter[19]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[20]                     ; counter[20]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[21]                     ; counter[21]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[22]                     ; counter[22]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[23]                     ; counter[23]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[24]                     ; counter[24]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[25]                     ; counter[25]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[26]                     ; counter[26]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[27]                     ; counter[27]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[28]                     ; counter[28]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[29]                     ; counter[29]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[30]                     ; counter[30]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[16]                     ; counter[16]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv_i.io.RDy                    ; drv_i.io.RDy                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.TxLoads          ; drv:d|r.st.irq.TxLoads          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.TxFSM                ; drv:d|r.st.TxFSM                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; \demo_send:k                    ; \demo_send:k                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[2]      ; devreq:dvrq|r.nr.inline[2]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[5]   ; devreq:dvrq|r.nr.descr_len[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.configured        ; devreq:dvrq|r.configured        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.dev                  ; drv:d|r.st.dev                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.serve_irq        ; drv:d|r.st.irq.serve_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.ep0_out          ; drv:d|r.st.irq.ep0_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.stall       ; devreq:dvrq|r.state.stall       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[27]         ; devreq:dvrq|r.shift[27]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.idev_req         ; drv:d|r.st.irq.idev_req         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.set_addr    ; devreq:dvrq|r.state.set_addr    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[30]         ; devreq:dvrq|r.shift[30]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.gdev_req      ; drv:d|r.st.global.gdev_req      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CLK_2MHZ                        ; CLK_2MHZ                        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.reset                   ; hal:h|r.reset                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.516  ; drv:d|r.st.irq.ctrl4            ; drv:d|r.st.irq.ctrl5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; hal:h|r.iface.data_out[14]      ; drv:d|r.nr.DeviceReq.wValue[14] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.782      ;
; 0.518  ; hal:h|r.iface.data_out[15]      ; drv:d|r.nr.DeviceReq.wValue[15] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.784      ;
; 0.519  ; hal:h|r.iface.rdy               ; hal:h|r.rdy_out                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; reset_synch                     ; reset_usb                       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; drv:d|r.st.irq.ep1_out4         ; drv:d|r.st.irq.ep1_out5         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; devreq:dvrq|r.nr.tmpcnt[4]      ; devreq:dvrq|r.nr.cnt[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.786      ;
; 0.522  ; drv:d|r.st.cfg.cfg24            ; drv:d|r.st.cfg.cfg25            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; hal:h|r.iface.data_out[13]      ; drv:d|r.nr.DeviceReq.wValue[13] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.788      ;
; 0.527  ; drv:d|r.st.cfg.cfg25            ; drv:d|r.st.cfg.cfg26            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; devreq:dvrq|r.shift[15]         ; devreq:dvrq|r.shift[16]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; drv:d|r.nr.DeviceReq.wLength[7] ; devreq:dvrq|r.nr.tx_len[7]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; devreq:dvrq|r.shift[32]         ; drv:d|r.st.irq.idev_req         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.793      ;
; 0.529  ; devreq:dvrq|r.shift[17]         ; devreq:dvrq|r.shift[18]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; CLK_COUNT_400HZ[19]             ; CLK_COUNT_400HZ[19]             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; drv:d|r.st.cfg.cfg19            ; drv:d|r.st.cfg.cfg20            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; drv:d|r.st.cfg.cfg31            ; drv:d|r.st.cfg.cfg32            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; drv:d|r.st.cfg.cfg11            ; drv:d|r.st.cfg.cfg12            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; drv:d|r.st.cfg.cfg15            ; drv:d|r.st.cfg.cfg16            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; innerCounter[31]                ; innerCounter[31]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; drv:d|r.nr.DcInterrupt[8]       ; drv:d|r.st.irq.ep1_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; drv:d|r.nr.hcmd_irq[1]          ; drv:d|r.nr.hcmd[1]              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; drv:d|r.nr.DcInterrupt[8]       ; drv:d|r.st.irq.ep0_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; hal:h|r.state.write_st          ; hal:h|r.state.writeA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; devreq:dvrq|r.nr.cnt[4]         ; devreq:dvrq|r.nr.neq            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; drv:d|r.st.global.gdev_req      ; drv:d|r.nr.hdata_out[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; drv:d|r.st.irq.ep1_out2         ; drv:d|r.st.irq.ep1_out3         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.799      ;
; 0.533  ; drv:d|r.st.irq.ep0_out2         ; drv:d|r.st.irq.ctrl             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; devreq:dvrq|r.shift[12]         ; devreq:dvrq|r.shift[13]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; hal:h|r.state.read_st           ; hal:h|r.state.readA_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.800      ;
; 0.535  ; drv:d|r.st.cfg.cfg20            ; drv:d|r.st.cfg.cfg21            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.801      ;
; 0.535  ; devreq:dvrq|r.shift[4]          ; devreq:dvrq|r.shift[5]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.801      ;
; 0.536  ; drv:d|r.st.cfg.cfg33            ; drv:d|r.st.cfg.cfg34            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.802      ;
; 0.538  ; devreq:dvrq|r.shift[5]          ; devreq:dvrq|r.shift[6]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.804      ;
; 0.540  ; drv:d|r.st.cfg.cfg3             ; drv:d|r.st.cfg.cfg4             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.806      ;
; 0.540  ; devreq:dvrq|r.shift[14]         ; devreq:dvrq|r.shift[15]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.806      ;
; 0.542  ; devreq:dvrq|r.state.conf_descr  ; devreq:dvrq|r.nr.descr_len[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.808      ;
; 0.543  ; devreq:dvrq|r.state.conf_descr  ; devreq:dvrq|r.nr.descr_len[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.809      ;
; 0.544  ; hal:h|r.state.readA_st          ; hal:h|r.iface.rdy               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.810      ;
; 0.545  ; drv:d|r.st.irq.bus_reset        ; drv:d|r.st.irq.reset_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.811      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_400HZ'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.153 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; 0.000        ; 2.294      ; 0.657      ;
; -1.653 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; -0.500       ; 2.294      ; 0.657      ;
; 0.391  ; state.TOGGLE_E             ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.WRITE_CHAR3   ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.RETURN_HOME   ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.RESET2        ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.RESET3        ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.FUNC_SET      ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.DISPLAY_OFF   ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.DISPLAY_CLEAR ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.DISPLAY_ON    ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.MODE_SET      ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; next_command.WRITE_CHAR1   ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; DATA_BUS_VALUE[6]          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_E~reg0                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; DATA_BUS_VALUE[0]          ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; DATA_BUS_VALUE[1]          ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; DATA_BUS_VALUE[7]          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.657      ;
; 0.519  ; next_command.WRITE_CHAR1   ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; next_command.DISPLAY_CLEAR ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; next_command.MODE_SET      ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.786      ;
; 0.529  ; DATA_BUS_VALUE[6]          ; state.WRITE_CHAR2          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; CLK_COUNT_10HZ[7]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.796      ;
; 0.637  ; state.MODE_SET             ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.903      ;
; 0.677  ; next_command.RESET2        ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.941      ;
; 0.697  ; state.TOGGLE_E             ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 0.959      ;
; 0.698  ; state.TOGGLE_E             ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 0.960      ;
; 0.702  ; next_command.WRITE_CHAR3   ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 0.969      ;
; 0.707  ; next_command.RETURN_HOME   ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 0.969      ;
; 0.709  ; next_command.FUNC_SET      ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.973      ;
; 0.711  ; next_command.DISPLAY_ON    ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 0.978      ;
; 0.720  ; state.WRITE_CHAR2          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.985      ;
; 0.720  ; state.WRITE_CHAR2          ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.985      ;
; 0.720  ; state.DISPLAY_OFF          ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.985      ;
; 0.736  ; state.WRITE_CHAR3          ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 1.001      ;
; 0.761  ; state.HOLD                 ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.027      ;
; 0.761  ; state.HOLD                 ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.027      ;
; 0.763  ; state.HOLD                 ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.029      ;
; 0.767  ; next_command.RESET3        ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.033      ;
; 0.795  ; state.TOGGLE_E             ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; state.TOGGLE_E             ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; state.TOGGLE_E             ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.061      ;
; 0.799  ; next_command.DISPLAY_OFF   ; state.DISPLAY_OFF          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.065      ;
; 0.802  ; CLK_COUNT_10HZ[0]          ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.072      ;
; 0.816  ; state.MODE_SET             ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.082      ;
; 0.832  ; state.RESET3               ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; state.RETURN_HOME          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.098      ;
; 0.833  ; state.HOLD                 ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.095      ;
; 0.844  ; CLK_COUNT_10HZ[1]          ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.110      ;
; 0.844  ; state.FUNC_SET             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; CLK_COUNT_10HZ[3]          ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; CLK_COUNT_10HZ[5]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.112      ;
; 0.855  ; state.TOGGLE_E             ; state.HOLD                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.121      ;
; 0.894  ; state.HOLD                 ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.160      ;
; 0.954  ; state.RESET3               ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.218      ;
; 0.963  ; state.RESET3               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.227      ;
; 0.963  ; state.RESET3               ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 1.227      ;
; 0.976  ; state.RESET1               ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.244      ;
; 0.977  ; state.TOGGLE_E             ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.003      ; 1.246      ;
; 0.977  ; state.HOLD                 ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.239      ;
; 0.978  ; state.HOLD                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.004     ; 1.240      ;
; 0.982  ; state.DISPLAY_OFF          ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.248      ;
; 0.987  ; state.HOLD                 ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.003      ; 1.256      ;
; 0.987  ; state.HOLD                 ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.003      ; 1.256      ;
; 0.990  ; state.HOLD                 ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.003      ; 1.259      ;
; 1.008  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 1.273      ;
; 1.009  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 1.274      ;
; 1.009  ; state.WRITE_CHAR3          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 1.274      ;
; 1.010  ; state.RESET2               ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 1.278      ;
; 1.013  ; state.TOGGLE_E             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.280      ;
; 1.013  ; state.MODE_SET             ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.279      ;
; 1.017  ; state.TOGGLE_E             ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.284      ;
; 1.020  ; state.DISPLAY_CLEAR        ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.286      ;
; 1.020  ; state.DISPLAY_CLEAR        ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.286      ;
; 1.023  ; state.TOGGLE_E             ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.289      ;
; 1.024  ; state.WRITE_CHAR1          ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.290      ;
; 1.043  ; state.HOLD                 ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.309      ;
; 1.044  ; state.HOLD                 ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.310      ;
; 1.046  ; state.HOLD                 ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.312      ;
; 1.051  ; DATA_BUS_VALUE[2]          ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.317      ;
; 1.067  ; state.HOLD                 ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.333      ;
; 1.069  ; state.HOLD                 ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.335      ;
; 1.070  ; state.HOLD                 ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.336      ;
; 1.073  ; state.RESET1               ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.339      ;
; 1.074  ; state.RESET1               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.340      ;
; 1.074  ; state.RESET1               ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.340      ;
; 1.089  ; state.HOLD                 ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.356      ;
; 1.092  ; state.DISPLAY_ON           ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 1.357      ;
; 1.135  ; state.HOLD                 ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.402      ;
; 1.139  ; state.HOLD                 ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.406      ;
; 1.143  ; state.HOLD                 ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.410      ;
; 1.144  ; state.HOLD                 ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.411      ;
; 1.145  ; state.HOLD                 ; state.WRITE_CHAR2          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.412      ;
; 1.145  ; state.HOLD                 ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.412      ;
; 1.147  ; state.HOLD                 ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.414      ;
; 1.151  ; state.HOLD                 ; state.DISPLAY_OFF          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.001      ; 1.418      ;
; 1.165  ; state.HOLD                 ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 1.431      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_10HZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.800      ;
; 0.537 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.806      ;
; 0.691 ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.957      ;
; 0.693 ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.959      ;
; 0.727 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.993      ;
; 0.730 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.996      ;
; 0.778 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.044      ;
; 0.811 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.077      ;
; 0.814 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.080      ;
; 0.824 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.090      ;
; 0.843 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.109      ;
; 0.855 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.121      ;
; 0.857 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.123      ;
; 0.958 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.224      ;
; 0.986 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.252      ;
; 0.990 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.256      ;
; 1.002 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.268      ;
; 1.005 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.271      ;
; 1.028 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.294      ;
; 1.177 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.443      ;
; 1.351 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.617      ;
; 1.351 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.617      ;
; 1.475 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.741      ;
; 1.475 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.741      ;
; 1.475 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.741      ;
; 1.475 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.741      ;
; 1.593 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.859      ;
; 1.636 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.902      ;
; 1.636 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.902      ;
; 1.636 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.902      ;
; 1.636 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 1.902      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.739 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.754      ;
; -1.739 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.758      ;
; -1.739 ; reset_usb ; hal:h|r.reset                  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.767      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.771      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 2.764      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.753      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.757      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.771      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.770      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.770      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.770      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.771      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.756      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 2.761      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.770      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.770      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 2.764      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.771      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.770      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.771      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.771      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.771      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.766      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.770      ;
; -1.738 ; reset_usb ; hal:h|r.state.writeA_st        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.747      ;
; -1.738 ; reset_usb ; hal:h|r.state.writeB_st        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.747      ;
; -1.738 ; reset_usb ; hal:h|r.state.idleA_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.747      ;
; -1.738 ; reset_usb ; hal:h|r.state.idleB_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.747      ;
; -1.738 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.747      ;
; -1.738 ; reset_usb ; hal:h|r.state.idle_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.747      ;
; -1.738 ; reset_usb ; hal:h|r.state.write_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 2.747      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 2.761      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 2.761      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.766      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.766      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 2.766      ;
; -1.738 ; reset_usb ; drv:d|r.st.global.handle_irq   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 2.764      ;
; -1.738 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.010     ; 2.764      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 2.761      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.011     ; 2.763      ;
; -1.738 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 2.770      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.011     ; 2.763      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.011     ; 2.763      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.756      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 2.753      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.756      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.756      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 2.756      ;
; -1.738 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.759      ;
; -1.738 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 2.754      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 2.764      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.021     ; 2.753      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 2.757      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.013     ; 2.761      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 2.764      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.766      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; hal:h|r.state.writeA_st        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; hal:h|r.state.writeB_st        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; hal:h|r.state.idleA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; hal:h|r.state.idleB_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; hal:h|r.state.idle_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; hal:h|r.state.write_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.013     ; 2.761      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.013     ; 2.761      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.766      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.766      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.766      ;
; 2.508 ; reset_usb ; drv:d|r.st.global.handle_irq   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 2.764      ;
; 2.508 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 2.764      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.013     ; 2.761      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.011     ; 2.763      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.011     ; 2.763      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.011     ; 2.763      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.021     ; 2.753      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.754      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[29]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.766      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.serve_irq1      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.754      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ep0_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 2.766      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ep0_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ctrl1           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.ctrl2           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 2.765      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 2.771      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[32]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 2.759      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.009     ; 2.765      ;
; 2.508 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; hal:h|r.state.readA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; hal:h|r.rdy_out                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 2.747      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.018     ; 2.756      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 2.754      ;
; 2.508 ; reset_usb ; drv:d|r.st.irq.bus_reset       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.021     ; 2.753      ;
; 2.508 ; reset_usb ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 2.764      ;
; 2.508 ; reset_usb ; devreq:dvrq|r.shift[26]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 2.770      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50Mhz'                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_2MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_2MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:k        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \demo_send:k        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[25]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[25]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[26]         ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_400HZ'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_10HZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; CLK_400HZ  ; 3.949 ; 3.949 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.302 ; 3.302 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.152 ; 3.152 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.302 ; 3.302 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.296 ; 3.296 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.139 ; 3.139 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 2.825 ; 2.825 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 2.794 ; 2.794 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 2.823 ; 2.823 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 2.835 ; 2.835 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.167 ; 3.167 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.172 ; 3.172 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.073 ; 3.073 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 2.843 ; 2.843 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.137 ; 3.137 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.079 ; 3.079 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.058 ; 3.058 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.052 ; 3.052 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 3.664 ; 3.664 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 3.922 ; 3.922 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 3.922 ; 3.922 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 5.797 ; 5.797 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_400HZ  ; -3.583 ; -3.583 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; -2.564 ; -2.564 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -2.922 ; -2.922 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -3.072 ; -3.072 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -3.066 ; -3.066 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -2.909 ; -2.909 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -2.595 ; -2.595 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -2.564 ; -2.564 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -2.593 ; -2.593 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -2.605 ; -2.605 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -2.937 ; -2.937 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -2.942 ; -2.942 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -2.843 ; -2.843 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -2.613 ; -2.613 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -2.907 ; -2.907 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -2.849 ; -2.849 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -2.828 ; -2.828 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -2.822 ; -2.822 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -3.434 ; -3.434 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; -0.511 ; -0.511 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; -0.511 ; -0.511 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -4.565 ; -4.565 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 5.840 ; 5.840 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 6.163 ; 6.163 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 5.839 ; 5.839 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 5.839 ; 5.839 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 6.145 ; 6.145 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 6.163 ; 6.163 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 6.132 ; 6.132 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 6.145 ; 6.145 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 5.868 ; 5.868 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 5.973 ; 5.973 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 5.645 ; 5.645 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 5.845 ; 5.845 ; Rise       ; CLK_400HZ       ;
; GPIO1[*]      ; clk_50Mhz  ; 9.151 ; 9.151 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 9.151 ; 9.151 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.100 ; 7.100 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.100 ; 7.100 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.261 ; 7.261 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.610 ; 6.610 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.575 ; 6.575 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.610 ; 6.610 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.589 ; 6.589 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.571 ; 6.571 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.539 ; 6.539 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.540 ; 6.540 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.538 ; 6.538 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.553 ; 6.553 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.315 ; 6.315 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.323 ; 6.323 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.281 ; 6.281 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.272 ; 6.272 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.476 ; 6.476 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.044 ; 6.044 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.037 ; 6.037 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.399 ; 6.399 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.070 ; 6.070 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.372 ; 6.372 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 5.840 ; 5.840 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 5.839 ; 5.839 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 5.839 ; 5.839 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 5.839 ; 5.839 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 6.145 ; 6.145 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 6.163 ; 6.163 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 6.132 ; 6.132 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 6.145 ; 6.145 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 5.868 ; 5.868 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 5.973 ; 5.973 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 5.645 ; 5.645 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 5.845 ; 5.845 ; Rise       ; CLK_400HZ       ;
; GPIO1[*]      ; clk_50Mhz  ; 9.151 ; 9.151 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 9.151 ; 9.151 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 6.866 ; 6.866 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 6.866 ; 6.866 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.072 ; 7.072 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.037 ; 6.037 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.575 ; 6.575 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.610 ; 6.610 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.589 ; 6.589 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.571 ; 6.571 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.539 ; 6.539 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.540 ; 6.540 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.538 ; 6.538 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.553 ; 6.553 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.315 ; 6.315 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.323 ; 6.323 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.281 ; 6.281 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.272 ; 6.272 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.476 ; 6.476 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.044 ; 6.044 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.037 ; 6.037 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.399 ; 6.399 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.070 ; 6.070 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.372 ; 6.372 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 9.379 ; 9.379 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 9.379 ; 9.379 ;    ;
+------------+-------------+----+-------+-------+----+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.502 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.848 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.868 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.868 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.838 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.808 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.808 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.808 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.818 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.852 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.852 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.812 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.812 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.812 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.532 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.512 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.502 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.390 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.736 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.756 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.756 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.726 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.696 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.696 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.696 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.706 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.740 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.740 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.700 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.700 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.700 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.420 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.400 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.390 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.502     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.848     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.868     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.868     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.838     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.808     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.808     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.808     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.818     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.852     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.852     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.812     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.812     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.812     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.532     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.512     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.502     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.390     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.736     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.756     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.756     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.726     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.696     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.696     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.696     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.706     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.740     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.740     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.700     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.700     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.700     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.420     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.400     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.390     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.525 ; -117.071      ;
; CLK_400HZ ; -0.054 ; -0.432        ;
; CLK_10HZ  ; 0.064  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.585 ; -1.585        ;
; CLK_400HZ ; -1.320 ; -1.320        ;
; CLK_10HZ  ; 0.215  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -0.637 ; -84.647       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 1.516 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -366.380          ;
; CLK_400HZ ; -0.500 ; -43.000           ;
; CLK_10HZ  ; -0.500 ; -8.000            ;
+-----------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50Mhz'                                                                                      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.525 ; counter[0]       ; counter[31]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.557      ;
; -1.483 ; counter[8]       ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.517      ;
; -1.483 ; counter[8]       ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.517      ;
; -1.483 ; counter[8]       ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.517      ;
; -1.470 ; counter[10]      ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.504      ;
; -1.470 ; counter[10]      ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.504      ;
; -1.470 ; counter[10]      ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.504      ;
; -1.465 ; counter[0]       ; counter[30]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.494      ;
; -1.448 ; counter[22]      ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.480      ;
; -1.448 ; counter[22]      ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.480      ;
; -1.448 ; counter[22]      ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.480      ;
; -1.439 ; counter[21]      ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.471      ;
; -1.439 ; counter[21]      ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.471      ;
; -1.439 ; counter[21]      ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.471      ;
; -1.436 ; counter[5]       ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.436 ; counter[5]       ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.453      ;
; -1.434 ; counter[0]       ; counter[29]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.463      ;
; -1.422 ; counter[0]       ; counter[28]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.451      ;
; -1.412 ; counter[12]      ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.446      ;
; -1.412 ; counter[12]      ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.446      ;
; -1.412 ; counter[12]      ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.446      ;
; -1.410 ; counter[2]       ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.442      ;
; -1.410 ; counter[2]       ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.442      ;
; -1.410 ; counter[2]       ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.442      ;
; -1.408 ; innerCounter[24] ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.408 ; innerCounter[24] ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.440      ;
; -1.408 ; counter[8]       ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.425      ;
; -1.407 ; counter[27]      ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[24] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[25] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[26] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[27] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[28] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[29] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[30] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.407 ; counter[27]      ; innerCounter[31] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 2.422      ;
; -1.404 ; counter[7]       ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.438      ;
; -1.404 ; counter[7]       ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.438      ;
; -1.404 ; counter[7]       ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.002      ; 2.438      ;
; -1.403 ; counter[24]      ; counter[1]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.435      ;
; -1.403 ; counter[24]      ; counter[2]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.435      ;
; -1.403 ; counter[24]      ; counter[3]       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.435      ;
; -1.403 ; counter[12]      ; innerCounter[16] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.420      ;
; -1.403 ; counter[12]      ; innerCounter[17] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.420      ;
; -1.403 ; counter[12]      ; innerCounter[18] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.420      ;
; -1.403 ; counter[12]      ; innerCounter[19] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.420      ;
; -1.403 ; counter[12]      ; innerCounter[20] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.420      ;
; -1.403 ; counter[12]      ; innerCounter[21] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.420      ;
; -1.403 ; counter[12]      ; innerCounter[22] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.420      ;
; -1.403 ; counter[12]      ; innerCounter[23] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 2.420      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_400HZ'                                                                                                 ;
+--------+-------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.054 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_COUNT_10HZ[6] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.086      ;
; -0.021 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; CLK_COUNT_10HZ[1] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.053      ;
; -0.004 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_COUNT_10HZ[2] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.036      ;
; 0.010  ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.022      ;
; 0.010  ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.022      ;
; 0.010  ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.022      ;
; 0.010  ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.022      ;
; 0.010  ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.022      ;
; 0.010  ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.022      ;
; 0.010  ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.022      ;
; 0.010  ; CLK_COUNT_10HZ[5] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 1.022      ;
; 0.051  ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; CLK_COUNT_10HZ[0] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.981      ;
; 0.058  ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.974      ;
; 0.058  ; CLK_COUNT_10HZ[3] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.974      ;
; 0.069  ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; CLK_COUNT_10HZ[7] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.963      ;
; 0.129  ; CLK_COUNT_10HZ[6] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.903      ;
; 0.153  ; state.RETURN_HOME ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.001      ; 0.880      ;
; 0.162  ; CLK_COUNT_10HZ[1] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.870      ;
; 0.164  ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.868      ;
; 0.164  ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.868      ;
; 0.164  ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.868      ;
; 0.164  ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.868      ;
; 0.164  ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.868      ;
; 0.164  ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.868      ;
; 0.164  ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.868      ;
; 0.164  ; CLK_COUNT_10HZ[4] ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.868      ;
; 0.172  ; state.HOLD        ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.860      ;
; 0.179  ; CLK_COUNT_10HZ[2] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.853      ;
; 0.193  ; state.TOGGLE_E    ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; CLK_COUNT_10HZ[5] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.839      ;
; 0.234  ; CLK_COUNT_10HZ[0] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.798      ;
; 0.241  ; CLK_COUNT_10HZ[3] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.791      ;
; 0.248  ; state.RESET2      ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.784      ;
; 0.249  ; state.RESET2      ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.783      ;
; 0.250  ; state.RESET2      ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.782      ;
; 0.251  ; state.TOGGLE_E    ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.781      ;
; 0.252  ; CLK_COUNT_10HZ[7] ; CLK_10HZ                   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.780      ;
; 0.259  ; state.DISPLAY_ON  ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.773      ;
; 0.260  ; state.WRITE_CHAR3 ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.772      ;
; 0.261  ; state.WRITE_CHAR3 ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.771      ;
; 0.262  ; state.WRITE_CHAR3 ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.770      ;
; 0.267  ; state.WRITE_CHAR2 ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.765      ;
; 0.268  ; DATA_BUS_VALUE[4] ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.764      ;
; 0.269  ; state.WRITE_CHAR1 ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.765      ;
; 0.288  ; state.HOLD        ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.746      ;
; 0.296  ; state.HOLD        ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.738      ;
; 0.297  ; state.WRITE_CHAR1 ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.735      ;
; 0.301  ; state.TOGGLE_E    ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.731      ;
; 0.301  ; state.HOLD        ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.004      ; 0.735      ;
; 0.301  ; state.TOGGLE_E    ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.004      ; 0.735      ;
; 0.301  ; state.TOGGLE_E    ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.731      ;
; 0.302  ; state.TOGGLE_E    ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.004      ; 0.734      ;
; 0.303  ; state.TOGGLE_E    ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.729      ;
; 0.303  ; state.TOGGLE_E    ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.729      ;
; 0.307  ; LCD_RS~reg0       ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.725      ;
; 0.321  ; state.WRITE_CHAR1 ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.002      ; 0.713      ;
; 0.325  ; state.FUNC_SET    ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.707      ;
; 0.326  ; state.FUNC_SET    ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.706      ;
; 0.327  ; state.FUNC_SET    ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 1.000        ; 0.000      ; 0.705      ;
+--------+-------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_10HZ'                                                                              ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.064 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.968      ;
; 0.064 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.968      ;
; 0.078 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.954      ;
; 0.144 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.888      ;
; 0.144 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.888      ;
; 0.144 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.888      ;
; 0.144 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.888      ;
; 0.193 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.839      ;
; 0.193 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.839      ;
; 0.338 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.694      ;
; 0.409 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.623      ;
; 0.421 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.611      ;
; 0.422 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.610      ;
; 0.425 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.607      ;
; 0.432 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.600      ;
; 0.434 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.598      ;
; 0.488 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.544      ;
; 0.489 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.543      ;
; 0.490 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.542      ;
; 0.502 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.530      ;
; 0.509 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.521      ;
; 0.544 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.488      ;
; 0.547 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.485      ;
; 0.554 ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.478      ;
; 0.556 ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.476      ;
; 0.628 ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.404      ;
; 0.630 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50Mhz'                                                                                                                     ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.585 ; CLK_400HZ                       ; CLK_400HZ                       ; CLK_400HZ    ; clk_50Mhz   ; 0.000        ; 1.659      ; 0.367      ;
; -1.085 ; CLK_400HZ                       ; CLK_400HZ                       ; CLK_400HZ    ; clk_50Mhz   ; -0.500       ; 1.659      ; 0.367      ;
; 0.215  ; slowclk_en                      ; slowclk_en                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.wait_ready  ; devreq:dvrq|r.state.wait_ready  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.idle        ; devreq:dvrq|r.state.idle        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg_complete     ; drv:d|r.st.cfg.cfg_complete     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg              ; drv:d|r.st.cfg.cfg              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[1]      ; devreq:dvrq|r.nr.inline[1]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.count[0]                ; hal:h|r.count[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.go                      ; hal:h|r.go                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.state.reset_st          ; hal:h|r.state.reset_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[0]      ; devreq:dvrq|r.nr.inline[0]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.configure     ; drv:d|r.st.global.configure     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[0]          ; devreq:dvrq|r.shift[0]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[1]   ; devreq:dvrq|r.nr.descr_len[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[4]                      ; counter[4]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[5]                      ; counter[5]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[6]                      ; counter[6]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[7]                      ; counter[7]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[8]                      ; counter[8]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[9]                      ; counter[9]                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[10]                     ; counter[10]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[11]                     ; counter[11]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[12]                     ; counter[12]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[13]                     ; counter[13]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[14]                     ; counter[14]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[15]                     ; counter[15]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[17]                     ; counter[17]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[18]                     ; counter[18]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[19]                     ; counter[19]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[20]                     ; counter[20]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[21]                     ; counter[21]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[22]                     ; counter[22]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[23]                     ; counter[23]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[24]                     ; counter[24]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[25]                     ; counter[25]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[26]                     ; counter[26]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[27]                     ; counter[27]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[28]                     ; counter[28]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[29]                     ; counter[29]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[30]                     ; counter[30]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[16]                     ; counter[16]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv_i.io.RDy                    ; drv_i.io.RDy                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.TxLoads          ; drv:d|r.st.irq.TxLoads          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.TxFSM                ; drv:d|r.st.TxFSM                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; \demo_send:k                    ; \demo_send:k                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[2]      ; devreq:dvrq|r.nr.inline[2]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[5]   ; devreq:dvrq|r.nr.descr_len[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.configured        ; devreq:dvrq|r.configured        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.dev                  ; drv:d|r.st.dev                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.serve_irq        ; drv:d|r.st.irq.serve_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.ep0_out          ; drv:d|r.st.irq.ep0_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.stall       ; devreq:dvrq|r.state.stall       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[27]         ; devreq:dvrq|r.shift[27]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.idev_req         ; drv:d|r.st.irq.idev_req         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.set_addr    ; devreq:dvrq|r.state.set_addr    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[30]         ; devreq:dvrq|r.shift[30]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.gdev_req      ; drv:d|r.st.global.gdev_req      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CLK_2MHZ                        ; CLK_2MHZ                        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.reset                   ; hal:h|r.reset                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; drv:d|r.st.irq.ctrl4            ; drv:d|r.st.irq.ctrl5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; hal:h|r.iface.data_out[14]      ; drv:d|r.nr.DeviceReq.wValue[14] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.389      ;
; 0.239  ; devreq:dvrq|r.nr.tmpcnt[4]      ; devreq:dvrq|r.nr.cnt[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; hal:h|r.iface.rdy               ; hal:h|r.rdy_out                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; hal:h|r.iface.data_out[15]      ; drv:d|r.nr.DeviceReq.wValue[15] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; reset_synch                     ; reset_usb                       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; drv:d|r.st.irq.ep1_out4         ; drv:d|r.st.irq.ep1_out5         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; drv:d|r.st.cfg.cfg24            ; drv:d|r.st.cfg.cfg25            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; devreq:dvrq|r.shift[15]         ; devreq:dvrq|r.shift[16]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; devreq:dvrq|r.shift[32]         ; drv:d|r.st.irq.idev_req         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; innerCounter[31]                ; innerCounter[31]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; drv:d|r.nr.DeviceReq.wLength[7] ; devreq:dvrq|r.nr.tx_len[7]      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; hal:h|r.iface.data_out[13]      ; drv:d|r.nr.DeviceReq.wValue[13] ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; hal:h|r.state.read_st           ; hal:h|r.state.readA_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; CLK_COUNT_400HZ[19]             ; CLK_COUNT_400HZ[19]             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; drv:d|r.st.cfg.cfg25            ; drv:d|r.st.cfg.cfg26            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; devreq:dvrq|r.shift[17]         ; devreq:dvrq|r.shift[18]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; hal:h|r.state.write_st          ; hal:h|r.state.writeA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; devreq:dvrq|r.shift[12]         ; devreq:dvrq|r.shift[13]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; drv:d|r.st.irq.ep0_out2         ; drv:d|r.st.irq.ctrl             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; drv:d|r.st.global.gdev_req      ; drv:d|r.nr.hdata_out[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; drv:d|r.st.cfg.cfg15            ; drv:d|r.st.cfg.cfg16            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; drv:d|r.st.cfg.cfg19            ; drv:d|r.st.cfg.cfg20            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; drv:d|r.st.cfg.cfg31            ; drv:d|r.st.cfg.cfg32            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; devreq:dvrq|r.shift[4]          ; devreq:dvrq|r.shift[5]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; drv:d|r.nr.DcInterrupt[8]       ; drv:d|r.st.irq.ep1_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; drv:d|r.nr.DcInterrupt[8]       ; drv:d|r.st.irq.ep0_out          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; drv:d|r.st.cfg.cfg11            ; drv:d|r.st.cfg.cfg12            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; drv:d|r.st.cfg.cfg20            ; drv:d|r.st.cfg.cfg21            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; devreq:dvrq|r.nr.cnt[4]         ; devreq:dvrq|r.nr.neq            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; drv:d|r.nr.hcmd_irq[1]          ; drv:d|r.nr.hcmd[1]              ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; drv:d|r.st.cfg.cfg33            ; drv:d|r.st.cfg.cfg34            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; devreq:dvrq|r.shift[5]          ; devreq:dvrq|r.shift[6]          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; drv:d|r.st.irq.ep1_out2         ; drv:d|r.st.irq.ep1_out3         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; drv:d|r.st.cfg.cfg3             ; drv:d|r.st.cfg.cfg4             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; devreq:dvrq|r.shift[14]         ; devreq:dvrq|r.shift[15]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; devreq:dvrq|r.state.conf_descr  ; devreq:dvrq|r.nr.descr_len[1]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; devreq:dvrq|r.state.conf_descr  ; devreq:dvrq|r.nr.descr_len[5]   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.404      ;
; 0.254  ; devreq:dvrq|r.state.idle        ; devreq:dvrq|r.configured        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.406      ;
; 0.255  ; hal:h|r.state.readA_st          ; hal:h|r.iface.rdy               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.407      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_400HZ'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.320 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; 0.000        ; 1.394      ; 0.367      ;
; -0.820 ; CLK_10HZ                   ; CLK_10HZ                   ; CLK_10HZ     ; CLK_400HZ   ; -0.500       ; 1.394      ; 0.367      ;
; 0.215  ; state.TOGGLE_E             ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.WRITE_CHAR3   ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.RETURN_HOME   ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.RESET2        ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.RESET3        ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.FUNC_SET      ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.DISPLAY_OFF   ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.DISPLAY_CLEAR ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.DISPLAY_ON    ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.MODE_SET      ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; next_command.WRITE_CHAR1   ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; DATA_BUS_VALUE[6]          ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_E~reg0                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; DATA_BUS_VALUE[0]          ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; DATA_BUS_VALUE[1]          ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; DATA_BUS_VALUE[7]          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; next_command.MODE_SET      ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; next_command.WRITE_CHAR1   ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.390      ;
; 0.240  ; next_command.DISPLAY_CLEAR ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.392      ;
; 0.244  ; DATA_BUS_VALUE[6]          ; state.WRITE_CHAR2          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; CLK_COUNT_10HZ[7]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.397      ;
; 0.297  ; state.MODE_SET             ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.449      ;
; 0.319  ; next_command.WRITE_CHAR3   ; state.WRITE_CHAR3          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.473      ;
; 0.319  ; next_command.RESET2        ; state.RESET2               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.469      ;
; 0.322  ; next_command.RETURN_HOME   ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.473      ;
; 0.325  ; next_command.FUNC_SET      ; state.FUNC_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.475      ;
; 0.325  ; next_command.DISPLAY_ON    ; state.DISPLAY_ON           ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.479      ;
; 0.326  ; state.TOGGLE_E             ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.477      ;
; 0.327  ; state.TOGGLE_E             ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.478      ;
; 0.332  ; state.WRITE_CHAR2          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.482      ;
; 0.332  ; state.WRITE_CHAR2          ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.482      ;
; 0.333  ; state.DISPLAY_OFF          ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.483      ;
; 0.351  ; state.WRITE_CHAR3          ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.501      ;
; 0.358  ; CLK_COUNT_10HZ[0]          ; CLK_COUNT_10HZ[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.510      ;
; 0.362  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; next_command.RESET3        ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.514      ;
; 0.364  ; next_command.DISPLAY_OFF   ; state.DISPLAY_OFF          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; state.HOLD                 ; state.TOGGLE_E             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; state.HOLD                 ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; state.HOLD                 ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; state.RETURN_HOME          ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; state.RESET3               ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; state.MODE_SET             ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.524      ;
; 0.376  ; CLK_COUNT_10HZ[1]          ; CLK_COUNT_10HZ[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; CLK_COUNT_10HZ[3]          ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; CLK_COUNT_10HZ[5]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; state.FUNC_SET             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.531      ;
; 0.385  ; state.TOGGLE_E             ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.537      ;
; 0.385  ; state.TOGGLE_E             ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; state.TOGGLE_E             ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.538      ;
; 0.407  ; state.HOLD                 ; state.RETURN_HOME          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.558      ;
; 0.424  ; state.TOGGLE_E             ; state.HOLD                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.576      ;
; 0.435  ; state.HOLD                 ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.587      ;
; 0.441  ; state.RESET1               ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.595      ;
; 0.446  ; state.RESET2               ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.600      ;
; 0.448  ; state.HOLD                 ; next_command.RESET3        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 0.604      ;
; 0.448  ; state.HOLD                 ; next_command.FUNC_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 0.604      ;
; 0.448  ; state.HOLD                 ; DATA_BUS_VALUE[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.599      ;
; 0.449  ; state.MODE_SET             ; next_command.WRITE_CHAR1   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.601      ;
; 0.449  ; state.HOLD                 ; LCD_E~reg0                 ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.001     ; 0.600      ;
; 0.452  ; state.HOLD                 ; state.RESET3               ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 0.608      ;
; 0.454  ; state.WRITE_CHAR1          ; DATA_BUS_VALUE[1]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.606      ;
; 0.455  ; state.DISPLAY_CLEAR        ; next_command.DISPLAY_ON    ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.607      ;
; 0.455  ; state.DISPLAY_CLEAR        ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.607      ;
; 0.455  ; DATA_BUS_VALUE[2]          ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.607      ;
; 0.457  ; state.RESET3               ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.607      ;
; 0.458  ; state.RESET3               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.608      ;
; 0.458  ; state.RESET3               ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.608      ;
; 0.458  ; state.TOGGLE_E             ; next_command.RESET2        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.004      ; 0.614      ;
; 0.464  ; state.DISPLAY_OFF          ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.616      ;
; 0.466  ; state.TOGGLE_E             ; next_command.DISPLAY_OFF   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.620      ;
; 0.468  ; state.TOGGLE_E             ; next_command.MODE_SET      ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.620      ;
; 0.468  ; state.TOGGLE_E             ; DATA_BUS_VALUE[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.622      ;
; 0.468  ; state.WRITE_CHAR3          ; LCD_RS~reg0                ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.618      ;
; 0.469  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.619      ;
; 0.471  ; state.WRITE_CHAR3          ; DATA_BUS_VALUE[0]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.621      ;
; 0.480  ; state.DISPLAY_ON           ; DATA_BUS_VALUE[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; -0.002     ; 0.630      ;
; 0.489  ; state.HOLD                 ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.643      ;
; 0.492  ; state.HOLD                 ; next_command.DISPLAY_CLEAR ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.644      ;
; 0.494  ; state.HOLD                 ; next_command.RETURN_HOME   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; state.HOLD                 ; next_command.WRITE_CHAR3   ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; state.RESET1               ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; state.RESET1               ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; state.RESET1               ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; state.HOLD                 ; state.MODE_SET             ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; CLK_COUNT_10HZ[6]          ; CLK_COUNT_10HZ[7]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; CLK_COUNT_10HZ[2]          ; CLK_COUNT_10HZ[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.652      ;
; 0.500  ; CLK_COUNT_10HZ[4]          ; CLK_COUNT_10HZ[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; state.HOLD                 ; state.DISPLAY_CLEAR        ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.653      ;
; 0.503  ; state.HOLD                 ; state.WRITE_CHAR1          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.655      ;
; 0.505  ; state.HOLD                 ; DATA_BUS_VALUE[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.659      ;
; 0.509  ; state.HOLD                 ; DATA_BUS_VALUE[5]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.002      ; 0.663      ;
; 0.516  ; CLK_COUNT_10HZ[1]          ; CLK_COUNT_10HZ[2]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.668      ;
; 0.518  ; CLK_COUNT_10HZ[3]          ; CLK_COUNT_10HZ[4]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; CLK_COUNT_10HZ[5]          ; CLK_COUNT_10HZ[6]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.670      ;
; 0.521  ; DATA_BUS_VALUE[3]          ; DATA_BUS_VALUE[3]          ; CLK_400HZ    ; CLK_400HZ   ; 0.000        ; 0.000      ; 0.673      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_10HZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; BCD_TSEC[2]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_TSEC[0]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_TSEC[1]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_TSEC[3]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[1] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[2] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[3] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BCD_SECD0[0] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; BCD_SECD0[2] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; BCD_SECD0[3] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; BCD_SECD0[3] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; BCD_SECD0[3] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.404      ;
; 0.324 ; BCD_TSEC[1]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; BCD_TSEC[1]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.478      ;
; 0.333 ; BCD_TSEC[0]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.485      ;
; 0.336 ; BCD_TSEC[0]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.488      ;
; 0.369 ; BCD_SECD0[1] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; BCD_SECD0[1] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; BCD_SECD0[1] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.523      ;
; 0.378 ; BCD_SECD0[2] ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.530      ;
; 0.390 ; BCD_SECD0[0] ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; BCD_SECD0[0] ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; BCD_SECD0[0] ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.544      ;
; 0.446 ; BCD_TSEC[2]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; BCD_TSEC[2]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.600      ;
; 0.455 ; BCD_TSEC[1]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.607      ;
; 0.458 ; BCD_TSEC[3]  ; BCD_TSEC[1]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; BCD_TSEC[3]  ; BCD_TSEC[0]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.611      ;
; 0.471 ; BCD_TSEC[0]  ; BCD_TSEC[3]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.623      ;
; 0.542 ; BCD_TSEC[3]  ; BCD_TSEC[2]  ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.694      ;
; 0.687 ; BCD_TSEC[3]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; BCD_TSEC[3]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; BCD_TSEC[3]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; BCD_TSEC[3]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.839      ;
; 0.736 ; BCD_TSEC[0]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.888      ;
; 0.736 ; BCD_TSEC[0]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.888      ;
; 0.736 ; BCD_TSEC[0]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.888      ;
; 0.736 ; BCD_TSEC[0]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.888      ;
; 0.802 ; BCD_TSEC[1]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; BCD_TSEC[1]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; BCD_TSEC[1]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; BCD_TSEC[1]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.954      ;
; 0.816 ; BCD_TSEC[2]  ; BCD_SECD0[1] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; BCD_TSEC[2]  ; BCD_SECD0[2] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; BCD_TSEC[2]  ; BCD_SECD0[3] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; BCD_TSEC[2]  ; BCD_SECD0[0] ; CLK_10HZ     ; CLK_10HZ    ; 0.000        ; 0.000      ; 0.968      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.637 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 1.653      ;
; -0.637 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.637 ; reset_usb ; hal:h|r.state.writeA_st        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; hal:h|r.state.writeB_st        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; hal:h|r.state.idleA_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; hal:h|r.state.idleB_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; hal:h|r.state.idle_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; hal:h|r.state.write_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 1.653      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 1.653      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 1.653      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 1.647      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.serve_irq1      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 1.647      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl1           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.ctrl2           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.012     ; 1.657      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.shift[32]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 1.651      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.650      ;
; -0.637 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.012     ; 1.657      ;
; -0.637 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; hal:h|r.state.readA_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; hal:h|r.rdy_out                ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 1.642      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.021     ; 1.648      ;
; -0.637 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 1.647      ;
; -0.637 ; reset_usb ; hal:h|r.reset                  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.661      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 1.662      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 1.655      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.023     ; 1.645      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.651      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.651      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.651      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.651      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.651      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.651      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.651      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.651      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.017     ; 1.651      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.020     ; 1.648      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 1.649      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 1.662      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
; -0.636 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 1.660      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.013     ; 1.655      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.645      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 1.651      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 1.651      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 1.651      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 1.651      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 1.651      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 1.651      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 1.651      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 1.651      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.017     ; 1.651      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.020     ; 1.648      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.649      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.013     ; 1.655      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; drv:d|r.st.global.handle_irq   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.013     ; 1.655      ;
; 1.516 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.013     ; 1.655      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.014     ; 1.654      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.014     ; 1.654      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.014     ; 1.654      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.645      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[29]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ep0_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.010     ; 1.658      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ep0_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 1.653      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.015     ; 1.653      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.006     ; 1.662      ;
; 1.516 ; reset_usb ; drv:d|r.st.irq.bus_reset       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.023     ; 1.645      ;
; 1.516 ; reset_usb ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.013     ; 1.655      ;
; 1.516 ; reset_usb ; devreq:dvrq|r.shift[26]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.660      ;
; 1.517 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.650      ;
; 1.517 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.650      ;
; 1.517 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.019     ; 1.650      ;
; 1.517 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.021     ; 1.648      ;
; 1.517 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 1.653      ;
; 1.517 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.008     ; 1.661      ;
; 1.517 ; reset_usb ; hal:h|r.state.writeA_st        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.642      ;
; 1.517 ; reset_usb ; hal:h|r.state.writeB_st        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.642      ;
; 1.517 ; reset_usb ; hal:h|r.state.idleA_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.642      ;
; 1.517 ; reset_usb ; hal:h|r.state.idleB_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.642      ;
; 1.517 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.642      ;
; 1.517 ; reset_usb ; hal:h|r.state.idle_st          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.642      ;
; 1.517 ; reset_usb ; hal:h|r.state.write_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.027     ; 1.642      ;
; 1.517 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 1.653      ;
; 1.517 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 1.653      ;
; 1.517 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.016     ; 1.653      ;
; 1.517 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.021     ; 1.648      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50Mhz'                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_2MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_2MHZ            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \demo_send:k        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \demo_send:k        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[24]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[24]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[25]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[25]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[26]         ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_400HZ'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_E~reg0                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; LCD_RS~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; next_command.WRITE_CHAR3   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.TOGGLE_E             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; state.WRITE_CHAR3          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_10HZ|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_400HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_400HZ ; Rise       ; CLK_COUNT_10HZ[2]|clk      ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_10HZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_SECD0[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; BCD_TSEC[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_10HZ ; Rise       ; CLK_10HZ~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; CLK_400HZ  ; 2.267 ; 2.267 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 1.842 ; 1.842 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 1.742 ; 1.742 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 1.842 ; 1.842 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 1.840 ; 1.840 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 1.730 ; 1.730 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 1.576 ; 1.576 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 1.574 ; 1.574 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 1.574 ; 1.574 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 1.586 ; 1.586 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 1.762 ; 1.762 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 1.766 ; 1.766 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 1.698 ; 1.698 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 1.596 ; 1.596 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 1.727 ; 1.727 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 1.707 ; 1.707 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 1.688 ; 1.688 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 1.680 ; 1.680 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 1.996 ; 1.996 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 1.627 ; 1.627 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 1.627 ; 1.627 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 3.076 ; 3.076 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_400HZ  ; -1.998 ; -1.998 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.622 ; -1.622 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.722 ; -1.722 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.720 ; -1.720 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.610 ; -1.610 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.456 ; -1.456 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.466 ; -1.466 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.642 ; -1.642 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.646 ; -1.646 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.578 ; -1.578 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.476 ; -1.476 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.607 ; -1.607 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.587 ; -1.587 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.568 ; -1.568 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.560 ; -1.560 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -1.876 ; -1.876 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 0.015  ; 0.015  ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 0.015  ; 0.015  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -2.453 ; -2.453 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 3.336 ; 3.336 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 3.407 ; 3.407 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 3.252 ; 3.252 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 3.252 ; 3.252 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 3.394 ; 3.394 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 3.407 ; 3.407 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 3.381 ; 3.381 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 3.391 ; 3.391 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 3.274 ; 3.274 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 3.322 ; 3.322 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 3.161 ; 3.161 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 3.256 ; 3.256 ; Rise       ; CLK_400HZ       ;
; GPIO1[*]      ; clk_50Mhz  ; 4.934 ; 4.934 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 4.934 ; 4.934 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 3.898 ; 3.898 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 3.898 ; 3.898 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 3.974 ; 3.974 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.723 ; 3.723 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.693 ; 3.693 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.723 ; 3.723 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.710 ; 3.710 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.688 ; 3.688 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.661 ; 3.661 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.658 ; 3.658 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.657 ; 3.657 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.670 ; 3.670 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.589 ; 3.589 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.594 ; 3.594 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.552 ; 3.552 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.550 ; 3.550 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.642 ; 3.642 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.432 ; 3.432 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.422 ; 3.422 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.603 ; 3.603 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.460 ; 3.460 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.593 ; 3.593 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 3.336 ; 3.336 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 3.252 ; 3.252 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 3.252 ; 3.252 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 3.252 ; 3.252 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 3.394 ; 3.394 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 3.407 ; 3.407 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 3.381 ; 3.381 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 3.391 ; 3.391 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 3.274 ; 3.274 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 3.322 ; 3.322 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 3.161 ; 3.161 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 3.256 ; 3.256 ; Rise       ; CLK_400HZ       ;
; GPIO1[*]      ; clk_50Mhz  ; 4.934 ; 4.934 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 4.934 ; 4.934 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 3.784 ; 3.784 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 3.784 ; 3.784 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 3.906 ; 3.906 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.422 ; 3.422 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.693 ; 3.693 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.723 ; 3.723 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.710 ; 3.710 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.688 ; 3.688 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.661 ; 3.661 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.658 ; 3.658 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.657 ; 3.657 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.670 ; 3.670 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.589 ; 3.589 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.594 ; 3.594 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.552 ; 3.552 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.550 ; 3.550 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.642 ; 3.642 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.432 ; 3.432 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.422 ; 3.422 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.603 ; 3.603 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.460 ; 3.460 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.593 ; 3.593 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 5.385 ; 5.385 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 5.385 ; 5.385 ;    ;
+------------+-------------+----+-------+-------+----+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.605 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.787 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.807 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.807 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.777 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.749 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.749 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.749 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.759 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.796 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.796 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.756 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.756 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.756 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.635 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.615 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.605 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.543 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.725 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.745 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.745 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.715 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.687 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.687 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.687 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.697 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.734 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.734 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.694 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.694 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.694 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.573 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.553 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.543 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.605     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.787     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.807     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.807     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.777     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.749     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.749     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.749     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.759     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.796     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.796     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.756     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.756     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.756     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.635     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.615     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.605     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.543     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.725     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.745     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.745     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.715     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.687     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.687     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.687     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.697     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.734     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.734     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.694     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.694     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.694     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.573     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.553     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.543     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.348   ; -2.541 ; -1.739   ; 1.516   ; -1.380              ;
;  CLK_10HZ        ; -0.866   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  CLK_400HZ       ; -1.181   ; -2.153 ; N/A      ; N/A     ; -0.500              ;
;  clk_50Mhz       ; -4.348   ; -2.541 ; -1.739   ; 1.516   ; -1.380              ;
; Design-wide TNS  ; -601.02  ; -4.694 ; -231.187 ; 0.0     ; -417.38             ;
;  CLK_10HZ        ; -4.580   ; 0.000  ; N/A      ; N/A     ; -8.000              ;
;  CLK_400HZ       ; -24.265  ; -2.153 ; N/A      ; N/A     ; -43.000             ;
;  clk_50Mhz       ; -572.175 ; -2.541 ; -231.187 ; 0.000   ; -366.380            ;
+------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; CLK_400HZ  ; 3.949 ; 3.949 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.302 ; 3.302 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.152 ; 3.152 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.302 ; 3.302 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.296 ; 3.296 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.139 ; 3.139 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 2.825 ; 2.825 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 2.794 ; 2.794 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 2.823 ; 2.823 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 2.835 ; 2.835 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.167 ; 3.167 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.172 ; 3.172 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.073 ; 3.073 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 2.843 ; 2.843 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.137 ; 3.137 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.079 ; 3.079 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.058 ; 3.058 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.052 ; 3.052 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 3.664 ; 3.664 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 3.922 ; 3.922 ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 3.922 ; 3.922 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 5.797 ; 5.797 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_400HZ  ; -1.998 ; -1.998 ; Rise       ; CLK_400HZ       ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.622 ; -1.622 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.722 ; -1.722 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.720 ; -1.720 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.610 ; -1.610 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.456 ; -1.456 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.454 ; -1.454 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.466 ; -1.466 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.642 ; -1.642 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.646 ; -1.646 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.578 ; -1.578 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.476 ; -1.476 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.607 ; -1.607 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.587 ; -1.587 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.568 ; -1.568 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.560 ; -1.560 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -1.876 ; -1.876 ; Rise       ; clk_50Mhz       ;
; SW[*]         ; clk_50Mhz  ; 0.015  ; 0.015  ; Rise       ; clk_50Mhz       ;
;  SW[0]        ; clk_50Mhz  ; 0.015  ; 0.015  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -2.453 ; -2.453 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 5.840 ; 5.840 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 6.163 ; 6.163 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 5.839 ; 5.839 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 5.839 ; 5.839 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 6.145 ; 6.145 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 6.163 ; 6.163 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 6.132 ; 6.132 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 6.145 ; 6.145 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 5.868 ; 5.868 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 5.973 ; 5.973 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 5.645 ; 5.645 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 5.845 ; 5.845 ; Rise       ; CLK_400HZ       ;
; GPIO1[*]      ; clk_50Mhz  ; 9.151 ; 9.151 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 9.151 ; 9.151 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.100 ; 7.100 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.100 ; 7.100 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.261 ; 7.261 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.610 ; 6.610 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.575 ; 6.575 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.610 ; 6.610 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.589 ; 6.589 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 6.571 ; 6.571 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.539 ; 6.539 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.540 ; 6.540 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.538 ; 6.538 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.553 ; 6.553 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.315 ; 6.315 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.323 ; 6.323 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.269 ; 6.269 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.281 ; 6.281 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.272 ; 6.272 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.476 ; 6.476 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.044 ; 6.044 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.037 ; 6.037 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.399 ; 6.399 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.070 ; 6.070 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.372 ; 6.372 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SEC_LED       ; CLK_10HZ   ; 3.336 ; 3.336 ; Rise       ; CLK_10HZ        ;
; DATA_BUS[*]   ; CLK_400HZ  ; 3.252 ; 3.252 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[0]  ; CLK_400HZ  ; 3.252 ; 3.252 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[1]  ; CLK_400HZ  ; 3.252 ; 3.252 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[2]  ; CLK_400HZ  ; 3.394 ; 3.394 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[3]  ; CLK_400HZ  ; 3.407 ; 3.407 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[4]  ; CLK_400HZ  ; 3.381 ; 3.381 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[5]  ; CLK_400HZ  ; 3.391 ; 3.391 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[6]  ; CLK_400HZ  ; 3.274 ; 3.274 ; Rise       ; CLK_400HZ       ;
;  DATA_BUS[7]  ; CLK_400HZ  ; 3.322 ; 3.322 ; Rise       ; CLK_400HZ       ;
; LCD_E         ; CLK_400HZ  ; 3.161 ; 3.161 ; Rise       ; CLK_400HZ       ;
; LCD_RS        ; CLK_400HZ  ; 3.256 ; 3.256 ; Rise       ; CLK_400HZ       ;
; GPIO1[*]      ; clk_50Mhz  ; 4.934 ; 4.934 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 4.934 ; 4.934 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 3.784 ; 3.784 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 3.784 ; 3.784 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 3.906 ; 3.906 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.422 ; 3.422 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.693 ; 3.693 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.723 ; 3.723 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.710 ; 3.710 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.688 ; 3.688 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.661 ; 3.661 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.658 ; 3.658 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.657 ; 3.657 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.670 ; 3.670 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.589 ; 3.589 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.594 ; 3.594 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.546 ; 3.546 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.552 ; 3.552 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.550 ; 3.550 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.642 ; 3.642 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.432 ; 3.432 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.422 ; 3.422 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.603 ; 3.603 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.460 ; 3.460 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.593 ; 3.593 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 9.379 ; 9.379 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; RESET_LED   ;    ; 5.385 ; 5.385 ;    ;
+------------+-------------+----+-------+-------+----+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_10HZ   ; CLK_10HZ  ; 46       ; 0        ; 0        ; 0        ;
; clk_50Mhz  ; clk_50Mhz ; 19239    ; 0        ; 0        ; 0        ;
; CLK_400HZ  ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; CLK_10HZ   ; CLK_400HZ ; 1        ; 1        ; 0        ; 0        ;
; CLK_400HZ  ; CLK_400HZ ; 235      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_10HZ   ; CLK_10HZ  ; 46       ; 0        ; 0        ; 0        ;
; clk_50Mhz  ; clk_50Mhz ; 19239    ; 0        ; 0        ; 0        ;
; CLK_400HZ  ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; CLK_10HZ   ; CLK_400HZ ; 1        ; 1        ; 0        ; 0        ;
; CLK_400HZ  ; CLK_400HZ ; 235      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 133      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 133      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 168   ; 168  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Mon Jul 06 15:21:13 2015
Info: Command: quartus_sta DE2_Clock -c DE2_Clock
Info: qsta_default_script.tcl version: #1
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_Clock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
    Info (332105): create_clock -period 1.000 -name CLK_400HZ CLK_400HZ
    Info (332105): create_clock -period 1.000 -name CLK_10HZ CLK_10HZ
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.348
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.348      -572.175 clk_50Mhz 
    Info (332119):    -1.181       -24.265 CLK_400HZ 
    Info (332119):    -0.866        -4.580 CLK_10HZ 
Info (332146): Worst-case hold slack is -2.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.541        -2.541 clk_50Mhz 
    Info (332119):    -2.153        -2.153 CLK_400HZ 
    Info (332119):     0.391         0.000 CLK_10HZ 
Info (332146): Worst-case recovery slack is -1.739
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.739      -231.187 clk_50Mhz 
Info (332146): Worst-case removal slack is 2.508
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.508         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -366.380 clk_50Mhz 
    Info (332119):    -0.500       -43.000 CLK_400HZ 
    Info (332119):    -0.500        -8.000 CLK_10HZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.525
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.525      -117.071 clk_50Mhz 
    Info (332119):    -0.054        -0.432 CLK_400HZ 
    Info (332119):     0.064         0.000 CLK_10HZ 
Info (332146): Worst-case hold slack is -1.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.585        -1.585 clk_50Mhz 
    Info (332119):    -1.320        -1.320 CLK_400HZ 
    Info (332119):     0.215         0.000 CLK_10HZ 
Info (332146): Worst-case recovery slack is -0.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.637       -84.647 clk_50Mhz 
Info (332146): Worst-case removal slack is 1.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.516         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -366.380 clk_50Mhz 
    Info (332119):    -0.500       -43.000 CLK_400HZ 
    Info (332119):    -0.500        -8.000 CLK_10HZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 54 warnings
    Info: Peak virtual memory: 471 megabytes
    Info: Processing ended: Mon Jul 06 15:21:16 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


