## Vector

在Verilog中，vector是一種資料型別，可用來表示具有相同資料型別的一組線路信號。透過使用vector，可以方便的操作相關聯的多個線路訊號，而不需要單獨聲明和操作每個線路信號。

### Problem：

![Untitled](https://hdlbits.01xz.net/mw/images/a/ae/Vector0.png)

### Waveform：

![waveform](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-2_Vectors/L01_Vectors/waveform.png?raw=true)