# Лабораторная работа 4 "Примитивное программируемое устройство"

[`Список лабораторных`](../README.md) [`СОДЕРЖАНИЕ`](../../README.md)

В этой лабораторной работе на основе ранее разработанных блоков памяти и АЛУ ты соберешь простой учебный процессор с архитектурой `CYBERcobra 3000 Pro 2.1`. Это нужно для более глубокого понимания принципов работы программируемых устройств, чтобы проще было понять архитектуру RISC-V в будущем.

## Допуск к лабораторной работе

Для выполнения этой лабораторной работы, необходимо в полной мере освоить:

1. Описание модулей, их создание внутри других модулей и оператор непрерывного присваивания `assign`([Modules.md](../../Other/Basic%20Verilog%20structures/Modules.md)).
2. Описание мультиплексоров: с помощью `тернарного оператора`, блоков `case` и `if/else`. Знать особенности использования этих блоков и особенности синтеза комбинационной логики внутри блока `always` ([Multiplexors.md](../../Other/Basic%20Verilog%20structures/Multiplexors.md)).
3. Описание регистров ([Registers.md]((../../Other/Basic%20Verilog%20structures/Registers.md))).
4. Оператор конкатенации ([Concatenation.md](../../Other/Basic%20Verilog%20structures/Concatenation.md)).

## Цель

Реализовать простейшее программируемое устройство с архитектурой `CYBERcobra 3000 Pro 2.1`


## Ход работы

1. Изучить принцип работы процессоров (соответствующий раздел [#теории](#теория-про-программируемое-устройство))
2. Познакомиться с архитектурой и микроархитектурой `CYBERcobra 3000 Pro 2.1` (раздел про эту [#архитектуру](#архитектура-cybercobra-3000-pro-21-и-ее-микроархитектура))
3. Изучить необходимые для описания процессора конструкции verilog (раздел [#инструменты](#инструменты-для-реализации-процессора))
4. Реализовать процессор с архитектурой `CYBERcobra 3000 Pro 2.1` ([#задание по разработке аппаратуры](#задание-по-реализации-процессора))
5. Проверить работу процессора в ПЛИС.

Доп. задание, выполняемое дома:

6. Написать программу для процессора и на модели убедиться в корректности ее выполнения ([#задание по разработке программы](#задание-по-проверке-процессора))

## Теория про программируемое устройство

В обобщенном виде, процессор включает в себя память, АЛУ, устройство управления и интерфейсную логику для организации ввода/вывода. Также, в процессоре есть специальный регистр `PC` (**Program Counter** – счетчик команд), который хранит в себе число – адрес ячейки памяти, в которой лежит инструкция, которую нужно выполнить. Инструкция тоже представляет собой число, в котором закодировано что нужно сделать и с чем это нужно сделать.

Алгоритм работы процессора следующий:

1. Из памяти считывается инструкция по адресу `PC`
2. Устройство управления дешифрует полученную инструкцию (то есть определяет какую операцию нужно сделать, где взять операнды и куда разместить результат)
3. Декодировав инструкцию, устройство управления выдает всем блокам процессора (АЛУ, регистровый файл, мультиплексоры) соответствующие управляющие сигналы, тем самым выполняя эту инструкцию.
4. Изменяется значение `PC`.
5. Цикл повторяется с `п.1`.

Любая инструкция приводит к изменению состояния памяти. В случае процессора с архитектурой `CYBERcobra 3000 Pro 2.1`, который будет рассмотрен далее, инструкции изменяют либо содержимое регистрового
 файла, либо значение `PC`. В первом случае используются вычислительные инструкции. Во-втором случае используются инструкции ветвления.

Если процессор обрабатывает вычислительную инструкцию, то `PC` перейдет к следующей по порядку инструкции. Поскольку на лабораторной работе, посвященной памяти, мы сделали память инструкций с [побайтовой адресацией](../3.%20Register%20file%20and%20memory/README.md#1-память-инструкций), а длина инструкции составляет `4 байта`, для перехода к следующей инструкции, `PC` должен быть увеличен на `4` (`PC = PC + 4`). При этом, регистровый файл сохранит результат некоторой операции на АЛУ или данные со входного порта.

Если же обрабатывается инструкция ветвления, то значение `PC`, в случае безусловного перехода или успешного условного перехода, увеличится на значение константы закодированной внутри инструкции `PC = PC + const*4` (иными словами, `const` говорит о том, через сколько инструкций перейдет `PC`).


## Архитектура CYBERcobra 3000 Pro 2.1 и ее микроархитектура

В качестве первого разрабатываемого программируемого устройства предлагается использовать архитектуру специального назначения `CYBERcobra 3000 Pro 2.1`, которая была разработана в **МИЭТ**. Главным достоинством данной архитектуры является простота ее понимания. Главным ее минусом является неоптимальность ввиду неэффективной реализации кодирования инструкций, что приводит к наличию неиспользуемых битов в программах. Но это неважно, так как основная цель разработки процессора с архитектурой `CYBERcobra 3000 Pro 2.1` — это более глубокое понимание принципов работы программируемых устройства, которое поможет при разработке более сложного процессора с архитектурой **RISC-V**.

![logo](../../../technical/Labs/Pic/logoCC3000.svg)

Простота архитектуры `CYBERcobra 3000 Pro 2.1` проявляется, в том числе, за счет отсутствия памяти данных, то есть данные c которыми работает программа могут храниться только в регистровом файле. Также в таком процессоре почти полностью отсутствует устройство управления (формально оно существует, но состоит только из проводов и пары логических вентилей).

Архитектурой предусмотрена поддержка 19 инструкций (5 типов команд):

Первые два типа содержат 16 инструкций, которые выполняются на АЛУ:

- 10 вычислительных
- 6 операций сравнения для условного перехода

Кроме того, есть инструкции:

- безусловного перехода
- загрузки константы
- загрузки данных с внешнего устройства.

### Последовательное считывание инструкций

Будем рассматривать архитектуру (функции процессора) и микроархитектуру (реализация процессора) одновременно, прослеживая рассуждения их разработчика.

Для начала реализуем базовый функционал, подключив счетчик команд `PC` к памяти инструкций `instr_mem` и сумматору, прибавляющему 4 к `PC`. Выход сумматора подключим ко входу `PC`.

Каждый раз, когда будет происходить тактовый импульс значение `PC` будет увеличиваться на `4`, тем самым указывая на следующую инструкцию. Последовательное считывание программы из памяти готово.

Так как операции будут выполняться только над данными в регистровом файле, то его можно сразу подключить к АЛУ, соединив порты чтения со входами операндов АЛУ, а результат операции АЛУ подключив к порту на запись. Полученный результат изображен на картинке ниже.

![Переключение инструкций](../../../technical/Labs/Pic/ppd_1.drawio.png)

### Кодирование вычислительных инструкций

Чтобы добавить поддержку каких-либо инструкции, необходимо договориться как они будут кодироваться (эта часть относится к вопросам архитектуры). Вычислительные инструкции требуют информацию о том по каким адресам регистрового файла лежат операнды, по какому адресу будет сохранен результат и какая операция должна быть выполнена. Для этого в инструкции выделяются соответствующие поля: 5 бит ([27:23]) для кодирования операции для АЛУ, два раза по 5 бит для кодирования адресов операндов в регистровом файле ([22:18] и [17:13]) и 5 бит для кодирования адреса результата ([4:0]). Ниже демонстрируется деление 32-битной инструкции на поля `ALUop`, `RA1`, `RA2` и `WA`.

![Вычислительные инструкции](../../../technical/Labs/Pic/ppd_code_1.png)

``` C
  reg[WA] ← reg[RA1] {ALUop} reg[RA2]
```

### Реализация вычислительных инструкций

Чтобы процессор правильно реагировал на эти инструкции, требуется подключить ко входам адреса регистрового файла и управляющему входу АЛУ соответствующие биты выхода `read_data` памяти инструкции (**Instruction Memory**). В таком случае, когда `PC` будет указывать на ячейку памяти, в которой лежит, например, следующая 32-битная инструкция:

```text
0000 00111 00100 01000 00000000 11100
    |ALUop| RA1 | RA2 |        | WA
```

будет выполнена операция `reg[28] = reg[4] | reg[8]`, потому что `ALUop = 00111`, что соответствует операции **логического ИЛИ**, `WA = 11100`, то есть 28-ой регистр, `RA1 = 00100` (4-ый регистр) и `RA2 = 01000` (8-ой регистр). Ниже иллюстрируется фрагмент микроархитектуры, поддерживающий вычислительные операции на АЛУ. Так как пока что другие инструкции не поддерживаются, то вход `WE3` регистрового файла всегда равен `1` (это временно).

![Поддержка вычислительных инструкций](../../../technical/Labs/Pic/ppd_2.drawio.png)

### Реализация загрузки константы в регистровый файл

Информация как-то должна попадать в регистровый файл, для этого добавим инструкцию загрузки константы по адресу `WA`. Чтобы аппаратура могла различать, когда ей нужно выполнять операцию на АЛУ, а когда загружать константу, назначим один бит инструкции определяющим "что именно будет записано в регистровый файл": результат с АЛУ или константа из инструкции. За это будет отвечать 28-ой бит инструкции `WS` (**Write Source**). Если `WS == 1`, значит выполняется вычислительная инструкция, а если `WS == 0`, значит нужно загрузить константу в регистровый файл.

Сама константа имеет разрядность **23 бита** ([27:5] биты инструкции) и должна быть **знакорасширена** до 32-х бит, то есть к 23-битной константе нужно приклеить слева 9 раз 23-ий знаковый бит константы (см. [оператор конкатенации](../../Other/Basic%20Verilog%20structures/Concatenation.md)).  
Пример: если [27:5] биты инструкции равны:

```text
10100000111100101110111
```

То после знакорасширения константа примет вид:

```text
11111111110100000111100101110111
```

(если бы старший бит был равен нулю, то константа заполнилась бы слева нулями, а не единицами).

Нет ничего страшного в том, что биты константы попадают на те же поля, что и `ALUop`, `RA1` и `RA2`, потому что когда выполняется инструкция загрузки константы не важно что будет выдавать АЛУ в этот момент (ведь на вход регистрового файла приходит константа). А значит не важно и что приходит на АЛУ в качестве операндов и кода операции. Ниже демонстрируется деления 32-битной инструкции на поля `ALUop`, `RA1`, `RA2`, `WA`, `WS` и `const`, **с перекрытием полей**.

![Плюс константа](../../../technical/Labs/Pic/ppd_code_2.png)

``` C
  reg[WA] ← const
```

Так как вход записи уже занят результатом операции АЛУ, его потребуется мультиплексировать со значением константы из инструкции, которая предварительно **знакорасширяется** в блоке `SE`. На входе `WD3` регистрового файла появляется мультиплексор, управляемый 28-м битом инструкции, который и определяет что будет записано: константа или результат вычисления на АЛУ.

Например, в такой реализации следующая 32-битная инструкция поместит константу `-1` в регистр по адресу `5`:

```text
000  0 11111111111111111111111 00101
   |WS|        RF_const       | WA  |
```

Далее приводится фрагмент микроархитектуры, поддерживающий вычислительные операции на АЛУ и загрузку констант из инструкции в регистровый файл.

![Поддержка добавления константы](../../../technical/Labs/Pic/ppd_3.drawio.png)

### Реализация загрузки в регистровый файл данных с внешних устройств

Чтобы процессор мог взаимодействовать с внешним миром добавим возможность загрузки данных с внешних устройств в регистр по адресу `WA`. Появляется третий тип инструкции, который определяет третий источник ввода для регистрового файла. Одного бита `WS` для выбора одного из трех источников будет недостаточно, поэтому расширим это поле до 2 бит. Теперь, когда `WS == 0` будет загружаться константа, когда `WS == 1` – будет загружаться результат вычисления АЛУ, а при `WS == 2` будут загружаться данные с внешних устройств. Остальные поля в данной инструкции не используются.

![Плюс внешние устройства](../../../technical/Labs/Pic/ppd_code_3.png)

``` C
  reg[WA] ← sw_i
```

По аналогии с загрузкой констант увеличиваем входной мультиплексор до 4 входов и подключаем к нему управляющие сигналы – `[29:28]` биты инструкции. Последний вход используется, чтобы разрешить неопределенность на выходе при `WS==3`(`default`-вход, см. [мультиплексор](../../Other/Basic%20Verilog%20structures/Multiplexors.md)).

Выход OUT подключается к первому порту на чтение регистрового файла. Значение на выходе OUT будет определяться содержимым ячейки памяти по адресу `RA1`. Ниже приводится фрагмент микроархитектуры, поддерживающий вычислительные операции на АЛУ, загрузку констант из инструкции в регистровый файл и загрузку данных с внешних устройств.

![Поддержка внешних устройств](../../../technical/Labs/Pic/ppd_4.drawio.png)

### Реализация условного перехода

С реализованным набором инструкций полученное устройство нельзя назвать процессором – пока что это продвинутый калькулятор. Добавим поддержку инструкции условного перехода, при выполнении которой программа будет перепрыгивать через заданное количество команд. Чтобы аппаратура отличала эту инструкцию от других будем использовать 30-ый бит `B` (`branch`). Если `B==1`, значит это инструкция условного перехода и, если условие перехода выполняется, к `PC` надо прибавить константу. Если `B==0`, значит это какая-то другая инструкция и к `PC` надо прибавить четыре.

Для вычисления результата условного перехода, нам необходимо выполнить операцию на АЛУ и посмотреть на сигнал `flag`. Если он равен 1, переход выполняется, в противном случае — не выполняется. А значит, нам нужны операнды `A`, `B`, и `ALUop`. Кроме того, нам необходимо указать насколько мы сместимся относительно текущего значения `PC` (константу смещения, `offset`). Для передачи этой константы лучше всего подойдут незадействованные биты инструкции `[12:5]`.

Обратим внимание на то, что `PC` 32-битный и должен быть всегда кратен четырем (`PC` не может указывать кроме как в начало инструкции, а каждая инструкция длиной в 32 бита). Чтобы константа смещения указывала на число инструкций, а не число байт, необходимо увеличить её в 4 раза. Это можно сделать, если приклеить к ней справа два нулевых бита (так же как в десятичной системе можно умножить число на 10<sup>2</sup>=100 если дописать справа от него два нуля). Кроме того, чтобы разрядность константы совпадала с разрядностью `PC`, необходимо знакорасширить её до 32 бит.

Кодирование инструкций с новым полем `B` демонстрируется ниже.

``` C
  if (reg[RA1] {ALUop} reg[RA2])
    PC ← PC + const * 4
  else
    PC ← PC + 4
```

Так как второй вход сумматора счетчика команд занят числом 4, то для реализации условного перехода этот вход надо мультиплексировать с константой. Мультиплексор при этом управляется 30-ым битом `B`, который и определяет, что будет прибавляться к `PC`.

Сигнальные линии, которые управляют АЛУ и подают на его входы операнды уже существуют. Поэтому на схему необходимо добавить только логику управления мультиплексором на входе сумматора счетчика команд так. Эта логика работает следующим образом:

1. Если сейчас инструкция условного перехода
2. И если условие перехода выполнилось

То к `PC` прибавляется знакорасширенная константа, умноженная на 4.  
В противном случае, к `PC` прибавляется 4.

Так как теперь не любая инструкция приводит к записи в регистровый файл, появляется необходимость управлять входом `WE3` так, чтобы при операциях условного перехода запись в регистровый файл не производилась. Это можно сделать, подав на WE3 значение `!B` (запись происходит, если сейчас **не операция условного перехода**)

![Поддержка условного перехода](../../../technical/Labs/Pic/ppd_5.drawio.png)

### Реализация безусловного перехода

Осталось добавить поддержку инструкции безусловного перехода, для идентификации которой используется оставшийся 31-ый бит `J`(jump). Если бит `J == 1`, то это безусловный переход, и мы прибавляем к `PC` знакорасширенную константу смещения, умноженную на 4 (как это делали и в условном переходе).

![Плюс безусловный переход](../../../technical/Labs/Pic/ppd_code_5.png)

``` C
  PC ← PC + const*4
```

Для реализации безусловного перехода, нам необходимо добавить дополнительную логику управления мультиплексором перед сумматором. Итоговая логика его работы звучит так:

1. Если сейчас инструкция безусловного перехода
2. ИЛИ если сейчас инструкция условного перехода
3. И если условие перехода выполнилось

Кроме того, при безусловном переходе в регистровый файл так же ничего не пишется. А значит, необходимо обновить логику работы сигнала разрешения записи `WE`, который будет равен 0 если сейчас инструкция условного или безусловного перехода.

Ниже приводится итоговый вариант микроархитектуры процессора `CYBERcobra 3000 Pro 2.1`

![Поддержка условного перехода](../../../technical/Labs/Pic/ppd_6.drawio.png)

### Финальный обзор

Итого, архитектура `CYBERcobra 3000 Pro 2.1` поддерживает 5 типов инструкций, которые кодируются следующим образом (иксами помечены биты, которые не задействованы в данной инструкции):

1. 10 вычислительных инструкций `0 0 01 ALUop RA1 RA2 xxxx xxxx WA`
2. Инструкция загрузки константы `0 0 00 const WA`
3. Инструкция загрузки из внешних устройств `0 0 10 xxx xxxx xxxx xxxx xxxx xxxx WA`
4. Безусловный переход `1 0 xx xxx xxxx xxxx xxxx const xxxx xxxx`
5. 6 инструкций условного перехода `0 1 xx ALUop RA1 RA2 const x xxxx`

При кодировании инструкций используются следующие поля:

- J – однобитный сигнал указывающий на выполнение безусловного перехода
- B – однобитный сигнал указывающий на выполнение условного перехода
- WS – двухбитный сигнал указывающий источник данных для записи в регистровый файл:  
  - 0 – константа из инструкции
  - 1 – результат с АЛУ
  - 2 – внешние данные
  - 3 – не используется
- ALUop – 5-битный сигнал кода операции АЛУ (в соответствии с таблицей из лабораторной по АЛУ)
- RA1 и RA2 – 5-битные адреса операндов из регистрового файла
- offset – 8-битная константа для условного / безусловного перехода
- const  — 23-битная константа для загрузки в регистровый файл
- WA – 5-битный адрес регистра, в который будет записан результат

Напишем простую программу для этого процессора, которая в бесконечном цикле увеличивает значение регистра по адресу 5 на 1. Сначала напишем программу на псевдоассемблере (используя предложенную мнемонику):

``` C
  reg[5] ← 0                // загрузить константу 0 в регистр 5
  reg[6] ← 1                // загрузить константу 1 в регистр 6
  reg[5] ← reg[5] + reg[6]  // сложить регистр 5 с регистром 6 и поместить результат в регистр 5
  PC ← PC – 1               // перейти к предыдущей инструкции
```

Теперь в соответствии с кодировкой инструкций переведем программу в машинные коды:

```text
  0 0 00   00000000000000000000000  00101
  0 0 00   00000000000000000000001  00110
  0 0 01 00000 00101 00110 00000000 00101
  1 0 00  000000000000000  11111111 00000
```

Полученную программу можно помещать в память программ и выполнять на процессоре.

## Инструменты для реализации процессора

Так как все модули процессора написаны, основная часть кода описания процессора будет связана с подключением этих модулей друг к другу. Подробнее о подключении модулей сказано в [Modules.md](../../Other/Basic%20Verilog%20structures/Modules.md).

Для реализации блоков знакорасширения с умножением на 4 подходит использование оператора конкатенации ([Concatenation.md](../../Other/Basic%20Verilog%20structures/Modules.md)).

## Задание по реализации процессора

На языке Verilog необходимо собрать процессор из ранее разработанных блоков. В главном модуле `CYBERcobra` необходимо объединить ранее разработанные модули:

- Память инструкций (проинициализированную в двоичном формате файлом `example.txt`)
- Регистровый файл
- Арифметико-логическое устройство

Кроме того, необходимо описать регистр счетчика команд и логику его работы, в соответствии с ранее представленной микроархитектурой.

``` verilog
mоdulе CYВЕRcоbrа (
  inрut           clk_i,
  inрut           rst_i,
  inрut   [15:0]  sw_i,
  оutрut  [31:0]  out_o
);
```

![Микроархитектура CYBERcobra 3000 Pro 2.1](../../../technical/Labs/Pic/ppd_6.drawio.png)

## Порядок выполнения задания

1. Внимательно ознакомьтесь с [заданием](#задание-по-реализации-процессора). В случае возникновения вопросов, проконсультируйтесь с преподавателем.
2. Реализуйте модуль `CYBERcobra`. Для этого:
   1. В `Design Sources` проекта с предыдущих лаб, создайте `Verilog`-файл `cybercobra.v`.
   2. Опишите в нем модуль процессора с таким же именем и портами, как указано в [задании](#задание-по-реализации-процессора).
      1. В первую очередь, необходимо создать счетчик команд и все вспомогательные провода. При создании, **следите за разрядностью**.
      2. Затем, необходимо создать экземпляры модулей: памяти инструкции, АЛУ, регистрового файла
      3. После этого, необходимо описать оставшуюся логику:
         1. Программного счетчика
         2. Сигнала управления мультиплексором, выбирающим слагаемое для программного счетчика
         3. Сигнала разрешения записи в регистровый файл
         4. Мультиплексор, выбирающий слагаемое для программного счетчика
         5. Мультиплексор, выбирающий источник записи в регистровый файл.
3. После описания модуля, его необходимо проверить с помощью [`тестового окружения`](../../Other/Testbench.md).
   1. Тестовое окружение находится [`здесь`](tb_cybercobra.v).
   2. Для запуска симуляции воспользуйтесь [`этой инструкцией`](../../Other/Vivado%20Basics/Run%20Simulation.md).
   3. Перед запуском симуляции убедитесь, что выбран правильный модуль верхнего уровня.
   4. **Во время симуляции, вы должны прожать "Run All" и убедиться, что в логе есть сообщение о завершении теста!**
4. Добавьте в проект модуль верхнего уровня ([nexys_cybercobra_demo.v](board%20files/nexys_cybercobra_demo.v)), соединяющий процессор с периферией в ПЛИС. Описание работы модуля находится [здесь](board%20files)
5. Подключите к проекту файл ограничений ([nexys_a7_100t.xdc](board%20files/nexys_a7_100t.xdc)), если тот еще не был подключен, либо замените его содержимое данными из файла к этой лабораторной работе.
6. Проверьте работу процессора в ПЛИС.

## Индивидуальные задания

Чтобы максимально "прочувствовать" принцип работы созданного вами процессора, вам предлагается реализовать программу по индивидуальному заданию, номер которого выдаст преподаватель:

1. Вычислить [циклический сдвиг](https://ru.wikipedia.org/wiki/Битовый_сдвиг#Циклический_сдвиг) вправо `a` >> `IN`
2. Вычислить [циклический сдвиг](https://ru.wikipedia.org/wiki/Битовый_сдвиг#Циклический_сдвиг) влево `a` << `IN`
3. Найти количество единиц в двоичном представлении числа `IN` (обрати внимание `IN` – знаковое число)
4. Сформировать число, состоящее из четных двоичных разрядов числа `IN`. Пример: `IN` = `11_1011_1000`, результат вычислений `OUT` = `1_0100`
5. Найти наибольший двоичный разряд числа `IN`, значение которого равно 1. Если такого нет, вывести 32
6. Поменять в числе `a` разряды `i = IN[4:0]` и `j = IN[9:5]`
7. Если `IN` является степенью двойки, то вывести `1`, в противном случае `0`
8. Найти количество нулей в двоичном представлении числа `IN`
9. Найти количество двоичных разрядов, в которых отличаются числа `IN` и `a`
10. Найти и вывести в `OUT` количество вхождений `a[2:0]` в `IN`
11. Определить, сколько раз встречается `11` в двоичном представлении `IN`, при этом в последовательности `01110` только одно вхождение `11`
12. Инвертировать первые `IN` бит числа `a`
13. Вычислить `a`*`IN` с использованием операций сложений и сдвига ("в столбик")
14. Вывести в `OUT` n-ый член [арифметической прогрессии](https://ru.wikipedia.org/wiki/Арифметическая_прогрессия) aN, где a1 = `a`, d = `IN[15:8]`, n = `IN[7:0]` (d и n неотрицательные)
15. Найти остаток от деления `IN` на `a`
16. Вычислить `a`-`IN` без использования операции вычитания
17. Вывести n-ый член последовательности Фибоначчи Fn. n = `IN`
18. Вывести сумму `IN[3:0]` + `IN[7:4]` + `IN[11:8]` + `IN[15:12]`
19. Если `IN[1:0] == 0`, то выводится `a`,  если `IN[1:0] == 1`, то `b`,  если `IN[1:0] == 2`, то `c`,  если `IN[1:0] == 3`, то `d`
20. Вывести результат целочисленного деления `a`/`IN`
21. *Зажечь все светодиоды на 50% яркости ([спойлер](http://wiki.amperka.ru/конспект-arduino:шим))
22. Вывести подряд все единицы входного числа `IN`. Например, на входе `IN` = `1011011011`, значит на выходе `OUT` = `1111111`
23. Поменять местами четные биты числа `IN` с нечетными битами этого числа (то есть соседние биты поменять местами). Например, `IN` = `1010_0111`, значит `OUT` = `0101_1011`
24. Удалить все вхождения `IN[2:0]` из `a` со сдвигом вправо (заполняя удаленные области). Например, если `a` == `10011010`, `IN[2:0]` == `101`, то `OUT` == `10010`
25. В числе `IN` заменить справа-налево каждое `00` на `11`

Дерзайте!
