<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2015.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="5" Path="D:/Xilinx/Projects/abacus/abacus.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="47cf581e45624f2d8ff2608c9296d490"/>
    <Option Name="Part" Val="xc7a35tcpg236-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="EnableCoreContainerForIPI" Val="FALSE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Binary_to_BCD_B_bcdout.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Binary_to_BCD_B_bcdout.v"/>
          <Attr Name="ImportTime" Val="1405111292"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/multi_4_4_pp1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/multi_4_4_pp1.v"/>
          <Attr Name="ImportTime" Val="1405024635"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Display_QU.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Display_QU.v"/>
          <Attr Name="ImportTime" Val="1408059508"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/multi_4_4_pp2.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/multi_4_4_pp2.v"/>
          <Attr Name="ImportTime" Val="1405024647"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/multi_4_4_pp3.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/multi_4_4_pp3.v"/>
          <Attr Name="ImportTime" Val="1405024657"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Binary_to_BCD_B1_bcdout1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Binary_to_BCD_B1_bcdout1.v"/>
          <Attr Name="ImportTime" Val="1406530512"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Divider.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Divider.v"/>
          <Attr Name="ImportTime" Val="1411505278"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/multi_4_4_pp0.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/multi_4_4_pp0.v"/>
          <Attr Name="ImportTime" Val="1411505286"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Adder_Subtractor.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Adder_Subtractor.v"/>
          <Attr Name="ImportTime" Val="1411505281"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Binary_to_BCD_B2_bcdout2.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Binary_to_BCD_B2_bcdout2.v"/>
          <Attr Name="ImportTime" Val="1406530566"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Seg_7_Display.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Seg_7_Display.v"/>
          <Attr Name="ImportTime" Val="1411505283"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Display_REM.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Display_REM.v"/>
          <Attr Name="ImportTime" Val="1408055782"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Segment_Scroll.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Segment_Scroll.v"/>
          <Attr Name="ImportTime" Val="1407261231"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/Abacus_Verilog_SrcFiles/Basys3_Abacus_Top.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../Downloads/Basys3-Abacus_verilog_srcfiles/Abacus_Verilog_SrcFiles/Basys3_Abacus_Top.v"/>
          <Attr Name="ImportTime" Val="1412216608"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="Basys3_Abacus_Top"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PPRDIR/../Basys3_Master.xdc">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TargetConstrsFile" Val="$PPRDIR/../Basys3_Master.xdc"/>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="Basys3_Abacus_Top"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="IES">
      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
    </Simulator>
    <Simulator Name="VCS">
      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="9">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7a35tcpg236-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current" Dir="$PRUNDIR/synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7a35tcpg236-1" ConstrsSet="constrs_1" Description="Vivado Implementation Defaults" State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015">
          <Desc>Vivado Implementation Defaults</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream">
          <Option Id="BinFile">1</Option>
        </Step>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
    </Run>
  </Runs>
</Project>
