# Graduation-project
Design of master controller for Reconfigurable computing Architecture based on RISC-V
# 日志
### 2.17：
工程量还是大，必须每天写一些日志来记录所做所写，以免兜圈子。今天重新理了一遍状态机，就春节前部分进行绘制。在pc逻辑纠结半天。明天任务有二：  
1. 搞清楚cpureg部分是否需要额外绘制（是否可看作中间变量）  
2. 把pc一条线接上，综合来看先串通在考虑时序
### 2.18:
早上梳理了cpureg部分，开始着手研究alu输入，下午把alu接起。