(* use_dsp48="no" *) (* use_dsp="no" *) module top
#(parameter param8 = (((((8'ha5) ? (8'hab) : (8'haf)) | (8'h9f)) != ((8'hb0) ~^ ((8'hae) ? (8'ha2) : (8'h9d)))) && ((+((8'hac) ? (8'ha9) : (8'hac))) ? (((8'hac) ? (8'hac) : (8'haf)) ? (+(8'had)) : ((8'ha2) ? (8'h9d) : (8'ha3))) : ((~&(8'hae)) ? ((8'h9e) ^ (8'ha8)) : ((8'ha1) != (8'had))))))
(y, clk, wire3, wire2, wire1, wire0);
  output wire [(32'h27):(32'h0)] y;
  input wire [(1'h0):(1'h0)] clk;
  input wire [(4'ha):(1'h0)] wire3;
  input wire signed [(4'ha):(1'h0)] wire2;
  input wire [(2'h3):(1'h0)] wire1;
  input wire [(2'h2):(1'h0)] wire0;
  wire signed [(4'h8):(1'h0)] wire7;
  wire [(4'hb):(1'h0)] wire6;
  wire [(4'h8):(1'h0)] wire5;
  wire signed [(4'hb):(1'h0)] wire4;
  assign y = {wire7, wire6, wire5, wire4, (1'h0)};
  assign wire4 = (~$signed((~^wire3[(4'h9):(3'h4)])));
  assign wire5 = {wire2};
  assign wire6 = $signed($unsigned($unsigned((wire1 - wire1))));
  assign wire7 = (-$signed((|wire5[(3'h7):(2'h3)])));
endmodule