Fitter report for top
Mon Dec 14 09:32:24 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Dec 14 09:32:24 2015      ;
; Quartus II 64-Bit Version       ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                   ; top                                        ;
; Top-level Entity Name           ; sha256                                     ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC7C7F23C8                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 912 / 56,480 ( 2 % )                       ;
; Total registers                 ; 697                                        ;
; Total pins                      ; 38 / 268 ( 14 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                      ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                            ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 0 / 13 ( 0 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; readPhase       ; Incomplete set of assignments ;
; writePhase      ; Incomplete set of assignments ;
; finish          ; Incomplete set of assignments ;
; addr[0]         ; Incomplete set of assignments ;
; addr[1]         ; Incomplete set of assignments ;
; addr[2]         ; Incomplete set of assignments ;
; addr[3]         ; Incomplete set of assignments ;
; addr[4]         ; Incomplete set of assignments ;
; addr[5]         ; Incomplete set of assignments ;
; addr[6]         ; Incomplete set of assignments ;
; addr[7]         ; Incomplete set of assignments ;
; data[0]         ; Incomplete set of assignments ;
; data[1]         ; Incomplete set of assignments ;
; data[2]         ; Incomplete set of assignments ;
; data[3]         ; Incomplete set of assignments ;
; data[4]         ; Incomplete set of assignments ;
; data[5]         ; Incomplete set of assignments ;
; data[6]         ; Incomplete set of assignments ;
; data[7]         ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; start           ; Incomplete set of assignments ;
; rst             ; Incomplete set of assignments ;
; addrToDigest[0] ; Incomplete set of assignments ;
; addrToBlock[0]  ; Incomplete set of assignments ;
; addrToDigest[1] ; Incomplete set of assignments ;
; addrToBlock[1]  ; Incomplete set of assignments ;
; addrToDigest[2] ; Incomplete set of assignments ;
; addrToBlock[2]  ; Incomplete set of assignments ;
; addrToDigest[3] ; Incomplete set of assignments ;
; addrToBlock[3]  ; Incomplete set of assignments ;
; addrToDigest[4] ; Incomplete set of assignments ;
; addrToBlock[4]  ; Incomplete set of assignments ;
; addrToDigest[5] ; Incomplete set of assignments ;
; addrToBlock[5]  ; Incomplete set of assignments ;
; addrToDigest[6] ; Incomplete set of assignments ;
; addrToBlock[6]  ; Incomplete set of assignments ;
; addrToDigest[7] ; Incomplete set of assignments ;
; addrToBlock[7]  ; Incomplete set of assignments ;
; readPhase       ; Missing location assignment   ;
; writePhase      ; Missing location assignment   ;
; finish          ; Missing location assignment   ;
; addr[0]         ; Missing location assignment   ;
; addr[1]         ; Missing location assignment   ;
; addr[2]         ; Missing location assignment   ;
; addr[3]         ; Missing location assignment   ;
; addr[4]         ; Missing location assignment   ;
; addr[5]         ; Missing location assignment   ;
; addr[6]         ; Missing location assignment   ;
; addr[7]         ; Missing location assignment   ;
; data[0]         ; Missing location assignment   ;
; data[1]         ; Missing location assignment   ;
; data[2]         ; Missing location assignment   ;
; data[3]         ; Missing location assignment   ;
; data[4]         ; Missing location assignment   ;
; data[5]         ; Missing location assignment   ;
; data[6]         ; Missing location assignment   ;
; data[7]         ; Missing location assignment   ;
; clk             ; Missing location assignment   ;
; start           ; Missing location assignment   ;
; rst             ; Missing location assignment   ;
; addrToDigest[0] ; Missing location assignment   ;
; addrToBlock[0]  ; Missing location assignment   ;
; addrToDigest[1] ; Missing location assignment   ;
; addrToBlock[1]  ; Missing location assignment   ;
; addrToDigest[2] ; Missing location assignment   ;
; addrToBlock[2]  ; Missing location assignment   ;
; addrToDigest[3] ; Missing location assignment   ;
; addrToBlock[3]  ; Missing location assignment   ;
; addrToDigest[4] ; Missing location assignment   ;
; addrToBlock[4]  ; Missing location assignment   ;
; addrToDigest[5] ; Missing location assignment   ;
; addrToBlock[5]  ; Missing location assignment   ;
; addrToDigest[6] ; Missing location assignment   ;
; addrToBlock[6]  ; Missing location assignment   ;
; addrToDigest[7] ; Missing location assignment   ;
; addrToBlock[7]  ; Missing location assignment   ;
+-----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1570 ) ; 0.00 % ( 0 / 1570 )        ; 0.00 % ( 0 / 1570 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1570 ) ; 0.00 % ( 0 / 1570 )        ; 0.00 % ( 0 / 1570 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1570 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/shabbir/code/vlsi/proj/verilog/top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 912 / 56,480          ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 912                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 935 / 56,480          ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 62                    ;       ;
;         [b] ALMs used for LUT logic                         ; 587                   ;       ;
;         [c] ALMs used for registers                         ; 286                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 36 / 56,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 56,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 9                     ;       ;
;         [c] Due to LAB input limits                         ; 4                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 133 / 5,648           ; 2 %   ;
;     -- Logic LABs                                           ; 133                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 780                   ;       ;
;     -- 7 input functions                                    ; 4                     ;       ;
;     -- 6 input functions                                    ; 567                   ;       ;
;     -- 5 input functions                                    ; 9                     ;       ;
;     -- 4 input functions                                    ; 18                    ;       ;
;     -- <=3 input functions                                  ; 182                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 555                   ;       ;
; Dedicated logic registers                                   ; 697                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 696 / 112,960         ; < 1 % ;
;         -- Secondary logic registers                        ; 1 / 112,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 697                   ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 38 / 268              ; 14 %  ;
;     -- Clock pins                                           ; 2 / 11                ; 18 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.7% / 0.7% / 0.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 20.3% / 21.4% / 17.4% ;       ;
; Maximum fan-out                                             ; 736                   ;       ;
; Highest non-global fan-out                                  ; 736                   ;       ;
; Total fan-out                                               ; 8485                  ;       ;
; Average fan-out                                             ; 3.99                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 912 / 56480 ( 2 % )    ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 912                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 935 / 56480 ( 2 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 62                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 587                    ; 0                              ;
;         [c] ALMs used for registers                         ; 286                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 36 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 9                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 4                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 133 / 5648 ( 2 % )     ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 133                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 780                    ; 0                              ;
;     -- 7 input functions                                    ; 4                      ; 0                              ;
;     -- 6 input functions                                    ; 567                    ; 0                              ;
;     -- 5 input functions                                    ; 9                      ; 0                              ;
;     -- 4 input functions                                    ; 18                     ; 0                              ;
;     -- <=3 input functions                                  ; 182                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 555                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 696 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 1 / 112960 ( < 1 % )   ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 697                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 38                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )      ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 16                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 16                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 8513                   ; 0                              ;
;     -- Registered Connections                               ; 2908                   ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 32                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 19                     ; 0                              ;
;     -- Output Ports                                         ; 3                      ; 0                              ;
;     -- Bidir Ports                                          ; 16                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; addrToBlock[0]  ; R21   ; 5A       ; 89           ; 8            ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToBlock[1]  ; U17   ; 4A       ; 72           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToBlock[2]  ; P19   ; 5A       ; 89           ; 9            ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToBlock[3]  ; N16   ; 5B       ; 89           ; 35           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToBlock[4]  ; N21   ; 5B       ; 89           ; 35           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToBlock[5]  ; W22   ; 4A       ; 66           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToBlock[6]  ; N20   ; 5B       ; 89           ; 35           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToBlock[7]  ; Y22   ; 4A       ; 66           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToDigest[0] ; R16   ; 5A       ; 89           ; 8            ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToDigest[1] ; Y19   ; 4A       ; 66           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToDigest[2] ; W21   ; 4A       ; 68           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToDigest[3] ; R14   ; 4A       ; 68           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToDigest[4] ; AB22  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToDigest[5] ; Y20   ; 4A       ; 66           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToDigest[6] ; W16   ; 4A       ; 64           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; addrToDigest[7] ; P14   ; 4A       ; 68           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk             ; M16   ; 5B       ; 89           ; 35           ; 60           ; 697                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rst             ; Y21   ; 4A       ; 68           ; 0            ; 51           ; 736                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; start           ; T15   ; 5A       ; 89           ; 6            ; 3            ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; finish     ; R17   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; readPhase  ; V18   ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; writePhase ; P22   ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------+
; addr[0] ; R22   ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeAddr (inverted) ;
; addr[1] ; U16   ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeAddr (inverted) ;
; addr[2] ; P17   ; 5A       ; 89           ; 9            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeAddr (inverted) ;
; addr[3] ; T22   ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeAddr (inverted) ;
; addr[4] ; R15   ; 5A       ; 89           ; 6            ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeAddr (inverted) ;
; addr[5] ; P18   ; 5A       ; 89           ; 9            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeAddr (inverted) ;
; addr[6] ; P16   ; 5A       ; 89           ; 9            ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeAddr (inverted) ;
; addr[7] ; U20   ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeAddr (inverted) ;
; data[0] ; T20   ; 5A       ; 89           ; 4            ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeData (inverted) ;
; data[1] ; T18   ; 5A       ; 89           ; 4            ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeData (inverted) ;
; data[2] ; T19   ; 5A       ; 89           ; 4            ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeData (inverted) ;
; data[3] ; T17   ; 5A       ; 89           ; 4            ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeData (inverted) ;
; data[4] ; U22   ; 4A       ; 70           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeData (inverted) ;
; data[5] ; U21   ; 4A       ; 72           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeData (inverted) ;
; data[6] ; V19   ; 4A       ; 70           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeData (inverted) ;
; data[7] ; V21   ; 4A       ; 70           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; writeData (inverted) ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 18 / 48 ( 38 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 4 / 16 ( 25 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; addrToDigest[4]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; addrToBlock[3]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; addrToBlock[6]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; addrToBlock[4]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; addrToDigest[7]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; addr[6]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; addr[2]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; addr[5]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; addrToBlock[2]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; writePhase                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; addrToDigest[3]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 219        ; 5A       ; addr[4]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 221        ; 5A       ; addrToDigest[0]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; finish                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; addrToBlock[0]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 218        ; 5A       ; addr[0]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; start                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; data[3]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T18      ; 213        ; 5A       ; data[1]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 212        ; 5A       ; data[2]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 214        ; 5A       ; data[0]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; addr[3]                         ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; addr[1]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 178        ; 4A       ; addrToBlock[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; addr[7]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 177        ; 4A       ; data[5]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U22      ; 172        ; 4A       ; data[4]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; readPhase                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ; 173        ; 4A       ; data[6]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; data[7]                         ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; addrToDigest[6]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; addrToDigest[2]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 166        ; 4A       ; addrToBlock[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; addrToDigest[1]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; addrToDigest[5]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 169        ; 4A       ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 164        ; 4A       ; addrToBlock[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+--------------+
; |sha256                    ; 911.5 (911.5)        ; 935.0 (935.0)                    ; 36.0 (36.0)                                       ; 12.5 (12.5)                      ; 0.0 (0.0)            ; 780 (780)           ; 697 (697)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 38   ; 0            ; |sha256             ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; readPhase       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; writePhase      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; finish          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr[0]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr[1]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr[2]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr[3]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr[4]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr[5]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr[6]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; addr[7]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data[0]         ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data[1]         ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data[2]         ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data[3]         ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data[4]         ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data[5]         ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data[6]         ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data[7]         ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; start           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToDigest[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToBlock[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToDigest[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToBlock[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToDigest[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToBlock[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToDigest[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToBlock[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToDigest[4] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToBlock[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToDigest[5] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToBlock[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToDigest[6] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToBlock[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToDigest[7] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; addrToBlock[7]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------+
; Pad To Core Delay Chain Fanout                        ;
+-------------------------+-------------------+---------+
; Source Pin / Fanout     ; Pad To Core Index ; Setting ;
+-------------------------+-------------------+---------+
; addr[0]                 ;                   ;         ;
; addr[1]                 ;                   ;         ;
; addr[2]                 ;                   ;         ;
; addr[3]                 ;                   ;         ;
; addr[4]                 ;                   ;         ;
; addr[5]                 ;                   ;         ;
; addr[6]                 ;                   ;         ;
; addr[7]                 ;                   ;         ;
; data[0]                 ;                   ;         ;
;      - W~1              ; 1                 ; 0       ;
; data[1]                 ;                   ;         ;
;      - W~66             ; 1                 ; 0       ;
; data[2]                 ;                   ;         ;
;      - W~67             ; 1                 ; 0       ;
; data[3]                 ;                   ;         ;
;      - W~68             ; 0                 ; 0       ;
; data[4]                 ;                   ;         ;
;      - W~69             ; 1                 ; 0       ;
; data[5]                 ;                   ;         ;
;      - W~70             ; 1                 ; 0       ;
; data[6]                 ;                   ;         ;
;      - W~71             ; 1                 ; 0       ;
; data[7]                 ;                   ;         ;
;      - W~72             ; 1                 ; 0       ;
; clk                     ;                   ;         ;
; start                   ;                   ;         ;
;      - writeAddr~2      ; 1                 ; 0       ;
;      - readPhase~0      ; 1                 ; 0       ;
;      - writePhase~0     ; 1                 ; 0       ;
;      - finish~0         ; 1                 ; 0       ;
;      - ctr[8]~0         ; 1                 ; 0       ;
;      - t[0]~3           ; 1                 ; 0       ;
;      - addrOut[0]~2     ; 1                 ; 0       ;
;      - dataOut[7]~0     ; 1                 ; 0       ;
;      - writeData~1      ; 1                 ; 0       ;
;      - tm[5]~1          ; 1                 ; 0       ;
;      - digest[5][11]~0  ; 1                 ; 0       ;
;      - tdigest[1][26]~1 ; 1                 ; 0       ;
;      - t[0]~5           ; 1                 ; 0       ;
; rst                     ;                   ;         ;
;      - tdigest[2][2]    ; 1                 ; 0       ;
;      - tdigest[7][1]    ; 1                 ; 0       ;
;      - tdigest[7][7]    ; 1                 ; 0       ;
;      - tdigest[7][6]    ; 1                 ; 0       ;
;      - tdigest[7][2]    ; 1                 ; 0       ;
;      - tdigest[2][3]    ; 1                 ; 0       ;
;      - tdigest[2][0]    ; 1                 ; 0       ;
;      - tdigest[7][5]    ; 1                 ; 0       ;
;      - tdigest[2][7]    ; 1                 ; 0       ;
;      - tdigest[1][4]    ; 1                 ; 0       ;
;      - tdigest[1][1]    ; 1                 ; 0       ;
;      - tdigest[1][3]    ; 1                 ; 0       ;
;      - tdigest[1][5]    ; 1                 ; 0       ;
;      - tdigest[1][6]    ; 1                 ; 0       ;
;      - T2[0]            ; 1                 ; 0       ;
;      - tdigest[4][7]    ; 1                 ; 0       ;
;      - tdigest[5][0]    ; 1                 ; 0       ;
;      - tdigest[5][1]    ; 1                 ; 0       ;
;      - tdigest[5][6]    ; 1                 ; 0       ;
;      - tdigest[5][4]    ; 1                 ; 0       ;
;      - tdigest[3][7]    ; 1                 ; 0       ;
;      - tdigest[3][6]    ; 1                 ; 0       ;
;      - tdigest[3][2]    ; 1                 ; 0       ;
;      - tdigest[3][0]    ; 1                 ; 0       ;
;      - tdigest[5][5]    ; 1                 ; 0       ;
;      - tdigest[6][6]    ; 1                 ; 0       ;
;      - tdigest[6][4]    ; 1                 ; 0       ;
;      - tdigest[6][2]    ; 1                 ; 0       ;
;      - T1[4]            ; 1                 ; 0       ;
;      - T1[3]            ; 1                 ; 0       ;
;      - T1[2]            ; 1                 ; 0       ;
;      - T1[1]            ; 1                 ; 0       ;
;      - T1[5]            ; 1                 ; 0       ;
;      - T1[0]            ; 1                 ; 0       ;
;      - T1[7]            ; 1                 ; 0       ;
;      - T1[6]            ; 1                 ; 0       ;
;      - tdigest[0][3]    ; 1                 ; 0       ;
;      - tdigest[0][7]    ; 1                 ; 0       ;
;      - tdigest[0][4]    ; 1                 ; 0       ;
;      - digest[0][7]     ; 1                 ; 0       ;
;      - digest[0][4]     ; 1                 ; 0       ;
;      - digest[0][3]     ; 1                 ; 0       ;
;      - digest[5][5]     ; 1                 ; 0       ;
;      - digest[2][2]     ; 1                 ; 0       ;
;      - digest[2][0]     ; 1                 ; 0       ;
;      - digest[3][7]     ; 1                 ; 0       ;
;      - digest[3][6]     ; 1                 ; 0       ;
;      - digest[3][2]     ; 1                 ; 0       ;
;      - digest[7][5]     ; 1                 ; 0       ;
;      - digest[3][0]     ; 1                 ; 0       ;
;      - digest[4][7]     ; 1                 ; 0       ;
;      - digest[5][6]     ; 1                 ; 0       ;
;      - digest[5][4]     ; 1                 ; 0       ;
;      - digest[5][1]     ; 1                 ; 0       ;
;      - digest[5][0]     ; 1                 ; 0       ;
;      - digest[6][6]     ; 1                 ; 0       ;
;      - digest[6][4]     ; 1                 ; 0       ;
;      - digest[6][2]     ; 1                 ; 0       ;
;      - digest[7][6]     ; 1                 ; 0       ;
;      - digest[7][7]     ; 1                 ; 0       ;
;      - digest[7][1]     ; 1                 ; 0       ;
;      - digest[2][3]     ; 1                 ; 0       ;
;      - digest[1][6]     ; 1                 ; 0       ;
;      - digest[7][2]     ; 1                 ; 0       ;
;      - digest[1][5]     ; 1                 ; 0       ;
;      - digest[1][4]     ; 1                 ; 0       ;
;      - digest[1][3]     ; 1                 ; 0       ;
;      - digest[1][1]     ; 1                 ; 0       ;
;      - digest[2][7]     ; 1                 ; 0       ;
;      - W[63][1]         ; 1                 ; 0       ;
;      - W[63][2]         ; 1                 ; 0       ;
;      - W[63][3]         ; 1                 ; 0       ;
;      - W[63][4]         ; 1                 ; 0       ;
;      - W[63][5]         ; 1                 ; 0       ;
;      - W[63][6]         ; 1                 ; 0       ;
;      - W[63][7]         ; 1                 ; 0       ;
;      - W[63][0]         ; 1                 ; 0       ;
;      - W[62][7]         ; 1                 ; 0       ;
;      - W[62][6]         ; 1                 ; 0       ;
;      - W[62][5]         ; 1                 ; 0       ;
;      - W[62][4]         ; 1                 ; 0       ;
;      - W[62][0]         ; 1                 ; 0       ;
;      - W[62][3]         ; 1                 ; 0       ;
;      - W[62][2]         ; 1                 ; 0       ;
;      - W[62][1]         ; 1                 ; 0       ;
;      - W[61][2]         ; 1                 ; 0       ;
;      - W[61][1]         ; 1                 ; 0       ;
;      - W[61][3]         ; 1                 ; 0       ;
;      - W[61][4]         ; 1                 ; 0       ;
;      - W[61][5]         ; 1                 ; 0       ;
;      - W[61][6]         ; 1                 ; 0       ;
;      - W[61][7]         ; 1                 ; 0       ;
;      - W[61][0]         ; 1                 ; 0       ;
;      - W[60][2]         ; 1                 ; 0       ;
;      - W[60][3]         ; 1                 ; 0       ;
;      - W[60][4]         ; 1                 ; 0       ;
;      - W[60][5]         ; 1                 ; 0       ;
;      - W[60][6]         ; 1                 ; 0       ;
;      - W[60][7]         ; 1                 ; 0       ;
;      - W[60][1]         ; 1                 ; 0       ;
;      - W[60][0]         ; 1                 ; 0       ;
;      - W[59][5]         ; 1                 ; 0       ;
;      - W[59][4]         ; 1                 ; 0       ;
;      - W[59][3]         ; 1                 ; 0       ;
;      - W[59][2]         ; 1                 ; 0       ;
;      - W[59][1]         ; 1                 ; 0       ;
;      - W[59][0]         ; 1                 ; 0       ;
;      - W[59][6]         ; 1                 ; 0       ;
;      - W[59][7]         ; 1                 ; 0       ;
;      - W[58][1]         ; 1                 ; 0       ;
;      - W[58][7]         ; 1                 ; 0       ;
;      - W[58][6]         ; 1                 ; 0       ;
;      - W[58][5]         ; 1                 ; 0       ;
;      - W[58][4]         ; 1                 ; 0       ;
;      - W[58][3]         ; 1                 ; 0       ;
;      - W[58][2]         ; 1                 ; 0       ;
;      - W[58][0]         ; 1                 ; 0       ;
;      - W[57][0]         ; 1                 ; 0       ;
;      - W[57][1]         ; 1                 ; 0       ;
;      - W[57][2]         ; 1                 ; 0       ;
;      - W[57][3]         ; 1                 ; 0       ;
;      - W[57][4]         ; 1                 ; 0       ;
;      - W[57][5]         ; 1                 ; 0       ;
;      - W[57][6]         ; 1                 ; 0       ;
;      - W[57][7]         ; 1                 ; 0       ;
;      - W[56][0]         ; 1                 ; 0       ;
;      - W[56][1]         ; 1                 ; 0       ;
;      - W[56][2]         ; 1                 ; 0       ;
;      - W[56][3]         ; 1                 ; 0       ;
;      - W[56][4]         ; 1                 ; 0       ;
;      - W[56][5]         ; 1                 ; 0       ;
;      - W[56][6]         ; 1                 ; 0       ;
;      - W[56][7]         ; 1                 ; 0       ;
;      - W[55][0]         ; 1                 ; 0       ;
;      - W[55][1]         ; 1                 ; 0       ;
;      - W[55][2]         ; 1                 ; 0       ;
;      - W[55][3]         ; 1                 ; 0       ;
;      - W[55][4]         ; 1                 ; 0       ;
;      - W[55][5]         ; 1                 ; 0       ;
;      - W[55][6]         ; 1                 ; 0       ;
;      - W[55][7]         ; 1                 ; 0       ;
;      - W[54][0]         ; 1                 ; 0       ;
;      - W[54][1]         ; 1                 ; 0       ;
;      - W[54][2]         ; 1                 ; 0       ;
;      - W[54][3]         ; 1                 ; 0       ;
;      - W[54][4]         ; 1                 ; 0       ;
;      - W[54][5]         ; 1                 ; 0       ;
;      - W[54][6]         ; 1                 ; 0       ;
;      - W[54][7]         ; 1                 ; 0       ;
;      - W[53][0]         ; 1                 ; 0       ;
;      - W[53][1]         ; 1                 ; 0       ;
;      - W[53][2]         ; 1                 ; 0       ;
;      - W[53][3]         ; 1                 ; 0       ;
;      - W[53][4]         ; 1                 ; 0       ;
;      - W[53][5]         ; 1                 ; 0       ;
;      - W[53][6]         ; 1                 ; 0       ;
;      - W[53][7]         ; 1                 ; 0       ;
;      - W[52][0]         ; 1                 ; 0       ;
;      - W[52][1]         ; 1                 ; 0       ;
;      - W[52][2]         ; 1                 ; 0       ;
;      - W[52][3]         ; 1                 ; 0       ;
;      - W[52][4]         ; 1                 ; 0       ;
;      - W[52][5]         ; 1                 ; 0       ;
;      - W[52][6]         ; 1                 ; 0       ;
;      - W[52][7]         ; 1                 ; 0       ;
;      - W[51][0]         ; 1                 ; 0       ;
;      - W[51][1]         ; 1                 ; 0       ;
;      - W[51][2]         ; 1                 ; 0       ;
;      - W[51][3]         ; 1                 ; 0       ;
;      - W[51][4]         ; 1                 ; 0       ;
;      - W[51][5]         ; 1                 ; 0       ;
;      - W[51][6]         ; 1                 ; 0       ;
;      - W[51][7]         ; 1                 ; 0       ;
;      - W[50][0]         ; 1                 ; 0       ;
;      - W[50][1]         ; 1                 ; 0       ;
;      - W[50][2]         ; 1                 ; 0       ;
;      - W[50][3]         ; 1                 ; 0       ;
;      - W[50][4]         ; 1                 ; 0       ;
;      - W[50][5]         ; 1                 ; 0       ;
;      - W[50][6]         ; 1                 ; 0       ;
;      - W[50][7]         ; 1                 ; 0       ;
;      - W[49][0]         ; 1                 ; 0       ;
;      - W[49][1]         ; 1                 ; 0       ;
;      - W[49][2]         ; 1                 ; 0       ;
;      - W[49][3]         ; 1                 ; 0       ;
;      - W[49][4]         ; 1                 ; 0       ;
;      - W[49][5]         ; 1                 ; 0       ;
;      - W[49][6]         ; 1                 ; 0       ;
;      - W[49][7]         ; 1                 ; 0       ;
;      - W[48][0]         ; 1                 ; 0       ;
;      - W[48][1]         ; 1                 ; 0       ;
;      - W[48][2]         ; 1                 ; 0       ;
;      - W[48][3]         ; 1                 ; 0       ;
;      - W[48][4]         ; 1                 ; 0       ;
;      - W[48][5]         ; 1                 ; 0       ;
;      - W[48][6]         ; 1                 ; 0       ;
;      - W[48][7]         ; 1                 ; 0       ;
;      - W[47][0]         ; 1                 ; 0       ;
;      - W[47][1]         ; 1                 ; 0       ;
;      - W[47][2]         ; 1                 ; 0       ;
;      - W[47][3]         ; 1                 ; 0       ;
;      - W[47][4]         ; 1                 ; 0       ;
;      - W[47][5]         ; 1                 ; 0       ;
;      - W[47][7]         ; 1                 ; 0       ;
;      - W[47][6]         ; 1                 ; 0       ;
;      - W[46][0]         ; 1                 ; 0       ;
;      - W[46][1]         ; 1                 ; 0       ;
;      - W[46][2]         ; 1                 ; 0       ;
;      - W[46][3]         ; 1                 ; 0       ;
;      - W[46][4]         ; 1                 ; 0       ;
;      - W[46][5]         ; 1                 ; 0       ;
;      - W[46][6]         ; 1                 ; 0       ;
;      - W[46][7]         ; 1                 ; 0       ;
;      - W[45][0]         ; 1                 ; 0       ;
;      - W[45][1]         ; 1                 ; 0       ;
;      - W[45][2]         ; 1                 ; 0       ;
;      - W[45][3]         ; 1                 ; 0       ;
;      - W[45][4]         ; 1                 ; 0       ;
;      - W[45][5]         ; 1                 ; 0       ;
;      - W[45][7]         ; 1                 ; 0       ;
;      - W[45][6]         ; 1                 ; 0       ;
;      - W[44][0]         ; 1                 ; 0       ;
;      - W[44][1]         ; 1                 ; 0       ;
;      - W[44][2]         ; 1                 ; 0       ;
;      - W[44][3]         ; 1                 ; 0       ;
;      - W[44][4]         ; 1                 ; 0       ;
;      - W[44][5]         ; 1                 ; 0       ;
;      - W[44][6]         ; 1                 ; 0       ;
;      - W[44][7]         ; 1                 ; 0       ;
;      - W[43][7]         ; 1                 ; 0       ;
;      - W[43][6]         ; 1                 ; 0       ;
;      - W[43][5]         ; 1                 ; 0       ;
;      - W[43][4]         ; 1                 ; 0       ;
;      - W[43][3]         ; 1                 ; 0       ;
;      - W[43][2]         ; 1                 ; 0       ;
;      - W[43][1]         ; 1                 ; 0       ;
;      - W[43][0]         ; 1                 ; 0       ;
;      - W[42][7]         ; 1                 ; 0       ;
;      - W[42][0]         ; 1                 ; 0       ;
;      - W[42][1]         ; 1                 ; 0       ;
;      - W[42][2]         ; 1                 ; 0       ;
;      - W[42][3]         ; 1                 ; 0       ;
;      - W[42][4]         ; 1                 ; 0       ;
;      - W[42][5]         ; 1                 ; 0       ;
;      - W[42][6]         ; 1                 ; 0       ;
;      - W[41][0]         ; 1                 ; 0       ;
;      - W[41][1]         ; 1                 ; 0       ;
;      - W[41][2]         ; 1                 ; 0       ;
;      - W[41][3]         ; 1                 ; 0       ;
;      - W[41][4]         ; 1                 ; 0       ;
;      - W[41][5]         ; 1                 ; 0       ;
;      - W[41][6]         ; 1                 ; 0       ;
;      - W[41][7]         ; 1                 ; 0       ;
;      - W[40][0]         ; 1                 ; 0       ;
;      - W[40][1]         ; 1                 ; 0       ;
;      - W[40][2]         ; 1                 ; 0       ;
;      - W[40][3]         ; 1                 ; 0       ;
;      - W[40][4]         ; 1                 ; 0       ;
;      - W[40][5]         ; 1                 ; 0       ;
;      - W[40][6]         ; 1                 ; 0       ;
;      - W[40][7]         ; 1                 ; 0       ;
;      - W[39][0]         ; 1                 ; 0       ;
;      - W[39][1]         ; 1                 ; 0       ;
;      - W[39][2]         ; 1                 ; 0       ;
;      - W[39][3]         ; 1                 ; 0       ;
;      - W[39][4]         ; 1                 ; 0       ;
;      - W[39][5]         ; 1                 ; 0       ;
;      - W[39][6]         ; 1                 ; 0       ;
;      - W[39][7]         ; 1                 ; 0       ;
;      - W[38][1]         ; 1                 ; 0       ;
;      - W[38][0]         ; 1                 ; 0       ;
;      - W[38][2]         ; 1                 ; 0       ;
;      - W[38][3]         ; 1                 ; 0       ;
;      - W[38][4]         ; 1                 ; 0       ;
;      - W[38][5]         ; 1                 ; 0       ;
;      - W[38][6]         ; 1                 ; 0       ;
;      - W[38][7]         ; 1                 ; 0       ;
;      - W[37][0]         ; 1                 ; 0       ;
;      - W[37][1]         ; 1                 ; 0       ;
;      - W[37][2]         ; 1                 ; 0       ;
;      - W[37][3]         ; 1                 ; 0       ;
;      - W[37][4]         ; 1                 ; 0       ;
;      - W[37][5]         ; 1                 ; 0       ;
;      - W[37][6]         ; 1                 ; 0       ;
;      - W[37][7]         ; 1                 ; 0       ;
;      - W[36][0]         ; 1                 ; 0       ;
;      - W[36][1]         ; 1                 ; 0       ;
;      - W[36][2]         ; 1                 ; 0       ;
;      - W[36][3]         ; 1                 ; 0       ;
;      - W[36][4]         ; 1                 ; 0       ;
;      - W[36][5]         ; 1                 ; 0       ;
;      - W[36][6]         ; 1                 ; 0       ;
;      - W[36][7]         ; 1                 ; 0       ;
;      - W[35][0]         ; 1                 ; 0       ;
;      - W[35][1]         ; 1                 ; 0       ;
;      - W[35][2]         ; 1                 ; 0       ;
;      - W[35][3]         ; 1                 ; 0       ;
;      - W[35][4]         ; 1                 ; 0       ;
;      - W[35][5]         ; 1                 ; 0       ;
;      - W[35][6]         ; 1                 ; 0       ;
;      - W[35][7]         ; 1                 ; 0       ;
;      - W[34][7]         ; 1                 ; 0       ;
;      - W[34][6]         ; 1                 ; 0       ;
;      - W[34][5]         ; 1                 ; 0       ;
;      - W[34][4]         ; 1                 ; 0       ;
;      - W[34][3]         ; 1                 ; 0       ;
;      - W[34][2]         ; 1                 ; 0       ;
;      - W[34][1]         ; 1                 ; 0       ;
;      - W[34][0]         ; 1                 ; 0       ;
;      - W[33][0]         ; 1                 ; 0       ;
;      - W[33][1]         ; 1                 ; 0       ;
;      - W[33][2]         ; 1                 ; 0       ;
;      - W[33][3]         ; 1                 ; 0       ;
;      - W[33][4]         ; 1                 ; 0       ;
;      - W[33][5]         ; 1                 ; 0       ;
;      - W[33][6]         ; 1                 ; 0       ;
;      - W[33][7]         ; 1                 ; 0       ;
;      - W[32][3]         ; 1                 ; 0       ;
;      - W[32][0]         ; 1                 ; 0       ;
;      - W[32][1]         ; 1                 ; 0       ;
;      - W[32][2]         ; 1                 ; 0       ;
;      - W[32][4]         ; 1                 ; 0       ;
;      - W[32][5]         ; 1                 ; 0       ;
;      - W[32][6]         ; 1                 ; 0       ;
;      - W[32][7]         ; 1                 ; 0       ;
;      - W[31][3]         ; 1                 ; 0       ;
;      - W[31][0]         ; 1                 ; 0       ;
;      - W[31][1]         ; 1                 ; 0       ;
;      - W[31][2]         ; 1                 ; 0       ;
;      - W[31][4]         ; 1                 ; 0       ;
;      - W[31][5]         ; 1                 ; 0       ;
;      - W[31][6]         ; 1                 ; 0       ;
;      - W[31][7]         ; 1                 ; 0       ;
;      - W[30][0]         ; 1                 ; 0       ;
;      - W[30][1]         ; 1                 ; 0       ;
;      - W[30][2]         ; 1                 ; 0       ;
;      - W[30][3]         ; 1                 ; 0       ;
;      - W[30][4]         ; 1                 ; 0       ;
;      - W[30][5]         ; 1                 ; 0       ;
;      - W[30][6]         ; 1                 ; 0       ;
;      - W[30][7]         ; 1                 ; 0       ;
;      - W[29][0]         ; 1                 ; 0       ;
;      - W[29][1]         ; 1                 ; 0       ;
;      - W[29][2]         ; 1                 ; 0       ;
;      - W[29][3]         ; 1                 ; 0       ;
;      - W[29][4]         ; 1                 ; 0       ;
;      - W[29][5]         ; 1                 ; 0       ;
;      - W[29][6]         ; 1                 ; 0       ;
;      - W[29][7]         ; 1                 ; 0       ;
;      - W[28][7]         ; 1                 ; 0       ;
;      - W[28][5]         ; 1                 ; 0       ;
;      - W[28][4]         ; 1                 ; 0       ;
;      - W[28][3]         ; 1                 ; 0       ;
;      - W[28][2]         ; 1                 ; 0       ;
;      - W[28][1]         ; 1                 ; 0       ;
;      - W[28][0]         ; 1                 ; 0       ;
;      - W[28][6]         ; 1                 ; 0       ;
;      - W[27][0]         ; 1                 ; 0       ;
;      - W[27][1]         ; 1                 ; 0       ;
;      - W[27][2]         ; 1                 ; 0       ;
;      - W[27][3]         ; 1                 ; 0       ;
;      - W[27][4]         ; 1                 ; 0       ;
;      - W[27][5]         ; 1                 ; 0       ;
;      - W[27][6]         ; 1                 ; 0       ;
;      - W[27][7]         ; 1                 ; 0       ;
;      - W[26][0]         ; 1                 ; 0       ;
;      - W[26][1]         ; 1                 ; 0       ;
;      - W[26][2]         ; 1                 ; 0       ;
;      - W[26][3]         ; 1                 ; 0       ;
;      - W[26][4]         ; 1                 ; 0       ;
;      - W[26][5]         ; 1                 ; 0       ;
;      - W[26][6]         ; 1                 ; 0       ;
;      - W[26][7]         ; 1                 ; 0       ;
;      - W[25][7]         ; 1                 ; 0       ;
;      - W[25][0]         ; 1                 ; 0       ;
;      - W[25][1]         ; 1                 ; 0       ;
;      - W[25][2]         ; 1                 ; 0       ;
;      - W[25][3]         ; 1                 ; 0       ;
;      - W[25][4]         ; 1                 ; 0       ;
;      - W[25][5]         ; 1                 ; 0       ;
;      - W[25][6]         ; 1                 ; 0       ;
;      - W[24][0]         ; 1                 ; 0       ;
;      - W[24][1]         ; 1                 ; 0       ;
;      - W[24][2]         ; 1                 ; 0       ;
;      - W[24][3]         ; 1                 ; 0       ;
;      - W[24][4]         ; 1                 ; 0       ;
;      - W[24][5]         ; 1                 ; 0       ;
;      - W[24][6]         ; 1                 ; 0       ;
;      - W[24][7]         ; 1                 ; 0       ;
;      - W[23][0]         ; 1                 ; 0       ;
;      - W[23][1]         ; 1                 ; 0       ;
;      - W[23][2]         ; 1                 ; 0       ;
;      - W[23][3]         ; 1                 ; 0       ;
;      - W[23][4]         ; 1                 ; 0       ;
;      - W[23][5]         ; 1                 ; 0       ;
;      - W[23][6]         ; 1                 ; 0       ;
;      - W[23][7]         ; 1                 ; 0       ;
;      - W[22][0]         ; 1                 ; 0       ;
;      - W[22][1]         ; 1                 ; 0       ;
;      - W[22][2]         ; 1                 ; 0       ;
;      - W[22][3]         ; 1                 ; 0       ;
;      - W[22][4]         ; 1                 ; 0       ;
;      - W[22][5]         ; 1                 ; 0       ;
;      - W[22][6]         ; 1                 ; 0       ;
;      - W[22][7]         ; 1                 ; 0       ;
;      - W[21][0]         ; 1                 ; 0       ;
;      - W[21][1]         ; 1                 ; 0       ;
;      - W[21][2]         ; 1                 ; 0       ;
;      - W[21][3]         ; 1                 ; 0       ;
;      - W[21][4]         ; 1                 ; 0       ;
;      - W[21][5]         ; 1                 ; 0       ;
;      - W[21][6]         ; 1                 ; 0       ;
;      - W[21][7]         ; 1                 ; 0       ;
;      - W[20][0]         ; 1                 ; 0       ;
;      - W[20][1]         ; 1                 ; 0       ;
;      - W[20][2]         ; 1                 ; 0       ;
;      - W[20][3]         ; 1                 ; 0       ;
;      - W[20][4]         ; 1                 ; 0       ;
;      - W[20][5]         ; 1                 ; 0       ;
;      - W[20][6]         ; 1                 ; 0       ;
;      - W[20][7]         ; 1                 ; 0       ;
;      - W[19][0]         ; 1                 ; 0       ;
;      - W[19][1]         ; 1                 ; 0       ;
;      - W[19][2]         ; 1                 ; 0       ;
;      - W[19][3]         ; 1                 ; 0       ;
;      - W[19][4]         ; 1                 ; 0       ;
;      - W[19][5]         ; 1                 ; 0       ;
;      - W[19][6]         ; 1                 ; 0       ;
;      - W[19][7]         ; 1                 ; 0       ;
;      - W[18][0]         ; 1                 ; 0       ;
;      - W[18][1]         ; 1                 ; 0       ;
;      - W[18][2]         ; 1                 ; 0       ;
;      - W[18][3]         ; 1                 ; 0       ;
;      - W[18][4]         ; 1                 ; 0       ;
;      - W[18][5]         ; 1                 ; 0       ;
;      - W[18][6]         ; 1                 ; 0       ;
;      - W[18][7]         ; 1                 ; 0       ;
;      - W[17][0]         ; 1                 ; 0       ;
;      - W[17][1]         ; 1                 ; 0       ;
;      - W[17][2]         ; 1                 ; 0       ;
;      - W[17][3]         ; 1                 ; 0       ;
;      - W[17][4]         ; 1                 ; 0       ;
;      - W[17][5]         ; 1                 ; 0       ;
;      - W[17][6]         ; 1                 ; 0       ;
;      - W[17][7]         ; 1                 ; 0       ;
;      - W[16][0]         ; 1                 ; 0       ;
;      - W[16][1]         ; 1                 ; 0       ;
;      - W[16][2]         ; 1                 ; 0       ;
;      - W[16][3]         ; 1                 ; 0       ;
;      - W[16][4]         ; 1                 ; 0       ;
;      - W[16][5]         ; 1                 ; 0       ;
;      - W[16][6]         ; 1                 ; 0       ;
;      - W[16][7]         ; 1                 ; 0       ;
;      - W[15][0]         ; 1                 ; 0       ;
;      - W[15][1]         ; 1                 ; 0       ;
;      - W[15][2]         ; 1                 ; 0       ;
;      - W[15][3]         ; 1                 ; 0       ;
;      - W[15][4]         ; 1                 ; 0       ;
;      - W[15][5]         ; 1                 ; 0       ;
;      - W[15][6]         ; 1                 ; 0       ;
;      - W[15][7]         ; 1                 ; 0       ;
;      - W[14][0]         ; 1                 ; 0       ;
;      - W[14][1]         ; 1                 ; 0       ;
;      - W[14][2]         ; 1                 ; 0       ;
;      - W[14][3]         ; 1                 ; 0       ;
;      - W[14][4]         ; 1                 ; 0       ;
;      - W[14][5]         ; 1                 ; 0       ;
;      - W[14][6]         ; 1                 ; 0       ;
;      - W[14][7]         ; 1                 ; 0       ;
;      - W[13][0]         ; 1                 ; 0       ;
;      - W[13][7]         ; 1                 ; 0       ;
;      - W[13][6]         ; 1                 ; 0       ;
;      - W[13][5]         ; 1                 ; 0       ;
;      - W[13][4]         ; 1                 ; 0       ;
;      - W[13][3]         ; 1                 ; 0       ;
;      - W[13][2]         ; 1                 ; 0       ;
;      - W[13][1]         ; 1                 ; 0       ;
;      - W[12][7]         ; 1                 ; 0       ;
;      - W[12][6]         ; 1                 ; 0       ;
;      - W[12][5]         ; 1                 ; 0       ;
;      - W[12][4]         ; 1                 ; 0       ;
;      - W[12][3]         ; 1                 ; 0       ;
;      - W[12][2]         ; 1                 ; 0       ;
;      - W[12][1]         ; 1                 ; 0       ;
;      - W[12][0]         ; 1                 ; 0       ;
;      - W[11][0]         ; 1                 ; 0       ;
;      - W[11][1]         ; 1                 ; 0       ;
;      - W[11][2]         ; 1                 ; 0       ;
;      - W[11][3]         ; 1                 ; 0       ;
;      - W[11][4]         ; 1                 ; 0       ;
;      - W[11][5]         ; 1                 ; 0       ;
;      - W[11][6]         ; 1                 ; 0       ;
;      - W[11][7]         ; 1                 ; 0       ;
;      - W[10][2]         ; 1                 ; 0       ;
;      - W[10][0]         ; 1                 ; 0       ;
;      - W[10][7]         ; 1                 ; 0       ;
;      - W[10][6]         ; 1                 ; 0       ;
;      - W[10][5]         ; 1                 ; 0       ;
;      - W[10][4]         ; 1                 ; 0       ;
;      - W[10][3]         ; 1                 ; 0       ;
;      - W[10][1]         ; 1                 ; 0       ;
;      - W[9][4]          ; 1                 ; 0       ;
;      - W[9][0]          ; 1                 ; 0       ;
;      - W[9][1]          ; 1                 ; 0       ;
;      - W[9][7]          ; 1                 ; 0       ;
;      - W[9][6]          ; 1                 ; 0       ;
;      - W[9][5]          ; 1                 ; 0       ;
;      - W[9][3]          ; 1                 ; 0       ;
;      - W[9][2]          ; 1                 ; 0       ;
;      - W[8][0]          ; 1                 ; 0       ;
;      - W[8][1]          ; 1                 ; 0       ;
;      - W[8][2]          ; 1                 ; 0       ;
;      - W[8][3]          ; 1                 ; 0       ;
;      - W[8][4]          ; 1                 ; 0       ;
;      - W[8][5]          ; 1                 ; 0       ;
;      - W[8][6]          ; 1                 ; 0       ;
;      - W[8][7]          ; 1                 ; 0       ;
;      - W[7][0]          ; 1                 ; 0       ;
;      - W[7][1]          ; 1                 ; 0       ;
;      - W[7][2]          ; 1                 ; 0       ;
;      - W[7][3]          ; 1                 ; 0       ;
;      - W[7][4]          ; 1                 ; 0       ;
;      - W[7][5]          ; 1                 ; 0       ;
;      - W[7][6]          ; 1                 ; 0       ;
;      - W[7][7]          ; 1                 ; 0       ;
;      - W[6][0]          ; 1                 ; 0       ;
;      - W[6][1]          ; 1                 ; 0       ;
;      - W[6][2]          ; 1                 ; 0       ;
;      - W[6][3]          ; 1                 ; 0       ;
;      - W[6][4]          ; 1                 ; 0       ;
;      - W[6][5]          ; 1                 ; 0       ;
;      - W[6][6]          ; 1                 ; 0       ;
;      - W[6][7]          ; 1                 ; 0       ;
;      - W[5][0]          ; 1                 ; 0       ;
;      - W[5][1]          ; 1                 ; 0       ;
;      - W[5][2]          ; 1                 ; 0       ;
;      - W[5][3]          ; 1                 ; 0       ;
;      - W[5][4]          ; 1                 ; 0       ;
;      - W[5][5]          ; 1                 ; 0       ;
;      - W[5][6]          ; 1                 ; 0       ;
;      - W[5][7]          ; 1                 ; 0       ;
;      - W[4][2]          ; 1                 ; 0       ;
;      - W[4][0]          ; 1                 ; 0       ;
;      - W[4][1]          ; 1                 ; 0       ;
;      - W[4][3]          ; 1                 ; 0       ;
;      - W[4][4]          ; 1                 ; 0       ;
;      - W[4][5]          ; 1                 ; 0       ;
;      - W[4][6]          ; 1                 ; 0       ;
;      - W[4][7]          ; 1                 ; 0       ;
;      - W[3][0]          ; 1                 ; 0       ;
;      - W[3][1]          ; 1                 ; 0       ;
;      - W[3][2]          ; 1                 ; 0       ;
;      - W[3][3]          ; 1                 ; 0       ;
;      - W[3][4]          ; 1                 ; 0       ;
;      - W[3][5]          ; 1                 ; 0       ;
;      - W[3][6]          ; 1                 ; 0       ;
;      - W[3][7]          ; 1                 ; 0       ;
;      - W[2][0]          ; 1                 ; 0       ;
;      - W[2][1]          ; 1                 ; 0       ;
;      - W[2][2]          ; 1                 ; 0       ;
;      - W[2][3]          ; 1                 ; 0       ;
;      - W[2][4]          ; 1                 ; 0       ;
;      - W[2][5]          ; 1                 ; 0       ;
;      - W[2][6]          ; 1                 ; 0       ;
;      - W[2][7]          ; 1                 ; 0       ;
;      - W[1][0]          ; 1                 ; 0       ;
;      - W[1][1]          ; 1                 ; 0       ;
;      - W[1][2]          ; 1                 ; 0       ;
;      - W[1][3]          ; 1                 ; 0       ;
;      - W[1][4]          ; 1                 ; 0       ;
;      - W[1][5]          ; 1                 ; 0       ;
;      - W[1][6]          ; 1                 ; 0       ;
;      - W[1][7]          ; 1                 ; 0       ;
;      - W[0][6]          ; 1                 ; 0       ;
;      - W[0][0]          ; 1                 ; 0       ;
;      - W[0][1]          ; 1                 ; 0       ;
;      - W[0][2]          ; 1                 ; 0       ;
;      - W[0][3]          ; 1                 ; 0       ;
;      - W[0][4]          ; 1                 ; 0       ;
;      - W[0][5]          ; 1                 ; 0       ;
;      - W[0][7]          ; 1                 ; 0       ;
;      - ctr[8]           ; 1                 ; 0       ;
;      - ctr[7]           ; 1                 ; 0       ;
;      - ctr[6]           ; 1                 ; 0       ;
;      - ctr[5]           ; 1                 ; 0       ;
;      - ctr[4]           ; 1                 ; 0       ;
;      - ctr[3]           ; 1                 ; 0       ;
;      - ctr[2]           ; 1                 ; 0       ;
;      - ctr[0]           ; 1                 ; 0       ;
;      - ctr[1]           ; 1                 ; 0       ;
;      - writeData        ; 1                 ; 0       ;
;      - writeAddr        ; 1                 ; 0       ;
;      - writePhase~reg0  ; 1                 ; 0       ;
;      - readPhase~reg0   ; 1                 ; 0       ;
;      - finish~reg0      ; 1                 ; 0       ;
;      - digest[7][0]     ; 1                 ; 0       ;
;      - digest[7][3]     ; 1                 ; 0       ;
;      - digest[7][4]     ; 1                 ; 0       ;
;      - digest[6][0]     ; 1                 ; 0       ;
;      - digest[6][1]     ; 1                 ; 0       ;
;      - digest[6][3]     ; 1                 ; 0       ;
;      - digest[6][5]     ; 1                 ; 0       ;
;      - digest[6][7]     ; 1                 ; 0       ;
;      - digest[5][2]     ; 1                 ; 0       ;
;      - digest[5][3]     ; 1                 ; 0       ;
;      - digest[5][7]     ; 1                 ; 0       ;
;      - digest[4][0]     ; 1                 ; 0       ;
;      - digest[4][1]     ; 1                 ; 0       ;
;      - digest[4][2]     ; 1                 ; 0       ;
;      - digest[4][3]     ; 1                 ; 0       ;
;      - digest[4][4]     ; 1                 ; 0       ;
;      - digest[4][5]     ; 1                 ; 0       ;
;      - digest[4][6]     ; 1                 ; 0       ;
;      - digest[3][1]     ; 1                 ; 0       ;
;      - digest[3][3]     ; 1                 ; 0       ;
;      - digest[3][4]     ; 1                 ; 0       ;
;      - digest[3][5]     ; 1                 ; 0       ;
;      - digest[2][1]     ; 1                 ; 0       ;
;      - digest[2][4]     ; 1                 ; 0       ;
;      - digest[2][5]     ; 1                 ; 0       ;
;      - digest[2][6]     ; 1                 ; 0       ;
;      - digest[1][0]     ; 1                 ; 0       ;
;      - digest[1][2]     ; 1                 ; 0       ;
;      - digest[1][7]     ; 1                 ; 0       ;
;      - digest[0][0]     ; 1                 ; 0       ;
;      - digest[0][1]     ; 1                 ; 0       ;
;      - digest[0][2]     ; 1                 ; 0       ;
;      - digest[0][5]     ; 1                 ; 0       ;
;      - digest[0][6]     ; 1                 ; 0       ;
;      - tdigest[7][0]    ; 1                 ; 0       ;
;      - tdigest[7][3]    ; 1                 ; 0       ;
;      - tdigest[7][4]    ; 1                 ; 0       ;
;      - tdigest[6][0]    ; 1                 ; 0       ;
;      - tdigest[6][1]    ; 1                 ; 0       ;
;      - tdigest[6][3]    ; 1                 ; 0       ;
;      - tdigest[6][5]    ; 1                 ; 0       ;
;      - tdigest[6][7]    ; 1                 ; 0       ;
;      - tdigest[5][2]    ; 1                 ; 0       ;
;      - tdigest[5][3]    ; 1                 ; 0       ;
;      - tdigest[5][7]    ; 1                 ; 0       ;
;      - tdigest[4][0]    ; 1                 ; 0       ;
;      - tdigest[4][1]    ; 1                 ; 0       ;
;      - tdigest[4][2]    ; 1                 ; 0       ;
;      - tdigest[4][3]    ; 1                 ; 0       ;
;      - tdigest[4][4]    ; 1                 ; 0       ;
;      - tdigest[4][5]    ; 1                 ; 0       ;
;      - tdigest[4][6]    ; 1                 ; 0       ;
;      - tdigest[3][1]    ; 1                 ; 0       ;
;      - tdigest[3][3]    ; 1                 ; 0       ;
;      - tdigest[3][4]    ; 1                 ; 0       ;
;      - tdigest[3][5]    ; 1                 ; 0       ;
;      - tdigest[2][1]    ; 1                 ; 0       ;
;      - tdigest[2][4]    ; 1                 ; 0       ;
;      - tdigest[2][5]    ; 1                 ; 0       ;
;      - tdigest[2][6]    ; 1                 ; 0       ;
;      - tdigest[1][0]    ; 1                 ; 0       ;
;      - tdigest[1][2]    ; 1                 ; 0       ;
;      - tdigest[1][7]    ; 1                 ; 0       ;
;      - tdigest[0][0]    ; 1                 ; 0       ;
;      - tdigest[0][1]    ; 1                 ; 0       ;
;      - tdigest[0][2]    ; 1                 ; 0       ;
;      - tdigest[0][5]    ; 1                 ; 0       ;
;      - tdigest[0][6]    ; 1                 ; 0       ;
;      - ctr[8]~0         ; 1                 ; 0       ;
;      - t[0]~1           ; 1                 ; 0       ;
;      - t[0]~4           ; 1                 ; 0       ;
;      - addrOut[0]~2     ; 1                 ; 0       ;
;      - dataOut[7]~0     ; 1                 ; 0       ;
;      - tm[5]~0          ; 1                 ; 0       ;
;      - tm[5]~1          ; 1                 ; 0       ;
;      - digest[5][11]~0  ; 1                 ; 0       ;
;      - tdigest[1][26]~1 ; 1                 ; 0       ;
;      - W[0][28]~2       ; 1                 ; 0       ;
;      - W[32][17]~3      ; 1                 ; 0       ;
;      - W[2][17]~4       ; 1                 ; 0       ;
;      - W[34][12]~5      ; 1                 ; 0       ;
;      - W[4][2]~6        ; 1                 ; 0       ;
;      - W[36][17]~7      ; 1                 ; 0       ;
;      - W[6][17]~8       ; 1                 ; 0       ;
;      - W[38][16]~9      ; 1                 ; 0       ;
;      - W[8][18]~10      ; 1                 ; 0       ;
;      - W[40][17]~11     ; 1                 ; 0       ;
;      - W[10][2]~12      ; 1                 ; 0       ;
;      - W[42][17]~13     ; 1                 ; 0       ;
;      - W[12][19]~14     ; 1                 ; 0       ;
;      - W[44][14]~15     ; 1                 ; 0       ;
;      - W[14][17]~16     ; 1                 ; 0       ;
;      - W[46][17]~17     ; 1                 ; 0       ;
;      - W[16][17]~18     ; 1                 ; 0       ;
;      - W[48][16]~19     ; 1                 ; 0       ;
;      - W[18][16]~20     ; 1                 ; 0       ;
;      - W[50][17]~21     ; 1                 ; 0       ;
;      - W[20][17]~22     ; 1                 ; 0       ;
;      - W[52][16]~23     ; 1                 ; 0       ;
;      - W[22][26]~24     ; 1                 ; 0       ;
;      - W[54][17]~25     ; 1                 ; 0       ;
;      - W[24][17]~26     ; 1                 ; 0       ;
;      - W[56][16]~27     ; 1                 ; 0       ;
;      - W[26][8]~28      ; 1                 ; 0       ;
;      - W[58][1]~29      ; 1                 ; 0       ;
;      - W[28][31]~30     ; 1                 ; 0       ;
;      - W[60][8]~31      ; 1                 ; 0       ;
;      - W[30][17]~32     ; 1                 ; 0       ;
;      - W[62][8]~33      ; 1                 ; 0       ;
;      - W[1][16]~34      ; 1                 ; 0       ;
;      - W[33][17]~35     ; 1                 ; 0       ;
;      - W[3][16]~36      ; 1                 ; 0       ;
;      - W[35][16]~37     ; 1                 ; 0       ;
;      - W[5][16]~38      ; 1                 ; 0       ;
;      - W[37][17]~39     ; 1                 ; 0       ;
;      - W[7][17]~40      ; 1                 ; 0       ;
;      - W[39][16]~41     ; 1                 ; 0       ;
;      - W[9][4]~42       ; 1                 ; 0       ;
;      - W[41][17]~43     ; 1                 ; 0       ;
;      - W[11][26]~44     ; 1                 ; 0       ;
;      - W[43][11]~45     ; 1                 ; 0       ;
;      - W[13][23]~46     ; 1                 ; 0       ;
;      - W[45][16]~47     ; 1                 ; 0       ;
;      - W[15][16]~48     ; 1                 ; 0       ;
;      - W[47][16]~49     ; 1                 ; 0       ;
;      - W[17][17]~50     ; 1                 ; 0       ;
;      - W[49][17]~51     ; 1                 ; 0       ;
;      - W[21][16]~52     ; 1                 ; 0       ;
;      - W[53][16]~53     ; 1                 ; 0       ;
;      - W[19][16]~54     ; 1                 ; 0       ;
;      - W[51][16]~55     ; 1                 ; 0       ;
;      - W[23][16]~56     ; 1                 ; 0       ;
;      - W[55][16]~57     ; 1                 ; 0       ;
;      - W[25][16]~58     ; 1                 ; 0       ;
;      - W[57][16]~59     ; 1                 ; 0       ;
;      - W[29][16]~60     ; 1                 ; 0       ;
;      - W[61][12]~61     ; 1                 ; 0       ;
;      - W[27][18]~62     ; 1                 ; 0       ;
;      - W[59][27]~63     ; 1                 ; 0       ;
;      - W[31][16]~64     ; 1                 ; 0       ;
;      - W[63][14]~65     ; 1                 ; 0       ;
; addrToDigest[0]         ;                   ;         ;
;      - Add23~1          ; 0                 ; 0       ;
; addrToBlock[0]          ;                   ;         ;
;      - Add1~1           ; 1                 ; 0       ;
; addrToDigest[1]         ;                   ;         ;
;      - Add23~5          ; 1                 ; 0       ;
; addrToBlock[1]          ;                   ;         ;
;      - Add1~5           ; 0                 ; 0       ;
; addrToDigest[2]         ;                   ;         ;
;      - Add23~9          ; 1                 ; 0       ;
; addrToBlock[2]          ;                   ;         ;
;      - Add1~9           ; 1                 ; 0       ;
; addrToDigest[3]         ;                   ;         ;
;      - Add23~13         ; 0                 ; 0       ;
; addrToBlock[3]          ;                   ;         ;
;      - Add1~13          ; 1                 ; 0       ;
; addrToDigest[4]         ;                   ;         ;
;      - Add23~17         ; 1                 ; 0       ;
; addrToBlock[4]          ;                   ;         ;
;      - Add1~17          ; 1                 ; 0       ;
; addrToDigest[5]         ;                   ;         ;
;      - Add23~21         ; 0                 ; 0       ;
; addrToBlock[5]          ;                   ;         ;
;      - Add1~21          ; 1                 ; 0       ;
; addrToDigest[6]         ;                   ;         ;
;      - Add23~25         ; 1                 ; 0       ;
; addrToBlock[6]          ;                   ;         ;
;      - Add1~25          ; 1                 ; 0       ;
; addrToDigest[7]         ;                   ;         ;
;      - Add23~29         ; 0                 ; 0       ;
; addrToBlock[7]          ;                   ;         ;
;      - Add1~29          ; 0                 ; 0       ;
+-------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                            ;
+------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name             ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; LessThan2~0      ; LABCELL_X75_Y9_N33   ; 518     ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; W[0][28]~2       ; LABCELL_X79_Y11_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[10][2]~12      ; LABCELL_X70_Y8_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[11][26]~44     ; LABCELL_X81_Y8_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[12][19]~14     ; LABCELL_X79_Y7_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[13][23]~46     ; LABCELL_X75_Y5_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[14][17]~16     ; MLABCELL_X82_Y7_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[15][16]~48     ; MLABCELL_X78_Y4_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[16][17]~18     ; MLABCELL_X72_Y9_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[17][17]~50     ; LABCELL_X73_Y4_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[18][16]~20     ; LABCELL_X73_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[19][16]~54     ; LABCELL_X73_Y4_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[1][16]~34      ; MLABCELL_X82_Y10_N27 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[20][17]~22     ; LABCELL_X73_Y9_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[21][16]~52     ; LABCELL_X75_Y5_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[22][26]~24     ; LABCELL_X77_Y6_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[23][16]~56     ; MLABCELL_X78_Y4_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[24][17]~26     ; LABCELL_X75_Y10_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[25][16]~58     ; MLABCELL_X82_Y9_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[26][8]~28      ; LABCELL_X75_Y10_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[27][18]~62     ; LABCELL_X77_Y5_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[28][31]~30     ; LABCELL_X74_Y4_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[29][16]~60     ; LABCELL_X75_Y7_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[2][17]~4       ; LABCELL_X80_Y7_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[30][17]~32     ; LABCELL_X73_Y9_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[31][16]~64     ; LABCELL_X75_Y7_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[32][17]~3      ; LABCELL_X83_Y10_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[33][17]~35     ; MLABCELL_X84_Y8_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[34][12]~5      ; LABCELL_X70_Y8_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[35][16]~37     ; LABCELL_X73_Y9_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[36][17]~7      ; LABCELL_X80_Y10_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[37][17]~39     ; MLABCELL_X84_Y9_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[38][16]~9      ; LABCELL_X73_Y9_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[39][16]~41     ; MLABCELL_X84_Y9_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[3][16]~36      ; MLABCELL_X84_Y9_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[40][17]~11     ; LABCELL_X70_Y8_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[41][17]~43     ; LABCELL_X83_Y5_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[42][17]~13     ; LABCELL_X73_Y9_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[43][11]~45     ; MLABCELL_X84_Y5_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[44][14]~15     ; LABCELL_X77_Y5_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[45][16]~47     ; LABCELL_X83_Y5_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[46][17]~17     ; LABCELL_X83_Y6_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[47][16]~49     ; LABCELL_X77_Y5_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[48][16]~19     ; MLABCELL_X78_Y11_N45 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[49][17]~51     ; LABCELL_X83_Y6_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[4][2]~6        ; LABCELL_X80_Y7_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[50][17]~21     ; LABCELL_X73_Y9_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[51][16]~55     ; LABCELL_X79_Y9_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[52][16]~23     ; LABCELL_X75_Y9_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[53][16]~53     ; LABCELL_X83_Y5_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[54][17]~25     ; MLABCELL_X72_Y9_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[55][16]~57     ; MLABCELL_X72_Y8_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[56][16]~27     ; MLABCELL_X84_Y6_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[57][16]~59     ; MLABCELL_X84_Y8_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[58][1]~29      ; MLABCELL_X82_Y7_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[59][27]~63     ; LABCELL_X70_Y5_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[5][16]~38      ; LABCELL_X73_Y9_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[60][8]~31      ; MLABCELL_X84_Y6_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[61][12]~61     ; LABCELL_X73_Y9_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[62][8]~33      ; LABCELL_X73_Y9_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[63][14]~65     ; MLABCELL_X72_Y8_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[6][17]~8       ; LABCELL_X81_Y8_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[7][17]~40      ; LABCELL_X79_Y7_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[8][18]~10      ; MLABCELL_X72_Y9_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; W[9][4]~42       ; MLABCELL_X84_Y5_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; addrOut[0]~2     ; LABCELL_X85_Y8_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; addrOut[5]~0     ; LABCELL_X85_Y8_N45   ; 9       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; clk              ; PIN_M16              ; 697     ; Clock                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; ctr[8]~0         ; LABCELL_X85_Y9_N3    ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dataOut[7]~0     ; LABCELL_X85_Y8_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; digest[5][11]~0  ; LABCELL_X85_Y6_N54   ; 64      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rst              ; PIN_Y21              ; 736     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; t[0]~1           ; MLABCELL_X87_Y7_N18  ; 9       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; t[0]~4           ; LABCELL_X83_Y10_N42  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tdigest[1][26]~1 ; MLABCELL_X87_Y8_N3   ; 73      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; tm[5]~0          ; MLABCELL_X82_Y10_N18 ; 9       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; tm[5]~1          ; LABCELL_X83_Y10_N36  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; writeAddr        ; FF_X87_Y8_N14        ; 9       ; Output enable           ; no     ; --                   ; --               ; --                        ;
; writeData        ; FF_X87_Y8_N20        ; 9       ; Output enable           ; no     ; --                   ; --               ; --                        ;
+------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 697     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; rst~input   ; 736               ;
; LessThan2~0 ; 518               ;
+-------------+-------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 3,643 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 35 / 16,664 ( < 1 % )     ;
; C2 interconnects             ; 1,163 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 520 / 72,600 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 169 / 374,484 ( < 1 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 443 / 112,960 ( < 1 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 94 / 15,868 ( < 1 % )     ;
; R14/C12 interconnect drivers ; 104 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 1,395 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 1,957 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 1 / 480 ( < 1 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 38        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 38        ; 38        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 38           ; 38           ; 38           ; 38           ; 38           ; 0         ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ; 19           ; 38           ; 38           ; 38           ; 38           ; 38           ; 19           ; 38           ; 38           ; 38           ; 38           ; 19           ; 38           ; 0         ; 0         ; 38           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; readPhase          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; writePhase         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; finish             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addr[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addr[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addr[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addr[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addr[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addr[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addr[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addr[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToDigest[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToBlock[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToDigest[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToBlock[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToDigest[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToBlock[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToDigest[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToBlock[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToDigest[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToBlock[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToDigest[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToBlock[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToDigest[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToBlock[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToDigest[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; addrToBlock[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 14.5              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; ctr[2]          ; finish~reg0          ; 0.508             ;
; ctr[8]          ; finish~reg0          ; 0.490             ;
; ctr[7]          ; finish~reg0          ; 0.490             ;
; ctr[6]          ; finish~reg0          ; 0.490             ;
; ctr[5]          ; finish~reg0          ; 0.490             ;
; ctr[4]          ; finish~reg0          ; 0.490             ;
; ctr[1]          ; finish~reg0          ; 0.490             ;
; ctr[3]          ; finish~reg0          ; 0.490             ;
; tdigest[0][2]   ; digest[0][7]         ; 0.482             ;
; tdigest[2][6]   ; digest[2][7]         ; 0.482             ;
; tdigest[2][4]   ; digest[2][7]         ; 0.482             ;
; tdigest[6][7]   ; digest[6][7]         ; 0.481             ;
; tdigest[1][6]   ; digest[1][7]         ; 0.481             ;
; tdigest[6][5]   ; digest[6][7]         ; 0.481             ;
; tdigest[6][3]   ; digest[6][7]         ; 0.481             ;
; tdigest[0][0]   ; digest[0][7]         ; 0.481             ;
; tdigest[0][6]   ; digest[0][7]         ; 0.480             ;
; tdigest[6][1]   ; digest[6][7]         ; 0.480             ;
; tdigest[6][0]   ; digest[6][7]         ; 0.480             ;
; tdigest[5][6]   ; digest[5][7]         ; 0.478             ;
; tdigest[2][1]   ; digest[2][7]         ; 0.476             ;
; tdigest[2][5]   ; digest[2][7]         ; 0.475             ;
; tdigest[7][1]   ; digest[7][7]         ; 0.473             ;
; tdigest[0][5]   ; digest[0][7]         ; 0.472             ;
; tdigest[0][1]   ; digest[0][7]         ; 0.471             ;
; tdigest[5][1]   ; digest[5][7]         ; 0.469             ;
; tdigest[5][4]   ; digest[5][7]         ; 0.467             ;
; tdigest[7][2]   ; digest[7][7]         ; 0.467             ;
; tdigest[7][5]   ; digest[7][7]         ; 0.465             ;
; tdigest[7][6]   ; digest[7][7]         ; 0.463             ;
; digest[0][2]    ; dataOut[2]           ; 0.430             ;
; digest[1][2]    ; dataOut[2]           ; 0.430             ;
; digest[2][2]    ; dataOut[2]           ; 0.430             ;
; digest[3][2]    ; dataOut[2]           ; 0.430             ;
; t[1]            ; dataOut[2]           ; 0.430             ;
; t[0]            ; dataOut[2]           ; 0.430             ;
; T2[0]           ; tdigest[0][7]        ; 0.320             ;
; tdigest[7][7]   ; digest[7][7]         ; 0.313             ;
; tdigest[2][0]   ; T2[0]                ; 0.243             ;
; tdigest[1][0]   ; T2[0]                ; 0.174             ;
; tdigest[3][0]   ; tdigest[4][7]        ; 0.149             ;
; tdigest[3][5]   ; tdigest[4][7]        ; 0.133             ;
; tdigest[3][3]   ; tdigest[4][7]        ; 0.132             ;
; tdigest[3][1]   ; tdigest[4][7]        ; 0.132             ;
; tdigest[3][4]   ; tdigest[4][7]        ; 0.130             ;
; writeAddr       ; writeAddr            ; 0.095             ;
; tdigest[5][7]   ; tdigest[6][7]        ; 0.092             ;
; tdigest[2][2]   ; tdigest[3][2]        ; 0.082             ;
; tdigest[5][3]   ; tdigest[6][3]        ; 0.081             ;
; tdigest[2][7]   ; tdigest[3][7]        ; 0.080             ;
; digest[0][7]    ; dataOut[7]           ; 0.020             ;
; digest[1][7]    ; dataOut[7]           ; 0.020             ;
; digest[2][7]    ; dataOut[7]           ; 0.020             ;
; digest[3][7]    ; dataOut[7]           ; 0.020             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 54 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CGXFC7C7F23C8 for design "top"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 38 pins of 38 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 697 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PROJ1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:28
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:24
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X67_Y0 to location X77_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:27
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.77 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:31
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 2020 megabytes
    Info: Processing ended: Mon Dec 14 09:32:26 2015
    Info: Elapsed time: 00:03:35
    Info: Total CPU time (on all processors): 00:04:27


