<!--Copyright 适用于[License](https://github.com/chenzomi12/AISystem)版权许可-->

# CPU 指令集架构

我们知道，计算机指令是指挥机器工作的指示和命令，程序就是一系列指令按照顺序排列的集合，执行程序的过程就是计算机的工作过程。从微观上看，我们输入指令的时候，计算机会将指令转换成二进制码存储在存储单元里面，然后在即将执行的时候拿出来。那么计算机是怎么知道我们输入的是什么指令，指令要怎么执行呢？

这就要提到 ISA 也就是指令集架构，本节内容主要围绕 CPU 的指令集架构 ISA 展开，学习 CISC 架构与 RISC 架构并并对比两种架构的优劣势，进而介绍相关的应用场景。

## ISA 指令集架构

通常用来区分 CPU 的标准是指令集架构（instruction set architecture，ISA），简称 ISA。下面将会通过例子介绍 ISA 如何运作，ISA 的作用以及 ISA 的分类和生命周期。

### 什么是 ISA

ISA 是处理器支持的所有指令的语义，包括指令本身及其操作数的语义，以及与外围设备的接口。就像任何语言都有有限的单词一样，处理器可以支持的基本指令/基本命令的数量也必须是有限的，这组指令通常称为指令集（instruction set），基本指令的一些示例是加法、减法、乘法、逻辑或和逻辑非。

开发人员基于指令集架构（ISA），使用不同的处理器硬件实现方案，来设计不同性能的处理器，因此 ISA 又被视作 CPU 的灵魂。

指令集架构是软件感知硬件的方式，我们可以将其视为硬件输出到外部世界的基本功能列表。Intel 和 AMD CPU 使用 x86 指令集，IBM 处理器使用 PowerPC R 指令集，HP 处理器使用 PA-RISC 指令集，ARM 处理器使用 ARMR 指令集（或其变体，如 Thumb-1 和 Thumb-2）。

因此，不可能在基于 ARM 的系统上运行为 Intel 系统编译的二进制文件，因为指令集不兼容，但在大多数情况下，可以重用 C/C++程序。要在特定架构上运行 C/C++程序，我们需要为该特定架构购买一个编译器，然后适当地编译 C/C++程序。

我们从更宏观的视角来看看指令集架构，可以将指令集架构理解为一个抽象层，它是处理器底层硬件与运行在硬件上的软件之间桥梁和接口，如下层所示上面是软件部分，下面是硬件部分。

![ISA](images/cpu/ISA01.png)

这也就可以解释计算机是怎么知道我们输入的是什么指令，指令要怎么执行呢？

计算机可以通过指令集，判断这一段二进制码是什么意思，然后通过 CPU 转换成控制硬件执行的信号，从而完成整个操作，这样一来，指令集其实就是硬件和软件之间的接口（interface），我们不再需要直接和硬件进行交互，而是和具有更高的抽象程度的 ISA 进行交互，集中注意在指令的编写逻辑，提高工作效率。

对于CPU设计工程师来说，只需要设计一些基本的加法电路、减法电路、各种与门、或门、非门，就可以支持这些基本的加减乘除、与或非等逻辑运算。

CPU在硬件电路上支持的这些指令的集合就是指令集。指令集是一个标准，定义了指令的种类、格式，需要的配套的寄存器等。CPU在设计之前，就需要先设计一套指令集，或者说使用现成的指令集(如ARM、X86指令集)，在硬件电路上实现这些指令。

CPU设计好后，还需要配套的编译器，编译器也需要参考这个指令集标准，将我们编写的C程序、C++程序编译成CPU硬件电路支持的加减乘除、与或非等指令，我们的程序才能在CPU上运行。

指令集是一个标准，这个标准并不是一成不变的，会随着需求不断添加新的指令。比如随着多媒体技术的发展，需要对各种音频、视频等大量的数据做计算。一个简单的数组加法a[100]+b[100]，就需要做100次运算，自从指令集添加了SIMD指令，一次运算就可以搞定了。

指令集添加了新的指令，CPU工程师在设计CPU上，也要在硬件电路上增加对应的电路模块来支持新增加的指令，配套的编译器也会随着升级，将a[100]+b[100]翻译成对应的SIMD运算，来提升效率。当然，编译器不升级也可以，还是将数组的每个元素分别运算，计算100次，CPU也能运行，但是效率就慢了100倍。但是，如果一个CPU不支持SIMD指令，也就是说这个CPU电路没有可以运行SIMD指令的电路模块，此时如果你使用新的编译器编译生成的SIMD指令是不能在老的CPU上运行的。

### Add 指令例子解析

接下来我们把 ISA 其中的一个指令拿出来详细看看指令的组成，如下图所示是一个 MIPS 指令，这是一种采取精简指令集（RISC）的处理器架构。

> 精简指令集（RISC）的处理器架构：1981 年出现，由 MIPS 科技公司开发并授权，广泛被使用在许多电子产品、网络设备、个人娱乐设备与商业设备上。最早的 MIPS 架构是 32 位，最新的版本已经变成 64 位。

MIPS32的指令字长是32位的定长格式，也就是由32个0或者1组成。采用的是寄存器与立即数方式相结合的寻址方式，在指令中给出寄存器编号或者立即数。

整个MIPS32指令集由三类指令构成：R型（寄存器型）指令、I型（立即数）型指令和J型（转移型）指令。

（1）R类型：具体操作由op、func结合指定，rs和rt是源寄存器的编号，rd是目的寄存器的编号，比如：假设目的寄存器是$3，那么对应的rd就是00011（此处是二进制）。MIPS32架构中有32个通用寄存器，使用5位编码就可以全部表示，所以rs、rt、rd的宽度都是5位。sa只有在移位指令中使用，用来指定移位位数。

（2）I类型：具体操作由op指定，指令的低16位是立即数，运算时要将其扩展至32位，然后作为其中一个源操作数参与运算。

（3）J类型：具体操作由op指定，一般是跳转指令，低26位是字地址，用于产生跳转的目标地址。

例子中的 Add 指令就是I类型指令共分为两个部分，首先左边的第一个部分就是运算符，需要告诉我们它的 Op Code 是多少，对应了不同的运算符也就是不同的操作，图中是以“加法”为例。之后右边三个部分对应着的是我们的操作对象，其中一共有三个参数分别是：目的操作数 Addr1、原操作数 Addr2 以及立即数 imediate Value。

指令的含义也就是将立即数与原操作数相加存储到目的操作数之中。

  ![ISA](images/cpu/ISA03.png)



### ISA 基本分类

一般来说，指令都是从数据池里面取出数据，然后对数据处理，最后再将数据放回，这三部曲是指令的基本内容。寻址方式提供了从数据池读取或写入数据的地址，算是解决了这三部曲的关键问题。 在计算机体系结构中，CPU的运算指令、控制指令和数据移动指令是构成指令集的基本元素。
1. 运算指令：在 ALU 中执行的计算操作

2. 数据移动指令：读写存储操作（包括寄存器读写）

3. 控制指令：更改指令执行顺序，进行程序跳转，实现 if/else，循环等

CPU的运算指令、控制指令和数据移动指令通常在底层编程语言和汇编语言中直接使用。这些指令是计算机硬件能够直接理解和执行的指令，因此在更高级的编程语言中，它们通常被隐藏或封装在更高层次的抽象中。

对于汇编语言是一种非常底层的编程语言，它允许程序员直接使用CPU的指令集。在汇编语言中，你可以直接编写像MOV, ADD, JMP这样的指令来控制CPU的行为。每一个汇编指令通常都对应一个或多个机器指令。

虽然C和C++是高级语言，但它们提供了足够低的抽象级别，使得程序员可以访问底层功能，包括直接操作内存和数据。在C/C++中，你可以使用指针来直接访问和操作内存中的数据。此外，通过内联汇编或特定的编译器扩展，你还可以在C/C++代码中嵌入汇编指令。

除了汇编和C/C++之外，还有一些其他低级语言，如Rust、Go等，它们也提供了对底层硬件的直接访问能力，尽管这种访问可能没有C/C++那么直接。

像Python、Java、JavaScript等高级语言通常隐藏了底层的细节，如CPU指令和数据移动。这些语言提供了更高级别的抽象，使得程序员可以更专注于解决问题，而不是管理内存或处理低级指令。在这些语言中，CPU指令和数据移动通常由运行时环境或虚拟机来管理。

总的来说，CPU的运算指令、控制指令和数据移动指令主要在汇编语言和低级编程语言中使用。在高级编程语言中，这些底层细节通常被抽象化，使得程序员可以更加专注于应用逻辑的实现。

对于不同厂家的CPU而言，都会有自己独特的运算指令来做一些特殊的操作，指令编写的好坏直接影响着CPU的计算性能。指令集的强弱也是芯片的重要指标，指令集是提高处理器效率的最有效工具之一。采用相同架构的处理器，性能基本上已经锁定在一定的范围之内，不会有本质的区别。

### ISA 生命周期

接下来我们简单介绍一下 ISA 的生命周期，生命周期所描述的是如何执行一条指令。主要分为如下所示的 6 个阶段，虽然不是所有指令都会循环所有阶段，但基本上大原则都不会变。

1. FETCH：在这个阶段，CPU的取指单元根据程序计数器（PC）的值，从内存中读取指令。程序计数器是一个寄存器，它存储了下一条要执行的指令的地址。取到指令后，该指令被加载到指令寄存器中，以便后续阶段使用。取指完成后，PC通常会更新为下一条指令的地址，除非遇到跳转或分支指令。
2. DECODE：译码阶段是理解指令含义的关键步骤。控制单元会检查指令寄存器中的指令，并确定其操作码（Opcode）和操作数（Operands）。操作码决定了要执行的操作类型，如加法、减法、分支等。操作数则指定了操作的对象，可以是寄存器、内存地址或立即数。译码后，控制单元会生成一系列的控制信号，这些信号将驱动后续阶段的操作。
3. EVALUATE ADDRESS：对于访问内存的指令，如加载（Load）和存储（Store），在取数之前需要计算出内存地址。这通常涉及到基址寄存器和偏移量的组合，或者是一个间接寻址操作。计算出的地址用于访问内存，获取或存储数据。
4. FETCH OPERANDS：在取数阶段，CPU从指定的源（寄存器、内存或立即数）获取操作数。如果操作数在寄存器中，那么直接从寄存器文件中读取；如果操作数在内存中，则需要通过内存总线进行访问。取数阶段可能会涉及多个操作数，如双操作数指令，两数相加等情况。
5. EXECUTE：执行阶段是指令周期的核心，所有的计算和逻辑操作都在此阶段完成。ALU根据控制信号执行译码阶段确定的操作，如算术运算、逻辑运算或比较操作。执行阶段还可能涉及其他功能单元，如浮点单元（FPU）。
6. STORE RESULT：执行完成后，结果需要被存储起来。如果操作涉及寄存器，结果将写回相应的寄存器。如果是存储指令，结果将通过内存总线写入内存。对于分支指令，执行阶段的结果可能会影响程序计数器的值，从而改变程序的执行流程。

这个周期是顺序执行指令的模型，但在现代处理器中，为了提高性能，会采用流水线技术、乱序执行、分支预测等技术来优化指令的执行。这些技术允许处理器在不违反数据依赖性的情况下，同时执行多条指令的不同阶段，感兴趣的读者可以自行查阅相关知识。

## CISC vs RISC 

目前看来，按照指令系统复杂程度的不同，CPU 的 ISA 可分为 CISC 和 RISC 两大阵营。CISC 是指复杂指令系统计算机（Complex Instruction Set Computer）；RISC 是指精简指令系统计算机（Reduced Instruction Set Computer），如下图所示也是很好区分 RISC 和 CISC。

 ![ISA](images/cpu/ISA02.png)

CISC和RISC 并不是具体的指令集，而是两种不同的指令体系，相当于指令集中的门派，是指令的设计思想。

CISC系列指令集的出现远早于RISC，那时候设计指令集就是摸着石头过河，考虑比较局限，当时的程序员还都在使用汇编语言编写代码，总期望着一个指令可以多干一些事情，把工作转移给硬件电路，简化程序员的工作，但是这样做的结果就是指令越来越复杂，长短不一，参数繁多。

CPU硬件电路的制造工艺虽然不断进步但其电路的设计始终被CISC的指令集限制，最终成为CPU性难以能提升、尺寸难以缩小的瓶颈。此时诞生了RISC。其实最开始并没有CISC这个名字，只是后面出现了RISC为了作区分就将RISC之前的指令集统称CISC。

CISC中的指令集就是大杂烩，长短不一、使用频率不一、没有规则限定，而RISC相当于对CISC的一次重构，借鉴了 CISC 的经验，取其精华，弃其糟柏。在RISC中采用定长指令，大大提升译码效率；将复杂指令拆分成多个简单指令，减少了硬件电路的复杂性，给予CPU微架构设计更多的发挥空间（苹果的M系列芯片就是最典型的例子）；限制每个指令最多一个内存寻址操作数，推崇寄存器到寄存器的操作，保证每个指令都能在单个时钟周期内完成. RISC旨在提高每个指令的执行时间，以此来提升CPU工作流水线整体性能。

无论是CISC还是RISC都是采用操作码+操作数的设计思路，指令集中的操作数可以是寄存器、立即数、内存地址三种，也对应了CPU寻址的三大类：

寄存器寻址：寄存器寻址就是操作数是某一个寄存器，CPU执行指令时需要从寄存器中获取或写入”数据“。如：mov ax, bx，将bx寄存器中的值写入ax寄存器。

内存寻址：寄存器寻址就是操作数是一个内存地址，CPU执行指令时需要从内存中获取或写入”数据“。内存寻址又分为直接寻址、基址寻址、变址寻址、基址变址寻址。我们这里只用最容易理解直接寻址，就是将直接在操作数中给出的数字作为内存地址，告诉 CPU 取此地址中的”数据“作为操作数。如：mov ax, [0x3000]，将0x3000 地址中的”数据“写入ax寄存器。

立即数寻址：立即数寻址就是操作数是一个常数。只所以叫立即数就是凸显这个”数据“CPU拿来立即可以使用，在执行指令时无需去内存或寄存器中寻址。如：mov ax,  0x18，将数据 0x18写入ax寄存器。



### CISC 架构

除常用指令还包含许多不常用特殊指令。随着越来越多的特殊指令被添加到 CISC 架构中，常用程序运算指令仅占指令集 20%，80% 指令则很少用到，而这些很少用到的指令让 CPU 的设计变得极其复杂，大大增加了硬件设计的时间成本和面积开销。


### RISC 架构

只包含处理器常用指令，对于不常用操作，执行多条常用指令的方式来达到同样的效果。因而在 RISC 架构诞生后，移动端设备设计的 CPU 都倾向于选择使用 RISC 架构。

总结一下CISC和RISC架构的具体区别，其中最大的区别就是指令的数量，以及指令的长度。RICS本身就是精简指令指令数量相对于CISC也就少了很多。对于指令的长度，CISC是不固定长的，而RISC为了做的更加简单方便，并让指令有明确的约束规范，所以RISC的指令设置为固定长度。其余的区别如下图所示，感兴趣的读者可以自行了解。

 ![CISC与RISC区别对比](images/cpu/ISA02.png)

### ISA 历史种类

对于CPU的历史在上一节中有着详细介绍，接下来我们简要介绍一下ISA的发展历史。因为CPU本质是一块集中了不同功能电路的芯片，要使用这些功能电路，CPU需要调用对应的指令—也就是由0、1组成的二进制数。而用来规定指令格式的东西也就是指令集架构也有着不同的种类，不同的架构反映了设计者对同一功能的不同实现思路。CPU 于上世纪 60 年代问世，已发展几十年，有几十种不同的指令集架构相继诞生或消亡。

1940年代末至1950年代初，随着ENIAC、EDVAC和UNIVAC等第一代电子计算机的出现，CPU采用的是基于真空管的硬件设计，并使用二进制形式的机器指令。这些指令非常基础且功能有限，如加法、减法、移位和跳转等。由于当时计算机主要用于科学计算，所以指令集以执行数学运算为主，例如早期的FORTRAN语言就是为了解决科学计算问题而开发的。

随着冯·诺依曼体系结构的兴起，在1946年，约翰·冯·诺依曼提出的存储程序概念极大地推动了CPU指令集的发展。这一理念将程序和数据存储在同一块内存中，通过指令集控制CPU按照预设顺序读取和执行指令。这个时期出现了诸如IBM 701、704等早期计算机，它们的指令集开始具备了更丰富的算术逻辑单元（ALU）操作，如乘法、除法、比较等，并引入了分支指令用于控制流程。

到了1980年代，随着微处理器技术的进步，计算机应用领域逐渐扩展到了个人电脑和嵌入式设备，对CPU性能的要求越来越高。此时，出现了两种不同的CPU设计理念：精简指令集RISC和复杂指令集CISC。RISC架构强调简洁高效的指令集，减少指令种类以提高执行效率；而CISC架构则注重提供丰富多样的指令来简化编程。

RISC架构代表性的CPU有MIPS（Microprocessor without Interlocked Pipeline Stages）、ARM（Advanced RISC Machines），它们广泛应用于移动设备、网络路由器等领域。而CISC架构的代表如Intel x86系列，最初用于IBM PC上，后来成为个人计算机市场的主流架构。

随着x86架构的发展，英特尔和AMD不断推出新的CPU产品线，如386、486、Pentium、Core i系列等。为了适应更高的性能需求，x86架构引入了许多新特性，如超标量处理、流水线技术、超线程等，使得单个核心就能并行执行多个指令，从而提升处理速度。同时，x86指令集也变得更加庞大和复杂，包含了大量的多媒体指令和高级特性支持。

近年来，随着数据密集型计算的需求增加，x86-64逐渐向SIMD扩展，CPU厂商开始重视向单指令多数据（Single Instruction Multiple Data, SIMD）扩展。x86-64架构引入了MMX、SSE、AVX、AVX-512等SIMD指令集，让CPU能够一次处理多个同类型的数据，极大提高了图像处理、音频编码等领域的性能。

接下来我们对这些常见的指令集架构简要介绍：

1. x86架构：封闭架构，由英特尔和AMD牢牢掌握话语权，AMD给HG授权zen1架构；VIA（台湾威盛）曾获得x86架构Licence授权，后来被Z芯收购；20多年来没有第四家授权，其他芯片公司想用也用不了。

2. Arm架构：开放架构，虽然由Arm公司所有，但授权开放，需要花钱购买。目前，H为和F腾拥有ARM v8架构永久性授权；阿里平头哥、中兴等国内厂商购买了ARM v9 架构IP授权。

3. MIPS架构：开放架构，目前已开放了MIPS指令集的R6版本，以Wave Computing管理，但也难挽颓势，最后宣布终止开发，加入RISC-V基金会。LX前期基于MIPS架构授权研发，后衍生出LoongArch自主架构。

4. Alpha架构：开放架构，目前已经无实体主张该指令集的权利，但相关专利已被HP、Intel等瓜分。申W前期基于Alpha架构，后衍生出SW64自主架构。

5. RISC-V架构：开源架构，最特殊，不属于任何机构或国家，开源免费，想用就用，运营成本全靠基金会的兄弟们帮衬。由阿里平头哥主导，越来越多的创业公司加入RISC-V架构阵营。

对于国产芯片的指令集架构选择一直以来也备受关注，以芯片、服务器为代表的国产基础硬件类已进入“好用”阶段。目前，基于ARM指令集的鲲鹏、飞腾、麒麟，以及基于X86指令集的海光，以及自主LoongArch指令集的龙芯，这三大类芯片均拥有各自的生态，嵌入在各家国产服务器的产品中，应用于不同的场景。但是各个指令集架构的路线选择也要承担着相对应的风险：

1. x86路线：依赖海外企业授权（Intel），自主可控风险高。
2. ARM路线：Armv8永久授权，但目前无Armv9（性能提升30%+）永久授权，存在长期隐患。
3. LoongArch路线：23年下半年完成流片的龙芯3A6000部分性能指标有望追上Intel第12代Intel酷睿i7，意味着有1代或3年左右的性能差距，然而存在生态风险。

CPU指令集从最初的二进制机器指令发展到如今包含丰富特性和多样化的RISC和CISC架构，其间经历了存储程序概念的确立、微处理器时代的兴起、不同架构的设计理念分化、以及针对高性能计算和大数据处理所需的SIMD扩展等多个重要阶段。未来，随着量子计算、AI芯片等新型计算模式的出现，CPU指令集将继续朝着更加智能、高效的方向演进。

## CPU 应用场景

接下来我们就上述主流的指令集架构展开一下对应的应用场景

## 总结

CPU 具备图灵完备，可自运行的处理器。其主动从指令内存读取指令流，然后译码后执行；指令执行会涉及到数据的载入(Load)、计算和存储(Store)。而 ISA 是计算机体系结构与编程相关的部分，定义了：指令集、数据类型、寄存器、寻址模式、内存管理、I/O 模型等。总的来说，可以把 CPU 简单地分为控制平面和计算平面两部分，CPU 作为指令流驱动计算的处理引擎。

## 本节视频

<html>
<iframe src="https://player.bilibili.com/player.html?aid=396874348&bvid=BV1ro4y1W7xN&cid=1101969636&page=1&as_wide=1&high_quality=1&danmaku=0&t=30&autoplay=0" width="100%" height="500" scrolling="no" border="0" frameborder="no" framespacing="0" allowfullscreen="true"> </iframe>
</html>
