# üîÄ Module TOP - Contr√¥leur Principal

> **Module principal impl√©mentant l'acc√®s multiplex√© √† 4 unit√©s de traitement sp√©cialis√©es**

üá∫üá∏ [English version](top.md)

## Vue d'ensemble

Le module `tt_um_top` sert de point d'entr√©e principal et impl√©mente un syst√®me de multiplexage pour acc√©der aux diff√©rents sous-modules via un m√™me jeu d'entr√©es/sorties.

## Diagramme de Blocs

```mermaid
flowchart TB
    subgraph TOP ["tt_um_top"]
        subgraph ENTREES ["ENTR√âES"]
            UI["ui_in[7:0]"]
            UIO["uio_in[7:0]"]
            CLK["clk, rst_n"]
            ENA["ena"]
        end
        
        subgraph CONTROLE ["CONTR√îLE"]
            CTRL["CTRL[7:6]"]
        end
        
        subgraph TRAITEMENT ["TRAITEMENT"]
            DEMUX["D√âMULTIPLEXEUR<br/>4-VOIES"]
            
            subgraph MODULES ["4 MODULES"]
                BRENT["BRENT<br/>00"]
                HALF["1HALF<br/>01"] 
                VGA_MOD["VGA<br/>10"]
                CAM["CAM<br/>11"]
            end
            
            MUX["MULTIPLEXEUR<br/>4-VERS-1"]
        end
        
        subgraph SORTIES
            UO["uo_out[7:0]"]
            UIO_OUT["uio_out[7:0]"]
            UIO_OE["uio_oe[7:0]"]
        end
    end
    
    UI --> CTRL
    UI --> DEMUX
    UIO --> DEMUX
    CLK --> MODULES
    ENA --> MODULES
    
    CTRL --> DEMUX
    DEMUX --> BRENT
    DEMUX --> HALF
    DEMUX --> VGA_MOD
    DEMUX --> CAM
    
    BRENT --> MUX
    HALF --> MUX
    VGA_MOD --> MUX
    CAM --> MUX
    
    MUX --> UO
```

## Description des Broches

### Entr√©es
- **`ui_in[7:0]`** : Broches d'entr√©e d√©di√©es
  - `ui_in[7:6]` : Bits de contr√¥le (s√©lection du module)
  - `ui_in[5:0]` : Donn√©es d'entr√©e (rout√©es vers le module s√©lectionn√©)
- **`uio_in[7:0]`** : Broches bidirectionnelles (utilis√©es en entr√©e)
- **`clk`** : Horloge syst√®me (66MHz max)
- **`rst_n`** : Reset actif bas
- **`ena`** : Signal d'activation (toujours √† 1, peut √™tre ignor√©)

### Sorties
- **`uo_out[7:0]`** : Broches de sortie d√©di√©es (r√©sultat du module s√©lectionn√©)
- **`uio_out[7:0]`** : Broches bidirectionnelles en sortie (fix√©es √† 0)
- **`uio_oe[7:0]`** : Activation des sorties bidirectionnelles (fix√©es √† 0)

## Logique de Contr√¥le

### S√©lection des Modules

La logique de contr√¥le utilise un s√©lecteur 2-bit pour choisir entre 4 modules :

```verilog
wire [1:0] ctrl = ui_in[7:6];
```

| CTRL[1:0] | Module | Fonction |
|-----------|--------|----------|
| `2'b00` | CAM | M√©moire Associative |
| `2'b01` | VGA | G√©n√©rateur Vid√©o |
| `2'b10` | 1HALF | Latch Sigma-Delta 1.5-bit |
| `2'b11` | BRENT | Additionneur Brent-Kung |

### Routage des Donn√©es

Les donn√©es d'entr√©e sont distribu√©es aux modules via des d√©multiplexeurs :

```verilog
// D√©multiplexage des entr√©es
wire [5:0] i_demux_1 = ui_in[5:0];
wire [5:0] i_demux_2 = uio_in[5:0];

// D√©multiplexeurs 4-voies
demux #(.WAY(4), .WIRE(6)) input_one (i_demux_1, ctrl, demux_output_1);
demux #(.WAY(4), .WIRE(6)) input_two (i_demux_2, ctrl, demux_output_2);
```

S√©lection de sortie via multiplexeur :

```verilog
// Multiplexage des sorties
wire [31:0] i_mux = {output_cam, output_vga, o_oh, o_brent};
mux #(.WAY(4), .WIRE(8)) output_one (i_mux, ctrl, uo_out);
```

## Instanciations des Modules

### CAM (M√©moire Associative)
```verilog
cam cam_inst(
    .output_addr(output_addr),
    .found(found),
    .clk(clk),
    .ena(ena),
    .rst_n(rst_n),
    .write(cam_write),
    .addr(cam_addr),
    .data(cam_data)
);
```

### VGA (G√©n√©rateur Vid√©o)
```verilog
vga_example vga_inst(
    .uo_out(output_vga),
    .clk(clk),
    .rst_n(rst_n)
);
```

### 1HALF (Latch Sigma-Delta)
```verilog
onehalf_latch latch_inst[3:0](
    .clk(clk),
    .in_p(i_oh_p[3:0]),
    .in_n(i_oh_n[3:0]),
    .out_p(o_oh[7:6:2]),
    .out_n(o_oh[6:4:2])
);
```

### BRENT (Additionneur Brent-Kung)
```verilog
brent_kung_cin brent_inst(
    .output_S(o_brent),
    .input_A(i_brent_A),
    .input_B(i_brent_B),
    .Cin(i_brent_Cin)
);
```

## D√©tails d'Impl√©mentation

### Utilisation des Ressources
- **Portes Logiques** : ~200 cellules standard
- **M√©moire** : 16x8 bit RAM (module CAM)
- **Fr√©quence d'Horloge** : Jusqu'√† 66MHz
- **Consommation** : Optimis√©e pour faible consommation

### Architecture
- P√©riode d'horloge : 15ns (66MHz)
- Chemin critique : √Ä travers la logique du multiplexeur

## Utilisation

Pour utiliser un module sp√©cifique :
1. Configurer `ui_in[7:6]` selon le module d√©sir√©
2. Consulter la documentation du module pour les connexions de broches
3. Lire le r√©sultat sur `uo_out[7:0]`

## Emplacement du Fichier
- **Source** : `src/top.v:8-115`
- **D√©pendances** : `mux.v`, `cam.v`, `vga.v`, `1half_latch.v`, `brent-kung.v`

## Tests
- Testbench valide la commutation du multiplexeur
- Chaque module test√© individuellement et en combinaison