Fitter report for mips_core
Thu Jan 16 10:20:05 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jan 16 10:20:05 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; mips_core                                       ;
; Top-level Entity Name              ; mips_core                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C8T144C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,316 / 8,256 ( 52 % )                          ;
;     Total combinational functions  ; 4,170 / 8,256 ( 51 % )                          ;
;     Dedicated logic registers      ; 623 / 8,256 ( 8 % )                             ;
; Total registers                    ; 623                                             ;
; Total pins                         ; 44 / 85 ( 52 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 4,096 / 165,888 ( 2 % )                         ;
; Embedded Multiplier 9-bit elements ; 8 / 36 ( 22 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  34.2%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4880 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4880 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4877    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/sr/labs/lab9/output_files/mips_core.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 4,316 / 8,256 ( 52 % )  ;
;     -- Combinational with no register       ; 3693                    ;
;     -- Register only                        ; 146                     ;
;     -- Combinational with a register        ; 477                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2060                    ;
;     -- 3 input functions                    ; 1880                    ;
;     -- <=2 input functions                  ; 230                     ;
;     -- Register only                        ; 146                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2967                    ;
;     -- arithmetic mode                      ; 1203                    ;
;                                             ;                         ;
; Total registers*                            ; 623 / 8,487 ( 7 % )     ;
;     -- Dedicated logic registers            ; 623 / 8,256 ( 8 % )     ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 323 / 516 ( 63 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 44 / 85 ( 52 % )        ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 1 / 36 ( 3 % )          ;
; Total block memory bits                     ; 4,096 / 165,888 ( 2 % ) ;
; Total block memory implementation bits      ; 4,608 / 165,888 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 36 ( 22 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 2 / 8 ( 25 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 28% / 27% / 30%         ;
; Peak interconnect usage (total/H/V)         ; 52% / 51% / 54%         ;
; Maximum fan-out                             ; 624                     ;
; Highest non-global fan-out                  ; 183                     ;
; Total fan-out                               ; 16731                   ;
; Average fan-out                             ; 3.39                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4316 / 8256 ( 52 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 3693                 ; 0                              ;
;     -- Register only                        ; 146                  ; 0                              ;
;     -- Combinational with a register        ; 477                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2060                 ; 0                              ;
;     -- 3 input functions                    ; 1880                 ; 0                              ;
;     -- <=2 input functions                  ; 230                  ; 0                              ;
;     -- Register only                        ; 146                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2967                 ; 0                              ;
;     -- arithmetic mode                      ; 1203                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 623                  ; 0                              ;
;     -- Dedicated logic registers            ; 623 / 8256 ( 8 % )   ; 0 / 8256 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 323 / 516 ( 63 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 44                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 36 ( 22 % )      ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 4096                 ; 0                              ;
; Total RAM block bits                        ; 4608                 ; 0                              ;
; M4K                                         ; 1 / 36 ( 2 % )       ; 0 / 36 ( 0 % )                 ;
; Clock control block                         ; 2 / 10 ( 20 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 16875                ; 0                              ;
;     -- Registered Connections               ; 2632                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 37                   ; 0                              ;
;     -- Bidir Ports                          ; 5                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_27 ; 17    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[0]   ; 18    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]  ; 134   ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[1]  ; 126   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[2]  ; 28    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[3]  ; 79    ; 3        ; 34           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[4]  ; 43    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[5]  ; 63    ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[6]  ; 125   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[0]  ; 51    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[1]  ; 24    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[2]  ; 31    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[3]  ; 47    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[4]  ; 132   ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[5]  ; 42    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[6]  ; 60    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[0]  ; 25    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[1]  ; 45    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[2]  ; 53    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[3]  ; 30    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[4]  ; 86    ; 3        ; 34           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[5]  ; 48    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[6]  ; 64    ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[0]  ; 75    ; 3        ; 34           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[1]  ; 93    ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[2]  ; 71    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[3]  ; 40    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[4]  ; 59    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[5]  ; 41    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[0]  ; 87    ; 3        ; 34           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[1]  ; 32    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[2]  ; 44    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[0] ; 65    ; 4        ; 30           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[1] ; 69    ; 4        ; 32           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[2] ; 72    ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[3] ; 70    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[4] ; 67    ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[5] ; 74    ; 3        ; 34           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[6] ; 73    ; 3        ; 34           ; 1            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source          ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------+---------------------+
; SW[13] ; 52    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; gpio:gpio_0|gpio_regs[128][0] ; -                   ;
; SW[14] ; 57    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; gpio:gpio_0|gpio_regs[128][1] ; -                   ;
; SW[15] ; 55    ; 4        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; gpio:gpio_0|gpio_regs[128][2] ; -                   ;
; SW[16] ; 129   ; 2        ; 14           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; gpio:gpio_0|gpio_regs[128][3] ; -                   ;
; SW[17] ; 58    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; gpio:gpio_0|gpio_regs[128][4] ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 10 / 17 ( 59 % )  ; 3.3V          ; --           ;
; 2        ; 5 / 23 ( 22 % )   ; 3.3V          ; --           ;
; 3        ; 8 / 21 ( 38 % )   ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 28         ; 1        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 33         ; 1        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 31       ; 52         ; 1        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 53         ; 1        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 41       ; 55         ; 4        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 42       ; 56         ; 4        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ; 57         ; 4        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 44       ; 58         ; 4        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 45       ; 59         ; 4        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 61         ; 4        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 70         ; 4        ; SW[13]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 74         ; 4        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; SW[15]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; SW[14]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 58       ; 77         ; 4        ; SW[17]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 78         ; 4        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 79         ; 4        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 64       ; 92         ; 4        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 93         ; 4        ; instr[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; instr[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; instr[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 70       ; 98         ; 4        ; instr[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ; 99         ; 4        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 72       ; 100        ; 4        ; instr[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 73       ; 101        ; 3        ; instr[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 74       ; 102        ; 3        ; instr[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 105        ; 3        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 126        ; 3        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 132        ; 3        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 94       ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 150        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 174        ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; SW[16]                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 187        ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 135      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 200        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                        ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |mips_core                                   ; 4316 (138)  ; 623 (0)                   ; 0 (0)         ; 4096        ; 1    ; 8            ; 0       ; 4         ; 44   ; 0            ; 3693 (135)   ; 146 (0)           ; 477 (42)         ; |mips_core                                                                                                                                                 ; work         ;
;    |alu:alu_0|                               ; 3066 (333)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 3039 (317)   ; 0 (0)             ; 27 (16)          ; |mips_core|alu:alu_0                                                                                                                                       ; work         ;
;       |arithm:arithm_0|                      ; 2347 (88)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 2337 (86)    ; 0 (0)             ; 10 (2)           ; |mips_core|alu:alu_0|arithm:arithm_0                                                                                                                       ; work         ;
;          |lpm_divide:Div0|                   ; 1075 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1071 (0)     ; 0 (0)             ; 4 (0)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_divide:Div0                                                                                                       ; work         ;
;             |lpm_divide_vfm:auto_generated|  ; 1075 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1071 (0)     ; 0 (0)             ; 4 (0)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_9nh:divider| ; 1075 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1071 (0)     ; 0 (0)             ; 4 (0)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider                                             ; work         ;
;                   |alt_u_div_k5f:divider|    ; 1075 (1075) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1071 (1071)  ; 0 (0)             ; 4 (4)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider                       ; work         ;
;          |lpm_divide:Mod0|                   ; 1105 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1101 (0)     ; 0 (0)             ; 4 (0)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_divide:Mod0                                                                                                       ; work         ;
;             |lpm_divide_28m:auto_generated|  ; 1105 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1101 (0)     ; 0 (0)             ; 4 (0)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated                                                                         ; work         ;
;                |sign_div_unsign_9nh:divider| ; 1105 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1101 (0)     ; 0 (0)             ; 4 (0)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider                                             ; work         ;
;                   |alt_u_div_k5f:divider|    ; 1105 (1104) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1101 (1100)  ; 0 (0)             ; 4 (4)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider                       ; work         ;
;                      |add_sub_mkc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_mkc:add_sub_1 ; work         ;
;          |lpm_mult:Mult0|                    ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_mult:Mult0                                                                                                        ; work         ;
;             |mult_l8t:auto_generated|        ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |mips_core|alu:alu_0|arithm:arithm_0|lpm_mult:Mult0|mult_l8t:auto_generated                                                                                ; work         ;
;       |logic:logic_0|                        ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 1 (1)            ; |mips_core|alu:alu_0|logic:logic_0                                                                                                                         ; work         ;
;       |shift:shifter_0|                      ; 348 (348)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 348 (348)    ; 0 (0)             ; 0 (0)            ; |mips_core|alu:alu_0|shift:shifter_0                                                                                                                       ; work         ;
;    |alu_control:alu_ctrl_0|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |mips_core|alu_control:alu_ctrl_0                                                                                                                          ; work         ;
;    |bus_mux:mux_0|                           ; 91 (91)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 0 (0)             ; 0 (0)            ; |mips_core|bus_mux:mux_0                                                                                                                                   ; work         ;
;    |by_mux:by_mux_0|                         ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 47 (47)          ; |mips_core|by_mux:by_mux_0                                                                                                                                 ; work         ;
;    |by_mux:by_mux_1|                         ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 22 (22)          ; |mips_core|by_mux:by_mux_1                                                                                                                                 ; work         ;
;    |bypass:bypass_module|                    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |mips_core|bypass:bypass_module                                                                                                                            ; work         ;
;    |data_control:data_control_0|             ; 13 (9)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (7)       ; 0 (0)             ; 2 (2)            ; |mips_core|data_control:data_control_0                                                                                                                     ; work         ;
;       |decod:dec_0|                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mips_core|data_control:data_control_0|decod:dec_0                                                                                                         ; work         ;
;    |data_memory:data_mem_0|                  ; 96 (96)     ; 74 (74)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 14 (14)           ; 61 (61)          ; |mips_core|data_memory:data_mem_0                                                                                                                          ; work         ;
;       |altsyncram:ram_rtl_0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_core|data_memory:data_mem_0|altsyncram:ram_rtl_0                                                                                                     ; work         ;
;          |altsyncram_ejh1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_core|data_memory:data_mem_0|altsyncram:ram_rtl_0|altsyncram_ejh1:auto_generated                                                                      ; work         ;
;    |gpio:gpio_0|                             ; 71 (71)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 65 (65)          ; |mips_core|gpio:gpio_0                                                                                                                                     ; work         ;
;    |incrementer:inc_0|                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |mips_core|incrementer:inc_0                                                                                                                               ; work         ;
;    |instruction_memory:instr_mem_0|          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |mips_core|instruction_memory:instr_mem_0                                                                                                                  ; work         ;
;    |main_control:main_ctrl_0|                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |mips_core|main_control:main_ctrl_0                                                                                                                        ; work         ;
;    |next_pc:next_pc_0|                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |mips_core|next_pc:next_pc_0                                                                                                                               ; work         ;
;    |pip_reg:D_reg_0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_core|pip_reg:D_reg_0                                                                                                                                 ; work         ;
;    |pip_reg:D_reg_10|                        ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 7 (7)            ; |mips_core|pip_reg:D_reg_10                                                                                                                                ; work         ;
;    |pip_reg:D_reg_11|                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_core|pip_reg:D_reg_11                                                                                                                                ; work         ;
;    |pip_reg:D_reg_1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_core|pip_reg:D_reg_1                                                                                                                                 ; work         ;
;    |pip_reg:D_reg_2|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_core|pip_reg:D_reg_2                                                                                                                                 ; work         ;
;    |pip_reg:D_reg_3|                         ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |mips_core|pip_reg:D_reg_3                                                                                                                                 ; work         ;
;    |pip_reg:D_reg_4|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_core|pip_reg:D_reg_4                                                                                                                                 ; work         ;
;    |pip_reg:D_reg_5|                         ; 43 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 32 (32)          ; |mips_core|pip_reg:D_reg_5                                                                                                                                 ; work         ;
;    |pip_reg:D_reg_6|                         ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 34 (34)          ; |mips_core|pip_reg:D_reg_6                                                                                                                                 ; work         ;
;    |pip_reg:D_reg_7|                         ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |mips_core|pip_reg:D_reg_7                                                                                                                                 ; work         ;
;    |pip_reg:D_reg_8|                         ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |mips_core|pip_reg:D_reg_8                                                                                                                                 ; work         ;
;    |pip_reg:E_reg_0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_core|pip_reg:E_reg_0                                                                                                                                 ; work         ;
;    |pip_reg:E_reg_1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_core|pip_reg:E_reg_1                                                                                                                                 ; work         ;
;    |pip_reg:E_reg_2|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |mips_core|pip_reg:E_reg_2                                                                                                                                 ; work         ;
;    |pip_reg:E_reg_3|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |mips_core|pip_reg:E_reg_3                                                                                                                                 ; work         ;
;    |pip_reg:E_reg_4|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; |mips_core|pip_reg:E_reg_4                                                                                                                                 ; work         ;
;    |pip_reg:E_reg_5|                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |mips_core|pip_reg:E_reg_5                                                                                                                                 ; work         ;
;    |pip_reg:F_reg_0|                         ; 32 (32)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |mips_core|pip_reg:F_reg_0                                                                                                                                 ; work         ;
;    |pip_reg:F_reg_1|                         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |mips_core|pip_reg:F_reg_1                                                                                                                                 ; work         ;
;    |pip_reg:M_reg_0|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_core|pip_reg:M_reg_0                                                                                                                                 ; work         ;
;    |pip_reg:M_reg_1|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |mips_core|pip_reg:M_reg_1                                                                                                                                 ; work         ;
;    |pip_reg:M_reg_2|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mips_core|pip_reg:M_reg_2                                                                                                                                 ; work         ;
;    |pip_reg:M_reg_3|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |mips_core|pip_reg:M_reg_3                                                                                                                                 ; work         ;
;    |pip_reg:M_reg_4|                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |mips_core|pip_reg:M_reg_4                                                                                                                                 ; work         ;
;    |prog_counter:pc_0|                       ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |mips_core|prog_counter:pc_0                                                                                                                               ; work         ;
;    |reg_file:reg_file_0|                     ; 443 (443)   ; 224 (224)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (218)    ; 109 (109)         ; 116 (116)        ; |mips_core|reg_file:reg_file_0                                                                                                                             ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; LEDG[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SW[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW[16]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW[17]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LEDG[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr[0] ; Output   ; --            ; --            ; --                    ; --  ;
; instr[1] ; Output   ; --            ; --            ; --                    ; --  ;
; instr[2] ; Output   ; --            ; --            ; --                    ; --  ;
; instr[3] ; Output   ; --            ; --            ; --                    ; --  ;
; instr[4] ; Output   ; --            ; --            ; --                    ; --  ;
; instr[5] ; Output   ; --            ; --            ; --                    ; --  ;
; instr[6] ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_27 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; SW[13]                            ;                   ;         ;
;      - bus_mux:mux_0|Selector31~1 ; 0                 ; 6       ;
; SW[14]                            ;                   ;         ;
;      - bus_mux:mux_0|Selector30~1 ; 0                 ; 6       ;
; SW[15]                            ;                   ;         ;
;      - bus_mux:mux_0|Selector29~1 ; 0                 ; 6       ;
; SW[16]                            ;                   ;         ;
;      - bus_mux:mux_0|Selector28~1 ; 1                 ; 6       ;
; SW[17]                            ;                   ;         ;
;      - bus_mux:mux_0|Selector27~1 ; 0                 ; 6       ;
; CLOCK_27                          ;                   ;         ;
; KEY[0]                            ;                   ;         ;
+-----------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+-----------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                            ; PIN_17             ; 624     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; KEY[0]                                              ; PIN_18             ; 550     ; Async. clear              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; data_control:data_control_0|decod:dec_0|o_data[0]~0 ; LCCOMB_X15_Y7_N0   ; 33      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; data_control:data_control_0|decod:dec_0|o_data[0]~1 ; LCCOMB_X14_Y7_N2   ; 3       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; data_control:data_control_0|decod:dec_0|o_data[1]~3 ; LCCOMB_X15_Y7_N26  ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; data_memory:data_mem_0|ram~70                       ; LCCOMB_X14_Y7_N10  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; flush_E~12                                          ; LCCOMB_X17_Y9_N16  ; 102     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][0]                       ; LCFF_X13_Y2_N27    ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][10]                      ; LCFF_X15_Y4_N11    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][11]                      ; LCFF_X17_Y5_N17    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][12]                      ; LCFF_X10_Y2_N11    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][13]                      ; LCFF_X16_Y4_N13    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][14]                      ; LCFF_X16_Y5_N9     ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][15]                      ; LCFF_X17_Y3_N3     ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][16]                      ; LCFF_X10_Y9_N31    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][17]                      ; LCFF_X13_Y2_N9     ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][18]                      ; LCFF_X15_Y4_N5     ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][19]                      ; LCFF_X15_Y9_N9     ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][1]                       ; LCFF_X16_Y2_N25    ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][20]                      ; LCFF_X10_Y2_N27    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][21]                      ; LCFF_X16_Y4_N17    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][22]                      ; LCFF_X15_Y2_N29    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][23]                      ; LCFF_X15_Y4_N25    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][24]                      ; LCFF_X16_Y3_N19    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][25]                      ; LCFF_X16_Y2_N13    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][26]                      ; LCFF_X16_Y5_N29    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][27]                      ; LCFF_X16_Y3_N23    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][28]                      ; LCFF_X17_Y3_N29    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][29]                      ; LCFF_X16_Y4_N7     ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][2]                       ; LCFF_X16_Y4_N31    ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][30]                      ; LCFF_X15_Y2_N7     ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][31]                      ; LCFF_X14_Y2_N3     ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][3]                       ; LCFF_X15_Y9_N13    ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][4]                       ; LCFF_X17_Y5_N3     ; 3       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][5]                       ; LCFF_X13_Y2_N15    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][6]                       ; LCFF_X18_Y4_N17    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][7]                       ; LCFF_X13_Y2_N17    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][8]                       ; LCFF_X15_Y9_N29    ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; gpio:gpio_0|gpio_regs[128][9]                       ; LCFF_X18_Y4_N5     ; 4       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; next_pc:next_pc_0|pcsrc~0                           ; LCCOMB_X19_Y7_N24  ; 15      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; reg_file:reg_file_0|Decoder0~1                      ; LCCOMB_X18_Y16_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg_file:reg_file_0|Decoder0~2                      ; LCCOMB_X18_Y16_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg_file:reg_file_0|Decoder0~3                      ; LCCOMB_X18_Y16_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg_file:reg_file_0|Decoder0~4                      ; LCCOMB_X18_Y16_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg_file:reg_file_0|Decoder0~5                      ; LCCOMB_X18_Y16_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg_file:reg_file_0|Decoder0~6                      ; LCCOMB_X18_Y16_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg_file:reg_file_0|Decoder0~7                      ; LCCOMB_X18_Y16_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_27 ; PIN_17   ; 624     ; Global Clock         ; GCLK2            ; --                        ;
; KEY[0]   ; PIN_18   ; 550     ; Global Clock         ; GCLK1            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; alu_op_b_E[3]~3                                                                                                                                        ; 183     ;
; alu_op_b_E[2]~4                                                                                                                                        ; 176     ;
; alu_op_b_E[1]~1                                                                                                                                        ; 152     ;
; alu_op_b_E[0]~2                                                                                                                                        ; 146     ;
; pip_reg:F_reg_0|o_data[16]                                                                                                                             ; 117     ;
; pip_reg:F_reg_0|o_data[17]                                                                                                                             ; 117     ;
; pip_reg:F_reg_0|o_data[21]                                                                                                                             ; 117     ;
; pip_reg:F_reg_0|o_data[22]                                                                                                                             ; 117     ;
; flush_E~12                                                                                                                                             ; 102     ;
; pip_reg:D_reg_3|o_data[3]                                                                                                                              ; 99      ;
; gpio:gpio_0|Equal1~0                                                                                                                                   ; 96      ;
; pip_reg:D_reg_3|o_data[2]                                                                                                                              ; 95      ;
; alu_op_b_E[4]~5                                                                                                                                        ; 81      ;
; pip_reg:D_reg_11|o_data[0]                                                                                                                             ; 76      ;
; alu_op_b_E[31]~30                                                                                                                                      ; 70      ;
; data_control:data_control_0|decod:dec_0|o_data[1]~3                                                                                                    ; 64      ;
; gpio:gpio_0|Equal0~3                                                                                                                                   ; 64      ;
; reg_file:reg_file_0|Equal0~0                                                                                                                           ; 64      ;
; reg_file:reg_file_0|Equal1~0                                                                                                                           ; 64      ;
; alu_op_b_E[6]~14                                                                                                                                       ; 61      ;
; alu_op_b_E[5]~13                                                                                                                                       ; 61      ;
; alu_op_b_E[7]~12                                                                                                                                       ; 61      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[957]~22              ; 60      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[924]~21              ; 59      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[891]~12                  ; 56      ;
; pip_reg:D_reg_3|o_data[4]                                                                                                                              ; 55      ;
; bypass:bypass_module|ForvardBE[0]~5                                                                                                                    ; 55      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[858]~11                  ; 54      ;
; alu_op_b_E[10]~11                                                                                                                                      ; 54      ;
; alu_op_b_E[9]~10                                                                                                                                       ; 54      ;
; alu_op_b_E[8]~9                                                                                                                                        ; 54      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[825]~20              ; 53      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[792]~19              ; 50      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[759]~10                  ; 48      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[726]~9                   ; 47      ;
; alu_op_b_E[11]~6                                                                                                                                       ; 47      ;
; alu:alu_0|Selector1~0                                                                                                                                  ; 47      ;
; alu_op_b_E[12]~0                                                                                                                                       ; 47      ;
; alu_op_b_E[13]~7                                                                                                                                       ; 45      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[693]~18              ; 44      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[660]~17              ; 42      ;
; alu_op_b_E[14]~8                                                                                                                                       ; 41      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[627]~2                   ; 41      ;
; pip_reg:D_reg_3|o_data[0]                                                                                                                              ; 41      ;
; pip_reg:D_reg_3|o_data[1]                                                                                                                              ; 41      ;
; alu_op_b_E[15]~15                                                                                                                                      ; 39      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[594]~8                   ; 38      ;
; pip_reg:F_reg_0|o_data[18]                                                                                                                             ; 37      ;
; pip_reg:F_reg_0|o_data[23]                                                                                                                             ; 37      ;
; alu_op_b_E[16]~16                                                                                                                                      ; 37      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[561]~16              ; 36      ;
; alu_op_b_E[17]~17                                                                                                                                      ; 35      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[528]~15              ; 35      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_31_result_int[32]~64 ; 35      ;
; data_control:data_control_0|decod:dec_0|o_data[0]~0                                                                                                    ; 33      ;
; data_control:data_control_0|always0~1                                                                                                                  ; 33      ;
; alu_op_b_E[18]~18                                                                                                                                      ; 33      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[429]~5               ; 33      ;
; bypass:bypass_module|ForvardAE[0]~5                                                                                                                    ; 33      ;
; bypass:bypass_module|ForvardAE[1]~2                                                                                                                    ; 33      ;
; bypass:bypass_module|ForvardBE[1]~2                                                                                                                    ; 33      ;
; reg_file:reg_file_0|Decoder0~7                                                                                                                         ; 32      ;
; reg_file:reg_file_0|Decoder0~6                                                                                                                         ; 32      ;
; reg_file:reg_file_0|Decoder0~5                                                                                                                         ; 32      ;
; reg_file:reg_file_0|Decoder0~4                                                                                                                         ; 32      ;
; reg_file:reg_file_0|Decoder0~3                                                                                                                         ; 32      ;
; reg_file:reg_file_0|Decoder0~2                                                                                                                         ; 32      ;
; reg_file:reg_file_0|Decoder0~1                                                                                                                         ; 32      ;
; data_memory:data_mem_0|ram~70                                                                                                                          ; 32      ;
; e_bus_b_D[1]~0                                                                                                                                         ; 32      ;
; e_bus_a_D[0]~0                                                                                                                                         ; 32      ;
; gpio:gpio_0|Equal2~0                                                                                                                                   ; 32      ;
; gpio:gpio_0|Selector64~0                                                                                                                               ; 32      ;
; data_memory:data_mem_0|ram                                                                                                                             ; 32      ;
; data_memory:data_mem_0|ram~0                                                                                                                           ; 32      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[495]~7                   ; 32      ;
; pip_reg:M_reg_1|o_data[0]                                                                                                                              ; 32      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62 ; 32      ;
; alu_op_b_E[19]~19                                                                                                                                      ; 31      ;
; alu:alu_0|shift:shifter_0|arithm                                                                                                                       ; 31      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60 ; 31      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_30_result_int[31]~62 ; 31      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[462]~6                   ; 30      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58 ; 30      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_29_result_int[30]~60 ; 30      ;
; alu_op_b_E[20]~20                                                                                                                                      ; 29      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~56 ; 29      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_28_result_int[29]~58 ; 29      ;
; alu:alu_0|Selector1~1                                                                                                                                  ; 28      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[330]                     ; 28      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~54 ; 28      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_27_result_int[28]~56 ; 28      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[396]~25              ; 27      ;
; alu_op_b_E[21]~21                                                                                                                                      ; 27      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52 ; 27      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_26_result_int[27]~54 ; 27      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~50 ; 26      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_25_result_int[26]~52 ; 26      ;
; alu_op_b_E[22]~22                                                                                                                                      ; 25      ;
; prog_counter:pc_0|o_data[1]                                                                                                                            ; 25      ;
; prog_counter:pc_0|o_data[0]                                                                                                                            ; 25      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~48 ; 25      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_24_result_int[25]~50 ; 25      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[363]~14              ; 24      ;
; alu:alu_0|shift:shifter_0|Mux0~2                                                                                                                       ; 24      ;
; prog_counter:pc_0|o_data[3]                                                                                                                            ; 24      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46 ; 24      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_23_result_int[24]~48 ; 24      ;
; alu_op_b_E[23]~23                                                                                                                                      ; 23      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[231]~6               ; 23      ;
; prog_counter:pc_0|o_data[2]                                                                                                                            ; 23      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~44 ; 23      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_22_result_int[23]~46 ; 23      ;
; alu:alu_0|Selector1~6                                                                                                                                  ; 22      ;
; alu:alu_0|arithm:arithm_0|Mux0~2                                                                                                                       ; 22      ;
; prog_counter:pc_0|o_data[4]                                                                                                                            ; 22      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~42 ; 22      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_21_result_int[22]~44 ; 22      ;
; alu_op_b_E[24]~24                                                                                                                                      ; 21      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_20_result_int[21]~42 ; 21      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40 ; 21      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[297]~13              ; 20      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_19_result_int[20]~40 ; 20      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~38 ; 20      ;
; alu_op_b_E[25]~25                                                                                                                                      ; 19      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_18_result_int[19]~38 ; 19      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~36 ; 19      ;
; flush_E~11                                                                                                                                             ; 18      ;
; flush_E~10                                                                                                                                             ; 18      ;
; flush_E~6                                                                                                                                              ; 18      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[264]~12              ; 18      ;
; by_mux:by_mux_1|Mux0~1                                                                                                                                 ; 18      ;
; by_mux:by_mux_1|Mux31~1                                                                                                                                ; 18      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_17_result_int[18]~36 ; 18      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34 ; 18      ;
; alu:alu_0|Selector1~2                                                                                                                                  ; 17      ;
; alu_op_b_E[26]~26                                                                                                                                      ; 17      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_16_result_int[17]~34 ; 17      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~32 ; 17      ;
; by_mux:by_mux_1|Mux30~1                                                                                                                                ; 16      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_15_result_int[16]~32 ; 16      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~30 ; 16      ;
; next_pc:next_pc_0|pcsrc~0                                                                                                                              ; 15      ;
; alu_op_b_E[27]~27                                                                                                                                      ; 15      ;
; alu:alu_0|Selector21~7                                                                                                                                 ; 15      ;
; alu:alu_0|Selector21~6                                                                                                                                 ; 15      ;
; by_mux:by_mux_1|Mux1~1                                                                                                                                 ; 15      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_14_result_int[15]~30 ; 15      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28 ; 15      ;
; alu:alu_0|Selector21~22                                                                                                                                ; 14      ;
; alu:alu_0|Selector21~21                                                                                                                                ; 14      ;
; alu:alu_0|Selector1~14                                                                                                                                 ; 14      ;
; alu:alu_0|Selector1~13                                                                                                                                 ; 14      ;
; alu:alu_0|Selector1~8                                                                                                                                  ; 14      ;
; alu:alu_0|Selector21~9                                                                                                                                 ; 14      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[198]                     ; 14      ;
; alu:alu_0|Selector21~8                                                                                                                                 ; 14      ;
; by_mux:by_mux_1|Mux3~1                                                                                                                                 ; 14      ;
; by_mux:by_mux_1|Mux29~1                                                                                                                                ; 14      ;
; by_mux:by_mux_1|Mux28~1                                                                                                                                ; 14      ;
; by_mux:by_mux_1|Mux2~1                                                                                                                                 ; 14      ;
; pip_reg:E_reg_3|o_data[0]                                                                                                                              ; 14      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_13_result_int[14]~28 ; 14      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~26 ; 14      ;
; alu:alu_0|Selector21~23                                                                                                                                ; 13      ;
; alu_op_b_E[28]~28                                                                                                                                      ; 13      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[132]~8               ; 13      ;
; by_mux:by_mux_1|Mux5~1                                                                                                                                 ; 13      ;
; by_mux:by_mux_1|Mux4~1                                                                                                                                 ; 13      ;
; by_mux:by_mux_1|Mux6~1                                                                                                                                 ; 13      ;
; by_mux:by_mux_1|Mux11~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux13~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux12~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux14~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux7~1                                                                                                                                 ; 13      ;
; by_mux:by_mux_1|Mux9~1                                                                                                                                 ; 13      ;
; by_mux:by_mux_1|Mux8~1                                                                                                                                 ; 13      ;
; by_mux:by_mux_1|Mux10~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux15~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux17~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux16~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux18~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux21~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux20~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux22~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux27~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux23~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux25~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux24~1                                                                                                                                ; 13      ;
; by_mux:by_mux_1|Mux26~1                                                                                                                                ; 13      ;
; pip_reg:E_reg_3|o_data[1]                                                                                                                              ; 13      ;
; by_mux:by_mux_1|Mux19~1                                                                                                                                ; 13      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_12_result_int[13]~26 ; 13      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~24 ; 13      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[165]~11              ; 12      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_11_result_int[12]~24 ; 12      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~22 ; 12      ;
; pip_reg:F_reg_0|o_data[27]                                                                                                                             ; 11      ;
; alu_op_b_E[29]~29                                                                                                                                      ; 11      ;
; pip_reg:E_reg_3|o_data[2]                                                                                                                              ; 11      ;
; bus_w_W[31]~5                                                                                                                                          ; 11      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_10_result_int[11]~22 ; 11      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~20  ; 11      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[99]~24               ; 10      ;
; pip_reg:F_reg_0|o_data[26]                                                                                                                             ; 10      ;
; pip_reg:F_reg_0|o_data[28]                                                                                                                             ; 10      ;
; pip_reg:F_reg_0|o_data[31]                                                                                                                             ; 10      ;
; bus_w_W[28]~31                                                                                                                                         ; 10      ;
; bus_w_W[26]~30                                                                                                                                         ; 10      ;
; bus_w_W[27]~29                                                                                                                                         ; 10      ;
; bus_w_W[25]~28                                                                                                                                         ; 10      ;
; bus_w_W[20]~27                                                                                                                                         ; 10      ;
; bus_w_W[18]~26                                                                                                                                         ; 10      ;
; bus_w_W[19]~25                                                                                                                                         ; 10      ;
; bus_w_W[17]~24                                                                                                                                         ; 10      ;
; bus_w_W[24]~23                                                                                                                                         ; 10      ;
; bus_w_W[22]~22                                                                                                                                         ; 10      ;
; bus_w_W[23]~21                                                                                                                                         ; 10      ;
; bus_w_W[21]~20                                                                                                                                         ; 10      ;
; bus_w_W[16]~19                                                                                                                                         ; 10      ;
; bus_w_W[15]~17                                                                                                                                         ; 10      ;
; bus_w_W[10]~15                                                                                                                                         ; 10      ;
; bus_w_W[9]~13                                                                                                                                          ; 10      ;
; bus_w_W[8]~9                                                                                                                                           ; 10      ;
; bus_w_W[6]~8                                                                                                                                           ; 10      ;
; bus_w_W[7]~7                                                                                                                                           ; 10      ;
; bus_w_W[5]~6                                                                                                                                           ; 10      ;
; bus_w_W[29]~4                                                                                                                                          ; 10      ;
; bus_w_W[30]~1                                                                                                                                          ; 10      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_9_result_int[10]~20  ; 10      ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~18   ; 10      ;
; pip_reg:F_reg_0|o_data~9                                                                                                                               ; 9       ;
; alu_op_b_E[30]~31                                                                                                                                      ; 9       ;
; bus_w_W[14]~18                                                                                                                                         ; 9       ;
; bus_w_W[13]~16                                                                                                                                         ; 9       ;
; bus_w_W[11]~14                                                                                                                                         ; 9       ;
; pip_reg:E_reg_3|o_data[4]                                                                                                                              ; 9       ;
; bus_w_W[4]~12                                                                                                                                          ; 9       ;
; bus_w_W[2]~11                                                                                                                                          ; 9       ;
; pip_reg:E_reg_3|o_data[3]                                                                                                                              ; 9       ;
; bus_w_W[3]~10                                                                                                                                          ; 9       ;
; pip_reg:E_reg_3|o_data[6]                                                                                                                              ; 9       ;
; pip_reg:E_reg_3|o_data[7]                                                                                                                              ; 9       ;
; pip_reg:E_reg_3|o_data[5]                                                                                                                              ; 9       ;
; bus_w_W[1]~3                                                                                                                                           ; 9       ;
; bus_w_W[0]~2                                                                                                                                           ; 9       ;
; pip_reg:M_reg_4|o_data[0]                                                                                                                              ; 9       ;
; pip_reg:M_reg_4|o_data[1]                                                                                                                              ; 9       ;
; pip_reg:M_reg_4|o_data[2]                                                                                                                              ; 9       ;
; bus_w_W[12]~0                                                                                                                                          ; 9       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_8_result_int[9]~18   ; 9       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~16   ; 9       ;
; ~GND                                                                                                                                                   ; 8       ;
; pip_reg:F_reg_0|o_data~6                                                                                                                               ; 8       ;
; main_control:main_ctrl_0|Equal3~0                                                                                                                      ; 8       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[66]                      ; 8       ;
; pip_reg:D_reg_10|o_data[4]                                                                                                                             ; 8       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_7_result_int[8]~16   ; 8       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~14   ; 8       ;
; reg_file:reg_file_0|Decoder0~0                                                                                                                         ; 7       ;
; prog_counter:pc_0|o_data[6]                                                                                                                            ; 7       ;
; prog_counter:pc_0|o_data[5]                                                                                                                            ; 7       ;
; pip_reg:E_reg_3|o_data[31]                                                                                                                             ; 7       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_6_result_int[7]~14   ; 7       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~12   ; 7       ;
; alu:alu_0|logic:logic_0|Mux31~0                                                                                                                        ; 6       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~47                                                                                                                ; 6       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~46                                                                                                                ; 6       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[594]                     ; 6       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|selnose[693]~4               ; 6       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[726]~1                   ; 6       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[858]~0                   ; 6       ;
; pip_reg:E_reg_3|o_data[28]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[26]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[27]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[25]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[20]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[18]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[19]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[17]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[24]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[22]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[23]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[21]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[16]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[14]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[15]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[13]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[10]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[11]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[9]                                                                                                                              ; 6       ;
; pip_reg:E_reg_3|o_data[8]                                                                                                                              ; 6       ;
; pip_reg:E_reg_3|o_data[29]                                                                                                                             ; 6       ;
; pip_reg:E_reg_3|o_data[30]                                                                                                                             ; 6       ;
; pip_reg:D_reg_8|o_data[0]                                                                                                                              ; 6       ;
; pip_reg:E_reg_5|o_data[2]                                                                                                                              ; 6       ;
; pip_reg:D_reg_8|o_data[2]                                                                                                                              ; 6       ;
; pip_reg:E_reg_5|o_data[1]                                                                                                                              ; 6       ;
; pip_reg:D_reg_8|o_data[1]                                                                                                                              ; 6       ;
; pip_reg:E_reg_5|o_data[3]                                                                                                                              ; 6       ;
; pip_reg:E_reg_3|o_data[12]                                                                                                                             ; 6       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_5_result_int[6]~12   ; 6       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~10   ; 6       ;
; pip_reg:E_reg_4|o_data[28]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[26]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[27]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[25]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[20]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[18]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[19]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[17]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[24]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[22]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[23]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[21]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[16]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[14]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[15]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[13]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[10]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[11]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[9]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[4]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[2]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[3]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[8]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[6]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[7]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[5]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[31]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[29]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[1]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[0]                                                                                                                              ; 5       ;
; pip_reg:E_reg_4|o_data[30]                                                                                                                             ; 5       ;
; pip_reg:E_reg_4|o_data[12]                                                                                                                             ; 5       ;
; pip_reg:F_reg_0|o_data~4                                                                                                                               ; 5       ;
; pip_reg:D_reg_4|o_data[0]                                                                                                                              ; 5       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~93                                                                                                               ; 5       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~85                                                                                                                ; 5       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~67                                                                                                                ; 5       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~43                                                                                                                ; 5       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|sel[462]~3                   ; 5       ;
; by_mux:by_mux_0|Mux13~1                                                                                                                                ; 5       ;
; by_mux:by_mux_0|Mux7~1                                                                                                                                 ; 5       ;
; by_mux:by_mux_0|Mux4~1                                                                                                                                 ; 5       ;
; by_mux:by_mux_0|Mux1~1                                                                                                                                 ; 5       ;
; by_mux:by_mux_0|Mux0~1                                                                                                                                 ; 5       ;
; by_mux:by_mux_0|Mux10~1                                                                                                                                ; 5       ;
; by_mux:by_mux_0|Mux27~1                                                                                                                                ; 5       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~18                                                                                                               ; 5       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~17                                                                                                               ; 5       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~15                                                                                                                ; 5       ;
; by_mux:by_mux_0|Mux28~1                                                                                                                                ; 5       ;
; pip_reg:E_reg_5|o_data[0]                                                                                                                              ; 5       ;
; pip_reg:E_reg_0|o_data[0]                                                                                                                              ; 5       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_4_result_int[5]~10   ; 5       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~8    ; 5       ;
; gpio:gpio_0|gpio_regs[128][28]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][28]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][26]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][26]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][27]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][27]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][25]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][25]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][20]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][20]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][18]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][18]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][19]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][19]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][17]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][17]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][24]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][24]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][22]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][22]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][23]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][23]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][21]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][21]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][16]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][16]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][14]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][14]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][15]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][15]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][13]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][13]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][10]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][10]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][11]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][11]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][9]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[130][9]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[128][8]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[130][8]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[128][6]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[130][6]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[128][7]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[130][7]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[128][5]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[130][5]                                                                                                                          ; 4       ;
; gpio:gpio_0|gpio_regs[128][31]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][31]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][29]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][29]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[128][30]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][30]                                                                                                                         ; 4       ;
; pip_reg:F_reg_0|o_data[4]                                                                                                                              ; 4       ;
; pip_reg:F_reg_0|o_data[0]                                                                                                                              ; 4       ;
; pip_reg:F_reg_0|o_data[3]                                                                                                                              ; 4       ;
; gpio:gpio_0|gpio_regs[128][12]                                                                                                                         ; 4       ;
; gpio:gpio_0|gpio_regs[130][12]                                                                                                                         ; 4       ;
; gpio:gpio_0|Equal0~2                                                                                                                                   ; 4       ;
; data_control:data_control_0|LessThan1~4                                                                                                                ; 4       ;
; pip_reg:F_reg_0|o_data[2]                                                                                                                              ; 4       ;
; pip_reg:F_reg_0|o_data[1]                                                                                                                              ; 4       ;
; alu_control:alu_ctrl_0|Equal0~0                                                                                                                        ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~129                                                                                                               ; 4       ;
; alu:alu_0|shift:shifter_0|Mux0~3                                                                                                                       ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~90                                                                                                               ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~93                                                                                                                ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~89                                                                                                                ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~78                                                                                                               ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~71                                                                                                               ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~72                                                                                                                ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~53                                                                                                               ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~46                                                                                                               ; 4       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[32]~2               ; 4       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[33]~1               ; 4       ;
; pip_reg:D_reg_10|o_data[14]                                                                                                                            ; 4       ;
; by_mux:by_mux_0|Mux16~1                                                                                                                                ; 4       ;
; by_mux:by_mux_0|Mux18~1                                                                                                                                ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~24                                                                                                               ; 4       ;
; by_mux:by_mux_0|Mux29~1                                                                                                                                ; 4       ;
; pip_reg:D_reg_10|o_data[3]                                                                                                                             ; 4       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~11                                                                                                                ; 4       ;
; by_mux:by_mux_0|Mux31~1                                                                                                                                ; 4       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_3_result_int[4]~8    ; 4       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_2_result_int[3]~6    ; 4       ;
; alu:alu_0|Selector30~10                                                                                                                                ; 3       ;
; alu:alu_0|arithm:arithm_0|Mux0~8                                                                                                                       ; 3       ;
; data_control:data_control_0|decod:dec_0|o_data[0]~1                                                                                                    ; 3       ;
; gpio:gpio_0|gpio_regs[128][4]                                                                                                                          ; 3       ;
; gpio:gpio_0|gpio_regs[130][4]                                                                                                                          ; 3       ;
; gpio:gpio_0|gpio_regs[128][2]                                                                                                                          ; 3       ;
; gpio:gpio_0|gpio_regs[130][2]                                                                                                                          ; 3       ;
; gpio:gpio_0|gpio_regs[128][3]                                                                                                                          ; 3       ;
; gpio:gpio_0|gpio_regs[130][3]                                                                                                                          ; 3       ;
; gpio:gpio_0|gpio_regs[128][1]                                                                                                                          ; 3       ;
; gpio:gpio_0|gpio_regs[130][1]                                                                                                                          ; 3       ;
; gpio:gpio_0|gpio_regs[128][0]                                                                                                                          ; 3       ;
; gpio:gpio_0|gpio_regs[130][0]                                                                                                                          ; 3       ;
; pip_reg:D_reg_3|o_data[3]~3                                                                                                                            ; 3       ;
; gpio:gpio_0|Equal0~1                                                                                                                                   ; 3       ;
; data_control:data_control_0|LessThan1~6                                                                                                                ; 3       ;
; write_reg_E[0]~2                                                                                                                                       ; 3       ;
; write_reg_E[1]~1                                                                                                                                       ; 3       ;
; write_reg_E[2]~0                                                                                                                                       ; 3       ;
; main_control:main_ctrl_0|Equal2~0                                                                                                                      ; 3       ;
; alu:alu_0|Selector29~10                                                                                                                                ; 3       ;
; alu:alu_0|Selector28~10                                                                                                                                ; 3       ;
; alu:alu_0|Selector25~10                                                                                                                                ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~138                                                                                                               ; 3       ;
; alu:alu_0|Selector27~10                                                                                                                                ; 3       ;
; alu:alu_0|Selector26~10                                                                                                                                ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~125                                                                                                              ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~116                                                                                                               ; 3       ;
; alu:alu_0|Selector31~1                                                                                                                                 ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~103                                                                                                              ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~100                                                                                                              ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~96                                                                                                                ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~83                                                                                                               ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~75                                                                                                                ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~69                                                                                                                ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~58                                                                                                               ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~56                                                                                                               ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~60                                                                                                                ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~53                                                                                                                ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~49                                                                                                                ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~41                                                                                                                ; 3       ;
; by_mux:by_mux_0|Mux17~1                                                                                                                                ; 3       ;
; by_mux:by_mux_0|Mux14~1                                                                                                                                ; 3       ;
; by_mux:by_mux_0|Mux20~1                                                                                                                                ; 3       ;
; pip_reg:D_reg_10|o_data[11]                                                                                                                            ; 3       ;
; by_mux:by_mux_0|Mux8~1                                                                                                                                 ; 3       ;
; by_mux:by_mux_0|Mux5~1                                                                                                                                 ; 3       ;
; by_mux:by_mux_0|Mux2~1                                                                                                                                 ; 3       ;
; by_mux:by_mux_0|Mux11~1                                                                                                                                ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~31                                                                                                               ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~28                                                                                                               ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~38                                                                                                                ; 3       ;
; pip_reg:D_reg_10|o_data[2]                                                                                                                             ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~18                                                                                                                ; 3       ;
; pip_reg:D_reg_10|o_data[0]                                                                                                                             ; 3       ;
; by_mux:by_mux_0|Mux30~1                                                                                                                                ; 3       ;
; pip_reg:D_reg_7|o_data[2]                                                                                                                              ; 3       ;
; pip_reg:D_reg_7|o_data[0]                                                                                                                              ; 3       ;
; pip_reg:D_reg_7|o_data[1]                                                                                                                              ; 3       ;
; by_mux:by_mux_0|Mux19~1                                                                                                                                ; 3       ;
; pip_reg:M_reg_4|o_data[3]                                                                                                                              ; 3       ;
; pip_reg:M_reg_0|o_data[0]                                                                                                                              ; 3       ;
; pip_reg:D_reg_10|o_data[12]                                                                                                                            ; 3       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Mod0|lpm_divide_28m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|add_sub_2_result_int[3]~6    ; 3       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~162                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~171                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~160                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~170                                                                                                              ; 2       ;
; pip_reg:E_reg_2|o_data[0]                                                                                                                              ; 2       ;
; pip_reg:F_reg_0|o_data~23                                                                                                                              ; 2       ;
; instruction_memory:instr_mem_0|instruction_mem~9                                                                                                       ; 2       ;
; pip_reg:F_reg_0|o_data~17                                                                                                                              ; 2       ;
; pip_reg:F_reg_0|o_data~16                                                                                                                              ; 2       ;
; instruction_memory:instr_mem_0|instruction_mem~4                                                                                                       ; 2       ;
; pip_reg:F_reg_0|o_data[26]~7                                                                                                                           ; 2       ;
; Equal10~20                                                                                                                                             ; 2       ;
; reg_file:reg_file_0|o_data_b[6]~159                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[5]~154                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[7]~149                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[10]~144                                                                                                                   ; 2       ;
; reg_file:reg_file_0|o_data_b[9]~139                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[8]~134                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[14]~129                                                                                                                   ; 2       ;
; reg_file:reg_file_0|o_data_b[15]~124                                                                                                                   ; 2       ;
; reg_file:reg_file_0|o_data_b[18]~119                                                                                                                   ; 2       ;
; reg_file:reg_file_0|o_data_b[19]~114                                                                                                                   ; 2       ;
; reg_file:reg_file_0|o_data_b[17]~109                                                                                                                   ; 2       ;
; reg_file:reg_file_0|o_data_b[16]~104                                                                                                                   ; 2       ;
; reg_file:reg_file_0|o_data_b[13]~99                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[11]~94                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[22]~89                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[24]~84                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[23]~79                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[26]~74                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[27]~69                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[25]~64                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[30]~59                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[29]~54                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[28]~49                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[31]~44                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[21]~39                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[20]~34                                                                                                                    ; 2       ;
; reg_file:reg_file_0|o_data_b[4]~29                                                                                                                     ; 2       ;
; reg_file:reg_file_0|o_data_a[28]~159                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][28]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][28]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][28]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][28]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][28]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][28]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][28]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[26]~154                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][26]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][26]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][26]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][26]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][26]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][26]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][26]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[27]~149                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][27]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][27]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][27]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][27]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][27]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][27]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][27]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[25]~144                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][25]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][25]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][25]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][25]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][25]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][25]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][25]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[20]~139                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][20]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][20]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][20]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][20]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][20]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][20]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][20]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[18]~134                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][18]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][18]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][18]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][18]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][18]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][18]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][18]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[19]~129                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][19]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][19]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][19]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][19]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][19]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][19]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][19]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[17]~124                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][17]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][17]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][17]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][17]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][17]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][17]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][17]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[24]~119                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][24]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][24]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][24]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][24]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][24]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][24]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][24]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[22]~114                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][22]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][22]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][22]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][22]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][22]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][22]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][22]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[23]~109                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][23]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][23]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][23]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][23]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][23]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][23]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][23]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[21]~104                                                                                                                   ; 2       ;
; reg_file:reg_file_0|regs[1][21]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][21]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][21]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][21]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][21]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][21]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][21]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[16]~99                                                                                                                    ; 2       ;
; reg_file:reg_file_0|regs[1][16]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][16]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][16]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][16]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][16]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][16]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][16]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[14]~94                                                                                                                    ; 2       ;
; reg_file:reg_file_0|regs[1][14]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][14]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][14]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][14]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][14]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][14]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][14]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[15]~89                                                                                                                    ; 2       ;
; reg_file:reg_file_0|regs[1][15]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][15]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][15]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][15]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][15]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][15]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][15]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[13]~84                                                                                                                    ; 2       ;
; reg_file:reg_file_0|regs[1][13]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][13]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][13]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][13]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][13]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][13]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][13]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_b[2]~24                                                                                                                     ; 2       ;
; reg_file:reg_file_0|o_data_a[10]~79                                                                                                                    ; 2       ;
; reg_file:reg_file_0|regs[1][10]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][10]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][10]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][10]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][10]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][10]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][10]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[11]~74                                                                                                                    ; 2       ;
; reg_file:reg_file_0|regs[1][11]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][11]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][11]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][11]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][11]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][11]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][11]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[9]~69                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][9]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][9]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][9]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][9]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][9]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][9]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][9]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[4]~64                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][4]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][4]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][4]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][4]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][4]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][4]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][4]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[2]~59                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][2]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][2]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][2]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][2]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][2]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][2]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][2]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[3]~54                                                                                                                     ; 2       ;
; reg_file:reg_file_0|o_data_a[1]~49                                                                                                                     ; 2       ;
; reg_file:reg_file_0|o_data_b[3]~19                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][3]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][3]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][3]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][3]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][3]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][3]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][3]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[8]~44                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][8]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][8]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][8]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][8]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][8]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][8]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][8]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[6]~39                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][6]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][6]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][6]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][6]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][6]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][6]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][6]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[7]~34                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][7]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][7]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][7]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][7]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][7]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][7]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][7]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[5]~29                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][5]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][5]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][5]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][5]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][5]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][5]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][5]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[31]~24                                                                                                                    ; 2       ;
; reg_file:reg_file_0|regs[1][31]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][31]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][31]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][31]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][31]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][31]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][31]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[29]~19                                                                                                                    ; 2       ;
; reg_file:reg_file_0|regs[1][29]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][29]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][29]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][29]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][29]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][29]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][29]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_b[0]~14                                                                                                                     ; 2       ;
; reg_file:reg_file_0|o_data_b[1]~9                                                                                                                      ; 2       ;
; reg_file:reg_file_0|regs[1][1]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][1]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][1]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][1]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][1]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][1]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][1]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[0]~14                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][0]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[3][0]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[2][0]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[7][0]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[4][0]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[6][0]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|regs[5][0]                                                                                                                         ; 2       ;
; reg_file:reg_file_0|o_data_a[30]~9                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][30]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][30]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][30]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][30]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][30]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][30]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][30]                                                                                                                        ; 2       ;
; alu_control:alu_ctrl_0|Equal1~0                                                                                                                        ; 2       ;
; reg_file:reg_file_0|o_data_a[12]~4                                                                                                                     ; 2       ;
; reg_file:reg_file_0|o_data_b[12]~4                                                                                                                     ; 2       ;
; reg_file:reg_file_0|regs[1][12]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[3][12]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[2][12]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[7][12]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[4][12]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[5][12]                                                                                                                        ; 2       ;
; reg_file:reg_file_0|regs[6][12]                                                                                                                        ; 2       ;
; gpio:gpio_0|Equal0~0                                                                                                                                   ; 2       ;
; pip_reg:E_reg_1|o_data[0]                                                                                                                              ; 2       ;
; Equal3~0                                                                                                                                               ; 2       ;
; Equal2~0                                                                                                                                               ; 2       ;
; forward_b_D~0                                                                                                                                          ; 2       ;
; forward_a_D~0                                                                                                                                          ; 2       ;
; pip_reg:D_reg_1|o_data[0]                                                                                                                              ; 2       ;
; alu:alu_0|ovf_flag~0                                                                                                                                   ; 2       ;
; alu:alu_0|Selector14~10                                                                                                                                ; 2       ;
; alu:alu_0|Selector12~9                                                                                                                                 ; 2       ;
; alu:alu_0|Selector2~9                                                                                                                                  ; 2       ;
; alu:alu_0|Selector11~9                                                                                                                                 ; 2       ;
; alu:alu_0|Selector3~9                                                                                                                                  ; 2       ;
; alu:alu_0|Selector4~9                                                                                                                                  ; 2       ;
; alu:alu_0|Selector5~9                                                                                                                                  ; 2       ;
; alu:alu_0|Selector7~9                                                                                                                                  ; 2       ;
; alu:alu_0|Selector13~9                                                                                                                                 ; 2       ;
; alu:alu_0|Selector9~9                                                                                                                                  ; 2       ;
; alu:alu_0|Selector6~9                                                                                                                                  ; 2       ;
; alu:alu_0|Selector8~9                                                                                                                                  ; 2       ;
; alu:alu_0|Selector10~9                                                                                                                                 ; 2       ;
; alu:alu_0|Selector1~16                                                                                                                                 ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~169                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~168                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~167                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~166                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~159                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~158                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~165                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~164                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~162                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~156                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~155                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~161                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~160                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~158                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~153                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~151                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~157                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~156                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~155                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~152                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~151                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~148                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~147                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~146                                                                                                               ; 2       ;
; alu:alu_0|Selector18~10                                                                                                                                ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~150                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~148                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~147                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~146                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~144                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~143                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~142                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~141                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~140                                                                                                               ; 2       ;
; alu:alu_0|Selector17~10                                                                                                                                ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~145                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~144                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~143                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~142                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~141                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~140                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~137                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~136                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~135                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~134                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~133                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~139                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~138                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~136                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~135                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~131                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~130                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~134                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~133                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~132                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~130                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~129                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~128                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~127                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~126                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~125                                                                                                               ; 2       ;
; alu:alu_0|arithm:arithm_0|Mux0~7                                                                                                                       ; 2       ;
; alu:alu_0|arithm:arithm_0|second_op_inv[31]                                                                                                            ; 2       ;
; alu:alu_0|Selector16~2                                                                                                                                 ; 2       ;
; alu:alu_0|Selector15~2                                                                                                                                 ; 2       ;
; alu:alu_0|shift:shifter_0|Mux15~0                                                                                                                      ; 2       ;
; alu:alu_0|Selector0~2                                                                                                                                  ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~124                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~123                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~122                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~128                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~127                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~126                                                                                                              ; 2       ;
; alu:alu_0|arithm:arithm_0|Mux16~4                                                                                                                      ; 2       ;
; alu:alu_0|arithm:arithm_0|Mux15~5                                                                                                                      ; 2       ;
; alu:alu_0|Selector24~10                                                                                                                                ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~124                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~123                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~122                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~119                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftRight0~118                                                                                                              ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~119                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~118                                                                                                               ; 2       ;
; alu:alu_0|shift:shifter_0|ShiftLeft0~117                                                                                                               ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[928]~461            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[929]~460            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[930]~459            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[931]~458            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[932]~457            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[933]~456            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[934]~455            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[935]~454            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[936]~453            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[937]~452            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[938]~451            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[939]~450            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[940]~449            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[941]~448            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[942]~447            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[943]~446            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[944]~445            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[945]~444            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[946]~443            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[947]~442            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[948]~441            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[949]~440            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[950]~439            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[951]~438            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[952]~437            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[953]~436            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[954]~435            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[955]~434            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[956]~433            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[957]~432            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[896]~431            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[897]~430            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[898]~429            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[899]~428            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[900]~427            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[901]~426            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[902]~425            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[903]~424            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[904]~423            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[905]~422            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[906]~421            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[907]~420            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[908]~419            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[909]~418            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[910]~417            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[911]~416            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[912]~415            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[913]~414            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[914]~413            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[915]~412            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[916]~411            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[917]~410            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[918]~409            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[919]~408            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[920]~407            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[921]~406            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[922]~405            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[923]~404            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[924]~403            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[864]~402            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[865]~401            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[866]~400            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[867]~399            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[868]~398            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[869]~397            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[870]~396            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[871]~395            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[872]~394            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[873]~393            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[874]~392            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[875]~391            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[876]~390            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[877]~389            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[878]~388            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[879]~387            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[880]~386            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[881]~385            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[882]~384            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[883]~383            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[884]~382            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[885]~381            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[886]~380            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[887]~379            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[888]~378            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[889]~377            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[890]~376            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[891]~375            ; 2       ;
; alu:alu_0|arithm:arithm_0|lpm_divide:Div0|lpm_divide_vfm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_k5f:divider|StageOut[832]~374            ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+------------+----------------------+-----------------+-----------------+
; Name                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                            ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+------------+----------------------+-----------------+-----------------+
; data_memory:data_mem_0|altsyncram:ram_rtl_0|altsyncram_ejh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; db/mips_core.ram0_data_memory_c34c853e.hdl.mif ; M4K_X11_Y6 ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; alu:alu_0|arithm:arithm_0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:alu_0|arithm:arithm_0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5 ;                            ; DSPMULT_X20_Y3_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; alu:alu_0|arithm:arithm_0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y1_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:alu_0|arithm:arithm_0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult7 ;                            ; DSPMULT_X20_Y1_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; alu:alu_0|arithm:arithm_0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:alu_0|arithm:arithm_0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y2_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; alu:alu_0|arithm:arithm_0|lpm_mult:Mult0|mult_l8t:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    alu:alu_0|arithm:arithm_0|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y6_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 8,106 / 26,052 ( 31 % ) ;
; C16 interconnects           ; 100 / 1,156 ( 9 % )     ;
; C4 interconnects            ; 5,227 / 17,952 ( 29 % ) ;
; Direct links                ; 818 / 26,052 ( 3 % )    ;
; Global clocks               ; 2 / 8 ( 25 % )          ;
; Local interconnects         ; 1,963 / 8,256 ( 24 % )  ;
; R24 interconnects           ; 129 / 1,020 ( 13 % )    ;
; R4 interconnects            ; 6,064 / 22,440 ( 27 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.36) ; Number of LABs  (Total = 323) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 10                            ;
; 3                                           ; 2                             ;
; 4                                           ; 5                             ;
; 5                                           ; 1                             ;
; 6                                           ; 5                             ;
; 7                                           ; 2                             ;
; 8                                           ; 6                             ;
; 9                                           ; 5                             ;
; 10                                          ; 20                            ;
; 11                                          ; 13                            ;
; 12                                          ; 12                            ;
; 13                                          ; 19                            ;
; 14                                          ; 19                            ;
; 15                                          ; 31                            ;
; 16                                          ; 166                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.93) ; Number of LABs  (Total = 323) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 111                           ;
; 1 Clock                            ; 114                           ;
; 1 Clock enable                     ; 28                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 15                            ;
; 2 Clock enables                    ; 29                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.89) ; Number of LABs  (Total = 323) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 9                             ;
; 2                                            ; 8                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 7                             ;
; 10                                           ; 14                            ;
; 11                                           ; 14                            ;
; 12                                           ; 9                             ;
; 13                                           ; 16                            ;
; 14                                           ; 15                            ;
; 15                                           ; 30                            ;
; 16                                           ; 102                           ;
; 17                                           ; 8                             ;
; 18                                           ; 8                             ;
; 19                                           ; 12                            ;
; 20                                           ; 5                             ;
; 21                                           ; 13                            ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 5                             ;
; 25                                           ; 5                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 4                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.18) ; Number of LABs  (Total = 323) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 9                             ;
; 2                                                ; 12                            ;
; 3                                                ; 3                             ;
; 4                                                ; 8                             ;
; 5                                                ; 11                            ;
; 6                                                ; 12                            ;
; 7                                                ; 19                            ;
; 8                                                ; 27                            ;
; 9                                                ; 23                            ;
; 10                                               ; 40                            ;
; 11                                               ; 34                            ;
; 12                                               ; 22                            ;
; 13                                               ; 25                            ;
; 14                                               ; 29                            ;
; 15                                               ; 22                            ;
; 16                                               ; 19                            ;
; 17                                               ; 2                             ;
; 18                                               ; 3                             ;
; 19                                               ; 0                             ;
; 20                                               ; 1                             ;
; 21                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.49) ; Number of LABs  (Total = 323) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 8                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 6                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 10                            ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 9                             ;
; 14                                           ; 4                             ;
; 15                                           ; 4                             ;
; 16                                           ; 7                             ;
; 17                                           ; 7                             ;
; 18                                           ; 8                             ;
; 19                                           ; 6                             ;
; 20                                           ; 6                             ;
; 21                                           ; 8                             ;
; 22                                           ; 13                            ;
; 23                                           ; 14                            ;
; 24                                           ; 11                            ;
; 25                                           ; 16                            ;
; 26                                           ; 14                            ;
; 27                                           ; 14                            ;
; 28                                           ; 24                            ;
; 29                                           ; 20                            ;
; 30                                           ; 54                            ;
; 31                                           ; 10                            ;
; 32                                           ; 26                            ;
; 33                                           ; 6                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119004): Automatically selected device EP2C8T144C6 for design mips_core
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 44 pins of 44 total pins
    Info (169086): Pin LEDG[3] not assigned to an exact location on the device
    Info (169086): Pin LEDG[4] not assigned to an exact location on the device
    Info (169086): Pin LEDG[5] not assigned to an exact location on the device
    Info (169086): Pin LEDR[0] not assigned to an exact location on the device
    Info (169086): Pin LEDR[1] not assigned to an exact location on the device
    Info (169086): Pin LEDR[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0[0] not assigned to an exact location on the device
    Info (169086): Pin HEX0[1] not assigned to an exact location on the device
    Info (169086): Pin HEX0[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0[3] not assigned to an exact location on the device
    Info (169086): Pin HEX0[4] not assigned to an exact location on the device
    Info (169086): Pin HEX0[5] not assigned to an exact location on the device
    Info (169086): Pin HEX0[6] not assigned to an exact location on the device
    Info (169086): Pin HEX1[0] not assigned to an exact location on the device
    Info (169086): Pin HEX1[1] not assigned to an exact location on the device
    Info (169086): Pin HEX1[2] not assigned to an exact location on the device
    Info (169086): Pin HEX1[3] not assigned to an exact location on the device
    Info (169086): Pin HEX1[4] not assigned to an exact location on the device
    Info (169086): Pin HEX1[5] not assigned to an exact location on the device
    Info (169086): Pin HEX1[6] not assigned to an exact location on the device
    Info (169086): Pin HEX2[0] not assigned to an exact location on the device
    Info (169086): Pin HEX2[1] not assigned to an exact location on the device
    Info (169086): Pin HEX2[2] not assigned to an exact location on the device
    Info (169086): Pin HEX2[3] not assigned to an exact location on the device
    Info (169086): Pin HEX2[4] not assigned to an exact location on the device
    Info (169086): Pin HEX2[5] not assigned to an exact location on the device
    Info (169086): Pin HEX2[6] not assigned to an exact location on the device
    Info (169086): Pin SW[13] not assigned to an exact location on the device
    Info (169086): Pin SW[14] not assigned to an exact location on the device
    Info (169086): Pin SW[15] not assigned to an exact location on the device
    Info (169086): Pin SW[16] not assigned to an exact location on the device
    Info (169086): Pin SW[17] not assigned to an exact location on the device
    Info (169086): Pin LEDG[0] not assigned to an exact location on the device
    Info (169086): Pin LEDG[1] not assigned to an exact location on the device
    Info (169086): Pin LEDG[2] not assigned to an exact location on the device
    Info (169086): Pin instr[0] not assigned to an exact location on the device
    Info (169086): Pin instr[1] not assigned to an exact location on the device
    Info (169086): Pin instr[2] not assigned to an exact location on the device
    Info (169086): Pin instr[3] not assigned to an exact location on the device
    Info (169086): Pin instr[4] not assigned to an exact location on the device
    Info (169086): Pin instr[5] not assigned to an exact location on the device
    Info (169086): Pin instr[6] not assigned to an exact location on the device
    Info (169086): Pin CLOCK_27 not assigned to an exact location on the device
    Info (169086): Pin KEY[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips_core.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_27 (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node KEY[0] (placed in PIN 18 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 42 (unused VREF, 3.3V VCCIO, 0 input, 37 output, 5 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:39
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:35
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 15.05 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 42 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SW[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SW[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SW[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SW[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SW[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/sr/labs/lab9/output_files/mips_core.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 731 megabytes
    Info: Processing ended: Thu Jan 16 10:20:08 2020
    Info: Elapsed time: 00:02:00
    Info: Total CPU time (on all processors): 00:02:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/sr/labs/lab9/output_files/mips_core.fit.smsg.


