 2
 
三、研究方法 
 
我們先在電阻率為 5-10Ω-cm 的 p-type(100)
矽晶圓上以900℃高溫環境下加熱成長一個3nm厚度
的二氧化矽薄膜，然後在矽晶圓背後蒸鍍鋁薄膜再
在純的氮氣環境下做 400℃、15 鐘金屬後退火。我
們將氧化後的晶圓切成規則的 2 cm×1 cm 面積大小。
每一片樣品被放在金屬平台上並使用自製的彎曲工
具分別對樣品施加壓縮或伸張形變應力。圖 1(a)及
1(b)顯示了分別受到壓縮及伸張形變應力彎曲的樣
品的全視及側示圖。樣品下方的金屬棒除了當支撐
用提提供氧化層樣品所需的彎曲量外，也提供了樣
品背後的電極接觸及提供金屬傳導路徑。形變的樣
品是放入型號為 SEIKO 300HV 的 CAFM 系統，並使用
鍍有鉑/銥金屬的探針來做量測。原子力顯微鏡系統
的量測單元被連接到半導體參數分析儀 Agilent 
4156C 可以用來延伸電性的量測能力，可提供斜坡電
壓及固定電壓應力。量測設定可參考[29]。沿著形
變軸在不同的三個區域-左(在第 1區)，中心(在第 2
區)，及右邊(在第 3 區) 由針尖施加斜坡電壓及固
定電壓應力到樣品，每一區至少選擇 16 個隨機分佈
的點做量測。對樣品施加斜坡電壓可以得到 I-V 曲
線，而施加定電壓應力可以得到 I-t 曲線。施加斜
坡電壓應力範圍從 0 到 12 伏特而掃描率為 3MV．
cm-1-s-1。對於固定電壓應力，我們是施加 8.8V 針尖
電壓到樣品。我們分別紀錄三個區域施加斜坡電壓
應力後的崩潰電壓累積失效分佈，以及施加定電壓
的崩潰時間的累積失效分佈。為解釋所得到的實驗
結果，我們也使用了簡支樑與懸臂樑的彎曲理論計
算了氧化層薄膜由於晶圓彎曲的形變應力值。此
外，氧化層崩潰被認為是因為缺陷產生所致[33]，
[34]，所以我們亦將形變的樣品照射鈷 60 珈瑪射
線，並且對樣品施予斜坡電壓及定電壓應力以進一
步瞭解其可靠度特性。因為，使用高的輻射劑量可
以在氧化層內產生更多的缺陷，故我們採用 5Mrad
的輻射劑量。我們也量測受到形變應力的氧化層在
輻射後的崩潰特性。 
 
四、結果與討論 
 
圖 2(a)為壓縮形變的樣品沿著應力軸不同的位
置量測在奈米尺度下的 I-V 特性。很明顯的，第 1
區及第 3 區的 I-V 特性是很接近的，但第 2 區的電
壓則沿著電壓軸移位到較低的值。所以對相同的電
壓而言，中心區域(區域 2) 比第 1、3區(旁邊區域)
有較高的漏電流。要強調的是有形變的樣品在區域 1
及 3 是與未形變樣品的 I-V 曲線是相近的。圖 2(b)
為沿著壓縮形變樣品在它的三個不同位置施加斜坡
電壓應力後崩潰電壓的累積失效分佈。注意邊緣區
域 1 及 3 區明顯比中心區域第 2 區有較高的崩潰電
壓分佈，但兩者的崩潰電壓相差並不遠。圖 3(a)及
圖 3(b)是受到伸張形變應力的氧化層在它的不同位
置分別施加斜坡電壓力所得到奈米尺度的 I-V 特性
及累積失效分佈，它們與受到壓縮形變應力的樣品
是相似的，亦即第 2 區比起第 1 區及第 3 區有較高
的氧化層崩潰電流及較低的崩潰電壓分佈。壓縮形
變的樣品在受到定電壓應力 8.8 伏特後，在三個不
同區域的 I-t 特性顯示於圖 4(a)中。氧化層崩潰之
前，全部三個區域 1，2，3 的 I-t 曲線中的電流都
有波動的變化。這個電流波動的變化是因為施加定
電壓應力時，氧化層中所產生的陷阱會有電荷捕捉
與反捕捉所造成。我們觀察到壓縮形變氧化層的第 1
及第 3 區是必須花比第 2 區較長的時間才能崩潰。
圖 4(b)顯示了壓縮形變的樣品在施加定電壓 8.8 伏
特時因為施加固定電壓導致崩潰的時間分佈的累積
失效韋伯分佈。可以確認在第 1 區及第 3 區比第 2
區需要花更長的時間才會崩潰。另外，也發現到在
第 1及第 3區崩潰時間的分佈的斜率β值在 1.58 到
1.84 之間。而第 2區β值為 0.83。在第 2區有較短
的失效時間是因為有更多的陷阱在這個區域。圖 5(a)
及 5(b)顯示了伸張形變樣品在 8.8 伏特定電壓應力
下，沿著應力軸三個不同區域的崩潰時間的累積失
效韋伯分佈。其與壓縮形變應力的樣品結果相似，
在第 1、3區比第 2區承受較長時間的定電壓應力，
而韋伯斜率β在第 1、3 區是 2.266 及 2.572，而第
2區的斜率β只有 0.786。第 2區有較低的斜率β值
表示了它存在早期失效的缺陷。我們使用了材料力
學中的懸臂樑理論來計算伸張形變彎曲的氧化層
[35]。對於壓縮形變的樣品，氧化層所受到的壓縮
 4
Film Subjected to Mechanical Strain, “ in 
preparation.  
3. 培養兩位碩士生:  
張居仁 - 具原子層沉積之高介値常數絕緣層金氧
半電容之光響應研究，國立暨南國際大學電機工程
學系碩士論文，民國一百年一月。 
陳博村 - 在機械應力作用下閘極氧化層奈米尺度
漏電流之研究，國立暨南國際大學電機工程學系碩
士論文，民國一百年一月。 
 
 
六、參考資料 
 
[1] H. Satake, et. Al., Appl. Phys. Lett., vol. 69, no. 8, 
pp. 1128-1130, 1996. 
[2]  K. Eriguchi, et. al., J. Appl. Phys., vol. 87, no. 4, 
pp.1990-1995, 2000. 
[3]  T.C. Yang and K.C. Saraswat, IEEE Trans. 
Electron Devices, vol. 47, no. 4, pp. 746-755, 
2000. 
[4] V. Zekeriya and T.P. Ma, Appl. Phys. Lett., vol. 45, 
no. 3, pp. 249-251, 1984. 
[5] T. Hori and H. Iwasaki, in IEDM Tech. Dig., Osaka, 
1989, pp. 459-462. 
[6] J. Ahn, W. Ting, and D.L. Kwong, IEEE Electron 
Device Lett., vol. 13, no. 2, pp. 117- 119, 1992. 
[7] T. Hori and H. Iwasaki, IEEE Electron Device Lett., 
vol. 10, no. 2, pp. 64-66, 1989.  
[8] R.P. Vasquez and A. Madhukar, Appl. Phys. Lett., 
vol. 47, no. 9, pp. 998-1000, 1985.   
[9] H. Hwang, W. Ting, D.L. Kwong, and J. Lee, IEEE 
Electron Device Lett., vol. 12, no. 9, pp. 495-497, 
1991.  
[10] N. Yashiro, et. al., J. Appl. Phys., vol. 66, no. 8, pp. 
3909-3912,  1989.  
[11] Y. Nishioka, et. al., IEEE Electron Device Lett., 
vol. 10, no. 4, pp. 141-143, 1989.  
[12] J.G. Fossum and W. Zhang, IEEE Trans. Electron 
Devices, vol. 50, no. 4, pp. 1042-1049, 2003. 
[13] D. Zhang, et. al., in VLSI Symp. Tech. Dig., 2005, 
pp. 26-27.  
[14] P.R. Chidambaram, et. al., in VLSI Symp. Tech. 
Dig., 2004, pp.48-49,  
[15] T. Ghani, et. al., in IEDM Tech. Dig., Hillsboro, 
OR, 2003, pp.11.6.1-11.6.3... 
[16] K. Ota, et. al., in IEDM Tech. Dig., Hyogo, Japan, 
2002, pp. 27-30. 
[17] J. Welser, et. al., IEEE Electron Device Lett., 
vol.15, no. 3, pp. 100-102, 1994. 
[18] T. Vogelsang, and K.R. Hofmann, “Electron 
transport in strained Si layer on Si1-xGex 
substrate,” Appl. Phys. Lett., vol. 63, no. 2, pp. 
186-188, 1993. 
[19] C.Y. Lu, H.C. Lin, and T.Y. Huang, “Impacts of 
uniaxial compressive strain on dynamic negative 
bias temperature instability of p-channel 
MOSFETs,” Electrochem. Solid-State Lett., vol. 9, 
no. 4, pp. G138-140, 2006.  
[20] C.H. Liu, and T.M. Pan, IEEE Trans. Electron 
Devices, vol. 54, no. 7, pp. 1799-1803, 2007.  
[21] P. Su, and JJ-Y. Kuo, IEEE Electron Device Lett., 
vol, 28, no. 7, pp. 649-651, 2007.  
[22] S. Maeda, et. al., in VLSI Symp. Tech. Dig., 2004, 
pp. 102-103. 
[23] G. Giusi, et. al., IEEE Electron Device Lett., vol. 
27, no. 6, pp. 508-510, 2006.  
[24] C. Clayes, et. al., Solid State Electron., vol. 52, no. 
8, pp. 1115-1126, 2008.  
[25] E. S. Daniel, et. al., J. Vac. Sci. Technol. B, 
Microelectron. Process. Phenom., vol. 15, no. 4, 
pp. 1089–1096, 1997. 
[26] H. Watanabe, K. Fujita, and M. Ichkawa, Appl. 
Phys. Lett., vol. 72, no. 16, pp. 1987–1989, 1998. 
[27] M. Porti, et. al., J. Appl. Phys., vol. 91, no. 4, pp. 
2071-2079, 2002. 
[28] M. Porti, M. Nafria, and X. Aymerich, IEEE Trans. 
Electron Devices., vol. 50, no. 4, pp. 933-940, 
2003. 
[29] Y.L. Wu, S.T. Lin, and Chih-Pen Lee, IEEE Trans. 
Device Mater Rel., vol. 8, no. 2, pp. 933-940, 
2008. 
[30] M. Porti, M. Nafria, and X. Aymerich, IEEE Trans. 
Nanotechnolo., vol. 3, no. 1, pp. 55-60, 2004. 
[31] Y.L. Wu and S.T. Lin, IEEE Trans. Device Mater 
Rel., vol. 6, no. 1, pp. 75-80, 2006.  
[32] D.J. DiMaria and J.H. Stathis, Appl. Phys. Lett., 
vol. 71, no. 22, pp.3230-3231, 1997. 
[33] J.H. Stathis, J. Appl. Phys., vol. 86, no. 10, pp. 
5757-5766, 1999. 
[34] M. Depas, B. Vermeire, and M.M. Heyns, J. Appl. 
Phys., vol. 80, no. 1, pp. 382-387, 1996.  
[35] J.M.Gere and B.J. Goodno, Mechanics of 
Materials 7th Edition. Toronto: Cengage Learning, 
2009.  
[36] V. Zekeriya and T.P. Ma, IEEE Trans. Nucl. Sci. 
vol. 31, no. 6, pp. 1261-1266, 1984.    
 
Oxide Sample
Screw
Stainless Plate
Screw
Metal 
Rod
Metal 
Rod
Metal Strip
(a)
Metal 
Rod
Metal Rod
Oxide Sample
Adhesive Glue Stainless Plate
 
 6
1 10 100 1000 10000
0.0
0.2
0.4
0.6
0.8
1.0
1.2
β = 2.27
β = 0.79
β = 2.57
Time-to-Breakdown  (s) 
 
C
um
ul
at
iv
e 
 F
ai
lu
re
  l
n(
-ln
(1
-F
))
 
 
2 1,3
 
1 2 3
Si SiO2
(b) Tensile
Constant 
Voltage 
Stress
 
 
圖 5 沿著伸張形變氧化層樣品應力軸不同表面位置
施加奈米尺度定電壓應力的(a)典型的奈米尺度 I-t
曲線及(b)崩潰時間的累積失效分佈圖 
δ2  =  0.1 cm
h = 0.1cm
L = 2 cm
2 3
0.3 cm0.3 cm
1
δ1,3 = 0.07 cm
b (width) = 1 cm
(a)
d = 0.15 cm
Conductive 
Adhesive Glue
 
δ2 = 0.04 cmh = 0.1 cm
L = 2 cm
2 31
0.3 cm
δ1,3 = 0.021 cm
0.3 cm
b (width) = 1 cm
(b)
Conductive 
Adhesive Glue
 
圖 6 計算(a)壓縮形變及(b)伸張形變的氧化層樣品
中應力的實際尺寸及參數值  
5 6 7 8 9 10 11
10-13
10-12
10-11
10-10
10-9
10-8
10-7
Post-Irradiated
 
 
 
 
C
ur
re
nt
  (
A
)
VTip (V)
 
2 1, 3
(a) Compressive
 
1 2 3
Si
SiO2
 
0 2 4 6 8 10 12 14
0.0
0.2
0.4
0.6
0.8
1.0
Post-Irradiated
 
 
 
 
Breakdown Voltage  (V)
C
um
ul
at
iv
e 
 F
ai
lu
re
  l
n(
-ln
(1
-F
))
2
1, 3
(b) Compressive 
Ramped Voltage
Stress
 
1 2 3
Si
SiO2
 
 
圖 7 輻射後沿著壓縮形變氧化層樣品應力軸不同表
面位置施加奈米尺度斜坡電壓應力的(a)典型的奈
米尺度 I-V 曲線及(b)崩潰電壓的累積失效分佈圖 
5 6 7 8 9 10 11
10-13
10-12
10-11
10-10
10-9
10-8
10-7
Post-Irradiated
 
 
 
 
C
ur
re
nt
  (
A
)
VTip (V)
 
2 1, 3
(a) Tensile
 
1 2 3
Si SiO2
 
0 2 4 6 8 10 12 14
0.0
0.2
0.4
0.6
0.8
1.0
Post-Irradiated
Breakdown Voltage  (V)
 
 
 
 
C
um
ul
at
iv
e 
 F
ai
lu
re
  l
n(
-ln
(1
-F
))
2
1, 3
 
1 2 3
Si SiO2
(b) Tensile 
Ramped Voltage 
Stress
 
 
圖 8 輻射後沿著伸張形變氧化層樣品應力軸不同表
面位置施加奈米尺度斜坡電壓應力的(a)典型的奈
米尺度 I-V 曲線及(b)崩潰電壓的累積失效分佈圖 
 
0 100 200 300 400 500
10-14
10-13
10-12
10-11
10-10
10-9
10-8
10-7
 
Post-Irradiated
 
C
ur
re
nt
  (
A
)
Time  (s)
 
 
 
 
2
1, 3
(a) Compressive
1 2 3
Si
SiO2
 
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：   年   月   日 
一、參加會議經過 
固態及積體電路技術國際研討會(International Conference on Solid-State and Integrated-Circuit 
Technology, ICSICT)是大陸有關積體電路技術最重要的一個國際研討會，而今年的 ICSICT 2010 已是
第十屆了，依往例今年仍是由復旦大學主辦，從 11 月 1 日到 11 月 4 日在上海浦東的錦江湯城洲際
大飯店舉行。此次大會邀請到美國哈佛大學電機系的名教授 T.P. Ma 擔任大會主席，依據大會的資
料，這次投稿的論文共有 800 多篇，接受為口頭發表的論文為 24%，接受為海報論文的為 36%，而
另外有許多 invited talks，與會人數約近千人，是歷年來最盛大的一次。台灣方面，台大、清華、交
大、成大及中山均有相關學者被邀請於大會中發表論文。筆者於本次大會中有兩篇論文發表：一篇
是與本校應光系林錦正教授共同合作題為 Line Width Dependence on Glucose Detection Characteristics 
of Poly-silicon Wire (PSW) Sensors with a Surface Modified by Polydimethylsiloxane-treated Silica 
Nanoparticles (NPs) 的論文，由林教授口頭發表；另一篇亦是與林教授合作的論文，題為 The Influence 
of Mechanical Strain on the Nanoscale Electrical Characteristics of Thin Silicon Dioxide Film，則由筆者
本人親自口頭發表。以下為參與會議之經過: 
 
10/31 早上搭乘華航 09:00 由桃園機場直飛上海的 CI501 班機，於 10;40 準時降落上海浦東機場。兩岸
直航確實節省了不少旅途的時間，以前經過香港轉機至少要 3 ~ 4 個鐘頭才能抵達，現在只要不到 2 個
鐘頭，真的方便不少。經過海關及提領行李等程序，搭了兩趟地鐵於下午 13:20 抵達了下榻的旅館。
由於補助的經費有限，所以選擇了比較便宜的旅館，當然相對的離大會會場就比較遠。不過也還算舒
適。先梳洗並休息了一會兒，便到旅館外草草的解決了中餐，此時也已近下午 15:40 了，於是便先搭
計畫編號 NSC 99－2221－E－260－036  
計畫名稱 以傳導式原子力顯微鏡研究在機械應力作用下之薄閘極氧化層奈米尺度之行為 
出國人員
姓名 吳幼麟 
服務機構
及職稱 國立暨南國際大學電機工程學系 
會議時間 99年 11月 1日至 99 年 11 月 4 日 會議地點 中國大陸上海 
會議名稱 
(中文)固態及積體電路技術國際研討會 
(英文) International Conference on Solid-State and Integrated-Circuit 
Technology, ICSICT 
發表論文
題目 
(中文) 機械應力對薄二氧化矽薄膜奈米電特性的影響 
(英文)The Influence of Mechanical Strain on the Nanoscale Electrical 
Characteristics of Thin Silicon Dioxide Film 
  
圖一、 大會開幕式舉行情形 
 
11/3 今日的議程仍是從早上 08:30 開始，大會也是先安排了兩場的 Keynote Speeches。一場是談
Technologies for Embedded Processors and Applications for Intelligent Control，個人較不感興趣。另一場
由義大利 Numonyyx 的 Dr. R. Bez 談 Overview of Advanced Non-Volatile Memory Technology，他將整個
Non-Volatile Memory 的過去與現在做了很詳盡的介紹，收獲不少。接著從 10:15 開始為第二天口頭論
文的發表，依舊是同一時刻有 8 個 parallel sessions 在進行，而不同 session 都有著精彩的演講，但筆者
決定先選擇 Unconventional and Nano-electronics 的 session S38 去聽，因為這個 session 的前兩場演講主
要在談 graphene transistors 及 graphene nanostructures，這是一個新近崛起的領域，主要是因為 graphene
這個材料的理論載子(電子及電洞)移動率可以高達 200000cm2/v.s，這兩場演講都是由 UCLA 的 X. Duan
教授所講，由他的演講筆者瞭解到將 graphene 實際應用到電晶體上仍有一段距離，主要的問題在
graphene 為 zero bandgap，所以做出來的電晶體之 on/off ratio 會是一個極大的挑戰。同一 session 的第
三場演講也讓筆者感興趣，那是由日本東京工業大學 Y. Majima 教授所講的 Single-electron Transistors 
Fabricated by Electroless Plated Nanogap Electrodes and Chemisorbed Au Nanoprticles，他們以無電鍍的方
式來縮小 nanogap 電極間的間隙，並以 Chemisorbed 的奈米金粒當做 island 形成的單電子電晶體竟可以
在室溫下得到單電子電晶體的特性不得不佩服日本人的創意。上午其它的演講就並無其它新意了。用
完大會提供的中餐後，繼續趕場聽下午的場次，S39 14:00 有一場也是與 graphene transistor 有關的演講，
是由德國 Technische Universitat Ilmenau 的 F. Schwierz 教授講的 Grpahene Transistors- A New Contender 
for Future Electronics，Schwierz 教授認為大家對 gaphene 材料有一點過度預估，不過拿來做研究還是不
錯的。另外，下午在電阻記憶體方面也有幾場不錯的演講，例如：S36 14:30 中國科學院的 Multilevel 
Storage Characteristics in ZrO2-ReRAM Brought about by Ideal Current Limiter 及 15:00 的 Bistable 
Resistance Switching of Cu/Cu:HfO2/Pt for Nonvolatile Memory Application。同樣的，18:00 開始為海報論
文時間，今天比較多的論文為電路設計方面的，元件部份比較有趣的則有北京大學的 Pulse Voltage 
Dependent Resistive Switching Behaviors of HfO2-based RRAM, 中國科學院的 DNA Sequencing with 
Nanopore-embedded Bilayer-graphene nanoelectrodes 等。大會於 19:00 開始晚餐，餐後即返回旅館休息。 
 
11/4 今日的議程仍是從早上 08:30 開始，大會也是先安排了兩場的 Keynote Speeches。由於這兩場
Keynote Speeches 屬於電路設計領域，所以筆者決定晚一點到會場，而是先在旅館準備下午的演講
稿。大約 10:00 左右筆者才抵達會場，去聽 S41 10:15 由日本東京大學 S. Takagi 教授講的 Advanced 
Non-Si Channel CMOS Technologies on Si Platform，很有趣的是他們能夠長出很好品質的 Ge layer 來
做為 CMOS 的 channel layer。接下來，筆者專注於 S62 的 session 中幾場 invited 演講，包括了 10:45
美國南加大C. Zhou教授講的Carbon Nanotube Nanoelectronics and Macroelectronics, 11:15 IBM Dr. W. 
 三、考察參觀活動(無是項活動者略) 
    無 
四、建議 
    無 
五、攜回資料名稱及內容 
1. 2010 10th IEEE International Conference on Solid-State and Integrated 
Circuit Technology Proceedings (Part 3 of 3) 紙本一本 
2. 2010 10th IEEE International Conference on Solid-State and Integrated 
Circuit Technology Proceedings 光碟一張 
六、其他 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/06
國科會補助計畫
計畫名稱: 以傳導式原子力顯微鏡研究在機械應力作用下之薄閘極氧化層奈米尺度之行為
計畫主持人: 吳幼麟
計畫編號: 99-2221-E-260-036- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
另培育大學部專題生 1人 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
