# Explicação

Este módulo vai gerar um _warning_ na maioria nas feramentas, pois apresenta uma saída constante 1 (VCC). 

A sintaxe `1'b1`, usada na resposta, possui três partes:
- O número de bits total; 
- A base usada para descrevê-los;
- Os valores dos bits na base escolhida. 

Veja mais detalhes sobre [formatos numéricos em Verilog](https://verilogguide.readthedocs.io/en/latest/verilog/datatype.html#number-representation).
