Classic Timing Analyzer report for DS
Tue May 10 16:46:58 2016
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                        ;
+------------------------------+-------+---------------+----------------------------------+---------------+---------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From          ; To            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------+---------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.093 ns                         ; reset         ; tmpplus[0]    ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.626 ns                         ; diout[6]~reg0 ; diout[6]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.203 ns                        ; reset         ; count2[1]     ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 162.34 MHz ( period = 6.160 ns ) ; tmpplus[3]    ; diout[3]~reg0 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;               ;               ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------+---------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270T144C5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                              ;
+-------+------------------------------------------------+------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From       ; To            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 162.34 MHz ( period = 6.160 ns )               ; tmpplus[3] ; diout[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.451 ns                ;
; N/A   ; 162.36 MHz ( period = 6.159 ns )               ; tmpplus[3] ; diout[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.450 ns                ;
; N/A   ; 165.21 MHz ( period = 6.053 ns )               ; tmpplus[2] ; diout[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.344 ns                ;
; N/A   ; 165.23 MHz ( period = 6.052 ns )               ; tmpplus[2] ; diout[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.343 ns                ;
; N/A   ; 168.52 MHz ( period = 5.934 ns )               ; tmp[0]     ; cat_tmp[5]    ; clk        ; clk      ; None                        ; None                      ; 5.225 ns                ;
; N/A   ; 168.80 MHz ( period = 5.924 ns )               ; tmp[0]     ; count2[4]     ; clk        ; clk      ; None                        ; None                      ; 5.215 ns                ;
; N/A   ; 171.03 MHz ( period = 5.847 ns )               ; tmpplus[0] ; diout[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.138 ns                ;
; N/A   ; 171.06 MHz ( period = 5.846 ns )               ; tmpplus[0] ; diout[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.137 ns                ;
; N/A   ; 172.38 MHz ( period = 5.801 ns )               ; tmp[0]     ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 5.092 ns                ;
; N/A   ; 176.12 MHz ( period = 5.678 ns )               ; tmp[0]     ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.969 ns                ;
; N/A   ; 177.68 MHz ( period = 5.628 ns )               ; count2[1]  ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 4.919 ns                ;
; N/A   ; 177.71 MHz ( period = 5.627 ns )               ; count2[1]  ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 4.918 ns                ;
; N/A   ; 177.81 MHz ( period = 5.624 ns )               ; count2[1]  ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 4.915 ns                ;
; N/A   ; 178.13 MHz ( period = 5.614 ns )               ; count2[0]  ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 4.905 ns                ;
; N/A   ; 178.16 MHz ( period = 5.613 ns )               ; count2[0]  ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 4.904 ns                ;
; N/A   ; 178.25 MHz ( period = 5.610 ns )               ; count2[0]  ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 4.901 ns                ;
; N/A   ; 180.02 MHz ( period = 5.555 ns )               ; tmp[0]     ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.846 ns                ;
; N/A   ; 181.29 MHz ( period = 5.516 ns )               ; tmpplus[1] ; diout[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.807 ns                ;
; N/A   ; 181.32 MHz ( period = 5.515 ns )               ; tmpplus[1] ; diout[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.806 ns                ;
; N/A   ; 183.35 MHz ( period = 5.454 ns )               ; count2[3]  ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 4.745 ns                ;
; N/A   ; 183.39 MHz ( period = 5.453 ns )               ; count2[3]  ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 4.744 ns                ;
; N/A   ; 183.49 MHz ( period = 5.450 ns )               ; count2[3]  ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 4.741 ns                ;
; N/A   ; 184.67 MHz ( period = 5.415 ns )               ; tmp[1]     ; cat_tmp[5]    ; clk        ; clk      ; None                        ; None                      ; 4.706 ns                ;
; N/A   ; 185.01 MHz ( period = 5.405 ns )               ; tmp[1]     ; count2[4]     ; clk        ; clk      ; None                        ; None                      ; 4.696 ns                ;
; N/A   ; 185.91 MHz ( period = 5.379 ns )               ; tmp[2]     ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 4.670 ns                ;
; N/A   ; 186.57 MHz ( period = 5.360 ns )               ; tmp[1]     ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 4.651 ns                ;
; N/A   ; 188.82 MHz ( period = 5.296 ns )               ; count2[4]  ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 4.587 ns                ;
; N/A   ; 188.86 MHz ( period = 5.295 ns )               ; count2[4]  ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 4.586 ns                ;
; N/A   ; 188.96 MHz ( period = 5.292 ns )               ; count2[4]  ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 4.583 ns                ;
; N/A   ; 189.07 MHz ( period = 5.289 ns )               ; tmp[0]     ; cat_tmp[4]    ; clk        ; clk      ; None                        ; None                      ; 4.580 ns                ;
; N/A   ; 189.11 MHz ( period = 5.288 ns )               ; tmp[0]     ; cat_tmp[0]    ; clk        ; clk      ; None                        ; None                      ; 4.579 ns                ;
; N/A   ; 189.25 MHz ( period = 5.284 ns )               ; tmp[0]     ; cat_tmp[3]    ; clk        ; clk      ; None                        ; None                      ; 4.575 ns                ;
; N/A   ; 189.29 MHz ( period = 5.283 ns )               ; tmp[0]     ; cat_tmp[2]    ; clk        ; clk      ; None                        ; None                      ; 4.574 ns                ;
; N/A   ; 189.32 MHz ( period = 5.282 ns )               ; tmp[0]     ; cat_tmp[1]    ; clk        ; clk      ; None                        ; None                      ; 4.573 ns                ;
; N/A   ; 189.32 MHz ( period = 5.282 ns )               ; tmp[1]     ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.573 ns                ;
; N/A   ; 190.95 MHz ( period = 5.237 ns )               ; tmp[1]     ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 4.528 ns                ;
; N/A   ; 191.39 MHz ( period = 5.225 ns )               ; tmpplus[2] ; diout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.516 ns                ;
; N/A   ; 191.53 MHz ( period = 5.221 ns )               ; tmpplus[2] ; diout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.512 ns                ;
; N/A   ; 191.61 MHz ( period = 5.219 ns )               ; tmpplus[2] ; diout[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.510 ns                ;
; N/A   ; 192.27 MHz ( period = 5.201 ns )               ; tmp[2]     ; cat_tmp[5]    ; clk        ; clk      ; None                        ; None                      ; 4.492 ns                ;
; N/A   ; 192.64 MHz ( period = 5.191 ns )               ; tmp[2]     ; count2[4]     ; clk        ; clk      ; None                        ; None                      ; 4.482 ns                ;
; N/A   ; 193.84 MHz ( period = 5.159 ns )               ; tmp[1]     ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.450 ns                ;
; N/A   ; 194.33 MHz ( period = 5.146 ns )               ; count2[1]  ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.437 ns                ;
; N/A   ; 194.33 MHz ( period = 5.146 ns )               ; count2[1]  ; count2[4]     ; clk        ; clk      ; None                        ; None                      ; 4.437 ns                ;
; N/A   ; 194.33 MHz ( period = 5.146 ns )               ; count2[1]  ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.437 ns                ;
; N/A   ; 194.33 MHz ( period = 5.146 ns )               ; count2[1]  ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 4.437 ns                ;
; N/A   ; 194.33 MHz ( period = 5.146 ns )               ; count2[1]  ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.437 ns                ;
; N/A   ; 194.74 MHz ( period = 5.135 ns )               ; count2[2]  ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 4.426 ns                ;
; N/A   ; 194.78 MHz ( period = 5.134 ns )               ; count2[2]  ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 4.425 ns                ;
; N/A   ; 194.86 MHz ( period = 5.132 ns )               ; count2[0]  ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.423 ns                ;
; N/A   ; 194.86 MHz ( period = 5.132 ns )               ; count2[0]  ; count2[4]     ; clk        ; clk      ; None                        ; None                      ; 4.423 ns                ;
; N/A   ; 194.86 MHz ( period = 5.132 ns )               ; count2[0]  ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.423 ns                ;
; N/A   ; 194.86 MHz ( period = 5.132 ns )               ; count2[0]  ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 4.423 ns                ;
; N/A   ; 194.86 MHz ( period = 5.132 ns )               ; count2[0]  ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.423 ns                ;
; N/A   ; 194.89 MHz ( period = 5.131 ns )               ; count2[2]  ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 4.422 ns                ;
; N/A   ; 197.32 MHz ( period = 5.068 ns )               ; tmp[2]     ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A   ; 197.59 MHz ( period = 5.061 ns )               ; tmpplus[1] ; diout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.352 ns                ;
; N/A   ; 197.67 MHz ( period = 5.059 ns )               ; tmpplus[1] ; diout[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.350 ns                ;
; N/A   ; 197.75 MHz ( period = 5.057 ns )               ; tmpplus[1] ; diout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.348 ns                ;
; N/A   ; 198.57 MHz ( period = 5.036 ns )               ; tmp[1]     ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.327 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; count2[3]  ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; count2[3]  ; count2[4]     ; clk        ; clk      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; count2[3]  ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; count2[3]  ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; count2[3]  ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 202.22 MHz ( period = 4.945 ns )               ; tmp[2]     ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.236 ns                ;
; N/A   ; 202.51 MHz ( period = 4.938 ns )               ; tmpplus[0] ; diout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.229 ns                ;
; N/A   ; 202.55 MHz ( period = 4.937 ns )               ; tmpplus[0] ; diout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.228 ns                ;
; N/A   ; 202.59 MHz ( period = 4.936 ns )               ; tmpplus[0] ; diout[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.227 ns                ;
; N/A   ; 206.06 MHz ( period = 4.853 ns )               ; tmpplus[1] ; diout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.144 ns                ;
; N/A   ; 207.38 MHz ( period = 4.822 ns )               ; tmp[2]     ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.113 ns                ;
; N/A   ; 207.73 MHz ( period = 4.814 ns )               ; count2[4]  ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.105 ns                ;
; N/A   ; 207.73 MHz ( period = 4.814 ns )               ; count2[4]  ; count2[4]     ; clk        ; clk      ; None                        ; None                      ; 4.105 ns                ;
; N/A   ; 207.73 MHz ( period = 4.814 ns )               ; count2[4]  ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.105 ns                ;
; N/A   ; 207.73 MHz ( period = 4.814 ns )               ; count2[4]  ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 4.105 ns                ;
; N/A   ; 207.73 MHz ( period = 4.814 ns )               ; count2[4]  ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.105 ns                ;
; N/A   ; 212.40 MHz ( period = 4.708 ns )               ; tmp[0]     ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 3.999 ns                ;
; N/A   ; 214.92 MHz ( period = 4.653 ns )               ; count2[2]  ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 3.944 ns                ;
; N/A   ; 214.92 MHz ( period = 4.653 ns )               ; count2[2]  ; count2[4]     ; clk        ; clk      ; None                        ; None                      ; 3.944 ns                ;
; N/A   ; 214.92 MHz ( period = 4.653 ns )               ; count2[2]  ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 3.944 ns                ;
; N/A   ; 214.92 MHz ( period = 4.653 ns )               ; count2[2]  ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 3.944 ns                ;
; N/A   ; 214.92 MHz ( period = 4.653 ns )               ; count2[2]  ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 3.944 ns                ;
; N/A   ; 215.56 MHz ( period = 4.639 ns )               ; tmpplus[2] ; diout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.930 ns                ;
; N/A   ; 220.41 MHz ( period = 4.537 ns )               ; tmpplus[3] ; diout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.828 ns                ;
; N/A   ; 220.56 MHz ( period = 4.534 ns )               ; tmpplus[3] ; diout[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.825 ns                ;
; N/A   ; 220.60 MHz ( period = 4.533 ns )               ; tmpplus[3] ; diout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.824 ns                ;
; N/A   ; 220.95 MHz ( period = 4.526 ns )               ; tmp[1]     ; cat_tmp[2]    ; clk        ; clk      ; None                        ; None                      ; 3.817 ns                ;
; N/A   ; 220.99 MHz ( period = 4.525 ns )               ; tmp[1]     ; cat_tmp[1]    ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A   ; 221.29 MHz ( period = 4.519 ns )               ; tmp[1]     ; cat_tmp[3]    ; clk        ; clk      ; None                        ; None                      ; 3.810 ns                ;
; N/A   ; 221.43 MHz ( period = 4.516 ns )               ; tmp[1]     ; cat_tmp[0]    ; clk        ; clk      ; None                        ; None                      ; 3.807 ns                ;
; N/A   ; 221.43 MHz ( period = 4.516 ns )               ; tmp[1]     ; cat_tmp[4]    ; clk        ; clk      ; None                        ; None                      ; 3.807 ns                ;
; N/A   ; 226.09 MHz ( period = 4.423 ns )               ; tmp[2]     ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 3.714 ns                ;
; N/A   ; 227.79 MHz ( period = 4.390 ns )               ; tmp[1]     ; tmpplus[1]    ; clk        ; clk      ; None                        ; None                      ; 3.681 ns                ;
; N/A   ; 238.72 MHz ( period = 4.189 ns )               ; tmp[1]     ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 3.480 ns                ;
; N/A   ; 244.92 MHz ( period = 4.083 ns )               ; count[0]   ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 3.374 ns                ;
; N/A   ; 251.57 MHz ( period = 3.975 ns )               ; tmp[2]     ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 3.266 ns                ;
; N/A   ; 252.53 MHz ( period = 3.960 ns )               ; count[1]   ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 3.251 ns                ;
; N/A   ; 252.53 MHz ( period = 3.960 ns )               ; count[0]   ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 3.251 ns                ;
; N/A   ; 258.13 MHz ( period = 3.874 ns )               ; tmp[2]     ; cat_tmp[2]    ; clk        ; clk      ; None                        ; None                      ; 3.165 ns                ;
; N/A   ; 258.26 MHz ( period = 3.872 ns )               ; tmp[2]     ; cat_tmp[1]    ; clk        ; clk      ; None                        ; None                      ; 3.163 ns                ;
; N/A   ; 258.60 MHz ( period = 3.867 ns )               ; tmp[2]     ; cat_tmp[4]    ; clk        ; clk      ; None                        ; None                      ; 3.158 ns                ;
; N/A   ; 258.67 MHz ( period = 3.866 ns )               ; tmp[2]     ; cat_tmp[0]    ; clk        ; clk      ; None                        ; None                      ; 3.157 ns                ;
; N/A   ; 258.67 MHz ( period = 3.866 ns )               ; tmp[2]     ; cat_tmp[3]    ; clk        ; clk      ; None                        ; None                      ; 3.157 ns                ;
; N/A   ; 260.62 MHz ( period = 3.837 ns )               ; count[0]   ; tmpplus[1]    ; clk        ; clk      ; None                        ; None                      ; 3.128 ns                ;
; N/A   ; 260.62 MHz ( period = 3.837 ns )               ; count[1]   ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 3.128 ns                ;
; N/A   ; 263.71 MHz ( period = 3.792 ns )               ; tmp[0]     ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 3.083 ns                ;
; N/A   ; 264.41 MHz ( period = 3.782 ns )               ; tmpplus[2] ; diout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.073 ns                ;
; N/A   ; 272.55 MHz ( period = 3.669 ns )               ; tmp[0]     ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 2.960 ns                ;
; N/A   ; 274.35 MHz ( period = 3.645 ns )               ; tmpplus[0] ; diout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.936 ns                ;
; N/A   ; 278.32 MHz ( period = 3.593 ns )               ; tmp[2]     ; tmp[2]        ; clk        ; clk      ; None                        ; None                      ; 2.884 ns                ;
; N/A   ; 278.40 MHz ( period = 3.592 ns )               ; tmp[2]     ; tmp[1]        ; clk        ; clk      ; None                        ; None                      ; 2.883 ns                ;
; N/A   ; 279.10 MHz ( period = 3.583 ns )               ; count[2]   ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 2.874 ns                ;
; N/A   ; 282.01 MHz ( period = 3.546 ns )               ; tmp[0]     ; tmpplus[1]    ; clk        ; clk      ; None                        ; None                      ; 2.837 ns                ;
; N/A   ; 302.57 MHz ( period = 3.305 ns )               ; tmp[0]     ; tmp[1]        ; clk        ; clk      ; None                        ; None                      ; 2.596 ns                ;
; N/A   ; 302.94 MHz ( period = 3.301 ns )               ; tmp[0]     ; tmp[2]        ; clk        ; clk      ; None                        ; None                      ; 2.592 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmpplus[3] ; diout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.480 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmpplus[1] ; diout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.364 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[1]   ; tmpplus[1]    ; clk        ; clk      ; None                        ; None                      ; 2.172 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[0]   ; tmpplus[0]    ; clk        ; clk      ; None                        ; None                      ; 2.172 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[1]   ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 2.167 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[1]   ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 2.163 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[1]   ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 2.162 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[2]   ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 2.027 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[2]   ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 2.027 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[2]   ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 2.027 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[2]   ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 2.023 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; tmp[2]        ; clk        ; clk      ; None                        ; None                      ; 2.013 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; tmp[1]        ; clk        ; clk      ; None                        ; None                      ; 2.004 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[0]     ; tmpplus[0]    ; clk        ; clk      ; None                        ; None                      ; 1.990 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[0]   ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 1.840 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[0]   ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 1.833 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[0]   ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 1.830 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[0]     ; tmp[0]        ; clk        ; clk      ; None                        ; None                      ; 1.771 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; cat_tmp[0] ; cat[0]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.487 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; cat_tmp[4] ; cat[4]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.237 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; cat_tmp[2] ; cat[2]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.233 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; cat_tmp[3] ; cat[3]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.231 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; cat_tmp[1] ; cat[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.230 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; cat_tmp[5] ; cat[5]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.221 ns                ;
+-------+------------------------------------------------+------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------+
; tsu                                                                  ;
+-------+--------------+------------+-------+---------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To            ; To Clock ;
+-------+--------------+------------+-------+---------------+----------+
; N/A   ; None         ; 3.093 ns   ; reset ; tmpplus[3]    ; clk      ;
; N/A   ; None         ; 3.093 ns   ; reset ; tmpplus[1]    ; clk      ;
; N/A   ; None         ; 3.093 ns   ; reset ; tmpplus[2]    ; clk      ;
; N/A   ; None         ; 3.093 ns   ; reset ; diout[1]~reg0 ; clk      ;
; N/A   ; None         ; 3.093 ns   ; reset ; tmpplus[0]    ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat[0]~reg0   ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat_tmp[0]    ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat[1]~reg0   ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat_tmp[1]    ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat[2]~reg0   ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat_tmp[2]    ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat[3]~reg0   ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat_tmp[3]    ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat[4]~reg0   ; clk      ;
; N/A   ; None         ; 2.805 ns   ; reset ; cat_tmp[4]    ; clk      ;
; N/A   ; None         ; 2.790 ns   ; reset ; diout[0]~reg0 ; clk      ;
; N/A   ; None         ; 2.790 ns   ; reset ; diout[2]~reg0 ; clk      ;
; N/A   ; None         ; 2.790 ns   ; reset ; diout[4]~reg0 ; clk      ;
; N/A   ; None         ; 2.790 ns   ; reset ; diout[5]~reg0 ; clk      ;
; N/A   ; None         ; 2.775 ns   ; reset ; diout[3]~reg0 ; clk      ;
; N/A   ; None         ; 2.775 ns   ; reset ; diout[6]~reg0 ; clk      ;
; N/A   ; None         ; 2.771 ns   ; reset ; cat[5]~reg0   ; clk      ;
; N/A   ; None         ; 2.771 ns   ; reset ; cat_tmp[5]    ; clk      ;
; N/A   ; None         ; 2.757 ns   ; reset ; count2[3]     ; clk      ;
; N/A   ; None         ; 2.757 ns   ; reset ; count2[4]     ; clk      ;
; N/A   ; None         ; 2.757 ns   ; reset ; count2[2]     ; clk      ;
; N/A   ; None         ; 2.757 ns   ; reset ; count2[0]     ; clk      ;
; N/A   ; None         ; 2.757 ns   ; reset ; count2[1]     ; clk      ;
+-------+--------------+------------+-------+---------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+---------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From          ; To       ; From Clock ;
+-------+--------------+------------+---------------+----------+------------+
; N/A   ; None         ; 9.626 ns   ; diout[6]~reg0 ; diout[6] ; clk        ;
; N/A   ; None         ; 9.208 ns   ; diout[5]~reg0 ; diout[5] ; clk        ;
; N/A   ; None         ; 9.163 ns   ; diout[0]~reg0 ; diout[0] ; clk        ;
; N/A   ; None         ; 8.630 ns   ; diout[4]~reg0 ; diout[4] ; clk        ;
; N/A   ; None         ; 8.615 ns   ; cat[4]~reg0   ; cat[4]   ; clk        ;
; N/A   ; None         ; 8.572 ns   ; cat[1]~reg0   ; cat[1]   ; clk        ;
; N/A   ; None         ; 8.535 ns   ; diout[2]~reg0 ; diout[2] ; clk        ;
; N/A   ; None         ; 8.508 ns   ; diout[1]~reg0 ; diout[1] ; clk        ;
; N/A   ; None         ; 8.443 ns   ; cat[5]~reg0   ; cat[5]   ; clk        ;
; N/A   ; None         ; 7.295 ns   ; cat[3]~reg0   ; cat[3]   ; clk        ;
; N/A   ; None         ; 7.295 ns   ; cat[0]~reg0   ; cat[0]   ; clk        ;
; N/A   ; None         ; 7.291 ns   ; diout[3]~reg0 ; diout[3] ; clk        ;
; N/A   ; None         ; 7.290 ns   ; cat[2]~reg0   ; cat[2]   ; clk        ;
+-------+--------------+------------+---------------+----------+------------+


+----------------------------------------------------------------------------+
; th                                                                         ;
+---------------+-------------+-----------+-------+---------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To            ; To Clock ;
+---------------+-------------+-----------+-------+---------------+----------+
; N/A           ; None        ; -2.203 ns ; reset ; count2[3]     ; clk      ;
; N/A           ; None        ; -2.203 ns ; reset ; count2[4]     ; clk      ;
; N/A           ; None        ; -2.203 ns ; reset ; count2[2]     ; clk      ;
; N/A           ; None        ; -2.203 ns ; reset ; count2[0]     ; clk      ;
; N/A           ; None        ; -2.203 ns ; reset ; count2[1]     ; clk      ;
; N/A           ; None        ; -2.217 ns ; reset ; cat[5]~reg0   ; clk      ;
; N/A           ; None        ; -2.217 ns ; reset ; cat_tmp[5]    ; clk      ;
; N/A           ; None        ; -2.221 ns ; reset ; diout[3]~reg0 ; clk      ;
; N/A           ; None        ; -2.221 ns ; reset ; diout[6]~reg0 ; clk      ;
; N/A           ; None        ; -2.236 ns ; reset ; diout[0]~reg0 ; clk      ;
; N/A           ; None        ; -2.236 ns ; reset ; diout[2]~reg0 ; clk      ;
; N/A           ; None        ; -2.236 ns ; reset ; diout[4]~reg0 ; clk      ;
; N/A           ; None        ; -2.236 ns ; reset ; diout[5]~reg0 ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat[0]~reg0   ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat_tmp[0]    ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat[1]~reg0   ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat_tmp[1]    ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat[2]~reg0   ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat_tmp[2]    ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat[3]~reg0   ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat_tmp[3]    ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat[4]~reg0   ; clk      ;
; N/A           ; None        ; -2.251 ns ; reset ; cat_tmp[4]    ; clk      ;
; N/A           ; None        ; -2.539 ns ; reset ; tmpplus[3]    ; clk      ;
; N/A           ; None        ; -2.539 ns ; reset ; tmpplus[1]    ; clk      ;
; N/A           ; None        ; -2.539 ns ; reset ; tmpplus[2]    ; clk      ;
; N/A           ; None        ; -2.539 ns ; reset ; diout[1]~reg0 ; clk      ;
; N/A           ; None        ; -2.539 ns ; reset ; tmpplus[0]    ; clk      ;
+---------------+-------------+-----------+-------+---------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue May 10 16:46:58 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off DS -c DS
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 162.34 MHz between source register "tmpplus[3]" and destination register "diout[3]~reg0" (period= 6.16 ns)
    Info: + Longest register to register delay is 5.451 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X13_Y6_N3; Fanout = 5; REG Node = 'tmpplus[3]'
        Info: 2: + IC(0.877 ns) + CELL(0.914 ns) = 1.791 ns; Loc. = LC_X13_Y6_N8; Fanout = 2; COMB Node = 'Mux0~4'
        Info: 3: + IC(3.069 ns) + CELL(0.591 ns) = 5.451 ns; Loc. = LC_X6_Y10_N0; Fanout = 1; REG Node = 'diout[3]~reg0'
        Info: Total cell delay = 1.505 ns ( 27.61 % )
        Info: Total interconnect delay = 3.946 ns ( 72.39 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 34; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X6_Y10_N0; Fanout = 1; REG Node = 'diout[3]~reg0'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 34; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X13_Y6_N3; Fanout = 5; REG Node = 'tmpplus[3]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tsu for register "tmpplus[3]" (data pin = "reset", clock pin = "clk") is 3.093 ns
    Info: + Longest pin to register delay is 6.579 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_20; Fanout = 34; PIN Node = 'reset'
        Info: 2: + IC(4.173 ns) + CELL(1.243 ns) = 6.579 ns; Loc. = LC_X13_Y6_N3; Fanout = 5; REG Node = 'tmpplus[3]'
        Info: Total cell delay = 2.406 ns ( 36.57 % )
        Info: Total interconnect delay = 4.173 ns ( 63.43 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 34; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X13_Y6_N3; Fanout = 5; REG Node = 'tmpplus[3]'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
Info: tco from clock "clk" to destination pin "diout[6]" through register "diout[6]~reg0" is 9.626 ns
    Info: + Longest clock path from clock "clk" to source register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 34; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X6_Y10_N2; Fanout = 1; REG Node = 'diout[6]~reg0'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 5.431 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y10_N2; Fanout = 1; REG Node = 'diout[6]~reg0'
        Info: 2: + IC(3.109 ns) + CELL(2.322 ns) = 5.431 ns; Loc. = PIN_6; Fanout = 0; PIN Node = 'diout[6]'
        Info: Total cell delay = 2.322 ns ( 42.75 % )
        Info: Total interconnect delay = 3.109 ns ( 57.25 % )
Info: th for register "count2[3]" (data pin = "reset", clock pin = "clk") is -2.203 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 34; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X8_Y6_N8; Fanout = 4; REG Node = 'count2[3]'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 6.243 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_20; Fanout = 34; PIN Node = 'reset'
        Info: 2: + IC(3.837 ns) + CELL(1.243 ns) = 6.243 ns; Loc. = LC_X8_Y6_N8; Fanout = 4; REG Node = 'count2[3]'
        Info: Total cell delay = 2.406 ns ( 38.54 % )
        Info: Total interconnect delay = 3.837 ns ( 61.46 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 210 megabytes
    Info: Processing ended: Tue May 10 16:46:58 2016
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


