### 模块
端口：声明输入输出口
**I/O格式：**
输入口：
```verilog
input [位宽-1:0] name;
```
输出口：
```verilog
output [位宽-1:0] name;
```
输入输出口
```verilog
inout [位宽-1:0] name;
```
