Fitter report for M3
Thu May 29 22:21:27 2014
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Thu May 29 22:21:27 2014         ;
; Quartus II 64-Bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; M3                                            ;
; Top-level Entity Name              ; M3                                            ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C8F256C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 1,692 / 8,256 ( 20 % )                        ;
;     Total combinational functions  ; 1,606 / 8,256 ( 19 % )                        ;
;     Dedicated logic registers      ; 423 / 8,256 ( 5 % )                           ;
; Total registers                    ; 423                                           ;
; Total pins                         ; 179 / 182 ( 98 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                                ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8F256C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2214 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2214 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2212    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ykm630.SOEE2/Downloads/Lab4(modified)/Lab4/SM3_M3_FPGA/M3.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,692 / 8,256 ( 20 % ) ;
;     -- Combinational with no register       ; 1269                   ;
;     -- Register only                        ; 86                     ;
;     -- Combinational with a register        ; 337                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 496                    ;
;     -- 3 input functions                    ; 344                    ;
;     -- <=2 input functions                  ; 766                    ;
;     -- Register only                        ; 86                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1136                   ;
;     -- arithmetic mode                      ; 470                    ;
;                                             ;                        ;
; Total registers*                            ; 423 / 8,778 ( 5 % )    ;
;     -- Dedicated logic registers            ; 423 / 8,256 ( 5 % )    ;
;     -- I/O registers                        ; 0 / 522 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 140 / 516 ( 27 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 179 / 182 ( 98 % )     ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )        ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 36 ( 0 % )         ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 4 / 8 ( 50 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 4% / 3% / 4%           ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 12%         ;
; Maximum fan-out                             ; 306                    ;
; Highest non-global fan-out                  ; 147                    ;
; Total fan-out                               ; 6149                   ;
; Average fan-out                             ; 2.73                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1692 / 8256 ( 20 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 1269                 ; 0                              ;
;     -- Register only                        ; 86                   ; 0                              ;
;     -- Combinational with a register        ; 337                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 496                  ; 0                              ;
;     -- 3 input functions                    ; 344                  ; 0                              ;
;     -- <=2 input functions                  ; 766                  ; 0                              ;
;     -- Register only                        ; 86                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1136                 ; 0                              ;
;     -- arithmetic mode                      ; 470                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 423                  ; 0                              ;
;     -- Dedicated logic registers            ; 423 / 8256 ( 5 % )   ; 0 / 8256 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 140 / 516 ( 27 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 179                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6149                 ; 0                              ;
;     -- Registered Connections               ; 1149                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 71                   ; 0                              ;
;     -- Output Ports                         ; 76                   ; 0                              ;
;     -- Bidir Ports                          ; 32                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                          ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CPLD_0        ; T14   ; 4        ; 32           ; 0            ; 3           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CPLD_1        ; N16   ; 3        ; 34           ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CPLD_8        ; D1    ; 1        ; 0            ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; FPGA_CLK      ; H2    ; 1        ; 0            ; 9            ; 0           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; GPJ1_5        ; K6    ; 4        ; 7            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_0        ; P1    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_1        ; N6    ; 4        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_2        ; D4    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_3        ; N3    ; 1        ; 0            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; GPJ4_4        ; R14   ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; M_nRESET      ; M4    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_AD_CS     ; J2    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DA_CS     ; H1    ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DIN       ; L2    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_DOUT      ; P6    ; 4        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SPI_SCLK      ; R6    ; 4        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_A        ; L3    ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_B        ; M3    ; 1        ; 0            ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nA       ; J16   ; 3        ; 34           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; STEP_nB       ; F5    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XCLKOUT       ; K5    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XEINT8        ; J6    ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; XM0OEN        ; J15   ; 3        ; 34           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0WEN        ; H16   ; 3        ; 34           ; 10           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[0]   ; C14   ; 3        ; 34           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[10]  ; E16   ; 3        ; 34           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[11]  ; F13   ; 3        ; 34           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[12]  ; F14   ; 3        ; 34           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[13]  ; F15   ; 3        ; 34           ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[14]  ; F16   ; 3        ; 34           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[15]  ; G12   ; 3        ; 34           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[16]  ; G13   ; 3        ; 34           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[17]  ; G15   ; 3        ; 34           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[18]  ; G16   ; 3        ; 34           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[19]  ; H11   ; 3        ; 34           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[1]   ; C15   ; 3        ; 34           ; 15           ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[20]  ; H12   ; 3        ; 34           ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[2]   ; C16   ; 3        ; 34           ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[3]   ; D13   ; 3        ; 34           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[4]   ; D14   ; 3        ; 34           ; 17           ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[5]   ; D15   ; 3        ; 34           ; 14           ; 3           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[6]   ; D16   ; 3        ; 34           ; 14           ; 2           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[7]   ; E13   ; 3        ; 34           ; 13           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[8]   ; E14   ; 3        ; 34           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XM0_ADDR[9]   ; E15   ; 3        ; 34           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; XnRESET       ; H15   ; 3        ; 34           ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[0]     ; L7    ; 4        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[10]    ; T10   ; 4        ; 25           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[11]    ; R10   ; 4        ; 25           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[12]    ; N10   ; 4        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[13]    ; L10   ; 4        ; 23           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[14]    ; K10   ; 4        ; 25           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[15]    ; T11   ; 4        ; 21           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[1]     ; K7    ; 4        ; 5            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[2]     ; T8    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[3]     ; R8    ; 4        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[4]     ; N8    ; 4        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[5]     ; L8    ; 4        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[6]     ; T9    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[7]     ; R9    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[8]     ; N9    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw[9]     ; L9    ; 4        ; 23           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[0]   ; L11   ; 4        ; 32           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[1]   ; K11   ; 4        ; 25           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[2]   ; T12   ; 4        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_data[3]   ; R12   ; 4        ; 30           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; nFPGA_RESET   ; R7    ; 4        ; 12           ; 0            ; 0           ; 147                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[0] ; P12   ; 4        ; 28           ; 0            ; 2           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[1] ; T13   ; 4        ; 30           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[2] ; R13   ; 4        ; 30           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sel_button[3] ; P13   ; 4        ; 28           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SRAM_ADDR[0]  ; N15   ; 3        ; 34           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; A14   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; C2    ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; D5    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; N14   ; 3        ; 34           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; J4    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; K2    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; D3    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; L4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; P15   ; 3        ; 34           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; G4    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; H6    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; M2    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; E5    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; P2    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; F3    ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; M1    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nCS      ; B13   ; 2        ; 30           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nOE      ; C13   ; 2        ; 32           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_nWE      ; N1    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; dot_d[0]      ; T4    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[1]      ; R4    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[2]      ; P4    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[3]      ; T5    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[4]      ; R5    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[5]      ; P5    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_d[6]      ; T6    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[0]   ; C4    ; 2        ; 5            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[1]   ; A3    ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[2]   ; B3    ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[3]   ; T3    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[4]   ; R3    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[5]   ; A5    ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[6]   ; B5    ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[7]   ; C5    ; 2        ; 5            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[8]   ; A4    ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dot_scan[9]   ; B4    ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[0]   ; R11   ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[1]   ; P11   ; 4        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[2]   ; N11   ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; key_scan[3]   ; M11   ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[0]   ; A11   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[1]   ; B11   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[2]   ; C11   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[3]   ; D11   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[4]   ; G11   ; 2        ; 25           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[5]   ; A10   ; 2        ; 23           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[6]   ; B10   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_data[7]   ; D10   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_e         ; C12   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rs        ; A12   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_rw        ; B12   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[0]        ; G7    ; 2        ; 7            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[1]        ; A6    ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[2]        ; B6    ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[3]        ; C6    ; 2        ; 5            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[4]        ; D6    ; 2        ; 5            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[5]        ; E6    ; 2        ; 1            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[6]        ; F6    ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led[7]        ; G6    ; 2        ; 7            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; piezo         ; N7    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[0]    ; F7    ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[1]    ; B8    ; 2        ; 16           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[2]    ; F9    ; 2        ; 21           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[3]    ; A9    ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[4]    ; G10   ; 2        ; 25           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_com[5]    ; F10   ; 2        ; 23           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[0]   ; D8    ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[1]   ; D9    ; 2        ; 21           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[2]   ; F8    ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[3]   ; D7    ; 2        ; 7            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[4]   ; A7    ; 2        ; 14           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[5]   ; A8    ; 2        ; 16           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[6]   ; B9    ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_disp[7]   ; B7    ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source      ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------+---------------------+
; SRAM_DATA[0]  ; C1    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[10] ; E1    ; 1        ; 0            ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[11] ; D2    ; 1        ; 0            ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[12] ; P14   ; 3        ; 34           ; 4            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[13] ; N4    ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[14] ; P3    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[15] ; K1    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[1]  ; B14   ; 2        ; 32           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[2]  ; K4    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[3]  ; N2    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[4]  ; E2    ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[5]  ; E3    ; 1        ; 0            ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[6]  ; A13   ; 2        ; 30           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[7]  ; L1    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[8]  ; E4    ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; SRAM_DATA[9]  ; P16   ; 3        ; 34           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                         ; -                   ;
; XM0_DATA[0]   ; N13   ; 3        ; 34           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[10]  ; K16   ; 3        ; 34           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[11]  ; K15   ; 3        ; 34           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[12]  ; K13   ; 3        ; 34           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[13]  ; J12   ; 3        ; 34           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[14]  ; J11   ; 3        ; 34           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[15]  ; H13   ; 3        ; 34           ; 14           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[1]   ; N12   ; 3        ; 34           ; 1            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[2]   ; M16   ; 3        ; 34           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[3]   ; M15   ; 3        ; 34           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[4]   ; M14   ; 3        ; 34           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[5]   ; M12   ; 3        ; 34           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[6]   ; L16   ; 3        ; 34           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[7]   ; L15   ; 3        ; 34           ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[8]   ; L14   ; 3        ; 34           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
; XM0_DATA[9]   ; L12   ; 3        ; 34           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; host_io:inst|Hdata[15]~16 ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 42 / 43 ( 98 % )  ; 3.3V          ; --           ;
; 2        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 47 / 47 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 46 / 46 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 199        ; 2        ; dot_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 198        ; 2        ; dot_scan[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 196        ; 2        ; dot_scan[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 187        ; 2        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 179        ; 2        ; seg_disp[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 2        ; seg_disp[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 175        ; 2        ; seg_com[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 169        ; 2        ; lcd_data[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 165        ; 2        ; lcd_data[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 162        ; 2        ; lcd_rs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 160        ; 2        ; SRAM_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 156        ; 2        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 200        ; 2        ; dot_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 197        ; 2        ; dot_scan[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 2        ; dot_scan[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 186        ; 2        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 180        ; 2        ; seg_disp[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 2        ; seg_com[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 2        ; seg_disp[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 168        ; 2        ; lcd_data[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 164        ; 2        ; lcd_data[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 161        ; 2        ; lcd_rw                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 159        ; 2        ; SRAM_nCS                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 155        ; 2        ; SRAM_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; SRAM_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 3          ; 1        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 194        ; 2        ; dot_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 193        ; 2        ; dot_scan[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 192        ; 2        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 2        ; lcd_data[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 158        ; 2        ; lcd_e                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 157        ; 2        ; SRAM_nOE                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 151        ; 3        ; XM0_ADDR[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C15      ; 149        ; 3        ; XM0_ADDR[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 150        ; 3        ; XM0_ADDR[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 12         ; 1        ; CPLD_8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 11         ; 1        ; SRAM_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 8          ; 1        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ; 9          ; 1        ; GPJ4_2                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ; 4          ; 1        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D6       ; 191        ; 2        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 190        ; 2        ; seg_disp[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 185        ; 2        ; seg_disp[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 172        ; 2        ; seg_disp[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 174        ; 2        ; lcd_data[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 173        ; 2        ; lcd_data[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 152        ; 3        ; XM0_ADDR[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D14      ; 154        ; 3        ; XM0_ADDR[4]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D15      ; 144        ; 3        ; XM0_ADDR[5]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 145        ; 3        ; XM0_ADDR[6]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 18         ; 1        ; SRAM_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 19         ; 1        ; SRAM_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 13         ; 1        ; SRAM_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 14         ; 1        ; SRAM_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 5          ; 1        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 201        ; 2        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ; 141        ; 3        ; XM0_ADDR[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E14      ; 153        ; 3        ; XM0_ADDR[8]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E15      ; 146        ; 3        ; XM0_ADDR[9]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 147        ; 3        ; XM0_ADDR[10]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 6          ; 1        ; STEP_nB                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 202        ; 2        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 181        ; 2        ; seg_com[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 2        ; seg_disp[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 171        ; 2        ; seg_com[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 170        ; 2        ; seg_com[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 142        ; 3        ; XM0_ADDR[11]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 148        ; 3        ; XM0_ADDR[12]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 135        ; 3        ; XM0_ADDR[13]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 136        ; 3        ; XM0_ADDR[14]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ; 15         ; 1        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 188        ; 2        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G7       ; 189        ; 2        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 166        ; 2        ; seg_com[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 167        ; 2        ; lcd_data[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 139        ; 3        ; XM0_ADDR[15]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 140        ; 3        ; XM0_ADDR[16]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 134        ; 3        ; XM0_ADDR[17]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 133        ; 3        ; XM0_ADDR[18]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 28         ; 1        ; SPI_DA_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 27         ; 1        ; FPGA_CLK                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 17         ; 1        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 138        ; 3        ; XM0_ADDR[19]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H12      ; 131        ; 3        ; XM0_ADDR[20]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H13      ; 143        ; 3        ; XM0_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 129        ; 3        ; XnRESET                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 130        ; 3        ; XM0WEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 30         ; 1        ; SPI_AD_CS                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 39         ; 1        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 16         ; 1        ; XEINT8                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ; 137        ; 3        ; XM0_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 132        ; 3        ; XM0_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 128        ; 3        ; XM0OEN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 127        ; 3        ; STEP_nA                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 1        ; SRAM_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 1        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 34         ; 1        ; SRAM_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 35         ; 1        ; XCLKOUT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 64         ; 4        ; GPJ1_5                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K7       ; 63         ; 4        ; dip_sw[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 88         ; 4        ; dip_sw[14]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K11      ; 87         ; 4        ; key_data[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K12      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 104        ; 3        ; XM0_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 126        ; 3        ; XM0_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 125        ; 3        ; XM0_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 37         ; 1        ; SRAM_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 1        ; SPI_DIN                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 43         ; 1        ; STEP_A                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 52         ; 1        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 72         ; 4        ; dip_sw[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 73         ; 4        ; dip_sw[5]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 83         ; 4        ; dip_sw[9]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 84         ; 4        ; dip_sw[13]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 100        ; 4        ; key_data[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 103        ; 3        ; XM0_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 118        ; 3        ; XM0_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 119        ; 3        ; XM0_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 120        ; 3        ; XM0_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 40         ; 1        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 41         ; 1        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 42         ; 1        ; STEP_B                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 1        ; M_nRESET                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 99         ; 4        ; key_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; XM0_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 114        ; 3        ; XM0_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ; 115        ; 3        ; XM0_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 116        ; 3        ; XM0_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 1        ; SRAM_nWE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 45         ; 1        ; SRAM_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 49         ; 1        ; GPJ4_3                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 50         ; 1        ; SRAM_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 68         ; 4        ; GPJ4_1                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 62         ; 4        ; piezo                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 69         ; 4        ; dip_sw[4]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 78         ; 4        ; dip_sw[8]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 79         ; 4        ; dip_sw[12]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 89         ; 4        ; key_scan[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 3        ; XM0_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N13      ; 105        ; 3        ; XM0_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 3        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 109        ; 3        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 110        ; 3        ; CPLD_1                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 46         ; 1        ; GPJ4_0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 47         ; 1        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 51         ; 1        ; SRAM_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 4        ; dot_d[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P5       ; 56         ; 4        ; dot_d[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P6       ; 67         ; 4        ; SPI_DOUT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 82         ; 4        ; key_scan[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 90         ; 4        ; sel_button[0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P13      ; 91         ; 4        ; sel_button[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 111        ; 3        ; SRAM_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P15      ; 107        ; 3        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 3        ; SRAM_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 4        ; dot_scan[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 59         ; 4        ; dot_d[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 4        ; dot_d[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 66         ; 4        ; SPI_SCLK                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 71         ; 4        ; nFPGA_RESET                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 75         ; 4        ; dip_sw[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 77         ; 4        ; dip_sw[7]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 85         ; 4        ; dip_sw[11]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 81         ; 4        ; key_scan[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 93         ; 4        ; key_data[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 96         ; 4        ; sel_button[2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 98         ; 4        ; GPJ4_4                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 55         ; 4        ; dot_scan[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 58         ; 4        ; dot_d[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 60         ; 4        ; dot_d[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 65         ; 4        ; dot_d[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 70         ; 4        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 74         ; 4        ; dip_sw[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 76         ; 4        ; dip_sw[6]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 86         ; 4        ; dip_sw[10]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 80         ; 4        ; dip_sw[15]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 92         ; 4        ; key_data[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 95         ; 4        ; sel_button[1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 97         ; 4        ; CPLD_0                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
; |M3                                       ; 1692 (2)    ; 423 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 179  ; 0            ; 1269 (2)     ; 86 (0)            ; 337 (0)          ; |M3                                                                                                                ;              ;
;    |CLK_div_gen:inst2|                    ; 95 (95)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 64 (64)          ; |M3|CLK_div_gen:inst2                                                                                              ;              ;
;    |counter_demo:inst3|                   ; 68 (68)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 49 (49)          ; |M3|counter_demo:inst3                                                                                             ;              ;
;    |data_CONT:inst5|                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |M3|data_CONT:inst5                                                                                                ;              ;
;    |host_io:inst|                         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |M3|host_io:inst                                                                                                   ;              ;
;    |host_itf:inst1|                       ; 374 (374)   ; 275 (275)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 69 (69)           ; 206 (206)        ; |M3|host_itf:inst1                                                                                                 ;              ;
;    |seg_demo:inst6|                       ; 1129 (67)   ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1112 (50)    ; 0 (0)             ; 17 (17)          ; |M3|seg_demo:inst6                                                                                                 ;              ;
;       |lpm_divide:Div0|                   ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_gem:auto_generated|  ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated                                                   ;              ;
;             |sign_div_unsign_qlh:divider| ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider                       ;              ;
;                |alt_u_div_m2f:divider|    ; 160 (160)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider ;              ;
;       |lpm_divide:Div1|                   ; 201 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div1                                                                                 ;              ;
;          |lpm_divide_jem:auto_generated|  ; 201 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated                                                   ;              ;
;             |sign_div_unsign_tlh:divider| ; 201 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider                       ;              ;
;                |alt_u_div_s2f:divider|    ; 201 (201)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider ;              ;
;       |lpm_divide:Div2|                   ; 185 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div2                                                                                 ;              ;
;          |lpm_divide_tfm:auto_generated|  ; 185 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated                                                   ;              ;
;             |sign_div_unsign_7nh:divider| ; 185 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider                       ;              ;
;                |alt_u_div_g5f:divider|    ; 185 (185)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (185)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider ;              ;
;       |lpm_divide:Div3|                   ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div3                                                                                 ;              ;
;          |lpm_divide_1gm:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_bnh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider                       ;              ;
;                |alt_u_div_o5f:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider ;              ;
;       |lpm_divide:Mod0|                   ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_j6m:auto_generated|  ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_qlh:divider| ; 163 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider                       ;              ;
;                |alt_u_div_m2f:divider|    ; 163 (163)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider ;              ;
;       |lpm_divide:Mod1|                   ; 125 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod1                                                                                 ;              ;
;          |lpm_divide_j6m:auto_generated|  ; 125 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_qlh:divider| ; 125 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider                       ;              ;
;                |alt_u_div_m2f:divider|    ; 125 (125)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider ;              ;
;       |lpm_divide:Mod2|                   ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod2                                                                                 ;              ;
;          |lpm_divide_j6m:auto_generated|  ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_qlh:divider| ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider                       ;              ;
;                |alt_u_div_m2f:divider|    ; 94 (94)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (94)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider ;              ;
;       |lpm_divide:Mod3|                   ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod3                                                                                 ;              ;
;          |lpm_divide_j6m:auto_generated|  ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated                                                   ;              ;
;             |sign_div_unsign_qlh:divider| ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider                       ;              ;
;                |alt_u_div_m2f:divider|    ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 0 (0)            ; |M3|seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; XM0_DATA[15]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[14]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[13]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[12]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[11]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[10]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[9]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[8]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[7]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[6]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[5]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[4]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[3]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[2]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[1]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_DATA[0]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DATA[15] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[14] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[13] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[12] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[11] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[10] ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[9]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[8]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[7]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[6]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DATA[5]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[4]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[3]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[2]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DATA[1]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DATA[0]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; lcd_e         ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rs        ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_rw        ; Output   ; --            ; --            ; --                    ; --  ;
; piezo         ; Output   ; --            ; --            ; --                    ; --  ;
; XM0_ADDR[20]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_nOE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nWE      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_nCS      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_d[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; dot_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; key_scan[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; lcd_data[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; led[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; led[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_com[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_disp[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; M_nRESET      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; XCLKOUT       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CPLD_8        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CPLD_1        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; XEINT8        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; STEP_A        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; STEP_nA       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; STEP_B        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; STEP_nB       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPJ4_0        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPJ4_1        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPJ4_2        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPJ4_3        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPJ4_4        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPJ1_5        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_DOUT      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_DIN       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SPI_SCLK      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_DA_CS     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SPI_AD_CS     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; FPGA_CLK      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; XnRESET       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; XM0_ADDR[6]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[4]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[19]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[18]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[17]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[16]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[15]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[14]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[13]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[12]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[11]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[10]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[9]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[8]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[2]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[1]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[5]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0_ADDR[7]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; XM0WEN        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CPLD_0        ; Input    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --  ;
; nFPGA_RESET   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_button[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; XM0OEN        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sel_button[1] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_button[2] ; Input    ; (6) 2514 ps   ; (0) 170 ps    ; --                    ; --  ;
; dip_sw[15]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[14]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[13]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[12]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[11]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[10]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[9]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[8]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[7]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[6]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[5]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[4]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_data[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[3]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sel_button[3] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_data[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_data[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_data[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; dip_sw[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; XM0_DATA[15]                              ;                   ;         ;
;      - host_io:inst|Hdi[15]~feeder        ; 1                 ; 6       ;
; XM0_DATA[14]                              ;                   ;         ;
;      - host_io:inst|Hdi[14]~feeder        ; 0                 ; 6       ;
; XM0_DATA[13]                              ;                   ;         ;
;      - host_io:inst|Hdi[13]               ; 0                 ; 6       ;
; XM0_DATA[12]                              ;                   ;         ;
;      - host_io:inst|Hdi[12]               ; 1                 ; 6       ;
; XM0_DATA[11]                              ;                   ;         ;
;      - host_io:inst|Hdi[11]               ; 0                 ; 6       ;
; XM0_DATA[10]                              ;                   ;         ;
;      - host_io:inst|Hdi[10]~feeder        ; 1                 ; 6       ;
; XM0_DATA[9]                               ;                   ;         ;
;      - host_io:inst|Hdi[9]~feeder         ; 0                 ; 6       ;
; XM0_DATA[8]                               ;                   ;         ;
;      - host_io:inst|Hdi[8]~feeder         ; 1                 ; 6       ;
; XM0_DATA[7]                               ;                   ;         ;
;      - host_io:inst|Hdi[7]                ; 0                 ; 6       ;
; XM0_DATA[6]                               ;                   ;         ;
;      - host_io:inst|Hdi[6]                ; 1                 ; 6       ;
; XM0_DATA[5]                               ;                   ;         ;
;      - host_io:inst|Hdi[5]                ; 1                 ; 6       ;
; XM0_DATA[4]                               ;                   ;         ;
;      - host_io:inst|Hdi[4]                ; 1                 ; 6       ;
; XM0_DATA[3]                               ;                   ;         ;
;      - host_io:inst|Hdi[3]~feeder         ; 1                 ; 6       ;
; XM0_DATA[2]                               ;                   ;         ;
;      - host_io:inst|Hdi[2]~feeder         ; 1                 ; 6       ;
; XM0_DATA[1]                               ;                   ;         ;
;      - host_io:inst|Hdi[1]~feeder         ; 1                 ; 6       ;
; XM0_DATA[0]                               ;                   ;         ;
;      - host_io:inst|Hdi[0]                ; 1                 ; 6       ;
; SRAM_DATA[15]                             ;                   ;         ;
; SRAM_DATA[14]                             ;                   ;         ;
; SRAM_DATA[13]                             ;                   ;         ;
; SRAM_DATA[12]                             ;                   ;         ;
; SRAM_DATA[11]                             ;                   ;         ;
; SRAM_DATA[10]                             ;                   ;         ;
; SRAM_DATA[9]                              ;                   ;         ;
; SRAM_DATA[8]                              ;                   ;         ;
; SRAM_DATA[7]                              ;                   ;         ;
; SRAM_DATA[6]                              ;                   ;         ;
; SRAM_DATA[5]                              ;                   ;         ;
; SRAM_DATA[4]                              ;                   ;         ;
; SRAM_DATA[3]                              ;                   ;         ;
; SRAM_DATA[2]                              ;                   ;         ;
; SRAM_DATA[1]                              ;                   ;         ;
; SRAM_DATA[0]                              ;                   ;         ;
; XM0_ADDR[20]                              ;                   ;         ;
; M_nRESET                                  ;                   ;         ;
; XCLKOUT                                   ;                   ;         ;
; CPLD_8                                    ;                   ;         ;
; CPLD_1                                    ;                   ;         ;
; XEINT8                                    ;                   ;         ;
; STEP_A                                    ;                   ;         ;
; STEP_nA                                   ;                   ;         ;
; STEP_B                                    ;                   ;         ;
; STEP_nB                                   ;                   ;         ;
; GPJ4_0                                    ;                   ;         ;
; GPJ4_1                                    ;                   ;         ;
; GPJ4_2                                    ;                   ;         ;
; GPJ4_3                                    ;                   ;         ;
; GPJ4_4                                    ;                   ;         ;
; GPJ1_5                                    ;                   ;         ;
; SPI_DOUT                                  ;                   ;         ;
; SPI_DIN                                   ;                   ;         ;
; SPI_SCLK                                  ;                   ;         ;
; SPI_DA_CS                                 ;                   ;         ;
; SPI_AD_CS                                 ;                   ;         ;
; FPGA_CLK                                  ;                   ;         ;
; XnRESET                                   ;                   ;         ;
; XM0_ADDR[6]                               ;                   ;         ;
;      - host_itf:inst1|Equal7~0            ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0072[3]~0     ; 0                 ; 6       ;
;      - host_itf:inst1|Equal19~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal2~0            ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0032[7]~0     ; 0                 ; 6       ;
;      - host_itf:inst1|Equal10~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal4~1            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal8~0            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal6~0            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal19~1           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal16~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal17~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal14~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal15~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal1~6            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal9~0            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal13~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal11~1           ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00D0[15]~0    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00C0[15]~0    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00B0[15]~0    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00A0[15]~0    ; 0                 ; 6       ;
;      - host_itf:inst1|Equal18~2           ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00E0[15]~4    ; 0                 ; 6       ;
; XM0_ADDR[4]                               ;                   ;         ;
;      - host_itf:inst1|Equal1~5            ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0072[3]~0     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0032[7]~0     ; 0                 ; 6       ;
;      - host_itf:inst1|Equal10~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal4~1            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal3~0            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal8~0            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal6~0            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal11~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal2~1            ; 0                 ; 6       ;
;      - host_itf:inst1|Equal12~0           ; 0                 ; 6       ;
;      - host_itf:inst1|Equal13~0           ; 0                 ; 6       ;
; XM0_ADDR[19]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~0            ; 1                 ; 6       ;
; XM0_ADDR[18]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~0            ; 0                 ; 6       ;
; XM0_ADDR[17]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~0            ; 1                 ; 6       ;
; XM0_ADDR[16]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~0            ; 1                 ; 6       ;
; XM0_ADDR[15]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~1            ; 1                 ; 6       ;
; XM0_ADDR[14]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~1            ; 1                 ; 6       ;
; XM0_ADDR[13]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~1            ; 1                 ; 6       ;
; XM0_ADDR[12]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~1            ; 1                 ; 6       ;
; XM0_ADDR[11]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~2            ; 1                 ; 6       ;
; XM0_ADDR[10]                              ;                   ;         ;
;      - host_itf:inst1|Equal1~2            ; 1                 ; 6       ;
; XM0_ADDR[9]                               ;                   ;         ;
;      - host_itf:inst1|Equal1~2            ; 1                 ; 6       ;
; XM0_ADDR[8]                               ;                   ;         ;
;      - host_itf:inst1|Equal1~2            ; 1                 ; 6       ;
; XM0_ADDR[3]                               ;                   ;         ;
;      - host_itf:inst1|Equal1~3            ; 0                 ; 6       ;
; XM0_ADDR[2]                               ;                   ;         ;
;      - host_itf:inst1|Equal1~3            ; 1                 ; 6       ;
; XM0_ADDR[0]                               ;                   ;         ;
;      - host_itf:inst1|Equal1~3            ; 1                 ; 6       ;
; XM0_ADDR[1]                               ;                   ;         ;
;      - host_itf:inst1|Equal1~5            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal4~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal3~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal6~1            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal11~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal5~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal2~1            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal12~0           ; 1                 ; 6       ;
;      - host_itf:inst1|WideNor0~1          ; 1                 ; 6       ;
;      - host_itf:inst1|Equal13~1           ; 1                 ; 6       ;
;      - host_itf:inst1|Selector12~5        ; 1                 ; 6       ;
;      - host_itf:inst1|Selector14~5        ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0042[15]~0    ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_0040[15]~0    ; 1                 ; 6       ;
; XM0_ADDR[5]                               ;                   ;         ;
;      - host_itf:inst1|Equal7~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal4~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal19~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal2~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal6~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal19~1           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal16~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal17~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal14~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal15~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal1~6            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal9~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal13~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal11~1           ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00D0[15]~0    ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00C0[15]~0    ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00B0[15]~0    ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00A0[15]~0    ; 1                 ; 6       ;
;      - host_itf:inst1|Equal18~2           ; 1                 ; 6       ;
;      - host_itf:inst1|x8800_00E0[15]~4    ; 1                 ; 6       ;
; XM0_ADDR[7]                               ;                   ;         ;
;      - host_itf:inst1|Equal7~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal4~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal19~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal2~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal6~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal11~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal17~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal15~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal1~6            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal9~0            ; 1                 ; 6       ;
;      - host_itf:inst1|Equal12~0           ; 1                 ; 6       ;
;      - host_itf:inst1|Equal13~0           ; 1                 ; 6       ;
; XM0WEN                                    ;                   ;         ;
; CPLD_0                                    ;                   ;         ;
;      - host_io:inst|Hdi[0]                ; 1                 ; 0       ;
;      - host_itf:inst1|always0~0           ; 0                 ; 6       ;
;      - host_io:inst|Hdi[3]                ; 1                 ; 0       ;
;      - host_io:inst|Hdi[2]                ; 1                 ; 0       ;
;      - host_io:inst|Hdi[1]                ; 1                 ; 0       ;
;      - host_io:inst|Hdi[5]                ; 1                 ; 0       ;
;      - host_io:inst|Hdi[4]                ; 1                 ; 0       ;
;      - host_io:inst|Hdi[7]                ; 1                 ; 0       ;
;      - host_io:inst|Hdi[6]                ; 1                 ; 0       ;
;      - host_io:inst|Hdata[15]~16          ; 0                 ; 6       ;
;      - host_itf:inst1|always1~0           ; 0                 ; 6       ;
;      - host_io:inst|Hdi[15]               ; 1                 ; 0       ;
;      - host_io:inst|Hdi[14]               ; 1                 ; 0       ;
;      - host_io:inst|Hdi[13]               ; 1                 ; 0       ;
;      - host_io:inst|Hdi[12]               ; 1                 ; 0       ;
;      - host_io:inst|Hdi[11]               ; 1                 ; 0       ;
;      - host_io:inst|Hdi[10]               ; 1                 ; 0       ;
;      - host_io:inst|Hdi[9]                ; 1                 ; 0       ;
;      - host_io:inst|Hdi[8]                ; 1                 ; 0       ;
;      - host_itf:inst1|x8800_0050[0]~2     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0030[5]~2     ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0020[15]~2    ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_0010[15]~2    ; 0                 ; 6       ;
; nFPGA_RESET                               ;                   ;         ;
;      - CLK_div_gen:inst2|BCLK_1KHz        ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[0]          ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[1]          ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[2]          ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[3]          ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[4]          ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_com[5]          ; 0                 ; 6       ;
;      - seg_demo:inst6|cnt_segcon[2]       ; 0                 ; 6       ;
;      - seg_demo:inst6|cnt_segcon[1]       ; 0                 ; 6       ;
;      - seg_demo:inst6|cnt_segcon[0]       ; 0                 ; 6       ;
;      - counter_demo:inst3|data[15]        ; 0                 ; 6       ;
;      - counter_demo:inst3|data[14]        ; 0                 ; 6       ;
;      - counter_demo:inst3|data[13]        ; 0                 ; 6       ;
;      - counter_demo:inst3|data[12]        ; 0                 ; 6       ;
;      - counter_demo:inst3|data[11]        ; 0                 ; 6       ;
;      - counter_demo:inst3|data[10]        ; 0                 ; 6       ;
;      - counter_demo:inst3|data[9]         ; 0                 ; 6       ;
;      - counter_demo:inst3|data[8]         ; 0                 ; 6       ;
;      - counter_demo:inst3|data[7]         ; 0                 ; 6       ;
;      - counter_demo:inst3|data[6]         ; 0                 ; 6       ;
;      - counter_demo:inst3|data[5]         ; 0                 ; 6       ;
;      - counter_demo:inst3|data[4]         ; 0                 ; 6       ;
;      - counter_demo:inst3|data[3]         ; 0                 ; 6       ;
;      - counter_demo:inst3|data[2]         ; 0                 ; 6       ;
;      - counter_demo:inst3|data[1]         ; 0                 ; 6       ;
;      - counter_demo:inst3|data[0]         ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[0]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[1]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[2]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[3]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[4]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[5]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[6]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[7]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[8]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[9]     ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[10]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[11]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[12]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[13]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[14]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[15]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[16]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[17]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[18]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[19]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[20]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[21]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[22]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[23]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[24]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[25]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[26]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[27]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[28]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[29]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[30]    ; 0                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[31]    ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[7]         ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[6]         ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[5]         ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[4]         ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[3]         ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[2]         ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[1]         ; 0                 ; 6       ;
;      - seg_demo:inst6|seg_disp[0]         ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~0        ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0[1]~2     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[1]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[0]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[29]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[28]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[27]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[26]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[31]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[30]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[25]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[24]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[23]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[22]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[21]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[20]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[19]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[18]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[14]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[17]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[16]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[15]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[13]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[12]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[11]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[10]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[8]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[7]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[9]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[6]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[5]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[2]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[4]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_1KHz[3]      ; 0                 ; 6       ;
;      - counter_demo:inst3|start_flag      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|BCLK_3KHz        ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[29]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[28]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[27]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[26]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[31]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[30]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[25]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[24]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[23]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[22]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[21]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[20]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[19]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[18]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[17]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[16]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[15]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[14]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[12]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[13]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[11]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[10]     ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[6]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[9]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[8]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[7]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[2]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[5]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[4]      ; 0                 ; 6       ;
;      - CLK_div_gen:inst2|CNT_3KHz[3]      ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~3        ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~4        ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~5        ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~6        ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~7        ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~8        ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~9        ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~10       ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~11       ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~12       ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~13       ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~14       ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~15       ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~16       ; 0                 ; 6       ;
;      - host_itf:inst1|x8800_00F0~17       ; 0                 ; 6       ;
; sel_button[0]                             ;                   ;         ;
;      - counter_demo:inst3|data[15]        ; 1                 ; 6       ;
;      - counter_demo:inst3|data[14]        ; 1                 ; 6       ;
;      - counter_demo:inst3|data[13]        ; 1                 ; 6       ;
;      - counter_demo:inst3|data[12]        ; 1                 ; 6       ;
;      - counter_demo:inst3|data[11]        ; 1                 ; 6       ;
;      - counter_demo:inst3|data[10]        ; 1                 ; 6       ;
;      - counter_demo:inst3|data[9]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[8]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[7]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[6]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[5]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[4]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[3]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[2]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[1]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[0]         ; 1                 ; 6       ;
;      - counter_demo:inst3|data[0]~49      ; 1                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[14]~40 ; 1                 ; 6       ;
;      - counter_demo:inst3|cnt_1000[14]~41 ; 1                 ; 6       ;
;      - host_itf:inst1|Selector15~9        ; 1                 ; 6       ;
; XM0OEN                                    ;                   ;         ;
; sel_button[1]                             ;                   ;         ;
;      - host_itf:inst1|V_SEL~0             ; 0                 ; 6       ;
;      - host_itf:inst1|Selector14~9        ; 0                 ; 6       ;
;      - host_itf:inst1|clk_cnt[18]~38      ; 0                 ; 6       ;
;      - sel_button[1]~_wirecell            ; 0                 ; 6       ;
; sel_button[2]                             ;                   ;         ;
;      - counter_demo:inst3|start_flag      ; 1                 ; 0       ;
;      - host_itf:inst1|Selector13~9        ; 0                 ; 6       ;
; dip_sw[15]                                ;                   ;         ;
;      - host_itf:inst1|Selector0~1         ; 1                 ; 6       ;
; dip_sw[14]                                ;                   ;         ;
;      - host_itf:inst1|Selector1~1         ; 0                 ; 6       ;
; dip_sw[13]                                ;                   ;         ;
;      - host_itf:inst1|Selector2~1         ; 1                 ; 6       ;
; dip_sw[12]                                ;                   ;         ;
;      - host_itf:inst1|Selector3~1         ; 1                 ; 6       ;
; dip_sw[11]                                ;                   ;         ;
;      - host_itf:inst1|Selector4~1         ; 0                 ; 6       ;
; dip_sw[10]                                ;                   ;         ;
;      - host_itf:inst1|Selector5~1         ; 0                 ; 6       ;
; dip_sw[9]                                 ;                   ;         ;
;      - host_itf:inst1|Selector6~1         ; 1                 ; 6       ;
; dip_sw[8]                                 ;                   ;         ;
;      - host_itf:inst1|Selector7~1         ; 0                 ; 6       ;
; dip_sw[7]                                 ;                   ;         ;
;      - host_itf:inst1|Selector8~1         ; 1                 ; 6       ;
; dip_sw[6]                                 ;                   ;         ;
;      - host_itf:inst1|Selector9~1         ; 1                 ; 6       ;
; dip_sw[5]                                 ;                   ;         ;
;      - host_itf:inst1|Selector10~1        ; 0                 ; 6       ;
; dip_sw[4]                                 ;                   ;         ;
;      - host_itf:inst1|Selector11~1        ; 1                 ; 6       ;
; key_data[3]                               ;                   ;         ;
;      - host_itf:inst1|Selector12~1        ; 0                 ; 6       ;
; dip_sw[3]                                 ;                   ;         ;
;      - host_itf:inst1|Selector12~1        ; 0                 ; 6       ;
; sel_button[3]                             ;                   ;         ;
;      - host_itf:inst1|Selector12~9        ; 1                 ; 6       ;
; key_data[2]                               ;                   ;         ;
;      - host_itf:inst1|Selector13~1        ; 0                 ; 6       ;
; dip_sw[2]                                 ;                   ;         ;
;      - host_itf:inst1|Selector13~1        ; 0                 ; 6       ;
; key_data[1]                               ;                   ;         ;
;      - host_itf:inst1|Selector14~1        ; 0                 ; 6       ;
; dip_sw[1]                                 ;                   ;         ;
;      - host_itf:inst1|Selector14~1        ; 1                 ; 6       ;
; key_data[0]                               ;                   ;         ;
;      - host_itf:inst1|Selector15~1        ; 0                 ; 6       ;
; dip_sw[0]                                 ;                   ;         ;
;      - host_itf:inst1|Selector15~1        ; 0                 ; 6       ;
+-------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                              ;
+------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                               ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK_div_gen:inst2|BCLK_1KHz        ; LCFF_X3_Y9_N13    ; 65      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CLK_div_gen:inst2|BCLK_3KHz        ; LCFF_X1_Y9_N27    ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CPLD_0                             ; PIN_T14           ; 23      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                           ; PIN_H2            ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; FPGA_CLK                           ; PIN_H2            ; 306     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                            ; PIN_H15           ; 275     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; counter_demo:inst3|cnt_1000[14]~40 ; LCCOMB_X18_Y6_N14 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; counter_demo:inst3|cnt_1000[14]~41 ; LCCOMB_X18_Y6_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; counter_demo:inst3|data[0]~49      ; LCCOMB_X18_Y6_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_io:inst|Hdata[15]~16          ; LCCOMB_X33_Y5_N12 ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|always1~0           ; LCCOMB_X33_Y6_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|clk_cnt[18]~38      ; LCCOMB_X30_Y2_N14 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0010[15]~2    ; LCCOMB_X29_Y5_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0020[15]~2    ; LCCOMB_X29_Y5_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0030[5]~2     ; LCCOMB_X29_Y5_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0032[7]~0     ; LCCOMB_X32_Y8_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0040[15]~0    ; LCCOMB_X32_Y5_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0042[15]~0    ; LCCOMB_X32_Y5_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0050[0]~2     ; LCCOMB_X29_Y5_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_0072[3]~0     ; LCCOMB_X32_Y8_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00A0[15]~0    ; LCCOMB_X30_Y5_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00B0[15]~0    ; LCCOMB_X32_Y6_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00C0[15]~0    ; LCCOMB_X30_Y5_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00D0[15]~0    ; LCCOMB_X30_Y5_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00E0[15]~4    ; LCCOMB_X30_Y5_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; host_itf:inst1|x8800_00F0[1]~2     ; LCCOMB_X31_Y8_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nFPGA_RESET                        ; PIN_R7            ; 147     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sel_button[0]                      ; PIN_P12           ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sel_button[2]                      ; PIN_R13           ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                  ;
+-----------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                        ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+----------------+---------+----------------------+------------------+---------------------------+
; CLK_div_gen:inst2|BCLK_1KHz ; LCFF_X3_Y9_N13 ; 65      ; Global Clock         ; GCLK0            ; --                        ;
; CLK_div_gen:inst2|BCLK_3KHz ; LCFF_X1_Y9_N27 ; 33      ; Global Clock         ; GCLK3            ; --                        ;
; FPGA_CLK                    ; PIN_H2         ; 306     ; Global Clock         ; GCLK2            ; --                        ;
; XnRESET                     ; PIN_H15        ; 275     ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------+----------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nFPGA_RESET                                                                                                                                 ; 147     ;
; ~GND                                                                                                                                        ; 42      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[14]~20 ; 40      ;
; host_itf:inst1|clk_cnt[18]~38                                                                                                               ; 32      ;
; counter_demo:inst3|cnt_1000[14]~41                                                                                                          ; 32      ;
; counter_demo:inst3|cnt_1000[14]~40                                                                                                          ; 32      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[11]~16 ; 31      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[11]~16 ; 29      ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_14_result_int[15]~22 ; 29      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[10]~14  ; 28      ;
; host_itf:inst1|always0~0                                                                                                                    ; 26      ;
; XM0_ADDR[6]                                                                                                                                 ; 24      ;
; CPLD_0                                                                                                                                      ; 23      ;
; seg_demo:inst6|cnt_segcon[1]                                                                                                                ; 23      ;
; seg_demo:inst6|cnt_segcon[0]                                                                                                                ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_13_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_12_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_11_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_10_result_int[8]~12  ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_9_result_int[8]~12   ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_8_result_int[8]~12   ; 22      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_7_result_int[8]~12   ; 22      ;
; counter_demo:inst3|data[4]                                                                                                                  ; 21      ;
; counter_demo:inst3|data[5]                                                                                                                  ; 21      ;
; counter_demo:inst3|data[6]                                                                                                                  ; 21      ;
; counter_demo:inst3|data[7]                                                                                                                  ; 21      ;
; counter_demo:inst3|data[8]                                                                                                                  ; 21      ;
; sel_button[0]                                                                                                                               ; 20      ;
; XM0_ADDR[5]                                                                                                                                 ; 20      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_6_result_int[7]~10   ; 20      ;
; counter_demo:inst3|data[9]                                                                                                                  ; 20      ;
; counter_demo:inst3|data[10]                                                                                                                 ; 20      ;
; counter_demo:inst3|data[11]                                                                                                                 ; 19      ;
; counter_demo:inst3|data[12]                                                                                                                 ; 19      ;
; host_itf:inst1|Equal1~6                                                                                                                     ; 18      ;
; host_itf:inst1|Equal7~0                                                                                                                     ; 18      ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_14_result_int[11]~16 ; 18      ;
; counter_demo:inst3|data[3]                                                                                                                  ; 18      ;
; host_itf:inst1|Equal2~1                                                                                                                     ; 17      ;
; host_itf:inst1|Equal8~0                                                                                                                     ; 17      ;
; host_itf:inst1|Equal4~1                                                                                                                     ; 17      ;
; host_itf:inst1|Equal10~0                                                                                                                    ; 17      ;
; host_itf:inst1|Equal19~0                                                                                                                    ; 17      ;
; counter_demo:inst3|data[13]                                                                                                                 ; 17      ;
; counter_demo:inst3|data[14]                                                                                                                 ; 17      ;
; host_itf:inst1|x8800_0010[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_0020[15]~2                                                                                                             ; 16      ;
; host_itf:inst1|x8800_00E0[15]~4                                                                                                             ; 16      ;
; host_itf:inst1|x8800_0030[5]~2                                                                                                              ; 16      ;
; host_itf:inst1|x8800_0050[0]~2                                                                                                              ; 16      ;
; host_itf:inst1|x8800_00A0[15]~0                                                                                                             ; 16      ;
; host_itf:inst1|x8800_00B0[15]~0                                                                                                             ; 16      ;
; host_itf:inst1|x8800_00C0[15]~0                                                                                                             ; 16      ;
; host_itf:inst1|x8800_00D0[15]~0                                                                                                             ; 16      ;
; host_itf:inst1|x8800_0040[15]~0                                                                                                             ; 16      ;
; host_itf:inst1|x8800_0042[15]~0                                                                                                             ; 16      ;
; host_itf:inst1|always1~0                                                                                                                    ; 16      ;
; host_itf:inst1|WideNor0~3                                                                                                                   ; 16      ;
; host_itf:inst1|Equal15~0                                                                                                                    ; 16      ;
; host_itf:inst1|Equal14~0                                                                                                                    ; 16      ;
; host_itf:inst1|Equal17~0                                                                                                                    ; 16      ;
; host_itf:inst1|Equal16~0                                                                                                                    ; 16      ;
; host_itf:inst1|Equal6~1                                                                                                                     ; 16      ;
; host_itf:inst1|Equal3~0                                                                                                                     ; 16      ;
; host_io:inst|Hdata[15]~16                                                                                                                   ; 16      ;
; counter_demo:inst3|data[0]~49                                                                                                               ; 16      ;
; host_itf:inst1|x8800_0032[7]~0                                                                                                              ; 16      ;
; host_itf:inst1|x8800_00F0[1]~2                                                                                                              ; 16      ;
; seg_demo:inst6|cnt_segcon[2]                                                                                                                ; 16      ;
; host_itf:inst1|x8800_0072[3]~0                                                                                                              ; 16      ;
; host_itf:inst1|x8800_00F0[0]                                                                                                                ; 16      ;
; XM0_ADDR[1]                                                                                                                                 ; 14      ;
; host_itf:inst1|Equal18~2                                                                                                                    ; 14      ;
; host_io:inst|Hdi[8]                                                                                                                         ; 14      ;
; host_io:inst|Hdi[9]                                                                                                                         ; 14      ;
; host_io:inst|Hdi[10]                                                                                                                        ; 14      ;
; host_io:inst|Hdi[11]                                                                                                                        ; 14      ;
; host_io:inst|Hdi[12]                                                                                                                        ; 14      ;
; host_io:inst|Hdi[13]                                                                                                                        ; 14      ;
; host_io:inst|Hdi[14]                                                                                                                        ; 14      ;
; host_io:inst|Hdi[15]                                                                                                                        ; 14      ;
; host_itf:inst1|Equal5~0                                                                                                                     ; 14      ;
; host_io:inst|Hdi[6]                                                                                                                         ; 14      ;
; host_io:inst|Hdi[7]                                                                                                                         ; 14      ;
; host_io:inst|Hdi[4]                                                                                                                         ; 14      ;
; host_io:inst|Hdi[5]                                                                                                                         ; 14      ;
; host_io:inst|Hdi[1]                                                                                                                         ; 14      ;
; host_io:inst|Hdi[2]                                                                                                                         ; 14      ;
; host_io:inst|Hdi[3]                                                                                                                         ; 14      ;
; host_itf:inst1|Equal1~4                                                                                                                     ; 14      ;
; host_io:inst|Hdi[0]                                                                                                                         ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[5]~8   ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[5]~8    ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_8_result_int[5]~8    ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_7_result_int[5]~8    ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_6_result_int[5]~8    ; 14      ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_14_result_int[8]~12  ; 14      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[5]~8   ; 13      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_5_result_int[5]~8    ; 13      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_4_result_int[5]~8    ; 13      ;
; XM0_ADDR[7]                                                                                                                                 ; 12      ;
; XM0_ADDR[4]                                                                                                                                 ; 12      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_3_result_int[4]~6    ; 12      ;
; counter_demo:inst3|data[15]                                                                                                                 ; 12      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[5]~8   ; 11      ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[5]~8    ; 11      ;
; counter_demo:inst3|data[2]                                                                                                                  ; 11      ;
; host_itf:inst1|Equal11~0                                                                                                                    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_8_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_7_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_6_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_5_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_4_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_3_result_int[4]~6    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[5]~8   ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_8_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_7_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_6_result_int[5]~8    ; 10      ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_14_result_int[5]~8   ; 10      ;
; counter_demo:inst3|data[0]                                                                                                                  ; 9       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_14_result_int[5]~8   ; 8       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_14_result_int[5]~8   ; 8       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_14_result_int[5]~8   ; 8       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_14_result_int[5]~8   ; 8       ;
; host_itf:inst1|Equal6~0                                                                                                                     ; 7       ;
; CLK_div_gen:inst2|Equal1~10                                                                                                                 ; 7       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[78]~57              ; 7       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[77]~56              ; 7       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[76]~55              ; 7       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[75]~54              ; 7       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[78]~192             ; 7       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[77]~191             ; 7       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[76]~190             ; 7       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[78]~172             ; 7       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[77]~171             ; 7       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[76]~170             ; 7       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[78]~108             ; 7       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[77]~107             ; 7       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[76]~106             ; 7       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[75]~105             ; 7       ;
; host_itf:inst1|Equal1~5                                                                                                                     ; 7       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_15_result_int[5]~8   ; 7       ;
; counter_demo:inst3|data[1]                                                                                                                  ; 7       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_15_result_int[15]~22 ; 7       ;
; XM0WEN                                                                                                                                      ; 5       ;
; host_itf:inst1|Equal9~0                                                                                                                     ; 5       ;
; seg_demo:inst6|Decoder6~6                                                                                                                   ; 5       ;
; host_itf:inst1|Equal4~0                                                                                                                     ; 5       ;
; sel_button[1]                                                                                                                               ; 4       ;
; CLK_div_gen:inst2|Equal2~9                                                                                                                  ; 4       ;
; CLK_div_gen:inst2|Equal2~4                                                                                                                  ; 4       ;
; CLK_div_gen:inst2|Equal2~1                                                                                                                  ; 4       ;
; host_itf:inst1|Equal11~1                                                                                                                    ; 4       ;
; host_itf:inst1|Equal2~0                                                                                                                     ; 4       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_15_result_int[5]~10  ; 4       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_15_result_int[5]~10  ; 4       ;
; XM0OEN                                                                                                                                      ; 3       ;
; host_itf:inst1|Equal13~1                                                                                                                    ; 3       ;
; host_itf:inst1|Equal12~0                                                                                                                    ; 3       ;
; counter_demo:inst3|start_flag                                                                                                               ; 3       ;
; CLK_div_gen:inst2|CNT_1KHz[0]                                                                                                               ; 3       ;
; CLK_div_gen:inst2|CNT_1KHz[1]                                                                                                               ; 3       ;
; host_itf:inst1|clk_cnt[31]                                                                                                                  ; 3       ;
; host_itf:inst1|clk_cnt[0]                                                                                                                   ; 3       ;
; host_itf:inst1|clk_cnt[1]                                                                                                                   ; 3       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_15_result_int[5]~8   ; 3       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_15_result_int[5]~8   ; 3       ;
; sel_button[2]                                                                                                                               ; 2       ;
; FPGA_CLK                                                                                                                                    ; 2       ;
; sel_button[1]~_wirecell                                                                                                                     ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[72]~196             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[67]~195             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[62]~194             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[57]~193             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[52]~192             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[47]~191             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[42]~190             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[71]~63              ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[66]~62              ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[67]~61              ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[145]~260            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[134]~259            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[123]~258            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[124]~257            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[125]~256            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[114]~255            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[115]~254            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[116]~253            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[117]~252            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[118]~251            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[72]~214             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[67]~213             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[62]~212             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[57]~211             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[52]~210             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[47]~209             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[42]~208             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[37]~207             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[32]~206             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[27]~205             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[22]~204             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[71]~189             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[37]~181             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[67]~210             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[62]~209             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[57]~208             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[52]~207             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[47]~206             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[42]~205             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[37]~204             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[32]~203             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[27]~202             ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[22]~201             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[71]~123             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[66]~122             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[61]~121             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[56]~120             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[51]~119             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[52]~118             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[106]~272            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[98]~271             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[90]~270             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[82]~269             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[74]~268             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[66]~267             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[67]~266             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[59]~265             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[60]~264             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[61]~263             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[72]~59              ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[146]~242            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[147]~241            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[148]~240            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[149]~239            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[150]~238            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[151]~237            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[135]~235            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[136]~234            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[137]~233            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[138]~232            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[139]~231            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[140]~230            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[126]~228            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[127]~227            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[128]~226            ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[129]~225            ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[72]~116             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[67]~114             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[62]~112             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[57]~110             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[107]~257            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[108]~256            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[109]~255            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[99]~253             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[100]~252            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[101]~251            ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[91]~249             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[92]~248             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[93]~247             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[83]~245             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[84]~244             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[85]~243             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[75]~241             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[76]~240             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[77]~239             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[68]~237             ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[69]~236             ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[3]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[4]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[5]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[2]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[7]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[8]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[9]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[6]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[10]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[11]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[13]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[12]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[14]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[15]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[16]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[17]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[18]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[19]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[20]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[21]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[22]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[23]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[24]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[25]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[30]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[31]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[26]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[27]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[28]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_3KHz[29]                                                                                                              ; 2       ;
; host_itf:inst1|x8800_00F0[1]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_00F0[2]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_00F0[3]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_00F0[4]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_00F0[5]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_00F0[6]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_00F0[7]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_00F0[8]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_00F0[9]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_00F0[10]                                                                                                               ; 2       ;
; host_itf:inst1|x8800_00F0[11]                                                                                                               ; 2       ;
; host_itf:inst1|x8800_00F0[12]                                                                                                               ; 2       ;
; host_itf:inst1|x8800_00F0[13]                                                                                                               ; 2       ;
; host_itf:inst1|x8800_00F0[14]                                                                                                               ; 2       ;
; host_itf:inst1|Equal13~0                                                                                                                    ; 2       ;
; host_itf:inst1|Equal19~1                                                                                                                    ; 2       ;
; host_itf:inst1|x8800_00F0[15]                                                                                                               ; 2       ;
; host_itf:inst1|Equal20~9                                                                                                                    ; 2       ;
; host_itf:inst1|HDO[0]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[1]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[2]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[3]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[4]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[5]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[6]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[7]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[8]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[9]                                                                                                                       ; 2       ;
; host_itf:inst1|HDO[10]                                                                                                                      ; 2       ;
; host_itf:inst1|HDO[11]                                                                                                                      ; 2       ;
; host_itf:inst1|HDO[12]                                                                                                                      ; 2       ;
; host_itf:inst1|HDO[13]                                                                                                                      ; 2       ;
; host_itf:inst1|HDO[14]                                                                                                                      ; 2       ;
; host_itf:inst1|HDO[15]                                                                                                                      ; 2       ;
; counter_demo:inst3|Equal0~4                                                                                                                 ; 2       ;
; counter_demo:inst3|Equal1~9                                                                                                                 ; 2       ;
; counter_demo:inst3|Equal1~4                                                                                                                 ; 2       ;
; host_itf:inst1|V_SEL                                                                                                                        ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[3]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[4]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[2]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[5]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[6]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[9]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[7]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[8]                                                                                                               ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[10]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[11]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[12]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[13]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[15]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[16]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[17]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[14]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[18]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[19]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[20]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[21]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[22]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[23]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[24]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[25]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[30]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[31]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[26]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[27]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[28]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|CNT_1KHz[29]                                                                                                              ; 2       ;
; CLK_div_gen:inst2|Equal1~0                                                                                                                  ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[70]~53              ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[70]~52              ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[71]~51              ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[72]~50              ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[71]~189             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[71]~188             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[72]~187             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[71]~169             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[72]~168             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[70]~166             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[70]~165             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[70]~104             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[70]~103             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[71]~102             ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[72]~101             ; 2       ;
; host_itf:inst1|reg_sw[0]                                                                                                                    ; 2       ;
; host_itf:inst1|x8800_0032[0]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0032[1]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0032[2]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0032[3]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0032[4]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0032[5]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0032[6]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0032[7]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0030[0]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0030[1]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0030[2]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0030[3]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0030[4]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0030[5]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0072[0]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0072[1]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0072[2]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0072[3]                                                                                                                ; 2       ;
; host_itf:inst1|x8800_0050[0]                                                                                                                ; 2       ;
; host_itf:inst1|clk_cnt[30]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[29]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[28]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[27]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[26]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[25]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[24]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[23]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[22]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[21]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[20]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[19]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[18]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[17]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[16]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[15]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[14]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[13]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[12]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[11]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[10]                                                                                                                  ; 2       ;
; host_itf:inst1|clk_cnt[9]                                                                                                                   ; 2       ;
; host_itf:inst1|clk_cnt[8]                                                                                                                   ; 2       ;
; host_itf:inst1|clk_cnt[7]                                                                                                                   ; 2       ;
; host_itf:inst1|clk_cnt[6]                                                                                                                   ; 2       ;
; host_itf:inst1|clk_cnt[5]                                                                                                                   ; 2       ;
; host_itf:inst1|clk_cnt[4]                                                                                                                   ; 2       ;
; host_itf:inst1|clk_cnt[3]                                                                                                                   ; 2       ;
; host_itf:inst1|clk_cnt[2]                                                                                                                   ; 2       ;
; counter_demo:inst3|cnt_1000[31]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[30]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[29]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[28]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[27]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[26]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[25]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[24]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[23]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[22]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[21]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[20]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[19]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[18]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[17]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[16]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[15]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[14]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[13]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[12]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[9]                                                                                                              ; 2       ;
; counter_demo:inst3|cnt_1000[8]                                                                                                              ; 2       ;
; counter_demo:inst3|cnt_1000[11]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[10]                                                                                                             ; 2       ;
; counter_demo:inst3|cnt_1000[7]                                                                                                              ; 2       ;
; counter_demo:inst3|cnt_1000[6]                                                                                                              ; 2       ;
; counter_demo:inst3|cnt_1000[5]                                                                                                              ; 2       ;
; counter_demo:inst3|cnt_1000[4]                                                                                                              ; 2       ;
; counter_demo:inst3|cnt_1000[2]                                                                                                              ; 2       ;
; counter_demo:inst3|cnt_1000[1]                                                                                                              ; 2       ;
; counter_demo:inst3|cnt_1000[0]                                                                                                              ; 2       ;
; counter_demo:inst3|cnt_1000[3]                                                                                                              ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[0]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[0]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_15_result_int[11]~16 ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[1]~20  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[2]~18  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[1]~20  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[8]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[7]~8   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[6]~6   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[5]~4   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[4]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[3]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[2]~18  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[1]~20  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[8]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[7]~8   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[6]~6   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[5]~4   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[4]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[3]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[2]~18  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[1]~20  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[8]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[7]~8   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[6]~6   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[5]~4   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[4]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[3]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[2]~18  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[8]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[7]~8   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[6]~6   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[5]~4   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[4]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[3]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[8]~10   ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[7]~8    ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[6]~6    ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[5]~4    ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[4]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[3]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_4_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_4_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_3_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_3_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_4_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_4_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_3_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_3_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[0]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_13_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[0]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[0]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[0]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[0]~10   ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_15_result_int[8]~12  ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_13_result_int[1]~14  ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_13_result_int[5]~6   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_13_result_int[4]~4   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_13_result_int[3]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_13_result_int[2]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_12_result_int[1]~14  ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_12_result_int[5]~6   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_12_result_int[4]~4   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_12_result_int[3]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_12_result_int[2]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_11_result_int[1]~14  ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_11_result_int[5]~6   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_11_result_int[4]~4   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_11_result_int[3]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_11_result_int[2]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_10_result_int[1]~14  ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_10_result_int[5]~6   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_10_result_int[4]~4   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_10_result_int[3]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_10_result_int[2]~0   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_9_result_int[1]~14   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_9_result_int[5]~6    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_9_result_int[4]~4    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_9_result_int[3]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_9_result_int[2]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_8_result_int[1]~14   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[12]~16 ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[11]~14 ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[10]~12 ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[9]~10  ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[8]~8   ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[7]~6   ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[6]~4   ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[5]~2   ; 2       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[4]~0   ; 2       ;
; dip_sw[0]                                                                                                                                   ; 1       ;
; key_data[0]                                                                                                                                 ; 1       ;
; dip_sw[1]                                                                                                                                   ; 1       ;
; key_data[1]                                                                                                                                 ; 1       ;
; dip_sw[2]                                                                                                                                   ; 1       ;
; key_data[2]                                                                                                                                 ; 1       ;
; sel_button[3]                                                                                                                               ; 1       ;
; dip_sw[3]                                                                                                                                   ; 1       ;
; key_data[3]                                                                                                                                 ; 1       ;
; dip_sw[4]                                                                                                                                   ; 1       ;
; dip_sw[5]                                                                                                                                   ; 1       ;
; dip_sw[6]                                                                                                                                   ; 1       ;
; dip_sw[7]                                                                                                                                   ; 1       ;
; dip_sw[8]                                                                                                                                   ; 1       ;
; dip_sw[9]                                                                                                                                   ; 1       ;
; dip_sw[10]                                                                                                                                  ; 1       ;
; dip_sw[11]                                                                                                                                  ; 1       ;
; dip_sw[12]                                                                                                                                  ; 1       ;
; dip_sw[13]                                                                                                                                  ; 1       ;
; dip_sw[14]                                                                                                                                  ; 1       ;
; dip_sw[15]                                                                                                                                  ; 1       ;
; XM0_ADDR[0]                                                                                                                                 ; 1       ;
; XM0_ADDR[2]                                                                                                                                 ; 1       ;
; XM0_ADDR[3]                                                                                                                                 ; 1       ;
; XM0_ADDR[8]                                                                                                                                 ; 1       ;
; XM0_ADDR[9]                                                                                                                                 ; 1       ;
; XM0_ADDR[10]                                                                                                                                ; 1       ;
; XM0_ADDR[11]                                                                                                                                ; 1       ;
; XM0_ADDR[12]                                                                                                                                ; 1       ;
; XM0_ADDR[13]                                                                                                                                ; 1       ;
; XM0_ADDR[14]                                                                                                                                ; 1       ;
; XM0_ADDR[15]                                                                                                                                ; 1       ;
; XM0_ADDR[16]                                                                                                                                ; 1       ;
; XM0_ADDR[17]                                                                                                                                ; 1       ;
; XM0_ADDR[18]                                                                                                                                ; 1       ;
; XM0_ADDR[19]                                                                                                                                ; 1       ;
; XM0DATA[0]                                                                                                                                  ; 1       ;
; XM0DATA[1]                                                                                                                                  ; 1       ;
; XM0DATA[2]                                                                                                                                  ; 1       ;
; XM0DATA[3]                                                                                                                                  ; 1       ;
; XM0DATA[4]                                                                                                                                  ; 1       ;
; XM0DATA[5]                                                                                                                                  ; 1       ;
; XM0DATA[6]                                                                                                                                  ; 1       ;
; XM0DATA[7]                                                                                                                                  ; 1       ;
; XM0DATA[8]                                                                                                                                  ; 1       ;
; XM0DATA[9]                                                                                                                                  ; 1       ;
; XM0DATA[10]                                                                                                                                 ; 1       ;
; XM0DATA[11]                                                                                                                                 ; 1       ;
; XM0DATA[12]                                                                                                                                 ; 1       ;
; XM0DATA[13]                                                                                                                                 ; 1       ;
; XM0DATA[14]                                                                                                                                 ; 1       ;
; XM0DATA[15]                                                                                                                                 ; 1       ;
; counter_demo:inst3|start_flag~0                                                                                                             ; 1       ;
; host_itf:inst1|reg_sw[0]~0                                                                                                                  ; 1       ;
; seg_demo:inst6|cnt_segcon[0]~2                                                                                                              ; 1       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[68]~60              ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[156]~261            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[119]~250            ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[23]~203             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[66]~188             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[61]~187             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[56]~186             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[51]~185             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[46]~184             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[41]~183             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[36]~182             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[38]~180             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[72]~211             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[23]~200             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[53]~117             ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[114]~273            ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[62]~262             ; 1       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[215]~117            ; 1       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[216]~116            ; 1       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[217]~115            ; 1       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[218]~114            ; 1       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[219]~113            ; 1       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[220]~112            ; 1       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[221]~111            ; 1       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[222]~110            ; 1       ;
; seg_demo:inst6|lpm_divide:Div3|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[223]~109            ; 1       ;
; seg_demo:inst6|Mux2~5                                                                                                                       ; 1       ;
; seg_demo:inst6|lpm_divide:Mod3|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[73]~58              ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[157]~249            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[158]~248            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[159]~247            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[160]~246            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[161]~245            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[162]~244            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[163]~243            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[152]~236            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[141]~229            ; 1       ;
; seg_demo:inst6|lpm_divide:Div2|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[130]~224            ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[73]~202             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[68]~201             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[63]~200             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[58]~199             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[53]~198             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[48]~197             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[43]~196             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[38]~195             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[33]~194             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod0|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[28]~193             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[73]~179             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[68]~178             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[63]~177             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[58]~176             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[53]~175             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[48]~174             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod1|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[43]~173             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[73]~199             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[68]~198             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[63]~197             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[58]~196             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[53]~195             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[48]~194             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[43]~193             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[38]~192             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[33]~191             ; 1       ;
; seg_demo:inst6|lpm_divide:Div0|lpm_divide_gem:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[28]~190             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[73]~115             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[68]~113             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[63]~111             ; 1       ;
; seg_demo:inst6|lpm_divide:Mod2|lpm_divide_j6m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_m2f:divider|StageOut[58]~109             ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[115]~261            ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[116]~260            ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[117]~259            ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[118]~258            ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[110]~254            ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[102]~250            ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[94]~246             ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[86]~242             ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[78]~238             ; 1       ;
; seg_demo:inst6|lpm_divide:Div1|lpm_divide_jem:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_s2f:divider|StageOut[70]~235             ; 1       ;
; CLK_div_gen:inst2|CNT_3KHz~2                                                                                                                ; 1       ;
; CLK_div_gen:inst2|CNT_3KHz~1                                                                                                                ; 1       ;
; CLK_div_gen:inst2|CNT_3KHz~0                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00F0~17                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00F0~16                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00F0~15                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00F0~14                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00F0~13                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00F0~12                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00F0~11                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00F0~10                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00F0~9                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00F0~8                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00F0~7                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00F0~6                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00F0~5                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00F0~4                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00F0~3                                                                                                                 ; 1       ;
; CLK_div_gen:inst2|BCLK_3KHz~0                                                                                                               ; 1       ;
; CLK_div_gen:inst2|Equal2~8                                                                                                                  ; 1       ;
; CLK_div_gen:inst2|Equal2~7                                                                                                                  ; 1       ;
; CLK_div_gen:inst2|Equal2~6                                                                                                                  ; 1       ;
; CLK_div_gen:inst2|Equal2~5                                                                                                                  ; 1       ;
; CLK_div_gen:inst2|Equal2~3                                                                                                                  ; 1       ;
; CLK_div_gen:inst2|Equal2~2                                                                                                                  ; 1       ;
; CLK_div_gen:inst2|Equal2~0                                                                                                                  ; 1       ;
; host_itf:inst1|LessThan0~0                                                                                                                  ; 1       ;
; host_itf:inst1|Selector15~11                                                                                                                ; 1       ;
; host_itf:inst1|Selector15~10                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0010[0]                                                                                                                ; 1       ;
; host_itf:inst1|Selector15~9                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00A0[0]                                                                                                                ; 1       ;
; host_itf:inst1|Selector15~8                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00D0[0]                                                                                                                ; 1       ;
; host_itf:inst1|Selector15~7                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00B0[0]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00C0[0]                                                                                                                ; 1       ;
; host_itf:inst1|Selector15~6                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00E0[0]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0040[0]                                                                                                                ; 1       ;
; host_itf:inst1|Selector15~5                                                                                                                 ; 1       ;
; host_itf:inst1|Selector15~4                                                                                                                 ; 1       ;
; host_itf:inst1|Selector15~3                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0020[0]                                                                                                                ; 1       ;
; host_itf:inst1|Selector15~2                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0042[0]                                                                                                                ; 1       ;
; host_itf:inst1|Selector15~1                                                                                                                 ; 1       ;
; host_itf:inst1|Selector15~0                                                                                                                 ; 1       ;
; host_itf:inst1|Selector14~12                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~11                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~10                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0050[1]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0010[1]                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~9                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00A0[1]                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~8                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00B0[1]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00C0[1]                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~7                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00D0[1]                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~6                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00E0[1]                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~5                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0040[1]                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~4                                                                                                                 ; 1       ;
; host_itf:inst1|Selector14~3                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0020[1]                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~2                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0042[1]                                                                                                                ; 1       ;
; host_itf:inst1|Selector14~1                                                                                                                 ; 1       ;
; host_itf:inst1|Selector14~0                                                                                                                 ; 1       ;
; host_itf:inst1|Selector13~11                                                                                                                ; 1       ;
; host_itf:inst1|Selector13~10                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0050[2]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0010[2]                                                                                                                ; 1       ;
; host_itf:inst1|Selector13~9                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00A0[2]                                                                                                                ; 1       ;
; host_itf:inst1|Selector13~8                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00D0[2]                                                                                                                ; 1       ;
; host_itf:inst1|Selector13~7                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00B0[2]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00C0[2]                                                                                                                ; 1       ;
; host_itf:inst1|Selector13~6                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00E0[2]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0040[2]                                                                                                                ; 1       ;
; host_itf:inst1|Selector13~5                                                                                                                 ; 1       ;
; host_itf:inst1|Selector13~4                                                                                                                 ; 1       ;
; host_itf:inst1|Selector13~3                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0020[2]                                                                                                                ; 1       ;
; host_itf:inst1|Selector13~2                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0042[2]                                                                                                                ; 1       ;
; host_itf:inst1|Selector13~1                                                                                                                 ; 1       ;
; host_itf:inst1|Selector13~0                                                                                                                 ; 1       ;
; host_itf:inst1|Selector12~12                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~11                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~10                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0050[3]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0010[3]                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~9                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00A0[3]                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~8                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00B0[3]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00C0[3]                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~7                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00D0[3]                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~6                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00E0[3]                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~5                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0040[3]                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~4                                                                                                                 ; 1       ;
; host_itf:inst1|Selector12~3                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0020[3]                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~2                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0042[3]                                                                                                                ; 1       ;
; host_itf:inst1|Selector12~1                                                                                                                 ; 1       ;
; host_itf:inst1|Selector12~0                                                                                                                 ; 1       ;
; host_itf:inst1|Selector11~10                                                                                                                ; 1       ;
; host_itf:inst1|Selector11~9                                                                                                                 ; 1       ;
; host_itf:inst1|Selector11~8                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0010[4]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0020[4]                                                                                                                ; 1       ;
; host_itf:inst1|Selector11~7                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0050[4]                                                                                                                ; 1       ;
; host_itf:inst1|Selector11~6                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00A0[4]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00B0[4]                                                                                                                ; 1       ;
; host_itf:inst1|Selector11~5                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00C0[4]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00D0[4]                                                                                                                ; 1       ;
; host_itf:inst1|Selector11~4                                                                                                                 ; 1       ;
; host_itf:inst1|Selector11~3                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00E0[4]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0040[4]                                                                                                                ; 1       ;
; host_itf:inst1|Selector11~2                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0042[4]                                                                                                                ; 1       ;
; host_itf:inst1|Selector11~1                                                                                                                 ; 1       ;
; host_itf:inst1|Selector11~0                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0072[4]                                                                                                                ; 1       ;
; host_itf:inst1|Selector10~10                                                                                                                ; 1       ;
; host_itf:inst1|Selector10~9                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0050[5]                                                                                                                ; 1       ;
; host_itf:inst1|Selector10~8                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0010[5]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0020[5]                                                                                                                ; 1       ;
; host_itf:inst1|Selector10~7                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00C0[5]                                                                                                                ; 1       ;
; host_itf:inst1|Selector10~6                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00A0[5]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00B0[5]                                                                                                                ; 1       ;
; host_itf:inst1|Selector10~5                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00D0[5]                                                                                                                ; 1       ;
; host_itf:inst1|Selector10~4                                                                                                                 ; 1       ;
; host_itf:inst1|Selector10~3                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_00E0[5]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0040[5]                                                                                                                ; 1       ;
; host_itf:inst1|Selector10~2                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0042[5]                                                                                                                ; 1       ;
; host_itf:inst1|Selector10~1                                                                                                                 ; 1       ;
; host_itf:inst1|Selector10~0                                                                                                                 ; 1       ;
; host_itf:inst1|x8800_0072[5]                                                                                                                ; 1       ;
; host_itf:inst1|Selector9~10                                                                                                                 ; 1       ;
; host_itf:inst1|Selector9~9                                                                                                                  ; 1       ;
; host_itf:inst1|Selector9~8                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0010[6]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0020[6]                                                                                                                ; 1       ;
; host_itf:inst1|Selector9~7                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0050[6]                                                                                                                ; 1       ;
; host_itf:inst1|Selector9~6                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_00A0[6]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00B0[6]                                                                                                                ; 1       ;
; host_itf:inst1|Selector9~5                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_00C0[6]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00D0[6]                                                                                                                ; 1       ;
; host_itf:inst1|Selector9~4                                                                                                                  ; 1       ;
; host_itf:inst1|Selector9~3                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_00E0[6]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0040[6]                                                                                                                ; 1       ;
; host_itf:inst1|Selector9~2                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0042[6]                                                                                                                ; 1       ;
; host_itf:inst1|Selector9~1                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0030[6]                                                                                                                ; 1       ;
; host_itf:inst1|Selector9~0                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0072[6]                                                                                                                ; 1       ;
; host_itf:inst1|Selector8~10                                                                                                                 ; 1       ;
; host_itf:inst1|Selector8~9                                                                                                                  ; 1       ;
; host_itf:inst1|Selector8~8                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0010[7]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0020[7]                                                                                                                ; 1       ;
; host_itf:inst1|Selector8~7                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0050[7]                                                                                                                ; 1       ;
; host_itf:inst1|Selector8~6                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_00A0[7]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00B0[7]                                                                                                                ; 1       ;
; host_itf:inst1|Selector8~5                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_00C0[7]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00D0[7]                                                                                                                ; 1       ;
; host_itf:inst1|Selector8~4                                                                                                                  ; 1       ;
; host_itf:inst1|Selector8~3                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_00E0[7]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0040[7]                                                                                                                ; 1       ;
; host_itf:inst1|Selector8~2                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0042[7]                                                                                                                ; 1       ;
; host_itf:inst1|Selector8~1                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0030[7]                                                                                                                ; 1       ;
; host_itf:inst1|Selector8~0                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0072[7]                                                                                                                ; 1       ;
; host_itf:inst1|Selector7~10                                                                                                                 ; 1       ;
; host_itf:inst1|Selector7~9                                                                                                                  ; 1       ;
; host_itf:inst1|Selector7~8                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0010[8]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_0020[8]                                                                                                                ; 1       ;
; host_itf:inst1|Selector7~7                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_0050[8]                                                                                                                ; 1       ;
; host_itf:inst1|Selector7~6                                                                                                                  ; 1       ;
; host_itf:inst1|x8800_00A0[8]                                                                                                                ; 1       ;
; host_itf:inst1|x8800_00B0[8]                                                                                                                ; 1       ;
; host_itf:inst1|Selector7~5                                                                                                                  ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,799 / 26,052 ( 7 % ) ;
; C16 interconnects           ; 17 / 1,156 ( 1 % )     ;
; C4 interconnects            ; 759 / 17,952 ( 4 % )   ;
; Direct links                ; 478 / 26,052 ( 2 % )   ;
; Global clocks               ; 4 / 8 ( 50 % )         ;
; Local interconnects         ; 779 / 8,256 ( 9 % )    ;
; R24 interconnects           ; 16 / 1,020 ( 2 % )     ;
; R4 interconnects            ; 868 / 22,440 ( 4 % )   ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.09) ; Number of LABs  (Total = 140) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 14                            ;
; 2                                           ; 5                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 5                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 0                             ;
; 9                                           ; 4                             ;
; 10                                          ; 3                             ;
; 11                                          ; 3                             ;
; 12                                          ; 5                             ;
; 13                                          ; 8                             ;
; 14                                          ; 9                             ;
; 15                                          ; 13                            ;
; 16                                          ; 64                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.92) ; Number of LABs  (Total = 140) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 45                            ;
; 1 Clock                            ; 44                            ;
; 1 Clock enable                     ; 15                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 17                            ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.16) ; Number of LABs  (Total = 140) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 12                            ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 4                             ;
; 5                                            ; 6                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 4                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 17                            ;
; 15                                           ; 37                            ;
; 16                                           ; 7                             ;
; 17                                           ; 1                             ;
; 18                                           ; 1                             ;
; 19                                           ; 1                             ;
; 20                                           ; 3                             ;
; 21                                           ; 1                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 3                             ;
; 27                                           ; 4                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.22) ; Number of LABs  (Total = 140) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 20                            ;
; 2                                               ; 5                             ;
; 3                                               ; 7                             ;
; 4                                               ; 7                             ;
; 5                                               ; 5                             ;
; 6                                               ; 14                            ;
; 7                                               ; 23                            ;
; 8                                               ; 15                            ;
; 9                                               ; 8                             ;
; 10                                              ; 7                             ;
; 11                                              ; 7                             ;
; 12                                              ; 2                             ;
; 13                                              ; 4                             ;
; 14                                              ; 3                             ;
; 15                                              ; 3                             ;
; 16                                              ; 10                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.86) ; Number of LABs  (Total = 140) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 9                             ;
; 4                                            ; 13                            ;
; 5                                            ; 10                            ;
; 6                                            ; 4                             ;
; 7                                            ; 1                             ;
; 8                                            ; 13                            ;
; 9                                            ; 11                            ;
; 10                                           ; 8                             ;
; 11                                           ; 11                            ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 5                             ;
; 15                                           ; 3                             ;
; 16                                           ; 6                             ;
; 17                                           ; 8                             ;
; 18                                           ; 1                             ;
; 19                                           ; 1                             ;
; 20                                           ; 1                             ;
; 21                                           ; 2                             ;
; 22                                           ; 1                             ;
; 23                                           ; 1                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 3                             ;
; 31                                           ; 5                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 29 22:21:16 2014
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off M3 -c M3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C8F256C8 for design "M3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5F256C8 is compatible
    Info (176445): Device EP2C5F256I8 is compatible
    Info (176445): Device EP2C5AF256I8 is compatible
    Info (176445): Device EP2C8F256I8 is compatible
    Info (176445): Device EP2C8AF256I8 is compatible
    Info (176445): Device EP2C15AF256C8 is compatible
    Info (176445): Device EP2C15AF256I8 is compatible
    Info (176445): Device EP2C20F256C8 is compatible
    Info (176445): Device EP2C20F256I8 is compatible
    Info (176445): Device EP2C20AF256I8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C3
    Info (169125): Pin ~nCSO~ is reserved at location F4
Critical Warning (169085): No exact pin location assignment(s) for 57 pins of 179 total pins
    Info (169086): Pin SRAM_DATA[15] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[14] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[13] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[12] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[11] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[10] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[9] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[8] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[7] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[6] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[5] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[4] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[3] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[2] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[1] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DATA[0] not assigned to an exact location on the device
    Info (169086): Pin SRAM_nOE not assigned to an exact location on the device
    Info (169086): Pin SRAM_nWE not assigned to an exact location on the device
    Info (169086): Pin SRAM_nCS not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[17] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[16] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[15] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[14] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[13] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[12] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[11] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[10] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[9] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[8] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[7] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[6] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[5] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[4] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[3] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[2] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[1] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[0] not assigned to an exact location on the device
    Info (169086): Pin M_nRESET not assigned to an exact location on the device
    Info (169086): Pin XCLKOUT not assigned to an exact location on the device
    Info (169086): Pin CPLD_8 not assigned to an exact location on the device
    Info (169086): Pin CPLD_1 not assigned to an exact location on the device
    Info (169086): Pin XEINT8 not assigned to an exact location on the device
    Info (169086): Pin STEP_A not assigned to an exact location on the device
    Info (169086): Pin STEP_nA not assigned to an exact location on the device
    Info (169086): Pin STEP_B not assigned to an exact location on the device
    Info (169086): Pin STEP_nB not assigned to an exact location on the device
    Info (169086): Pin GPJ4_0 not assigned to an exact location on the device
    Info (169086): Pin GPJ4_1 not assigned to an exact location on the device
    Info (169086): Pin GPJ4_2 not assigned to an exact location on the device
    Info (169086): Pin GPJ4_3 not assigned to an exact location on the device
    Info (169086): Pin GPJ4_4 not assigned to an exact location on the device
    Info (169086): Pin GPJ1_5 not assigned to an exact location on the device
    Info (169086): Pin SPI_DOUT not assigned to an exact location on the device
    Info (169086): Pin SPI_DIN not assigned to an exact location on the device
    Info (169086): Pin SPI_SCLK not assigned to an exact location on the device
    Info (169086): Pin SPI_DA_CS not assigned to an exact location on the device
    Info (169086): Pin SPI_AD_CS not assigned to an exact location on the device
Info (332104): Reading SDC File: 'M3.sdc'
Warning (332060): Node: CLK_div_gen:inst2|BCLK_1KHz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sel_button[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CLK_div_gen:inst2|BCLK_3KHz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000     FPGA_CLK
Info (176353): Automatically promoted node FPGA_CLK (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK_div_gen:inst2|BCLK_1KHz
        Info (176357): Destination node CLK_div_gen:inst2|BCLK_3KHz
Info (176353): Automatically promoted node CLK_div_gen:inst2|BCLK_1KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK_div_gen:inst2|BCLK_1KHz~0
Info (176353): Automatically promoted node CLK_div_gen:inst2|BCLK_3KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK_div_gen:inst2|BCLK_3KHz~0
Info (176353): Automatically promoted node XnRESET (placed in PIN H15 (CLK5, LVDSCLK2n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 57 (unused VREF, 3.3V VCCIO, 20 input, 21 output, 16 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  6 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X23_Y0 to location X34_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 108 output pins without output pin load capacitance assignment
    Info (306007): Pin "XM0_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "XM0_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_e" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_rs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_rw" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "piezo" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_nOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_nWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_nCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dot_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "key_scan[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "key_scan[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "key_scan[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "key_scan[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_com[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_disp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169064): Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SRAM_DATA[15] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DATA[0] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/ykm630.SOEE2/Downloads/Lab4(modified)/Lab4/SM3_M3_FPGA/M3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 600 megabytes
    Info: Processing ended: Thu May 29 22:21:27 2014
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ykm630.SOEE2/Downloads/Lab4(modified)/Lab4/SM3_M3_FPGA/M3.fit.smsg.


