---
title: "컴퓨터 구조: Basic Computer Organization and Design 3"

categories:
  - Computer System Architecture
tags:
  - Computer System Architecture
---

## Basic Computer Organization and Design 3

#### 1. Design of basic computer

---

- 지금까지 배운 기본 컴퓨터의 명령어와 연산과정들의 실제 하드웨어 설계를 알아본다.

![5-28](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/13f93ca3-580a-4ee4-a1e7-50c83d11eaba)

- 설계를 위해 필요한 컴포넌트들의 모음이다.
- 4096x16 공간의 메모리, 앞서 알아본 다양한 레지스터들, 1비트짜리 Flip flop들(E, I, R, IEN, FGI, FGO, S(앞에서 언급 안됨)), 3x8 and 4x16 decoder(opcode, timing value), Adder and logic circuit, Bus, 명령어를 실제로 수행하는 control logic gate 를 모두 설계해야한다.

#### 2. Control of registers

---

- 대표적으로 AR의 control인 LD, INR, CLR는 어떻게 설계할 수 있을까?
- LD의 경우는 AR <- xxx 의 기능을 하는 명령어일 것이고 INR은 AR <- AR + 1, CLR는 AR <- 0 일 것이다.
- 따라서 앞에서 살펴본 모든 마이크로 연산을 모아놓은 표에서 AR을 변경하는 모든 명령어를 살피고 조건에 따라서 나누어 설계할 수 있다.

![5-29](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/94f171f6-0aa0-4786-8ee9-0e060ff83d3c)

- AR의 상태를 변경하는 모든 명령어의 모음은 위와 같다.

![5-30](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/b65ca32c-1dc0-4456-981c-58037916d891)

- 해당 조건들을 OR로 연결하여 각 condition이 1이 되는 순간을 조절할 수 있다.
- 이처럼 해당 연산이 이루어지는 시간대의 상태변수들을 조합하여 각 레지스터의 control state를 관리할 수 있다.

![5-31](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/5da76c08-6b41-4759-b1cd-47861635de80)

- 최종적으로 설계된 AR의 회로도이다.

#### 3. Control function for reading input of memory

---

![5-32](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/92c7be3c-eda2-4f33-b712-cb482e8dc398)

- 메모리의 Read 기능, xxx <- M[AR]에 해당하는 연산이다.
- 위와 같이 표현 가능하다.

#### 4. Control of single flip-flops

---

![5-33](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/027d4aec-d48d-4851-a183-164add108c79)

- p: IO명령어가 사용되는 조건, D7 _ I _ T3
- JK FF에 연결된 변수중 D와 T같은경우는 각각 상호 베타적인 변수들이라는 특징이 있기 때문에 J와 K는 반드시 0과 1로 다른값을 가진다.

#### 5. Control of common bus

---

- 이전 단원에서 우리는 MUX나 3-state-buffer로 Bus를 구현했던 기억이 있다.
- 그렇다면 S0~2에 해당하는 control bit는 어떻게 구현할 수 있을까?
- Selection bit를 설정한다는 것은 어떤 레지스터를 고를지 정하는 것과 같은 과정이다.
- 각각의 레지스터와 메모리에는 1~7 까지 인덱스가 설정되어 있고 이를 8x3 인코더로 나타낸 표는 아래와 같다.
  ![5-34](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/8da22b93-0367-4aa4-91ff-4794e505def7)
- 따라서 각 인코더의 input인 x값에는 해당하는 레지스터를 읽어오기 위한 조건들이 들어가야 한다.

- 즉 예를들어 메모리의 Read 기능을 하는 조건을 x7에 그대로 넣어주면 Bus시스템을 구현할 수 있다.

#### 6. AC

---

- AC는 특정 데이터와 자기자신을 더하는 부분과, DR에서 읽어오는 부분, INPR에서 읽어오는 총 3가지 기능을 Adder and logic circuit으로 가진다.

![5-35](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/ac461987-ef1f-4d86-badb-c007d0d3f384)

- 위 그림은 AC의 하드웨어 설계도이다.
- 다른 레지스터처럼 LD,INR,CLR를 통한 control과 위 3가지 기능을 지원하는 Adder and logic circuit으로 이루어져 있다.

- 우선 가장 처음으로 AC <- XXX의 AC의 변경을 담당하는 기능을 전부 모아본다.

![5-36](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/66322c93-ae07-4eb6-90a1-1e94482d7e3e)

- AC <- xxx의 동작을 하는 모든 조건과 기능을 모아놓은 표이다.
- 위 기능들중 상위 7가지 기능은 특정 값을 AC에 불러오는 LD 기능이고, AC <- 0은 CLR, AC <- AC + 1은 INR이다.
- 해당 조건들을 control input에 묶어서 회로로 설계한 도면은 아래와 같다.

![5-37](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/3b54f421-183c-4af4-b59e-36aacd950879)

![5-38](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/8f2da7cb-7b7f-4e04-9616-a1e5280d0b9e)

- 위 도면은 control input의 각 기능들을 수행하는 Adder and logic circuit의 16비트 중 1비트만을 표현한 회로이다.
- 이해를 위해 좌측에 AND가 적힌 AND gate를 살펴보자.
- AC에서 AND연산은 우측 아래 표의 최상단에 적힌것처럼 AC <- AC ^ DR의 연산을 수행한다.
- 따라서 JK FF의 output인 AC(i)와 DR(i)의 값, 그리고 AND의 조건인 D0T5 3개의 조건이 AND로 묶여서 JK FF로 전달된다.

- ADD연산도 살펴보자. (AC <- AC + DR)
- ADD연산을 위해선 FA가 필요하고 실제로 FA에 AC의 값과 DR이 연결되어 있다.
- 이때 16비트중 1bit의 ADD회로 이므로 이전 bit에서 올라온 carry와 다음 bit로 올릴 carry가 FA에 연결되어 있는 모습을 확인할 수 있다.

- 이처럼 좌측의 7가지 AND게이트로 위에서 살펴본 LD control의 기능을 구현하여 XOR 게이트를 통해 JK FF전달 되는데 중간의 회로 구성을 살펴보자.
- AND gate에서 산출된 값이 NOT 게이트로 연결된 후 LD와 AND연산을 통해 각각 JK FF으로 전달된다.
- 이러한 구성을 통해서 LD = 1이고 좌측 AND -> XOR gate에서 1이 넘어오면 JK FF엔 input으로 1 0이 전달되어 1로 set된 최종 output을 가질 수 있다.

#### 7. 기능 예시(example)

---

![5-39](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/fa9d4a9f-4143-47f3-8a17-06a9700d2adb)

- 위 그림은 기본 컴퓨터의 회로 도면이며 우측 상단에 PC값이 현재 0000 0001 0100, 즉 0000 0001 0100의 위치에 있는 명령어를 수행할 예정이며 메모리의 0000 0001 0100번지에는 0111 0000 0010 0000의 명령어가 들어있다는 의미이다.
- 어떤 과정으로 명령이 수행되는지 알아보자.

![5-40](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/7fd1775e-5bd1-49d0-bbe6-764e4ea1f29b)

- 우선 명령어를 판독해야한다.
- 명령어의 최상위 4비트를 보았을때 0111은 레지스터 참조 명령어이며, 하위 12비트는 B5, 즉 INC 명령어로 AC <- AC + 1 기능을 수행하는 명령어 이다.

![5-41](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/6cb715d8-7b26-4d19-9911-f6a32eb233c0)

- 이러한 T0~T2 명령어 판독, Fatch and decode와 T3: AC <- AC + 1의 명령어 사이클은 위와 같다.

전체 기능의 순차적인 과정은 아래와 같다.

1. 해당 명령어를 수행하기 전의 명령어가 끝났고, SC에 CLR가 입력됨으로써 T0 = 1이 되면서 사이클을 시작한다.
2. T0 = 1이므로 PC값을 AR로 옮기는 PC <- AR이 수행된다.
   위 기능을 수행하기 위해 BUS의 S0-S2의 값이 010으로 설정되어 bus에 PC의 값이 올라가야 한다.  
   동시에 AR에 BUS의 데이터를 가져오기 위해 LD를 활성화해야 한다.
3. 순차 카운터가 증가되면서 T1= 1이 되고 IR에 메모리 AR번지에 위치하는 명령어를 읽어옴과 동시에 PC값을 1 증가시켜 다음 명령어를 가르키게 한다.
   메모리의 값을 bus에 올리기 위해 BUS에서 S를 111로 설정하고, IR의 LD를 1로 셋팅한다.
   동시에 PC값을 증가시키기 위해 PC의 INR을 1로 셋팅한다.
4. T2=1이 되면서 명령어의 Decode를 실시한다. Opcode를 통해 IR에 연결된 decoder에서 D0~D7중 하나가 선택되고, IR의 하위 12bit를 AR에 입력한다. IR의 최상위 비트도 I에 입력된다.
   bus의 S가 101이 됨으로써 IR의 데이터가 bus에 올라가고 AR의 LD가 1로 셋팅되면서 IR의 하위 12bit가 AR에 입력된다.
   I FF에 LD = 1로 셋팅되면서 IR의 최상위 bit를 읽어온다.
   opcode가 연결된 decoder의 output은 IR이 입력됨과 동시에 선택된다. (D7)
5. 4번 과정을 통해 I = 0과 D7 = 1을 참고하여 레지스터 참조 명령어임이 판독되었다. AR에 12bit가 입력되긴 하였으나 해당 값으로 메모리를 참조하진 않는다.
   다만 그 값을 통해서 레지스터 참조 명령어의 어느 기능을 수행해야 하는지 판독한다.
6. T3 = 1이 되면서 명령어의 하위 12비트를 통해 B5 = 1이 되고 T3\*B5=1이 되면서 AC의 INR=1로 셋팅되어 AC <- AC + 1의 기능이 수행된다.
