begin block BB0:
	pred ;
	succ ;
	code
		4000 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 144);
	end code
end block

begin block BB1:
	pred ;
	succ ;
	code
		4004 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 8);
		4008 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 40) (UpdateFalse);
		4012 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Reg 0);
		4016 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 40) (UpdateFalse);
	end code
end block

begin block BB2:
	pred ;
	succ ;
	code
		4020 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 12);
		4024 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 44) (UpdateFalse);
		4028 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 8);
		4032 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 48) (UpdateFalse);
		4036 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 48) (UpdateFalse);
		4040 : 4 : Ldr (CondAL) (Reg 6) (PostIndRegImm 4 1 0) (UpdateFalse);
		4044 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 52) (UpdateFalse);
		4048 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 52) (UpdateFalse);
		4052 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 44) (UpdateFalse);
		4056 : 4 : Str (CondAL) (Reg 4) (PostIndRegImm 5 1 0) (UpdateFalse);
	end code
end block

begin block BB3:
	pred ;
	succ ;
	code
		4060 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 12);
		4064 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 60) (UpdateFalse);
		4068 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 60) (UpdateFalse);
		4072 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4076 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 64) (UpdateFalse);
		4080 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 0);
		4084 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 56) (UpdateFalse);
		4088 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 64) (UpdateFalse);
		4092 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 56) (UpdateFalse);
		4096 : 4 : Cmp (CondAL) (Reg 4) (Reg 5);
		4100 : 4 : B (CondNE) (Label fib_6);
		4104 : 4 : B (CondAL) (Label fib_4);
	end code
end block

begin block BB4:
	pred ;
	succ ;
	code
		4108 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 1);
		4112 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 20) (UpdateFalse);
	end code
end block

begin block BB5:
	pred ;
	succ ;
	code
		4116 : 4 : B (CondAL) (Label fib_20);
	end code
end block

begin block BB6:
	pred ;
	succ ;
	code
		4120 : 4 : Nop;
	end code
end block

begin block BB7:
	pred ;
	succ ;
	code
		4124 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 12);
		4128 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 72) (UpdateFalse);
		4132 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 72) (UpdateFalse);
		4136 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4140 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 76) (UpdateFalse);
		4144 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 1);
		4148 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 68) (UpdateFalse);
		4152 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 76) (UpdateFalse);
		4156 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 68) (UpdateFalse);
		4160 : 4 : Cmp (CondAL) (Reg 4) (Reg 5);
		4164 : 4 : B (CondNE) (Label fib_10);
		4168 : 4 : B (CondAL) (Label fib_8);
	end code
end block

begin block BB8:
	pred ;
	succ ;
	code
		4172 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 1);
		4176 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 20) (UpdateFalse);
	end code
end block

begin block BB9:
	pred ;
	succ ;
	code
		4180 : 4 : B (CondAL) (Label fib_20);
	end code
end block

begin block BB10:
	pred ;
	succ ;
	code
		4184 : 4 : Nop;
	end code
end block

begin block BB11:
	pred ;
	succ ;
	code
		4188 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 12);
		4192 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 84) (UpdateFalse);
		4196 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 84) (UpdateFalse);
		4200 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4204 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 88) (UpdateFalse);
		4208 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 1);
		4212 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 80) (UpdateFalse);
		4216 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 88) (UpdateFalse);
		4220 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 80) (UpdateFalse);
		4224 : 4 : Sub (CondAL) (SetCC 0) (Reg 7) (Reg 4) (Reg 5);
		4228 : 4 : Str (CondAL) (Reg 7) (PostIndRegImm 13 1 88) (UpdateFalse);
		4232 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 88) (UpdateFalse);
		4236 : 4 : Mov (CondAL) (SetCC 0) (Reg 6) (Reg 4);
		4240 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 24) (UpdateFalse);
	end code
end block

begin block BB12:
	pred ;
	succ ;
	code
		4244 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 24) (UpdateFalse);
		4248 : 4 : Mov (CondAL) (SetCC 0) (Reg 0) (Reg 4);
		4252 : 4 : Str (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
		4256 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		4260 : 4 : Bl (CondAL) (Label fib);
		4264 : 4 : Add (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		4268 : 4 : Ldr (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
	end code
end block

begin block BB13:
	pred ;
	succ ;
	code
		4272 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Reg 0);
		4276 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 28) (UpdateFalse);
	end code
end block

begin block BB14:
	pred ;
	succ ;
	code
		4280 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 0);
		4284 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 92) (UpdateFalse);
		4288 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 28) (UpdateFalse);
		4292 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 92) (UpdateFalse);
		4296 : 4 : Str (CondAL) (Reg 4) (RegInd 5) (UpdateFalse);
	end code
end block

begin block BB15:
	pred ;
	succ ;
	code
		4300 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 12);
		4304 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 100) (UpdateFalse);
		4308 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 100) (UpdateFalse);
		4312 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4316 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 104) (UpdateFalse);
		4320 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 10);
		4324 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 96) (UpdateFalse);
		4328 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 104) (UpdateFalse);
		4332 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 96) (UpdateFalse);
		4336 : 4 : Sub (CondAL) (SetCC 0) (Reg 7) (Reg 4) (Reg 5);
		4340 : 4 : Str (CondAL) (Reg 7) (PostIndRegImm 13 1 104) (UpdateFalse);
		4344 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 104) (UpdateFalse);
		4348 : 4 : Mov (CondAL) (SetCC 0) (Reg 6) (Reg 4);
		4352 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 32) (UpdateFalse);
	end code
end block

begin block BB16:
	pred ;
	succ ;
	code
		4356 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 32) (UpdateFalse);
		4360 : 4 : Mov (CondAL) (SetCC 0) (Reg 0) (Reg 4);
		4364 : 4 : Str (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
		4368 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		4372 : 4 : Bl (CondAL) (Label fib);
		4376 : 4 : Add (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		4380 : 4 : Ldr (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
	end code
end block

begin block BB17:
	pred ;
	succ ;
	code
		4384 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Reg 0);
		4388 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 36) (UpdateFalse);
	end code
end block

begin block BB18:
	pred ;
	succ ;
	code
		4392 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 4);
		4396 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 108) (UpdateFalse);
		4400 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 36) (UpdateFalse);
		4404 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 108) (UpdateFalse);
		4408 : 4 : Str (CondAL) (Reg 4) (RegInd 5) (UpdateFalse);
	end code
end block

begin block BB19:
	pred ;
	succ ;
	code
		4412 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 0);
		4416 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 120) (UpdateFalse);
		4420 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 120) (UpdateFalse);
		4424 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4428 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 124) (UpdateFalse);
		4432 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 4);
		4436 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 112) (UpdateFalse);
		4440 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 112) (UpdateFalse);
		4444 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4448 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 116) (UpdateFalse);
		4452 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 124) (UpdateFalse);
		4456 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 116) (UpdateFalse);
		4460 : 4 : Add (CondAL) (SetCC 0) (Reg 7) (Reg 4) (Reg 5);
		4464 : 4 : Str (CondAL) (Reg 7) (PostIndRegImm 13 1 124) (UpdateFalse);
		4468 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 124) (UpdateFalse);
		4472 : 4 : Mov (CondAL) (SetCC 0) (Reg 6) (Reg 4);
		4476 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 20) (UpdateFalse);
		4480 : 4 : B (CondAL) (Label fib_20);
	end code
end block

begin block BB20:
	pred ;
	succ ;
	code
		4484 : 4 : Nop;
	end code
end block

begin block BB21:
	pred ;
	succ ;
	code
		4488 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 20) (UpdateFalse);
		4492 : 4 : Mov (CondAL) (SetCC 0) (Reg 0) (Reg 4);
		4496 : 4 : Add (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 144);
		4500 : 4 : Mov (CondAL) (SetCC 0) (Reg 15) (Reg 14);
	end code
end block

begin block BB22:
	pred ;
	succ ;
	code
		4504 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 92);
	end code
end block

begin block BB23:
	pred ;
	succ ;
	code
		4508 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 0);
		4512 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 28) (UpdateFalse);
		4516 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Reg 0);
		4520 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 28) (UpdateFalse);
	end code
end block

begin block BB24:
	pred ;
	succ ;
	code
		4524 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 4);
		4528 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 32) (UpdateFalse);
		4532 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 0);
		4536 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 36) (UpdateFalse);
		4540 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 36) (UpdateFalse);
		4544 : 4 : Ldr (CondAL) (Reg 6) (PostIndRegImm 4 1 0) (UpdateFalse);
		4548 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 40) (UpdateFalse);
		4552 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 40) (UpdateFalse);
		4556 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 32) (UpdateFalse);
		4560 : 4 : Str (CondAL) (Reg 4) (PostIndRegImm 5 1 0) (UpdateFalse);
	end code
end block

begin block BB25:
	pred ;
	succ ;
	code
		4564 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 4);
		4568 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 48) (UpdateFalse);
		4572 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 48) (UpdateFalse);
		4576 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4580 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 52) (UpdateFalse);
		4584 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 0);
		4588 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 44) (UpdateFalse);
		4592 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 52) (UpdateFalse);
		4596 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 44) (UpdateFalse);
		4600 : 4 : Cmp (CondAL) (Reg 4) (Reg 5);
		4604 : 4 : B (CondGT) (Label anka_6);
		4608 : 4 : B (CondAL) (Label anka_4);
	end code
end block

begin block BB26:
	pred ;
	succ ;
	code
		4612 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 1);
		4616 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 16) (UpdateFalse);
	end code
end block

begin block BB27:
	pred ;
	succ ;
	code
		4620 : 4 : B (CondAL) (Label anka_12);
	end code
end block

begin block BB28:
	pred ;
	succ ;
	code
		4624 : 4 : Nop;
	end code
end block

begin block BB29:
	pred ;
	succ ;
	code
		4628 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 4);
		4632 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 60) (UpdateFalse);
		4636 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 60) (UpdateFalse);
		4640 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4644 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 64) (UpdateFalse);
		4648 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 1);
		4652 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 56) (UpdateFalse);
		4656 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 64) (UpdateFalse);
		4660 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 56) (UpdateFalse);
		4664 : 4 : Sub (CondAL) (SetCC 0) (Reg 7) (Reg 4) (Reg 5);
		4668 : 4 : Str (CondAL) (Reg 7) (PostIndRegImm 13 1 64) (UpdateFalse);
		4672 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 64) (UpdateFalse);
		4676 : 4 : Mov (CondAL) (SetCC 0) (Reg 6) (Reg 4);
		4680 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 20) (UpdateFalse);
	end code
end block

begin block BB30:
	pred ;
	succ ;
	code
		4684 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 20) (UpdateFalse);
		4688 : 4 : Mov (CondAL) (SetCC 0) (Reg 0) (Reg 4);
		4692 : 4 : Str (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
		4696 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		4700 : 4 : Bl (CondAL) (Label kalle);
		4704 : 4 : Add (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		4708 : 4 : Ldr (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
	end code
end block

begin block BB31:
	pred ;
	succ ;
	code
		4712 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Reg 0);
		4716 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 24) (UpdateFalse);
	end code
end block

begin block BB32:
	pred ;
	succ ;
	code
		4720 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 8);
		4724 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 68) (UpdateFalse);
		4728 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 24) (UpdateFalse);
		4732 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 68) (UpdateFalse);
		4736 : 4 : Str (CondAL) (Reg 4) (RegInd 5) (UpdateFalse);
	end code
end block

begin block BB33:
	pred ;
	succ ;
	code
		4740 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 8);
		4744 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 72) (UpdateFalse);
		4748 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 72) (UpdateFalse);
		4752 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4756 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 16) (UpdateFalse);
		4760 : 4 : B (CondAL) (Label anka_12);
	end code
end block

begin block BB34:
	pred ;
	succ ;
	code
		4764 : 4 : Nop;
	end code
end block

begin block BB35:
	pred ;
	succ ;
	code
		4768 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 16) (UpdateFalse);
		4772 : 4 : Mov (CondAL) (SetCC 0) (Reg 0) (Reg 4);
		4776 : 4 : Add (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 92);
		4780 : 4 : Mov (CondAL) (SetCC 0) (Reg 15) (Reg 14);
	end code
end block

begin block BB36:
	pred ;
	succ ;
	code
		4784 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 92);
	end code
end block

begin block BB37:
	pred ;
	succ ;
	code
		4788 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 0);
		4792 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 28) (UpdateFalse);
		4796 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Reg 0);
		4800 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 28) (UpdateFalse);
	end code
end block

begin block BB38:
	pred ;
	succ ;
	code
		4804 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 4);
		4808 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 32) (UpdateFalse);
		4812 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 0);
		4816 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 36) (UpdateFalse);
		4820 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 36) (UpdateFalse);
		4824 : 4 : Ldr (CondAL) (Reg 6) (PostIndRegImm 4 1 0) (UpdateFalse);
		4828 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 40) (UpdateFalse);
		4832 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 40) (UpdateFalse);
		4836 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 32) (UpdateFalse);
		4840 : 4 : Str (CondAL) (Reg 4) (PostIndRegImm 5 1 0) (UpdateFalse);
	end code
end block

begin block BB39:
	pred ;
	succ ;
	code
		4844 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 4);
		4848 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 48) (UpdateFalse);
		4852 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 48) (UpdateFalse);
		4856 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4860 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 52) (UpdateFalse);
		4864 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 0);
		4868 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 44) (UpdateFalse);
		4872 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 52) (UpdateFalse);
		4876 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 44) (UpdateFalse);
		4880 : 4 : Cmp (CondAL) (Reg 4) (Reg 5);
		4884 : 4 : B (CondGT) (Label kalle_6);
		4888 : 4 : B (CondAL) (Label kalle_4);
	end code
end block

begin block BB40:
	pred ;
	succ ;
	code
		4892 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 0);
		4896 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 16) (UpdateFalse);
	end code
end block

begin block BB41:
	pred ;
	succ ;
	code
		4900 : 4 : B (CondAL) (Label kalle_12);
	end code
end block

begin block BB42:
	pred ;
	succ ;
	code
		4904 : 4 : Nop;
	end code
end block

begin block BB43:
	pred ;
	succ ;
	code
		4908 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 4);
		4912 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 60) (UpdateFalse);
		4916 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 60) (UpdateFalse);
		4920 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		4924 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 64) (UpdateFalse);
		4928 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 1);
		4932 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 56) (UpdateFalse);
		4936 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 64) (UpdateFalse);
		4940 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 56) (UpdateFalse);
		4944 : 4 : Sub (CondAL) (SetCC 0) (Reg 7) (Reg 4) (Reg 5);
		4948 : 4 : Str (CondAL) (Reg 7) (PostIndRegImm 13 1 64) (UpdateFalse);
		4952 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 64) (UpdateFalse);
		4956 : 4 : Mov (CondAL) (SetCC 0) (Reg 6) (Reg 4);
		4960 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 20) (UpdateFalse);
	end code
end block

begin block BB44:
	pred ;
	succ ;
	code
		4964 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 20) (UpdateFalse);
		4968 : 4 : Mov (CondAL) (SetCC 0) (Reg 0) (Reg 4);
		4972 : 4 : Str (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
		4976 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		4980 : 4 : Bl (CondAL) (Label anka);
		4984 : 4 : Add (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		4988 : 4 : Ldr (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
	end code
end block

begin block BB45:
	pred ;
	succ ;
	code
		4992 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Reg 0);
		4996 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 24) (UpdateFalse);
	end code
end block

begin block BB46:
	pred ;
	succ ;
	code
		5000 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 8);
		5004 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 68) (UpdateFalse);
		5008 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 24) (UpdateFalse);
		5012 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 68) (UpdateFalse);
		5016 : 4 : Str (CondAL) (Reg 4) (RegInd 5) (UpdateFalse);
	end code
end block

begin block BB47:
	pred ;
	succ ;
	code
		5020 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 8);
		5024 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 72) (UpdateFalse);
		5028 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 72) (UpdateFalse);
		5032 : 4 : Ldr (CondAL) (Reg 6) (RegInd 4) (UpdateFalse);
		5036 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 16) (UpdateFalse);
		5040 : 4 : B (CondAL) (Label kalle_12);
	end code
end block

begin block BB48:
	pred ;
	succ ;
	code
		5044 : 4 : Nop;
	end code
end block

begin block BB49:
	pred ;
	succ ;
	code
		5048 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 16) (UpdateFalse);
		5052 : 4 : Mov (CondAL) (SetCC 0) (Reg 0) (Reg 4);
		5056 : 4 : Add (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 92);
		5060 : 4 : Mov (CondAL) (SetCC 0) (Reg 15) (Reg 14);
	end code
end block

begin block BB50:
	pred ;
	succ ;
	code
		5064 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 52);
	end code
end block

begin block BB51:
	pred ;
	succ ;
	code
		5068 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 1010);
		5072 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 4) (UpdateFalse);
	end code
end block

begin block BB52:
	pred ;
	succ ;
	code
		5076 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 4) (UpdateFalse);
		5080 : 4 : Mov (CondAL) (SetCC 0) (Reg 0) (Reg 4);
		5084 : 4 : Str (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
		5088 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		5092 : 4 : Bl (CondAL) (Label kalle);
		5096 : 4 : Add (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		5100 : 4 : Ldr (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
	end code
end block

begin block BB53:
	pred ;
	succ ;
	code
		5104 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Reg 0);
		5108 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 8) (UpdateFalse);
	end code
end block

begin block BB54:
	pred ;
	succ ;
	code
		5112 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Imm 1010);
		5116 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 12) (UpdateFalse);
	end code
end block

begin block BB55:
	pred ;
	succ ;
	code
		5120 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 12) (UpdateFalse);
		5124 : 4 : Mov (CondAL) (SetCC 0) (Reg 0) (Reg 4);
		5128 : 4 : Str (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
		5132 : 4 : Sub (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		5136 : 4 : Bl (CondAL) (Label fib);
		5140 : 4 : Add (CondAL) (SetCC 0) (Reg 13) (Reg 13) (Imm 8);
		5144 : 4 : Ldr (CondAL) (Reg 14) (PostIndRegImm 13 1 -4) (UpdateFalse);
	end code
end block

begin block BB56:
	pred ;
	succ ;
	code
		5148 : 4 : Mov (CondAL) (SetCC 0) (Reg 5) (Reg 0);
		5152 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 16) (UpdateFalse);
	end code
end block

begin block BB57:
	pred ;
	succ ;
	code
		5156 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 0);
		5160 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 20) (UpdateFalse);
		5164 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 16) (UpdateFalse);
		5168 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 20) (UpdateFalse);
		5172 : 4 : Str (CondAL) (Reg 4) (RegInd 5) (UpdateFalse);
	end code
end block

begin block BB58:
	pred ;
	succ ;
	code
		5176 : 4 : Ldr (CondAL) (Reg 5) (Label In);
		5180 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 24) (UpdateFalse);
		5184 : 4 : Add (CondAL) (SetCC 0) (Reg 5) (Reg 13) (Imm 0);
		5188 : 4 : Str (CondAL) (Reg 5) (PostIndRegImm 13 1 28) (UpdateFalse);
		5192 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 28) (UpdateFalse);
		5196 : 4 : Ldr (CondAL) (Reg 6) (PostIndRegImm 4 1 0) (UpdateFalse);
		5200 : 4 : Str (CondAL) (Reg 6) (PostIndRegImm 13 1 32) (UpdateFalse);
		5204 : 4 : Ldr (CondAL) (Reg 4) (PostIndRegImm 13 1 32) (UpdateFalse);
		5208 : 4 : Ldr (CondAL) (Reg 5) (PostIndRegImm 13 1 24) (UpdateFalse);
		5212 : 4 : Str (CondAL) (Reg 4) (PostIndRegImm 5 1 0) (UpdateFalse);
	end code
end block

begin block BB59:
	pred ;
	succ ;
	code
		5216 : 4 : Nop;
	end code
end block

begin block BB60:
	pred ;
	succ ;
	code
		5228 : 4 : Nop;
	end code
end block

