TimeQuest Timing Analyzer report for SIN_GNT
Tue May 10 23:12:50 2016
Quartus II 64-Bit Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Slow 1200mV 85C Model Setup Summary
  6. Slow 1200mV 85C Model Hold Summary
  7. Slow 1200mV 85C Model Recovery Summary
  8. Slow 1200mV 85C Model Removal Summary
  9. Slow 1200mV 85C Model Minimum Pulse Width Summary
 10. Slow 1200mV 85C Model Setup: 'CLK'
 11. Slow 1200mV 85C Model Hold: 'CLK'
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLK'
 25. Slow 1200mV 0C Model Hold: 'CLK'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'CLK'
 38. Fast 1200mV 0C Model Hold: 'CLK'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Fast 1200mV 0C Model Metastability Report
 45. Multicorner Timing Analysis Summary
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Board Trace Model Assignments
 51. Input Transition Times
 52. Slow Corner Signal Integrity Metrics
 53. Fast Corner Signal Integrity Metrics
 54. Setup Transfers
 55. Hold Transfers
 56. Report TCCS
 57. Report RSKM
 58. Unconstrained Paths
 59. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 222 10/21/2009 SJ Full Version ;
; Revision Name      ; SIN_GNT                                          ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C5E144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                        ;
+-----------+-----------------+------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                           ;
+-----------+-----------------+------------+------------------------------------------------+
; 275.1 MHz ; 238.04 MHz      ; CLK        ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.635 ; -28.355            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -42.218                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.635 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ; CLK          ; CLK         ; 1.000        ; -0.123     ; 3.428      ;
; -2.635 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ; CLK          ; CLK         ; 1.000        ; -0.123     ; 3.428      ;
; -2.635 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ; CLK          ; CLK         ; 1.000        ; -0.123     ; 3.428      ;
; -2.635 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ; CLK          ; CLK         ; 1.000        ; -0.123     ; 3.428      ;
; -2.635 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ; CLK          ; CLK         ; 1.000        ; -0.123     ; 3.428      ;
; -2.635 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ; CLK          ; CLK         ; 1.000        ; -0.123     ; 3.428      ;
; -2.635 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ; CLK          ; CLK         ; 1.000        ; -0.123     ; 3.428      ;
; -2.635 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ; CLK          ; CLK         ; 1.000        ; -0.123     ; 3.428      ;
; -1.420 ; Q1[0]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.340      ;
; -1.274 ; Q1[0]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.194      ;
; -1.251 ; Q1[0]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.171      ;
; -1.224 ; Q1[1]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.144      ;
; -1.193 ; Q1[2]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.113      ;
; -1.163 ; Q1[2]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.083      ;
; -1.128 ; Q1[0]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.048      ;
; -1.105 ; Q1[0]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.025      ;
; -1.094 ; Q1[1]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.014      ;
; -1.078 ; Q1[1]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.998      ;
; -1.075 ; Q1[3]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.995      ;
; -1.049 ; Q1[4]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.969      ;
; -1.047 ; Q1[2]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.967      ;
; -1.019 ; Q1[4]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.939      ;
; -1.017 ; Q1[2]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.937      ;
; -0.958 ; Q1[3]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.878      ;
; -0.948 ; Q1[1]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.868      ;
; -0.932 ; Q1[1]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.852      ;
; -0.930 ; Q1[5]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.850      ;
; -0.929 ; Q1[3]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.849      ;
; -0.576 ; Q1[6]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.939      ;
; -0.565 ; Q1[1]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.928      ;
; -0.521 ; Q1[0]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.441      ;
; -0.420 ; Q1[0]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.783      ;
; -0.376 ; Q1[5]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.296      ;
; -0.374 ; Q1[3]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.294      ;
; -0.363 ; Q1[1]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.283      ;
; -0.350 ; Q1[4]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.713      ;
; -0.350 ; Q1[4]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.270      ;
; -0.348 ; Q1[2]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.268      ;
; -0.336 ; Q1[3]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.699      ;
; -0.191 ; Q1[5]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.554      ;
; -0.001 ; Q1[6]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 0.921      ;
; 0.060  ; Q1[2]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.315      ; 1.303      ;
; 0.062  ; Q1[0]                                                                                                     ; Q1[0]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.081     ; 0.858      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; Q1[0]                                                                                                     ; Q1[0]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.485 ; Q1[2]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.476      ; 1.235      ;
; 0.489 ; Q1[6]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.802      ;
; 0.692 ; Q1[5]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.476      ; 1.442      ;
; 0.742 ; Q1[2]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.743 ; Q1[3]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.743 ; Q1[4]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.744 ; Q1[5]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.761 ; Q1[1]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.074      ;
; 0.843 ; Q1[4]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.476      ; 1.593      ;
; 0.857 ; Q1[3]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.476      ; 1.607      ;
; 0.869 ; Q1[0]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.476      ; 1.619      ;
; 0.948 ; Q1[0]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.261      ;
; 0.996 ; Q1[1]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.476      ; 1.746      ;
; 1.011 ; Q1[6]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.476      ; 1.761      ;
; 1.096 ; Q1[2]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.097 ; Q1[4]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.104 ; Q1[1]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.104 ; Q1[3]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.105 ; Q1[5]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.113 ; Q1[1]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.113 ; Q1[3]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.227 ; Q1[2]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.228 ; Q1[4]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.236 ; Q1[2]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.549      ;
; 1.244 ; Q1[1]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.557      ;
; 1.244 ; Q1[3]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.557      ;
; 1.253 ; Q1[1]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.566      ;
; 1.281 ; Q1[0]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.594      ;
; 1.304 ; Q1[0]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.617      ;
; 1.367 ; Q1[2]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.680      ;
; 1.384 ; Q1[1]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.697      ;
; 1.421 ; Q1[0]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.734      ;
; 1.444 ; Q1[0]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.757      ;
; 1.561 ; Q1[0]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.874      ;
; 3.036 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 3.301      ;
; 3.036 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 3.301      ;
; 3.036 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 3.301      ;
; 3.036 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 3.301      ;
; 3.036 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 3.301      ;
; 3.036 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 3.301      ;
; 3.036 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 3.301      ;
; 3.036 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ; CLK          ; CLK         ; 0.000        ; 0.034      ; 3.301      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[0]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[1]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[2]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[3]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[4]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[5]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[6]                                                                                                     ;
; 0.161  ; 0.396        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.162  ; 0.397        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ;
; 0.162  ; 0.397        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ;
; 0.162  ; 0.397        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ;
; 0.162  ; 0.397        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ;
; 0.162  ; 0.397        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ;
; 0.162  ; 0.397        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ;
; 0.162  ; 0.397        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ;
; 0.162  ; 0.397        ; 0.235          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q1[0]                                                                                                     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q1[1]                                                                                                     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q1[2]                                                                                                     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q1[3]                                                                                                     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q1[4]                                                                                                     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q1[5]                                                                                                     ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q1[6]                                                                                                     ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[0]                                                                                                     ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[1]                                                                                                     ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[2]                                                                                                     ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[3]                                                                                                     ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[4]                                                                                                     ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[5]                                                                                                     ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[6]                                                                                                     ;
; 0.350  ; 0.585        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ;
; 0.350  ; 0.585        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ;
; 0.350  ; 0.585        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ;
; 0.350  ; 0.585        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ;
; 0.350  ; 0.585        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ;
; 0.350  ; 0.585        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ;
; 0.350  ; 0.585        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ;
; 0.350  ; 0.585        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ;
; 0.352  ; 0.587        ; 0.235          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; IC1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[0]|clk                                                                                                 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[1]|clk                                                                                                 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[2]|clk                                                                                                 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[3]|clk                                                                                                 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[4]|clk                                                                                                 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[5]|clk                                                                                                 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[6]|clk                                                                                                 ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; IC1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[0]|clk                                                                                                 ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[1]|clk                                                                                                 ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[2]|clk                                                                                                 ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[3]|clk                                                                                                 ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[4]|clk                                                                                                 ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[5]|clk                                                                                                 ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[6]|clk                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN        ; CLK        ; 0.493 ; 0.639 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN        ; CLK        ; 0.412 ; 0.254 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLK        ; 8.497 ; 8.388 ; Rise       ; CLK             ;
;  Q[0]     ; CLK        ; 8.497 ; 8.388 ; Rise       ; CLK             ;
;  Q[1]     ; CLK        ; 6.941 ; 6.779 ; Rise       ; CLK             ;
;  Q[2]     ; CLK        ; 7.308 ; 7.040 ; Rise       ; CLK             ;
;  Q[3]     ; CLK        ; 6.530 ; 6.400 ; Rise       ; CLK             ;
;  Q[4]     ; CLK        ; 7.094 ; 6.899 ; Rise       ; CLK             ;
;  Q[5]     ; CLK        ; 7.375 ; 7.088 ; Rise       ; CLK             ;
;  Q[6]     ; CLK        ; 6.970 ; 6.798 ; Rise       ; CLK             ;
;  Q[7]     ; CLK        ; 8.228 ; 8.039 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLK        ; 6.408 ; 6.282 ; Rise       ; CLK             ;
;  Q[0]     ; CLK        ; 8.355 ; 8.253 ; Rise       ; CLK             ;
;  Q[1]     ; CLK        ; 6.802 ; 6.645 ; Rise       ; CLK             ;
;  Q[2]     ; CLK        ; 7.156 ; 6.897 ; Rise       ; CLK             ;
;  Q[3]     ; CLK        ; 6.408 ; 6.282 ; Rise       ; CLK             ;
;  Q[4]     ; CLK        ; 6.950 ; 6.762 ; Rise       ; CLK             ;
;  Q[5]     ; CLK        ; 7.220 ; 6.943 ; Rise       ; CLK             ;
;  Q[6]     ; CLK        ; 6.830 ; 6.664 ; Rise       ; CLK             ;
;  Q[7]     ; CLK        ; 8.037 ; 7.855 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 302.66 MHz ; 238.04 MHz      ; CLK        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.304 ; -24.596           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -42.218                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.304 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ; CLK          ; CLK         ; 1.000        ; -0.109     ; 3.119      ;
; -2.304 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ; CLK          ; CLK         ; 1.000        ; -0.109     ; 3.119      ;
; -2.304 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ; CLK          ; CLK         ; 1.000        ; -0.109     ; 3.119      ;
; -2.304 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ; CLK          ; CLK         ; 1.000        ; -0.109     ; 3.119      ;
; -2.304 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ; CLK          ; CLK         ; 1.000        ; -0.109     ; 3.119      ;
; -2.304 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ; CLK          ; CLK         ; 1.000        ; -0.109     ; 3.119      ;
; -2.304 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ; CLK          ; CLK         ; 1.000        ; -0.109     ; 3.119      ;
; -2.304 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ; CLK          ; CLK         ; 1.000        ; -0.109     ; 3.119      ;
; -1.216 ; Q1[0]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.145      ;
; -1.090 ; Q1[0]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.019      ;
; -1.051 ; Q1[0]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.980      ;
; -1.013 ; Q1[1]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.942      ;
; -0.966 ; Q1[2]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.895      ;
; -0.964 ; Q1[0]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.893      ;
; -0.927 ; Q1[2]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.856      ;
; -0.925 ; Q1[0]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.854      ;
; -0.887 ; Q1[1]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.816      ;
; -0.884 ; Q1[3]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.813      ;
; -0.875 ; Q1[1]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.804      ;
; -0.841 ; Q1[4]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.770      ;
; -0.840 ; Q1[2]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.769      ;
; -0.802 ; Q1[4]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.731      ;
; -0.801 ; Q1[2]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.730      ;
; -0.761 ; Q1[1]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.690      ;
; -0.759 ; Q1[5]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.688      ;
; -0.758 ; Q1[3]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.687      ;
; -0.758 ; Q1[3]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.687      ;
; -0.749 ; Q1[1]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.678      ;
; -0.552 ; Q1[6]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 1.869      ;
; -0.540 ; Q1[1]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 1.857      ;
; -0.410 ; Q1[0]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 1.727      ;
; -0.366 ; Q1[0]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.295      ;
; -0.313 ; Q1[3]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 1.630      ;
; -0.304 ; Q1[4]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 1.621      ;
; -0.240 ; Q1[5]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.169      ;
; -0.238 ; Q1[3]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.167      ;
; -0.229 ; Q1[1]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.158      ;
; -0.218 ; Q1[4]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.147      ;
; -0.217 ; Q1[2]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.146      ;
; -0.148 ; Q1[5]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 1.465      ;
; 0.082  ; Q1[2]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.278      ; 1.235      ;
; 0.092  ; Q1[6]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 0.837      ;
; 0.159  ; Q1[0]                                                                                                     ; Q1[0]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.073     ; 0.770      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; Q1[0]                                                                                                     ; Q1[0]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.449 ; Q1[6]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.737      ;
; 0.452 ; Q1[2]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.122      ;
; 0.635 ; Q1[5]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.305      ;
; 0.687 ; Q1[2]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.687 ; Q1[3]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.689 ; Q1[4]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.689 ; Q1[5]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; Q1[1]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.997      ;
; 0.777 ; Q1[4]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.447      ;
; 0.793 ; Q1[0]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.463      ;
; 0.809 ; Q1[3]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.479      ;
; 0.841 ; Q1[0]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.129      ;
; 0.911 ; Q1[1]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.581      ;
; 0.915 ; Q1[6]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.585      ;
; 1.006 ; Q1[3]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.007 ; Q1[1]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.008 ; Q1[5]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.011 ; Q1[2]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.013 ; Q1[4]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.301      ;
; 1.021 ; Q1[3]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.309      ;
; 1.024 ; Q1[1]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.312      ;
; 1.105 ; Q1[2]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.393      ;
; 1.107 ; Q1[4]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; Q1[3]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.416      ;
; 1.129 ; Q1[1]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.417      ;
; 1.133 ; Q1[2]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.421      ;
; 1.145 ; Q1[0]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.433      ;
; 1.146 ; Q1[1]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.434      ;
; 1.219 ; Q1[0]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.507      ;
; 1.227 ; Q1[2]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.515      ;
; 1.251 ; Q1[1]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.539      ;
; 1.267 ; Q1[0]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.555      ;
; 1.341 ; Q1[0]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.629      ;
; 1.389 ; Q1[0]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.677      ;
; 2.764 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ; CLK          ; CLK         ; 0.000        ; 0.029      ; 3.003      ;
; 2.764 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ; CLK          ; CLK         ; 0.000        ; 0.029      ; 3.003      ;
; 2.764 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ; CLK          ; CLK         ; 0.000        ; 0.029      ; 3.003      ;
; 2.764 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ; CLK          ; CLK         ; 0.000        ; 0.029      ; 3.003      ;
; 2.764 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ; CLK          ; CLK         ; 0.000        ; 0.029      ; 3.003      ;
; 2.764 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ; CLK          ; CLK         ; 0.000        ; 0.029      ; 3.003      ;
; 2.764 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ; CLK          ; CLK         ; 0.000        ; 0.029      ; 3.003      ;
; 2.764 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ; CLK          ; CLK         ; 0.000        ; 0.029      ; 3.003      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[0]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[1]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[2]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[3]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[4]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[5]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; Q1[6]                                                                                                     ;
; 0.145  ; 0.375        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ;
; 0.152  ; 0.382        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[0]                                                                                                     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[1]                                                                                                     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[2]                                                                                                     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[3]                                                                                                     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[4]                                                                                                     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[5]                                                                                                     ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[6]                                                                                                     ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[0]                                                                                                     ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[1]                                                                                                     ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[2]                                                                                                     ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[3]                                                                                                     ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[4]                                                                                                     ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[5]                                                                                                     ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[6]                                                                                                     ;
; 0.380  ; 0.610        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ;
; 0.380  ; 0.610        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ;
; 0.380  ; 0.610        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ;
; 0.380  ; 0.610        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ;
; 0.380  ; 0.610        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ;
; 0.380  ; 0.610        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ;
; 0.380  ; 0.610        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ;
; 0.380  ; 0.610        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ;
; 0.383  ; 0.613        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; IC1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[0]|clk                                                                                                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[1]|clk                                                                                                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[2]|clk                                                                                                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[3]|clk                                                                                                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[4]|clk                                                                                                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[5]|clk                                                                                                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[6]|clk                                                                                                 ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[0]|clk                                                                                                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[1]|clk                                                                                                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[2]|clk                                                                                                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[3]|clk                                                                                                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[4]|clk                                                                                                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[5]|clk                                                                                                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[6]|clk                                                                                                 ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; IC1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN        ; CLK        ; 0.461 ; 0.708 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN        ; CLK        ; 0.383 ; 0.120 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLK        ; 8.218 ; 7.988 ; Rise       ; CLK             ;
;  Q[0]     ; CLK        ; 8.218 ; 7.988 ; Rise       ; CLK             ;
;  Q[1]     ; CLK        ; 6.629 ; 6.392 ; Rise       ; CLK             ;
;  Q[2]     ; CLK        ; 7.036 ; 6.617 ; Rise       ; CLK             ;
;  Q[3]     ; CLK        ; 6.239 ; 6.055 ; Rise       ; CLK             ;
;  Q[4]     ; CLK        ; 6.801 ; 6.490 ; Rise       ; CLK             ;
;  Q[5]     ; CLK        ; 7.098 ; 6.659 ; Rise       ; CLK             ;
;  Q[6]     ; CLK        ; 6.660 ; 6.410 ; Rise       ; CLK             ;
;  Q[7]     ; CLK        ; 7.849 ; 7.527 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLK        ; 6.128 ; 5.950 ; Rise       ; CLK             ;
;  Q[0]     ; CLK        ; 8.085 ; 7.868 ; Rise       ; CLK             ;
;  Q[1]     ; CLK        ; 6.502 ; 6.274 ; Rise       ; CLK             ;
;  Q[2]     ; CLK        ; 6.893 ; 6.490 ; Rise       ; CLK             ;
;  Q[3]     ; CLK        ; 6.128 ; 5.950 ; Rise       ; CLK             ;
;  Q[4]     ; CLK        ; 6.667 ; 6.368 ; Rise       ; CLK             ;
;  Q[5]     ; CLK        ; 6.953 ; 6.530 ; Rise       ; CLK             ;
;  Q[6]     ; CLK        ; 6.532 ; 6.290 ; Rise       ; CLK             ;
;  Q[7]     ; CLK        ; 7.673 ; 7.363 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.338 ; -2.714            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.149 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -20.535                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.338 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ; CLK          ; CLK         ; 1.000        ; -0.061     ; 1.232      ;
; -0.010 ; Q1[0]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.960      ;
; 0.020  ; Q1[0]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.930      ;
; 0.042  ; Q1[2]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.908      ;
; 0.046  ; Q1[2]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.904      ;
; 0.057  ; Q1[1]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.893      ;
; 0.058  ; Q1[0]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.892      ;
; 0.088  ; Q1[0]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.862      ;
; 0.095  ; Q1[1]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.855      ;
; 0.110  ; Q1[4]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.840      ;
; 0.110  ; Q1[2]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.840      ;
; 0.114  ; Q1[4]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.836      ;
; 0.114  ; Q1[2]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.836      ;
; 0.124  ; Q1[3]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.826      ;
; 0.125  ; Q1[1]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.825      ;
; 0.126  ; Q1[0]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.824      ;
; 0.163  ; Q1[3]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.787      ;
; 0.163  ; Q1[1]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.787      ;
; 0.192  ; Q1[5]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.758      ;
; 0.192  ; Q1[3]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.758      ;
; 0.193  ; Q1[1]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.757      ;
; 0.277  ; Q1[6]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.143      ; 0.875      ;
; 0.283  ; Q1[1]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.143      ; 0.869      ;
; 0.323  ; Q1[0]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.627      ;
; 0.331  ; Q1[3]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.143      ; 0.821      ;
; 0.345  ; Q1[0]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.143      ; 0.807      ;
; 0.355  ; Q1[4]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.143      ; 0.797      ;
; 0.397  ; Q1[5]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.553      ;
; 0.398  ; Q1[3]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.552      ;
; 0.399  ; Q1[1]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.551      ;
; 0.407  ; Q1[4]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.543      ;
; 0.407  ; Q1[2]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.543      ;
; 0.454  ; Q1[5]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.143      ; 0.698      ;
; 0.560  ; Q1[2]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.143      ; 0.592      ;
; 0.566  ; Q1[6]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.384      ;
; 0.591  ; Q1[0]                                                                                                     ; Q1[0]                                                                                                     ; CLK          ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
+--------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.149 ; Q1[2]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.497      ;
; 0.166 ; Q1[0]                                                                                                     ; Q1[0]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.184 ; Q1[6]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.253 ; Q1[5]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.601      ;
; 0.285 ; Q1[2]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; Q1[3]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; Q1[5]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.286 ; Q1[4]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.290 ; Q1[1]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.431      ;
; 0.317 ; Q1[4]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.665      ;
; 0.329 ; Q1[0]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.677      ;
; 0.337 ; Q1[3]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.685      ;
; 0.355 ; Q1[0]                                                                                                     ; Q1[1]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.496      ;
; 0.395 ; Q1[1]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.743      ;
; 0.402 ; Q1[6]                                                                                                     ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.750      ;
; 0.434 ; Q1[2]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.435 ; Q1[4]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.443 ; Q1[5]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.443 ; Q1[1]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.443 ; Q1[3]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.446 ; Q1[1]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.446 ; Q1[3]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.497 ; Q1[2]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.638      ;
; 0.498 ; Q1[4]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.500 ; Q1[2]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.641      ;
; 0.507 ; Q1[0]                                                                                                     ; Q1[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.648      ;
; 0.509 ; Q1[1]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.650      ;
; 0.509 ; Q1[3]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.650      ;
; 0.510 ; Q1[0]                                                                                                     ; Q1[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.651      ;
; 0.512 ; Q1[1]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.653      ;
; 0.563 ; Q1[2]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.704      ;
; 0.573 ; Q1[0]                                                                                                     ; Q1[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.714      ;
; 0.575 ; Q1[1]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.716      ;
; 0.576 ; Q1[0]                                                                                                     ; Q1[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.717      ;
; 0.639 ; Q1[0]                                                                                                     ; Q1[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.780      ;
; 1.015 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.151      ;
; 1.015 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.151      ;
; 1.015 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.151      ;
; 1.015 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.151      ;
; 1.015 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.151      ;
; 1.015 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.151      ;
; 1.015 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.151      ;
; 1.015 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.151      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Q1[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Q1[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Q1[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Q1[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Q1[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Q1[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Q1[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.124 ; 0.106        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[0]                                                                                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[1]                                                                                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[2]                                                                                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[3]                                                                                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[4]                                                                                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[5]                                                                                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[6]                                                                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; IC1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[0]|clk                                                                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[1]|clk                                                                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[2]|clk                                                                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[3]|clk                                                                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[4]|clk                                                                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[5]|clk                                                                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Q1[6]|clk                                                                                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                                                                                               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[0]                                                                                                     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[1]                                                                                                     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[2]                                                                                                     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[3]                                                                                                     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[4]                                                                                                     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[5]                                                                                                     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Q1[6]                                                                                                     ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[0]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[1]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[2]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[3]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[4]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[5]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[6]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|q_a[7]                          ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; CLK   ; Rise       ; SIN_PL:IC1|altsyncram:altsyncram_component|altsyncram_ts81:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]                                                                                 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                                                                                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|o                                                                                               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; IC1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[0]|clk                                                                                                 ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[1]|clk                                                                                                 ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[2]|clk                                                                                                 ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[3]|clk                                                                                                 ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[4]|clk                                                                                                 ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[5]|clk                                                                                                 ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Q1[6]|clk                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN        ; CLK        ; 0.272 ; 0.542 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; EN        ; CLK        ; 0.117 ; -0.163 ; Rise       ; CLK             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLK        ; 4.236 ; 4.348 ; Rise       ; CLK             ;
;  Q[0]     ; CLK        ; 4.236 ; 4.348 ; Rise       ; CLK             ;
;  Q[1]     ; CLK        ; 3.281 ; 3.337 ; Rise       ; CLK             ;
;  Q[2]     ; CLK        ; 3.414 ; 3.471 ; Rise       ; CLK             ;
;  Q[3]     ; CLK        ; 3.104 ; 3.141 ; Rise       ; CLK             ;
;  Q[4]     ; CLK        ; 3.329 ; 3.390 ; Rise       ; CLK             ;
;  Q[5]     ; CLK        ; 3.424 ; 3.481 ; Rise       ; CLK             ;
;  Q[6]     ; CLK        ; 3.288 ; 3.346 ; Rise       ; CLK             ;
;  Q[7]     ; CLK        ; 3.852 ; 3.991 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLK        ; 3.042 ; 3.077 ; Rise       ; CLK             ;
;  Q[0]     ; CLK        ; 4.166 ; 4.276 ; Rise       ; CLK             ;
;  Q[1]     ; CLK        ; 3.211 ; 3.265 ; Rise       ; CLK             ;
;  Q[2]     ; CLK        ; 3.340 ; 3.395 ; Rise       ; CLK             ;
;  Q[3]     ; CLK        ; 3.042 ; 3.077 ; Rise       ; CLK             ;
;  Q[4]     ; CLK        ; 3.258 ; 3.317 ; Rise       ; CLK             ;
;  Q[5]     ; CLK        ; 3.349 ; 3.404 ; Rise       ; CLK             ;
;  Q[6]     ; CLK        ; 3.218 ; 3.274 ; Rise       ; CLK             ;
;  Q[7]     ; CLK        ; 3.760 ; 3.893 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.635  ; 0.149 ; N/A      ; N/A     ; -3.201              ;
;  CLK             ; -2.635  ; 0.149 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -28.355 ; 0.0   ; 0.0      ; 0.0     ; -42.218             ;
;  CLK             ; -28.355 ; 0.000 ; N/A      ; N/A     ; -42.218             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN        ; CLK        ; 0.493 ; 0.708 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EN        ; CLK        ; 0.412 ; 0.254 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLK        ; 8.497 ; 8.388 ; Rise       ; CLK             ;
;  Q[0]     ; CLK        ; 8.497 ; 8.388 ; Rise       ; CLK             ;
;  Q[1]     ; CLK        ; 6.941 ; 6.779 ; Rise       ; CLK             ;
;  Q[2]     ; CLK        ; 7.308 ; 7.040 ; Rise       ; CLK             ;
;  Q[3]     ; CLK        ; 6.530 ; 6.400 ; Rise       ; CLK             ;
;  Q[4]     ; CLK        ; 7.094 ; 6.899 ; Rise       ; CLK             ;
;  Q[5]     ; CLK        ; 7.375 ; 7.088 ; Rise       ; CLK             ;
;  Q[6]     ; CLK        ; 6.970 ; 6.798 ; Rise       ; CLK             ;
;  Q[7]     ; CLK        ; 8.228 ; 8.039 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q[*]      ; CLK        ; 3.042 ; 3.077 ; Rise       ; CLK             ;
;  Q[0]     ; CLK        ; 4.166 ; 4.276 ; Rise       ; CLK             ;
;  Q[1]     ; CLK        ; 3.211 ; 3.265 ; Rise       ; CLK             ;
;  Q[2]     ; CLK        ; 3.340 ; 3.395 ; Rise       ; CLK             ;
;  Q[3]     ; CLK        ; 3.042 ; 3.077 ; Rise       ; CLK             ;
;  Q[4]     ; CLK        ; 3.258 ; 3.317 ; Rise       ; CLK             ;
;  Q[5]     ; CLK        ; 3.349 ; 3.404 ; Rise       ; CLK             ;
;  Q[6]     ; CLK        ; 3.218 ; 3.274 ; Rise       ; CLK             ;
;  Q[7]     ; CLK        ; 3.760 ; 3.893 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Q[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Q[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Q[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Q[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Q[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Q[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Q[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Q[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; AR[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; AR[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; AR[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; AR[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; AR[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; AR[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; AR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; AR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; AR[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; AR[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; AR[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; AR[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; AR[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; AR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; AR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 43       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 43       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 14    ; 14   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Tue May 10 23:12:02 2016
Info: Command: quartus_sta SIN_GNT -c SIN_GNT
Info: qsta_default_script.tcl version: #2
Info: Only one processor detected - disabling parallel compilation
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'SIN_GNT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.635
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.635       -28.355 CLK 
Info: Worst-case hold slack is 0.433
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.433         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -42.218 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.304
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.304       -24.596 CLK 
Info: Worst-case hold slack is 0.381
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.381         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201       -42.218 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.338
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.338        -2.714 CLK 
Info: Worst-case hold slack is 0.149
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.149         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -20.535 CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 278 megabytes
    Info: Processing ended: Tue May 10 23:12:50 2016
    Info: Elapsed time: 00:00:48
    Info: Total CPU time (on all processors): 00:00:02


