Resumo do Contexto do Trabalho (AOC)

O conjunto de trabalhos desenvolvidos na disciplina de Arquitetura e Organização de Computadores (AOC) tem como objetivo central compreender, modelar e verificar o comportamento de sistemas digitais, explorando desde descrições em linguagens de descrição de hardware (HDLs) até técnicas formais de verificação automática. Ao longo das atividades, busca-se integrar conceitos teóricos de arquitetura de computadores com ferramentas práticas utilizadas na indústria e na pesquisa acadêmica.

No contexto específico deste trabalho, o foco está na verificação formal de circuitos descritos em VHDL, uma das linguagens mais utilizadas para modelagem de hardware em diferentes níveis de abstração, incluindo comportamental, RTL e estrutural. Diferentemente de programas em linguagens tradicionais, descrições em VHDL apresentam características próprias, como concorrência, sensibilidade a eventos, modelagem temporal e estruturas de dados específicas, o que torna a verificação de suas propriedades um desafio significativo.

A metodologia adotada é baseada no artigo “Open Technologies in Formal Verification: Transforming Code for Circuit Validation”, que propõe a transformação automática de código VHDL em C como forma de viabilizar o uso de ferramentas maduras de verificação formal originalmente desenvolvidas para software, em especial o ESBMC (Efficient SMT-Based Bounded Model Checker). A ideia central é mapear o comportamento de um circuito descrito em VHDL para um modelo em C, instrumentado com assertions, permitindo que propriedades de segurança sejam verificadas por meio de técnicas como Bounded Model Checking e k-induction.

Dentro desse contexto, o trabalho é estruturado em múltiplas etapas (Tasks), cada uma abordando um aspecto específico do pipeline de verificação. As tarefas iniciais exploram a modelagem de circuitos simples e a compreensão das ferramentas envolvidas, enquanto as tarefas mais avançadas — em especial a Task 04 — concentram-se na avaliação crítica e na extensão da metodologia proposta no artigo.

A Task 04 tem como objetivo principal automatizar e ampliar o pipeline de verificação VHDL → C → ESBMC, identificando seus limites e propondo melhorias. Para isso, o trabalho analisa dois fluxos de tradução:
(i) a transformação direta, que converte VHDL diretamente em C por meio de uma única ferramenta, e
(ii) a transformação em múltiplas etapas, que envolve a tradução intermediária de VHDL para Verilog e, posteriormente, de Verilog para C.

Um ponto central da análise consiste em identificar limitações semânticas do pipeline, especialmente ao lidar com construções típicas de VHDL, como vetores com direção downto, variáveis do tipo integer com faixa limitada, arrays complexos e processos sensíveis a eventos de clock. Essas construções, embora naturais em descrições de hardware, frequentemente sofrem perda de informação ou são modeladas de forma imprecisa durante a tradução para linguagens sequenciais como C, o que pode comprometer a correção da verificação formal.

Além disso, o trabalho investiga o uso de ferramentas auxiliares open-source, como GHDL, Yosys e tradutores VHDL–Verilog, tanto para reproduzir a metodologia original quanto para avaliar alternativas práticas no ambiente de desenvolvimento disponível (por exemplo, via WSL). Essa análise experimental permite comparar resultados, identificar falhas de tradução, e justificar a necessidade de instrumentação adicional, pré-processamento ou uso de múltiplas ferramentas para aumentar a compatibilidade e a cobertura da verificação.

Em síntese, o trabalho de AOC busca conectar teoria e prática, demonstrando como conceitos de arquitetura, modelagem de hardware e verificação formal podem ser integrados em um fluxo automatizado. Ao analisar criticamente as limitações do pipeline de tradução e propor caminhos para sua ampliação, o trabalho contribui para uma compreensão mais profunda dos desafios envolvidos na verificação formal de sistemas digitais complexos.