clk 1 std_logic bool
rst 1 std_logic sc_logic
run_rsc_rdy 1 std_logic sc_logic
run_rsc_vld 1 std_logic sc_logic
a_rsc_adra 4 std_logic_vector sc_lv
a_rsc_da 32 std_logic_vector sc_lv
a_rsc_wea 1 std_logic sc_logic
a_rsc_qa 32 std_logic_vector sc_lv
a_rsc_adrb 4 std_logic_vector sc_lv
a_rsc_db 32 std_logic_vector sc_lv
a_rsc_web 1 std_logic sc_logic
a_rsc_qb 32 std_logic_vector sc_lv
a_rsc_triosy_lz 1 std_logic sc_logic
arrsum_rsc_dat 32 std_logic_vector sc_lv
arrsum_rsc_triosy_lz 1 std_logic sc_logic
complete_rsc_rdy 1 std_logic sc_logic
complete_rsc_vld 1 std_logic sc_logic
