# 90nm CMOS Logic Process Flow  
（90nm CMOSロジックプロセス工程フロー）

## Overview / 概要
This process describes a typical 90nm CMOS logic node developed around 2003–2006.  
（本プロセスは2003〜2006年頃に展開された90nm CMOSロジック技術を示します。）

- NiSi salicide (instead of CoSi₂)
- Ultra-thin gate oxide (~12Å)
- Strained-Si technique for mobility enhancement
- Cu interconnect with advanced Low-k dielectrics
- Dual gate poly (n+/p+ separated)

## Key Features / 主な特長

| 項目 | 内容（日本語） | Content (English) |
|------|----------------|-------------------|
| ゲート酸化膜 | SiON, 約1.2nm | SiON gate oxide (~12Å) |
| サリサイド | NiSi | NiSi salicide |
| 配線 | Cu Dual Damascene | Dual damascene Cu |
| 絶縁膜 | ULK (k~2.5) | Ultra-low-k intermetal dielectric |
| チャネル | Strained Si | Strained-Si for mobility boost |
| Vdd | Core 1.0V / IO 2.5V | Lower power supply voltages |
| STI | サブ100nm対応 | Fine-pattern shallow trench isolation |

## Process Flow Table / プロセスフロー表

| No. | 工程名 / Step Name | Mask | 概要 / Description |
|-----|--------------------|------|--------------------|
| 1 | P-Wellフォト / P-Well Photo | PWL | 定義領域定義 / Well definition |
| 2 | P-Well注入 / P-Well Implant |  | B11 70keV |
| 3 | N-Wellフォト / N-Well Photo | NWL | PMOS領域定義 |
| 4 | N-Well注入 / N-Well Implant |  | P31 100keV |
| 5 | STI形成 / STI Formation |  | Etch & Oxide Fill |
| 6 | ポリゲート酸化 / Gate Oxidation |  | ~12Å SiON |
| 7 | ポリ堆積 / Poly-Si Deposition | PLY | デュアルゲート分離準備 |
| 8 | n+ Polyフォト / n+ Gate Doping | PNL | As implant |
| 9 | p+ Polyフォト / p+ Gate Doping | PPL | BF₂ implant |
| 10 | LDDフォト / LDD Photo | LDD1/2 | Tilted implant |
| 11 | サイドウォール形成 / Spacer |  | SiN or Ox spacer |
| 12 | ソース・ドレイン注入 / S/D Implant | SDE | As⁺ / BF₂⁺ |
| 13 | ストレス工程 / Strain Induction |  | SiGe (PMOS) or CESL |
| 14 | Ni堆積 / Ni Deposition |  | Ni sputtering |
| 15 | RTA / Salicidation |  | Rapid thermal anneal |
| 16 | Niシリサイド形成 / NiSi Formation |  | Self-aligned |
| 17 | ILD1堆積 / ILD1 Deposition | ILD1 | Low-k or ULK |
| 18 | VIA1エッチ / VIA1 Etch | VIA1 | Damascene via |
| 19 | Metal-1形成 / Cu M1 | M1 | Cu ECD + CMP |
| 20〜25 | Metal-2〜M5形成 | M2〜M5 | Same as above |
| 26 | Passivation膜堆積 | PAD | SiN / SiON |
| 27 | Pad開口 / Pad Etch | PAD | Wire bonding window |
| 28 | E-Test / 特性検査 |  | Parametric testing |

## Additional Notes / 補足

- ゲート酸化膜は **SiON** が限界に近い薄さ（リーク対策に窒化）。
- サリサイドは **NiSi** 採用（低抵抗、CoSi₂よりショートしにくい）。
- PMOSには **Strained-SiGe** チャネル導入（ひずみ効果で移動度向上）。
- ULK層間膜はCMP・接着性とのバランスに課題あり。
- Dual Gate（n+ / p+ Poly分離）はまだ標準的な手法。

## Related Chapters / 関連章リンク

- [0.13μm Logic Process](./0.13um_Logic_ProcessFlow.md)
- [MOS Scaling and Reliability](../chapter4_mos_characteristics/)
- [EDA Flow and SoC Design](../chapter5_soc_eda/)

---
