# 8.3 Memory Management
## Multilevel Paging and Performance
* Address space 가 더 커지면 다단계 페이지 테이블 필요
* 각 단계의 페이지 테이블이 메모리에 존재하므로 logical address 의 physical address 변환에 더 많은 메모리 접근 필요
* TLB 를 통해 메모리 접근 시간을 줄일 수 있음
* 4단계 페이지 테이블을 사용하는 경우
    * 메모리 접근 시간이 100ns, TLB 접근 시간이 20ns 이고
    * TLB hit ratio 가 98% 인 경우
        * effective memory access time = 0.98 * 120 + 0.02 * 520 (4 * 100 + 20 + 100(실제 메모리에 접근) = 128ns
        * 결과적으로 28ns 만 필요
* page table 에는 invalid & valid bit 이 존재한다.
* 테이블이란 자료구조 특성상 앤트리는 다 만들어져야 한다.
    * 그래서 bit 로 invalid, valid 를 구분한다.
    * 사용됨, 안됨
* page table 구조
    * 0 2 v
    * 1 3 v
    * 2 4 v
    * 3 7 i
* 0 번째 page 가 2 번째 page frame 에 있고, valid 하다
* invalid
    * 사용 안하는 경우
    * backing store (swap area 에 내려가 있는 경우)
* 또 다른 bit 가 있다.
    * protection bit
### Memory Protection
page table 에는 code, data, stack 이 있다.
* Page table 의 각 entry 마다 아래의 bit 를 둔다.
* Protection bit
    * page 에 대한 접근 권한 (read/write/read-only)
        * 연산에 대한 접근
        * code = read-only
        * data, stack = read, write
    * Valid-invalid bit
        * valid 는 해당 주소의 farme 에 그 프로세스를 구성하는 유효햔 내용이 있다.
        * invalid 는 해당 주소의 유효한 정보가 없음
### Inverted Page Table
* page table 이 매우 큰 이유
    * 모든 process 별로 그 logical address 에 대응하는 모든 page 에 대해 page table entry 가 존재한다.
    * 대응하는 page가 메모리에 있든 아니든 간에 page table 에는 entry 로 존재
* Inverted page table
    * Page frame 하나당 page table에 하나의 entry 를 둠(system-wide)
    * 각 page table entry 는 각각 물리적 메모리의 page frame이 담고 잇는 내용 표시(process-id, process의 logical address)
    * 단점
        * 테이블 전체를 탐색
    * 조치
        * associative register 사용 (expensive)
        * 병력적으로 동시에 검색
* 페이지 프레임의 f 번째 entry 에 가면 logical memory 의 address 가 나오게 됨
* 주소 변환은 logical address 를 이용해 physical address 를 구하는거다.
* 전부 검색해야 페이지 프레임을 찾을 수 있다.
    * 공간을 줄이기 위해 사용 (느림)
* pid 도 저장한다.
    * pid, logical address 의 페이지 번호 저장
### Shared Pages Example
* 서로 다른 p1, p2, p3 프로세스가 존재할 때, 같은 코드라면?
    * 공유해야 된다.
* read-only 로 하여 프로세스 간에 하나의 code 만 메모리만 올림
* Re-entrant code (=Pure code)
* Shared code 는 모든 프로세스의 logical address space 에서 동일한 위치에 있어야 됨
    * 동일한 physical address 는 당연하다.
    * logical address 가 다르다면
        * page table 에서 변환이 힘들듯?
        * logical address 도 당연할 수 있다. (source code 가 같으니까)
* Private code and data
    * 각 프로세스들은 독자적을 메모리에 올림
    * Private data 는 logical address space 의 아무 곳에 와도 무방
## Segmentation
* 프로그램은 의미 단위인 여러 개의 segment 로 구성
    * 작게는 프로그램을 구성하는 함수 하나하나를 세그먼트로 정의
    * 크게는 프로그램 전체를 하나의 세그먼트로 정의 가능
    * 일반적으로는 code, data, stack 을 정의
### Segmentation Architecture
* Logical address 는 다음의 두 가지로 구성
    * segment-number
    * offset
* Segment table
    * each table entry has
        * base - starting physical address of the segment
        * limit - length of the segment
* Segment-table base register (STBR)
    * 물리적 메모리에서의 segment table 의 위치
* Segment-table length register (STLR)
    * 프로그램이 사용하는 segment 수
### Segmentation Hardware
세그먼트 번호와 오프셋이 있다.

이 세그먼트가 어디의 physical address 에 있나 저장.
* segment table
    * 테이블 엔트리 값
        * limit : 세그먼트 길이
        * base : 이 세그먼트는 언제 시작되나 (base address ? )
    * limit + base 보다 크면 trap : addressing error (작으면 도 될듯)
* 세그먼트의 크기도 균일하지 않기 때문에 hole 이 생긴다.
### Segmentation Architecture
* Protection
    * 각 세그먼트 별로 protection bit 가 있음
    * 의미 단위로 하니까 세그먼트는 유리하다. (의미 별로 protection bit 을 하는게 더 맞는거같음)
* Sharing
    * shared segment
    * same segment number
    * 세그먼트는 의미 단위이기 때문에 공유와 보안에 있어 paging 보다 훨씬 효과적
* Allocation
    * first fit / best fit
    * external fragmentation 발생 (외부 조각)
        * 큰 부분에 비해 작은 메모리 공간이 들어가서 남는 부분 생김
        * 가변분할 방식에서와 동일한 문제점 발생