TimeQuest Timing Analyzer report for multiplicador_3_8bit
Mon Jan 04 20:22:54 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiplicador_3_8bit                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 466.64 MHz ; 420.17 MHz      ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.143 ; -19.502       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -28.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                          ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.143 ; bo:BlocoOperativo|registrador:regA|q[1] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.179      ;
; -1.131 ; bo:BlocoOperativo|registrador:regB|q[5] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.167      ;
; -1.111 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.148      ;
; -1.111 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.148      ;
; -1.111 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.148      ;
; -1.111 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.148      ;
; -1.111 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.148      ;
; -1.111 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.148      ;
; -1.111 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.148      ;
; -1.111 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.148      ;
; -1.109 ; bo:BlocoOperativo|registrador:regA|q[4] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.145      ;
; -1.102 ; bo:BlocoOperativo|registrador:regA|q[0] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.138      ;
; -1.081 ; bo:BlocoOperativo|registrador:regB|q[4] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.117      ;
; -1.068 ; bo:BlocoOperativo|registrador:regA|q[5] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.104      ;
; -1.015 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.052      ;
; -1.010 ; bo:BlocoOperativo|registrador:regB|q[0] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.046      ;
; -1.008 ; bo:BlocoOperativo|registrador:regA|q[2] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.044      ;
; -0.996 ; bo:BlocoOperativo|registrador:regB|q[7] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.032      ;
; -0.974 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.011      ;
; -0.974 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.011      ;
; -0.974 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.011      ;
; -0.974 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.011      ;
; -0.974 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.011      ;
; -0.974 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.011      ;
; -0.974 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.011      ;
; -0.974 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.011      ;
; -0.965 ; bo:BlocoOperativo|registrador:regA|q[6] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.001      ;
; -0.963 ; bo:BlocoOperativo|registrador:regB|q[2] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.999      ;
; -0.944 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.981      ;
; -0.942 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.979      ;
; -0.940 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.976      ;
; -0.904 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.940      ;
; -0.880 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.916      ;
; -0.875 ; bo:BlocoOperativo|registrador:regA|q[3] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.911      ;
; -0.875 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.912      ;
; -0.873 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.910      ;
; -0.871 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.908      ;
; -0.869 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.905      ;
; -0.865 ; bo:BlocoOperativo|registrador:regB|q[1] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.901      ;
; -0.856 ; bo:BlocoOperativo|registrador:regB|q[6] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.892      ;
; -0.833 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.869      ;
; -0.831 ; bo:BlocoOperativo|registrador:regA|q[7] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.867      ;
; -0.809 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.845      ;
; -0.804 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.841      ;
; -0.802 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.839      ;
; -0.800 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.837      ;
; -0.799 ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.836      ;
; -0.799 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.835      ;
; -0.769 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.805      ;
; -0.762 ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.798      ;
; -0.740 ; bo:BlocoOperativo|registrador:regB|q[4] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.777      ;
; -0.738 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.774      ;
; -0.738 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.774      ;
; -0.736 ; bo:BlocoOperativo|registrador:regB|q[3] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.772      ;
; -0.733 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.770      ;
; -0.731 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.768      ;
; -0.729 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.766      ;
; -0.728 ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.765      ;
; -0.728 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.720 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.720 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.720 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.720 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.720 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.720 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.720 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.720 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.710 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.746      ;
; -0.698 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.734      ;
; -0.697 ; bo:BlocoOperativo|registrador:regB|q[5] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.734      ;
; -0.692 ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.728      ;
; -0.691 ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.727      ;
; -0.674 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.710      ;
; -0.669 ; bo:BlocoOperativo|registrador:regB|q[4] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.706      ;
; -0.667 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.703      ;
; -0.667 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.703      ;
; -0.662 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.699      ;
; -0.660 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.697      ;
; -0.658 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.695      ;
; -0.657 ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.639 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.675      ;
; -0.628 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.664      ;
; -0.627 ; bo:BlocoOperativo|registrador:regB|q[6] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.664      ;
; -0.627 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.663      ;
; -0.626 ; bo:BlocoOperativo|registrador:regB|q[5] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.663      ;
; -0.621 ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.657      ;
; -0.603 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.598 ; bo:BlocoOperativo|registrador:regB|q[4] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.635      ;
; -0.596 ; bo:BlocoOperativo|registrador:regP|q[4] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.632      ;
; -0.596 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.632      ;
; -0.596 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.632      ;
; -0.591 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.628      ;
; -0.590 ; bo:BlocoOperativo|registrador:regA|q[5] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.626      ;
; -0.589 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.626      ;
; -0.587 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.624      ;
; -0.586 ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.623      ;
; -0.583 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.583 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.583 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.619      ;
; -0.583 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.619      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; bc:BlocoControle|state.S0               ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; bo:BlocoOperativo|registrador:regA|q[7] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.710 ; bo:BlocoOperativo|registrador:regB|q[7] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.977      ;
; 0.787 ; bo:BlocoOperativo|registrador:regA|q[5] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.797 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.802 ; bo:BlocoOperativo|registrador:regP|q[5] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; bo:BlocoOperativo|registrador:regP|q[6] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; bo:BlocoOperativo|registrador:regP|q[7] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; bc:BlocoControle|state.S2               ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.813 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.820 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.837 ; bo:BlocoOperativo|registrador:regA|q[6] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; bo:BlocoOperativo|registrador:regP|q[4] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.846 ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.939 ; bc:BlocoControle|state.S0               ; bc:BlocoControle|state.S1               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.205      ;
; 0.942 ; bc:BlocoControle|state.S2               ; bc:BlocoControle|state.S2               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.208      ;
; 0.947 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.947 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.947 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.947 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.947 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.947 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.947 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.947 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.970 ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.237      ;
; 0.971 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.238      ;
; 0.976 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.243      ;
; 0.978 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.245      ;
; 0.985 ; bo:BlocoOperativo|registrador:regB|q[4] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.252      ;
; 1.010 ; bo:BlocoOperativo|registrador:regB|q[5] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.277      ;
; 1.011 ; bo:BlocoOperativo|registrador:regB|q[6] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.278      ;
; 1.079 ; bc:BlocoControle|state.S0               ; bc:BlocoControle|state.S2               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.345      ;
; 1.128 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.128 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.128 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.128 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.128 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.128 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.128 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.128 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.394      ;
; 1.184 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.456      ;
; 1.189 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.456      ;
; 1.189 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.456      ;
; 1.189 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.456      ;
; 1.189 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.456      ;
; 1.189 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.456      ;
; 1.189 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.456      ;
; 1.189 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.456      ;
; 1.189 ; bo:BlocoOperativo|registrador:regP|q[6] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; bo:BlocoOperativo|registrador:regP|q[5] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.196 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.223 ; bo:BlocoOperativo|registrador:regA|q[6] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; bo:BlocoOperativo|registrador:regP|q[4] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.231 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.255 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; bo:BlocoOperativo|registrador:regP|q[5] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.267 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.289 ; bo:BlocoOperativo|registrador:regA|q[5] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.295 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; bo:BlocoOperativo|registrador:regP|q[4] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.302 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.568      ;
; 1.326 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.593      ;
; 1.338 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.605      ;
; 1.353 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.353 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.353 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.353 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.353 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.353 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.353 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.353 ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.356 ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.623      ;
; 1.357 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.624      ;
; 1.359 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.626      ;
; 1.360 ; bo:BlocoOperativo|registrador:regA|q[5] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.626      ;
; 1.361 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.628      ;
; 1.366 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; bo:BlocoOperativo|registrador:regP|q[4] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.368 ; bo:BlocoOperativo|registrador:regB|q[4] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.635      ;
; 1.373 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.639      ;
; 1.391 ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.657      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S0               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S0               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regP|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regP|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regP|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regP|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regP|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regP|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regP|q[3]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 3.986  ; 3.986  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; 3.653  ; 3.653  ; Rise       ; clk             ;
;  entA[1]  ; clk        ; 3.658  ; 3.658  ; Rise       ; clk             ;
;  entA[2]  ; clk        ; 3.986  ; 3.986  ; Rise       ; clk             ;
;  entA[3]  ; clk        ; 3.975  ; 3.975  ; Rise       ; clk             ;
;  entA[4]  ; clk        ; 3.937  ; 3.937  ; Rise       ; clk             ;
;  entA[5]  ; clk        ; 3.759  ; 3.759  ; Rise       ; clk             ;
;  entA[6]  ; clk        ; 3.732  ; 3.732  ; Rise       ; clk             ;
;  entA[7]  ; clk        ; 3.757  ; 3.757  ; Rise       ; clk             ;
; entB[*]   ; clk        ; 3.951  ; 3.951  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; -0.480 ; -0.480 ; Rise       ; clk             ;
;  entB[1]  ; clk        ; 3.951  ; 3.951  ; Rise       ; clk             ;
;  entB[2]  ; clk        ; 3.781  ; 3.781  ; Rise       ; clk             ;
;  entB[3]  ; clk        ; 3.564  ; 3.564  ; Rise       ; clk             ;
;  entB[4]  ; clk        ; 3.584  ; 3.584  ; Rise       ; clk             ;
;  entB[5]  ; clk        ; 3.618  ; 3.618  ; Rise       ; clk             ;
;  entB[6]  ; clk        ; 3.837  ; 3.837  ; Rise       ; clk             ;
;  entB[7]  ; clk        ; 3.624  ; 3.624  ; Rise       ; clk             ;
; inicio    ; clk        ; 0.047  ; 0.047  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; -3.423 ; -3.423 ; Rise       ; clk             ;
;  entA[0]  ; clk        ; -3.423 ; -3.423 ; Rise       ; clk             ;
;  entA[1]  ; clk        ; -3.428 ; -3.428 ; Rise       ; clk             ;
;  entA[2]  ; clk        ; -3.756 ; -3.756 ; Rise       ; clk             ;
;  entA[3]  ; clk        ; -3.745 ; -3.745 ; Rise       ; clk             ;
;  entA[4]  ; clk        ; -3.707 ; -3.707 ; Rise       ; clk             ;
;  entA[5]  ; clk        ; -3.529 ; -3.529 ; Rise       ; clk             ;
;  entA[6]  ; clk        ; -3.502 ; -3.502 ; Rise       ; clk             ;
;  entA[7]  ; clk        ; -3.527 ; -3.527 ; Rise       ; clk             ;
; entB[*]   ; clk        ; 0.710  ; 0.710  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; 0.710  ; 0.710  ; Rise       ; clk             ;
;  entB[1]  ; clk        ; -3.721 ; -3.721 ; Rise       ; clk             ;
;  entB[2]  ; clk        ; -3.551 ; -3.551 ; Rise       ; clk             ;
;  entB[3]  ; clk        ; -3.334 ; -3.334 ; Rise       ; clk             ;
;  entB[4]  ; clk        ; -3.354 ; -3.354 ; Rise       ; clk             ;
;  entB[5]  ; clk        ; -3.388 ; -3.388 ; Rise       ; clk             ;
;  entB[6]  ; clk        ; -3.607 ; -3.607 ; Rise       ; clk             ;
;  entB[7]  ; clk        ; -3.394 ; -3.394 ; Rise       ; clk             ;
; inicio    ; clk        ; 0.493  ; 0.493  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 7.268 ; 7.268 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 7.815 ; 7.815 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 7.815 ; 7.815 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 7.071 ; 7.071 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 7.501 ; 7.501 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 7.025 ; 7.025 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 7.509 ; 7.509 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 7.320 ; 7.320 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 7.268 ; 7.268 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 7.025 ; 7.025 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 7.815 ; 7.815 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 7.071 ; 7.071 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 7.501 ; 7.501 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 7.025 ; 7.025 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 7.509 ; 7.509 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 7.320 ; 7.320 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.054 ; -0.432        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -28.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                          ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.054 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.087      ;
; -0.054 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.087      ;
; -0.054 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.087      ;
; -0.054 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.087      ;
; -0.054 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.087      ;
; -0.054 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.087      ;
; -0.054 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.087      ;
; -0.054 ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.087      ;
; 0.024  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.009      ;
; 0.024  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.009      ;
; 0.024  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.009      ;
; 0.024  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.009      ;
; 0.024  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.009      ;
; 0.024  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.009      ;
; 0.024  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.009      ;
; 0.024  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.009      ;
; 0.027  ; bo:BlocoOperativo|registrador:regA|q[1] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.005      ;
; 0.039  ; bo:BlocoOperativo|registrador:regB|q[5] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; -0.001     ; 0.992      ;
; 0.039  ; bo:BlocoOperativo|registrador:regA|q[0] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.993      ;
; 0.040  ; bo:BlocoOperativo|registrador:regA|q[4] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.992      ;
; 0.053  ; bo:BlocoOperativo|registrador:regA|q[5] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.057  ; bo:BlocoOperativo|registrador:regB|q[4] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
; 0.084  ; bo:BlocoOperativo|registrador:regB|q[0] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; -0.001     ; 0.947      ;
; 0.098  ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.934      ;
; 0.102  ; bo:BlocoOperativo|registrador:regB|q[2] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; -0.001     ; 0.929      ;
; 0.107  ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.925      ;
; 0.110  ; bo:BlocoOperativo|registrador:regA|q[2] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.922      ;
; 0.115  ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115  ; bc:BlocoControle|state.S0               ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.123  ; bo:BlocoOperativo|registrador:regB|q[7] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; -0.001     ; 0.908      ;
; 0.127  ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.905      ;
; 0.129  ; bo:BlocoOperativo|registrador:regA|q[6] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.903      ;
; 0.129  ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.903      ;
; 0.133  ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.899      ;
; 0.142  ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.890      ;
; 0.159  ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.873      ;
; 0.162  ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.870      ;
; 0.163  ; bo:BlocoOperativo|registrador:regA|q[3] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.869      ;
; 0.164  ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.868      ;
; 0.165  ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.867      ;
; 0.168  ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.864      ;
; 0.175  ; bo:BlocoOperativo|registrador:regB|q[1] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; -0.001     ; 0.856      ;
; 0.175  ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.857      ;
; 0.179  ; bo:BlocoOperativo|registrador:regB|q[6] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; -0.001     ; 0.852      ;
; 0.182  ; bo:BlocoOperativo|registrador:regA|q[7] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.850      ;
; 0.193  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; bc:BlocoControle|state.S2               ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.839      ;
; 0.194  ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.838      ;
; 0.197  ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.835      ;
; 0.197  ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.835      ;
; 0.198  ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.200  ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.832      ;
; 0.203  ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.829      ;
; 0.209  ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.823      ;
; 0.210  ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.822      ;
; 0.225  ; bo:BlocoOperativo|registrador:regB|q[3] ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 1.000        ; -0.001     ; 0.806      ;
; 0.229  ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.803      ;
; 0.229  ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.803      ;
; 0.232  ; bo:BlocoOperativo|registrador:regB|q[4] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.800      ;
; 0.232  ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.800      ;
; 0.232  ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.800      ;
; 0.233  ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.799      ;
; 0.233  ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.799      ;
; 0.235  ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.797      ;
; 0.236  ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.796      ;
; 0.238  ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.794      ;
; 0.244  ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.788      ;
; 0.256  ; bo:BlocoOperativo|registrador:regB|q[5] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.776      ;
; 0.258  ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.774      ;
; 0.264  ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.768      ;
; 0.264  ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.768      ;
; 0.267  ; bo:BlocoOperativo|registrador:regB|q[4] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.765      ;
; 0.267  ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.765      ;
; 0.267  ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.765      ;
; 0.268  ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.764      ;
; 0.270  ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.762      ;
; 0.271  ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.761      ;
; 0.273  ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.759      ;
; 0.279  ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.754      ;
; 0.279  ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.754      ;
; 0.279  ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.754      ;
; 0.279  ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.754      ;
; 0.279  ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.754      ;
; 0.279  ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.754      ;
; 0.279  ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.754      ;
; 0.279  ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 0.754      ;
; 0.279  ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.753      ;
; 0.279  ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.753      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; bc:BlocoControle|state.S0               ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; bo:BlocoOperativo|registrador:regA|q[7] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.324 ; bo:BlocoOperativo|registrador:regB|q[7] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.358 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; bo:BlocoOperativo|registrador:regP|q[5] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; bo:BlocoOperativo|registrador:regP|q[6] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; bo:BlocoOperativo|registrador:regP|q[7] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; bc:BlocoControle|state.S2               ; bc:BlocoControle|state.S0               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; bo:BlocoOperativo|registrador:regA|q[5] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; bo:BlocoOperativo|registrador:regP|q[4] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; bo:BlocoOperativo|registrador:regA|q[6] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.419 ; bc:BlocoControle|state.S2               ; bc:BlocoControle|state.S2               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.571      ;
; 0.437 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.438 ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; bo:BlocoOperativo|registrador:regB|q[4] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; bc:BlocoControle|state.S0               ; bc:BlocoControle|state.S1               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.594      ;
; 0.449 ; bo:BlocoOperativo|registrador:regB|q[5] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.449 ; bo:BlocoOperativo|registrador:regB|q[6] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.484 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.484 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.484 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.484 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.484 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.484 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.484 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.484 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.636      ;
; 0.496 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; bc:BlocoControle|state.S0               ; bc:BlocoControle|state.S2               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; bo:BlocoOperativo|registrador:regP|q[6] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; bo:BlocoOperativo|registrador:regP|q[5] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.504 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; bo:BlocoOperativo|registrador:regP|q[4] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; bo:BlocoOperativo|registrador:regA|q[6] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.517 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.531 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; bo:BlocoOperativo|registrador:regP|q[5] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.539 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; bo:BlocoOperativo|registrador:regP|q[4] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; bo:BlocoOperativo|registrador:regA|q[3] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.560 ; bo:BlocoOperativo|registrador:regA|q[5] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.566 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.572 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; bo:BlocoOperativo|registrador:regA|q[2] ; bo:BlocoOperativo|registrador:regA|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; bo:BlocoOperativo|registrador:regB|q[3] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; bo:BlocoOperativo|registrador:regB|q[4] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.581 ; bo:BlocoOperativo|registrador:regP|q[0] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; bo:BlocoOperativo|registrador:regP|q[2] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; bo:BlocoOperativo|registrador:regP|q[4] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; bo:BlocoOperativo|registrador:regA|q[1] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; bo:BlocoOperativo|registrador:regB|q[6] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; bo:BlocoOperativo|registrador:regB|q[5] ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.595 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.748      ;
; 0.595 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.748      ;
; 0.595 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.748      ;
; 0.595 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.748      ;
; 0.595 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.748      ;
; 0.595 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.748      ;
; 0.595 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.748      ;
; 0.595 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regB|q[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.748      ;
; 0.595 ; bo:BlocoOperativo|registrador:regA|q[5] ; bo:BlocoOperativo|registrador:regA|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.747      ;
; 0.601 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.601 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.601 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.601 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.601 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.601 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.601 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.601 ; bc:BlocoControle|state.S1               ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.601 ; bo:BlocoOperativo|registrador:regP|q[1] ; bo:BlocoOperativo|registrador:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; bo:BlocoOperativo|registrador:regP|q[3] ; bo:BlocoOperativo|registrador:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.753      ;
; 0.607 ; bo:BlocoOperativo|registrador:regB|q[0] ; bo:BlocoOperativo|registrador:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.759      ;
; 0.609 ; bo:BlocoOperativo|registrador:regA|q[0] ; bo:BlocoOperativo|registrador:regA|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; bo:BlocoOperativo|registrador:regB|q[2] ; bo:BlocoOperativo|registrador:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; bo:BlocoOperativo|registrador:regA|q[4] ; bo:BlocoOperativo|registrador:regA|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; bo:BlocoOperativo|registrador:regB|q[1] ; bo:BlocoOperativo|registrador:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.765      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S0               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S0               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:BlocoControle|state.S2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:BlocoControle|state.S2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regA|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regB|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:BlocoOperativo|registrador:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoControle|state.S2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoControle|state.S2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regA|q[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regA|q[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regB|q[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regB|q[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regP|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regP|q[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regP|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regP|q[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regP|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; BlocoOperativo|regP|q[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; BlocoOperativo|regP|q[3]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 2.162  ; 2.162  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; 1.999  ; 1.999  ; Rise       ; clk             ;
;  entA[1]  ; clk        ; 1.980  ; 1.980  ; Rise       ; clk             ;
;  entA[2]  ; clk        ; 2.160  ; 2.160  ; Rise       ; clk             ;
;  entA[3]  ; clk        ; 2.162  ; 2.162  ; Rise       ; clk             ;
;  entA[4]  ; clk        ; 2.130  ; 2.130  ; Rise       ; clk             ;
;  entA[5]  ; clk        ; 2.067  ; 2.067  ; Rise       ; clk             ;
;  entA[6]  ; clk        ; 2.044  ; 2.044  ; Rise       ; clk             ;
;  entA[7]  ; clk        ; 2.056  ; 2.056  ; Rise       ; clk             ;
; entB[*]   ; clk        ; 2.144  ; 2.144  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; -0.528 ; -0.528 ; Rise       ; clk             ;
;  entB[1]  ; clk        ; 2.144  ; 2.144  ; Rise       ; clk             ;
;  entB[2]  ; clk        ; 2.081  ; 2.081  ; Rise       ; clk             ;
;  entB[3]  ; clk        ; 1.923  ; 1.923  ; Rise       ; clk             ;
;  entB[4]  ; clk        ; 1.951  ; 1.951  ; Rise       ; clk             ;
;  entB[5]  ; clk        ; 1.977  ; 1.977  ; Rise       ; clk             ;
;  entB[6]  ; clk        ; 2.091  ; 2.091  ; Rise       ; clk             ;
;  entB[7]  ; clk        ; 1.991  ; 1.991  ; Rise       ; clk             ;
; inicio    ; clk        ; -0.310 ; -0.310 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; -1.860 ; -1.860 ; Rise       ; clk             ;
;  entA[0]  ; clk        ; -1.879 ; -1.879 ; Rise       ; clk             ;
;  entA[1]  ; clk        ; -1.860 ; -1.860 ; Rise       ; clk             ;
;  entA[2]  ; clk        ; -2.040 ; -2.040 ; Rise       ; clk             ;
;  entA[3]  ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  entA[4]  ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  entA[5]  ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
;  entA[6]  ; clk        ; -1.924 ; -1.924 ; Rise       ; clk             ;
;  entA[7]  ; clk        ; -1.936 ; -1.936 ; Rise       ; clk             ;
; entB[*]   ; clk        ; 0.648  ; 0.648  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; 0.648  ; 0.648  ; Rise       ; clk             ;
;  entB[1]  ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
;  entB[2]  ; clk        ; -1.961 ; -1.961 ; Rise       ; clk             ;
;  entB[3]  ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  entB[4]  ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  entB[5]  ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  entB[6]  ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  entB[7]  ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
; inicio    ; clk        ; 0.564  ; 0.564  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 4.062 ; 4.062 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 4.062 ; 4.062 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.143  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -1.143  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -19.502 ; 0.0   ; 0.0      ; 0.0     ; -28.38              ;
;  clk             ; -19.502 ; 0.000 ; N/A      ; N/A     ; -28.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; 3.986  ; 3.986  ; Rise       ; clk             ;
;  entA[0]  ; clk        ; 3.653  ; 3.653  ; Rise       ; clk             ;
;  entA[1]  ; clk        ; 3.658  ; 3.658  ; Rise       ; clk             ;
;  entA[2]  ; clk        ; 3.986  ; 3.986  ; Rise       ; clk             ;
;  entA[3]  ; clk        ; 3.975  ; 3.975  ; Rise       ; clk             ;
;  entA[4]  ; clk        ; 3.937  ; 3.937  ; Rise       ; clk             ;
;  entA[5]  ; clk        ; 3.759  ; 3.759  ; Rise       ; clk             ;
;  entA[6]  ; clk        ; 3.732  ; 3.732  ; Rise       ; clk             ;
;  entA[7]  ; clk        ; 3.757  ; 3.757  ; Rise       ; clk             ;
; entB[*]   ; clk        ; 3.951  ; 3.951  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; -0.480 ; -0.480 ; Rise       ; clk             ;
;  entB[1]  ; clk        ; 3.951  ; 3.951  ; Rise       ; clk             ;
;  entB[2]  ; clk        ; 3.781  ; 3.781  ; Rise       ; clk             ;
;  entB[3]  ; clk        ; 3.564  ; 3.564  ; Rise       ; clk             ;
;  entB[4]  ; clk        ; 3.584  ; 3.584  ; Rise       ; clk             ;
;  entB[5]  ; clk        ; 3.618  ; 3.618  ; Rise       ; clk             ;
;  entB[6]  ; clk        ; 3.837  ; 3.837  ; Rise       ; clk             ;
;  entB[7]  ; clk        ; 3.624  ; 3.624  ; Rise       ; clk             ;
; inicio    ; clk        ; 0.047  ; 0.047  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; clk        ; -1.860 ; -1.860 ; Rise       ; clk             ;
;  entA[0]  ; clk        ; -1.879 ; -1.879 ; Rise       ; clk             ;
;  entA[1]  ; clk        ; -1.860 ; -1.860 ; Rise       ; clk             ;
;  entA[2]  ; clk        ; -2.040 ; -2.040 ; Rise       ; clk             ;
;  entA[3]  ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  entA[4]  ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  entA[5]  ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
;  entA[6]  ; clk        ; -1.924 ; -1.924 ; Rise       ; clk             ;
;  entA[7]  ; clk        ; -1.936 ; -1.936 ; Rise       ; clk             ;
; entB[*]   ; clk        ; 0.710  ; 0.710  ; Rise       ; clk             ;
;  entB[0]  ; clk        ; 0.710  ; 0.710  ; Rise       ; clk             ;
;  entB[1]  ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
;  entB[2]  ; clk        ; -1.961 ; -1.961 ; Rise       ; clk             ;
;  entB[3]  ; clk        ; -1.803 ; -1.803 ; Rise       ; clk             ;
;  entB[4]  ; clk        ; -1.831 ; -1.831 ; Rise       ; clk             ;
;  entB[5]  ; clk        ; -1.857 ; -1.857 ; Rise       ; clk             ;
;  entB[6]  ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  entB[7]  ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
; inicio    ; clk        ; 0.564  ; 0.564  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 7.268 ; 7.268 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 7.815 ; 7.815 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 7.815 ; 7.815 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 7.071 ; 7.071 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 7.501 ; 7.501 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 7.025 ; 7.025 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 7.509 ; 7.509 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 7.320 ; 7.320 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 4.062 ; 4.062 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 4.367 ; 4.367 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 4.178 ; 4.178 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 185      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 185      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 21    ; 21   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 04 20:22:52 2021
Info: Command: quartus_sta multiplicador_3_8bit -c multiplicador_3_8bit
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplicador_3_8bit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.143       -19.502 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.054        -0.432 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4535 megabytes
    Info: Processing ended: Mon Jan 04 20:22:54 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


