
## 第一套答案

D ⾮阻塞性过程赋值在其后所有语句执⾏前执⾏

**C 组合逻辑级数**。

C 输⼊并联终结电阻越⼤，功耗越⼤

B 状态机的安全完全取决于 RTL 编码⽅式和⻛格，推荐使⽤“独热码”作为状态机的状态。

A 全加器
解析：加法器可能是带 FF 的那种。


C TESTBENCH 编码设计对可测试性没有要求

D 串联匹配
解析：ABC 为接收端并联匹配，D 为发射端（驱动端）串联匹配


C D 触发器

A 9 9

A 22

D 波形 01 变化斜率要求⾼爬坡时间短

C 多 bit 信号同步化可以使⽤可靠的握⼿电路、格雷码或 FIFO 实现。

B 同步 FIFO 隔离

B 理想低通滤波器；

D 频率计

D 0x5

B 循环码

A SSTL-1.8。（DDR2）
B CML。 （PCIe 以太网）
C HSTL-1.8。 （cache 相关高速接口用）
D SSTL-1.5。


C $display 直接⽴刻输出，$ strobe 是等稳定后输出，$monitor 是发⽣变化时输出

D 在输出端接⼊滤波电路

D 可以帮助确定功能需求是否完全实现


C Voh>Vih>Vt>Vil>Vol;


D 减少组合逻辑级数


D 综合⼯具等价寄存器优化不会跨越代码⼀级模块


D 半双⼯

D initial 和 always 不能同时执⾏;

C 等于零

B 可以纠正 1bit 错误

B 可以通过异步 fifo 传递计数值
C 可以⽤计数值+握⼿信号的⽅式传递



A 温度漂移
B 时钟抖动
C 电源噪声
D 器件参数离散性

A 表达式中可使⽤函数调⽤
B 表达式由操作数和操作符组成
C 表达式中的整数值可被解释为有符号数或⽆符号数
D 表达式可以使⽤数值


A 阻塞赋值按照顺序执⾏，⾮阻塞赋值并发执⾏。
B 时序逻辑 always 中敏感表中必须标明时钟信号和复位信号（如果使⽤异步复位）。
D 组合逻辑 always 中敏感表可以标明敏感变量，也可以使⽤\*替代。



A 0-1=1
B 1-0=1
C 1-1=0
D 0-0=0



A PECL
B LVTTL
C LVDS
D LVCMOS

TTL、CMOS、LVTTL、LVCMOS；
RS232、RS422、RS485（12V，5V，3.3V）；
ECL（Emitter Coupled Logic）、PECL（Pseudo/Positive Emitter Coupled Logic）、LVDS（Low
Voltage Differential Signaling）、GTL（Gunning Transceiver Logic）、BTL（Backplane Transceiver
Logic）、ETL（enhanced transceiver logic）、GTLP（Gunning Transceiver Logic Plus）；



A 采⽤pipeline 设计
B 升⾼器件环境温度
D 使⽤全局的时钟资源

A LVPECL
C CML
D LVDS
常⽤的差分逻辑电平，包括 LVDS、xECL、CML、HCSL/LPHCSL、TMDS 等”，反正就
TTL、CMOS 不是。


A initial 只能执⾏⼀次
B initial 不可以综合，always 可以综合
C always 只要条件符合即可执⾏


【A】状态编码⽤parameter 定义
【C】⽤组合逻辑和时序逻辑分离的⻛格描述 FSM
【D】⽤case 语句描述状态的转移



【B】UVM
【D】VMM


【A】电压
【B】频率
【C】⼯艺
【D】⼯作温度

【A】异步信号的电平或脉冲特性
【C】两个异步时钟时间的频率关系
【D】异步信号是不是寄存器输出


【B】⽆充分理由的揣测
【C】偶然的设计失误

## 第二套答案

b. 时间精度 100ps

3. 时序逻辑电路不仅与输入有关，还与原来的状态有关。（√）

同步复位需要进行 recovery 和 removal 检查，异步复位不需要进行 recovery 和 removal检查（×）

5. 在异步 FIFO 设计中，满信号由写时钟产生，空信号由读时钟产生（√）

a. 一般异步电路可以设置为 false path


c. 带异步复位的 d 触发器


b. 信号定义为 reg 型，只能使用在时序电路的赋值中
c 和 d 是建议

d. 可综合代码中，除了 for 语句中的循环变量可以定义为 integer 型以外，所有变量和信号
都只能为 wire 或 reg 型，不能定义为整型，实数型，无符号型，realtime 型和 time 型。


d. 异步设计会带来很大的同步翻转噪声


多 bit 总线信号可以通过格雷码转换进行异步处理，例如：8bit 的数据总线进行格雷码转换，然后通过双触发器法实现异步处理（√）

c. 动态数组


电路设计中，只要采用静态时序分析就可以保证电路设计的准确性，不需要再进行动态
时序分析了。(×)

d. 可用于给实际电路赋初值

线型信号必须显性定义（×）

d. cnt

b. 某些令人关注的情况已经得到测试覆盖

c. B=5’h1

RTL 代码是测试点的一个重要来源（√）

20. 时序电路中，既可以使用阻塞语句，也可以使用非阻塞语句（×）

d. 降低时钟频率

d. 高频时钟直接采样低频时钟的多 bit 数据

a. Dmux synchronizer

25. 对于两个位宽相同的无符号数 a 和 b, a>b 和 a<b 两个比较器面积是一样的（√）

组合逻辑电路的特点是输出信号只是该时刻输入信号的函数，它是无记忆功能的。时序
逻辑电路的特点是任何时刻产生的稳定输出信号不仅与该时刻输入信号有关，而且与它过
去的状态有关（√）


27.高的功能覆盖率意味着高的代码覆盖率（错误）  

解析：覆盖率包括代码覆盖率、功能覆盖率、漏洞覆盖率、断言覆盖率等。**功能覆盖率是和设计意图紧密相连的，有时也被称为“规范覆盖率”，而代码覆盖率则是衡量设计的实现情况。**设想某个代码块在设计中被漏掉的情况，代码覆盖率不能发现这个错误，但是功能覆盖率可以。代码覆盖率与功能覆盖率是并列的关系，二者并没有本质的联系。


28. 为了发现逻辑缺陷，要想到什么测什么，一定要遍历所有可能（错误）


在 systemverilog 中，任务 task 可以调用函数 function（√）

c. for 循环语句

c. 没有统一的时钟脉冲控制

d. z

b. 计数器

a. 为了避免 wire 信号出现 x 态，最好是在声明时，赋初始值 0

36. 某个状态下，不关心某个寄存器的输出值，那么将其设计为输出 0，可以降低功耗（x）

b. 使用异步 fifo

d. 增加时钟频率

39. 编写 verilog 程序时，变量的定义不可与关键字冲突（√）

d. 在时钟有效延的时候外部数据未稳定，导致触发器不能判断数据电平的状态


## 机考题

D. `delete()`

B. `1`  验证


B. `localparam` 不能用于模块间传递参数，而 `parameter` 可以  


B： 28

*D. 时钟门控通常可以按照“模块级门控”和“电路级门控”两类*

A. 永久配置芯片参数或存储密钥  
D. 根据工作负载动态调整电压和频率以降低功耗

B. 3  

D. 任务可以在非零时刻执行，函数不总是在仿真零时刻开始执行


A. Formal 采用自动推导算法，无需编写环境  



D. SRAM 可定义为：reg [15:0] sram [127:0]

A. x  

D. -1


**A. 功能覆盖率100%意味着验证的完整性**。

C. LH/LN 高通/低通latch。


D. DPI

 A. ERR  

**D. 在关键路径中插入流水线寄存器**。

**A. 50ns**。

A. h=0

***C. 不确定***

C. 异步电路  

SCL 维持高电平同时 SDA 产生下降沿


C. 长  

D. 32

D. 可以使用行为级语句

D. 4bit

**A. SDRAM**。

**C. begin...end块必须起个名字**。

D. `6'hx` 的最高位是 0


**A. 单目操作符**, **B. 双目操作符**,  **D. 三目操作符**


A. 多总线主机  
B. 突发传输  
C. 高性能  

B. generate  
C. always 块  
D. for 循环

**A. `set_inst_override()`** 和 **D. `set_type_override()`**。

选项： A. 同步逻辑是时钟之间有固定的因果关系，异步逻辑是各时钟之间没有固定的因果关系  
C. FPGA 中可以综合实现 RAM/ROM/CAM 的三种资源是 BLOCK RAM、触发器（FF）和查找表（LUT）  
D. Moore 状态机的输出仅与当前状态值有关，且只有在时钟边沿到来时才会有状态变化

 A. `$display`  
B. `$strobe`  
C. `$write`  
D. `$monitor`



 A. 内部寄存器之间  
B. 输入端口到输出端口之间  
C. 内部寄存器到输出端口  
D. 输入端口到内部寄存器


**A. Superscalar processing**, **C. VLIW**, 和 **D. Branch prediction**。



 A. MEM (Memory Access)：指存储器访问指令将数据从存储器中读取，或者写入存储器的过程。  
C. IF (Instruction Fetch)：指将指令从存储器中读取出来的过程。  
D. ID (Instruction Decode)：指将存储器中取出的指令进行解码的过程。经过去码后得到指令需要的操作数寄存器索引，可以使用此索引从寄存器组（Register File，Regfile）中提取操作数。


C. repeat  
D. for


## 二进制问题

 在有符号数的乘法运算中，8 ⽐特有符号数乘以 12 ⽐特有符号数，运算结果⽤多少⽐特
的有符号数表式则既不会溢出也不会浪费___（A）
A 20
B 18
C 21
D 19



23.⼀个⼋位⼆进制减法计数器，初始状态为 00000000，问经过 268 个输⼊脉冲后，此计数
器的状态为_____C____。
A 11110101
B 11001111
C 11110011
D 11110100
解析：
268-256=13=1101，0-13=-13，-13=10001101（原码）=11110010（反码）=11110011（补
码）



1. 表示任意两位无符号十进制数需要（7）位二进制数。

2. 一个 4bit 位宽的有符号数 a=4’b1001 取绝对值后的值为 abs (a)=4’b0110（×）

解析：a=4'b1001的十进制数为-1，abs(a)=4'b0110是+6，显然错误。





