# Compte-rendu du TP8 de ARCHI2

## Contrôleur de disque

__Question B1 :__

Précisions sur certains arguments du constructeur de composant _PibusBlockDevic_ :
- `block_size` : cette argument correspond à la taille des blocks du périphérique de stockage externe cible. Soit le nombre d'octets constituant ses block qui peut être 128, 256, 512, 1024 octets.
- `latency` : cette argument correspond aux nombres de cycles nécessaire pour accéder au données stocker sur le prériphérique externe cible.

__Question B2 :__

Dans notre cas, une image possède une taille de 16ko (128\*128) donc pour pour un espace de stockage comprenant des blocs de 512 octets, notre image occupera 32 blocs.

__Question B3 :__

Les registres adressables du contrôleur de disque :

- BLOCK_DEVICE_BUFFER accessible en lecture/écriture. Une lecture de ce registre renvoie l'adresse de base du buffer qui va être utilisé pour le transfert de données. Une écriture met à jour/définir l'adresse de base du buffer qui va être utilisé pour le transfert.
- BLOCK_DEVICE_COUNT accessible en lecture/écriture. Ce registre contient le nombre de blocks devant être transferés. Une lecture renvoie donc le nombre de blocks et une écriture défini le nombre de blocks à transférer.
- BLOCK_DEVICE_LBA accessible en lecture/écriture. Ce registre contient l'index du premier block du fichier (donc du périphérique de stockage externe cible). Une lecture renvoie l'index de ce block et une écriture le définie.
- BLOCK_DEVICE_OP accessible en écriture seulement. Une écriture dans ce regiqtre permet de lancer l'opération de transfère.
- BLOCK_DEVICE_STATUS accessible en lecture seulement. Une lecture dans ce registre renvoi l'état du ?????
- BLOCK_DEVICE_IRQ_ENABLE est accessible en lecture/écriture. Une lecture de ce registre renvoi l'état du signal d'interruption IRQ c'est à dire si l'IRQ est actif ou non. une écriture différente de 0 dans ce registre active l'IRQ.
- BLOCK_DEVICE_SIZE est accessible en lecture seulement. Une lecture de ce registre renvoie le nombre de block adressable dans le device cible et donc une information sur l'espace adressable.
- BLOCK_DEVICE_BLOCK_SIZE est acceddible en lecture seulement. Une lecture de ce registre renvoi la taille d'un block du périphérique extern en nombre d'octet.

__Question B4 :__

Les 4 états interne du contrôleur de disque pouvant être lu par le logiciel : 

- BLOCK_DEVICE_READ_SUCCESS = 2, cette état signifie que la lecture sur le périphérique externe c'est bien passé. C'est-à-dire si tous les blocks ont été bien lus
- BLOCK_DEVICE_WRITE_SUCCESS = 3, cette état signifie que l'écriture sur le périphérique de stockage externe c'est bien passé. C'est-à-dire si tous les blocks ont été bien écris.
- BLOCK_DEVICE_READ_ERROR = 4, cette état signifie que l'écriture sur le périphérique de stockage externe à échoué. Par exemple le PIBUS_ACK_ERROR ?????????	
- BLOCK_DEVICE_READ_ERROR = 5, cette état signifie que la lecture sur le périphérique de stockage externe à échoué.

## Architecture matérielle

__Question C1 :__

L'utilisation du composant _PibusBlockDevice_ impose de changer la valeur du paramètre _timeout_ car la durée des transferts depuis ou vers le périphérque exterieur dépend du périphérique lui-même. Ainsi, on ne veut pas qu'une transaction de donnée soit interrompu trop rapidement.
Il faut donc, dans notre cas, mettre le paramètre _timeout_ à 1000 qui correspond au temps d'accès du disque.

__Question C2 :__

L'adresse de base du segment associé au contrôleur de disque IOC est __0x92000000__ et sa longeur est de 32 octets.
Il s'agit ici d'une architecture comprenant 4 processeurs. La taille des segments associés aux composants ICU, TTY et TIMER sont respectivement 32\\\*4 = 128 octets, 16\\\*4 = 64 octets et 16\\\*4 = 64 octets.

__Question C3 :__

Les composants maîtres de cette architecture :
- 4 processeurs
- 1 contrôleur de disque IOC
- 1 contrôleur DMA
- 1 contrôleur de bus BCU

Il y a donc 7 composants maître sur cette architecture.

Les composants cibles de cette architecture :
- 1 RAM
- 1 ROM
- 1 TTY
- 1 Frame buffer FBF
- 1 Timer
- 1 Contrôleur de disque IOC (est à la fois maître et cible)
- 1 Contrôleur DMA (est à la fois maître et cible)
- 1 Contrôleur d'interruption vectorisé ICU

Il y a donc 8 composants cibles sur cette architecture.

__Question C4 :__

Pour rappel, cette architecture comprend 4 processeurs.
Nombre de ligne d'interruption entrante de chaque péripérique dans le composant ICU :
- DMA : 1 ligne d'interruption
- IOC : 1 ligne d'interruption
- TTY : 4 lignes d'interruption
- TIMER : 4 lignes d'interruption

On compte donc 10 lignes d'interruption entrantes dans le contrôleur d'interruption ICU et 4 lignes d'interruption sortantes (correspond auc 4 processeurs).

Voici le code qui réalise la connexion des IRQs des différents périphériques :

```c
icu.p_irq_in[0]             (signal_irq_dma);
    icu.p_irq_in[1]             (signal_irq_ioc);
    for ( size_t i=0 ; i<nprocs ; i++)
    {
        icu.p_irq_in[2+2*i]     (signal_irq_tim[i]);
        icu.p_irq_in[3+2*i]     (signal_irq_tty_get[i]);
        icu.p_irq_out[i]        (signal_irq_proc[i]);
    }
```
On comprend que les interruptions par numéro d'interruption ainsi on a:

__METTRE IMAGE !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!__

## Code de BOOT

__Question D1 :__

Chacun des processeurs va avoir à sa disposition une pile de 64k octets afin d'exécuter un morceau du code user. Chaque processeur se voit donc associé un pointeur de pile qui pointe vers le segment de code user que le processeur i doit exécuter.

__Question D2 :__

??????????????????

__Question D3 :__

Voici les valeurs à stocker dans les 4 registres de mask de l'ICU :

Pour Mask ICU[0] du proc[0] :

```nasm
#initializes the ICU[0] MASK register
        la      $26,    seg_icu_base
        addiu   $26,    $26,    0               # ICU[0]
        li      $27,    0b0000001111            # IRQ_DMA, IRQ_IOC, IRQ_TIM[0] & IRQ_TTY[0]
        sw      $27,    8($26)
```

Pour Mask ICU[1] du proc[1] :

```nasm
#initializes the ICU[1] MASK register
        la      $26,    seg_icu_base
        addiu   $26,    $26,    32              # ICU[1]
        li      $27,    0b0000110000            # IRQ_TIM[1], IRQ_TTY[1]
        sw      $27,    8($26)
```

Pour Mask ICU[2] du proc[2] :

```nasm
#initializes the ICU[2] MASK register
        la      $26,    seg_icu_base
        addiu   $26,    $26,    64              # ICU[2]
        li      $27,    0b0011000000            # IRQ_TIM[2], IRQ_TTY[2]
        sw      $27,    8($26)
```

Pour Mask ICU[3] du proc[3] :

```nasm
 #initializes the ICU[3] MASK register
        la      $26,    seg_icu_base
        addiu   $26,    $26,    96              # ICU[3]
        li      $27,    0b1100000000            # IRQ_TIM[3], IRQ_TTY[3]
        sw      $27,    8($26)
```

Initialisation du pointeur de pile pour chacun des processeurs :

```nasm
# initializes stack pointer for PROC[0]
        la      $29,    seg_stack_base
        li      $27,    0x10000                 # stack size = 64K
        addu    $29,    $29,    $27    
```

## Application logicielle de traitement d'image

__Question E1 :__

Les arguments de l'appel système ioc_read() :

- `lba` : indexe du premier bloc dans le fichier.
- `buffer` : adresse de base du tampon utilisateur.
- `count` : le nombre de block à transférer.

Cet appel système transfère des données d'un fichier du disque vers une mémoire tampon utilisateur. Cette fonction n'attend pas que le transfert soit terminé pour rendre la main, cependant, elle est bloquante tant qu'elle n'a pas résussi à obtenir l'accès au disque.

__Question E2 :__

L'appel système `_ioc_completed()` check la complétude d'une entrée/sortie sur un transfert de donnée. C'est cette fonction qui reporte les potentielles erreurs survenues lors du transfert. C'est un appel système bloquant, le processeur est gelé jusqu'à la prochaine interruption soit le prochain transfert fini ou la prochaine erreur.
Elle ne possède par d'arguments.

__Question E3 :__

Le problème est que c'est toujours la même image qui est affichée. Cela provient du fait que pour le traitement de l'image, c'est l'ancienne version chargée dans le cache à l'itération précédente qui est utilisée.

__Question E4 :__

Les cas de sortie de l'état IDLE de SNOOP\\\_FSM :
- Il y a un hit externe à l'adresse se trouvant dans le cache.
- Il y a un hit externe à l'adresse demandée par le cache.
- Il y a un hit externe à l'adresse d'une LL/SC pendante.

La stratégie mis en oeuvre dans le cas d'un hit externe est une invalidation.

__Question E5 :__

Dans le cas où un nouveau hit externe est détecté avant le complètement du premier hit externe, le SNOOP FSM demande au cache de donnée d’effacer tout son contenu. Cela a pour but de simplifier l’architecture du SNOOP : on pourrait imaginer une structure plus sophistiquée qui n’invalide que les adresses des hits externes détectés, mais pour ce faire il faut implémenter une FIFO pour stocker toutes les adresses des hits externes. De plus, les données invalidées ne sont plus utiles, autant qu’on les efface dans le cache pour pouvoir recharger les valeurs mises à jour dans la mémoire.

__Question E6 :__

??????????????????

## Exécution sur architecture multi-processeurs

__Question F1 :__

Seule les parties filtrage et affichage pouront être parallélisé car la partie chargement utilise l'IOC qui ne preut traiter qu'une demande à la fois.

__Question F2 :__

Afin de séquentialiser les 4 transferts demandées par les 4 processeurs l'IOC utilise un système de verou. Ainsi, un processeur ne pourra effectuer un transfert seulement s'il possède le verrou. Sinon, il devra atteindre que le verrou se libère.

__Question F3 :__

`_ioc_get_lock()` permet à un programme utilisateur de prendre le verrou permettant l’accès exclusif au contrôleur IOC. Elle utilise le mécanisme de LL/SC pour réaliser l’accès lecture-puis-écriture atomique : LL lit la valeur stockée dans l’adresse passée en argument, si cette dernière est à 1, le verrou est déjà pris par un autre processeur, la fonction se met en boucle d’attente et réessaie de prendre le verrou après (delay) itérations. Si la valeur stockée est 0, le verrou est libre, LL réserve cette case mémoire au processeur appelant et toute écriture à cette case (par un autre processeur) annule la réservation. Après avoir réservé la case mémoire en question, SC permet d’y écrire une nouvelle valeur conditionnellemnt : s’il n’y a pas eu d’autre accès en écriture à cette adresse depuis la réservation réalisée par LL, c’est un succès, l’écriture est effectuée, la réservation est annulée, SC retourne 1, et la fonction se branche à la sortie ioc ok. Sinon, c’est un échec, l’écriture n’est pas effectuée, la fonction se met en boucle d’attente et retente de prendre le verrou en refaisant le procédure LL suivi de SC jusqu’à ce que SC réussisse.

__Question F4 :__

La fonction système qui libère le verrou protégeant l’accès exclusif au composant IOC est `_ioc_completed()`. Il n’est nécessaire d’utiliser une instruction particulière pour libérer le verrou puisque de toute façon, tant que le verrou n’est pas libéré, les autres processeurs demandeurs doivent attendre et ne peuvent pas l’utiliser, et que cette libération peut se faire seulement par le processeur qui possède le verrou en écrivant la valeur 0 dans l’adresse mémoire du verrou à l’aide une instruction sw ordinaire atomique.

## Réalisation matérielle du LL/SC

__Question G1 :__

Les registres permettant d’enregistrer la prise de réservation effectuée par l’instruction LL sont généralement situés dans le contrôleur de cache et non dans le contrôleur mémoire parce que la scrutation de l’instruction LL dans le cache diminuera le traffic sur le bus.

__Question G2 :__

Pour qu’un processeur soit informé de l’écriture effectuée par un autre processeur, on peut utiliser le mécanisme de SNOOP : si la réservation de LL a été effectuée et un autre processeur réalise une demande d’écriture à cette adresse, l’instruction SC qui suit l’instruction LL sera non atomique et l’opération LL/SC sera annulée.

__Question G3 :__

En désactivant le mécanisme de SNOOP, on observe que la moitié de
l’image est noire. Cela est dû au fait que la réservation de l’instruction LL n’est jamais annulée car les écritures des autres processeurs ne seront plus prises en compte, et l’instruction SC réussira toujours, même si le verrou est effectivement pris par un autre processeur. Cela entraine que les chargements des différents segments de l’image se mélangent et la partie chargée de chaque image peut être tombée dans des adresses non définies, ce qui explique la partie en noire de l’image.

__Question G4 :__

Deux utilisations du mécanisme du SNOOP :

- Solution au problème d’obsolescence des données dans le cache dans les architectures multi-processeurs,
- Contribution à la réalisation du mécanisme LL/SC réalisant l’accès lecture-puis-écriture atomique qui gère la synchronisation entre différents processeurs.
