TimeQuest Timing Analyzer report for Datapath
Sat Nov 16 20:55:07 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'Controle:Control|currentState.S0'
 13. Slow Model Hold: 'Controle:Control|currentState.S0'
 14. Slow Model Hold: 'clock'
 15. Slow Model Minimum Pulse Width: 'Controle:Control|currentState.S0'
 16. Slow Model Minimum Pulse Width: 'clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clock'
 29. Fast Model Setup: 'Controle:Control|currentState.S0'
 30. Fast Model Hold: 'Controle:Control|currentState.S0'
 31. Fast Model Hold: 'clock'
 32. Fast Model Minimum Pulse Width: 'Controle:Control|currentState.S0'
 33. Fast Model Minimum Pulse Width: 'clock'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Datapath                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; clock                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                            ;
; Controle:Control|currentState.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controle:Control|currentState.S0 } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 30.74 MHz  ; 30.74 MHz       ; Controle:Control|currentState.S0 ;      ;
; 131.48 MHz ; 131.48 MHz      ; clock                            ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; clock                            ; -16.567 ; -518.016      ;
; Controle:Control|currentState.S0 ; -15.766 ; -466.277      ;
+----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; Controle:Control|currentState.S0 ; -12.036 ; -360.062      ;
; clock                            ; -1.645  ; -15.265       ;
+----------------------------------+---------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Controle:Control|currentState.S0 ; -7.934 ; -3830.646     ;
; clock                            ; -1.380 ; -139.380      ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                          ;
+---------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                   ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; -16.567 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.813    ; 6.290      ;
; -16.525 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.798    ; 6.263      ;
; -16.522 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.806    ; 6.252      ;
; -16.269 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.707    ; 6.098      ;
; -16.260 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.700    ; 6.096      ;
; -16.242 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.813    ; 5.965      ;
; -16.233 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.803    ; 5.966      ;
; -16.178 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.924    ; 6.290      ;
; -16.175 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.692    ; 6.019      ;
; -16.170 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.811    ; 5.895      ;
; -16.153 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.802    ; 5.887      ;
; -16.136 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.909    ; 6.263      ;
; -16.133 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.917    ; 6.252      ;
; -16.132 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.803    ; 5.865      ;
; -16.125 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.706    ; 5.955      ;
; -16.122 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.708    ; 5.950      ;
; -16.118 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.806    ; 5.848      ;
; -16.116 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.699    ; 5.953      ;
; -16.080 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.693    ; 5.923      ;
; -16.073 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.704    ; 5.905      ;
; -16.061 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.701    ; 5.896      ;
; -16.060 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.706    ; 5.890      ;
; -16.057 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.799    ; 5.794      ;
; -16.051 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.699    ; 5.888      ;
; -16.047 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.706    ; 5.877      ;
; -16.034 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.830    ; 5.740      ;
; -16.031 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.689    ; 5.878      ;
; -16.031 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.691    ; 5.876      ;
; -16.018 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.802    ; 5.752      ;
; -16.005 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.808    ; 5.733      ;
; -16.005 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.691    ; 5.850      ;
; -15.992 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.815    ; 5.713      ;
; -15.966 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.691    ; 5.811      ;
; -15.937 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.707    ; 5.766      ;
; -15.924 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.697    ; 5.763      ;
; -15.908 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.705    ; 5.739      ;
; -15.891 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.696    ; 5.731      ;
; -15.890 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[14] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.800    ; 5.626      ;
; -15.880 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.818    ; 6.098      ;
; -15.871 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.811    ; 6.096      ;
; -15.870 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.697    ; 5.709      ;
; -15.856 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.700    ; 5.692      ;
; -15.853 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.924    ; 5.965      ;
; -15.844 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.914    ; 5.966      ;
; -15.818 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.697    ; 5.657      ;
; -15.797 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.708    ; 5.625      ;
; -15.793 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.706    ; 5.623      ;
; -15.792 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.699    ; 5.629      ;
; -15.788 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.698    ; 5.626      ;
; -15.786 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.803    ; 6.019      ;
; -15.781 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.922    ; 5.895      ;
; -15.780 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.696    ; 5.620      ;
; -15.779 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.823    ; 5.492      ;
; -15.766 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[10] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.808    ; 5.494      ;
; -15.764 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.913    ; 5.887      ;
; -15.764 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.704    ; 5.596      ;
; -15.756 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.696    ; 5.596      ;
; -15.748 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.704    ; 5.580      ;
; -15.747 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.695    ; 5.588      ;
; -15.743 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.914    ; 5.865      ;
; -15.739 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.694    ; 5.581      ;
; -15.738 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.693    ; 5.581      ;
; -15.736 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.817    ; 5.955      ;
; -15.733 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.819    ; 5.950      ;
; -15.729 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.917    ; 5.848      ;
; -15.728 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.706    ; 5.558      ;
; -15.727 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.810    ; 5.953      ;
; -15.726 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.696    ; 5.566      ;
; -15.722 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.706    ; 5.552      ;
; -15.715 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.696    ; 5.555      ;
; -15.713 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.696    ; 5.553      ;
; -15.712 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.699    ; 5.549      ;
; -15.709 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.830    ; 5.415      ;
; -15.709 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.706    ; 5.539      ;
; -15.700 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.820    ; 5.416      ;
; -15.699 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.704    ; 5.531      ;
; -15.696 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.678    ; 5.554      ;
; -15.692 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.697    ; 5.531      ;
; -15.691 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.804    ; 5.923      ;
; -15.689 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[16] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.804    ; 5.421      ;
; -15.684 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.815    ; 5.905      ;
; -15.682 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.695    ; 5.523      ;
; -15.679 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[20] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.799    ; 5.416      ;
; -15.672 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.812    ; 5.896      ;
; -15.671 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.817    ; 5.890      ;
; -15.671 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.698    ; 5.509      ;
; -15.668 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.910    ; 5.794      ;
; -15.662 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.810    ; 5.888      ;
; -15.661 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.696    ; 5.501      ;
; -15.658 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.817    ; 5.877      ;
; -15.657 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.701    ; 5.492      ;
; -15.650 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.829    ; 5.357      ;
; -15.647 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.699    ; 5.484      ;
; -15.645 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.941    ; 5.740      ;
; -15.642 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.800    ; 5.878      ;
; -15.642 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.802    ; 5.876      ;
; -15.629 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.913    ; 5.752      ;
; -15.628 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[14] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.694    ; 5.470      ;
; -15.625 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[19] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -10.799    ; 5.362      ;
; -15.616 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -10.919    ; 5.733      ;
+---------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Controle:Control|currentState.S0'                                                                                                                                             ;
+---------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -15.766 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.323     ; 6.982      ;
; -15.504 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.217     ; 6.826      ;
; -15.395 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.307     ; 6.624      ;
; -15.377 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.434     ; 6.982      ;
; -15.360 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.216     ; 6.683      ;
; -15.336 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.304     ; 6.579      ;
; -15.305 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.218     ; 6.626      ;
; -15.295 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.216     ; 6.618      ;
; -15.196 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.430     ; 6.423      ;
; -15.178 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.436     ; 6.418      ;
; -15.129 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.446     ; 6.345      ;
; -15.123 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.430     ; 6.332      ;
; -15.115 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.328     ; 6.826      ;
; -15.097 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.201     ; 6.432      ;
; -15.076 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.447     ; 6.252      ;
; -15.062 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.214     ; 6.387      ;
; -15.036 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.216     ; 6.359      ;
; -15.023 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.340     ; 6.222      ;
; -15.017 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.434     ; 6.243      ;
; -15.006 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.418     ; 6.624      ;
; -14.986 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.198     ; 6.335      ;
; -14.971 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.327     ; 6.683      ;
; -14.963 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.429     ; 6.200      ;
; -14.953 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.200     ; 6.289      ;
; -14.950 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.202     ; 6.284      ;
; -14.947 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.415     ; 6.579      ;
; -14.916 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.329     ; 6.626      ;
; -14.906 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.327     ; 6.618      ;
; -14.901 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.198     ; 6.239      ;
; -14.891 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.199     ; 6.239      ;
; -14.891 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.324     ; 6.224      ;
; -14.888 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.451     ; 6.093      ;
; -14.888 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.200     ; 6.224      ;
; -14.875 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.200     ; 6.211      ;
; -14.869 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.330     ; 6.215      ;
; -14.867 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.340     ; 6.189      ;
; -14.862 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.324     ; 6.074      ;
; -14.861 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.324     ; 6.176      ;
; -14.842 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.195     ; 6.194      ;
; -14.842 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.197     ; 6.192      ;
; -14.816 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.197     ; 6.166      ;
; -14.814 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.341     ; 6.096      ;
; -14.807 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.541     ; 6.423      ;
; -14.803 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.321     ; 6.029      ;
; -14.789 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.547     ; 6.418      ;
; -14.777 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.197     ; 6.127      ;
; -14.769 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.436     ; 6.008      ;
; -14.766 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.436     ; 6.002      ;
; -14.765 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.435     ; 6.002      ;
; -14.751 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.325     ; 6.083      ;
; -14.747 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.323     ; 6.081      ;
; -14.740 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.557     ; 6.345      ;
; -14.734 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.541     ; 6.332      ;
; -14.733 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.331     ; 6.078      ;
; -14.727 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.203     ; 6.063      ;
; -14.725 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.329     ; 6.072      ;
; -14.723 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.339     ; 6.046      ;
; -14.718 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -7.275     ; 6.982      ;
; -14.717 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.323     ; 6.033      ;
; -14.708 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.312     ; 6.432      ;
; -14.702 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.321     ; 6.038      ;
; -14.701 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.323     ; 6.044      ;
; -14.687 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.558     ; 6.252      ;
; -14.686 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.444     ; 5.908      ;
; -14.684 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.327     ; 6.033      ;
; -14.682 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.323     ; 6.016      ;
; -14.680 ; ProgramCounter:PC1|addr_Output[13] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.212     ; 6.007      ;
; -14.676 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.323     ; 6.010      ;
; -14.673 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.325     ; 6.387      ;
; -14.670 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.340     ; 5.953      ;
; -14.668 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.341     ; 5.989      ;
; -14.664 ; ProgramCounter:PC1|addr_Output[12] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.202     ; 6.001      ;
; -14.663 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.447     ; 5.873      ;
; -14.662 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.325     ; 5.976      ;
; -14.660 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.329     ; 6.007      ;
; -14.658 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.329     ; 6.005      ;
; -14.658 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.339     ; 5.981      ;
; -14.652 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.323     ; 5.968      ;
; -14.647 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.327     ; 6.359      ;
; -14.645 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.453     ; 5.868      ;
; -14.639 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.339     ; 5.839      ;
; -14.636 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.432     ; 5.868      ;
; -14.634 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.451     ; 6.222      ;
; -14.628 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.545     ; 6.243      ;
; -14.626 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.345     ; 5.937      ;
; -14.615 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.342     ; 5.896      ;
; -14.605 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.340     ; 5.888      ;
; -14.597 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.309     ; 6.335      ;
; -14.574 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.540     ; 6.200      ;
; -14.572 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.329     ; 5.903      ;
; -14.568 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.446     ; 5.757      ;
; -14.568 ; ProgramCounter:PC1|addr_Output[17] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.224     ; 5.883      ;
; -14.566 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.187     ; 5.915      ;
; -14.564 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.311     ; 6.289      ;
; -14.561 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.313     ; 6.284      ;
; -14.561 ; ProgramCounter:PC1|addr_Output[9]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.205     ; 5.895      ;
; -14.557 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.322     ; 5.901      ;
; -14.523 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.325     ; 5.858      ;
; -14.512 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.309     ; 6.239      ;
; -14.507 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.184     ; 5.870      ;
+---------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Controle:Control|currentState.S0'                                                                                                                                                ;
+---------+--------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -12.036 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.497     ; 1.711      ;
; -11.925 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.386     ; 1.711      ;
; -11.877 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.486     ; 1.859      ;
; -11.827 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.485     ; 1.908      ;
; -11.823 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.484     ; 1.911      ;
; -11.817 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.473     ; 1.906      ;
; -11.766 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.375     ; 1.859      ;
; -11.753 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.486     ; 1.983      ;
; -11.716 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.374     ; 1.908      ;
; -11.712 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.373     ; 1.911      ;
; -11.708 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.498     ; 2.040      ;
; -11.706 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.362     ; 1.906      ;
; -11.686 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.469     ; 2.033      ;
; -11.642 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.375     ; 1.983      ;
; -11.597 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.387     ; 2.040      ;
; -11.575 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.358     ; 2.033      ;
; -11.536 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.497     ; 1.711      ;
; -11.454 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.479     ; 2.275      ;
; -11.427 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.491     ; 2.314      ;
; -11.425 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.386     ; 1.711      ;
; -11.422 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.478     ; 2.306      ;
; -11.390 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.614     ; 2.474      ;
; -11.377 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.486     ; 1.859      ;
; -11.372 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.613     ; 2.491      ;
; -11.343 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.368     ; 2.275      ;
; -11.327 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.485     ; 1.908      ;
; -11.323 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.484     ; 1.911      ;
; -11.317 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.473     ; 1.906      ;
; -11.316 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.380     ; 2.314      ;
; -11.311 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.367     ; 2.306      ;
; -11.299 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.613     ; 2.564      ;
; -11.279 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.503     ; 2.474      ;
; -11.266 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.375     ; 1.859      ;
; -11.261 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.502     ; 2.491      ;
; -11.257 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.490     ; 2.483      ;
; -11.253 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.486     ; 1.983      ;
; -11.250 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.490     ; 2.490      ;
; -11.247 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.474     ; 2.477      ;
; -11.216 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.374     ; 1.908      ;
; -11.212 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.373     ; 1.911      ;
; -11.208 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.498     ; 2.040      ;
; -11.206 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.362     ; 1.906      ;
; -11.205 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.490     ; 2.535      ;
; -11.188 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.502     ; 2.564      ;
; -11.186 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.469     ; 2.033      ;
; -11.151 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.474     ; 2.573      ;
; -11.146 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.379     ; 2.483      ;
; -11.142 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.375     ; 1.983      ;
; -11.139 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.379     ; 2.490      ;
; -11.136 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.363     ; 2.477      ;
; -11.097 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.387     ; 2.040      ;
; -11.094 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.379     ; 2.535      ;
; -11.089 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.476     ; 2.637      ;
; -11.088 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.477     ; 2.639      ;
; -11.083 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.488     ; 2.655      ;
; -11.076 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.491     ; 2.665      ;
; -11.075 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.358     ; 2.033      ;
; -11.060 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.488     ; 2.678      ;
; -11.040 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.363     ; 2.573      ;
; -10.994 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.490     ; 2.746      ;
; -10.978 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.365     ; 2.637      ;
; -10.977 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.366     ; 2.639      ;
; -10.972 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.377     ; 2.655      ;
; -10.965 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.380     ; 2.665      ;
; -10.954 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.479     ; 2.275      ;
; -10.949 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.377     ; 2.678      ;
; -10.938 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.488     ; 2.800      ;
; -10.927 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.491     ; 2.314      ;
; -10.926 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.597     ; 2.921      ;
; -10.922 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.478     ; 2.306      ;
; -10.890 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.614     ; 2.474      ;
; -10.883 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.379     ; 2.746      ;
; -10.872 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.613     ; 2.491      ;
; -10.843 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.368     ; 2.275      ;
; -10.827 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.377     ; 2.800      ;
; -10.816 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.380     ; 2.314      ;
; -10.815 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.486     ; 2.921      ;
; -10.811 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.367     ; 2.306      ;
; -10.807 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.616     ; 3.059      ;
; -10.799 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.613     ; 2.564      ;
; -10.779 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.503     ; 2.474      ;
; -10.761 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.502     ; 2.491      ;
; -10.757 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.490     ; 2.483      ;
; -10.750 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.490     ; 2.490      ;
; -10.747 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.474     ; 2.477      ;
; -10.705 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.490     ; 2.535      ;
; -10.702 ; regInstrucao:RegIns|addr_Output5[12] ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 12.504     ; 1.802      ;
; -10.696 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.505     ; 3.059      ;
; -10.688 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.502     ; 2.564      ;
; -10.651 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.474     ; 2.573      ;
; -10.646 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.379     ; 2.483      ;
; -10.639 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.379     ; 2.490      ;
; -10.636 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.363     ; 2.477      ;
; -10.594 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.379     ; 2.535      ;
; -10.589 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.476     ; 2.637      ;
; -10.588 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.477     ; 2.639      ;
; -10.583 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.488     ; 2.655      ;
; -10.578 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 13.484     ; 3.156      ;
; -10.576 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.491     ; 2.665      ;
; -10.560 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 13.488     ; 2.678      ;
+---------+--------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                   ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.645 ; Controle:Control|currentState.S0     ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.387      ; 1.258      ;
; -1.145 ; Controle:Control|currentState.S0     ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.387      ; 1.258      ;
; -0.898 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.687      ; 2.305      ;
; -0.695 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.687      ; 2.508      ;
; -0.676 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.688      ; 2.528      ;
; -0.669 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.687      ; 2.534      ;
; -0.659 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.685      ; 2.542      ;
; -0.648 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.676      ; 2.544      ;
; -0.640 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.686      ; 2.562      ;
; -0.640 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.686      ; 2.562      ;
; -0.619 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.687      ; 2.584      ;
; -0.619 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.687      ; 2.584      ;
; -0.617 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.687      ; 2.586      ;
; -0.564 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.678      ; 2.630      ;
; -0.558 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.678      ; 2.636      ;
; -0.512 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.682      ; 2.686      ;
; -0.508 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.683      ; 2.691      ;
; -0.469 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.683      ; 2.730      ;
; -0.430 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.675      ; 2.761      ;
; -0.415 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.675      ; 2.776      ;
; -0.412 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.685      ; 2.789      ;
; -0.400 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.676      ; 2.792      ;
; -0.398 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.687      ; 2.305      ;
; -0.331 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.682      ; 2.867      ;
; -0.330 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.683      ; 2.869      ;
; -0.254 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.673      ; 2.935      ;
; -0.254 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.673      ; 2.935      ;
; -0.195 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.687      ; 2.508      ;
; -0.187 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.683      ; 3.012      ;
; -0.181 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.679      ; 3.014      ;
; -0.176 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.688      ; 2.528      ;
; -0.169 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.687      ; 2.534      ;
; -0.159 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.685      ; 2.542      ;
; -0.157 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.997      ; 2.106      ;
; -0.154 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.997      ; 2.109      ;
; -0.148 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.676      ; 2.544      ;
; -0.140 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.686      ; 2.562      ;
; -0.140 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.686      ; 2.562      ;
; -0.124 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.686      ; 3.078      ;
; -0.119 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.687      ; 2.584      ;
; -0.119 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.687      ; 2.584      ;
; -0.117 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.687      ; 2.586      ;
; -0.064 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.678      ; 2.630      ;
; -0.058 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.678      ; 2.636      ;
; -0.012 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.682      ; 2.686      ;
; -0.008 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.683      ; 2.691      ;
; 0.031  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.683      ; 2.730      ;
; 0.064  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.679      ; 3.259      ;
; 0.070  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.675      ; 2.761      ;
; 0.078  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.996      ; 2.340      ;
; 0.085  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.675      ; 2.776      ;
; 0.088  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.685      ; 2.789      ;
; 0.100  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.676      ; 2.792      ;
; 0.150  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.684      ; 3.350      ;
; 0.153  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.995      ; 2.414      ;
; 0.153  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.684      ; 3.353      ;
; 0.157  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.995      ; 2.418      ;
; 0.169  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.682      ; 2.867      ;
; 0.170  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.683      ; 2.869      ;
; 0.178  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.997      ; 2.441      ;
; 0.181  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.997      ; 2.444      ;
; 0.203  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.996      ; 2.465      ;
; 0.246  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.673      ; 2.935      ;
; 0.246  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.673      ; 2.935      ;
; 0.278  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.995      ; 2.539      ;
; 0.282  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.995      ; 2.543      ;
; 0.287  ; regInstrucao:RegIns|addr_Output5[15] ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.453      ; 2.006      ;
; 0.313  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.683      ; 3.012      ;
; 0.317  ; regInstrucao:RegIns|addr_Output1[5]  ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.073     ; 0.510      ;
; 0.319  ; regInstrucao:RegIns|addr_Output1[5]  ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.073     ; 0.512      ;
; 0.319  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.679      ; 3.014      ;
; 0.325  ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.867      ; 2.458      ;
; 0.334  ; regInstrucao:RegIns|addr_Output5[12] ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.721      ; 2.321      ;
; 0.350  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.680      ; 3.546      ;
; 0.353  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.680      ; 3.549      ;
; 0.355  ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.862      ; 2.483      ;
; 0.369  ; regInstrucao:RegIns|addr_Output5[14] ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.721      ; 2.356      ;
; 0.376  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.686      ; 3.078      ;
; 0.378  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.002      ; 2.646      ;
; 0.386  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.004      ; 2.656      ;
; 0.458  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.576      ; 2.300      ;
; 0.458  ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.565      ; 2.289      ;
; 0.503  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.002      ; 2.771      ;
; 0.511  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.004      ; 2.781      ;
; 0.520  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.993      ; 2.779      ;
; 0.526  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.002      ; 2.794      ;
; 0.533  ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.564      ; 2.363      ;
; 0.537  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.999      ; 2.802      ;
; 0.537  ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.564      ; 2.367      ;
; 0.540  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.000      ; 2.806      ;
; 0.548  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.993      ; 2.807      ;
; 0.556  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.992      ; 2.814      ;
; 0.564  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.679      ; 3.259      ;
; 0.565  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.004      ; 2.835      ;
; 0.567  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.000      ; 2.833      ;
; 0.575  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.005      ; 2.846      ;
; 0.582  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.992      ; 2.840      ;
; 0.588  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.001      ; 2.855      ;
; 0.600  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.990      ; 2.856      ;
; 0.608  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.999      ; 2.873      ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controle:Control|currentState.S0'                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[0]|datac           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[0]|datac           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[10]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[10]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[11]|datac          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[11]|datac          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[12]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[12]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[13]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[13]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[14]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[14]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[15]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[15]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[16]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[16]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[17]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[17]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[18]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[18]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[19]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[19]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[1]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[1]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[20]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[20]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[21]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[21]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[22]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[22]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[23]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[23]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[24]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[24]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[25]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[25]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[26]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[26]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[27]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[27]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[28]|datac          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[28]|datac          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[29]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[29]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[2]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[2]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[30]|datac          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[30]|datac          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[31]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[31]|datad          ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[3]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[3]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[4]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[4]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[5]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[5]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[6]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[6]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[7]|datac           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[7]|datac           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[8]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[8]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[9]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[9]|datad           ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[0]  ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[0]  ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[10] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[10] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[11] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[11] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[12] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[12] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[13] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[13] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[14] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[14] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[15] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[15] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[16] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[16] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[17] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[17] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[18] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[18] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[19] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[19] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[1]  ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[1]  ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[20] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[20] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[21] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[21] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[22] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[22] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[23] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[23] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[24] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[24] ;
; -7.934 ; -7.934       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[25] ;
; -7.934 ; -7.934       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[25] ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[16]               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 8.416 ; 8.416 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 3.292 ; 3.292 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 3.111 ; 3.111 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; 7.124 ; 7.124 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; 6.464 ; 6.464 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; 8.166 ; 8.166 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; 7.554 ; 7.554 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; 6.752 ; 6.752 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; 8.416 ; 8.416 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; 8.120 ; 8.120 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; 7.815 ; 7.815 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; 7.342 ; 7.342 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; 7.974 ; 7.974 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; 7.575 ; 7.575 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; 8.173 ; 8.173 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; 7.140 ; 7.140 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; 7.268 ; 7.268 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; 5.349 ; 5.349 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; 6.050 ; 6.050 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; 5.695 ; 5.695 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; 5.724 ; 5.724 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; 5.440 ; 5.440 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; 5.922 ; 5.922 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; 5.274 ; 5.274 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; 4.955 ; 4.955 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; 5.297 ; 5.297 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; 5.691 ; 5.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; 5.225 ; 5.225 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; 5.440 ; 5.440 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; 5.379 ; 5.379 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; 5.619 ; 5.619 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; 5.409 ; 5.409 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; 5.306 ; 5.306 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 5.033 ; 5.033 ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; 4.233 ; 4.233 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; 4.847 ; 4.847 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; 4.638 ; 4.638 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; 4.456 ; 4.456 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; 4.634 ; 4.634 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; 4.590 ; 4.590 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; 4.593 ; 4.593 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; 4.105 ; 4.105 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; 3.428 ; 3.428 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; 4.317 ; 4.317 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; 3.948 ; 3.948 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; 4.142 ; 4.142 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; 4.394 ; 4.394 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; 4.383 ; 4.383 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; 4.518 ; 4.518 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; 4.224 ; 4.224 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; 4.666 ; 4.666 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; 5.033 ; 5.033 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; 4.491 ; 4.491 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; 4.201 ; 4.201 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; 4.306 ; 4.306 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; 4.606 ; 4.606 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; 3.768 ; 3.768 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; 1.303 ; 1.303 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 4.622 ; 4.622 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; 4.376 ; 4.376 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; 4.349 ; 4.349 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; 4.605 ; 4.605 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; 4.331 ; 4.331 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; 4.036 ; 4.036 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; 4.735 ; 4.735 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; 3.798 ; 3.798 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; 4.825 ; 4.825 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; 4.102 ; 4.102 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; 4.233 ; 4.233 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; 4.322 ; 4.322 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; 4.013 ; 4.013 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; 4.258 ; 4.258 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; 3.969 ; 3.969 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; 4.662 ; 4.662 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; 4.163 ; 4.163 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; 4.336 ; 4.336 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; 4.293 ; 4.293 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; 3.910 ; 3.910 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; 4.214 ; 4.214 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; 4.038 ; 4.038 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; 3.878 ; 3.878 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; 4.174 ; 4.174 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; 4.175 ; 4.175 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; 4.068 ; 4.068 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; 4.556 ; 4.556 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; 4.404 ; 4.404 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; 4.408 ; 4.408 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; 4.825 ; 4.825 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; 4.654 ; 4.654 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; 4.672 ; 4.672 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; 1.106 ; 1.106 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; 4.404 ; 4.404 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; 4.451 ; 4.451 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; 4.435 ; 4.435 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; 4.328 ; 4.328 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; 4.376 ; 4.376 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; 4.642 ; 4.642 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; 4.484 ; 4.484 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; 4.058 ; 4.058 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 5.735 ; 5.735 ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.752 ; 0.752 ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.554 ; 0.554 ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; 4.951 ; 4.951 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; 4.794 ; 4.794 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; 5.425 ; 5.425 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; 5.190 ; 5.190 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; 4.029 ; 4.029 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; 5.071 ; 5.071 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; 5.175 ; 5.175 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; 4.709 ; 4.709 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; 4.706 ; 4.706 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; 4.733 ; 4.733 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; 5.041 ; 5.041 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; 4.961 ; 4.961 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; 4.602 ; 4.602 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; 4.575 ; 4.575 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; 4.685 ; 4.685 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; 5.395 ; 5.395 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; 4.994 ; 4.994 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; 5.450 ; 5.450 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; 4.712 ; 4.712 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; 5.735 ; 5.735 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; 4.693 ; 4.693 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; 4.700 ; 4.700 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; 4.572 ; 4.572 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; 4.974 ; 4.974 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; 4.529 ; 4.529 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; 4.930 ; 4.930 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; 4.660 ; 4.660 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; 4.921 ; 4.921 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; 4.547 ; 4.547 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; 4.585 ; 4.585 ; Rise       ; clock                            ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; -2.229 ; -2.229 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; -2.606 ; -2.606 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; -2.229 ; -2.229 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; -6.122 ; -6.122 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; -5.461 ; -5.461 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; -7.288 ; -7.288 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; -6.701 ; -6.701 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; -6.063 ; -6.063 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; -7.727 ; -7.727 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; -7.128 ; -7.128 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; -7.126 ; -7.126 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; -6.669 ; -6.669 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; -7.139 ; -7.139 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; -6.883 ; -6.883 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; -7.313 ; -7.313 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; -6.444 ; -6.444 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; -6.383 ; -6.383 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; -4.667 ; -4.667 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; -5.218 ; -5.218 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; -5.013 ; -5.013 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; -5.039 ; -5.039 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; -4.758 ; -4.758 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; -5.249 ; -5.249 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; -4.609 ; -4.609 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; -4.283 ; -4.283 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; -4.618 ; -4.618 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; -5.019 ; -5.019 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; -4.396 ; -4.396 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; -4.597 ; -4.597 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; -4.674 ; -4.674 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; -4.788 ; -4.788 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; -4.724 ; -4.724 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; -4.457 ; -4.457 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; -1.073 ; -1.073 ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; -4.003 ; -4.003 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; -4.617 ; -4.617 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; -4.408 ; -4.408 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; -4.226 ; -4.226 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; -4.404 ; -4.404 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; -4.360 ; -4.360 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; -4.363 ; -4.363 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; -3.875 ; -3.875 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; -3.198 ; -3.198 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; -4.087 ; -4.087 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; -3.718 ; -3.718 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; -3.912 ; -3.912 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; -4.164 ; -4.164 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; -4.153 ; -4.153 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; -4.288 ; -4.288 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; -3.994 ; -3.994 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; -4.436 ; -4.436 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; -4.803 ; -4.803 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; -4.261 ; -4.261 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; -3.971 ; -3.971 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; -4.076 ; -4.076 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; -4.376 ; -4.376 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; -3.538 ; -3.538 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; -1.073 ; -1.073 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; -4.392 ; -4.392 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; -4.146 ; -4.146 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; -4.119 ; -4.119 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; -4.375 ; -4.375 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; -4.101 ; -4.101 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; -3.806 ; -3.806 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; -4.505 ; -4.505 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; -3.568 ; -3.568 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; -0.876 ; -0.876 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; -3.872 ; -3.872 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; -4.003 ; -4.003 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; -4.092 ; -4.092 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; -3.783 ; -3.783 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; -4.028 ; -4.028 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; -3.739 ; -3.739 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; -4.432 ; -4.432 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; -3.933 ; -3.933 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; -4.106 ; -4.106 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; -4.063 ; -4.063 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; -3.680 ; -3.680 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; -3.984 ; -3.984 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; -3.808 ; -3.808 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; -3.648 ; -3.648 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; -3.944 ; -3.944 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; -3.945 ; -3.945 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; -3.838 ; -3.838 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; -4.326 ; -4.326 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; -4.174 ; -4.174 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; -4.178 ; -4.178 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; -4.595 ; -4.595 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; -4.424 ; -4.424 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; -4.442 ; -4.442 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; -0.876 ; -0.876 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; -4.174 ; -4.174 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; -4.221 ; -4.221 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; -4.205 ; -4.205 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; -4.098 ; -4.098 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; -4.146 ; -4.146 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; -4.412 ; -4.412 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; -4.254 ; -4.254 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; -3.828 ; -3.828 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; -0.324 ; -0.324 ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; -0.522 ; -0.522 ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; -0.324 ; -0.324 ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; -4.721 ; -4.721 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; -4.564 ; -4.564 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; -5.195 ; -5.195 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; -4.960 ; -4.960 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; -3.799 ; -3.799 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; -4.841 ; -4.841 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; -4.945 ; -4.945 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; -4.479 ; -4.479 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; -4.476 ; -4.476 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; -4.503 ; -4.503 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; -4.811 ; -4.811 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; -4.731 ; -4.731 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; -4.372 ; -4.372 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; -4.345 ; -4.345 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; -4.455 ; -4.455 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; -5.165 ; -5.165 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; -4.764 ; -4.764 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; -5.220 ; -5.220 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; -4.482 ; -4.482 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; -5.505 ; -5.505 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; -4.463 ; -4.463 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; -4.470 ; -4.470 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; -4.342 ; -4.342 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; -4.744 ; -4.744 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; -4.299 ; -4.299 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; -4.700 ; -4.700 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; -4.430 ; -4.430 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; -4.691 ; -4.691 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; -4.317 ; -4.317 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; -4.355 ; -4.355 ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                       ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ; 5.600  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ; 5.600  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ;        ; 3.668  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ;        ; 5.250  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 5.221  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 4.831  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 4.831  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 6.038  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 6.038  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 5.050  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 25.097 ; 25.097 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 23.283 ; 23.283 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 22.778 ; 22.778 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 22.756 ; 22.756 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 23.979 ; 23.979 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 23.347 ; 23.347 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 22.026 ; 22.026 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 23.226 ; 23.226 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 22.448 ; 22.448 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 22.886 ; 22.886 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 22.691 ; 22.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 22.606 ; 22.606 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 21.786 ; 21.786 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 23.629 ; 23.629 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 22.972 ; 22.972 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 22.978 ; 22.978 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 23.338 ; 23.338 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 23.320 ; 23.320 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 22.817 ; 22.817 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 23.725 ; 23.725 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 23.767 ; 23.767 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 23.586 ; 23.586 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 24.400 ; 24.400 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 22.442 ; 22.442 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 23.220 ; 23.220 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 24.661 ; 24.661 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 24.156 ; 24.156 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 24.545 ; 24.545 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 25.097 ; 25.097 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 23.626 ; 23.626 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 23.693 ; 23.693 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 24.462 ; 24.462 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 23.417 ; 23.417 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 25.449 ; 25.449 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 24.560 ; 24.560 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 24.045 ; 24.045 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 23.532 ; 23.532 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 22.881 ; 22.881 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 23.839 ; 23.839 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 22.072 ; 22.072 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 22.715 ; 22.715 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 22.263 ; 22.263 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 23.398 ; 23.398 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 21.879 ; 21.879 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 22.353 ; 22.353 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 22.874 ; 22.874 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 22.797 ; 22.797 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 23.194 ; 23.194 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 23.861 ; 23.861 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 23.789 ; 23.789 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 23.830 ; 23.830 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 23.606 ; 23.606 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 23.729 ; 23.729 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 24.211 ; 24.211 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 23.189 ; 23.189 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 23.157 ; 23.157 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 23.030 ; 23.030 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 23.333 ; 23.333 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 24.786 ; 24.786 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 24.989 ; 24.989 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 24.333 ; 24.333 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 23.341 ; 23.341 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 24.091 ; 24.091 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 23.396 ; 23.396 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 25.449 ; 25.449 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 24.005 ; 24.005 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 7.910  ; 7.910  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 7.435  ; 7.435  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 7.250  ; 7.250  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 7.731  ; 7.731  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 7.910  ; 7.910  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 7.154  ; 7.154  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 19.589 ; 19.589 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 17.746 ; 17.746 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 19.589 ; 19.589 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 18.916 ; 18.916 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 18.156 ; 18.156 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 18.403 ; 18.403 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 17.728 ; 17.728 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 17.944 ; 17.944 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 18.237 ; 18.237 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 18.008 ; 18.008 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 17.102 ; 17.102 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 16.989 ; 16.989 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 18.217 ; 18.217 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 18.293 ; 18.293 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 18.343 ; 18.343 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 18.397 ; 18.397 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 19.073 ; 19.073 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 18.613 ; 18.613 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 18.157 ; 18.157 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 17.919 ; 17.919 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 18.507 ; 18.507 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 18.108 ; 18.108 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 19.093 ; 19.093 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 17.068 ; 17.068 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 17.081 ; 17.081 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 18.790 ; 18.790 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 18.464 ; 18.464 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 17.853 ; 17.853 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 17.832 ; 17.832 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 17.855 ; 17.855 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 17.419 ; 17.419 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 19.264 ; 19.264 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 17.223 ; 17.223 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 5.600  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 5.600  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ; 3.668  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ; 5.250  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ; 5.221  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 4.831  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 4.831  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 6.038  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 6.038  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 5.050  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 24.986 ; 24.986 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 23.172 ; 23.172 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 22.667 ; 22.667 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 22.645 ; 22.645 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 23.868 ; 23.868 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 23.236 ; 23.236 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 21.915 ; 21.915 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 23.115 ; 23.115 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 22.337 ; 22.337 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 22.775 ; 22.775 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 22.580 ; 22.580 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 22.495 ; 22.495 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 21.675 ; 21.675 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 23.518 ; 23.518 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 22.861 ; 22.861 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 22.867 ; 22.867 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 23.227 ; 23.227 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 23.209 ; 23.209 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 22.706 ; 22.706 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 23.614 ; 23.614 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 23.656 ; 23.656 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 23.475 ; 23.475 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 24.289 ; 24.289 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 22.331 ; 22.331 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 23.109 ; 23.109 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 24.550 ; 24.550 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 24.045 ; 24.045 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 24.434 ; 24.434 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 24.986 ; 24.986 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 23.515 ; 23.515 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 23.582 ; 23.582 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 24.351 ; 24.351 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 23.306 ; 23.306 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 25.338 ; 25.338 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 24.449 ; 24.449 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 23.934 ; 23.934 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 23.421 ; 23.421 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 22.770 ; 22.770 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 23.728 ; 23.728 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 21.961 ; 21.961 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 22.604 ; 22.604 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 22.152 ; 22.152 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 23.287 ; 23.287 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 21.768 ; 21.768 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 22.242 ; 22.242 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 22.763 ; 22.763 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 22.686 ; 22.686 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 23.083 ; 23.083 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 23.750 ; 23.750 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 23.678 ; 23.678 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 23.719 ; 23.719 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 23.495 ; 23.495 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 23.618 ; 23.618 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 24.100 ; 24.100 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 23.078 ; 23.078 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 23.046 ; 23.046 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 22.919 ; 22.919 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 23.222 ; 23.222 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 24.675 ; 24.675 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 24.878 ; 24.878 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 24.222 ; 24.222 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 23.230 ; 23.230 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 23.980 ; 23.980 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 23.285 ; 23.285 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 25.338 ; 25.338 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 23.894 ; 23.894 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 19.478 ; 19.478 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 17.635 ; 17.635 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 19.478 ; 19.478 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 18.805 ; 18.805 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 18.045 ; 18.045 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 18.292 ; 18.292 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 17.617 ; 17.617 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 17.833 ; 17.833 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 18.126 ; 18.126 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 17.897 ; 17.897 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 16.991 ; 16.991 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 16.878 ; 16.878 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 18.106 ; 18.106 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 18.182 ; 18.182 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 18.232 ; 18.232 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 18.286 ; 18.286 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 18.962 ; 18.962 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 18.502 ; 18.502 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 18.046 ; 18.046 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 17.808 ; 17.808 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 18.396 ; 18.396 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 17.997 ; 17.997 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 18.982 ; 18.982 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 16.957 ; 16.957 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 16.970 ; 16.970 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 18.679 ; 18.679 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 18.353 ; 18.353 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 17.742 ; 17.742 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 17.721 ; 17.721 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 17.744 ; 17.744 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 17.308 ; 17.308 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 19.153 ; 19.153 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 17.112 ; 17.112 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_EscMem                      ; clock                            ; 6.941  ; 6.941  ; Rise       ; clock                            ;
; dbg_EscReg                      ; clock                            ; 8.680  ; 8.680  ; Rise       ; clock                            ;
; dbg_FontePC[*]                  ; clock                            ; 8.568  ; 8.568  ; Rise       ; clock                            ;
;  dbg_FontePC[0]                 ; clock                            ; 7.243  ; 7.243  ; Rise       ; clock                            ;
;  dbg_FontePC[1]                 ; clock                            ; 8.568  ; 8.568  ; Rise       ; clock                            ;
; dbg_IouD                        ; clock                            ; 8.865  ; 8.865  ; Rise       ; clock                            ;
; dbg_LerMem                      ; clock                            ; 8.677  ; 8.677  ; Rise       ; clock                            ;
; dbg_MemParaReg                  ; clock                            ; 7.086  ; 7.086  ; Rise       ; clock                            ;
; dbg_PCEsc                       ; clock                            ; 7.516  ; 7.516  ; Rise       ; clock                            ;
; dbg_PCEscCond                   ; clock                            ; 7.233  ; 7.233  ; Rise       ; clock                            ;
; dbg_RegDst                      ; clock                            ; 6.891  ; 6.891  ; Rise       ; clock                            ;
; dbg_ULAFonteA                   ; clock                            ; 7.951  ; 7.951  ; Rise       ; clock                            ;
; dbg_ULAFonteB[*]                ; clock                            ; 7.961  ; 7.961  ; Rise       ; clock                            ;
;  dbg_ULAFonteB[0]               ; clock                            ; 7.961  ; 7.961  ; Rise       ; clock                            ;
;  dbg_ULAFonteB[1]               ; clock                            ; 7.350  ; 7.350  ; Rise       ; clock                            ;
; dbg_ULAOp[*]                    ; clock                            ; 9.710  ; 9.710  ; Rise       ; clock                            ;
;  dbg_ULAOp[0]                   ; clock                            ; 9.710  ; 9.710  ; Rise       ; clock                            ;
;  dbg_ULAOp[1]                   ; clock                            ; 7.674  ; 7.674  ; Rise       ; clock                            ;
; dbg_data_3_EntradaMemDados[*]   ; clock                            ; 10.362 ; 10.362 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[0]  ; clock                            ; 10.150 ; 10.150 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[1]  ; clock                            ; 9.325  ; 9.325  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[2]  ; clock                            ; 9.977  ; 9.977  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[3]  ; clock                            ; 9.103  ; 9.103  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[4]  ; clock                            ; 9.686  ; 9.686  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[5]  ; clock                            ; 9.777  ; 9.777  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[6]  ; clock                            ; 9.056  ; 9.056  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[7]  ; clock                            ; 7.676  ; 7.676  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[8]  ; clock                            ; 8.215  ; 8.215  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[9]  ; clock                            ; 8.980  ; 8.980  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[10] ; clock                            ; 9.557  ; 9.557  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[11] ; clock                            ; 8.288  ; 8.288  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[12] ; clock                            ; 9.470  ; 9.470  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[13] ; clock                            ; 9.097  ; 9.097  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[14] ; clock                            ; 9.025  ; 9.025  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[15] ; clock                            ; 10.277 ; 10.277 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[16] ; clock                            ; 8.929  ; 8.929  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[17] ; clock                            ; 10.362 ; 10.362 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[18] ; clock                            ; 8.582  ; 8.582  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[19] ; clock                            ; 9.219  ; 9.219  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[20] ; clock                            ; 8.647  ; 8.647  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[21] ; clock                            ; 10.241 ; 10.241 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[22] ; clock                            ; 7.666  ; 7.666  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[23] ; clock                            ; 9.026  ; 9.026  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[24] ; clock                            ; 9.297  ; 9.297  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[25] ; clock                            ; 8.976  ; 8.976  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[26] ; clock                            ; 9.496  ; 9.496  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[27] ; clock                            ; 9.282  ; 9.282  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[28] ; clock                            ; 9.526  ; 9.526  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[29] ; clock                            ; 10.224 ; 10.224 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[30] ; clock                            ; 8.772  ; 8.772  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[31] ; clock                            ; 8.396  ; 8.396  ; Rise       ; clock                            ;
; dbg_dt_saida[*]                 ; clock                            ; 15.503 ; 15.503 ; Rise       ; clock                            ;
;  dbg_dt_saida[0]                ; clock                            ; 13.689 ; 13.689 ; Rise       ; clock                            ;
;  dbg_dt_saida[1]                ; clock                            ; 13.049 ; 13.049 ; Rise       ; clock                            ;
;  dbg_dt_saida[2]                ; clock                            ; 13.162 ; 13.162 ; Rise       ; clock                            ;
;  dbg_dt_saida[3]                ; clock                            ; 14.385 ; 14.385 ; Rise       ; clock                            ;
;  dbg_dt_saida[4]                ; clock                            ; 13.753 ; 13.753 ; Rise       ; clock                            ;
;  dbg_dt_saida[5]                ; clock                            ; 12.432 ; 12.432 ; Rise       ; clock                            ;
;  dbg_dt_saida[6]                ; clock                            ; 13.632 ; 13.632 ; Rise       ; clock                            ;
;  dbg_dt_saida[7]                ; clock                            ; 12.876 ; 12.876 ; Rise       ; clock                            ;
;  dbg_dt_saida[8]                ; clock                            ; 13.314 ; 13.314 ; Rise       ; clock                            ;
;  dbg_dt_saida[9]                ; clock                            ; 13.119 ; 13.119 ; Rise       ; clock                            ;
;  dbg_dt_saida[10]               ; clock                            ; 13.034 ; 13.034 ; Rise       ; clock                            ;
;  dbg_dt_saida[11]               ; clock                            ; 12.214 ; 12.214 ; Rise       ; clock                            ;
;  dbg_dt_saida[12]               ; clock                            ; 14.057 ; 14.057 ; Rise       ; clock                            ;
;  dbg_dt_saida[13]               ; clock                            ; 13.400 ; 13.400 ; Rise       ; clock                            ;
;  dbg_dt_saida[14]               ; clock                            ; 13.384 ; 13.384 ; Rise       ; clock                            ;
;  dbg_dt_saida[15]               ; clock                            ; 13.744 ; 13.744 ; Rise       ; clock                            ;
;  dbg_dt_saida[16]               ; clock                            ; 13.726 ; 13.726 ; Rise       ; clock                            ;
;  dbg_dt_saida[17]               ; clock                            ; 13.245 ; 13.245 ; Rise       ; clock                            ;
;  dbg_dt_saida[18]               ; clock                            ; 14.153 ; 14.153 ; Rise       ; clock                            ;
;  dbg_dt_saida[19]               ; clock                            ; 14.173 ; 14.173 ; Rise       ; clock                            ;
;  dbg_dt_saida[20]               ; clock                            ; 14.014 ; 14.014 ; Rise       ; clock                            ;
;  dbg_dt_saida[21]               ; clock                            ; 14.806 ; 14.806 ; Rise       ; clock                            ;
;  dbg_dt_saida[22]               ; clock                            ; 12.870 ; 12.870 ; Rise       ; clock                            ;
;  dbg_dt_saida[23]               ; clock                            ; 13.626 ; 13.626 ; Rise       ; clock                            ;
;  dbg_dt_saida[24]               ; clock                            ; 15.067 ; 15.067 ; Rise       ; clock                            ;
;  dbg_dt_saida[25]               ; clock                            ; 14.562 ; 14.562 ; Rise       ; clock                            ;
;  dbg_dt_saida[26]               ; clock                            ; 14.973 ; 14.973 ; Rise       ; clock                            ;
;  dbg_dt_saida[27]               ; clock                            ; 15.503 ; 15.503 ; Rise       ; clock                            ;
;  dbg_dt_saida[28]               ; clock                            ; 14.054 ; 14.054 ; Rise       ; clock                            ;
;  dbg_dt_saida[29]               ; clock                            ; 14.121 ; 14.121 ; Rise       ; clock                            ;
;  dbg_dt_saida[30]               ; clock                            ; 14.890 ; 14.890 ; Rise       ; clock                            ;
;  dbg_dt_saida[31]               ; clock                            ; 13.823 ; 13.823 ; Rise       ; clock                            ;
; dbg_entradaPC[*]                ; clock                            ; 15.877 ; 15.877 ; Rise       ; clock                            ;
;  dbg_entradaPC[0]               ; clock                            ; 14.966 ; 14.966 ; Rise       ; clock                            ;
;  dbg_entradaPC[1]               ; clock                            ; 14.316 ; 14.316 ; Rise       ; clock                            ;
;  dbg_entradaPC[2]               ; clock                            ; 13.938 ; 13.938 ; Rise       ; clock                            ;
;  dbg_entradaPC[3]               ; clock                            ; 13.287 ; 13.287 ; Rise       ; clock                            ;
;  dbg_entradaPC[4]               ; clock                            ; 14.245 ; 14.245 ; Rise       ; clock                            ;
;  dbg_entradaPC[5]               ; clock                            ; 12.478 ; 12.478 ; Rise       ; clock                            ;
;  dbg_entradaPC[6]               ; clock                            ; 13.121 ; 13.121 ; Rise       ; clock                            ;
;  dbg_entradaPC[7]               ; clock                            ; 12.691 ; 12.691 ; Rise       ; clock                            ;
;  dbg_entradaPC[8]               ; clock                            ; 13.826 ; 13.826 ; Rise       ; clock                            ;
;  dbg_entradaPC[9]               ; clock                            ; 12.307 ; 12.307 ; Rise       ; clock                            ;
;  dbg_entradaPC[10]              ; clock                            ; 12.781 ; 12.781 ; Rise       ; clock                            ;
;  dbg_entradaPC[11]              ; clock                            ; 13.302 ; 13.302 ; Rise       ; clock                            ;
;  dbg_entradaPC[12]              ; clock                            ; 13.225 ; 13.225 ; Rise       ; clock                            ;
;  dbg_entradaPC[13]              ; clock                            ; 13.622 ; 13.622 ; Rise       ; clock                            ;
;  dbg_entradaPC[14]              ; clock                            ; 14.267 ; 14.267 ; Rise       ; clock                            ;
;  dbg_entradaPC[15]              ; clock                            ; 14.195 ; 14.195 ; Rise       ; clock                            ;
;  dbg_entradaPC[16]              ; clock                            ; 14.236 ; 14.236 ; Rise       ; clock                            ;
;  dbg_entradaPC[17]              ; clock                            ; 14.034 ; 14.034 ; Rise       ; clock                            ;
;  dbg_entradaPC[18]              ; clock                            ; 14.157 ; 14.157 ; Rise       ; clock                            ;
;  dbg_entradaPC[19]              ; clock                            ; 14.617 ; 14.617 ; Rise       ; clock                            ;
;  dbg_entradaPC[20]              ; clock                            ; 13.617 ; 13.617 ; Rise       ; clock                            ;
;  dbg_entradaPC[21]              ; clock                            ; 13.563 ; 13.563 ; Rise       ; clock                            ;
;  dbg_entradaPC[22]              ; clock                            ; 13.458 ; 13.458 ; Rise       ; clock                            ;
;  dbg_entradaPC[23]              ; clock                            ; 13.739 ; 13.739 ; Rise       ; clock                            ;
;  dbg_entradaPC[24]              ; clock                            ; 15.192 ; 15.192 ; Rise       ; clock                            ;
;  dbg_entradaPC[25]              ; clock                            ; 15.395 ; 15.395 ; Rise       ; clock                            ;
;  dbg_entradaPC[26]              ; clock                            ; 14.761 ; 14.761 ; Rise       ; clock                            ;
;  dbg_entradaPC[27]              ; clock                            ; 13.747 ; 13.747 ; Rise       ; clock                            ;
;  dbg_entradaPC[28]              ; clock                            ; 14.519 ; 14.519 ; Rise       ; clock                            ;
;  dbg_entradaPC[29]              ; clock                            ; 13.824 ; 13.824 ; Rise       ; clock                            ;
;  dbg_entradaPC[30]              ; clock                            ; 15.877 ; 15.877 ; Rise       ; clock                            ;
;  dbg_entradaPC[31]              ; clock                            ; 14.411 ; 14.411 ; Rise       ; clock                            ;
; dbg_regRd_Mux[*]                ; clock                            ; 9.314  ; 9.314  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[0]               ; clock                            ; 8.263  ; 8.263  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[1]               ; clock                            ; 8.438  ; 8.438  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[2]               ; clock                            ; 9.314  ; 9.314  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[3]               ; clock                            ; 9.276  ; 9.276  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[4]               ; clock                            ; 8.265  ; 8.265  ; Rise       ; clock                            ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                       ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ; 5.600  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ; 5.600  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ;        ; 3.668  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ;        ; 5.250  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 5.221  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 4.831  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 4.831  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 5.050  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 6.038  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 5.050  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 6.223  ; 5.518  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 6.223  ; 6.223  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 7.724  ; 6.626  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 8.046  ; 6.861  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 9.184  ; 7.807  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 8.367  ; 7.577  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 7.748  ; 7.021  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 8.190  ; 7.154  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 7.985  ; 7.065  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 7.576  ; 7.315  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 7.668  ; 7.409  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 6.616  ; 5.895  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 6.714  ; 5.518  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 7.396  ; 6.685  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 8.005  ; 6.673  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 7.041  ; 6.583  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 8.062  ; 6.828  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 7.787  ; 6.919  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 7.381  ; 6.300  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 7.948  ; 6.389  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 8.474  ; 7.142  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 8.249  ; 6.907  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 9.088  ; 7.968  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 7.038  ; 6.052  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 7.251  ; 6.254  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 8.903  ; 7.640  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 8.345  ; 7.910  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 8.886  ; 7.601  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 9.178  ; 8.713  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 6.965  ; 6.424  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 7.670  ; 6.816  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 8.131  ; 6.880  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 6.764  ; 6.764  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 5.830  ; 5.248  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 7.495  ; 6.652  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 8.991  ; 8.131  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 8.502  ; 6.959  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 7.122  ; 6.973  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 9.095  ; 7.162  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 6.908  ; 6.405  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 6.009  ; 6.250  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 6.643  ; 5.973  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 7.737  ; 6.425  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 6.973  ; 5.409  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 6.173  ; 5.472  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 7.027  ; 5.951  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 6.351  ; 5.679  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 6.637  ; 5.725  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 6.392  ; 5.954  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 7.029  ; 6.000  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 8.135  ; 6.770  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 6.665  ; 6.167  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 6.277  ; 5.622  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 7.715  ; 6.273  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 5.913  ; 5.248  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 7.845  ; 6.275  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 6.749  ; 5.999  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 6.319  ; 5.618  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 8.693  ; 8.087  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 8.373  ; 7.607  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 7.751  ; 7.329  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 7.422  ; 5.652  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 6.864  ; 6.184  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 6.096  ; 5.872  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 8.578  ; 8.082  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 5.830  ; 5.812  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 5.536  ; 5.536  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 5.536  ; 5.536  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 5.972  ; 5.972  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 7.001  ; 7.001  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 6.731  ; 6.731  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 5.793  ; 5.793  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 8.555  ; 8.555  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 9.312  ; 9.312  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 11.155 ; 11.155 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 10.482 ; 10.482 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 9.722  ; 9.722  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 9.969  ; 9.969  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 9.294  ; 9.294  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 9.510  ; 9.510  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 9.803  ; 9.803  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 9.574  ; 9.574  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 8.668  ; 8.668  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 8.555  ; 8.555  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 9.783  ; 9.783  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 9.859  ; 9.859  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 9.909  ; 9.909  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 9.963  ; 9.963  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 10.639 ; 10.639 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 10.179 ; 10.179 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 9.723  ; 9.723  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 9.485  ; 9.485  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 10.073 ; 10.073 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 9.674  ; 9.674  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 10.659 ; 10.659 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 8.634  ; 8.634  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 8.647  ; 8.647  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 10.356 ; 10.356 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 10.030 ; 10.030 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 9.419  ; 9.419  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 9.398  ; 9.398  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 9.421  ; 9.421  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 8.985  ; 8.985  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 10.830 ; 10.830 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 8.789  ; 8.789  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 5.600  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 5.600  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ; 3.668  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ; 5.250  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ; 5.221  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 4.831  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 4.831  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 5.050  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 6.038  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 5.050  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 5.518  ; 6.844  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 6.730  ; 6.844  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 6.626  ; 8.410  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 6.861  ; 8.629  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 7.807  ; 9.590  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 7.577  ; 8.973  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 7.021  ; 8.495  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 7.154  ; 8.887  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 7.065  ; 8.454  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 7.315  ; 7.933  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 7.409  ; 8.708  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 5.895  ; 7.698  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 5.518  ; 7.270  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 6.685  ; 8.283  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 6.673  ; 8.375  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 6.583  ; 7.348  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 6.828  ; 8.643  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 6.919  ; 8.334  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 6.300  ; 8.103  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 6.389  ; 8.318  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 7.142  ; 8.844  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 6.907  ; 8.619  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 7.968  ; 9.458  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 6.052  ; 7.476  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 6.254  ; 7.954  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 7.640  ; 9.479  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 7.910  ; 8.715  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 7.601  ; 9.256  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 8.713  ; 9.548  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 6.424  ; 7.538  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 6.816  ; 8.040  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 6.880  ; 8.798  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 7.271  ; 7.272  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 5.248  ; 5.830  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 6.652  ; 8.123  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 8.131  ; 9.677  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 6.959  ; 8.502  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 6.973  ; 7.680  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 7.162  ; 9.465  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 6.405  ; 6.908  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 6.250  ; 6.009  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 5.973  ; 6.643  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 6.425  ; 7.950  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 5.409  ; 7.079  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 5.472  ; 6.173  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 5.951  ; 7.027  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 5.679  ; 6.351  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 5.725  ; 6.637  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 5.954  ; 6.392  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 6.000  ; 7.029  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 6.770  ; 8.257  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 6.167  ; 6.665  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 5.622  ; 6.277  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 6.273  ; 7.715  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 5.248  ; 5.913  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 6.275  ; 8.215  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 5.999  ; 6.749  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 5.618  ; 6.319  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 8.087  ; 8.693  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 7.607  ; 8.373  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 7.329  ; 7.751  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 5.652  ; 7.766  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 6.184  ; 6.864  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 5.872  ; 6.096  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 8.082  ; 8.578  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 5.812  ; 5.830  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 9.714  ; 9.714  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 10.471 ; 10.471 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 12.314 ; 12.314 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 11.641 ; 11.641 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 10.881 ; 10.881 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 11.128 ; 11.128 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 10.453 ; 10.453 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 10.669 ; 10.669 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 10.962 ; 10.962 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 10.733 ; 10.733 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 9.827  ; 9.827  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 9.714  ; 9.714  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 10.942 ; 10.942 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 11.018 ; 11.018 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 11.068 ; 11.068 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 11.122 ; 11.122 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 11.798 ; 11.798 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 11.338 ; 11.338 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 10.882 ; 10.882 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 10.644 ; 10.644 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 11.232 ; 11.232 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 10.833 ; 10.833 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 11.818 ; 11.818 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 9.793  ; 9.793  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 9.806  ; 9.806  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 11.515 ; 11.515 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 11.189 ; 11.189 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 10.578 ; 10.578 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 10.557 ; 10.557 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 10.580 ; 10.580 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 10.144 ; 10.144 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 11.989 ; 11.989 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 9.948  ; 9.948  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_EscMem                      ; clock                            ; 6.941  ; 6.941  ; Rise       ; clock                            ;
; dbg_EscReg                      ; clock                            ; 7.967  ; 7.967  ; Rise       ; clock                            ;
; dbg_FontePC[*]                  ; clock                            ; 7.243  ; 7.243  ; Rise       ; clock                            ;
;  dbg_FontePC[0]                 ; clock                            ; 7.243  ; 7.243  ; Rise       ; clock                            ;
;  dbg_FontePC[1]                 ; clock                            ; 8.568  ; 8.568  ; Rise       ; clock                            ;
; dbg_IouD                        ; clock                            ; 8.676  ; 8.676  ; Rise       ; clock                            ;
; dbg_LerMem                      ; clock                            ; 8.677  ; 8.677  ; Rise       ; clock                            ;
; dbg_MemParaReg                  ; clock                            ; 7.086  ; 7.086  ; Rise       ; clock                            ;
; dbg_PCEsc                       ; clock                            ; 7.516  ; 7.516  ; Rise       ; clock                            ;
; dbg_PCEscCond                   ; clock                            ; 7.233  ; 7.233  ; Rise       ; clock                            ;
; dbg_RegDst                      ; clock                            ; 6.891  ; 6.891  ; Rise       ; clock                            ;
; dbg_ULAFonteA                   ; clock                            ; 7.701  ; 7.701  ; Rise       ; clock                            ;
; dbg_ULAFonteB[*]                ; clock                            ; 7.243  ; 7.243  ; Rise       ; clock                            ;
;  dbg_ULAFonteB[0]               ; clock                            ; 7.711  ; 7.711  ; Rise       ; clock                            ;
;  dbg_ULAFonteB[1]               ; clock                            ; 7.243  ; 7.243  ; Rise       ; clock                            ;
; dbg_ULAOp[*]                    ; clock                            ; 7.383  ; 7.383  ; Rise       ; clock                            ;
;  dbg_ULAOp[0]                   ; clock                            ; 9.052  ; 9.052  ; Rise       ; clock                            ;
;  dbg_ULAOp[1]                   ; clock                            ; 7.383  ; 7.383  ; Rise       ; clock                            ;
; dbg_data_3_EntradaMemDados[*]   ; clock                            ; 6.316  ; 6.316  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[0]  ; clock                            ; 7.884  ; 7.884  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[1]  ; clock                            ; 8.439  ; 8.439  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[2]  ; clock                            ; 8.652  ; 8.652  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[3]  ; clock                            ; 7.376  ; 7.376  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[4]  ; clock                            ; 8.857  ; 8.857  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[5]  ; clock                            ; 7.534  ; 7.534  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[6]  ; clock                            ; 7.680  ; 7.680  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[7]  ; clock                            ; 6.346  ; 6.346  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[8]  ; clock                            ; 7.870  ; 7.870  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[9]  ; clock                            ; 7.489  ; 7.489  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[10] ; clock                            ; 7.650  ; 7.650  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[11] ; clock                            ; 6.958  ; 6.958  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[12] ; clock                            ; 7.965  ; 7.965  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[13] ; clock                            ; 7.995  ; 7.995  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[14] ; clock                            ; 8.428  ; 8.428  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[15] ; clock                            ; 8.643  ; 8.643  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[16] ; clock                            ; 8.101  ; 8.101  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[17] ; clock                            ; 8.730  ; 8.730  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[18] ; clock                            ; 7.187  ; 7.187  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[19] ; clock                            ; 7.280  ; 7.280  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[20] ; clock                            ; 7.297  ; 7.297  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[21] ; clock                            ; 8.603  ; 8.603  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[22] ; clock                            ; 6.316  ; 6.316  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[23] ; clock                            ; 7.144  ; 7.144  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[24] ; clock                            ; 8.489  ; 8.489  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[25] ; clock                            ; 8.311  ; 8.311  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[26] ; clock                            ; 8.416  ; 8.416  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[27] ; clock                            ; 8.377  ; 8.377  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[28] ; clock                            ; 8.187  ; 8.187  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[29] ; clock                            ; 8.623  ; 8.623  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[30] ; clock                            ; 8.478  ; 8.478  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[31] ; clock                            ; 7.097  ; 7.097  ; Rise       ; clock                            ;
; dbg_dt_saida[*]                 ; clock                            ; 7.851  ; 7.851  ; Rise       ; clock                            ;
;  dbg_dt_saida[0]                ; clock                            ; 7.979  ; 7.979  ; Rise       ; clock                            ;
;  dbg_dt_saida[1]                ; clock                            ; 8.757  ; 8.757  ; Rise       ; clock                            ;
;  dbg_dt_saida[2]                ; clock                            ; 8.991  ; 8.991  ; Rise       ; clock                            ;
;  dbg_dt_saida[3]                ; clock                            ; 10.116 ; 10.116 ; Rise       ; clock                            ;
;  dbg_dt_saida[4]                ; clock                            ; 9.192  ; 9.192  ; Rise       ; clock                            ;
;  dbg_dt_saida[5]                ; clock                            ; 8.814  ; 8.814  ; Rise       ; clock                            ;
;  dbg_dt_saida[6]                ; clock                            ; 8.706  ; 8.706  ; Rise       ; clock                            ;
;  dbg_dt_saida[7]                ; clock                            ; 9.373  ; 9.373  ; Rise       ; clock                            ;
;  dbg_dt_saida[8]                ; clock                            ; 8.504  ; 8.504  ; Rise       ; clock                            ;
;  dbg_dt_saida[9]                ; clock                            ; 9.742  ; 9.742  ; Rise       ; clock                            ;
;  dbg_dt_saida[10]               ; clock                            ; 8.041  ; 8.041  ; Rise       ; clock                            ;
;  dbg_dt_saida[11]               ; clock                            ; 7.851  ; 7.851  ; Rise       ; clock                            ;
;  dbg_dt_saida[12]               ; clock                            ; 8.740  ; 8.740  ; Rise       ; clock                            ;
;  dbg_dt_saida[13]               ; clock                            ; 8.998  ; 8.998  ; Rise       ; clock                            ;
;  dbg_dt_saida[14]               ; clock                            ; 8.016  ; 8.016  ; Rise       ; clock                            ;
;  dbg_dt_saida[15]               ; clock                            ; 9.161  ; 9.161  ; Rise       ; clock                            ;
;  dbg_dt_saida[16]               ; clock                            ; 8.769  ; 8.769  ; Rise       ; clock                            ;
;  dbg_dt_saida[17]               ; clock                            ; 8.633  ; 8.633  ; Rise       ; clock                            ;
;  dbg_dt_saida[18]               ; clock                            ; 8.549  ; 8.549  ; Rise       ; clock                            ;
;  dbg_dt_saida[19]               ; clock                            ; 9.475  ; 9.475  ; Rise       ; clock                            ;
;  dbg_dt_saida[20]               ; clock                            ; 9.240  ; 9.240  ; Rise       ; clock                            ;
;  dbg_dt_saida[21]               ; clock                            ; 10.301 ; 10.301 ; Rise       ; clock                            ;
;  dbg_dt_saida[22]               ; clock                            ; 8.385  ; 8.385  ; Rise       ; clock                            ;
;  dbg_dt_saida[23]               ; clock                            ; 8.587  ; 8.587  ; Rise       ; clock                            ;
;  dbg_dt_saida[24]               ; clock                            ; 9.973  ; 9.973  ; Rise       ; clock                            ;
;  dbg_dt_saida[25]               ; clock                            ; 10.118 ; 10.118 ; Rise       ; clock                            ;
;  dbg_dt_saida[26]               ; clock                            ; 9.934  ; 9.934  ; Rise       ; clock                            ;
;  dbg_dt_saida[27]               ; clock                            ; 10.928 ; 10.928 ; Rise       ; clock                            ;
;  dbg_dt_saida[28]               ; clock                            ; 7.957  ; 7.957  ; Rise       ; clock                            ;
;  dbg_dt_saida[29]               ; clock                            ; 9.149  ; 9.149  ; Rise       ; clock                            ;
;  dbg_dt_saida[30]               ; clock                            ; 9.213  ; 9.213  ; Rise       ; clock                            ;
;  dbg_dt_saida[31]               ; clock                            ; 8.568  ; 8.568  ; Rise       ; clock                            ;
; dbg_entradaPC[*]                ; clock                            ; 7.788  ; 7.788  ; Rise       ; clock                            ;
;  dbg_entradaPC[0]               ; clock                            ; 8.807  ; 8.807  ; Rise       ; clock                            ;
;  dbg_entradaPC[1]               ; clock                            ; 9.471  ; 9.471  ; Rise       ; clock                            ;
;  dbg_entradaPC[2]               ; clock                            ; 9.767  ; 9.767  ; Rise       ; clock                            ;
;  dbg_entradaPC[3]               ; clock                            ; 9.018  ; 9.018  ; Rise       ; clock                            ;
;  dbg_entradaPC[4]               ; clock                            ; 9.684  ; 9.684  ; Rise       ; clock                            ;
;  dbg_entradaPC[5]               ; clock                            ; 8.288  ; 8.288  ; Rise       ; clock                            ;
;  dbg_entradaPC[6]               ; clock                            ; 8.195  ; 8.195  ; Rise       ; clock                            ;
;  dbg_entradaPC[7]               ; clock                            ; 8.487  ; 8.487  ; Rise       ; clock                            ;
;  dbg_entradaPC[8]               ; clock                            ; 9.016  ; 9.016  ; Rise       ; clock                            ;
;  dbg_entradaPC[9]               ; clock                            ; 9.349  ; 9.349  ; Rise       ; clock                            ;
;  dbg_entradaPC[10]              ; clock                            ; 7.788  ; 7.788  ; Rise       ; clock                            ;
;  dbg_entradaPC[11]              ; clock                            ; 9.135  ; 9.135  ; Rise       ; clock                            ;
;  dbg_entradaPC[12]              ; clock                            ; 7.908  ; 7.908  ; Rise       ; clock                            ;
;  dbg_entradaPC[13]              ; clock                            ; 9.098  ; 9.098  ; Rise       ; clock                            ;
;  dbg_entradaPC[14]              ; clock                            ; 8.899  ; 8.899  ; Rise       ; clock                            ;
;  dbg_entradaPC[15]              ; clock                            ; 9.457  ; 9.457  ; Rise       ; clock                            ;
;  dbg_entradaPC[16]              ; clock                            ; 9.279  ; 9.279  ; Rise       ; clock                            ;
;  dbg_entradaPC[17]              ; clock                            ; 8.818  ; 8.818  ; Rise       ; clock                            ;
;  dbg_entradaPC[18]              ; clock                            ; 8.553  ; 8.553  ; Rise       ; clock                            ;
;  dbg_entradaPC[19]              ; clock                            ; 9.975  ; 9.975  ; Rise       ; clock                            ;
;  dbg_entradaPC[20]              ; clock                            ; 8.676  ; 8.676  ; Rise       ; clock                            ;
;  dbg_entradaPC[21]              ; clock                            ; 9.459  ; 9.459  ; Rise       ; clock                            ;
;  dbg_entradaPC[22]              ; clock                            ; 8.882  ; 8.882  ; Rise       ; clock                            ;
;  dbg_entradaPC[23]              ; clock                            ; 8.443  ; 8.443  ; Rise       ; clock                            ;
;  dbg_entradaPC[24]              ; clock                            ; 10.282 ; 10.282 ; Rise       ; clock                            ;
;  dbg_entradaPC[25]              ; clock                            ; 10.059 ; 10.059 ; Rise       ; clock                            ;
;  dbg_entradaPC[26]              ; clock                            ; 8.917  ; 8.917  ; Rise       ; clock                            ;
;  dbg_entradaPC[27]              ; clock                            ; 9.172  ; 9.172  ; Rise       ; clock                            ;
;  dbg_entradaPC[28]              ; clock                            ; 8.422  ; 8.422  ; Rise       ; clock                            ;
;  dbg_entradaPC[29]              ; clock                            ; 8.048  ; 8.048  ; Rise       ; clock                            ;
;  dbg_entradaPC[30]              ; clock                            ; 9.569  ; 9.569  ; Rise       ; clock                            ;
;  dbg_entradaPC[31]              ; clock                            ; 9.629  ; 9.629  ; Rise       ; clock                            ;
; dbg_regRd_Mux[*]                ; clock                            ; 8.263  ; 8.263  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[0]               ; clock                            ; 8.263  ; 8.263  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[1]               ; clock                            ; 8.438  ; 8.438  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[2]               ; clock                            ; 9.314  ; 9.314  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[3]               ; clock                            ; 9.276  ; 9.276  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[4]               ; clock                            ; 8.265  ; 8.265  ; Rise       ; clock                            ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------------+-------+----+----+-------+
; Input Port ; Output Port         ; RR    ; RF ; FR ; FF    ;
+------------+---------------------+-------+----+----+-------+
; i_in[0]    ; dbg_instruction[0]  ; 4.848 ;    ;    ; 4.848 ;
; i_in[1]    ; dbg_instruction[1]  ; 4.791 ;    ;    ; 4.791 ;
; i_in[2]    ; dbg_instruction[2]  ; 9.200 ;    ;    ; 9.200 ;
; i_in[3]    ; dbg_instruction[3]  ; 8.036 ;    ;    ; 8.036 ;
; i_in[4]    ; dbg_instruction[4]  ; 8.928 ;    ;    ; 8.928 ;
; i_in[5]    ; dbg_instruction[5]  ; 9.286 ;    ;    ; 9.286 ;
; i_in[6]    ; dbg_instruction[6]  ; 7.996 ;    ;    ; 7.996 ;
; i_in[7]    ; dbg_instruction[7]  ; 8.831 ;    ;    ; 8.831 ;
; i_in[8]    ; dbg_instruction[8]  ; 8.683 ;    ;    ; 8.683 ;
; i_in[9]    ; dbg_instruction[9]  ; 8.682 ;    ;    ; 8.682 ;
; i_in[10]   ; dbg_instruction[10] ; 9.121 ;    ;    ; 9.121 ;
; i_in[11]   ; dbg_instruction[11] ; 9.066 ;    ;    ; 9.066 ;
; i_in[12]   ; dbg_instruction[12] ; 9.046 ;    ;    ; 9.046 ;
; i_in[13]   ; dbg_instruction[13] ; 8.739 ;    ;    ; 8.739 ;
; i_in[14]   ; dbg_instruction[14] ; 9.240 ;    ;    ; 9.240 ;
; i_in[15]   ; dbg_instruction[15] ; 7.919 ;    ;    ; 7.919 ;
; i_in[16]   ; dbg_instruction[16] ; 8.818 ;    ;    ; 8.818 ;
; i_in[17]   ; dbg_instruction[17] ; 9.111 ;    ;    ; 9.111 ;
; i_in[18]   ; dbg_instruction[18] ; 8.744 ;    ;    ; 8.744 ;
; i_in[19]   ; dbg_instruction[19] ; 8.774 ;    ;    ; 8.774 ;
; i_in[20]   ; dbg_instruction[20] ; 8.872 ;    ;    ; 8.872 ;
; i_in[21]   ; dbg_instruction[21] ; 9.071 ;    ;    ; 9.071 ;
; i_in[22]   ; dbg_instruction[22] ; 8.750 ;    ;    ; 8.750 ;
; i_in[23]   ; dbg_instruction[23] ; 8.727 ;    ;    ; 8.727 ;
; i_in[24]   ; dbg_instruction[24] ; 8.833 ;    ;    ; 8.833 ;
; i_in[25]   ; dbg_instruction[25] ; 8.764 ;    ;    ; 8.764 ;
; i_in[26]   ; dbg_instruction[26] ; 8.016 ;    ;    ; 8.016 ;
; i_in[27]   ; dbg_instruction[27] ; 8.748 ;    ;    ; 8.748 ;
; i_in[28]   ; dbg_instruction[28] ; 8.646 ;    ;    ; 8.646 ;
; i_in[29]   ; dbg_instruction[29] ; 8.678 ;    ;    ; 8.678 ;
; i_in[30]   ; dbg_instruction[30] ; 9.178 ;    ;    ; 9.178 ;
; i_in[31]   ; dbg_instruction[31] ; 9.201 ;    ;    ; 9.201 ;
+------------+---------------------+-------+----+----+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------------+-------+----+----+-------+
; Input Port ; Output Port         ; RR    ; RF ; FR ; FF    ;
+------------+---------------------+-------+----+----+-------+
; i_in[0]    ; dbg_instruction[0]  ; 4.848 ;    ;    ; 4.848 ;
; i_in[1]    ; dbg_instruction[1]  ; 4.791 ;    ;    ; 4.791 ;
; i_in[2]    ; dbg_instruction[2]  ; 9.200 ;    ;    ; 9.200 ;
; i_in[3]    ; dbg_instruction[3]  ; 8.036 ;    ;    ; 8.036 ;
; i_in[4]    ; dbg_instruction[4]  ; 8.928 ;    ;    ; 8.928 ;
; i_in[5]    ; dbg_instruction[5]  ; 9.286 ;    ;    ; 9.286 ;
; i_in[6]    ; dbg_instruction[6]  ; 7.996 ;    ;    ; 7.996 ;
; i_in[7]    ; dbg_instruction[7]  ; 8.831 ;    ;    ; 8.831 ;
; i_in[8]    ; dbg_instruction[8]  ; 8.683 ;    ;    ; 8.683 ;
; i_in[9]    ; dbg_instruction[9]  ; 8.682 ;    ;    ; 8.682 ;
; i_in[10]   ; dbg_instruction[10] ; 9.121 ;    ;    ; 9.121 ;
; i_in[11]   ; dbg_instruction[11] ; 9.066 ;    ;    ; 9.066 ;
; i_in[12]   ; dbg_instruction[12] ; 9.046 ;    ;    ; 9.046 ;
; i_in[13]   ; dbg_instruction[13] ; 8.739 ;    ;    ; 8.739 ;
; i_in[14]   ; dbg_instruction[14] ; 9.240 ;    ;    ; 9.240 ;
; i_in[15]   ; dbg_instruction[15] ; 7.919 ;    ;    ; 7.919 ;
; i_in[16]   ; dbg_instruction[16] ; 8.818 ;    ;    ; 8.818 ;
; i_in[17]   ; dbg_instruction[17] ; 9.111 ;    ;    ; 9.111 ;
; i_in[18]   ; dbg_instruction[18] ; 8.744 ;    ;    ; 8.744 ;
; i_in[19]   ; dbg_instruction[19] ; 8.774 ;    ;    ; 8.774 ;
; i_in[20]   ; dbg_instruction[20] ; 8.872 ;    ;    ; 8.872 ;
; i_in[21]   ; dbg_instruction[21] ; 9.071 ;    ;    ; 9.071 ;
; i_in[22]   ; dbg_instruction[22] ; 8.750 ;    ;    ; 8.750 ;
; i_in[23]   ; dbg_instruction[23] ; 8.727 ;    ;    ; 8.727 ;
; i_in[24]   ; dbg_instruction[24] ; 8.833 ;    ;    ; 8.833 ;
; i_in[25]   ; dbg_instruction[25] ; 8.764 ;    ;    ; 8.764 ;
; i_in[26]   ; dbg_instruction[26] ; 8.016 ;    ;    ; 8.016 ;
; i_in[27]   ; dbg_instruction[27] ; 8.748 ;    ;    ; 8.748 ;
; i_in[28]   ; dbg_instruction[28] ; 8.646 ;    ;    ; 8.646 ;
; i_in[29]   ; dbg_instruction[29] ; 8.678 ;    ;    ; 8.678 ;
; i_in[30]   ; dbg_instruction[30] ; 9.178 ;    ;    ; 9.178 ;
; i_in[31]   ; dbg_instruction[31] ; 9.201 ;    ;    ; 9.201 ;
+------------+---------------------+-------+----+----+-------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clock                            ; -7.027 ; -213.814      ;
; Controle:Control|currentState.S0 ; -6.793 ; -198.074      ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Controle:Control|currentState.S0 ; -5.724 ; -171.403      ;
; clock                            ; -0.954 ; -22.139       ;
+----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Controle:Control|currentState.S0 ; -3.298 ; -1367.212     ;
; clock                            ; -1.380 ; -139.380      ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                         ;
+--------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                   ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; -7.027 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.705     ; 2.854      ;
; -7.019 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.691     ; 2.860      ;
; -7.016 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.699     ; 2.849      ;
; -6.903 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.664     ; 2.771      ;
; -6.899 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.670     ; 2.761      ;
; -6.897 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.705     ; 2.724      ;
; -6.896 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.696     ; 2.732      ;
; -6.883 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.656     ; 2.759      ;
; -6.864 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.703     ; 2.693      ;
; -6.851 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.695     ; 2.688      ;
; -6.845 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.699     ; 2.678      ;
; -6.839 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.671     ; 2.700      ;
; -6.833 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.665     ; 2.700      ;
; -6.831 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.657     ; 2.706      ;
; -6.827 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.663     ; 2.696      ;
; -6.826 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.696     ; 2.662      ;
; -6.823 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.669     ; 2.686      ;
; -6.813 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.663     ; 2.682      ;
; -6.809 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.669     ; 2.672      ;
; -6.807 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.667     ; 2.672      ;
; -6.807 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.655     ; 2.684      ;
; -6.799 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.653     ; 2.678      ;
; -6.793 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.655     ; 2.670      ;
; -6.790 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.669     ; 2.653      ;
; -6.785 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.695     ; 2.622      ;
; -6.782 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.655     ; 2.659      ;
; -6.773 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.661     ; 2.644      ;
; -6.768 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.693     ; 2.607      ;
; -6.764 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.670     ; 2.626      ;
; -6.760 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.713     ; 2.579      ;
; -6.752 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.699     ; 2.585      ;
; -6.751 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.668     ; 2.615      ;
; -6.738 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.660     ; 2.610      ;
; -6.732 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.664     ; 2.600      ;
; -6.715 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.661     ; 2.586      ;
; -6.713 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.661     ; 2.584      ;
; -6.709 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.671     ; 2.570      ;
; -6.708 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.662     ; 2.578      ;
; -6.698 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.663     ; 2.567      ;
; -6.697 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.660     ; 2.569      ;
; -6.688 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.669     ; 2.551      ;
; -6.683 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.660     ; 2.555      ;
; -6.681 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.669     ; 2.544      ;
; -6.677 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.701     ; 2.508      ;
; -6.677 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.667     ; 2.542      ;
; -6.676 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.658     ; 2.550      ;
; -6.675 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.667     ; 2.540      ;
; -6.674 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.669     ; 2.537      ;
; -6.672 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.660     ; 2.544      ;
; -6.668 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.707     ; 2.493      ;
; -6.668 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.661     ; 2.539      ;
; -6.662 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.659     ; 2.535      ;
; -6.662 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.665     ; 2.529      ;
; -6.661 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.667     ; 2.526      ;
; -6.660 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.669     ; 2.523      ;
; -6.659 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.660     ; 2.531      ;
; -6.656 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.663     ; 2.525      ;
; -6.648 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.659     ; 2.521      ;
; -6.643 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.662     ; 2.513      ;
; -6.642 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.663     ; 2.511      ;
; -6.637 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.660     ; 2.509      ;
; -6.630 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.713     ; 2.449      ;
; -6.629 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.704     ; 2.457      ;
; -6.624 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[14] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.693     ; 2.463      ;
; -6.623 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.660     ; 2.495      ;
; -6.609 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.660     ; 2.481      ;
; -6.602 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.661     ; 2.473      ;
; -6.601 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[20] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.693     ; 2.440      ;
; -6.601 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.646     ; 2.487      ;
; -6.596 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.659     ; 2.469      ;
; -6.588 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[16] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.697     ; 2.423      ;
; -6.582 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.659     ; 2.455      ;
; -6.580 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[19] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.693     ; 2.419      ;
; -6.580 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.659     ; 2.453      ;
; -6.578 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -4.756     ; 2.854      ;
; -6.570 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -4.742     ; 2.860      ;
; -6.567 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -4.750     ; 2.849      ;
; -6.565 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[10] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.701     ; 2.396      ;
; -6.561 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.657     ; 2.436      ;
; -6.558 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.712     ; 2.378      ;
; -6.556 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.658     ; 2.430      ;
; -6.555 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[22] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.703     ; 2.384      ;
; -6.550 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.698     ; 2.384      ;
; -6.548 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.655     ; 2.425      ;
; -6.544 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.659     ; 2.417      ;
; -6.544 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.661     ; 2.415      ;
; -6.541 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[23] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.665     ; 2.408      ;
; -6.533 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[21] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.697     ; 2.368      ;
; -6.533 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.658     ; 2.407      ;
; -6.531 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.657     ; 2.406      ;
; -6.527 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.663     ; 2.396      ;
; -6.522 ; ProgramCounter:PC1|addr_Output[8]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.661     ; 2.393      ;
; -6.517 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.654     ; 2.395      ;
; -6.516 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.660     ; 2.388      ;
; -6.514 ; ProgramCounter:PC1|addr_Output[8]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.647     ; 2.399      ;
; -6.514 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.703     ; 2.343      ;
; -6.511 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[14] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.658     ; 2.385      ;
; -6.504 ; ProgramCounter:PC1|addr_Output[12] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.659     ; 2.377      ;
; -6.501 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.701     ; 2.332      ;
; -6.498 ; ProgramCounter:PC1|addr_Output[13] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -4.667     ; 2.363      ;
+--------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Controle:Control|currentState.S0'                                                                                                                                            ;
+--------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -6.793 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.747     ; 3.148      ;
; -6.680 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.712     ; 3.070      ;
; -6.629 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.740     ; 2.989      ;
; -6.611 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.734     ; 2.983      ;
; -6.610 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.713     ; 2.999      ;
; -6.604 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.711     ; 2.995      ;
; -6.590 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.711     ; 2.981      ;
; -6.547 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.787     ; 2.908      ;
; -6.528 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.794     ; 2.876      ;
; -6.516 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.787     ; 2.888      ;
; -6.501 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.705     ; 2.896      ;
; -6.500 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.783     ; 2.863      ;
; -6.492 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.709     ; 2.885      ;
; -6.484 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.795     ; 2.840      ;
; -6.475 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.711     ; 2.866      ;
; -6.475 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.699     ; 2.882      ;
; -6.445 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.755     ; 2.792      ;
; -6.441 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.706     ; 2.835      ;
; -6.428 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.783     ; 2.799      ;
; -6.425 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.704     ; 2.821      ;
; -6.423 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.700     ; 2.829      ;
; -6.415 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.759     ; 2.798      ;
; -6.414 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.752     ; 2.810      ;
; -6.411 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.704     ; 2.807      ;
; -6.409 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.702     ; 2.807      ;
; -6.399 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.698     ; 2.807      ;
; -6.393 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.752     ; 2.800      ;
; -6.392 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.704     ; 2.788      ;
; -6.391 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.785     ; 2.756      ;
; -6.391 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.696     ; 2.801      ;
; -6.387 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.748     ; 2.785      ;
; -6.385 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.698     ; 2.793      ;
; -6.374 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.698     ; 2.782      ;
; -6.371 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.760     ; 2.762      ;
; -6.362 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.748     ; 2.714      ;
; -6.359 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.753     ; 2.754      ;
; -6.349 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.303     ; 3.148      ;
; -6.345 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.760     ; 2.727      ;
; -6.344 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -3.798     ; 3.148      ;
; -6.344 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.742     ; 2.708      ;
; -6.339 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.758     ; 2.723      ;
; -6.338 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.751     ; 2.735      ;
; -6.335 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.787     ; 2.707      ;
; -6.328 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.753     ; 2.734      ;
; -6.327 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.749     ; 2.726      ;
; -6.325 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.758     ; 2.709      ;
; -6.324 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.751     ; 2.721      ;
; -6.317 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.751     ; 2.725      ;
; -6.317 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.749     ; 2.714      ;
; -6.315 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.748     ; 2.721      ;
; -6.312 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.786     ; 2.684      ;
; -6.311 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.747     ; 2.710      ;
; -6.310 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.786     ; 2.681      ;
; -6.310 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.751     ; 2.707      ;
; -6.304 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.795     ; 2.657      ;
; -6.303 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.751     ; 2.711      ;
; -6.301 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.761     ; 2.691      ;
; -6.297 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.747     ; 2.696      ;
; -6.296 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.749     ; 2.706      ;
; -6.295 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.759     ; 2.687      ;
; -6.294 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.702     ; 2.694      ;
; -6.281 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.759     ; 2.673      ;
; -6.280 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.795     ; 2.633      ;
; -6.279 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.751     ; 2.687      ;
; -6.259 ; ProgramCounter:PC1|addr_Output[13] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.709     ; 2.652      ;
; -6.249 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.795     ; 2.613      ;
; -6.247 ; ProgramCounter:PC1|addr_Output[12] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.701     ; 2.648      ;
; -6.245 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.749     ; 2.650      ;
; -6.243 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.754     ; 2.591      ;
; -6.239 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.747     ; 2.646      ;
; -6.236 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.268     ; 3.070      ;
; -6.231 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -3.763     ; 3.070      ;
; -6.225 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.747     ; 2.632      ;
; -6.222 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.752     ; 2.629      ;
; -6.217 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.796     ; 2.565      ;
; -6.211 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.695     ; 2.616      ;
; -6.210 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.745     ; 2.611      ;
; -6.208 ; ProgramCounter:PC1|addr_Output[9]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.703     ; 2.607      ;
; -6.207 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.785     ; 2.574      ;
; -6.207 ; ProgramCounter:PC1|addr_Output[8]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.703     ; 2.606      ;
; -6.205 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.756     ; 2.591      ;
; -6.203 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.751     ; 2.602      ;
; -6.202 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.793     ; 2.564      ;
; -6.197 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.751     ; 2.603      ;
; -6.194 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.751     ; 2.601      ;
; -6.193 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.689     ; 2.610      ;
; -6.193 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.747     ; 2.592      ;
; -6.191 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.760     ; 2.579      ;
; -6.185 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.296     ; 2.989      ;
; -6.180 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -3.791     ; 2.989      ;
; -6.179 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.750     ; 2.579      ;
; -6.174 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.785     ; 2.541      ;
; -6.174 ; ProgramCounter:PC1|addr_Output[14] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.699     ; 2.577      ;
; -6.173 ; ProgramCounter:PC1|addr_Output[17] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.716     ; 2.559      ;
; -6.171 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.747     ; 2.574      ;
; -6.167 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.290     ; 2.983      ;
; -6.166 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.269     ; 2.999      ;
; -6.163 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -3.791     ; 2.518      ;
; -6.162 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -3.785     ; 2.983      ;
; -6.161 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -3.764     ; 2.999      ;
+--------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Controle:Control|currentState.S0'                                                                                                                                               ;
+--------+--------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -5.724 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.373      ; 0.790      ;
; -5.673 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.322      ; 0.790      ;
; -5.663 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.366      ; 0.844      ;
; -5.632 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.365      ; 0.874      ;
; -5.630 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.365      ; 0.876      ;
; -5.615 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.357      ; 0.883      ;
; -5.612 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.315      ; 0.844      ;
; -5.588 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.366      ; 0.919      ;
; -5.581 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.373      ; 0.933      ;
; -5.581 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.314      ; 0.874      ;
; -5.579 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.314      ; 0.876      ;
; -5.564 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.306      ; 0.883      ;
; -5.562 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.356      ; 0.935      ;
; -5.537 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.315      ; 0.919      ;
; -5.530 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.322      ; 0.933      ;
; -5.511 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.305      ; 0.935      ;
; -5.449 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.360      ; 1.052      ;
; -5.444 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.360      ; 1.057      ;
; -5.434 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.369      ; 1.076      ;
; -5.429 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.412      ; 1.124      ;
; -5.416 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.411      ; 1.136      ;
; -5.398 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.309      ; 1.052      ;
; -5.393 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.309      ; 1.057      ;
; -5.383 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.318      ; 1.076      ;
; -5.378 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.361      ; 1.124      ;
; -5.365 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.368      ; 1.144      ;
; -5.365 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.411      ; 1.187      ;
; -5.365 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.360      ; 1.136      ;
; -5.356 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.368      ; 1.153      ;
; -5.352 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.368      ; 1.157      ;
; -5.341 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.356      ; 1.156      ;
; -5.314 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.317      ; 1.144      ;
; -5.314 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.360      ; 1.187      ;
; -5.310 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.355      ; 1.186      ;
; -5.305 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.317      ; 1.153      ;
; -5.301 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.317      ; 1.157      ;
; -5.290 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.305      ; 1.156      ;
; -5.278 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.366      ; 1.229      ;
; -5.278 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.366      ; 1.229      ;
; -5.272 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.368      ; 1.237      ;
; -5.270 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.358      ; 1.229      ;
; -5.269 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.359      ; 1.231      ;
; -5.259 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.304      ; 1.186      ;
; -5.231 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.364      ; 1.274      ;
; -5.229 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.366      ; 1.278      ;
; -5.227 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.315      ; 1.229      ;
; -5.227 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.315      ; 1.229      ;
; -5.224 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.373      ; 0.790      ;
; -5.221 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.317      ; 1.237      ;
; -5.219 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.307      ; 1.229      ;
; -5.218 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.308      ; 1.231      ;
; -5.197 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.404      ; 1.348      ;
; -5.180 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.313      ; 1.274      ;
; -5.178 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.315      ; 1.278      ;
; -5.173 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.322      ; 0.790      ;
; -5.163 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.366      ; 0.844      ;
; -5.156 ; regInstrucao:RegIns|addr_Output5[12] ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 5.907      ; 0.751      ;
; -5.146 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.353      ; 1.348      ;
; -5.132 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.365      ; 0.874      ;
; -5.130 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.365      ; 0.876      ;
; -5.119 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.417      ; 1.439      ;
; -5.115 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.357      ; 0.883      ;
; -5.112 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.315      ; 0.844      ;
; -5.088 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.366      ; 0.919      ;
; -5.081 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.373      ; 0.933      ;
; -5.081 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.314      ; 0.874      ;
; -5.079 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.314      ; 0.876      ;
; -5.068 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.366      ; 1.439      ;
; -5.064 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.306      ; 0.883      ;
; -5.062 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.356      ; 0.935      ;
; -5.051 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.364      ; 1.454      ;
; -5.037 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.315      ; 0.919      ;
; -5.030 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.322      ; 0.933      ;
; -5.011 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.305      ; 0.935      ;
; -5.000 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.313      ; 1.454      ;
; -4.998 ; regInstrucao:RegIns|addr_Output5[10] ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 5.978      ; 0.980      ;
; -4.995 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.364      ; 1.510      ;
; -4.980 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.370      ; 1.531      ;
; -4.978 ; regInstrucao:RegIns|addr_Output7[1]  ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 5.852      ; 0.874      ;
; -4.978 ; regInstrucao:RegIns|addr_Output7[4]  ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.039      ; 1.061      ;
; -4.977 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.368      ; 1.532      ;
; -4.949 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.360      ; 1.052      ;
; -4.944 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.360      ; 1.057      ;
; -4.944 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.313      ; 1.510      ;
; -4.934 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.369      ; 1.076      ;
; -4.929 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.412      ; 1.124      ;
; -4.929 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.319      ; 1.531      ;
; -4.926 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.317      ; 1.532      ;
; -4.916 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.411      ; 1.136      ;
; -4.898 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.309      ; 1.052      ;
; -4.893 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.309      ; 1.057      ;
; -4.885 ; regInstrucao:RegIns|addr_Output5[11] ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.053      ; 1.168      ;
; -4.883 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.318      ; 1.076      ;
; -4.878 ; regInstrucao:RegIns|addr_Output5[6]  ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 5.980      ; 1.102      ;
; -4.878 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.361      ; 1.124      ;
; -4.872 ; regInstrucao:RegIns|addr_Output7[4]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.075      ; 1.203      ;
; -4.865 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.368      ; 1.144      ;
; -4.865 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.411      ; 1.187      ;
; -4.865 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.360      ; 1.136      ;
; -4.856 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.368      ; 1.153      ;
+--------+--------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                   ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.954 ; Controle:Control|currentState.S0     ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.294      ; 0.633      ;
; -0.880 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.660      ; 1.073      ;
; -0.781 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.661      ; 1.173      ;
; -0.781 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.662      ; 1.174      ;
; -0.778 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.661      ; 1.176      ;
; -0.772 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.659      ; 1.180      ;
; -0.762 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.650      ; 1.181      ;
; -0.761 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.660      ; 1.192      ;
; -0.761 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.660      ; 1.192      ;
; -0.753 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.660      ; 1.200      ;
; -0.753 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.660      ; 1.200      ;
; -0.751 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.660      ; 1.202      ;
; -0.711 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.652      ; 1.234      ;
; -0.706 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.652      ; 1.239      ;
; -0.705 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.657      ; 1.245      ;
; -0.704 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.656      ; 1.245      ;
; -0.693 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.657      ; 1.257      ;
; -0.661 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.650      ; 1.282      ;
; -0.654 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.659      ; 1.298      ;
; -0.649 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.650      ; 1.294      ;
; -0.639 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.650      ; 1.304      ;
; -0.624 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.657      ; 1.326      ;
; -0.623 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.656      ; 1.326      ;
; -0.594 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.648      ; 1.347      ;
; -0.594 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.648      ; 1.347      ;
; -0.570 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.325      ; 0.907      ;
; -0.568 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.325      ; 0.909      ;
; -0.565 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.657      ; 1.385      ;
; -0.561 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.386      ;
; -0.522 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.660      ; 1.431      ;
; -0.467 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.325      ; 1.010      ;
; -0.454 ; Controle:Control|currentState.S0     ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.294      ; 0.633      ;
; -0.441 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.506      ;
; -0.433 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.323      ; 1.042      ;
; -0.429 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.323      ; 1.046      ;
; -0.422 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.325      ; 1.055      ;
; -0.414 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.325      ; 1.063      ;
; -0.412 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.325      ; 1.065      ;
; -0.410 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.658      ; 1.541      ;
; -0.408 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.658      ; 1.543      ;
; -0.388 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.323      ; 1.087      ;
; -0.384 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.323      ; 1.091      ;
; -0.380 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.660      ; 1.073      ;
; -0.369 ; regInstrucao:RegIns|addr_Output5[15] ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.077      ; 0.860      ;
; -0.367 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.274      ; 1.059      ;
; -0.361 ; regInstrucao:RegIns|addr_Output5[12] ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.211      ; 1.002      ;
; -0.359 ; regInstrucao:RegIns|addr_Output5[14] ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.213      ; 1.006      ;
; -0.358 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.272      ; 1.066      ;
; -0.334 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.330      ; 1.148      ;
; -0.329 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.332      ; 1.155      ;
; -0.324 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.623      ;
; -0.322 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.625      ;
; -0.301 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.138      ; 0.989      ;
; -0.289 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.330      ; 1.193      ;
; -0.284 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.332      ; 1.200      ;
; -0.281 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.661      ; 1.173      ;
; -0.281 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.662      ; 1.174      ;
; -0.278 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.661      ; 1.176      ;
; -0.277 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.144      ; 1.019      ;
; -0.272 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.659      ; 1.180      ;
; -0.267 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.136      ; 1.021      ;
; -0.264 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.330      ; 1.218      ;
; -0.263 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.136      ; 1.025      ;
; -0.262 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.650      ; 1.181      ;
; -0.261 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.321      ; 1.212      ;
; -0.261 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.660      ; 1.192      ;
; -0.261 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.660      ; 1.192      ;
; -0.258 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.321      ; 1.215      ;
; -0.255 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.327      ; 1.224      ;
; -0.253 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.660      ; 1.200      ;
; -0.253 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.660      ; 1.200      ;
; -0.252 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.138      ; 1.038      ;
; -0.251 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.333      ; 1.234      ;
; -0.251 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.660      ; 1.202      ;
; -0.250 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.332      ; 1.234      ;
; -0.243 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.328      ; 1.237      ;
; -0.243 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.328      ; 1.237      ;
; -0.242 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.329      ; 1.239      ;
; -0.239 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.321      ; 1.234      ;
; -0.238 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.321      ; 1.235      ;
; -0.233 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.137      ; 1.056      ;
; -0.232 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.329      ; 1.249      ;
; -0.228 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.319      ; 1.243      ;
; -0.227 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.327      ; 1.252      ;
; -0.223 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.321      ; 1.250      ;
; -0.219 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.330      ; 1.263      ;
; -0.218 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.325      ; 1.259      ;
; -0.218 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.136      ; 1.070      ;
; -0.216 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.321      ; 1.257      ;
; -0.216 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.319      ; 1.255      ;
; -0.214 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.331      ; 1.269      ;
; -0.214 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.136      ; 1.074      ;
; -0.213 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.321      ; 1.260      ;
; -0.211 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.652      ; 1.234      ;
; -0.210 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.327      ; 1.269      ;
; -0.206 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.333      ; 1.279      ;
; -0.206 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.652      ; 1.239      ;
; -0.205 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.332      ; 1.279      ;
; -0.205 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.657      ; 1.245      ;
; -0.204 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.656      ; 1.245      ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controle:Control|currentState.S0'                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[0]|datac           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[0]|datac           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[10]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[10]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[11]|datac          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[11]|datac          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[12]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[12]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[13]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[13]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[14]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[14]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[15]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[15]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[16]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[16]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[17]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[17]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[18]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[18]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[19]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[19]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[1]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[1]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[20]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[20]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[21]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[21]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[22]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[22]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[23]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[23]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[24]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[24]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[25]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[25]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[26]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[26]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[27]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[27]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[28]|datac          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[28]|datac          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[29]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[29]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[2]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[2]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[30]|datac          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[30]|datac          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[31]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[31]|datad          ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[3]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[3]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[4]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[4]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[5]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[5]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[6]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[6]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[7]|datac           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[7]|datac           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[8]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[8]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[9]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[9]|datad           ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[0]  ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[0]  ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[10] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[10] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[11] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[11] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[12] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[12] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[13] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[13] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[14] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[14] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[15] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[15] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[16] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[16] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[17] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[17] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[18] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[18] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[19] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[19] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[1]  ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[1]  ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[20] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[20] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[21] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[21] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[22] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[22] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[23] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[23] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[24] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[24] ;
; -3.298 ; -3.298       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[25] ;
; -3.298 ; -3.298       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[25] ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[16]               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 4.647 ; 4.647 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 1.648 ; 1.648 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 1.574 ; 1.574 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; 4.044 ; 4.044 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; 3.719 ; 3.719 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; 4.511 ; 4.511 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; 4.222 ; 4.222 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; 3.828 ; 3.828 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; 4.647 ; 4.647 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; 4.519 ; 4.519 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; 4.377 ; 4.377 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; 4.128 ; 4.128 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; 4.430 ; 4.430 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; 4.259 ; 4.259 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; 4.508 ; 4.508 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; 4.049 ; 4.049 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; 4.071 ; 4.071 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; 2.947 ; 2.947 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; 3.280 ; 3.280 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; 3.098 ; 3.098 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; 3.085 ; 3.085 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; 2.969 ; 2.969 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; 3.226 ; 3.226 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; 2.899 ; 2.899 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; 2.707 ; 2.707 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; 2.876 ; 2.876 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; 3.101 ; 3.101 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; 2.881 ; 2.881 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; 2.977 ; 2.977 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; 2.963 ; 2.963 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; 3.067 ; 3.067 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; 2.978 ; 2.978 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; 2.902 ; 2.902 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 2.910 ; 2.910 ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; 2.509 ; 2.509 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; 2.840 ; 2.840 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; 2.721 ; 2.721 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; 2.612 ; 2.612 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; 2.716 ; 2.716 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; 2.692 ; 2.692 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; 2.688 ; 2.688 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; 2.430 ; 2.430 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; 2.102 ; 2.102 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; 2.533 ; 2.533 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; 2.386 ; 2.386 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; 2.457 ; 2.457 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; 2.573 ; 2.573 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; 2.609 ; 2.609 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; 2.663 ; 2.663 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; 2.510 ; 2.510 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; 2.730 ; 2.730 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; 2.910 ; 2.910 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; 2.664 ; 2.664 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; 2.532 ; 2.532 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; 2.559 ; 2.559 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; 2.699 ; 2.699 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; 2.276 ; 2.276 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; 0.591 ; 0.591 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 2.711 ; 2.711 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; 2.588 ; 2.588 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; 2.586 ; 2.586 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; 2.674 ; 2.674 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; 2.531 ; 2.531 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; 2.392 ; 2.392 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; 2.774 ; 2.774 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; 2.296 ; 2.296 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; 2.797 ; 2.797 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; 2.492 ; 2.492 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; 2.515 ; 2.515 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; 2.544 ; 2.544 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; 2.431 ; 2.431 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; 2.526 ; 2.526 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; 2.391 ; 2.391 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; 2.724 ; 2.724 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; 2.544 ; 2.544 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; 2.575 ; 2.575 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; 2.580 ; 2.580 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; 2.360 ; 2.360 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; 2.512 ; 2.512 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; 2.451 ; 2.451 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; 2.335 ; 2.335 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; 2.487 ; 2.487 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; 2.525 ; 2.525 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; 2.469 ; 2.469 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; 2.684 ; 2.684 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; 2.589 ; 2.589 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; 2.588 ; 2.588 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; 2.797 ; 2.797 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; 2.737 ; 2.737 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; 2.696 ; 2.696 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; 0.511 ; 0.511 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; 2.585 ; 2.585 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; 2.625 ; 2.625 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; 2.616 ; 2.616 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; 2.596 ; 2.596 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; 2.564 ; 2.564 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; 2.740 ; 2.740 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; 2.637 ; 2.637 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; 2.400 ; 2.400 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 3.074 ; 3.074 ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.114 ; 0.114 ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.033 ; 0.033 ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; 2.672 ; 2.672 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; 2.570 ; 2.570 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; 2.878 ; 2.878 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; 2.789 ; 2.789 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; 2.213 ; 2.213 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; 2.748 ; 2.748 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; 2.812 ; 2.812 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; 2.597 ; 2.597 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; 2.553 ; 2.553 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; 2.579 ; 2.579 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; 2.729 ; 2.729 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; 2.669 ; 2.669 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; 2.516 ; 2.516 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; 2.489 ; 2.489 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; 2.550 ; 2.550 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; 2.895 ; 2.895 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; 2.709 ; 2.709 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; 2.886 ; 2.886 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; 2.556 ; 2.556 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; 3.074 ; 3.074 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; 2.544 ; 2.544 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; 2.509 ; 2.509 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; 2.482 ; 2.482 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; 2.691 ; 2.691 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; 2.486 ; 2.486 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; 2.657 ; 2.657 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; 2.553 ; 2.553 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; 2.671 ; 2.671 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; 2.482 ; 2.482 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; 2.491 ; 2.491 ; Rise       ; clock                            ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; -1.207 ; -1.207 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; -1.367 ; -1.367 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; -1.207 ; -1.207 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; -3.625 ; -3.625 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; -3.297 ; -3.297 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; -4.141 ; -4.141 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; -3.861 ; -3.861 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; -3.547 ; -3.547 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; -4.365 ; -4.365 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; -4.114 ; -4.114 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; -4.095 ; -4.095 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; -3.856 ; -3.856 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; -4.078 ; -4.078 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; -3.974 ; -3.974 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; -4.147 ; -4.147 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; -3.763 ; -3.763 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; -3.704 ; -3.704 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; -2.670 ; -2.670 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; -2.929 ; -2.929 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; -2.819 ; -2.819 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; -2.803 ; -2.803 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; -2.691 ; -2.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; -2.952 ; -2.952 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; -2.630 ; -2.630 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; -2.433 ; -2.433 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; -2.600 ; -2.600 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; -2.827 ; -2.827 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; -2.530 ; -2.530 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; -2.620 ; -2.620 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; -2.670 ; -2.670 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; -2.716 ; -2.716 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; -2.698 ; -2.698 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; -2.541 ; -2.541 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; -0.471 ; -0.471 ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; -2.389 ; -2.389 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; -2.720 ; -2.720 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; -2.601 ; -2.601 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; -2.492 ; -2.492 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; -2.596 ; -2.596 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; -2.572 ; -2.572 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; -2.568 ; -2.568 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; -2.310 ; -2.310 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; -1.982 ; -1.982 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; -2.413 ; -2.413 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; -2.266 ; -2.266 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; -2.337 ; -2.337 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; -2.453 ; -2.453 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; -2.489 ; -2.489 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; -2.543 ; -2.543 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; -2.390 ; -2.390 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; -2.610 ; -2.610 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; -2.790 ; -2.790 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; -2.544 ; -2.544 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; -2.412 ; -2.412 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; -2.439 ; -2.439 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; -2.579 ; -2.579 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; -2.156 ; -2.156 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; -0.471 ; -0.471 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; -2.591 ; -2.591 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; -2.468 ; -2.468 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; -2.466 ; -2.466 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; -2.554 ; -2.554 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; -2.411 ; -2.411 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; -2.272 ; -2.272 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; -2.654 ; -2.654 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; -2.176 ; -2.176 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; -0.391 ; -0.391 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; -2.372 ; -2.372 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; -2.395 ; -2.395 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; -2.424 ; -2.424 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; -2.311 ; -2.311 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; -2.406 ; -2.406 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; -2.271 ; -2.271 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; -2.604 ; -2.604 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; -2.424 ; -2.424 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; -2.455 ; -2.455 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; -2.460 ; -2.460 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; -2.240 ; -2.240 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; -2.392 ; -2.392 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; -2.331 ; -2.331 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; -2.215 ; -2.215 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; -2.367 ; -2.367 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; -2.405 ; -2.405 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; -2.349 ; -2.349 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; -2.564 ; -2.564 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; -2.469 ; -2.469 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; -2.468 ; -2.468 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; -2.677 ; -2.677 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; -2.617 ; -2.617 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; -2.576 ; -2.576 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; -0.391 ; -0.391 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; -2.465 ; -2.465 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; -2.505 ; -2.505 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; -2.496 ; -2.496 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; -2.476 ; -2.476 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; -2.444 ; -2.444 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; -2.620 ; -2.620 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; -2.517 ; -2.517 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; -2.280 ; -2.280 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 0.087  ; 0.087  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.006  ; 0.006  ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.087  ; 0.087  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; -2.552 ; -2.552 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; -2.450 ; -2.450 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; -2.758 ; -2.758 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; -2.669 ; -2.669 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; -2.093 ; -2.093 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; -2.628 ; -2.628 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; -2.692 ; -2.692 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; -2.477 ; -2.477 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; -2.433 ; -2.433 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; -2.459 ; -2.459 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; -2.609 ; -2.609 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; -2.549 ; -2.549 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; -2.396 ; -2.396 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; -2.369 ; -2.369 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; -2.430 ; -2.430 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; -2.775 ; -2.775 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; -2.589 ; -2.589 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; -2.766 ; -2.766 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; -2.436 ; -2.436 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; -2.954 ; -2.954 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; -2.424 ; -2.424 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; -2.389 ; -2.389 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; -2.362 ; -2.362 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; -2.571 ; -2.571 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; -2.366 ; -2.366 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; -2.537 ; -2.537 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; -2.433 ; -2.433 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; -2.551 ; -2.551 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; -2.362 ; -2.362 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; -2.371 ; -2.371 ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                       ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ; 2.827  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ; 2.827  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ;        ; 1.915  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ;        ; 2.663  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 2.633  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 2.439  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 2.439  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 3.229  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 3.229  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 2.543  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 11.974 ; 11.974 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 11.034 ; 11.034 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 10.752 ; 10.752 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 10.759 ; 10.759 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 11.371 ; 11.371 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 11.022 ; 11.022 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 10.401 ; 10.401 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 10.965 ; 10.965 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 10.632 ; 10.632 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 10.829 ; 10.829 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 10.765 ; 10.765 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 10.616 ; 10.616 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 10.287 ; 10.287 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 11.165 ; 11.165 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 10.885 ; 10.885 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 10.798 ; 10.798 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 11.065 ; 11.065 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 11.060 ; 11.060 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 10.795 ; 10.795 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 11.251 ; 11.251 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 11.342 ; 11.342 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 11.216 ; 11.216 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 11.594 ; 11.594 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 10.618 ; 10.618 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 11.046 ; 11.046 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 11.757 ; 11.757 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 11.566 ; 11.566 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 11.753 ; 11.753 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 11.974 ; 11.974 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 11.223 ; 11.223 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 11.257 ; 11.257 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 11.654 ; 11.654 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 11.086 ; 11.086 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 12.153 ; 12.153 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 11.670 ; 11.670 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 11.328 ; 11.328 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 11.079 ; 11.079 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 10.787 ; 10.787 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 11.250 ; 11.250 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 10.437 ; 10.437 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 10.698 ; 10.698 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 10.542 ; 10.542 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 11.027 ; 11.027 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 10.302 ; 10.302 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 10.514 ; 10.514 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 10.826 ; 10.826 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 10.743 ; 10.743 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 10.991 ; 10.991 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 11.267 ; 11.267 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 11.344 ; 11.344 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 11.289 ; 11.289 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 11.287 ; 11.287 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 11.224 ; 11.224 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 11.536 ; 11.536 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 11.011 ; 11.011 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 10.999 ; 10.999 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 10.905 ; 10.905 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 11.040 ; 11.040 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 11.813 ; 11.813 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 11.987 ; 11.987 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 11.630 ; 11.630 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 11.155 ; 11.155 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 11.423 ; 11.423 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 11.104 ; 11.104 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 12.153 ; 12.153 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 11.511 ; 11.511 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 4.172  ; 4.172  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 3.883  ; 3.883  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 3.852  ; 3.852  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 4.066  ; 4.066  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 4.172  ; 4.172  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 3.768  ; 3.768  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 9.603  ; 9.603  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 8.518  ; 8.518  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 9.603  ; 9.603  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 9.159  ; 9.159  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 8.799  ; 8.799  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 8.923  ; 8.923  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 8.571  ; 8.571  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 8.692  ; 8.692  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 8.849  ; 8.849  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 8.732  ; 8.732  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 8.240  ; 8.240  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 8.164  ; 8.164  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 8.846  ; 8.846  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 8.899  ; 8.899  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 8.913  ; 8.913  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 8.903  ; 8.903  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 9.209  ; 9.209  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 9.036  ; 9.036  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 8.776  ; 8.776  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 8.667  ; 8.667  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 8.914  ; 8.914  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 8.761  ; 8.761  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 9.237  ; 9.237  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 8.210  ; 8.210  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 8.224  ; 8.224  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 9.076  ; 9.076  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 8.971  ; 8.971  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 8.645  ; 8.645  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 8.647  ; 8.647  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 8.595  ; 8.595  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 8.387  ; 8.387  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 9.294  ; 9.294  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 8.273  ; 8.273  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 2.827  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 2.827  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ; 1.915  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ; 2.663  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ; 2.633  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 2.439  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 2.439  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 3.229  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 3.229  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 2.543  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 11.923 ; 11.923 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 10.983 ; 10.983 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 10.701 ; 10.701 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 10.708 ; 10.708 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 11.320 ; 11.320 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 10.971 ; 10.971 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 10.350 ; 10.350 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 10.914 ; 10.914 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 10.581 ; 10.581 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 10.778 ; 10.778 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 10.714 ; 10.714 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 10.565 ; 10.565 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 10.236 ; 10.236 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 11.114 ; 11.114 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 10.834 ; 10.834 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 10.747 ; 10.747 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 11.014 ; 11.014 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 11.009 ; 11.009 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 10.744 ; 10.744 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 11.200 ; 11.200 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 11.291 ; 11.291 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 11.165 ; 11.165 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 11.543 ; 11.543 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 10.567 ; 10.567 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 10.995 ; 10.995 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 11.706 ; 11.706 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 11.515 ; 11.515 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 11.702 ; 11.702 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 11.923 ; 11.923 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 11.172 ; 11.172 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 11.206 ; 11.206 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 11.603 ; 11.603 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 11.035 ; 11.035 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 12.102 ; 12.102 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 11.619 ; 11.619 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 11.277 ; 11.277 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 11.028 ; 11.028 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 10.736 ; 10.736 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 11.199 ; 11.199 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 10.386 ; 10.386 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 10.647 ; 10.647 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 10.491 ; 10.491 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 10.976 ; 10.976 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 10.251 ; 10.251 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 10.463 ; 10.463 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 10.775 ; 10.775 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 10.692 ; 10.692 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 10.940 ; 10.940 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 11.216 ; 11.216 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 11.293 ; 11.293 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 11.238 ; 11.238 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 11.236 ; 11.236 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 11.173 ; 11.173 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 11.485 ; 11.485 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 10.960 ; 10.960 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 10.948 ; 10.948 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 10.854 ; 10.854 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 10.989 ; 10.989 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 11.762 ; 11.762 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 11.936 ; 11.936 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 11.579 ; 11.579 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 11.104 ; 11.104 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 11.372 ; 11.372 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 11.053 ; 11.053 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 12.102 ; 12.102 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 11.460 ; 11.460 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 9.552  ; 9.552  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 8.467  ; 8.467  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 9.552  ; 9.552  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 9.108  ; 9.108  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 8.748  ; 8.748  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 8.872  ; 8.872  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 8.520  ; 8.520  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 8.641  ; 8.641  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 8.798  ; 8.798  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 8.681  ; 8.681  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 8.189  ; 8.189  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 8.113  ; 8.113  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 8.795  ; 8.795  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 8.848  ; 8.848  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 8.862  ; 8.862  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 8.852  ; 8.852  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 9.158  ; 9.158  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 8.985  ; 8.985  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 8.725  ; 8.725  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 8.616  ; 8.616  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 8.863  ; 8.863  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 8.710  ; 8.710  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 9.186  ; 9.186  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 8.159  ; 8.159  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 8.173  ; 8.173  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 9.025  ; 9.025  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 8.920  ; 8.920  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 8.594  ; 8.594  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 8.596  ; 8.596  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 8.544  ; 8.544  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 8.336  ; 8.336  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 9.243  ; 9.243  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 8.222  ; 8.222  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_EscMem                      ; clock                            ; 3.851  ; 3.851  ; Rise       ; clock                            ;
; dbg_EscReg                      ; clock                            ; 4.672  ; 4.672  ; Rise       ; clock                            ;
; dbg_FontePC[*]                  ; clock                            ; 4.353  ; 4.353  ; Rise       ; clock                            ;
;  dbg_FontePC[0]                 ; clock                            ; 3.807  ; 3.807  ; Rise       ; clock                            ;
;  dbg_FontePC[1]                 ; clock                            ; 4.353  ; 4.353  ; Rise       ; clock                            ;
; dbg_IouD                        ; clock                            ; 4.813  ; 4.813  ; Rise       ; clock                            ;
; dbg_LerMem                      ; clock                            ; 4.701  ; 4.701  ; Rise       ; clock                            ;
; dbg_MemParaReg                  ; clock                            ; 3.934  ; 3.934  ; Rise       ; clock                            ;
; dbg_PCEsc                       ; clock                            ; 3.905  ; 3.905  ; Rise       ; clock                            ;
; dbg_PCEscCond                   ; clock                            ; 3.797  ; 3.797  ; Rise       ; clock                            ;
; dbg_RegDst                      ; clock                            ; 3.852  ; 3.852  ; Rise       ; clock                            ;
; dbg_ULAFonteA                   ; clock                            ; 4.138  ; 4.138  ; Rise       ; clock                            ;
; dbg_ULAFonteB[*]                ; clock                            ; 4.148  ; 4.148  ; Rise       ; clock                            ;
;  dbg_ULAFonteB[0]               ; clock                            ; 4.148  ; 4.148  ; Rise       ; clock                            ;
;  dbg_ULAFonteB[1]               ; clock                            ; 3.793  ; 3.793  ; Rise       ; clock                            ;
; dbg_ULAOp[*]                    ; clock                            ; 5.108  ; 5.108  ; Rise       ; clock                            ;
;  dbg_ULAOp[0]                   ; clock                            ; 5.108  ; 5.108  ; Rise       ; clock                            ;
;  dbg_ULAOp[1]                   ; clock                            ; 3.945  ; 3.945  ; Rise       ; clock                            ;
; dbg_data_3_EntradaMemDados[*]   ; clock                            ; 5.509  ; 5.509  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[0]  ; clock                            ; 5.345  ; 5.345  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[1]  ; clock                            ; 5.022  ; 5.022  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[2]  ; clock                            ; 5.304  ; 5.304  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[3]  ; clock                            ; 4.881  ; 4.881  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[4]  ; clock                            ; 5.184  ; 5.184  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[5]  ; clock                            ; 5.222  ; 5.222  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[6]  ; clock                            ; 4.831  ; 4.831  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[7]  ; clock                            ; 4.176  ; 4.176  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[8]  ; clock                            ; 4.452  ; 4.452  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[9]  ; clock                            ; 4.823  ; 4.823  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[10] ; clock                            ; 5.127  ; 5.127  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[11] ; clock                            ; 4.455  ; 4.455  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[12] ; clock                            ; 5.061  ; 5.061  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[13] ; clock                            ; 4.929  ; 4.929  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[14] ; clock                            ; 4.890  ; 4.890  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[15] ; clock                            ; 5.448  ; 5.448  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[16] ; clock                            ; 4.833  ; 4.833  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[17] ; clock                            ; 5.509  ; 5.509  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[18] ; clock                            ; 4.623  ; 4.623  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[19] ; clock                            ; 4.948  ; 4.948  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[20] ; clock                            ; 4.649  ; 4.649  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[21] ; clock                            ; 5.427  ; 5.427  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[22] ; clock                            ; 4.162  ; 4.162  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[23] ; clock                            ; 4.814  ; 4.814  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[24] ; clock                            ; 4.964  ; 4.964  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[25] ; clock                            ; 4.856  ; 4.856  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[26] ; clock                            ; 5.094  ; 5.094  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[27] ; clock                            ; 5.018  ; 5.018  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[28] ; clock                            ; 5.107  ; 5.107  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[29] ; clock                            ; 5.470  ; 5.470  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[30] ; clock                            ; 4.774  ; 4.774  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[31] ; clock                            ; 4.509  ; 4.509  ; Rise       ; clock                            ;
; dbg_dt_saida[*]                 ; clock                            ; 7.653  ; 7.653  ; Rise       ; clock                            ;
;  dbg_dt_saida[0]                ; clock                            ; 6.713  ; 6.713  ; Rise       ; clock                            ;
;  dbg_dt_saida[1]                ; clock                            ; 6.352  ; 6.352  ; Rise       ; clock                            ;
;  dbg_dt_saida[2]                ; clock                            ; 6.438  ; 6.438  ; Rise       ; clock                            ;
;  dbg_dt_saida[3]                ; clock                            ; 7.050  ; 7.050  ; Rise       ; clock                            ;
;  dbg_dt_saida[4]                ; clock                            ; 6.701  ; 6.701  ; Rise       ; clock                            ;
;  dbg_dt_saida[5]                ; clock                            ; 6.080  ; 6.080  ; Rise       ; clock                            ;
;  dbg_dt_saida[6]                ; clock                            ; 6.644  ; 6.644  ; Rise       ; clock                            ;
;  dbg_dt_saida[7]                ; clock                            ; 6.306  ; 6.306  ; Rise       ; clock                            ;
;  dbg_dt_saida[8]                ; clock                            ; 6.503  ; 6.503  ; Rise       ; clock                            ;
;  dbg_dt_saida[9]                ; clock                            ; 6.439  ; 6.439  ; Rise       ; clock                            ;
;  dbg_dt_saida[10]               ; clock                            ; 6.290  ; 6.290  ; Rise       ; clock                            ;
;  dbg_dt_saida[11]               ; clock                            ; 5.961  ; 5.961  ; Rise       ; clock                            ;
;  dbg_dt_saida[12]               ; clock                            ; 6.839  ; 6.839  ; Rise       ; clock                            ;
;  dbg_dt_saida[13]               ; clock                            ; 6.559  ; 6.559  ; Rise       ; clock                            ;
;  dbg_dt_saida[14]               ; clock                            ; 6.477  ; 6.477  ; Rise       ; clock                            ;
;  dbg_dt_saida[15]               ; clock                            ; 6.744  ; 6.744  ; Rise       ; clock                            ;
;  dbg_dt_saida[16]               ; clock                            ; 6.739  ; 6.739  ; Rise       ; clock                            ;
;  dbg_dt_saida[17]               ; clock                            ; 6.469  ; 6.469  ; Rise       ; clock                            ;
;  dbg_dt_saida[18]               ; clock                            ; 6.925  ; 6.925  ; Rise       ; clock                            ;
;  dbg_dt_saida[19]               ; clock                            ; 7.021  ; 7.021  ; Rise       ; clock                            ;
;  dbg_dt_saida[20]               ; clock                            ; 6.890  ; 6.890  ; Rise       ; clock                            ;
;  dbg_dt_saida[21]               ; clock                            ; 7.273  ; 7.273  ; Rise       ; clock                            ;
;  dbg_dt_saida[22]               ; clock                            ; 6.292  ; 6.292  ; Rise       ; clock                            ;
;  dbg_dt_saida[23]               ; clock                            ; 6.725  ; 6.725  ; Rise       ; clock                            ;
;  dbg_dt_saida[24]               ; clock                            ; 7.436  ; 7.436  ; Rise       ; clock                            ;
;  dbg_dt_saida[25]               ; clock                            ; 7.245  ; 7.245  ; Rise       ; clock                            ;
;  dbg_dt_saida[26]               ; clock                            ; 7.427  ; 7.427  ; Rise       ; clock                            ;
;  dbg_dt_saida[27]               ; clock                            ; 7.653  ; 7.653  ; Rise       ; clock                            ;
;  dbg_dt_saida[28]               ; clock                            ; 6.897  ; 6.897  ; Rise       ; clock                            ;
;  dbg_dt_saida[29]               ; clock                            ; 6.931  ; 6.931  ; Rise       ; clock                            ;
;  dbg_dt_saida[30]               ; clock                            ; 7.328  ; 7.328  ; Rise       ; clock                            ;
;  dbg_dt_saida[31]               ; clock                            ; 6.765  ; 6.765  ; Rise       ; clock                            ;
; dbg_entradaPC[*]                ; clock                            ; 7.827  ; 7.827  ; Rise       ; clock                            ;
;  dbg_entradaPC[0]               ; clock                            ; 7.349  ; 7.349  ; Rise       ; clock                            ;
;  dbg_entradaPC[1]               ; clock                            ; 6.928  ; 6.928  ; Rise       ; clock                            ;
;  dbg_entradaPC[2]               ; clock                            ; 6.758  ; 6.758  ; Rise       ; clock                            ;
;  dbg_entradaPC[3]               ; clock                            ; 6.466  ; 6.466  ; Rise       ; clock                            ;
;  dbg_entradaPC[4]               ; clock                            ; 6.929  ; 6.929  ; Rise       ; clock                            ;
;  dbg_entradaPC[5]               ; clock                            ; 6.116  ; 6.116  ; Rise       ; clock                            ;
;  dbg_entradaPC[6]               ; clock                            ; 6.377  ; 6.377  ; Rise       ; clock                            ;
;  dbg_entradaPC[7]               ; clock                            ; 6.216  ; 6.216  ; Rise       ; clock                            ;
;  dbg_entradaPC[8]               ; clock                            ; 6.701  ; 6.701  ; Rise       ; clock                            ;
;  dbg_entradaPC[9]               ; clock                            ; 5.976  ; 5.976  ; Rise       ; clock                            ;
;  dbg_entradaPC[10]              ; clock                            ; 6.188  ; 6.188  ; Rise       ; clock                            ;
;  dbg_entradaPC[11]              ; clock                            ; 6.500  ; 6.500  ; Rise       ; clock                            ;
;  dbg_entradaPC[12]              ; clock                            ; 6.417  ; 6.417  ; Rise       ; clock                            ;
;  dbg_entradaPC[13]              ; clock                            ; 6.665  ; 6.665  ; Rise       ; clock                            ;
;  dbg_entradaPC[14]              ; clock                            ; 6.946  ; 6.946  ; Rise       ; clock                            ;
;  dbg_entradaPC[15]              ; clock                            ; 7.023  ; 7.023  ; Rise       ; clock                            ;
;  dbg_entradaPC[16]              ; clock                            ; 6.968  ; 6.968  ; Rise       ; clock                            ;
;  dbg_entradaPC[17]              ; clock                            ; 6.961  ; 6.961  ; Rise       ; clock                            ;
;  dbg_entradaPC[18]              ; clock                            ; 6.898  ; 6.898  ; Rise       ; clock                            ;
;  dbg_entradaPC[19]              ; clock                            ; 7.215  ; 7.215  ; Rise       ; clock                            ;
;  dbg_entradaPC[20]              ; clock                            ; 6.685  ; 6.685  ; Rise       ; clock                            ;
;  dbg_entradaPC[21]              ; clock                            ; 6.678  ; 6.678  ; Rise       ; clock                            ;
;  dbg_entradaPC[22]              ; clock                            ; 6.579  ; 6.579  ; Rise       ; clock                            ;
;  dbg_entradaPC[23]              ; clock                            ; 6.719  ; 6.719  ; Rise       ; clock                            ;
;  dbg_entradaPC[24]              ; clock                            ; 7.492  ; 7.492  ; Rise       ; clock                            ;
;  dbg_entradaPC[25]              ; clock                            ; 7.666  ; 7.666  ; Rise       ; clock                            ;
;  dbg_entradaPC[26]              ; clock                            ; 7.304  ; 7.304  ; Rise       ; clock                            ;
;  dbg_entradaPC[27]              ; clock                            ; 6.834  ; 6.834  ; Rise       ; clock                            ;
;  dbg_entradaPC[28]              ; clock                            ; 7.097  ; 7.097  ; Rise       ; clock                            ;
;  dbg_entradaPC[29]              ; clock                            ; 6.778  ; 6.778  ; Rise       ; clock                            ;
;  dbg_entradaPC[30]              ; clock                            ; 7.827  ; 7.827  ; Rise       ; clock                            ;
;  dbg_entradaPC[31]              ; clock                            ; 7.190  ; 7.190  ; Rise       ; clock                            ;
; dbg_regRd_Mux[*]                ; clock                            ; 4.977  ; 4.977  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[0]               ; clock                            ; 4.460  ; 4.460  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[1]               ; clock                            ; 4.566  ; 4.566  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[2]               ; clock                            ; 4.967  ; 4.967  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[3]               ; clock                            ; 4.977  ; 4.977  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[4]               ; clock                            ; 4.467  ; 4.467  ; Rise       ; clock                            ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+---------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port                       ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+---------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ; 2.827 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ; 2.827 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ;       ; 1.915 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ;       ; 2.663 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ;       ; 2.633 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 2.439 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 2.439 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 2.543 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 3.229 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 2.543 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.019 ; 2.729 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 3.019 ; 3.019 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 3.790 ; 3.306 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.935 ; 3.427 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 4.495 ; 3.908 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 4.081 ; 3.761 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 3.770 ; 3.448 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.991 ; 3.541 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.911 ; 3.533 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 3.707 ; 3.633 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.743 ; 3.649 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.191 ; 2.909 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 3.233 ; 2.729 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.624 ; 3.351 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 3.896 ; 3.317 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 3.382 ; 3.221 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.912 ; 3.384 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.786 ; 3.418 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.551 ; 3.099 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.874 ; 3.172 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 4.152 ; 3.578 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 4.012 ; 3.431 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 4.403 ; 3.926 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 3.393 ; 2.983 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 3.513 ; 3.090 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 4.340 ; 3.795 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 4.108 ; 3.942 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 4.372 ; 3.802 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 4.460 ; 4.282 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 3.396 ; 3.171 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 3.701 ; 3.335 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 3.953 ; 3.423 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 3.240 ; 3.240 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 2.960 ; 2.656 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 3.650 ; 3.325 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 4.366 ; 4.069 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 4.165 ; 3.491 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.510 ; 3.510 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 4.418 ; 3.581 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 3.420 ; 3.197 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.004 ; 3.129 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.315 ; 3.023 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.767 ; 3.201 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 3.366 ; 2.699 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.061 ; 2.745 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.472 ; 3.005 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 3.135 ; 2.863 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 3.316 ; 2.892 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.183 ; 3.000 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 3.567 ; 3.119 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.967 ; 3.399 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.392 ; 3.169 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.124 ; 2.842 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.824 ; 3.186 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 2.960 ; 2.656 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.808 ; 3.142 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 3.312 ; 2.981 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.110 ; 2.811 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 4.295 ; 4.015 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 4.238 ; 3.880 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.890 ; 3.707 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.641 ; 2.904 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.388 ; 3.076 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 3.023 ; 2.925 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 4.282 ; 4.064 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 2.990 ; 2.973 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 2.758 ; 2.758 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 2.758 ; 2.758 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 2.978 ; 2.978 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 3.438 ; 3.438 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 3.331 ; 3.331 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 2.870 ; 2.870 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 4.366 ; 4.366 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 4.720 ; 4.720 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 5.805 ; 5.805 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 5.361 ; 5.361 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 5.001 ; 5.001 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 5.125 ; 5.125 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 4.773 ; 4.773 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 4.894 ; 4.894 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 5.051 ; 5.051 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 4.934 ; 4.934 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 4.442 ; 4.442 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 4.366 ; 4.366 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 5.048 ; 5.048 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 5.101 ; 5.101 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 5.115 ; 5.115 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 5.105 ; 5.105 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 5.411 ; 5.411 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 5.238 ; 5.238 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 4.978 ; 4.978 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 4.869 ; 4.869 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 5.116 ; 5.116 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 4.963 ; 4.963 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 5.439 ; 5.439 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 4.412 ; 4.412 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 4.426 ; 4.426 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 5.278 ; 5.278 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 5.173 ; 5.173 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 4.847 ; 4.847 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 4.849 ; 4.849 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 4.797 ; 4.797 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 4.589 ; 4.589 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 5.496 ; 5.496 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 4.475 ; 4.475 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ;       ; 2.827 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ;       ; 2.827 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ; 1.915 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ; 2.663 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ; 2.633 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;       ; 2.439 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;       ; 2.439 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ;       ; 2.543 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ;       ; 3.229 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ;       ; 2.543 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 2.729 ; 3.311 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 3.265 ; 3.311 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 3.306 ; 4.107 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.427 ; 4.213 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 3.908 ; 4.708 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 3.761 ; 4.358 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 3.448 ; 4.094 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.541 ; 4.274 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.533 ; 4.124 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 3.633 ; 3.859 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.649 ; 4.231 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 2.909 ; 3.666 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 2.729 ; 3.511 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.351 ; 4.011 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 3.317 ; 4.064 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 3.221 ; 3.537 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.384 ; 4.186 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.418 ; 4.058 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.099 ; 3.886 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.172 ; 4.042 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 3.578 ; 4.320 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.431 ; 4.180 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 3.926 ; 4.571 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 2.983 ; 3.577 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 3.090 ; 3.842 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 3.795 ; 4.597 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 3.942 ; 4.276 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 3.802 ; 4.540 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 4.282 ; 4.628 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 3.171 ; 3.639 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 3.335 ; 3.869 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 3.423 ; 4.263 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 3.486 ; 3.492 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 2.656 ; 2.960 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 3.325 ; 3.948 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 4.069 ; 4.683 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 3.491 ; 4.201 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.511 ; 3.810 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 3.581 ; 4.586 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 3.197 ; 3.420 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.129 ; 3.004 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.023 ; 3.315 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.201 ; 3.935 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 2.699 ; 3.481 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 2.745 ; 3.061 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.005 ; 3.472 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 2.863 ; 3.173 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 2.892 ; 3.316 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.000 ; 3.183 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 3.119 ; 3.567 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.399 ; 4.091 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.169 ; 3.392 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 2.842 ; 3.124 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.186 ; 3.824 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 2.656 ; 2.960 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.142 ; 3.976 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 2.981 ; 3.312 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 2.811 ; 3.110 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 4.015 ; 4.295 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.880 ; 4.238 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.707 ; 3.890 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 2.904 ; 3.809 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.076 ; 3.388 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 2.925 ; 3.023 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 4.064 ; 4.282 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 2.973 ; 2.990 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 4.861 ; 4.861 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 5.215 ; 5.215 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 6.300 ; 6.300 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 5.856 ; 5.856 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 5.496 ; 5.496 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 5.620 ; 5.620 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 5.268 ; 5.268 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 5.389 ; 5.389 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 5.546 ; 5.546 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 5.429 ; 5.429 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 4.937 ; 4.937 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 4.861 ; 4.861 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 5.543 ; 5.543 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 5.596 ; 5.596 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 5.610 ; 5.610 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 5.600 ; 5.600 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 5.906 ; 5.906 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 5.733 ; 5.733 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 5.473 ; 5.473 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 5.364 ; 5.364 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 5.611 ; 5.611 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 5.458 ; 5.458 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 5.934 ; 5.934 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 4.907 ; 4.907 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 4.921 ; 4.921 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 5.773 ; 5.773 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 5.668 ; 5.668 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 5.342 ; 5.342 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 5.344 ; 5.344 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 5.292 ; 5.292 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 5.084 ; 5.084 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 5.991 ; 5.991 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 4.970 ; 4.970 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_EscMem                      ; clock                            ; 3.851 ; 3.851 ; Rise       ; clock                            ;
; dbg_EscReg                      ; clock                            ; 4.349 ; 4.349 ; Rise       ; clock                            ;
; dbg_FontePC[*]                  ; clock                            ; 3.807 ; 3.807 ; Rise       ; clock                            ;
;  dbg_FontePC[0]                 ; clock                            ; 3.807 ; 3.807 ; Rise       ; clock                            ;
;  dbg_FontePC[1]                 ; clock                            ; 4.353 ; 4.353 ; Rise       ; clock                            ;
; dbg_IouD                        ; clock                            ; 4.745 ; 4.745 ; Rise       ; clock                            ;
; dbg_LerMem                      ; clock                            ; 4.701 ; 4.701 ; Rise       ; clock                            ;
; dbg_MemParaReg                  ; clock                            ; 3.934 ; 3.934 ; Rise       ; clock                            ;
; dbg_PCEsc                       ; clock                            ; 3.905 ; 3.905 ; Rise       ; clock                            ;
; dbg_PCEscCond                   ; clock                            ; 3.797 ; 3.797 ; Rise       ; clock                            ;
; dbg_RegDst                      ; clock                            ; 3.852 ; 3.852 ; Rise       ; clock                            ;
; dbg_ULAFonteA                   ; clock                            ; 4.011 ; 4.011 ; Rise       ; clock                            ;
; dbg_ULAFonteB[*]                ; clock                            ; 3.753 ; 3.753 ; Rise       ; clock                            ;
;  dbg_ULAFonteB[0]               ; clock                            ; 4.021 ; 4.021 ; Rise       ; clock                            ;
;  dbg_ULAFonteB[1]               ; clock                            ; 3.753 ; 3.753 ; Rise       ; clock                            ;
; dbg_ULAOp[*]                    ; clock                            ; 3.826 ; 3.826 ; Rise       ; clock                            ;
;  dbg_ULAOp[0]                   ; clock                            ; 4.822 ; 4.822 ; Rise       ; clock                            ;
;  dbg_ULAOp[1]                   ; clock                            ; 3.826 ; 3.826 ; Rise       ; clock                            ;
; dbg_data_3_EntradaMemDados[*]   ; clock                            ; 3.576 ; 3.576 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[0]  ; clock                            ; 4.361 ; 4.361 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[1]  ; clock                            ; 4.663 ; 4.663 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[2]  ; clock                            ; 4.757 ; 4.757 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[3]  ; clock                            ; 4.124 ; 4.124 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[4]  ; clock                            ; 4.852 ; 4.852 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[5]  ; clock                            ; 4.221 ; 4.221 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[6]  ; clock                            ; 4.251 ; 4.251 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[7]  ; clock                            ; 3.608 ; 3.608 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[8]  ; clock                            ; 4.286 ; 4.286 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[9]  ; clock                            ; 4.177 ; 4.177 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[10] ; clock                            ; 4.278 ; 4.278 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[11] ; clock                            ; 3.887 ; 3.887 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[12] ; clock                            ; 4.436 ; 4.436 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[13] ; clock                            ; 4.467 ; 4.467 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[14] ; clock                            ; 4.650 ; 4.650 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[15] ; clock                            ; 4.753 ; 4.753 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[16] ; clock                            ; 4.501 ; 4.501 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[17] ; clock                            ; 4.816 ; 4.816 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[18] ; clock                            ; 4.039 ; 4.039 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[19] ; clock                            ; 4.075 ; 4.075 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[20] ; clock                            ; 4.064 ; 4.064 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[21] ; clock                            ; 4.727 ; 4.727 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[22] ; clock                            ; 3.576 ; 3.576 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[23] ; clock                            ; 3.983 ; 3.983 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[24] ; clock                            ; 4.645 ; 4.645 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[25] ; clock                            ; 4.580 ; 4.580 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[26] ; clock                            ; 4.646 ; 4.646 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[27] ; clock                            ; 4.651 ; 4.651 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[28] ; clock                            ; 4.543 ; 4.543 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[29] ; clock                            ; 4.741 ; 4.741 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[30] ; clock                            ; 4.633 ; 4.633 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[31] ; clock                            ; 3.963 ; 3.963 ; Rise       ; clock                            ;
; dbg_dt_saida[*]                 ; clock                            ; 4.012 ; 4.012 ; Rise       ; clock                            ;
;  dbg_dt_saida[0]                ; clock                            ; 4.084 ; 4.084 ; Rise       ; clock                            ;
;  dbg_dt_saida[1]                ; clock                            ; 4.536 ; 4.536 ; Rise       ; clock                            ;
;  dbg_dt_saida[2]                ; clock                            ; 4.666 ; 4.666 ; Rise       ; clock                            ;
;  dbg_dt_saida[3]                ; clock                            ; 5.191 ; 5.191 ; Rise       ; clock                            ;
;  dbg_dt_saida[4]                ; clock                            ; 4.737 ; 4.737 ; Rise       ; clock                            ;
;  dbg_dt_saida[5]                ; clock                            ; 4.493 ; 4.493 ; Rise       ; clock                            ;
;  dbg_dt_saida[6]                ; clock                            ; 4.484 ; 4.484 ; Rise       ; clock                            ;
;  dbg_dt_saida[7]                ; clock                            ; 4.794 ; 4.794 ; Rise       ; clock                            ;
;  dbg_dt_saida[8]                ; clock                            ; 4.418 ; 4.418 ; Rise       ; clock                            ;
;  dbg_dt_saida[9]                ; clock                            ; 4.932 ; 4.932 ; Rise       ; clock                            ;
;  dbg_dt_saida[10]               ; clock                            ; 4.112 ; 4.112 ; Rise       ; clock                            ;
;  dbg_dt_saida[11]               ; clock                            ; 4.012 ; 4.012 ; Rise       ; clock                            ;
;  dbg_dt_saida[12]               ; clock                            ; 4.506 ; 4.506 ; Rise       ; clock                            ;
;  dbg_dt_saida[13]               ; clock                            ; 4.578 ; 4.578 ; Rise       ; clock                            ;
;  dbg_dt_saida[14]               ; clock                            ; 4.098 ; 4.098 ; Rise       ; clock                            ;
;  dbg_dt_saida[15]               ; clock                            ; 4.667 ; 4.667 ; Rise       ; clock                            ;
;  dbg_dt_saida[16]               ; clock                            ; 4.531 ; 4.531 ; Rise       ; clock                            ;
;  dbg_dt_saida[17]               ; clock                            ; 4.382 ; 4.382 ; Rise       ; clock                            ;
;  dbg_dt_saida[18]               ; clock                            ; 4.407 ; 4.407 ; Rise       ; clock                            ;
;  dbg_dt_saida[19]               ; clock                            ; 4.861 ; 4.861 ; Rise       ; clock                            ;
;  dbg_dt_saida[20]               ; clock                            ; 4.714 ; 4.714 ; Rise       ; clock                            ;
;  dbg_dt_saida[21]               ; clock                            ; 5.209 ; 5.209 ; Rise       ; clock                            ;
;  dbg_dt_saida[22]               ; clock                            ; 4.265 ; 4.265 ; Rise       ; clock                            ;
;  dbg_dt_saida[23]               ; clock                            ; 4.373 ; 4.373 ; Rise       ; clock                            ;
;  dbg_dt_saida[24]               ; clock                            ; 5.078 ; 5.078 ; Rise       ; clock                            ;
;  dbg_dt_saida[25]               ; clock                            ; 5.178 ; 5.178 ; Rise       ; clock                            ;
;  dbg_dt_saida[26]               ; clock                            ; 5.085 ; 5.085 ; Rise       ; clock                            ;
;  dbg_dt_saida[27]               ; clock                            ; 5.521 ; 5.521 ; Rise       ; clock                            ;
;  dbg_dt_saida[28]               ; clock                            ; 4.116 ; 4.116 ; Rise       ; clock                            ;
;  dbg_dt_saida[29]               ; clock                            ; 4.618 ; 4.618 ; Rise       ; clock                            ;
;  dbg_dt_saida[30]               ; clock                            ; 4.706 ; 4.706 ; Rise       ; clock                            ;
;  dbg_dt_saida[31]               ; clock                            ; 4.329 ; 4.329 ; Rise       ; clock                            ;
; dbg_entradaPC[*]                ; clock                            ; 4.010 ; 4.010 ; Rise       ; clock                            ;
;  dbg_entradaPC[0]               ; clock                            ; 4.513 ; 4.513 ; Rise       ; clock                            ;
;  dbg_entradaPC[1]               ; clock                            ; 5.097 ; 5.097 ; Rise       ; clock                            ;
;  dbg_entradaPC[2]               ; clock                            ; 4.986 ; 4.986 ; Rise       ; clock                            ;
;  dbg_entradaPC[3]               ; clock                            ; 4.642 ; 4.642 ; Rise       ; clock                            ;
;  dbg_entradaPC[4]               ; clock                            ; 4.965 ; 4.965 ; Rise       ; clock                            ;
;  dbg_entradaPC[5]               ; clock                            ; 4.512 ; 4.512 ; Rise       ; clock                            ;
;  dbg_entradaPC[6]               ; clock                            ; 4.217 ; 4.217 ; Rise       ; clock                            ;
;  dbg_entradaPC[7]               ; clock                            ; 4.612 ; 4.612 ; Rise       ; clock                            ;
;  dbg_entradaPC[8]               ; clock                            ; 4.616 ; 4.616 ; Rise       ; clock                            ;
;  dbg_entradaPC[9]               ; clock                            ; 4.683 ; 4.683 ; Rise       ; clock                            ;
;  dbg_entradaPC[10]              ; clock                            ; 4.010 ; 4.010 ; Rise       ; clock                            ;
;  dbg_entradaPC[11]              ; clock                            ; 4.652 ; 4.652 ; Rise       ; clock                            ;
;  dbg_entradaPC[12]              ; clock                            ; 4.084 ; 4.084 ; Rise       ; clock                            ;
;  dbg_entradaPC[13]              ; clock                            ; 4.684 ; 4.684 ; Rise       ; clock                            ;
;  dbg_entradaPC[14]              ; clock                            ; 4.567 ; 4.567 ; Rise       ; clock                            ;
;  dbg_entradaPC[15]              ; clock                            ; 4.950 ; 4.950 ; Rise       ; clock                            ;
;  dbg_entradaPC[16]              ; clock                            ; 4.760 ; 4.760 ; Rise       ; clock                            ;
;  dbg_entradaPC[17]              ; clock                            ; 4.834 ; 4.834 ; Rise       ; clock                            ;
;  dbg_entradaPC[18]              ; clock                            ; 4.380 ; 4.380 ; Rise       ; clock                            ;
;  dbg_entradaPC[19]              ; clock                            ; 5.078 ; 5.078 ; Rise       ; clock                            ;
;  dbg_entradaPC[20]              ; clock                            ; 4.562 ; 4.562 ; Rise       ; clock                            ;
;  dbg_entradaPC[21]              ; clock                            ; 4.796 ; 4.796 ; Rise       ; clock                            ;
;  dbg_entradaPC[22]              ; clock                            ; 4.552 ; 4.552 ; Rise       ; clock                            ;
;  dbg_entradaPC[23]              ; clock                            ; 4.519 ; 4.519 ; Rise       ; clock                            ;
;  dbg_entradaPC[24]              ; clock                            ; 5.390 ; 5.390 ; Rise       ; clock                            ;
;  dbg_entradaPC[25]              ; clock                            ; 5.428 ; 5.428 ; Rise       ; clock                            ;
;  dbg_entradaPC[26]              ; clock                            ; 4.852 ; 4.852 ; Rise       ; clock                            ;
;  dbg_entradaPC[27]              ; clock                            ; 4.702 ; 4.702 ; Rise       ; clock                            ;
;  dbg_entradaPC[28]              ; clock                            ; 4.316 ; 4.316 ; Rise       ; clock                            ;
;  dbg_entradaPC[29]              ; clock                            ; 4.352 ; 4.352 ; Rise       ; clock                            ;
;  dbg_entradaPC[30]              ; clock                            ; 5.159 ; 5.159 ; Rise       ; clock                            ;
;  dbg_entradaPC[31]              ; clock                            ; 4.940 ; 4.940 ; Rise       ; clock                            ;
; dbg_regRd_Mux[*]                ; clock                            ; 4.460 ; 4.460 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[0]               ; clock                            ; 4.460 ; 4.460 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[1]               ; clock                            ; 4.566 ; 4.566 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[2]               ; clock                            ; 4.967 ; 4.967 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[3]               ; clock                            ; 4.977 ; 4.977 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[4]               ; clock                            ; 4.467 ; 4.467 ; Rise       ; clock                            ;
+---------------------------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------------+-------+----+----+-------+
; Input Port ; Output Port         ; RR    ; RF ; FR ; FF    ;
+------------+---------------------+-------+----+----+-------+
; i_in[0]    ; dbg_instruction[0]  ; 2.598 ;    ;    ; 2.598 ;
; i_in[1]    ; dbg_instruction[1]  ; 2.560 ;    ;    ; 2.560 ;
; i_in[2]    ; dbg_instruction[2]  ; 5.232 ;    ;    ; 5.232 ;
; i_in[3]    ; dbg_instruction[3]  ; 4.666 ;    ;    ; 4.666 ;
; i_in[4]    ; dbg_instruction[4]  ; 5.081 ;    ;    ; 5.081 ;
; i_in[5]    ; dbg_instruction[5]  ; 5.297 ;    ;    ; 5.297 ;
; i_in[6]    ; dbg_instruction[6]  ; 4.642 ;    ;    ; 4.642 ;
; i_in[7]    ; dbg_instruction[7]  ; 5.048 ;    ;    ; 5.048 ;
; i_in[8]    ; dbg_instruction[8]  ; 4.970 ;    ;    ; 4.970 ;
; i_in[9]    ; dbg_instruction[9]  ; 4.968 ;    ;    ; 4.968 ;
; i_in[10]   ; dbg_instruction[10] ; 5.179 ;    ;    ; 5.179 ;
; i_in[11]   ; dbg_instruction[11] ; 5.181 ;    ;    ; 5.181 ;
; i_in[12]   ; dbg_instruction[12] ; 5.155 ;    ;    ; 5.155 ;
; i_in[13]   ; dbg_instruction[13] ; 5.003 ;    ;    ; 5.003 ;
; i_in[14]   ; dbg_instruction[14] ; 5.272 ;    ;    ; 5.272 ;
; i_in[15]   ; dbg_instruction[15] ; 4.570 ;    ;    ; 4.570 ;
; i_in[16]   ; dbg_instruction[16] ; 5.012 ;    ;    ; 5.012 ;
; i_in[17]   ; dbg_instruction[17] ; 5.196 ;    ;    ; 5.196 ;
; i_in[18]   ; dbg_instruction[18] ; 5.022 ;    ;    ; 5.022 ;
; i_in[19]   ; dbg_instruction[19] ; 5.012 ;    ;    ; 5.012 ;
; i_in[20]   ; dbg_instruction[20] ; 5.036 ;    ;    ; 5.036 ;
; i_in[21]   ; dbg_instruction[21] ; 5.156 ;    ;    ; 5.156 ;
; i_in[22]   ; dbg_instruction[22] ; 5.013 ;    ;    ; 5.013 ;
; i_in[23]   ; dbg_instruction[23] ; 4.992 ;    ;    ; 4.992 ;
; i_in[24]   ; dbg_instruction[24] ; 5.024 ;    ;    ; 5.024 ;
; i_in[25]   ; dbg_instruction[25] ; 5.032 ;    ;    ; 5.032 ;
; i_in[26]   ; dbg_instruction[26] ; 4.646 ;    ;    ; 4.646 ;
; i_in[27]   ; dbg_instruction[27] ; 5.011 ;    ;    ; 5.011 ;
; i_in[28]   ; dbg_instruction[28] ; 4.940 ;    ;    ; 4.940 ;
; i_in[29]   ; dbg_instruction[29] ; 4.971 ;    ;    ; 4.971 ;
; i_in[30]   ; dbg_instruction[30] ; 5.239 ;    ;    ; 5.239 ;
; i_in[31]   ; dbg_instruction[31] ; 5.234 ;    ;    ; 5.234 ;
+------------+---------------------+-------+----+----+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------------+-------+----+----+-------+
; Input Port ; Output Port         ; RR    ; RF ; FR ; FF    ;
+------------+---------------------+-------+----+----+-------+
; i_in[0]    ; dbg_instruction[0]  ; 2.598 ;    ;    ; 2.598 ;
; i_in[1]    ; dbg_instruction[1]  ; 2.560 ;    ;    ; 2.560 ;
; i_in[2]    ; dbg_instruction[2]  ; 5.232 ;    ;    ; 5.232 ;
; i_in[3]    ; dbg_instruction[3]  ; 4.666 ;    ;    ; 4.666 ;
; i_in[4]    ; dbg_instruction[4]  ; 5.081 ;    ;    ; 5.081 ;
; i_in[5]    ; dbg_instruction[5]  ; 5.297 ;    ;    ; 5.297 ;
; i_in[6]    ; dbg_instruction[6]  ; 4.642 ;    ;    ; 4.642 ;
; i_in[7]    ; dbg_instruction[7]  ; 5.048 ;    ;    ; 5.048 ;
; i_in[8]    ; dbg_instruction[8]  ; 4.970 ;    ;    ; 4.970 ;
; i_in[9]    ; dbg_instruction[9]  ; 4.968 ;    ;    ; 4.968 ;
; i_in[10]   ; dbg_instruction[10] ; 5.179 ;    ;    ; 5.179 ;
; i_in[11]   ; dbg_instruction[11] ; 5.181 ;    ;    ; 5.181 ;
; i_in[12]   ; dbg_instruction[12] ; 5.155 ;    ;    ; 5.155 ;
; i_in[13]   ; dbg_instruction[13] ; 5.003 ;    ;    ; 5.003 ;
; i_in[14]   ; dbg_instruction[14] ; 5.272 ;    ;    ; 5.272 ;
; i_in[15]   ; dbg_instruction[15] ; 4.570 ;    ;    ; 4.570 ;
; i_in[16]   ; dbg_instruction[16] ; 5.012 ;    ;    ; 5.012 ;
; i_in[17]   ; dbg_instruction[17] ; 5.196 ;    ;    ; 5.196 ;
; i_in[18]   ; dbg_instruction[18] ; 5.022 ;    ;    ; 5.022 ;
; i_in[19]   ; dbg_instruction[19] ; 5.012 ;    ;    ; 5.012 ;
; i_in[20]   ; dbg_instruction[20] ; 5.036 ;    ;    ; 5.036 ;
; i_in[21]   ; dbg_instruction[21] ; 5.156 ;    ;    ; 5.156 ;
; i_in[22]   ; dbg_instruction[22] ; 5.013 ;    ;    ; 5.013 ;
; i_in[23]   ; dbg_instruction[23] ; 4.992 ;    ;    ; 4.992 ;
; i_in[24]   ; dbg_instruction[24] ; 5.024 ;    ;    ; 5.024 ;
; i_in[25]   ; dbg_instruction[25] ; 5.032 ;    ;    ; 5.032 ;
; i_in[26]   ; dbg_instruction[26] ; 4.646 ;    ;    ; 4.646 ;
; i_in[27]   ; dbg_instruction[27] ; 5.011 ;    ;    ; 5.011 ;
; i_in[28]   ; dbg_instruction[28] ; 4.940 ;    ;    ; 4.940 ;
; i_in[29]   ; dbg_instruction[29] ; 4.971 ;    ;    ; 4.971 ;
; i_in[30]   ; dbg_instruction[30] ; 5.239 ;    ;    ; 5.239 ;
; i_in[31]   ; dbg_instruction[31] ; 5.234 ;    ;    ; 5.234 ;
+------------+---------------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-----------------------------------+----------+----------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack                  ; -16.567  ; -12.036  ; N/A      ; N/A     ; -7.934              ;
;  Controle:Control|currentState.S0 ; -15.766  ; -12.036  ; N/A      ; N/A     ; -7.934              ;
;  clock                            ; -16.567  ; -1.645   ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                   ; -984.293 ; -375.327 ; 0.0      ; 0.0     ; -3970.026           ;
;  Controle:Control|currentState.S0 ; -466.277 ; -360.062 ; N/A      ; N/A     ; -3830.646           ;
;  clock                            ; -518.016 ; -22.139  ; N/A      ; N/A     ; -139.380            ;
+-----------------------------------+----------+----------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 8.416 ; 8.416 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 3.292 ; 3.292 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 3.111 ; 3.111 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; 7.124 ; 7.124 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; 6.464 ; 6.464 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; 8.166 ; 8.166 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; 7.554 ; 7.554 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; 6.752 ; 6.752 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; 8.416 ; 8.416 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; 8.120 ; 8.120 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; 7.815 ; 7.815 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; 7.342 ; 7.342 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; 7.974 ; 7.974 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; 7.575 ; 7.575 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; 8.173 ; 8.173 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; 7.140 ; 7.140 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; 7.268 ; 7.268 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; 5.349 ; 5.349 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; 6.050 ; 6.050 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; 5.695 ; 5.695 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; 5.724 ; 5.724 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; 5.440 ; 5.440 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; 5.922 ; 5.922 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; 5.274 ; 5.274 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; 4.955 ; 4.955 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; 5.297 ; 5.297 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; 5.691 ; 5.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; 5.225 ; 5.225 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; 5.440 ; 5.440 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; 5.379 ; 5.379 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; 5.619 ; 5.619 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; 5.409 ; 5.409 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; 5.306 ; 5.306 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 5.033 ; 5.033 ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; 4.233 ; 4.233 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; 4.847 ; 4.847 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; 4.638 ; 4.638 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; 4.456 ; 4.456 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; 4.634 ; 4.634 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; 4.590 ; 4.590 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; 4.593 ; 4.593 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; 4.105 ; 4.105 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; 3.428 ; 3.428 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; 4.317 ; 4.317 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; 3.948 ; 3.948 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; 4.142 ; 4.142 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; 4.394 ; 4.394 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; 4.383 ; 4.383 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; 4.518 ; 4.518 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; 4.224 ; 4.224 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; 4.666 ; 4.666 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; 5.033 ; 5.033 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; 4.491 ; 4.491 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; 4.201 ; 4.201 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; 4.306 ; 4.306 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; 4.606 ; 4.606 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; 3.768 ; 3.768 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; 1.303 ; 1.303 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 4.622 ; 4.622 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; 4.376 ; 4.376 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; 4.349 ; 4.349 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; 4.605 ; 4.605 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; 4.331 ; 4.331 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; 4.036 ; 4.036 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; 4.735 ; 4.735 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; 3.798 ; 3.798 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; 4.825 ; 4.825 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; 4.102 ; 4.102 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; 4.233 ; 4.233 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; 4.322 ; 4.322 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; 4.013 ; 4.013 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; 4.258 ; 4.258 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; 3.969 ; 3.969 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; 4.662 ; 4.662 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; 4.163 ; 4.163 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; 4.336 ; 4.336 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; 4.293 ; 4.293 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; 3.910 ; 3.910 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; 4.214 ; 4.214 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; 4.038 ; 4.038 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; 3.878 ; 3.878 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; 4.174 ; 4.174 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; 4.175 ; 4.175 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; 4.068 ; 4.068 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; 4.556 ; 4.556 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; 4.404 ; 4.404 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; 4.408 ; 4.408 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; 4.825 ; 4.825 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; 4.654 ; 4.654 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; 4.672 ; 4.672 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; 1.106 ; 1.106 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; 4.404 ; 4.404 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; 4.451 ; 4.451 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; 4.435 ; 4.435 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; 4.328 ; 4.328 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; 4.376 ; 4.376 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; 4.642 ; 4.642 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; 4.484 ; 4.484 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; 4.058 ; 4.058 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 5.735 ; 5.735 ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.752 ; 0.752 ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.554 ; 0.554 ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; 4.951 ; 4.951 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; 4.794 ; 4.794 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; 5.425 ; 5.425 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; 5.190 ; 5.190 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; 4.029 ; 4.029 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; 5.071 ; 5.071 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; 5.175 ; 5.175 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; 4.709 ; 4.709 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; 4.706 ; 4.706 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; 4.733 ; 4.733 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; 5.041 ; 5.041 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; 4.961 ; 4.961 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; 4.602 ; 4.602 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; 4.575 ; 4.575 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; 4.685 ; 4.685 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; 5.395 ; 5.395 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; 4.994 ; 4.994 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; 5.450 ; 5.450 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; 4.712 ; 4.712 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; 5.735 ; 5.735 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; 4.693 ; 4.693 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; 4.700 ; 4.700 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; 4.572 ; 4.572 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; 4.974 ; 4.974 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; 4.529 ; 4.529 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; 4.930 ; 4.930 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; 4.660 ; 4.660 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; 4.921 ; 4.921 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; 4.547 ; 4.547 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; 4.585 ; 4.585 ; Rise       ; clock                            ;
+------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; -1.207 ; -1.207 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; -1.367 ; -1.367 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; -1.207 ; -1.207 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; -3.625 ; -3.625 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; -3.297 ; -3.297 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; -4.141 ; -4.141 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; -3.861 ; -3.861 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; -3.547 ; -3.547 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; -4.365 ; -4.365 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; -4.114 ; -4.114 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; -4.095 ; -4.095 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; -3.856 ; -3.856 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; -4.078 ; -4.078 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; -3.974 ; -3.974 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; -4.147 ; -4.147 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; -3.763 ; -3.763 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; -3.704 ; -3.704 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; -2.670 ; -2.670 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; -2.929 ; -2.929 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; -2.819 ; -2.819 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; -2.803 ; -2.803 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; -2.691 ; -2.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; -2.952 ; -2.952 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; -2.630 ; -2.630 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; -2.433 ; -2.433 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; -2.600 ; -2.600 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; -2.827 ; -2.827 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; -2.530 ; -2.530 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; -2.620 ; -2.620 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; -2.670 ; -2.670 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; -2.716 ; -2.716 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; -2.698 ; -2.698 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; -2.541 ; -2.541 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; -0.471 ; -0.471 ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; -2.389 ; -2.389 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; -2.720 ; -2.720 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; -2.601 ; -2.601 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; -2.492 ; -2.492 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; -2.596 ; -2.596 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; -2.572 ; -2.572 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; -2.568 ; -2.568 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; -2.310 ; -2.310 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; -1.982 ; -1.982 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; -2.413 ; -2.413 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; -2.266 ; -2.266 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; -2.337 ; -2.337 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; -2.453 ; -2.453 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; -2.489 ; -2.489 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; -2.543 ; -2.543 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; -2.390 ; -2.390 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; -2.610 ; -2.610 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; -2.790 ; -2.790 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; -2.544 ; -2.544 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; -2.412 ; -2.412 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; -2.439 ; -2.439 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; -2.579 ; -2.579 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; -2.156 ; -2.156 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; -0.471 ; -0.471 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; -2.591 ; -2.591 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; -2.468 ; -2.468 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; -2.466 ; -2.466 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; -2.554 ; -2.554 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; -2.411 ; -2.411 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; -2.272 ; -2.272 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; -2.654 ; -2.654 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; -2.176 ; -2.176 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; -0.391 ; -0.391 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; -2.372 ; -2.372 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; -2.395 ; -2.395 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; -2.424 ; -2.424 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; -2.311 ; -2.311 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; -2.406 ; -2.406 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; -2.271 ; -2.271 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; -2.604 ; -2.604 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; -2.424 ; -2.424 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; -2.455 ; -2.455 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; -2.460 ; -2.460 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; -2.240 ; -2.240 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; -2.392 ; -2.392 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; -2.331 ; -2.331 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; -2.215 ; -2.215 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; -2.367 ; -2.367 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; -2.405 ; -2.405 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; -2.349 ; -2.349 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; -2.564 ; -2.564 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; -2.469 ; -2.469 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; -2.468 ; -2.468 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; -2.677 ; -2.677 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; -2.617 ; -2.617 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; -2.576 ; -2.576 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; -0.391 ; -0.391 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; -2.465 ; -2.465 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; -2.505 ; -2.505 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; -2.496 ; -2.496 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; -2.476 ; -2.476 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; -2.444 ; -2.444 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; -2.620 ; -2.620 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; -2.517 ; -2.517 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; -2.280 ; -2.280 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 0.087  ; 0.087  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.006  ; 0.006  ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.087  ; 0.087  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; -2.552 ; -2.552 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; -2.450 ; -2.450 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; -2.758 ; -2.758 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; -2.669 ; -2.669 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; -2.093 ; -2.093 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; -2.628 ; -2.628 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; -2.692 ; -2.692 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; -2.477 ; -2.477 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; -2.433 ; -2.433 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; -2.459 ; -2.459 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; -2.609 ; -2.609 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; -2.549 ; -2.549 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; -2.396 ; -2.396 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; -2.369 ; -2.369 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; -2.430 ; -2.430 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; -2.775 ; -2.775 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; -2.589 ; -2.589 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; -2.766 ; -2.766 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; -2.436 ; -2.436 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; -2.954 ; -2.954 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; -2.424 ; -2.424 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; -2.389 ; -2.389 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; -2.362 ; -2.362 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; -2.571 ; -2.571 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; -2.366 ; -2.366 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; -2.537 ; -2.537 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; -2.433 ; -2.433 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; -2.551 ; -2.551 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; -2.362 ; -2.362 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; -2.371 ; -2.371 ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                       ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ; 5.600  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ; 5.600  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ;        ; 3.668  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ;        ; 5.250  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 5.221  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 4.831  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 4.831  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 6.038  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 6.038  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 5.050  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 25.097 ; 25.097 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 23.283 ; 23.283 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 22.778 ; 22.778 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 22.756 ; 22.756 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 23.979 ; 23.979 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 23.347 ; 23.347 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 22.026 ; 22.026 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 23.226 ; 23.226 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 22.448 ; 22.448 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 22.886 ; 22.886 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 22.691 ; 22.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 22.606 ; 22.606 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 21.786 ; 21.786 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 23.629 ; 23.629 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 22.972 ; 22.972 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 22.978 ; 22.978 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 23.338 ; 23.338 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 23.320 ; 23.320 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 22.817 ; 22.817 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 23.725 ; 23.725 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 23.767 ; 23.767 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 23.586 ; 23.586 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 24.400 ; 24.400 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 22.442 ; 22.442 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 23.220 ; 23.220 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 24.661 ; 24.661 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 24.156 ; 24.156 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 24.545 ; 24.545 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 25.097 ; 25.097 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 23.626 ; 23.626 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 23.693 ; 23.693 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 24.462 ; 24.462 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 23.417 ; 23.417 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 25.449 ; 25.449 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 24.560 ; 24.560 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 24.045 ; 24.045 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 23.532 ; 23.532 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 22.881 ; 22.881 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 23.839 ; 23.839 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 22.072 ; 22.072 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 22.715 ; 22.715 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 22.263 ; 22.263 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 23.398 ; 23.398 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 21.879 ; 21.879 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 22.353 ; 22.353 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 22.874 ; 22.874 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 22.797 ; 22.797 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 23.194 ; 23.194 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 23.861 ; 23.861 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 23.789 ; 23.789 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 23.830 ; 23.830 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 23.606 ; 23.606 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 23.729 ; 23.729 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 24.211 ; 24.211 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 23.189 ; 23.189 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 23.157 ; 23.157 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 23.030 ; 23.030 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 23.333 ; 23.333 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 24.786 ; 24.786 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 24.989 ; 24.989 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 24.333 ; 24.333 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 23.341 ; 23.341 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 24.091 ; 24.091 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 23.396 ; 23.396 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 25.449 ; 25.449 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 24.005 ; 24.005 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 7.910  ; 7.910  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 7.435  ; 7.435  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 7.250  ; 7.250  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 7.731  ; 7.731  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 7.910  ; 7.910  ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 7.154  ; 7.154  ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 19.589 ; 19.589 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 17.746 ; 17.746 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 19.589 ; 19.589 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 18.916 ; 18.916 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 18.156 ; 18.156 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 18.403 ; 18.403 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 17.728 ; 17.728 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 17.944 ; 17.944 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 18.237 ; 18.237 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 18.008 ; 18.008 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 17.102 ; 17.102 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 16.989 ; 16.989 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 18.217 ; 18.217 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 18.293 ; 18.293 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 18.343 ; 18.343 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 18.397 ; 18.397 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 19.073 ; 19.073 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 18.613 ; 18.613 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 18.157 ; 18.157 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 17.919 ; 17.919 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 18.507 ; 18.507 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 18.108 ; 18.108 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 19.093 ; 19.093 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 17.068 ; 17.068 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 17.081 ; 17.081 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 18.790 ; 18.790 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 18.464 ; 18.464 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 17.853 ; 17.853 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 17.832 ; 17.832 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 17.855 ; 17.855 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 17.419 ; 17.419 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 19.264 ; 19.264 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 17.223 ; 17.223 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 5.600  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 5.600  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ; 3.668  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ; 5.250  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ; 5.221  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 4.831  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 4.831  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 6.038  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 6.038  ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 5.050  ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 24.986 ; 24.986 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 23.172 ; 23.172 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 22.667 ; 22.667 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 22.645 ; 22.645 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 23.868 ; 23.868 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 23.236 ; 23.236 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 21.915 ; 21.915 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 23.115 ; 23.115 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 22.337 ; 22.337 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 22.775 ; 22.775 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 22.580 ; 22.580 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 22.495 ; 22.495 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 21.675 ; 21.675 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 23.518 ; 23.518 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 22.861 ; 22.861 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 22.867 ; 22.867 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 23.227 ; 23.227 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 23.209 ; 23.209 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 22.706 ; 22.706 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 23.614 ; 23.614 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 23.656 ; 23.656 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 23.475 ; 23.475 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 24.289 ; 24.289 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 22.331 ; 22.331 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 23.109 ; 23.109 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 24.550 ; 24.550 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 24.045 ; 24.045 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 24.434 ; 24.434 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 24.986 ; 24.986 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 23.515 ; 23.515 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 23.582 ; 23.582 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 24.351 ; 24.351 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 23.306 ; 23.306 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 25.338 ; 25.338 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 24.449 ; 24.449 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 23.934 ; 23.934 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 23.421 ; 23.421 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 22.770 ; 22.770 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 23.728 ; 23.728 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 21.961 ; 21.961 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 22.604 ; 22.604 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 22.152 ; 22.152 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 23.287 ; 23.287 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 21.768 ; 21.768 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 22.242 ; 22.242 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 22.763 ; 22.763 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 22.686 ; 22.686 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 23.083 ; 23.083 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 23.750 ; 23.750 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 23.678 ; 23.678 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 23.719 ; 23.719 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 23.495 ; 23.495 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 23.618 ; 23.618 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 24.100 ; 24.100 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 23.078 ; 23.078 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 23.046 ; 23.046 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 22.919 ; 22.919 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 23.222 ; 23.222 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 24.675 ; 24.675 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 24.878 ; 24.878 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 24.222 ; 24.222 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 23.230 ; 23.230 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 23.980 ; 23.980 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 23.285 ; 23.285 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 25.338 ; 25.338 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 23.894 ; 23.894 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 19.478 ; 19.478 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 17.635 ; 17.635 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 19.478 ; 19.478 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 18.805 ; 18.805 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 18.045 ; 18.045 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 18.292 ; 18.292 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 17.617 ; 17.617 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 17.833 ; 17.833 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 18.126 ; 18.126 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 17.897 ; 17.897 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 16.991 ; 16.991 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 16.878 ; 16.878 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 18.106 ; 18.106 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 18.182 ; 18.182 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 18.232 ; 18.232 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 18.286 ; 18.286 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 18.962 ; 18.962 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 18.502 ; 18.502 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 18.046 ; 18.046 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 17.808 ; 17.808 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 18.396 ; 18.396 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 17.997 ; 17.997 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 18.982 ; 18.982 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 16.957 ; 16.957 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 16.970 ; 16.970 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 18.679 ; 18.679 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 18.353 ; 18.353 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 17.742 ; 17.742 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 17.721 ; 17.721 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 17.744 ; 17.744 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 17.308 ; 17.308 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 19.153 ; 19.153 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 17.112 ; 17.112 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_EscMem                      ; clock                            ; 6.941  ; 6.941  ; Rise       ; clock                            ;
; dbg_EscReg                      ; clock                            ; 8.680  ; 8.680  ; Rise       ; clock                            ;
; dbg_FontePC[*]                  ; clock                            ; 8.568  ; 8.568  ; Rise       ; clock                            ;
;  dbg_FontePC[0]                 ; clock                            ; 7.243  ; 7.243  ; Rise       ; clock                            ;
;  dbg_FontePC[1]                 ; clock                            ; 8.568  ; 8.568  ; Rise       ; clock                            ;
; dbg_IouD                        ; clock                            ; 8.865  ; 8.865  ; Rise       ; clock                            ;
; dbg_LerMem                      ; clock                            ; 8.677  ; 8.677  ; Rise       ; clock                            ;
; dbg_MemParaReg                  ; clock                            ; 7.086  ; 7.086  ; Rise       ; clock                            ;
; dbg_PCEsc                       ; clock                            ; 7.516  ; 7.516  ; Rise       ; clock                            ;
; dbg_PCEscCond                   ; clock                            ; 7.233  ; 7.233  ; Rise       ; clock                            ;
; dbg_RegDst                      ; clock                            ; 6.891  ; 6.891  ; Rise       ; clock                            ;
; dbg_ULAFonteA                   ; clock                            ; 7.951  ; 7.951  ; Rise       ; clock                            ;
; dbg_ULAFonteB[*]                ; clock                            ; 7.961  ; 7.961  ; Rise       ; clock                            ;
;  dbg_ULAFonteB[0]               ; clock                            ; 7.961  ; 7.961  ; Rise       ; clock                            ;
;  dbg_ULAFonteB[1]               ; clock                            ; 7.350  ; 7.350  ; Rise       ; clock                            ;
; dbg_ULAOp[*]                    ; clock                            ; 9.710  ; 9.710  ; Rise       ; clock                            ;
;  dbg_ULAOp[0]                   ; clock                            ; 9.710  ; 9.710  ; Rise       ; clock                            ;
;  dbg_ULAOp[1]                   ; clock                            ; 7.674  ; 7.674  ; Rise       ; clock                            ;
; dbg_data_3_EntradaMemDados[*]   ; clock                            ; 10.362 ; 10.362 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[0]  ; clock                            ; 10.150 ; 10.150 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[1]  ; clock                            ; 9.325  ; 9.325  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[2]  ; clock                            ; 9.977  ; 9.977  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[3]  ; clock                            ; 9.103  ; 9.103  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[4]  ; clock                            ; 9.686  ; 9.686  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[5]  ; clock                            ; 9.777  ; 9.777  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[6]  ; clock                            ; 9.056  ; 9.056  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[7]  ; clock                            ; 7.676  ; 7.676  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[8]  ; clock                            ; 8.215  ; 8.215  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[9]  ; clock                            ; 8.980  ; 8.980  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[10] ; clock                            ; 9.557  ; 9.557  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[11] ; clock                            ; 8.288  ; 8.288  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[12] ; clock                            ; 9.470  ; 9.470  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[13] ; clock                            ; 9.097  ; 9.097  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[14] ; clock                            ; 9.025  ; 9.025  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[15] ; clock                            ; 10.277 ; 10.277 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[16] ; clock                            ; 8.929  ; 8.929  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[17] ; clock                            ; 10.362 ; 10.362 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[18] ; clock                            ; 8.582  ; 8.582  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[19] ; clock                            ; 9.219  ; 9.219  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[20] ; clock                            ; 8.647  ; 8.647  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[21] ; clock                            ; 10.241 ; 10.241 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[22] ; clock                            ; 7.666  ; 7.666  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[23] ; clock                            ; 9.026  ; 9.026  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[24] ; clock                            ; 9.297  ; 9.297  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[25] ; clock                            ; 8.976  ; 8.976  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[26] ; clock                            ; 9.496  ; 9.496  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[27] ; clock                            ; 9.282  ; 9.282  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[28] ; clock                            ; 9.526  ; 9.526  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[29] ; clock                            ; 10.224 ; 10.224 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[30] ; clock                            ; 8.772  ; 8.772  ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[31] ; clock                            ; 8.396  ; 8.396  ; Rise       ; clock                            ;
; dbg_dt_saida[*]                 ; clock                            ; 15.503 ; 15.503 ; Rise       ; clock                            ;
;  dbg_dt_saida[0]                ; clock                            ; 13.689 ; 13.689 ; Rise       ; clock                            ;
;  dbg_dt_saida[1]                ; clock                            ; 13.049 ; 13.049 ; Rise       ; clock                            ;
;  dbg_dt_saida[2]                ; clock                            ; 13.162 ; 13.162 ; Rise       ; clock                            ;
;  dbg_dt_saida[3]                ; clock                            ; 14.385 ; 14.385 ; Rise       ; clock                            ;
;  dbg_dt_saida[4]                ; clock                            ; 13.753 ; 13.753 ; Rise       ; clock                            ;
;  dbg_dt_saida[5]                ; clock                            ; 12.432 ; 12.432 ; Rise       ; clock                            ;
;  dbg_dt_saida[6]                ; clock                            ; 13.632 ; 13.632 ; Rise       ; clock                            ;
;  dbg_dt_saida[7]                ; clock                            ; 12.876 ; 12.876 ; Rise       ; clock                            ;
;  dbg_dt_saida[8]                ; clock                            ; 13.314 ; 13.314 ; Rise       ; clock                            ;
;  dbg_dt_saida[9]                ; clock                            ; 13.119 ; 13.119 ; Rise       ; clock                            ;
;  dbg_dt_saida[10]               ; clock                            ; 13.034 ; 13.034 ; Rise       ; clock                            ;
;  dbg_dt_saida[11]               ; clock                            ; 12.214 ; 12.214 ; Rise       ; clock                            ;
;  dbg_dt_saida[12]               ; clock                            ; 14.057 ; 14.057 ; Rise       ; clock                            ;
;  dbg_dt_saida[13]               ; clock                            ; 13.400 ; 13.400 ; Rise       ; clock                            ;
;  dbg_dt_saida[14]               ; clock                            ; 13.384 ; 13.384 ; Rise       ; clock                            ;
;  dbg_dt_saida[15]               ; clock                            ; 13.744 ; 13.744 ; Rise       ; clock                            ;
;  dbg_dt_saida[16]               ; clock                            ; 13.726 ; 13.726 ; Rise       ; clock                            ;
;  dbg_dt_saida[17]               ; clock                            ; 13.245 ; 13.245 ; Rise       ; clock                            ;
;  dbg_dt_saida[18]               ; clock                            ; 14.153 ; 14.153 ; Rise       ; clock                            ;
;  dbg_dt_saida[19]               ; clock                            ; 14.173 ; 14.173 ; Rise       ; clock                            ;
;  dbg_dt_saida[20]               ; clock                            ; 14.014 ; 14.014 ; Rise       ; clock                            ;
;  dbg_dt_saida[21]               ; clock                            ; 14.806 ; 14.806 ; Rise       ; clock                            ;
;  dbg_dt_saida[22]               ; clock                            ; 12.870 ; 12.870 ; Rise       ; clock                            ;
;  dbg_dt_saida[23]               ; clock                            ; 13.626 ; 13.626 ; Rise       ; clock                            ;
;  dbg_dt_saida[24]               ; clock                            ; 15.067 ; 15.067 ; Rise       ; clock                            ;
;  dbg_dt_saida[25]               ; clock                            ; 14.562 ; 14.562 ; Rise       ; clock                            ;
;  dbg_dt_saida[26]               ; clock                            ; 14.973 ; 14.973 ; Rise       ; clock                            ;
;  dbg_dt_saida[27]               ; clock                            ; 15.503 ; 15.503 ; Rise       ; clock                            ;
;  dbg_dt_saida[28]               ; clock                            ; 14.054 ; 14.054 ; Rise       ; clock                            ;
;  dbg_dt_saida[29]               ; clock                            ; 14.121 ; 14.121 ; Rise       ; clock                            ;
;  dbg_dt_saida[30]               ; clock                            ; 14.890 ; 14.890 ; Rise       ; clock                            ;
;  dbg_dt_saida[31]               ; clock                            ; 13.823 ; 13.823 ; Rise       ; clock                            ;
; dbg_entradaPC[*]                ; clock                            ; 15.877 ; 15.877 ; Rise       ; clock                            ;
;  dbg_entradaPC[0]               ; clock                            ; 14.966 ; 14.966 ; Rise       ; clock                            ;
;  dbg_entradaPC[1]               ; clock                            ; 14.316 ; 14.316 ; Rise       ; clock                            ;
;  dbg_entradaPC[2]               ; clock                            ; 13.938 ; 13.938 ; Rise       ; clock                            ;
;  dbg_entradaPC[3]               ; clock                            ; 13.287 ; 13.287 ; Rise       ; clock                            ;
;  dbg_entradaPC[4]               ; clock                            ; 14.245 ; 14.245 ; Rise       ; clock                            ;
;  dbg_entradaPC[5]               ; clock                            ; 12.478 ; 12.478 ; Rise       ; clock                            ;
;  dbg_entradaPC[6]               ; clock                            ; 13.121 ; 13.121 ; Rise       ; clock                            ;
;  dbg_entradaPC[7]               ; clock                            ; 12.691 ; 12.691 ; Rise       ; clock                            ;
;  dbg_entradaPC[8]               ; clock                            ; 13.826 ; 13.826 ; Rise       ; clock                            ;
;  dbg_entradaPC[9]               ; clock                            ; 12.307 ; 12.307 ; Rise       ; clock                            ;
;  dbg_entradaPC[10]              ; clock                            ; 12.781 ; 12.781 ; Rise       ; clock                            ;
;  dbg_entradaPC[11]              ; clock                            ; 13.302 ; 13.302 ; Rise       ; clock                            ;
;  dbg_entradaPC[12]              ; clock                            ; 13.225 ; 13.225 ; Rise       ; clock                            ;
;  dbg_entradaPC[13]              ; clock                            ; 13.622 ; 13.622 ; Rise       ; clock                            ;
;  dbg_entradaPC[14]              ; clock                            ; 14.267 ; 14.267 ; Rise       ; clock                            ;
;  dbg_entradaPC[15]              ; clock                            ; 14.195 ; 14.195 ; Rise       ; clock                            ;
;  dbg_entradaPC[16]              ; clock                            ; 14.236 ; 14.236 ; Rise       ; clock                            ;
;  dbg_entradaPC[17]              ; clock                            ; 14.034 ; 14.034 ; Rise       ; clock                            ;
;  dbg_entradaPC[18]              ; clock                            ; 14.157 ; 14.157 ; Rise       ; clock                            ;
;  dbg_entradaPC[19]              ; clock                            ; 14.617 ; 14.617 ; Rise       ; clock                            ;
;  dbg_entradaPC[20]              ; clock                            ; 13.617 ; 13.617 ; Rise       ; clock                            ;
;  dbg_entradaPC[21]              ; clock                            ; 13.563 ; 13.563 ; Rise       ; clock                            ;
;  dbg_entradaPC[22]              ; clock                            ; 13.458 ; 13.458 ; Rise       ; clock                            ;
;  dbg_entradaPC[23]              ; clock                            ; 13.739 ; 13.739 ; Rise       ; clock                            ;
;  dbg_entradaPC[24]              ; clock                            ; 15.192 ; 15.192 ; Rise       ; clock                            ;
;  dbg_entradaPC[25]              ; clock                            ; 15.395 ; 15.395 ; Rise       ; clock                            ;
;  dbg_entradaPC[26]              ; clock                            ; 14.761 ; 14.761 ; Rise       ; clock                            ;
;  dbg_entradaPC[27]              ; clock                            ; 13.747 ; 13.747 ; Rise       ; clock                            ;
;  dbg_entradaPC[28]              ; clock                            ; 14.519 ; 14.519 ; Rise       ; clock                            ;
;  dbg_entradaPC[29]              ; clock                            ; 13.824 ; 13.824 ; Rise       ; clock                            ;
;  dbg_entradaPC[30]              ; clock                            ; 15.877 ; 15.877 ; Rise       ; clock                            ;
;  dbg_entradaPC[31]              ; clock                            ; 14.411 ; 14.411 ; Rise       ; clock                            ;
; dbg_regRd_Mux[*]                ; clock                            ; 9.314  ; 9.314  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[0]               ; clock                            ; 8.263  ; 8.263  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[1]               ; clock                            ; 8.438  ; 8.438  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[2]               ; clock                            ; 9.314  ; 9.314  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[3]               ; clock                            ; 9.276  ; 9.276  ; Rise       ; clock                            ;
;  dbg_regRd_Mux[4]               ; clock                            ; 8.265  ; 8.265  ; Rise       ; clock                            ;
+---------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+---------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port                       ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+---------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ; 2.827 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ; 2.827 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ;       ; 1.915 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ;       ; 2.663 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ;       ; 2.633 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 2.439 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 2.439 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 2.543 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 3.229 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 2.543 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.019 ; 2.729 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 3.019 ; 3.019 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 3.790 ; 3.306 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.935 ; 3.427 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 4.495 ; 3.908 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 4.081 ; 3.761 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 3.770 ; 3.448 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.991 ; 3.541 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.911 ; 3.533 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 3.707 ; 3.633 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.743 ; 3.649 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.191 ; 2.909 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 3.233 ; 2.729 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.624 ; 3.351 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 3.896 ; 3.317 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 3.382 ; 3.221 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.912 ; 3.384 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.786 ; 3.418 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.551 ; 3.099 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.874 ; 3.172 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 4.152 ; 3.578 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 4.012 ; 3.431 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 4.403 ; 3.926 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 3.393 ; 2.983 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 3.513 ; 3.090 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 4.340 ; 3.795 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 4.108 ; 3.942 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 4.372 ; 3.802 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 4.460 ; 4.282 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 3.396 ; 3.171 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 3.701 ; 3.335 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 3.953 ; 3.423 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 3.240 ; 3.240 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 2.960 ; 2.656 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 3.650 ; 3.325 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 4.366 ; 4.069 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 4.165 ; 3.491 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.510 ; 3.510 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 4.418 ; 3.581 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 3.420 ; 3.197 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.004 ; 3.129 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.315 ; 3.023 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.767 ; 3.201 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 3.366 ; 2.699 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.061 ; 2.745 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.472 ; 3.005 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 3.135 ; 2.863 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 3.316 ; 2.892 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.183 ; 3.000 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 3.567 ; 3.119 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.967 ; 3.399 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.392 ; 3.169 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.124 ; 2.842 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.824 ; 3.186 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 2.960 ; 2.656 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.808 ; 3.142 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 3.312 ; 2.981 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.110 ; 2.811 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 4.295 ; 4.015 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 4.238 ; 3.880 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.890 ; 3.707 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.641 ; 2.904 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.388 ; 3.076 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 3.023 ; 2.925 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 4.282 ; 4.064 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 2.990 ; 2.973 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 2.758 ; 2.758 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 2.758 ; 2.758 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 2.978 ; 2.978 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 3.438 ; 3.438 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 3.331 ; 3.331 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 2.870 ; 2.870 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 4.366 ; 4.366 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 4.720 ; 4.720 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 5.805 ; 5.805 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 5.361 ; 5.361 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 5.001 ; 5.001 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 5.125 ; 5.125 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 4.773 ; 4.773 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 4.894 ; 4.894 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 5.051 ; 5.051 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 4.934 ; 4.934 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 4.442 ; 4.442 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 4.366 ; 4.366 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 5.048 ; 5.048 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 5.101 ; 5.101 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 5.115 ; 5.115 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 5.105 ; 5.105 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 5.411 ; 5.411 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 5.238 ; 5.238 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 4.978 ; 4.978 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 4.869 ; 4.869 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 5.116 ; 5.116 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 4.963 ; 4.963 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 5.439 ; 5.439 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 4.412 ; 4.412 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 4.426 ; 4.426 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 5.278 ; 5.278 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 5.173 ; 5.173 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 4.847 ; 4.847 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 4.849 ; 4.849 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 4.797 ; 4.797 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 4.589 ; 4.589 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 5.496 ; 5.496 ; Rise       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 4.475 ; 4.475 ; Rise       ; Controle:Control|currentState.S0 ;
; dbg_FontePC[*]                  ; Controle:Control|currentState.S0 ;       ; 2.827 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_FontePC[1]                 ; Controle:Control|currentState.S0 ;       ; 2.827 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_IREsc                       ; Controle:Control|currentState.S0 ; 1.915 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_LerMem                      ; Controle:Control|currentState.S0 ; 2.663 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_PCEsc                       ; Controle:Control|currentState.S0 ; 2.633 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;       ; 2.439 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;       ; 2.439 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_ULAOp[*]                    ; Controle:Control|currentState.S0 ;       ; 2.543 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[0]                   ; Controle:Control|currentState.S0 ;       ; 3.229 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_ULAOp[1]                   ; Controle:Control|currentState.S0 ;       ; 2.543 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 2.729 ; 3.311 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[0]                ; Controle:Control|currentState.S0 ; 3.265 ; 3.311 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[1]                ; Controle:Control|currentState.S0 ; 3.306 ; 4.107 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.427 ; 4.213 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[3]                ; Controle:Control|currentState.S0 ; 3.908 ; 4.708 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[4]                ; Controle:Control|currentState.S0 ; 3.761 ; 4.358 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[5]                ; Controle:Control|currentState.S0 ; 3.448 ; 4.094 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.541 ; 4.274 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.533 ; 4.124 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[8]                ; Controle:Control|currentState.S0 ; 3.633 ; 3.859 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.649 ; 4.231 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[10]               ; Controle:Control|currentState.S0 ; 2.909 ; 3.666 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[11]               ; Controle:Control|currentState.S0 ; 2.729 ; 3.511 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.351 ; 4.011 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[13]               ; Controle:Control|currentState.S0 ; 3.317 ; 4.064 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[14]               ; Controle:Control|currentState.S0 ; 3.221 ; 3.537 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.384 ; 4.186 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.418 ; 4.058 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.099 ; 3.886 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.172 ; 4.042 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[19]               ; Controle:Control|currentState.S0 ; 3.578 ; 4.320 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.431 ; 4.180 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[21]               ; Controle:Control|currentState.S0 ; 3.926 ; 4.571 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[22]               ; Controle:Control|currentState.S0 ; 2.983 ; 3.577 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[23]               ; Controle:Control|currentState.S0 ; 3.090 ; 3.842 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[24]               ; Controle:Control|currentState.S0 ; 3.795 ; 4.597 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[25]               ; Controle:Control|currentState.S0 ; 3.942 ; 4.276 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[26]               ; Controle:Control|currentState.S0 ; 3.802 ; 4.540 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[27]               ; Controle:Control|currentState.S0 ; 4.282 ; 4.628 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[28]               ; Controle:Control|currentState.S0 ; 3.171 ; 3.639 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[29]               ; Controle:Control|currentState.S0 ; 3.335 ; 3.869 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[30]               ; Controle:Control|currentState.S0 ; 3.423 ; 4.263 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_dt_saida[31]               ; Controle:Control|currentState.S0 ; 3.486 ; 3.492 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_entradaPC[*]                ; Controle:Control|currentState.S0 ; 2.656 ; 2.960 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[0]               ; Controle:Control|currentState.S0 ; 3.325 ; 3.948 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[1]               ; Controle:Control|currentState.S0 ; 4.069 ; 4.683 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[2]               ; Controle:Control|currentState.S0 ; 3.491 ; 4.201 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.511 ; 3.810 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[4]               ; Controle:Control|currentState.S0 ; 3.581 ; 4.586 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[5]               ; Controle:Control|currentState.S0 ; 3.197 ; 3.420 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.129 ; 3.004 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.023 ; 3.315 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.201 ; 3.935 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[9]               ; Controle:Control|currentState.S0 ; 2.699 ; 3.481 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[10]              ; Controle:Control|currentState.S0 ; 2.745 ; 3.061 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.005 ; 3.472 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[12]              ; Controle:Control|currentState.S0 ; 2.863 ; 3.173 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[13]              ; Controle:Control|currentState.S0 ; 2.892 ; 3.316 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.000 ; 3.183 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[15]              ; Controle:Control|currentState.S0 ; 3.119 ; 3.567 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.399 ; 4.091 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.169 ; 3.392 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[18]              ; Controle:Control|currentState.S0 ; 2.842 ; 3.124 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.186 ; 3.824 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[20]              ; Controle:Control|currentState.S0 ; 2.656 ; 2.960 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.142 ; 3.976 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[22]              ; Controle:Control|currentState.S0 ; 2.981 ; 3.312 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[23]              ; Controle:Control|currentState.S0 ; 2.811 ; 3.110 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[24]              ; Controle:Control|currentState.S0 ; 4.015 ; 4.295 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.880 ; 4.238 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.707 ; 3.890 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[27]              ; Controle:Control|currentState.S0 ; 2.904 ; 3.809 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.076 ; 3.388 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[29]              ; Controle:Control|currentState.S0 ; 2.925 ; 3.023 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[30]              ; Controle:Control|currentState.S0 ; 4.064 ; 4.282 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_entradaPC[31]              ; Controle:Control|currentState.S0 ; 2.973 ; 2.990 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 4.861 ; 4.861 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 5.215 ; 5.215 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 6.300 ; 6.300 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 5.856 ; 5.856 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 5.496 ; 5.496 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 5.620 ; 5.620 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 5.268 ; 5.268 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 5.389 ; 5.389 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 5.546 ; 5.546 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 5.429 ; 5.429 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 4.937 ; 4.937 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[10]                ; Controle:Control|currentState.S0 ; 4.861 ; 4.861 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[11]                ; Controle:Control|currentState.S0 ; 5.543 ; 5.543 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[12]                ; Controle:Control|currentState.S0 ; 5.596 ; 5.596 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[13]                ; Controle:Control|currentState.S0 ; 5.610 ; 5.610 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[14]                ; Controle:Control|currentState.S0 ; 5.600 ; 5.600 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[15]                ; Controle:Control|currentState.S0 ; 5.906 ; 5.906 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[16]                ; Controle:Control|currentState.S0 ; 5.733 ; 5.733 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[17]                ; Controle:Control|currentState.S0 ; 5.473 ; 5.473 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[18]                ; Controle:Control|currentState.S0 ; 5.364 ; 5.364 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[19]                ; Controle:Control|currentState.S0 ; 5.611 ; 5.611 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[20]                ; Controle:Control|currentState.S0 ; 5.458 ; 5.458 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[21]                ; Controle:Control|currentState.S0 ; 5.934 ; 5.934 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[22]                ; Controle:Control|currentState.S0 ; 4.907 ; 4.907 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[23]                ; Controle:Control|currentState.S0 ; 4.921 ; 4.921 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[24]                ; Controle:Control|currentState.S0 ; 5.773 ; 5.773 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[25]                ; Controle:Control|currentState.S0 ; 5.668 ; 5.668 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[26]                ; Controle:Control|currentState.S0 ; 5.342 ; 5.342 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[27]                ; Controle:Control|currentState.S0 ; 5.344 ; 5.344 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[28]                ; Controle:Control|currentState.S0 ; 5.292 ; 5.292 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[29]                ; Controle:Control|currentState.S0 ; 5.084 ; 5.084 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[30]                ; Controle:Control|currentState.S0 ; 5.991 ; 5.991 ; Fall       ; Controle:Control|currentState.S0 ;
;  dbg_saidaPC[31]                ; Controle:Control|currentState.S0 ; 4.970 ; 4.970 ; Fall       ; Controle:Control|currentState.S0 ;
; dbg_EscMem                      ; clock                            ; 3.851 ; 3.851 ; Rise       ; clock                            ;
; dbg_EscReg                      ; clock                            ; 4.349 ; 4.349 ; Rise       ; clock                            ;
; dbg_FontePC[*]                  ; clock                            ; 3.807 ; 3.807 ; Rise       ; clock                            ;
;  dbg_FontePC[0]                 ; clock                            ; 3.807 ; 3.807 ; Rise       ; clock                            ;
;  dbg_FontePC[1]                 ; clock                            ; 4.353 ; 4.353 ; Rise       ; clock                            ;
; dbg_IouD                        ; clock                            ; 4.745 ; 4.745 ; Rise       ; clock                            ;
; dbg_LerMem                      ; clock                            ; 4.701 ; 4.701 ; Rise       ; clock                            ;
; dbg_MemParaReg                  ; clock                            ; 3.934 ; 3.934 ; Rise       ; clock                            ;
; dbg_PCEsc                       ; clock                            ; 3.905 ; 3.905 ; Rise       ; clock                            ;
; dbg_PCEscCond                   ; clock                            ; 3.797 ; 3.797 ; Rise       ; clock                            ;
; dbg_RegDst                      ; clock                            ; 3.852 ; 3.852 ; Rise       ; clock                            ;
; dbg_ULAFonteA                   ; clock                            ; 4.011 ; 4.011 ; Rise       ; clock                            ;
; dbg_ULAFonteB[*]                ; clock                            ; 3.753 ; 3.753 ; Rise       ; clock                            ;
;  dbg_ULAFonteB[0]               ; clock                            ; 4.021 ; 4.021 ; Rise       ; clock                            ;
;  dbg_ULAFonteB[1]               ; clock                            ; 3.753 ; 3.753 ; Rise       ; clock                            ;
; dbg_ULAOp[*]                    ; clock                            ; 3.826 ; 3.826 ; Rise       ; clock                            ;
;  dbg_ULAOp[0]                   ; clock                            ; 4.822 ; 4.822 ; Rise       ; clock                            ;
;  dbg_ULAOp[1]                   ; clock                            ; 3.826 ; 3.826 ; Rise       ; clock                            ;
; dbg_data_3_EntradaMemDados[*]   ; clock                            ; 3.576 ; 3.576 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[0]  ; clock                            ; 4.361 ; 4.361 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[1]  ; clock                            ; 4.663 ; 4.663 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[2]  ; clock                            ; 4.757 ; 4.757 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[3]  ; clock                            ; 4.124 ; 4.124 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[4]  ; clock                            ; 4.852 ; 4.852 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[5]  ; clock                            ; 4.221 ; 4.221 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[6]  ; clock                            ; 4.251 ; 4.251 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[7]  ; clock                            ; 3.608 ; 3.608 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[8]  ; clock                            ; 4.286 ; 4.286 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[9]  ; clock                            ; 4.177 ; 4.177 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[10] ; clock                            ; 4.278 ; 4.278 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[11] ; clock                            ; 3.887 ; 3.887 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[12] ; clock                            ; 4.436 ; 4.436 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[13] ; clock                            ; 4.467 ; 4.467 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[14] ; clock                            ; 4.650 ; 4.650 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[15] ; clock                            ; 4.753 ; 4.753 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[16] ; clock                            ; 4.501 ; 4.501 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[17] ; clock                            ; 4.816 ; 4.816 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[18] ; clock                            ; 4.039 ; 4.039 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[19] ; clock                            ; 4.075 ; 4.075 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[20] ; clock                            ; 4.064 ; 4.064 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[21] ; clock                            ; 4.727 ; 4.727 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[22] ; clock                            ; 3.576 ; 3.576 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[23] ; clock                            ; 3.983 ; 3.983 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[24] ; clock                            ; 4.645 ; 4.645 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[25] ; clock                            ; 4.580 ; 4.580 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[26] ; clock                            ; 4.646 ; 4.646 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[27] ; clock                            ; 4.651 ; 4.651 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[28] ; clock                            ; 4.543 ; 4.543 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[29] ; clock                            ; 4.741 ; 4.741 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[30] ; clock                            ; 4.633 ; 4.633 ; Rise       ; clock                            ;
;  dbg_data_3_EntradaMemDados[31] ; clock                            ; 3.963 ; 3.963 ; Rise       ; clock                            ;
; dbg_dt_saida[*]                 ; clock                            ; 4.012 ; 4.012 ; Rise       ; clock                            ;
;  dbg_dt_saida[0]                ; clock                            ; 4.084 ; 4.084 ; Rise       ; clock                            ;
;  dbg_dt_saida[1]                ; clock                            ; 4.536 ; 4.536 ; Rise       ; clock                            ;
;  dbg_dt_saida[2]                ; clock                            ; 4.666 ; 4.666 ; Rise       ; clock                            ;
;  dbg_dt_saida[3]                ; clock                            ; 5.191 ; 5.191 ; Rise       ; clock                            ;
;  dbg_dt_saida[4]                ; clock                            ; 4.737 ; 4.737 ; Rise       ; clock                            ;
;  dbg_dt_saida[5]                ; clock                            ; 4.493 ; 4.493 ; Rise       ; clock                            ;
;  dbg_dt_saida[6]                ; clock                            ; 4.484 ; 4.484 ; Rise       ; clock                            ;
;  dbg_dt_saida[7]                ; clock                            ; 4.794 ; 4.794 ; Rise       ; clock                            ;
;  dbg_dt_saida[8]                ; clock                            ; 4.418 ; 4.418 ; Rise       ; clock                            ;
;  dbg_dt_saida[9]                ; clock                            ; 4.932 ; 4.932 ; Rise       ; clock                            ;
;  dbg_dt_saida[10]               ; clock                            ; 4.112 ; 4.112 ; Rise       ; clock                            ;
;  dbg_dt_saida[11]               ; clock                            ; 4.012 ; 4.012 ; Rise       ; clock                            ;
;  dbg_dt_saida[12]               ; clock                            ; 4.506 ; 4.506 ; Rise       ; clock                            ;
;  dbg_dt_saida[13]               ; clock                            ; 4.578 ; 4.578 ; Rise       ; clock                            ;
;  dbg_dt_saida[14]               ; clock                            ; 4.098 ; 4.098 ; Rise       ; clock                            ;
;  dbg_dt_saida[15]               ; clock                            ; 4.667 ; 4.667 ; Rise       ; clock                            ;
;  dbg_dt_saida[16]               ; clock                            ; 4.531 ; 4.531 ; Rise       ; clock                            ;
;  dbg_dt_saida[17]               ; clock                            ; 4.382 ; 4.382 ; Rise       ; clock                            ;
;  dbg_dt_saida[18]               ; clock                            ; 4.407 ; 4.407 ; Rise       ; clock                            ;
;  dbg_dt_saida[19]               ; clock                            ; 4.861 ; 4.861 ; Rise       ; clock                            ;
;  dbg_dt_saida[20]               ; clock                            ; 4.714 ; 4.714 ; Rise       ; clock                            ;
;  dbg_dt_saida[21]               ; clock                            ; 5.209 ; 5.209 ; Rise       ; clock                            ;
;  dbg_dt_saida[22]               ; clock                            ; 4.265 ; 4.265 ; Rise       ; clock                            ;
;  dbg_dt_saida[23]               ; clock                            ; 4.373 ; 4.373 ; Rise       ; clock                            ;
;  dbg_dt_saida[24]               ; clock                            ; 5.078 ; 5.078 ; Rise       ; clock                            ;
;  dbg_dt_saida[25]               ; clock                            ; 5.178 ; 5.178 ; Rise       ; clock                            ;
;  dbg_dt_saida[26]               ; clock                            ; 5.085 ; 5.085 ; Rise       ; clock                            ;
;  dbg_dt_saida[27]               ; clock                            ; 5.521 ; 5.521 ; Rise       ; clock                            ;
;  dbg_dt_saida[28]               ; clock                            ; 4.116 ; 4.116 ; Rise       ; clock                            ;
;  dbg_dt_saida[29]               ; clock                            ; 4.618 ; 4.618 ; Rise       ; clock                            ;
;  dbg_dt_saida[30]               ; clock                            ; 4.706 ; 4.706 ; Rise       ; clock                            ;
;  dbg_dt_saida[31]               ; clock                            ; 4.329 ; 4.329 ; Rise       ; clock                            ;
; dbg_entradaPC[*]                ; clock                            ; 4.010 ; 4.010 ; Rise       ; clock                            ;
;  dbg_entradaPC[0]               ; clock                            ; 4.513 ; 4.513 ; Rise       ; clock                            ;
;  dbg_entradaPC[1]               ; clock                            ; 5.097 ; 5.097 ; Rise       ; clock                            ;
;  dbg_entradaPC[2]               ; clock                            ; 4.986 ; 4.986 ; Rise       ; clock                            ;
;  dbg_entradaPC[3]               ; clock                            ; 4.642 ; 4.642 ; Rise       ; clock                            ;
;  dbg_entradaPC[4]               ; clock                            ; 4.965 ; 4.965 ; Rise       ; clock                            ;
;  dbg_entradaPC[5]               ; clock                            ; 4.512 ; 4.512 ; Rise       ; clock                            ;
;  dbg_entradaPC[6]               ; clock                            ; 4.217 ; 4.217 ; Rise       ; clock                            ;
;  dbg_entradaPC[7]               ; clock                            ; 4.612 ; 4.612 ; Rise       ; clock                            ;
;  dbg_entradaPC[8]               ; clock                            ; 4.616 ; 4.616 ; Rise       ; clock                            ;
;  dbg_entradaPC[9]               ; clock                            ; 4.683 ; 4.683 ; Rise       ; clock                            ;
;  dbg_entradaPC[10]              ; clock                            ; 4.010 ; 4.010 ; Rise       ; clock                            ;
;  dbg_entradaPC[11]              ; clock                            ; 4.652 ; 4.652 ; Rise       ; clock                            ;
;  dbg_entradaPC[12]              ; clock                            ; 4.084 ; 4.084 ; Rise       ; clock                            ;
;  dbg_entradaPC[13]              ; clock                            ; 4.684 ; 4.684 ; Rise       ; clock                            ;
;  dbg_entradaPC[14]              ; clock                            ; 4.567 ; 4.567 ; Rise       ; clock                            ;
;  dbg_entradaPC[15]              ; clock                            ; 4.950 ; 4.950 ; Rise       ; clock                            ;
;  dbg_entradaPC[16]              ; clock                            ; 4.760 ; 4.760 ; Rise       ; clock                            ;
;  dbg_entradaPC[17]              ; clock                            ; 4.834 ; 4.834 ; Rise       ; clock                            ;
;  dbg_entradaPC[18]              ; clock                            ; 4.380 ; 4.380 ; Rise       ; clock                            ;
;  dbg_entradaPC[19]              ; clock                            ; 5.078 ; 5.078 ; Rise       ; clock                            ;
;  dbg_entradaPC[20]              ; clock                            ; 4.562 ; 4.562 ; Rise       ; clock                            ;
;  dbg_entradaPC[21]              ; clock                            ; 4.796 ; 4.796 ; Rise       ; clock                            ;
;  dbg_entradaPC[22]              ; clock                            ; 4.552 ; 4.552 ; Rise       ; clock                            ;
;  dbg_entradaPC[23]              ; clock                            ; 4.519 ; 4.519 ; Rise       ; clock                            ;
;  dbg_entradaPC[24]              ; clock                            ; 5.390 ; 5.390 ; Rise       ; clock                            ;
;  dbg_entradaPC[25]              ; clock                            ; 5.428 ; 5.428 ; Rise       ; clock                            ;
;  dbg_entradaPC[26]              ; clock                            ; 4.852 ; 4.852 ; Rise       ; clock                            ;
;  dbg_entradaPC[27]              ; clock                            ; 4.702 ; 4.702 ; Rise       ; clock                            ;
;  dbg_entradaPC[28]              ; clock                            ; 4.316 ; 4.316 ; Rise       ; clock                            ;
;  dbg_entradaPC[29]              ; clock                            ; 4.352 ; 4.352 ; Rise       ; clock                            ;
;  dbg_entradaPC[30]              ; clock                            ; 5.159 ; 5.159 ; Rise       ; clock                            ;
;  dbg_entradaPC[31]              ; clock                            ; 4.940 ; 4.940 ; Rise       ; clock                            ;
; dbg_regRd_Mux[*]                ; clock                            ; 4.460 ; 4.460 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[0]               ; clock                            ; 4.460 ; 4.460 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[1]               ; clock                            ; 4.566 ; 4.566 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[2]               ; clock                            ; 4.967 ; 4.967 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[3]               ; clock                            ; 4.977 ; 4.977 ; Rise       ; clock                            ;
;  dbg_regRd_Mux[4]               ; clock                            ; 4.467 ; 4.467 ; Rise       ; clock                            ;
+---------------------------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+------------+---------------------+-------+----+----+-------+
; Input Port ; Output Port         ; RR    ; RF ; FR ; FF    ;
+------------+---------------------+-------+----+----+-------+
; i_in[0]    ; dbg_instruction[0]  ; 4.848 ;    ;    ; 4.848 ;
; i_in[1]    ; dbg_instruction[1]  ; 4.791 ;    ;    ; 4.791 ;
; i_in[2]    ; dbg_instruction[2]  ; 9.200 ;    ;    ; 9.200 ;
; i_in[3]    ; dbg_instruction[3]  ; 8.036 ;    ;    ; 8.036 ;
; i_in[4]    ; dbg_instruction[4]  ; 8.928 ;    ;    ; 8.928 ;
; i_in[5]    ; dbg_instruction[5]  ; 9.286 ;    ;    ; 9.286 ;
; i_in[6]    ; dbg_instruction[6]  ; 7.996 ;    ;    ; 7.996 ;
; i_in[7]    ; dbg_instruction[7]  ; 8.831 ;    ;    ; 8.831 ;
; i_in[8]    ; dbg_instruction[8]  ; 8.683 ;    ;    ; 8.683 ;
; i_in[9]    ; dbg_instruction[9]  ; 8.682 ;    ;    ; 8.682 ;
; i_in[10]   ; dbg_instruction[10] ; 9.121 ;    ;    ; 9.121 ;
; i_in[11]   ; dbg_instruction[11] ; 9.066 ;    ;    ; 9.066 ;
; i_in[12]   ; dbg_instruction[12] ; 9.046 ;    ;    ; 9.046 ;
; i_in[13]   ; dbg_instruction[13] ; 8.739 ;    ;    ; 8.739 ;
; i_in[14]   ; dbg_instruction[14] ; 9.240 ;    ;    ; 9.240 ;
; i_in[15]   ; dbg_instruction[15] ; 7.919 ;    ;    ; 7.919 ;
; i_in[16]   ; dbg_instruction[16] ; 8.818 ;    ;    ; 8.818 ;
; i_in[17]   ; dbg_instruction[17] ; 9.111 ;    ;    ; 9.111 ;
; i_in[18]   ; dbg_instruction[18] ; 8.744 ;    ;    ; 8.744 ;
; i_in[19]   ; dbg_instruction[19] ; 8.774 ;    ;    ; 8.774 ;
; i_in[20]   ; dbg_instruction[20] ; 8.872 ;    ;    ; 8.872 ;
; i_in[21]   ; dbg_instruction[21] ; 9.071 ;    ;    ; 9.071 ;
; i_in[22]   ; dbg_instruction[22] ; 8.750 ;    ;    ; 8.750 ;
; i_in[23]   ; dbg_instruction[23] ; 8.727 ;    ;    ; 8.727 ;
; i_in[24]   ; dbg_instruction[24] ; 8.833 ;    ;    ; 8.833 ;
; i_in[25]   ; dbg_instruction[25] ; 8.764 ;    ;    ; 8.764 ;
; i_in[26]   ; dbg_instruction[26] ; 8.016 ;    ;    ; 8.016 ;
; i_in[27]   ; dbg_instruction[27] ; 8.748 ;    ;    ; 8.748 ;
; i_in[28]   ; dbg_instruction[28] ; 8.646 ;    ;    ; 8.646 ;
; i_in[29]   ; dbg_instruction[29] ; 8.678 ;    ;    ; 8.678 ;
; i_in[30]   ; dbg_instruction[30] ; 9.178 ;    ;    ; 9.178 ;
; i_in[31]   ; dbg_instruction[31] ; 9.201 ;    ;    ; 9.201 ;
+------------+---------------------+-------+----+----+-------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------------+-------+----+----+-------+
; Input Port ; Output Port         ; RR    ; RF ; FR ; FF    ;
+------------+---------------------+-------+----+----+-------+
; i_in[0]    ; dbg_instruction[0]  ; 2.598 ;    ;    ; 2.598 ;
; i_in[1]    ; dbg_instruction[1]  ; 2.560 ;    ;    ; 2.560 ;
; i_in[2]    ; dbg_instruction[2]  ; 5.232 ;    ;    ; 5.232 ;
; i_in[3]    ; dbg_instruction[3]  ; 4.666 ;    ;    ; 4.666 ;
; i_in[4]    ; dbg_instruction[4]  ; 5.081 ;    ;    ; 5.081 ;
; i_in[5]    ; dbg_instruction[5]  ; 5.297 ;    ;    ; 5.297 ;
; i_in[6]    ; dbg_instruction[6]  ; 4.642 ;    ;    ; 4.642 ;
; i_in[7]    ; dbg_instruction[7]  ; 5.048 ;    ;    ; 5.048 ;
; i_in[8]    ; dbg_instruction[8]  ; 4.970 ;    ;    ; 4.970 ;
; i_in[9]    ; dbg_instruction[9]  ; 4.968 ;    ;    ; 4.968 ;
; i_in[10]   ; dbg_instruction[10] ; 5.179 ;    ;    ; 5.179 ;
; i_in[11]   ; dbg_instruction[11] ; 5.181 ;    ;    ; 5.181 ;
; i_in[12]   ; dbg_instruction[12] ; 5.155 ;    ;    ; 5.155 ;
; i_in[13]   ; dbg_instruction[13] ; 5.003 ;    ;    ; 5.003 ;
; i_in[14]   ; dbg_instruction[14] ; 5.272 ;    ;    ; 5.272 ;
; i_in[15]   ; dbg_instruction[15] ; 4.570 ;    ;    ; 4.570 ;
; i_in[16]   ; dbg_instruction[16] ; 5.012 ;    ;    ; 5.012 ;
; i_in[17]   ; dbg_instruction[17] ; 5.196 ;    ;    ; 5.196 ;
; i_in[18]   ; dbg_instruction[18] ; 5.022 ;    ;    ; 5.022 ;
; i_in[19]   ; dbg_instruction[19] ; 5.012 ;    ;    ; 5.012 ;
; i_in[20]   ; dbg_instruction[20] ; 5.036 ;    ;    ; 5.036 ;
; i_in[21]   ; dbg_instruction[21] ; 5.156 ;    ;    ; 5.156 ;
; i_in[22]   ; dbg_instruction[22] ; 5.013 ;    ;    ; 5.013 ;
; i_in[23]   ; dbg_instruction[23] ; 4.992 ;    ;    ; 4.992 ;
; i_in[24]   ; dbg_instruction[24] ; 5.024 ;    ;    ; 5.024 ;
; i_in[25]   ; dbg_instruction[25] ; 5.032 ;    ;    ; 5.032 ;
; i_in[26]   ; dbg_instruction[26] ; 4.646 ;    ;    ; 4.646 ;
; i_in[27]   ; dbg_instruction[27] ; 5.011 ;    ;    ; 5.011 ;
; i_in[28]   ; dbg_instruction[28] ; 4.940 ;    ;    ; 4.940 ;
; i_in[29]   ; dbg_instruction[29] ; 4.971 ;    ;    ; 4.971 ;
; i_in[30]   ; dbg_instruction[30] ; 5.239 ;    ;    ; 5.239 ;
; i_in[31]   ; dbg_instruction[31] ; 5.234 ;    ;    ; 5.234 ;
+------------+---------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clock                            ; clock                            ; 15273    ; 0        ; 0        ; 0        ;
; Controle:Control|currentState.S0 ; clock                            ; 6405     ; 3111     ; 0        ; 0        ;
; clock                            ; Controle:Control|currentState.S0 ; 29652    ; 0        ; 29652    ; 0        ;
; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 11628    ; 6120     ; 11628    ; 6120     ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clock                            ; clock                            ; 15273    ; 0        ; 0        ; 0        ;
; Controle:Control|currentState.S0 ; clock                            ; 6405     ; 3111     ; 0        ; 0        ;
; clock                            ; Controle:Control|currentState.S0 ; 29652    ; 0        ; 29652    ; 0        ;
; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 11628    ; 6120     ; 11628    ; 6120     ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 97    ; 97   ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 181   ; 181  ;
; Unconstrained Output Port Paths ; 4757  ; 4757 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 16 20:55:05 2019
Info: Command: quartus_sta mips -c Datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Controle:Control|currentState.S0 Controle:Control|currentState.S0
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ULAUnit|ula_1|Multiplexer|S[31]~1  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[0]~64  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[10]~87  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[10]~87  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[10]~88  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[11]~89  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[11]~90  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[11]~90  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[12]~91  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[12]~91  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[12]~92  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[13]~93  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[13]~94  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[13]~94  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[14]~95  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[14]~95  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[14]~96  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[15]~97  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[15]~98  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[15]~98  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[16]~100  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[16]~99  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[16]~99  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[17]~101  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[17]~102  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[17]~102  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[18]~103  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[18]~103  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[18]~104  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[19]~105  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[19]~106  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[19]~106  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[1]~66  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[1]~67  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[1]~67  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[1]~68  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[20]~107  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[20]~108  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[20]~108  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[21]~109  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[21]~110  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[21]~110  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[22]~111  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[22]~112  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[22]~112  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[23]~113  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[23]~114  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[23]~114  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[24]~115  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[24]~116  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[24]~116  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[25]~117  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[25]~118  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[25]~118  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[26]~119  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[26]~120  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[26]~120  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[27]~121  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[27]~122  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[27]~122  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[28]~123  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[28]~123  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[28]~124  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[29]~125  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[29]~126  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[29]~126  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[2]~71  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[2]~71  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[2]~72  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[30]~127  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[30]~128  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[30]~128  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[3]~73  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[3]~73  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[3]~74  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[4]~75  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[4]~75  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[4]~76  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[5]~77  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[5]~78  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[5]~78  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[6]~79  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[6]~79  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[6]~80  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[7]~81  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[7]~82  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[7]~82  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[8]~83  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[8]~83  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[8]~84  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[9]~85  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[9]~86  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[9]~86  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~10  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~10  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~12  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~12  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~14  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~14  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~16  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~16  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~18  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~18  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~20  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~20  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~22  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~22  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~24  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~24  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~26  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~26  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~28  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~28  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~30  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~30  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~32  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~32  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~34  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~34  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~36  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~36  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~38  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~38  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~40  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~40  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~42  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~42  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~44  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~44  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~46  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~46  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~48  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~48  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~4  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~50  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~50  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~52  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~52  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~54  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~54  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~56  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~56  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~58  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~58  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~60  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~60  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~62  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~62  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~6  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~6  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~8  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~8  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~10  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~10  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~12  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~12  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~14  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~14  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~16  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~16  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~18  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~18  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~20  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~20  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~22  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~22  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~24  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~24  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~26  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~26  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~28  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~28  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~30  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~30  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~32  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~32  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~34  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~34  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~36  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~36  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~38  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~38  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~40  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~40  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~42  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~42  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~44  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~44  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~46  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~46  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~48  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~48  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~4  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~50  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~50  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~52  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~52  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~54  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~54  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~56  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~56  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~58  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~58  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~60  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~60  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~62  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~62  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~6  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~6  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~8  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~8  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.567      -518.016 clock 
    Info (332119):   -15.766      -466.277 Controle:Control|currentState.S0 
Info (332146): Worst-case hold slack is -12.036
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.036      -360.062 Controle:Control|currentState.S0 
    Info (332119):    -1.645       -15.265 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -7.934
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.934     -3830.646 Controle:Control|currentState.S0 
    Info (332119):    -1.380      -139.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ULAUnit|ula_1|Multiplexer|S[31]~1  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[0]~64  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[10]~87  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[10]~87  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[10]~88  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[11]~89  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[11]~90  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[11]~90  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[12]~91  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[12]~91  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[12]~92  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[13]~93  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[13]~94  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[13]~94  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[14]~95  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[14]~95  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[14]~96  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[15]~97  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[15]~98  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[15]~98  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[16]~100  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[16]~99  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[16]~99  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[17]~101  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[17]~102  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[17]~102  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[18]~103  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[18]~103  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[18]~104  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[19]~105  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[19]~106  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[19]~106  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[1]~66  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[1]~67  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[1]~67  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[1]~68  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[20]~107  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[20]~108  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[20]~108  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[21]~109  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[21]~110  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[21]~110  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[22]~111  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[22]~112  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[22]~112  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[23]~113  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[23]~114  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[23]~114  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[24]~115  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[24]~116  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[24]~116  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[25]~117  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[25]~118  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[25]~118  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[26]~119  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[26]~120  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[26]~120  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[27]~121  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[27]~122  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[27]~122  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[28]~123  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[28]~123  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[28]~124  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[29]~125  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[29]~126  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[29]~126  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[2]~71  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[2]~71  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[2]~72  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[30]~127  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[30]~128  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[30]~128  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[3]~73  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[3]~73  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[3]~74  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[4]~75  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[4]~75  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[4]~76  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[5]~77  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[5]~78  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[5]~78  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[6]~79  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[6]~79  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[6]~80  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[7]~81  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[7]~82  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[7]~82  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[8]~83  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[8]~83  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[8]~84  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[9]~85  from: datac  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[9]~86  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Result[9]~86  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~10  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~10  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~12  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~12  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~14  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~14  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~16  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~16  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~18  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~18  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~20  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~20  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~22  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~22  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~24  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~24  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~26  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~26  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~28  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~28  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~30  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~30  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~32  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~32  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~34  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~34  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~36  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~36  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~38  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~38  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~40  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~40  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~42  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~42  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~44  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~44  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~46  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~46  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~48  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~48  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~4  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~50  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~50  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~52  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~52  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~54  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~54  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~56  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~56  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~58  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~58  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~60  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~60  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~62  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~62  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~6  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~6  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~8  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add0~8  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~10  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~10  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~12  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~12  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~14  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~14  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~16  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~16  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~18  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~18  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~20  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~20  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~22  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~22  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~24  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~24  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~26  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~26  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~28  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~28  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~30  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~30  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~32  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~32  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~34  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~34  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~36  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~36  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~38  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~38  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~40  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~40  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~42  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~42  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~44  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~44  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~46  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~46  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~48  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~48  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~4  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~50  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~50  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~52  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~52  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~54  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~54  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~56  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~56  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~58  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~58  from: datab  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~60  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~60  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~62  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~62  from: datad  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~6  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~6  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~8  from: cin  to: combout
    Info (332098): Cell: ULAUnit|ula_1|Somador|Add1~8  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.027
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.027      -213.814 clock 
    Info (332119):    -6.793      -198.074 Controle:Control|currentState.S0 
Info (332146): Worst-case hold slack is -5.724
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.724      -171.403 Controle:Control|currentState.S0 
    Info (332119):    -0.954       -22.139 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.298     -1367.212 Controle:Control|currentState.S0 
    Info (332119):    -1.380      -139.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Sat Nov 16 20:55:07 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


