// tinyalu_dut/vhdl/single_cycle_add_and_xor.vhd
// tinyalu_dut/vhdl/three_cycle_mult.vhd
// tinyalu_dut/vhdl/tinyalu.vhd

tinyalu_dut/verilog/tinyalu.sv
