clk 1 bit bool
rst 1 bit sc_logic
vec_rsc_0_0_adra 7 bit_vector sc_lv
vec_rsc_0_0_da 64 bit_vector sc_lv
vec_rsc_0_0_wea 1 bit sc_logic
vec_rsc_0_0_qa 64 bit_vector sc_lv
vec_rsc_triosy_0_0_lz 1 bit sc_logic
vec_rsc_0_1_adra 7 bit_vector sc_lv
vec_rsc_0_1_da 64 bit_vector sc_lv
vec_rsc_0_1_wea 1 bit sc_logic
vec_rsc_0_1_qa 64 bit_vector sc_lv
vec_rsc_triosy_0_1_lz 1 bit sc_logic
vec_rsc_0_2_adra 7 bit_vector sc_lv
vec_rsc_0_2_da 64 bit_vector sc_lv
vec_rsc_0_2_wea 1 bit sc_logic
vec_rsc_0_2_qa 64 bit_vector sc_lv
vec_rsc_triosy_0_2_lz 1 bit sc_logic
vec_rsc_0_3_adra 7 bit_vector sc_lv
vec_rsc_0_3_da 64 bit_vector sc_lv
vec_rsc_0_3_wea 1 bit sc_logic
vec_rsc_0_3_qa 64 bit_vector sc_lv
vec_rsc_triosy_0_3_lz 1 bit sc_logic
vec_rsc_0_4_adra 7 bit_vector sc_lv
vec_rsc_0_4_da 64 bit_vector sc_lv
vec_rsc_0_4_wea 1 bit sc_logic
vec_rsc_0_4_qa 64 bit_vector sc_lv
vec_rsc_triosy_0_4_lz 1 bit sc_logic
vec_rsc_0_5_adra 7 bit_vector sc_lv
vec_rsc_0_5_da 64 bit_vector sc_lv
vec_rsc_0_5_wea 1 bit sc_logic
vec_rsc_0_5_qa 64 bit_vector sc_lv
vec_rsc_triosy_0_5_lz 1 bit sc_logic
vec_rsc_0_6_adra 7 bit_vector sc_lv
vec_rsc_0_6_da 64 bit_vector sc_lv
vec_rsc_0_6_wea 1 bit sc_logic
vec_rsc_0_6_qa 64 bit_vector sc_lv
vec_rsc_triosy_0_6_lz 1 bit sc_logic
vec_rsc_0_7_adra 7 bit_vector sc_lv
vec_rsc_0_7_da 64 bit_vector sc_lv
vec_rsc_0_7_wea 1 bit sc_logic
vec_rsc_0_7_qa 64 bit_vector sc_lv
vec_rsc_triosy_0_7_lz 1 bit sc_logic
p_rsc_dat 64 bit_vector sc_lv
p_rsc_triosy_lz 1 bit sc_logic
r_rsc_dat 64 bit_vector sc_lv
r_rsc_triosy_lz 1 bit sc_logic
