TimeQuest Timing Analyzer report for VERILOG_PPU_MY
Fri Jun 27 16:57:07 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]~1'
 13. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'
 14. Slow Model Setup: 'inst2|altpll_component|pll|clk[1]'
 15. Slow Model Setup: 'inst2|altpll_component|pll|clk[1]~1'
 16. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'
 17. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]~1'
 18. Slow Model Hold: 'inst2|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'inst2|altpll_component|pll|clk[1]~1'
 20. Slow Model Minimum Pulse Width: 'MCLK'
 21. Slow Model Minimum Pulse Width: 'MCLKPAL'
 22. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'
 23. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 24. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'
 25. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]~1'
 40. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'
 41. Fast Model Setup: 'inst2|altpll_component|pll|clk[1]'
 42. Fast Model Setup: 'inst2|altpll_component|pll|clk[1]~1'
 43. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'
 44. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]~1'
 45. Fast Model Hold: 'inst2|altpll_component|pll|clk[1]'
 46. Fast Model Hold: 'inst2|altpll_component|pll|clk[1]~1'
 47. Fast Model Minimum Pulse Width: 'MCLK'
 48. Fast Model Minimum Pulse Width: 'MCLKPAL'
 49. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'
 50. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 51. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'
 52. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Output Enable Times
 58. Minimum Output Enable Times
 59. Output Disable Times
 60. Minimum Output Disable Times
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages
 72. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; VERILOG_PPU_MY                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------+
; SDC File List                                          ;
+--------------------+--------+--------------------------+
; SDC File Path      ; Status ; Read at                  ;
+--------------------+--------+--------------------------+
; VERILOG_PPU_MY.sdc ; OK     ; Fri Jun 27 16:57:06 2025 ;
+--------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                    ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                              ; Targets                               ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+
; inst2|altpll_component|pll|clk[0]   ; Generated ; 23.280 ; 42.96 MHz ; 0.000 ; 11.640 ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; MCLK    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
; inst2|altpll_component|pll|clk[0]~1 ; Generated ; 18.796 ; 53.2 MHz  ; 0.000 ; 9.398  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; MCLKPAL ; inst2|altpll_component|pll|inclk[1] ; { inst2|altpll_component|pll|clk[0] } ;
; inst2|altpll_component|pll|clk[1]   ; Generated ; 46.561 ; 21.48 MHz ; 0.000 ; 23.280 ; 50.00      ; 2         ; 3           ;       ;        ;           ;            ; false    ; MCLK    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[1] } ;
; inst2|altpll_component|pll|clk[1]~1 ; Generated ; 37.592 ; 26.6 MHz  ; 0.000 ; 18.796 ; 50.00      ; 2         ; 3           ;       ;        ;           ;            ; false    ; MCLKPAL ; inst2|altpll_component|pll|inclk[1] ; { inst2|altpll_component|pll|clk[1] } ;
; MCLK                                ; Base      ; 69.842 ; 14.32 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { MCLK }                              ;
; MCLKPAL                             ; Base      ; 56.388 ; 17.73 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                     ; { MCLKPAL }                           ;
+-------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+-------------------------------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                    ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                  ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
; 87.4 MHz   ; 87.4 MHz        ; inst2|altpll_component|pll|clk[0]   ;                                                       ;
; 87.4 MHz   ; 87.4 MHz        ; inst2|altpll_component|pll|clk[0]~1 ;                                                       ;
; 489.0 MHz  ; 402.41 MHz      ; inst2|altpll_component|pll|clk[1]   ; limit due to high minimum pulse width violation (tch) ;
; 489.24 MHz ; 402.58 MHz      ; inst2|altpll_component|pll|clk[1]~1 ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0]~1 ; -4.621 ; -3584.906     ;
; inst2|altpll_component|pll|clk[0]   ; -4.614 ; -3578.664     ;
; inst2|altpll_component|pll|clk[1]   ; -1.242 ; -6.500        ;
; inst2|altpll_component|pll|clk[1]~1 ; -1.242 ; -6.500        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0]   ; 0.499 ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 0.499 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 0.755 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 0.755 ; 0.000         ;
+-------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; MCLK                                ; 5.000  ; 0.000         ;
; MCLKPAL                             ; 5.000  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 6.331  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]   ; 8.573  ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 17.554 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 22.038 ; 0.000         ;
+-------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                                                  ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                                                                                ; Launch Clock                      ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; -4.621 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.105      ; 4.681      ;
; -4.541 ; RP2C02:inst|PCLK_N2 ; inst23[1]                                                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 4.603      ;
; -4.521 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 4.570      ;
; -4.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.003     ; 4.513      ;
; -4.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.003     ; 4.513      ;
; -4.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.003     ; 4.513      ;
; -4.420 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[6]                                                                                               ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.009      ; 4.470      ;
; -4.420 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[7]                                                                                               ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.009      ; 4.470      ;
; -4.391 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.464      ;
; -4.391 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.464      ;
; -4.390 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.463      ;
; -4.389 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.462      ;
; -4.388 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.461      ;
; -4.386 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.459      ;
; -4.384 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.457      ;
; -4.384 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 4.457      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[0]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.421      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.421      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[3]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.421      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[4]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.421      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.421      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[6]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.421      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.421      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[1]                                                                                                     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.001     ; 4.421      ;
; -4.344 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                                                                                                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 4.398      ;
; -4.344 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[1]                                                                                                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 4.398      ;
; -4.343 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.105      ; 4.403      ;
; -4.332 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.406      ;
; -4.332 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.406      ;
; -4.332 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.406      ;
; -4.332 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.406      ;
; -4.332 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.406      ;
; -4.332 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.406      ;
; -4.332 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.406      ;
; -4.332 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.033      ; 4.406      ;
; -4.327 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.380      ;
; -4.327 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.380      ;
; -4.327 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.380      ;
; -4.327 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.380      ;
; -4.323 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.378      ;
; -4.323 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.378      ;
; -4.323 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.378      ;
; -4.323 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.378      ;
; -4.323 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.378      ;
; -4.323 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.378      ;
; -4.323 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.378      ;
; -4.323 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 4.378      ;
; -4.320 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 4.373      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.360      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.360      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.360      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.360      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.360      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.360      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.360      ;
; -4.317 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.002      ; 4.360      ;
; -4.315 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.017      ; 4.373      ;
; -4.314 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.017      ; 4.372      ;
; -4.312 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.017      ; 4.370      ;
; -4.281 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.341      ;
; -4.276 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.029      ; 4.346      ;
; -4.273 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.009      ; 4.323      ;
; -4.273 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.009      ; 4.323      ;
; -4.272 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.029      ; 4.342      ;
; -4.272 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.034      ; 4.347      ;
; -4.272 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.034      ; 4.347      ;
; -4.272 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.034      ; 4.347      ;
; -4.272 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.034      ; 4.347      ;
; -4.272 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.034      ; 4.347      ;
; -4.272 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.034      ; 4.347      ;
; -4.272 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.034      ; 4.347      ;
; -4.272 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.034      ; 4.347      ;
; -4.268 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.031      ; 4.340      ;
; -4.268 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.031      ; 4.340      ;
; -4.268 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.031      ; 4.340      ;
; -4.268 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.031      ; 4.340      ;
; -4.268 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.031      ; 4.340      ;
; -4.268 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.031      ; 4.340      ;
; -4.268 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.031      ; 4.340      ;
; -4.268 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.031      ; 4.340      ;
; -4.263 ; RP2C02:inst|PCLK_P3 ; inst23[1]                                                                                                                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 4.325      ;
; -4.261 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.022      ; 4.324      ;
; -4.260 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 4.296      ;
; -4.260 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 4.296      ;
; -4.260 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 4.296      ;
; -4.260 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 4.296      ;
; -4.260 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                                                                                                 ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 4.296      ;
; -4.260 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                                                                                                  ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.005     ; 4.296      ;
; -4.243 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 4.292      ;
; -4.232 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.298      ;
; -4.232 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.298      ;
; -4.232 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.298      ;
; -4.232 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.298      ;
; -4.232 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.298      ;
; -4.232 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.298      ;
; -4.232 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.298      ;
; -4.232 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.025      ; 4.298      ;
; -4.222 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.105      ; 4.282      ;
; -4.213 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN4[2]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.273      ;
; -4.213 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN4[1]                                                                                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 4.273      ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                                                                                ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -4.614 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.105      ; 4.681      ;
; -4.534 ; RP2C02:inst|PCLK_N2 ; inst23[1]                                                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.021      ; 4.603      ;
; -4.514 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.008      ; 4.570      ;
; -4.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.003     ; 4.513      ;
; -4.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.003     ; 4.513      ;
; -4.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.003     ; 4.513      ;
; -4.413 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[6]                                                                                               ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.009      ; 4.470      ;
; -4.413 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[7]                                                                                               ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.009      ; 4.470      ;
; -4.384 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.464      ;
; -4.384 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.464      ;
; -4.383 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.463      ;
; -4.382 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.462      ;
; -4.381 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.461      ;
; -4.379 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.459      ;
; -4.377 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.457      ;
; -4.377 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 4.457      ;
; -4.374 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[0]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.421      ;
; -4.374 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.421      ;
; -4.374 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[3]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.421      ;
; -4.374 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[4]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.421      ;
; -4.374 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.421      ;
; -4.374 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[6]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.421      ;
; -4.374 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.421      ;
; -4.374 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[1]                                                                                                     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.001     ; 4.421      ;
; -4.337 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                                                                                                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 4.398      ;
; -4.337 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[1]                                                                                                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 4.398      ;
; -4.336 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.105      ; 4.403      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.406      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.406      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.406      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.406      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.406      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.406      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.406      ;
; -4.325 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.033      ; 4.406      ;
; -4.320 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.380      ;
; -4.320 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.380      ;
; -4.320 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.380      ;
; -4.320 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.380      ;
; -4.316 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.378      ;
; -4.316 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.378      ;
; -4.316 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.378      ;
; -4.316 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.378      ;
; -4.316 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.378      ;
; -4.316 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.378      ;
; -4.316 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.378      ;
; -4.316 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 4.378      ;
; -4.313 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 4.373      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.002      ; 4.360      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.002      ; 4.360      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.002      ; 4.360      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.002      ; 4.360      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.002      ; 4.360      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.002      ; 4.360      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.002      ; 4.360      ;
; -4.310 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.002      ; 4.360      ;
; -4.308 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.017      ; 4.373      ;
; -4.307 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.017      ; 4.372      ;
; -4.305 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.017      ; 4.370      ;
; -4.274 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 4.341      ;
; -4.270 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.009      ; 4.323      ;
; -4.270 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.009      ; 4.323      ;
; -4.269 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.029      ; 4.346      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.029      ; 4.342      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.034      ; 4.347      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.034      ; 4.347      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.034      ; 4.347      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.034      ; 4.347      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.034      ; 4.347      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.034      ; 4.347      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.034      ; 4.347      ;
; -4.265 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.034      ; 4.347      ;
; -4.261 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.031      ; 4.340      ;
; -4.261 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.031      ; 4.340      ;
; -4.261 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.031      ; 4.340      ;
; -4.261 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.031      ; 4.340      ;
; -4.261 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.031      ; 4.340      ;
; -4.261 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.031      ; 4.340      ;
; -4.261 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.031      ; 4.340      ;
; -4.261 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.031      ; 4.340      ;
; -4.256 ; RP2C02:inst|PCLK_P3 ; inst23[1]                                                                                                                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.021      ; 4.325      ;
; -4.254 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.022      ; 4.324      ;
; -4.253 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.005     ; 4.296      ;
; -4.253 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.005     ; 4.296      ;
; -4.253 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.005     ; 4.296      ;
; -4.253 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.005     ; 4.296      ;
; -4.253 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                                                                                                 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.005     ; 4.296      ;
; -4.253 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                                                                                                  ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.005     ; 4.296      ;
; -4.236 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0]                                                                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.008      ; 4.292      ;
; -4.225 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.298      ;
; -4.225 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[1]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.298      ;
; -4.225 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[2]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.298      ;
; -4.225 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.298      ;
; -4.225 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.298      ;
; -4.225 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.298      ;
; -4.225 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[6]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.298      ;
; -4.225 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[7]                                                                            ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.025      ; 4.298      ;
; -4.219 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.105      ; 4.282      ;
; -4.210 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN4[2]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.019      ; 4.273      ;
; -4.210 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN4[1]                                                                                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.019      ; 4.273      ;
+--------+---------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.242 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.283      ;
; -1.161 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.202      ;
; -1.035 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.076      ;
; -1.021 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.062      ;
; -1.021 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.062      ;
; -1.020 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.061      ;
; -1.020 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 1.061      ;
; 22.258 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 23.280       ; 0.000      ; 1.062      ;
; 45.318 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.283      ;
; 45.399 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.202      ;
; 45.525 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.076      ;
; 45.539 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.062      ;
; 45.540 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.061      ;
; 45.540 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 1.061      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.242 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.283      ;
; -1.161 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.202      ;
; -1.035 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.076      ;
; -1.021 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.062      ;
; -1.021 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.062      ;
; -1.020 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.061      ;
; -1.020 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 1.061      ;
; 17.774 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 18.796       ; 0.000      ; 1.062      ;
; 36.349 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.283      ;
; 36.430 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.202      ;
; 36.556 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.076      ;
; 36.570 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.062      ;
; 36.571 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.061      ;
; 36.571 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 1.061      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1          ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2          ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                    ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                     ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                         ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                               ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC              ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF       ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.732 ; RP2C02:inst|OAM:MOD_OAM|W4Q1                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.038      ;
; 0.734 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[1]                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[2]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[6]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|EMP_G               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[3]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[3]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP1           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q1 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q4 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q5 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|O_HPOS          ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[0]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[4]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[4]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_OUT         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|EN    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|EN    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR0[0]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[4]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[1]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[4]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]      ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PICT1           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[0]                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[1]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR              ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|CLPB_LATCH                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[7]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]                           ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[4]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[4]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[3]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q4 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[0]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[1]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGCLIP              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[5]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|EN    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[1]                  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[1]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; RP2C02:inst|OAM:MOD_OAM|OB[3]                                 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[3]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[0]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[0]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[3]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[3]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR1                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|I_OAM2          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OAM:MOD_OAM|OB[2]                                 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[2]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT        ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[2]      ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[3]   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[1]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[6]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[3]      ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[4]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[5]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.051      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; RP2C02:inst|OAM:MOD_OAM|W4FF                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1          ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2          ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                        ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                    ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                     ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                         ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                               ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC              ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF       ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.732 ; RP2C02:inst|OAM:MOD_OAM|W4Q1                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.038      ;
; 0.734 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[1]                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[2]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[6]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|EMP_G               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[3]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[3]          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP1           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q1 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q4 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q5 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|O_HPOS          ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[0]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[4]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[4]          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_OUT         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[1]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|EN    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|EN    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR0[0]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[4]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[1]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[1]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[4]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]      ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF       ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PICT1           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NVIS_IN         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[0]                     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[1]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR              ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|CLPB_LATCH                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[7]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]                           ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[4]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[4]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[3]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q4 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[0]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[0]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[1]              ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGCLIP              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[5]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|EN    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[1]                  ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[1]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; RP2C02:inst|OAM:MOD_OAM|OB[3]                                 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[3]                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[3]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[0]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[0]   ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[0]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[3]                     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[3]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR1                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[0]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN        ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|I_OAM2          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                  ; RP2C02:inst|OAM:MOD_OAM|W4Q4                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OAM:MOD_OAM|OB[2]                                 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[2]                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT        ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR              ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[2]      ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[3]   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[1]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[1]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[2]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[2]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[6]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[3]      ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[4]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[5]      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[6]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                      ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 1.051      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[1]'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.755  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.755  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.755  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.755  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.756  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.062      ;
; 0.756  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.062      ;
; 0.756  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.062      ;
; 0.770  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.770  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.896  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.202      ;
; 0.896  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.202      ;
; 0.977  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.283      ;
; 0.977  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.283      ;
; 24.037 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; -23.281      ; 0.000      ; 1.062      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.755  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.061      ;
; 0.755  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.061      ;
; 0.755  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.061      ;
; 0.755  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.061      ;
; 0.756  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.062      ;
; 0.756  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.062      ;
; 0.756  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.062      ;
; 0.770  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.076      ;
; 0.770  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.076      ;
; 0.896  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.202      ;
; 0.896  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.202      ;
; 0.977  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.283      ;
; 0.977  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 1.283      ;
; 19.552 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; -18.796      ; 0.000      ; 1.062      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MCLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; MCLK|combout                        ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; MCLK|combout                        ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 66.901 ; 69.842       ; 2.941          ; Port Rate        ; MCLK  ; Rise       ; MCLK                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MCLKPAL'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 53.447 ; 56.388       ; 2.941          ; Port Rate        ; MCLKPAL ; Rise       ; MCLKPAL                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 6.331 ; 9.398        ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 6.331 ; 9.398        ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 8.573 ; 11.640       ; 3.067          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 8.573 ; 11.640       ; 3.067          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.554 ; 18.796       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 17.554 ; 18.796       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.038 ; 23.280       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.038 ; 23.280       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.039 ; 23.281       ; 1.242          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.039 ; 23.281       ; 1.242          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 8.128  ; 8.128  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 8.111  ; 8.111  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 8.128  ; 8.128  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 7.975  ; 7.975  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 7.919  ; 7.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.538  ; 7.538  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.472  ; 7.472  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.361  ; 7.361  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.477  ; 7.477  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.458  ; 7.458  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.557  ; 7.557  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.919  ; 7.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.708  ; 7.708  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; 8.808  ; 8.808  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 11.200 ; 11.200 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 10.452 ; 10.452 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 10.933 ; 10.933 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 10.764 ; 10.764 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 10.618 ; 10.618 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 10.334 ; 10.334 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 10.720 ; 10.720 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 10.933 ; 10.933 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 10.680 ; 10.680 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.666 ; 10.666 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 10.691 ; 10.691 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 10.211 ; 10.211 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 7.407  ; 7.407  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 11.276 ; 11.276 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; 8.117  ; 8.117  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 8.128  ; 8.128  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 8.111  ; 8.111  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 8.128  ; 8.128  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 7.975  ; 7.975  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 7.919  ; 7.919  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.538  ; 7.538  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.472  ; 7.472  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.361  ; 7.361  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.477  ; 7.477  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.458  ; 7.458  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.557  ; 7.557  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.919  ; 7.919  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.708  ; 7.708  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; 8.808  ; 8.808  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 11.200 ; 11.200 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 10.452 ; 10.452 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 10.933 ; 10.933 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 10.764 ; 10.764 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 10.618 ; 10.618 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 10.334 ; 10.334 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 10.720 ; 10.720 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 10.933 ; 10.933 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 10.680 ; 10.680 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.666 ; 10.666 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 10.691 ; 10.691 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 10.211 ; 10.211 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 7.407  ; 7.407  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 11.276 ; 11.276 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; 8.117  ; 8.117  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 8.358  ; 8.358  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; 7.802  ; 7.802  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 8.358  ; 8.358  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; 7.802  ; 7.802  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -7.709 ; -7.709 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -7.845 ; -7.845 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -7.862 ; -7.862 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -7.709 ; -7.709 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -7.095 ; -7.095 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -7.272 ; -7.272 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -7.206 ; -7.206 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -7.095 ; -7.095 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -7.211 ; -7.211 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -7.192 ; -7.192 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -7.291 ; -7.291 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -7.653 ; -7.653 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -7.442 ; -7.442 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; -7.824 ; -7.824 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -7.981 ; -7.981 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -7.846 ; -7.846 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -9.144 ; -9.144 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -9.523 ; -9.523 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -9.573 ; -9.573 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -9.722 ; -9.722 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -9.530 ; -9.530 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -9.950 ; -9.950 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -9.530 ; -9.530 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -9.144 ; -9.144 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -9.388 ; -9.388 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -7.771 ; -7.771 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -7.091 ; -7.091 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -8.964 ; -8.964 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; -7.358 ; -7.358 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -7.709 ; -7.709 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -7.845 ; -7.845 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -7.862 ; -7.862 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -7.709 ; -7.709 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -7.095 ; -7.095 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -7.272 ; -7.272 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -7.206 ; -7.206 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -7.095 ; -7.095 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -7.211 ; -7.211 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -7.192 ; -7.192 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -7.291 ; -7.291 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -7.653 ; -7.653 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -7.442 ; -7.442 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; -7.824 ; -7.824 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -7.981 ; -7.981 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -7.846 ; -7.846 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -9.144 ; -9.144 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -9.523 ; -9.523 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -9.573 ; -9.573 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -9.722 ; -9.722 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -9.530 ; -9.530 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -9.950 ; -9.950 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -9.530 ; -9.530 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -9.144 ; -9.144 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -9.388 ; -9.388 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -7.771 ; -7.771 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -7.091 ; -7.091 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -8.964 ; -8.964 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; -7.358 ; -7.358 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -7.982 ; -7.982 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; -7.528 ; -7.528 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -7.982 ; -7.982 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; -7.528 ; -7.528 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; ALE        ; MCLK       ; 10.184 ; 10.184 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 9.090  ; 9.090  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 8.663  ; 8.663  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 8.951  ; 8.951  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 8.814  ; 8.814  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 8.593  ; 8.593  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 8.618  ; 8.618  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 8.591  ; 8.591  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 9.090  ; 9.090  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 8.969  ; 8.969  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 6.669  ; 6.669  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 6.753  ; 6.753  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 6.177  ; 6.177  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 6.229  ; 6.229  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 6.086  ; 6.086  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.673  ; 5.673  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 6.238  ; 6.238  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 6.198  ; 6.198  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 6.671  ; 6.671  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 6.753  ; 6.753  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 6.088  ; 6.088  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 5.656  ; 5.656  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.213  ; 5.213  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 5.204  ; 5.204  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.939  ; 5.939  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.945  ; 5.945  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 5.962  ; 5.962  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 5.902  ; 5.902  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 5.962  ; 5.962  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 5.525  ; 5.525  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 5.919  ; 5.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 5.906  ; 5.906  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 5.904  ; 5.904  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.881  ; 5.881  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.891  ; 5.891  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 7.762  ; 7.762  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 6.557  ; 6.557  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 6.559  ; 6.559  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 7.089  ; 7.089  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 6.936  ; 6.936  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 6.886  ; 6.886  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 6.919  ; 6.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 6.893  ; 6.893  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 6.876  ; 6.876  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.508  ; 6.508  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.644  ; 6.644  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 6.073  ; 6.073  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 6.553  ; 6.553  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 6.500  ; 6.500  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.561  ; 6.561  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.552  ; 6.552  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 7.293  ; 7.293  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 7.762  ; 7.762  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 7.354  ; 7.354  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.346  ; 7.346  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 6.819  ; 6.819  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.288  ; 7.288  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 7.277  ; 7.277  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 7.206  ; 7.206  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 7.041  ; 7.041  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 9.856  ; 9.856  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 11.002 ; 11.002 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 10.184 ; 10.184 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 9.090  ; 9.090  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 8.663  ; 8.663  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 8.951  ; 8.951  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 8.814  ; 8.814  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 8.593  ; 8.593  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 8.618  ; 8.618  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 8.591  ; 8.591  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 9.090  ; 9.090  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 8.969  ; 8.969  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 6.669  ; 6.669  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 6.753  ; 6.753  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 6.177  ; 6.177  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 6.229  ; 6.229  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 6.086  ; 6.086  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.673  ; 5.673  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 6.238  ; 6.238  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 6.198  ; 6.198  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 6.671  ; 6.671  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 6.753  ; 6.753  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 6.088  ; 6.088  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 5.656  ; 5.656  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.213  ; 5.213  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 5.204  ; 5.204  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.939  ; 5.939  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.945  ; 5.945  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 5.962  ; 5.962  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 5.902  ; 5.902  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 5.962  ; 5.962  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 5.525  ; 5.525  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 5.919  ; 5.919  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 5.906  ; 5.906  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 5.904  ; 5.904  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.881  ; 5.881  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.891  ; 5.891  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 7.762  ; 7.762  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 6.557  ; 6.557  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 6.559  ; 6.559  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 7.089  ; 7.089  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 6.936  ; 6.936  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 6.886  ; 6.886  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 6.919  ; 6.919  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 6.893  ; 6.893  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 6.876  ; 6.876  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.508  ; 6.508  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.644  ; 6.644  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 6.073  ; 6.073  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 6.553  ; 6.553  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 6.500  ; 6.500  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.561  ; 6.561  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.552  ; 6.552  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 7.293  ; 7.293  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 7.762  ; 7.762  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 7.354  ; 7.354  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.346  ; 7.346  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 6.819  ; 6.819  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.288  ; 7.288  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 7.277  ; 7.277  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 7.206  ; 7.206  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 7.041  ; 7.041  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 9.856  ; 9.856  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 11.002 ; 11.002 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 8.580  ; 8.580  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 8.369  ; 8.369  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 8.181  ; 8.181  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.970  ; 7.970  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 8.580  ; 8.580  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 8.369  ; 8.369  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 8.181  ; 8.181  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.970  ; 7.970  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 7.735 ; 7.735 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 5.792 ; 5.792 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 6.081 ; 6.081 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 6.151 ; 6.151 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 6.737 ; 6.737 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 5.792 ; 5.792 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 6.202 ; 6.202 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 6.533 ; 6.533 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 6.509 ; 6.509 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 6.445 ; 6.445 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 5.691 ; 5.691 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 5.204 ; 5.204 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 6.177 ; 6.177 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 6.229 ; 6.229 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 6.086 ; 6.086 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.673 ; 5.673 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 6.238 ; 6.238 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 6.198 ; 6.198 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 6.671 ; 6.671 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 6.753 ; 6.753 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 6.088 ; 6.088 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 5.656 ; 5.656 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.213 ; 5.213 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 5.204 ; 5.204 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.939 ; 5.939 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.945 ; 5.945 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 5.525 ; 5.525 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 5.902 ; 5.902 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 5.962 ; 5.962 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 5.525 ; 5.525 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 5.919 ; 5.919 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 5.906 ; 5.906 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 5.904 ; 5.904 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.881 ; 5.881 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.891 ; 5.891 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 5.821 ; 5.821 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 6.208 ; 6.208 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 6.051 ; 6.051 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 6.372 ; 6.372 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 6.272 ; 6.272 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 6.490 ; 6.490 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 6.212 ; 6.212 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 6.220 ; 6.220 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 6.555 ; 6.555 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.188 ; 6.188 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.198 ; 6.198 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 6.043 ; 6.043 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 6.101 ; 6.101 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 6.163 ; 6.163 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 5.821 ; 5.821 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.203 ; 6.203 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.246 ; 6.246 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 7.230 ; 7.230 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 7.507 ; 7.507 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 6.851 ; 6.851 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.278 ; 7.278 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 6.747 ; 6.747 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.184 ; 7.184 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 6.742 ; 6.742 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 7.102 ; 7.102 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 6.810 ; 6.810 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 7.022 ; 7.022 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 7.963 ; 7.963 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 7.735 ; 7.735 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 5.792 ; 5.792 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 6.081 ; 6.081 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 6.151 ; 6.151 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 6.737 ; 6.737 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 5.792 ; 5.792 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 6.202 ; 6.202 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 6.533 ; 6.533 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 6.509 ; 6.509 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 6.445 ; 6.445 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 5.691 ; 5.691 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 5.204 ; 5.204 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 6.177 ; 6.177 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 6.229 ; 6.229 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 6.086 ; 6.086 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.673 ; 5.673 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 6.238 ; 6.238 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 6.198 ; 6.198 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 6.671 ; 6.671 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 6.753 ; 6.753 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 6.088 ; 6.088 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 5.656 ; 5.656 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.213 ; 5.213 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 5.204 ; 5.204 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.939 ; 5.939 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.945 ; 5.945 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 5.525 ; 5.525 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 5.902 ; 5.902 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 5.962 ; 5.962 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 5.525 ; 5.525 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 5.919 ; 5.919 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 5.906 ; 5.906 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 5.904 ; 5.904 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.881 ; 5.881 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.891 ; 5.891 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 5.821 ; 5.821 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 6.208 ; 6.208 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 6.051 ; 6.051 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 6.372 ; 6.372 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 6.272 ; 6.272 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 6.490 ; 6.490 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 6.212 ; 6.212 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 6.220 ; 6.220 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 6.555 ; 6.555 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.188 ; 6.188 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.198 ; 6.198 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 6.043 ; 6.043 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 6.101 ; 6.101 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 6.163 ; 6.163 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 5.821 ; 5.821 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.203 ; 6.203 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.246 ; 6.246 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 7.230 ; 7.230 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 7.507 ; 7.507 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 6.851 ; 6.851 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.278 ; 7.278 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 6.747 ; 6.747 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.184 ; 7.184 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 6.742 ; 6.742 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 7.102 ; 7.102 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 6.810 ; 6.810 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 7.022 ; 7.022 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 7.963 ; 7.963 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 8.302 ; 8.302 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 8.091 ; 8.091 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 8.181 ; 8.181 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.970 ; 7.970 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 8.302 ; 8.302 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 8.091 ; 8.091 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 8.181 ; 8.181 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.970 ; 7.970 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+------------+------------+--------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 7.356  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.808  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.798  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.798  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.480  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.480  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.480  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.356  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.366  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 10.561 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 10.571 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 10.581 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 10.571 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 10.561 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 10.564 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 10.564 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.564 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 10.564 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 7.356  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.808  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.798  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.798  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.480  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.480  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.480  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.356  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.366  ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 10.561 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 10.571 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 10.581 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 10.571 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 10.561 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 10.564 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 10.564 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.564 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 10.564 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+--------+------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 7.260 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.712 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.702 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.702 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.384 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.384 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.384 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.260 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.270 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 7.522 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 7.532 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 7.542 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 7.532 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 7.522 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 7.525 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 7.525 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 7.525 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 7.525 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 7.260 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.712 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.702 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.702 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.384 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.384 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.384 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.260 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.270 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 7.522 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 7.532 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 7.542 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 7.532 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 7.522 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 7.525 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 7.525 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 7.525 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 7.525 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 7.356     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.808     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.798     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.798     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.356     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.366     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 10.561    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 10.571    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 10.581    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 10.571    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 10.561    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 10.564    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 10.564    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.564    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 10.564    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 7.356     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.808     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.798     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.798     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.480     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.356     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.366     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 10.561    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 10.571    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 10.581    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 10.571    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 10.561    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 10.564    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 10.564    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.564    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 10.564    ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 7.260     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.712     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.702     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.702     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.384     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.384     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.384     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.260     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.270     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 7.522     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 7.532     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 7.542     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 7.532     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 7.522     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 7.525     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 7.525     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 7.525     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 7.525     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 7.260     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.712     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.702     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.702     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.384     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.384     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.384     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.260     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.270     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 7.522     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 7.532     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 7.542     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 7.532     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 7.522     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 7.525     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 7.525     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 7.525     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 7.525     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0]~1 ; -1.540 ; -1248.661     ;
; inst2|altpll_component|pll|clk[0]   ; -1.533 ; -1242.419     ;
; inst2|altpll_component|pll|clk[1]   ; -0.444 ; -2.352        ;
; inst2|altpll_component|pll|clk[1]~1 ; -0.444 ; -2.352        ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0]   ; 0.215 ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 0.215 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 0.246 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 0.246 ; 0.000         ;
+-------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; MCLK                                ; 5.000  ; 0.000         ;
; MCLKPAL                             ; 5.000  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]~1 ; 7.271  ; 0.000         ;
; inst2|altpll_component|pll|clk[0]   ; 9.513  ; 0.000         ;
; inst2|altpll_component|pll|clk[1]~1 ; 17.796 ; 0.000         ;
; inst2|altpll_component|pll|clk[1]   ; 22.280 ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                           ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                      ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+
; -1.540 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.573      ;
; -1.540 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.573      ;
; -1.540 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.573      ;
; -1.518 ; RP2C02:inst|PCLK_N2 ; inst23[1]                                                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 1.570      ;
; -1.510 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.007      ; 1.550      ;
; -1.507 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[6]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.552      ;
; -1.507 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[7]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.552      ;
; -1.497 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.542      ;
; -1.497 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.542      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.530      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.530      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.530      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[2]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.531      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[3]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.531      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.531      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[1]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.531      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[3]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.531      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[4]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.531      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[5]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.013      ; 1.531      ;
; -1.485 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.530      ;
; -1.483 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0] ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.530      ;
; -1.483 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.548      ;
; -1.483 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.548      ;
; -1.483 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.548      ;
; -1.483 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.548      ;
; -1.483 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.548      ;
; -1.483 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.548      ;
; -1.483 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.548      ;
; -1.483 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.032      ; 1.548      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.529      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.529      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.529      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.529      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.529      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.529      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.529      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.014      ; 1.529      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.527      ;
; -1.482 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.012      ; 1.527      ;
; -1.482 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.515      ;
; -1.482 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.515      ;
; -1.482 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.515      ;
; -1.481 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[2]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.514      ;
; -1.481 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[4]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.514      ;
; -1.481 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[6]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.514      ;
; -1.481 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[4]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.514      ;
; -1.481 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[6]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.514      ;
; -1.481 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[7]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.514      ;
; -1.481 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[3]                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.514      ;
; -1.481 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[7]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.000      ; 1.514      ;
; -1.480 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 1.516      ;
; -1.480 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 1.516      ;
; -1.480 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 1.516      ;
; -1.480 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 1.516      ;
; -1.480 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 1.516      ;
; -1.480 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 1.516      ;
; -1.480 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 1.516      ;
; -1.480 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.003      ; 1.516      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.512      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.512      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.512      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.512      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.512      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.512      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.512      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.512      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.510      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.510      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.510      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.510      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[7]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.510      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[5]                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.001      ; 1.510      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[0]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.002     ; 1.499      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.002     ; 1.499      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[3]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.002     ; 1.499      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[4]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.002     ; 1.499      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.002     ; 1.499      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[6]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.002     ; 1.499      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.002     ; 1.499      ;
; -1.468 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[1]                              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; -0.002     ; 1.499      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[7]                    ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.506      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.506      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.506      ;
; -1.465 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH2                        ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.008      ; 1.506      ;
; -1.463 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[3]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.512      ;
; -1.463 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[3]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.512      ;
; -1.463 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[4]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.512      ;
; -1.463 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[4]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.512      ;
; -1.463 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[5]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.512      ;
; -1.463 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[5]              ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.512      ;
; -1.463 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.016      ; 1.512      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 1.509      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[1]                             ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.015      ; 1.509      ;
; -1.460 ; RP2C02:inst|PCLK_P3 ; inst23[1]                                                       ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.019      ; 1.512      ;
; -1.459 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[1]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.513      ;
; -1.459 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[2]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.513      ;
; -1.459 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.513      ;
; -1.459 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[8]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.513      ;
; -1.459 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|HC                ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.513      ;
; -1.459 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[7]           ; inst2|altpll_component|pll|clk[1] ; inst2|altpll_component|pll|clk[0]~1 ; 0.001        ; 0.021      ; 1.513      ;
+--------+---------------------+-----------------------------------------------------------------+-----------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                             ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                         ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -1.533 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.573      ;
; -1.533 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.573      ;
; -1.533 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.573      ;
; -1.511 ; RP2C02:inst|PCLK_N2 ; inst23[1]                                                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 1.570      ;
; -1.503 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.007      ; 1.550      ;
; -1.500 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[6]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 1.552      ;
; -1.500 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[7]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 1.552      ;
; -1.494 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.012      ; 1.542      ;
; -1.494 ; RP2C02:inst|PCLK_P4 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.004        ; 0.012      ; 1.542      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 1.530      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 1.530      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 1.530      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[2]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.531      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[3]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.531      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.531      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[1]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.531      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[3]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.531      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[4]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.531      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[5]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.013      ; 1.531      ;
; -1.478 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                          ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 1.530      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0] ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.530      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.548      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.548      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.548      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.548      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.548      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.548      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.548      ;
; -1.476 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.032      ; 1.548      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.529      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.529      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.529      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.529      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.529      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.529      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.529      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.014      ; 1.529      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[2]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 1.527      ;
; -1.475 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[7]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.012      ; 1.527      ;
; -1.475 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[0]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.515      ;
; -1.475 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[1]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.515      ;
; -1.475 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[2]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.515      ;
; -1.474 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[2]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.514      ;
; -1.474 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[4]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.514      ;
; -1.474 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[6]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.514      ;
; -1.474 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[4]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.514      ;
; -1.474 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[6]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.514      ;
; -1.474 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[7]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.514      ;
; -1.474 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC1[3]                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.514      ;
; -1.474 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[7]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.000      ; 1.514      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 1.516      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 1.516      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 1.516      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 1.516      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 1.516      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 1.516      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 1.516      ;
; -1.473 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.003      ; 1.516      ;
; -1.471 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.512      ;
; -1.471 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[1]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.512      ;
; -1.471 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.512      ;
; -1.471 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[3]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.512      ;
; -1.471 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[4]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.512      ;
; -1.471 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[5]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.512      ;
; -1.471 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.512      ;
; -1.471 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[7]     ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.512      ;
; -1.469 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.510      ;
; -1.469 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.510      ;
; -1.469 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.510      ;
; -1.469 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.510      ;
; -1.469 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[7]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.510      ;
; -1.469 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[5]                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.001      ; 1.510      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[0]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.002     ; 1.499      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.002     ; 1.499      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[3]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.002     ; 1.499      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[4]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.002     ; 1.499      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.002     ; 1.499      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[6]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.002     ; 1.499      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.002     ; 1.499      ;
; -1.461 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[1]                              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; -0.002     ; 1.499      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[7]                    ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.008      ; 1.506      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.008      ; 1.506      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.008      ; 1.506      ;
; -1.458 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH2                        ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.008      ; 1.506      ;
; -1.456 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[3]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.016      ; 1.512      ;
; -1.456 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[3]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.016      ; 1.512      ;
; -1.456 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[4]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.016      ; 1.512      ;
; -1.456 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[4]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.016      ; 1.512      ;
; -1.456 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[5]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.016      ; 1.512      ;
; -1.456 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[5]              ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.016      ; 1.512      ;
; -1.456 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.016      ; 1.512      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[0]                             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.015      ; 1.509      ;
; -1.454 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[1]                             ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.015      ; 1.509      ;
; -1.453 ; RP2C02:inst|PCLK_P3 ; inst23[1]                                                       ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.019      ; 1.512      ;
; -1.452 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[1]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.021      ; 1.513      ;
; -1.452 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[2]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.021      ; 1.513      ;
; -1.452 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[6]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.021      ; 1.513      ;
; -1.452 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[8]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.021      ; 1.513      ;
; -1.452 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|HC                ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.021      ; 1.513      ;
; -1.452 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_IN[7]           ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0] ; 0.008        ; 0.021      ; 1.513      ;
+--------+---------------------+-----------------------------------------------------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[1]'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; -0.444 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.477      ;
; -0.439 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.472      ;
; -0.372 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.405      ;
; -0.368 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.401      ;
; -0.366 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.399      ;
; -0.366 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.399      ;
; -0.365 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.398      ;
; 22.913 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 23.280       ; 0.000      ; 0.399      ;
; 46.116 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.477      ;
; 46.121 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.472      ;
; 46.188 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.405      ;
; 46.192 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.401      ;
; 46.194 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.399      ;
; 46.195 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 46.561       ; 0.000      ; 0.398      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                 ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.444 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.477      ;
; -0.439 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.472      ;
; -0.372 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.405      ;
; -0.368 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.401      ;
; -0.366 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.399      ;
; -0.366 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.399      ;
; -0.365 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.001        ; 0.000      ; 0.398      ;
; 18.429 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 18.796       ; 0.000      ; 0.399      ;
; 37.147 ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.477      ;
; 37.152 ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.472      ;
; 37.219 ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.405      ;
; 37.223 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.401      ;
; 37.225 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.399      ;
; 37.226 ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 37.592       ; 0.000      ; 0.398      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                        ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; RP2C02:inst|OAM:MOD_OAM|W4Q1                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[3]             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[3]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[1]                       ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[2]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[6]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|EMP_G                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[4]             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[4]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|O_HPOS            ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[0]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q1  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP1             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q4   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[0]                       ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[1]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|EN     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|EN     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[4]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[4]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR0[0]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[3]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PICT1            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|I_OAM2           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OAM:MOD_OAM|OB[2]                                   ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[2]                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OAM:MOD_OAM|OB[0]                                   ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OAM:MOD_OAM|OB[3]                                   ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[3]                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[1]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGCLIP               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[7]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[6] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[6] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[2]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[3]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[3]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[1]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[1]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[0]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[6]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR                ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|CLPB_LATCH                   ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[3]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[0]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[0]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[3]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[5]                       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                              ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[2]                            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[4] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[4] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[5] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[5] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[4]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[0]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[1]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[2]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF            ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|W4FF                                    ; RP2C02:inst|OAM:MOD_OAM|W4FF                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1            ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2            ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                          ; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                      ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                       ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                           ; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                          ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                 ; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                  ; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                 ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                   ; RP2C02:inst|OAM:MOD_OAM|R2DB5                                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC                ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RC               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF        ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; RP2C02:inst|OAM:MOD_OAM|W4Q1                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[1]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[4]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[3]             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[3]           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[1]                       ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[2]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH5                        ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[6]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|EMP_G                ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; RP2C02:inst|OAM:MOD_OAM|W4Q2                                    ; RP2C02:inst|OAM:MOD_OAM|W4Q3                                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[4]             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[4]           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|O_HPOS            ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[0]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q1  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP1             ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT         ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[2]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q4   ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[0]                       ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[1]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[5]                             ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|EN     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF   ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|EN     ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR3[4]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[4]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN0[0]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR0[0]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[3]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[3]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                  ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF         ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PICT1            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|IOAM2_IN          ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|I_OAM2           ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OAM:MOD_OAM|OB[2]                                   ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[2]                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OAM:MOD_OAM|OB[0]                                   ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OAM:MOD_OAM|OB[3]                                   ; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[3]                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[1]                ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGCLIP               ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[7]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[7]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[6] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[6] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[2]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[3]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[3]        ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]    ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR_IN7[1]                    ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ATR7[1]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR2[3]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[3]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_IN[6]           ; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]             ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[0]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[6]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[6]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPBR                ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|CLPB_LATCH                   ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[3]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[0]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[1]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                        ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR0[6]                      ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[0]     ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[0]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[3]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[3]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FSR1[5]                       ; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[5]                       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                              ; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1[2]                            ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[4] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[4] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[5] ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[5] ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[4]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[4]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[0]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[0]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[1]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[1]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[2]     ; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[2]       ; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 0.000        ; 0.000      ; 0.393      ;
+-------+-----------------------------------------------------------------+----------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[1]'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+
; 0.246  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.253  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.405      ;
; 0.320  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.472      ;
; 0.320  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.472      ;
; 0.325  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.477      ;
; 0.325  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.477      ;
; 23.528 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1] ; -23.281      ; 0.000      ; 0.399      ;
+--------+---------------------+---------------------+-------------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[1]~1'                                                                                                                  ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.246  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; RP2C02:inst|PCLK_N1 ; RP2C02:inst|PCLK_N2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P3 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.401      ;
; 0.253  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; RP2C02:inst|PCLK_N2 ; RP2C02:inst|PCLK_N1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.405      ;
; 0.320  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.472      ;
; 0.320  ; RP2C02:inst|PCLK_P3 ; RP2C02:inst|PCLK_P1 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.472      ;
; 0.325  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.477      ;
; 0.325  ; RP2C02:inst|PCLK_P1 ; RP2C02:inst|PCLK_P2 ; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 0.000        ; 0.000      ; 0.477      ;
; 19.043 ; RP2C02:inst|PCLK_P2 ; RP2C02:inst|PCLK_P4 ; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; -18.796      ; 0.000      ; 0.399      ;
+--------+---------------------+---------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MCLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; MCLK|combout                        ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; MCLK|combout                        ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 64.842 ; 64.842       ; 0.000          ; Low Pulse Width  ; MCLK  ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 67.462 ; 69.842       ; 2.380          ; Port Rate        ; MCLK  ; Rise       ; MCLK                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MCLKPAL'                                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 5.000  ; 5.000        ; 0.000          ; High Pulse Width ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; MCLKPAL|combout                     ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; 51.388 ; 51.388       ; 0.000          ; Low Pulse Width  ; MCLKPAL ; Rise       ; inst2|altpll_component|pll|inclk[1] ;
; 54.008 ; 56.388       ; 2.380          ; Port Rate        ; MCLKPAL ; Rise       ; MCLKPAL                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]~1'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 7.271 ; 9.398        ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 7.271 ; 9.398        ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0]~1 ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                                                                                                                       ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg         ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[0]            ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[1]            ;
; 9.513 ; 11.640       ; 2.127          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
; 9.513 ; 11.640       ; 2.127          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|q_a[2]            ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]~1'                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 17.796 ; 18.796       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 17.796 ; 18.796       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_N2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P1|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P2|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P3|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
; 18.796 ; 18.796       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1]~1 ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.280 ; 23.280       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.280 ; 23.280       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N1                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_N2                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P1                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P2                           ;
; 22.281 ; 23.281       ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; RP2C02:inst|PCLK_P3                           ;
; 22.281 ; 23.281       ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Fall       ; RP2C02:inst|PCLK_P4                           ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.280 ; 23.280       ; 0.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|inclk[0] ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst2|altpll_component|_clk1~clkctrl|outclk   ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_N2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P1|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P2|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P3|clk                              ;
; 23.281 ; 23.281       ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[1] ; Rise       ; inst|PCLK_P4|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 4.000 ; 4.000 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 3.988 ; 3.988 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 4.000 ; 4.000 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 3.908 ; 3.908 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 3.939 ; 3.939 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.814 ; 3.814 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.813 ; 3.813 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.716 ; 3.716 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 3.816 ; 3.816 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.767 ; 3.767 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.822 ; 3.822 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.939 ; 3.939 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.826 ; 3.826 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; 4.122 ; 4.122 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 4.903 ; 4.903 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 4.797 ; 4.797 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 4.761 ; 4.761 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 4.750 ; 4.750 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 4.703 ; 4.703 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 4.602 ; 4.602 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 4.715 ; 4.715 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 4.761 ; 4.761 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 4.658 ; 4.658 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 4.662 ; 4.662 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 4.689 ; 4.689 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 4.691 ; 4.691 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 3.720 ; 3.720 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 4.906 ; 4.906 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; 4.057 ; 4.057 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 4.000 ; 4.000 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 3.988 ; 3.988 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 4.000 ; 4.000 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 3.908 ; 3.908 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 3.939 ; 3.939 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.814 ; 3.814 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.813 ; 3.813 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.716 ; 3.716 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 3.816 ; 3.816 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.767 ; 3.767 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.822 ; 3.822 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 3.939 ; 3.939 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.826 ; 3.826 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; 4.122 ; 4.122 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 4.903 ; 4.903 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 4.797 ; 4.797 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 4.761 ; 4.761 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 4.750 ; 4.750 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 4.703 ; 4.703 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 4.602 ; 4.602 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 4.715 ; 4.715 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 4.761 ; 4.761 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 4.658 ; 4.658 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 4.662 ; 4.662 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 4.689 ; 4.689 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 4.691 ; 4.691 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 3.720 ; 3.720 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 4.906 ; 4.906 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; 4.057 ; 4.057 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 4.076 ; 4.076 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; 3.889 ; 3.889 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 4.076 ; 4.076 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; 3.889 ; 3.889 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -3.788 ; -3.788 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -3.868 ; -3.868 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -3.880 ; -3.880 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -3.788 ; -3.788 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -3.596 ; -3.596 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -3.694 ; -3.694 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -3.693 ; -3.693 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -3.596 ; -3.596 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -3.696 ; -3.696 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -3.647 ; -3.647 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -3.702 ; -3.702 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -3.819 ; -3.819 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -3.706 ; -3.706 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; -3.833 ; -3.833 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -3.898 ; -3.898 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -3.873 ; -3.873 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -4.162 ; -4.162 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -4.292 ; -4.292 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -4.296 ; -4.296 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -4.340 ; -4.340 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -4.256 ; -4.256 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -4.416 ; -4.416 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -4.279 ; -4.279 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -4.162 ; -4.162 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -4.270 ; -4.270 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -3.835 ; -3.835 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -3.571 ; -3.571 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -4.151 ; -4.151 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; -3.752 ; -3.752 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -3.788 ; -3.788 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -3.868 ; -3.868 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -3.880 ; -3.880 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -3.788 ; -3.788 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -3.596 ; -3.596 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -3.694 ; -3.694 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -3.693 ; -3.693 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -3.596 ; -3.596 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -3.696 ; -3.696 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -3.647 ; -3.647 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -3.702 ; -3.702 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -3.819 ; -3.819 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -3.706 ; -3.706 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; -3.833 ; -3.833 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -3.898 ; -3.898 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -3.873 ; -3.873 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -4.162 ; -4.162 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -4.292 ; -4.292 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -4.296 ; -4.296 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -4.340 ; -4.340 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -4.256 ; -4.256 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -4.416 ; -4.416 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -4.279 ; -4.279 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -4.162 ; -4.162 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -4.270 ; -4.270 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -3.835 ; -3.835 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -3.571 ; -3.571 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -4.151 ; -4.151 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; -3.752 ; -3.752 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -3.955 ; -3.955 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; -3.769 ; -3.769 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -3.955 ; -3.955 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; -3.769 ; -3.769 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 3.689 ; 3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 3.310 ; 3.310 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.168 ; 3.168 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.249 ; 3.249 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.269 ; 3.269 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 3.144 ; 3.144 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 3.141 ; 3.141 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 3.142 ; 3.142 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 3.310 ; 3.310 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 3.274 ; 3.274 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.617 ; 2.617 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.671 ; 2.671 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.414 ; 2.414 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.362 ; 2.362 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.299 ; 2.299 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.455 ; 2.455 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.626 ; 2.626 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.671 ; 2.671 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.513 ; 2.513 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.357 ; 2.357 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.200 ; 2.200 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.421 ; 2.421 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.415 ; 2.415 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.418 ; 2.418 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.408 ; 2.408 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.410 ; 2.410 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.401 ; 2.401 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.403 ; 2.403 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.985 ; 2.985 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.635 ; 2.635 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.639 ; 2.639 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.822 ; 2.822 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.754 ; 2.754 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.729 ; 2.729 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.746 ; 2.746 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.732 ; 2.732 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.716 ; 2.716 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.608 ; 2.608 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.475 ; 2.475 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.636 ; 2.636 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.557 ; 2.557 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.597 ; 2.597 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.637 ; 2.637 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.631 ; 2.631 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.844 ; 2.844 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.985 ; 2.985 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.881 ; 2.881 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.869 ; 2.869 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.684 ; 2.684 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.834 ; 2.834 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.815 ; 2.815 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.847 ; 2.847 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 2.681 ; 2.681 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 3.644 ; 3.644 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 4.021 ; 4.021 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 3.689 ; 3.689 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 3.310 ; 3.310 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.168 ; 3.168 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.249 ; 3.249 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.269 ; 3.269 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 3.144 ; 3.144 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 3.141 ; 3.141 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 3.142 ; 3.142 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 3.310 ; 3.310 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 3.274 ; 3.274 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.617 ; 2.617 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.671 ; 2.671 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.414 ; 2.414 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.362 ; 2.362 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.299 ; 2.299 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.455 ; 2.455 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.626 ; 2.626 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.671 ; 2.671 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.513 ; 2.513 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.357 ; 2.357 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.200 ; 2.200 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.421 ; 2.421 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.415 ; 2.415 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.418 ; 2.418 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.408 ; 2.408 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.410 ; 2.410 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.401 ; 2.401 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.403 ; 2.403 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.985 ; 2.985 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.635 ; 2.635 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.639 ; 2.639 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.822 ; 2.822 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.754 ; 2.754 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.729 ; 2.729 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.746 ; 2.746 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.732 ; 2.732 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.716 ; 2.716 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.608 ; 2.608 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.662 ; 2.662 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.475 ; 2.475 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.636 ; 2.636 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.557 ; 2.557 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.597 ; 2.597 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.637 ; 2.637 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.631 ; 2.631 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.844 ; 2.844 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.985 ; 2.985 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.881 ; 2.881 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.869 ; 2.869 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.684 ; 2.684 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.834 ; 2.834 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.815 ; 2.815 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.847 ; 2.847 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 2.681 ; 2.681 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 3.644 ; 3.644 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 4.021 ; 4.021 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.147 ; 3.147 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.206 ; 3.206 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.039 ; 3.039 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.098 ; 3.098 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.147 ; 3.147 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.206 ; 3.206 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.039 ; 3.039 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.098 ; 3.098 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 2.903 ; 2.903 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 2.355 ; 2.355 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.409 ; 2.409 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.461 ; 2.461 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.633 ; 2.633 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.355 ; 2.355 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.427 ; 2.427 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.524 ; 2.524 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.551 ; 2.551 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.524 ; 2.524 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.378 ; 2.378 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.414 ; 2.414 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.362 ; 2.362 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.299 ; 2.299 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.455 ; 2.455 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.626 ; 2.626 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.671 ; 2.671 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.513 ; 2.513 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.357 ; 2.357 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.200 ; 2.200 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.421 ; 2.421 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.415 ; 2.415 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.418 ; 2.418 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.408 ; 2.408 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.410 ; 2.410 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.401 ; 2.401 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.403 ; 2.403 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.465 ; 2.465 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.533 ; 2.533 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.549 ; 2.549 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.613 ; 2.613 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.519 ; 2.519 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.521 ; 2.521 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.611 ; 2.611 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.550 ; 2.550 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.453 ; 2.453 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.462 ; 2.462 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.478 ; 2.478 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.509 ; 2.509 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.532 ; 2.532 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.837 ; 2.837 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.893 ; 2.893 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.709 ; 2.709 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.857 ; 2.857 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.680 ; 2.680 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.791 ; 2.791 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.679 ; 2.679 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.777 ; 2.777 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 2.623 ; 2.623 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 2.743 ; 2.743 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 3.066 ; 3.066 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 2.903 ; 2.903 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 2.355 ; 2.355 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.409 ; 2.409 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.461 ; 2.461 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.633 ; 2.633 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.355 ; 2.355 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.427 ; 2.427 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.524 ; 2.524 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.551 ; 2.551 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.524 ; 2.524 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.378 ; 2.378 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.414 ; 2.414 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.362 ; 2.362 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.299 ; 2.299 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.455 ; 2.455 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.626 ; 2.626 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.671 ; 2.671 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.513 ; 2.513 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.357 ; 2.357 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.200 ; 2.200 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.421 ; 2.421 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.415 ; 2.415 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.418 ; 2.418 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.408 ; 2.408 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.410 ; 2.410 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.401 ; 2.401 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.403 ; 2.403 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.465 ; 2.465 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.533 ; 2.533 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.549 ; 2.549 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.613 ; 2.613 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.519 ; 2.519 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.521 ; 2.521 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.611 ; 2.611 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.550 ; 2.550 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.453 ; 2.453 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.462 ; 2.462 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.478 ; 2.478 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.509 ; 2.509 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.532 ; 2.532 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.837 ; 2.837 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.893 ; 2.893 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.709 ; 2.709 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.857 ; 2.857 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.680 ; 2.680 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.791 ; 2.791 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.679 ; 2.679 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.777 ; 2.777 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 2.623 ; 2.623 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 2.743 ; 2.743 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 3.066 ; 3.066 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.089 ; 3.089 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.148 ; 3.148 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.039 ; 3.039 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.098 ; 3.098 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.089 ; 3.089 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.148 ; 3.148 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.039 ; 3.039 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.098 ; 3.098 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.782 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.027 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.017 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.017 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.841 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.841 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.841 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.782 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.792 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 3.887 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 3.897 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 3.886 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.782 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.027 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.017 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.017 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.841 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.841 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.841 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.782 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.792 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 3.887 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 3.897 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 3.886 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 3.876 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+------------+------------+-------+------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.777 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.022 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.012 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.012 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.836 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.836 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.836 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.777 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.787 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.932 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.942 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.931 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.777 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.022 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.012 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.012 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.836 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.836 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.836 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.777 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.787 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.932 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.942 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.931 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.921 ;      ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-------+------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.782     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.027     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.017     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.017     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.841     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.841     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.841     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.782     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.792     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 3.887     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 3.897     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 3.886     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.782     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.027     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.017     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.017     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.841     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.841     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.841     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.782     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.792     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 3.887     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 3.897     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 3.886     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 3.876     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                     ;
+------------+------------+-----------+-----------+------------+-------------------------------------+
; DB[*]      ; MCLK       ; 2.777     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 3.022     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 3.012     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 3.012     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.836     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.836     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.836     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.777     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.787     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.932     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.942     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.931     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLKPAL    ; 2.777     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 3.022     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 3.012     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 3.012     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.836     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.836     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.836     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.777     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.787     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.932     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.942     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.931     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.921     ;           ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
+------------+------------+-----------+-----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                     ; -4.621    ; 0.215 ; N/A      ; N/A     ; 5.000               ;
;  MCLK                                ; N/A       ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  MCLKPAL                             ; N/A       ; N/A   ; N/A      ; N/A     ; 5.000               ;
;  inst2|altpll_component|pll|clk[0]   ; -4.614    ; 0.215 ; N/A      ; N/A     ; 8.573               ;
;  inst2|altpll_component|pll|clk[0]~1 ; -4.621    ; 0.215 ; N/A      ; N/A     ; 6.331               ;
;  inst2|altpll_component|pll|clk[1]   ; -1.242    ; 0.246 ; N/A      ; N/A     ; 22.038              ;
;  inst2|altpll_component|pll|clk[1]~1 ; -1.242    ; 0.246 ; N/A      ; N/A     ; 17.554              ;
; Design-wide TNS                      ; -7176.57  ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  MCLK                                ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  MCLKPAL                             ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0]   ; -3578.664 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0]~1 ; -3584.906 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[1]   ; -6.500    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[1]~1 ; -6.500    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; 8.128  ; 8.128  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; 8.111  ; 8.111  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; 8.128  ; 8.128  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; 7.975  ; 7.975  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 7.919  ; 7.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 7.538  ; 7.538  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 7.472  ; 7.472  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 7.361  ; 7.361  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 7.477  ; 7.477  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 7.458  ; 7.458  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 7.557  ; 7.557  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 7.919  ; 7.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 7.708  ; 7.708  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; 8.808  ; 8.808  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; 11.200 ; 11.200 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; 10.452 ; 10.452 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 10.933 ; 10.933 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 10.764 ; 10.764 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 10.618 ; 10.618 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 10.334 ; 10.334 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 10.720 ; 10.720 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 10.933 ; 10.933 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 10.680 ; 10.680 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 10.666 ; 10.666 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 10.691 ; 10.691 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; 10.211 ; 10.211 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; 7.407  ; 7.407  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; 11.276 ; 11.276 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; 8.117  ; 8.117  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; 8.128  ; 8.128  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; 8.111  ; 8.111  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; 8.128  ; 8.128  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; 7.975  ; 7.975  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 7.919  ; 7.919  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 7.538  ; 7.538  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 7.472  ; 7.472  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 7.361  ; 7.361  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 7.477  ; 7.477  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 7.458  ; 7.458  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 7.557  ; 7.557  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 7.919  ; 7.919  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 7.708  ; 7.708  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; 8.808  ; 8.808  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; 11.200 ; 11.200 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; 10.452 ; 10.452 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 10.933 ; 10.933 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 10.764 ; 10.764 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 10.618 ; 10.618 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 10.334 ; 10.334 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 10.720 ; 10.720 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 10.933 ; 10.933 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 10.680 ; 10.680 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 10.666 ; 10.666 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 10.691 ; 10.691 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; 10.211 ; 10.211 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; 7.407  ; 7.407  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; 11.276 ; 11.276 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; 8.117  ; 8.117  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; 8.358  ; 8.358  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; 7.802  ; 7.802  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; 8.358  ; 8.358  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; 7.802  ; 7.802  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; A[*]       ; MCLK       ; -3.788 ; -3.788 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[0]      ; MCLK       ; -3.868 ; -3.868 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[1]      ; MCLK       ; -3.880 ; -3.880 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  A[2]      ; MCLK       ; -3.788 ; -3.788 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; -3.596 ; -3.596 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; -3.694 ; -3.694 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; -3.693 ; -3.693 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; -3.596 ; -3.596 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; -3.696 ; -3.696 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; -3.647 ; -3.647 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; -3.702 ; -3.702 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; -3.819 ; -3.819 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; -3.706 ; -3.706 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DENDY      ; MCLK       ; -3.833 ; -3.833 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; MODE       ; MCLK       ; -3.898 ; -3.898 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; N_DBE      ; MCLK       ; -3.873 ; -3.873 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; -4.162 ; -4.162 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; -4.292 ; -4.292 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; -4.296 ; -4.296 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; -4.340 ; -4.340 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; -4.256 ; -4.256 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; -4.416 ; -4.416 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; -4.279 ; -4.279 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; -4.162 ; -4.162 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; -4.270 ; -4.270 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; R_W        ; MCLK       ; -3.835 ; -3.835 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMA10    ; MCLK       ; -3.571 ; -3.571 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; VRAMCS     ; MCLK       ; -4.151 ; -4.151 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRES       ; MCLK       ; -3.752 ; -3.752 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; A[*]       ; MCLKPAL    ; -3.788 ; -3.788 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[0]      ; MCLKPAL    ; -3.868 ; -3.868 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[1]      ; MCLKPAL    ; -3.880 ; -3.880 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  A[2]      ; MCLKPAL    ; -3.788 ; -3.788 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; -3.596 ; -3.596 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; -3.694 ; -3.694 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; -3.693 ; -3.693 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; -3.596 ; -3.596 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; -3.696 ; -3.696 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; -3.647 ; -3.647 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; -3.702 ; -3.702 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; -3.819 ; -3.819 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; -3.706 ; -3.706 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DENDY      ; MCLKPAL    ; -3.833 ; -3.833 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLKPAL    ; -3.898 ; -3.898 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; N_DBE      ; MCLKPAL    ; -3.873 ; -3.873 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; -4.162 ; -4.162 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; -4.292 ; -4.292 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; -4.296 ; -4.296 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; -4.340 ; -4.340 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; -4.256 ; -4.256 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; -4.416 ; -4.416 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; -4.279 ; -4.279 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; -4.162 ; -4.162 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; -4.270 ; -4.270 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; R_W        ; MCLKPAL    ; -3.835 ; -3.835 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMA10    ; MCLKPAL    ; -3.571 ; -3.571 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; VRAMCS     ; MCLKPAL    ; -4.151 ; -4.151 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRES       ; MCLKPAL    ; -3.752 ; -3.752 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; MODE       ; MCLK       ; -3.955 ; -3.955 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; nRES       ; MCLK       ; -3.769 ; -3.769 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; MODE       ; MCLKPAL    ; -3.955 ; -3.955 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; nRES       ; MCLKPAL    ; -3.769 ; -3.769 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+------------+------------+--------+--------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+------------+------------+--------+--------+------------+-------------------------------------+
; ALE        ; MCLK       ; 10.184 ; 10.184 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 9.090  ; 9.090  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 8.663  ; 8.663  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 8.951  ; 8.951  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 8.814  ; 8.814  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 8.593  ; 8.593  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 8.618  ; 8.618  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 8.591  ; 8.591  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 9.090  ; 9.090  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 8.969  ; 8.969  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 6.669  ; 6.669  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 6.753  ; 6.753  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 6.177  ; 6.177  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 6.229  ; 6.229  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 6.086  ; 6.086  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 5.673  ; 5.673  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 6.238  ; 6.238  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 6.198  ; 6.198  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 6.671  ; 6.671  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 6.753  ; 6.753  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 6.088  ; 6.088  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 5.656  ; 5.656  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 5.213  ; 5.213  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 5.204  ; 5.204  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 5.939  ; 5.939  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 5.945  ; 5.945  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 5.962  ; 5.962  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 5.902  ; 5.902  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 5.962  ; 5.962  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 5.525  ; 5.525  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 5.919  ; 5.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 5.906  ; 5.906  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 5.904  ; 5.904  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 5.881  ; 5.881  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 5.891  ; 5.891  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 7.762  ; 7.762  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 6.557  ; 6.557  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 6.559  ; 6.559  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 7.089  ; 7.089  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 6.936  ; 6.936  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 6.886  ; 6.886  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 6.919  ; 6.919  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 6.893  ; 6.893  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 6.876  ; 6.876  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 6.508  ; 6.508  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 6.644  ; 6.644  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 6.073  ; 6.073  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 6.553  ; 6.553  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 6.500  ; 6.500  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 6.561  ; 6.561  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 6.552  ; 6.552  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 7.293  ; 7.293  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 7.762  ; 7.762  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 7.354  ; 7.354  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 7.346  ; 7.346  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 6.819  ; 6.819  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 7.288  ; 7.288  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 7.277  ; 7.277  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 7.206  ; 7.206  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 7.041  ; 7.041  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 9.856  ; 9.856  ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 11.002 ; 11.002 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 10.184 ; 10.184 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 9.090  ; 9.090  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 8.663  ; 8.663  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 8.951  ; 8.951  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 8.814  ; 8.814  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 8.593  ; 8.593  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 8.618  ; 8.618  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 8.591  ; 8.591  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 9.090  ; 9.090  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 8.969  ; 8.969  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 6.669  ; 6.669  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 6.753  ; 6.753  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 6.177  ; 6.177  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 6.229  ; 6.229  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 6.086  ; 6.086  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 5.673  ; 5.673  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 6.238  ; 6.238  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 6.198  ; 6.198  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 6.671  ; 6.671  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 6.753  ; 6.753  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 6.088  ; 6.088  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 5.656  ; 5.656  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 5.213  ; 5.213  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 5.204  ; 5.204  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 5.939  ; 5.939  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 5.945  ; 5.945  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 5.962  ; 5.962  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 5.902  ; 5.902  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 5.962  ; 5.962  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 5.525  ; 5.525  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 5.919  ; 5.919  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 5.906  ; 5.906  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 5.904  ; 5.904  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 5.881  ; 5.881  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 5.891  ; 5.891  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 7.762  ; 7.762  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 6.557  ; 6.557  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 6.559  ; 6.559  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 7.089  ; 7.089  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 6.936  ; 6.936  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 6.886  ; 6.886  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 6.919  ; 6.919  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 6.893  ; 6.893  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 6.876  ; 6.876  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 6.508  ; 6.508  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 6.644  ; 6.644  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 6.073  ; 6.073  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 6.553  ; 6.553  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 6.375  ; 6.375  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 6.500  ; 6.500  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 6.561  ; 6.561  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 6.552  ; 6.552  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 7.293  ; 7.293  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 7.762  ; 7.762  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 7.354  ; 7.354  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 7.346  ; 7.346  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 6.819  ; 6.819  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 7.288  ; 7.288  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 7.277  ; 7.277  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 7.206  ; 7.206  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 7.041  ; 7.041  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 9.856  ; 9.856  ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 11.002 ; 11.002 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 8.580  ; 8.580  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 8.369  ; 8.369  ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 8.181  ; 8.181  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 7.970  ; 7.970  ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 8.580  ; 8.580  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 8.369  ; 8.369  ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 8.181  ; 8.181  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 7.970  ; 7.970  ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+------------+------------+-------+-------+------------+-------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+------------+------------+-------+-------+------------+-------------------------------------+
; ALE        ; MCLK       ; 2.903 ; 2.903 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; DB[*]      ; MCLK       ; 2.355 ; 2.355 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[0]     ; MCLK       ; 2.409 ; 2.409 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[1]     ; MCLK       ; 2.461 ; 2.461 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[2]     ; MCLK       ; 2.633 ; 2.633 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[3]     ; MCLK       ; 2.355 ; 2.355 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[4]     ; MCLK       ; 2.427 ; 2.427 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[5]     ; MCLK       ; 2.524 ; 2.524 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[6]     ; MCLK       ; 2.551 ; 2.551 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  DB[7]     ; MCLK       ; 2.524 ; 2.524 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; NMI        ; MCLK       ; 2.378 ; 2.378 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PA[*]      ; MCLK       ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[0]     ; MCLK       ; 2.414 ; 2.414 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[1]     ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[2]     ; MCLK       ; 2.362 ; 2.362 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[3]     ; MCLK       ; 2.299 ; 2.299 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[4]     ; MCLK       ; 2.455 ; 2.455 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[5]     ; MCLK       ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[6]     ; MCLK       ; 2.626 ; 2.626 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[7]     ; MCLK       ; 2.671 ; 2.671 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[8]     ; MCLK       ; 2.513 ; 2.513 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[9]     ; MCLK       ; 2.357 ; 2.357 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[10]    ; MCLK       ; 2.200 ; 2.200 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[11]    ; MCLK       ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[12]    ; MCLK       ; 2.421 ; 2.421 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PA[13]    ; MCLK       ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; PD_BUS[*]  ; MCLK       ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[0] ; MCLK       ; 2.415 ; 2.415 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[1] ; MCLK       ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[2] ; MCLK       ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[3] ; MCLK       ; 2.418 ; 2.418 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[4] ; MCLK       ; 2.408 ; 2.408 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[5] ; MCLK       ; 2.410 ; 2.410 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[6] ; MCLK       ; 2.401 ; 2.401 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  PD_BUS[7] ; MCLK       ; 2.403 ; 2.403 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; RGB[*]     ; MCLK       ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[0]    ; MCLK       ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[1]    ; MCLK       ; 2.465 ; 2.465 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[2]    ; MCLK       ; 2.533 ; 2.533 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[3]    ; MCLK       ; 2.549 ; 2.549 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[4]    ; MCLK       ; 2.613 ; 2.613 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[5]    ; MCLK       ; 2.519 ; 2.519 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[6]    ; MCLK       ; 2.521 ; 2.521 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[7]    ; MCLK       ; 2.611 ; 2.611 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[8]    ; MCLK       ; 2.550 ; 2.550 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[9]    ; MCLK       ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[10]   ; MCLK       ; 2.453 ; 2.453 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[11]   ; MCLK       ; 2.462 ; 2.462 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[12]   ; MCLK       ; 2.478 ; 2.478 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[13]   ; MCLK       ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[14]   ; MCLK       ; 2.509 ; 2.509 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[15]   ; MCLK       ; 2.532 ; 2.532 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[16]   ; MCLK       ; 2.837 ; 2.837 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[17]   ; MCLK       ; 2.893 ; 2.893 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[18]   ; MCLK       ; 2.709 ; 2.709 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[19]   ; MCLK       ; 2.857 ; 2.857 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[20]   ; MCLK       ; 2.680 ; 2.680 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[21]   ; MCLK       ; 2.791 ; 2.791 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[22]   ; MCLK       ; 2.679 ; 2.679 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
;  RGB[23]   ; MCLK       ; 2.777 ; 2.777 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; SYNC       ; MCLK       ; 2.623 ; 2.623 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nRD        ; MCLK       ; 2.743 ; 2.743 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; nWR        ; MCLK       ; 3.066 ; 3.066 ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; ALE        ; MCLKPAL    ; 2.903 ; 2.903 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; DB[*]      ; MCLKPAL    ; 2.355 ; 2.355 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[0]     ; MCLKPAL    ; 2.409 ; 2.409 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[1]     ; MCLKPAL    ; 2.461 ; 2.461 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[2]     ; MCLKPAL    ; 2.633 ; 2.633 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[3]     ; MCLKPAL    ; 2.355 ; 2.355 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[4]     ; MCLKPAL    ; 2.427 ; 2.427 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[5]     ; MCLKPAL    ; 2.524 ; 2.524 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[6]     ; MCLKPAL    ; 2.551 ; 2.551 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  DB[7]     ; MCLKPAL    ; 2.524 ; 2.524 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; NMI        ; MCLKPAL    ; 2.378 ; 2.378 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PA[*]      ; MCLKPAL    ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[0]     ; MCLKPAL    ; 2.414 ; 2.414 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[1]     ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[2]     ; MCLKPAL    ; 2.362 ; 2.362 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[3]     ; MCLKPAL    ; 2.299 ; 2.299 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[4]     ; MCLKPAL    ; 2.455 ; 2.455 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[5]     ; MCLKPAL    ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[6]     ; MCLKPAL    ; 2.626 ; 2.626 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[7]     ; MCLKPAL    ; 2.671 ; 2.671 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[8]     ; MCLKPAL    ; 2.513 ; 2.513 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[9]     ; MCLKPAL    ; 2.357 ; 2.357 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[10]    ; MCLKPAL    ; 2.200 ; 2.200 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[11]    ; MCLKPAL    ; 2.196 ; 2.196 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[12]    ; MCLKPAL    ; 2.421 ; 2.421 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PA[13]    ; MCLKPAL    ; 2.430 ; 2.430 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; PD_BUS[*]  ; MCLKPAL    ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[0] ; MCLKPAL    ; 2.415 ; 2.415 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[1] ; MCLKPAL    ; 2.451 ; 2.451 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[2] ; MCLKPAL    ; 2.300 ; 2.300 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[3] ; MCLKPAL    ; 2.418 ; 2.418 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[4] ; MCLKPAL    ; 2.408 ; 2.408 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[5] ; MCLKPAL    ; 2.410 ; 2.410 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[6] ; MCLKPAL    ; 2.401 ; 2.401 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  PD_BUS[7] ; MCLKPAL    ; 2.403 ; 2.403 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; RGB[*]     ; MCLKPAL    ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[0]    ; MCLKPAL    ; 2.491 ; 2.491 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[1]    ; MCLKPAL    ; 2.465 ; 2.465 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[2]    ; MCLKPAL    ; 2.533 ; 2.533 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[3]    ; MCLKPAL    ; 2.549 ; 2.549 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[4]    ; MCLKPAL    ; 2.613 ; 2.613 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[5]    ; MCLKPAL    ; 2.519 ; 2.519 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[6]    ; MCLKPAL    ; 2.521 ; 2.521 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[7]    ; MCLKPAL    ; 2.611 ; 2.611 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[8]    ; MCLKPAL    ; 2.550 ; 2.550 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[9]    ; MCLKPAL    ; 2.535 ; 2.535 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[10]   ; MCLKPAL    ; 2.453 ; 2.453 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[11]   ; MCLKPAL    ; 2.462 ; 2.462 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[12]   ; MCLKPAL    ; 2.478 ; 2.478 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[13]   ; MCLKPAL    ; 2.389 ; 2.389 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[14]   ; MCLKPAL    ; 2.509 ; 2.509 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[15]   ; MCLKPAL    ; 2.532 ; 2.532 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[16]   ; MCLKPAL    ; 2.837 ; 2.837 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[17]   ; MCLKPAL    ; 2.893 ; 2.893 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[18]   ; MCLKPAL    ; 2.709 ; 2.709 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[19]   ; MCLKPAL    ; 2.857 ; 2.857 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[20]   ; MCLKPAL    ; 2.680 ; 2.680 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[21]   ; MCLKPAL    ; 2.791 ; 2.791 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[22]   ; MCLKPAL    ; 2.679 ; 2.679 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
;  RGB[23]   ; MCLKPAL    ; 2.777 ; 2.777 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; SYNC       ; MCLKPAL    ; 2.623 ; 2.623 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nRD        ; MCLKPAL    ; 2.743 ; 2.743 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; nWR        ; MCLKPAL    ; 3.066 ; 3.066 ; Rise       ; inst2|altpll_component|pll|clk[0]~1 ;
; ALE        ; MCLK       ; 3.089 ; 3.089 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.148 ; 3.148 ; Rise       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLK       ; 3.039 ; 3.039 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; DACLK      ; MCLK       ; 3.098 ; 3.098 ; Fall       ; inst2|altpll_component|pll|clk[1]   ;
; ALE        ; MCLKPAL    ; 3.089 ; 3.089 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.148 ; 3.148 ; Rise       ; inst2|altpll_component|pll|clk[1]~1 ;
; ALE        ; MCLKPAL    ; 3.039 ; 3.039 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
; DACLK      ; MCLKPAL    ; 3.098 ; 3.098 ; Fall       ; inst2|altpll_component|pll|clk[1]~1 ;
+------------+------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]   ; 11604      ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]   ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]   ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]   ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]~1 ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 11604      ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]~1 ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]   ; 11604      ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]   ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]   ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]   ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]   ; inst2|altpll_component|pll|clk[0]~1 ; false path ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[0]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 11604      ; 0        ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[0]~1 ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[0]~1 ; 2322       ; 1161     ; 0        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]   ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]   ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
; inst2|altpll_component|pll|clk[1]~1 ; inst2|altpll_component|pll|clk[1]~1 ; 6          ; 0        ; 1        ; 0        ;
+-------------------------------------+-------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 172   ; 172  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 231   ; 231  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 27 16:57:06 2025
Info: Command: quartus_sta VERILOG_PPU_MY -c VERILOG_PPU_MY
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'VERILOG_PPU_MY.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]~1} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]~1} {inst2|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]} {inst2|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.621
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.621     -3584.906 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):    -4.614     -3578.664 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -1.242        -6.500 inst2|altpll_component|pll|clk[1] 
    Info (332119):    -1.242        -6.500 inst2|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     0.755         0.000 inst2|altpll_component|pll|clk[1] 
    Info (332119):     0.755         0.000 inst2|altpll_component|pll|clk[1]~1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 MCLK 
    Info (332119):     5.000         0.000 MCLKPAL 
    Info (332119):     6.331         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     8.573         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    17.554         0.000 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    22.038         0.000 inst2|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.540     -1248.661 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):    -1.533     -1242.419 inst2|altpll_component|pll|clk[0] 
    Info (332119):    -0.444        -2.352 inst2|altpll_component|pll|clk[1] 
    Info (332119):    -0.444        -2.352 inst2|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     0.246         0.000 inst2|altpll_component|pll|clk[1] 
    Info (332119):     0.246         0.000 inst2|altpll_component|pll|clk[1]~1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 MCLK 
    Info (332119):     5.000         0.000 MCLKPAL 
    Info (332119):     7.271         0.000 inst2|altpll_component|pll|clk[0]~1 
    Info (332119):     9.513         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):    17.796         0.000 inst2|altpll_component|pll|clk[1]~1 
    Info (332119):    22.280         0.000 inst2|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file D:/RadioSoft/VIDEO GAME/DENDY/SRC/VERILOG_PPU_MY/output_files/VERILOG_PPU_MY.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 413 megabytes
    Info: Processing ended: Fri Jun 27 16:57:07 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in D:/RadioSoft/VIDEO GAME/DENDY/SRC/VERILOG_PPU_MY/output_files/VERILOG_PPU_MY.sta.smsg.


