<?xml version='1.0' encoding='utf-8'?>
<!--This is an ISE project configuration file.-->
<!--It holds project specific layout data for the projectmgr plugin.-->
<!--Copyright (c) 1995-2009 Xilinx, Inc.  All rights reserved.-->
<Project version="2" owner="projectmgr" name="FFT_32" >
   <!--This is an ISE project configuration file.-->
   <ItemView engineview="SynthesisOnly" guiview="Source" compilemode="AutoCompile" >
      <ClosedNodes>
         <ClosedNodesVersion>2</ClosedNodesVersion>
         <ClosedNode>/FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|FFT_32.v</ClosedNode>
         <ClosedNode>/FFT_32 D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|FFT_32.v</ClosedNode>
         <ClosedNode>/FFT_64 D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|FFT_32.v</ClosedNode>
         <ClosedNode>/TopLevel D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|TopLevel.v</ClosedNode>
         <ClosedNode>/TopLevel D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|TopLevel.v/uut - FFT_32</ClosedNode>
      </ClosedNodes>
      <SelectedItems>
         <SelectedItem>uut - FFT_32 (D:/projects/GithubRepositories/DigitalElectronics/01 FFT/verilog/FFT_32/FFT_32.v)</SelectedItem>
      </SelectedItems>
      <ScrollbarPosition orientation="vertical" >0</ScrollbarPosition>
      <ScrollbarPosition orientation="horizontal" >0</ScrollbarPosition>
      <ViewHeaderState orientation="horizontal" >000000ff000000000000000100000001000000000000000000000000000000000202000000010000000100000064000000c4000000020000000000000000000000000200000064ffffffff000000810000000300000002000000c40000000100000003000000000000000100000003</ViewHeaderState>
      <UserChangedColumnWidths orientation="horizontal" >true</UserChangedColumnWidths>
      <CurrentItem>uut - FFT_32 (D:/projects/GithubRepositories/DigitalElectronics/01 FFT/verilog/FFT_32/FFT_32.v)</CurrentItem>
   </ItemView>
   <ItemView engineview="SynthesisOnly" sourcetype="" guiview="Process" >
      <ClosedNodes>
         <ClosedNodesVersion>1</ClosedNodesVersion>
         <ClosedNode>Design Utilities/Compile HDL Simulation Libraries</ClosedNode>
      </ClosedNodes>
      <SelectedItems>
         <SelectedItem>Design Utilities</SelectedItem>
      </SelectedItems>
      <ScrollbarPosition orientation="vertical" >0</ScrollbarPosition>
      <ScrollbarPosition orientation="horizontal" >0</ScrollbarPosition>
      <ViewHeaderState orientation="horizontal" >000000ff00000000000000010000000100000000000000000000000000000000000000000000000105000000010000000100000000000000000000000064ffffffff000000810000000000000001000001050000000100000000</ViewHeaderState>
      <UserChangedColumnWidths orientation="horizontal" >false</UserChangedColumnWidths>
      <CurrentItem>Design Utilities</CurrentItem>
   </ItemView>
   <ItemView guiview="File" >
      <ClosedNodes>
         <ClosedNodesVersion>1</ClosedNodesVersion>
      </ClosedNodes>
      <SelectedItems/>
      <ScrollbarPosition orientation="vertical" >0</ScrollbarPosition>
      <ScrollbarPosition orientation="horizontal" >0</ScrollbarPosition>
      <ViewHeaderState orientation="horizontal" >000000ff000000000000000100000000000000000100000000000000000000000000000000000001f8000000040101000100000000000000000000000064ffffffff0000008100000000000000040000004200000001000000000000002400000001000000000000006600000001000000000000012c0000000100000000</ViewHeaderState>
      <UserChangedColumnWidths orientation="horizontal" >false</UserChangedColumnWidths>
      <CurrentItem>FFT_32.v</CurrentItem>
   </ItemView>
   <ItemView guiview="Library" >
      <ClosedNodes>
         <ClosedNodesVersion>1</ClosedNodesVersion>
         <ClosedNode>work</ClosedNode>
      </ClosedNodes>
      <SelectedItems/>
      <ScrollbarPosition orientation="vertical" >0</ScrollbarPosition>
      <ScrollbarPosition orientation="horizontal" >0</ScrollbarPosition>
      <ViewHeaderState orientation="horizontal" >000000ff00000000000000010000000000000000010000000000000000000000000000000000000109000000010001000100000000000000000000000064ffffffff000000810000000000000001000001090000000100000000</ViewHeaderState>
      <UserChangedColumnWidths orientation="horizontal" >false</UserChangedColumnWidths>
      <CurrentItem>work</CurrentItem>
   </ItemView>
   <ItemView engineview="BehavioralSim" guiview="Source" compilemode="AutoCompile" >
      <ClosedNodes>
         <ClosedNodesVersion>2</ClosedNodesVersion>
         <ClosedNode>/FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|FFT_32.v</ClosedNode>
         <ClosedNode>/FFT_32 D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|FFT_32.v</ClosedNode>
         <ClosedNode>/FFT_64 D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|FFT_32.v</ClosedNode>
         <ClosedNode>/Test_TopLevel D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|Test_TopLevel.v</ClosedNode>
         <ClosedNode>/complex_mul_test D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|complex_mul_test.v</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_0 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_1 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_10 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_11 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_12 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_13 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_14 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_15 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_2 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_3 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_4 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_5 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_6 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_7 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_8 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_0_9 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_1 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_10 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_11 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_12 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_13 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_14 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_15 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_16 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_2 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_3 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_4 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_5 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_6 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_7 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_8 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_1_9 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_1 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_10 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_11 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_12 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_13 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_14 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_15 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_16 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_2 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_3 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_4 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_5 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_6 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_7 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_8 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_2_9 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_1 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_10 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_11 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_12 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_13 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_14 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_15 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_16 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_2 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_3 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_4 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_5 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_6 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_7 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_8 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_3_9 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_1 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_10 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_11 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_12 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_13 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_14 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_15 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_16 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_2 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_3 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_4 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_5 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_6 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_7 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_8 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|Digital Electronics|01 FFT|verilog|FFT_32|test_FFT_32.v/uut - FFT_32/UUT_4_9 - radix_2_fft</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|test_FFT.v</ClosedNode>
         <ClosedNode>/test_FFT_32 D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|test_FFT_32.v</ClosedNode>
         <ClosedNode>/test_FFT_64 D:|projects|GithubRepositories|DigitalElectronics|01 FFT|verilog|FFT_32|test_FFT.v</ClosedNode>
      </ClosedNodes>
      <SelectedItems>
         <SelectedItem>Test_TopLevel (D:/projects/GithubRepositories/DigitalElectronics/01 FFT/verilog/FFT_32/Test_TopLevel.v)</SelectedItem>
      </SelectedItems>
      <ScrollbarPosition orientation="vertical" >0</ScrollbarPosition>
      <ScrollbarPosition orientation="horizontal" >0</ScrollbarPosition>
      <ViewHeaderState orientation="horizontal" >000000ff00000000000000010000000100000000000000000000000000000000020200000001000000010000006400000118000000020000000000000000000000000200000064ffffffff000000810000000300000002000001180000000100000003000000000000000100000003</ViewHeaderState>
      <UserChangedColumnWidths orientation="horizontal" >true</UserChangedColumnWidths>
      <CurrentItem>Test_TopLevel (D:/projects/GithubRepositories/DigitalElectronics/01 FFT/verilog/FFT_32/Test_TopLevel.v)</CurrentItem>
   </ItemView>
   <ItemView engineview="BehavioralSim" sourcetype="" guiview="Process" >
      <ClosedNodes>
         <ClosedNodesVersion>1</ClosedNodesVersion>
         <ClosedNode>Design Utilities/Compile HDL Simulation Libraries</ClosedNode>
      </ClosedNodes>
      <SelectedItems>
         <SelectedItem>Design Utilities</SelectedItem>
      </SelectedItems>
      <ScrollbarPosition orientation="vertical" >0</ScrollbarPosition>
      <ScrollbarPosition orientation="horizontal" >0</ScrollbarPosition>
      <ViewHeaderState orientation="horizontal" >000000ff00000000000000010000000100000000000000000000000000000000000000000000000105000000010000000100000000000000000000000064ffffffff000000810000000000000001000001050000000100000000</ViewHeaderState>
      <UserChangedColumnWidths orientation="horizontal" >false</UserChangedColumnWidths>
      <CurrentItem>Design Utilities</CurrentItem>
   </ItemView>
   <ItemView engineview="SynthesisOnly" sourcetype="DESUT_VERILOG" guiview="Process" >
      <ClosedNodes>
         <ClosedNodesVersion>1</ClosedNodesVersion>
         <ClosedNode>Configure Target Device</ClosedNode>
         <ClosedNode>Design Utilities/Compile HDL Simulation Libraries</ClosedNode>
         <ClosedNode>Implement Design</ClosedNode>
      </ClosedNodes>
      <SelectedItems>
         <SelectedItem></SelectedItem>
      </SelectedItems>
      <ScrollbarPosition orientation="vertical" >2</ScrollbarPosition>
      <ScrollbarPosition orientation="horizontal" >0</ScrollbarPosition>
      <ViewHeaderState orientation="horizontal" >000000ff00000000000000010000000100000000000000000000000000000000000000000000000105000000010000000100000000000000000000000064ffffffff000000810000000000000001000001050000000100000000</ViewHeaderState>
      <UserChangedColumnWidths orientation="horizontal" >false</UserChangedColumnWidths>
      <CurrentItem></CurrentItem>
   </ItemView>
   <ItemView engineview="BehavioralSim" sourcetype="DESUT_VERILOG" guiview="Process" >
      <ClosedNodes>
         <ClosedNodesVersion>1</ClosedNodesVersion>
      </ClosedNodes>
      <SelectedItems>
         <SelectedItem>Simulate Behavioral Model</SelectedItem>
      </SelectedItems>
      <ScrollbarPosition orientation="vertical" >0</ScrollbarPosition>
      <ScrollbarPosition orientation="horizontal" >0</ScrollbarPosition>
      <ViewHeaderState orientation="horizontal" >000000ff00000000000000010000000100000000000000000000000000000000000000000000000105000000010000000100000000000000000000000064ffffffff000000810000000000000001000001050000000100000000</ViewHeaderState>
      <UserChangedColumnWidths orientation="horizontal" >false</UserChangedColumnWidths>
      <CurrentItem>Simulate Behavioral Model</CurrentItem>
   </ItemView>
   <SourceProcessView>000000ff0000000000000002000000bc0000005a01000000050100000002</SourceProcessView>
   <CurrentView>Implementation</CurrentView>
   <ItemView engineview="SynthesisOnly" sourcetype="DESUT_MEM" guiview="Process" >
      <ClosedNodes>
         <ClosedNodesVersion>1</ClosedNodesVersion>
      </ClosedNodes>
      <SelectedItems>
         <SelectedItem/>
      </SelectedItems>
      <ScrollbarPosition orientation="vertical" >0</ScrollbarPosition>
      <ScrollbarPosition orientation="horizontal" >0</ScrollbarPosition>
      <ViewHeaderState orientation="horizontal" >000000ff00000000000000010000000100000000000000000000000000000000000000000000000116000000010000000100000000000000000000000064ffffffff000000810000000000000001000001160000000100000000</ViewHeaderState>
      <UserChangedColumnWidths orientation="horizontal" >false</UserChangedColumnWidths>
      <CurrentItem/>
   </ItemView>
</Project>
