# 5-stage-pipeline-cpu
å®ç°äº†5æ®µæµæ°´çš„CPU This project is verilog that implements 5-stage-pipeline-cpu

å’Œæ­¤ä»“åº“é…å¥—çš„bilibiliè®²è§£åœ°å€åœ¨è¿™ï¼šhttps://www.bilibili.com/video/BV1bf4y1w7hA

---

## å…³äºä½œè€…
- [@lerogo](https://github.com/lerogo/ "@lerogo"), æˆ‘çš„[åšå®¢](https://blog.lerogo.com/)ï¼Œå¦‚æœä½ æƒ³[ç»™æˆ‘ç‚¹é’±ä¹°è‘¡è„å†»å†»](https://pay.lerogo.com/)ğŸ¤£
- å½“å‰ä»£ç ä»“åº“ [5-stage-pipeline-cpu](https://github.com/lerogo/5-stage-pipeline-cpu)
- 2021-09-22 æ˜ŸæœŸä¸‰

---

## æ–‡ä»¶ä»‹ç»

1. project ä¸ºé¡¹ç›®ä»£ç ç›®å½•ï¼Œé‡Œé¢æ—¶å®Œæ•´çš„vivadoå·¥ç¨‹
2. ç¡¬ä»¶è¯¾ç¨‹è®¾è®¡ï¼ˆâ… ï¼‰â€”â€”æŠ¥å‘Š.pdf æŠ¥å‘Š
3. é™„å½•1ç”»å›¾.vsdx è‡ªå·±åšçš„æ—¶å€™ç”»çš„å›¾å•¦
4. é™„å½•2è½¯ä»¶ç”»å‡ºRTLå›¾.pdf

## å®ç°æŒ‡ä»¤ï¼ˆå…¶ä¸­æŒ‡ä»¤å¯¹åº”opä¸ºåºå·ï¼‰

1. `add rd,rs,rt` `R[rs]+R[rt]->R[rd]`
2. `addi rd,rs,imm` `R[rs]+imm->R[rd]` ç¬¦å·ä½æ‰©å±•
3. `addiu rd,rs,imm` `R[rs]+imm->R[rd]` 0æ‰©å±•
4. `sub rd,rs,rt` `R[rs]-R[rt]->R[rd]`
5. `and rd,rs,rt` `R[rs]&R[rt]->R[rd]`
6. `andi rd,rs,imm` `R[rs]&imm->R[rd]` 
7. `or rd,rs,rt` `R[rs]|R[rt]->R[rd]`
8. `ori rd,rs,imm` `R[rs]|imm->R[rd]` 
9. `nor rd,rs,rt` `~(R[rs]|R[rt])->R[rd]`
10. `nori rd,rs,imm` `~(R[rs]|imm)->R[rd]` 
11. `xor rd,rs,rt` `R[rs]âŠ•R[rt]->R[rd]`
12. `xori rd,rs,imm` `R[rs]âŠ•imm->R[rd]` 
13. `beq rd,rs,imm` `if R[rd]==R[rs] then PC=PC+imm<<2` 
14. `beqz rd,imm` `if R[rd]==R[0] then PC=PC+imm<<2` 
15. `bne rd,rs,imm` `if R[rd]!=R[rs] then PC=PC+imm<<2` 
16. `bnez rd,imm` `if R[rd]!=R[0] then PC=PC+imm<<2` 
17. `bgt rd,rs,imm` `if R[rd]>R[rs] then PC=PC+imm<<2` 
18. `bge rd,rs,imm` `if R[rd]>=R[rs] then PC=PC+imm<<2` 
19. `blt rd,rs,imm` `if R[rd]<R[rs] then PC=PC+imm<<2` 
20. `ble rd,rs,imm` `if R[rd]<=R[rs] then PC=PC+imm<<2` 
21. `j imm` `PC=PC(31:28)|imm<< 2` 
22. 
23. `jr rd` `PC=R[rd]`
24. `lb rd,rs` `mem[R[rs]]->R[rd]` åŠ è½½ä¸€ä¸ªå­—èŠ‚ 8bit
25. `lh rd,rs` `mem[R[rs]]->R[rd]` åŠ è½½ä¸€ä¸ªåŠå­— 16bit
26. `lw rd,rs` `mem[R[rs]]->R[rd]` åŠ è½½ä¸€ä¸ªå­— 32bit
27. `sb rd,rs` `R[rs]->mem[R[rd]]` å‚¨å­˜ä¸€ä¸ªå­—èŠ‚ 8bit
28. `sh rd,rs` `R[rs]->mem[R[rd]]` å‚¨å­˜ä¸€ä¸ªåŠå­— 16bit
29. `sw rd,rs` `R[rs]->mem[R[rd]]` å‚¨å­˜ä¸€ä¸ªå­— 32bit
30. `slli rd,rs,imm` `R[rs]<<imm->R[rd]`
31. `sll rd,rs,rt` `R[rs]<<R[rt](4~0)->R[rd]`
32. `srli rd,rs,imm` `R[rs]>>imm->R[rd]` é€»è¾‘å³ç§» é«˜ä½è¡¥0
33. `srl rd,rs,rt` `R[rs]>>R[rt](4~0)->R[rd]` é«˜ä½è¡¥0
34. `srai rd,rs,imm` `R[rs]>>imm->R[rd]` ç®—æ•°å³ç§» é«˜ä½è¡¥1
35. `sra rd,rs,rt` `R[rs]>>R[rt](4~0)->R[rd]` é«˜ä½è¡¥1
36. `slt rd,rs,rt` `if R[rs]<R[rt] then R[rd]=1 else 0` 
37. `slti rd,rs,imm` `if R[rs]<imm then R[rd]=1 else 0` 