TimeQuest Timing Analyzer report for teste
Fri Aug 18 15:33:15 2017
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_50MHz'
 13. Slow 1200mV 85C Model Setup: 'Switch[1]'
 14. Slow 1200mV 85C Model Hold: 'Switch[1]'
 15. Slow 1200mV 85C Model Hold: 'clock_50MHz'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clock_50MHz'
 24. Slow 1200mV 0C Model Setup: 'Switch[1]'
 25. Slow 1200mV 0C Model Hold: 'Switch[1]'
 26. Slow 1200mV 0C Model Hold: 'clock_50MHz'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clock_50MHz'
 34. Fast 1200mV 0C Model Setup: 'Switch[1]'
 35. Fast 1200mV 0C Model Hold: 'Switch[1]'
 36. Fast 1200mV 0C Model Hold: 'clock_50MHz'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; teste                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE30F23C7                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clock_50MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50MHz } ;
; Switch[1]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Switch[1] }   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 282.65 MHz ; 250.0 MHz       ; clock_50MHz ; limit due to minimum period restriction (max I/O toggle rate) ;
; 462.75 MHz ; 250.0 MHz       ; Switch[1]   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_50MHz ; -3.214 ; -147.384      ;
; Switch[1]   ; -1.586 ; -18.478       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; Switch[1]   ; 0.294 ; 0.000         ;
; clock_50MHz ; 0.393 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clock_50MHz ; -3.000 ; -92.950                    ;
; Switch[1]   ; -3.000 ; -3.000                     ;
+-------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50MHz'                                                                                                                       ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.214 ; memoria:aque|ReadData[5]                     ; uart:ut|tx:transmissao|dados[5]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -4.088     ; 0.104      ;
; -3.213 ; memoria:aque|ReadData[4]                     ; uart:ut|tx:transmissao|dados[4]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -4.087     ; 0.104      ;
; -3.213 ; memoria:aque|ReadData[0]                     ; uart:ut|tx:transmissao|dados[0]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -4.087     ; 0.104      ;
; -3.212 ; memoria:aque|ReadData[3]                     ; uart:ut|tx:transmissao|dados[3]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -4.086     ; 0.104      ;
; -3.211 ; memoria:aque|ReadData[1]                     ; uart:ut|tx:transmissao|dados[1]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -4.085     ; 0.104      ;
; -3.176 ; memoria:aque|ReadData[6]                     ; uart:ut|tx:transmissao|dados[6]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.662     ; 0.492      ;
; -3.175 ; memoria:aque|ReadData[7]                     ; uart:ut|tx:transmissao|dados[7]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.661     ; 0.492      ;
; -3.175 ; memoria:aque|ReadData[2]                     ; uart:ut|tx:transmissao|dados[2]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.661     ; 0.492      ;
; -2.538 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.469      ;
; -2.516 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.447      ;
; -2.485 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.421      ;
; -2.485 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.421      ;
; -2.485 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.421      ;
; -2.485 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.421      ;
; -2.485 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.421      ;
; -2.485 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.421      ;
; -2.485 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.421      ;
; -2.485 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.421      ;
; -2.482 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.418      ;
; -2.482 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.418      ;
; -2.482 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.418      ;
; -2.482 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.418      ;
; -2.482 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.418      ;
; -2.482 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.418      ;
; -2.482 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.418      ;
; -2.482 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.418      ;
; -2.397 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.328      ;
; -2.392 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.323      ;
; -2.371 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.302      ;
; -2.366 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.297      ;
; -2.351 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.068     ; 3.281      ;
; -2.341 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.272      ;
; -2.325 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.068     ; 3.255      ;
; -2.315 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.246      ;
; -2.300 ; uart:ut|tx:transmissao|dados[2]              ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.502     ; 2.796      ;
; -2.290 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.226      ;
; -2.290 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.226      ;
; -2.290 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.226      ;
; -2.290 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.226      ;
; -2.290 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.226      ;
; -2.290 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.226      ;
; -2.290 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.226      ;
; -2.290 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.226      ;
; -2.276 ; uart:uart1|rx:recebe|estado.01               ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.089     ; 3.185      ;
; -2.276 ; uart:uart1|rx:recebe|estado.01               ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.089     ; 3.185      ;
; -2.276 ; uart:uart1|rx:recebe|estado.01               ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.089     ; 3.185      ;
; -2.258 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.323      ; 3.579      ;
; -2.258 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.323      ; 3.579      ;
; -2.258 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.323      ; 3.579      ;
; -2.257 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[0]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.061     ; 3.194      ;
; -2.256 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[1]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.061     ; 3.193      ;
; -2.256 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[3]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.061     ; 3.193      ;
; -2.256 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[2]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.061     ; 3.193      ;
; -2.255 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.323      ; 3.576      ;
; -2.255 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.323      ; 3.576      ;
; -2.255 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.323      ; 3.576      ;
; -2.254 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[0]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.061     ; 3.191      ;
; -2.253 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[1]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.061     ; 3.190      ;
; -2.253 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[3]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.061     ; 3.190      ;
; -2.253 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[2]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.061     ; 3.190      ;
; -2.252 ; uart:ut|rx:recebe|rdy                        ; uart:uart1|rx:recebe|rdy           ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.130     ; 3.120      ;
; -2.247 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.314      ; 3.559      ;
; -2.247 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.314      ; 3.559      ;
; -2.247 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.314      ; 3.559      ;
; -2.247 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.314      ; 3.559      ;
; -2.245 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|contador[2] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.176      ;
; -2.244 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.314      ; 3.556      ;
; -2.244 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.314      ; 3.556      ;
; -2.244 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.314      ; 3.556      ;
; -2.244 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.314      ; 3.556      ;
; -2.243 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|contador[0] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.174      ;
; -2.240 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|estado.01        ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.129     ; 3.109      ;
; -2.240 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|estado.10        ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.129     ; 3.109      ;
; -2.240 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|estado.11        ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.129     ; 3.109      ;
; -2.240 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|contador[2] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.171      ;
; -2.239 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.134     ; 3.103      ;
; -2.239 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.134     ; 3.103      ;
; -2.239 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.134     ; 3.103      ;
; -2.239 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.134     ; 3.103      ;
; -2.238 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|contador[0] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.169      ;
; -2.237 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|contador[1] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.168      ;
; -2.232 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|contador[1] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.163      ;
; -2.226 ; uart:ut|tx:transmissao|dados[0]              ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 3.151      ;
; -2.213 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.134     ; 3.077      ;
; -2.213 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.134     ; 3.077      ;
; -2.213 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.134     ; 3.077      ;
; -2.213 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.134     ; 3.077      ;
; -2.207 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.138      ;
; -2.195 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.125     ; 3.068      ;
; -2.195 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.125     ; 3.068      ;
; -2.195 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.125     ; 3.068      ;
; -2.193 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.124      ;
; -2.192 ; uart:uart1|rx:recebe|contador[2]             ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.079     ; 3.111      ;
; -2.192 ; uart:uart1|rx:recebe|contador[2]             ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.079     ; 3.111      ;
; -2.192 ; uart:uart1|rx:recebe|contador[2]             ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.079     ; 3.111      ;
; -2.181 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.112      ;
; -2.177 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:ut|tx:transmissao|estado.10   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.108      ;
; -2.174 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.110      ;
; -2.174 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.110      ;
; -2.174 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.062     ; 3.110      ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Switch[1]'                                                                                                ;
+--------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.586 ; uart:ut|rx:recebe|saida_rx[1] ; memoria:aque|memory~401  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.782      ; 5.457      ;
; -1.439 ; uart:ut|rx:recebe|saida_rx[6] ; memoria:aque|memory~406  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 4.009      ; 5.438      ;
; -1.410 ; uart:ut|rx:recebe|saida_rx[0] ; memoria:aque|memory~400  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 4.053      ; 5.482      ;
; -1.394 ; uart:ut|rx:recebe|saida_rx[5] ; memoria:aque|memory~405  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.781      ; 5.259      ;
; -1.333 ; uart:ut|rx:recebe|saida_rx[7] ; memoria:aque|memory~407  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.766      ; 5.188      ;
; -1.245 ; uart:ut|rx:recebe|saida_rx[2] ; memoria:aque|memory~402  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 4.045      ; 5.310      ;
; -1.240 ; uart:ut|rx:recebe|saida_rx[3] ; memoria:aque|memory~403  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.781      ; 5.284      ;
; -1.210 ; uart:ut|rx:recebe|saida_rx[4] ; memoria:aque|memory~404  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.783      ; 5.256      ;
; -1.161 ; memoria:aque|memory~402       ; memoria:aque|ReadData[2] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.612     ; 0.533      ;
; -1.129 ; memoria:aque|memory~400       ; memoria:aque|ReadData[0] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.597     ; 0.531      ;
; -1.121 ; memoria:aque|memory~406       ; memoria:aque|ReadData[6] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.564     ; 0.547      ;
; -0.846 ; memoria:aque|memory~403       ; memoria:aque|ReadData[3] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.290     ; 0.550      ;
; -0.844 ; memoria:aque|memory~401       ; memoria:aque|ReadData[1] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.293     ; 0.545      ;
; -0.842 ; memoria:aque|memory~407       ; memoria:aque|ReadData[7] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.288     ; 0.545      ;
; -0.842 ; memoria:aque|memory~404       ; memoria:aque|ReadData[4] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.292     ; 0.551      ;
; -0.836 ; memoria:aque|memory~405       ; memoria:aque|ReadData[5] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.289     ; 0.547      ;
+--------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Switch[1]'                                                                                                ;
+-------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.294 ; memoria:aque|memory~407       ; memoria:aque|ReadData[7] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.203      ; 0.497      ;
; 0.295 ; memoria:aque|memory~405       ; memoria:aque|ReadData[5] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.204      ; 0.499      ;
; 0.298 ; memoria:aque|memory~401       ; memoria:aque|ReadData[1] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.200      ; 0.498      ;
; 0.302 ; memoria:aque|memory~403       ; memoria:aque|ReadData[3] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.202      ; 0.504      ;
; 0.304 ; memoria:aque|memory~404       ; memoria:aque|ReadData[4] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.201      ; 0.505      ;
; 0.533 ; uart:ut|rx:recebe|saida_rx[2] ; memoria:aque|memory~402  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.437      ; 5.010      ;
; 0.539 ; memoria:aque|memory~406       ; memoria:aque|ReadData[6] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.039     ; 0.500      ;
; 0.555 ; memoria:aque|memory~400       ; memoria:aque|ReadData[0] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.069     ; 0.486      ;
; 0.562 ; memoria:aque|memory~402       ; memoria:aque|ReadData[2] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.076     ; 0.486      ;
; 0.696 ; uart:ut|rx:recebe|saida_rx[0] ; memoria:aque|memory~400  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.437      ; 5.173      ;
; 0.705 ; uart:ut|rx:recebe|saida_rx[7] ; memoria:aque|memory~407  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.114      ; 4.859      ;
; 0.740 ; uart:ut|rx:recebe|saida_rx[6] ; memoria:aque|memory~406  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.391      ; 5.171      ;
; 0.815 ; uart:ut|rx:recebe|saida_rx[3] ; memoria:aque|memory~403  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.130      ; 4.985      ;
; 0.839 ; uart:ut|rx:recebe|saida_rx[4] ; memoria:aque|memory~404  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.132      ; 5.011      ;
; 0.841 ; uart:ut|rx:recebe|saida_rx[5] ; memoria:aque|memory~405  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.130      ; 5.011      ;
; 0.932 ; uart:ut|rx:recebe|saida_rx[1] ; memoria:aque|memory~401  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.131      ; 5.103      ;
+-------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50MHz'                                                                                                                                 ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.393 ; uart:ut|rx:recebe|data[2]                    ; uart:ut|rx:recebe|data[2]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[3]                    ; uart:ut|rx:recebe|data[3]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[0]                    ; uart:ut|rx:recebe|data[0]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[1]                    ; uart:ut|rx:recebe|data[1]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[7]                    ; uart:ut|rx:recebe|data[7]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[6]                    ; uart:ut|rx:recebe|data[6]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[4]                    ; uart:ut|rx:recebe|data[4]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|contador[2]                ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|contador[1]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:uart1|rx:recebe|amostra_dado[0]         ; uart:uart1|rx:recebe|amostra_dado[0]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|amostra_dado[3]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|amostra_dado[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:uart1|rx:recebe|amostra_dado[2]         ; uart:uart1|rx:recebe|amostra_dado[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.394 ; uart:ut|rx:recebe|data[5]                    ; uart:ut|rx:recebe|data[5]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; uart:ut|tx:transmissao|estado.01             ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; uart:ut|tx:transmissao|estado.11             ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.089      ; 0.669      ;
; 0.395 ; uart:uart1|rx:recebe|contador[2]             ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.088      ; 0.669      ;
; 0.395 ; uart:uart1|rx:recebe|contador[1]             ; uart:uart1|rx:recebe|contador[1]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.088      ; 0.669      ;
; 0.398 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[0]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.674      ;
; 0.400 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[0]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.088      ; 0.674      ;
; 0.410 ; uart:ut|rx:recebe|amostra_dado[1]            ; uart:ut|rx:recebe|amostra_dado[1]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|amostra_dado[3]            ; uart:ut|rx:recebe|amostra_dado[3]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|amostra_dado[0]            ; uart:ut|rx:recebe|amostra_dado[0]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|amostra_dado[2]            ; uart:ut|rx:recebe|amostra_dado[2]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.411 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|contador[2]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|contador[1]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; uart:ut|tx:transmissao|contador[0]           ; uart:ut|tx:transmissao|contador[0]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.674      ;
; 0.416 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.674      ;
; 0.440 ; uart:ut|rx:recebe|rdy                        ; uart:ut|rx:recebe|rdy                        ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.043      ; 0.669      ;
; 0.460 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.718      ;
; 0.518 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.497      ; 1.201      ;
; 0.527 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.497      ; 1.210      ;
; 0.599 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.857      ;
; 0.608 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.884      ;
; 0.623 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|estado.11                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.089      ; 0.898      ;
; 0.644 ; uart:uart1|rx:recebe|contador[1]             ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.088      ; 0.918      ;
; 0.650 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.908      ;
; 0.656 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.914      ;
; 0.662 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.088      ; 0.936      ;
; 0.668 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.944      ;
; 0.669 ; uart:uart1|rx:recebe|amostra_dado[0]         ; uart:uart1|rx:recebe|amostra_dado[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.945      ;
; 0.670 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[1]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.946      ;
; 0.701 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.959      ;
; 0.721 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.979      ;
; 0.729 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[3]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.125      ; 1.040      ;
; 0.730 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[0]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.125      ; 1.041      ;
; 0.730 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.125      ; 1.041      ;
; 0.732 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.125      ; 1.043      ;
; 0.734 ; uart:ut|tx:transmissao|contador[0]           ; uart:ut|tx:transmissao|contador[1]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.992      ;
; 0.743 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|contador[0]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.001      ;
; 0.745 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|contador[1]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.003      ;
; 0.754 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.129      ; 1.069      ;
; 0.777 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.497      ; 1.460      ;
; 0.783 ; uart:ut|rx:recebe|contador[2]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.059      ;
; 0.786 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.497      ; 1.469      ;
; 0.806 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.064      ;
; 0.807 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.065      ;
; 0.808 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.066      ;
; 0.829 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[1]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.088      ; 1.103      ;
; 0.830 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[1]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.129      ; 1.145      ;
; 0.831 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.089      ;
; 0.835 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.093      ;
; 0.837 ; uart:ut|rx:recebe|estado.01                  ; uart:ut|rx:recebe|estado.10                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.089      ; 1.112      ;
; 0.845 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[0]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.129      ; 1.160      ;
; 0.866 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[0]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.079      ; 1.131      ;
; 0.867 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[3]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.079      ; 1.132      ;
; 0.869 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.079      ; 1.134      ;
; 0.900 ; uart:uart1|rx:recebe|contador[3]             ; uart:uart1|rx:recebe|contador[3]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.088      ; 1.174      ;
; 0.912 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|contador[2]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.170      ;
; 0.912 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.188      ;
; 0.932 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|estado.10             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.190      ;
; 0.948 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.207      ;
; 0.952 ; uart:ut|rx:recebe|estado.11                  ; uart:ut|rx:recebe|estado.01                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.089      ; 1.227      ;
; 0.963 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.497      ; 1.646      ;
; 0.972 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|estado.11               ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.089      ; 1.247      ;
; 0.972 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.497      ; 1.655      ;
; 0.980 ; uart:ut|tx:transmissao|estado.01             ; uart:ut|tx:transmissao|estado.10             ; clock_50MHz  ; clock_50MHz ; 0.000        ; -0.336     ; 0.830      ;
; 0.983 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.241      ;
; 0.989 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.247      ;
; 0.990 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.248      ;
; 0.995 ; uart:ut|rx:recebe|contador[3]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.271      ;
; 1.005 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.263      ;
; 1.007 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.265      ;
; 1.016 ; uart:uart1|rx:recebe|amostra_dado[0]         ; uart:uart1|rx:recebe|amostra_dado[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.292      ;
; 1.016 ; uart:ut|rx:recebe|amostra_dado[1]            ; uart:ut|rx:recebe|amostra_dado[2]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.275      ;
; 1.019 ; uart:ut|tx:transmissao|tx                    ; uart:ut|tx:transmissao|tx                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.277      ;
; 1.021 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.279      ;
; 1.022 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.280      ;
; 1.023 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.281      ;
; 1.027 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|rdy                     ; clock_50MHz  ; clock_50MHz ; 0.000        ; -0.112     ; 1.101      ;
; 1.032 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.308      ;
; 1.047 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[3]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.088      ; 1.321      ;
; 1.054 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.129      ; 1.369      ;
; 1.059 ; uart:ut|rx:recebe|amostra_dado[0]            ; uart:ut|rx:recebe|amostra_dado[1]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.318      ;
; 1.094 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[1]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.079      ; 1.359      ;
; 1.094 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.352      ;
; 1.096 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|contador[2]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.354      ;
; 1.110 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.368      ;
; 1.111 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 1.369      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 309.02 MHz ; 250.0 MHz       ; clock_50MHz ; limit due to minimum period restriction (max I/O toggle rate) ;
; 520.29 MHz ; 250.0 MHz       ; Switch[1]   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_50MHz ; -2.930 ; -129.217      ;
; Switch[1]   ; -1.464 ; -15.953       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; Switch[1]   ; 0.192 ; 0.000         ;
; clock_50MHz ; 0.344 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock_50MHz ; -3.000 ; -92.950                   ;
; Switch[1]   ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50MHz'                                                                                                                        ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.930 ; memoria:aque|ReadData[5]                     ; uart:ut|tx:transmissao|dados[5]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.819     ; 0.090      ;
; -2.929 ; memoria:aque|ReadData[4]                     ; uart:ut|tx:transmissao|dados[4]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.818     ; 0.090      ;
; -2.929 ; memoria:aque|ReadData[0]                     ; uart:ut|tx:transmissao|dados[0]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.818     ; 0.090      ;
; -2.929 ; memoria:aque|ReadData[3]                     ; uart:ut|tx:transmissao|dados[3]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.818     ; 0.090      ;
; -2.927 ; memoria:aque|ReadData[1]                     ; uart:ut|tx:transmissao|dados[1]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.816     ; 0.090      ;
; -2.890 ; memoria:aque|ReadData[7]                     ; uart:ut|tx:transmissao|dados[7]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.428     ; 0.441      ;
; -2.890 ; memoria:aque|ReadData[2]                     ; uart:ut|tx:transmissao|dados[2]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.427     ; 0.442      ;
; -2.889 ; memoria:aque|ReadData[6]                     ; uart:ut|tx:transmissao|dados[6]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -3.428     ; 0.440      ;
; -2.236 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 3.175      ;
; -2.218 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 3.157      ;
; -2.196 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.140      ;
; -2.196 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.140      ;
; -2.196 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.140      ;
; -2.196 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.140      ;
; -2.196 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.140      ;
; -2.196 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.140      ;
; -2.196 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.140      ;
; -2.196 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.140      ;
; -2.192 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.136      ;
; -2.192 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.136      ;
; -2.192 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.136      ;
; -2.192 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.136      ;
; -2.192 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.136      ;
; -2.192 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.136      ;
; -2.192 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.136      ;
; -2.192 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 3.136      ;
; -2.108 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 3.047      ;
; -2.105 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 3.044      ;
; -2.089 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 3.028      ;
; -2.086 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 3.025      ;
; -2.053 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.992      ;
; -2.047 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.986      ;
; -2.034 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.973      ;
; -2.030 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.974      ;
; -2.030 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.974      ;
; -2.030 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.974      ;
; -2.030 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.974      ;
; -2.030 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.974      ;
; -2.030 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.974      ;
; -2.030 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.974      ;
; -2.030 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.974      ;
; -2.029 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.968      ;
; -2.006 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.295      ; 3.300      ;
; -2.006 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.295      ; 3.300      ;
; -2.006 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.295      ; 3.300      ;
; -2.002 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.295      ; 3.296      ;
; -2.002 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.295      ; 3.296      ;
; -2.002 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.295      ; 3.296      ;
; -1.996 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.286      ; 3.281      ;
; -1.996 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.286      ; 3.281      ;
; -1.996 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.286      ; 3.281      ;
; -1.996 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.286      ; 3.281      ;
; -1.992 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.286      ; 3.277      ;
; -1.992 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.286      ; 3.277      ;
; -1.992 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.286      ; 3.277      ;
; -1.992 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.286      ; 3.277      ;
; -1.990 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[3]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.934      ;
; -1.990 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[0]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.934      ;
; -1.989 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[1]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.933      ;
; -1.989 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[2]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.933      ;
; -1.986 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[3]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.930      ;
; -1.986 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[0]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.930      ;
; -1.985 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[1]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.929      ;
; -1.985 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[2]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.929      ;
; -1.980 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|estado.01        ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.118     ; 2.861      ;
; -1.980 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|estado.10        ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.118     ; 2.861      ;
; -1.980 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|estado.11        ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.118     ; 2.861      ;
; -1.978 ; uart:ut|rx:recebe|rdy                        ; uart:uart1|rx:recebe|rdy           ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.116     ; 2.861      ;
; -1.966 ; uart:uart1|rx:recebe|estado.01               ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.080     ; 2.885      ;
; -1.966 ; uart:uart1|rx:recebe|estado.01               ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.080     ; 2.885      ;
; -1.966 ; uart:uart1|rx:recebe|estado.01               ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.080     ; 2.885      ;
; -1.962 ; uart:ut|tx:transmissao|dados[2]              ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.462     ; 2.499      ;
; -1.958 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|contador[2] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.897      ;
; -1.956 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|contador[0] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.895      ;
; -1.955 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|contador[2] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.894      ;
; -1.953 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|contador[0] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.892      ;
; -1.950 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|contador[1] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.889      ;
; -1.947 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.886      ;
; -1.947 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|contador[1] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.886      ;
; -1.933 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.126     ; 2.806      ;
; -1.933 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.126     ; 2.806      ;
; -1.933 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.126     ; 2.806      ;
; -1.933 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.126     ; 2.806      ;
; -1.928 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.867      ;
; -1.922 ; Switch[1]                                    ; uart:ut|tx:transmissao|contador[2] ; Switch[1]    ; clock_50MHz ; 0.500        ; 2.364      ; 4.765      ;
; -1.921 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.865      ;
; -1.921 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.865      ;
; -1.921 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.865      ;
; -1.921 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.865      ;
; -1.921 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.865      ;
; -1.921 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.865      ;
; -1.921 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.865      ;
; -1.921 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.055     ; 2.865      ;
; -1.920 ; Switch[1]                                    ; uart:ut|tx:transmissao|contador[0] ; Switch[1]    ; clock_50MHz ; 0.500        ; 2.364      ; 4.763      ;
; -1.914 ; Switch[1]                                    ; uart:ut|tx:transmissao|contador[1] ; Switch[1]    ; clock_50MHz ; 0.500        ; 2.364      ; 4.757      ;
; -1.911 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.060     ; 2.850      ;
; -1.911 ; uart:uart1|rx:recebe|contador[2]             ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.071     ; 2.839      ;
; -1.911 ; uart:uart1|rx:recebe|contador[2]             ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.071     ; 2.839      ;
; -1.911 ; uart:uart1|rx:recebe|contador[2]             ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.071     ; 2.839      ;
; -1.906 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.126     ; 2.779      ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Switch[1]'                                                                                                 ;
+--------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; uart:ut|rx:recebe|saida_rx[1] ; memoria:aque|memory~401  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.479      ; 5.114      ;
; -1.349 ; uart:ut|rx:recebe|saida_rx[0] ; memoria:aque|memory~400  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.722      ; 5.159      ;
; -1.284 ; uart:ut|rx:recebe|saida_rx[6] ; memoria:aque|memory~406  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.681      ; 5.038      ;
; -1.247 ; uart:ut|rx:recebe|saida_rx[7] ; memoria:aque|memory~407  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.466      ; 4.884      ;
; -1.233 ; uart:ut|rx:recebe|saida_rx[5] ; memoria:aque|memory~405  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.478      ; 4.878      ;
; -1.171 ; uart:ut|rx:recebe|saida_rx[2] ; memoria:aque|memory~402  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.716      ; 4.974      ;
; -1.169 ; uart:ut|rx:recebe|saida_rx[3] ; memoria:aque|memory~403  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.477      ; 4.964      ;
; -1.128 ; uart:ut|rx:recebe|saida_rx[4] ; memoria:aque|memory~404  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 3.480      ; 4.926      ;
; -0.922 ; memoria:aque|memory~402       ; memoria:aque|ReadData[2] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.488     ; 0.503      ;
; -0.895 ; memoria:aque|memory~400       ; memoria:aque|ReadData[0] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.476     ; 0.500      ;
; -0.887 ; memoria:aque|memory~406       ; memoria:aque|ReadData[6] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.443     ; 0.517      ;
; -0.645 ; memoria:aque|memory~403       ; memoria:aque|ReadData[3] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.202     ; 0.520      ;
; -0.644 ; memoria:aque|memory~401       ; memoria:aque|ReadData[1] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.205     ; 0.516      ;
; -0.641 ; memoria:aque|memory~407       ; memoria:aque|ReadData[7] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.200     ; 0.515      ;
; -0.641 ; memoria:aque|memory~404       ; memoria:aque|ReadData[4] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.204     ; 0.520      ;
; -0.633 ; memoria:aque|memory~405       ; memoria:aque|ReadData[5] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.202     ; 0.513      ;
+--------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Switch[1]'                                                                                                 ;
+-------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.192 ; memoria:aque|memory~407       ; memoria:aque|ReadData[7] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.250      ; 0.442      ;
; 0.193 ; memoria:aque|memory~405       ; memoria:aque|ReadData[5] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.249      ; 0.442      ;
; 0.198 ; memoria:aque|memory~401       ; memoria:aque|ReadData[1] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.245      ; 0.443      ;
; 0.201 ; memoria:aque|memory~403       ; memoria:aque|ReadData[3] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.249      ; 0.450      ;
; 0.202 ; memoria:aque|memory~404       ; memoria:aque|ReadData[4] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.246      ; 0.448      ;
; 0.391 ; uart:ut|rx:recebe|saida_rx[2] ; memoria:aque|memory~402  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.067      ; 4.498      ;
; 0.411 ; memoria:aque|memory~406       ; memoria:aque|ReadData[6] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.035      ; 0.446      ;
; 0.426 ; memoria:aque|memory~400       ; memoria:aque|ReadData[0] ; Switch[1]    ; Switch[1]   ; 0.000        ; 0.004      ; 0.430      ;
; 0.433 ; memoria:aque|memory~402       ; memoria:aque|ReadData[2] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.001     ; 0.432      ;
; 0.519 ; uart:ut|rx:recebe|saida_rx[0] ; memoria:aque|memory~400  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.066      ; 4.625      ;
; 0.524 ; uart:ut|rx:recebe|saida_rx[7] ; memoria:aque|memory~407  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 3.780      ; 4.344      ;
; 0.622 ; uart:ut|rx:recebe|saida_rx[6] ; memoria:aque|memory~406  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 4.024      ; 4.686      ;
; 0.633 ; uart:ut|rx:recebe|saida_rx[3] ; memoria:aque|memory~403  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 3.791      ; 4.464      ;
; 0.653 ; uart:ut|rx:recebe|saida_rx[4] ; memoria:aque|memory~404  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 3.794      ; 4.487      ;
; 0.705 ; uart:ut|rx:recebe|saida_rx[5] ; memoria:aque|memory~405  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 3.792      ; 4.537      ;
; 0.738 ; uart:ut|rx:recebe|saida_rx[1] ; memoria:aque|memory~401  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 3.793      ; 4.571      ;
+-------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50MHz'                                                                                                                                  ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; uart:ut|rx:recebe|data[2]                    ; uart:ut|rx:recebe|data[2]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:ut|rx:recebe|data[3]                    ; uart:ut|rx:recebe|data[3]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:ut|rx:recebe|data[0]                    ; uart:ut|rx:recebe|data[0]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:ut|rx:recebe|data[1]                    ; uart:ut|rx:recebe|data[1]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:ut|rx:recebe|data[7]                    ; uart:ut|rx:recebe|data[7]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:ut|rx:recebe|data[6]                    ; uart:ut|rx:recebe|data[6]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:ut|rx:recebe|data[4]                    ; uart:ut|rx:recebe|data[4]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:uart1|rx:recebe|amostra_dado[0]         ; uart:uart1|rx:recebe|amostra_dado[0]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|amostra_dado[3]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|amostra_dado[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:uart1|rx:recebe|amostra_dado[2]         ; uart:uart1|rx:recebe|amostra_dado[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|contador[2]                ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|contador[1]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|tx:transmissao|estado.01             ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|tx:transmissao|estado.11             ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.346 ; uart:ut|rx:recebe|data[5]                    ; uart:ut|rx:recebe|data[5]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; uart:uart1|rx:recebe|contador[2]             ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; uart:uart1|rx:recebe|contador[1]             ; uart:uart1|rx:recebe|contador[1]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 0.597      ;
; 0.356 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[0]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.608      ;
; 0.357 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[0]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 0.608      ;
; 0.360 ; uart:ut|rx:recebe|amostra_dado[1]            ; uart:ut|rx:recebe|amostra_dado[1]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.597      ;
; 0.360 ; uart:ut|rx:recebe|amostra_dado[3]            ; uart:ut|rx:recebe|amostra_dado[3]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.597      ;
; 0.360 ; uart:ut|rx:recebe|amostra_dado[0]            ; uart:ut|rx:recebe|amostra_dado[0]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.597      ;
; 0.360 ; uart:ut|rx:recebe|amostra_dado[2]            ; uart:ut|rx:recebe|amostra_dado[2]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.597      ;
; 0.361 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|contador[2]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|contador[1]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; uart:ut|tx:transmissao|contador[0]           ; uart:ut|tx:transmissao|contador[0]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.597      ;
; 0.371 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.608      ;
; 0.371 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.608      ;
; 0.387 ; uart:ut|rx:recebe|rdy                        ; uart:ut|rx:recebe|rdy                        ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.039      ; 0.597      ;
; 0.415 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.652      ;
; 0.468 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.457      ; 1.096      ;
; 0.485 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.457      ; 1.113      ;
; 0.540 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.777      ;
; 0.561 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.813      ;
; 0.569 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|estado.11                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 0.820      ;
; 0.587 ; uart:uart1|rx:recebe|contador[1]             ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 0.838      ;
; 0.593 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.830      ;
; 0.598 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.835      ;
; 0.604 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 0.855      ;
; 0.608 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.860      ;
; 0.609 ; uart:uart1|rx:recebe|amostra_dado[0]         ; uart:uart1|rx:recebe|amostra_dado[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.862      ;
; 0.611 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[1]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.863      ;
; 0.639 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.876      ;
; 0.656 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.893      ;
; 0.658 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[3]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.117      ; 0.946      ;
; 0.659 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[0]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.117      ; 0.947      ;
; 0.659 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.117      ; 0.947      ;
; 0.661 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.117      ; 0.949      ;
; 0.669 ; uart:ut|tx:transmissao|contador[0]           ; uart:ut|tx:transmissao|contador[1]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.905      ;
; 0.676 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|contador[0]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.912      ;
; 0.679 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|contador[1]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.915      ;
; 0.700 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 0.989      ;
; 0.706 ; uart:ut|rx:recebe|contador[2]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.958      ;
; 0.715 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.457      ; 1.343      ;
; 0.732 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.457      ; 1.360      ;
; 0.738 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.975      ;
; 0.739 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.976      ;
; 0.740 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.977      ;
; 0.744 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[1]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.033      ;
; 0.748 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[1]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 0.999      ;
; 0.768 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.005      ;
; 0.775 ; uart:ut|rx:recebe|estado.01                  ; uart:ut|rx:recebe|estado.10                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 1.026      ;
; 0.775 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.012      ;
; 0.782 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[0]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.071      ;
; 0.790 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[0]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.071      ; 1.032      ;
; 0.792 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[3]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.071      ; 1.034      ;
; 0.794 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.071      ; 1.036      ;
; 0.823 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 1.075      ;
; 0.828 ; uart:uart1|rx:recebe|contador[3]             ; uart:uart1|rx:recebe|contador[3]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 1.079      ;
; 0.841 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|estado.10             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 1.077      ;
; 0.845 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|contador[2]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 1.081      ;
; 0.871 ; uart:ut|rx:recebe|estado.11                  ; uart:ut|rx:recebe|estado.01                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 1.122      ;
; 0.874 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.111      ;
; 0.875 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.457      ; 1.503      ;
; 0.886 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.123      ;
; 0.892 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.457      ; 1.520      ;
; 0.899 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|estado.11               ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 1.150      ;
; 0.899 ; uart:ut|tx:transmissao|estado.01             ; uart:ut|tx:transmissao|estado.10             ; clock_50MHz  ; clock_50MHz ; 0.000        ; -0.311     ; 0.759      ;
; 0.899 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.136      ;
; 0.900 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.137      ;
; 0.906 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.143      ;
; 0.914 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.151      ;
; 0.915 ; uart:ut|rx:recebe|contador[3]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 1.167      ;
; 0.924 ; uart:uart1|rx:recebe|amostra_dado[0]         ; uart:uart1|rx:recebe|amostra_dado[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 1.177      ;
; 0.932 ; uart:ut|rx:recebe|amostra_dado[1]            ; uart:ut|rx:recebe|amostra_dado[2]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.169      ;
; 0.933 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|rdy                     ; clock_50MHz  ; clock_50MHz ; 0.000        ; -0.090     ; 1.014      ;
; 0.935 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.172      ;
; 0.937 ; uart:ut|tx:transmissao|tx                    ; uart:ut|tx:transmissao|tx                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 1.173      ;
; 0.937 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.174      ;
; 0.937 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.174      ;
; 0.949 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 1.201      ;
; 0.956 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.245      ;
; 0.960 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[3]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.080      ; 1.211      ;
; 0.972 ; uart:ut|rx:recebe|amostra_dado[0]            ; uart:ut|rx:recebe|amostra_dado[1]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.209      ;
; 0.989 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.226      ;
; 0.998 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.235      ;
; 0.999 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.236      ;
; 1.002 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|contador[2]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 1.238      ;
; 1.007 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.244      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_50MHz ; -1.361 ; -43.148       ;
; Switch[1]   ; -0.427 ; -3.137        ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; Switch[1]   ; 0.121 ; 0.000         ;
; clock_50MHz ; 0.177 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock_50MHz ; -3.000 ; -93.311                   ;
; Switch[1]   ; -3.000 ; -12.741                   ;
+-------------+--------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50MHz'                                                                                                                        ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.361 ; Switch[1]                                    ; uart:ut|tx:transmissao|contador[2] ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.279      ; 3.107      ;
; -1.359 ; Switch[1]                                    ; uart:ut|tx:transmissao|contador[0] ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.279      ; 3.105      ;
; -1.354 ; Switch[1]                                    ; uart:ut|tx:transmissao|contador[1] ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.279      ; 3.100      ;
; -1.264 ; Switch[1]                                    ; uart:ut|tx:transmissao|estado.00   ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.279      ; 3.010      ;
; -1.261 ; Switch[1]                                    ; uart:ut|tx:transmissao|tx          ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.279      ; 3.007      ;
; -1.255 ; Switch[1]                                    ; uart:uart1|rx:recebe|rdy           ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.377      ; 3.099      ;
; -1.251 ; Switch[1]                                    ; uart:ut|rx:recebe|rdy              ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.396      ; 3.114      ;
; -1.200 ; Switch[1]                                    ; uart:ut|tx:transmissao|dados[4]    ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.280      ; 2.947      ;
; -1.200 ; Switch[1]                                    ; uart:ut|tx:transmissao|dados[5]    ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.280      ; 2.947      ;
; -1.200 ; Switch[1]                                    ; uart:ut|tx:transmissao|dados[1]    ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.280      ; 2.947      ;
; -1.200 ; Switch[1]                                    ; uart:ut|tx:transmissao|dados[0]    ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.280      ; 2.947      ;
; -1.200 ; Switch[1]                                    ; uart:ut|tx:transmissao|dados[3]    ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.280      ; 2.947      ;
; -1.079 ; Switch[1]                                    ; uart:ut|tx:transmissao|estado.01   ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.470      ; 3.016      ;
; -1.077 ; memoria:aque|ReadData[5]                     ; uart:ut|tx:transmissao|dados[5]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -1.994     ; 0.050      ;
; -1.076 ; memoria:aque|ReadData[4]                     ; uart:ut|tx:transmissao|dados[4]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -1.993     ; 0.050      ;
; -1.076 ; memoria:aque|ReadData[0]                     ; uart:ut|tx:transmissao|dados[0]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -1.993     ; 0.050      ;
; -1.076 ; memoria:aque|ReadData[3]                     ; uart:ut|tx:transmissao|dados[3]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -1.993     ; 0.050      ;
; -1.074 ; memoria:aque|ReadData[1]                     ; uart:ut|tx:transmissao|dados[1]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -1.991     ; 0.050      ;
; -1.065 ; Switch[1]                                    ; uart:ut|tx:transmissao|dados[6]    ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.474      ; 3.006      ;
; -1.065 ; Switch[1]                                    ; uart:ut|tx:transmissao|dados[7]    ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.474      ; 3.006      ;
; -1.065 ; Switch[1]                                    ; uart:ut|tx:transmissao|dados[2]    ; Switch[1]    ; clock_50MHz ; 0.500        ; 1.474      ; 3.006      ;
; -1.064 ; memoria:aque|ReadData[6]                     ; uart:ut|tx:transmissao|dados[6]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -1.791     ; 0.240      ;
; -1.064 ; memoria:aque|ReadData[7]                     ; uart:ut|tx:transmissao|dados[7]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -1.790     ; 0.241      ;
; -1.062 ; memoria:aque|ReadData[2]                     ; uart:ut|tx:transmissao|dados[2]    ; Switch[1]    ; clock_50MHz ; 1.000        ; -1.789     ; 0.240      ;
; -0.706 ; uart:ut|rx:recebe|rdy                        ; uart:uart1|rx:recebe|rdy           ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.076     ; 1.617      ;
; -0.684 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.644      ;
; -0.684 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.644      ;
; -0.684 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.644      ;
; -0.684 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.644      ;
; -0.684 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.644      ;
; -0.684 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.644      ;
; -0.684 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.644      ;
; -0.684 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.644      ;
; -0.682 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.638      ;
; -0.680 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.640      ;
; -0.680 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.640      ;
; -0.680 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.640      ;
; -0.680 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.640      ;
; -0.680 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.640      ;
; -0.680 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.640      ;
; -0.680 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.640      ;
; -0.680 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.640      ;
; -0.665 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.621      ;
; -0.620 ; uart:ut|tx:transmissao|dados[2]              ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.240     ; 1.367      ;
; -0.613 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.569      ;
; -0.610 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.566      ;
; -0.597 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.032     ; 1.552      ;
; -0.596 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.552      ;
; -0.593 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.549      ;
; -0.593 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.549      ;
; -0.592 ; uart:uart1|rx:recebe|estado.01               ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.045     ; 1.534      ;
; -0.592 ; uart:uart1|rx:recebe|estado.01               ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.045     ; 1.534      ;
; -0.592 ; uart:uart1|rx:recebe|estado.01               ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.045     ; 1.534      ;
; -0.591 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[2]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.551      ;
; -0.591 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[3]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.551      ;
; -0.591 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[0]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.551      ;
; -0.591 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[1]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.551      ;
; -0.591 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[7]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.551      ;
; -0.591 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[6]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.551      ;
; -0.591 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[5]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.551      ;
; -0.591 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; uart:ut|rx:recebe|saida_rx[4]      ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.551      ;
; -0.591 ; uart:ut|tx:transmissao|dados[0]              ; uart:ut|tx:transmissao|tx          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.540      ;
; -0.589 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 1.510      ;
; -0.589 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 1.510      ;
; -0.589 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 1.510      ;
; -0.589 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 1.510      ;
; -0.583 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.155      ; 1.725      ;
; -0.583 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.155      ; 1.725      ;
; -0.583 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.155      ; 1.725      ;
; -0.581 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[0]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.541      ;
; -0.581 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.150      ; 1.718      ;
; -0.581 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.150      ; 1.718      ;
; -0.581 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.150      ; 1.718      ;
; -0.581 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.150      ; 1.718      ;
; -0.580 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[3]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.540      ;
; -0.580 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[2]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.540      ;
; -0.580 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.032     ; 1.535      ;
; -0.579 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:ut|rx:recebe|amostra_dado[1]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.539      ;
; -0.579 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|estado.01     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.155      ; 1.721      ;
; -0.579 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|estado.10     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.155      ; 1.721      ;
; -0.579 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|estado.11     ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.155      ; 1.721      ;
; -0.577 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[0]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.537      ;
; -0.577 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.150      ; 1.714      ;
; -0.577 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.150      ; 1.714      ;
; -0.577 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.150      ; 1.714      ;
; -0.577 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.150      ; 1.714      ;
; -0.576 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:ut|tx:transmissao|estado.00   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.532      ;
; -0.576 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[3]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.536      ;
; -0.576 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[2]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.536      ;
; -0.575 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; uart:ut|rx:recebe|amostra_dado[1]  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.027     ; 1.535      ;
; -0.574 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|contador[3]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 1.495      ;
; -0.574 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|contador[0]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 1.495      ;
; -0.574 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|contador[2]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 1.495      ;
; -0.574 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|contador[1]   ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 1.495      ;
; -0.572 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|contador[2] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.528      ;
; -0.570 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|contador[0] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.526      ;
; -0.569 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|contador[2] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.525      ;
; -0.567 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|contador[0] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.523      ;
; -0.565 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:ut|tx:transmissao|contador[1] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.521      ;
; -0.562 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:ut|tx:transmissao|contador[1] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.031     ; 1.518      ;
+--------+----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Switch[1]'                                                                                                 ;
+--------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.427 ; uart:ut|rx:recebe|saida_rx[6] ; memoria:aque|memory~406  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 2.048      ; 2.975      ;
; -0.406 ; uart:ut|rx:recebe|saida_rx[1] ; memoria:aque|memory~401  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 1.940      ; 2.885      ;
; -0.394 ; uart:ut|rx:recebe|saida_rx[5] ; memoria:aque|memory~405  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 1.939      ; 2.872      ;
; -0.331 ; uart:ut|rx:recebe|saida_rx[0] ; memoria:aque|memory~400  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 2.070      ; 2.908      ;
; -0.276 ; uart:ut|rx:recebe|saida_rx[2] ; memoria:aque|memory~402  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 2.067      ; 2.849      ;
; -0.274 ; uart:ut|rx:recebe|saida_rx[4] ; memoria:aque|memory~404  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 1.941      ; 2.848      ;
; -0.268 ; uart:ut|rx:recebe|saida_rx[7] ; memoria:aque|memory~407  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 1.931      ; 2.738      ;
; -0.251 ; uart:ut|rx:recebe|saida_rx[3] ; memoria:aque|memory~403  ; clock_50MHz  ; Switch[1]   ; 1.000        ; 1.939      ; 2.823      ;
; -0.165 ; memoria:aque|memory~402       ; memoria:aque|ReadData[2] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.414     ; 0.254      ;
; -0.151 ; memoria:aque|memory~400       ; memoria:aque|ReadData[0] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.409     ; 0.254      ;
; -0.148 ; memoria:aque|memory~406       ; memoria:aque|ReadData[6] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.393     ; 0.261      ;
; -0.013 ; memoria:aque|memory~403       ; memoria:aque|ReadData[3] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.257     ; 0.264      ;
; -0.011 ; memoria:aque|memory~401       ; memoria:aque|ReadData[1] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.260     ; 0.260      ;
; -0.009 ; memoria:aque|memory~407       ; memoria:aque|ReadData[7] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.257     ; 0.259      ;
; -0.009 ; memoria:aque|memory~404       ; memoria:aque|ReadData[4] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.258     ; 0.263      ;
; -0.004 ; memoria:aque|memory~405       ; memoria:aque|ReadData[5] ; Switch[1]    ; Switch[1]   ; 1.000        ; -0.257     ; 0.259      ;
+--------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Switch[1]'                                                                                                 ;
+-------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.121 ; uart:ut|rx:recebe|saida_rx[2] ; memoria:aque|memory~402  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 2.269      ; 2.430      ;
; 0.187 ; uart:ut|rx:recebe|saida_rx[7] ; memoria:aque|memory~407  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 2.113      ; 2.340      ;
; 0.197 ; uart:ut|rx:recebe|saida_rx[0] ; memoria:aque|memory~400  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 2.274      ; 2.511      ;
; 0.209 ; uart:ut|rx:recebe|saida_rx[6] ; memoria:aque|memory~406  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 2.249      ; 2.498      ;
; 0.232 ; memoria:aque|memory~405       ; memoria:aque|ReadData[5] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.002     ; 0.230      ;
; 0.233 ; memoria:aque|memory~407       ; memoria:aque|ReadData[7] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.004     ; 0.229      ;
; 0.235 ; memoria:aque|memory~403       ; memoria:aque|ReadData[3] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.003     ; 0.232      ;
; 0.235 ; memoria:aque|memory~401       ; memoria:aque|ReadData[1] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.006     ; 0.229      ;
; 0.237 ; uart:ut|rx:recebe|saida_rx[3] ; memoria:aque|memory~403  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 2.121      ; 2.398      ;
; 0.237 ; memoria:aque|memory~404       ; memoria:aque|ReadData[4] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.005     ; 0.232      ;
; 0.245 ; uart:ut|rx:recebe|saida_rx[4] ; memoria:aque|memory~404  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 2.123      ; 2.408      ;
; 0.267 ; uart:ut|rx:recebe|saida_rx[5] ; memoria:aque|memory~405  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 2.122      ; 2.429      ;
; 0.312 ; uart:ut|rx:recebe|saida_rx[1] ; memoria:aque|memory~401  ; clock_50MHz  ; Switch[1]   ; 0.000        ; 2.123      ; 2.475      ;
; 0.349 ; memoria:aque|memory~406       ; memoria:aque|ReadData[6] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.120     ; 0.229      ;
; 0.357 ; memoria:aque|memory~400       ; memoria:aque|ReadData[0] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.134     ; 0.223      ;
; 0.362 ; memoria:aque|memory~402       ; memoria:aque|ReadData[2] ; Switch[1]    ; Switch[1]   ; 0.000        ; -0.141     ; 0.221      ;
+-------+-------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50MHz'                                                                                                                                  ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; uart:ut|rx:recebe|data[2]                    ; uart:ut|rx:recebe|data[2]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[3]                    ; uart:ut|rx:recebe|data[3]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[0]                    ; uart:ut|rx:recebe|data[0]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[1]                    ; uart:ut|rx:recebe|data[1]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[7]                    ; uart:ut|rx:recebe|data[7]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[6]                    ; uart:ut|rx:recebe|data[6]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[4]                    ; uart:ut|rx:recebe|data[4]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|contador[2]                ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|contador[1]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; uart:ut|rx:recebe|data[5]                    ; uart:ut|rx:recebe|data[5]                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart1|rx:recebe|amostra_dado[0]         ; uart:uart1|rx:recebe|amostra_dado[0]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart1|rx:recebe|amostra_dado[3]         ; uart:uart1|rx:recebe|amostra_dado[3]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|amostra_dado[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart1|rx:recebe|amostra_dado[2]         ; uart:uart1|rx:recebe|amostra_dado[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart1|rx:recebe|contador[2]             ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:uart1|rx:recebe|contador[1]             ; uart:uart1|rx:recebe|contador[1]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:ut|tx:transmissao|estado.01             ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:ut|tx:transmissao|estado.11             ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.184 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[0]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.314      ;
; 0.185 ; uart:ut|rx:recebe|amostra_dado[1]            ; uart:ut|rx:recebe|amostra_dado[1]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:ut|rx:recebe|amostra_dado[3]            ; uart:ut|rx:recebe|amostra_dado[3]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:ut|rx:recebe|amostra_dado[0]            ; uart:ut|rx:recebe|amostra_dado[0]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:ut|rx:recebe|amostra_dado[2]            ; uart:ut|rx:recebe|amostra_dado[2]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[0]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|contador[2]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|contador[1]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:ut|tx:transmissao|contador[0]           ; uart:ut|tx:transmissao|contador[0]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; uart:ut|rx:recebe|rdy                        ; uart:ut|rx:recebe|rdy                        ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.022      ; 0.307      ;
; 0.215 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.336      ;
; 0.232 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.236      ; 0.552      ;
; 0.236 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.236      ; 0.556      ;
; 0.268 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.398      ;
; 0.276 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|estado.11                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.405      ;
; 0.276 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.397      ;
; 0.295 ; uart:uart1|rx:recebe|contador[1]             ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.424      ;
; 0.298 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.419      ;
; 0.300 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.421      ;
; 0.303 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.432      ;
; 0.308 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.438      ;
; 0.310 ; uart:uart1|rx:recebe|amostra_dado[0]         ; uart:uart1|rx:recebe|amostra_dado[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.439      ;
; 0.311 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[1]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.441      ;
; 0.321 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.442      ;
; 0.331 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[3]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.476      ;
; 0.332 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[0]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.477      ;
; 0.332 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.477      ;
; 0.333 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.454      ;
; 0.334 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.064      ; 0.482      ;
; 0.334 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|amostra_dado[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.479      ;
; 0.341 ; uart:ut|tx:transmissao|contador[0]           ; uart:ut|tx:transmissao|contador[1]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.462      ;
; 0.344 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|contador[0]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.465      ;
; 0.345 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|contador[1]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.466      ;
; 0.348 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.236      ; 0.668      ;
; 0.352 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.236      ; 0.672      ;
; 0.353 ; uart:ut|rx:recebe|contador[2]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.483      ;
; 0.364 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[1]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.064      ; 0.512      ;
; 0.365 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.486      ;
; 0.367 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.488      ;
; 0.368 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.489      ;
; 0.368 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[1]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.497      ;
; 0.373 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.494      ;
; 0.377 ; uart:ut|rx:recebe|estado.01                  ; uart:ut|rx:recebe|estado.10                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.506      ;
; 0.377 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.498      ;
; 0.379 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[0]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.064      ; 0.527      ;
; 0.382 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[0]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.040      ; 0.506      ;
; 0.384 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[3]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.040      ; 0.508      ;
; 0.385 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[2]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.040      ; 0.509      ;
; 0.403 ; uart:uart1|rx:recebe|contador[3]             ; uart:uart1|rx:recebe|contador[3]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.532      ;
; 0.415 ; uart:ut|rx:recebe|contador[1]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.545      ;
; 0.417 ; uart:ut|tx:transmissao|estado.10             ; uart:ut|tx:transmissao|contador[2]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.538      ;
; 0.424 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|estado.11               ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.553      ;
; 0.427 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.549      ;
; 0.428 ; uart:ut|rx:recebe|estado.11                  ; uart:ut|rx:recebe|estado.01                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.557      ;
; 0.435 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|estado.11             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.236      ; 0.755      ;
; 0.439 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|estado.01             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.236      ; 0.759      ;
; 0.440 ; uart:ut|tx:transmissao|contador[2]           ; uart:ut|tx:transmissao|estado.10             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.561      ;
; 0.446 ; uart:uart1|rx:recebe|estado.11               ; uart:uart1|rx:recebe|rdy                     ; clock_50MHz  ; clock_50MHz ; 0.000        ; -0.032     ; 0.498      ;
; 0.448 ; uart:ut|tx:transmissao|estado.01             ; uart:ut|tx:transmissao|estado.10             ; clock_50MHz  ; clock_50MHz ; 0.000        ; -0.154     ; 0.378      ;
; 0.451 ; uart:ut|rx:recebe|contador[3]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.581      ;
; 0.457 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[1] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; uart:ut|rx:recebe|amostra_dado[1]            ; uart:ut|rx:recebe|amostra_dado[2]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.581      ;
; 0.463 ; uart:ut|tx:transmissao|tx                    ; uart:ut|tx:transmissao|tx                    ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; uart:uart1|rx:recebe|amostra_dado[0]         ; uart:uart1|rx:recebe|amostra_dado[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.592      ;
; 0.463 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[7] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[2] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.584      ;
; 0.466 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; uart:ut|rx:recebe|contador[0]                ; uart:ut|rx:recebe|contador[3]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.597      ;
; 0.468 ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[0] ; uart:uart1|baud_rate_gen:uart_baud|rx_acc[1] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; uart:ut|rx:recebe|estado.10                  ; uart:ut|rx:recebe|contador[2]                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.064      ; 0.619      ;
; 0.472 ; uart:ut|rx:recebe|amostra_dado[0]            ; uart:ut|rx:recebe|amostra_dado[1]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.594      ;
; 0.473 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[4] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.594      ;
; 0.473 ; uart:uart1|rx:recebe|contador[0]             ; uart:uart1|rx:recebe|contador[3]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.602      ;
; 0.495 ; uart:uart1|rx:recebe|estado.10               ; uart:uart1|rx:recebe|contador[1]             ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.040      ; 0.619      ;
; 0.502 ; uart:ut|tx:transmissao|contador[1]           ; uart:ut|tx:transmissao|contador[2]           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.623      ;
; 0.513 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[3] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[6] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.634      ;
; 0.515 ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[8] ; uart:uart1|baud_rate_gen:uart_baud|tx_acc[5] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.637      ;
; 0.516 ; uart:uart1|rx:recebe|amostra_dado[1]         ; uart:uart1|rx:recebe|amostra_dado[3]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.645      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.214   ; 0.121 ; N/A      ; N/A     ; -3.000              ;
;  Switch[1]       ; -1.586   ; 0.121 ; N/A      ; N/A     ; -3.000              ;
;  clock_50MHz     ; -3.214   ; 0.177 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -165.862 ; 0.0   ; 0.0      ; 0.0     ; -106.052            ;
;  Switch[1]       ; -18.478  ; 0.000 ; N/A      ; N/A     ; -12.741             ;
;  clock_50MHz     ; -147.384 ; 0.000 ; N/A      ; N/A     ; -93.311             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_Tx       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Uart_tx1      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Switch[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Switch[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Switch[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Switch[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clock_50MHz             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Uart_rx1                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_Rx                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; Uart_tx1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; LED_R         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.09 V              ; -0.00967 V          ; 0.275 V                              ; 0.248 V                              ; 4.77e-09 s                  ; 3.67e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.66e-08 V                  ; 3.09 V             ; -0.00967 V         ; 0.275 V                             ; 0.248 V                             ; 4.77e-09 s                 ; 3.67e-09 s                 ; No                        ; No                        ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.09 V              ; -0.00967 V          ; 0.275 V                              ; 0.248 V                              ; 4.77e-09 s                  ; 3.67e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.66e-08 V                  ; 3.09 V             ; -0.00967 V         ; 0.275 V                             ; 0.248 V                             ; 4.77e-09 s                 ; 3.67e-09 s                 ; No                        ; No                        ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.15e-09 V                   ; 3.18 V              ; -0.031 V            ; 0.317 V                              ; 0.071 V                              ; 3.25e-10 s                  ; 3.88e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.15e-09 V                  ; 3.18 V             ; -0.031 V           ; 0.317 V                             ; 0.071 V                             ; 3.25e-10 s                 ; 3.88e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.36 V              ; -0.00431 V          ; 0.132 V                              ; 0.013 V                              ; 6.77e-10 s                  ; 8.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.36 V             ; -0.00431 V         ; 0.132 V                             ; 0.013 V                             ; 6.77e-10 s                 ; 8.36e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; Uart_tx1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; LED_R         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.08 V              ; -0.00526 V          ; 0.269 V                              ; 0.255 V                              ; 5.53e-09 s                  ; 4.48e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.08 V             ; -0.00526 V         ; 0.269 V                             ; 0.255 V                             ; 5.53e-09 s                 ; 4.48e-09 s                 ; Yes                       ; Yes                       ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.08 V              ; -0.00526 V          ; 0.269 V                              ; 0.255 V                              ; 5.53e-09 s                  ; 4.48e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.08 V             ; -0.00526 V         ; 0.269 V                             ; 0.255 V                             ; 5.53e-09 s                 ; 4.48e-09 s                 ; Yes                       ; Yes                       ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.52e-07 V                   ; 3.14 V              ; -0.0428 V           ; 0.161 V                              ; 0.071 V                              ; 4.71e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 6.52e-07 V                  ; 3.14 V             ; -0.0428 V          ; 0.161 V                             ; 0.071 V                             ; 4.71e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.08e-07 V                   ; 2.34 V              ; -0.00367 V          ; 0.099 V                              ; 0.024 V                              ; 7.72e-10 s                  ; 1.04e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.08e-07 V                  ; 2.34 V             ; -0.00367 V         ; 0.099 V                             ; 0.024 V                             ; 7.72e-10 s                 ; 1.04e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; Uart_tx1      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED_R         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0705 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0705 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clock_50MHz ; clock_50MHz ; 1172     ; 0        ; 0        ; 0        ;
; Switch[1]   ; clock_50MHz ; 24       ; 16       ; 0        ; 0        ;
; clock_50MHz ; Switch[1]   ; 8        ; 0        ; 0        ; 0        ;
; Switch[1]   ; Switch[1]   ; 8        ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clock_50MHz ; clock_50MHz ; 1172     ; 0        ; 0        ; 0        ;
; Switch[1]   ; clock_50MHz ; 24       ; 16       ; 0        ; 0        ;
; clock_50MHz ; Switch[1]   ; 8        ; 0        ; 0        ; 0        ;
; Switch[1]   ; Switch[1]   ; 8        ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------------------+
; Clock Status Summary                           ;
+-------------+-------------+------+-------------+
; Target      ; Clock       ; Type ; Status      ;
+-------------+-------------+------+-------------+
; Switch[1]   ; Switch[1]   ; Base ; Constrained ;
; clock_50MHz ; clock_50MHz ; Base ; Constrained ;
+-------------+-------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_Rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Uart_rx1   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDM_R[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_Tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_Rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Uart_rx1   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDM_R[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDM_R[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; UART_Tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Fri Aug 18 15:33:11 2017
Info: Command: quartus_sta teste -c teste
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'teste.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_50MHz clock_50MHz
    Info (332105): create_clock -period 1.000 -name Switch[1] Switch[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.214            -147.384 clock_50MHz 
    Info (332119):    -1.586             -18.478 Switch[1] 
Info (332146): Worst-case hold slack is 0.294
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.294               0.000 Switch[1] 
    Info (332119):     0.393               0.000 clock_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.950 clock_50MHz 
    Info (332119):    -3.000              -3.000 Switch[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.930
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.930            -129.217 clock_50MHz 
    Info (332119):    -1.464             -15.953 Switch[1] 
Info (332146): Worst-case hold slack is 0.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.192               0.000 Switch[1] 
    Info (332119):     0.344               0.000 clock_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.950 clock_50MHz 
    Info (332119):    -3.000              -3.000 Switch[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.361             -43.148 clock_50MHz 
    Info (332119):    -0.427              -3.137 Switch[1] 
Info (332146): Worst-case hold slack is 0.121
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.121               0.000 Switch[1] 
    Info (332119):     0.177               0.000 clock_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -93.311 clock_50MHz 
    Info (332119):    -3.000             -12.741 Switch[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 651 megabytes
    Info: Processing ended: Fri Aug 18 15:33:15 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


