module operar_vetores( 
    input [2:0] a,
    input [2:0] b,
    output [2:0] saida_or_bit_a_bit,
    output saida_or_logico,
    output [5:0] saida_not
);

// OR bit a bit
assign saida_or_bit_a_bit = a | b;

// OR l√≥gico
assign saida_or_logico = (|a) || (|b);

// NOT (B concatenado com A)
assign saida_not = ~{b, a};

endmodule