TimeQuest Timing Analyzer report for wof
Tue Oct 29 11:47:24 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'FPGA_CLK'
 13. Slow 1200mV 85C Model Setup: 'slow_clock[9]'
 14. Slow 1200mV 85C Model Setup: 'slow_clock[24]'
 15. Slow 1200mV 85C Model Setup: 'btn'
 16. Slow 1200mV 85C Model Hold: 'FPGA_CLK'
 17. Slow 1200mV 85C Model Hold: 'slow_clock[9]'
 18. Slow 1200mV 85C Model Hold: 'slow_clock[24]'
 19. Slow 1200mV 85C Model Hold: 'btn'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'FPGA_CLK'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'btn'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'slow_clock[9]'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'slow_clock[24]'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'FPGA_CLK'
 34. Slow 1200mV 0C Model Setup: 'slow_clock[9]'
 35. Slow 1200mV 0C Model Setup: 'slow_clock[24]'
 36. Slow 1200mV 0C Model Setup: 'btn'
 37. Slow 1200mV 0C Model Hold: 'FPGA_CLK'
 38. Slow 1200mV 0C Model Hold: 'slow_clock[9]'
 39. Slow 1200mV 0C Model Hold: 'slow_clock[24]'
 40. Slow 1200mV 0C Model Hold: 'btn'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'FPGA_CLK'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'btn'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'slow_clock[9]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'slow_clock[24]'
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'FPGA_CLK'
 54. Fast 1200mV 0C Model Setup: 'slow_clock[9]'
 55. Fast 1200mV 0C Model Setup: 'slow_clock[24]'
 56. Fast 1200mV 0C Model Setup: 'btn'
 57. Fast 1200mV 0C Model Hold: 'FPGA_CLK'
 58. Fast 1200mV 0C Model Hold: 'slow_clock[9]'
 59. Fast 1200mV 0C Model Hold: 'slow_clock[24]'
 60. Fast 1200mV 0C Model Hold: 'btn'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'FPGA_CLK'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'btn'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'slow_clock[9]'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'slow_clock[24]'
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; wof                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; btn            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { btn }            ;
; FPGA_CLK       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_CLK }       ;
; slow_clock[9]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { slow_clock[9] }  ;
; slow_clock[24] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { slow_clock[24] } ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+-------------+-----------------+----------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name     ; Note                                                          ;
+-------------+-----------------+----------------+---------------------------------------------------------------+
; 306.18 MHz  ; 250.0 MHz       ; FPGA_CLK       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 380.52 MHz  ; 380.52 MHz      ; slow_clock[9]  ;                                                               ;
; 1121.08 MHz ; 437.64 MHz      ; slow_clock[24] ; limit due to minimum period restriction (tmin)                ;
; 1265.82 MHz ; 250.0 MHz       ; btn            ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------+
; Slow 1200mV 85C Model Setup Summary     ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; FPGA_CLK       ; -2.266 ; -34.867       ;
; slow_clock[9]  ; -1.628 ; -34.419       ;
; slow_clock[24] ; -0.232 ; -3.712        ;
; btn            ; 0.210  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 85C Model Hold Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; FPGA_CLK       ; -1.331 ; -10.146       ;
; slow_clock[9]  ; 0.408  ; 0.000         ;
; slow_clock[24] ; 0.427  ; 0.000         ;
; btn            ; 0.445  ; 0.000         ;
+----------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------+--------+-------------------------+
; Clock          ; Slack  ; End Point TNS           ;
+----------------+--------+-------------------------+
; FPGA_CLK       ; -3.000 ; -35.125                 ;
; btn            ; -3.000 ; -4.285                  ;
; slow_clock[9]  ; -1.285 ; -56.540                 ;
; slow_clock[24] ; -1.285 ; -20.560                 ;
+----------------+--------+-------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FPGA_CLK'                                                                        ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -2.266 ; slow_clock[0]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 3.180      ;
; -2.149 ; slow_clock[1]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 3.063      ;
; -2.134 ; slow_clock[2]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 3.048      ;
; -2.134 ; slow_clock[0]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 3.048      ;
; -2.115 ; slow_clock[2]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 3.029      ;
; -2.115 ; slow_clock[0]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 3.029      ;
; -2.047 ; slow_clock[1]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.961      ;
; -2.017 ; slow_clock[1]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.931      ;
; -2.013 ; slow_clock[3]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.927      ;
; -2.006 ; slow_clock[4]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.920      ;
; -2.002 ; slow_clock[2]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.916      ;
; -2.002 ; slow_clock[0]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.916      ;
; -1.987 ; slow_clock[4]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.901      ;
; -1.983 ; slow_clock[2]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.897      ;
; -1.983 ; slow_clock[0]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.897      ;
; -1.920 ; slow_clock[3]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.834      ;
; -1.915 ; slow_clock[1]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.829      ;
; -1.886 ; slow_clock[5]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.800      ;
; -1.885 ; slow_clock[1]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.799      ;
; -1.881 ; slow_clock[3]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.795      ;
; -1.874 ; slow_clock[6]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.788      ;
; -1.874 ; slow_clock[4]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.788      ;
; -1.870 ; slow_clock[2]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.784      ;
; -1.870 ; slow_clock[0]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.784      ;
; -1.855 ; slow_clock[6]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.769      ;
; -1.855 ; slow_clock[4]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.769      ;
; -1.851 ; slow_clock[2]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.765      ;
; -1.851 ; slow_clock[0]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.765      ;
; -1.788 ; slow_clock[3]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.702      ;
; -1.784 ; slow_clock[5]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.698      ;
; -1.783 ; slow_clock[1]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.697      ;
; -1.754 ; slow_clock[7]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.668      ;
; -1.754 ; slow_clock[5]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.668      ;
; -1.753 ; slow_clock[1]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.667      ;
; -1.749 ; slow_clock[3]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.663      ;
; -1.742 ; slow_clock[6]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.656      ;
; -1.742 ; slow_clock[4]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.656      ;
; -1.739 ; slow_clock[8]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.653      ;
; -1.738 ; slow_clock[2]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.652      ;
; -1.738 ; slow_clock[0]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.652      ;
; -1.723 ; slow_clock[6]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.637      ;
; -1.723 ; slow_clock[4]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.637      ;
; -1.720 ; slow_clock[8]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.634      ;
; -1.719 ; slow_clock[2]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.633      ;
; -1.719 ; slow_clock[0]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.633      ;
; -1.656 ; slow_clock[3]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.570      ;
; -1.652 ; slow_clock[7]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.566      ;
; -1.652 ; slow_clock[5]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.566      ;
; -1.651 ; slow_clock[1]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.565      ;
; -1.622 ; slow_clock[7]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.536      ;
; -1.622 ; slow_clock[5]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.536      ;
; -1.621 ; slow_clock[1]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.535      ;
; -1.617 ; slow_clock[3]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.531      ;
; -1.610 ; slow_clock[6]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.524      ;
; -1.610 ; slow_clock[4]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.524      ;
; -1.607 ; slow_clock[8]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.521      ;
; -1.606 ; slow_clock[2]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.520      ;
; -1.606 ; slow_clock[0]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.520      ;
; -1.606 ; slow_clock[10] ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.520      ;
; -1.591 ; slow_clock[6]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.505      ;
; -1.591 ; slow_clock[4]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.505      ;
; -1.588 ; slow_clock[8]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.502      ;
; -1.587 ; slow_clock[10] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.501      ;
; -1.587 ; slow_clock[2]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.501      ;
; -1.587 ; slow_clock[0]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.501      ;
; -1.524 ; slow_clock[3]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.438      ;
; -1.520 ; slow_clock[7]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.434      ;
; -1.520 ; slow_clock[5]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.434      ;
; -1.519 ; slow_clock[1]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.433      ;
; -1.490 ; slow_clock[7]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.404      ;
; -1.490 ; slow_clock[5]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.404      ;
; -1.489 ; slow_clock[11] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.403      ;
; -1.489 ; slow_clock[1]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.403      ;
; -1.485 ; slow_clock[3]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.399      ;
; -1.478 ; slow_clock[6]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.392      ;
; -1.478 ; slow_clock[4]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.392      ;
; -1.475 ; slow_clock[8]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.389      ;
; -1.474 ; slow_clock[2]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.388      ;
; -1.474 ; slow_clock[10] ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.388      ;
; -1.473 ; slow_clock[12] ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.387      ;
; -1.471 ; slow_clock[0]  ; slow_clock[12] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 2.388      ;
; -1.459 ; slow_clock[6]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.373      ;
; -1.459 ; slow_clock[4]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.373      ;
; -1.456 ; slow_clock[8]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.370      ;
; -1.455 ; slow_clock[10] ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.369      ;
; -1.455 ; slow_clock[2]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.369      ;
; -1.455 ; slow_clock[0]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.369      ;
; -1.454 ; slow_clock[12] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.368      ;
; -1.392 ; slow_clock[3]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.306      ;
; -1.388 ; slow_clock[7]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.302      ;
; -1.388 ; slow_clock[5]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.302      ;
; -1.387 ; slow_clock[1]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.301      ;
; -1.386 ; slow_clock[11] ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.300      ;
; -1.358 ; slow_clock[7]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.272      ;
; -1.358 ; slow_clock[5]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.272      ;
; -1.357 ; slow_clock[11] ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.271      ;
; -1.354 ; slow_clock[13] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 2.271      ;
; -1.354 ; slow_clock[1]  ; slow_clock[12] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.081     ; 2.271      ;
; -1.353 ; slow_clock[3]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.267      ;
; -1.346 ; slow_clock[6]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.084     ; 2.260      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'slow_clock[9]'                                                          ;
+--------+-----------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------+---------------+--------------+------------+------------+
; -1.628 ; num[2]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.546      ;
; -1.549 ; num[0]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.467      ;
; -1.537 ; num[1]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.455      ;
; -1.508 ; num[0]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.426      ;
; -1.507 ; num[1]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.425      ;
; -1.496 ; num[2]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.414      ;
; -1.494 ; num[4]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.412      ;
; -1.477 ; num[2]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.395      ;
; -1.417 ; num[0]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.335      ;
; -1.406 ; num[3]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.324      ;
; -1.405 ; num[1]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.323      ;
; -1.376 ; num[0]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.294      ;
; -1.376 ; num[3]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.294      ;
; -1.375 ; num[1]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.293      ;
; -1.364 ; num[2]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.282      ;
; -1.362 ; num[6]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.280      ;
; -1.362 ; num[4]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.280      ;
; -1.345 ; num[2]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.263      ;
; -1.343 ; num[4]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.261      ;
; -1.285 ; num[0]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.203      ;
; -1.275 ; num[5]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.193      ;
; -1.274 ; num[3]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.192      ;
; -1.273 ; num[1]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.191      ;
; -1.245 ; num[5]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.163      ;
; -1.244 ; num[0]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.162      ;
; -1.244 ; num[3]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.162      ;
; -1.243 ; num[1]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.161      ;
; -1.234 ; num[8]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.152      ;
; -1.232 ; num[2]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.150      ;
; -1.230 ; num[6]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.148      ;
; -1.230 ; num[4]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.148      ;
; -1.213 ; num[2]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.131      ;
; -1.211 ; num[6]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.129      ;
; -1.211 ; num[4]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.129      ;
; -1.153 ; num[0]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.071      ;
; -1.149 ; num[7]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.067      ;
; -1.143 ; num[5]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.061      ;
; -1.142 ; num[3]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.060      ;
; -1.141 ; num[1]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.059      ;
; -1.113 ; num[5]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.031      ;
; -1.112 ; num[0]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.030      ;
; -1.112 ; num[3]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.030      ;
; -1.111 ; num[1]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.029      ;
; -1.109 ; num[7]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.027      ;
; -1.102 ; num[10]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.020      ;
; -1.102 ; num[8]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.020      ;
; -1.100 ; num[2]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.018      ;
; -1.098 ; num[6]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.016      ;
; -1.098 ; num[4]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.016      ;
; -1.083 ; num[8]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 2.001      ;
; -1.081 ; num[2]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.999      ;
; -1.079 ; num[6]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.997      ;
; -1.079 ; num[4]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.997      ;
; -1.021 ; num[0]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.939      ;
; -1.017 ; num[7]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.935      ;
; -1.013 ; num[9]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.931      ;
; -1.011 ; num[5]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.929      ;
; -1.010 ; num[3]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.928      ;
; -1.009 ; num[1]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.927      ;
; -0.982 ; num[9]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.900      ;
; -0.981 ; num[5]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.899      ;
; -0.980 ; num[0]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.898      ;
; -0.980 ; num[3]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.898      ;
; -0.979 ; num[1]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.897      ;
; -0.977 ; num[7]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.895      ;
; -0.970 ; num[10]   ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.888      ;
; -0.970 ; num[8]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.888      ;
; -0.968 ; num[2]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.886      ;
; -0.967 ; num[12]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.885      ;
; -0.966 ; num[6]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.884      ;
; -0.966 ; num[4]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.884      ;
; -0.951 ; num[10]   ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.869      ;
; -0.951 ; num[8]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.869      ;
; -0.949 ; num[2]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.867      ;
; -0.947 ; num[6]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.865      ;
; -0.947 ; num[4]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.865      ;
; -0.889 ; num[0]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.807      ;
; -0.885 ; num[7]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.803      ;
; -0.881 ; num[9]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.799      ;
; -0.880 ; num[11]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.798      ;
; -0.879 ; num[5]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.797      ;
; -0.878 ; num[3]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.796      ;
; -0.877 ; num[1]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.795      ;
; -0.850 ; num[11]   ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.768      ;
; -0.850 ; num[9]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.768      ;
; -0.849 ; num[5]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.767      ;
; -0.848 ; num[0]    ; num[4]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.766      ;
; -0.848 ; num[3]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.766      ;
; -0.847 ; num[1]    ; num[4]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.765      ;
; -0.845 ; num[7]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.763      ;
; -0.838 ; num[10]   ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.756      ;
; -0.838 ; num[8]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.756      ;
; -0.836 ; num[2]    ; num[3]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.754      ;
; -0.835 ; num[14]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.753      ;
; -0.835 ; num[12]   ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.753      ;
; -0.834 ; num[6]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.752      ;
; -0.834 ; num[4]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.752      ;
; -0.819 ; num[10]   ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.737      ;
; -0.819 ; num[8]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.737      ;
; -0.817 ; num[2]    ; num[4]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.080     ; 1.735      ;
+--------+-----------+---------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'slow_clock[24]'                                                                   ;
+--------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; -0.232 ; stopper   ; led_out[7]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led_out[6]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led_out[5]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led_out[4]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led_out[3]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led_out[2]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led_out[1]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led[1]          ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led[2]          ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led[3]          ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led[4]          ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led[5]          ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led[6]          ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led[7]          ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led[0]          ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; -0.232 ; stopper   ; led_out[0]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.492      ; 1.712      ;
; 0.108  ; led[7]    ; led[0]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.810      ;
; 0.109  ; led[0]    ; led_out[0]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.809      ;
; 0.111  ; led[0]    ; led[1]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.807      ;
; 0.114  ; led[3]    ; led_out[3]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.804      ;
; 0.114  ; led[2]    ; led[3]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.804      ;
; 0.116  ; led[5]    ; led_out[5]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.802      ;
; 0.116  ; led[5]    ; led[6]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.802      ;
; 0.116  ; led[4]    ; led_out[4]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.802      ;
; 0.116  ; led[4]    ; led[5]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.802      ;
; 0.116  ; led[3]    ; led[4]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.802      ;
; 0.116  ; led[2]    ; led_out[2]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.802      ;
; 0.116  ; led[1]    ; led_out[1]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.802      ;
; 0.116  ; led[1]    ; led[2]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.802      ;
; 0.117  ; led[7]    ; led_out[7]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.801      ;
; 0.117  ; led[6]    ; led_out[6]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.801      ;
; 0.118  ; led[6]    ; led[7]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.080     ; 0.800      ;
+--------+-----------+-----------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'btn'                                                                ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.210 ; stopper   ; stopper ; btn          ; btn         ; 1.000        ; -0.043     ; 0.765      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FPGA_CLK'                                                                           ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; -1.331 ; slow_clock[9]  ; slow_clock[9]  ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.081      ; 2.198      ;
; -1.004 ; slow_clock[9]  ; slow_clock[10] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.081      ; 2.525      ;
; -0.999 ; slow_clock[9]  ; slow_clock[11] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.081      ; 2.530      ;
; -0.878 ; slow_clock[9]  ; slow_clock[12] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.081      ; 2.651      ;
; -0.870 ; slow_clock[9]  ; slow_clock[13] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 2.656      ;
; -0.852 ; slow_clock[9]  ; slow_clock[9]  ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.081      ; 2.177      ;
; -0.749 ; slow_clock[9]  ; slow_clock[14] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 2.777      ;
; -0.744 ; slow_clock[9]  ; slow_clock[15] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 2.782      ;
; -0.623 ; slow_clock[9]  ; slow_clock[16] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 2.903      ;
; -0.618 ; slow_clock[9]  ; slow_clock[17] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 2.908      ;
; -0.556 ; slow_clock[9]  ; slow_clock[10] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.081      ; 2.473      ;
; -0.497 ; slow_clock[9]  ; slow_clock[18] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 3.029      ;
; -0.492 ; slow_clock[9]  ; slow_clock[19] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 3.034      ;
; -0.435 ; slow_clock[9]  ; slow_clock[11] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.081      ; 2.594      ;
; -0.430 ; slow_clock[9]  ; slow_clock[12] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.081      ; 2.599      ;
; -0.371 ; slow_clock[9]  ; slow_clock[20] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 3.155      ;
; -0.366 ; slow_clock[9]  ; slow_clock[21] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 3.160      ;
; -0.306 ; slow_clock[9]  ; slow_clock[13] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 2.720      ;
; -0.301 ; slow_clock[9]  ; slow_clock[14] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 2.725      ;
; -0.245 ; slow_clock[9]  ; slow_clock[22] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 3.281      ;
; -0.240 ; slow_clock[9]  ; slow_clock[23] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 3.286      ;
; -0.180 ; slow_clock[9]  ; slow_clock[15] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 2.846      ;
; -0.175 ; slow_clock[9]  ; slow_clock[16] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 2.851      ;
; -0.119 ; slow_clock[9]  ; slow_clock[24] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 3.078      ; 3.407      ;
; -0.105 ; slow_clock[24] ; slow_clock[24] ; slow_clock[24] ; FPGA_CLK    ; 0.000        ; 3.078      ; 3.421      ;
; -0.054 ; slow_clock[9]  ; slow_clock[17] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 2.972      ;
; -0.049 ; slow_clock[9]  ; slow_clock[18] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 2.977      ;
; 0.072  ; slow_clock[9]  ; slow_clock[19] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 3.098      ;
; 0.077  ; slow_clock[9]  ; slow_clock[20] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 3.103      ;
; 0.198  ; slow_clock[9]  ; slow_clock[21] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 3.224      ;
; 0.203  ; slow_clock[9]  ; slow_clock[22] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 3.229      ;
; 0.324  ; slow_clock[9]  ; slow_clock[23] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 3.350      ;
; 0.329  ; slow_clock[9]  ; slow_clock[24] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 3.078      ; 3.355      ;
; 0.374  ; slow_clock[24] ; slow_clock[24] ; slow_clock[24] ; FPGA_CLK    ; -0.500       ; 3.078      ; 3.400      ;
; 0.407  ; slow_clock[0]  ; slow_clock[0]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.674      ;
; 0.632  ; slow_clock[12] ; slow_clock[12] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.899      ;
; 0.632  ; slow_clock[0]  ; slow_clock[1]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.899      ;
; 0.633  ; slow_clock[16] ; slow_clock[16] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.900      ;
; 0.633  ; slow_clock[10] ; slow_clock[10] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.900      ;
; 0.633  ; slow_clock[8]  ; slow_clock[8]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.900      ;
; 0.633  ; slow_clock[2]  ; slow_clock[2]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.900      ;
; 0.634  ; slow_clock[18] ; slow_clock[18] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.901      ;
; 0.635  ; slow_clock[14] ; slow_clock[14] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.902      ;
; 0.635  ; slow_clock[6]  ; slow_clock[6]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.902      ;
; 0.635  ; slow_clock[3]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.902      ;
; 0.635  ; slow_clock[1]  ; slow_clock[1]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.902      ;
; 0.636  ; slow_clock[19] ; slow_clock[19] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.903      ;
; 0.636  ; slow_clock[4]  ; slow_clock[4]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.903      ;
; 0.637  ; slow_clock[22] ; slow_clock[22] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.904      ;
; 0.637  ; slow_clock[20] ; slow_clock[20] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.904      ;
; 0.637  ; slow_clock[13] ; slow_clock[13] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.904      ;
; 0.638  ; slow_clock[15] ; slow_clock[15] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.905      ;
; 0.638  ; slow_clock[11] ; slow_clock[11] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.905      ;
; 0.638  ; slow_clock[7]  ; slow_clock[7]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.905      ;
; 0.639  ; slow_clock[17] ; slow_clock[17] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.906      ;
; 0.639  ; slow_clock[5]  ; slow_clock[5]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.906      ;
; 0.640  ; slow_clock[23] ; slow_clock[23] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.907      ;
; 0.640  ; slow_clock[21] ; slow_clock[21] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 0.907      ;
; 0.950  ; slow_clock[0]  ; slow_clock[2]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.217      ;
; 0.951  ; slow_clock[8]  ; slow_clock[9]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.218      ;
; 0.951  ; slow_clock[2]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.218      ;
; 0.951  ; slow_clock[10] ; slow_clock[11] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.218      ;
; 0.951  ; slow_clock[16] ; slow_clock[17] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.218      ;
; 0.952  ; slow_clock[18] ; slow_clock[19] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.219      ;
; 0.952  ; slow_clock[14] ; slow_clock[15] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.219      ;
; 0.952  ; slow_clock[6]  ; slow_clock[7]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.219      ;
; 0.953  ; slow_clock[12] ; slow_clock[13] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.078      ; 1.217      ;
; 0.953  ; slow_clock[4]  ; slow_clock[5]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.220      ;
; 0.954  ; slow_clock[22] ; slow_clock[23] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.221      ;
; 0.954  ; slow_clock[20] ; slow_clock[21] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.221      ;
; 0.962  ; slow_clock[3]  ; slow_clock[4]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.229      ;
; 0.963  ; slow_clock[19] ; slow_clock[20] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.230      ;
; 0.964  ; slow_clock[13] ; slow_clock[14] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.231      ;
; 0.965  ; slow_clock[11] ; slow_clock[12] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.232      ;
; 0.965  ; slow_clock[15] ; slow_clock[16] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.232      ;
; 0.965  ; slow_clock[7]  ; slow_clock[8]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.232      ;
; 0.965  ; slow_clock[1]  ; slow_clock[2]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.232      ;
; 0.966  ; slow_clock[17] ; slow_clock[18] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.233      ;
; 0.966  ; slow_clock[5]  ; slow_clock[6]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.233      ;
; 0.967  ; slow_clock[23] ; slow_clock[24] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.234      ;
; 0.967  ; slow_clock[21] ; slow_clock[22] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.234      ;
; 0.967  ; slow_clock[3]  ; slow_clock[5]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.234      ;
; 0.968  ; slow_clock[19] ; slow_clock[21] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969  ; slow_clock[13] ; slow_clock[15] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970  ; slow_clock[7]  ; slow_clock[9]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970  ; slow_clock[1]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970  ; slow_clock[15] ; slow_clock[17] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.237      ;
; 0.971  ; slow_clock[17] ; slow_clock[19] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.238      ;
; 0.971  ; slow_clock[5]  ; slow_clock[7]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.238      ;
; 0.972  ; slow_clock[21] ; slow_clock[23] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.239      ;
; 0.973  ; slow_clock[11] ; slow_clock[13] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.078      ; 1.237      ;
; 1.071  ; slow_clock[0]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.338      ;
; 1.072  ; slow_clock[8]  ; slow_clock[10] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.339      ;
; 1.072  ; slow_clock[2]  ; slow_clock[4]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.339      ;
; 1.072  ; slow_clock[10] ; slow_clock[12] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.339      ;
; 1.072  ; slow_clock[16] ; slow_clock[18] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.339      ;
; 1.073  ; slow_clock[18] ; slow_clock[20] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.340      ;
; 1.073  ; slow_clock[14] ; slow_clock[16] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.340      ;
; 1.073  ; slow_clock[6]  ; slow_clock[8]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.081      ; 1.340      ;
; 1.074  ; slow_clock[12] ; slow_clock[14] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.078      ; 1.338      ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'slow_clock[9]'                                                                 ;
+-------+-----------+----------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+---------------+---------------+--------------+------------+------------+
; 0.408 ; num[0]    ; num[0]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.674      ;
; 0.464 ; num[15]   ; num[15]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.730      ;
; 0.559 ; stopper   ; ssd_th[6]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_t[6]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_t[5]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_t[4]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_t[3]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_t[2]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_t[1]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_t[0]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_u[6]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_u[5]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_u[4]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_u[3]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_u[2]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_u[1]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.559 ; stopper   ; ssd_u[0]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.682      ; 1.457      ;
; 0.585 ; stopper   ; ssd_th[5]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_th[4]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_th[3]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_th[2]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_th[1]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_th[0]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_h[6]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_h[5]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_h[4]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_h[3]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_h[2]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_h[1]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.585 ; stopper   ; ssd_h[0]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.683      ; 1.484      ;
; 0.590 ; stopper   ; num[15]        ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[14]        ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[13]        ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[12]        ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[11]        ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[10]        ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[9]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[8]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[7]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[6]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[5]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[4]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[3]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[2]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[0]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.590 ; stopper   ; num[1]         ; btn           ; slow_clock[9] ; 0.000        ; 0.681      ; 1.487      ;
; 0.647 ; num[15]   ; ssd_th[6]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.914      ;
; 0.647 ; num[0]    ; ssd_u[0]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.914      ;
; 0.649 ; num[0]    ; ssd_u[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.916      ;
; 0.649 ; num[0]    ; ssd_u[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.916      ;
; 0.654 ; num[0]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.921      ;
; 0.656 ; num[14]   ; num[14]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; num[6]    ; num[6]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; num[4]    ; num[4]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; num[0]    ; ssd_u[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; num[12]   ; num[12]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; num[0]    ; ssd_u[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; num[2]    ; num[2]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.923      ;
; 0.659 ; num[10]   ; num[10]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; num[8]    ; num[8]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; num[7]    ; num[7]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; num[0]    ; ssd_u[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; num[3]    ; num[3]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; num[13]   ; num[13]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; num[11]   ; num[11]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; num[9]    ; num[9]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; num[5]    ; num[5]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.928      ;
; 0.666 ; num[6]    ; ssd_t[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.933      ;
; 0.667 ; num[6]    ; ssd_t[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.934      ;
; 0.668 ; num[6]    ; ssd_t[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.935      ;
; 0.668 ; num[6]    ; ssd_t[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.935      ;
; 0.670 ; num[6]    ; ssd_t[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.937      ;
; 0.671 ; num[6]    ; ssd_t[0]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.938      ;
; 0.674 ; num[1]    ; num[1]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.940      ;
; 0.679 ; num[6]    ; ssd_t[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 0.946      ;
; 0.679 ; num[0]    ; num[1]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.080      ; 0.945      ;
; 0.795 ; num[1]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.062      ;
; 0.795 ; num[1]    ; ssd_u[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.062      ;
; 0.798 ; num[1]    ; ssd_u[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.065      ;
; 0.799 ; num[1]    ; ssd_u[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.066      ;
; 0.800 ; num[1]    ; ssd_u[0]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.067      ;
; 0.808 ; num[1]    ; ssd_u[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.075      ;
; 0.810 ; num[1]    ; ssd_u[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.077      ;
; 0.870 ; num[12]   ; ssd_th[6]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.137      ;
; 0.870 ; num[5]    ; ssd_t[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.137      ;
; 0.871 ; num[5]    ; ssd_t[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.138      ;
; 0.873 ; num[3]    ; ssd_u[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.140      ;
; 0.874 ; num[3]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.141      ;
; 0.875 ; num[5]    ; ssd_t[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.142      ;
; 0.878 ; num[3]    ; ssd_u[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.145      ;
; 0.887 ; num[5]    ; ssd_t[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.154      ;
; 0.892 ; num[5]    ; ssd_t[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.159      ;
; 0.893 ; num[12]   ; ssd_th[3]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.082      ; 1.161      ;
; 0.893 ; num[12]   ; ssd_th[2]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.082      ; 1.161      ;
; 0.893 ; num[12]   ; ssd_th[1]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.082      ; 1.161      ;
; 0.893 ; num[12]   ; ssd_th[0]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.082      ; 1.161      ;
; 0.899 ; num[5]    ; ssd_t[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.081      ; 1.166      ;
; 0.902 ; num[12]   ; ssd_th[5]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.082      ; 1.170      ;
; 0.902 ; num[12]   ; ssd_th[4]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.082      ; 1.170      ;
; 0.902 ; num[9]    ; ssd_h[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.082      ; 1.170      ;
+-------+-----------+----------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'slow_clock[24]'                                                                   ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; 0.427 ; led[0]    ; led[1]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.693      ;
; 0.429 ; led[0]    ; led_out[0]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; led[7]    ; led[0]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.696      ;
; 0.437 ; led[6]    ; led[7]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.703      ;
; 0.438 ; led[7]    ; led_out[7]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.704      ;
; 0.438 ; led[6]    ; led_out[6]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.704      ;
; 0.439 ; led[5]    ; led_out[5]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.705      ;
; 0.439 ; led[5]    ; led[6]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.705      ;
; 0.439 ; led[4]    ; led_out[4]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.705      ;
; 0.439 ; led[4]    ; led[5]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.705      ;
; 0.439 ; led[3]    ; led[4]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.705      ;
; 0.439 ; led[2]    ; led_out[2]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.705      ;
; 0.439 ; led[1]    ; led_out[1]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.705      ;
; 0.439 ; led[1]    ; led[2]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.705      ;
; 0.440 ; led[2]    ; led[3]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.706      ;
; 0.441 ; led[3]    ; led_out[3]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.080      ; 0.707      ;
; 0.813 ; stopper   ; led_out[7]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led_out[6]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led_out[5]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led_out[4]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led_out[3]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led_out[2]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led_out[1]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led[1]          ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led[2]          ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led[3]          ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led[4]          ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led[5]          ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led[6]          ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led[7]          ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led[0]          ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
; 0.813 ; stopper   ; led_out[0]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.728      ; 1.757      ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'btn'                                                                 ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.445 ; stopper   ; stopper ; btn          ; btn         ; 0.000        ; 0.043      ; 0.674      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FPGA_CLK'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; FPGA_CLK ; Rise       ; FPGA_CLK                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[24]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[9]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[0]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[10]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[11]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[12]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[13]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[14]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[15]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[16]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[17]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[18]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[19]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[1]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[20]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[21]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[22]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[23]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[24]                 ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[2]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[3]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[4]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[5]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[6]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[7]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[8]                  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[9]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[0]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[10]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[11]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[12]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[13]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[14]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[15]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[16]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[17]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[18]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[19]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[1]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[20]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[21]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[22]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[23]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[24]                 ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[2]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[3]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[4]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[5]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[6]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[7]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[8]                  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[9]                  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~inputclkctrl|outclk   ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[0]|clk              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[10]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[11]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[12]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[13]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[14]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[15]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[16]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[17]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[18]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[19]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[1]|clk              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[20]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[21]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[22]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[23]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[24]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[2]|clk              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[3]|clk              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[4]|clk              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[5]|clk              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'btn'                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; btn   ; Rise       ; btn         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; btn   ; Rise       ; stopper     ;
; 0.289  ; 0.477        ; 0.188          ; Low Pulse Width  ; btn   ; Rise       ; stopper     ;
; 0.301  ; 0.521        ; 0.220          ; High Pulse Width ; btn   ; Rise       ; stopper     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|o ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; stopper|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|i ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; stopper|clk ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|o ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'slow_clock[9]'                                              ;
+--------+--------------+----------------+------------------+---------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+---------------+------------+----------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[6]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[0]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[10]        ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[11]        ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[12]        ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[13]        ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[14]        ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[15]        ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[1]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[2]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[3]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[4]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[5]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[6]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[7]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[8]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[9]         ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[0]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[1]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[2]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[3]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[4]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[5]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[6]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[0]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[1]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[2]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[3]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[4]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[5]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[6]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[0]~reg0 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[1]~reg0 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[2]~reg0 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[3]~reg0 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[4]~reg0 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[5]~reg0 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[6]~reg0 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[0]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[1]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[2]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[3]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[4]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[5]~reg0  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[6]~reg0  ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[0]         ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[10]        ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[11]        ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[12]        ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[13]        ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[14]        ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[15]        ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[1]         ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[2]         ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[3]         ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[4]         ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[5]         ;
+--------+--------------+----------------+------------------+---------------+------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'slow_clock[24]'                                                               ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[0]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[1]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[2]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[3]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[4]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[5]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[6]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[7]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[5]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[6]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[7]~reg0                 ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[0]                          ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[1]                          ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[2]                          ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[3]                          ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[4]                          ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[5]                          ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[6]                          ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[7]                          ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[0]~reg0                 ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[1]~reg0                 ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[2]~reg0                 ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[3]~reg0                 ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[4]~reg0                 ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[5]~reg0                 ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[6]~reg0                 ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[7]~reg0                 ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[0]                          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[1]                          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[2]                          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[3]                          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[4]                          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[5]                          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[6]                          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[7]                          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[0]~reg0                 ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[1]~reg0                 ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[2]~reg0                 ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[3]~reg0                 ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[4]~reg0                 ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[5]~reg0                 ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[6]~reg0                 ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[7]~reg0                 ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|inclk[0] ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|outclk   ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[0]|clk                      ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[1]|clk                      ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[2]|clk                      ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[3]|clk                      ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[4]|clk                      ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[5]|clk                      ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[6]|clk                      ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[7]|clk                      ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[0]~reg0|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[1]~reg0|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[2]~reg0|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[3]~reg0|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[4]~reg0|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[5]~reg0|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[6]~reg0|clk             ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[7]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; slow_clock[24]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; slow_clock[24]|q                ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[0]|clk                      ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[1]|clk                      ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[2]|clk                      ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[3]|clk                      ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[4]|clk                      ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[5]|clk                      ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[6]|clk                      ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[7]|clk                      ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[0]~reg0|clk             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[1]~reg0|clk             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[2]~reg0|clk             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[3]~reg0|clk             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[4]~reg0|clk             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[5]~reg0|clk             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[6]~reg0|clk             ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[7]~reg0|clk             ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|inclk[0] ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------+----------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+----------------+--------+--------+------------+-----------------+
; led_out[*]  ; slow_clock[24] ; 11.764 ; 11.722 ; Rise       ; slow_clock[24]  ;
;  led_out[0] ; slow_clock[24] ; 11.764 ; 11.722 ; Rise       ; slow_clock[24]  ;
;  led_out[1] ; slow_clock[24] ; 9.785  ; 9.836  ; Rise       ; slow_clock[24]  ;
;  led_out[2] ; slow_clock[24] ; 10.037 ; 9.944  ; Rise       ; slow_clock[24]  ;
;  led_out[3] ; slow_clock[24] ; 8.105  ; 8.130  ; Rise       ; slow_clock[24]  ;
;  led_out[4] ; slow_clock[24] ; 10.727 ; 10.686 ; Rise       ; slow_clock[24]  ;
;  led_out[5] ; slow_clock[24] ; 10.478 ; 10.405 ; Rise       ; slow_clock[24]  ;
;  led_out[6] ; slow_clock[24] ; 8.722  ; 8.841  ; Rise       ; slow_clock[24]  ;
;  led_out[7] ; slow_clock[24] ; 10.038 ; 10.032 ; Rise       ; slow_clock[24]  ;
; ssd_h[*]    ; slow_clock[9]  ; 8.125  ; 8.124  ; Rise       ; slow_clock[9]   ;
;  ssd_h[0]   ; slow_clock[9]  ; 7.498  ; 7.497  ; Rise       ; slow_clock[9]   ;
;  ssd_h[1]   ; slow_clock[9]  ; 7.785  ; 7.793  ; Rise       ; slow_clock[9]   ;
;  ssd_h[2]   ; slow_clock[9]  ; 7.837  ; 7.858  ; Rise       ; slow_clock[9]   ;
;  ssd_h[3]   ; slow_clock[9]  ; 7.526  ; 7.535  ; Rise       ; slow_clock[9]   ;
;  ssd_h[4]   ; slow_clock[9]  ; 7.852  ; 7.857  ; Rise       ; slow_clock[9]   ;
;  ssd_h[5]   ; slow_clock[9]  ; 8.125  ; 8.124  ; Rise       ; slow_clock[9]   ;
;  ssd_h[6]   ; slow_clock[9]  ; 7.842  ; 7.859  ; Rise       ; slow_clock[9]   ;
; ssd_t[*]    ; slow_clock[9]  ; 9.321  ; 9.378  ; Rise       ; slow_clock[9]   ;
;  ssd_t[0]   ; slow_clock[9]  ; 6.952  ; 6.929  ; Rise       ; slow_clock[9]   ;
;  ssd_t[1]   ; slow_clock[9]  ; 7.410  ; 7.382  ; Rise       ; slow_clock[9]   ;
;  ssd_t[2]   ; slow_clock[9]  ; 7.740  ; 7.713  ; Rise       ; slow_clock[9]   ;
;  ssd_t[3]   ; slow_clock[9]  ; 7.421  ; 7.395  ; Rise       ; slow_clock[9]   ;
;  ssd_t[4]   ; slow_clock[9]  ; 7.763  ; 7.758  ; Rise       ; slow_clock[9]   ;
;  ssd_t[5]   ; slow_clock[9]  ; 9.321  ; 9.378  ; Rise       ; slow_clock[9]   ;
;  ssd_t[6]   ; slow_clock[9]  ; 9.026  ; 9.096  ; Rise       ; slow_clock[9]   ;
; ssd_th[*]   ; slow_clock[9]  ; 11.565 ; 11.563 ; Rise       ; slow_clock[9]   ;
;  ssd_th[0]  ; slow_clock[9]  ; 7.728  ; 7.676  ; Rise       ; slow_clock[9]   ;
;  ssd_th[1]  ; slow_clock[9]  ; 7.238  ; 7.213  ; Rise       ; slow_clock[9]   ;
;  ssd_th[2]  ; slow_clock[9]  ; 11.565 ; 11.563 ; Rise       ; slow_clock[9]   ;
;  ssd_th[3]  ; slow_clock[9]  ; 9.623  ; 9.536  ; Rise       ; slow_clock[9]   ;
;  ssd_th[4]  ; slow_clock[9]  ; 9.894  ; 9.807  ; Rise       ; slow_clock[9]   ;
;  ssd_th[5]  ; slow_clock[9]  ; 8.656  ; 8.639  ; Rise       ; slow_clock[9]   ;
;  ssd_th[6]  ; slow_clock[9]  ; 8.392  ; 8.412  ; Rise       ; slow_clock[9]   ;
; ssd_u[*]    ; slow_clock[9]  ; 10.149 ; 10.358 ; Rise       ; slow_clock[9]   ;
;  ssd_u[0]   ; slow_clock[9]  ; 8.968  ; 9.061  ; Rise       ; slow_clock[9]   ;
;  ssd_u[1]   ; slow_clock[9]  ; 9.450  ; 9.574  ; Rise       ; slow_clock[9]   ;
;  ssd_u[2]   ; slow_clock[9]  ; 9.790  ; 9.909  ; Rise       ; slow_clock[9]   ;
;  ssd_u[3]   ; slow_clock[9]  ; 7.267  ; 7.260  ; Rise       ; slow_clock[9]   ;
;  ssd_u[4]   ; slow_clock[9]  ; 7.996  ; 8.010  ; Rise       ; slow_clock[9]   ;
;  ssd_u[5]   ; slow_clock[9]  ; 10.149 ; 10.358 ; Rise       ; slow_clock[9]   ;
;  ssd_u[6]   ; slow_clock[9]  ; 9.137  ; 9.074  ; Rise       ; slow_clock[9]   ;
+-------------+----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------+----------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+----------------+--------+--------+------------+-----------------+
; led_out[*]  ; slow_clock[24] ; 7.797  ; 7.820  ; Rise       ; slow_clock[24]  ;
;  led_out[0] ; slow_clock[24] ; 11.312 ; 11.270 ; Rise       ; slow_clock[24]  ;
;  led_out[1] ; slow_clock[24] ; 9.410  ; 9.457  ; Rise       ; slow_clock[24]  ;
;  led_out[2] ; slow_clock[24] ; 9.652  ; 9.561  ; Rise       ; slow_clock[24]  ;
;  led_out[3] ; slow_clock[24] ; 7.797  ; 7.820  ; Rise       ; slow_clock[24]  ;
;  led_out[4] ; slow_clock[24] ; 10.314 ; 10.273 ; Rise       ; slow_clock[24]  ;
;  led_out[5] ; slow_clock[24] ; 10.075 ; 10.004 ; Rise       ; slow_clock[24]  ;
;  led_out[6] ; slow_clock[24] ; 8.390  ; 8.503  ; Rise       ; slow_clock[24]  ;
;  led_out[7] ; slow_clock[24] ; 9.653  ; 9.646  ; Rise       ; slow_clock[24]  ;
; ssd_h[*]    ; slow_clock[9]  ; 7.213  ; 7.211  ; Rise       ; slow_clock[9]   ;
;  ssd_h[0]   ; slow_clock[9]  ; 7.213  ; 7.211  ; Rise       ; slow_clock[9]   ;
;  ssd_h[1]   ; slow_clock[9]  ; 7.488  ; 7.495  ; Rise       ; slow_clock[9]   ;
;  ssd_h[2]   ; slow_clock[9]  ; 7.538  ; 7.557  ; Rise       ; slow_clock[9]   ;
;  ssd_h[3]   ; slow_clock[9]  ; 7.240  ; 7.247  ; Rise       ; slow_clock[9]   ;
;  ssd_h[4]   ; slow_clock[9]  ; 7.552  ; 7.556  ; Rise       ; slow_clock[9]   ;
;  ssd_h[5]   ; slow_clock[9]  ; 7.815  ; 7.813  ; Rise       ; slow_clock[9]   ;
;  ssd_h[6]   ; slow_clock[9]  ; 7.544  ; 7.559  ; Rise       ; slow_clock[9]   ;
; ssd_t[*]    ; slow_clock[9]  ; 6.685  ; 6.662  ; Rise       ; slow_clock[9]   ;
;  ssd_t[0]   ; slow_clock[9]  ; 6.685  ; 6.662  ; Rise       ; slow_clock[9]   ;
;  ssd_t[1]   ; slow_clock[9]  ; 7.128  ; 7.100  ; Rise       ; slow_clock[9]   ;
;  ssd_t[2]   ; slow_clock[9]  ; 7.445  ; 7.419  ; Rise       ; slow_clock[9]   ;
;  ssd_t[3]   ; slow_clock[9]  ; 7.140  ; 7.113  ; Rise       ; slow_clock[9]   ;
;  ssd_t[4]   ; slow_clock[9]  ; 7.468  ; 7.462  ; Rise       ; slow_clock[9]   ;
;  ssd_t[5]   ; slow_clock[9]  ; 9.014  ; 9.072  ; Rise       ; slow_clock[9]   ;
;  ssd_t[6]   ; slow_clock[9]  ; 8.731  ; 8.801  ; Rise       ; slow_clock[9]   ;
; ssd_th[*]   ; slow_clock[9]  ; 6.959  ; 6.934  ; Rise       ; slow_clock[9]   ;
;  ssd_th[0]  ; slow_clock[9]  ; 7.433  ; 7.382  ; Rise       ; slow_clock[9]   ;
;  ssd_th[1]  ; slow_clock[9]  ; 6.959  ; 6.934  ; Rise       ; slow_clock[9]   ;
;  ssd_th[2]  ; slow_clock[9]  ; 11.173 ; 11.174 ; Rise       ; slow_clock[9]   ;
;  ssd_th[3]  ; slow_clock[9]  ; 9.253  ; 9.168  ; Rise       ; slow_clock[9]   ;
;  ssd_th[4]  ; slow_clock[9]  ; 9.516  ; 9.430  ; Rise       ; slow_clock[9]   ;
;  ssd_th[5]  ; slow_clock[9]  ; 8.326  ; 8.309  ; Rise       ; slow_clock[9]   ;
;  ssd_th[6]  ; slow_clock[9]  ; 8.073  ; 8.091  ; Rise       ; slow_clock[9]   ;
; ssd_u[*]    ; slow_clock[9]  ; 6.988  ; 6.981  ; Rise       ; slow_clock[9]   ;
;  ssd_u[0]   ; slow_clock[9]  ; 8.628  ; 8.715  ; Rise       ; slow_clock[9]   ;
;  ssd_u[1]   ; slow_clock[9]  ; 9.143  ; 9.265  ; Rise       ; slow_clock[9]   ;
;  ssd_u[2]   ; slow_clock[9]  ; 9.415  ; 9.528  ; Rise       ; slow_clock[9]   ;
;  ssd_u[3]   ; slow_clock[9]  ; 6.988  ; 6.981  ; Rise       ; slow_clock[9]   ;
;  ssd_u[4]   ; slow_clock[9]  ; 7.688  ; 7.701  ; Rise       ; slow_clock[9]   ;
;  ssd_u[5]   ; slow_clock[9]  ; 9.809  ; 10.013 ; Rise       ; slow_clock[9]   ;
;  ssd_u[6]   ; slow_clock[9]  ; 8.783  ; 8.721  ; Rise       ; slow_clock[9]   ;
+-------------+----------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                              ;
+-------------+-----------------+----------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name     ; Note                                                          ;
+-------------+-----------------+----------------+---------------------------------------------------------------+
; 344.59 MHz  ; 250.0 MHz       ; FPGA_CLK       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 426.99 MHz  ; 426.99 MHz      ; slow_clock[9]  ;                                                               ;
; 1237.62 MHz ; 437.64 MHz      ; slow_clock[24] ; limit due to minimum period restriction (tmin)                ;
; 1422.48 MHz ; 250.0 MHz       ; btn            ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------+
; Slow 1200mV 0C Model Setup Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; FPGA_CLK       ; -1.902 ; -28.476       ;
; slow_clock[9]  ; -1.342 ; -26.696       ;
; slow_clock[24] ; -0.252 ; -4.032        ;
; btn            ; 0.297  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 0C Model Hold Summary       ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; FPGA_CLK       ; -1.168 ; -8.865        ;
; slow_clock[9]  ; 0.365  ; 0.000         ;
; slow_clock[24] ; 0.386  ; 0.000         ;
; btn            ; 0.398  ; 0.000         ;
+----------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; FPGA_CLK       ; -3.000 ; -35.125                ;
; btn            ; -3.000 ; -4.285                 ;
; slow_clock[9]  ; -1.285 ; -56.540                ;
; slow_clock[24] ; -1.285 ; -20.560                ;
+----------------+--------+------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FPGA_CLK'                                                                         ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.902 ; slow_clock[0]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.825      ;
; -1.809 ; slow_clock[1]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.732      ;
; -1.786 ; slow_clock[2]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.709      ;
; -1.786 ; slow_clock[0]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.709      ;
; -1.757 ; slow_clock[2]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.680      ;
; -1.757 ; slow_clock[0]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.680      ;
; -1.711 ; slow_clock[1]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.634      ;
; -1.693 ; slow_clock[1]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.616      ;
; -1.690 ; slow_clock[3]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.613      ;
; -1.675 ; slow_clock[4]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.598      ;
; -1.670 ; slow_clock[2]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.593      ;
; -1.670 ; slow_clock[0]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.593      ;
; -1.646 ; slow_clock[4]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.569      ;
; -1.641 ; slow_clock[2]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.564      ;
; -1.641 ; slow_clock[0]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.564      ;
; -1.600 ; slow_clock[3]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.523      ;
; -1.595 ; slow_clock[1]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.518      ;
; -1.578 ; slow_clock[5]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.501      ;
; -1.577 ; slow_clock[1]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.500      ;
; -1.574 ; slow_clock[3]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.497      ;
; -1.559 ; slow_clock[6]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.482      ;
; -1.559 ; slow_clock[4]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.482      ;
; -1.554 ; slow_clock[2]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.477      ;
; -1.554 ; slow_clock[0]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.477      ;
; -1.530 ; slow_clock[6]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.453      ;
; -1.530 ; slow_clock[4]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.453      ;
; -1.525 ; slow_clock[2]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.448      ;
; -1.525 ; slow_clock[0]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.448      ;
; -1.484 ; slow_clock[3]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.407      ;
; -1.480 ; slow_clock[5]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.403      ;
; -1.479 ; slow_clock[1]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.402      ;
; -1.462 ; slow_clock[7]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.385      ;
; -1.462 ; slow_clock[5]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.385      ;
; -1.461 ; slow_clock[1]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.384      ;
; -1.458 ; slow_clock[3]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.381      ;
; -1.443 ; slow_clock[6]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.366      ;
; -1.443 ; slow_clock[4]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.366      ;
; -1.439 ; slow_clock[8]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.362      ;
; -1.438 ; slow_clock[2]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.361      ;
; -1.438 ; slow_clock[0]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.361      ;
; -1.414 ; slow_clock[6]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.337      ;
; -1.414 ; slow_clock[4]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.337      ;
; -1.410 ; slow_clock[8]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.333      ;
; -1.409 ; slow_clock[2]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.332      ;
; -1.409 ; slow_clock[0]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.332      ;
; -1.368 ; slow_clock[3]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.291      ;
; -1.364 ; slow_clock[5]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.287      ;
; -1.363 ; slow_clock[7]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.286      ;
; -1.363 ; slow_clock[1]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.286      ;
; -1.346 ; slow_clock[7]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.269      ;
; -1.346 ; slow_clock[5]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.269      ;
; -1.345 ; slow_clock[1]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.268      ;
; -1.342 ; slow_clock[3]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.265      ;
; -1.327 ; slow_clock[6]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.250      ;
; -1.327 ; slow_clock[4]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.250      ;
; -1.323 ; slow_clock[8]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.246      ;
; -1.322 ; slow_clock[2]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.245      ;
; -1.322 ; slow_clock[0]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.245      ;
; -1.322 ; slow_clock[10] ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.245      ;
; -1.298 ; slow_clock[6]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.221      ;
; -1.298 ; slow_clock[4]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.221      ;
; -1.294 ; slow_clock[8]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.217      ;
; -1.293 ; slow_clock[10] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.216      ;
; -1.293 ; slow_clock[2]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.216      ;
; -1.293 ; slow_clock[0]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.216      ;
; -1.252 ; slow_clock[3]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.175      ;
; -1.248 ; slow_clock[5]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.171      ;
; -1.247 ; slow_clock[7]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.170      ;
; -1.247 ; slow_clock[1]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.170      ;
; -1.230 ; slow_clock[7]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.153      ;
; -1.230 ; slow_clock[5]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.153      ;
; -1.229 ; slow_clock[11] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.152      ;
; -1.229 ; slow_clock[1]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.152      ;
; -1.226 ; slow_clock[3]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.149      ;
; -1.211 ; slow_clock[6]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.134      ;
; -1.211 ; slow_clock[4]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.134      ;
; -1.207 ; slow_clock[8]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.130      ;
; -1.206 ; slow_clock[2]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.129      ;
; -1.206 ; slow_clock[10] ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.129      ;
; -1.205 ; slow_clock[12] ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.128      ;
; -1.202 ; slow_clock[0]  ; slow_clock[12] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.129      ;
; -1.182 ; slow_clock[6]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.105      ;
; -1.182 ; slow_clock[4]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.105      ;
; -1.178 ; slow_clock[8]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.101      ;
; -1.177 ; slow_clock[10] ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.100      ;
; -1.177 ; slow_clock[2]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.100      ;
; -1.177 ; slow_clock[0]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.100      ;
; -1.176 ; slow_clock[12] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.099      ;
; -1.136 ; slow_clock[3]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.059      ;
; -1.132 ; slow_clock[5]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.055      ;
; -1.131 ; slow_clock[7]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.054      ;
; -1.131 ; slow_clock[1]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.054      ;
; -1.130 ; slow_clock[11] ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.053      ;
; -1.114 ; slow_clock[7]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.037      ;
; -1.114 ; slow_clock[5]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.037      ;
; -1.113 ; slow_clock[11] ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.036      ;
; -1.110 ; slow_clock[13] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.073     ; 2.036      ;
; -1.110 ; slow_clock[3]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.033      ;
; -1.109 ; slow_clock[1]  ; slow_clock[12] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.072     ; 2.036      ;
; -1.095 ; slow_clock[6]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.076     ; 2.018      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'slow_clock[9]'                                                           ;
+--------+-----------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------+---------------+--------------+------------+------------+
; -1.342 ; num[2]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.269      ;
; -1.275 ; num[0]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.202      ;
; -1.263 ; num[1]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.190      ;
; -1.246 ; num[0]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.173      ;
; -1.245 ; num[1]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.172      ;
; -1.226 ; num[2]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.153      ;
; -1.224 ; num[4]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.151      ;
; -1.197 ; num[2]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.124      ;
; -1.159 ; num[0]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.086      ;
; -1.148 ; num[3]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.075      ;
; -1.147 ; num[1]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.074      ;
; -1.130 ; num[0]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.057      ;
; -1.130 ; num[3]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.057      ;
; -1.129 ; num[1]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.056      ;
; -1.110 ; num[2]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.037      ;
; -1.108 ; num[6]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.035      ;
; -1.108 ; num[4]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.035      ;
; -1.081 ; num[2]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.008      ;
; -1.079 ; num[4]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 2.006      ;
; -1.043 ; num[0]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.970      ;
; -1.032 ; num[5]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.959      ;
; -1.032 ; num[3]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.959      ;
; -1.031 ; num[1]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.958      ;
; -1.015 ; num[5]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.942      ;
; -1.014 ; num[0]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.941      ;
; -1.014 ; num[3]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.941      ;
; -1.013 ; num[1]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.940      ;
; -0.997 ; num[8]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.924      ;
; -0.994 ; num[2]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.921      ;
; -0.992 ; num[6]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.919      ;
; -0.992 ; num[4]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.919      ;
; -0.965 ; num[2]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.892      ;
; -0.963 ; num[6]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.890      ;
; -0.963 ; num[4]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.890      ;
; -0.927 ; num[0]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.854      ;
; -0.922 ; num[7]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.849      ;
; -0.916 ; num[5]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.843      ;
; -0.916 ; num[3]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.843      ;
; -0.915 ; num[1]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.842      ;
; -0.899 ; num[5]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.826      ;
; -0.898 ; num[0]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.825      ;
; -0.898 ; num[3]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.825      ;
; -0.897 ; num[1]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.824      ;
; -0.895 ; num[7]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.822      ;
; -0.881 ; num[10]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.808      ;
; -0.881 ; num[8]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.808      ;
; -0.878 ; num[2]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.805      ;
; -0.876 ; num[6]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.803      ;
; -0.876 ; num[4]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.803      ;
; -0.852 ; num[8]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.779      ;
; -0.849 ; num[2]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.776      ;
; -0.847 ; num[6]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.774      ;
; -0.847 ; num[4]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.774      ;
; -0.811 ; num[0]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.738      ;
; -0.806 ; num[7]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.733      ;
; -0.802 ; num[9]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.729      ;
; -0.800 ; num[5]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.727      ;
; -0.800 ; num[3]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.727      ;
; -0.799 ; num[1]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.726      ;
; -0.784 ; num[9]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.711      ;
; -0.783 ; num[5]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.710      ;
; -0.782 ; num[0]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.709      ;
; -0.782 ; num[3]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.709      ;
; -0.781 ; num[1]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.708      ;
; -0.779 ; num[7]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.706      ;
; -0.765 ; num[10]   ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.692      ;
; -0.765 ; num[8]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.692      ;
; -0.762 ; num[2]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.689      ;
; -0.761 ; num[12]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.688      ;
; -0.760 ; num[6]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.687      ;
; -0.760 ; num[4]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.687      ;
; -0.736 ; num[10]   ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.663      ;
; -0.736 ; num[8]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.663      ;
; -0.733 ; num[2]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.660      ;
; -0.731 ; num[6]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.658      ;
; -0.731 ; num[4]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.658      ;
; -0.695 ; num[0]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.622      ;
; -0.690 ; num[7]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.617      ;
; -0.686 ; num[11]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.613      ;
; -0.686 ; num[9]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.613      ;
; -0.684 ; num[5]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.611      ;
; -0.684 ; num[3]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.611      ;
; -0.683 ; num[1]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.610      ;
; -0.668 ; num[11]   ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.595      ;
; -0.668 ; num[9]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.595      ;
; -0.667 ; num[5]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.594      ;
; -0.666 ; num[0]    ; num[4]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.593      ;
; -0.666 ; num[3]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.593      ;
; -0.665 ; num[1]    ; num[4]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.592      ;
; -0.663 ; num[7]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.590      ;
; -0.649 ; num[10]   ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.576      ;
; -0.649 ; num[8]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.576      ;
; -0.646 ; num[2]    ; num[3]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.573      ;
; -0.645 ; num[12]   ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.572      ;
; -0.644 ; num[14]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.571      ;
; -0.644 ; num[6]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.571      ;
; -0.644 ; num[4]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.571      ;
; -0.620 ; num[10]   ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.547      ;
; -0.620 ; num[8]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.547      ;
; -0.617 ; num[2]    ; num[4]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.072     ; 1.544      ;
+--------+-----------+---------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'slow_clock[24]'                                                                    ;
+--------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; -0.252 ; stopper   ; led_out[7]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led_out[6]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led_out[5]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led_out[4]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led_out[3]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led_out[2]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led_out[1]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led[1]          ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led[2]          ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led[3]          ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led[4]          ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led[5]          ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led[6]          ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led[7]          ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led[0]          ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; -0.252 ; stopper   ; led_out[0]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.339      ; 1.580      ;
; 0.192  ; led[7]    ; led[0]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.735      ;
; 0.193  ; led[0]    ; led_out[0]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.734      ;
; 0.195  ; led[0]    ; led[1]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.732      ;
; 0.203  ; led[3]    ; led_out[3]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.724      ;
; 0.204  ; led[2]    ; led[3]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.723      ;
; 0.205  ; led[5]    ; led_out[5]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.722      ;
; 0.205  ; led[5]    ; led[6]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.722      ;
; 0.205  ; led[4]    ; led_out[4]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.722      ;
; 0.205  ; led[4]    ; led[5]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.722      ;
; 0.205  ; led[3]    ; led[4]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.722      ;
; 0.205  ; led[2]    ; led_out[2]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.722      ;
; 0.205  ; led[1]    ; led_out[1]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.722      ;
; 0.205  ; led[1]    ; led[2]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.722      ;
; 0.206  ; led[6]    ; led_out[6]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.721      ;
; 0.207  ; led[7]    ; led_out[7]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.720      ;
; 0.208  ; led[6]    ; led[7]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.072     ; 0.719      ;
+--------+-----------+-----------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'btn'                                                                 ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.297 ; stopper   ; stopper ; btn          ; btn         ; 1.000        ; -0.039     ; 0.683      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FPGA_CLK'                                                                            ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; -1.168 ; slow_clock[9]  ; slow_clock[9]  ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.797      ; 2.043      ;
; -0.880 ; slow_clock[9]  ; slow_clock[10] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.797      ; 2.331      ;
; -0.869 ; slow_clock[9]  ; slow_clock[11] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.797      ; 2.342      ;
; -0.770 ; slow_clock[9]  ; slow_clock[12] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.797      ; 2.441      ;
; -0.767 ; slow_clock[9]  ; slow_clock[9]  ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.797      ; 1.944      ;
; -0.756 ; slow_clock[9]  ; slow_clock[13] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.452      ;
; -0.657 ; slow_clock[9]  ; slow_clock[14] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.551      ;
; -0.646 ; slow_clock[9]  ; slow_clock[15] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.562      ;
; -0.547 ; slow_clock[9]  ; slow_clock[16] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.661      ;
; -0.536 ; slow_clock[9]  ; slow_clock[17] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.672      ;
; -0.496 ; slow_clock[9]  ; slow_clock[10] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.797      ; 2.215      ;
; -0.437 ; slow_clock[9]  ; slow_clock[18] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.771      ;
; -0.426 ; slow_clock[9]  ; slow_clock[19] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.782      ;
; -0.397 ; slow_clock[9]  ; slow_clock[11] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.797      ; 2.314      ;
; -0.386 ; slow_clock[9]  ; slow_clock[12] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.797      ; 2.325      ;
; -0.327 ; slow_clock[9]  ; slow_clock[20] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.881      ;
; -0.316 ; slow_clock[9]  ; slow_clock[21] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.892      ;
; -0.284 ; slow_clock[9]  ; slow_clock[13] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.424      ;
; -0.273 ; slow_clock[9]  ; slow_clock[14] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.435      ;
; -0.217 ; slow_clock[9]  ; slow_clock[22] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 2.991      ;
; -0.206 ; slow_clock[9]  ; slow_clock[23] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 3.002      ;
; -0.174 ; slow_clock[9]  ; slow_clock[15] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.534      ;
; -0.163 ; slow_clock[9]  ; slow_clock[16] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.545      ;
; -0.107 ; slow_clock[9]  ; slow_clock[24] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 2.794      ; 3.101      ;
; -0.064 ; slow_clock[9]  ; slow_clock[17] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.644      ;
; -0.053 ; slow_clock[9]  ; slow_clock[18] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.655      ;
; -0.021 ; slow_clock[24] ; slow_clock[24] ; slow_clock[24] ; FPGA_CLK    ; 0.000        ; 2.794      ; 3.187      ;
; 0.046  ; slow_clock[9]  ; slow_clock[19] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.754      ;
; 0.057  ; slow_clock[9]  ; slow_clock[20] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.765      ;
; 0.156  ; slow_clock[9]  ; slow_clock[21] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.864      ;
; 0.167  ; slow_clock[9]  ; slow_clock[22] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.875      ;
; 0.266  ; slow_clock[9]  ; slow_clock[23] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.974      ;
; 0.277  ; slow_clock[9]  ; slow_clock[24] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 2.794      ; 2.985      ;
; 0.345  ; slow_clock[24] ; slow_clock[24] ; slow_clock[24] ; FPGA_CLK    ; -0.500       ; 2.794      ; 3.053      ;
; 0.365  ; slow_clock[0]  ; slow_clock[0]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.608      ;
; 0.578  ; slow_clock[16] ; slow_clock[16] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.822      ;
; 0.578  ; slow_clock[12] ; slow_clock[12] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.821      ;
; 0.578  ; slow_clock[0]  ; slow_clock[1]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.821      ;
; 0.579  ; slow_clock[18] ; slow_clock[18] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.823      ;
; 0.579  ; slow_clock[10] ; slow_clock[10] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.822      ;
; 0.579  ; slow_clock[8]  ; slow_clock[8]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.822      ;
; 0.579  ; slow_clock[2]  ; slow_clock[2]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.822      ;
; 0.580  ; slow_clock[19] ; slow_clock[19] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.824      ;
; 0.580  ; slow_clock[3]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.823      ;
; 0.581  ; slow_clock[14] ; slow_clock[14] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.825      ;
; 0.582  ; slow_clock[13] ; slow_clock[13] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.826      ;
; 0.582  ; slow_clock[1]  ; slow_clock[1]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.825      ;
; 0.583  ; slow_clock[22] ; slow_clock[22] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.827      ;
; 0.583  ; slow_clock[20] ; slow_clock[20] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.827      ;
; 0.583  ; slow_clock[15] ; slow_clock[15] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.827      ;
; 0.583  ; slow_clock[6]  ; slow_clock[6]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.826      ;
; 0.583  ; slow_clock[4]  ; slow_clock[4]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.826      ;
; 0.584  ; slow_clock[17] ; slow_clock[17] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.828      ;
; 0.584  ; slow_clock[11] ; slow_clock[11] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.827      ;
; 0.585  ; slow_clock[23] ; slow_clock[23] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.829      ;
; 0.585  ; slow_clock[21] ; slow_clock[21] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 0.829      ;
; 0.585  ; slow_clock[7]  ; slow_clock[7]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.828      ;
; 0.585  ; slow_clock[5]  ; slow_clock[5]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 0.828      ;
; 0.864  ; slow_clock[0]  ; slow_clock[2]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.107      ;
; 0.864  ; slow_clock[16] ; slow_clock[17] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.108      ;
; 0.865  ; slow_clock[8]  ; slow_clock[9]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.108      ;
; 0.865  ; slow_clock[18] ; slow_clock[19] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.109      ;
; 0.865  ; slow_clock[2]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.108      ;
; 0.865  ; slow_clock[10] ; slow_clock[11] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.108      ;
; 0.867  ; slow_clock[12] ; slow_clock[13] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.069      ; 1.107      ;
; 0.868  ; slow_clock[14] ; slow_clock[15] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.112      ;
; 0.868  ; slow_clock[19] ; slow_clock[20] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.112      ;
; 0.868  ; slow_clock[3]  ; slow_clock[4]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.111      ;
; 0.870  ; slow_clock[22] ; slow_clock[23] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.114      ;
; 0.870  ; slow_clock[20] ; slow_clock[21] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.114      ;
; 0.870  ; slow_clock[6]  ; slow_clock[7]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.113      ;
; 0.870  ; slow_clock[4]  ; slow_clock[5]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.113      ;
; 0.870  ; slow_clock[13] ; slow_clock[14] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.114      ;
; 0.871  ; slow_clock[15] ; slow_clock[16] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.115      ;
; 0.872  ; slow_clock[11] ; slow_clock[12] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.115      ;
; 0.872  ; slow_clock[17] ; slow_clock[18] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.116      ;
; 0.872  ; slow_clock[1]  ; slow_clock[2]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.115      ;
; 0.873  ; slow_clock[23] ; slow_clock[24] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.117      ;
; 0.873  ; slow_clock[7]  ; slow_clock[8]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.116      ;
; 0.873  ; slow_clock[21] ; slow_clock[22] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.117      ;
; 0.873  ; slow_clock[5]  ; slow_clock[6]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.116      ;
; 0.879  ; slow_clock[19] ; slow_clock[21] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.123      ;
; 0.879  ; slow_clock[3]  ; slow_clock[5]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.122      ;
; 0.881  ; slow_clock[13] ; slow_clock[15] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.125      ;
; 0.882  ; slow_clock[15] ; slow_clock[17] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.126      ;
; 0.883  ; slow_clock[17] ; slow_clock[19] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.127      ;
; 0.883  ; slow_clock[1]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.126      ;
; 0.884  ; slow_clock[7]  ; slow_clock[9]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.127      ;
; 0.884  ; slow_clock[21] ; slow_clock[23] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.128      ;
; 0.884  ; slow_clock[5]  ; slow_clock[7]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.127      ;
; 0.886  ; slow_clock[11] ; slow_clock[13] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.069      ; 1.126      ;
; 0.963  ; slow_clock[0]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.206      ;
; 0.963  ; slow_clock[16] ; slow_clock[18] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.207      ;
; 0.964  ; slow_clock[8]  ; slow_clock[10] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.207      ;
; 0.964  ; slow_clock[18] ; slow_clock[20] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.208      ;
; 0.964  ; slow_clock[2]  ; slow_clock[4]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.207      ;
; 0.964  ; slow_clock[10] ; slow_clock[12] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.072      ; 1.207      ;
; 0.966  ; slow_clock[12] ; slow_clock[14] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.069      ; 1.206      ;
; 0.967  ; slow_clock[14] ; slow_clock[16] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.211      ;
; 0.969  ; slow_clock[22] ; slow_clock[24] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.073      ; 1.213      ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'slow_clock[9]'                                                                  ;
+-------+-----------+----------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+---------------+---------------+--------------+------------+------------+
; 0.365 ; num[0]    ; num[0]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.608      ;
; 0.418 ; num[15]   ; num[15]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.661      ;
; 0.596 ; num[15]   ; ssd_th[6]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.839      ;
; 0.596 ; num[0]    ; ssd_u[0]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.839      ;
; 0.598 ; num[0]    ; ssd_u[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; num[6]    ; num[6]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; num[4]    ; num[4]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; num[0]    ; ssd_u[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; num[14]   ; num[14]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; num[12]   ; num[12]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; num[7]    ; num[7]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; num[2]    ; num[2]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.844      ;
; 0.603 ; num[10]   ; num[10]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; num[8]    ; num[8]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; num[0]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; num[3]    ; num[3]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; num[13]   ; num[13]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; num[11]   ; num[11]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; num[9]    ; num[9]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; num[5]    ; num[5]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; num[0]    ; ssd_u[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.849      ;
; 0.607 ; num[0]    ; ssd_u[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.850      ;
; 0.611 ; num[0]    ; ssd_u[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.854      ;
; 0.617 ; num[6]    ; ssd_t[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.860      ;
; 0.618 ; num[6]    ; ssd_t[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.861      ;
; 0.618 ; num[6]    ; ssd_t[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.861      ;
; 0.618 ; num[1]    ; num[1]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.861      ;
; 0.619 ; num[6]    ; ssd_t[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.862      ;
; 0.621 ; num[6]    ; ssd_t[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.864      ;
; 0.622 ; num[6]    ; ssd_t[0]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.865      ;
; 0.624 ; num[0]    ; num[1]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.867      ;
; 0.636 ; stopper   ; ssd_th[6]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_t[6]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_t[5]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_t[4]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_t[3]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_t[2]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_t[1]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_t[0]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_u[6]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_u[5]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_u[4]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_u[3]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_u[2]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_u[1]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.636 ; stopper   ; ssd_u[0]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.345      ;
; 0.637 ; num[6]    ; ssd_t[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.880      ;
; 0.664 ; stopper   ; ssd_th[5]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_th[4]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_th[3]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_th[2]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_th[1]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_th[0]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_h[6]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_h[5]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_h[4]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_h[3]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_h[2]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_h[1]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.664 ; stopper   ; ssd_h[0]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.509      ; 1.374      ;
; 0.668 ; stopper   ; num[15]        ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[14]        ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[13]        ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[12]        ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[11]        ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[10]        ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[9]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[8]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[7]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[6]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[5]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[4]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[3]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[2]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[0]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.668 ; stopper   ; num[1]         ; btn           ; slow_clock[9] ; 0.000        ; 0.508      ; 1.377      ;
; 0.728 ; num[1]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.971      ;
; 0.729 ; num[1]    ; ssd_u[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.972      ;
; 0.732 ; num[1]    ; ssd_u[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.975      ;
; 0.733 ; num[1]    ; ssd_u[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.976      ;
; 0.734 ; num[1]    ; ssd_u[0]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.977      ;
; 0.746 ; num[1]    ; ssd_u[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.989      ;
; 0.748 ; num[1]    ; ssd_u[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 0.991      ;
; 0.804 ; num[12]   ; ssd_th[6]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 1.047      ;
; 0.806 ; num[9]    ; ssd_h[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.050      ;
; 0.806 ; num[9]    ; ssd_h[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.050      ;
; 0.806 ; num[9]    ; ssd_h[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.050      ;
; 0.806 ; num[3]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 1.049      ;
; 0.807 ; num[9]    ; ssd_h[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.051      ;
; 0.807 ; num[9]    ; ssd_h[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.051      ;
; 0.807 ; num[3]    ; ssd_u[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 1.050      ;
; 0.811 ; num[3]    ; ssd_u[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 1.054      ;
; 0.812 ; num[5]    ; ssd_t[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 1.055      ;
; 0.812 ; num[5]    ; ssd_t[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 1.055      ;
; 0.817 ; num[5]    ; ssd_t[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.072      ; 1.060      ;
; 0.820 ; num[12]   ; ssd_th[5]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.064      ;
; 0.820 ; num[12]   ; ssd_th[4]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.064      ;
; 0.820 ; num[12]   ; ssd_th[3]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.064      ;
; 0.820 ; num[12]   ; ssd_th[1]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.064      ;
; 0.820 ; num[12]   ; ssd_th[0]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.073      ; 1.064      ;
+-------+-----------+----------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'slow_clock[24]'                                                                    ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; 0.386 ; led[0]    ; led[1]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.629      ;
; 0.388 ; led[0]    ; led_out[0]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.631      ;
; 0.389 ; led[7]    ; led[0]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.632      ;
; 0.403 ; led[7]    ; led_out[7]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.646      ;
; 0.403 ; led[6]    ; led[7]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.646      ;
; 0.404 ; led[6]    ; led_out[6]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.647      ;
; 0.404 ; led[4]    ; led[5]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.647      ;
; 0.405 ; led[5]    ; led_out[5]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.648      ;
; 0.405 ; led[5]    ; led[6]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.648      ;
; 0.405 ; led[4]    ; led_out[4]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.648      ;
; 0.405 ; led[3]    ; led[4]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.648      ;
; 0.405 ; led[2]    ; led_out[2]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.648      ;
; 0.405 ; led[1]    ; led_out[1]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.648      ;
; 0.405 ; led[1]    ; led[2]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.648      ;
; 0.406 ; led[2]    ; led[3]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.649      ;
; 0.407 ; led[3]    ; led_out[3]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.072      ; 0.650      ;
; 0.855 ; stopper   ; led_out[7]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led_out[6]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led_out[5]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led_out[4]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led_out[3]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led_out[2]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led_out[1]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led[1]          ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led[2]          ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led[3]          ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led[4]          ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led[5]          ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led[6]          ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led[7]          ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led[0]          ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
; 0.855 ; stopper   ; led_out[0]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.553      ; 1.609      ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'btn'                                                                  ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.398 ; stopper   ; stopper ; btn          ; btn         ; 0.000        ; 0.039      ; 0.608      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FPGA_CLK'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; FPGA_CLK ; Rise       ; FPGA_CLK                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[10]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[11]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[12]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[13]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[14]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[15]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[16]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[17]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[18]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[19]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[20]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[21]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[22]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[23]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[24]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[8]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[9]                  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[13]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[14]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[15]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[16]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[17]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[18]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[19]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[20]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[21]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[22]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[23]                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[24]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[0]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[10]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[11]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[12]                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[1]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[2]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[3]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[4]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[5]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[6]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[7]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[8]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[9]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[0]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[10]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[11]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[12]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[13]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[14]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[15]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[16]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[17]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[18]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[19]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[1]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[20]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[21]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[22]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[23]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[24]                 ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[2]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[3]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[4]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[5]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[6]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[7]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[8]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[9]                  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~inputclkctrl|outclk   ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[13]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[14]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[15]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[16]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[17]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[18]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[19]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[20]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[21]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[22]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[23]|clk             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[24]|clk             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[0]|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[10]|clk             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[11]|clk             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[12]|clk             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[1]|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[2]|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[3]|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[4]|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[5]|clk              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'btn'                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; btn   ; Rise       ; btn         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; btn   ; Rise       ; stopper     ;
; 0.224  ; 0.442        ; 0.218          ; High Pulse Width ; btn   ; Rise       ; stopper     ;
; 0.366  ; 0.552        ; 0.186          ; Low Pulse Width  ; btn   ; Rise       ; stopper     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|o ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; stopper|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|i ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; stopper|clk ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|o ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'slow_clock[9]'                                               ;
+--------+--------------+----------------+------------------+---------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+---------------+------------+----------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; num[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[0]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[1]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[2]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[3]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[4]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[5]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[6]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[6]~reg0  ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[0]         ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[10]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[11]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[12]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[13]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[14]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[15]        ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[1]         ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[2]         ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[3]         ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[4]         ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[5]         ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[6]         ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[7]         ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[8]         ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[9]         ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[0]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[1]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[2]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[3]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[4]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[5]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_h[6]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[0]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[1]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[2]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[3]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[4]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[5]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_t[6]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[0]~reg0 ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[1]~reg0 ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[2]~reg0 ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[3]~reg0 ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[4]~reg0 ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[5]~reg0 ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_th[6]~reg0 ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[0]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[1]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[2]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[3]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[4]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[5]~reg0  ;
; 0.235  ; 0.453        ; 0.218          ; High Pulse Width ; slow_clock[9] ; Rise       ; ssd_u[6]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[0]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[1]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[2]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[3]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[4]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[5]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[6]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[0]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[1]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[2]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[3]~reg0  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[4]~reg0  ;
+--------+--------------+----------------+------------------+---------------+------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'slow_clock[24]'                                                                ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[0]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[1]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[2]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[3]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[4]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[5]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[6]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led[7]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[0]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[1]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[2]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[3]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[4]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[5]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[6]~reg0                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[7]~reg0                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[0]                          ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[1]                          ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[2]                          ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[3]                          ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[4]                          ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[5]                          ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[6]                          ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[7]                          ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[0]~reg0                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[1]~reg0                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[2]~reg0                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[3]~reg0                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[4]~reg0                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[5]~reg0                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[6]~reg0                 ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[7]~reg0                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[0]                          ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[1]                          ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[2]                          ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[3]                          ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[4]                          ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[5]                          ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[6]                          ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[7]                          ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[0]~reg0                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[1]~reg0                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[2]~reg0                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[3]~reg0                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[4]~reg0                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[5]~reg0                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[6]~reg0                 ;
; 0.358  ; 0.544        ; 0.186          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[7]~reg0                 ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[0]|clk                      ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[1]|clk                      ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[2]|clk                      ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[3]|clk                      ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[4]|clk                      ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[5]|clk                      ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[6]|clk                      ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[7]|clk                      ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[0]~reg0|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[1]~reg0|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[2]~reg0|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[3]~reg0|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[4]~reg0|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[5]~reg0|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[6]~reg0|clk             ;
; 0.494  ; 0.494        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[7]~reg0|clk             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; slow_clock[24]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; slow_clock[24]|q                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|outclk   ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[0]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[1]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[2]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[3]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[4]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[5]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[6]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[7]|clk                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[0]~reg0|clk             ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[1]~reg0|clk             ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[2]~reg0|clk             ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[3]~reg0|clk             ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[4]~reg0|clk             ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[5]~reg0|clk             ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[6]~reg0|clk             ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[7]~reg0|clk             ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------+----------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+----------------+--------+--------+------------+-----------------+
; led_out[*]  ; slow_clock[24] ; 10.789 ; 10.511 ; Rise       ; slow_clock[24]  ;
;  led_out[0] ; slow_clock[24] ; 10.789 ; 10.511 ; Rise       ; slow_clock[24]  ;
;  led_out[1] ; slow_clock[24] ; 8.891  ; 8.804  ; Rise       ; slow_clock[24]  ;
;  led_out[2] ; slow_clock[24] ; 9.156  ; 8.903  ; Rise       ; slow_clock[24]  ;
;  led_out[3] ; slow_clock[24] ; 7.319  ; 7.274  ; Rise       ; slow_clock[24]  ;
;  led_out[4] ; slow_clock[24] ; 9.797  ; 9.569  ; Rise       ; slow_clock[24]  ;
;  led_out[5] ; slow_clock[24] ; 9.555  ; 9.321  ; Rise       ; slow_clock[24]  ;
;  led_out[6] ; slow_clock[24] ; 7.897  ; 7.919  ; Rise       ; slow_clock[24]  ;
;  led_out[7] ; slow_clock[24] ; 9.173  ; 8.969  ; Rise       ; slow_clock[24]  ;
; ssd_h[*]    ; slow_clock[9]  ; 7.357  ; 7.269  ; Rise       ; slow_clock[9]   ;
;  ssd_h[0]   ; slow_clock[9]  ; 6.775  ; 6.703  ; Rise       ; slow_clock[9]   ;
;  ssd_h[1]   ; slow_clock[9]  ; 7.040  ; 6.974  ; Rise       ; slow_clock[9]   ;
;  ssd_h[2]   ; slow_clock[9]  ; 7.084  ; 7.027  ; Rise       ; slow_clock[9]   ;
;  ssd_h[3]   ; slow_clock[9]  ; 6.797  ; 6.734  ; Rise       ; slow_clock[9]   ;
;  ssd_h[4]   ; slow_clock[9]  ; 7.098  ; 7.029  ; Rise       ; slow_clock[9]   ;
;  ssd_h[5]   ; slow_clock[9]  ; 7.357  ; 7.269  ; Rise       ; slow_clock[9]   ;
;  ssd_h[6]   ; slow_clock[9]  ; 7.088  ; 7.027  ; Rise       ; slow_clock[9]   ;
; ssd_t[*]    ; slow_clock[9]  ; 8.371  ; 8.337  ; Rise       ; slow_clock[9]   ;
;  ssd_t[0]   ; slow_clock[9]  ; 6.239  ; 6.194  ; Rise       ; slow_clock[9]   ;
;  ssd_t[1]   ; slow_clock[9]  ; 6.688  ; 6.601  ; Rise       ; slow_clock[9]   ;
;  ssd_t[2]   ; slow_clock[9]  ; 6.997  ; 6.898  ; Rise       ; slow_clock[9]   ;
;  ssd_t[3]   ; slow_clock[9]  ; 6.699  ; 6.612  ; Rise       ; slow_clock[9]   ;
;  ssd_t[4]   ; slow_clock[9]  ; 7.017  ; 6.931  ; Rise       ; slow_clock[9]   ;
;  ssd_t[5]   ; slow_clock[9]  ; 8.371  ; 8.337  ; Rise       ; slow_clock[9]   ;
;  ssd_t[6]   ; slow_clock[9]  ; 8.090  ; 8.081  ; Rise       ; slow_clock[9]   ;
; ssd_th[*]   ; slow_clock[9]  ; 10.487 ; 10.305 ; Rise       ; slow_clock[9]   ;
;  ssd_th[0]  ; slow_clock[9]  ; 6.985  ; 6.871  ; Rise       ; slow_clock[9]   ;
;  ssd_th[1]  ; slow_clock[9]  ; 6.507  ; 6.451  ; Rise       ; slow_clock[9]   ;
;  ssd_th[2]  ; slow_clock[9]  ; 10.487 ; 10.305 ; Rise       ; slow_clock[9]   ;
;  ssd_th[3]  ; slow_clock[9]  ; 8.732  ; 8.560  ; Rise       ; slow_clock[9]   ;
;  ssd_th[4]  ; slow_clock[9]  ; 9.007  ; 8.795  ; Rise       ; slow_clock[9]   ;
;  ssd_th[5]  ; slow_clock[9]  ; 7.845  ; 7.732  ; Rise       ; slow_clock[9]   ;
;  ssd_th[6]  ; slow_clock[9]  ; 7.587  ; 7.525  ; Rise       ; slow_clock[9]   ;
; ssd_u[*]    ; slow_clock[9]  ; 9.147  ; 9.200  ; Rise       ; slow_clock[9]   ;
;  ssd_u[0]   ; slow_clock[9]  ; 8.137  ; 8.112  ; Rise       ; slow_clock[9]   ;
;  ssd_u[1]   ; slow_clock[9]  ; 8.498  ; 8.501  ; Rise       ; slow_clock[9]   ;
;  ssd_u[2]   ; slow_clock[9]  ; 8.924  ; 8.866  ; Rise       ; slow_clock[9]   ;
;  ssd_u[3]   ; slow_clock[9]  ; 6.538  ; 6.486  ; Rise       ; slow_clock[9]   ;
;  ssd_u[4]   ; slow_clock[9]  ; 7.218  ; 7.163  ; Rise       ; slow_clock[9]   ;
;  ssd_u[5]   ; slow_clock[9]  ; 9.147  ; 9.200  ; Rise       ; slow_clock[9]   ;
;  ssd_u[6]   ; slow_clock[9]  ; 8.286  ; 8.131  ; Rise       ; slow_clock[9]   ;
+-------------+----------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------+----------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+----------------+--------+--------+------------+-----------------+
; led_out[*]  ; slow_clock[24] ; 7.022  ; 6.978  ; Rise       ; slow_clock[24]  ;
;  led_out[0] ; slow_clock[24] ; 10.356 ; 10.088 ; Rise       ; slow_clock[24]  ;
;  led_out[1] ; slow_clock[24] ; 8.531  ; 8.447  ; Rise       ; slow_clock[24]  ;
;  led_out[2] ; slow_clock[24] ; 8.785  ; 8.542  ; Rise       ; slow_clock[24]  ;
;  led_out[3] ; slow_clock[24] ; 7.022  ; 6.978  ; Rise       ; slow_clock[24]  ;
;  led_out[4] ; slow_clock[24] ; 9.400  ; 9.181  ; Rise       ; slow_clock[24]  ;
;  led_out[5] ; slow_clock[24] ; 9.169  ; 8.943  ; Rise       ; slow_clock[24]  ;
;  led_out[6] ; slow_clock[24] ; 7.578  ; 7.599  ; Rise       ; slow_clock[24]  ;
;  led_out[7] ; slow_clock[24] ; 8.802  ; 8.606  ; Rise       ; slow_clock[24]  ;
; ssd_h[*]    ; slow_clock[9]  ; 6.504  ; 6.433  ; Rise       ; slow_clock[9]   ;
;  ssd_h[0]   ; slow_clock[9]  ; 6.504  ; 6.433  ; Rise       ; slow_clock[9]   ;
;  ssd_h[1]   ; slow_clock[9]  ; 6.758  ; 6.693  ; Rise       ; slow_clock[9]   ;
;  ssd_h[2]   ; slow_clock[9]  ; 6.800  ; 6.744  ; Rise       ; slow_clock[9]   ;
;  ssd_h[3]   ; slow_clock[9]  ; 6.524  ; 6.462  ; Rise       ; slow_clock[9]   ;
;  ssd_h[4]   ; slow_clock[9]  ; 6.813  ; 6.745  ; Rise       ; slow_clock[9]   ;
;  ssd_h[5]   ; slow_clock[9]  ; 7.062  ; 6.976  ; Rise       ; slow_clock[9]   ;
;  ssd_h[6]   ; slow_clock[9]  ; 6.805  ; 6.745  ; Rise       ; slow_clock[9]   ;
; ssd_t[*]    ; slow_clock[9]  ; 5.983  ; 5.940  ; Rise       ; slow_clock[9]   ;
;  ssd_t[0]   ; slow_clock[9]  ; 5.983  ; 5.940  ; Rise       ; slow_clock[9]   ;
;  ssd_t[1]   ; slow_clock[9]  ; 6.419  ; 6.334  ; Rise       ; slow_clock[9]   ;
;  ssd_t[2]   ; slow_clock[9]  ; 6.715  ; 6.619  ; Rise       ; slow_clock[9]   ;
;  ssd_t[3]   ; slow_clock[9]  ; 6.430  ; 6.345  ; Rise       ; slow_clock[9]   ;
;  ssd_t[4]   ; slow_clock[9]  ; 6.735  ; 6.651  ; Rise       ; slow_clock[9]   ;
;  ssd_t[5]   ; slow_clock[9]  ; 8.078  ; 8.047  ; Rise       ; slow_clock[9]   ;
;  ssd_t[6]   ; slow_clock[9]  ; 7.808  ; 7.802  ; Rise       ; slow_clock[9]   ;
; ssd_th[*]   ; slow_clock[9]  ; 6.241  ; 6.187  ; Rise       ; slow_clock[9]   ;
;  ssd_th[0]  ; slow_clock[9]  ; 6.704  ; 6.594  ; Rise       ; slow_clock[9]   ;
;  ssd_th[1]  ; slow_clock[9]  ; 6.241  ; 6.187  ; Rise       ; slow_clock[9]   ;
;  ssd_th[2]  ; slow_clock[9]  ; 10.111 ; 9.938  ; Rise       ; slow_clock[9]   ;
;  ssd_th[3]  ; slow_clock[9]  ; 8.378  ; 8.213  ; Rise       ; slow_clock[9]   ;
;  ssd_th[4]  ; slow_clock[9]  ; 8.645  ; 8.440  ; Rise       ; slow_clock[9]   ;
;  ssd_th[5]  ; slow_clock[9]  ; 7.529  ; 7.420  ; Rise       ; slow_clock[9]   ;
;  ssd_th[6]  ; slow_clock[9]  ; 7.280  ; 7.219  ; Rise       ; slow_clock[9]   ;
; ssd_u[*]    ; slow_clock[9]  ; 6.271  ; 6.221  ; Rise       ; slow_clock[9]   ;
;  ssd_u[0]   ; slow_clock[9]  ; 7.810  ; 7.785  ; Rise       ; slow_clock[9]   ;
;  ssd_u[1]   ; slow_clock[9]  ; 8.202  ; 8.206  ; Rise       ; slow_clock[9]   ;
;  ssd_u[2]   ; slow_clock[9]  ; 8.564  ; 8.507  ; Rise       ; slow_clock[9]   ;
;  ssd_u[3]   ; slow_clock[9]  ; 6.271  ; 6.221  ; Rise       ; slow_clock[9]   ;
;  ssd_u[4]   ; slow_clock[9]  ; 6.924  ; 6.871  ; Rise       ; slow_clock[9]   ;
;  ssd_u[5]   ; slow_clock[9]  ; 8.822  ; 8.876  ; Rise       ; slow_clock[9]   ;
;  ssd_u[6]   ; slow_clock[9]  ; 7.949  ; 7.799  ; Rise       ; slow_clock[9]   ;
+-------------+----------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------+
; Fast 1200mV 0C Model Setup Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; FPGA_CLK       ; -0.625 ; -5.777        ;
; slow_clock[9]  ; -0.298 ; -1.338        ;
; slow_clock[24] ; 0.526  ; 0.000         ;
; btn            ; 0.626  ; 0.000         ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV 0C Model Hold Summary       ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; FPGA_CLK       ; -0.859 ; -8.095        ;
; slow_clock[9]  ; 0.074  ; 0.000         ;
; slow_clock[24] ; 0.181  ; 0.000         ;
; btn            ; 0.208  ; 0.000         ;
+----------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; FPGA_CLK       ; -3.000 ; -29.550                ;
; btn            ; -3.000 ; -4.109                 ;
; slow_clock[9]  ; -1.000 ; -44.000                ;
; slow_clock[24] ; -1.000 ; -16.000                ;
+----------------+--------+------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FPGA_CLK'                                                                         ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.625 ; slow_clock[0]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.568      ;
; -0.561 ; slow_clock[0]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.504      ;
; -0.560 ; slow_clock[2]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.503      ;
; -0.557 ; slow_clock[0]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.500      ;
; -0.556 ; slow_clock[2]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.499      ;
; -0.551 ; slow_clock[1]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.494      ;
; -0.512 ; slow_clock[1]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.455      ;
; -0.497 ; slow_clock[4]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.440      ;
; -0.493 ; slow_clock[0]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.436      ;
; -0.493 ; slow_clock[4]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.436      ;
; -0.492 ; slow_clock[2]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.435      ;
; -0.489 ; slow_clock[0]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.432      ;
; -0.488 ; slow_clock[2]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.431      ;
; -0.483 ; slow_clock[1]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.426      ;
; -0.482 ; slow_clock[3]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.425      ;
; -0.444 ; slow_clock[1]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.387      ;
; -0.443 ; slow_clock[3]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.386      ;
; -0.429 ; slow_clock[4]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.372      ;
; -0.428 ; slow_clock[6]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.371      ;
; -0.425 ; slow_clock[0]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.368      ;
; -0.425 ; slow_clock[4]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.368      ;
; -0.424 ; slow_clock[6]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.367      ;
; -0.424 ; slow_clock[2]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.367      ;
; -0.421 ; slow_clock[0]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.364      ;
; -0.420 ; slow_clock[2]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.363      ;
; -0.415 ; slow_clock[1]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.358      ;
; -0.414 ; slow_clock[5]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.357      ;
; -0.414 ; slow_clock[3]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.357      ;
; -0.376 ; slow_clock[5]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.319      ;
; -0.376 ; slow_clock[1]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.319      ;
; -0.375 ; slow_clock[3]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.318      ;
; -0.361 ; slow_clock[4]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.304      ;
; -0.360 ; slow_clock[6]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.303      ;
; -0.357 ; slow_clock[0]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.300      ;
; -0.357 ; slow_clock[4]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.300      ;
; -0.356 ; slow_clock[8]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.299      ;
; -0.356 ; slow_clock[6]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.299      ;
; -0.356 ; slow_clock[2]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.299      ;
; -0.353 ; slow_clock[0]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.296      ;
; -0.352 ; slow_clock[8]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.295      ;
; -0.352 ; slow_clock[2]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.295      ;
; -0.347 ; slow_clock[7]  ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.290      ;
; -0.347 ; slow_clock[1]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.290      ;
; -0.346 ; slow_clock[5]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.289      ;
; -0.346 ; slow_clock[3]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.289      ;
; -0.308 ; slow_clock[7]  ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.251      ;
; -0.308 ; slow_clock[5]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.251      ;
; -0.308 ; slow_clock[1]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.251      ;
; -0.307 ; slow_clock[3]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.250      ;
; -0.293 ; slow_clock[4]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.236      ;
; -0.292 ; slow_clock[6]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.235      ;
; -0.289 ; slow_clock[0]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.232      ;
; -0.289 ; slow_clock[10] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.232      ;
; -0.289 ; slow_clock[4]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.232      ;
; -0.288 ; slow_clock[8]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.231      ;
; -0.288 ; slow_clock[6]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.231      ;
; -0.288 ; slow_clock[2]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.231      ;
; -0.285 ; slow_clock[0]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.228      ;
; -0.285 ; slow_clock[10] ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.228      ;
; -0.284 ; slow_clock[8]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.227      ;
; -0.284 ; slow_clock[2]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.227      ;
; -0.279 ; slow_clock[7]  ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.222      ;
; -0.279 ; slow_clock[1]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.222      ;
; -0.278 ; slow_clock[5]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.221      ;
; -0.278 ; slow_clock[3]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.221      ;
; -0.240 ; slow_clock[7]  ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.183      ;
; -0.240 ; slow_clock[5]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.183      ;
; -0.240 ; slow_clock[1]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.183      ;
; -0.239 ; slow_clock[3]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.182      ;
; -0.225 ; slow_clock[4]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.168      ;
; -0.224 ; slow_clock[6]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.167      ;
; -0.221 ; slow_clock[0]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.164      ;
; -0.221 ; slow_clock[10] ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.164      ;
; -0.221 ; slow_clock[4]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.164      ;
; -0.220 ; slow_clock[12] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.163      ;
; -0.220 ; slow_clock[8]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.163      ;
; -0.220 ; slow_clock[6]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.163      ;
; -0.220 ; slow_clock[2]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.163      ;
; -0.217 ; slow_clock[10] ; slow_clock[21] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.160      ;
; -0.216 ; slow_clock[12] ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.159      ;
; -0.216 ; slow_clock[8]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.159      ;
; -0.216 ; slow_clock[2]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.159      ;
; -0.215 ; slow_clock[0]  ; slow_clock[12] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.042     ; 1.160      ;
; -0.211 ; slow_clock[7]  ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.154      ;
; -0.211 ; slow_clock[1]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.154      ;
; -0.210 ; slow_clock[11] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.153      ;
; -0.210 ; slow_clock[5]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.153      ;
; -0.210 ; slow_clock[3]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.153      ;
; -0.172 ; slow_clock[11] ; slow_clock[23] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.115      ;
; -0.172 ; slow_clock[7]  ; slow_clock[19] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.115      ;
; -0.172 ; slow_clock[5]  ; slow_clock[17] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.115      ;
; -0.172 ; slow_clock[1]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.115      ;
; -0.171 ; slow_clock[3]  ; slow_clock[15] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.114      ;
; -0.157 ; slow_clock[4]  ; slow_clock[14] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.100      ;
; -0.156 ; slow_clock[6]  ; slow_clock[16] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.099      ;
; -0.154 ; slow_clock[14] ; slow_clock[24] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.042     ; 1.099      ;
; -0.153 ; slow_clock[10] ; slow_clock[20] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.096      ;
; -0.153 ; slow_clock[4]  ; slow_clock[13] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.096      ;
; -0.152 ; slow_clock[12] ; slow_clock[22] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.095      ;
; -0.152 ; slow_clock[8]  ; slow_clock[18] ; FPGA_CLK     ; FPGA_CLK    ; 1.000        ; -0.044     ; 1.095      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'slow_clock[9]'                                                           ;
+--------+-----------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+---------------+---------------+--------------+------------+------------+
; -0.298 ; num[2]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.243      ;
; -0.255 ; num[0]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.200      ;
; -0.250 ; num[1]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.195      ;
; -0.234 ; num[2]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.179      ;
; -0.230 ; num[2]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.175      ;
; -0.227 ; num[4]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.172      ;
; -0.224 ; num[0]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.169      ;
; -0.219 ; num[1]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.164      ;
; -0.187 ; num[0]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.132      ;
; -0.183 ; num[3]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.128      ;
; -0.182 ; num[1]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.127      ;
; -0.166 ; num[2]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.111      ;
; -0.163 ; num[4]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.108      ;
; -0.162 ; num[2]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.107      ;
; -0.159 ; num[6]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.104      ;
; -0.159 ; num[4]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.104      ;
; -0.156 ; num[0]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.101      ;
; -0.152 ; num[3]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.097      ;
; -0.151 ; num[1]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.096      ;
; -0.119 ; num[0]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.064      ;
; -0.115 ; num[5]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.060      ;
; -0.115 ; num[3]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.060      ;
; -0.114 ; num[1]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.059      ;
; -0.098 ; num[2]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.043      ;
; -0.095 ; num[8]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.040      ;
; -0.095 ; num[6]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.040      ;
; -0.095 ; num[4]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.040      ;
; -0.094 ; num[2]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.039      ;
; -0.091 ; num[6]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.036      ;
; -0.091 ; num[4]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.036      ;
; -0.088 ; num[0]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.033      ;
; -0.085 ; num[5]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.030      ;
; -0.084 ; num[3]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.029      ;
; -0.083 ; num[1]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 1.028      ;
; -0.051 ; num[0]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.996      ;
; -0.047 ; num[5]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.992      ;
; -0.047 ; num[3]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.992      ;
; -0.046 ; num[7]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.991      ;
; -0.046 ; num[1]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.991      ;
; -0.031 ; num[8]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.976      ;
; -0.030 ; num[2]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.975      ;
; -0.027 ; num[10]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.972      ;
; -0.027 ; num[8]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.972      ;
; -0.027 ; num[6]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.972      ;
; -0.027 ; num[4]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.972      ;
; -0.026 ; num[2]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.971      ;
; -0.023 ; num[6]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.968      ;
; -0.023 ; num[4]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.968      ;
; -0.020 ; num[0]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.965      ;
; -0.017 ; num[7]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.962      ;
; -0.017 ; num[5]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.962      ;
; -0.016 ; num[3]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.961      ;
; -0.015 ; num[1]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.960      ;
; 0.017  ; num[0]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.928      ;
; 0.021  ; num[9]    ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.924      ;
; 0.021  ; num[5]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.924      ;
; 0.021  ; num[3]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.924      ;
; 0.022  ; num[7]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.923      ;
; 0.022  ; num[1]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.923      ;
; 0.037  ; num[10]   ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.908      ;
; 0.037  ; num[8]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.908      ;
; 0.038  ; num[2]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.907      ;
; 0.041  ; num[10]   ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.904      ;
; 0.041  ; num[8]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.904      ;
; 0.041  ; num[6]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.904      ;
; 0.041  ; num[4]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.904      ;
; 0.042  ; num[2]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.903      ;
; 0.045  ; num[12]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.900      ;
; 0.045  ; num[6]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.900      ;
; 0.045  ; num[4]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.900      ;
; 0.048  ; num[0]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.897      ;
; 0.051  ; num[9]    ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; num[7]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; num[5]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.894      ;
; 0.052  ; num[3]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.893      ;
; 0.053  ; num[1]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.892      ;
; 0.085  ; num[0]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.860      ;
; 0.089  ; num[11]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.856      ;
; 0.089  ; num[9]    ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.856      ;
; 0.089  ; num[5]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.856      ;
; 0.089  ; num[3]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.856      ;
; 0.090  ; num[7]    ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.855      ;
; 0.090  ; num[1]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.855      ;
; 0.105  ; num[10]   ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.840      ;
; 0.105  ; num[8]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.840      ;
; 0.106  ; num[2]    ; num[4]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.839      ;
; 0.109  ; num[12]   ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.836      ;
; 0.109  ; num[10]   ; num[11] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.836      ;
; 0.109  ; num[8]    ; num[9]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.836      ;
; 0.109  ; num[6]    ; num[8]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.836      ;
; 0.109  ; num[4]    ; num[6]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.836      ;
; 0.110  ; num[2]    ; num[3]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.835      ;
; 0.112  ; num[14]   ; num[15] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.833      ;
; 0.113  ; num[12]   ; num[13] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.832      ;
; 0.113  ; num[6]    ; num[7]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.832      ;
; 0.113  ; num[4]    ; num[5]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.832      ;
; 0.116  ; num[0]    ; num[4]  ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.829      ;
; 0.119  ; num[11]   ; num[14] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.826      ;
; 0.119  ; num[9]    ; num[12] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.826      ;
; 0.119  ; num[7]    ; num[10] ; slow_clock[9] ; slow_clock[9] ; 1.000        ; -0.042     ; 0.826      ;
+--------+-----------+---------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'slow_clock[24]'                                                                   ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; 0.526 ; stopper   ; led_out[7]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led_out[6]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led_out[5]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led_out[4]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led_out[3]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led_out[2]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led_out[1]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led[1]          ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led[2]          ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led[3]          ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led[4]          ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led[5]          ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led[6]          ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led[7]          ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led[0]          ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.526 ; stopper   ; led_out[0]~reg0 ; btn            ; slow_clock[24] ; 1.000        ; 0.383      ; 0.834      ;
; 0.562 ; led[3]    ; led_out[3]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.383      ;
; 0.562 ; led[2]    ; led[3]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.383      ;
; 0.563 ; led[3]    ; led[4]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.382      ;
; 0.563 ; led[2]    ; led_out[2]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.382      ;
; 0.564 ; led[5]    ; led_out[5]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.381      ;
; 0.564 ; led[5]    ; led[6]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.381      ;
; 0.564 ; led[4]    ; led_out[4]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.381      ;
; 0.564 ; led[1]    ; led_out[1]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.381      ;
; 0.564 ; led[1]    ; led[2]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.381      ;
; 0.565 ; led[6]    ; led_out[6]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.380      ;
; 0.565 ; led[4]    ; led[5]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.380      ;
; 0.566 ; led[7]    ; led_out[7]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.379      ;
; 0.567 ; led[6]    ; led[7]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.378      ;
; 0.568 ; led[0]    ; led_out[0]~reg0 ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.377      ;
; 0.569 ; led[7]    ; led[0]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.376      ;
; 0.570 ; led[0]    ; led[1]          ; slow_clock[24] ; slow_clock[24] ; 1.000        ; -0.042     ; 0.375      ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'btn'                                                                 ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.626 ; stopper   ; stopper ; btn          ; btn         ; 1.000        ; -0.022     ; 0.359      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FPGA_CLK'                                                                            ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+
; -0.859 ; slow_clock[9]  ; slow_clock[9]  ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.649      ; 1.009      ;
; -0.701 ; slow_clock[9]  ; slow_clock[10] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.649      ; 1.167      ;
; -0.698 ; slow_clock[9]  ; slow_clock[11] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.649      ; 1.170      ;
; -0.635 ; slow_clock[9]  ; slow_clock[12] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.649      ; 1.233      ;
; -0.630 ; slow_clock[9]  ; slow_clock[13] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.236      ;
; -0.567 ; slow_clock[9]  ; slow_clock[14] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.299      ;
; -0.564 ; slow_clock[9]  ; slow_clock[15] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.302      ;
; -0.501 ; slow_clock[9]  ; slow_clock[16] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.365      ;
; -0.498 ; slow_clock[9]  ; slow_clock[17] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.368      ;
; -0.435 ; slow_clock[9]  ; slow_clock[18] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.431      ;
; -0.432 ; slow_clock[9]  ; slow_clock[19] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.434      ;
; -0.369 ; slow_clock[9]  ; slow_clock[20] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.497      ;
; -0.366 ; slow_clock[9]  ; slow_clock[21] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.500      ;
; -0.303 ; slow_clock[9]  ; slow_clock[22] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.563      ;
; -0.300 ; slow_clock[9]  ; slow_clock[23] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.566      ;
; -0.242 ; slow_clock[9]  ; slow_clock[9]  ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.649      ; 1.126      ;
; -0.237 ; slow_clock[9]  ; slow_clock[24] ; slow_clock[9]  ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.629      ;
; -0.224 ; slow_clock[24] ; slow_clock[24] ; slow_clock[24] ; FPGA_CLK    ; 0.000        ; 1.647      ; 1.642      ;
; -0.104 ; slow_clock[9]  ; slow_clock[10] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.649      ; 1.264      ;
; -0.041 ; slow_clock[9]  ; slow_clock[11] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.649      ; 1.327      ;
; -0.038 ; slow_clock[9]  ; slow_clock[12] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.649      ; 1.330      ;
; 0.027  ; slow_clock[9]  ; slow_clock[13] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.393      ;
; 0.030  ; slow_clock[9]  ; slow_clock[14] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.396      ;
; 0.093  ; slow_clock[9]  ; slow_clock[15] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.459      ;
; 0.096  ; slow_clock[9]  ; slow_clock[16] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.462      ;
; 0.159  ; slow_clock[9]  ; slow_clock[17] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.525      ;
; 0.162  ; slow_clock[9]  ; slow_clock[18] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.528      ;
; 0.188  ; slow_clock[0]  ; slow_clock[0]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.314      ;
; 0.225  ; slow_clock[9]  ; slow_clock[19] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.591      ;
; 0.228  ; slow_clock[9]  ; slow_clock[20] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.594      ;
; 0.286  ; slow_clock[12] ; slow_clock[12] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.412      ;
; 0.287  ; slow_clock[10] ; slow_clock[10] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.413      ;
; 0.287  ; slow_clock[8]  ; slow_clock[8]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.413      ;
; 0.287  ; slow_clock[2]  ; slow_clock[2]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.413      ;
; 0.287  ; slow_clock[0]  ; slow_clock[1]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.413      ;
; 0.288  ; slow_clock[18] ; slow_clock[18] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; slow_clock[16] ; slow_clock[16] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; slow_clock[14] ; slow_clock[14] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; slow_clock[4]  ; slow_clock[4]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; slow_clock[3]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288  ; slow_clock[1]  ; slow_clock[1]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.414      ;
; 0.289  ; slow_clock[22] ; slow_clock[22] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; slow_clock[20] ; slow_clock[20] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; slow_clock[19] ; slow_clock[19] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; slow_clock[13] ; slow_clock[13] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; slow_clock[11] ; slow_clock[11] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; slow_clock[6]  ; slow_clock[6]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; slow_clock[5]  ; slow_clock[5]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.415      ;
; 0.290  ; slow_clock[23] ; slow_clock[23] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.416      ;
; 0.290  ; slow_clock[21] ; slow_clock[21] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.416      ;
; 0.290  ; slow_clock[17] ; slow_clock[17] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.416      ;
; 0.290  ; slow_clock[15] ; slow_clock[15] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.416      ;
; 0.290  ; slow_clock[7]  ; slow_clock[7]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.416      ;
; 0.291  ; slow_clock[9]  ; slow_clock[21] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.657      ;
; 0.294  ; slow_clock[9]  ; slow_clock[22] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.660      ;
; 0.357  ; slow_clock[9]  ; slow_clock[23] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.723      ;
; 0.360  ; slow_clock[9]  ; slow_clock[24] ; slow_clock[9]  ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.726      ;
; 0.436  ; slow_clock[8]  ; slow_clock[9]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.562      ;
; 0.436  ; slow_clock[0]  ; slow_clock[2]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.562      ;
; 0.436  ; slow_clock[2]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.562      ;
; 0.436  ; slow_clock[10] ; slow_clock[11] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.562      ;
; 0.437  ; slow_clock[18] ; slow_clock[19] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.563      ;
; 0.437  ; slow_clock[12] ; slow_clock[13] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.040      ; 0.561      ;
; 0.437  ; slow_clock[4]  ; slow_clock[5]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.563      ;
; 0.437  ; slow_clock[16] ; slow_clock[17] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.563      ;
; 0.437  ; slow_clock[14] ; slow_clock[15] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.563      ;
; 0.438  ; slow_clock[22] ; slow_clock[23] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.564      ;
; 0.438  ; slow_clock[20] ; slow_clock[21] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.564      ;
; 0.438  ; slow_clock[6]  ; slow_clock[7]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.564      ;
; 0.446  ; slow_clock[3]  ; slow_clock[4]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.572      ;
; 0.447  ; slow_clock[11] ; slow_clock[12] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447  ; slow_clock[1]  ; slow_clock[2]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447  ; slow_clock[13] ; slow_clock[14] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447  ; slow_clock[19] ; slow_clock[20] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447  ; slow_clock[5]  ; slow_clock[6]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448  ; slow_clock[23] ; slow_clock[24] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; slow_clock[7]  ; slow_clock[8]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; slow_clock[17] ; slow_clock[18] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; slow_clock[15] ; slow_clock[16] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; slow_clock[21] ; slow_clock[22] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; slow_clock[3]  ; slow_clock[5]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450  ; slow_clock[1]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450  ; slow_clock[13] ; slow_clock[15] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450  ; slow_clock[19] ; slow_clock[21] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450  ; slow_clock[5]  ; slow_clock[7]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451  ; slow_clock[7]  ; slow_clock[9]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451  ; slow_clock[17] ; slow_clock[19] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451  ; slow_clock[15] ; slow_clock[17] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451  ; slow_clock[21] ; slow_clock[23] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452  ; slow_clock[11] ; slow_clock[13] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.040      ; 0.576      ;
; 0.473  ; slow_clock[24] ; slow_clock[24] ; slow_clock[24] ; FPGA_CLK    ; -0.500       ; 1.647      ; 1.839      ;
; 0.499  ; slow_clock[8]  ; slow_clock[10] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.625      ;
; 0.499  ; slow_clock[0]  ; slow_clock[3]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.625      ;
; 0.499  ; slow_clock[2]  ; slow_clock[4]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.625      ;
; 0.499  ; slow_clock[10] ; slow_clock[12] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.625      ;
; 0.500  ; slow_clock[12] ; slow_clock[14] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.040      ; 0.624      ;
; 0.500  ; slow_clock[18] ; slow_clock[20] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.626      ;
; 0.500  ; slow_clock[4]  ; slow_clock[6]  ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.626      ;
; 0.500  ; slow_clock[16] ; slow_clock[18] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.626      ;
; 0.500  ; slow_clock[14] ; slow_clock[16] ; FPGA_CLK       ; FPGA_CLK    ; 0.000        ; 0.042      ; 0.626      ;
+--------+----------------+----------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'slow_clock[9]'                                                                  ;
+-------+-----------+----------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+---------------+---------------+--------------+------------+------------+
; 0.074 ; stopper   ; ssd_th[6]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_t[6]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_t[5]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_t[4]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_t[3]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_t[2]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_t[1]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_t[0]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_u[6]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_u[5]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_u[4]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_u[3]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_u[2]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_u[1]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.074 ; stopper   ; ssd_u[0]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.669      ;
; 0.087 ; stopper   ; ssd_th[5]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_th[4]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_th[3]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_th[2]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_th[1]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_th[0]~reg0 ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_h[6]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_h[5]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_h[4]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_h[3]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_h[2]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_h[1]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.087 ; stopper   ; ssd_h[0]~reg0  ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.682      ;
; 0.089 ; stopper   ; num[15]        ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[14]        ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[13]        ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[12]        ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[11]        ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[10]        ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[9]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[8]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[7]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[6]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[5]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[4]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[3]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[2]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[0]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.089 ; stopper   ; num[1]         ; btn           ; slow_clock[9] ; 0.000        ; 0.481      ; 0.684      ;
; 0.188 ; num[0]    ; num[0]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.314      ;
; 0.210 ; num[15]   ; num[15]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.336      ;
; 0.286 ; num[15]   ; ssd_th[6]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.412      ;
; 0.286 ; num[0]    ; ssd_u[0]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.412      ;
; 0.287 ; num[0]    ; ssd_u[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.413      ;
; 0.287 ; num[0]    ; ssd_u[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.413      ;
; 0.288 ; num[0]    ; ssd_u[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.414      ;
; 0.290 ; num[0]    ; ssd_u[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.416      ;
; 0.292 ; num[0]    ; ssd_u[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; num[0]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.419      ;
; 0.299 ; num[14]   ; num[14]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; num[12]   ; num[12]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; num[6]    ; num[6]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; num[4]    ; num[4]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; num[2]    ; num[2]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; num[10]   ; num[10]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; num[8]    ; num[8]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; num[6]    ; ssd_t[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; num[7]    ; num[7]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; num[9]    ; num[9]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; num[6]    ; ssd_t[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; num[6]    ; ssd_t[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; num[5]    ; num[5]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; num[3]    ; num[3]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; num[13]   ; num[13]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; num[11]   ; num[11]        ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; num[6]    ; ssd_t[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.429      ;
; 0.303 ; num[6]    ; ssd_t[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; num[6]    ; ssd_t[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; num[6]    ; ssd_t[0]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; num[1]    ; num[1]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.431      ;
; 0.309 ; num[0]    ; num[1]         ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.435      ;
; 0.360 ; num[1]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.486      ;
; 0.363 ; num[1]    ; ssd_u[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.489      ;
; 0.367 ; num[1]    ; ssd_u[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.493      ;
; 0.367 ; num[1]    ; ssd_u[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.493      ;
; 0.368 ; num[1]    ; ssd_u[4]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.494      ;
; 0.369 ; num[1]    ; ssd_u[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.495      ;
; 0.369 ; num[1]    ; ssd_u[0]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.495      ;
; 0.392 ; num[12]   ; ssd_th[6]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.518      ;
; 0.396 ; num[3]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.522      ;
; 0.398 ; num[3]    ; ssd_u[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.524      ;
; 0.400 ; num[5]    ; ssd_t[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.526      ;
; 0.401 ; num[9]    ; ssd_h[6]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.527      ;
; 0.401 ; num[9]    ; ssd_h[5]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.527      ;
; 0.401 ; num[9]    ; ssd_h[3]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.527      ;
; 0.401 ; num[9]    ; ssd_h[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.527      ;
; 0.401 ; num[9]    ; ssd_h[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.527      ;
; 0.401 ; num[5]    ; ssd_t[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.527      ;
; 0.401 ; num[3]    ; ssd_u[2]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.527      ;
; 0.402 ; num[12]   ; ssd_th[5]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.528      ;
; 0.402 ; num[12]   ; ssd_th[4]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.528      ;
; 0.402 ; num[12]   ; ssd_th[3]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.528      ;
; 0.402 ; num[12]   ; ssd_th[0]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.528      ;
; 0.403 ; num[12]   ; ssd_th[1]~reg0 ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.529      ;
; 0.404 ; num[2]    ; ssd_u[1]~reg0  ; slow_clock[9] ; slow_clock[9] ; 0.000        ; 0.042      ; 0.530      ;
+-------+-----------+----------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'slow_clock[24]'                                                                    ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+
; 0.181 ; stopper   ; led_out[7]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led_out[6]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led_out[5]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led_out[4]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led_out[3]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led_out[2]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led_out[1]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led[1]          ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led[2]          ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led[3]          ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led[4]          ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led[5]          ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led[6]          ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led[7]          ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led[0]          ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.181 ; stopper   ; led_out[0]~reg0 ; btn            ; slow_clock[24] ; 0.000        ; 0.506      ; 0.801      ;
; 0.192 ; led[7]    ; led_out[7]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.318      ;
; 0.192 ; led[6]    ; led[7]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.318      ;
; 0.193 ; led[6]    ; led_out[6]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.319      ;
; 0.193 ; led[4]    ; led_out[4]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.319      ;
; 0.193 ; led[4]    ; led[5]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.319      ;
; 0.194 ; led[5]    ; led_out[5]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; led[5]    ; led[6]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; led[3]    ; led[4]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; led[2]    ; led_out[2]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; led[1]    ; led_out[1]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; led[1]    ; led[2]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.320      ;
; 0.195 ; led[3]    ; led_out[3]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.321      ;
; 0.195 ; led[2]    ; led[3]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.321      ;
; 0.196 ; led[0]    ; led[1]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.322      ;
; 0.198 ; led[0]    ; led_out[0]~reg0 ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.324      ;
; 0.198 ; led[7]    ; led[0]          ; slow_clock[24] ; slow_clock[24] ; 0.000        ; 0.042      ; 0.324      ;
+-------+-----------+-----------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'btn'                                                                  ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.208 ; stopper   ; stopper ; btn          ; btn         ; 0.000        ; 0.022      ; 0.314      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FPGA_CLK'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; FPGA_CLK ; Rise       ; FPGA_CLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[10]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[11]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[12]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[13]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[14]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[15]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[16]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[17]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[18]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[19]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[20]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[21]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[22]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[23]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[24]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[8]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FPGA_CLK ; Rise       ; slow_clock[9]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[0]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[10]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[11]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[12]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[13]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[14]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[15]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[16]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[17]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[18]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[19]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[1]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[20]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[21]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[22]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[23]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[24]                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[2]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[3]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[4]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[5]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[6]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[7]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[8]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[9]                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[0]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[10]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[11]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[12]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[13]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[14]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[15]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[16]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[17]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[18]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[19]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[1]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[20]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[21]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[22]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[23]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[24]|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[2]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[3]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[4]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[5]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[6]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[7]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[8]|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; slow_clock[9]|clk              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FPGA_CLK ; Rise       ; FPGA_CLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; FPGA_CLK~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[0]                  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[10]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[11]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[12]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[13]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[14]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[15]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[16]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[17]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[18]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[19]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[1]                  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[20]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[21]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[22]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[23]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[24]                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[2]                  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; FPGA_CLK ; Rise       ; slow_clock[3]                  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'btn'                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+-------+------------+-------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; btn   ; Rise       ; btn         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; stopper     ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; stopper     ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; stopper|clk ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|i ;
; 0.707  ; 0.923        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; stopper     ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|o ;
; 0.929  ; 0.929        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; stopper|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'slow_clock[9]'                                               ;
+--------+--------------+----------------+------------------+---------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+---------------+------------+----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; num[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_h[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_t[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_th[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[9] ; Rise       ; ssd_u[6]~reg0  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[0]~reg0  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[1]~reg0  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[2]~reg0  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[3]~reg0  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[4]~reg0  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[5]~reg0  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_h[6]~reg0  ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_th[0]~reg0 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_th[1]~reg0 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_th[2]~reg0 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_th[3]~reg0 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_th[4]~reg0 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_th[5]~reg0 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[0]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[10]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[11]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[12]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[13]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[14]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[15]        ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[1]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[2]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[3]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[4]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[5]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[6]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[7]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[8]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; num[9]         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[0]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[1]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[2]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[3]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[4]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[5]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_t[6]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_th[6]~reg0 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_u[0]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_u[1]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_u[2]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_u[3]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_u[4]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_u[5]~reg0  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; slow_clock[9] ; Rise       ; ssd_u[6]~reg0  ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[0]         ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[10]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[11]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[12]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[13]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[14]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[15]        ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[1]         ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[2]         ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[3]         ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[4]         ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; slow_clock[9] ; Rise       ; num[5]         ;
+--------+--------------+----------------+------------------+---------------+------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'slow_clock[24]'                                                                ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; slow_clock[24] ; Rise       ; led_out[7]~reg0                 ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[0]                          ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[1]                          ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[2]                          ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[3]                          ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[4]                          ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[5]                          ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[6]                          ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[7]                          ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[0]~reg0                 ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[1]~reg0                 ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[2]~reg0                 ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[3]~reg0                 ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[4]~reg0                 ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[5]~reg0                 ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[6]~reg0                 ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[7]~reg0                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[0]                          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[1]                          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[2]                          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[3]                          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[4]                          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[5]                          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[6]                          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[7]                          ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[0]~reg0                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[1]~reg0                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[2]~reg0                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[3]~reg0                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[4]~reg0                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[5]~reg0                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[6]~reg0                 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[7]~reg0                 ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[0]|clk                      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[1]|clk                      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[2]|clk                      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[3]|clk                      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[4]|clk                      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[5]|clk                      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[6]|clk                      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led[7]|clk                      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[0]~reg0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[1]~reg0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[2]~reg0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[3]~reg0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[4]~reg0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[5]~reg0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[6]~reg0|clk             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; led_out[7]~reg0|clk             ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; slow_clock[24]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; slow_clock[24] ; Rise       ; slow_clock[24]|q                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; slow_clock[24]~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[0]|clk                      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[1]|clk                      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[2]|clk                      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[3]|clk                      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[4]|clk                      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[5]|clk                      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[6]|clk                      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led[7]|clk                      ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[0]~reg0|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[1]~reg0|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[2]~reg0|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[3]~reg0|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[4]~reg0|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[5]~reg0|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[6]~reg0|clk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; slow_clock[24] ; Rise       ; led_out[7]~reg0|clk             ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-------------+----------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+----------------+-------+-------+------------+-----------------+
; led_out[*]  ; slow_clock[24] ; 6.075 ; 6.454 ; Rise       ; slow_clock[24]  ;
;  led_out[0] ; slow_clock[24] ; 6.075 ; 6.454 ; Rise       ; slow_clock[24]  ;
;  led_out[1] ; slow_clock[24] ; 5.074 ; 5.352 ; Rise       ; slow_clock[24]  ;
;  led_out[2] ; slow_clock[24] ; 5.164 ; 5.415 ; Rise       ; slow_clock[24]  ;
;  led_out[3] ; slow_clock[24] ; 4.233 ; 4.389 ; Rise       ; slow_clock[24]  ;
;  led_out[4] ; slow_clock[24] ; 5.524 ; 5.841 ; Rise       ; slow_clock[24]  ;
;  led_out[5] ; slow_clock[24] ; 5.402 ; 5.688 ; Rise       ; slow_clock[24]  ;
;  led_out[6] ; slow_clock[24] ; 4.589 ; 4.815 ; Rise       ; slow_clock[24]  ;
;  led_out[7] ; slow_clock[24] ; 5.169 ; 5.444 ; Rise       ; slow_clock[24]  ;
; ssd_h[*]    ; slow_clock[9]  ; 4.250 ; 4.420 ; Rise       ; slow_clock[9]   ;
;  ssd_h[0]   ; slow_clock[9]  ; 3.940 ; 4.067 ; Rise       ; slow_clock[9]   ;
;  ssd_h[1]   ; slow_clock[9]  ; 4.088 ; 4.234 ; Rise       ; slow_clock[9]   ;
;  ssd_h[2]   ; slow_clock[9]  ; 4.118 ; 4.277 ; Rise       ; slow_clock[9]   ;
;  ssd_h[3]   ; slow_clock[9]  ; 3.952 ; 4.083 ; Rise       ; slow_clock[9]   ;
;  ssd_h[4]   ; slow_clock[9]  ; 4.104 ; 4.259 ; Rise       ; slow_clock[9]   ;
;  ssd_h[5]   ; slow_clock[9]  ; 4.250 ; 4.420 ; Rise       ; slow_clock[9]   ;
;  ssd_h[6]   ; slow_clock[9]  ; 4.119 ; 4.276 ; Rise       ; slow_clock[9]   ;
; ssd_t[*]    ; slow_clock[9]  ; 5.076 ; 5.267 ; Rise       ; slow_clock[9]   ;
;  ssd_t[0]   ; slow_clock[9]  ; 3.647 ; 3.715 ; Rise       ; slow_clock[9]   ;
;  ssd_t[1]   ; slow_clock[9]  ; 3.883 ; 3.997 ; Rise       ; slow_clock[9]   ;
;  ssd_t[2]   ; slow_clock[9]  ; 4.048 ; 4.184 ; Rise       ; slow_clock[9]   ;
;  ssd_t[3]   ; slow_clock[9]  ; 3.896 ; 4.006 ; Rise       ; slow_clock[9]   ;
;  ssd_t[4]   ; slow_clock[9]  ; 4.054 ; 4.203 ; Rise       ; slow_clock[9]   ;
;  ssd_t[5]   ; slow_clock[9]  ; 5.076 ; 5.267 ; Rise       ; slow_clock[9]   ;
;  ssd_t[6]   ; slow_clock[9]  ; 4.931 ; 5.109 ; Rise       ; slow_clock[9]   ;
; ssd_th[*]   ; slow_clock[9]  ; 6.193 ; 6.521 ; Rise       ; slow_clock[9]   ;
;  ssd_th[0]  ; slow_clock[9]  ; 4.045 ; 4.168 ; Rise       ; slow_clock[9]   ;
;  ssd_th[1]  ; slow_clock[9]  ; 3.790 ; 3.879 ; Rise       ; slow_clock[9]   ;
;  ssd_th[2]  ; slow_clock[9]  ; 6.193 ; 6.521 ; Rise       ; slow_clock[9]   ;
;  ssd_th[3]  ; slow_clock[9]  ; 4.984 ; 5.219 ; Rise       ; slow_clock[9]   ;
;  ssd_th[4]  ; slow_clock[9]  ; 5.136 ; 5.378 ; Rise       ; slow_clock[9]   ;
;  ssd_th[5]  ; slow_clock[9]  ; 4.508 ; 4.693 ; Rise       ; slow_clock[9]   ;
;  ssd_th[6]  ; slow_clock[9]  ; 4.370 ; 4.554 ; Rise       ; slow_clock[9]   ;
; ssd_u[*]    ; slow_clock[9]  ; 5.504 ; 5.785 ; Rise       ; slow_clock[9]   ;
;  ssd_u[0]   ; slow_clock[9]  ; 4.697 ; 4.941 ; Rise       ; slow_clock[9]   ;
;  ssd_u[1]   ; slow_clock[9]  ; 5.153 ; 5.369 ; Rise       ; slow_clock[9]   ;
;  ssd_u[2]   ; slow_clock[9]  ; 5.109 ; 5.406 ; Rise       ; slow_clock[9]   ;
;  ssd_u[3]   ; slow_clock[9]  ; 3.805 ; 3.895 ; Rise       ; slow_clock[9]   ;
;  ssd_u[4]   ; slow_clock[9]  ; 4.182 ; 4.334 ; Rise       ; slow_clock[9]   ;
;  ssd_u[5]   ; slow_clock[9]  ; 5.504 ; 5.785 ; Rise       ; slow_clock[9]   ;
;  ssd_u[6]   ; slow_clock[9]  ; 4.748 ; 4.952 ; Rise       ; slow_clock[9]   ;
+-------------+----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-------------+----------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+----------------+-------+-------+------------+-----------------+
; led_out[*]  ; slow_clock[24] ; 4.075 ; 4.225 ; Rise       ; slow_clock[24]  ;
;  led_out[0] ; slow_clock[24] ; 5.846 ; 6.210 ; Rise       ; slow_clock[24]  ;
;  led_out[1] ; slow_clock[24] ; 4.882 ; 5.150 ; Rise       ; slow_clock[24]  ;
;  led_out[2] ; slow_clock[24] ; 4.969 ; 5.210 ; Rise       ; slow_clock[24]  ;
;  led_out[3] ; slow_clock[24] ; 4.075 ; 4.225 ; Rise       ; slow_clock[24]  ;
;  led_out[4] ; slow_clock[24] ; 5.315 ; 5.620 ; Rise       ; slow_clock[24]  ;
;  led_out[5] ; slow_clock[24] ; 5.198 ; 5.473 ; Rise       ; slow_clock[24]  ;
;  led_out[6] ; slow_clock[24] ; 4.419 ; 4.635 ; Rise       ; slow_clock[24]  ;
;  led_out[7] ; slow_clock[24] ; 4.974 ; 5.239 ; Rise       ; slow_clock[24]  ;
; ssd_h[*]    ; slow_clock[9]  ; 3.800 ; 3.922 ; Rise       ; slow_clock[9]   ;
;  ssd_h[0]   ; slow_clock[9]  ; 3.800 ; 3.922 ; Rise       ; slow_clock[9]   ;
;  ssd_h[1]   ; slow_clock[9]  ; 3.942 ; 4.083 ; Rise       ; slow_clock[9]   ;
;  ssd_h[2]   ; slow_clock[9]  ; 3.970 ; 4.124 ; Rise       ; slow_clock[9]   ;
;  ssd_h[3]   ; slow_clock[9]  ; 3.811 ; 3.937 ; Rise       ; slow_clock[9]   ;
;  ssd_h[4]   ; slow_clock[9]  ; 3.957 ; 4.107 ; Rise       ; slow_clock[9]   ;
;  ssd_h[5]   ; slow_clock[9]  ; 4.098 ; 4.261 ; Rise       ; slow_clock[9]   ;
;  ssd_h[6]   ; slow_clock[9]  ; 3.972 ; 4.124 ; Rise       ; slow_clock[9]   ;
; ssd_t[*]    ; slow_clock[9]  ; 3.514 ; 3.580 ; Rise       ; slow_clock[9]   ;
;  ssd_t[0]   ; slow_clock[9]  ; 3.514 ; 3.580 ; Rise       ; slow_clock[9]   ;
;  ssd_t[1]   ; slow_clock[9]  ; 3.743 ; 3.854 ; Rise       ; slow_clock[9]   ;
;  ssd_t[2]   ; slow_clock[9]  ; 3.901 ; 4.033 ; Rise       ; slow_clock[9]   ;
;  ssd_t[3]   ; slow_clock[9]  ; 3.756 ; 3.862 ; Rise       ; slow_clock[9]   ;
;  ssd_t[4]   ; slow_clock[9]  ; 3.908 ; 4.052 ; Rise       ; slow_clock[9]   ;
;  ssd_t[5]   ; slow_clock[9]  ; 4.923 ; 5.109 ; Rise       ; slow_clock[9]   ;
;  ssd_t[6]   ; slow_clock[9]  ; 4.784 ; 4.958 ; Rise       ; slow_clock[9]   ;
; ssd_th[*]   ; slow_clock[9]  ; 3.653 ; 3.738 ; Rise       ; slow_clock[9]   ;
;  ssd_th[0]  ; slow_clock[9]  ; 3.900 ; 4.019 ; Rise       ; slow_clock[9]   ;
;  ssd_th[1]  ; slow_clock[9]  ; 3.653 ; 3.738 ; Rise       ; slow_clock[9]   ;
;  ssd_th[2]  ; slow_clock[9]  ; 5.995 ; 6.313 ; Rise       ; slow_clock[9]   ;
;  ssd_th[3]  ; slow_clock[9]  ; 4.797 ; 5.023 ; Rise       ; slow_clock[9]   ;
;  ssd_th[4]  ; slow_clock[9]  ; 4.945 ; 5.178 ; Rise       ; slow_clock[9]   ;
;  ssd_th[5]  ; slow_clock[9]  ; 4.343 ; 4.520 ; Rise       ; slow_clock[9]   ;
;  ssd_th[6]  ; slow_clock[9]  ; 4.208 ; 4.384 ; Rise       ; slow_clock[9]   ;
; ssd_u[*]    ; slow_clock[9]  ; 3.667 ; 3.753 ; Rise       ; slow_clock[9]   ;
;  ssd_u[0]   ; slow_clock[9]  ; 4.523 ; 4.757 ; Rise       ; slow_clock[9]   ;
;  ssd_u[1]   ; slow_clock[9]  ; 4.997 ; 5.206 ; Rise       ; slow_clock[9]   ;
;  ssd_u[2]   ; slow_clock[9]  ; 4.917 ; 5.203 ; Rise       ; slow_clock[9]   ;
;  ssd_u[3]   ; slow_clock[9]  ; 3.667 ; 3.753 ; Rise       ; slow_clock[9]   ;
;  ssd_u[4]   ; slow_clock[9]  ; 4.029 ; 4.174 ; Rise       ; slow_clock[9]   ;
;  ssd_u[5]   ; slow_clock[9]  ; 5.334 ; 5.606 ; Rise       ; slow_clock[9]   ;
;  ssd_u[6]   ; slow_clock[9]  ; 4.571 ; 4.767 ; Rise       ; slow_clock[9]   ;
+-------------+----------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -2.266  ; -1.331  ; N/A      ; N/A     ; -3.000              ;
;  FPGA_CLK        ; -2.266  ; -1.331  ; N/A      ; N/A     ; -3.000              ;
;  btn             ; 0.210   ; 0.208   ; N/A      ; N/A     ; -3.000              ;
;  slow_clock[24]  ; -0.252  ; 0.181   ; N/A      ; N/A     ; -1.285              ;
;  slow_clock[9]   ; -1.628  ; 0.074   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS  ; -72.998 ; -10.146 ; 0.0      ; 0.0     ; -116.51             ;
;  FPGA_CLK        ; -34.867 ; -10.146 ; N/A      ; N/A     ; -35.125             ;
;  btn             ; 0.000   ; 0.000   ; N/A      ; N/A     ; -4.285              ;
;  slow_clock[24]  ; -4.032  ; 0.000   ; N/A      ; N/A     ; -20.560             ;
;  slow_clock[9]   ; -34.419 ; 0.000   ; N/A      ; N/A     ; -56.540             ;
+------------------+---------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------+----------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+----------------+--------+--------+------------+-----------------+
; led_out[*]  ; slow_clock[24] ; 11.764 ; 11.722 ; Rise       ; slow_clock[24]  ;
;  led_out[0] ; slow_clock[24] ; 11.764 ; 11.722 ; Rise       ; slow_clock[24]  ;
;  led_out[1] ; slow_clock[24] ; 9.785  ; 9.836  ; Rise       ; slow_clock[24]  ;
;  led_out[2] ; slow_clock[24] ; 10.037 ; 9.944  ; Rise       ; slow_clock[24]  ;
;  led_out[3] ; slow_clock[24] ; 8.105  ; 8.130  ; Rise       ; slow_clock[24]  ;
;  led_out[4] ; slow_clock[24] ; 10.727 ; 10.686 ; Rise       ; slow_clock[24]  ;
;  led_out[5] ; slow_clock[24] ; 10.478 ; 10.405 ; Rise       ; slow_clock[24]  ;
;  led_out[6] ; slow_clock[24] ; 8.722  ; 8.841  ; Rise       ; slow_clock[24]  ;
;  led_out[7] ; slow_clock[24] ; 10.038 ; 10.032 ; Rise       ; slow_clock[24]  ;
; ssd_h[*]    ; slow_clock[9]  ; 8.125  ; 8.124  ; Rise       ; slow_clock[9]   ;
;  ssd_h[0]   ; slow_clock[9]  ; 7.498  ; 7.497  ; Rise       ; slow_clock[9]   ;
;  ssd_h[1]   ; slow_clock[9]  ; 7.785  ; 7.793  ; Rise       ; slow_clock[9]   ;
;  ssd_h[2]   ; slow_clock[9]  ; 7.837  ; 7.858  ; Rise       ; slow_clock[9]   ;
;  ssd_h[3]   ; slow_clock[9]  ; 7.526  ; 7.535  ; Rise       ; slow_clock[9]   ;
;  ssd_h[4]   ; slow_clock[9]  ; 7.852  ; 7.857  ; Rise       ; slow_clock[9]   ;
;  ssd_h[5]   ; slow_clock[9]  ; 8.125  ; 8.124  ; Rise       ; slow_clock[9]   ;
;  ssd_h[6]   ; slow_clock[9]  ; 7.842  ; 7.859  ; Rise       ; slow_clock[9]   ;
; ssd_t[*]    ; slow_clock[9]  ; 9.321  ; 9.378  ; Rise       ; slow_clock[9]   ;
;  ssd_t[0]   ; slow_clock[9]  ; 6.952  ; 6.929  ; Rise       ; slow_clock[9]   ;
;  ssd_t[1]   ; slow_clock[9]  ; 7.410  ; 7.382  ; Rise       ; slow_clock[9]   ;
;  ssd_t[2]   ; slow_clock[9]  ; 7.740  ; 7.713  ; Rise       ; slow_clock[9]   ;
;  ssd_t[3]   ; slow_clock[9]  ; 7.421  ; 7.395  ; Rise       ; slow_clock[9]   ;
;  ssd_t[4]   ; slow_clock[9]  ; 7.763  ; 7.758  ; Rise       ; slow_clock[9]   ;
;  ssd_t[5]   ; slow_clock[9]  ; 9.321  ; 9.378  ; Rise       ; slow_clock[9]   ;
;  ssd_t[6]   ; slow_clock[9]  ; 9.026  ; 9.096  ; Rise       ; slow_clock[9]   ;
; ssd_th[*]   ; slow_clock[9]  ; 11.565 ; 11.563 ; Rise       ; slow_clock[9]   ;
;  ssd_th[0]  ; slow_clock[9]  ; 7.728  ; 7.676  ; Rise       ; slow_clock[9]   ;
;  ssd_th[1]  ; slow_clock[9]  ; 7.238  ; 7.213  ; Rise       ; slow_clock[9]   ;
;  ssd_th[2]  ; slow_clock[9]  ; 11.565 ; 11.563 ; Rise       ; slow_clock[9]   ;
;  ssd_th[3]  ; slow_clock[9]  ; 9.623  ; 9.536  ; Rise       ; slow_clock[9]   ;
;  ssd_th[4]  ; slow_clock[9]  ; 9.894  ; 9.807  ; Rise       ; slow_clock[9]   ;
;  ssd_th[5]  ; slow_clock[9]  ; 8.656  ; 8.639  ; Rise       ; slow_clock[9]   ;
;  ssd_th[6]  ; slow_clock[9]  ; 8.392  ; 8.412  ; Rise       ; slow_clock[9]   ;
; ssd_u[*]    ; slow_clock[9]  ; 10.149 ; 10.358 ; Rise       ; slow_clock[9]   ;
;  ssd_u[0]   ; slow_clock[9]  ; 8.968  ; 9.061  ; Rise       ; slow_clock[9]   ;
;  ssd_u[1]   ; slow_clock[9]  ; 9.450  ; 9.574  ; Rise       ; slow_clock[9]   ;
;  ssd_u[2]   ; slow_clock[9]  ; 9.790  ; 9.909  ; Rise       ; slow_clock[9]   ;
;  ssd_u[3]   ; slow_clock[9]  ; 7.267  ; 7.260  ; Rise       ; slow_clock[9]   ;
;  ssd_u[4]   ; slow_clock[9]  ; 7.996  ; 8.010  ; Rise       ; slow_clock[9]   ;
;  ssd_u[5]   ; slow_clock[9]  ; 10.149 ; 10.358 ; Rise       ; slow_clock[9]   ;
;  ssd_u[6]   ; slow_clock[9]  ; 9.137  ; 9.074  ; Rise       ; slow_clock[9]   ;
+-------------+----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-------------+----------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+----------------+-------+-------+------------+-----------------+
; led_out[*]  ; slow_clock[24] ; 4.075 ; 4.225 ; Rise       ; slow_clock[24]  ;
;  led_out[0] ; slow_clock[24] ; 5.846 ; 6.210 ; Rise       ; slow_clock[24]  ;
;  led_out[1] ; slow_clock[24] ; 4.882 ; 5.150 ; Rise       ; slow_clock[24]  ;
;  led_out[2] ; slow_clock[24] ; 4.969 ; 5.210 ; Rise       ; slow_clock[24]  ;
;  led_out[3] ; slow_clock[24] ; 4.075 ; 4.225 ; Rise       ; slow_clock[24]  ;
;  led_out[4] ; slow_clock[24] ; 5.315 ; 5.620 ; Rise       ; slow_clock[24]  ;
;  led_out[5] ; slow_clock[24] ; 5.198 ; 5.473 ; Rise       ; slow_clock[24]  ;
;  led_out[6] ; slow_clock[24] ; 4.419 ; 4.635 ; Rise       ; slow_clock[24]  ;
;  led_out[7] ; slow_clock[24] ; 4.974 ; 5.239 ; Rise       ; slow_clock[24]  ;
; ssd_h[*]    ; slow_clock[9]  ; 3.800 ; 3.922 ; Rise       ; slow_clock[9]   ;
;  ssd_h[0]   ; slow_clock[9]  ; 3.800 ; 3.922 ; Rise       ; slow_clock[9]   ;
;  ssd_h[1]   ; slow_clock[9]  ; 3.942 ; 4.083 ; Rise       ; slow_clock[9]   ;
;  ssd_h[2]   ; slow_clock[9]  ; 3.970 ; 4.124 ; Rise       ; slow_clock[9]   ;
;  ssd_h[3]   ; slow_clock[9]  ; 3.811 ; 3.937 ; Rise       ; slow_clock[9]   ;
;  ssd_h[4]   ; slow_clock[9]  ; 3.957 ; 4.107 ; Rise       ; slow_clock[9]   ;
;  ssd_h[5]   ; slow_clock[9]  ; 4.098 ; 4.261 ; Rise       ; slow_clock[9]   ;
;  ssd_h[6]   ; slow_clock[9]  ; 3.972 ; 4.124 ; Rise       ; slow_clock[9]   ;
; ssd_t[*]    ; slow_clock[9]  ; 3.514 ; 3.580 ; Rise       ; slow_clock[9]   ;
;  ssd_t[0]   ; slow_clock[9]  ; 3.514 ; 3.580 ; Rise       ; slow_clock[9]   ;
;  ssd_t[1]   ; slow_clock[9]  ; 3.743 ; 3.854 ; Rise       ; slow_clock[9]   ;
;  ssd_t[2]   ; slow_clock[9]  ; 3.901 ; 4.033 ; Rise       ; slow_clock[9]   ;
;  ssd_t[3]   ; slow_clock[9]  ; 3.756 ; 3.862 ; Rise       ; slow_clock[9]   ;
;  ssd_t[4]   ; slow_clock[9]  ; 3.908 ; 4.052 ; Rise       ; slow_clock[9]   ;
;  ssd_t[5]   ; slow_clock[9]  ; 4.923 ; 5.109 ; Rise       ; slow_clock[9]   ;
;  ssd_t[6]   ; slow_clock[9]  ; 4.784 ; 4.958 ; Rise       ; slow_clock[9]   ;
; ssd_th[*]   ; slow_clock[9]  ; 3.653 ; 3.738 ; Rise       ; slow_clock[9]   ;
;  ssd_th[0]  ; slow_clock[9]  ; 3.900 ; 4.019 ; Rise       ; slow_clock[9]   ;
;  ssd_th[1]  ; slow_clock[9]  ; 3.653 ; 3.738 ; Rise       ; slow_clock[9]   ;
;  ssd_th[2]  ; slow_clock[9]  ; 5.995 ; 6.313 ; Rise       ; slow_clock[9]   ;
;  ssd_th[3]  ; slow_clock[9]  ; 4.797 ; 5.023 ; Rise       ; slow_clock[9]   ;
;  ssd_th[4]  ; slow_clock[9]  ; 4.945 ; 5.178 ; Rise       ; slow_clock[9]   ;
;  ssd_th[5]  ; slow_clock[9]  ; 4.343 ; 4.520 ; Rise       ; slow_clock[9]   ;
;  ssd_th[6]  ; slow_clock[9]  ; 4.208 ; 4.384 ; Rise       ; slow_clock[9]   ;
; ssd_u[*]    ; slow_clock[9]  ; 3.667 ; 3.753 ; Rise       ; slow_clock[9]   ;
;  ssd_u[0]   ; slow_clock[9]  ; 4.523 ; 4.757 ; Rise       ; slow_clock[9]   ;
;  ssd_u[1]   ; slow_clock[9]  ; 4.997 ; 5.206 ; Rise       ; slow_clock[9]   ;
;  ssd_u[2]   ; slow_clock[9]  ; 4.917 ; 5.203 ; Rise       ; slow_clock[9]   ;
;  ssd_u[3]   ; slow_clock[9]  ; 3.667 ; 3.753 ; Rise       ; slow_clock[9]   ;
;  ssd_u[4]   ; slow_clock[9]  ; 4.029 ; 4.174 ; Rise       ; slow_clock[9]   ;
;  ssd_u[5]   ; slow_clock[9]  ; 5.334 ; 5.606 ; Rise       ; slow_clock[9]   ;
;  ssd_u[6]   ; slow_clock[9]  ; 4.571 ; 4.767 ; Rise       ; slow_clock[9]   ;
+-------------+----------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ssd_u[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_u[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_u[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_u[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_u[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_u[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_u[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_t[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_t[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_t[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_t[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_t[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_t[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_t[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_h[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_h[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_h[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_h[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_h[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_h[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_h[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_th[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_th[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_th[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_th[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_th[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_th[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ssd_th[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FPGA_CLK                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd_u[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ssd_u[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ssd_u[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ssd_u[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ssd_u[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ssd_t[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ssd_h[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ssd_th[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ssd_th[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ssd_th[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ssd_th[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd_u[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ssd_u[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ssd_u[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ssd_t[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ssd_h[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_h[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ssd_th[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ssd_u[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ssd_u[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ssd_u[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ssd_u[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ssd_t[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_t[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_t[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_t[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_t[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ssd_t[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ssd_h[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_h[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_h[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_h[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_h[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_h[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_h[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_th[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ssd_th[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ssd_th[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ssd_th[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; btn            ; btn            ; 1        ; 0        ; 0        ; 0        ;
; FPGA_CLK       ; FPGA_CLK       ; 308      ; 0        ; 0        ; 0        ;
; slow_clock[9]  ; FPGA_CLK       ; 16       ; 16       ; 0        ; 0        ;
; slow_clock[24] ; FPGA_CLK       ; 1        ; 1        ; 0        ; 0        ;
; btn            ; slow_clock[9]  ; 44       ; 0        ; 0        ; 0        ;
; slow_clock[9]  ; slow_clock[9]  ; 248      ; 0        ; 0        ; 0        ;
; btn            ; slow_clock[24] ; 16       ; 0        ; 0        ; 0        ;
; slow_clock[24] ; slow_clock[24] ; 16       ; 0        ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; btn            ; btn            ; 1        ; 0        ; 0        ; 0        ;
; FPGA_CLK       ; FPGA_CLK       ; 308      ; 0        ; 0        ; 0        ;
; slow_clock[9]  ; FPGA_CLK       ; 16       ; 16       ; 0        ; 0        ;
; slow_clock[24] ; FPGA_CLK       ; 1        ; 1        ; 0        ; 0        ;
; btn            ; slow_clock[9]  ; 44       ; 0        ; 0        ; 0        ;
; slow_clock[9]  ; slow_clock[9]  ; 248      ; 0        ; 0        ; 0        ;
; btn            ; slow_clock[24] ; 16       ; 0        ; 0        ; 0        ;
; slow_clock[24] ; slow_clock[24] ; 16       ; 0        ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Oct 29 11:47:17 2019
Info: Command: quartus_sta wof -c wof
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wof.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name slow_clock[9] slow_clock[9]
    Info (332105): create_clock -period 1.000 -name btn btn
    Info (332105): create_clock -period 1.000 -name FPGA_CLK FPGA_CLK
    Info (332105): create_clock -period 1.000 -name slow_clock[24] slow_clock[24]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.266
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.266             -34.867 FPGA_CLK 
    Info (332119):    -1.628             -34.419 slow_clock[9] 
    Info (332119):    -0.232              -3.712 slow_clock[24] 
    Info (332119):     0.210               0.000 btn 
Info (332146): Worst-case hold slack is -1.331
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.331             -10.146 FPGA_CLK 
    Info (332119):     0.408               0.000 slow_clock[9] 
    Info (332119):     0.427               0.000 slow_clock[24] 
    Info (332119):     0.445               0.000 btn 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.125 FPGA_CLK 
    Info (332119):    -3.000              -4.285 btn 
    Info (332119):    -1.285             -56.540 slow_clock[9] 
    Info (332119):    -1.285             -20.560 slow_clock[24] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.902
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.902             -28.476 FPGA_CLK 
    Info (332119):    -1.342             -26.696 slow_clock[9] 
    Info (332119):    -0.252              -4.032 slow_clock[24] 
    Info (332119):     0.297               0.000 btn 
Info (332146): Worst-case hold slack is -1.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.168              -8.865 FPGA_CLK 
    Info (332119):     0.365               0.000 slow_clock[9] 
    Info (332119):     0.386               0.000 slow_clock[24] 
    Info (332119):     0.398               0.000 btn 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.125 FPGA_CLK 
    Info (332119):    -3.000              -4.285 btn 
    Info (332119):    -1.285             -56.540 slow_clock[9] 
    Info (332119):    -1.285             -20.560 slow_clock[24] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.625
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.625              -5.777 FPGA_CLK 
    Info (332119):    -0.298              -1.338 slow_clock[9] 
    Info (332119):     0.526               0.000 slow_clock[24] 
    Info (332119):     0.626               0.000 btn 
Info (332146): Worst-case hold slack is -0.859
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.859              -8.095 FPGA_CLK 
    Info (332119):     0.074               0.000 slow_clock[9] 
    Info (332119):     0.181               0.000 slow_clock[24] 
    Info (332119):     0.208               0.000 btn 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.550 FPGA_CLK 
    Info (332119):    -3.000              -4.109 btn 
    Info (332119):    -1.000             -44.000 slow_clock[9] 
    Info (332119):    -1.000             -16.000 slow_clock[24] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4683 megabytes
    Info: Processing ended: Tue Oct 29 11:47:24 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


