## 簡介
簡單的四則運算，主要是讓大家熟悉verilog語法，且需要特別注意，verilog是硬體描述語言，因此在寫的時候，要知道某段程式碼會被合成出什麼樣子，如果想像不出來，那很有可能你寫的太軟體了，這樣design compiler可能會幫你優化的很差，或者甚至合成不出來，建議大家在第一個lab就建立良好的coding style，等到後面的lab複雜度變高了才不會很痛苦。

## 優化Tips
第一次的lab因為沒有時序概念，優化重點主要就在怎麼盡可能的共用更多大的運算block，像是乘法器、除法器等。另外，因為第一次的lab運算通常會比較簡單，所以如果有除法器、取module等等的大型運算block，可以試試看用case把全部的結果爆開，有時候會有很好的效果。

但我認為主要優化方向可以先放在硬體的共用，個人的經驗，描述的越簡單，design compiler越有可能幫你優化的更好，舉例來說如果某個值需要乘以6，就直接寫成x*6就好，不要想用(x<<2)+(x<<1)之類的。
