## **1.从非门讲起**

![](https://pic3.zhimg.com/80/v2-8213ae4eab4ebc6baf4c8f049a3970ba_720w.webp)

请盯着这个非门电路图看30秒，你会想到什么：

  

  

**吾非吾。**

  

  

对，就是自相矛盾，逻辑错误，那最后到低是输出真呢还是假呢，答案是，不真不假。

也就是输出的电平不断地01010101交替变化，输出震荡波形。

那我们有没有办法，让这个系统稳定住呢？？？

  

## **2.稳定记忆**

接着看这张图

![](https://pic4.zhimg.com/80/v2-04c37fdd127318dd5b10035d9b2e4387_720w.webp)

我们把两个非门串在一起，是不是就能够稳定了，逻辑自洽啦，既可以存储状态0也可以存储状态1。

  

**吾亦是吾**

  

**结论：两个非门反馈串联，产生记忆。**

**遗憾的地方：我们没有办法改变这个系统的记忆，因为没有控制接口。**

  

## **3.控制记忆状态**

于是有了这张图

![](https://pic2.zhimg.com/80/v2-86f28a5b3b02d3d7d1896addad7a1a95_720w.webp)

用与非门替代上图的非门，这样就可以给系统添加两个控制端。

如果我把下面的与非门翻转180度，会变成下面的图：

![](https://pic4.zhimg.com/80/v2-35805d7c94fdf26d6cae160b9bd570cf_720w.webp)

哈哈哈哈，有没有一种似曾相识的感觉。没错，这就是RS触发器呀！

还记不记得RS触发器的四种状态

- 输入全为1就是保持，也就退化为两个非门反馈串联。
- 其中一个为0，就会控制记忆和输出
- 两个全为0，就会非法态。

备注：当然也可以用或非门玩，于是就产生了两种RS触发器呀。

**Bug：1. 能够控制记忆，但是有非法态。**

**2.整个系统不受控，一直都在工作。**


![[Pasted image 20231102144136.png]]
CLK 用途：表示我们是否工作
S 用途：控制我们的输入
R 用途：控制我们是否输出


特性表：
![[Pasted image 20231102144238.png]]

总结：SR 都为 0，我们读取信息，SR 都为一，我们震荡？，SR 一个为 1 一个位 0，我们写入我们 S 的数据到我们的 Q 中


特征方程：
![[Pasted image 20231102144446.png]]

