n work MPFS_ICICLE_KIT_BASE_DESIGN verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 16.3281;
av .compile_point_starttime_stamp "Sat Jan  6 16:59:40 2024";
av .compile_point_endtime_stamp "Sat Jan  6 16:59:56 2024";
av .compile_point_realtime_used 16.114;
