# √âtude des Circuits Logiques Programmables üí°

Ce projet explore et compare les technologies des **CPLD** (Complex Programmable Logic Device) et des **FPGA** (Field Programmable Gate Array), tout en √©tudiant leurs architectures, leurs avantages, leurs inconv√©nients, et leurs applications pratiques.

## Plan üìã
1. **Introduction**
2. **CPLD** : D√©finition, architecture, avantages et inconv√©nients
3. **FPGA** : D√©finition, architecture, et utilisation sur le march√©
4. **Comparaison** :
   - CPLD vs FPGA
   - Microprocesseur, Microcontr√¥leur, et FPGA
5. **Langage VHDL**
6. **√âtapes d‚Äôimpl√©mentation d‚Äôun circuit sur un FPGA**

## Technologies √©tudi√©es üõ†Ô∏è
- **CPLD** :
  - **Composants** : Portes logiques programmables
  - **Avantages** : Faible consommation, robustesse
  - **Inconv√©nients** : Limites dans les traitements complexes
- **FPGA** :
  - **Composants** : LUT, CLB, blocs d‚ÄôI/O, interconnexions
  - **Utilisation** : Matrices logiques configurables pour des t√¢ches parall√®les
  - **Avantages** : Flexibilit√© et reprogrammabilit√©
  - **Inconv√©nients** : Consommation √©nerg√©tique √©lev√©e et co√ªt plus important

## Comparaison des technologies üîç
| **Aspect**            | **CPLD**                      | **FPGA**                       |
|------------------------|-------------------------------|---------------------------------|
| Nombre de portes      | Quelques milliers            | Plusieurs millions             |
| M√©moire               | Non volatile                 | Volatile                       |
| Consommation          | Faible                       | √âlev√©e                         |
| Co√ªt                  | Moins cher                   | Plus co√ªteux                   |
| Applications          | Petits syst√®mes logiques     | Syst√®mes complexes et adaptatifs |

## √âtapes d'impl√©mentation sur FPGA üöÄ
1. **√âcriture du code source** (VHDL ou Verilog)
2. **Compilation et simulation** pour valider le mod√®le logique
3. **Synth√®se** : Traduction du code en configuration mat√©rielle
4. **Placement** : Assignation des blocs logiques sur la puce
5. **Routage** : D√©finition des connexions entre blocs logiques
6. **G√©n√©ration du bitstream** : Fichier pour configurer le FPGA
7. **Chargement** sur le FPGA et test final


## Auteurs ‚ú®
- **Imane El Midaoui**
- **Tasnime Amrani Nejjar**
- **Bouchra Sahel**

## Remerciements üíê
Merci √† **Dr. Ammour Alae** pour son encadrement et ses conseils tout au long de ce projet.
