<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1506524023">
  <File Type="RDS-PROPCONSTRS" Name="vga_ref_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="vga_ref.tcl"/>
  <File Type="RDS-RDS" Name="vga_ref.vds"/>
  <File Type="RDS-UTIL" Name="vga_ref_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="vga_ref_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="vga_ref.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="vga_ref_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="vga_ref_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/bram/bram.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../workingvga/project_1/project_1.srcs/sources_1/bd/bram/bram.bd"/>
        <Attr Name="ImportTime" Val="1506503299"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Address_counter_new.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../workingvga/project_1/project_1.srcs/sources_1/new/Address_counter_new.vhd"/>
        <Attr Name="ImportTime" Val="1506509753"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/bram_wrapper.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../workingvga/project_1/project_1.srcs/sources_1/bd/bram/hdl/bram_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1506503299"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/bram_top.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../workingvga/project_1/project_1.srcs/sources_1/new/bram_top.vhd"/>
        <Attr Name="ImportTime" Val="1506450042"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/vga_controller_640_60.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab4/Albin01-20170926T114139Z-001/Albin01/VGA/Albin/vga_ref/vhdl/vga_controller_640_60.vhd"/>
        <Attr Name="ImportTime" Val="1251361813"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/vga_ref_pack.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab4/Albin01-20170926T114139Z-001/Albin01/VGA/Albin/vga_ref/vhdl/vga_ref_pack.vhd"/>
        <Attr Name="ImportTime" Val="1251304286"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/vga_ref.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab4/Albin01-20170926T114139Z-001/Albin01/VGA/Albin/vga_ref/vhdl/vga_ref.vhd"/>
        <Attr Name="ImportTime" Val="1444037002"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/clk_wiz_0/clk_wiz_0.upgrade_log">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab4/Albin01-20170926T114139Z-001/Albin01/VGA/Albin/vga_ref/project_1/project_1.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0.upgrade_log"/>
        <Attr Name="ImportTime" Val="1444037658"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab2/tb_pkg.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="H:/Eitf35/Allt labb 2/redovisadLab2/Lab2/tb_pkg.vhd"/>
        <Attr Name="ImportTime" Val="1442325214"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="//puma.student.lth.se/mi3105is-s/Downloads/BG_Street.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="//puma.student.lth.se/mi3105is-s/Downloads/CurvyStreet.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="vga_ref"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/vga_constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab4/Albin01-20170926T114139Z-001/Albin01/VGA/Albin/vga_ref/project_1/project_1.srcs/constrs_1/new/vga_constraints.xdc"/>
        <Attr Name="ImportTime" Val="1444037485"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
