<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:38:33.3833</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0193703</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>후면측 게이트 연결을 갖는 집적 회로 구조</inventionTitle><inventionTitleEng>INTEGRATED CIRCUIT STRUCTURE WITH BACKSIDE GATE CONNECTION</inventionTitleEng><openDate>2024.10.07</openDate><openNumber>10-2024-0145379</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 후면측 게이트 연결을 갖는 집적 회로 구조가 설명된다. 일 예에서, 집적 회로 구조는 복수의 수평으로 적층된 나노와이어 또는 핀을 포함한다. 게이트 스택은 복수의 수평 적층 나노와이어 또는 핀 위에 있다. 에피택셜 소스 또는 드레인 구조는 복수의 수평으로 적층된 나노와이어 또는 핀의 단부에 위치한다. 전도성 게이트-콘택트 연결은 에피택셜 소스 또는 드레인 구조의 수직 아래에 있고, 게이트 스택의 수직 아래에 있고, 게이트 스택과 전기적으로 접촉한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로 구조로서,복수의 수평으로 적층된 나노와이어와,상기 복수의 수평으로 적층된 나노와이어 위에 있는 게이트 스택과,상기 복수의 수평으로 적층된 나노와이어의 단부에 있는 에피택셜 소스 또는 드레인 구조와,상기 에피택셜 소스 또는 드레인 구조의 수직 아래에 있고, 상기 게이트 스택의 수직 아래에 있으며, 상기 게이트 스택과 전기적으로 접촉하는 전도성 게이트-콘택트 연결을 포함하는,집적 회로 구조.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 에피택셜 소스 또는 드레인 구조는 절연층에 의해 상기 전도성 게이트-콘택트 연결로부터 전기적으로 절연된,집적 회로 구조.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 에피택셜 소스 또는 드레인 구조는 상기 전도성 게이트-콘택트 연결에 전기적으로 결합된,집적 회로 구조.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 전도성 게이트-콘택트 연결은 상기 에피택셜 소스 또는 드레인 구조 아래의 딥 비아 부분과, 상기 게이트 스택 아래의 등방성 부분과, 상기 딥 비아 부분과 상기 등방성 부분 사이의 연결 부분을 포함하는,집적 회로 구조.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 등방성 부분은 상기 게이트 스택 아래의 전도성 구조 내에 위치한,집적 회로 구조.</claim></claimInfo><claimInfo><claim>6. 집적 회로 구조로서,핀(fin)과,상기 핀 위에 있는 게이트 스택과,상기 핀의 단부에 있는 에피택셜 소스 또는 드레인 구조와,상기 에피택셜 소스 또는 드레인 구조의 수직 아래에 있고, 상기 게이트 스택의 수직 아래에 있으며, 상기 게이트 스택과 전기적으로 접촉하는 전도성 게이트-콘택트 연결을 포함하는,집적 회로 구조.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 에피택셜 소스 또는 드레인 구조는 절연 층에 의해 상기 전도성 게이트-콘택트 연결로부터 전기적으로 절연된,집적 회로 구조.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 에피택셜 소스 또는 드레인 구조는 상기 전도성 게이트-콘택트 연결에 전기적으로 결합된,집적 회로 구조.</claim></claimInfo><claimInfo><claim>9. 제6항 내지 제8항 중 어느 한 항에 있어서,상기 전도성 게이트-콘택트 연결은 상기 에피택셜 소스 또는 드레인 구조 아래의 딥 비아 부분과, 상기 게이트 스택 아래의 등방성 부분과, 상기 딥 비아 부분과 상기 등방성 부분 사이의 연결 부분을 포함하는,집적 회로 구조.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 등방성 부분은 상기 게이트 스택 아래의 전도성 구조 내에 위치하는,집적 회로 구조.</claim></claimInfo><claimInfo><claim>11. 컴퓨팅 디바이스로서,보드와,상기 보드에 결합된 컴포넌트를 포함하되,상기 컴포넌트는 복수의 수평으로 적층된 나노와이어 또는 핀과, 상기 복수의 수평으로 적층된 나노와이어 위에 있는 게이트 스택과, 상기 복수의 수평으로 적층된 나노와이어의 단부에 있는 에피택셜 소스 또는 드레인 구조와, 상기 에피택셜 소스 또는 드레인 구조의 수직 아래에 있고, 상기 게이트 스택의 수직 아래에 있으며, 상기 게이트 스택과 전기적으로 접촉하는 전도성 게이트-콘택트 연결을 포함하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 복수의 수평으로 적층된 나노와이어를 포함하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 핀을 포함하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>14. 제11항 내지 제13항 중 어느 한 항에 있어서,상기 보드에 결합된 메모리를 더 포함하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>15. 제11항 내지 제13항 중 어느 한 항에 있어서,상기 보드에 결합된 통신 칩을 더 포함하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>16. 제11항 내지 제13항 중 어느 한 항에 있어서,상기 보드에 결합된 배터리를 더 포함하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>17. 제11항 내지 제13항 중 어느 한 항에 있어서,상기 보드에 결합된 카메라를 더 포함하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>18. 제11항 내지 제13항 중 어느 한 항에 있어서,상기 보드에 결합된 디스플레이를 더 포함하는,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>19. 제11항 내지 제13항 중 어느 한 항에 있어서,상기 컴포넌트는 패키징된 집적 회로 다이인,컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>20. 제11항 내지 제13항 중 어느 한 항에 있어서,상기 컴포넌트는 프로세서, 통신 칩 및 디지털 신호 프로세서로 구성된 그룹으로부터 선택되는,컴퓨팅 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 오리건주 ***** 힐...</address><code> </code><country> </country><engName>MILLS, Shaun</engName><name>밀스 숀</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 티...</address><code> </code><country> </country><engName>MANNEBACH, Ehren</engName><name>마네바흐 에렌</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 포틀...</address><code> </code><country> </country><engName>KOBRINSKY, Mauro J.</engName><name>코브린스키 마우로 제이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.03.27</priorityApplicationDate><priorityApplicationNumber>18/126,851</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.27</receiptDate><receiptNumber>1-1-2023-1465792-70</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.01.04</receiptDate><receiptNumber>9-1-2024-9000204-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230193703.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93da4114723db78b4e21213dfd81a30be10b14978fecccd47d921f16d9bded3d364ebbce49e346d77748074936b21935b8b83aaf4478d348f7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffbcae2521dce57f93971a9ac5aeeea4816dcc560360083b888d34360a1249bccd00359e839137a2717f0379f36c8caf769d01a5c4e2a2561</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>