23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
22	 e:/repositories/rtl_fpga/verilog/aula20_bcd/detector_always.vhd
22	 e:/repositories/rtl_fpga/verilog/aula20_bcd/detector_always.vhd
22	 e:/repositories/rtl_fpga/verilog/aula20_bcd/detector_always.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
23	 e:/repositories/rtl_fpga/verilog/aula20_bcd/somador_bcd_always.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
20	 e:/repositories/rtl_fpga/verilog/aula20_bcd/bcd_1bit.vhd
