module P3_EXMEM(
	input wire clock,
	input wire reset,
	input wire [31:0] D1,
	input wire [31:0] D2,
	input wire [4:0] RD,
	output reg [31:0] D1_out,
	output reg [31:0] D2_out,
	output reg [4:0] RD_out

);

	always @(posedge clock) begin
		if (reset == 1'b1) begin
			D1_out <= 0; //clear the register
			D2_out <= 0;
			RD_out <= 0;
		end else begin
			D1_out <= D1;
			D2_out <= D2;
			RD_out <= RD;
		end
	end

endmodule