Fitter report for UNIT_FINAL
Sat Dec 16 17:51:33 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Fitter Messages
 25. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Sat Dec 16 17:51:33 2023            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; UNIT_FINAL                                       ;
; Top-level Entity Name     ; UNIT_FINAL                                       ;
; Family                    ; MAX II                                           ;
; Device                    ; EPM1270T144I5                                    ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 382 / 1,270 ( 30 % )                             ;
; Total pins                ; 21 / 116 ( 18 % )                                ;
; Total virtual pins        ; 0                                                ;
; UFM blocks                ; 0 / 1 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM1270T144I5                  ;                                ;
; Minimum Core Junction Temperature                                          ; -40                            ;                                ;
; Maximum Core Junction Temperature                                          ; 100                            ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 8.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processors 1-8         ; 100.0%      ;
;     Processors 9-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/temp/hff/gitsinglepulse/GR202300909PCB_TEST/GR202300909TEST_code/UNIT_FINAL.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 382 / 1,270 ( 30 % ) ;
;     -- Combinational with no register       ; 135                  ;
;     -- Register only                        ; 22                   ;
;     -- Combinational with a register        ; 225                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 122                  ;
;     -- 3 input functions                    ; 28                   ;
;     -- 2 input functions                    ; 201                  ;
;     -- 1 input functions                    ; 8                    ;
;     -- 0 input functions                    ; 1                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 194                  ;
;     -- arithmetic mode                      ; 188                  ;
;     -- qfbk mode                            ; 10                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 219                  ;
;     -- asynchronous clear/load mode         ; 0                    ;
;                                             ;                      ;
; Total registers                             ; 247 / 1,270 ( 19 % ) ;
; Total LABs                                  ; 48 / 127 ( 38 % )    ;
; Logic elements in carry chains              ; 195                  ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 21 / 116 ( 18 % )    ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )       ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 1 / 4 ( 25 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 7% / 8% / 6%         ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 7%         ;
; Maximum fan-out                             ; 247                  ;
; Highest non-global fan-out                  ; 65                   ;
; Total fan-out                               ; 1779                 ;
; Average fan-out                             ; 4.41                 ;
+---------------------------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; TEM       ; 72    ; 4        ; 16           ; 0            ; 0           ; 21                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; ad_in     ; 91    ; 3        ; 17           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; clk       ; 18    ; 1        ; 0            ; 7            ; 5           ; 247                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; fault1    ; 137   ; 2        ; 6            ; 11           ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; fault2    ; 138   ; 2        ; 5            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; fault3    ; 139   ; 2        ; 5            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; fault4    ; 140   ; 2        ; 4            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; rx        ; 37    ; 4        ; 1            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sys_rst_n ; 60    ; 4        ; 9            ; 3            ; 0           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; K_1   ; 113   ; 2        ; 13           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_2   ; 109   ; 2        ; 16           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_3   ; 122   ; 2        ; 10           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; K_4   ; 118   ; 2        ; 11           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED1  ; 40    ; 4        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED2  ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED3  ; 42    ; 4        ; 4            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED4  ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; LED5  ; 44    ; 4        ; 5            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; adclk ; 94    ; 3        ; 17           ; 6            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cs_n  ; 88    ; 3        ; 17           ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; tx    ; 38    ; 4        ; 2            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 1 / 26 ( 4 % )  ; 3.3V          ; --           ;
; 2        ; 8 / 30 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 3 / 30 ( 10 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 30 ( 30 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 9          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 20         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 21         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 22         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 23         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 24         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 25         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 28         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 29         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 30         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 44         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 47         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; rx             ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 57         ; 4        ; tx             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 60         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 62         ; 4        ; LED1           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 63         ; 4        ; LED2           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 67         ; 4        ; LED3           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 68         ; 4        ; LED4           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 69         ; 4        ; LED5           ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 74         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 76         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 77         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 78         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 85         ; 4        ; sys_rst_n      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 95         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 104        ; 4        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; TEM            ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 111        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 118        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 122        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 123        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 127        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 130        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 131        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 133        ; 3        ; cs_n           ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 134        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; ad_in          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 137        ; 3        ; adclk          ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ; 138        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 139        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 140        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 141        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 146        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 103      ; 147        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 151        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 152        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 154        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; K_2            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 165        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; K_1            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 177        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; K_4            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 182        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 185        ; 2        ; K_3            ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 186        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 187        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 188        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 191        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 192        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 193        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 195        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; fault1         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 200        ; 2        ; fault2         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 139      ; 201        ; 2        ; fault3         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 140      ; 204        ; 2        ; fault4         ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 141      ; 205        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                    ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------+--------------+
; Compilation Hierarchy Node    ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                  ; Library Name ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------+--------------+
; |UNIT_FINAL                   ; 382 (64)    ; 247          ; 0          ; 21   ; 0            ; 135 (23)     ; 22 (0)            ; 225 (41)         ; 195 (36)        ; 10 (10)    ; |UNIT_FINAL                          ; work         ;
;    |DoublePulse:DoublePulse1| ; 113 (113)   ; 70           ; 0          ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 70 (70)          ; 64 (64)         ; 0 (0)      ; |UNIT_FINAL|DoublePulse:DoublePulse1 ; work         ;
;    |DoublePulse:DoublePulse4| ; 116 (116)   ; 70           ; 0          ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 70 (70)          ; 64 (64)         ; 0 (0)      ; |UNIT_FINAL|DoublePulse:DoublePulse4 ; work         ;
;    |ad:ad|                    ; 61 (61)     ; 45           ; 0          ; 0    ; 0            ; 16 (16)      ; 22 (22)           ; 23 (23)          ; 11 (11)         ; 0 (0)      ; |UNIT_FINAL|ad:ad                    ; work         ;
;    |key_filter:key_rd_inst|   ; 28 (28)     ; 21           ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; 20 (20)         ; 0 (0)      ; |UNIT_FINAL|key_filter:key_rd_inst   ; work         ;
+-------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------+
; Delay Chain Summary                  ;
+-----------+----------+---------------+
; Name      ; Pin Type ; Pad to Core 0 ;
+-----------+----------+---------------+
; sys_rst_n ; Input    ; (0)           ;
; rx        ; Input    ; (0)           ;
; clk       ; Input    ; (0)           ;
; fault1    ; Input    ; (1)           ;
; fault2    ; Input    ; (1)           ;
; fault3    ; Input    ; (1)           ;
; fault4    ; Input    ; (1)           ;
; TEM       ; Input    ; (1)           ;
; ad_in     ; Input    ; (1)           ;
; adclk     ; Output   ; --            ;
; tx        ; Output   ; --            ;
; cs_n      ; Output   ; --            ;
; K_1       ; Output   ; --            ;
; K_2       ; Output   ; --            ;
; K_3       ; Output   ; --            ;
; K_4       ; Output   ; --            ;
; LED1      ; Output   ; --            ;
; LED2      ; Output   ; --            ;
; LED3      ; Output   ; --            ;
; LED4      ; Output   ; --            ;
; LED5      ; Output   ; --            ;
+-----------+----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                      ;
+-------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name                                      ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; DoublePulse:DoublePulse1|Selector0~0      ; LC_X8_Y8_N9  ; 65      ; Clock enable ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse1|dblcount[12]~123 ; LC_X7_Y10_N1 ; 64      ; Sync. clear  ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse4|Selector0~0      ; LC_X6_Y8_N5  ; 65      ; Clock enable ; no     ; --                   ; --               ;
; DoublePulse:DoublePulse4|dblcount[37]~123 ; LC_X5_Y7_N1  ; 64      ; Sync. clear  ; no     ; --                   ; --               ;
; LED1_reg~4                                ; LC_X11_Y6_N8 ; 3       ; Clock enable ; no     ; --                   ; --               ;
; LessThan0~1                               ; LC_X12_Y5_N3 ; 20      ; Sync. load   ; no     ; --                   ; --               ;
; TEM                                       ; PIN_72       ; 21      ; Sync. clear  ; no     ; --                   ; --               ;
; ad:ad|ad_count[4]~2                       ; LC_X13_Y8_N2 ; 5       ; Sync. load   ; no     ; --                   ; --               ;
; ad:ad|ad_count[4]~3                       ; LC_X8_Y8_N8  ; 5       ; Clock enable ; no     ; --                   ; --               ;
; ad:ad|clk_div[5]~13                       ; LC_X8_Y6_N7  ; 6       ; Sync. clear  ; no     ; --                   ; --               ;
; ad:ad|cs_n                                ; LC_X13_Y6_N2 ; 22      ; Clock enable ; no     ; --                   ; --               ;
; ad:ad|rsr[15]~1                           ; LC_X8_Y6_N9  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; clk                                       ; PIN_18       ; 247     ; Clock        ; yes    ; Global Clock         ; GCLK0            ;
; key_filter:key_rd_inst|always0~0          ; LC_X12_Y4_N4 ; 20      ; Clock enable ; no     ; --                   ; --               ;
; tri_200us[13]~33                          ; LC_X13_Y7_N1 ; 16      ; Sync. clear  ; no     ; --                   ; --               ;
+-------------------------------------------+--------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_18   ; 247     ; Global Clock         ; GCLK0            ;
+------+----------+---------+----------------------+------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; DoublePulse:DoublePulse4|Selector0~0               ; 65      ;
; DoublePulse:DoublePulse1|Selector0~0               ; 65      ;
; DoublePulse:DoublePulse4|dblcount[37]~123          ; 64      ;
; DoublePulse:DoublePulse1|dblcount[12]~123          ; 64      ;
; ad:ad|cs_n                                         ; 22      ;
; TEM                                                ; 21      ;
; key_filter:key_rd_inst|always0~0                   ; 20      ;
; LessThan0~1                                        ; 20      ;
; ad:ad|rsr[15]~1                                    ; 16      ;
; tri_200us[13]~33                                   ; 16      ;
; DoublePulse:DoublePulse4|state.LOW2_STATE          ; 7       ;
; DoublePulse:DoublePulse1|state.LOW2_STATE          ; 6       ;
; ad:ad|clk_div[5]~13                                ; 6       ;
; DoublePulse:DoublePulse4|LessThan0~2               ; 6       ;
; DoublePulse:DoublePulse4|dblcount[10]              ; 6       ;
; DoublePulse:DoublePulse4|LessThan1~15              ; 6       ;
; DoublePulse:DoublePulse4|LessThan1~3               ; 6       ;
; DoublePulse:DoublePulse1|LessThan0~2               ; 6       ;
; DoublePulse:DoublePulse1|LessThan1~15              ; 6       ;
; key_filter:key_rd_inst|key_flag                    ; 6       ;
; ad:ad|clk_div[5]                                   ; 6       ;
; DoublePulse:DoublePulse4|dblcount[1]~129           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[1]~129           ; 5       ;
; key_filter:key_rd_inst|cnt_20ms[14]~31             ; 5       ;
; key_filter:key_rd_inst|cnt_20ms[9]~23              ; 5       ;
; key_filter:key_rd_inst|cnt_20ms[4]~13              ; 5       ;
; ad:ad|ad_count[4]~3                                ; 5       ;
; ad:ad|ad_count[4]~2                                ; 5       ;
; t[14]~37                                           ; 5       ;
; t[9]~27                                            ; 5       ;
; t[4]~17                                            ; 5       ;
; DoublePulse:DoublePulse4|state.LOW1_STATE          ; 5       ;
; DoublePulse:DoublePulse4|dblcount[9]               ; 5       ;
; DoublePulse:DoublePulse4|dblcount[6]~111           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[56]~99           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[51]~89           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[46]~79           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[41]~61           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[36]~51           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[31]~41           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[21]~29           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[16]~23           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[11]~15           ; 5       ;
; DoublePulse:DoublePulse4|dblcount[26]~5            ; 5       ;
; DoublePulse:DoublePulse4|state.HIGH2_STATE         ; 5       ;
; DoublePulse:DoublePulse4|state.IDLE_STATE          ; 5       ;
; DoublePulse:DoublePulse1|dblcount[6]~111           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[56]~99           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[51]~89           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[46]~79           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[41]~61           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[36]~51           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[31]~41           ; 5       ;
; DoublePulse:DoublePulse1|LessThan1~3               ; 5       ;
; DoublePulse:DoublePulse1|dblcount[21]~29           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[16]~23           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[11]~15           ; 5       ;
; DoublePulse:DoublePulse1|dblcount[26]~5            ; 5       ;
; DoublePulse:DoublePulse1|state.HIGH2_STATE         ; 5       ;
; DoublePulse:DoublePulse1|state.IDLE_STATE          ; 5       ;
; tri_200us[2]~13                                    ; 5       ;
; tri_200us[7]~9                                     ; 5       ;
; ad:ad|clk_div[4]                                   ; 5       ;
; ~GND                                               ; 4       ;
; LED1_reg~2                                         ; 4       ;
; LessThan3~4                                        ; 4       ;
; DoublePulse:DoublePulse4|dblcount[8]               ; 4       ;
; DoublePulse:DoublePulse4|dblcount[20]              ; 4       ;
; DoublePulse:DoublePulse4|dblcount[18]              ; 4       ;
; DoublePulse:DoublePulse4|dblcount[27]              ; 4       ;
; DoublePulse:DoublePulse4|dblcount[26]              ; 4       ;
; DoublePulse:DoublePulse4|state.HIGH1_STATE         ; 4       ;
; DoublePulse:DoublePulse1|state.LOW1_STATE          ; 4       ;
; DoublePulse:DoublePulse1|dblcount[10]              ; 4       ;
; DoublePulse:DoublePulse1|dblcount[9]               ; 4       ;
; DoublePulse:DoublePulse1|dblcount[20]              ; 4       ;
; DoublePulse:DoublePulse1|dblcount[18]              ; 4       ;
; DoublePulse:DoublePulse1|dblcount[27]              ; 4       ;
; DoublePulse:DoublePulse1|dblcount[26]              ; 4       ;
; DoublePulse:DoublePulse1|state.HIGH1_STATE         ; 4       ;
; tri_200us[1]                                       ; 4       ;
; tri_200us[0]                                       ; 4       ;
; tri_200us[6]                                       ; 4       ;
; tri_200us[7]                                       ; 4       ;
; tri_200us[8]                                       ; 4       ;
; tri_200us[9]                                       ; 4       ;
; ad:ad|ad_count[4]                                  ; 4       ;
; ad:ad|clk_div[3]                                   ; 4       ;
; LED1_reg~4                                         ; 3       ;
; key_filter:key_rd_inst|cnt_20ms[0]                 ; 3       ;
; ad:ad|volt[11]                                     ; 3       ;
; LessThan8~3                                        ; 3       ;
; ad:ad|volt[5]                                      ; 3       ;
; LessThan8~0                                        ; 3       ;
; LessThan3~6                                        ; 3       ;
; LessThan3~5                                        ; 3       ;
; t[15]                                              ; 3       ;
; t[14]                                              ; 3       ;
; t[13]                                              ; 3       ;
; t[12]                                              ; 3       ;
; LessThan3~0                                        ; 3       ;
; t[19]                                              ; 3       ;
; t[18]                                              ; 3       ;
; t[17]                                              ; 3       ;
; t[16]                                              ; 3       ;
; DoublePulse:DoublePulse4|LessThan0~1               ; 3       ;
; DoublePulse:DoublePulse4|dblcount[7]               ; 3       ;
; DoublePulse:DoublePulse4|dblcount[6]               ; 3       ;
; DoublePulse:DoublePulse4|dblcount[5]               ; 3       ;
; DoublePulse:DoublePulse4|dblcount[23]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[22]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[21]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[19]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[17]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[16]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[15]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[14]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[25]              ; 3       ;
; DoublePulse:DoublePulse4|dblcount[24]              ; 3       ;
; DoublePulse:DoublePulse1|Selector3~0               ; 3       ;
; DoublePulse:DoublePulse1|LessThan1~17              ; 3       ;
; DoublePulse:DoublePulse1|LessThan0~1               ; 3       ;
; DoublePulse:DoublePulse1|dblcount[8]               ; 3       ;
; DoublePulse:DoublePulse1|dblcount[7]               ; 3       ;
; DoublePulse:DoublePulse1|dblcount[6]               ; 3       ;
; DoublePulse:DoublePulse1|dblcount[5]               ; 3       ;
; DoublePulse:DoublePulse1|dblcount[23]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[22]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[21]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[19]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[17]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[16]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[15]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[14]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[25]              ; 3       ;
; DoublePulse:DoublePulse1|dblcount[24]              ; 3       ;
; tri_200us[10]                                      ; 3       ;
; tri_200us[5]                                       ; 3       ;
; tri_200us[4]                                       ; 3       ;
; tri_200us[3]                                       ; 3       ;
; tri_200us[2]                                       ; 3       ;
; tri_200us[12]~3                                    ; 3       ;
; tri_200us[12]                                      ; 3       ;
; tri_200us[11]                                      ; 3       ;
; ad:ad|Equal1~0                                     ; 3       ;
; ad:ad|clk_div[2]                                   ; 3       ;
; ad:ad|clk_div[1]                                   ; 3       ;
; ad:ad|clk_div[0]                                   ; 3       ;
; ad:ad|rsr[9]                                       ; 2       ;
; ad:ad|rsr[8]                                       ; 2       ;
; ad:ad|rsr[10]                                      ; 2       ;
; ad:ad|rsr[5]                                       ; 2       ;
; ad:ad|rsr[4]                                       ; 2       ;
; ad:ad|rsr[3]                                       ; 2       ;
; ad:ad|rsr[2]                                       ; 2       ;
; ad:ad|rsr[1]                                       ; 2       ;
; ad:ad|rsr[0]                                       ; 2       ;
; ad:ad|rsr[6]                                       ; 2       ;
; ad:ad|rsr[7]                                       ; 2       ;
; ad:ad|rsr[11]                                      ; 2       ;
; ad:ad|rsr[14]                                      ; 2       ;
; ad:ad|rsr[13]                                      ; 2       ;
; ad:ad|rsr[12]                                      ; 2       ;
; DoublePulse:DoublePulse4|Selector4~4               ; 2       ;
; DoublePulse:DoublePulse4|dblcount[37]~120          ; 2       ;
; DoublePulse:DoublePulse4|LessThan1~18              ; 2       ;
; DoublePulse:DoublePulse4|LessThan2~7               ; 2       ;
; DoublePulse:DoublePulse1|Selector4~2               ; 2       ;
; DoublePulse:DoublePulse1|dblcount[12]~120          ; 2       ;
; DoublePulse:DoublePulse1|LessThan2~7               ; 2       ;
; key_filter:key_rd_inst|Equal1~5                    ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[15]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[13]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[16]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[14]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[12]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[11]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[10]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[9]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[8]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[7]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[6]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[5]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[4]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[3]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[2]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[1]                 ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[19]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[18]                ; 2       ;
; key_filter:key_rd_inst|cnt_20ms[17]                ; 2       ;
; ad:ad|clk_div[5]~12                                ; 2       ;
; always3~2                                          ; 2       ;
; LessThan6~0                                        ; 2       ;
; ad:ad|volt[7]                                      ; 2       ;
; ad:ad|volt[6]                                      ; 2       ;
; LED2_reg~0                                         ; 2       ;
; LessThan10~2                                       ; 2       ;
; ad:ad|volt[10]                                     ; 2       ;
; LessThan8~2                                        ; 2       ;
; ad:ad|volt[4]                                      ; 2       ;
; ad:ad|volt[3]                                      ; 2       ;
; ad:ad|volt[1]                                      ; 2       ;
; t[11]                                              ; 2       ;
; t[10]                                              ; 2       ;
; t[9]                                               ; 2       ;
; t[8]                                               ; 2       ;
; t[7]                                               ; 2       ;
; t[6]                                               ; 2       ;
; t[5]                                               ; 2       ;
; t[4]                                               ; 2       ;
; t[3]                                               ; 2       ;
; t[2]                                               ; 2       ;
; t[1]                                               ; 2       ;
; t[0]                                               ; 2       ;
; DoublePulse:DoublePulse4|Selector3~0               ; 2       ;
; DoublePulse:DoublePulse4|LessThan1~17              ; 2       ;
; DoublePulse:DoublePulse4|LessThan1~16              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[4]               ; 2       ;
; DoublePulse:DoublePulse4|dblcount[59]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[58]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[57]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[56]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[55]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[54]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[53]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[52]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[51]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[50]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[49]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[48]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[47]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[46]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[45]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[44]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[63]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[62]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[61]~69           ; 2       ;
; DoublePulse:DoublePulse4|dblcount[61]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[60]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[43]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[42]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[41]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[40]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[39]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[38]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[37]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[36]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[35]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[34]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[33]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[32]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[31]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[30]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[29]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[28]              ; 2       ;
; DoublePulse:DoublePulse4|LessThan2~1               ; 2       ;
; DoublePulse:DoublePulse4|dblcount[12]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[11]              ; 2       ;
; DoublePulse:DoublePulse4|dblcount[13]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[4]               ; 2       ;
; DoublePulse:DoublePulse1|dblcount[59]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[58]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[57]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[56]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[55]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[54]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[53]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[52]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[51]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[50]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[49]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[48]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[47]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[46]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[45]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[44]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[63]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[62]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[61]~69           ; 2       ;
; DoublePulse:DoublePulse1|dblcount[61]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[60]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[43]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[42]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[41]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[40]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[39]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[38]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[37]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[36]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[35]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[34]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[33]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[32]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[31]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[30]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[29]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[28]              ; 2       ;
; DoublePulse:DoublePulse1|LessThan2~1               ; 2       ;
; DoublePulse:DoublePulse1|dblcount[12]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[11]              ; 2       ;
; DoublePulse:DoublePulse1|dblcount[13]              ; 2       ;
; no_fault                                           ; 2       ;
; tri_200us[13]~32                                   ; 2       ;
; tri_200us[15]                                      ; 2       ;
; tri_200us[14]                                      ; 2       ;
; tri_200us[13]                                      ; 2       ;
; ad:ad|always0~0                                    ; 2       ;
; ad:ad|rsr[15]~0                                    ; 2       ;
; ad:ad|clk_div[3]~7                                 ; 2       ;
; LED2_reg                                           ; 2       ;
; DoublePulse:DoublePulse4|K1                        ; 2       ;
; DoublePulse:DoublePulse1|K1                        ; 2       ;
; ad:ad|adclk                                        ; 2       ;
; ad_in                                              ; 1       ;
; fault4                                             ; 1       ;
; fault3                                             ; 1       ;
; fault2                                             ; 1       ;
; fault1                                             ; 1       ;
; DoublePulse:DoublePulse4|dblcount[0]~131COUT1_184  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[0]~131           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[0]               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[0]~131COUT1_184  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[0]~131           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[0]               ; 1       ;
; ad:ad|ad_count[0]~11COUT1_18                       ; 1       ;
; ad:ad|ad_count[0]~11                               ; 1       ;
; ad:ad|ad_count[0]                                  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[1]               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[1]               ; 1       ;
; ad:ad|ad_count[1]~9COUT1_20                        ; 1       ;
; ad:ad|ad_count[1]~9                                ; 1       ;
; ad:ad|ad_count[1]                                  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[2]~127COUT1_186  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[2]~127           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[2]               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[2]~127COUT1_186  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[2]~127           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[2]               ; 1       ;
; ad:ad|ad_count[2]~7COUT1_22                        ; 1       ;
; ad:ad|ad_count[2]~7                                ; 1       ;
; ad:ad|ad_count[2]                                  ; 1       ;
; ad:ad|rsr[15]                                      ; 1       ;
; LessThan0~0                                        ; 1       ;
; DoublePulse:DoublePulse4|Selector2~0               ; 1       ;
; DoublePulse:DoublePulse4|Selector4~3               ; 1       ;
; DoublePulse:DoublePulse4|Selector4~2               ; 1       ;
; DoublePulse:DoublePulse4|Selector4~1               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[3]~125COUT1_188  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[3]~125           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[3]               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[37]~122          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[37]~121          ; 1       ;
; DoublePulse:DoublePulse4|Selector1~1               ; 1       ;
; DoublePulse:DoublePulse4|Selector1~0               ; 1       ;
; DoublePulse:DoublePulse4|LessThan2~8               ; 1       ;
; DoublePulse:DoublePulse4|LessThan2~6               ; 1       ;
; DoublePulse:DoublePulse4|LessThan2~5               ; 1       ;
; DoublePulse:DoublePulse4|LessThan2~4               ; 1       ;
; DoublePulse:DoublePulse4|LessThan2~3               ; 1       ;
; DoublePulse:DoublePulse4|LessThan2~2               ; 1       ;
; DoublePulse:DoublePulse1|Selector2~0               ; 1       ;
; DoublePulse:DoublePulse1|Selector4~1               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[3]~125COUT1_188  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[3]~125           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[3]               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[12]~122          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[12]~121          ; 1       ;
; DoublePulse:DoublePulse1|Selector1~1               ; 1       ;
; DoublePulse:DoublePulse1|Selector1~0               ; 1       ;
; DoublePulse:DoublePulse1|LessThan2~8               ; 1       ;
; DoublePulse:DoublePulse1|LessThan2~6               ; 1       ;
; DoublePulse:DoublePulse1|LessThan2~5               ; 1       ;
; DoublePulse:DoublePulse1|LessThan2~4               ; 1       ;
; DoublePulse:DoublePulse1|LessThan2~3               ; 1       ;
; DoublePulse:DoublePulse1|LessThan2~2               ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[0]~39COUT1_58      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[0]~39              ; 1       ;
; key_filter:key_rd_inst|Equal1~4                    ; 1       ;
; key_filter:key_rd_inst|Equal1~3                    ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[15]~37COUT1_82     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[15]~37             ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[13]~35COUT1_80     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[13]~35             ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[16]~33COUT1_84     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[16]~33             ; 1       ;
; key_filter:key_rd_inst|Equal1~2                    ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[12]~29COUT1_78     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[12]~29             ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[11]~27COUT1_76     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[11]~27             ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[10]~25COUT1_74     ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[10]~25             ; 1       ;
; key_filter:key_rd_inst|Equal1~1                    ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[8]~21COUT1_72      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[8]~21              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[7]~19COUT1_70      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[7]~19              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[6]~17COUT1_68      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[6]~17              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[5]~15COUT1_66      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[5]~15              ; 1       ;
; key_filter:key_rd_inst|Equal1~0                    ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[3]~11COUT1_64      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[3]~11              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[2]~9COUT1_62       ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[2]~9               ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[1]~7COUT1_60       ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[1]~7               ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[18]~3COUT1_88      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[18]~3              ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[17]~1COUT1_86      ; 1       ;
; key_filter:key_rd_inst|cnt_20ms[17]~1              ; 1       ;
; LessThan1~1                                        ; 1       ;
; LessThan1~0                                        ; 1       ;
; LessThan2~2                                        ; 1       ;
; LessThan2~1                                        ; 1       ;
; LessThan2~0                                        ; 1       ;
; ad:ad|ad_count[3]~5COUT1_24                        ; 1       ;
; ad:ad|ad_count[3]~5                                ; 1       ;
; ad:ad|ad_count[3]                                  ; 1       ;
; LED3_reg~0                                         ; 1       ;
; LED2_reg~1                                         ; 1       ;
; always3~1                                          ; 1       ;
; always3~0                                          ; 1       ;
; ad:ad|volt[8]                                      ; 1       ;
; ad:ad|volt[9]                                      ; 1       ;
; LessThan10~1                                       ; 1       ;
; ad:ad|volt[2]                                      ; 1       ;
; LessThan10~0                                       ; 1       ;
; LessThan8~1                                        ; 1       ;
; ad:ad|volt[0]                                      ; 1       ;
; ad:ad|volt[15]                                     ; 1       ;
; ad:ad|volt[14]                                     ; 1       ;
; ad:ad|volt[13]                                     ; 1       ;
; t[15]~39COUT1_82                                   ; 1       ;
; t[15]~39                                           ; 1       ;
; t[13]~35COUT1_80                                   ; 1       ;
; t[13]~35                                           ; 1       ;
; t[12]~33COUT1_78                                   ; 1       ;
; t[12]~33                                           ; 1       ;
; LessThan3~3                                        ; 1       ;
; t[11]~31COUT1_76                                   ; 1       ;
; t[11]~31                                           ; 1       ;
; t[10]~29COUT1_74                                   ; 1       ;
; t[10]~29                                           ; 1       ;
; t[8]~25COUT1_72                                    ; 1       ;
; t[8]~25                                            ; 1       ;
; LessThan3~2                                        ; 1       ;
; t[7]~23COUT1_70                                    ; 1       ;
; t[7]~23                                            ; 1       ;
; t[6]~21COUT1_68                                    ; 1       ;
; t[6]~21                                            ; 1       ;
; t[5]~19COUT1_66                                    ; 1       ;
; t[5]~19                                            ; 1       ;
; LessThan3~1                                        ; 1       ;
; t[3]~15COUT1_64                                    ; 1       ;
; t[3]~15                                            ; 1       ;
; t[2]~13COUT1_62                                    ; 1       ;
; t[2]~13                                            ; 1       ;
; t[1]~11COUT1_60                                    ; 1       ;
; t[1]~11                                            ; 1       ;
; t[0]~9COUT1_58                                     ; 1       ;
; t[0]~9                                             ; 1       ;
; t[18]~5COUT1_88                                    ; 1       ;
; t[18]~5                                            ; 1       ;
; t[17]~3COUT1_86                                    ; 1       ;
; t[17]~3                                            ; 1       ;
; t[16]~1COUT1_84                                    ; 1       ;
; t[16]~1                                            ; 1       ;
; DoublePulse:DoublePulse4|Selector69~1              ; 1       ;
; DoublePulse:DoublePulse4|dblcount[10]~119COUT1_200 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[10]~119          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[8]~117COUT1_196  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[8]~117           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[9]~115COUT1_198  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[9]~115           ; 1       ;
; DoublePulse:DoublePulse4|LessThan0~0               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[7]~113COUT1_194  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[7]~113           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[4]~109COUT1_190  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[4]~109           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[5]~107COUT1_192  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[5]~107           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~14              ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~13              ; 1       ;
; DoublePulse:DoublePulse4|dblcount[59]~105COUT1_278 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[59]~105          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[58]~103COUT1_276 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[58]~103          ; 1       ;
; DoublePulse:DoublePulse4|dblcount[57]~101COUT1_274 ; 1       ;
; DoublePulse:DoublePulse4|dblcount[57]~101          ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~12              ; 1       ;
; DoublePulse:DoublePulse4|dblcount[55]~97COUT1_272  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[55]~97           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[54]~95COUT1_270  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[54]~95           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[53]~93COUT1_268  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[53]~93           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[52]~91COUT1_266  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[52]~91           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~11              ; 1       ;
; DoublePulse:DoublePulse4|dblcount[50]~87COUT1_264  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[50]~87           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[49]~85COUT1_262  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[49]~85           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[48]~83COUT1_260  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[48]~83           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~10              ; 1       ;
; DoublePulse:DoublePulse4|dblcount[47]~81COUT1_258  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[47]~81           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~77COUT1_256  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[45]~77           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[44]~75COUT1_254  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[44]~75           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~9               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[62]~71COUT1_282  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[62]~71           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[60]~67COUT1_280  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[60]~67           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~8               ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~7               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[43]~65COUT1_252  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[43]~65           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[42]~63COUT1_250  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[42]~63           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[40]~59COUT1_248  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[40]~59           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~6               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[39]~57COUT1_246  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[39]~57           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[38]~55COUT1_244  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[38]~55           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[37]~53COUT1_242  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[37]~53           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~5               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[35]~49COUT1_240  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[35]~49           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[34]~47COUT1_238  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[34]~47           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[33]~45COUT1_236  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[33]~45           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[32]~43COUT1_234  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[32]~43           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~4               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[30]~39COUT1_232  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[30]~39           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[29]~37COUT1_230  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[29]~37           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[28]~35COUT1_228  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[28]~35           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~2               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[23]~33COUT1_220  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[23]~33           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[22]~31COUT1_218  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[22]~31           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[19]~27COUT1_214  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[19]~27           ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~1               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[17]~25COUT1_210  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[17]~25           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[15]~21COUT1_208  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[15]~21           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[14]~19COUT1_206  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[14]~19           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[12]~17COUT1_202  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[12]~17           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[13]~13COUT1_204  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[13]~13           ; 1       ;
; DoublePulse:DoublePulse4|LessThan2~0               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[20]~11COUT1_216  ; 1       ;
; DoublePulse:DoublePulse4|dblcount[20]~11           ; 1       ;
; DoublePulse:DoublePulse4|dblcount[18]~9COUT1_212   ; 1       ;
; DoublePulse:DoublePulse4|dblcount[18]~9            ; 1       ;
; DoublePulse:DoublePulse4|LessThan1~0               ; 1       ;
; DoublePulse:DoublePulse4|dblcount[27]~7COUT1_226   ; 1       ;
; DoublePulse:DoublePulse4|dblcount[27]~7            ; 1       ;
; DoublePulse:DoublePulse4|dblcount[25]~3COUT1_224   ; 1       ;
; DoublePulse:DoublePulse4|dblcount[25]~3            ; 1       ;
; DoublePulse:DoublePulse4|dblcount[24]~1COUT1_222   ; 1       ;
; DoublePulse:DoublePulse4|dblcount[24]~1            ; 1       ;
; DoublePulse:DoublePulse4|Selector69~0              ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~16              ; 1       ;
; DoublePulse:DoublePulse1|Selector69~1              ; 1       ;
; DoublePulse:DoublePulse1|dblcount[10]~119COUT1_200 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[10]~119          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[8]~117COUT1_196  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[8]~117           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[9]~115COUT1_198  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[9]~115           ; 1       ;
; DoublePulse:DoublePulse1|LessThan0~0               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[7]~113COUT1_194  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[7]~113           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[4]~109COUT1_190  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[4]~109           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[5]~107COUT1_192  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[5]~107           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~14              ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~13              ; 1       ;
; DoublePulse:DoublePulse1|dblcount[59]~105COUT1_278 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[59]~105          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[58]~103COUT1_276 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[58]~103          ; 1       ;
; DoublePulse:DoublePulse1|dblcount[57]~101COUT1_274 ; 1       ;
; DoublePulse:DoublePulse1|dblcount[57]~101          ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~12              ; 1       ;
; DoublePulse:DoublePulse1|dblcount[55]~97COUT1_272  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[55]~97           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[54]~95COUT1_270  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[54]~95           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[53]~93COUT1_268  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[53]~93           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[52]~91COUT1_266  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[52]~91           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~11              ; 1       ;
; DoublePulse:DoublePulse1|dblcount[50]~87COUT1_264  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[50]~87           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[49]~85COUT1_262  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[49]~85           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[48]~83COUT1_260  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[48]~83           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~10              ; 1       ;
; DoublePulse:DoublePulse1|dblcount[47]~81COUT1_258  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[47]~81           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[45]~77COUT1_256  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[45]~77           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[44]~75COUT1_254  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[44]~75           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~9               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[62]~71COUT1_282  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[62]~71           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[60]~67COUT1_280  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[60]~67           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~8               ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~7               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[43]~65COUT1_252  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[43]~65           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[42]~63COUT1_250  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[42]~63           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[40]~59COUT1_248  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[40]~59           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~6               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[39]~57COUT1_246  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[39]~57           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[38]~55COUT1_244  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[38]~55           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[37]~53COUT1_242  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[37]~53           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~5               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[35]~49COUT1_240  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[35]~49           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[34]~47COUT1_238  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[34]~47           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[33]~45COUT1_236  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[33]~45           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[32]~43COUT1_234  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[32]~43           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~4               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[30]~39COUT1_232  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[30]~39           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[29]~37COUT1_230  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[29]~37           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[28]~35COUT1_228  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[28]~35           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~2               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[23]~33COUT1_220  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[23]~33           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[22]~31COUT1_218  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[22]~31           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[19]~27COUT1_214  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[19]~27           ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~1               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[17]~25COUT1_210  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[17]~25           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[15]~21COUT1_208  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[15]~21           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~19COUT1_206  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[14]~19           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[12]~17COUT1_202  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[12]~17           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[13]~13COUT1_204  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[13]~13           ; 1       ;
; DoublePulse:DoublePulse1|LessThan2~0               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[20]~11COUT1_216  ; 1       ;
; DoublePulse:DoublePulse1|dblcount[20]~11           ; 1       ;
; DoublePulse:DoublePulse1|dblcount[18]~9COUT1_212   ; 1       ;
; DoublePulse:DoublePulse1|dblcount[18]~9            ; 1       ;
; DoublePulse:DoublePulse1|LessThan1~0               ; 1       ;
; DoublePulse:DoublePulse1|dblcount[27]~7COUT1_226   ; 1       ;
; DoublePulse:DoublePulse1|dblcount[27]~7            ; 1       ;
; DoublePulse:DoublePulse1|dblcount[25]~3COUT1_224   ; 1       ;
; DoublePulse:DoublePulse1|dblcount[25]~3            ; 1       ;
; DoublePulse:DoublePulse1|dblcount[24]~1COUT1_222   ; 1       ;
; DoublePulse:DoublePulse1|dblcount[24]~1            ; 1       ;
; DoublePulse:DoublePulse1|Selector69~0              ; 1       ;
; ad:ad|always0~6                                    ; 1       ;
; tri_200us[14]~29COUT1_70                           ; 1       ;
; tri_200us[14]~29                                   ; 1       ;
; tri_200us[13]~27COUT1_68                           ; 1       ;
; tri_200us[13]~27                                   ; 1       ;
; ad:ad|always0~5                                    ; 1       ;
; ad:ad|always0~4                                    ; 1       ;
; ad:ad|always0~3                                    ; 1       ;
; tri_200us[10]~25COUT1_64                           ; 1       ;
; tri_200us[10]~25                                   ; 1       ;
; ad:ad|always0~2                                    ; 1       ;
; ad:ad|always0~1                                    ; 1       ;
; tri_200us[1]~23COUT1_50                            ; 1       ;
; tri_200us[1]~23                                    ; 1       ;
; tri_200us[0]~21COUT1_48                            ; 1       ;
; tri_200us[0]~21                                    ; 1       ;
; tri_200us[5]~19COUT1_56                            ; 1       ;
; tri_200us[5]~19                                    ; 1       ;
; tri_200us[4]~17COUT1_54                            ; 1       ;
; tri_200us[4]~17                                    ; 1       ;
; tri_200us[3]~15COUT1_52                            ; 1       ;
; tri_200us[3]~15                                    ; 1       ;
; tri_200us[6]~11COUT1_58                            ; 1       ;
; tri_200us[6]~11                                    ; 1       ;
; tri_200us[8]~7COUT1_60                             ; 1       ;
; tri_200us[8]~7                                     ; 1       ;
; tri_200us[9]~5COUT1_62                             ; 1       ;
; tri_200us[9]~5                                     ; 1       ;
; tri_200us[11]~1COUT1_66                            ; 1       ;
; tri_200us[11]~1                                    ; 1       ;
; ad:ad|Equal1~1                                     ; 1       ;
; ad:ad|adclk~0                                      ; 1       ;
; ad:ad|clk_div[2]~9COUT1_24                         ; 1       ;
; ad:ad|clk_div[2]~9                                 ; 1       ;
; ad:ad|clk_div[1]~5COUT1_22                         ; 1       ;
; ad:ad|clk_div[1]~5                                 ; 1       ;
; ad:ad|clk_div[0]~3COUT1_20                         ; 1       ;
; ad:ad|clk_div[0]~3                                 ; 1       ;
; ad:ad|clk_div[4]~1COUT1_26                         ; 1       ;
; ad:ad|clk_div[4]~1                                 ; 1       ;
; LED4_reg                                           ; 1       ;
; LED3_reg                                           ; 1       ;
; LED1_reg                                           ; 1       ;
+----------------------------------------------------+---------+


+---------------------------------------------------+
; Other Routing Usage Summary                       ;
+-----------------------------+---------------------+
; Other Routing Resource Type ; Usage               ;
+-----------------------------+---------------------+
; C4s                         ; 151 / 2,870 ( 5 % ) ;
; Direct links                ; 84 / 3,938 ( 2 % )  ;
; Global clocks               ; 1 / 4 ( 25 % )      ;
; LAB clocks                  ; 11 / 72 ( 15 % )    ;
; LUT chains                  ; 32 / 1,143 ( 3 % )  ;
; Local interconnects         ; 370 / 3,938 ( 9 % ) ;
; R4s                         ; 190 / 2,832 ( 7 % ) ;
+-----------------------------+---------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.96) ; Number of LABs  (Total = 48) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 3                            ;
; 3                                          ; 1                            ;
; 4                                          ; 2                            ;
; 5                                          ; 3                            ;
; 6                                          ; 2                            ;
; 7                                          ; 2                            ;
; 8                                          ; 3                            ;
; 9                                          ; 2                            ;
; 10                                         ; 28                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.60) ; Number of LABs  (Total = 48) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 36                           ;
; 1 Clock enable                     ; 19                           ;
; 1 Sync. clear                      ; 18                           ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.15) ; Number of LABs  (Total = 48) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 3                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 3                            ;
; 9                                           ; 2                            ;
; 10                                          ; 26                           ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.33) ; Number of LABs  (Total = 48) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 5                            ;
; 3                                               ; 4                            ;
; 4                                               ; 4                            ;
; 5                                               ; 6                            ;
; 6                                               ; 4                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 0                            ;
; 10                                              ; 14                           ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.19) ; Number of LABs  (Total = 48) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 6                            ;
; 4                                           ; 17                           ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 4                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 2                            ;
; 17                                          ; 1                            ;
; 18                                          ; 1                            ;
; 19                                          ; 3                            ;
; 20                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EPM1270T144I5 for design "UNIT_FINAL"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144C5 is compatible
    Info (176445): Device EPM570T144I5 is compatible
    Info (176445): Device EPM570T144A5 is compatible
    Info (176445): Device EPM1270T144C5 is compatible
    Info (176445): Device EPM1270T144A5 is compatible
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UNIT_FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 18
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X9_Y0 to location X17_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.06 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file D:/temp/hff/gitsinglepulse/GR202300909PCB_TEST/GR202300909TEST_code/UNIT_FINAL.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 5650 megabytes
    Info: Processing ended: Sat Dec 16 17:51:33 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/temp/hff/gitsinglepulse/GR202300909PCB_TEST/GR202300909TEST_code/UNIT_FINAL.fit.smsg.


