计算机组成每日一题 2020 Otc
===

目录
---

[TOC]

## 1. Week 1

### 1.1. Mon

垂直型微指令的特点是          。[国防科技大学821]

A.   微指令格式垂直表示

B.   控制信号经过编码

C.   采用微操作码

D.   多层次表示

<details>
<summary>答案</summary>
答案：C<br>
解析：垂直型微指令微指令中设置微操作码字段，采用微操作码编译法，由微操作码规定微指令的功能，称为垂直型微指令
</details>

### 1.2. Tue

下列存储器中，汇编语言程序员可见的是           [济南大学846-2017]

A．存储器地址寄存器(MAR)

B．程序计数器(PC)

C．存储器数据寄存器(MDR)

D．指令寄存器(IR)

<details>
<summary>答案</summary>
答案：B<br>
解析：汇编程序员可以通过指定待执行指令的地址来设置PC的值，而IR，MAR，MDR是CPU的内部工作寄存器，对程序员不可见。
</details>

## 2. Week 2

### 2.1. Mon

下列是有关冯・诺依曼结构计算机中指令和数据存放位置的叙述，其中正确的是        [国防科技大学821]

A．指令存放在内存中，数据存放在外存中

B．指令和数据任何时候都存放在内存中

C．指令和数据任何时候都存放在外存中

D．程序被启动前指令和数据都存放在外存中，而启动后指令和数据被装入内存

<details>
<summary>答案</summary>
答案：D<br>
解析：计算机关机状态时，计算机中指令和数据存放在外存中，但是CPU不能直接和外存交互信息，因此启动后的指令和数据被装入内存。<br>
外存设置在主机外部，它的存储容量大，价格较低，但存取速度较慢，一般用来存放暂时不参与运行的程序和数据，CPU不可以直接访问外存，外存中的程序和数据在需要时才传送到内存，因此它是内存的补充和后援。
</details>

### 2.2. Tue

下列有关浮点数加减运算的叙述中，正确的是         。[国防科技大学821]

Ⅰ. 对阶操作不会引起阶码上溢或下溢

Ⅱ. 右规和尾数舍入都可能引起阶码上溢

Ⅲ. 左规时可能引起阶码下溢

Ⅳ. 尾数溢出时结果不一定溢出

A.   仅Ⅱ、Ⅲ

B.   仅Ⅰ、Ⅱ、Ⅳ

C.   仅Ⅰ、Ⅲ、Ⅳ

D.   Ⅰ、Ⅱ、Ⅲ、Ⅳ

<details>
<summary>答案</summary>
答案：D<br>
解析：对阶是较小的阶码对齐至较大的阶码<br>
Ⅰ   正确。右规和尾数舍入过程，阶码加1   而可能上溢<br>
Ⅱ   正确。同理<br>
Ⅲ   正确。尾数溢出时可能仅产生误差，结果不一定溢出<br>
Ⅳ   正确。
</details>

### 2.3. Wed

下列寻址方式中，操作数有效地址 E=(Rb)+A(A为形式地址)的是          [国防科技大学821]

A. 基址寻址

B. 变址寻址

C. 相对寻址

D. 间接寻址

<details>
<summary>答案</summary>
答案：A<br>
解析：根据基址寻址方式的定义，操作数的有效地址是基址寄存器的内容+形式地址(位移量)。题干中给出的E=(Rb)+A(A为形式地址)符合上述定义。
</details>

### 2.4. Thu

某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是       [国防科技大学821]

A. 0-64MB

B. 0-32MB

C. 0-32M

D. 0-64M

<details>
<summary>答案</summary>
答案：D<br>
解析：按字编址的寻址范围是：0~64M，也即0000000~3FFFFFFH。
计算步骤：256M字节=256*1024*1024*8位，按计算机按32位字长单字编址。<br>
则单字的位数为32位，范围为（256*1024*1024*8位）/32位=64M。<br>
此外若计算机按32位字长半字编址。则半字的位数为16位，范围为（256*1024*1024*8位）/16位=128M，计算机按32位字长双字编址。<br>
则双字的位数为64位，范围为（256*1024*1024*8位）/64位=32M。
</details>

### 2.5. Fri

某计算机的Cache共有16块，采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是          [国防科技大学821]

A．0

B．2

C．4

D．6

<details>
<summary>答案</summary>
答案：C<br>
解析：组相联映射方式下，主存块按模Q(Q为Cache组数)映射到Cache对应组中的任一块；Cache共有16块，采用2路组相联映射，故Cache共分16/2=8组；主存块大小为32字节，按字节编址，故主存129号单元所在主存块为第129/32=4块；4 Mod 8=4，故129号单元所在主存块应装入Cache第4组中任一块。
</details>

### 2.6. Sat

计算机指令系统中采用不同寻址方式的主要目的是             [国防科技大学821]

A．可直接访问内存或外存

B．提供扩展操作码并降低指令译码难度

C．简化汇编指令的设计

D．缩短指令长度，扩大寻址空间，提高编程灵活性

<details>
<summary>答案</summary>
答案：D<br>
解析：指令系统设计的一项重要内容是寻址方式，寻址方式对于丰富程序设计手段、方便编程、缩短指令长度、扩大寻址空间、提高编程灵活性、减少访问主存的次数、减少程序所占内存空间等方面均有着重要作用。
</details>

### 2.7. Sun

变址寻址方式中，操作数的有效地址是             [国防科技大学821]

A.   基址寄存器内容加上形式地址（位移量）；

B.   程序计数器内容加上形式地址；

C.   变址寄存器内容加上形式地址；

D.   以上都不对。

<details>
<summary>答案</summary>
答案：C<br>
解析：<br>
①基址寻址方式：基址寄存器中的内容加上指令中的形式地址；<br>
②变址寻址方式：变址寄存器中的内容加上指令中的形式地址；<br>
③基址加变址寻址方式：寄存器（一般为基址寄存器）的内容加上指令中的形式地址；<br>
④相对寻址方式：程序计数器的内容加上指令中的形式地址；<br>
⑤立即寻址方式：指令中给出的就是操作数，而不是地址；<br>
⑥直接寻址方式：指令中给出的就是操作数在主存中的有效地址；<br>
⑦间接寻址方式：指令中给出的是操作数在寄存器中的地址，寄存器中保存的内容才是操作数的地址；<br>
⑧寄存器寻址方式：指令中给出的是寄存器的编号，既不是操作数也不是操作数地址。
</details>

## 3. Week 3

### 3.1. Mon

采用指令Cache与数据Cache分离的主要目的是          [北京科技大学]

A.  减低Cache的缺失损失

B.  提高Cache的命中率

C.  减低CPU平均访问时间

D.  减少指令流水线资源冲突

<details>
<summary>答案</summary>
答案：D<br>
解析：Cache分为一级L1和二级L2。L1集成在CPU中，称为片内Cache。在L1中还分数据Cache和指令Cache。分别用来存放数据和执行这些数据的指令，两个Cache可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。
</details>

### 3.2. Tue

假设某计算机按字编址，Cache 有 4 个行，Cache 和主存之间交换的块为 1 个字。若 Cache 的内容初始为空，采用 2 路组相联映射方式和 LRU 替换算法。当访问的主存地址依次为 0,4,8,2,0,6,8,6,4,8 时，命中 Cache 的次数是        [北京科技大学]

A. 1

B. 2

C. 3

D. 4

<details>
<summary>答案</summary>
答案：C<br>
解析：4行表示有4个组，每块有一个字，每组有两块。
</details>

### 3.3. Wed

假定字符的最后一位是奇偶校验位，那么下列字符______采用了偶校验，且数据没有错误.[北京科技大学]

A．11000101

B．10110101

C．10001001

D．11010110

<details>
<summary>答案</summary>
答案：A<br>
解析：本题考查的知识点是奇偶校验。<br>
为了保证数据传送过程的正确无误，计算机在运行时，各部件之间在进行数据交换时引入差错检查机制。通常在编码中加入一定的冗余位，使得当传送的编码中出现错误时就成为非法代码而被检测出来。<br>
奇偶检验码的原理是在k位数据码之外增加1位检验位，使k+1位码中取值为1的位数总保持为偶数(偶校验)或奇数(奇校验)。<br>
题目中，采用偶校验，则校验码1的个数应为偶数。选项中，只有A的校验码11000101中1的个数为4是偶数。
</details>

## 4. Week 4

### 4.1. Tue

某计算机的Cache共有16块，采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是            [南开大学]

A．0

B．2

C．4

D．6

<details>
<summary>答案</summary>
答案：C<br>
解析：组相联映射方式下，主存块按模Q(Q为Cache组数)映射到Cache对应组中的任一块；Cache共有16块，采用2路组相联映射，故Cache共分16/2=8组；主存块大小为32字节，按字节编址，故主存129号单元所在主存块为第129/32=4块；4 Mod 8=4，故129号单元所在主存块应装入Cache第4组中任一块。
</details>

### 4.2. Wed

I/O与主机信息的交换采用中断方式的特点是          [北京科技大学]

A．CPU与设备串行工作，传送与主程序串行工作

B．CPU与设备并行工作，传送与主程序串行工作

C．CPU与设备串行工作，传送与主程序并行工作

D．CPU与设备并行工作，传送与主程序并行工作

<details>
<summary>答案</summary>
答案：B<br>
解析：I/O与主机信息的交换采用中断方式的特点是：CPU与设备并行工作，传送与主程序串行工作。所以选项B正确。
</details>
