import type { Block } from '../types'

export const body: Block[] = [
  {
    kind: 'p',
    text: 'Two questions come up on every open-toolchain FPGA bench before any result is worth reporting. Which chip is actually on the other end of the JTAG cable? And is the Fmax in the log a property of the design, or of the one placement seed that produced it? We turned both into commands, tri fpga-jtag and tri fpga-seeds, and ran them on our own bench and on a 321-LUT ternary dot-product unit we are cross-checking for another group.',
  },
  {
    kind: 'p',
    text: 'The short answer to the second question: across 20 placement seeds, that unit ranged from 164.15 to 200.40 MHz. Moving its pins ranged it from 62.68 to 76.75 MHz. With the netlist and cell counts identical in both cases, the seed changed Fmax by 1.22x and the pinout by about 2.6x. Every Fmax here is nextpnr\'s post-route estimate from its own delay model, not sign-off timing.',
  },
  { kind: 'h', text: 'tri fpga-seeds: Fmax as a range' },
  {
    kind: 'p',
    text: 'nextpnr-xilinx prints a post-route Max frequency per clock, and the number moves with --seed. A single seed is one sample from a distribution. fpga-seeds either parses a set of existing logs (--parse) or runs the sweep itself (--run, one nextpnr process per seed, at low priority). It writes the input hashes and the nextpnr version before the first seed and refuses to overwrite earlier logs. Per seed it takes LUT, FF and CARRY4 counts, the last post-route Fmax of the slowest clock, and the logic/routing split of the critical path. It prints min, median, max and the max/min ratio, and it flags any seed whose cell counts differ, because then the seeds did not place the same netlist.',
  },
  {
    kind: 'table',
    head: ['xc7a200tfbg484-2, nextpnr-xilinx, 100 MHz target, post-route estimate', 'Seeds', 'LUT / FF / CARRY4', 'Fmax min / median / max (MHz)', 'Meets 100 MHz'],
    rows: [
      ['Compact pinout', '20', '321 / 114 / 14 on every seed', '164.15 / 187.16 / 200.40', '20 of 20'],
      ['Pins spread across the package', '10', '321 / 114 / 14 on every seed', '62.68 / 71.42 / 76.75', '0 of 10'],
      ['Corrected unit (one more negation bit), compact pinout', '20', '331 / 114 / 15 on every seed', '178.00 / 194.34 / 221.58', '20 of 20'],
    ],
  },
  {
    kind: 'p',
    text: 'The slowest compact-pinout seed is faster than the fastest spread-pinout seed by a factor of 2.14. In the spread runs the critical path has 0.4 ns of logic and 12.6 to 15.5 ns of routing: a two-LUT path that crosses the die three times between I/O columns. A stand-alone unit with synthetic pins measures where its pins were put. Our earlier single-seed estimate for this unit, 71.28 MHz, reproduces exactly at seed 1 with the spread pinout; it was a pinout result, not a datapath result. We have said so to the group whose unit it is, and they agree that it does not belong in a speed comparison.',
  },
  {
    kind: 'p',
    text: 'The third row is the corrected version of the same unit. Its negation is one bit wider, so -1 x (-128) gives +128 instead of wrapping to -128. That costs ten LUTs and one CARRY4 after routing, and on the same compact pinout the estimate for all 20 seeds still clears 100 MHz.',
  },
  { kind: 'h', text: 'tri fpga-jtag: which chip answered' },
  {
    kind: 'p',
    text: 'fpga-jtag reads IDCODEs and never programs. It handles two cable families. For a Xilinx Platform Cable USB II (or a DLC10 clone; USB VID 0x03fd), the cable comes up as 0x0013 with no firmware. With --load the command loads the firmware with fxload, without sudo, and waits for it to re-enumerate as 0x0008. It then runs xc3sprog and prints the firmware and CPLD versions and every device on the chain, by name and revision. For FTDI cables it asks openFPGALoader which probe is attached and runs --detect. --expect XC7A100T turns the result into an exit code: 0 for a match, 1 for no chain or a different chip, 2 for no cable.',
  },
  {
    kind: 'p',
    text: 'On our bench that exit code did its job. The only cable attached today was the FTDI probe of the AX7203, and fpga-jtag --expect XC7A100T reported loc 0: 0x03636093 XC7A200T and exited 1. That is the right chip for that board and the wrong chip for the step we were about to take. It is a step we would rather have stopped at a mismatch than at a programming error.',
  },
  {
    kind: 'p',
    text: 'When there is no chain at all, the command shifts raw bits through TDO and reads what comes back. All ones means nothing is driving TDO. The cable itself works, so the next things to check are the cable status LED, target power, the header, pin-1 orientation and the TDO wire, in that order. All zeros points at the cable side. That distinction is what separates a cable problem from a board problem, and all ones is what our second bench, an XC7A100T on a DLC10 clone, returned at its last check.',
  },
  {
    kind: 'p',
    text: 'One detail for anyone writing a similar tool: openFPGALoader masks the revision nibble of the IDCODE, so it reports 0x03636093 where xc3sprog reports 0x13636093 for the same part. fpga-jtag names the part on the FTDI path and does not invent a revision.',
  },
  { kind: 'h', text: 'Both commands test themselves' },
  {
    kind: 'p',
    text: 'Each command carries a --self-test that runs its parsers on recorded output: 17 checks for jtag (IDCODE names, firmware lines, the stuck-high and stuck-low TDO verdicts, the openFPGALoader revision mask) and 11 for seeds (unfinished logs, multiple clocks, differing netlists). tri fpga-tools runs every board-loop self-test together; it reports 14 of 14. Re-parsing the logs behind the table above reproduces the hand-made CSVs value for value.',
  },
]

export const ruBody: Block[] = [
  {
    kind: 'p',
    text: 'На любом стенде с открытым тулчейном FPGA два вопроса возникают раньше, чем результат становится достойным отчёта. Какой чип на самом деле на другом конце JTAG-кабеля? И Fmax в логе — это свойство дизайна или одного seed размещения, который его дал? Мы превратили оба вопроса в команды, tri fpga-jtag и tri fpga-seeds. Мы прогнали их на своём стенде и на тернарном блоке скалярного произведения на 321 LUT, который перепроверяем для другой группы.',
  },
  {
    kind: 'p',
    text: 'Короткий ответ на второй вопрос: на 20 seed размещения этот блок дал от 164,15 до 200,40 МГц. Перенос его выводов дал от 62,68 до 76,75 МГц. Нетлист и число ячеек в обоих случаях одинаковые: seed менял Fmax в 1,22 раза, расположение выводов — примерно в 2,6 раза. Каждая Fmax здесь — оценка nextpnr после разводки по её собственной модели задержек, а не подписанный тайминг.',
  },
  { kind: 'h', text: 'tri fpga-seeds: Fmax как диапазон' },
  {
    kind: 'p',
    text: 'nextpnr-xilinx печатает Max frequency после разводки для каждого клока, и это число меняется с --seed. Один seed — одна выборка из распределения. fpga-seeds либо разбирает набор готовых логов (--parse), либо сам запускает перебор (--run, по одному процессу nextpnr на seed, с низким приоритетом). Перед первым seed команда записывает хэши входов и версию nextpnr и отказывается перезаписывать прежние логи. Для каждого seed она берёт число LUT, FF и CARRY4, последнюю Fmax после разводки для самого медленного клока и разбиение критического пути на логику и разводку. Она печатает минимум, медиану, максимум и отношение max/min. Seed, у которого число ячеек отличается, она помечает: значит, seed размещали не один и тот же нетлист.',
  },
  {
    kind: 'table',
    head: ['xc7a200tfbg484-2, nextpnr-xilinx, цель 100 МГц, оценка после разводки', 'Seed', 'LUT / FF / CARRY4', 'Fmax мин / медиана / макс (МГц)', 'Держит 100 МГц'],
    rows: [
      ['Компактная распиновка', '20', '321 / 114 / 14 на каждом seed', '164,15 / 187,16 / 200,40', '20 из 20'],
      ['Выводы разнесены по корпусу', '10', '321 / 114 / 14 на каждом seed', '62,68 / 71,42 / 76,75', '0 из 10'],
      ['Исправленный блок (на бит шире отрицание), компактная распиновка', '20', '331 / 114 / 15 на каждом seed', '178,00 / 194,34 / 221,58', '20 из 20'],
    ],
  },
  {
    kind: 'p',
    text: 'Самый медленный seed с компактной распиновкой быстрее самого быстрого seed с разнесённой в 2,14 раза. В разнесённых прогонах на критическом пути 0,4 нс логики и от 12,6 до 15,5 нс разводки: путь из двух LUT трижды пересекает кристалл между колонками ввода-вывода. Отдельный блок на синтетических выводах измеряет то место, куда поставили его выводы. Наша прежняя оценка для этого блока по одному seed, 71,28 МГц, точно воспроизводится на seed 1 с разнесённой распиновкой. Это был результат распиновки, а не тракта данных. Мы сказали об этом группе, чей это блок, и они согласны, что в сравнение скорости эта цифра не входит.',
  },
  {
    kind: 'p',
    text: 'Третья строка — исправленная версия того же блока. Отрицание в нём на один бит шире, так что -1 x (-128) даёт +128, а не заворачивается в -128. После разводки это стоит десять LUT и один CARRY4, и на той же компактной распиновке оценка для всех 20 seed по-прежнему проходит 100 МГц.',
  },
  { kind: 'h', text: 'tri fpga-jtag: какой чип ответил' },
  {
    kind: 'p',
    text: 'fpga-jtag читает IDCODE и никогда ничего не прошивает. Она работает с двумя семействами кабелей. Xilinx Platform Cable USB II (или клон DLC10; USB VID 0x03fd) поднимается как 0x0013 без прошивки. С --load команда загружает прошивку через fxload, без sudo, и ждёт, пока кабель переподключится как 0x0008. Затем она запускает xc3sprog и печатает версии прошивки и CPLD и каждое устройство в цепочке — по имени и ревизии. Для кабелей FTDI она спрашивает у openFPGALoader, какой зонд подключён, и запускает --detect. --expect XC7A100T превращает результат в код выхода: 0 при совпадении, 1 если цепочки нет или чип другой, 2 если нет кабеля.',
  },
  {
    kind: 'p',
    text: 'На нашем стенде этот код выхода сделал свою работу. Единственным подключённым сегодня кабелем был FTDI-зонд AX7203, и fpga-jtag --expect XC7A100T сообщила loc 0: 0x03636093 XC7A200T и вышла с кодом 1. Для этой платы это правильный чип, а для шага, который мы собирались сделать, — неправильный. Такой шаг лучше остановить на несовпадении, чем на ошибке прошивки.',
  },
  {
    kind: 'p',
    text: 'Если цепочки нет вовсе, команда прогоняет сырые биты через TDO и читает, что вернулось. Все единицы — TDO никто не ведёт. Сам кабель работает, поэтому дальше проверяют индикатор состояния кабеля, питание платы, разъём, ориентацию первого вывода и провод TDO, именно в таком порядке. Все нули указывают на сторону кабеля. Это различие и отделяет проблему кабеля от проблемы платы. Все единицы — это то, что вернул при последней проверке наш второй стенд, XC7A100T на клоне DLC10.',
  },
  {
    kind: 'p',
    text: 'Деталь для тех, кто пишет похожий инструмент: openFPGALoader маскирует полубайт ревизии в IDCODE, поэтому для одной и той же микросхемы он сообщает 0x03636093, а xc3sprog — 0x13636093. На пути FTDI fpga-jtag называет микросхему и не придумывает ревизию.',
  },
  { kind: 'h', text: 'Обе команды проверяют себя' },
  {
    kind: 'p',
    text: 'У каждой команды есть --self-test, который гоняет её разборщики на записанном выводе: 17 проверок для jtag (имена IDCODE, строки прошивки, вердикты TDO «все единицы» и «все нули», маска ревизии openFPGALoader) и 11 для seeds (незаконченные логи, несколько клоков, разные нетлисты). tri fpga-tools запускает все самопроверки board-loop вместе и сообщает 14 из 14. Повторный разбор логов, стоящих за таблицей выше, воспроизводит составленные вручную CSV значение в значение.',
  },
]
