#L1Topo Constraints File
#Model: VX690
#Processor Units: U1, U2

#MGT RxP Pin Constraints (RxN,TxP,TxN are then constrained automatically)
#AV1
#MGT[X/H]RXP[0..4]_110
set_property PACKAGE_PIN BD8 [get_ports {RxP[0]}]
set_property PACKAGE_PIN BC6 [get_ports {RxP[1]}]
set_property PACKAGE_PIN BA6 [get_ports {RxP[2]}]
set_property PACKAGE_PIN AW6 [get_ports {RxP[3]}]
# #MGT[X/H]RXP[0..4]_111
set_property PACKAGE_PIN AV8 [get_ports {RxP[4]}]
set_property PACKAGE_PIN AU6 [get_ports {RxP[5]}]
set_property PACKAGE_PIN AR6 [get_ports {RxP[6]}]
set_property PACKAGE_PIN AP8 [get_ports {RxP[7]}]
# #MGT[X/H]RXP[0..4]_112
set_property PACKAGE_PIN AN6 [get_ports {RxP[8]}]
set_property PACKAGE_PIN AM4 [get_ports {RxP[9]}]
set_property PACKAGE_PIN AM8 [get_ports {RxP[10]}]
set_property PACKAGE_PIN AL6 [get_ports {RxP[11]}]
#AV2
#MGT[X/H]RXP[0..4]_113
set_property PACKAGE_PIN AK8 [get_ports {RxP[12]}]
set_property PACKAGE_PIN AJ6 [get_ports {RxP[13]}]
set_property PACKAGE_PIN AG6 [get_ports {RxP[14]}]
set_property PACKAGE_PIN AE6 [get_ports {RxP[15]}]
#MGT[X/H]RXP[0..4]_114
set_property PACKAGE_PIN AD8 [get_ports {RxP[16]}]
set_property PACKAGE_PIN AC6 [get_ports {RxP[17]}]
set_property PACKAGE_PIN AA6 [get_ports {RxP[18]}]
set_property PACKAGE_PIN Y8 [get_ports {RxP[19]}]
#MGT[X/H]RXP[0..4]_115
set_property PACKAGE_PIN W6 [get_ports {RxP[20]}]
set_property PACKAGE_PIN V8 [get_ports {RxP[21]}]
set_property PACKAGE_PIN U6 [get_ports {RxP[22]}]
set_property PACKAGE_PIN T8 [get_ports {RxP[23]}]
#AV3
#MGT[X/H]RXP[0..4]_116
set_property PACKAGE_PIN R6 [get_ports {RxP[24]}]
set_property PACKAGE_PIN P8 [get_ports {RxP[25]}]
set_property PACKAGE_PIN N6 [get_ports {RxP[26]}]
set_property PACKAGE_PIN M8 [get_ports {RxP[27]}]
# #MGT[X/H]RXP[0..4]_117
set_property PACKAGE_PIN L6 [get_ports {RxP[28]}]
set_property PACKAGE_PIN K8 [get_ports {RxP[29]}]
set_property PACKAGE_PIN J6 [get_ports {RxP[30]}]
set_property PACKAGE_PIN H8 [get_ports {RxP[31]}]
# #MGT[X/H]RXP[0..4]_118
set_property PACKAGE_PIN G6 [get_ports {RxP[32]}]
set_property PACKAGE_PIN F8 [get_ports {RxP[33]}]
set_property PACKAGE_PIN E6 [get_ports {RxP[34]}]
set_property PACKAGE_PIN D8 [get_ports {RxP[35]}]
# #AV4
# #MGT[X/H]RXP[0..4]_119
set_property PACKAGE_PIN D4 [get_ports {RxP[36]}]
set_property PACKAGE_PIN C6 [get_ports {RxP[37]}]
set_property PACKAGE_PIN B8 [get_ports {RxP[38]}]
set_property PACKAGE_PIN A6 [get_ports {RxP[39]}]
#second block after AV7 (see below)
#no third block
#AV5
#MGT[X/H]RXP[0..4]_210
set_property PACKAGE_PIN BD37 [get_ports {RxP[40]}]
set_property PACKAGE_PIN BC39 [get_ports {RxP[41]}]
set_property PACKAGE_PIN BA39 [get_ports {RxP[42]}]
set_property PACKAGE_PIN AW39 [get_ports {RxP[43]}]
# #MGT[X/H]RXP[0..4]_211
set_property PACKAGE_PIN AV37 [get_ports {RxP[44]}]
set_property PACKAGE_PIN AU39 [get_ports {RxP[45]}]
set_property PACKAGE_PIN AR39 [get_ports {RxP[46]}]
set_property PACKAGE_PIN AP37 [get_ports {RxP[47]}]
# #MGT[X/H]RXP[0..4]_212
set_property PACKAGE_PIN AN39 [get_ports {RxP[48]}]
set_property PACKAGE_PIN AM41 [get_ports {RxP[49]}]
set_property PACKAGE_PIN AM37 [get_ports {RxP[50]}]
set_property PACKAGE_PIN AL39 [get_ports {RxP[51]}]
# #AV6
# #MGT[X/H]RXP[0..4]_213
set_property PACKAGE_PIN AK37 [get_ports {RxP[52]}]
set_property PACKAGE_PIN AJ39 [get_ports {RxP[53]}]
set_property PACKAGE_PIN AG39 [get_ports {RxP[54]}]
set_property PACKAGE_PIN AE39 [get_ports {RxP[55]}]
# #MGT[X/H]RXP[0..4]_214
set_property PACKAGE_PIN AD37 [get_ports {RxP[56]}]
set_property PACKAGE_PIN AC39 [get_ports {RxP[57]}]
set_property PACKAGE_PIN AA39 [get_ports {RxP[58]}]
set_property PACKAGE_PIN Y37 [get_ports {RxP[59]}]
# #MGT[X/H]RXP[0..4]_215
set_property PACKAGE_PIN W39 [get_ports {RxP[60]}]
set_property PACKAGE_PIN V37 [get_ports {RxP[61]}]
set_property PACKAGE_PIN U39 [get_ports {RxP[62]}]
set_property PACKAGE_PIN T37 [get_ports {RxP[63]}]
# #AV7
# #MGT[X/H]RxP[0..4]_216
set_property PACKAGE_PIN R39 [get_ports {RxP[64]}]
set_property PACKAGE_PIN P37 [get_ports {RxP[65]}]
set_property PACKAGE_PIN N39 [get_ports {RxP[66]}]
set_property PACKAGE_PIN M37 [get_ports {RxP[67]}]
# #MGT[X/H]RxP[0..4]_217
set_property PACKAGE_PIN L39 [get_ports {RxP[68]}]
set_property PACKAGE_PIN K37 [get_ports {RxP[69]}]
set_property PACKAGE_PIN J39 [get_ports {RxP[70]}]
set_property PACKAGE_PIN H37 [get_ports {RxP[71]}]
# #MGT[X/H]RxP[0..4]_218
set_property PACKAGE_PIN G39 [get_ports {RxP[72]}]
set_property PACKAGE_PIN F37 [get_ports {RxP[73]}]
set_property PACKAGE_PIN E39 [get_ports {RxP[74]}]
set_property PACKAGE_PIN D37 [get_ports {RxP[75]}]
# #AV4 (again)
# #second block of AV4:
# #MGT[X/H]RxP[0..4]_219
set_property PACKAGE_PIN D41 [get_ports {RxP[76]}]
set_property PACKAGE_PIN C39 [get_ports {RxP[77]}]
set_property PACKAGE_PIN B37 [get_ports {RxP[78]}]
set_property PACKAGE_PIN A39 [get_ports {RxP[79]}]



# #MGT Reference Clock Pin Constraints (MGTREFCLK0N, MGTREFCLK1P, MGTREFCLK1N are then partly constrained automatically)
# Now also constrain the negative pair since either TTC or Crystal MGT Reference Clock is constrained automatically
# #AV1
# #MGTREFCLK0P_110 TTC JC
set_property PACKAGE_PIN AY7 [get_ports {MgtRefClk0N[0]}]
# #MGTREFCLK0P_110 Crystal
set_property PACKAGE_PIN BB7 [get_ports {MgtRefClk1N[0]}]
# #MGTREFCLK0P_111
set_property PACKAGE_PIN AR9 [get_ports {MgtRefClk0N[1]}]
set_property PACKAGE_PIN AT7 [get_ports {MgtRefClk1N[1]}]
# #MGTREFCLK0P_112
set_property PACKAGE_PIN AL9 [get_ports {MgtRefClk0N[2]}]
set_property PACKAGE_PIN AN9 [get_ports {MgtRefClk1N[2]}]
#AV2
#MGTREFCLK0P_113 TTC JC
set_property PACKAGE_PIN AF7 [get_ports {MgtRefClk0N[3]}]
#MGTREFCLK0P_113 Crystal
set_property PACKAGE_PIN AH7 [get_ports {MgtRefClk1N[3]}]
#MGTREFCLK0P_114
set_property PACKAGE_PIN AA9 [get_ports {MgtRefClk0N[4]}]
set_property PACKAGE_PIN AB7 [get_ports {MgtRefClk1N[4]}]
#MGTREFCLK0P_115
set_property PACKAGE_PIN U9 [get_ports {MgtRefClk0N[5]}]
set_property PACKAGE_PIN W9 [get_ports {MgtRefClk1N[5]}]
#AV3
# #MGTREFCLK0P_116 TTC JC
set_property PACKAGE_PIN N9 [get_ports {MgtRefClk0N[6]}]
# #MGTREFCLK0P_116 Crystal
set_property PACKAGE_PIN R9 [get_ports {MgtRefClk1N[6]}]
# #MGTREFCLK0P_117
set_property PACKAGE_PIN J9 [get_ports {MgtRefClk0N[7]}]
set_property PACKAGE_PIN L9 [get_ports {MgtRefClk1N[7]}]
# #MGTREFCLK0P_118 TTC JC
set_property PACKAGE_PIN E9 [get_ports {MgtRefClk0N[8]}]
# #MGTREFCLK0P_118 Crystal
set_property PACKAGE_PIN G9 [get_ports {MgtRefClk1N[8]}]
# #AV4
# #MGTREFCLK0P_119
set_property PACKAGE_PIN A9 [get_ports {MgtRefClk0N[9]}]
set_property PACKAGE_PIN C9 [get_ports {MgtRefClk1N[9]}]
# #second block after AV7 (see below)
# #no third block
# #AV5
# #MGTREFCLK0P_210 TTC JC
set_property PACKAGE_PIN AY38 [get_ports {MgtRefClk0N[10]}]
# #MGTREFCLK0P_210 Crystal
set_property PACKAGE_PIN BB38 [get_ports {MgtRefClk1N[10]}]
# #MGTREFCLK0P_211
set_property PACKAGE_PIN AR36 [get_ports {MgtRefClk0N[11]}]
set_property PACKAGE_PIN AT38 [get_ports {MgtRefClk1N[11]}]
# #MGTREFCLK0P_212
set_property PACKAGE_PIN AL36 [get_ports {MgtRefClk0N[12]}]
set_property PACKAGE_PIN AN36 [get_ports {MgtRefClk1N[12]}]
# #AV6
# #MGTREFCLK0P_213 TTC JC
set_property PACKAGE_PIN AF38 [get_ports {MgtRefClk0N[13]}]
# #MGTREFCLK0P_213 Crystal
set_property PACKAGE_PIN AH38 [get_ports {MgtRefClk1N[13]}]
# #MGTREFCLK0P_214
set_property PACKAGE_PIN AA36 [get_ports {MgtRefClk0N[14]}]
set_property PACKAGE_PIN AB38 [get_ports {MgtRefClk1N[14]}]
# #MGTREFCLK0P_215
set_property PACKAGE_PIN U36 [get_ports {MgtRefClk0N[15]}]
set_property PACKAGE_PIN W36 [get_ports {MgtRefClk1N[15]}]
# #AV7
# #MGTREFCLK0P_216 TTC JC
set_property PACKAGE_PIN N36 [get_ports {MgtRefClk0N[16]}]
# #MGTREFCLK0P_216 Crystal
set_property PACKAGE_PIN R36 [get_ports {MgtRefClk1N[16]}]
# #MGTREFCLK0P_217
set_property PACKAGE_PIN J36 [get_ports {MgtRefClk0N[17]}]
set_property PACKAGE_PIN L36 [get_ports {MgtRefClk1N[17]}]
# #MGTREFCLK0P_218 TTC JC
set_property PACKAGE_PIN E36 [get_ports {MgtRefClk0N[18]}]
# #MGTREFCLK0P_218 Crystal
set_property PACKAGE_PIN G36 [get_ports {MgtRefClk1N[18]}]
# #AV4 (again)
# #second block of AV4:
# #MGTREFCLK0P_219
set_property PACKAGE_PIN A36 [get_ports {MgtRefClk0N[19]}]
set_property PACKAGE_PIN C36 [get_ports {MgtRefClk1N[19]}]



#LHC Clock Pins
# LHC Clock from TTC Dec
set_property PACKAGE_PIN H28 [get_ports LhcClkInP]
#Crystal Clock
# set_property PACKAGE_PIN K27 [get_ports LhcClkInP]
set_property IOSTANDARD LVDS [get_ports LhcClkInP]
set_property IOSTANDARD LVDS [get_ports LhcClkInN]



#Clock Constraints
create_clock -period 6.237 -name MGT_REF_CLK0 -waveform {0.000 3.118} [get_ports {MgtRefClk0P[0] MgtRefClk0P[1] MgtRefClk0P[2] MgtRefClk0P[3] MgtRefClk0P[4] MgtRefClk0P[5] MgtRefClk0P[6] MgtRefClk0P[7] MgtRefClk0P[8] MgtRefClk0P[9] MgtRefClk0P[10] MgtRefClk0P[11] MgtRefClk0P[12] MgtRefClk0P[13] MgtRefClk0P[14] MgtRefClk0P[15] MgtRefClk0P[16] MgtRefClk0P[17] MgtRefClk0P[18] MgtRefClk0P[19]}]
create_clock -period 6.237 -name MGT_REF_CLK1 -waveform {0.000 3.118} [get_ports {MgtRefClk1P[0] MgtRefClk1P[1] MgtRefClk1P[2] MgtRefClk1P[3] MgtRefClk1P[4] MgtRefClk1P[5] MgtRefClk1P[6] MgtRefClk1P[7] MgtRefClk1P[8] MgtRefClk1P[9] MgtRefClk1P[10] MgtRefClk1P[11] MgtRefClk1P[12] MgtRefClk1P[13] MgtRefClk1P[14] MgtRefClk1P[15] MgtRefClk1P[16] MgtRefClk1P[17] MgtRefClk1P[18] MgtRefClk1P[19]}]
create_clock -period 24.950 -name BC_CLK -waveform {0.000 12.475} [get_ports LhcClkInP]

set_false_path -from [get_pins {GT_Inout_I/Gen_DeserializerCrc[*].DeserializerCrc_I/charisk_sr_reg[*]/C}] -to [get_pins {GT_Inout_I/shift_reg_delay_reg[*][*]/D}]
set_false_path -from [get_pins {DataShift40MHz_reg[*][*]/C}] -to [get_pins {GT_Inout_I/shift_reg_delay_reg[*][*]/D}]
set_false_path -from [get_pins {QuadControl2_reg[*][*]/C}] -to [get_pins {QuadControl_reg[*][*]/D}]
#VIO_GT_ChannelStatus_reg irgendwie kann ich das Netz vorher nicht auf false path setzen-->noch bissl ausprobieren
set_false_path -from [get_pins {ChannelStatus2_reg[*]/C}] -to [get_pins {VIO_GT_ChannelStatus_reg[*]/D}]
# set_false_path -from [get_pins {GT_Inout_I/vio_128_bit_align_debug_I/inst/PROBE_OUT_ALL_INST/G_PROBE_OUT[0].PROBE_OUT0_INST/Probe_out_reg[*]/C}] -to [get_pins {GT_Inout_I/SubShift0D_reg[*]/D}]
# set_false_path -from [get_pins {GT_Inout_I/vio_128_bit_align_debug_I/inst/PROBE_OUT_ALL_INST/G_PROBE_OUT[0].PROBE_OUT0_INST/Probe_out_reg[*]/C}] -to [get_pins {GT_Inout_I/SubShift1D_reg[*]/D}]
# set_false_path -from [get_pins {GT_Inout_I/vio_128_bit_align_debug_I/inst/PROBE_OUT_ALL_INST/G_PROBE_OUT[0].PROBE_OUT0_INST/Probe_out_reg[*]/C}] -to [get_pins {GT_Inout_I/SubShift2D_reg[*]/D}]
# set_false_path -from [get_pins {GT_Inout_I/vio_128_bit_align_debug_I/inst/PROBE_OUT_ALL_INST/G_PROBE_OUT[0].PROBE_OUT0_INST/Probe_out_reg[*]/C}] -to [get_pins {GT_Inout_I/SubShift3D_reg[*]/D}]
# set_false_path -from [get_pins {GT_Inout_I/vio_128_bit_align_debug_I/inst/PROBE_OUT_ALL_INST/G_PROBE_OUT[4].PROBE_OUT0_INST/Probe_out_reg[0]/C}] -to [get_pins {GT_Inout_I/ChannelsRingOnD_reg[*]/D}]
# set_false_path -from [get_pins {GT_Inout_I/vio_128_bit_align_debug_I/inst/PROBE_OUT_ALL_INST/G_PROBE_OUT[5].PROBE_OUT0_INST/Probe_out_reg[*]/C}] -to [get_pins {GT_Inout_I/ChannelSTD_D_reg[*]/D}]
# set_false_path -from [get_pins {GT_Inout_I/DeadTimeSTD_reg[*]/C}] -to [get_pins {GT_Inout_I/vio_128_bit_align_debug_I/inst/PROBE_IN_INST/probe_in_reg_reg[*]/D}]


create_pblock pblock_GetCRCDataROM_I
add_cells_to_pblock [get_pblocks pblock_GetCRCDataROM_I] [get_cells -quiet [list {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[12][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[12][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[12][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[12][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[13][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[13][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[13][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[13][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[14][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[14][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[14][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[14][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[15][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[15][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[15][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[15][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[16][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[16][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[16][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[16][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[17][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[17][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[17][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[17][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[18][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[18][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[18][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[18][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[19][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[19][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[19][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[19][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[20][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[20][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[20][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[20][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[21][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[21][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[21][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[21][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[22][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[22][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[22][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[22][3]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[23][0]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[23][1]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[23][2]} {GT_Inout_I/TxInputFF_generate1.GtTxCharIsK2_reg[23][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[12][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[13][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[14][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[15][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[16][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[17][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[18][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[19][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[20][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[21][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[22][9]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][0]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][10]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][11]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][12]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][13]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][14]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][15]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][16]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][17]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][18]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][19]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][1]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][20]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][21]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][22]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][23]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][24]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][25]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][26]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][27]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][28]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][29]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][2]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][30]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][31]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][3]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][4]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][5]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][6]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][7]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][8]} {GT_Inout_I/TxInputFF_generate1.GtTxData2_reg[23][9]} GetCRCDataROM_I]]
resize_pblock [get_pblocks pblock_GetCRCDataROM_I] -add {SLICE_X104Y151:SLICE_X221Y299}
resize_pblock [get_pblocks pblock_GetCRCDataROM_I] -add {DSP48_X7Y62:DSP48_X17Y119}
resize_pblock [get_pblocks pblock_GetCRCDataROM_I] -add {RAMB18_X7Y62:RAMB18_X14Y119}
resize_pblock [get_pblocks pblock_GetCRCDataROM_I] -add {RAMB36_X7Y31:RAMB36_X14Y59}
create_pblock pblock_Timer_I
add_cells_to_pblock [get_pblocks pblock_Timer_I] [get_cells -quiet [list {GT_Inout_I/Channel_I_reg[0]} {GT_Inout_I/Channel_I_reg[1]} {GT_Inout_I/Channel_I_reg[2]} {GT_Inout_I/Channel_I_reg[3]} {GT_Inout_I/Channel_I_reg[4]} {GT_Inout_I/Channel_I_reg[5]} {GT_Inout_I/Channel_I_reg[6]} {GT_Inout_I/SubShift_reg[0]} {GT_Inout_I/SubShift_reg[1]} Timer_I vio_0_i]]
resize_pblock [get_pblocks pblock_Timer_I] -add {SLICE_X52Y151:SLICE_X169Y350}
resize_pblock [get_pblocks pblock_Timer_I] -add {DSP48_X3Y62:DSP48_X14Y139}
resize_pblock [get_pblocks pblock_Timer_I] -add {RAMB18_X4Y62:RAMB18_X10Y139}
resize_pblock [get_pblocks pblock_Timer_I] -add {RAMB36_X4Y31:RAMB36_X10Y69}
create_pblock pblock_1
add_cells_to_pblock [get_pblocks pblock_1] [get_cells -quiet [list {GT_Inout_I/Align128BitFF_I_generate[0].Charisk128Align2_reg[0][0]} {GT_Inout_I/Align128BitFF_I_generate[0].Charisk128Align2_reg[0][1]} {GT_Inout_I/Align128BitFF_I_generate[0].Charisk128Align2_reg[0][3]} {GT_Inout_I/Align128BitFF_I_generate[10].Charisk128Align2_reg[10][0]} {GT_Inout_I/Align128BitFF_I_generate[10].Charisk128Align2_reg[10][1]} {GT_Inout_I/Align128BitFF_I_generate[10].Charisk128Align2_reg[10][3]} {GT_Inout_I/Align128BitFF_I_generate[11].Charisk128Align2_reg[11][0]} {GT_Inout_I/Align128BitFF_I_generate[11].Charisk128Align2_reg[11][1]} {GT_Inout_I/Align128BitFF_I_generate[11].Charisk128Align2_reg[11][3]} {GT_Inout_I/Align128BitFF_I_generate[12].Charisk128Align2_reg[12][0]} {GT_Inout_I/Align128BitFF_I_generate[12].Charisk128Align2_reg[12][1]} {GT_Inout_I/Align128BitFF_I_generate[12].Charisk128Align2_reg[12][3]} {GT_Inout_I/Align128BitFF_I_generate[13].Charisk128Align2_reg[13][0]} {GT_Inout_I/Align128BitFF_I_generate[13].Charisk128Align2_reg[13][1]} {GT_Inout_I/Align128BitFF_I_generate[13].Charisk128Align2_reg[13][3]} {GT_Inout_I/Align128BitFF_I_generate[14].Charisk128Align2_reg[14][0]} {GT_Inout_I/Align128BitFF_I_generate[14].Charisk128Align2_reg[14][1]} {GT_Inout_I/Align128BitFF_I_generate[14].Charisk128Align2_reg[14][3]} {GT_Inout_I/Align128BitFF_I_generate[15].Charisk128Align2_reg[15][0]} {GT_Inout_I/Align128BitFF_I_generate[15].Charisk128Align2_reg[15][1]} {GT_Inout_I/Align128BitFF_I_generate[15].Charisk128Align2_reg[15][3]} {GT_Inout_I/Align128BitFF_I_generate[16].Charisk128Align2_reg[16][0]} {GT_Inout_I/Align128BitFF_I_generate[16].Charisk128Align2_reg[16][1]} {GT_Inout_I/Align128BitFF_I_generate[16].Charisk128Align2_reg[16][3]} {GT_Inout_I/Align128BitFF_I_generate[17].Charisk128Align2_reg[17][0]} {GT_Inout_I/Align128BitFF_I_generate[17].Charisk128Align2_reg[17][1]} {GT_Inout_I/Align128BitFF_I_generate[17].Charisk128Align2_reg[17][3]} {GT_Inout_I/Align128BitFF_I_generate[18].Charisk128Align2_reg[18][0]} {GT_Inout_I/Align128BitFF_I_generate[18].Charisk128Align2_reg[18][1]} {GT_Inout_I/Align128BitFF_I_generate[18].Charisk128Align2_reg[18][3]} {GT_Inout_I/Align128BitFF_I_generate[19].Charisk128Align2_reg[19][0]} {GT_Inout_I/Align128BitFF_I_generate[19].Charisk128Align2_reg[19][1]} {GT_Inout_I/Align128BitFF_I_generate[19].Charisk128Align2_reg[19][3]} {GT_Inout_I/Align128BitFF_I_generate[1].Charisk128Align2_reg[1][0]} {GT_Inout_I/Align128BitFF_I_generate[1].Charisk128Align2_reg[1][1]} {GT_Inout_I/Align128BitFF_I_generate[1].Charisk128Align2_reg[1][3]} {GT_Inout_I/Align128BitFF_I_generate[20].Charisk128Align2_reg[20][0]} {GT_Inout_I/Align128BitFF_I_generate[20].Charisk128Align2_reg[20][1]} {GT_Inout_I/Align128BitFF_I_generate[20].Charisk128Align2_reg[20][3]} {GT_Inout_I/Align128BitFF_I_generate[21].Charisk128Align2_reg[21][0]} {GT_Inout_I/Align128BitFF_I_generate[21].Charisk128Align2_reg[21][1]} {GT_Inout_I/Align128BitFF_I_generate[21].Charisk128Align2_reg[21][3]} {GT_Inout_I/Align128BitFF_I_generate[22].Charisk128Align2_reg[22][0]} {GT_Inout_I/Align128BitFF_I_generate[22].Charisk128Align2_reg[22][1]} {GT_Inout_I/Align128BitFF_I_generate[22].Charisk128Align2_reg[22][3]} {GT_Inout_I/Align128BitFF_I_generate[24].Charisk128Align2_reg[24][0]} {GT_Inout_I/Align128BitFF_I_generate[24].Charisk128Align2_reg[24][1]} {GT_Inout_I/Align128BitFF_I_generate[24].Charisk128Align2_reg[24][3]} {GT_Inout_I/Align128BitFF_I_generate[25].Charisk128Align2_reg[25][0]} {GT_Inout_I/Align128BitFF_I_generate[25].Charisk128Align2_reg[25][1]} {GT_Inout_I/Align128BitFF_I_generate[25].Charisk128Align2_reg[25][3]} {GT_Inout_I/Align128BitFF_I_generate[26].Charisk128Align2_reg[26][0]} {GT_Inout_I/Align128BitFF_I_generate[26].Charisk128Align2_reg[26][1]} {GT_Inout_I/Align128BitFF_I_generate[26].Charisk128Align2_reg[26][3]} {GT_Inout_I/Align128BitFF_I_generate[27].Charisk128Align2_reg[27][0]} {GT_Inout_I/Align128BitFF_I_generate[27].Charisk128Align2_reg[27][1]} {GT_Inout_I/Align128BitFF_I_generate[27].Charisk128Align2_reg[27][3]} {GT_Inout_I/Align128BitFF_I_generate[28].Charisk128Align2_reg[28][0]} {GT_Inout_I/Align128BitFF_I_generate[28].Charisk128Align2_reg[28][1]} {GT_Inout_I/Align128BitFF_I_generate[28].Charisk128Align2_reg[28][3]} {GT_Inout_I/Align128BitFF_I_generate[29].Charisk128Align2_reg[29][0]} {GT_Inout_I/Align128BitFF_I_generate[29].Charisk128Align2_reg[29][1]} {GT_Inout_I/Align128BitFF_I_generate[29].Charisk128Align2_reg[29][3]} {GT_Inout_I/Align128BitFF_I_generate[2].Charisk128Align2_reg[2][0]} {GT_Inout_I/Align128BitFF_I_generate[2].Charisk128Align2_reg[2][1]} {GT_Inout_I/Align128BitFF_I_generate[2].Charisk128Align2_reg[2][3]} {GT_Inout_I/Align128BitFF_I_generate[30].Charisk128Align2_reg[30][0]} {GT_Inout_I/Align128BitFF_I_generate[30].Charisk128Align2_reg[30][1]} {GT_Inout_I/Align128BitFF_I_generate[30].Charisk128Align2_reg[30][3]} {GT_Inout_I/Align128BitFF_I_generate[31].Charisk128Align2_reg[31][0]} {GT_Inout_I/Align128BitFF_I_generate[31].Charisk128Align2_reg[31][1]} {GT_Inout_I/Align128BitFF_I_generate[31].Charisk128Align2_reg[31][3]} {GT_Inout_I/Align128BitFF_I_generate[32].Charisk128Align2_reg[32][0]} {GT_Inout_I/Align128BitFF_I_generate[32].Charisk128Align2_reg[32][1]} {GT_Inout_I/Align128BitFF_I_generate[32].Charisk128Align2_reg[32][3]} {GT_Inout_I/Align128BitFF_I_generate[33].Charisk128Align2_reg[33][0]} {GT_Inout_I/Align128BitFF_I_generate[33].Charisk128Align2_reg[33][1]} {GT_Inout_I/Align128BitFF_I_generate[33].Charisk128Align2_reg[33][3]} {GT_Inout_I/Align128BitFF_I_generate[34].Charisk128Align2_reg[34][0]} {GT_Inout_I/Align128BitFF_I_generate[34].Charisk128Align2_reg[34][1]} {GT_Inout_I/Align128BitFF_I_generate[34].Charisk128Align2_reg[34][3]} {GT_Inout_I/Align128BitFF_I_generate[35].Charisk128Align2_reg[35][0]} {GT_Inout_I/Align128BitFF_I_generate[35].Charisk128Align2_reg[35][1]} {GT_Inout_I/Align128BitFF_I_generate[35].Charisk128Align2_reg[35][3]} {GT_Inout_I/Align128BitFF_I_generate[36].Charisk128Align2_reg[36][0]} {GT_Inout_I/Align128BitFF_I_generate[36].Charisk128Align2_reg[36][1]} {GT_Inout_I/Align128BitFF_I_generate[36].Charisk128Align2_reg[36][3]} {GT_Inout_I/Align128BitFF_I_generate[37].Charisk128Align2_reg[37][0]} {GT_Inout_I/Align128BitFF_I_generate[37].Charisk128Align2_reg[37][1]} {GT_Inout_I/Align128BitFF_I_generate[37].Charisk128Align2_reg[37][3]} {GT_Inout_I/Align128BitFF_I_generate[38].Charisk128Align2_reg[38][0]} {GT_Inout_I/Align128BitFF_I_generate[38].Charisk128Align2_reg[38][1]} {GT_Inout_I/Align128BitFF_I_generate[38].Charisk128Align2_reg[38][3]} {GT_Inout_I/Align128BitFF_I_generate[39].Charisk128Align2_reg[39][0]} {GT_Inout_I/Align128BitFF_I_generate[39].Charisk128Align2_reg[39][1]} {GT_Inout_I/Align128BitFF_I_generate[39].Charisk128Align2_reg[39][3]} {GT_Inout_I/Align128BitFF_I_generate[3].Charisk128Align2_reg[3][0]} {GT_Inout_I/Align128BitFF_I_generate[3].Charisk128Align2_reg[3][1]} {GT_Inout_I/Align128BitFF_I_generate[3].Charisk128Align2_reg[3][3]} {GT_Inout_I/Align128BitFF_I_generate[40].Charisk128Align2_reg[40][0]} {GT_Inout_I/Align128BitFF_I_generate[40].Charisk128Align2_reg[40][1]} {GT_Inout_I/Align128BitFF_I_generate[40].Charisk128Align2_reg[40][3]} {GT_Inout_I/Align128BitFF_I_generate[41].Charisk128Align2_reg[41][0]} {GT_Inout_I/Align128BitFF_I_generate[41].Charisk128Align2_reg[41][1]} {GT_Inout_I/Align128BitFF_I_generate[41].Charisk128Align2_reg[41][3]} {GT_Inout_I/Align128BitFF_I_generate[42].Charisk128Align2_reg[42][0]} {GT_Inout_I/Align128BitFF_I_generate[42].Charisk128Align2_reg[42][1]} {GT_Inout_I/Align128BitFF_I_generate[42].Charisk128Align2_reg[42][3]} {GT_Inout_I/Align128BitFF_I_generate[43].Charisk128Align2_reg[43][0]} {GT_Inout_I/Align128BitFF_I_generate[43].Charisk128Align2_reg[43][1]} {GT_Inout_I/Align128BitFF_I_generate[43].Charisk128Align2_reg[43][3]} {GT_Inout_I/Align128BitFF_I_generate[44].Charisk128Align2_reg[44][0]} {GT_Inout_I/Align128BitFF_I_generate[44].Charisk128Align2_reg[44][1]} {GT_Inout_I/Align128BitFF_I_generate[44].Charisk128Align2_reg[44][3]} {GT_Inout_I/Align128BitFF_I_generate[45].Charisk128Align2_reg[45][0]} {GT_Inout_I/Align128BitFF_I_generate[45].Charisk128Align2_reg[45][1]} {GT_Inout_I/Align128BitFF_I_generate[45].Charisk128Align2_reg[45][3]} {GT_Inout_I/Align128BitFF_I_generate[46].Charisk128Align2_reg[46][0]} {GT_Inout_I/Align128BitFF_I_generate[46].Charisk128Align2_reg[46][1]} {GT_Inout_I/Align128BitFF_I_generate[46].Charisk128Align2_reg[46][3]} {GT_Inout_I/Align128BitFF_I_generate[47].Charisk128Align2_reg[47][0]} {GT_Inout_I/Align128BitFF_I_generate[47].Charisk128Align2_reg[47][1]} {GT_Inout_I/Align128BitFF_I_generate[47].Charisk128Align2_reg[47][3]} {GT_Inout_I/Align128BitFF_I_generate[48].Charisk128Align2_reg[48][0]} {GT_Inout_I/Align128BitFF_I_generate[48].Charisk128Align2_reg[48][1]} {GT_Inout_I/Align128BitFF_I_generate[48].Charisk128Align2_reg[48][3]} {GT_Inout_I/Align128BitFF_I_generate[49].Charisk128Align2_reg[49][0]} {GT_Inout_I/Align128BitFF_I_generate[49].Charisk128Align2_reg[49][1]} {GT_Inout_I/Align128BitFF_I_generate[49].Charisk128Align2_reg[49][3]} {GT_Inout_I/Align128BitFF_I_generate[4].Charisk128Align2_reg[4][0]} {GT_Inout_I/Align128BitFF_I_generate[4].Charisk128Align2_reg[4][1]} {GT_Inout_I/Align128BitFF_I_generate[4].Charisk128Align2_reg[4][3]} {GT_Inout_I/Align128BitFF_I_generate[50].Charisk128Align2_reg[50][0]} {GT_Inout_I/Align128BitFF_I_generate[50].Charisk128Align2_reg[50][1]} {GT_Inout_I/Align128BitFF_I_generate[50].Charisk128Align2_reg[50][3]} {GT_Inout_I/Align128BitFF_I_generate[51].Charisk128Align2_reg[51][0]} {GT_Inout_I/Align128BitFF_I_generate[51].Charisk128Align2_reg[51][1]} {GT_Inout_I/Align128BitFF_I_generate[51].Charisk128Align2_reg[51][3]} {GT_Inout_I/Align128BitFF_I_generate[52].Charisk128Align2_reg[52][0]} {GT_Inout_I/Align128BitFF_I_generate[52].Charisk128Align2_reg[52][1]} {GT_Inout_I/Align128BitFF_I_generate[52].Charisk128Align2_reg[52][3]} {GT_Inout_I/Align128BitFF_I_generate[53].Charisk128Align2_reg[53][0]} {GT_Inout_I/Align128BitFF_I_generate[53].Charisk128Align2_reg[53][1]} {GT_Inout_I/Align128BitFF_I_generate[53].Charisk128Align2_reg[53][3]} {GT_Inout_I/Align128BitFF_I_generate[54].Charisk128Align2_reg[54][0]} {GT_Inout_I/Align128BitFF_I_generate[54].Charisk128Align2_reg[54][1]} {GT_Inout_I/Align128BitFF_I_generate[54].Charisk128Align2_reg[54][3]} {GT_Inout_I/Align128BitFF_I_generate[55].Charisk128Align2_reg[55][0]} {GT_Inout_I/Align128BitFF_I_generate[55].Charisk128Align2_reg[55][1]} {GT_Inout_I/Align128BitFF_I_generate[55].Charisk128Align2_reg[55][3]} {GT_Inout_I/Align128BitFF_I_generate[56].Charisk128Align2_reg[56][0]} {GT_Inout_I/Align128BitFF_I_generate[56].Charisk128Align2_reg[56][1]} {GT_Inout_I/Align128BitFF_I_generate[56].Charisk128Align2_reg[56][3]} {GT_Inout_I/Align128BitFF_I_generate[57].Charisk128Align2_reg[57][0]} {GT_Inout_I/Align128BitFF_I_generate[57].Charisk128Align2_reg[57][1]} {GT_Inout_I/Align128BitFF_I_generate[57].Charisk128Align2_reg[57][3]} {GT_Inout_I/Align128BitFF_I_generate[58].Charisk128Align2_reg[58][0]} {GT_Inout_I/Align128BitFF_I_generate[58].Charisk128Align2_reg[58][1]} {GT_Inout_I/Align128BitFF_I_generate[58].Charisk128Align2_reg[58][3]} {GT_Inout_I/Align128BitFF_I_generate[59].Charisk128Align2_reg[59][0]} {GT_Inout_I/Align128BitFF_I_generate[59].Charisk128Align2_reg[59][1]} {GT_Inout_I/Align128BitFF_I_generate[59].Charisk128Align2_reg[59][3]} {GT_Inout_I/Align128BitFF_I_generate[5].Charisk128Align2_reg[5][0]} {GT_Inout_I/Align128BitFF_I_generate[5].Charisk128Align2_reg[5][1]} {GT_Inout_I/Align128BitFF_I_generate[5].Charisk128Align2_reg[5][3]} {GT_Inout_I/Align128BitFF_I_generate[60].Charisk128Align2_reg[60][0]} {GT_Inout_I/Align128BitFF_I_generate[60].Charisk128Align2_reg[60][1]} {GT_Inout_I/Align128BitFF_I_generate[60].Charisk128Align2_reg[60][3]} {GT_Inout_I/Align128BitFF_I_generate[61].Charisk128Align2_reg[61][0]} {GT_Inout_I/Align128BitFF_I_generate[61].Charisk128Align2_reg[61][1]} {GT_Inout_I/Align128BitFF_I_generate[61].Charisk128Align2_reg[61][3]} {GT_Inout_I/Align128BitFF_I_generate[62].Charisk128Align2_reg[62][0]} {GT_Inout_I/Align128BitFF_I_generate[62].Charisk128Align2_reg[62][1]} {GT_Inout_I/Align128BitFF_I_generate[62].Charisk128Align2_reg[62][3]} {GT_Inout_I/Align128BitFF_I_generate[63].Charisk128Align2_reg[63][0]} {GT_Inout_I/Align128BitFF_I_generate[63].Charisk128Align2_reg[63][1]} {GT_Inout_I/Align128BitFF_I_generate[63].Charisk128Align2_reg[63][3]} {GT_Inout_I/Align128BitFF_I_generate[64].Charisk128Align2_reg[64][0]} {GT_Inout_I/Align128BitFF_I_generate[64].Charisk128Align2_reg[64][1]} {GT_Inout_I/Align128BitFF_I_generate[64].Charisk128Align2_reg[64][3]} {GT_Inout_I/Align128BitFF_I_generate[65].Charisk128Align2_reg[65][0]} {GT_Inout_I/Align128BitFF_I_generate[65].Charisk128Align2_reg[65][1]} {GT_Inout_I/Align128BitFF_I_generate[65].Charisk128Align2_reg[65][3]} {GT_Inout_I/Align128BitFF_I_generate[66].Charisk128Align2_reg[66][0]} {GT_Inout_I/Align128BitFF_I_generate[66].Charisk128Align2_reg[66][1]} {GT_Inout_I/Align128BitFF_I_generate[66].Charisk128Align2_reg[66][3]} {GT_Inout_I/Align128BitFF_I_generate[67].Charisk128Align2_reg[67][0]} {GT_Inout_I/Align128BitFF_I_generate[67].Charisk128Align2_reg[67][1]} {GT_Inout_I/Align128BitFF_I_generate[67].Charisk128Align2_reg[67][3]} {GT_Inout_I/Align128BitFF_I_generate[68].Charisk128Align2_reg[68][0]} {GT_Inout_I/Align128BitFF_I_generate[68].Charisk128Align2_reg[68][1]} {GT_Inout_I/Align128BitFF_I_generate[68].Charisk128Align2_reg[68][3]} {GT_Inout_I/Align128BitFF_I_generate[69].Charisk128Align2_reg[69][0]} {GT_Inout_I/Align128BitFF_I_generate[69].Charisk128Align2_reg[69][1]} {GT_Inout_I/Align128BitFF_I_generate[69].Charisk128Align2_reg[69][3]} {GT_Inout_I/Align128BitFF_I_generate[6].Charisk128Align2_reg[6][0]} {GT_Inout_I/Align128BitFF_I_generate[6].Charisk128Align2_reg[6][1]} {GT_Inout_I/Align128BitFF_I_generate[6].Charisk128Align2_reg[6][3]} {GT_Inout_I/Align128BitFF_I_generate[70].Charisk128Align2_reg[70][0]} {GT_Inout_I/Align128BitFF_I_generate[70].Charisk128Align2_reg[70][1]} {GT_Inout_I/Align128BitFF_I_generate[70].Charisk128Align2_reg[70][3]} {GT_Inout_I/Align128BitFF_I_generate[71].Charisk128Align2_reg[71][0]} {GT_Inout_I/Align128BitFF_I_generate[71].Charisk128Align2_reg[71][1]} {GT_Inout_I/Align128BitFF_I_generate[71].Charisk128Align2_reg[71][3]} {GT_Inout_I/Align128BitFF_I_generate[72].Charisk128Align2_reg[72][0]} {GT_Inout_I/Align128BitFF_I_generate[72].Charisk128Align2_reg[72][1]} {GT_Inout_I/Align128BitFF_I_generate[72].Charisk128Align2_reg[72][3]} {GT_Inout_I/Align128BitFF_I_generate[73].Charisk128Align2_reg[73][0]} {GT_Inout_I/Align128BitFF_I_generate[73].Charisk128Align2_reg[73][1]} {GT_Inout_I/Align128BitFF_I_generate[73].Charisk128Align2_reg[73][3]} {GT_Inout_I/Align128BitFF_I_generate[74].Charisk128Align2_reg[74][0]} {GT_Inout_I/Align128BitFF_I_generate[74].Charisk128Align2_reg[74][1]} {GT_Inout_I/Align128BitFF_I_generate[74].Charisk128Align2_reg[74][3]} {GT_Inout_I/Align128BitFF_I_generate[75].Charisk128Align2_reg[75][0]} {GT_Inout_I/Align128BitFF_I_generate[75].Charisk128Align2_reg[75][1]} {GT_Inout_I/Align128BitFF_I_generate[75].Charisk128Align2_reg[75][3]} {GT_Inout_I/Align128BitFF_I_generate[76].Charisk128Align2_reg[76][0]} {GT_Inout_I/Align128BitFF_I_generate[76].Charisk128Align2_reg[76][1]} {GT_Inout_I/Align128BitFF_I_generate[76].Charisk128Align2_reg[76][3]} {GT_Inout_I/Align128BitFF_I_generate[77].Charisk128Align2_reg[77][0]} {GT_Inout_I/Align128BitFF_I_generate[77].Charisk128Align2_reg[77][1]} {GT_Inout_I/Align128BitFF_I_generate[77].Charisk128Align2_reg[77][3]} {GT_Inout_I/Align128BitFF_I_generate[7].Charisk128Align2_reg[7][0]} {GT_Inout_I/Align128BitFF_I_generate[7].Charisk128Align2_reg[7][1]} {GT_Inout_I/Align128BitFF_I_generate[7].Charisk128Align2_reg[7][3]} {GT_Inout_I/Align128BitFF_I_generate[8].Charisk128Align2_reg[8][0]} {GT_Inout_I/Align128BitFF_I_generate[8].Charisk128Align2_reg[8][1]} {GT_Inout_I/Align128BitFF_I_generate[8].Charisk128Align2_reg[8][3]} {GT_Inout_I/Align128BitFF_I_generate[9].Charisk128Align2_reg[9][0]} {GT_Inout_I/Align128BitFF_I_generate[9].Charisk128Align2_reg[9][1]} {GT_Inout_I/Align128BitFF_I_generate[9].Charisk128Align2_reg[9][3]} {GT_Inout_I/shift_reg_delay2_reg[0][0]} {GT_Inout_I/shift_reg_delay2_reg[0][1]} {GT_Inout_I/shift_reg_delay2_reg[10][0]} {GT_Inout_I/shift_reg_delay2_reg[10][1]} {GT_Inout_I/shift_reg_delay2_reg[11][0]} {GT_Inout_I/shift_reg_delay2_reg[11][1]} {GT_Inout_I/shift_reg_delay2_reg[12][0]} {GT_Inout_I/shift_reg_delay2_reg[12][1]} {GT_Inout_I/shift_reg_delay2_reg[13][0]} {GT_Inout_I/shift_reg_delay2_reg[13][1]} {GT_Inout_I/shift_reg_delay2_reg[14][0]} {GT_Inout_I/shift_reg_delay2_reg[14][1]} {GT_Inout_I/shift_reg_delay2_reg[15][0]} {GT_Inout_I/shift_reg_delay2_reg[15][1]} {GT_Inout_I/shift_reg_delay2_reg[16][0]} {GT_Inout_I/shift_reg_delay2_reg[16][1]} {GT_Inout_I/shift_reg_delay2_reg[17][0]} {GT_Inout_I/shift_reg_delay2_reg[17][1]} {GT_Inout_I/shift_reg_delay2_reg[18][0]} {GT_Inout_I/shift_reg_delay2_reg[18][1]} {GT_Inout_I/shift_reg_delay2_reg[19][0]} {GT_Inout_I/shift_reg_delay2_reg[19][1]} {GT_Inout_I/shift_reg_delay2_reg[1][0]} {GT_Inout_I/shift_reg_delay2_reg[1][1]} {GT_Inout_I/shift_reg_delay2_reg[20][0]} {GT_Inout_I/shift_reg_delay2_reg[20][1]} {GT_Inout_I/shift_reg_delay2_reg[21][0]} {GT_Inout_I/shift_reg_delay2_reg[21][1]} {GT_Inout_I/shift_reg_delay2_reg[22][0]} {GT_Inout_I/shift_reg_delay2_reg[22][1]} {GT_Inout_I/shift_reg_delay2_reg[23][0]} {GT_Inout_I/shift_reg_delay2_reg[23][1]} {GT_Inout_I/shift_reg_delay2_reg[24][0]} {GT_Inout_I/shift_reg_delay2_reg[24][1]} {GT_Inout_I/shift_reg_delay2_reg[25][0]} {GT_Inout_I/shift_reg_delay2_reg[25][1]} {GT_Inout_I/shift_reg_delay2_reg[26][0]} {GT_Inout_I/shift_reg_delay2_reg[26][1]} {GT_Inout_I/shift_reg_delay2_reg[27][0]} {GT_Inout_I/shift_reg_delay2_reg[27][1]} {GT_Inout_I/shift_reg_delay2_reg[28][0]} {GT_Inout_I/shift_reg_delay2_reg[28][1]} {GT_Inout_I/shift_reg_delay2_reg[29][0]} {GT_Inout_I/shift_reg_delay2_reg[29][1]} {GT_Inout_I/shift_reg_delay2_reg[2][0]} {GT_Inout_I/shift_reg_delay2_reg[2][1]} {GT_Inout_I/shift_reg_delay2_reg[30][0]} {GT_Inout_I/shift_reg_delay2_reg[30][1]} {GT_Inout_I/shift_reg_delay2_reg[31][0]} {GT_Inout_I/shift_reg_delay2_reg[31][1]} {GT_Inout_I/shift_reg_delay2_reg[32][0]} {GT_Inout_I/shift_reg_delay2_reg[32][1]} {GT_Inout_I/shift_reg_delay2_reg[33][0]} {GT_Inout_I/shift_reg_delay2_reg[33][1]} {GT_Inout_I/shift_reg_delay2_reg[34][0]} {GT_Inout_I/shift_reg_delay2_reg[34][1]} {GT_Inout_I/shift_reg_delay2_reg[35][0]} {GT_Inout_I/shift_reg_delay2_reg[35][1]} {GT_Inout_I/shift_reg_delay2_reg[36][0]} {GT_Inout_I/shift_reg_delay2_reg[36][1]} {GT_Inout_I/shift_reg_delay2_reg[37][0]} {GT_Inout_I/shift_reg_delay2_reg[37][1]} {GT_Inout_I/shift_reg_delay2_reg[38][0]} {GT_Inout_I/shift_reg_delay2_reg[38][1]} {GT_Inout_I/shift_reg_delay2_reg[39][0]} {GT_Inout_I/shift_reg_delay2_reg[39][1]} {GT_Inout_I/shift_reg_delay2_reg[3][0]} {GT_Inout_I/shift_reg_delay2_reg[3][1]} {GT_Inout_I/shift_reg_delay2_reg[40][0]} {GT_Inout_I/shift_reg_delay2_reg[40][1]} {GT_Inout_I/shift_reg_delay2_reg[41][0]} {GT_Inout_I/shift_reg_delay2_reg[41][1]} {GT_Inout_I/shift_reg_delay2_reg[42][0]} {GT_Inout_I/shift_reg_delay2_reg[42][1]} {GT_Inout_I/shift_reg_delay2_reg[43][0]} {GT_Inout_I/shift_reg_delay2_reg[43][1]} {GT_Inout_I/shift_reg_delay2_reg[44][0]} {GT_Inout_I/shift_reg_delay2_reg[44][1]} {GT_Inout_I/shift_reg_delay2_reg[45][0]} {GT_Inout_I/shift_reg_delay2_reg[45][1]} {GT_Inout_I/shift_reg_delay2_reg[46][0]} {GT_Inout_I/shift_reg_delay2_reg[46][1]} {GT_Inout_I/shift_reg_delay2_reg[47][0]} {GT_Inout_I/shift_reg_delay2_reg[47][1]} {GT_Inout_I/shift_reg_delay2_reg[48][0]} {GT_Inout_I/shift_reg_delay2_reg[48][1]} {GT_Inout_I/shift_reg_delay2_reg[49][0]} {GT_Inout_I/shift_reg_delay2_reg[49][1]} {GT_Inout_I/shift_reg_delay2_reg[4][0]} {GT_Inout_I/shift_reg_delay2_reg[4][1]} {GT_Inout_I/shift_reg_delay2_reg[50][0]} {GT_Inout_I/shift_reg_delay2_reg[50][1]} {GT_Inout_I/shift_reg_delay2_reg[51][0]} {GT_Inout_I/shift_reg_delay2_reg[51][1]} {GT_Inout_I/shift_reg_delay2_reg[52][0]} {GT_Inout_I/shift_reg_delay2_reg[52][1]} {GT_Inout_I/shift_reg_delay2_reg[53][0]} {GT_Inout_I/shift_reg_delay2_reg[53][1]} {GT_Inout_I/shift_reg_delay2_reg[54][0]} {GT_Inout_I/shift_reg_delay2_reg[54][1]} {GT_Inout_I/shift_reg_delay2_reg[55][0]} {GT_Inout_I/shift_reg_delay2_reg[55][1]} {GT_Inout_I/shift_reg_delay2_reg[56][0]} {GT_Inout_I/shift_reg_delay2_reg[56][1]} {GT_Inout_I/shift_reg_delay2_reg[57][0]} {GT_Inout_I/shift_reg_delay2_reg[57][1]} {GT_Inout_I/shift_reg_delay2_reg[58][0]} {GT_Inout_I/shift_reg_delay2_reg[58][1]} {GT_Inout_I/shift_reg_delay2_reg[59][0]} {GT_Inout_I/shift_reg_delay2_reg[59][1]} {GT_Inout_I/shift_reg_delay2_reg[5][0]} {GT_Inout_I/shift_reg_delay2_reg[5][1]} {GT_Inout_I/shift_reg_delay2_reg[60][0]} {GT_Inout_I/shift_reg_delay2_reg[60][1]} {GT_Inout_I/shift_reg_delay2_reg[61][0]} {GT_Inout_I/shift_reg_delay2_reg[61][1]} {GT_Inout_I/shift_reg_delay2_reg[62][0]} {GT_Inout_I/shift_reg_delay2_reg[62][1]} {GT_Inout_I/shift_reg_delay2_reg[63][0]} {GT_Inout_I/shift_reg_delay2_reg[63][1]} {GT_Inout_I/shift_reg_delay2_reg[64][0]} {GT_Inout_I/shift_reg_delay2_reg[64][1]} {GT_Inout_I/shift_reg_delay2_reg[65][0]} {GT_Inout_I/shift_reg_delay2_reg[65][1]} {GT_Inout_I/shift_reg_delay2_reg[66][0]} {GT_Inout_I/shift_reg_delay2_reg[66][1]} {GT_Inout_I/shift_reg_delay2_reg[67][0]} {GT_Inout_I/shift_reg_delay2_reg[67][1]} {GT_Inout_I/shift_reg_delay2_reg[68][0]} {GT_Inout_I/shift_reg_delay2_reg[68][1]} {GT_Inout_I/shift_reg_delay2_reg[69][0]} {GT_Inout_I/shift_reg_delay2_reg[69][1]} {GT_Inout_I/shift_reg_delay2_reg[6][0]} {GT_Inout_I/shift_reg_delay2_reg[6][1]} {GT_Inout_I/shift_reg_delay2_reg[70][0]} {GT_Inout_I/shift_reg_delay2_reg[70][1]} {GT_Inout_I/shift_reg_delay2_reg[71][0]} {GT_Inout_I/shift_reg_delay2_reg[71][1]} {GT_Inout_I/shift_reg_delay2_reg[72][0]} {GT_Inout_I/shift_reg_delay2_reg[72][1]} {GT_Inout_I/shift_reg_delay2_reg[73][0]} {GT_Inout_I/shift_reg_delay2_reg[73][1]} {GT_Inout_I/shift_reg_delay2_reg[74][0]} {GT_Inout_I/shift_reg_delay2_reg[74][1]} {GT_Inout_I/shift_reg_delay2_reg[75][0]} {GT_Inout_I/shift_reg_delay2_reg[75][1]} {GT_Inout_I/shift_reg_delay2_reg[76][0]} {GT_Inout_I/shift_reg_delay2_reg[76][1]} {GT_Inout_I/shift_reg_delay2_reg[77][0]} {GT_Inout_I/shift_reg_delay2_reg[77][1]} {GT_Inout_I/shift_reg_delay2_reg[78][0]} {GT_Inout_I/shift_reg_delay2_reg[78][1]} {GT_Inout_I/shift_reg_delay2_reg[79][0]} {GT_Inout_I/shift_reg_delay2_reg[79][1]} {GT_Inout_I/shift_reg_delay2_reg[7][0]} {GT_Inout_I/shift_reg_delay2_reg[7][1]} {GT_Inout_I/shift_reg_delay2_reg[8][0]} {GT_Inout_I/shift_reg_delay2_reg[8][1]} {GT_Inout_I/shift_reg_delay2_reg[9][0]} {GT_Inout_I/shift_reg_delay2_reg[9][1]}]]
resize_pblock [get_pblocks pblock_1] -add {SLICE_X52Y0:SLICE_X169Y499}
resize_pblock [get_pblocks pblock_1] -add {DSP48_X3Y0:DSP48_X14Y199}
resize_pblock [get_pblocks pblock_1] -add {RAMB18_X4Y0:RAMB18_X10Y199}
resize_pblock [get_pblocks pblock_1] -add {RAMB36_X4Y0:RAMB36_X10Y99}
create_pblock pblock_2
add_cells_to_pblock [get_pblocks pblock_2] [get_cells -quiet [list {GT_Inout_I/shift_reg_delay_reg[0][0]} {GT_Inout_I/shift_reg_delay_reg[0][1]} {GT_Inout_I/shift_reg_delay_reg[10][0]} {GT_Inout_I/shift_reg_delay_reg[10][1]} {GT_Inout_I/shift_reg_delay_reg[11][0]} {GT_Inout_I/shift_reg_delay_reg[11][1]} {GT_Inout_I/shift_reg_delay_reg[12][0]} {GT_Inout_I/shift_reg_delay_reg[12][1]} {GT_Inout_I/shift_reg_delay_reg[13][0]} {GT_Inout_I/shift_reg_delay_reg[13][1]} {GT_Inout_I/shift_reg_delay_reg[14][0]} {GT_Inout_I/shift_reg_delay_reg[14][1]} {GT_Inout_I/shift_reg_delay_reg[15][0]} {GT_Inout_I/shift_reg_delay_reg[15][1]} {GT_Inout_I/shift_reg_delay_reg[16][0]} {GT_Inout_I/shift_reg_delay_reg[16][1]} {GT_Inout_I/shift_reg_delay_reg[17][0]} {GT_Inout_I/shift_reg_delay_reg[17][1]} {GT_Inout_I/shift_reg_delay_reg[18][0]} {GT_Inout_I/shift_reg_delay_reg[18][1]} {GT_Inout_I/shift_reg_delay_reg[19][0]} {GT_Inout_I/shift_reg_delay_reg[19][1]} {GT_Inout_I/shift_reg_delay_reg[1][0]} {GT_Inout_I/shift_reg_delay_reg[1][1]} {GT_Inout_I/shift_reg_delay_reg[20][0]} {GT_Inout_I/shift_reg_delay_reg[20][1]} {GT_Inout_I/shift_reg_delay_reg[21][0]} {GT_Inout_I/shift_reg_delay_reg[21][1]} {GT_Inout_I/shift_reg_delay_reg[22][0]} {GT_Inout_I/shift_reg_delay_reg[22][1]} {GT_Inout_I/shift_reg_delay_reg[23][0]} {GT_Inout_I/shift_reg_delay_reg[23][1]} {GT_Inout_I/shift_reg_delay_reg[24][0]} {GT_Inout_I/shift_reg_delay_reg[24][1]} {GT_Inout_I/shift_reg_delay_reg[25][0]} {GT_Inout_I/shift_reg_delay_reg[25][1]} {GT_Inout_I/shift_reg_delay_reg[26][0]} {GT_Inout_I/shift_reg_delay_reg[26][1]} {GT_Inout_I/shift_reg_delay_reg[27][0]} {GT_Inout_I/shift_reg_delay_reg[27][1]} {GT_Inout_I/shift_reg_delay_reg[28][0]} {GT_Inout_I/shift_reg_delay_reg[28][1]} {GT_Inout_I/shift_reg_delay_reg[29][0]} {GT_Inout_I/shift_reg_delay_reg[29][1]} {GT_Inout_I/shift_reg_delay_reg[2][0]} {GT_Inout_I/shift_reg_delay_reg[2][1]} {GT_Inout_I/shift_reg_delay_reg[30][0]} {GT_Inout_I/shift_reg_delay_reg[30][1]} {GT_Inout_I/shift_reg_delay_reg[31][0]} {GT_Inout_I/shift_reg_delay_reg[31][1]} {GT_Inout_I/shift_reg_delay_reg[32][0]} {GT_Inout_I/shift_reg_delay_reg[32][1]} {GT_Inout_I/shift_reg_delay_reg[33][0]} {GT_Inout_I/shift_reg_delay_reg[33][1]} {GT_Inout_I/shift_reg_delay_reg[34][0]} {GT_Inout_I/shift_reg_delay_reg[34][1]} {GT_Inout_I/shift_reg_delay_reg[35][0]} {GT_Inout_I/shift_reg_delay_reg[35][1]} {GT_Inout_I/shift_reg_delay_reg[36][0]} {GT_Inout_I/shift_reg_delay_reg[36][1]} {GT_Inout_I/shift_reg_delay_reg[37][0]} {GT_Inout_I/shift_reg_delay_reg[37][1]} {GT_Inout_I/shift_reg_delay_reg[38][0]} {GT_Inout_I/shift_reg_delay_reg[38][1]} {GT_Inout_I/shift_reg_delay_reg[39][0]} {GT_Inout_I/shift_reg_delay_reg[39][1]} {GT_Inout_I/shift_reg_delay_reg[3][0]} {GT_Inout_I/shift_reg_delay_reg[3][1]} {GT_Inout_I/shift_reg_delay_reg[4][0]} {GT_Inout_I/shift_reg_delay_reg[4][1]} {GT_Inout_I/shift_reg_delay_reg[5][0]} {GT_Inout_I/shift_reg_delay_reg[5][1]} {GT_Inout_I/shift_reg_delay_reg[6][0]} {GT_Inout_I/shift_reg_delay_reg[6][1]} {GT_Inout_I/shift_reg_delay_reg[7][0]} {GT_Inout_I/shift_reg_delay_reg[7][1]} {GT_Inout_I/shift_reg_delay_reg[8][0]} {GT_Inout_I/shift_reg_delay_reg[8][1]} {GT_Inout_I/shift_reg_delay_reg[9][0]} {GT_Inout_I/shift_reg_delay_reg[9][1]}]]
resize_pblock [get_pblocks pblock_2] -add {SLICE_X170Y0:SLICE_X221Y498}
resize_pblock [get_pblocks pblock_2] -add {DSP48_X15Y0:DSP48_X17Y197}
resize_pblock [get_pblocks pblock_2] -add {RAMB18_X11Y0:RAMB18_X14Y197}
resize_pblock [get_pblocks pblock_2] -add {RAMB36_X11Y0:RAMB36_X14Y98}
create_pblock pblock_3
add_cells_to_pblock [get_pblocks pblock_3] [get_cells -quiet [list {GT_Inout_I/shift_reg_delay_reg[40][0]} {GT_Inout_I/shift_reg_delay_reg[40][1]} {GT_Inout_I/shift_reg_delay_reg[41][0]} {GT_Inout_I/shift_reg_delay_reg[41][1]} {GT_Inout_I/shift_reg_delay_reg[42][0]} {GT_Inout_I/shift_reg_delay_reg[42][1]} {GT_Inout_I/shift_reg_delay_reg[43][0]} {GT_Inout_I/shift_reg_delay_reg[43][1]} {GT_Inout_I/shift_reg_delay_reg[44][0]} {GT_Inout_I/shift_reg_delay_reg[44][1]} {GT_Inout_I/shift_reg_delay_reg[45][0]} {GT_Inout_I/shift_reg_delay_reg[45][1]} {GT_Inout_I/shift_reg_delay_reg[46][0]} {GT_Inout_I/shift_reg_delay_reg[46][1]} {GT_Inout_I/shift_reg_delay_reg[47][0]} {GT_Inout_I/shift_reg_delay_reg[47][1]} {GT_Inout_I/shift_reg_delay_reg[48][0]} {GT_Inout_I/shift_reg_delay_reg[48][1]} {GT_Inout_I/shift_reg_delay_reg[49][0]} {GT_Inout_I/shift_reg_delay_reg[49][1]} {GT_Inout_I/shift_reg_delay_reg[50][0]} {GT_Inout_I/shift_reg_delay_reg[50][1]} {GT_Inout_I/shift_reg_delay_reg[51][0]} {GT_Inout_I/shift_reg_delay_reg[51][1]} {GT_Inout_I/shift_reg_delay_reg[52][0]} {GT_Inout_I/shift_reg_delay_reg[52][1]} {GT_Inout_I/shift_reg_delay_reg[53][0]} {GT_Inout_I/shift_reg_delay_reg[53][1]} {GT_Inout_I/shift_reg_delay_reg[54][0]} {GT_Inout_I/shift_reg_delay_reg[54][1]} {GT_Inout_I/shift_reg_delay_reg[55][0]} {GT_Inout_I/shift_reg_delay_reg[55][1]} {GT_Inout_I/shift_reg_delay_reg[56][0]} {GT_Inout_I/shift_reg_delay_reg[56][1]} {GT_Inout_I/shift_reg_delay_reg[57][0]} {GT_Inout_I/shift_reg_delay_reg[57][1]} {GT_Inout_I/shift_reg_delay_reg[58][0]} {GT_Inout_I/shift_reg_delay_reg[58][1]} {GT_Inout_I/shift_reg_delay_reg[59][0]} {GT_Inout_I/shift_reg_delay_reg[59][1]} {GT_Inout_I/shift_reg_delay_reg[60][0]} {GT_Inout_I/shift_reg_delay_reg[60][1]} {GT_Inout_I/shift_reg_delay_reg[61][0]} {GT_Inout_I/shift_reg_delay_reg[61][1]} {GT_Inout_I/shift_reg_delay_reg[62][0]} {GT_Inout_I/shift_reg_delay_reg[62][1]} {GT_Inout_I/shift_reg_delay_reg[63][0]} {GT_Inout_I/shift_reg_delay_reg[63][1]} {GT_Inout_I/shift_reg_delay_reg[64][0]} {GT_Inout_I/shift_reg_delay_reg[64][1]} {GT_Inout_I/shift_reg_delay_reg[65][0]} {GT_Inout_I/shift_reg_delay_reg[65][1]} {GT_Inout_I/shift_reg_delay_reg[66][0]} {GT_Inout_I/shift_reg_delay_reg[66][1]} {GT_Inout_I/shift_reg_delay_reg[67][0]} {GT_Inout_I/shift_reg_delay_reg[67][1]} {GT_Inout_I/shift_reg_delay_reg[68][0]} {GT_Inout_I/shift_reg_delay_reg[68][1]} {GT_Inout_I/shift_reg_delay_reg[69][0]} {GT_Inout_I/shift_reg_delay_reg[69][1]} {GT_Inout_I/shift_reg_delay_reg[70][0]} {GT_Inout_I/shift_reg_delay_reg[70][1]} {GT_Inout_I/shift_reg_delay_reg[71][0]} {GT_Inout_I/shift_reg_delay_reg[71][1]} {GT_Inout_I/shift_reg_delay_reg[72][0]} {GT_Inout_I/shift_reg_delay_reg[72][1]} {GT_Inout_I/shift_reg_delay_reg[73][0]} {GT_Inout_I/shift_reg_delay_reg[73][1]} {GT_Inout_I/shift_reg_delay_reg[74][0]} {GT_Inout_I/shift_reg_delay_reg[74][1]} {GT_Inout_I/shift_reg_delay_reg[75][0]} {GT_Inout_I/shift_reg_delay_reg[75][1]} {GT_Inout_I/shift_reg_delay_reg[76][0]} {GT_Inout_I/shift_reg_delay_reg[76][1]} {GT_Inout_I/shift_reg_delay_reg[77][0]} {GT_Inout_I/shift_reg_delay_reg[77][1]} {GT_Inout_I/shift_reg_delay_reg[78][0]} {GT_Inout_I/shift_reg_delay_reg[78][1]} {GT_Inout_I/shift_reg_delay_reg[79][0]} {GT_Inout_I/shift_reg_delay_reg[79][1]}]]
resize_pblock [get_pblocks pblock_3] -add {SLICE_X0Y0:SLICE_X51Y499}
resize_pblock [get_pblocks pblock_3] -add {DSP48_X0Y0:DSP48_X2Y199}
resize_pblock [get_pblocks pblock_3] -add {RAMB18_X0Y0:RAMB18_X3Y199}
resize_pblock [get_pblocks pblock_3] -add {RAMB36_X0Y0:RAMB36_X3Y99}
create_pblock pblock_4
add_cells_to_pblock [get_pblocks pblock_4] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[0].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[1].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[2].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[3].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_4] -add {SLICE_X170Y0:SLICE_X221Y50}
resize_pblock [get_pblocks pblock_4] -add {DSP48_X15Y0:DSP48_X17Y19}
resize_pblock [get_pblocks pblock_4] -add {RAMB18_X11Y0:RAMB18_X14Y19}
resize_pblock [get_pblocks pblock_4] -add {RAMB36_X11Y0:RAMB36_X14Y9}
create_pblock pblock_5
add_cells_to_pblock [get_pblocks pblock_5] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[4].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[5].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[6].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[7].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_5] -add {SLICE_X170Y50:SLICE_X221Y99}
resize_pblock [get_pblocks pblock_5] -add {DSP48_X15Y20:DSP48_X17Y39}
resize_pblock [get_pblocks pblock_5] -add {RAMB18_X11Y20:RAMB18_X14Y39}
resize_pblock [get_pblocks pblock_5] -add {RAMB36_X11Y10:RAMB36_X14Y19}
create_pblock pblock_6
add_cells_to_pblock [get_pblocks pblock_6] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[10].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[11].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[8].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[9].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_6] -add {SLICE_X170Y99:SLICE_X221Y150}
resize_pblock [get_pblocks pblock_6] -add {DSP48_X15Y40:DSP48_X17Y59}
resize_pblock [get_pblocks pblock_6] -add {RAMB18_X11Y40:RAMB18_X14Y59}
resize_pblock [get_pblocks pblock_6] -add {RAMB36_X11Y20:RAMB36_X14Y29}
create_pblock pblock_7
add_cells_to_pblock [get_pblocks pblock_7] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[12].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[13].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[14].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[15].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_7] -add {SLICE_X170Y152:SLICE_X221Y199}
resize_pblock [get_pblocks pblock_7] -add {DSP48_X15Y62:DSP48_X17Y79}
resize_pblock [get_pblocks pblock_7] -add {RAMB18_X11Y62:RAMB18_X14Y79}
resize_pblock [get_pblocks pblock_7] -add {RAMB36_X11Y31:RAMB36_X14Y39}
create_pblock pblock_8
add_cells_to_pblock [get_pblocks pblock_8] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[16].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[17].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[18].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[19].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_8] -add {SLICE_X170Y202:SLICE_X221Y249}
resize_pblock [get_pblocks pblock_8] -add {DSP48_X15Y82:DSP48_X17Y99}
resize_pblock [get_pblocks pblock_8] -add {RAMB18_X11Y82:RAMB18_X14Y99}
resize_pblock [get_pblocks pblock_8] -add {RAMB36_X11Y41:RAMB36_X14Y49}
create_pblock pblock_9
add_cells_to_pblock [get_pblocks pblock_9] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[20].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[21].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[22].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[23].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_9] -add {SLICE_X170Y250:SLICE_X221Y300}
resize_pblock [get_pblocks pblock_9] -add {DSP48_X15Y100:DSP48_X17Y119}
resize_pblock [get_pblocks pblock_9] -add {RAMB18_X11Y100:RAMB18_X14Y119}
resize_pblock [get_pblocks pblock_9] -add {RAMB36_X11Y50:RAMB36_X14Y59}
create_pblock pblock_10
add_cells_to_pblock [get_pblocks pblock_10] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[24].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[25].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[26].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[27].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_10] -add {SLICE_X170Y302:SLICE_X221Y350}
resize_pblock [get_pblocks pblock_10] -add {DSP48_X15Y122:DSP48_X17Y139}
resize_pblock [get_pblocks pblock_10] -add {RAMB18_X11Y122:RAMB18_X14Y139}
resize_pblock [get_pblocks pblock_10] -add {RAMB36_X11Y61:RAMB36_X14Y69}
create_pblock pblock_11
add_cells_to_pblock [get_pblocks pblock_11] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[28].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[29].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[30].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[31].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_11] -add {SLICE_X170Y352:SLICE_X221Y400}
resize_pblock [get_pblocks pblock_11] -add {DSP48_X15Y142:DSP48_X17Y159}
resize_pblock [get_pblocks pblock_11] -add {RAMB18_X11Y142:RAMB18_X14Y159}
resize_pblock [get_pblocks pblock_11] -add {RAMB36_X11Y71:RAMB36_X14Y79}
create_pblock pblock_12
add_cells_to_pblock [get_pblocks pblock_12] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[32].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[33].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[34].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[35].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_12] -add {SLICE_X170Y400:SLICE_X221Y450}
resize_pblock [get_pblocks pblock_12] -add {DSP48_X15Y160:DSP48_X17Y179}
resize_pblock [get_pblocks pblock_12] -add {RAMB18_X11Y160:RAMB18_X14Y179}
resize_pblock [get_pblocks pblock_12] -add {RAMB36_X11Y80:RAMB36_X14Y89}
create_pblock pblock_13
add_cells_to_pblock [get_pblocks pblock_13] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[36].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[37].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[38].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[39].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_13] -add {SLICE_X170Y451:SLICE_X221Y498}
resize_pblock [get_pblocks pblock_13] -add {DSP48_X15Y182:DSP48_X17Y197}
resize_pblock [get_pblocks pblock_13] -add {RAMB18_X11Y182:RAMB18_X14Y197}
resize_pblock [get_pblocks pblock_13] -add {RAMB36_X11Y91:RAMB36_X14Y98}
create_pblock pblock_14
add_cells_to_pblock [get_pblocks pblock_14] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[40].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[41].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[42].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[43].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_14] -add {SLICE_X0Y0:SLICE_X51Y50}
resize_pblock [get_pblocks pblock_14] -add {DSP48_X0Y0:DSP48_X2Y19}
resize_pblock [get_pblocks pblock_14] -add {RAMB18_X0Y0:RAMB18_X3Y19}
resize_pblock [get_pblocks pblock_14] -add {RAMB36_X0Y0:RAMB36_X3Y9}
set_property PARENT pblock_2 [get_pblocks pblock_7]
set_property PARENT pblock_2 [get_pblocks pblock_8]

create_pblock pblock_15
add_cells_to_pblock [get_pblocks pblock_15] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[44].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[45].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[46].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[47].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_15] -add {SLICE_X0Y51:SLICE_X51Y99}
resize_pblock [get_pblocks pblock_15] -add {DSP48_X0Y22:DSP48_X2Y39}
resize_pblock [get_pblocks pblock_15] -add {RAMB18_X0Y22:RAMB18_X3Y39}
resize_pblock [get_pblocks pblock_15] -add {RAMB36_X0Y11:RAMB36_X3Y19}
create_pblock pblock_16
add_cells_to_pblock [get_pblocks pblock_16] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[48].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[49].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[50].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[51].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_16] -add {SLICE_X0Y100:SLICE_X51Y151}
resize_pblock [get_pblocks pblock_16] -add {DSP48_X0Y40:DSP48_X2Y59}
resize_pblock [get_pblocks pblock_16] -add {RAMB18_X0Y40:RAMB18_X3Y59}
resize_pblock [get_pblocks pblock_16] -add {RAMB36_X0Y20:RAMB36_X3Y29}
create_pblock pblock_17
add_cells_to_pblock [get_pblocks pblock_17] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[52].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[53].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[54].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[55].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_17] -add {SLICE_X0Y151:SLICE_X51Y199}
resize_pblock [get_pblocks pblock_17] -add {DSP48_X0Y62:DSP48_X2Y79}
resize_pblock [get_pblocks pblock_17] -add {RAMB18_X0Y62:RAMB18_X3Y79}
resize_pblock [get_pblocks pblock_17] -add {RAMB36_X0Y31:RAMB36_X3Y39}
create_pblock pblock_18
add_cells_to_pblock [get_pblocks pblock_18] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[56].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[57].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[58].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[59].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_18] -add {SLICE_X0Y200:SLICE_X51Y249}
resize_pblock [get_pblocks pblock_18] -add {DSP48_X0Y80:DSP48_X2Y99}
resize_pblock [get_pblocks pblock_18] -add {RAMB18_X0Y80:RAMB18_X3Y99}
resize_pblock [get_pblocks pblock_18] -add {RAMB36_X0Y40:RAMB36_X3Y49}
create_pblock pblock_19
add_cells_to_pblock [get_pblocks pblock_19] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[60].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[61].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[62].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[63].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_19] -add {SLICE_X0Y250:SLICE_X51Y299}
resize_pblock [get_pblocks pblock_19] -add {DSP48_X0Y100:DSP48_X2Y119}
resize_pblock [get_pblocks pblock_19] -add {RAMB18_X0Y100:RAMB18_X3Y119}
resize_pblock [get_pblocks pblock_19] -add {RAMB36_X0Y50:RAMB36_X3Y59}
create_pblock pblock_20
add_cells_to_pblock [get_pblocks pblock_20] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[64].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[65].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[66].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[67].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_20] -add {SLICE_X0Y300:SLICE_X51Y349}
resize_pblock [get_pblocks pblock_20] -add {DSP48_X0Y120:DSP48_X2Y139}
resize_pblock [get_pblocks pblock_20] -add {RAMB18_X0Y120:RAMB18_X3Y139}
resize_pblock [get_pblocks pblock_20] -add {RAMB36_X0Y60:RAMB36_X3Y69}
create_pblock pblock_21
add_cells_to_pblock [get_pblocks pblock_21] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[68].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[69].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[70].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[71].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_21] -add {SLICE_X0Y351:SLICE_X51Y399}
resize_pblock [get_pblocks pblock_21] -add {DSP48_X0Y142:DSP48_X2Y159}
resize_pblock [get_pblocks pblock_21] -add {RAMB18_X0Y142:RAMB18_X3Y159}
resize_pblock [get_pblocks pblock_21] -add {RAMB36_X0Y71:RAMB36_X3Y79}
create_pblock pblock_22
add_cells_to_pblock [get_pblocks pblock_22] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[72].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[73].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[74].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[75].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_22] -add {SLICE_X0Y400:SLICE_X51Y449}
resize_pblock [get_pblocks pblock_22] -add {DSP48_X0Y160:DSP48_X2Y179}
resize_pblock [get_pblocks pblock_22] -add {RAMB18_X0Y160:RAMB18_X3Y179}
resize_pblock [get_pblocks pblock_22] -add {RAMB36_X0Y80:RAMB36_X3Y89}
create_pblock pblock_23
add_cells_to_pblock [get_pblocks pblock_23] [get_cells -quiet [list {GT_Inout_I/Gen_DeserializerCrc[76].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[77].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[78].DeserializerCrc_I} {GT_Inout_I/Gen_DeserializerCrc[79].DeserializerCrc_I}]]
resize_pblock [get_pblocks pblock_23] -add {SLICE_X0Y451:SLICE_X51Y499}
resize_pblock [get_pblocks pblock_23] -add {DSP48_X0Y182:DSP48_X2Y199}
resize_pblock [get_pblocks pblock_23] -add {RAMB18_X0Y182:RAMB18_X3Y199}
resize_pblock [get_pblocks pblock_23] -add {RAMB36_X0Y91:RAMB36_X3Y99}

