# ExploraciÃ³n de Espacios de DiseÃ±o ğŸ§­

La exploraciÃ³n de espacios de diseÃ±o y modelado de desempeÃ±o son vitales para el desarrollo de sistemas computacionales modernos. Este tipo de estudios son necesarios para evaluar la viabilidad del desarrollo de proyectos de **diseÃ±o de micro-arquitecturas**.

En este proyecto se realizarÃ¡n pruebas de rendimiento a dos *benchmarks* utilizando [GEM5](https://www.gem5.org/), una plataforma modular para la investigaciÃ³n de arquitectura de sistemas computacionales y de los sistemas de micro-arquitectura de procesadores.

## Estructura de Hardware ğŸ›ï¸

Las pruebas se realizarÃ¡n en distintos modelos de 24 micro-arquitecturas base, con el fin de evaluar el rendimiento de cada una ante las misma carga de trabajo.

Se escogieron dos ISAs para realizar esta prueba. Cada *set de instrucciones serÃ¡ la base* para 12 micro-arquitecturas distintas.

``` bash
  ISA
   â”œâ”€â”€ RISC-V
   â””â”€â”€ ARM
```

Para cada ISA se probarÃ¡n dos tipos de procesadores de los que provee `GEM5`. Cada procesador serÃ¡ modificado para construir 6 micro-arquitecturas con distintas configuraciones.

``` bash
  PROCESADOR
   â”œâ”€â”€ TimingSimple
   â””â”€â”€ TraceCPU
```

Para realizar los cambios se deben seleccionar 2 parÃ¡metros del procesador y cambiar su valor 5 veces. AdemÃ¡s, se deben evaluar los tipos de *branch-predictor*.

``` bash
  BRANCH PREDICTOR UNIT
   â”œâ”€â”€ 2bit_local
   â”œâ”€â”€ Bi_mode
   â””â”€â”€ Tournament
```

Para cada branch-predictor se varÃ­an sus parÃ¡metros:

``` bash
  BRANCH PREDICTOR PARAMETERS
   â”œâ”€â”€ BTBEntries
   â”œâ”€â”€ localPredictorSize
   â”œâ”€â”€ globalPredictorSize
   â””â”€â”€ choicePredictorSize
```

## Benchmarks ğŸ§ª

Los modelos de hardware serÃ¡n probados con dos benchmarks: uno del tipo [SPEC](http://www.m5sim.org/SPEC_benchmarks) y otro del tipo [PARSEC](https://parsec.cs.princeton.edu/download/tutorial/2.0/parsec-2.0-tutorial.pdf).

### Tabla 1. Benchmarks escogidos por cada tipo

| Tipo     | Benchmark | DescripciÃ³n |
| -------  | --------- | ----------- |
| SPEC2006 | 401.bzip  | [Algoritmo de compresiÃ³n](https://github.com/MartijnB/compression-benchmark/blob/master/bzip2-1.0.6/bzip2.txt) de archivos en memoria |
| PARSEC   | canneal   | [Algoritmo de recocido simulado](https://es.wikipedia.org/wiki/Algoritmo_de_recocido_simulado) consiente de la cachÃ© para optimizar los costos de enrutamiento en el diseÃ±o de chips|

Estos benchmarks se seleccionaron por su alto uso de memoria, lo que nos permite variar parÃ¡metros de las memorias cachÃ©, como su tamaÃ±o, grado de asociatividad, cantidad de sets, entre otros y evaluar su rendimiento (*misses y hits*).

## VisualizaciÃ³n de EstadÃ­sticas ğŸ“Š

Â¿CÃ³mo se visualizan los resultados de las pruebas? Creamos una herramienta que permite la visualizaciÃ³n de los resultados obtenidos mediante grÃ¡ficos. El sistema permite observar las cinco variaciones por parÃ¡metro para cada una de las combinaciones.

()[]

### Tabla 2. Combinaciones posibles para las micro-arquitecturas seleccionadas

| #  | Benchmark | ISA   | Procesador   | BPU        | cache-assoc | cache-size |
| -  | --------- | ---   | ----------   | ---        | ----------- | ---------- |
| 1  | 401.bzip  | ARM   | TimingSimple | 2bit_local | ----------- | ---------- |
| 2  | 401.bzip  | ARM   | TimingSimple | Bi_mode    | ----------- | ---------- |
| 3  | 401.bzip  | ARM   | TimingSimple | Tournament | ----------- | ---------- |
| 4  | 401.bzip  | ARM   | TraceCPU     | 2bit_local | ----------- | ---------- |
| 5  | 401.bzip  | ARM   | TraceCPU     | Bi_mode    | ----------- | ---------- |
| 6  | 401.bzip  | ARM   | TraceCPU     | Tournament | ----------- | ---------- |
| 7  | 401.bzip  | RISCV | TimingSimple | 2bit_local | ----------- | ---------- |
| 8  | 401.bzip  | RISCV | TimingSimple | Bi_mode    | ----------- | ---------- |
| 9  | 401.bzip  | RISCV | TimingSimple | Tournament | ----------- | ---------- |
| 10 | 401.bzip  | RISCV | TraceCPU     | 2bit_local | ----------- | ---------- |
| 11 | 401.bzip  | RISCV | TraceCPU     | Bi_mode    | ----------- | ---------- |
| 12 | 401.bzip  | RISCV | TraceCPU     | Tournament | ----------- | ---------- |
| -- | --------- | ----- | ----------   | ---------- | ----------- | ---------- |
| 13 | canneal   | ARM   | TimingSimple | 2bit_local | ----------- | ---------- |
| 14 | canneal   | ARM   | TimingSimple | Bi_mode    | ----------- | ---------- |
| 15 | canneal   | ARM   | TimingSimple | Tournament | ----------- | ---------- |
| 16 | canneal   | ARM   | TraceCPU     | 2bit_local | ----------- | ---------- |
| 17 | canneal   | ARM   | TraceCPU     | Bi_mode    | ----------- | ---------- |
| 18 | canneal   | ARM   | TraceCPU     | Tournament | ----------- | ---------- |
| 19 | canneal   | RISCV | TimingSimple | 2bit_local | ----------- | ---------- |
| 20 | canneal   | RISCV | TimingSimple | Bi_mode    | ----------- | ---------- |
| 21 | canneal   | RISCV | TimingSimple | Tournament | ----------- | ---------- |
| 22 | canneal   | RISCV | TraceCPU     | 2bit_local | ----------- | ---------- |
| 23 | canneal   | RISCV | TraceCPU     | Bi_mode    | ----------- | ---------- |
| 24 | canneal   | RISCV | TraceCPU     | Tournament | ----------- | ---------- |

## Autores âœï¸

* **Esteban Alvarado** - *Software Developer* - [@estalvgs1999](https://github.com/estalvgs1999)
* **Gabriel Abarca**   - *Software Developer* - [@Abstractize](https://github.com/Abstractize/)
* **Olman Castro**     - *Software Developer* - [@oldboy379](https://github.com/oldboy379)

> Este proyecto fue desarrollado para el **curso CE4301 - Arquitectura de Computadores I** del Instituto TecnolÃ³gico de Costa Rica. 2021 ğŸ„¯

Agradecimiento al profesor del curso:

* Prof. Luis Alberto ChavarrÃ­a Zamora

----

<p align="center">
<img src="https://static.platzi.com/media/achievements/badge-programacion-microcontroladores-pic-c-d3093418-a0e3-4b95-a6c2-77cf06af37f9.png" width="100"/>
</p>

