# Generated by Yosys 0.18+10 (git sha1 8ecc445e4, gcc 11.4.0-1ubuntu1~22.04 -fPIC -Os)

.model fabric_and2
.inputs intr_wire499[0] intr_wire499[1] \$iopadmap$a \$iopadmap$b \$iopadmap$reset
.outputs out \$iopadmap$c
.names $false
.names $true
1
.names $undef
.subckt DFFRE C=intr_wire499[0] D=\$abc$221$li0_li0 E=$true Q=a_reg R=$true
.subckt DFFRE C=intr_wire499[0] D=\$abc$221$li1_li1 E=$true Q=b_reg R=$true
.subckt DFFRE C=intr_wire499[0] D=\$abc$221$li2_li2 E=$true Q=\$iopadmap$c R=$true
.subckt LUT3 A[0]=\$iopadmap$reset A[1]=a_reg A[2]=b_reg Y=\$abc$221$li2_li2
.param INIT_VALUE 01000000
.subckt LUT2 A[0]=\$iopadmap$reset A[1]=\$iopadmap$b Y=\$abc$221$li1_li1
.param INIT_VALUE 0100
.subckt LUT2 A[0]=\$iopadmap$reset A[1]=\$iopadmap$a Y=\$abc$221$li0_li0
.param INIT_VALUE 0100
.subckt LUT2 A[0]=intr_wire499[1] A[1]=\$iopadmap$a Y=out
.param INIT_VALUE 0100
.end
