# 基于FPGA的RISC-V CPU硬件及其SoC系统的设计

### 基于FPGA+Verilog的开发平台,以5-6个同学为单位，设计并构建RISC-V CPU硬件及其SoC系统。进阶式挑战性综合项目跨度1.5年，分为三个阶段实施：I、II、III，分别在第3、第4、第5学期完成。

-第I阶段完成:CPU硬件及其SoC(System on Chip，片上系统）系统开发所涉及的主要基础功能的设计与构建

-第II阶段完成:一个自定义ISA(Instruction Set Architecture,指令集架构)的16位RISC(Reduced Instruction Set Computer,精简指令集计算机）单周期CPU硬件设计与构建

-第III阶段完成：一个32位RISC-V单周期CPU硬件及其SoC系统的设计与构建。
