Fitter report for device
Fri Sep 17 16:45:54 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Sep 17 16:45:54 2021       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; device                                      ;
; Top-level Entity Name              ; device                                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,788 / 6,272 ( 60 % )                      ;
;     Total combinational functions  ; 3,425 / 6,272 ( 55 % )                      ;
;     Dedicated logic registers      ; 1,927 / 6,272 ( 31 % )                      ;
; Total registers                    ; 1995                                        ;
; Total pins                         ; 85 / 92 ( 92 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 11,264 / 276,480 ( 4 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.6%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                      ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[0]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[1]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[2]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[3]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[4]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[5]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[6]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[7]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[8]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[9]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[10]~output                                                                                                                                                                             ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_addr[11]~output                                                                                                                                                                             ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_bs[0]~output                                                                                                                                                                                ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_bs[1]~output                                                                                                                                                                                ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                         ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_we~output                                                                                                                                                                                   ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                         ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_cas~output                                                                                                                                                                                  ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                         ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_ras~output                                                                                                                                                                                  ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_cs~output                                                                                                                                                                                   ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[0]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[1]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[2]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[3]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[4]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[5]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[6]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[7]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[8]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                        ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[9]~output                                                                                                                                                                              ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                       ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[10]~output                                                                                                                                                                             ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                       ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[11]~output                                                                                                                                                                             ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                       ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[12]~output                                                                                                                                                                             ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~_Duplicate_1                                                                                                       ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[13]~output                                                                                                                                                                             ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                       ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[14]~output                                                                                                                                                                             ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                       ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_data[15]~output                                                                                                                                                                             ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[0]                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_dm[0]~output                                                                                                                                                                                ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[1]                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; ram_dm[1]~output                                                                                                                                                                                ; I                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                               ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[0]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                      ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                               ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[1]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                               ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[2]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                               ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[3]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                               ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[4]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                               ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[5]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                               ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[6]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                               ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[7]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                               ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[8]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                              ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[9]~output                                                                                                                                                                              ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                              ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[10]~output                                                                                                                                                                             ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                              ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[11]~output                                                                                                                                                                             ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                              ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[12]~output                                                                                                                                                                             ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                              ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[13]~output                                                                                                                                                                             ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                              ; Q                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[14]~output                                                                                                                                                                             ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ram_data[15]~output                                                                                                                                                                             ; OE               ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                 ;                  ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[0]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[1]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[2]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[3]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[4]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[5]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[6]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[7]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[8]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[9]~input                                                                                                                                                                               ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[10]~input                                                                                                                                                                              ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[11]~input                                                                                                                                                                              ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[12]~input                                                                                                                                                                              ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[13]~input                                                                                                                                                                              ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[14]~input                                                                                                                                                                              ; O                ;                       ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; ram_data[15]~input                                                                                                                                                                              ; O                ;                       ;
+-----------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                      ;
+-----------------------------+-----------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity              ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsys_new_sdram_controller_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsys_new_sdram_controller_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5715 ) ; 0.00 % ( 0 / 5715 )        ; 0.00 % ( 0 / 5715 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5715 ) ; 0.00 % ( 0 / 5715 )        ; 0.00 % ( 0 / 5715 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5474 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 231 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/efesxzc/projects/fpga/eFPGA_eth/output_files/device.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,788 / 6,272 ( 60 % )    ;
;     -- Combinational with no register       ; 1861                      ;
;     -- Register only                        ; 363                       ;
;     -- Combinational with a register        ; 1564                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1629                      ;
;     -- 3 input functions                    ; 968                       ;
;     -- <=2 input functions                  ; 828                       ;
;     -- Register only                        ; 363                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2992                      ;
;     -- arithmetic mode                      ; 433                       ;
;                                             ;                           ;
; Total registers*                            ; 1,995 / 6,684 ( 30 % )    ;
;     -- Dedicated logic registers            ; 1,927 / 6,272 ( 31 % )    ;
;     -- I/O registers                        ; 68 / 412 ( 17 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 296 / 392 ( 76 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 85 / 92 ( 92 % )          ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )           ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; M9Ks                                        ; 5 / 30 ( 17 % )           ;
; Total block memory bits                     ; 11,264 / 276,480 ( 4 % )  ;
; Total block memory implementation bits      ; 46,080 / 276,480 ( 17 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global signals                              ; 5                         ;
;     -- Global clocks                        ; 5 / 10 ( 50 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 12.0% / 12.1% / 12.0%     ;
; Peak interconnect usage (total/H/V)         ; 21.9% / 21.7% / 22.3%     ;
; Maximum fan-out                             ; 1819                      ;
; Highest non-global fan-out                  ; 108                       ;
; Total fan-out                               ; 18521                     ;
; Average fan-out                             ; 3.17                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                               ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+
; Statistic                                    ; Top                  ; sld_hub:auto_hub   ; hard_block:auto_generated_inst ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                  ; Low                ; Low                            ;
;                                              ;                      ;                    ;                                ;
; Total logic elements                         ; 3624 / 6272 ( 58 % ) ; 164 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register        ; 1780                 ; 81                 ; 0                              ;
;     -- Register only                         ; 347                  ; 16                 ; 0                              ;
;     -- Combinational with a register         ; 1497                 ; 67                 ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Logic element usage by number of LUT inputs  ;                      ;                    ;                                ;
;     -- 4 input functions                     ; 1558                 ; 71                 ; 0                              ;
;     -- 3 input functions                     ; 933                  ; 35                 ; 0                              ;
;     -- <=2 input functions                   ; 786                  ; 42                 ; 0                              ;
;     -- Register only                         ; 347                  ; 16                 ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Logic elements by mode                       ;                      ;                    ;                                ;
;     -- normal mode                           ; 2852                 ; 140                ; 0                              ;
;     -- arithmetic mode                       ; 425                  ; 8                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Total registers                              ; 1912                 ; 83                 ; 0                              ;
;     -- Dedicated logic registers             ; 1844 / 6272 ( 29 % ) ; 83 / 6272 ( 1 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                         ; 136                  ; 0                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Total LABs:  partially or completely used    ; 281 / 392 ( 72 % )   ; 17 / 392 ( 4 % )   ; 0 / 392 ( 0 % )                ;
;                                              ;                      ;                    ;                                ;
; Virtual pins                                 ; 0                    ; 0                  ; 0                              ;
; I/O pins                                     ; 85                   ; 0                  ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                            ; 11264                ; 0                  ; 0                              ;
; Total RAM block bits                         ; 46080                ; 0                  ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ;
; M9K                                          ; 5 / 30 ( 16 % )      ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                          ; 5 / 12 ( 41 % )      ; 0 / 12 ( 0 % )     ; 0 / 12 ( 0 % )                 ;
; Double Data Rate I/O output circuitry        ; 36 / 185 ( 19 % )    ; 0 / 185 ( 0 % )    ; 0 / 185 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 185 ( 8 % )     ; 0 / 185 ( 0 % )    ; 0 / 185 ( 0 % )                ;
;                                              ;                      ;                    ;                                ;
; Connections                                  ;                      ;                    ;                                ;
;     -- Input Connections                     ; 288                  ; 121                ; 0                              ;
;     -- Registered Input Connections          ; 130                  ; 92                 ; 0                              ;
;     -- Output Connections                    ; 236                  ; 173                ; 0                              ;
;     -- Registered Output Connections         ; 4                    ; 173                ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Internal Connections                         ;                      ;                    ;                                ;
;     -- Total Connections                     ; 17911                ; 928                ; 5                              ;
;     -- Registered Connections                ; 6200                 ; 652                ; 0                              ;
;                                              ;                      ;                    ;                                ;
; External Connections                         ;                      ;                    ;                                ;
;     -- Top                                   ; 232                  ; 292                ; 0                              ;
;     -- sld_hub:auto_hub                      ; 292                  ; 2                  ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 0                    ; 0                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Partition Interface                          ;                      ;                    ;                                ;
;     -- Input Ports                           ; 53                   ; 62                 ; 0                              ;
;     -- Output Ports                          ; 55                   ; 79                 ; 0                              ;
;     -- Bidir Ports                           ; 20                   ; 0                  ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Registered Ports                             ;                      ;                    ;                                ;
;     -- Registered Input Ports                ; 0                    ; 3                  ; 0                              ;
;     -- Registered Output Ports               ; 0                    ; 40                 ; 0                              ;
;                                              ;                      ;                    ;                                ;
; Port Connectivity                            ;                      ;                    ;                                ;
;     -- Input Ports driven by GND             ; 0                    ; 2                  ; 0                              ;
;     -- Output Ports driven by GND            ; 0                    ; 29                 ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                    ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Source            ; 0                    ; 47                 ; 0                              ;
;     -- Output Ports with no Source           ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                    ; 52                 ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                    ; 59                 ; 0                              ;
+----------------------------------------------+----------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; btn[0]       ; 88    ; 5        ; 34           ; 12           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; btn[1]       ; 89    ; 5        ; 34           ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; btn[2]       ; 90    ; 6        ; 34           ; 12           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; btn[3]       ; 91    ; 6        ; 34           ; 12           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; clock        ; 23    ; 1        ; 0            ; 11           ; 7            ; 1820                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; enc_irq      ; 1     ; 1        ; 0            ; 23           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; enc_spi_MISO ; 2     ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ir           ; 100   ; 6        ; 34           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ps_clock     ; 119   ; 7        ; 23           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; ps_data      ; 120   ; 7        ; 23           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reset        ; 25    ; 2        ; 0            ; 11           ; 21           ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; sw[0]        ; 142   ; 8        ; 3            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[1]        ; 103   ; 6        ; 34           ; 18           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[2]        ; 106   ; 6        ; 34           ; 20           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[3]        ; 143   ; 8        ; 1            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; uart_rx      ; 115   ; 7        ; 28           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; buzzer       ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_dig[0]    ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_dig[1]    ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_dig[2]    ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_dig[3]    ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_seg[0]    ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_seg[1]    ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_seg[2]    ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_seg[3]    ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_seg[4]    ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_seg[5]    ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_seg[6]    ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dt_seg[7]    ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enc_rst      ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enc_spi_MOSI ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enc_spi_SCLK ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enc_spi_SS_n ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]       ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]       ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]       ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]       ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[0]  ; 76    ; 5        ; 34           ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[10] ; 75    ; 5        ; 34           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[11] ; 59    ; 4        ; 23           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[1]  ; 77    ; 5        ; 34           ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[2]  ; 80    ; 5        ; 34           ; 7            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[3]  ; 83    ; 5        ; 34           ; 9            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[4]  ; 68    ; 4        ; 30           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[5]  ; 67    ; 4        ; 30           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[6]  ; 66    ; 4        ; 28           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[7]  ; 65    ; 4        ; 28           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[8]  ; 64    ; 4        ; 25           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_addr[9]  ; 60    ; 4        ; 23           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_bs[0]    ; 73    ; 5        ; 34           ; 2            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_bs[1]    ; 74    ; 5        ; 34           ; 2            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_cas      ; 70    ; 4        ; 32           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_cke      ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_clk      ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_cs       ; 72    ; 4        ; 32           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_dm[0]    ; 42    ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_dm[1]    ; 55    ; 4        ; 18           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_ras      ; 71    ; 4        ; 32           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ram_we       ; 69    ; 4        ; 30           ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_tx      ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b        ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_g        ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_hsync    ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_r        ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; vga_vsync    ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------+
; i2c_scl      ; 99    ; 6        ; 34           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                  ;
; i2c_sda      ; 98    ; 6        ; 34           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                  ;
; ram_data[0]  ; 28    ; 2        ; 0            ; 9            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe               ;
; ram_data[10] ; 52    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10 ;
; ram_data[11] ; 51    ; 3        ; 16           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11 ;
; ram_data[12] ; 50    ; 3        ; 13           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12 ;
; ram_data[13] ; 49    ; 3        ; 13           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13 ;
; ram_data[14] ; 46    ; 3        ; 7            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14 ;
; ram_data[15] ; 44    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15 ;
; ram_data[1]  ; 30    ; 2        ; 0            ; 8            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1  ;
; ram_data[2]  ; 31    ; 2        ; 0            ; 7            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2  ;
; ram_data[3]  ; 32    ; 2        ; 0            ; 6            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3  ;
; ram_data[4]  ; 33    ; 2        ; 0            ; 6            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4  ;
; ram_data[5]  ; 34    ; 2        ; 0            ; 5            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5  ;
; ram_data[6]  ; 38    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6  ;
; ram_data[7]  ; 39    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7  ;
; ram_data[8]  ; 54    ; 4        ; 18           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8  ;
; ram_data[9]  ; 53    ; 3        ; 16           ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9  ;
; scl          ; 112   ; 7        ; 28           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                  ;
; sda          ; 113   ; 7        ; 28           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; 16       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; 18       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; 20       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; led[1]                  ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; led[0]                  ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; i2c_sda                 ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; i2c_scl                 ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; sw[1]                   ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; dt_seg[4]               ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; dt_dig[0]               ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; dt_dig[3]               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 7 / 8 ( 88 % )    ; 2.5V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 2.5V          ; --           ;
; 4        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 5        ; 13 / 13 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 10 / 10 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 13 / 13 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 11 / 12 ( 92 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; enc_irq                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; enc_spi_MISO                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; enc_spi_SCLK                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; enc_rst                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; enc_spi_SS_n                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; enc_spi_MOSI                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; ram_data[0]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; ram_data[1]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; ram_data[2]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; ram_data[3]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; ram_data[4]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; ram_data[5]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; ram_data[6]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; ram_data[7]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; ram_dm[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; ram_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; ram_data[15]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; ram_data[14]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; ram_data[13]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; ram_data[12]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; ram_data[11]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; ram_data[10]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; ram_data[9]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; ram_data[8]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; ram_dm[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; ram_cke                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; ram_addr[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; ram_addr[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; ram_addr[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; ram_addr[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; ram_addr[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; ram_addr[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; ram_addr[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; ram_we                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; ram_cas                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; ram_ras                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; ram_cs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; ram_bs[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; ram_bs[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; ram_addr[10]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; ram_addr[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; ram_addr[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; ram_addr[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; ram_addr[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; btn[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 126        ; 5        ; btn[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; btn[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; btn[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; i2c_sda                                                   ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; i2c_scl                                                   ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; ir                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; sw[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 141        ; 6        ; vga_b                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 105      ; 142        ; 6        ; vga_hsync                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 106      ; 146        ; 6        ; sw[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; buzzer                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; vga_vsync                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 112      ; 155        ; 7        ; scl                                                       ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; sda                                                       ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; uart_tx                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; uart_rx                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; ps_clock                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; ps_data                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; dt_seg[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; dt_seg[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; dt_seg[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; dt_seg[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; dt_seg[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; dt_seg[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; dt_seg[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; dt_seg[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; dt_dig[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; dt_dig[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; dt_dig[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; dt_dig[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; vga_g                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 142      ; 201        ; 8        ; sw[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 202        ; 8        ; sw[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 144      ; 203        ; 8        ; vga_r                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; ram_addr[0]  ; Missing drive strength and slew rate ;
; ram_addr[1]  ; Missing drive strength and slew rate ;
; ram_addr[2]  ; Missing drive strength and slew rate ;
; ram_addr[3]  ; Missing drive strength and slew rate ;
; ram_addr[4]  ; Missing drive strength and slew rate ;
; ram_addr[5]  ; Missing drive strength and slew rate ;
; ram_addr[6]  ; Missing drive strength and slew rate ;
; ram_addr[7]  ; Missing drive strength and slew rate ;
; ram_addr[8]  ; Missing drive strength and slew rate ;
; ram_addr[9]  ; Missing drive strength and slew rate ;
; ram_addr[10] ; Missing drive strength and slew rate ;
; ram_addr[11] ; Missing drive strength and slew rate ;
; ram_bs[0]    ; Missing drive strength and slew rate ;
; ram_bs[1]    ; Missing drive strength and slew rate ;
; ram_dm[0]    ; Missing drive strength and slew rate ;
; ram_dm[1]    ; Missing drive strength and slew rate ;
; ram_cke      ; Missing drive strength and slew rate ;
; ram_clk      ; Missing drive strength and slew rate ;
; ram_cs       ; Missing drive strength and slew rate ;
; ram_ras      ; Missing drive strength and slew rate ;
; ram_cas      ; Missing drive strength and slew rate ;
; ram_we       ; Missing drive strength and slew rate ;
; led[0]       ; Missing drive strength and slew rate ;
; led[1]       ; Missing drive strength and slew rate ;
; led[2]       ; Missing drive strength and slew rate ;
; led[3]       ; Missing drive strength and slew rate ;
; dt_dig[0]    ; Missing drive strength and slew rate ;
; dt_dig[1]    ; Missing drive strength and slew rate ;
; dt_dig[2]    ; Missing drive strength and slew rate ;
; dt_dig[3]    ; Missing drive strength and slew rate ;
; dt_seg[0]    ; Missing drive strength and slew rate ;
; dt_seg[1]    ; Missing drive strength and slew rate ;
; dt_seg[2]    ; Missing drive strength and slew rate ;
; dt_seg[3]    ; Missing drive strength and slew rate ;
; dt_seg[4]    ; Missing drive strength and slew rate ;
; dt_seg[5]    ; Missing drive strength and slew rate ;
; dt_seg[6]    ; Missing drive strength and slew rate ;
; dt_seg[7]    ; Missing drive strength and slew rate ;
; buzzer       ; Missing drive strength and slew rate ;
; uart_tx      ; Missing drive strength and slew rate ;
; vga_hsync    ; Missing drive strength and slew rate ;
; vga_vsync    ; Missing drive strength and slew rate ;
; vga_r        ; Missing drive strength and slew rate ;
; vga_g        ; Missing drive strength and slew rate ;
; vga_b        ; Missing drive strength and slew rate ;
; enc_spi_MOSI ; Missing drive strength               ;
; enc_spi_SCLK ; Missing drive strength               ;
; enc_spi_SS_n ; Missing drive strength               ;
; enc_rst      ; Missing drive strength               ;
; scl          ; Missing drive strength and slew rate ;
; sda          ; Missing drive strength and slew rate ;
; i2c_scl      ; Missing drive strength and slew rate ;
; i2c_sda      ; Missing drive strength and slew rate ;
; ram_data[0]  ; Missing drive strength and slew rate ;
; ram_data[1]  ; Missing drive strength and slew rate ;
; ram_data[2]  ; Missing drive strength and slew rate ;
; ram_data[3]  ; Missing drive strength and slew rate ;
; ram_data[4]  ; Missing drive strength and slew rate ;
; ram_data[5]  ; Missing drive strength and slew rate ;
; ram_data[6]  ; Missing drive strength and slew rate ;
; ram_data[7]  ; Missing drive strength and slew rate ;
; ram_data[8]  ; Missing drive strength and slew rate ;
; ram_data[9]  ; Missing drive strength and slew rate ;
; ram_data[10] ; Missing drive strength and slew rate ;
; ram_data[11] ; Missing drive strength and slew rate ;
; ram_data[12] ; Missing drive strength and slew rate ;
; ram_data[13] ; Missing drive strength and slew rate ;
; ram_data[14] ; Missing drive strength and slew rate ;
; ram_data[15] ; Missing drive strength and slew rate ;
; sw[0]        ; Missing location assignment          ;
; sw[1]        ; Missing location assignment          ;
; sw[2]        ; Missing location assignment          ;
; sw[3]        ; Missing location assignment          ;
; vga_hsync    ; Missing location assignment          ;
; vga_vsync    ; Missing location assignment          ;
; vga_r        ; Missing location assignment          ;
; vga_g        ; Missing location assignment          ;
; vga_b        ; Missing location assignment          ;
+--------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                    ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; |device                                                                                                                                 ; 3788 (0)    ; 1927 (0)                  ; 68 (68)       ; 11264       ; 5    ; 0            ; 0       ; 0         ; 85   ; 0            ; 1861 (0)     ; 363 (0)           ; 1564 (0)         ; |device                                                                                                                                                                                                                                                                                                                                                                                ; device                                         ; work         ;
;    |disp_7_seg:disp_7_seg_unit|                                                                                                         ; 831 (0)     ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 795 (0)      ; 0 (0)             ; 36 (0)           ; |device|disp_7_seg:disp_7_seg_unit                                                                                                                                                                                                                                                                                                                                                     ; disp_7_seg                                     ; work         ;
;       |bin_to_bcd:bin2bcd|                                                                                                              ; 747 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 740 (0)      ; 0 (0)             ; 7 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd                                                                                                                                                                                                                                                                                                                                  ; bin_to_bcd                                     ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 6 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                  ; lpm_divide                                     ; work         ;
;             |lpm_divide_bkm:auto_generated|                                                                                             ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 6 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div0|lpm_divide_bkm:auto_generated                                                                                                                                                                                                                                                                                    ; lpm_divide_bkm                                 ; work         ;
;                |sign_div_unsign_3nh:divider|                                                                                            ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 6 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider                                                                                                                                                                                                                                                        ; sign_div_unsign_3nh                            ; work         ;
;                   |alt_u_div_q9f:divider|                                                                                               ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 6 (6)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div0|lpm_divide_bkm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_q9f:divider                                                                                                                                                                                                                                  ; alt_u_div_q9f                                  ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 118 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div1                                                                                                                                                                                                                                                                                                                  ; lpm_divide                                     ; work         ;
;             |lpm_divide_1jm:auto_generated|                                                                                             ; 118 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div1|lpm_divide_1jm:auto_generated                                                                                                                                                                                                                                                                                    ; lpm_divide_1jm                                 ; work         ;
;                |sign_div_unsign_plh:divider|                                                                                            ; 118 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (0)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                                                                        ; sign_div_unsign_plh                            ; work         ;
;                   |alt_u_div_67f:divider|                                                                                               ; 118 (118)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (118)    ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider                                                                                                                                                                                                                                  ; alt_u_div_67f                                  ; work         ;
;          |lpm_divide:Div2|                                                                                                              ; 116 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (0)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div2                                                                                                                                                                                                                                                                                                                  ; lpm_divide                                     ; work         ;
;             |lpm_divide_uim:auto_generated|                                                                                             ; 116 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (0)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div2|lpm_divide_uim:auto_generated                                                                                                                                                                                                                                                                                    ; lpm_divide_uim                                 ; work         ;
;                |sign_div_unsign_mlh:divider|                                                                                            ; 116 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (0)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div2|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                                        ; sign_div_unsign_mlh                            ; work         ;
;                   |alt_u_div_07f:divider|                                                                                               ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Div2|lpm_divide_uim:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_07f:divider                                                                                                                                                                                                                                  ; alt_u_div_07f                                  ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                  ; lpm_divide                                     ; work         ;
;             |lpm_divide_gcm:auto_generated|                                                                                             ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod0|lpm_divide_gcm:auto_generated                                                                                                                                                                                                                                                                                    ; lpm_divide_gcm                                 ; work         ;
;                |sign_div_unsign_5nh:divider|                                                                                            ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider                                                                                                                                                                                                                                                        ; sign_div_unsign_5nh                            ; work         ;
;                   |alt_u_div_u9f:divider|                                                                                               ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod0|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider                                                                                                                                                                                                                                  ; alt_u_div_u9f                                  ; work         ;
;          |lpm_divide:Mod1|                                                                                                              ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 1 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod1                                                                                                                                                                                                                                                                                                                  ; lpm_divide                                     ; work         ;
;             |lpm_divide_gcm:auto_generated|                                                                                             ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 1 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod1|lpm_divide_gcm:auto_generated                                                                                                                                                                                                                                                                                    ; lpm_divide_gcm                                 ; work         ;
;                |sign_div_unsign_5nh:divider|                                                                                            ; 165 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 1 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider                                                                                                                                                                                                                                                        ; sign_div_unsign_5nh                            ; work         ;
;                   |alt_u_div_u9f:divider|                                                                                               ; 165 (165)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 1 (1)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod1|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider                                                                                                                                                                                                                                  ; alt_u_div_u9f                                  ; work         ;
;          |lpm_divide:Mod2|                                                                                                              ; 195 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod2                                                                                                                                                                                                                                                                                                                  ; lpm_divide                                     ; work         ;
;             |lpm_divide_gcm:auto_generated|                                                                                             ; 195 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod2|lpm_divide_gcm:auto_generated                                                                                                                                                                                                                                                                                    ; lpm_divide_gcm                                 ; work         ;
;                |sign_div_unsign_5nh:divider|                                                                                            ; 195 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (0)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod2|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider                                                                                                                                                                                                                                                        ; sign_div_unsign_5nh                            ; work         ;
;                   |alt_u_div_u9f:divider|                                                                                               ; 195 (195)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 195 (195)    ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|bin_to_bcd:bin2bcd|lpm_divide:Mod2|lpm_divide_gcm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider                                                                                                                                                                                                                                  ; alt_u_div_u9f                                  ; work         ;
;       |digit:digit_1|                                                                                                                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|digit:digit_1                                                                                                                                                                                                                                                                                                                                       ; digit                                          ; work         ;
;       |digit:digit_2|                                                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|digit:digit_2                                                                                                                                                                                                                                                                                                                                       ; digit                                          ; work         ;
;       |digit:digit_3|                                                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|digit:digit_3                                                                                                                                                                                                                                                                                                                                       ; digit                                          ; work         ;
;       |digit:digit_4|                                                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |device|disp_7_seg:disp_7_seg_unit|digit:digit_4                                                                                                                                                                                                                                                                                                                                       ; digit                                          ; work         ;
;       |divider:div|                                                                                                                     ; 24 (24)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 14 (14)          ; |device|disp_7_seg:disp_7_seg_unit|divider:div                                                                                                                                                                                                                                                                                                                                         ; divider                                        ; work         ;
;       |multiplexer:mult|                                                                                                                ; 29 (29)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 15 (15)          ; |device|disp_7_seg:disp_7_seg_unit|multiplexer:mult                                                                                                                                                                                                                                                                                                                                    ; multiplexer                                    ; work         ;
;    |qsys:qsys_unit|                                                                                                                     ; 2800 (0)    ; 1815 (0)                  ; 0 (0)         ; 11264       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 985 (0)      ; 347 (0)           ; 1468 (0)         ; |device|qsys:qsys_unit                                                                                                                                                                                                                                                                                                                                                                 ; qsys                                           ; qsys         ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |device|qsys:qsys_unit|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                        ; qsys         ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |device|qsys:qsys_unit|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                      ; qsys         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |device|qsys:qsys_unit|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                      ; qsys         ;
;       |qsys_jtag_uart_0:jtag_uart_0|                                                                                                    ; 163 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (17)      ; 23 (4)            ; 92 (19)          ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                    ; qsys_jtag_uart_0                               ; qsys         ;
;          |alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|                                                                         ; 72 (72)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 19 (19)           ; 33 (33)          ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                               ; alt_jtag_atlantic                              ; work         ;
;          |qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                            ; qsys_jtag_uart_0_scfifo_r                      ; qsys         ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                               ; scfifo                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                    ; scfifo_jr21                                    ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                               ; a_dpfifo_l011                                  ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                       ; a_fefifo_7cf                                   ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                  ; cntr_do7                                       ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                       ; altsyncram_nio1                                ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                         ; cntr_1ob                                       ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                               ; cntr_1ob                                       ; work         ;
;          |qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                            ; qsys_jtag_uart_0_scfifo_w                      ; qsys         ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                               ; scfifo                                         ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                    ; scfifo_jr21                                    ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                               ; a_dpfifo_l011                                  ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                       ; a_fefifo_7cf                                   ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                  ; cntr_do7                                       ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                       ; altsyncram_nio1                                ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                         ; cntr_1ob                                       ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |device|qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                               ; cntr_1ob                                       ; work         ;
;       |qsys_mm_interconnect_0:mm_interconnect_0|                                                                                        ; 783 (0)     ; 488 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (0)      ; 94 (0)            ; 478 (0)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                        ; qsys_mm_interconnect_0                         ; qsys         ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|                                                             ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 69 (69)           ; 102 (102)        ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|                                                               ; 74 (74)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 7 (7)             ; 58 (58)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:pio_1_s1_agent_rsp_fifo|                                                                                ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:pio_2_s1_agent_rsp_fifo|                                                                                ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                          ; qsys         ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                              ; altera_merlin_master_agent                     ; qsys         ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                    ; altera_merlin_master_translator                ; qsys         ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                             ; altera_merlin_master_translator                ; qsys         ;
;          |altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|                                                                    ; 16 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (8)       ; 0 (0)             ; 3 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                      ; qsys         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                ; altera_merlin_burst_uncompressor               ; qsys         ;
;          |altera_merlin_slave_agent:nios2_qsys_0_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_0_debug_mem_slave_agent                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                      ; qsys         ;
;          |altera_merlin_slave_agent:pio_1_s1_agent|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_1_s1_agent                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                      ; qsys         ;
;          |altera_merlin_slave_agent:pio_2_s1_agent|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_2_s1_agent                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                      ; qsys         ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                      ; qsys         ;
;          |altera_merlin_slave_agent:timer_1_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_1_s1_agent                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                      ; qsys         ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                 ; qsys         ;
;          |altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                 ; qsys         ;
;          |altera_merlin_slave_translator:pio_0_s1_translator|                                                                           ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                 ; qsys         ;
;          |altera_merlin_slave_translator:pio_1_s1_translator|                                                                           ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_1_s1_translator                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                 ; qsys         ;
;          |altera_merlin_slave_translator:pio_2_s1_translator|                                                                           ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 20 (20)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_2_s1_translator                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                 ; qsys         ;
;          |altera_merlin_slave_translator:spi_0_spi_control_port_translator|                                                             ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                 ; qsys         ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                 ; qsys         ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 15 (15)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                 ; qsys         ;
;          |altera_merlin_slave_translator:timer_1_s1_translator|                                                                         ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 9 (9)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1_s1_translator                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                 ; qsys         ;
;          |altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|                                                      ; 83 (83)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 81 (81)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                ; altera_merlin_width_adapter                    ; qsys         ;
;          |altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter|                                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter                                                                                                                                                                                                                                                ; altera_merlin_width_adapter                    ; qsys         ;
;          |qsys_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                             ; qsys_mm_interconnect_0_cmd_demux               ; qsys         ;
;          |qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                     ; qsys_mm_interconnect_0_cmd_demux_001           ; qsys         ;
;          |qsys_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                     ; qsys_mm_interconnect_0_cmd_demux_001           ; qsys         ;
;          |qsys_mm_interconnect_0_cmd_demux_001:rsp_demux_003|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                     ; qsys_mm_interconnect_0_cmd_demux_001           ; qsys         ;
;          |qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                               ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (1)             ; 48 (45)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                         ; qsys_mm_interconnect_0_cmd_mux_002             ; qsys         ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                       ; qsys         ;
;          |qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                               ; 52 (49)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 1 (1)             ; 44 (41)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                                                         ; qsys_mm_interconnect_0_cmd_mux_002             ; qsys         ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                       ; qsys         ;
;          |qsys_mm_interconnect_0_router:router|                                                                                         ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                   ; qsys_mm_interconnect_0_router                  ; qsys         ;
;          |qsys_mm_interconnect_0_router_001:router_001|                                                                                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                           ; qsys_mm_interconnect_0_router_001              ; qsys         ;
;          |qsys_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                       ; 130 (130)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 78 (78)          ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                 ; qsys_mm_interconnect_0_rsp_mux                 ; qsys         ;
;          |qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                         ; qsys_mm_interconnect_0_rsp_mux_001             ; qsys         ;
;       |qsys_new_sdram_controller_0:new_sdram_controller_0|                                                                              ; 340 (229)   ; 203 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (129)    ; 43 (2)            ; 160 (79)         ; |device|qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0                                                                                                                                                                                                                                                                                                              ; qsys_new_sdram_controller_0                    ; qsys         ;
;          |qsys_new_sdram_controller_0_input_efifo_module:the_qsys_new_sdram_controller_0_input_efifo_module|                            ; 132 (132)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 41 (41)           ; 83 (83)          ; |device|qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|qsys_new_sdram_controller_0_input_efifo_module:the_qsys_new_sdram_controller_0_input_efifo_module                                                                                                                                                                                                            ; qsys_new_sdram_controller_0_input_efifo_module ; qsys         ;
;       |qsys_nios2_qsys_0:nios2_qsys_0|                                                                                                  ; 1097 (0)    ; 597 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 489 (0)      ; 71 (0)            ; 537 (0)          ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                  ; qsys_nios2_qsys_0                              ; qsys         ;
;          |qsys_nios2_qsys_0_cpu:cpu|                                                                                                    ; 1097 (698)  ; 597 (325)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 489 (362)    ; 71 (18)           ; 537 (318)        ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu                                                                                                                                                                                                                                                                                                        ; qsys_nios2_qsys_0_cpu                          ; qsys         ;
;             |qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|                                                       ; 399 (88)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (8)      ; 53 (1)            ; 219 (77)         ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci                                                                                                                                                                                                                                    ; qsys_nios2_qsys_0_cpu_nios2_oci                ; qsys         ;
;                |qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|                                ; 143 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 48 (0)            ; 48 (0)           ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper                                                                                                                                            ; qsys_nios2_qsys_0_cpu_debug_slave_wrapper      ; qsys         ;
;                   |qsys_nios2_qsys_0_cpu_debug_slave_sysclk:the_qsys_nios2_qsys_0_cpu_debug_slave_sysclk|                               ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 38 (35)           ; 11 (10)          ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_sysclk:the_qsys_nios2_qsys_0_cpu_debug_slave_sysclk                                                      ; qsys_nios2_qsys_0_cpu_debug_slave_sysclk       ; qsys         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_sysclk:the_qsys_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                        ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_sysclk:the_qsys_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                        ; work         ;
;                   |qsys_nios2_qsys_0_cpu_debug_slave_tck:the_qsys_nios2_qsys_0_cpu_debug_slave_tck|                                     ; 93 (89)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 10 (6)            ; 42 (42)          ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_tck:the_qsys_nios2_qsys_0_cpu_debug_slave_tck                                                            ; qsys_nios2_qsys_0_cpu_debug_slave_tck          ; qsys         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_tck:the_qsys_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                        ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_tck:the_qsys_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                        ; work         ;
;                   |sld_virtual_jtag_basic:qsys_nios2_qsys_0_cpu_debug_slave_phy|                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:qsys_nios2_qsys_0_cpu_debug_slave_phy                                                                               ; sld_virtual_jtag_basic                         ; work         ;
;                |qsys_nios2_qsys_0_cpu_nios2_avalon_reg:the_qsys_nios2_qsys_0_cpu_nios2_avalon_reg|                                      ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_avalon_reg:the_qsys_nios2_qsys_0_cpu_nios2_avalon_reg                                                                                                                                                  ; qsys_nios2_qsys_0_cpu_nios2_avalon_reg         ; qsys         ;
;                |qsys_nios2_qsys_0_cpu_nios2_oci_break:the_qsys_nios2_qsys_0_cpu_nios2_oci_break|                                        ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_oci_break:the_qsys_nios2_qsys_0_cpu_nios2_oci_break                                                                                                                                                    ; qsys_nios2_qsys_0_cpu_nios2_oci_break          ; qsys         ;
;                |qsys_nios2_qsys_0_cpu_nios2_oci_debug:the_qsys_nios2_qsys_0_cpu_nios2_oci_debug|                                        ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (1)             ; 7 (7)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_oci_debug:the_qsys_nios2_qsys_0_cpu_nios2_oci_debug                                                                                                                                                    ; qsys_nios2_qsys_0_cpu_nios2_oci_debug          ; qsys         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_oci_debug:the_qsys_nios2_qsys_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                ; altera_std_synchronizer                        ; work         ;
;                |qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem|                                              ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 1 (1)             ; 50 (50)          ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem                                                                                                                                                          ; qsys_nios2_qsys_0_cpu_nios2_ocimem             ; qsys         ;
;                   |qsys_nios2_qsys_0_cpu_ociram_sp_ram_module:qsys_nios2_qsys_0_cpu_ociram_sp_ram|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem|qsys_nios2_qsys_0_cpu_ociram_sp_ram_module:qsys_nios2_qsys_0_cpu_ociram_sp_ram                                                                           ; qsys_nios2_qsys_0_cpu_ociram_sp_ram_module     ; qsys         ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem|qsys_nios2_qsys_0_cpu_ociram_sp_ram_module:qsys_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                     ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem|qsys_nios2_qsys_0_cpu_ociram_sp_ram_module:qsys_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                                ; work         ;
;             |qsys_nios2_qsys_0_cpu_register_bank_a_module:qsys_nios2_qsys_0_cpu_register_bank_a|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_register_bank_a_module:qsys_nios2_qsys_0_cpu_register_bank_a                                                                                                                                                                                                                     ; qsys_nios2_qsys_0_cpu_register_bank_a_module   ; qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_register_bank_a_module:qsys_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                           ; altsyncram                                     ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_register_bank_a_module:qsys_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                            ; altsyncram_6mc1                                ; work         ;
;             |qsys_nios2_qsys_0_cpu_register_bank_b_module:qsys_nios2_qsys_0_cpu_register_bank_b|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_register_bank_b_module:qsys_nios2_qsys_0_cpu_register_bank_b                                                                                                                                                                                                                     ; qsys_nios2_qsys_0_cpu_register_bank_b_module   ; qsys         ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_register_bank_b_module:qsys_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                           ; altsyncram                                     ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |device|qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_register_bank_b_module:qsys_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                            ; altsyncram_6mc1                                ; work         ;
;       |qsys_pio_0:pio_0|                                                                                                                ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 4 (4)            ; |device|qsys:qsys_unit|qsys_pio_0:pio_0                                                                                                                                                                                                                                                                                                                                                ; qsys_pio_0                                     ; qsys         ;
;       |qsys_pio_1:pio_1|                                                                                                                ; 38 (38)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 10 (10)           ; 21 (21)          ; |device|qsys:qsys_unit|qsys_pio_1:pio_1                                                                                                                                                                                                                                                                                                                                                ; qsys_pio_1                                     ; qsys         ;
;       |qsys_pio_2:pio_2|                                                                                                                ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 24 (24)          ; |device|qsys:qsys_unit|qsys_pio_2:pio_2                                                                                                                                                                                                                                                                                                                                                ; qsys_pio_2                                     ; qsys         ;
;       |qsys_spi_0:spi_0|                                                                                                                ; 145 (145)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 40 (40)           ; 76 (76)          ; |device|qsys:qsys_unit|qsys_spi_0:spi_0                                                                                                                                                                                                                                                                                                                                                ; qsys_spi_0                                     ; qsys         ;
;       |qsys_timer_0:timer_0|                                                                                                            ; 149 (149)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 22 (22)           ; 98 (98)          ; |device|qsys:qsys_unit|qsys_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                            ; qsys_timer_0                                   ; qsys         ;
;       |qsys_timer_1:timer_1|                                                                                                            ; 149 (149)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 23 (23)           ; 97 (97)          ; |device|qsys:qsys_unit|qsys_timer_1:timer_1                                                                                                                                                                                                                                                                                                                                            ; qsys_timer_1                                   ; qsys         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 164 (1)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (1)       ; 16 (0)            ; 67 (0)           ; |device|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                               ; sld_hub                                        ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 163 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 16 (0)            ; 67 (0)           ; |device|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                               ; alt_sld_fab_with_jtag_input                    ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 163 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (0)       ; 16 (0)            ; 67 (0)           ; |device|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                            ; alt_sld_fab                                    ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 163 (7)     ; 83 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (1)       ; 16 (4)            ; 67 (0)           ; |device|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                        ; alt_sld_fab_alt_sld_fab                        ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 158 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 12 (0)            ; 67 (0)           ; |device|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                            ; alt_sld_fab_alt_sld_fab_sldfabric              ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 158 (114)   ; 77 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (63)      ; 12 (11)           ; 67 (41)          ; |device|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                               ; sld_jtag_hub                                   ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |device|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                       ; sld_rom_sr                                     ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |device|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                     ; sld_shadow_jsm                                 ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; ram_addr[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_addr[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_bs[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_bs[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_dm[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_dm[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_cke      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ram_clk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ram_cs       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_ras      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_cas      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ram_we       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; led[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; led[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sw[0]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; sw[1]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; sw[2]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; sw[3]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; dt_dig[0]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_dig[1]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_dig[2]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_dig[3]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_seg[0]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_seg[1]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_seg[2]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_seg[3]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_seg[4]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_seg[5]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_seg[6]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dt_seg[7]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; buzzer       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_tx      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_rx      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ps_clock     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ps_data      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; ir           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; vga_hsync    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_vsync    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_r        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_g        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; vga_b        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; enc_spi_MOSI ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; enc_spi_SCLK ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; enc_spi_SS_n ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; enc_rst      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; scl          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; sda          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; i2c_scl      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; i2c_sda      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ram_data[0]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[1]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[2]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[3]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[4]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[5]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[6]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[7]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[8]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[9]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[10] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[11] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[12] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[13] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[14] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; ram_data[15] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; clock        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; btn[0]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; btn[1]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; btn[2]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; btn[3]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; enc_irq      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; reset        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; enc_spi_MISO ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; sw[0]                                                       ;                   ;         ;
; sw[1]                                                       ;                   ;         ;
; sw[2]                                                       ;                   ;         ;
; sw[3]                                                       ;                   ;         ;
; uart_rx                                                     ;                   ;         ;
; ps_clock                                                    ;                   ;         ;
; ps_data                                                     ;                   ;         ;
; ir                                                          ;                   ;         ;
; scl                                                         ;                   ;         ;
; sda                                                         ;                   ;         ;
; i2c_scl                                                     ;                   ;         ;
; i2c_sda                                                     ;                   ;         ;
; ram_data[0]                                                 ;                   ;         ;
; ram_data[1]                                                 ;                   ;         ;
; ram_data[2]                                                 ;                   ;         ;
; ram_data[3]                                                 ;                   ;         ;
; ram_data[4]                                                 ;                   ;         ;
; ram_data[5]                                                 ;                   ;         ;
; ram_data[6]                                                 ;                   ;         ;
; ram_data[7]                                                 ;                   ;         ;
; ram_data[8]                                                 ;                   ;         ;
; ram_data[9]                                                 ;                   ;         ;
; ram_data[10]                                                ;                   ;         ;
; ram_data[11]                                                ;                   ;         ;
; ram_data[12]                                                ;                   ;         ;
; ram_data[13]                                                ;                   ;         ;
; ram_data[14]                                                ;                   ;         ;
; ram_data[15]                                                ;                   ;         ;
; clock                                                       ;                   ;         ;
; btn[0]                                                      ;                   ;         ;
; btn[1]                                                      ;                   ;         ;
; btn[2]                                                      ;                   ;         ;
; btn[3]                                                      ;                   ;         ;
; enc_irq                                                     ;                   ;         ;
;      - qsys:qsys_unit|qsys_pio_1:pio_1|read_mux_out[4]~7    ; 0                 ; 6       ;
;      - qsys:qsys_unit|qsys_pio_1:pio_1|d1_data_in[4]~feeder ; 0                 ; 6       ;
; reset                                                       ;                   ;         ;
; enc_spi_MISO                                                ;                   ;         ;
;      - qsys:qsys_unit|qsys_spi_0:spi_0|MISO_reg~0           ; 1                 ; 6       ;
+-------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location              ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0        ; 169     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0        ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clock                                                                                                                                                                                                                                                                                                                                                       ; PIN_23                ; 1817    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; disp_7_seg:disp_7_seg_unit|divider:div|clk                                                                                                                                                                                                                                                                                                                  ; FF_X31_Y14_N17        ; 15      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; disp_7_seg:disp_7_seg_unit|multiplexer:mult|dig_out[7]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X13_Y23_N4     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                            ; FF_X24_Y6_N9          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                            ; FF_X24_Y6_N9          ; 1293    ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y10_N16    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                              ; LCCOMB_X13_Y6_N26     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                 ; LCCOMB_X14_Y6_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsys_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                            ; LCCOMB_X14_Y6_N10     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                         ; FF_X16_Y14_N21        ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y14_N0     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                ; LCCOMB_X12_Y14_N22    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                ; LCCOMB_X14_Y13_N10    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X10_Y10_N18    ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                          ; FF_X16_Y14_N13        ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|rvalid~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N28    ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N14    ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                               ; LCCOMB_X18_Y6_N26     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                            ; LCCOMB_X12_Y4_N24     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                            ; LCCOMB_X12_Y4_N26     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                            ; LCCOMB_X12_Y4_N12     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                            ; LCCOMB_X12_Y4_N30     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                            ; LCCOMB_X12_Y4_N8      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                            ; LCCOMB_X12_Y4_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                            ; LCCOMB_X12_Y4_N4      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                            ; LCCOMB_X12_Y4_N6      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|write                                                                                                                                                                                                                              ; LCCOMB_X12_Y4_N16     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                            ; LCCOMB_X18_Y6_N14     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                            ; LCCOMB_X18_Y6_N24     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                            ; LCCOMB_X18_Y6_N6      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                            ; LCCOMB_X18_Y6_N18     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                            ; LCCOMB_X18_Y6_N28     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                            ; LCCOMB_X18_Y6_N22     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                            ; LCCOMB_X18_Y6_N0      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                                                        ; LCCOMB_X17_Y6_N26     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                     ; LCCOMB_X22_Y14_N16    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|comb~0                                                                                                                                                                                                                                    ; LCCOMB_X18_Y7_N6      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|rp_valid                                                                                                                                                                                                                                  ; LCCOMB_X18_Y7_N0      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|data_reg[3]~0                                                                                                                                                                                                               ; LCCOMB_X17_Y9_N18     ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                     ; FF_X17_Y9_N27         ; 74      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                   ; LCCOMB_X21_Y14_N16    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                       ; LCCOMB_X21_Y14_N6     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                   ; LCCOMB_X18_Y13_N10    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_mm_interconnect_0:mm_interconnect_0|qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                       ; LCCOMB_X17_Y9_N24     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|Selector27~5                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y4_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|Selector34~2                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y4_N12     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|Selector89~0                                                                                                                                                                                                                                                                              ; LCCOMB_X21_Y4_N0      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y3_N16     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|active_rnw~3                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y4_N4      ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000010                                                                                                                                                                                                                                                                         ; FF_X13_Y4_N1          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                                                                                                                                                                                         ; FF_X13_Y3_N25         ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                                                                                                                                                                         ; FF_X19_Y4_N5          ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y9_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y8_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y0_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y0_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                          ; DDIOOECELL_X13_Y0_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                          ; DDIOOECELL_X13_Y0_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                          ; DDIOOECELL_X7_Y0_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                          ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y7_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y6_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y6_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                           ; DDIOOECELL_X0_Y5_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                           ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                           ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                           ; DDIOOECELL_X18_Y0_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                           ; DDIOOECELL_X16_Y0_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|qsys_new_sdram_controller_0_input_efifo_module:the_qsys_new_sdram_controller_0_input_efifo_module|entry_0[40]~0                                                                                                                                                                           ; LCCOMB_X16_Y6_N20     ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|qsys_new_sdram_controller_0_input_efifo_module:the_qsys_new_sdram_controller_0_input_efifo_module|entry_1[40]~0                                                                                                                                                                           ; LCCOMB_X16_Y6_N26     ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y12_N16    ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                             ; FF_X19_Y11_N29        ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                      ; LCCOMB_X13_Y13_N16    ; 59      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                          ; FF_X10_Y13_N25        ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                      ; FF_X10_Y14_N1         ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y12_N14    ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                     ; FF_X10_Y11_N27        ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                    ; FF_X8_Y11_N17         ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|R_src1~19                                                                                                                                                                                                                                                                           ; LCCOMB_X10_Y14_N6     ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y12_N24    ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                                     ; FF_X12_Y10_N1         ; 89      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y16_N4     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                           ; LCCOMB_X14_Y10_N22    ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                             ; FF_X10_Y14_N11        ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y13_N20    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y14_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                     ; LCCOMB_X14_Y13_N18    ; 27      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                      ; FF_X21_Y9_N9          ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_sysclk:the_qsys_nios2_qsys_0_cpu_debug_slave_sysclk|jxuir                             ; FF_X24_Y10_N23        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_sysclk:the_qsys_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a              ; LCCOMB_X24_Y12_N22    ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_sysclk:the_qsys_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0            ; LCCOMB_X28_Y12_N2     ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_sysclk:the_qsys_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_b              ; LCCOMB_X28_Y12_N8     ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_sysclk:the_qsys_nios2_qsys_0_cpu_debug_slave_sysclk|update_jdo_strobe                 ; FF_X24_Y10_N9         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_tck:the_qsys_nios2_qsys_0_cpu_debug_slave_tck|sr[33]~29                               ; LCCOMB_X24_Y11_N14    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_tck:the_qsys_nios2_qsys_0_cpu_debug_slave_tck|sr[36]~21                               ; LCCOMB_X24_Y10_N4     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|qsys_nios2_qsys_0_cpu_debug_slave_tck:the_qsys_nios2_qsys_0_cpu_debug_slave_tck|sr[3]~13                                ; LCCOMB_X24_Y10_N28    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:qsys_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_sdr~0                                        ; LCCOMB_X24_Y10_N2     ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_debug_slave_wrapper:the_qsys_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:qsys_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_uir~0                                        ; LCCOMB_X24_Y10_N14    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_avalon_reg:the_qsys_nios2_qsys_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                               ; LCCOMB_X25_Y12_N28    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_oci_break:the_qsys_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[23]~1                                                                                                             ; LCCOMB_X28_Y12_N14    ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                         ; LCCOMB_X28_Y12_N6     ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[23]~21                                                                                                                        ; LCCOMB_X28_Y12_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                      ; LCCOMB_X23_Y9_N24     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                        ; LCCOMB_X28_Y12_N20    ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_pio_0:pio_0|always0~2                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y15_N2     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_pio_1:pio_1|always1~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y17_N18    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_pio_2:pio_2|always0~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y17_N14    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_spi_0:spi_0|always11~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y20_N28    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_spi_0:spi_0|always6~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y18_N28    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_spi_0:spi_0|control_wr_strobe                                                                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y18_N10    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_spi_0:spi_0|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y19_N2     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_spi_0:spi_0|rx_holding_reg[6]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y20_N0     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_spi_0:spi_0|shift_reg[0]~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y20_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_spi_0:spi_0|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y19_N0     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_spi_0:spi_0|write_tx_holding                                                                                                                                                                                                                                                                                                            ; LCCOMB_X19_Y16_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X23_Y16_N22    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                               ; LCCOMB_X23_Y16_N16    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y16_N26    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y16_N22    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y16_N16    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y16_N8     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_1:timer_1|always0~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y16_N18    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_1:timer_1|always0~1                                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y16_N12    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_1:timer_1|control_wr_strobe                                                                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y16_N6     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_1:timer_1|period_h_wr_strobe                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y18_N4     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_1:timer_1|period_l_wr_strobe                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y18_N30    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; qsys:qsys_unit|qsys_timer_1:timer_1|snap_strobe~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y18_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                                                                                                                                       ; PIN_25                ; 3       ; Async. clear                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X26_Y8_N29         ; 57      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X9_Y8_N28      ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X9_Y8_N22      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X25_Y8_N18     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2            ; LCCOMB_X18_Y7_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                            ; LCCOMB_X22_Y8_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                             ; LCCOMB_X23_Y8_N10     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~13              ; LCCOMB_X17_Y9_N22     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~17              ; LCCOMB_X9_Y9_N8       ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                 ; LCCOMB_X26_Y8_N8      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                     ; LCCOMB_X22_Y8_N30     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~20      ; LCCOMB_X24_Y7_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22 ; LCCOMB_X25_Y7_N30     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23 ; LCCOMB_X24_Y7_N28     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X6_Y11_N21         ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X29_Y8_N1          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X26_Y8_N17         ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X24_Y7_N1          ; 46      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X29_Y8_N4      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X30_Y12_N17        ; 30      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X18_Y7_N12     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                              ;
+------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                             ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                     ; JTAG_X1_Y12_N0 ; 169     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clock                                                            ; PIN_23         ; 1817    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; disp_7_seg:disp_7_seg_unit|divider:div|clk                       ; FF_X31_Y14_N17 ; 15      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; qsys:qsys_unit|altera_reset_controller:rst_controller|r_sync_rst ; FF_X24_Y6_N9   ; 1293    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; reset                                                            ; PIN_25         ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_r:the_qsys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y6_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys:qsys_unit|qsys_jtag_uart_0:jtag_uart_0|qsys_jtag_uart_0_scfifo_w:the_qsys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X15_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_ocimem:the_qsys_nios2_qsys_0_cpu_nios2_ocimem|qsys_nios2_qsys_0_cpu_ociram_sp_ram_module:qsys_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X27_Y9_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_register_bank_a_module:qsys_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X15_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_register_bank_b_module:qsys_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X15_Y12_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,103 / 32,401 ( 16 % ) ;
; C16 interconnects     ; 16 / 1,326 ( 1 % )      ;
; C4 interconnects      ; 2,744 / 21,816 ( 13 % ) ;
; Direct links          ; 692 / 32,401 ( 2 % )    ;
; Global clocks         ; 5 / 10 ( 50 % )         ;
; Local interconnects   ; 1,810 / 10,320 ( 18 % ) ;
; R24 interconnects     ; 57 / 1,289 ( 4 % )      ;
; R4 interconnects      ; 3,465 / 28,186 ( 12 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.80) ; Number of LABs  (Total = 296) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 7                             ;
; 3                                           ; 5                             ;
; 4                                           ; 1                             ;
; 5                                           ; 7                             ;
; 6                                           ; 5                             ;
; 7                                           ; 9                             ;
; 8                                           ; 4                             ;
; 9                                           ; 5                             ;
; 10                                          ; 11                            ;
; 11                                          ; 9                             ;
; 12                                          ; 14                            ;
; 13                                          ; 16                            ;
; 14                                          ; 27                            ;
; 15                                          ; 34                            ;
; 16                                          ; 129                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.97) ; Number of LABs  (Total = 296) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 175                           ;
; 1 Clock                            ; 224                           ;
; 1 Clock enable                     ; 83                            ;
; 1 Sync. clear                      ; 13                            ;
; 1 Sync. load                       ; 33                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 45                            ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.65) ; Number of LABs  (Total = 296) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 4                             ;
; 2                                            ; 10                            ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 3                             ;
; 6                                            ; 5                             ;
; 7                                            ; 7                             ;
; 8                                            ; 4                             ;
; 9                                            ; 0                             ;
; 10                                           ; 6                             ;
; 11                                           ; 5                             ;
; 12                                           ; 8                             ;
; 13                                           ; 9                             ;
; 14                                           ; 6                             ;
; 15                                           ; 17                            ;
; 16                                           ; 24                            ;
; 17                                           ; 11                            ;
; 18                                           ; 7                             ;
; 19                                           ; 7                             ;
; 20                                           ; 12                            ;
; 21                                           ; 22                            ;
; 22                                           ; 13                            ;
; 23                                           ; 12                            ;
; 24                                           ; 25                            ;
; 25                                           ; 14                            ;
; 26                                           ; 12                            ;
; 27                                           ; 10                            ;
; 28                                           ; 15                            ;
; 29                                           ; 7                             ;
; 30                                           ; 6                             ;
; 31                                           ; 3                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.82) ; Number of LABs  (Total = 296) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 15                            ;
; 2                                               ; 9                             ;
; 3                                               ; 12                            ;
; 4                                               ; 9                             ;
; 5                                               ; 16                            ;
; 6                                               ; 22                            ;
; 7                                               ; 37                            ;
; 8                                               ; 37                            ;
; 9                                               ; 23                            ;
; 10                                              ; 18                            ;
; 11                                              ; 17                            ;
; 12                                              ; 20                            ;
; 13                                              ; 11                            ;
; 14                                              ; 13                            ;
; 15                                              ; 11                            ;
; 16                                              ; 17                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 3                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.17) ; Number of LABs  (Total = 296) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 5                             ;
; 4                                            ; 9                             ;
; 5                                            ; 5                             ;
; 6                                            ; 13                            ;
; 7                                            ; 8                             ;
; 8                                            ; 7                             ;
; 9                                            ; 11                            ;
; 10                                           ; 11                            ;
; 11                                           ; 13                            ;
; 12                                           ; 14                            ;
; 13                                           ; 16                            ;
; 14                                           ; 17                            ;
; 15                                           ; 13                            ;
; 16                                           ; 11                            ;
; 17                                           ; 17                            ;
; 18                                           ; 9                             ;
; 19                                           ; 15                            ;
; 20                                           ; 21                            ;
; 21                                           ; 12                            ;
; 22                                           ; 13                            ;
; 23                                           ; 5                             ;
; 24                                           ; 7                             ;
; 25                                           ; 7                             ;
; 26                                           ; 9                             ;
; 27                                           ; 8                             ;
; 28                                           ; 3                             ;
; 29                                           ; 1                             ;
; 30                                           ; 4                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
; 33                                           ; 2                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 2                             ;
; 37                                           ; 1                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 36           ; 76           ; 76           ; 0            ; 0            ; 89        ; 76           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 65           ; 4            ; 0            ; 0            ; 36           ; 65           ; 0            ; 36           ; 0            ; 0            ; 65           ; 0            ; 89        ; 89        ; 89        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 53           ; 13           ; 13           ; 89           ; 89           ; 0         ; 13           ; 89           ; 89           ; 89           ; 89           ; 89           ; 89           ; 24           ; 85           ; 89           ; 89           ; 53           ; 24           ; 89           ; 53           ; 89           ; 89           ; 24           ; 89           ; 0         ; 0         ; 0         ; 89           ; 89           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; ram_addr[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_addr[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_bs[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_bs[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_dm[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_dm[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_cke             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_clk             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_cs              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_ras             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_cas             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_we              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_dig[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_dig[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_dig[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_dig[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_seg[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_seg[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_seg[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_seg[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_seg[4]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_seg[5]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_seg[6]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dt_seg[7]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; buzzer              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; uart_tx             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rx             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ps_clock            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ps_data             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ir                  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_hsync           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_vsync           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; enc_spi_MOSI        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; enc_spi_SCLK        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; enc_spi_SS_n        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; enc_rst             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; scl                 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sda                 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_scl             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_sda             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_data[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clock               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; btn[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; btn[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; btn[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; btn[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; enc_irq             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reset               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; enc_spi_MISO        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "device"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 9 pins of 85 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '/home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '/home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/qsys_nios2_qsys_0_cpu.sdc'
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0] is being clocked by clock
Warning (332060): Node: disp_7_seg:disp_7_seg_unit|divider:div|clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register disp_7_seg:disp_7_seg_unit|multiplexer:mult|cs[0] is being clocked by disp_7_seg:disp_7_seg_unit|divider:div|clk
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clock~input (placed in PIN 23 (CLK1, DIFFCLK_0n)) File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ram_clk~output File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 16
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node disp_7_seg:disp_7_seg_unit|divider:div|clk  File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/7Seg/divider.vhd Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node disp_7_seg:disp_7_seg_unit|divider:div|clk~0 File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/7Seg/divider.vhd Line: 30
Info (176353): Automatically promoted node reset~input (placed in PIN 25 (CLK3, DIFFCLK_1n)) File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node qsys:qsys_unit|altera_reset_controller:rst_controller|r_sync_rst  File: /home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|active_rnw~3 File: /home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/qsys_new_sdram_controller_0.v Line: 215
        Info (176357): Destination node qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|active_cs_n~0 File: /home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/qsys_new_sdram_controller_0.v Line: 212
        Info (176357): Destination node qsys:qsys_unit|altera_reset_controller:rst_controller|WideOr0~0 File: /home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|W_rf_wren File: /home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/qsys_nios2_qsys_0_cpu.v Line: 3451
        Info (176357): Destination node qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[0] File: /home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/qsys_new_sdram_controller_0.v Line: 356
        Info (176357): Destination node qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[2] File: /home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/qsys_new_sdram_controller_0.v Line: 356
        Info (176357): Destination node qsys:qsys_unit|qsys_new_sdram_controller_0:new_sdram_controller_0|i_refs[1] File: /home/efesxzc/projects/fpga/eFPGA_eth/db/ip/qsys/submodules/qsys_new_sdram_controller_0.v Line: 356
        Info (176357): Destination node qsys:qsys_unit|qsys_nios2_qsys_0:nios2_qsys_0|qsys_nios2_qsys_0_cpu:cpu|qsys_nios2_qsys_0_cpu_nios2_oci:the_qsys_nios2_qsys_0_cpu_nios2_oci|qsys_nios2_qsys_0_cpu_nios2_oci_debug:the_qsys_nios2_qsys_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: /home/efesxzc/intelFPGA_lite/20.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 35 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 9 (unused VREF, 2.5V VCCIO, 4 input, 5 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 14 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 13 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  5 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 0.88 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 3 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clock uses I/O standard 2.5 V at 23 File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 8
    Info (169178): Pin enc_irq uses I/O standard 3.3-V LVTTL at 1 File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 56
    Info (169178): Pin enc_spi_MISO uses I/O standard 3.3-V LVTTL at 2 File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 51
Warning (169064): Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin scl has a permanently disabled output enable File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 34
    Info (169065): Pin sda has a permanently disabled output enable File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 35
    Info (169065): Pin i2c_scl has a permanently disabled output enable File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 37
    Info (169065): Pin i2c_sda has a permanently disabled output enable File: /home/efesxzc/projects/fpga/eFPGA_eth/vhdl/device.vhd Line: 38
Info (144001): Generated suppressed messages file /home/efesxzc/projects/fpga/eFPGA_eth/output_files/device.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 723 megabytes
    Info: Processing ended: Fri Sep 17 16:45:56 2021
    Info: Elapsed time: 00:00:37
    Info: Total CPU time (on all processors): 00:00:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/efesxzc/projects/fpga/eFPGA_eth/output_files/device.fit.smsg.


