<!doctype html><html lang=cn><head><meta charset=utf-8><meta http-equiv=x-ua-compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1"><meta name=referrer content="no-referrer"><link rel=dns-prefetch href=https://i.geekbank.cf/><title>Xiinx 7系列FPGA收发器架构之发送器（TX）（六） | 极客快訊</title><meta property="og:title" content="Xiinx 7系列FPGA收发器架构之发送器（TX）（六） - 极客快訊"><meta property="og:type" content="article"><meta property="og:locale" content="cn"><meta property="og:image" content="https://p9.pstatp.com/large/pgc-image/3d03eccfb1e8496aaf330a6a0183991c"><link rel=alternate hreflang=x-default href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-tw href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-cn href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-hk href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-mo href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-my href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/8df3549.html><link rel=alternate hreflang=zh-sg href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/8df3549.html><link rel=canonical href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/8df3549.html><meta property="article:published_time" content="2020-10-29T21:00:54+08:00"><meta property="article:modified_time" content="2020-10-29T21:00:54+08:00"><meta name=Keywords content><meta name=description content="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）"><meta name=author content="极客快訊"><meta property="og:url" content="/cn/%E7%A7%91%E6%8A%80/8df3549.html"><link rel=apple-touch-icon sizes=180x180 href=../../apple-touch-icon.png><link rel=icon type=image/png sizes=32x32 href=../../favicon-32x32.png><link rel=icon type=image/png sizes=16x16 href=../../favicon-16x16.png><link rel=manifest href=../../site.webmanifest><link rel=mask-icon href=../../safari-pinned-tab.svg color=#5bbad5><meta name=msapplication-TileColor content="#ffc40d"><meta name=theme-color content="#ffffff"><link rel=stylesheet href=https://geekbank.cf/css/normalize.css><link rel=stylesheet href=https://geekbank.cf/css/style.css><script type=text/javascript src=https://cdnjs.cloudflare.com/ajax/libs/jquery/3.4.1/jquery.min.js></script><script type=text/javascript src=https://geekbank.cf/js/jqthumb.min.js></script><script data-ad-client=ca-pub-3525055026201463 async src=https://pagead2.googlesyndication.com/pagead/js/adsbygoogle.js></script></head><body><header id=header class=clearfix><div class=container><div class=col-group><div class=site-name><h1><a id=logo href>🤓 极客快讯 Geek Bank</a></h1><p class=description>为你带来最全的科技知识 🧡</p></div><div><nav id=nav-menu class=clearfix><a class=current href>猜你喜歡</a>
<a href=../../tw/categories/%E7%A7%91%E6%8A%80.html title=科技>科技</a>
<a href=../../tw/categories/%E9%81%8A%E6%88%B2.html title=遊戲>遊戲</a>
<a href=../../tw/categories/%E7%A7%91%E5%AD%B8.html title=科學>科學</a></nav></div></div></div></header><div id=body><div class=container><div class=col-group><div class=col-8 id=main><div class=res-cons><article class=post><header><h1 class=post-title>Xiinx 7系列FPGA收发器架构之发送器（TX）（六）</h1></header><date class="post-meta meta-date">2020-10-29</date><div class=post-meta><span>|</span>
<span class=meta-category><a href=cn/categories/%E7%A7%91%E6%8A%80.html>科技</a></span></div><div class=post-content><p><strong>引言：</strong>我们之前的几篇文章介绍完了FPGA收发器的共享资源。从本文开始，我们介绍Xilinx 7系列收发器TX的功能和结构，学会如何进行配置和使用该部分资源。本文介绍以下内容：</p><ul><li>GTX/GTH收发器TX结构</li><li>GTX/GTH收发器TX接口配置和时钟方案</li></ul><h1 class=pgc-h-arrow-right>1.FPGA收发器TX概述</h1><p>如图1所示，我们前面几篇文章已经介绍完图中绿色虚线圈住的FPGA资源。从图中可以看到Xilinx公司的收发器按照Quad进行组织，一个Quad包括4个收发器、一个QPLL时钟和相应的时钟输入及时钟分配资源。一个收发器内部又包括一个CPLL、收发器接收通道和收发器发送通道。<strong>Xilinx将一个收发器内部的发送通道和接收通道简称为TX和RX。</strong>本文及后面文章我们详细介绍TX的结构和功能，并结合实际案例介绍这些资源是如何使用的以及如何影响我们的FPGA设计。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/3d03eccfb1e8496aaf330a6a0183991c><p class=pgc-img-caption>图1、7系列FPGA收发器Quad结构</p></div><p>图2展示了收发器TX内部结构框图。TX内部主要分为11部分资源：FPGA TX接口、TX 8B/10B编码器、TX速率变换、TX Buffer、TX PRBS产生器、TX极性控制、TX时钟输出控制、TX相位控制器、TX驱动器、TX PCIe检测支持和TX OOB信号支持。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/5fad8e59df9c48fd8def9f60081b9c61><p class=pgc-img-caption>图2、GTX/GTH收发器TX模块图（点击看大图）</p></div><h1 class=pgc-h-arrow-right>2.FPGA TX接口</h1><h1 class=pgc-h-arrow-right>2.1接口位宽配置</h1><p>用户通过FPGA TX接口在TXUSRCLK2的上升沿将数据写到TXDATA端口。TXDATA端口可以配置为2、4或者8字节宽度。TXDATA端口字节宽度由TX_DATA_WIDTH和TX_INT_DATAWIDTH属性以及TX8B10BEN端口决定。FPGA TX接口数据路径配置如图3所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/2c3fd955caab4a51a7e32e4fda0ce4be><p class=pgc-img-caption>图3、FPGA TX接口数据路径配置</p></div><p>当不使用8B/10B编码器时，TXDATA端口位宽需要做位宽展宽，比如TXDATA端口16bit扩展为20bits，32扩展为40bit，64扩展为80bits，展宽格式如4所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/d39747d4c3e647ec85348b7f356e8c21><p class=pgc-img-caption>图4、TXDATA端口位宽展宽格式（点击看大图）</p></div><p>GTX/GTH收发器IP核TX/RX接口配置如图5所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/4459a886014c47ccba01df5d7237f487><p class=pgc-img-caption>图5、GTX/GTH收发器IP核TX/RX接口配置</p></div><h1 class=pgc-h-arrow-right>2.2 TXUSRCLK和TXUSRCLK2时钟产生</h1><p>FPGA TX接口包括两个并行时钟：TXUSRCLK和TXUSRCLK2。TXUSRCLK为GTX/GTH内部TX PCS逻辑时钟。图6中式-1显示了TXUSRCLK时钟的计算。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/9e1ca07ea7194c259a74dd2611b441e4><p class=pgc-img-caption>图6、TXUSRCLK时钟计算公式</p></div><p>TXUSRCLK2为进入TX侧所有信号的采样时钟，大部分信号在TXUSRCLK2的上升沿采样。TXUSRCLK和TXUSRCLK2之间存在固定的关系，如图7所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/7eff085840284a8b8093e12c03a6de56><p class=pgc-img-caption>图7、TXUSRCLK和TXUSRCLK2频率关系</p></div><h1 class=pgc-h-arrow-right>2.3 FPGA TX接口定义</h1><p>FPGA TX接口定义如图8所示。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/5abb987332ff45df94402aaf498ca1ea><p class=pgc-img-caption>图8、FPGA TX接口定义</p></div><h1 class=pgc-h-arrow-right>2.4 FPGA TX接口时钟设计</h1><p>FPGA TX接口时钟TXUSRCLK2有4中时钟设计方案，这些时钟方案中，TXOUTCLK时钟来自MGTREFCLK0[P/N]或者MGTREFCLK1[P/N]，并且设置TXOUTCLKSEL=3'b011选择TXPLLREFCLK_DIV1路径。</p><p><strong>第1种：2字节或4字节TXDATA位宽下TXOUTCLK驱动FPGA TX接口（单个Lane）</strong></p><p>如图9所示，此种情况下，TXUSRCLK时钟和TXUSRCLK2时钟频率相同。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/96e06e91138a48518183dd6a4f9c4465><p class=pgc-img-caption>图9、单个Lane时TXOUTCLK驱动TXUSRCLK2（2字节或4字节）</p></div><p><strong>第2种：2字节或4字节TXDATA位宽下TXOUTCLK驱动FPGA TX接口（多个Lane）</strong></p><p>如图10所示，此种情况下，TXUSRCLK时钟和TXUSRCLK2时钟频率相同。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/d986ee7f5d6f4bb295885e607045a3d2><p class=pgc-img-caption>图10、多个Lane时TXOUTCLK驱动TXUSRCLK2（2字节或4字节）</p></div><p><strong>第3种：4字节或8字节TXDATA位宽下TXOUTCLK驱动FPGA TX接口（单个Lane）</strong></p><p>如图11所示，此种情况下，TXUSRCLK时钟为TXUSRCLK2时钟频率的2倍。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/e82c7d0382514788a0f46c93d4ac76b1><p class=pgc-img-caption>图11、单个Lane时TXOUTCLK驱动TXUSRCLK2（4字节或8字节）</p></div><p><strong>第4种：4字节或8字节TXDATA位宽下TXOUTCLK驱动FPGA TX接口（多个Lane）</strong></p><p>如图12所示，此种情况下，TXUSRCLK时钟为TXUSRCLK2时钟频率的2倍。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/bb85989b8b484721a7a6334bb4e57047><p class=pgc-img-caption>图12、多个Lane时TXOUTCLK驱动TXUSRCLK2（4字节或8字节）</p></div><p>图13显示了配置GTX/GTH收发器IP核时，FPGA TX接口时钟选择界面。</p><div class=pgc-img><img alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（六）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/5592577e93e0433f85e4df6914e14433><p class=pgc-img-caption>图13、GTX/GTH收发器FPGA TX接口时钟选择界面</p></div><p><strong>7系列FPGA收发器架构详解连载五：</strong><a class=pgc-link data-content=mp href="https://www.toutiao.com/i6795864619584848387/?group_id=6795864619584848387" rel="noopener noreferrer" target=_blank>Xiinx 7系列FPGA收发器架构之共享功能（五）</a></p></div><div class="post-meta meta-tags"><ul class=clearfix><li><a>'Xiinx','FPGA','收发器'</a></li></ul></div></article></div></div><div id=secondary><section class=widget><form id=search action=//www.google.com/search method=get accept-charset=utf-8 target=_blank _lpchecked=1><input type=text name=q maxlength=20 placeholder=搜索>
<input type=hidden name=sitesearch value=geekbank.cf>
<button type=submit>🔍</button></form></section><section class=widget><h3 class=widget-title>最新文章 ⚡</h3><ul class=widget-list><li><a href=../../cn/%E7%A7%91%E6%8A%80/6c96d84.html alt="Xiinx 7系列FPGA收发器架构之发送器（TX）（七）" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/6504a4a2de5c4018ac95d8add86113df style=border-radius:25px></a>
<a href=../../cn/%E7%A7%91%E6%8A%80/6c96d84.html title="Xiinx 7系列FPGA收发器架构之发送器（TX）（七）">Xiinx 7系列FPGA收发器架构之发送器（TX）（七）</a></li><hr></ul></section><section class=widget><h3 class=widget-title>其他</h3><ul class=widget-list><li><a href=TOS.html>使用條款</a></li><li><a href=CommentPolicy.html>留言政策</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>DMCA</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>聯絡我們</a></li></ul></section></div></div></div></div><footer id=footer><div class=container>&copy; 2020 <a href>极客快訊</a></div></footer><script type=text/javascript>window.MathJax={tex2jax:{inlineMath:[['$','$']],processEscapes:true}};</script><script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.5/MathJax.js?config=TeX-MML-AM_CHTML" async></script><a id=rocket href=#top></a><script type=text/javascript src=https://kknews.cf/js/totop.js async></script><script type=application/javascript>var doNotTrack=false;if(!doNotTrack){window.ga=window.ga||function(){(ga.q=ga.q||[]).push(arguments)};ga.l=+new Date;ga('create','UA-146415161-2','auto');ga('send','pageview');}</script><script async src=https://www.google-analytics.com/analytics.js></script><script type=text/javascript src="//s7.addthis.com/js/300/addthis_widget.js#pubid=ra-5e508ed9e4e698bb"></script></body></html>