// package shared_ram

// import chisel3._
// import chisel3.util._
// import chisel3.util.random._

// class RamSelector extends Module{
//     val ID_WIDTH = 2
//     val io = IO(new Bundle{
//         val id0 = Input(UInt(ID_WIDTH))
//         val 
//     })
// }