# ⚡ Verilog 中的电平与脉冲触发笔记
---
## 📌 1. 基本概念

### 🔋 电平触发（Level-sensitive）

- 信号在**某一电平为高/低时**持续有效
- 通常用于**锁存器（latch）**
- 若信号维持该电平，则逻辑持续“透明”

### ⚡ 脉冲触发（Edge-triggered）

- 信号在**瞬间的边沿（上升/下降）**时起作用
- 通常用于**触发器（flip-flop）**
- 常用于时序逻辑中，随时钟边沿更新

---

## 🧱 2. Verilog 语法实现

### ✅ 电平敏感逻辑（锁存器）

```verilog
always @(en or d) begin
  if (en)
    q = d;  // en 为高电平时，q 跟随 d
end
```

### ✅ 脉冲敏感逻辑（触发器）
- posedge clk：上升沿触发
- negedge clk：下降沿触发
- register只持续一个周期
```verilog
always @(posedge clk) begin
  q <= d;  // 在上升沿，锁存 d 的值
end
```

## 3. 🔁 电平与脉冲的互相转换（Verilog实现）
---
### 🎯 电平信号转脉冲信号（**边沿检测**）
- 将电平型按钮输入，转换为单周期的触发脉冲
- 比较当前电平和上一个周期的值，若发生变化就产生脉冲

```verilog
reg d_reg;
wire pos_edge;

always @(posedge clk) begin
  d_reg <= d; //d_reg 储存 d 前一个周期的值
end

assign pos_edge = ~d_reg & d;  // 上升沿：检测 d 从0到1的跳变
assign neg_edge = d_reg & ~d;  // 下降沿：检测 d 从1到0的跳变
assign any_edge = d_reg ^ d;  // 检测是否改变：异或检测跳变
```

### 🎯 脉冲信号转电平信号（**锁存**）
- 将一个瞬时的脉冲“记住”为一个电平状态，直到其他事件清除
- 使用寄存器对脉冲信号进行“采样锁存”
```verilog
reg level_flag;
always @(posedge clk or negedge rst_n) begin
  if (!rst_n)
    level_flag <= 0; 
  else if (clear)
    level_flag <= 0; //带有清除模式
  else if (pulse)
    level_flag <= 1;  //如果检测到脉冲，level_flag变为1
end
```
- 实际运用：速度转换系统，将一个快速系统转为慢速系统
```verilog
reg c_latch;
always @(posedge clk or negedge rst_n) begin
  if (!rst_n)
    c_latch <= 0;
  else
  begin
    if (a)            //快速系统的脉冲a
      c_latch <= 1'b1;   //将脉冲a转船为电平
    else if (b)         //慢速系统收到后发出b信号
      c_latch <= 1'b0;  //归零，完成一次控制传输
end
```

