### 一、实验预习报告

#### 1、实验相关知识简述

ROM和RAM都是支持随机存取的存储器，其中SRAM和DRAM均为易失性存储器，而ROM中一旦有了信息，就不能轻易改变，即时掉电也不会丢失，在计算机中是只供读出的存储器。

#### 2、实验原理的预习情况

##### （1）实验电路设计原理及思路说明

RAM和RAM的存储容量都是128B，字长为32位。其中ROM的地址空间是：00H-7FH，RAM的地址空间是：80H-FFH。

电路主要用到的模块有，通用寄存器R0-R3，地址寄存器AR，输入缓冲器、具有三态输出功能的ROM和RAM。

#####  （2）实验电路原理图

根据电路功能要求设计的电路原理图如下图1所示。



![002](%E5%8D%8A%E5%AF%BC%E4%BD%93%E5%AD%98%E5%82%A8%E5%99%A8%E5%8E%9F%E7%90%86%E5%AE%9E%E9%AA%8C.assets/002-1592757042469.jpg)



#### 3、实验注意事项

实验过程中，在顶层模块调用其他模块时，需要注意模块和模块之间的端口要对应，否则会导致仿真失败。

### 二、实验报告

#### 1、实验目的与要求

1.熟悉RAM和ROM的工作特性和使用方法。

2.熟悉RAM和ROM存储和读出数据的过程。

3.了解RAM和ROM的定时要求。

#### 2、实验仪器或材料

（1）一台内存4GB以上，装有64位Windows操作系统和Vivado 2017.4以上版本软件的PC机。

（2） EG01实验板一个。

#### 3、实验原理

根据电路原理和，可知该电路的功能如下所示。

![image-20200622002741076](%E5%8D%8A%E5%AF%BC%E4%BD%93%E5%AD%98%E5%82%A8%E5%99%A8%E5%8E%9F%E7%90%86%E5%AE%9E%E9%AA%8C.assets/image-20200622002741076.png)

利用Verilog HDL描述该电路，设计代码如下， 其他模块参考实验二：

**memory_top.v**

```verilog
module memory_top(
    i_data, clk, we, ldar, rst_n, BUS,
    ldr0, ldr1, ldr2, ldr3,
    nr0_bus, nr1_bus, nr2_bus, nr3_bus, nsw_bus,
    );

    input clk, we, ldar, rst_n;         //时钟控制、写允许、地址锁存信号、重置信号
    input ldr0, ldr1, ldr2, ldr3;       //输入数据锁存信号
    input nr0_bus, nr1_bus, nr2_bus, nr3_bus, nsw_bus;      //输出控制信号，低电平时，寄存器的值输出
    input [31:0] i_data;                //输入数据
    output [31:0] BUS;                 //总线

    wire [31:0] DBUS;                   //数据总线
    wire [31:0] ABUS;                   //地址总线

    buff input_buff(
        .ctrl(nsw_bus),
        .i_data(i_data),
        .o_data(DBUS)
    );

    register r0(
        .ldr(ldr0),
        .ctrl(nr0_bus),
        .i_data(DBUS),
        .o_data(DBUS)
    );

    register r1(
        .ldr(ldr1),
        .ctrl(nr1_bus),
        .i_data(DBUS),
        .o_data(DBUS)
    );

    register r2(
        .ldr(ldr2),
        .ctrl(nr2_bus),
        .i_data(DBUS),
        .o_data(DBUS)
    );

    register r3(
        .ldr(ldr3),
        .ctrl(nr3_bus),
        .i_data(DBUS),
        .o_data(DBUS)
    );

    ar ar(
        .ldar(ldar),
        .rst_n(rst_n),
        .i_data(DBUS),
        .o_data(ABUS)
    );

    rom rom(
        .clk(clk),
        .addr(ABUS[6:0]),
        .oe(~ABUS[7]),
        .o_data(DBUS)
    );

    ram ram(
        .clk(clk),
        .addr(ABUS[6:0]),
        .we(we),
        .cs(ABUS[7]),
        .i_data(DBUS),
        .o_data(DBUS)   
    );

    assign BUS = DBUS;

endmodule
```



**ar.v**

```verilog
module ar(
    input ldar,                     //输入数据锁存信号, 上升沿时刻, 输入存入
    input rst_n,                    //复位信号, rst_n=1时, 复位信号有效
    input [31:0] i_data,            //输入数据
    output reg[31:0] o_data         //输出数据
    );

    always @(posedge ldar or posedge rst_n) begin
        if(rst_n) begin
            o_data[31:0] <= 32'bz;
        end
        else begin
            o_data <= i_data;
        end
    end
endmodule
```



**rom.v**

```verilog
module rom(
    input clk,
    input [6:0] addr,          //地址
    input oe,                   //输出允许信号, output enable
    output reg[31:0] o_data        //数据输出
);

    reg [31:0] rom[127:0];

    always @(posedge clk) begin
        if (oe) begin
            case(addr)
                32'h00000000:o_data <= 32'he0;
                32'h00000001:o_data <= 32'h51;
                32'h00000002:o_data <= 32'hf2;
                32'h00000003:o_data <= 32'ha3;
                32'h00000004:o_data <= 32'hb4;
                32'h00000005:o_data <= 32'hc0;
                32'h00000006:o_data <= 32'hd1;
                32'h00000007:o_data <= 32'he2;
                32'h00000008:o_data <= 32'hf3;
                32'h00000009:o_data <= 32'h64;
                32'h0000000A:o_data <= 32'h8a;
                32'h0000000B:o_data <= 32'h7b;
                32'h0000000C:o_data <= 32'h59;
                32'h0000000D:o_data <= 32'he3;
                32'h0000000E:o_data <= 32'h94;
                32'h0000000F:o_data <= 32'h34;
                default:o_data <= 32'hffffffff;          
            endcase
        end
        else begin
            o_data <= 32'hzzzzzzzz;
        end   
    end
endmodule
```



**ram.v**

```verilog
module ram(
    input clk,
    input we,                   //写控制
    input cs,                   //片选信号
    input [31:0] i_data,        //数据输入
    input [6:0] addr,          //地址
    output reg[31:0] o_data     //数据输出
    );

    reg [31:0] ram[255:128];
    reg [24:0] tmp;
    always @(posedge clk) begin
        if(cs) begin        //片选信号有效时, 写信号有效就写入, 否则就读
            tmp <= 25'b1;
            if(we) begin
                ram[{tmp,addr}] <= i_data;
            end
            else begin
                o_data <= ram[{tmp,addr}];
            end
        end
        else begin         //片选信号无效时就输出高阻态
            o_data <= 32'hzzzzzzzz;
        end
    end
    
endmodule
```





#### 4、实验过程及数据记录

本实验利用EDA工具软件Vivado完成，实验分为：电路的Verilog建模、仿真测试与分析、综合、实现、FPGA配置与下载这几个个步骤。具体为：

（1）电路的Verilog建模

依据实验任务要求，设计电路，在Vivado环境中，利用Verilog HDL建立电路模型，输入并修改预习阶段完成的Verilog HDL设计代码，保存为.v文件。

（2）仿真测试与分析

根据电路的功能，设定输入信号状态，编写测试文件，根据电路功能要求，设计如下测试代码：

**memory_sim.v**

```verilog
module memory_top_sim(
    );

    reg clk, we, ldar, rst_n;         //时钟控制、写允许、地址锁存信号、重置信号
    reg ldr0, ldr1, ldr2, ldr3;       //输入数据锁存信号
    reg nr0_bus, nr1_bus, nr2_bus, nr3_bus, nsw_bus;      //输出控制信号，低电平时，寄存器的值输出
    reg [31:0] i_data;                //输入数据
    wire [31:0] BUS;                 //总线

    memory_top memory_top(
        .clk(clk), .we(we), .ldar(ldar), .rst_n(rst_n),
        .ldr0(ldr0), .ldr1(ldr1), .ldr2(ldr2), .ldr3(3),
        .nr0_bus(nr0_bus), .nr1_bus(nr1_bus), .nr2_bus(nr2_bus), .nr3_bus(nr3_bus), .nsw_bus(nsw_bus),
        .i_data(i_data), .BUS(BUS)
    );

    initial begin
        clk <= 0;
        rst_n <= 0;
        // #1 rst_n <= 1;
        // #1 rst_n <= 0;
    end

    always begin
        #0  i_data <= 32'h00000004;
        #20 i_data <= 32'h00000005;
        #20 i_data <= 32'h00000006;
        #40 i_data <= 32'h00000007;
        #20;
    end

    //输入缓冲器 输出控制信号 nsw_bus 
    initial begin
        #0  nsw_bus <= 0;
        #20 nsw_bus <= 1;
        #30 nsw_bus <= 0;
        #20 nsw_bus <= 1;
    end

    //地址寄存器 锁存控制信号ldar 
    initial begin
        #0  ldar <= 0;
        #15 ldar <= 1;
        #5  ldar <= 0;
        #20 ldar <= 1;
        #5 ldar <= 0;
    end


    initial begin
        #0  we <= 0;
        #50 we <= 1;
        #30 we <= 0;
    end

    //通用寄存器锁存信号 ldr
    initial begin
        ldr0 <= 1;
        ldr1 <= 1;
        ldr2 <= 1;
        ldr3 <= 1;
    end

    //通用寄存器输出控制信号 nr_bus
    initial begin
        nr0_bus <= 1;
        nr1_bus <= 1;
        nr2_bus <= 1;
        nr3_bus <= 1;
    end



    always #10 clk <= ~clk;

endmodule
```



运行仿真测试，仿真结果如图所示

![image-20200622004316891](%E5%8D%8A%E5%AF%BC%E4%BD%93%E5%AD%98%E5%82%A8%E5%99%A8%E5%8E%9F%E7%90%86%E5%AE%9E%E9%AA%8C.assets/image-20200622004316891.png)



#### 5、实验结果分析

15ns时，ldar上升沿，将输入数据04H存入地址寄存器AR

30ns时，时钟周期上升沿，将ROM中04H地址单元存储的数据B4H数据读出

40ns时，ldar上升沿，将B4H存入地址寄存器AR

50ns时，we信号变成高电平，nsw_bus信号变成低电平，将输入的数据06H写道RAM的B4H地址单元中

90ns时，cs高电平，将B4H地址单元存储的数据06H读出



### 三、实验总结

通过本次实验，我明白了半导体存储器的工作原理，学会了电路图的分析和设计。同时，通过不断地调试和试错，我明白了半导体存储器的各模块之间的是如何协同工作的，以及RAM和ROM之间的相似和不同。另外，我也深刻体会到实验之前先画电路原理图的重要性，因为如果电路原理都不清楚，那么接下来将会花费十倍甚至百倍的时间来不断地调试错误。这个实验本身不难，我却在这上面花费了很多时间，不过经过和同伴的交流和讨论，最我还是顺利完成了本次实验，弄清了实验的核心知识点，收获满满。