## Processador MIPS simplificado

### Objetivo
Projetar e simular uma versão simplificada do processador MIPS pipeline básico, 
sem mecanismo de detecção de hazard e forwarding, porém reduzindo a penalidade 
devido ao hazard de controle a um ciclo e com a capacidade de executar no mı́nimo 
as seguintes instruções: load, store, add, addi, addu, sub, subi, subu, and, or, 
xor, slt, sltu, j, jal, beq

### Referências
+ [Descrição detalhada do projeto](https://github.com/HaraldoFilho/ProcessadorMIPS/blob/master/projeto.pdf)
+ [Relatório do projeto](https://github.com/HaraldoFilho/ProcessadorMIPS/blob/master/003059-033546/003059-033546.pdf)
