
==Il processore ARM usa un'architettura RISC a 32-bit, stessa dimensione dei registri, delle istruzioni e dei dati su cui operano le istruzioni.==
Lo spazio di indirizzamento è di 32 bit (massimo $2^{32}$ indirizzi sia in **BIG-ENDIAN** e **LITTLE-ENDIAN**)
La memoria è indirizzabile al singolo byte:

- a 16 bit (Halfword)
- a 32 bit (Word)

==Tutte le istruzioni sono a 32 bit in modo tale da dargli forma regolare facilmente decodificabile.==
In ARM non ci sono istruzioni di **Shift o rotazione di bit** a meno che non siano all'interno di altre istruzioni.

*==NB: NON esiste istruzioni per la divisione (Compito lasciato al coprocessore).

## Il modello di programmazione

I processori ARM sono progettati per essere veloci, quindi ==usano molti registri per non coinvolgere la memoria e per ridurre il tempo di gestione delle eccezioni e nelle operazioni privilegiate.==

ECCEZIONI: eventi asincroni che si verificano a fronte di:

- Un interruzione hardware;
- Attraverso l'asserzione di un segnale che si attesta su un pin del processore;
- Un interruzione software (SWI oppure Software Interrupt);
- Un errore;
- Un reset (Hardware o Software);

//immagine delle priorità

ARM è in grado di riconoscere due tipi di interruzione hardware con diversi livelli di priorità:

- **IRQ** (Interrupt Request): Interruzione dispositivo a bassa priorità.
- **FIQ** (Fast Interrupt Request): Interruzione dispositivo ad alta priorità per trasferimento veloce.

==Nell'Instruction Set Architecture ARM sono presenti 37 registri a 32-bit, 20 sono duplicati (Banked) e sono utilizzabili, in sostituzione degli originali, quando il processore entra in modalità privilegiata per rispondere ad un eccezione.==

Architettura ARM:

- ==16 registri (da R0 a R15):==

   - **R0 - R12**: Di uso generale (GPR) possono essere usati dal programmatore;
   - **R13** è lo Stack Pointer (SP);
   - **R14** è il subroutine Link Register (LR), serve a ripristinare il PC alla chiamata successiva dopo una subroutine;
   - **R15** è il Program Counter;
   
- **Un registro di stato (CPSR - Current Program Status Register).**
- 20 registri non accessibili all'utente, di cui:

  - 5 registri da **R8_FIQ a R12_FIQ**, ==attivi solo nella modalità di risposta di un eccezione causata da un interrupt ad alta velocità.==
  - 10 registri (**SP_FIQ, LR_FIQ, SP_IRQ, LR_IRQ ,SP_SVC, LR_SVC, SP_ABT, LR_ABT, SP_UND, LR_UND**), ==attivi solo due per volta in caso di eccezioni.==
  - 5 registri (**SPSR_FIQ, SPSR_SVC, SPSR_ABT, SPSR_IRQ, SPSR_UND**),==attivi solo uno per volta e permettono di salvare ciò che sta nel CSPR nel **SPSR (Saved Program Status Register).**==

Quando il processore esegue istruzioni , queste hanno la capacità di evidenziare nel CSPR se il risultato è:

- Negativo (**N**);
- Zero (**Z**);
- Se ha causato un riporto (**C**);
- Un errore di overflow (**V**);
- Un errore di saturazione (**Q**);

==Possiamo scrivere tutte le istruzioni nel CSPR tramite il suffisso **S** aggiunti al codice dell'istruzione.==
Nel registro CSPR si trovano anche i bit utili al processore che ne descrivono il funzionamento, come:

- bit che controllano **l'abilitazione/disabilitazione delle eccezioni**(**I**, **F** e **A**);
- bit che abilitano gli **stati speciali del processore** Thumb(**T**) e Jazelle(**J**);
- bit che impostano la **modalità operativa di funzionamento** (M0 % M4);

## Lo stato del processore e modalità di funzionamento 

Il registro CSPR memorizza lo stato corrente del processore attraverso un insieme di bit e flag che hanno il seguente significato:

- flag N (Negativo): dipende dal bit 31 in base al risultato dell'ultima istruzione che ha modificato il registro CSPR. Se il risultato dell'operazione (In complemento a due) è minore di zero N = 1, altrimenti N = 0.
- flag Z (Zero): Asserito se il risultato dell'ultima istruzione che ha impostato il registro di stato è zero.
- flag di riporto o Carry: il valore è impostato secondo queste situazioni
