Version 4
SHEET 1 1372 1876
WIRE -448 192 -688 192
WIRE -256 192 -288 192
WIRE -208 192 -256 192
WIRE -16 192 -48 192
WIRE 32 192 -16 192
WIRE 224 192 192 192
WIRE 272 192 224 192
WIRE 448 192 432 192
WIRE 480 192 448 192
WIRE 896 192 832 192
WIRE 896 240 832 240
WIRE 224 320 224 192
WIRE 224 320 -272 320
WIRE 448 384 448 192
WIRE 448 384 -16 384
WIRE -624 432 -688 432
WIRE -448 432 -624 432
WIRE -192 464 -288 464
WIRE -576 496 -688 496
WIRE -448 496 -576 496
WIRE 64 496 -32 496
WIRE -272 528 -272 320
WIRE -192 528 -272 528
WIRE 368 528 224 528
WIRE -16 560 -16 384
WIRE 64 560 -16 560
WIRE 368 624 368 528
WIRE 496 624 368 624
WIRE 624 656 560 656
WIRE 496 688 368 688
WIRE -624 720 -624 432
WIRE -448 720 -624 720
WIRE -576 752 -576 496
WIRE -448 752 -576 752
WIRE -192 752 -288 752
WIRE 496 752 448 752
WIRE -480 784 -688 784
WIRE -448 784 -480 784
WIRE -272 784 -272 528
WIRE -192 784 -272 784
WIRE 64 784 -32 784
WIRE -192 816 -208 816
WIRE -16 816 -16 560
WIRE 64 816 -16 816
WIRE 368 816 368 688
WIRE 368 816 224 816
WIRE 64 848 32 848
WIRE -480 880 -480 784
WIRE -208 880 -208 816
WIRE -208 880 -480 880
WIRE -208 944 -208 880
WIRE 32 944 32 848
WIRE 32 944 -208 944
WIRE -624 1008 -624 720
WIRE -448 1008 -624 1008
WIRE -576 1040 -576 752
WIRE -448 1040 -576 1040
WIRE -192 1040 -288 1040
WIRE -480 1072 -480 880
WIRE -448 1072 -480 1072
WIRE -272 1072 -272 784
WIRE -192 1072 -272 1072
WIRE 64 1072 -32 1072
WIRE -208 1104 -208 944
WIRE -192 1104 -208 1104
WIRE -16 1104 -16 816
WIRE 64 1104 -16 1104
WIRE 368 1104 224 1104
WIRE 32 1136 32 944
WIRE 64 1136 32 1136
WIRE 368 1168 368 1104
WIRE 704 1168 368 1168
WIRE 1056 1184 1056 1152
WIRE 704 1200 368 1200
WIRE 960 1232 768 1232
WIRE 1248 1232 1152 1232
WIRE 704 1264 560 1264
WIRE -624 1296 -624 1008
WIRE -448 1296 -624 1296
WIRE 624 1296 624 656
WIRE 704 1296 624 1296
WIRE 960 1296 896 1296
WIRE -192 1328 -288 1328
WIRE 704 1344 640 1344
WIRE -576 1360 -576 1040
WIRE -448 1360 -576 1360
WIRE 64 1360 -32 1360
WIRE 704 1376 640 1376
WIRE 1056 1376 1056 1344
WIRE -272 1392 -272 1072
WIRE -192 1392 -272 1392
WIRE 368 1392 368 1200
WIRE 368 1392 224 1392
WIRE -16 1424 -16 1104
WIRE 64 1424 -16 1424
WIRE 896 1568 896 1296
WIRE 896 1568 784 1568
WIRE -448 1584 -656 1584
WIRE -192 1616 -288 1616
WIRE -448 1648 -656 1648
WIRE 64 1648 -32 1648
WIRE -272 1680 -272 1392
WIRE -192 1680 -272 1680
WIRE 320 1680 224 1680
WIRE -16 1712 -16 1424
WIRE 64 1712 -16 1712
WIRE 560 1712 560 1264
WIRE 560 1712 480 1712
WIRE 320 1744 240 1744
WIRE -16 1824 -16 1712
WIRE 240 1824 240 1744
WIRE 240 1824 -16 1824
FLAG -384 128 vdd
FLAG -144 128 vdd
FLAG 96 128 vdd
FLAG 336 128 vdd
FLAG -384 256 vss
FLAG -144 256 vss
FLAG 96 256 vss
FLAG 336 256 vss
FLAG -688 192 inv_in
IOPIN -688 192 In
FLAG 480 192 inv_out
IOPIN 480 192 Out
FLAG -256 192 inv1
FLAG -16 192 inv2
FLAG 224 192 inv3
FLAG 896 192 vdd
IOPIN 896 192 BiDir
FLAG 896 240 vss
IOPIN 896 240 BiDir
FLAG 832 192 vdd
FLAG 832 240 vss
FLAG -688 432 and_in1
IOPIN -688 432 In
FLAG -688 496 and_in2
IOPIN -688 496 In
FLAG -688 784 and_in3
IOPIN -688 784 In
FLAG -384 384 vdd
FLAG -384 544 vss
FLAG -128 416 vdd
FLAG -128 576 vss
FLAG 128 448 vdd
FLAG 128 608 vss
FLAG 128 736 vdd
FLAG 128 896 vss
FLAG 128 1024 vdd
FLAG 128 1184 vss
FLAG 128 1312 vdd
FLAG 128 1472 vss
FLAG -128 704 vdd
FLAG -128 864 vss
FLAG -128 992 vdd
FLAG -128 1152 vss
FLAG -128 1280 vdd
FLAG -128 1440 vss
FLAG -384 672 vdd
FLAG -384 832 vss
FLAG -384 960 vdd
FLAG -384 1120 vss
FLAG -384 1248 vdd
FLAG -384 1408 vss
FLAG -656 1584 or_in1
IOPIN -656 1584 In
FLAG -656 1648 or_in2
IOPIN -656 1648 In
FLAG -384 1536 vdd
FLAG -384 1696 vss
FLAG -128 1568 vdd
FLAG -128 1728 vss
FLAG 128 1600 vdd
FLAG 128 1760 vss
FLAG 384 1632 vdd
FLAG 384 1792 vss
FLAG 736 1120 vdd
FLAG 1056 1152 vdd
FLAG 1056 1376 vss
FLAG 640 1376 sel0
IOPIN 640 1376 In
FLAG 640 1344 sel1
IOPIN 640 1344 In
FLAG 784 1568 clk
IOPIN 784 1568 In
FLAG 448 752 sel3
IOPIN 448 752 In
FLAG 1248 1232 ff_out
IOPIN 1248 1232 Out
FLAG 528 560 vdd
FLAG 544 768 vss
FLAG 752 1392 vss
SYMBOL inv_1x -384 192 R0
SYMATTR InstName X1
SYMBOL inv_2x -144 192 R0
SYMATTR InstName X2
SYMBOL inv_4x 96 192 R0
SYMATTR InstName X3
SYMBOL inv_8x 336 192 R0
SYMATTR InstName X4
SYMBOL and2_1x -384 464 R0
SYMATTR InstName X5
SYMBOL and2_2x -128 496 R0
SYMATTR InstName X6
SYMBOL and2_4x 128 528 R0
SYMATTR InstName X7
SYMBOL and3_1x -384 752 R0
SYMATTR InstName X8
SYMBOL and3_2x -128 784 R0
SYMATTR InstName X9
SYMBOL nand3_4x 128 1104 R0
SYMATTR InstName X10
SYMBOL and3_4x 128 816 R0
SYMATTR InstName X11
SYMBOL nand3_2x -128 1072 R0
SYMATTR InstName X12
SYMBOL nand3_1x -384 1040 R0
SYMATTR InstName X13
SYMBOL nand2_1x -384 1328 R0
SYMATTR InstName X14
SYMBOL nand2_2x -128 1360 R0
SYMATTR InstName X15
SYMBOL nand2_4x 128 1392 R0
SYMATTR InstName X16
SYMBOL or2_1x -384 1616 R0
SYMATTR InstName X17
SYMBOL or2_2x -128 1648 R0
SYMATTR InstName X18
SYMBOL nor2_1x 128 1680 R0
SYMATTR InstName X19
SYMBOL nor2_2x 384 1712 R0
SYMATTR InstName X20
SYMBOL D_Flip_Flop 1056 1264 R0
SYMATTR InstName X24
SYMBOL mux2to1_1x 528 656 R0
SYMATTR InstName X21
SYMBOL mux4to1_1x 736 1232 R0
SYMATTR InstName X22
TEXT 784 320 Left 2 !.include 'C5N_models_Glade.txt'\n.tran 20n\nVpos vdd 0 5\nVneg vss 0 0\nVin inv_in 0 pulse 0 5 0 .1n .1n 4.9n 10n
